DE102009051745B4 - Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren - Google Patents

Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren Download PDF

Info

Publication number
DE102009051745B4
DE102009051745B4 DE102009051745.6A DE102009051745A DE102009051745B4 DE 102009051745 B4 DE102009051745 B4 DE 102009051745B4 DE 102009051745 A DE102009051745 A DE 102009051745A DE 102009051745 B4 DE102009051745 B4 DE 102009051745B4
Authority
DE
Germany
Prior art keywords
dielectric
gate
tub
gate electrode
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009051745.6A
Other languages
English (en)
Other versions
DE102009051745A1 (de
Inventor
Georg Röhrer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102009051745.6A priority Critical patent/DE102009051745B4/de
Priority to US13/505,970 priority patent/US8836026B2/en
Priority to PCT/EP2010/065809 priority patent/WO2011054670A1/de
Publication of DE102009051745A1 publication Critical patent/DE102009051745A1/de
Application granted granted Critical
Publication of DE102009051745B4 publication Critical patent/DE102009051745B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Hochvolt-Transistor mit – einem Substrat (1) aus Halbleitermaterial mit einer Oberseite (10), – dotierten Wannen an der Oberseite (10), die mindestens eine für eine Driftstrecke (12) vorgesehene erste Wanne (2) und eine für einen Kanalbereich (13) vorgesehene zweite Wanne (3) umfassen, – einem ersten Kontaktbereich (4) für einen Drain-Anschluss (drain) in der ersten Wanne (2), – einem zweiten Kontaktbereich (5) für einen Source-Anschluss (source) in der zweiten Wanne (3), – einem Gate-Dielektrikum (6) auf einem Bereich der zweiten Wanne (3) zwischen dem ersten Kontaktbereich (4) und dem zweiten Kontaktbereich (5), – einer Gate-Elektrode (11) auf dem Gate-Dielektrikum (6), wobei – auf der ersten Wanne (2) zwischen dem ersten Kontaktbereich (4) und dem zweiten Kontaktbereich (5) an der Oberseite (10) mindestens zwei zusätzliche dielektrische Bereiche (7, 7', 8, 9), deren Dicken voneinander und von der Dicke des Gate-Dielektrikums (6) verschieden sind, vorhanden sind, und – bei dem das Gate-Dielektrikum (6) und die zusätzlichen dielektrischen Bereiche (7, 7', 8, 9) ineinander übergehen und an den Übergangsstellen (15) jeweils eine Stufe bilden, – die Gate-Elektrode (11) oder ein mit der Gate-Elektrode elektrisch leitend verbundener elektrischer Leiter (14) jeden dieser dielektrischen Bereiche (7, 7', 8, 9) zumindest teilweise bedeckt und – das Gate-Dielektrikum (6) auch auf einem Bereich der ersten Wanne (2) vorhanden ist.

Description

  • Die vorliegende Erfindung betrifft einen Hochvolt-Transistor mit dielektrischen Bereichen unterschiedlicher Dicken im Bereich des Gate und der Driftstrecke.
  • Ein Hochvolt-Transistor umfasst einen zwischen Source und Drain vorhandenen Kanalbereich, der von einer Gate-Elektrode gesteuert wird, die von dem Halbleitermaterial durch ein Gate-Dielektrikum getrennt ist. Zwischen dem Kanalbereich und Drain ist eine Driftstrecke vorgesehen. Über der Driftstrecke kann ein Isolationsbereich vorhanden sein, der insbesondere ein Feldoxid sein kann oder eine flache Grabenisolation, die aus einem Oxid des Halbleitermaterials gebildet ist. Auf diesem Isolationsbereich kann eine mit der Gate-Elektrode elektrisch leitend verbundene Feldplatte zur Beeinflussung des elektrischen Feldes in der Driftstrecke angeordnet sein.
  • In der Veröffentlichung von T. R. Efland et al.: „Lateral Thinking About Power Devices (LDMOS)” in IEDM 98, Seiten 679 bis 682, 1998, ist ein LDMOS-Transistor beschrieben, bei dem das Gate-Oxid bereichsweise unterschiedliche Dicken aufweist, so dass über dem Kanalbereich eine Stufe in dem Gate-Oxid vorhanden ist. Der dickere Anteil des Gate-Oxids befindet sich teilweise über dem Kanalbereich und teilweise über einem Bereich einer n-leitenden Wanne, der zwischen dem Kanalbereich und einem hoch n-leitend dotierten Kontaktbereich des Drain vorhanden ist. In dieser Veröffentlichung sind auch die Betriebseigenschaften dieses Transistors beschrieben.
  • In der US 2003/0100165 A1 ist ein LDMOS-Transistor beschrieben, bei dem das Gate-Oxid eine durch unterschiedliche Dicken des Gate-Oxids gebildete Stufe aufweist.
  • In der US 5 517 046 A ist ein LDMOS-Transistor beschrieben, bei dem das Gate-Oxid ein drainseitig daran anschließendes Feldoxid aufweist.
  • In der US 4 922 327 A ist ein LDMOS-Transistor beschrieben, bei dem eine Siliziumoxidschicht über einem Gate-Bereich mit einer Aussparung versehen ist, in der die Dicke der Siliziumoxidschicht vermindert ist.
  • In der US 6 509 220 B2 und der US 6 168 983 B1 sind Hochvolt-Transistoren beschrieben, bei dem eine über der Driftstrecke dicke Oxidschicht source- und drainseitig zu einer flacheren Schicht abgestuft ist, die sourceseitig das Gate-Oxid bildet.
  • In der US 5 548 150 A ist ein Feldeffekttransistor beschrieben, bei dem das Gate-Oxid eine Stufe zu einem dickeren Anteil des Oxids aufweist, auf dem eine Feldplatte angeordnet ist.
  • In der US 2002/0079509 A1 ist ein LDMOS-Transistor beschrieben, bei dem die Gate-Struktur einen dünnen Anteil und einen dicken Anteil des Gate-Dielektrikums aufweist.
  • In der US 2008/0164516 A1 ist ein MOS-Transistor beschrieben, bei dem eine dielektrische Schicht, die das Gate-Dielektrikum bildet, einen daran anschließenden dickeren Anteil aufweist.
  • In US 2009/0140343 A1 ist ein Feldeffekttransistorbauelement beschrieben, das einen dotierten Body-Bereich eines ersten Leitfähigkeitstyps und einen dotierten Driftbereich eines entgegengesetzten zweiten Leitfähigkeitstyps aufweist. Die Dicke des Gate-Dielektrikums steigt stufenweise von einer über dem Body-Bereich angeordneten Kante der Gate-Elektrode hin zu einer über der Driftstrecke angeordneten Kante der Gate-Elektrode an. Damit wird das in dem Gate-Dielektrikum auftretende elektrische Feld über der Driftstrecke reduziert. Ein über der Driftstrecke angeordneter Anteil der Gate-Elektrode fungiert als Feldplatte.
  • Aufgabe der vorliegenden Erfindung ist es, einen neuartigen Hochvolt-Transistor, insbesondere einen Transistor mit einer Durchbruchspannung von mehr als 20 V, und ein zugehöriges Herstellungsverfahren anzugeben.
  • Diese Aufgabe wird mit dem Hochvolt-Transistor mit den Merkmalen des Anspruchs 1 bzw. mit dem Verfahren zur Herstellung eines Hochvolt-Transistors mit den Merkmalen des Anspruchs 6 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.
  • Bei dem Hochvolt-Transistor befinden sich dotierte Wannen an der Oberseite eines Substrates aus Halbleitermaterial. Die Wannen umfassen mindestens eine für eine Driftstrecke vorgesehene erste Wanne, in der ein erster Kontaktbereich für einen Drain-Anschluss vorhanden ist, und eine für einen Kanalbereich vorgesehene Wanne, in der ein zweiter Kontaktbereich für einen Source-Anschluss vorgesehen ist. Ein Gate-Dielektrikum befindet sich auf einem Bereich der zweiten Wanne zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich, und eine Gate-Elektrode ist auf dem Gate-Dielektrikum angeordnet. Auf der ersten Wanne sind zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich an der Oberseite des Substrats mindestens zwei zusätzliche dielektrische Bereiche unterschiedlicher Dicken vorhanden. Die Gate-Elektrode oder ein mit der Gate-Elektrode elektrisch leitend verbundener elektrischer Leiter bedeckt jeden dieser zusätzlichen dielektrischen Bereiche zumindest teilweise.
  • Bei dem Hochvolt-Transistor gehen das Gate-Dielektrikum und die zusätzlichen dielektrischen Bereiche ineinander über und bilden an den Übergangsstellen jeweils eine Stufe. Das Gate-Dielektrikum ist auch auf einem Bereich der ersten Wanne vorhanden.
  • Bei einem Ausführungsbeispiel umfassen das Gate-Dielektrikum und die zusätzlichen dielektrischen Bereiche Oxidschichten, die auf der Oberseite des Substrats angeordnet sind.
  • Ein weiteres Ausführungsbeispiel weist einen drainseitig angeordneten dielektrischen Bereich auf, der durch ein Feldoxid oder eine flache Grabenisolation gebildet ist.
  • Bei einem weiteren Ausführungsbeispiel ist zumindest einer der dielektrischen Bereiche ein Kondensatordielektrikum und ein mit der Gate-Elektrode elektrisch leitend verbundener elektrischer Leiter aus Polysilizium ist auf dem Kondensatordielektrikum angeordnet.
  • Bei einem weiteren Ausführungsbeispiel ist das Gate-Dielektrikum auch auf einem Bereich der ersten Wanne vorhanden.
  • Bei dem Herstellungsverfahren werden an einer Oberseite eines Substrats aus Halbleitermaterial eine erste Wanne eines ersten Leitfähigkeitstyps und eine zweite Wanne eines dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyps hergestellt. In der ersten Wanne wird ein erster Kontaktbereich hergestellt und in der zweiten Wanne ein zweiter Kontaktbereich. Ein Gate-Dielektrikum wird auf einem Bereich der zweiten Wanne zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich hergestellt. Auf der ersten Wanne werden zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich an der Oberseite des Substrats mindestens zwei zusätzliche dielektrische Bereiche unterschiedlicher Dicken hergestellt.
  • Eine Gate-Elektrode wird auf dem Gate-Dielektrikum derart aufgebracht, dass die Gate-Elektrode jeden der zusätzlichen dielektrischen Bereiche zumindest teilweise bedeckt. Das Gate-Dielektrikum und die zusätzlichen dielektrischen Bereiche werden so ausgebildet, dass sie ineinander übergehen und an den Übergangsstellen jeweils eine Stufe gebildet wird und das Gate-Dielektrikum auch auf einem Bereich der ersten Wanne ausgebildet wird.
  • Bei einer Ausgestaltung des Verfahrens wird eine Gate-Elektrode aus Polysilizium auf dem Gate-Dielektrikum aufgebracht, ein elektrischer Leiter aus Polysilizium wird auf einem der zusätzlichen dielektrischen Bereiche aufgebracht, und der elektrische Leiter wird elektrisch leitend mit der Gate-Elektrode verbunden.
  • Bei einer weiteren Ausgestaltung des Verfahrens wird zumindest einer der zusätzlichen dielektrischen Bereiche als Oxidschicht auf der Oberseite des Substrats aufgebracht, und einer der zusätzlichen dielektrischen Bereiche wird als Feldoxid oder als flache Grabenisolation hergestellt.
  • Es folgt eine genauere Beschreibung von Beispielen des Hochvolt-Transistors und des Herstellungsverfahrens anhand der beigefügten Figuren.
  • 1 zeigt ein erstes Ausführungsbeispiel des Hochvolt-Transistors im Querschnitt.
  • 2 zeigt ein weiteres Ausführungsbeispiel, bei dem ein zusätzlicher dielektrischer Bereich aus einem Kondensatordielektrikum gebildet ist.
  • 3 zeigt ein weiteres Ausführungsbeispiel, bei dem drei dielektrische Schichten unterschiedlicher Dicken auf der Oberseite vorhanden sind.
  • 4 zeigt ein weiteres Ausführungsbeispiel, bei dem zusätzlich zu den dielektrischen Schichten gemäß 3 ein Isolationsbereich aus einem Feldoxid oder einer flachen Grabenisolation drainseitig vorhanden ist.
  • Die 1 zeigt ein Ausführungsbeispiel des Hochvolt-Transistors im Querschnitt. An einer Oberseite 10 eines Substrats 1 aus Halbleitermaterial befinden sich eine erste Wanne 2 eines ersten Leitfähigkeitstyps und eine zweite Wanne 3 eines entgegengesetzten zweiten Leitfähigkeitstyps. In der ersten Wanne 2 ist an der Oberseite 10 ein hoch für den Leitfähigkeitstyp der ersten Wanne 2 dotierter erster Kontaktbereich 4 für einen Drain-Anschluss ausgebildet. In der zweiten Wanne 3 ist an der Oberseite 10 ein entgegengesetzt zu dem Leitfähigkeitstyp der zweiten Wanne 3 hoch dotierter zweiter Kontaktbereich 5 für einen Source-Anschluss ausgebildet. Für einen Bulk-Anschluss der zweiten Wanne 3 kann ein hoch für den Leitfähigkeitstyp der zweiten Wanne 3 dotierter dritter Kontaktbereich 16 vorgesehen sein. Die oberseitigen dotierten Bereiche können durch Isolationsbereiche 17, insbesondere Feldoxid oder flache Grabenisolationen, z. B. aus einem Oxid des Halbleitermaterials, getrennt sein.
  • Die erste Wanne 2 enthält einen Bereich, der für eine Driftstrecke 12 vorgesehen ist. Die zweite Wanne 3 enthält einen Bereich, der für einen Kanalbereich 13 vorgesehen ist. Die Driftstrecke 12 und der Kanalbereich 13 befinden sich zwischen dem ersten Kontaktbereich 4 und dem zweiten Kontaktbereich 5. Über dem Kanalbereich 13 befindet sich ein Gate-Dielektrikum 6, das z. B. ein Oxid des Halbleitermaterials sein kann. Auf dem Gate-Dielektrikum 6 ist eine Gate-Elektrode 11 angeordnet, die für eine Steuerung des Kanalbereichs vorgesehen ist. Es sind mindestens zwei zusätzliche dielektrische Bereiche 7, 9 vorhanden, deren Dicken voneinander und von der Dicke des Gate-Dielektrikums 6 verschieden sind. Die zusätzlichen dielektrischen Bereiche 7, 9 gehen ineinander über und bilden an den Übergangsstellen 15 jeweils eine Stufe. Die Gate-Elektrode 11 bedeckt das Gate-Dielektrikum 6 und jeden der zusätzlichen dielektrischen Bereiche 7, 9 zumindest teilweise.
  • Der an das Gate-Dielektrikum 6 angrenzende dielektrische Bereich 7 ist in dem Ausführungsbeispiel der 1 durch eine oberseitige dielektrische Schicht gebildet, die z. B. wie das Gate-Dielektrikum ein Oxid des Halbleitermaterials sein kann. Das Gate-Dielektrikum 6 und die anschließende Oxidschicht 7 besitzen unterschiedliche Dicken, so dass an der Übergangsstelle 15 zwischen dem Gate-Dielektrikum 6 und der Oxidschicht 7 eine Stufe ausgebildet ist. Ein weiterer dielektrischer Bereich 9, der sich drainseitig anschließt, ist in diesem Ausführungsbeispiel durch ein Feldoxid oder eine flache Grabenisolation (STI, shallow trench isolation) gebildet. Die Gate-Elektrode 11 kann das Feldoxid bzw. die flache Grabenisolation 9 teilweise bedecken. Das ist als Beispiel im Querschnitt der 1 dargestellt. Statt dessen kann die Gate-Elektrode 11 bis zum Drain-Anschluss auf dem gesamten Feldoxid bzw. der gesamten flachen Grabenisolation vorhanden sein. Es ist von Vorteil, wenn die Gate-Elektrode 11 als Feldplatte die Driftstrecke 12 zumindest teilweise bedeckt.
  • Das Ausführungsbeispiel gemäß 1 bietet gegenüber herkömmlichen Hochvolt-Transistoren einen niedrigeren Widerstand im eingeschalteten Zustand und eine relativ hohe Durchbruchspannung. Zur Herstellung dieses Ausführungsbeispiels kann ein herkömmlicher Isolationsbereich aus einem Feldoxid oder einer flachen Grabenisolation 9 drainseitig vorgesehen werden und ergänzend zwischen diesem Isolationsbereich und dem Gate-Dielektrikum 6 eine weitere Oxidschicht 7, die dicker ist als das Gate-Dielektrikum 6, aufgebracht werden. Die Herstellung ist daher insbesondere in einem Dual-Gate-Oxide-Prozess ohne wesentlichen zusätzlichen Aufwand möglich.
  • Die 2 zeigt einen Querschnitt durch ein weiteres Ausführungsbeispiel des Hochvolt-Transistors, bei dem zwischen dem Gate-Dielektrikum 6 und einem Feldoxid bzw. einer flachen Grabenisolation 9 an der Oberseite 10 des Substrats 1 ein Kondensatordielektrikum 7' als zusätzlicher dielektrischer Bereich vorhanden ist. Ein Kondensatordielektrikum wird in einem Prozess verwendet, bei dem an der Oberseite des Bauelements Kondensatoren hergestellt werden. Hierzu können als Kondensatorplatten elektrisch leitfähige Schichten, insbesondere Polysiliziumschichten, auf dem Substrat aufgebracht werden. Zwischen den Kondensatorplatten wird das Kondensatordielektrikum angeordnet.
  • Bei dem Ausführungsbeispiel des Hochvolt-Transistors gemäß 2 kann das für die obere Kondensatorelektrode vorgesehene Material, insbesondere Polysilizium, auch zur Ausbildung eines elektrischen Leiters 14 über den dielektrischen Bereichen verwendet werden. Der elektrische Leiter 14 ist vorzugsweise elektrisch leitend mit der Gate-Elektrode 11 verbunden. Die hierfür vorgesehene elektrische Verbindung befindet sich in dem Ausführungsbeispiel der 2 vor oder hinter der Zeichenebene und ist in dem Querschnitt daher nicht erkennbar.
  • Auch bei dem Ausführungsbeispiel gemäß 2 sind an den Übergangsstellen 15 zwischen den dielektrischen Bereichen jeweils Stufen ausgebildet. Das Kondensatordielektrikum 7' weist eine deutlich größere Dicke auf als das Gate-Dielektrikum 6. Der elektrische Leiter 14 kann gemäß 2 das Feldoxid bzw. die flache Grabenisolation 9 nur teilweise bedecken oder auch, statt dessen, das Feldoxid bzw. die flache Grabenisolation 9 vollständig überdecken. Es ist von Vorteil, wenn der elektrische Leiter 14 als Feldplatte die Driftstrecke 12 zumindest teilweise bedeckt. Die übrigen in 2 eingezeichneten Elemente entsprechen den in 1 mit denselben Bezugszeichen versehenen Elementen.
  • In 3 ist im Querschnitt ein weiteres Ausführungsbeispiel dargestellt, bei dem die zusätzlichen dielektrischen Bereiche 7, 8 als dielektrische Schichten unterschiedlicher Dicken an der Oberseite 10 des Substrats 1 vorhanden sind. Ein Feldoxid oder eine flache Grabenisolation wie bei den Ausführungsbeispielen gemäß den 1 und 2 ist bei dem Ausführungsbeispiel gemäß der 3 weggelassen. Sowohl das Gate-Dielektrikum 6 als auch die zusätzlichen dielektrischen Bereiche 7, 8 können z. B. ein Oxid des Halbleitermaterials sein. Die Dicken dieser Schichten sind jeweils verschieden, so dass auch bei dem Ausführungsbeispiel gemäß der 3 an den Übergangsstellen 15 zwischen den dielektrischen Schichten jeweils Stufen ausgebildet sind. In dem Beispiel der 3 überdeckt die Gate-Elektrode 11 das Gate-Dielektrikum 6 und die zusätzlichen dielektrischen Bereiche 7, 8 vollständig. Bei einem weiteren Ausführungsbeispiel bedeckt die Gate-Elektrode 11 die dielektrischen Bereiche nur teilweise. Es ist von Vorteil, wenn die Gate-Elektrode 11 als Feldplatte die Driftstrecke 12 zumindest teilweise bedeckt.
  • Bei dem Ausführungsbeispiel der 4 ist im Vergleich zu dem Ausführungsbeispiel gemäß 3 zusätzlich drainseitig ein Feldoxid oder eine flache Grabenisolation 9 vorhanden. Das Ausführungsbeispiel gemäß 4 weist somit drei Stufen an den Übergangsstellen 15 auf.
  • Die Anzahl der zusätzlichen dielektrischen Bereiche unterschiedlicher Dicken ist nicht auf deren Anzahl bei den beschriebenen Ausführungsbeispielen begrenzt, sondern kann den jeweiligen Anforderungen entsprechend gewählt werden. Auf diese Weise können die Betriebseigenschaften des Hochvolt-Transistors an die jeweiligen Erfordernisse angepasst werden. Insbesondere der als Feldplatte fungierende Anteil der Gate-Elektrode kann auf diese Weise in einem besonders günstigen Abstand zur Driftstrecke angeordnet werden. Die Kapazität zwischen der Gate-Elektrode bzw. Feldplatte und dem Halbleitermaterial kann zur Optimierung der Betriebseigenschaften insbesondere zwischen dem Kanalbereich und dem Drain-Kontaktbereich räumlich veränderlich eingestellt werden.
  • Bezugszeichenliste
    • 1
    Substrat
    2
    erste Wanne
    3
    zweite Wanne
    4
    erster Kontaktbereich
    5
    zweiter Kontaktbereich
    6
    Gate-Dielektrikum
    7
    Oxidschicht
    7'
    Kondensatordielektrikum
    8
    weitere Oxidschicht
    9
    Feldoxid oder flache Grabenisolation
    10
    Oberseite
    11
    Gate-Elektrode
    12
    Driftstrecke
    13
    Kanalbereich
    14
    elektrischer Leiter
    15
    Übergangsstelle
    16
    dritter Kontaktbereich
    17
    Isolationsbereich

Claims (8)

  1. Hochvolt-Transistor mit – einem Substrat (1) aus Halbleitermaterial mit einer Oberseite (10), – dotierten Wannen an der Oberseite (10), die mindestens eine für eine Driftstrecke (12) vorgesehene erste Wanne (2) und eine für einen Kanalbereich (13) vorgesehene zweite Wanne (3) umfassen, – einem ersten Kontaktbereich (4) für einen Drain-Anschluss (drain) in der ersten Wanne (2), – einem zweiten Kontaktbereich (5) für einen Source-Anschluss (source) in der zweiten Wanne (3), – einem Gate-Dielektrikum (6) auf einem Bereich der zweiten Wanne (3) zwischen dem ersten Kontaktbereich (4) und dem zweiten Kontaktbereich (5), – einer Gate-Elektrode (11) auf dem Gate-Dielektrikum (6), wobei – auf der ersten Wanne (2) zwischen dem ersten Kontaktbereich (4) und dem zweiten Kontaktbereich (5) an der Oberseite (10) mindestens zwei zusätzliche dielektrische Bereiche (7, 7', 8, 9), deren Dicken voneinander und von der Dicke des Gate-Dielektrikums (6) verschieden sind, vorhanden sind, und – bei dem das Gate-Dielektrikum (6) und die zusätzlichen dielektrischen Bereiche (7, 7', 8, 9) ineinander übergehen und an den Übergangsstellen (15) jeweils eine Stufe bilden, – die Gate-Elektrode (11) oder ein mit der Gate-Elektrode elektrisch leitend verbundener elektrischer Leiter (14) jeden dieser dielektrischen Bereiche (7, 7', 8, 9) zumindest teilweise bedeckt und – das Gate-Dielektrikum (6) auch auf einem Bereich der ersten Wanne (2) vorhanden ist.
  2. Hochvolt-Transistor nach Anspruch 1, bei dem das Gate-Dielektrikum (6) und die zusätzlichen dielektrischen Bereiche (7, 7', 8, 9) Oxidschichten (7, 7', 8) umfassen, die auf der Oberseite (10) angeordnet sind.
  3. Hochvolt-Transistor nach einem der Ansprüche 1 bis 2, bei dem zumindest einer der dielektrischen Bereiche (7, 7', 8, 9) drainseitig angeordnet ist und ein Feldoxid oder eine flache Grabenisolation (9) ist.
  4. Hochvolt-Transistor nach einem der Ansprüche 1 bis 3, bei dem zumindest einer der dielektrischen Bereiche (7, 7', 8, 9) ein Kondensatordielektrikum (7') ist und ein mit der Gate-Elektrode (11) elektrisch leitend verbundener elektrischer Leiter (14) aus Polysilizium auf dem Kondensatordielektrikum (7') angeordnet ist.
  5. Hochvolt-Transistor nach einem der Ansprüche 1 bis 4, bei dem das Gate-Dielektrikum (6) auch auf einem Bereich der ersten Wanne (2) vorhanden ist.
  6. Verfahren zur Herstellung eines Hochvolt-Transistors, bei dem – an einer Oberseite (10) eines Substrates (1) aus Halbleitermaterial eine erste Wanne (2) eines ersten Leitfähigkeitstyps und eine zweite Wanne (3) eines entgegengesetzten zweiten Leitfähigkeitstyps hergestellt werden, – ein erster Kontaktbereich (4) in der ersten Wanne (2) und ein zweiter Kontaktbereich (5) in der zweiten Wanne (3) hergestellt werden, – ein Gate-Dielektrikum (6) auf einem Bereich der zweiten Wanne (3) zwischen dem ersten Kontaktbereich (4) und dem zweiten Kontaktbereich (5) hergestellt wird und – auf der ersten Wanne (2) zwischen dem ersten Kontaktbereich (4) und dem zweiten Kontaktbereich (5) an der Oberseite (10) mindestens zwei zusätzliche dielektrische Bereiche (7, 7', 8, 9), deren Dicken voneinander und von der Dicke des Gate-Dielektrikums (6) verschieden sind, hergestellt werden, – bei dem eine Gate-Elektrode (11) auf dem Gate-Dielektrikum (6) aufgebracht wird, so dass die Gate-Elektrode jeden der zusätzlichen dielektrischen Bereiche (7, 7', 8, 9) zumindest teilweise bedeckt, – bei dem das Gate-Dielektrikum (6) und die zusätzlichen dielektrischen Bereiche (7, 7', 8, 9) so ausgebildet werden, dass sie ineinander übergehen und an den Übergangsstellen (15) jeweils eine Stufe gebildet wird und – das Gate-Dielektrikum (6) auch auf einem Bereich der ersten Wanne (2) ausgebildet wird.
  7. Verfahren nach Anspruch 6, bei dem eine Gate-Elektrode (11) aus Polysilizium auf dem Gate-Dielektrikum (6) aufgebracht wird, ein elektrischer Leiter (14) aus Polysilizium auf einem der zusätzlichen dielektrischen Bereiche (9) aufgebracht wird und der elektrische Leiter (14) mit der Gate-Elektrode (11) elektrisch leitend verbunden wird.
  8. Verfahren nach einem der Ansprüche 6 oder 7, bei dem zumindest einer der zusätzlichen dielektrischen Bereiche (7, 7', 8, 9) als Oxidschicht (7, 7', 8) auf der Oberseite (10) aufgebracht wird und einer der zusätzlichen dielektrischen Bereiche als Feldoxid oder flache Grabenisolation (9) hergestellt wird.
DE102009051745.6A 2009-11-03 2009-11-03 Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren Expired - Fee Related DE102009051745B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009051745.6A DE102009051745B4 (de) 2009-11-03 2009-11-03 Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
US13/505,970 US8836026B2 (en) 2009-11-03 2010-10-20 High-voltage transistor having multiple dielectrics and production method
PCT/EP2010/065809 WO2011054670A1 (de) 2009-11-03 2010-10-20 Hochvolt-transistor mit mehrfach-dielektrikum und herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009051745.6A DE102009051745B4 (de) 2009-11-03 2009-11-03 Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102009051745A1 DE102009051745A1 (de) 2011-05-05
DE102009051745B4 true DE102009051745B4 (de) 2017-09-21

Family

ID=43479190

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009051745.6A Expired - Fee Related DE102009051745B4 (de) 2009-11-03 2009-11-03 Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren

Country Status (3)

Country Link
US (1) US8836026B2 (de)
DE (1) DE102009051745B4 (de)
WO (1) WO2011054670A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011087845B4 (de) * 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
US9012988B2 (en) * 2013-08-15 2015-04-21 Vanguard International Semiconductor Corporation Semiconductor device with a step gate dielectric structure
US9466715B2 (en) * 2013-08-30 2016-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. MOS transistor having a gate dielectric with multiple thicknesses
CN103762237A (zh) * 2013-12-31 2014-04-30 上海新傲科技股份有限公司 具有场板结构的横向功率器件
US9337310B2 (en) 2014-05-05 2016-05-10 Globalfoundries Inc. Low leakage, high frequency devices
US9537001B2 (en) * 2014-07-30 2017-01-03 Fairchild Semiconductor Corporation Reduction of degradation due to hot carrier injection
CN105448983B (zh) * 2014-07-30 2020-07-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9525021B2 (en) 2014-11-06 2016-12-20 Texas Instruments Incorporated Methods and apparatus for high voltage integrated circuit capacitors
US10629726B2 (en) * 2014-12-16 2020-04-21 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method for manufacturing the same
KR102177431B1 (ko) * 2014-12-23 2020-11-11 주식회사 키 파운드리 반도체 소자
US10050115B2 (en) * 2014-12-30 2018-08-14 Globalfoundries Inc. Tapered gate oxide in LDMOS devices
US9711516B2 (en) * 2015-10-30 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Non-volatile memory having a gate-layered triple well structure
US9853145B1 (en) * 2016-10-04 2017-12-26 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method of manufacturing the same
US11282953B2 (en) * 2020-04-14 2022-03-22 Globalfoundries Singapore Pte. Ltd. Transistor devices and methods of forming a transistor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922327A (en) * 1987-12-24 1990-05-01 University Of Toronto Innovations Foundation Semiconductor LDMOS device with upper and lower passages
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
US5548150A (en) * 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US20020079509A1 (en) * 1998-12-04 2002-06-27 Taylor Efland Novel lateral double diffused metal oxide semiconductor device
US6509220B2 (en) * 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US20030100165A1 (en) * 2000-08-17 2003-05-29 Pearce Charles Walter Use of selective oxidation to improve LDMOS power transistors
US20080164516A1 (en) * 2007-01-09 2008-07-10 Maxpower Semiconductor, Inc. Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
JP2002270830A (ja) * 2001-03-12 2002-09-20 Fuji Electric Co Ltd 半導体装置
KR100445904B1 (ko) * 2001-12-12 2004-08-25 한국전자통신연구원 소스 필드 플레이트를 갖는 드레인 확장형 모스 전계 효과트랜지스터 및그 제조방법
DE102004049246A1 (de) * 2004-10-01 2006-04-06 Atmel Germany Gmbh Lateraler DMOS-Transistor und Verfahren zu seiner Herstellung
JP4700043B2 (ja) * 2007-11-07 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
US7956412B2 (en) * 2007-12-04 2011-06-07 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922327A (en) * 1987-12-24 1990-05-01 University Of Toronto Innovations Foundation Semiconductor LDMOS device with upper and lower passages
US5548150A (en) * 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US20020079509A1 (en) * 1998-12-04 2002-06-27 Taylor Efland Novel lateral double diffused metal oxide semiconductor device
US20030100165A1 (en) * 2000-08-17 2003-05-29 Pearce Charles Walter Use of selective oxidation to improve LDMOS power transistors
US6509220B2 (en) * 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US20080164516A1 (en) * 2007-01-09 2008-07-10 Maxpower Semiconductor, Inc. Semiconductor device

Also Published As

Publication number Publication date
WO2011054670A1 (de) 2011-05-12
US20120280319A1 (en) 2012-11-08
DE102009051745A1 (de) 2011-05-05
US8836026B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
DE102009051745B4 (de) Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
DE102004036330B4 (de) Halbleiterbauelement
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE102010011258B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE102008002653B4 (de) Verfahren und Layout eines Halbleiterbauelements mit reduzierten Störeffekten
DE102010016000B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112016005805T5 (de) Variable gate-längen für vertikale transistoren
DE102018116869A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE2903534A1 (de) Feldeffekttransistor
DE102005040847B4 (de) Single-Poly-EPROM-Baustein und Verfahren zur Herstellung
DE112010001315T5 (de) LDMOS mit selbstausgerichteter vertikaler LDD und rückseitiger Drain
DE102013215378B4 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014211904B4 (de) Halbleitervorrichtung
DE102021201635A1 (de) Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben
DE4127795A1 (de) Herstellungsverfahren und aufbau eines mos-transistors
DE102016109642A1 (de) Halbleitervorrichtung
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
DE102006027504A1 (de) Randabschlussstruktur von MOS-Leistungstransistoren hoher Spannungen
DE19960563B4 (de) Halbleiterstruktur und entsprechendes Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee