WO2011054670A1 - Hochvolt-transistor mit mehrfach-dielektrikum und herstellungsverfahren - Google Patents

Hochvolt-transistor mit mehrfach-dielektrikum und herstellungsverfahren Download PDF

Info

Publication number
WO2011054670A1
WO2011054670A1 PCT/EP2010/065809 EP2010065809W WO2011054670A1 WO 2011054670 A1 WO2011054670 A1 WO 2011054670A1 EP 2010065809 W EP2010065809 W EP 2010065809W WO 2011054670 A1 WO2011054670 A1 WO 2011054670A1
Authority
WO
WIPO (PCT)
Prior art keywords
dielectric
well
contact region
gate
gate electrode
Prior art date
Application number
PCT/EP2010/065809
Other languages
English (en)
French (fr)
Inventor
Georg RÖHRER
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Priority to US13/505,970 priority Critical patent/US8836026B2/en
Publication of WO2011054670A1 publication Critical patent/WO2011054670A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Definitions

  • the present invention relates to a high-voltage transistor having dielectric regions of different thicknesses in the region of the gate and the drift path.
  • a high-voltage transistor includes one between source and
  • Drain existing channel region which is controlled by a gate electrode which is separated from the semiconductor material by a Ga ⁇ te dielectric. Between the channel region and drain a drift path is provided. Over the drift path an isolation region may be present, which may in particular be a field oxide or a shallow trench isolation, which is formed from an oxide of the semiconductor material.
  • One with the gate electrode elekt ⁇ driven conductively connected field plate for influencing the electric field can be arranged in the drift region on the isolation region ⁇ sem.
  • LDMOS Lateral Thinking About Power Devices
  • the high-voltage transistor has doped wells at the top of a semiconductor material substrate.
  • the wells comprise at least one provided for a drift path first well, in which a first contact region for a drain connection is present, and provided for a Ka ⁇ nal Scheme pan, in which a second contact ⁇ area provided for a source connection is.
  • a gate dielectric is located on a region of the second well between the first contact region and the second contact region, and a gate electrode is arranged on the gate dielectric. At least two additional dielectric regions whose thicknesses are different from one another and from the thickness of the gate dielectric are present on the first well between the first contact region and the second contact region on the upper side of the substrate.
  • the gate electrode or an electrical conductor electrically connected to the gate electrode at least partially covers each of these additional dielectric regions.
  • the gate dielectric and the additional DIE go Lektrischen areas into each other and form at the crossing points in each case one step.
  • the gate dielectric and the additional dielectric regions include
  • a further exemplary embodiment has a drain-side-arranged dielectric region, which is formed by a field oxide or a shallow trench isolation.
  • At least one of the dielectric regions is a capacitor dielectric, and a polysilicon electrical conductor electrically connected to the gate electrode is disposed on the capacitor dielectric.
  • the gate dielectric is also present on a region of the first well.
  • a first well of a ers ⁇ th conductivity type and a second well of an opposite said first conductivity type second conductivity type ⁇ be prepared on an upper surface of a substrate of semiconductor material.
  • a first Kon ⁇ clock domain is produced and in the second well, a second contact area.
  • a gate dielectric is formed on a portion of the second well between the first contact region and the second contact region.
  • a gate electrode is applied to the gate dielectric such that the gate electrode at least partially covers each of the additional dielectric regions.
  • a polysilicon gate electrode is deposited on the gate dielectric, a polysilicon electrical conductor is deposited on one of the additional dielectric regions, and the electrical conductor is electrically conductively connected to the gate electrode.
  • At least one of the additional dielectric regions is applied as an oxide layer on top of the substrate, and ei ⁇ ner of the additional dielectric regions is formed as a field oxide or shallow grave isolation.
  • Figure 1 shows a first embodiment of the high-voltage transistor in cross section.
  • FIG. 2 shows a further exemplary embodiment in which an additional dielectric region is formed from a capacitor dielectric.
  • FIG. 3 shows a further exemplary embodiment in which three dielectric layers of different thicknesses are present on the upper side.
  • Figure 4 shows a further embodiment in which to ⁇ is additionally available on the drain side to the dielectric layers according to Figure 3 an isolation region of a field oxide or shallow grave isolation.
  • first contact region 4 doped high for the conductivity type of the first well 2 is formed on the top side 10 for a drain connection.
  • second contact region 5 highly doped opposite to the conductivity type of the second well 3 is formed on the upper side 10 for a source connection.
  • a third contact region 16 doped high for the conductivity type of the second well 3 may be provided.
  • the top-side doped regions can be covered by isolation regions 17, in particular
  • Field oxide or shallow trench isolations e.g. B. from an oxide of the semiconductor material, be separated.
  • the first well 2 includes an area provided for a drift path 12.
  • the second tub 3 includes an area provided for a channel area 13.
  • the drift path 12 and the channel region 13 are located between the first contact region 4 and the second contact region. range 5.
  • a gate dielectric 6 Above the channel region 13 is a gate dielectric 6, the z. B. may be an oxide of the semiconductor material.
  • a gate electrode 11 On the gate dielectric 6, a gate electrode 11 is arranged, which is provided for a control of the channel region.
  • There are at least two additional dielekt ⁇ generic regions 7, 9 are present, their thicknesses from each other and different from the thickness of the gate dielectric. 6
  • the additional dielectric regions 7, 9 merge into one another and in each case form a step at the transition points 15.
  • the gate electrode 11 at least partially covers the gate dielectric 6 and each of the additional dielectric regions 7, 9.
  • the dielectric region 7 adjoining the gate dielectric 6 is formed by a top-side dielectric layer in the exemplary embodiment of FIG. B.
  • the gate dielectric may be an oxide of the semiconductor material.
  • the gate dielectric 6 and the subsequent oxide layer 7 have different thicknesses, so that a step is formed at the junction 15 between the gate dielectric 6 and the oxide layer 7.
  • Another dielektri ⁇ shear area 9, which joins the drain side is in the ⁇ sem embodiment by a field oxide or a flat grave isolation (STI, shallow trench isolation) formed.
  • the gate electrode 11 may cover the field oxide or shallow trench isolation ⁇ 9 partially. This is shown as an example in the cross ⁇ section of Figure 1. Instead, the gate electrode 11 may be present up to the drain terminal on the entire field ⁇ oxide or the entire shallow trench isolation. It is advantageous if the gate electrode 11 as
  • the embodiment according to Figure 1 has opposite forth ⁇ conventional high-voltage transistors has a lower resistance in the on state and a relatively high breakthrough voltage.
  • a conventional isolation region of a field oxide or a shallow trench isolation 9 can be provided on the drain side and additionally between this isolation region and the gate dielectric 6, a further oxide layer 7, which is thicker than the gate dielectric 6, are applied. The production is therefore possible in particular in a dual-gate oxide process without significant additional effort.
  • FIG. 2 shows a cross-section through a further exemplary embodiment of the high-voltage transistor in which a capacitor dielectric 7 'is present as an additional dielectric region between the gate dielectric 6 and a field oxide or a shallow trench isolation 9 on the upper side 10 of the substrate 1 is.
  • a capacitor dielectric is used in a process where capacitors are fabricated at the top of the device.
  • electrically conductive layers in particular polysilicon layers, can be applied to the substrate as capacitor plates. Between the capacitor plates, the capacitor dielectric is arranged.
  • the high-voltage transistor according to figure 2 the pre for the upper capacitor electrode provided ⁇ material, in particular polysilicon, can also be used for off ⁇ formation of an electrical conductor 14 through the dielectric areas.
  • the electrical conductor 14 is preferably electrically conductively connected to the gate electrode 11.
  • the dedicated electrical connection be ⁇ found in the embodiment of Figure 2 before or behind the drawing plane and is therefore not visible in the cross section.
  • steps are formed at the transition points 15 between the dielectric regions.
  • the capacitor 7 ' has a significantly greater thickness than the gate Dielekt ⁇ rikum 6.
  • the electrical conductor 14 may only partially cover according to Figure 2, the field oxide or shallow grave insulation 9 working or also, instead, the field oxide or completely cover the shallow trench isolation 9. It is advantageous if the electrical conductor 14 as a field plate, the drift ⁇ track 12 at least partially covered.
  • the other elements shown in Figure 2 correspond to the elements provided with the same reference numerals in Figure 1.
  • FIG. 3 illustrates in cross section a further exemplary embodiment in which the additional dielectric regions 7, 8 are present as dielectric layers of different thicknesses on the upper side 10 of the substrate 1.
  • a field oxide or a shallow trench isolation as in the embodiments according to Figures 1 and 2 is omitted in the embodiment of Figure 3.
  • Both the gate dielectric 6 and the additional dielectric regions 7, 8 may, for. B. be an oxide of the semiconductor material.
  • the thicknesses of these layers are each different, so that steps are also formed in each case in the exemplary embodiment according to FIG. 3 at the transition points 15 between the dielectric layers.
  • the gate electrode 11 completely covers the gate dielectric 6 and the additional dielectric regions 7, 8.
  • the gate electrode 11 only partially covers the dielectric regions. It is advantageous if the gate electrode 11 as a field plate, the drift path 12 at least partially covered.
  • a field oxide or a shallow trench isolation 9 is additionally present on the drain side in comparison with the exemplary embodiment according to FIG. 4
  • the exemplary embodiment according to FIG. 4 thus has three stages at the transition points 15.
  • the number of additional dielectric regions of different thicknesses is not limited to their number in the described embodiments, but can be selected according to the respective requirements. In this way, the operating characteristics of the high-voltage transistor can be adapted to the respective requirements.
  • the portion of the gate electrode functioning as a field plate can be arranged in this way at a particularly favorable distance from the drift path.
  • the capacitance between the gate electrode and field plate and the semiconductor can be adjusted spatially variable for optimization of the operating characteristics in particular between the channel region and the drain contact region ⁇ termaterial.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Auf einer für eine Driftstrecke vorgesehenen dotierten Wanne (2) sind zwischen einem ersten Kontaktbereich (4) für Drain und einem zweiten Kontaktbereich (5) für Source an der Oberseite (10) des Substrats (1) mindestens zwei zusätzliche dielektrische Bereiche (7, 9) unterschiedlicher Dicken vorhanden, und die Gate-Elektrode (11) oder ein mit der Gate-Elektrode elektrisch leitend verbundener elektrischer Leiter bedeckt jeden dieser zusätzlichen dielektrischen Bereiche zumindest teilweise.

Description

Beschreibung
Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
Die vorliegende Erfindung betrifft einen Hochvolt-Transistor mit dielektrischen Bereichen unterschiedlicher Dicken im Bereich des Gate und der Driftstrecke. Ein Hochvolt-Transistor umfasst einen zwischen Source und
Drain vorhandenen Kanalbereich, der von einer Gate-Elektrode gesteuert wird, die von dem Halbleitermaterial durch ein Ga¬ te-Dielektrikum getrennt ist. Zwischen dem Kanalbereich und Drain ist eine Driftstrecke vorgesehen. Über der Driftstrecke kann ein Isolationsbereich vorhanden sein, der insbesondere ein Feldoxid sein kann oder eine flache Grabenisolation, die aus einem Oxid des Halbleitermaterials gebildet ist. Auf die¬ sem Isolationsbereich kann eine mit der Gate-Elektrode elekt¬ risch leitend verbundene Feldplatte zur Beeinflussung des elektrischen Feldes in der Driftstrecke angeordnet sein.
In der Veröffentlichung von T. R. Efland et al . : „Lateral Thinking About Power Devices (LDMOS ) " in IEDM 98, Seiten 679 bis 682, 1998, ist ein LDMOS-Transistor beschrieben, bei dem das Gate-Oxid bereichsweise unterschiedliche Dicken aufweist, so dass über dem Kanalbereich eine Stufe in dem Gate-Oxid vorhanden ist. Der dickere Anteil des Gate-Oxids befindet sich teilweise über dem Kanalbereich und teilweise über einem Bereich einer n-leitenden Wanne, der zwischen dem Kanal- bereich und einem hoch n-leitend dotierten Kontaktbereich des Drain vorhanden ist. In dieser Veröffentlichung sind auch die Betriebseigenschaften dieses Transistors beschrieben. Aufgabe der vorliegenden Erfindung ist es, einen neuartigen Hochvolt-Transistor, insbesondere einen Transistor mit einer Durchbruchspannung von mehr als 20 V, und ein zugehöriges Herstellungsverfahren anzugeben.
Diese Aufgabe wird mit dem Hochvolt-Transistor mit den Merkmalen des Anspruchs 1 bzw. mit dem Verfahren zur Herstellung eines Hochvolt-Transistors mit den Merkmalen des Anspruchs 7 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen ab- hängigen Ansprüchen.
Bei dem Hochvolt-Transistor befinden sich dotierte Wannen an der Oberseite eines Substrates aus Halbleitermaterial. Die Wannen umfassen mindestens eine für eine Driftstrecke vor- gesehene erste Wanne, in der ein erster Kontaktbereich für einen Drain-Anschluss vorhanden ist, und eine für einen Ka¬ nalbereich vorgesehene Wanne, in der ein zweiter Kontakt¬ bereich für einen Source-Anschluss vorgesehen ist. Ein Gate- Dielektrikum befindet sich auf einem Bereich der zweiten Wan- ne zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich, und eine Gate-Elektrode ist auf dem Gate- Dielektrikum angeordnet. Auf der ersten Wanne sind zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich an der Oberseite des Substrats mindestens zwei zusätzliche die- lektrische Bereiche vorhanden, deren Dicken voneinander und von der Dicke des Gate-Dielektrikums verschieden sind. Die Gate-Elektrode oder ein mit der Gate-Elektrode elektrisch leitend verbundener elektrischer Leiter bedeckt jeden dieser zusätzlichen dielektrischen Bereiche zumindest teilweise.
Bei einem weiteren Ausführungsbeispiel des Hochvolt-Transis¬ tors gehen das Gate-Dielektrikum und die zusätzlichen die- lektrischen Bereiche ineinander über und bilden an den Übergangsstellen jeweils eine Stufe.
Bei einem weiteren Ausführungsbeispiel umfassen das Gate- Dielektrikum und die zusätzlichen dielektrischen Bereiche
Oxidschichten, die auf der Oberseite des Substrats angeordnet sind .
Ein weiteres Ausführungsbeispiel weist einen drainseitig an- geordneten dielektrischen Bereich auf, der durch ein Feldoxid oder eine flache Grabenisolation gebildet ist.
Bei einem weiteren Ausführungsbeispiel ist zumindest einer der dielektrischen Bereiche ein Kondensatordielektrikum und ein mit der Gate-Elektrode elektrisch leitend verbundener elektrischer Leiter aus Polysilizium ist auf dem Kondensatordielektrikum angeordnet.
Bei einem weiteren Ausführungsbeispiel ist das Gate-Dielekt- rikum auch auf einem Bereich der ersten Wanne vorhanden.
Bei dem Herstellungsverfahren werden an einer Oberseite eines Substrats aus Halbleitermaterial eine erste Wanne eines ers¬ ten Leitfähigkeitstyps und eine zweite Wanne eines dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeits¬ typs hergestellt. In der ersten Wanne wird ein erster Kon¬ taktbereich hergestellt und in der zweiten Wanne ein zweiter Kontaktbereich. Ein Gate-Dielektrikum wird auf einem Bereich der zweiten Wanne zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich hergestellt. Auf der ersten Wanne werden zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich an der Oberseite des Substrats mindestens zwei zusätzliche dielektrische Bereiche, deren Dicken voneinander und von der Dicke des Gate-Dielektrikums verschieden sind, hergestellt .
Bei einer Ausgestaltung des Verfahrens wird eine Gate-Elekt- rode auf dem Gate-Dielektrikum derart aufgebracht, dass die Gate-Elektrode jeden der zusätzlichen dielektrischen Bereiche zumindest teilweise bedeckt.
Bei einer weiteren Ausgestaltung wird eine Gate-Elektrode aus Polysilizium auf dem Gate-Dielektrikum aufgebracht, ein elektrischer Leiter aus Polysilizium wird auf einem der zusätzlichen dielektrischen Bereiche aufgebracht, und der elektrische Leiter wird elektrisch leitend mit der Gate- Elektrode verbunden.
Bei einer weiteren Ausgestaltung des Verfahrens wird zumindest einer der zusätzlichen dielektrischen Bereiche als Oxidschicht auf der Oberseite des Substrats aufgebracht, und ei¬ ner der zusätzlichen dielektrischen Bereiche wird als Feld- oxid oder als flache Grabenisolation hergestellt.
Es folgt eine genauere Beschreibung von Beispielen des Hochvolt-Transistors und des Herstellungsverfahrens anhand der beigefügten Figuren.
Figur 1 zeigt ein erstes Ausführungsbeispiel des Hochvolt- Transistors im Querschnitt.
Figur 2 zeigt ein weiteres Ausführungsbeispiel, bei dem ein zusätzlicher dielektrischer Bereich aus einem Kondensatordielektrikum gebildet ist. Figur 3 zeigt ein weiteres Ausführungsbeispiel, bei dem drei dielektrische Schichten unterschiedlicher Dicken auf der Oberseite vorhanden sind. Figur 4 zeigt ein weiteres Ausführungsbeispiel, bei dem zu¬ sätzlich zu den dielektrischen Schichten gemäß Figur 3 ein Isolationsbereich aus einem Feldoxid oder einer flachen Grabenisolation drainseitig vorhanden ist .
Die Figur 1 zeigt ein Ausführungsbeispiel des Hochvolt-Tran¬ sistors im Querschnitt. An einer Oberseite 10 eines Substrats 1 aus Halbleitermaterial befinden sich eine erste Wanne 2 ei¬ nes ersten Leitfähigkeitstyps und eine zweite Wanne 3 eines entgegengesetzten zweiten Leitfähigkeitstyps. In der ersten Wanne 2 ist an der Oberseite 10 ein hoch für den Leitfähigkeitstyp der ersten Wanne 2 dotierter erster Kontaktbereich 4 für einen Drain-Anschluss ausgebildet. In der zweiten Wanne 3 ist an der Oberseite 10 ein entgegengesetzt zu dem Leitfähig- keitstyp der zweiten Wanne 3 hoch dotierter zweiter Kontaktbereich 5 für einen Source-Anschluss ausgebildet. Für einen Bulk-Anschluss der zweiten Wanne 3 kann ein hoch für den Leitfähigkeitstyp der zweiten Wanne 3 dotierter dritter Kontaktbereich 16 vorgesehen sein. Die oberseitigen dotierten Bereiche können durch Isolationsbereiche 17, insbesondere
Feldoxid oder flache Grabenisolationen, z. B. aus einem Oxid des Halbleitermaterials, getrennt sein.
Die erste Wanne 2 enthält einen Bereich, der für eine Drift- strecke 12 vorgesehen ist. Die zweite Wanne 3 enthält einen Bereich, der für einen Kanalbereich 13 vorgesehen ist. Die Driftstrecke 12 und der Kanalbereich 13 befinden sich zwischen dem ersten Kontaktbereich 4 und dem zweiten Kontakt- bereich 5. Über dem Kanalbereich 13 befindet sich ein Gate- Dielektrikum 6, das z. B. ein Oxid des Halbleitermaterials sein kann. Auf dem Gate-Dielektrikum 6 ist eine Gate-Elektrode 11 angeordnet, die für eine Steuerung des Kanalbereichs vorgesehen ist. Es sind mindestens zwei zusätzliche dielekt¬ rische Bereiche 7, 9 vorhanden, deren Dicken voneinander und von der Dicke des Gate-Dielektrikums 6 verschieden sind. Die zusätzlichen dielektrischen Bereiche 7, 9 gehen ineinander über und bilden an den Übergangsstellen 15 jeweils eine Stu- fe . Die Gate-Elektrode 11 bedeckt das Gate-Dielektrikum 6 und jeden der zusätzlichen dielektrischen Bereiche 7, 9 zumindest teilweise .
Der an das Gate-Dielektrikum 6 angrenzende dielektrische Be- reich 7 ist in dem Ausführungsbeispiel der Figur 1 durch eine oberseitige dielektrische Schicht gebildet, die z. B. wie das Gate-Dielektrikum ein Oxid des Halbleitermaterials sein kann. Das Gate-Dielektrikum 6 und die anschließende Oxidschicht 7 besitzen unterschiedliche Dicken, so dass an der Übergangs- stelle 15 zwischen dem Gate-Dielektrikum 6 und der Oxidschicht 7 eine Stufe ausgebildet ist. Ein weiterer dielektri¬ scher Bereich 9, der sich drainseitig anschließt, ist in die¬ sem Ausführungsbeispiel durch ein Feldoxid oder eine flache Grabenisolation (STI, shallow trench isolation) gebildet. Die Gate-Elektrode 11 kann das Feldoxid bzw. die flache Graben¬ isolation 9 teilweise bedecken. Das ist als Beispiel im Quer¬ schnitt der Figur 1 dargestellt. Statt dessen kann die Gate- Elektrode 11 bis zum Drain-Anschluss auf dem gesamten Feld¬ oxid bzw. der gesamten flachen Grabenisolation vorhanden sein. Es ist von Vorteil, wenn die Gate-Elektrode 11 als
Feldplatte die Driftstrecke 12 zumindest teilweise bedeckt. Das Ausführungsbeispiel gemäß Figur 1 bietet gegenüber her¬ kömmlichen Hochvolt-Transistoren einen niedrigeren Widerstand im eingeschalteten Zustand und eine relativ hohe Durchbruch- spannung. Zur Herstellung dieses Ausführungsbeispiels kann ein herkömmlicher Isolationsbereich aus einem Feldoxid oder einer flachen Grabenisolation 9 drainseitig vorgesehen werden und ergänzend zwischen diesem Isolationsbereich und dem Gate- Dielektrikum 6 eine weitere Oxidschicht 7, die dicker ist als das Gate-Dielektrikum 6, aufgebracht werden. Die Herstellung ist daher insbesondere in einem Dual-Gate-Oxide-Prozess ohne wesentlichen zusätzlichen Aufwand möglich.
Die Figur 2 zeigt einen Querschnitt durch ein weiteres Aus¬ führungsbeispiel des Hochvolt-Transistors, bei dem zwischen dem Gate-Dielektrikum 6 und einem Feldoxid bzw. einer flachen Grabenisolation 9 an der Oberseite 10 des Substrats 1 ein Kondensatordielektrikum 7 ' als zusätzlicher dielektrischer Bereich vorhanden ist. Ein Kondensatordielektrikum wird in einem Prozess verwendet, bei dem an der Oberseite des Bau- elements Kondensatoren hergestellt werden. Hierzu können als Kondensatorplatten elektrisch leitfähige Schichten, insbesondere Polysiliziumschichten, auf dem Substrat aufgebracht werden. Zwischen den Kondensatorplatten wird das Kondensatordielektrikum angeordnet.
Bei dem Ausführungsbeispiel des Hochvolt-Transistors gemäß Figur 2 kann das für die obere Kondensatorelektrode vorge¬ sehene Material, insbesondere Polysilizium, auch zur Aus¬ bildung eines elektrischen Leiters 14 über den dielektrischen Bereichen verwendet werden. Der elektrische Leiter 14 ist vorzugsweise elektrisch leitend mit der Gate-Elektrode 11 verbunden. Die hierfür vorgesehene elektrische Verbindung be¬ findet sich in dem Ausführungsbeispiel der Figur 2 vor oder hinter der Zeichenebene und ist in dem Querschnitt daher nicht erkennbar.
Auch bei dem Ausführungsbeispiel gemäß Figur 2 sind an den Übergangsstellen 15 zwischen den dielektrischen Bereichen jeweils Stufen ausgebildet. Das Kondensatordielektrikum 7' weist eine deutlich größere Dicke auf als das Gate-Dielekt¬ rikum 6. Der elektrische Leiter 14 kann gemäß Figur 2 das Feldoxid bzw. die flache Grabenisolation 9 nur teilweise be- decken oder auch, statt dessen, das Feldoxid bzw. die flache Grabenisolation 9 vollständig überdecken. Es ist von Vorteil, wenn der elektrische Leiter 14 als Feldplatte die Drift¬ strecke 12 zumindest teilweise bedeckt. Die übrigen in Figur 2 eingezeichneten Elemente entsprechen den in Figur 1 mit denselben Bezugszeichen versehenen Elementen.
In Figur 3 ist im Querschnitt ein weiteres Ausführungsbei¬ spiel dargestellt, bei dem die zusätzlichen dielektrischen Bereiche 7, 8 als dielektrische Schichten unterschiedlicher Dicken an der Oberseite 10 des Substrats 1 vorhanden sind. Ein Feldoxid oder eine flache Grabenisolation wie bei den Ausführungsbeispielen gemäß den Figuren 1 und 2 ist bei dem Ausführungsbeispiel gemäß der Figur 3 weggelassen. Sowohl das Gate-Dielektrikum 6 als auch die zusätzlichen dielektrischen Bereiche 7, 8 können z. B. ein Oxid des Halbleitermaterials sein. Die Dicken dieser Schichten sind jeweils verschieden, so dass auch bei dem Ausführungsbeispiel gemäß der Figur 3 an den Übergangsstellen 15 zwischen den dielektrischen Schichten jeweils Stufen ausgebildet sind. In dem Beispiel der Figur 3 überdeckt die Gate-Elektrode 11 das Gate-Dielektrikum 6 und die zusätzlichen dielektrischen Bereiche 7, 8 vollständig. Bei einem weiteren Ausführungsbeispiel bedeckt die Gate- Elektrode 11 die dielektrischen Bereiche nur teilweise. Es ist von Vorteil, wenn die Gate-Elektrode 11 als Feldplatte die Driftstrecke 12 zumindest teilweise bedeckt.
Bei dem Ausführungsbeispiel der Figur 4 ist im Vergleich zu dem Ausführungsbeispiel gemäß Figur 3 zusätzlich drainseitig ein Feldoxid oder eine flache Grabenisolation 9 vorhanden. Das Ausführungsbeispiel gemäß Figur 4 weist somit drei Stufen an den Übergangsstellen 15 auf. Die Anzahl der zusätzlichen dielektrischen Bereiche unterschiedlicher Dicken ist nicht auf deren Anzahl bei den beschriebenen Ausführungsbeispielen begrenzt, sondern kann den jeweiligen Anforderungen entsprechend gewählt werden. Auf diese Weise können die Betriebseigenschaften des Hochvolt- Transistors an die jeweiligen Erfordernisse angepasst werden. Insbesondere der als Feldplatte fungierende Anteil der Gate- Elektrode kann auf diese Weise in einem besonders günstigen Abstand zur Driftstrecke angeordnet werden. Die Kapazität zwischen der Gate-Elektrode bzw. Feldplatte und dem Halblei- termaterial kann zur Optimierung der Betriebseigenschaften insbesondere zwischen dem Kanalbereich und dem Drain-Kontakt¬ bereich räumlich veränderlich eingestellt werden.
Bezugs zeichenliste
1 Substrat
2 erste Wanne
3 zweite Wanne
4 erster Kontaktbereich
5 zweiter Kontaktbereich
6 Gate-Dielektrikum
7 Oxidschicht
7 ' Kondensatordielektrikum
8 weitere Oxidschicht
9 Feldoxid oder flache Grabenisolation
10 Oberseite
11 Gate-Elektrode
12 Driftstrecke
13 Kanalbereich
14 elektrischer Leiter
15 Übergangsstelle
16 dritter Kontaktbereich
17 Isolationsbereich

Claims

Patentansprüche
1. Hochvolt-Transistor mit
- einem Substrat (1) aus Halbleitermaterial mit einer Ober- seite (10),
- dotierten Wannen an der Oberseite (10), die mindestens eine für eine Driftstrecke (12) vorgesehene erste Wanne (2) und eine für einen Kanalbereich (13) vorgesehene zweite Wanne (3) umfassen,
- einem ersten Kontaktbereich (4) für einen Drain-Anschluss (drain) in der ersten Wanne (2),
- einem zweiten Kontaktbereich (5) für einen Source- Anschluss (source) in der zweiten Wanne (3) ,
- einem Gate-Dielektrikum (6) auf einem Bereich der zweiten Wanne (3) zwischen dem ersten Kontaktbereich (4) und dem zweiten Kontaktbereich (5) ,
- einer Gate-Elektrode (11) auf dem Gate-Dielektrikum (6), dadurch gekennzeichnet, dass
- auf der ersten Wanne (2) zwischen dem ersten Kontakt- bereich (4) und dem zweiten Kontaktbereich (5) an der
Oberseite (10) mindestens zwei zusätzliche dielektrische Bereiche (7, 7', 8, 9), deren Dicken voneinander und von der Dicke des Gate-Dielektrikums (6) verschieden sind, und
- die Gate-Elektrode (11) oder ein mit der Gate-Elektrode elektrisch leitend verbundener elektrischer Leiter (14) jeden dieser dielektrischen Bereiche (7, 7', 8, 9) zumindest teilweise bedeckt.
2. Hochvolt-Transistor nach Anspruch 1, bei dem
das Gate-Dielektrikum (6) und die zusätzlichen dielektri- sehen Bereiche (7, 7', 8, 9) ineinander übergehen und an den Übergangsstellen (15) jeweils eine Stufe bilden.
Hochvolt-Transistor nach Anspruch 1 oder 2, bei dem das Gate-Dielektrikum (6) und die zusätzlichen dielektrischen Bereiche (7, 7', 8, 9) Oxidschichten (7, 7', 8) umfassen, die auf der Oberseite (10) angeordnet sind.
Hochvolt-Transistor nach einem der Ansprüche 1 bis 3, bei dem
zumindest einer der dielektrischen Bereiche (7, 7', 8, 9) drainseitig angeordnet ist und durch ein Feldoxid oder eine flache Grabenisolation (9) gebildet ist.
Hochvolt-Transistor nach einem der Ansprüche 1 bis 4, bei dem
zumindest einer der dielektrischen Bereiche (7, 7', 8, 9) ein Kondensatordielektrikum (7') ist und
ein mit der Gate-Elektrode (11) elektrisch leitend ver¬ bundener elektrischer Leiter (14) aus Polysilizium auf dem Kondensatordielektrikum (7') angeordnet ist.
Hochvolt-Transistor nach einem der Ansprüche 1 bis 5, bei dem
das Gate-Dielektrikum (6) auch auf einem Bereich der ersten Wanne (2) vorhanden ist.
Verfahren zur Herstellung eines Hochvolt-Transistors, bei dem
an einer Oberseite (10) eines Substrates (1) aus Halblei¬ termaterial eine erste Wanne (2) eines ersten Leitfähig¬ keitstyps und eine zweite Wanne (3) eines entgegengesetz¬ ten zweiten Leitfähigkeitstyps hergestellt werden, ein erster Kontaktbereich (4) in der ersten Wanne (2) und ein zweiter Kontaktbereich (5) in der zweiten Wanne (3) hergestellt werden,
ein Gate-Dielektrikum (6) auf einem Bereich der zweiten Wanne (3) zwischen dem ersten Kontaktbereich (4) und dem zweiten Kontaktbereich (5) hergestellt wird und
auf der ersten Wanne (2) zwischen dem ersten Kontaktbereich (4) und dem zweiten Kontaktbereich (5) an der Oberseite (10) mindestens zwei zusätzliche dielektrische Bereiche (7, 7', 8, 9), deren Dicken voneinander und von der Dicke des Gate-Dielektrikums (6) verschieden sind, hergestellt werden.
Verfahren nach Anspruch 7, bei dem
eine Gate-Elektrode (11) auf dem Gate-Dielektrikum (6) aufgebracht wird, so dass die Gate-Elektrode jeden der zusätzlichen dielektrischen Bereiche (7, 7', 8, 9) zumindest teilweise bedeckt.
Verfahren nach Anspruch 7, bei dem
eine Gate-Elektrode (11) aus Polysilizium auf dem Gate- Dielektrikum (6) aufgebracht wird,
ein elektrischer Leiter (14) aus Polysilizium auf einem der zusätzlichen dielektrischen Bereiche (9) aufgebracht wird und
der elektrische Leiter (14) mit der Gate-Elektrode (11) elektrisch leitend verbunden wird.
Verfahren nach einem der Ansprüche 7 bis 9, bei dem zumindest einer der zusätzlichen dielektrischen Bereiche (7, 7', 8, 9) als Oxidschicht (7, 7', 8) auf der Ober¬ seite (10) aufgebracht wird und einer der zusätzlichen dielektrischen Bereiche als Feldoxid oder flache Grabenisolation (9) hergestellt wird.
PCT/EP2010/065809 2009-11-03 2010-10-20 Hochvolt-transistor mit mehrfach-dielektrikum und herstellungsverfahren WO2011054670A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/505,970 US8836026B2 (en) 2009-11-03 2010-10-20 High-voltage transistor having multiple dielectrics and production method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009051745.6A DE102009051745B4 (de) 2009-11-03 2009-11-03 Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
DE102009051745.6 2009-11-03

Publications (1)

Publication Number Publication Date
WO2011054670A1 true WO2011054670A1 (de) 2011-05-12

Family

ID=43479190

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/065809 WO2011054670A1 (de) 2009-11-03 2010-10-20 Hochvolt-transistor mit mehrfach-dielektrikum und herstellungsverfahren

Country Status (3)

Country Link
US (1) US8836026B2 (de)
DE (1) DE102009051745B4 (de)
WO (1) WO2011054670A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151377A (zh) * 2011-12-06 2013-06-12 英飞凌科技股份有限公司 横向晶体管组件及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012988B2 (en) * 2013-08-15 2015-04-21 Vanguard International Semiconductor Corporation Semiconductor device with a step gate dielectric structure
US9466715B2 (en) * 2013-08-30 2016-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. MOS transistor having a gate dielectric with multiple thicknesses
CN103762237A (zh) * 2013-12-31 2014-04-30 上海新傲科技股份有限公司 具有场板结构的横向功率器件
US9337310B2 (en) 2014-05-05 2016-05-10 Globalfoundries Inc. Low leakage, high frequency devices
US9537001B2 (en) * 2014-07-30 2017-01-03 Fairchild Semiconductor Corporation Reduction of degradation due to hot carrier injection
CN105448983B (zh) * 2014-07-30 2020-07-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9525021B2 (en) 2014-11-06 2016-12-20 Texas Instruments Incorporated Methods and apparatus for high voltage integrated circuit capacitors
US10629726B2 (en) * 2014-12-16 2020-04-21 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method for manufacturing the same
KR102177431B1 (ko) * 2014-12-23 2020-11-11 주식회사 키 파운드리 반도체 소자
US10050115B2 (en) * 2014-12-30 2018-08-14 Globalfoundries Inc. Tapered gate oxide in LDMOS devices
US9711516B2 (en) * 2015-10-30 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Non-volatile memory having a gate-layered triple well structure
US9853145B1 (en) * 2016-10-04 2017-12-26 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method of manufacturing the same
US11282953B2 (en) * 2020-04-14 2022-03-22 Globalfoundries Singapore Pte. Ltd. Transistor devices and methods of forming a transistor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0069429A2 (de) * 1981-07-06 1983-01-12 Koninklijke Philips Electronics N.V. Feldeffekttransistor mit isoliertem Gate
DE10210662A1 (de) * 2001-03-12 2002-09-19 Fuji Electric Co Ltd Halbeliterbauelement
DE102004049246A1 (de) * 2004-10-01 2006-04-06 Atmel Germany Gmbh Lateraler DMOS-Transistor und Verfahren zu seiner Herstellung
US20090114987A1 (en) * 2007-11-07 2009-05-07 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922327A (en) * 1987-12-24 1990-05-01 University Of Toronto Innovations Foundation Semiconductor LDMOS device with upper and lower passages
US5548150A (en) * 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6441431B1 (en) * 1998-12-04 2002-08-27 Texas Instruments Incorporated Lateral double diffused metal oxide semiconductor device
US6506641B1 (en) * 2000-08-17 2003-01-14 Agere Systems Inc. Use of selective oxidation to improve LDMOS power transistors
US6509220B2 (en) * 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
KR100445904B1 (ko) * 2001-12-12 2004-08-25 한국전자통신연구원 소스 필드 플레이트를 갖는 드레인 확장형 모스 전계 효과트랜지스터 및그 제조방법
EP2109892A4 (de) * 2007-01-09 2011-03-23 Maxpower Semiconductor Inc Halbleiterbauelement
US7956412B2 (en) * 2007-12-04 2011-06-07 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0069429A2 (de) * 1981-07-06 1983-01-12 Koninklijke Philips Electronics N.V. Feldeffekttransistor mit isoliertem Gate
DE10210662A1 (de) * 2001-03-12 2002-09-19 Fuji Electric Co Ltd Halbeliterbauelement
DE102004049246A1 (de) * 2004-10-01 2006-04-06 Atmel Germany Gmbh Lateraler DMOS-Transistor und Verfahren zu seiner Herstellung
US20090114987A1 (en) * 2007-11-07 2009-05-07 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VERÖFFENTLICHUNG; T. R. EFLAND ET AL.: "Lateral Thinking About Power Devices (LDMOS)", IEDM, vol. 98, 1998, pages 679 - 682

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151377A (zh) * 2011-12-06 2013-06-12 英飞凌科技股份有限公司 横向晶体管组件及其制造方法
US9166039B2 (en) 2011-12-06 2015-10-20 Infineon Technologies Ag Lateral transistor component and method for producing same
CN103151377B (zh) * 2011-12-06 2016-01-06 英飞凌科技股份有限公司 横向晶体管组件及其制造方法

Also Published As

Publication number Publication date
DE102009051745A1 (de) 2011-05-05
DE102009051745B4 (de) 2017-09-21
US20120280319A1 (en) 2012-11-08
US8836026B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
WO2011054670A1 (de) Hochvolt-transistor mit mehrfach-dielektrikum und herstellungsverfahren
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE102004036330B4 (de) Halbleiterbauelement
DE3816002C2 (de)
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE102007063728B4 (de) Halbleiterbauelementanordnung mit einem Trench-Transistor
DE102014212521B4 (de) Halbleitervorrichtungen
DE112016005805T5 (de) Variable gate-längen für vertikale transistoren
DE19653615A1 (de) Leistungshalbleiterbauteil mit überlappender Feldplattenstruktur und Verfahren zu dessen Herstellung
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19727232A1 (de) Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006056139A1 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102014101074A1 (de) Durchkontaktierungen und Verfahren zu ihrer Ausbildung
DE102008056206A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE10234996B4 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE102005040847B4 (de) Single-Poly-EPROM-Baustein und Verfahren zur Herstellung
DE102019104424A1 (de) Halbleitervorrichtung
DE112016000050B4 (de) Verfahren zur Herstellung eines Splitgate-Leistungsbauelements
DE112010001315T5 (de) LDMOS mit selbstausgerichteter vertikaler LDD und rückseitiger Drain
DE10158798A1 (de) Kondensator und Verfahren zum Herstellen eines Kondensators
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE102021201635A1 (de) Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10768776

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13505970

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10768776

Country of ref document: EP

Kind code of ref document: A1