DE112019000268B4 - Integrierte Halbleiterschaltungsvorrichtung, Stromsteuervorrichtung, die die integrierte Halbleiterschaltungsvorrichtung verwendet, und Automatikgetriebesteuervorrichtung, die die Stromsteuervorrichtung verwendet - Google Patents

Integrierte Halbleiterschaltungsvorrichtung, Stromsteuervorrichtung, die die integrierte Halbleiterschaltungsvorrichtung verwendet, und Automatikgetriebesteuervorrichtung, die die Stromsteuervorrichtung verwendet Download PDF

Info

Publication number
DE112019000268B4
DE112019000268B4 DE112019000268.6T DE112019000268T DE112019000268B4 DE 112019000268 B4 DE112019000268 B4 DE 112019000268B4 DE 112019000268 T DE112019000268 T DE 112019000268T DE 112019000268 B4 DE112019000268 B4 DE 112019000268B4
Authority
DE
Germany
Prior art keywords
type transistor
bias voltage
integrated circuit
semiconductor integrated
mos type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112019000268.6T
Other languages
English (en)
Other versions
DE112019000268T5 (de
Inventor
Shinichirou WADA
Yoichiro Kobayashi
Masato Kita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Publication of DE112019000268T5 publication Critical patent/DE112019000268T5/de
Application granted granted Critical
Publication of DE112019000268B4 publication Critical patent/DE112019000268B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electronic Switches (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Integrierte Halbleiterschaltungsvorrichtung, die auf einem Halbleitersubstrat (35) ausgebildet ist, wobei die integrierte Halbleiterschaltungsvorrichtung umfasst:eine Stromspiegelschaltung (1), an der sowohl eine Potentialmulde eines Transistors (2; 21) vom MOS-Typ, der eine Vorspannung erzeugt, als auch eine Potentialmulde eines Transistors (3; 22) vom MOS-Typ, der die Vorspannung empfängt, vom Halbleitersubstrat (35) isoliert und vom Halbleitersubstrat (35) getrennt ausgebildet sind; undeine Verbindungsschaltung (6), die über eine erste Verdrahtungsschicht zwischen einer Gate-Elektrode (29) und der Potentialmulde des Transistors (2; 21) vom MOS-Typ, der die Vorspannung erzeugt, und zwischen einer Gate-Elektrode (29) und der Potentialmulde des Transistors (3; 22) vom MOS-Typ, der die Vorspannung empfängt, ohne Durchgang durch das Halbleitersubstrat (35) verbunden ist, wobeidie Verbindungsschaltung (6) dazu geeignet ist, die Gate-Elektroden (29) und die Potentialmulden in einen elektrisch kurzgeschlossenen Zustand während der Herstellung der integrierten Halbleiterschaltungsvorrichtung zu versetzen und dazu geeignet ist, die Gate-Elektroden (29) und die Potentialmulden in einen getrennten Zustand in mindestens einer Richtung während eines Montagevorgangs zu versetzen, wobeidie Gate-Elektrode (29) des Transistors (2; 21) vom MOS-Typ, der die Vorspannung erzeugt, und die Gate-Elektrode (29) des Transistors (3; 22) vom MOS-Typ, der die Vorspannung empfängt, über eine erste Verbindungsleitung (7) unterhalb der ersten Verdrahtungsschicht verbunden sind, unddie Potentialmulde des Transistors (2; 21) vom MOS-Typ, der die Vorspannung erzeugt, und die Potentialmulde des Transistors (3; 22) vom MOS-Typ, der die Vorspannung empfängt, über eine zweite Verbindungsleitung (8) unterhalb der ersten Verdrahtungsschicht verbunden sind.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine integrierte Halbleiterschaltungsvorrichtung, eine Stromsteuervorrichtung unter Verwendung der integrierten Halbleiterschaltungsvorrichtung und eine Automatikgetriebesteuervorrichtung unter Verwendung der Stromsteuervorrichtung.
  • Stand der Technik
  • Bei der Herstellung einer integrierten Halbleiterschaltungsvorrichtung, in der ein Transistor vom MOS-Typ montiert wird, wird eine elektrische Charakteristik wie z. B. eine Schwellenspannung oder eine Verstärkung (gm) des Transistors vom MOS-Typ durch eine Plasmaladungsbelastung einer Verdrahtungsschicht geändert, wenn Trockenätzen zum Ausbilden der Verdrahtungsschicht oder Isolationsfilmabscheidung durchgeführt wird. Das Phänomen weist einen großen Einfluss insbesondere auf eine analoge Schaltung mit einer Differentialpaarkonfiguration wie z. B. einen OP-Verstärker und eine Stromspiegelschaltung auf. Eine Ursache eines solchen Phänomens besteht darin, dass beispielsweise eine Charakteristikdifferenz zwischen einem Paar von Transistoren in der integrierten Halbleiterschaltungsvorrichtung verstärkt wird, um eine Spannung oder einen Strom zu erzeugen, die/der eine Ausgabe ist.
  • Als Gegenmaßnahme gegen ein solches Phänomen offenbaren daher beispielsweise PTL 1 und PTL 2 eine Technik zum Verbinden einer Diode über eine Metallverdrahtung als erste Schicht mit jeder Gate-Elektrode einer Gruppe von Transistoren vom MOS-Typ, die dieselbe Charakteristik aufweisen müssen, in der Stromspiegelschaltung von jeder Metallverdrahtung zu einem Leistungsversorgungsknoten (in einer Durchlassrichtung) und von einem Masseknoten zu jeder Metallverdrahtung (in der Durchlassrichtung). PTL 3 betrifft eine Stromspiegelschaltung mit einer Verbindungsschaltung, um die Gate-Elektroden und die Potentialmulden der Transistoren in einen elektrisch kurzgeschlossenen Zustand oder in einen elektrisch getrennten Zustand zu versetzen.
  • Entgegenhaltungsliste
  • Patentliteratur
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Die Erfinder der vorliegenden Anmeldung haben jedoch neu festgestellt, dass der Einfluss der Plasmaladung in einem Verdrahtungsprozess nicht nur auf die Gate-Elektrode, sondern auch auf einen Kanalbereich des Transistors vom MOS-Typ stattfindet, der von einem Halbleitersubstrat isoliert und getrennt ist. Das heißt, die Erfinder der vorliegenden Anmeldung haben festgestellt, dass der Kanalbereich aufgrund des Einflusses des Plasmas aufgeladen wird, was zu einer Potentialdifferenz zwischen der Gate-Elektrode und dem Kanalbereich führt, und folglich ändert sich die elektrische Charakteristik des Transistors vom MOS-Typ. Dies verursacht die Charakteristikdifferenz zwischen den Transistoren vom MOS-Typ und eine Verringerung der Stromverhältnisgenauigkeit, da in der Stromspiegelschaltung Ladungsmengen des Kanalbereichs, der mit Verdrahtungen verbunden ist, die separat ausgebildet sind, unterschiedlich sind und die Einflüsse des Plasmas unterschiedlich sind.
  • In der vorstehend beschriebenen Technik des Standes der Technik gemäß PTL 1 und PTL 2 wird aufgrund des Einflusses des Plasmas während der Herstellung der Verdrahtungsschicht, wenn jede Gate-Elektrode negativ geladen ist, eine Ladung von der Diode freigesetzt, die vom Masseknoten mit jeder Metallverdrahtung (in der Durchlassrichtung) verbunden ist, und wenn die Gate-Elektrode positiv geladen ist, wird die Ladung von der Diode freigesetzt, die von jeder Metallverdrahtung mit dem Leistungsversorgungsknoten (in der Durchlassrichtung) verbunden ist. in der vorstehend beschriebenen Technik des Standes der Technik gemäß PTL 1 und PTL 2 kann jedoch die Diode, die vom Masseknoten mit jeder Metallverdrahtung (in der Durchlassrichtung) verbunden ist, mit einer Potentialmulde vom P-Typ verbunden sein, die mit dem Kanalbereich verbunden ist, wenn jedoch die Diode, die von jeder Metallverdrahtung mit dem Leistungsversorgungsknoten (in der Durchlassrichtung) verbunden ist, mit der Potentialmulde vom P-Typ verbunden ist, kann ein Transistor vom NMOS-Typ nicht betrieben werden. Das heißt, der Einfluss der Plasmaladung auf jede Gate-Elektrode wurde berücksichtigt, aber der Einfluss der Plasmaladung auf den Kanalbereich des Transistors vom MOS-Typ, der vom Halbleitersubstrat isoliert und getrennt ist, wird nicht berücksichtigt.
  • In der vorstehend beschriebenen Technik des Standes der Technik gemäß PTL 1 und PTL 2 besteht ferner auch das Problem, dass ein gewünschter Effekt nicht für eine Ladungsbelastung in einem Herstellungsprozess erwartet werden kann, bevor die Metallverdrahtung als erste Schicht ausgebildet wird, das heißt in einem Herstellungsplasmaprozess zum Abscheiden eines Isolationsfilms unter der Metallverdrahtung oder Ausbilden eines Kontakts, der die Metallverdrahtung als erste Schicht und den Transistor verbindet.
  • Die Erfindung wurde angesichts des Obigen durchgeführt und eine Aufgabe der Erfindung ist es, eine integrierte Halbleiterschaltungsvorrichtung, eine Stromsteuervorrichtung, die die integrierte Halbleiterschaltungsvorrichtung verwendet, und eine Automatikgetriebesteuervorrichtung, die die Stromsteuervorrichtung verwendet, zu schaffen, die eine hohe Stromverhältnisgenauigkeit durch Beseitigen eines Einflusses der Plasmaladung für jede Gate-Elektrode und jeden Kanalbereich eines Transistors auf einer Seite, auf der eine Vorspannung erzeugt wird, und eines Transistors auf einer Seite, auf der die Vorspannung empfangen wird, in einer Stromspiegelschaltung unter Verwendung eines Transistors vom MOS-Typ, in dem der Kanalbereich von einem Halbleitersubstrat isoliert und getrennt ist, erhalten können.
  • Lösung für das Problem
  • Die jeweilige Aufgabe wird durch die Merkmale der unabhängigen Patentansprüche 1, 10 und 11 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Vorteilhafter Effekt
  • Gemäß der Erfindung kann eine hohe Stromverhältnisgenauigkeit durch Beseitigen eines Einflusses einer Plasmaladung für jede Gate-Elektrode und jeden Kanalbereich eines Transistors auf einer Seite, auf der die Vorspannung erzeugt wird, und eines Transistors auf einer Seite, auf der die Vorspannung empfangen wird, in einer Stromspiegelschaltung unter Verwendung eines Transistors vom MOS-Typ erhalten werden, in dem der Kanalbereich vom Halbleitersubstrat isoliert und getrennt ist.
  • Figurenliste
    • 1 ist ein Schaltplan, der ein Beispiel einer integrierten Halbleiterschaltungsvorrichtung gemäß einer ersten Ausführungsform zeigt.
    • 2 ist ein Schaltplan, der ein spezielles Beispiel der integrierten Halbleiterschaltungsvorrichtung gemäß dem Beispiel 1 zeigt.
    • 3 ist ein Diagramm, das ein Beispiel einer ebenen Struktur der integrierten Halbleiterschaltungsvorrichtung gemäß dem Beispiel 1 zeigt.
    • 4 ist ein Diagramm, das ein Beispiel einer Querschnittsstruktur der integrierten Halbleiterschaltungsvorrichtung gemäß dem Beispiel 1 zeigt.
    • 5 ist ein Diagramm, das ein Beispiel der Querschnittsstruktur der integrierten Halbleiterschaltungsvorrichtung gemäß dem Beispiel 1 zeigt.
    • Fig- 6 ist ein Schaltplan, der ein Beispiel einer integrierten Halbleiterschaltungsvorrichtung gemäß einer zweiten Ausführungsform zeigt.
    • 7 ist ein Schaltplan, der ein spezielles Beispiel der integrierten Halbleiterschaltungsvorrichtung gemäß dem Beispiel 2 zeigt.
    • 8 ist ein Schaltplan, der ein anderes spezielles Beispiel der Verbindungsschaltung in der integrierten Halbleiterschaltungsvorrichtung gemäß dem Beispiel 2 zeigt.
    • 9 ist ein Schaltplan, der ein Beispiel einer integrierten Halbleiterschaltungsvorrichtung gemäß dem Beispiel 3 zeigt.
    • 10 ist ein Schaltplan, der ein Beispiel einer Stromsteuervorrichtung gemäß einer dritten Ausführungsform zeigt.
    • 11 ist ein Diagramm, das ein Beispiel einer Automatikgetriebesteuervorrichtung gemäß einer vierten Ausführungsform zeigt.
    • 12 ist ein Diagramm, das eine Gesamtkonfiguration einer Stromspiegelschaltung im Stand der Technik zeigt.
  • Beschreibung von Ausführungsformen
  • Nachstehend werden Ausführungsformen der Erfindung mit Bezug auf die Zeichnungen beschrieben.
  • <Erste Ausführungsform>
  • Eine erste Ausführungsform der Erfindung wird mit Bezug auf 1 beschrieben.
  • 1 ist ein Schaltplan, der ein Beispiel einer integrierten Halbleiterschaltungsvorrichtung gemäß der vorliegenden Ausführungsform zeigt.
  • In 1 umfasst eine Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung gemäß der vorliegenden Ausführungsform ist, einen Transistor 2 vom NMOS-Typ auf einer Seite, auf der eine Vorspannung erzeugt wird, und einen Transistor 3 vom NMOS-Typ auf einer Seite, auf der die durch den Transistor 2 vom NMOS-Typ erzeugte Vorspannung empfangen wird.
  • Gate-Elektroden der Transistoren 2 und 3 vom NMOS-Typ sind über eine erste Verbindungsleitung 7 verbunden, die unterhalb einer ersten Verdrahtungsschicht ausgebildet ist, und Potentialmulden davon sind über eine zweite Verbindungsleitung 8 unterhalb der ersten Verdrahtungsschicht verbunden. Ferner sind die Gate-Elektrode und ein Drain des Transistors 2 vom NMOS-Typ auf der Seite, auf der die Vorspannung erzeugt wird, über eine Verbindungsleitung 11 verbunden, die in einer zweiten Verdrahtungsschicht oberhalb der ersten Verdrahtungsschicht ausgebildet ist. Widerstände der Potentialmulden der Transistoren 2 und 3 vom NMOS-Typ sind durch P-Potentialmuldenwiderstände 4 und 5 angegeben, die über die zweite Verbindungsleitung 8 verbunden sind.
  • Da die Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung ist, von einer Seite der unteren Schicht ausgebildet ist, kann ein Einfluss einer Plasmaladung auf jede Gate-Elektrode, die über die erste Verbindungsleitung 7 verbunden ist, nach einem Herstellungsprozess zwischen den Transistoren 2 und 3 vom NMOS-Typ gleich gemacht werden. Ebenso kann ein Einfluss der Plasmaladung auf jeden Kanalbereich, der über die zweite Verbindungsleitung 8 verbunden ist, nach dem Herstellungsprozess zwischen den Transistoren 2 und 3 vom NMOS-Typ gleich gemacht werden.
  • Ferner ist die erste Verbindungsleitung 7 aus einer Polysiliziumschicht ausgebildet, die die Gate-Elektrode bildet, und die zweite Verbindungsleitung 8 ist aus einer Halbleiterschicht vom P-Typ ausgebildet, die eine P-Potentialmuldenschicht bildet.
  • Wenn mit dieser Konfiguration ein SiO2-Isolationsfilm unter der ersten Verdrahtungsschicht abgeschieden wird, beispielsweise durch ein Plasma-CVD-Verfahren, oder wenn ein Kontaktloch im SiO2-Isolationsfilm durch ein Trockenätzverfahren ausgebildet wird, um die erste Verdrahtungsschicht und den Transistor zu verbinden, kann, da die Gate-Elektroden der Transistoren 2 und 3 vom NMOS-Typ auf demselben Potential gehalten werden und die Kanalbereiche davon auch auf demselben Potential gehalten werden, eine Spannung, die zwischen der Gate-Elektrode und dem Kanalbereich angelegt wird, gleich gemacht werden und der Einfluss der Plasmaladung kann zwischen den Transistoren 2 und 3 vom NMOS-Typ gleich gemacht werden.
  • Ferner ist eine Verbindungsschaltung 6 zwischen der Gate-Elektrode und der Potentialmulde des Transistors 2 vom NMOS-Typ und zwischen der Gate-Elektrode und der Potentialmulde des Transistors 3 vom NMOS-Typ, der die Vorspannung empfängt, über Verbindungsleitungen 9 und 10, die in der ersten Verdrahtungsschicht ausgebildet sind, ohne Durchgang durch ein Halbleitersubstrat verbunden. Das heißt, die erste Verbindungsleitung 7, die die Gate-Elektroden der Transistoren 2 und 3 vom NMOS-Typ verbindet, und die Verbindungsschaltung 6 sind über die Verbindungsleitung 10 verbunden und die zweite Verbindungsleitung 8, die die Potentialmulden der Transistoren 2 und 3 vom NMOS-Typ verbindet, und die Verbindungsschaltung 6 sind über die Verbindungsleitung 9 verbunden.
  • Die Verbindungsschaltung 6 versetzt die Gate-Elektroden und die Potentialmulden der Transistoren 2 und 3 vom NMOS-Typ in einen elektrisch kurzgeschlossenen Zustand während der Herstellung der Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung ist, und versetzt die Gate-Elektroden und die Potentialmulden der Transistoren 2 und 3 vom NMOS-Typ in einen getrennten Zustand in mindestens einer Richtung während eines Montagevorgangs.
  • Das heißt, mit der Verbindungsschaltung 6 können die Gate-Elektroden und die Kanalbereiche der Transistoren 2 und 3 vom NMOS-Typ in einem Verdrahtungsplasmaprozess während der Herstellung kurgeschlossen werden oder auf eine konstante Spannung oder weniger geklemmt werden und eine Änderung einer elektrischen Charakteristik der Transistoren 2 und 3 vom NMOS-Typ kann gesteuert werden.
  • Die Funktionsweise und der Effekt der vorliegenden Ausführungsform, die wie vorstehend konfiguriert ist, werden mit Bezug auf die Zeichnungen beschrieben.
  • 12 ist ein Diagramm, das eine Gesamtkonfiguration einer Stromspiegelschaltung im Stand der Technik zeigt.
  • In 12 sind Dioden 73 und 74 mit Gate-Elektroden von Transistorgruppen 71 und 72 vom MOS-Typ, die dieselben Charakteristiken aufweisen müssen, über eine Metallverdrahtung 75 als erste Schicht verbunden. Aufgrund des Einflusses des Plasmas während der Herstellung der Verdrahtungsschicht werden, wenn jede Gate-Elektrode negativ geladen ist, Ladungen von den Dioden 73 und 73 freigesetzt, und wenn jede Gate-Elektrode positiv geladen ist, werden Ladungen von den Dioden 74 und 74 freigesetzt. Folglich ist es, selbst wenn Ladungsmengen der Gate-Elektroden eines Paars von Transistorgruppen 71 und 72 vom MOS-Typ unterschiedlich sind, möglich, einen Einfluss einer Belastung des Plasmaprozesses während der Herstellung zu beseitigen. In der vorstehend beschriebenen Technik des Standes der Technik wurde jedoch der Einfluss der Plasmaladung auf jede Gate-Elektrode berücksichtigt, aber der Einfluss der Plasmaladung auf den Kanalbereich des Transistors vom MOS-Typ, der vom Halbleitersubstrat isoliert und getrennt ist, wird nicht berücksichtigt. Das heißt, die Dioden 73 und 73 können mit einer Potentialmulde vom P-Typ verbunden sein, die mit dem Kanalbereich verbunden ist, wenn jedoch die Dioden 74 und 74 mit der Potentialmulde vom P-Typ verbunden sind, können die Transistorgruppen 71 und 72 vom MOS-Typ nicht betrieben werden.
  • In der vorliegenden Ausführungsform ist dagegen die integrierte Halbleiterschaltungsvorrichtung auf dem Halbleitersubstrat ausgebildet und umfasst die Stromspiegelschaltung 1, an der sowohl die Potentialmulde des Transistors 2 vom NMOS-Typ, der die Vorspannung erzeugt, als auch die Potentialmulde des Transistors 3 vom NMOS-Typ, der die Vorspannung empfängt, vom Halbleitersubstrat isoliert und getrennt ausgebildet sind, und die Verbindungsschaltung 6, die über die erste Verdrahtungsschicht zwischen der Gate-Elektrode und der Potentialmulde des Transistors 2 vom NMOS-Typ, der die Vorspannung erzeugt, und zwischen der Gate-Elektrode und der Potentialmulde des Transistors 3 vom NMOS-Typ, der die Vorspannung empfängt, verbunden ist, ohne durch das Halbleitersubstrat hindurchzugehen, und die Verbindungsschaltung 6 versetzt die Gate-Elektroden und die Potentialmulden in einen elektrisch kurzgeschlossenen Zustand während der Herstellung der integrierten Halbleiterschaltungsvorrichtung und versetzt die Gate-Elektroden und die Potentialmulden in einen getrennten Zustand in mindestens einer Richtung während eines Montagevorgangs. Daher kann eine hohe Stromverhältnisgenauigkeit durch Beseitigen des Einflusses der Plasmaladung für jede Gate-Elektrode und jeden Kanalbereich des Transistors auf der Seite, auf der die Vorspannung erzeugt wird, und des Transistors auf der Seite, auf der die Vorspannung empfangen wird, in der Stromspiegelschaltung unter Verwendung des Transistors vom MOS-Typ, in dem der Kanalbereich vom Halbleitersubstrat isoliert und getrennt ist, erhalten werden.
  • <Beispiel 1>
  • Ein Beispiel der Erfindung wird mit Bezug auf 2 bis 5 beschrieben.
  • 2 ist ein Schaltplan, der ein spezielles Beispiel einer integrierten Halbleiterschaltungsvorrichtung gemäß dem vorliegenden Beispiel zeigt. 3 ist ein Diagramm, das ein Beispiel einer ebenen Struktur der integrierten Halbleiterschaltungsvorrichtung zeigt, und 4 und 5 sind Diagramme, die jeweils ein Beispiel einer Querschnittsstruktur der integrierten Halbleiterschaltungsvorrichtung zeigen.
  • In 2 umfasst die Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung gemäß dem vorliegenden Beispiel ist, den Transistor 2 vom NMOS-Typ auf der Seite, auf der die Vorspannung erzeugt wird, und den Transistor 3 vom NMOS-Typ auf einer Seite, auf der die durch den Transistor 2 vom NMOS-Typ erzeugte Vorspannung empfangen wird. Die Gate-Elektroden der Transistoren 2 und 3 vom NMOS-Typ sind über die erste Verbindungsleitung 7 verbunden, die unterhalb der ersten Verdrahtungsschicht ausgebildet ist, und die Potentialmulden sind über die zweite Verbindungsleitung 8 unterhalb der ersten Verdrahtungsschicht verbunden. Ferner sind die Gate-Elektrode und der Drain des Transistors 2 vom NMOS-Typ auf der Seite, auf der die Vorspannung erzeugt wird, über die Verbindungsleitung 11 verbunden, die in einer zweiten Verdrahtungsschicht oberhalb der ersten Verdrahtungsschicht ausgebildet ist. Die Widerstände der Potentialmulden der Transistoren 2 und 3 vom NMOS-Typ sind durch die P-Potentialmuldenwiderstände 4 und 5 angegeben, die über die zweite Verbindungsleitung 8 verbunden sind. Ferner ist die erste Verbindungsleitung 7 aus einer Polysiliziumschicht ausgebildet, die die Gate-Elektrode bildet, und die zweite Verbindungsleitung 8 ist aus einer Halbleiterschicht vom P-Typ ausgebildet, die eine P-Potentialschicht bildet. Ferner ist die Verbindungsschaltung 6 zwischen der Gate-Elektrode und der Potentialmulde des Transistors 2 vom NMOS-Typ und zwischen der Gate-Elektrode und der Potentialmulde des Transistors 3 vom NMOS-Typ, der die Vorspannung empfängt, über die Verbindungsleitungen 9 und 10, die in der ersten Verdrahtungsschicht ausgebildet sind, ohne Durchgang durch ein Halbleitersubstrat verbunden. Das heißt, die erste Verbindungsleitung 7, die die Gate-Elektroden der Transistoren 2 und 3 vom NMOS-Typ verbindet, und die Verbindungsschaltung 6 sind über die Verbindungsleitung 10 verbunden und die zweite Verbindungsleitung 8, die die Potentialmulden verbindet, und die Verbindungsschaltung 6 sind über die Verbindungsleitung 9 verbunden.
  • Die Verbindungsschaltung 6 versetzt die Gate-Elektroden und die Potentialmulden der Transistoren 2 und 3 vom NMOS-Typ in einen elektrisch kurzgeschlossenen Zustand während der Herstellung der Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung ist, und versetzt die Gate-Elektroden und die Potentialmulden der Transistoren 2 und 3 vom NMOS-Typ in einen getrennten Zustand in mindestens einer Richtung während eines Montagevorgangs. Insbesondere umfasst die Verbindungsschaltung 6 eine Diode 12, die zwischen der ersten Verbindungsleitung 7 und der zweiten Verbindungsleitung 8 verbunden ist. Die Diode 12 der Verbindungsschaltung 6 weist eine Anodenseite, die mit der zweiten Verbindungsleitung 8 (das heißt Potentialmuldenseiten der Transistoren 2 und 3 vom NMOS-Typ) über die Verbindungsleitung 9 verbunden ist, und eine Kathodenseite, die mit der ersten Verbindungsleitung 7 (das heißt Gate-Elektroden-Seiten der Transistoren 2 und 3 vom NMOS-Typ) über die Verbindungsleitung 10 verbunden ist, auf.
  • Wenn beispielsweise die erste Verbindungsleitung 7, die mit den Gate-Elektroden der Transistoren 2 und 3 vom NMOS-Typ verbunden ist, aufgrund des Einflusses von Plasma in Bezug auf die zweite Verbindungsleitung 8, die mit den Potentialmulden davon verbunden ist, relativ negativ geladen ist, fließt folglich ein Strom durch die Diode 12 in einer Durchlassrichtung. Wenn andererseits die erste Verbindungsleitung 7 entgegengesetzt zum Obigen geladen ist, das heißt wenn die erste Verbindungsleitung 7 in Bezug auf die zweite Verbindungsleitung 8 positiv geladen ist, wird eine Spannung an die Diode 12 in einer entgegengesetzten Richtung angelegt, und wenn die Spannung gleich oder höher ist als eine Stehspannung in der entgegengesetzten Richtung, fließt ein Durchbruchstrom und die Spannung wird konstant geklemmt.
  • Wie in 3 bis 5 gezeigt, befinden sich in der Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung ist, ein Transistor 21 vom NMOS-Typ auf einer Seite, auf der eine Vorspannung erzeugt wird (entsprechend dem Transistor 2 vom NMOS-Typ in 2) und ein Transistor 22 vom NMOS-Typ auf einer Seite, auf der die Vorspannung empfangen wird (entsprechend dem Transistor 3 vom NMOS-Typ in 2) in einem gleichen P-Potentialmuldenbereich 20 auf einem Oxidfilm 36, der auf einem Halbleitersubstrat 35 (Substrat von Silizium auf Isolator (SOI)) ausgebildet ist, und der P-Potentialmuldenbereich 20 ist die zweite Verbindungsleitung 8. Gate-Elektroden 29 der Transistoren 21 und 22 vom NMOS-Typ sind aus einer Poly-Si-Schicht ausgebildet, die durch eine flache Grabenisolation (STI) 38 und einen Gate-Elektroden-Oxidfilm 39 auf dem P-Potentialmuldenbereich 20 getrennt ist, und sind über die erste Verbindungsleitung 7 strukturell miteinander verbunden, die integral mit der Gate-Elektrode 29 mit derselben Poly-Si-Schicht ausgebildet ist. Die Gate-Elektrode 29 und ein Drain 25 des Transistors 21 vom NMOS-Typ auf der Seite, auf der die Vorspannung erzeugt wird, sind über eine Verbindungsleitung 34 (entsprechend der Verbindungsleitung 11) verbunden, die in einer zweiten Verdrahtungsschicht oberhalb der ersten Verdrahtungsschicht ausgebildet ist. Eine PN-Sperrschichtdiode 23 (entsprechend der Diode 12 in 2) als Verbindungsschaltung 6 ist aus einer Halbleiterschicht 28 vom N-Typ, die als Kathode (N+) dient, und dem P-Potentialmuldenbereich 20, der als Anode dient, ausgebildet. Die Halbleiterschicht 28 vom N-Typ (Kathode (N+)) der PN-Sperrschichtdiode 23 und die erste Verbindungsleitung 7 sind über eine Verbindungsleitung 33 der ersten Verdrahtungsschicht verbunden. Sources (N+) 24 und 26 der Transistoren 21 und 22 vom NMOS-Typ und eine P-Potentialmuldenleistungsversorgung (P+) sind jeweils über Verbindungsleitungen 31 und 32 der ersten Verdrahtungsschicht verbunden. An einem Drain (N+) 27 des Transistors 22 vom NMOS-Typ auf der Seite, auf der die Vorspannung empfangen wird, ist eine Verbindungsverdrahtung 40, die zur Verbindung mit einem anderen Halbleiterelement oder einer anderen Schaltung verwendet wird, die auf dem Halbleitersubstrat 35 ausgebildet ist, ausgebildet. Die Stromspiegelschaltung 1 ist von einer Grabennut 37 umgeben, die aus einem Isolationsfilm ausgebildet ist, der in das Halbleitersubstrat 35 eingebettet ist, so dass sie von anderen Schaltungen getrennt ist, die auf dem Halbleitersubstrat 35 ausgebildet sind.
  • Hier ist die PN-Sperrschichtdiode 23 derart angeordnet, dass die Abstände L1 und L2 zu Schwerpunkten 50 und 51 der Kanalbereiche der Transistoren 21 und 22 vom NMOS-Typ einander gleich sind und die Potentialmuldenwiderstände 4 und 5 zueinander gleich angeordnet sind.
  • Andere Konfigurationen sind dieselben wie jene in der ersten Ausführungsform.
  • In dem wie vorstehend konfigurierten vorliegenden Beispiel kann ein Effekt ähnlich zu jenem in der ersten Ausführungsform erhalten werden.
  • Ferner kann in dem vorliegenden Beispiel, selbst wenn eine RC-Verzögerungszeit aufgrund des Einflusses der Plasmaladung aufgrund der Potentialmuldenwiderstände 4 und 5 und einer parasitären Kapazität auftritt, eine Spannung des Kanalbereichs zwischen den Transistoren 21 und 22 vom NMOS-Typ gleich gemacht werden. Da ein Ausmaß an Änderung in den elektrischen Charakteristiken der Transistoren 21 und 22 vom NMOS-Typ gleich gemacht werden kann, kann daher eine hohe Stromgenauigkeit sichergestellt werden. Da die Diode 12 (PN-Sperrschichtdiode 23) der Verbindungsschaltung 6 nicht in jedem der Transistoren 21 und 22 vom NMOS-Typ vorgesehen sein muss und geteilt werden kann, kann ferner eine Chipfläche verkleinert werden.
  • <Zweite Ausführungsform>
  • Eine zweite Ausführungsform der Erfindung wird mit Bezug auf 6 beschrieben. In der vorliegenden Ausführungsform werden nur Unterschiede zur ersten Ausführungsform beschrieben und ähnliche Elemente wie jene in der ersten Ausführungsform in den Zeichnungen, die in der vorliegenden Ausführungsform verwendet werden, werden mit denselben Bezugszeichen bezeichnet und auf die Beschreibung davon wird verzichtet.
  • In der vorliegenden Ausführungsform umfasst die Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung ist, eine Steuerleitung 15 zum Zuführen einer VDD-Leistungsversorgungsspannung zur Verbindungsschaltung 6 während eines Betriebs davon.
  • 6 ist ein Schaltplan, der ein Beispiel der integrierten Halbleiterschaltungsvorrichtung gemäß der vorliegenden Ausführungsform zeigt.
  • In 6 umfasst die Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung gemäß der vorliegenden Ausführungsform ist, den Transistor 2 vom NMOS-Typ auf der Seite, auf der die Vorspannung erzeugt wird, und den Transistor 3 vom NMOS-Typ auf der Seite, auf der die durch den Transistor 2 vom NMOS-Typ erzeugte Vorspannung empfangen wird. Die Gate-Elektroden der Transistoren 2 und 3 vom NMOS-Typ sind über die erste Verbindungsleitung 7 verbunden, die unterhalb der ersten Verdrahtungsschicht ausgebildet ist, und die Potentialmulden sind über die zweite Verbindungsleitung 8 unterhalb der ersten Verdrahtungsschicht verbunden. Ferner sind die Gate-Elektrode und der Drain des Transistors 2 vom NMOS-Typ auf der Seite, auf der die Vorspannung erzeugt wird, über die Verbindungsleitung 11 verbunden, die in der zweiten Verdrahtungsschicht oberhalb der ersten Verdrahtungsschicht ausgebildet ist. Die Widerstände der Potentialmulden der Transistoren 2 und 3 vom NMOS-Typ sind durch die P-Potentialmuldenwiderstände 4 und 5 angegeben, die über die zweite Verbindungsleitung 8 verbunden sind. Ferner ist die erste Verbindungsleitung 7 aus einer Polysiliziumschicht ausgebildet, die die Gate-Elektrode bildet, und die zweite Verbindungsleitung 8 ist aus einer Halbleiterschicht vom P-Typ ausgebildet ist, die eine P-Potentialmuldenschicht bildet.
  • Eine Verbindungsschaltung 6A ist zwischen der Gate-Elektrode und der Potentialmulde des Transistors 2 vom NMOS-Typ und zwischen der Gate-Elektrode und der Potentialmulde des Transistors 3 vom NMOS-Typ, der die Vorspannung empfängt, über die Verbindungsleitungen 9 und 10, die in der ersten Verdrahtungsschicht ausgebildet sind, ohne Durchgang durch ein Halbleitersubstrat verbunden. Das heißt, die erste Verbindungsleitung 7, die die Gate-Elektroden der Transistoren 2 und 3 vom NMOS-Typ verbindet, und die Verbindungsschaltung 6A sind über die Verbindungsleitung 10 verbunden und die zweite Verbindungsleitung 8, die die Potentialmulden verbindet, und die Verbindungsschaltung 6A sind über die Verbindungsleitung 9 verbunden.
  • Die Steuerleitung 15 ist zur Verbindungsschaltung 6A hinzugefügt und die Steuerleitung 15 ist so konfiguriert, dass sie mit der VDD-Leistungsversorgungsspannung versorgt wird, wenn die Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung ist, arbeitet. Andererseits ist die Verbindungsschaltung 6A dazu konfiguriert, die Gate-Elektrode und die Potentialmulde von jedem der Transistoren 2 und 3 vom NMOS-Typ in einen kurzgeschlossenen Zustand zu versetzen, wenn die Steuerleitung 15 sich in einem schwebenden Zustand befindet, und eine Spannungsdifferenz zwischen der Gate-Elektrode und der Potentialmulde anzulegen, so dass ein Strom durch jeden der Transistoren 2 und 3 vom NMOS-Typ fließt, das heißt die Gate-Elektrode und die Potentialmulde in einen nicht leitfähigen Zustand in mindestens einer Richtung zu versetzen, wenn die Steuerleitung 15 sich auf einem VDD-Potential befindet.
  • Andere Konfigurationen sind dieselben wie jene in der ersten Ausführungsform und im Beispiel 1.
  • In der wie vorstehend konfigurierten vorliegenden Ausführungsform kann ein Effekt ähnlich zu jenem in der ersten Ausführungsform erhalten werden.
  • Ferner kann in einem Herstellungsprozess nach einem Prozess zum Ausbilden der ersten Verdrahtungsschicht, da die Gate-Elektrode und die Potentialmulde sich im kurzgeschlossenen Zustand befinden, die Spannungsdifferenz, die zwischen der Gate-Elektrode und dem Kanalbereich aufgrund des Einflusses der Plasmaladung erzeugt wird, beseitigt werden.
  • <Beispiel 2>
  • Ein anderes Beispiel der Erfindung wird mit Bezug auf 7 und 8 beschrieben.
  • 7 ist ein Schaltplan, der ein spezielles Beispiel einer integrierten Halbleiterschaltungsvorrichtung gemäß dem vorliegenden Beispiel zeigt.
  • In 7 umfasst die Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung gemäß dem vorliegenden Beispiel ist, den Transistor 2 vom NMOS-Typ auf der Seite, auf der die Vorspannung erzeugt wird, und den Transistor 3 vom NMOS-Typ auf der Seite, auf der die durch den Transistor 2 vom NMOS-Typ erzeugte Vorspannung empfangen wird. Die Gate-Elektroden der Transistoren 2 und 3 vom NMOS-Typ sind über die erste Verbindungsleitung 7 verbunden, die unterhalb der ersten Verdrahtungsschicht ausgebildet ist, und die Potentialmulden sind über die zweite Verbindungsleitung 8 unterhalb der ersten Verdrahtungsschicht verbunden. Ferner sind die Gate-Elektrode und der Drain des Transistors 2 vom NMOS-Typ auf der Seite, auf der die Vorspannung erzeugt wird, über die Verbindungsleitung 11 verbunden, die in der zweiten Verdrahtungsschicht oberhalb der ersten Verdrahtungsschicht ausgebildet ist. Die Widerstände der Potentialmulden der Transistoren 2 und 3 vom NMOS-Typ sind durch die P-Potentialmuldenwiderstände 4 und 5 angegeben, die über die zweite Verbindungsleitung 8 verbunden sind. Ferner ist die erste Verbindungsleitung 7 aus einer Polysiliziumschicht ausgebildet, die die Gate-Elektrode bildet, und die zweite Verbindungsleitung 8 ist aus einer Halbleiterschicht vom P-Typ ausgebildet, die eine P-Potentialmuldenschicht bildet.
  • Eine Verbindungsschaltung 6Aa ist zwischen der Gate-Elektrode und der Potentialmulde des Transistors 2 vom NMOS-Typ und zwischen der Gate-Elektrode und der Potentialmulde des Transistors 3 vom NMOS-Typ, der die Vorspannung empfängt, über die Verbindungsleitungen 9 und 10, die in der ersten Verdrahtungsschicht ausgebildet sind, ohne Durchgang durch ein Halbleitersubstrat verbunden. Das heißt, die erste Verbindungsleitung 7, die die Gate-Elektroden der Transistoren 2 und 3 vom NMOS-Typ verbindet, und die Verbindungsschaltung 6Aa sind über die Verbindungsleitung 10 verbunden und die zweite Verbindungsleitung 8, die die Potentialmulden und die Verbindungsschaltung 6Aa verbindet, sind über die Verbindungsleitung 9 verbunden.
  • Die Verbindungsschaltung 6Aa umfasst einen Transistor 14 vom PMOS-Typ vom Verarmungstyp, eine Source des Transistors 14 vom PMOS-Typ ist mit jeder Gate-Elektrode der Transistoren 2 und 3 vom NMOS-Typ verbunden, ein Drain davon ist mit jeder Potentialmulde der Transistoren 2 und 3 vom NMOS-Typ verbunden und ein Gate davon ist mit der Steuerleitung 15 verbunden, die mit einer parasitären Kapazität 13 verbunden ist.
  • Die parasitäre Kapazität 13, die mit der Gate-Elektrode des Transistors 14 vom PMOS-Typ vom Verarmungstyp verbunden ist, ist derart vorgesehen, dass ein Potential der Gate-Elektrode sich nicht aufgrund der Plasmaladung verändert, und weist eine PN-Sperrschichtkapazität, eine Oxidfilmkapazität und dergleichen einer Vorrichtung auf, die mit einer VDD-Leistungsversorgungsleitung verbunden ist.
  • Wenn im wie vorstehend konfigurierten vorliegenden Beispiel die erste Verbindungsleitung 7, die mit der Gate-Elektrode verbunden ist, aufgrund des Einflusses der Plasmaladung in Bezug auf die zweite Verbindungsleitung 8, die mit der Potentialmulde verbunden ist, positiv geladen ist, besteht, da der Transistor 14 vom PMOS-Typ vom Verarmungstyp sich im normalerweise eingeschalteten Zustand befindet, keine Potentialdifferenz zwischen der Gate-Elektrode und der Potentialmulde. Wenn dagegen die erste Verbindungsleitung 7, die mit der Gate-Elektrode verbunden ist, in Bezug auf die zweite Verbindungsleitung 8, die mit der Potentialmulde verbunden ist, negativ geladen ist, befindet sich eine PN-Sperrschichtdiode, die zwischen dem Drain und der Source des Transistors 14 vom PMOS-Typ vom Verarmungstyp und damit verbundenen N-Potentialmulden ausgebildet ist, in einem in Durchlassrichtung leitfähigen Zustand und ebenso ist die Potentialdifferenz zwischen der Gate-Elektrode und der Potentialmulde verringert.
  • Da die Spannungsdifferenz zwischen der Gate-Elektrode und dem Kanalbereich im Vergleich zur Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung in Beispiel 1 ist, weiter verringert werden kann, kann folglich der Einfluss der Plasmaladung auf jeden der Transistoren 2 und 3 vom NMOS-Typ weiter gesteuert werden. Daher kann eine Änderung der elektrischen Charakteristiken der Transistoren 2 und 3 vom NMOS-Typ weiter verringert werden und die hohe Stromgenauigkeit kann in der Stromspiegelschaltung 1 sichergestellt werden.
  • 8 ist ein Schaltplan, der ein anderes spezielles Beispiel der Verbindungsschaltung in der integrierten Halbleiterschaltungsvorrichtung gemäß dem vorliegenden Beispiel zeigt.
  • In 8 umfasst die Verbindungsschaltung 6Ab zwei Transistoren 16 und 17 vom PMOS-Typ und Sources der Transistoren 16 und 17 vom PMOS-Typ sind miteinander verbunden, Gates davon sind über die Steuerleitung 15 miteinander verbunden und eine Leistungsversorgungsspannung VDD wird zugeführt. In den Transistoren 16 und 17 vom PMOS-Typ der Verbindungsschaltung 6Ab ist ferner ein Drain des Transistors 16 vom PMOS-Typ mit der ersten Verbindungsleitung 7 verbunden und ein Drain des Transistors 17 vom PMOS-Typ ist mit der zweiten Verbindungsleitung 8 verbunden. Ferner sind kapazitive Elemente 18 zwischen den Gates bzw. den Drains verbunden.
  • Hier wird der Betrieb der Verbindungsschaltung 6Ab im vorliegenden Beispiel im Einzelnen beschrieben.
  • Während der Herstellung der Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung des vorliegenden Beispiels ist, wenn die erste Verbindungsleitung 7 ein positives Potential V1 in Bezug auf die zweite Verbindungsleitung 8 aufgrund des Einflusses von Plasma ist, ist eine Diode 19, die mit dem Transistor 16 vom PMOS-Typ der Verbindungsschaltung 6Ab parallel geschaltet ist, eine Durchlassvorspannung (Vf). Zu dieser Zeit ist ein Potential der Steuerleitung 15 V1/2, das durch Dividieren mit dem kapazitiven Element 18 in Bezug auf die zweite Verbindungsleitung 8 erhalten wird. Eine Spannung zwischen dem Gate und der Source des Transistors 17 vom PMOS-Typ ist Vf-V1/2, und wenn die Spannung gleich oder niedriger als eine Schwellenspannung des Transistors 16 vom PMOS-Typ ist, wird ein leitfähiger Zustand erhalten und die erste Verbindungsleitung 7 und die zweite Verbindungsleitung 8 sind elektrisch verbunden. Wenn beispielsweise Vf gleich 0,7 V ist und die Schwellenspannung gleich -0,8 V ist, ist V1 gleich 3,0 V.
  • Wenn dagegen die erste Verbindungsleitung 7 ein negatives Potential V2 in Bezug auf die zweite Verbindungsleitung 8 ist, ist die Diode 19, die mit dem Transistor 17 vom PMOS-Typ parallel geschaltet ist, die Durchlassvorspannung (Vf). Zu dieser Zeit ist das Potential der Steuerleitung 15 V2/2, das durch Dividieren mit dem kapazitiven Element 18 in Bezug auf die zweite Verbindungsleitung 8 erhalten wird. Die Spannung zwischen dem Gate und der Source des Transistors 16 vom PMOS-Typ ist Vf + V2/2, und wenn die Spannung gleich oder niedriger als eine Schwellenspannung des Transistors 17 vom PMOS-Typ ist, wird ein leitfähiger Zustand erhalten, und die erste Verbindungsleitung 7 und die zweite Verbindungsleitung 8 sind elektrisch verbunden. Wenn beispielsweise Vf gleich 0,7 V ist und die Schwellenspannung gleich -0,8 V ist, ist V2 gleich -3,0 V.
  • Wenn andererseits die Stromspiegelschaltung 1, die die integrierte Halbleiterschaltungsvorrichtung ist, arbeitet, befindet sich, da eine Leistungsversorgungsspannung VDD von beispielsweise 5 V an die Steuerleitung 15 angelegt wird, die Verbindungsschaltung 6Ab immer im nicht leitfähigen Zustand. im vorliegenden Beispiel ist es erwünscht, dass das Potential der Steuerleitung 15 auf einem Zwischenpotential zwischen der ersten Verbindungsleitung 7 und der zweiten Verbindungsleitung 8 liegt, und es ist erwünscht, dass die parasitäre Kapazität, die mit der Steuerleitung 15 verbunden ist, kleiner ist als eine Kapazität des kapazitiven Elements 18. Daher ist es erwünscht, dass die Steuerleitung 15 mit einer Leitung der Leistungsversorgungsspannung VDD über eine Verdrahtungsschicht verbunden ist, die so hoch wie möglich ist.
  • Im vorliegenden Beispiel, das wie vorstehend konfiguriert ist, kann ungeachtet eines absoluten Potentials der ersten Verbindungsleitung 7 und der zweiten Verbindungsleitung 8, wenn eine bestimmte Potentialdifferenz zwischen den Verbindungsleitungen erzeugt wird, eine leitfähige Verbindung durchgeführt werden. Wenn die Verbindungsschaltung 6Aa (siehe 7) verwendet wird, kann, wenn sowohl die erste Verbindungsleitung 7 als auch die zweite Verbindungsleitung 8 negativ geladen sind, daher die leitfähige Verbindung nicht durchgeführt werden, aber im vorliegenden Beispiel kann, selbst wenn sowohl die erste Verbindungsleitung 7 als auch die zweite Verbindungsleitung 8 negativ geladen sind, wenn die Potentialdifferenz einen bestimmten Wert übersteigt, die Verbindungsschaltung in einen leitfähigen Zustand gebracht werden.
  • <Beispiel 3>
  • Ein anderes Beispiel der Erfindung wird mit Bezug auf 9 beschrieben. Im vorliegenden Beispiel werden nur Unterschiede zu Beispiel 2 beschrieben und ähnliche Elemente wie jene in Beispiel 2 in den Zeichnungen, die im vorliegenden Beispiel verwendet werden, werden mit denselben Bezugszeichen bezeichnet und auf die Beschreibung davon wird verzichtet.
  • Das vorliegende Beispiel zeigt einen Fall, in dem eine Stromspiegelschaltung 1B Transistoren 61 und 62 vom PMOS-Typ umfasst, ein Potential einer Source davon immer höher ist als ein Potential eines Drains davon und die Verbindungsschaltung 6Aa von Beispiel 2 verwendet wird.
  • 9 ist ein Schaltplan, der ein Beispiel einer integrierten Halbleiterschaltungsvorrichtung gemäß dem vorliegenden Beispiel zeigt.
  • In 9 umfasst die Stromspiegelschaltung 1B, die die integrierte Halbleiterschaltungsvorrichtung gemäß der vorliegenden Ausführungsform ist, den Transistor 61 vom PMOS-Typ auf der Seite, auf der die Vorspannung erzeugt wird, und den Transistor 62 vom PMOS-Typ auf der Seite, auf der die durch den Transistor 61 vom PMOS-Typ erzeugte Vorspannung empfangen wird. Die Gate-Elektroden der Transistoren 61 und 62 vom PMOS-Typ sind über die erste Verbindungsleitung 7 verbunden und die Potentialmulden sind über die zweite Verbindungsleitung 8 verbunden. Ferner sind die Gate-Elektrode und die Source des Transistors 61 vom PMOS-Typ auf der Seite, auf der die Vorspannung erzeugt wird, über eine Verbindungsleitung 11B verbunden, die in der zweiten Verdrahtungsschicht ausgebildet ist. Die Widerstände der Potentialmulden der Transistoren 61 und 62 vom PMOS-Typ sind durch N-Potentialmuldenwiderstände 63 und 64 angegeben, die über die zweite Verbindungsleitung 8 verbunden sind. Die Verbindungsschaltung 6Aa ist zwischen der Gate-Elektrode und der Potentialmulde des Transistors 61 vom PMOS-Typ und zwischen der Gate-Elektrode und der Potentialmulde des Transistors 61 vom PMOS-Typ, der die Vorspannung empfängt, über die Verbindungsleitungen 9 und 10, die in der ersten Verdrahtungsschicht ausgebildet sind, ohne Durchgang durch ein Halbleitersubstrat verbunden. Das heißt, die erste Verbindungsleitung 7, die die Gate-Elektroden der Transistoren 61 und 62 vom PMOS-Typ verbindet, und die Verbindungsschaltung 6Aa sind über die Verbindungsleitung 10 verbunden und die zweite Verbindungsleitung 8, die die Potentialmulden verbindet, und die Verbindungsschaltung 6Aa sind über die Verbindungsleitung 9 verbunden.
  • Im vorliegenden Beispiel wird die Verbindungsschaltung 6Aa (siehe 7) mit dem Transistor 14 vom PMOS-Typ vom Verarmungstyp als Beispiel verwendet, wohingegen die Erfindung nicht darauf begrenzt ist, und die Verbindungsschaltung 6Ab (siehe 8) kann verwendet werden. Anstelle der Verbindungsschaltung 6Aa kann die Verbindungsschaltung 6 (siehe 2) unter Verwendung der Diode 12 (PN-Sperrschichtdiode) verwendet werden. Da zu dieser Zeit an die Gate-Elektroden der Transistoren 61 und 62 vom PMOS-Typ eine negative Spannung in Bezug auf den Kanalbereich angelegt werden kann, ist eine Anode mit der ersten Verbindungsleitung 7 verbunden, die mit der Gate-Elektrode verbunden ist, und eine Kathode ist mit einer zweiten Verbindungsleitung 8 verbunden, die mit der N-Potentialmulde verbunden ist.
  • <Dritte Ausführungsform>
  • Eine dritte Ausführungsform der Erfindung wird mit Bezug auf 10 beschrieben. In der vorliegenden Ausführungsform werden nur Unterschiede zu den vorstehend beschriebenen Ausführungsformen und Beispielen beschrieben und ähnliche Elemente wie jene in den vorstehend beschriebenen Ausführungsformen und Beispielen in den Zeichnungen, die in der vorliegenden Ausführungsform verwendet werden, werden mit denselben Bezugszeichen bezeichnet und auf die Beschreibung davon wird verzichtet.
  • Die vorliegende Ausführungsform zeigt eine Stromsteuervorrichtung mit einer Stromspiegelschaltung, die eine integrierte Halbleiterschaltungsvorrichtung gemäß jeder der vorstehend beschriebenen Ausführungsformen und Beispiele ist.
  • 10 ist ein Schaltplan, der ein Beispiel der Stromsteuervorrichtung gemäß der vorliegenden Ausführungsform zeigt.
  • In 10 umfasst eine Stromsteuervorrichtung 101 schematisch Haupttransistoren 105 und 106 vom MOS-Typ, die einen Strom ansteuern, der zu einer externen Last 102 fließt, Erfassungstransistoren 107 und 108 vom MOS-Typ, die mit den Haupttransistoren 105 und 106 vom MOS-Typ parallel geschaltet sind, um eine Stromdetektion durchzuführen, ein Widerstandselement 110, das einen Strom, der durch die Erfassungstransistoren 107 und 108 vom MOS-Typ fließt, in eine Spannung umwandelt, und eine Stromdetektionseinheit 109, die einen Spannungswert des Widerstandselements 110 misst und einen Strom detektiert.
  • Ein virtueller Kurzschluss 111 ist mit Source-Elektroden der Erfassungstransistoren 107 und 108 vom MOS-Typ verbunden, um Source-Elektroden der Haupttransistoren 105 und 106 vom MOS-Typ virtuell kurzzuschließen, und der Erfassungstransistor 107 vom MOS-Typ der niedrigen Seite ist mit dem Widerstandselement 110 über die Stromspiegelschaltung 1 verbunden. Ferner sind Gate-Elektroden der Haupttransistoren 105 und 106 vom MOS-Typ und Gate-Elektroden der Erfassungstransistoren 107 und 108 vom MOS-Typ mit einer Steuereinheit 103 verbunden.
  • Die Stromspiegelschaltung 1B umfasst einen Transistor vom PMOS-Typ (siehe beispielsweise 9 und dergleichen), ein Transistor vom PMOS-Typ auf einer Seite, auf der eine Vorspannung erzeugt wird, ist mit dem Erfassungstransistor 107 vom MOS-Typ der niedrigen Seite verbunden und ein Transistor vom PMOS-Typ auf einer Seite, auf der die Vorspannung empfangen wird, ist mit dem Widerstandselement 110 verbunden. Die Stromspiegelschaltung 1B bewirkt, dass ein Strom mit einem Strombetrag, der derselbe wie jener des Erfassungstransistors 107 vom MOS-Typ der niedrigen Seite ist, zum Widerstandselement 110 durch fließt, und ein Stromwert davon wird durch die Stromdetektionseinheit 109 detektiert.
  • Hier wird im Erfassungstransistor 108 vom MOS-Typ der hohen Seite, wenn sich der Transistor in einem EIN-Zustand befindet und der Strom vom Drain zur Source fließt, der Strom, der durch das Widerstandselement 110 fließt, durch die Stromdetektionseinheit 109 detektiert. Andererseits fließt im Erfassungstransistor 107 vom MOS-Typ der niedrigen Seite, wenn sich der Transistor in einem Aus-Zustand befindet und ein Ringflussstrom von der externen Last von der Source zum Drain fließt, der durch die Stromspiegelschaltung 1B erzeugte Strom durch das Widerstandselement 110 und der Strom wird durch die Stromdetektionseinheit 109 detektiert.
  • Ein Ansteuerstrom (ILOAD), der durch die Haupttransistoren 105 und 106 vom MOS-Typ fließt, wird durch Multiplizieren eines Stroms (ISense), der durch die Erfassungstransistoren 107 und 108 vom MOS-Typ fließt, mit einem bestimmten Verhältnis (Erfassungsverhältnis) erhalten, und wenn ein Versatzstrom (loffset) in der Stromspiegelschaltung 1B vorhanden ist, bewirkt der Ansteuerstrom einen Fehler eines Werts, der durch Multiplizieren des Versatzstroms mit dem Erfassungsverhältnis erhalten wird. Folglich tritt eine Differenz zwischen dem Ansteuerstromwert, der im EIN-Zustand des Haupttransistors 106 vom MOS-Typ der hohen Seite detektiert wird, und dem Ansteuerstromwert, der im Ringflusszustand vom EIN-Zustand zum AUS-Zustand des Haupttransistors 106 vom MOS-Typ der hohen Seite detektiert wird, auf.
  • Da jedoch in der Stromspiegelschaltung 1B gemäß der vorliegenden Ausführungsform der Einfluss des Plasmas im Verdrahtungsprozess gesteuert werden kann, kann der Versatzstrom gesteuert werden und ein Beobachtungsfehler des Ansteuerstroms kann verringert werden. Folglich kann in der Stromsteuervorrichtung 101 unter Verwendung der Stromspiegelschaltung 1B der vorliegenden Ausführungsform die Stromgenauigkeit des Ansteuerstroms sichergestellt werden.
  • <Vierte Ausführungsform>
  • Eine vierte Ausführungsform der Erfindung wird mit Bezug auf 11 beschrieben. In der vorliegenden Ausführungsform werden nur Unterschiede zu den vorstehend beschriebenen Ausführungsformen und Beispielen beschrieben und ähnliche Elemente wie jene in jeder der vorstehend beschriebenen Ausführungsformen und Beispiele in den Zeichnungen, die in der vorliegenden Ausführungsform verwendet werden, werden mit denselben Bezugszeichen bezeichnet und auf die Beschreibung davon wird verzichtet.
  • Die vorliegende Ausführungsform zeigt eine Automatikgetriebesteuervorrichtung für ein Fahrzeug mit einer Stromsteuervorrichtung gemäß der dritten Ausführungsform.
  • 11 ist ein Diagramm, das ein Beispiel der Automatikgetriebesteuervorrichtung gemäß der vorliegenden Ausführungsform zeigt.
  • In 11 umfasst eine Automatikgetriebesteuervorrichtung 121 mehrere Stromsteuervorrichtungen 101 und einen Mikrocontroller 122, der die mehreren Stromsteuervorrichtungen 101 steuert. Der Mikrocontroller 122 empfängt ein Signal von einer Sensorgruppe mit einem Kraftmaschinendrehsensor 123, einem Schalthebelpositionssensor 124 und einem Fahrpedalpositionssensor 125 und berechnet ein optimales Übersetzungsverhältnis. Ferner steuert ein Solenoid 126 eine Kupplung in einem Getriebe durch einen Hydraulikdruck und wird durch die Stromsteuervorrichtung 101 stromgesteuert.
  • Da in der vorliegenden Ausführungsform, die wie vorstehend konfiguriert ist, die Stromsteuervorrichtung 101 mit hoher Stromgenauigkeit des Ansteuerstroms verwendet wird, ist es möglich, eine Automatikgetriebesteuerung mit höherer Genauigkeit und höherer Zuverlässigkeit durchzuführen.
  • Bezugszeichenliste
    • 1, 1B
    Stromspiegelschaltung
    2, 3
    Transistor vom NMOS-Typ
    4, 5
    Potentialmuldenwiderstand
    6, 6A, 6Aa, 6Ab
    Verbindungsschaltung
    7
    erste Verbindungsleitung
    8
    zweite Verbindungsleitung
    9, 10, 11, 11B, 12
    Diode
    13
    parasitäre Kapazität
    14
    Transistor vom PMOS-Typ
    15
    Steuerleitung
    16
    Transistor vom PMOS-Typ
    17
    Transistor vom PMOS-Typ
    18
    kapazitives Element
    19
    Diode
    20
    Potentialmuldenbereich
    21, 22
    Transistor vom NMOS-Typ
    23
    Sperrschichtdiode
    24
    Source (N+)
    25
    Drain
    26
    Source (N+)
    27
    Drain (N+)
    28
    Halbleiterschicht vom N-Typ
    29
    Gate-Elektrode
    31 bis 34
    Verbindungsleitung
    35
    Halbleitersubstrat
    36
    Oxidfilm
    37
    Grabennut
    39
    Gate-Elektroden-Oxidfilm
    40
    Verbindungsverdrahtung
    50, 51
    Schwerpunkt
    61, 62
    Transistor vom PMOS-Typ
    63, 64
    Potentialmuldenwiderstand
    71, 72
    Transistorgruppe vom MOS-Typ
    73, 74
    Diode
    75
    Metallverdrahtung
    101
    Stromsteuervorrichtung
    102
    externe Last
    103
    Steuereinheit
    105, 106
    Haupttransistor vom MOS-Typ
    107, 108
    Erfassungstransistor vom MOS-Typ
    109
    Stromdetektionseinheit
    110
    Widerstandselement
    111
    virtueller Kurzschluss
    121
    Automatikgetriebesteuervorrichtung
    122
    Mikrocontroller
    123
    Kraftmaschinendrehsensor
    124
    Schalthebelpositionssensor
    125
    Fahrpedalpositionssensor
    126
    Solenoid

Claims (11)

  1. Integrierte Halbleiterschaltungsvorrichtung, die auf einem Halbleitersubstrat (35) ausgebildet ist, wobei die integrierte Halbleiterschaltungsvorrichtung umfasst: eine Stromspiegelschaltung (1), an der sowohl eine Potentialmulde eines Transistors (2; 21) vom MOS-Typ, der eine Vorspannung erzeugt, als auch eine Potentialmulde eines Transistors (3; 22) vom MOS-Typ, der die Vorspannung empfängt, vom Halbleitersubstrat (35) isoliert und vom Halbleitersubstrat (35) getrennt ausgebildet sind; und eine Verbindungsschaltung (6), die über eine erste Verdrahtungsschicht zwischen einer Gate-Elektrode (29) und der Potentialmulde des Transistors (2; 21) vom MOS-Typ, der die Vorspannung erzeugt, und zwischen einer Gate-Elektrode (29) und der Potentialmulde des Transistors (3; 22) vom MOS-Typ, der die Vorspannung empfängt, ohne Durchgang durch das Halbleitersubstrat (35) verbunden ist, wobei die Verbindungsschaltung (6) dazu geeignet ist, die Gate-Elektroden (29) und die Potentialmulden in einen elektrisch kurzgeschlossenen Zustand während der Herstellung der integrierten Halbleiterschaltungsvorrichtung zu versetzen und dazu geeignet ist, die Gate-Elektroden (29) und die Potentialmulden in einen getrennten Zustand in mindestens einer Richtung während eines Montagevorgangs zu versetzen, wobei die Gate-Elektrode (29) des Transistors (2; 21) vom MOS-Typ, der die Vorspannung erzeugt, und die Gate-Elektrode (29) des Transistors (3; 22) vom MOS-Typ, der die Vorspannung empfängt, über eine erste Verbindungsleitung (7) unterhalb der ersten Verdrahtungsschicht verbunden sind, und die Potentialmulde des Transistors (2; 21) vom MOS-Typ, der die Vorspannung erzeugt, und die Potentialmulde des Transistors (3; 22) vom MOS-Typ, der die Vorspannung empfängt, über eine zweite Verbindungsleitung (8) unterhalb der ersten Verdrahtungsschicht verbunden sind.
  2. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, wobei die Gate-Elektrode (29) und ein Drain (25) des Transistors (2; 21) vom MOS-Typ, der die Vorspannung erzeugt, über eine zweite Verdrahtungsschicht (11; 34) oberhalb der ersten Verdrahtungsschicht verbunden sind.
  3. integrierte Halbleiterschaltungsvorrichtung nach Anspruch 2, wobei die erste Verbindungsleitung (7) eine Schicht umfasst, die die Gate-Elektrode (29) erzeugt, und die zweite Verbindungsleitung (8) eine Schicht umfasst, die die Potentialmulde bildet.
  4. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 3, wobei, wenn ein Abstand zwischen der Verbindungsschaltung (6; 23) und einem Schwerpunkt (50) eines Kanalbereichs des Transistors (2; 21) vom MOS-Typ, der die Vorspannung erzeugt, auf L1 gesetzt wird, und ein Abstand zwischen der Verbindungsschaltung (6) und einem Schwerpunkt eines Kanalbereichs des Transistors (3; 22) vom MOS-Typ, der die Vorspannung empfängt, auf L2 gesetzt wird, der Abstand L1 und der Abstand L2 im Wesentlichen gleich sind.
  5. integrierte Halbleiterschaltungsvorrichtung nach einem der Ansprüche 1 bis 4, wobei die Verbindungsschaltung (6A) eine Steuerleitung (15) umfasst, die mit einer Halbleiterschicht über die erste Verdrahtungsschicht verbunden ist, und die Steuerleitung (15) dazu geeignet ist, mit einer vorbestimmten Spannung während des Montagevorgangs der integrierten Halbleiterschaltungsvorrichtung versorgt zu werden.
  6. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 5, wobei die Steuerleitung (15) mit einer Leistungsversorgungsleitung verbunden ist, die auf dem Halbleitersubstrat (35) ausgebildet ist.
  7. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 5 oder 6, wobei die Verbindungsschaltung (6Aa) einen Transistor (14) vom MOS-Typ vom Verarmungstyp umfasst.
  8. integrierte Halbleiterschaltungsvorrichtung nach Anspruch 5 oder 6, wobei die Verbindungsschaltung (6Ab) zwei Transistoren (16, 17) vom MOS-Typ umfasst, in denen Source-Elektroden miteinander verbunden sind und Gate-Elektroden miteinander verbunden sind.
  9. integrierte Halbleiterschaltungsvorrichtung nach einem der Ansprüche 1 bis 8, wobei das Halbleitersubstrat (35) ein SOI-Substrat ist und die Stromspiegelschaltung (1) auf dem SOI-Substrat ausgebildet ist, und eine Grabennut (37), die aus einem Isolationsfilm gebildet ist, der in das SOI-Substrat eingebettet ist, und die die Stromspiegelschaltung (1) von anderen Schaltungen trennt, enthalten ist.
  10. Stromsteuervorrichtung, die umfasst: einen Haupttransistor (105, 106) vom MOS-Typ, der auf einem Halbleitersubstrat (35) ausgebildet ist und dazu konfiguriert ist, einen Strom anzusteuern; einen Erfassungstransistor (107, 108) vom MOS-Typ, der mit dem Haupttransistor (105, 106) vom MOS-Typ parallel geschaltet ist und dazu konfiguriert ist, eine Stromdetektion am Haupttransistor (105, 106) vom MOS-Typ durchzuführen; die Stromspiegelschaltung (1) der integrierten Halbleiterschaltungsvorrichtung nach Anspruch 1, die mit dem Erfassungstransistor (107, 108) vom MOS-Typ verbunden ist; ein Widerstandselement (110), das mit der Stromspiegelschaltung (1) verbunden ist; und einen Detektor (109), der dazu konfiguriert ist, einen Strom zu detektieren, der durch das Widerstandselement (110) fließt, wobei sowohl eine Potentialmulde eines Transistors vom MOS-Typ, der eine Vorspannung erzeugt und die Stromspiegelschaltung (1) bildet, als auch eine Potentialmulde eines Transistors vom MOS-Typ, der die Vorspannung empfängt, vom Halbleitersubstrat (35) isoliert und vom Halbleitersubstrat (35) getrennt sind.
  11. Automatikgetriebesteuervorrichtung, die umfasst: die Stromsteuervorrichtung nach Anspruch 10; und einen Mikrocontroller (122), der dazu konfiguriert ist, die Stromsteuervorrichtung zu steuern.
DE112019000268.6T 2018-02-26 2019-01-28 Integrierte Halbleiterschaltungsvorrichtung, Stromsteuervorrichtung, die die integrierte Halbleiterschaltungsvorrichtung verwendet, und Automatikgetriebesteuervorrichtung, die die Stromsteuervorrichtung verwendet Active DE112019000268B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-032560 2018-02-26
JP2018032560A JP6841552B2 (ja) 2018-02-26 2018-02-26 半導体集積回路装置、半導体集積回路装置を用いた電流制御装置、及び、電流制御装置を用いた自動変速機制御装置
PCT/JP2019/002640 WO2019163417A1 (ja) 2018-02-26 2019-01-28 半導体集積回路装置、半導体集積回路装置を用いた電流制御装置、及び、電流制御装置を用いた自動変速機制御装置

Publications (2)

Publication Number Publication Date
DE112019000268T5 DE112019000268T5 (de) 2020-08-27
DE112019000268B4 true DE112019000268B4 (de) 2023-07-13

Family

ID=67687192

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019000268.6T Active DE112019000268B4 (de) 2018-02-26 2019-01-28 Integrierte Halbleiterschaltungsvorrichtung, Stromsteuervorrichtung, die die integrierte Halbleiterschaltungsvorrichtung verwendet, und Automatikgetriebesteuervorrichtung, die die Stromsteuervorrichtung verwendet

Country Status (4)

Country Link
US (1) US11043508B2 (de)
JP (1) JP6841552B2 (de)
DE (1) DE112019000268B4 (de)
WO (1) WO2019163417A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112782439B (zh) * 2020-01-06 2023-01-31 保定钰鑫电气科技有限公司 一种小电流接地系统中单相接地故障检测用特征电流的制造方法
JP7392237B2 (ja) 2020-02-20 2023-12-06 日清紡マイクロデバイス株式会社 半導体集積回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141421A (ja) 2000-10-31 2002-05-17 Toshiba Corp 半導体集積回路装置
US20140368957A1 (en) 2013-06-12 2014-12-18 Kabushiki Kaisha Toshiba Electrostatic protection circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404275B1 (en) * 2001-11-29 2002-06-11 International Business Machines Corporation Modified current mirror circuit for BiCMOS application
JP2008210902A (ja) * 2007-02-24 2008-09-11 Seiko Instruments Inc カレントミラー回路
JP2010016210A (ja) 2008-07-04 2010-01-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP7297549B2 (ja) * 2019-06-21 2023-06-26 エイブリック株式会社 電圧電流変換回路、及び充放電制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141421A (ja) 2000-10-31 2002-05-17 Toshiba Corp 半導体集積回路装置
US20020063296A1 (en) 2000-10-31 2002-05-30 Nobutaka Kitagawa Semiconductor integrated circuit system
US20140368957A1 (en) 2013-06-12 2014-12-18 Kabushiki Kaisha Toshiba Electrostatic protection circuit

Also Published As

Publication number Publication date
US20200381454A1 (en) 2020-12-03
JP2019149430A (ja) 2019-09-05
WO2019163417A1 (ja) 2019-08-29
US11043508B2 (en) 2021-06-22
JP6841552B2 (ja) 2021-03-10
DE112019000268T5 (de) 2020-08-27

Similar Documents

Publication Publication Date Title
DE102004019886B4 (de) Integrierte Hochspannungsschaltung
DE102013213734B4 (de) Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen und Verfahren zur Herstellung
DE102004022376B4 (de) Halbleitervorrichtung mit einer RESURF-Struktur, Verfahren zum Herstellen einer solchen Halbleitervorrichtung sowie Verfahren zum Auswerten eines Herstellungsprozesses einer solchen Halbleitervorrichtung
DE69627063T2 (de) SOI-Halbleiteranordnung mit veränderlichen Schwellwert-Spannungen
DE102014106695B4 (de) Leistungstransistor mit integriertem temperatursensorelement, leistungstransistorschaltkreis, verfahren zum betrieb eines leistungstransistors und verfahren zum betrieb eines leistungstransistorschaltkreises
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE102015119349B4 (de) Intelligenter halbleiterschalter
DE102006038860B4 (de) Halbleitervorrichtung
DE1537263A1 (de) Transistortreiberschaltung mit kapazitiver Rueckkopplung
DE102013218670A1 (de) Verpolungsschutz für High-Side-Schalter in n-Substrat
DE3821460A1 (de) Leistungs-halbleiterelement und verfahren zu dessen herstellung
DE102009037487A1 (de) Halbleitervorrichtung
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
DE102008056206A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112019000268B4 (de) Integrierte Halbleiterschaltungsvorrichtung, Stromsteuervorrichtung, die die integrierte Halbleiterschaltungsvorrichtung verwendet, und Automatikgetriebesteuervorrichtung, die die Stromsteuervorrichtung verwendet
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
DE102013106667B4 (de) Schutz von Halbleiterbauelementen
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE102010001512B4 (de) Stromsteuerschaltung und Verfahren zum Schutz einer Stromsteuerschaltung
DE10008180C2 (de) Elektronische Gebereinrichtung
EP1069407B1 (de) Elektronische Gebereinrichtung
DE112013006034T5 (de) Optischer Sensor
DE102021127097A1 (de) Struktur und Verfahren zur Steuerung eines elektrostatischen Entladungs (ESD) - Ereignisses in einer Widerstand-Kondensator Schaltung
DE69834321T2 (de) Halbleiterstruktur für Treiberschaltkreise mit Pegelverschiebung
DE69233443T2 (de) Integrierte Schaltung mit einer hohen Spannungsfestigkeit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: HITACHI ASTEMO, LTD., HITACHINAKA-SHI, JP

Free format text: FORMER OWNER: HITACHI AUTOMOTIVE SYSTEMS, LTD., HITACHINAKA-SHI, IBARAKI, JP

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final