CN112602334B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112602334B
CN112602334B CN201980055430.4A CN201980055430A CN112602334B CN 112602334 B CN112602334 B CN 112602334B CN 201980055430 A CN201980055430 A CN 201980055430A CN 112602334 B CN112602334 B CN 112602334B
Authority
CN
China
Prior art keywords
circuit
insulator
transistor
oxide
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980055430.4A
Other languages
English (en)
Other versions
CN112602334A (zh
Inventor
池田隆之
木村清贵
广濑丈也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN112602334A publication Critical patent/CN112602334A/zh
Application granted granted Critical
Publication of CN112602334B publication Critical patent/CN112602334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
    • H04R1/32—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only
    • H04R1/40—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers
    • H04R1/406—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/005—Circuits for transducers, loudspeakers or microphones for combining the signals of two or more microphones
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
    • G10K11/00—Methods or devices for transmitting, conducting or directing sound in general; Methods or devices for protecting against, or for damping, noise or other acoustic waves in general
    • G10K11/18—Methods or devices for transmitting, conducting or directing sound
    • G10K11/26—Sound-focusing or directing, e.g. scanning
    • G10K11/34—Sound-focusing or directing, e.g. scanning using electrical steering of transducer arrays, e.g. beam steering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2430/00—Signal processing covered by H04R, not provided for in its groups
    • H04R2430/20—Processing of the output signals of the acoustic transducers of an array for obtaining a desired directivity characteristic
    • H04R2430/23—Direction finding using a sum-delay beam-former
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
    • H04R25/40—Arrangements for obtaining a desired directivity characteristic
    • H04R25/407—Circuits for combining signals of a plurality of transducers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Otolaryngology (AREA)
  • Health & Medical Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • General Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Obtaining Desirable Characteristics In Audible-Bandwidth Transducers (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

提供一种可以进行声源定位的具有新颖结构的半导体装置。该半导体装置包括麦克风阵列、延时电路、信号处理电路。延时电路包括选择麦克风的第一选择电路、保持与声源信号对应的电压的信号保持电路、以及选择信号保持电路的第二选择电路。信号保持电路各自包括晶体管，该晶体管包括在沟道形成区域中包含氧化物半导体的半导体层。第一选择电路将离散的声源信号的电压写入信号保持电路中。第二选择电路在不同时序选择保持在信号保持电路中的电压，生成相当于延时的声源信号的输出信号。

Description

半导体装置
技术领域
本发明的一个方式涉及一种半导体装置。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。可以说，显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、摄像装置、声源分离装置、声源定位装置以及传感装置等有时包括半导体装置。
背景技术
有一种被称为声源定位的技术，其为辨别特定的声音是从哪个方向发出来的。声源定位被期待在机器人或助听器等听觉传感器中的应用(例如，参照专利文献1及专利文献2)。
在声源定位中，将多个麦克风排列为矩阵状，进行声源位置的推定。例如，在延时相加式麦克风阵列中，将各麦克风所捕获的声音延时，使来自目标方向的相位一致，由此可以将焦点对准目的方向。由各麦克风可以得到的声源信号通过A/D(从模拟至数字)转换电路等处理电路被处理。
[先行技术文献]
[专利文献]
[专利文献1]美国专利申请公开第2014/0185846号说明书
[专利文献2]美国专利申请公开第2014/0185847号说明书
发明内容
发明所要解决的技术问题
在增加麦克风的数量以便提高角度分辨率的情况下，有声源信号的处理时间呈指数增加的问题。此外，在对各麦克风独立地配置A/D转换电路等的情况下，因为将数字信号延时来进行演算所以需要大量的运算处理，因此有信号处理中的频率的误差或非同步导致角度分辨率的降低等问题。
本发明的一个方式的目的之一是提供一种可以将多个麦克风的信号作为模拟值的信号一并处理的具有新颖结构的半导体装置。另外，提供一种可以降低大量的运算处理等所导致的频率误差或者非同步等所导致的误工作的具有新颖结构的半导体装置。此外，本发明的一个方式的目的之一是提供一种新颖的半导体装置等。
注意，这些目的的记载不妨碍其他目的的存在。此外，本发明的一个方式并不需要具有所有上述目的。另外，可以从说明书、附图、权利要求书等的记载得知并抽出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种半导体装置，该半导体装置包括具有第一麦克风及第二麦克风的麦克风阵列、选择第一麦克风或第二麦克风的第一选择电路、在不同时序取得第一麦克风的多个第一声源信号并保持与该多个第一声源信号对应的多个第一电压的第一信号保持电路、在不同时序取得第二麦克风的多个第二声源信号并保持与该多个第二声源信号对应的多个第二电压的第二信号保持电路、选择多个第一电压中的任一个、多个第二电压中的任一个的第二选择电路、以及被输入由第二选择电路选择的第一电压及第二电压的信号处理电路，第一信号保持电路及第二信号保持电路各自包括第一晶体管，第一晶体管包括在沟道形成区域中包含氧化物半导体的半导体层，第二选择电路具有通过在不同时序选择多个第一电压及多个第二电压的每一个来生成将多个第一声源信号和多个第二声源信号中的任一个延时了的信号的功能。
在本发明的一个方式的半导体装置中，第一晶体管优选被用作第一选择电路中的选择开关。
在本发明的一个方式的半导体装置中，优选的是，第一信号保持电路及第二信号保持电路各自包括具有第二晶体管的放大电路，第二晶体管包括在沟道形成区域中包含氧化物半导体的半导体层。
在本发明的一个方式的半导体装置中，优选的是，第二选择电路包括第三晶体管，第三晶体管包括在沟道形成区域中包含氧化物半导体的半导体层。
在本发明的一个方式的半导体装置中，优选的是，信号处理电路包括差动电路、积分电路、比较器、三角波生成电路，差动电路被输入第一电压及第二电压，积分电路被输入差动电路的输出信号，比较器被输入积分电路的输出信号及三角波生成电路的输出信号。
在本发明的一个方式的半导体装置中，优选的是，差动电路包括第四晶体管，第四晶体管包括在沟道形成区域中包含氧化物半导体的半导体层。
注意，本发明的其他方式记载于下面所述的实施方式中的说明及附图中。
发明效果
根据本发明的一个方式可以提供一种可以将多个麦克风的信号作为模拟值的信号一并处理的具有新颖结构的半导体装置。另外，可以提供一种可以降低大量的运算处理等所导致的频率误差或者非同步等所导致的误工作的具有新颖结构的半导体装置。此外，可以提供一种新颖的半导体装置等。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，这些效果之外的效果根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的效果。
附图说明
图1A、图1B是说明半导体装置的结构的图。
图2A、图2B是说明半导体装置的结构的图。
图3是说明半导体装置的工作的图。
图4是说明半导体装置的工作的图。
图5A、图5B是说明半导体装置的工作的图。
图6是说明半导体装置的工作的图。
图7A、图7B、图7C是说明半导体装置的结构的图。
图8A、图8B是说明半导体装置的结构的图。
图9A、图9B是说明半导体装置的结构的图。
图10是示出半导体装置的结构例子的截面图。
图11是示出半导体装置的结构例子的截面图。
图12A、图12B、图12C是示出晶体管的结构例子的俯视图及截面图。
图13A、图13B、图13C、图13D、图13E是说明半导体晶片及电子构件的结构的图。
图14A、图14B、图14C是示出电子设备的结构例子的图。
具体实施方式
以下，参照附图对实施方式进行说明。但是，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。另外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被设为“第二”所指的构成要素。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被省略。
注意，在附图中，有时使用同一附图标记表示同一构成要素、具有相同功能的构成要素、由同一材料构成的构成要素或者同时形成的构成要素等，并且有时省略重复的说明。
(实施方式1)
使用图1至图9说明本发明的一个方式的半导体装置的结构及工作。本发明的一个方式的半导体装置被用作如下声源定位装置：包括具有多个麦克风的麦克风阵列，将各麦克风所捕获的声音延时，使来自目标方向的声音的相位一致，由此可以将焦点对准目标方向。声源与麦克风的距离差相等于声波的飞行时间(Time-Of-Flight：ToF)之差，利用这个机理进行声源位置的推定。
图1A所示的半导体装置100包括麦克风阵列10、延时电路20_1至20_N(N是2以上的自然数)及信号处理电路30。
注意，当需要指定延时电路20_1至20_N中的一个时，利用符号延时电路20进行说明，当指定任意延时电路时，利用符号延时电路20_1、延时电路20_2等进行说明。其他的构成要素也是同样的，为了区分多个构成要素使用“_2”或[1]等符号。
麦克风阵列10包括多个麦克风11。麦克风11具有能够将捕获的声波转换为电信号(也称为声源信号)的功能。在附图中，将在各麦克风11中被转换的声源信号记载为声源信号D1至DN。
对每麦克风11分别设置延时电路20_1至20_N。延时电路20_1至20_N分别被提供声源信号D1至DN。延时电路20_1至20_N具有生成将各麦克风11所提供的声源信号延时了的输出信号的功能。延时电路20_1至20_N各自包括选择电路21、多个信号保持电路22及选择电路23。
选择电路21(也称为第一选择电路)被用作将声源信号D1至DN中的任一个例如声源信号D1分配到多个信号保持电路22的解复用器。选择电路21被用作开关，其开启/关闭被选择信号W控制。选择电路21例如由n沟道型晶体管构成。此时，选择电路21所包括晶体管在选择信号W为H电平时开启且在选择信号W为L电平时关闭。
多个信号保持电路22具有保持与声源信号对应的模拟电压并输出与该模拟电压对应的电压的功能。在指定时序的时间开启选择电路21所包括的开关，对声源信号进行采样，由此将模拟电压写入到信号保持电路22中。通过使选择信号W处于H电平，可以控制向信号保持电路22的模拟电压的写入。另外，通过使选择信号W处于L电平，可以控制信号保持电路22的模拟电压的保持。
此外，多个信号保持电路22各自被写入基于在不同时序使选择信号W处于H电平时的声源信号的模拟电压，并通过使选择信号W处于L电平保持该模拟电压。就是说，多个信号保持电路22各自可以在不同时序取得麦克风11的声源信号并保持与该声源信号对应的电压。因此，多个信号保持电路22可以连续地进行声源信号的采样来保持从麦克风11输出的声源信号中的离散值。
此外，多个信号保持电路22具有将所保持的模拟电压放大并输出的功能。作为一个例子，多个信号保持电路22各自包括源极跟随器电路，并具有通过该源极跟随器电路等输出与所保持的模拟电压对应的电压的功能。
选择电路23(也称为第二选择电路)被用作选择多个信号保持电路22所保持的模拟电压中的任一个并在不同时序将其输出的复用器。选择电路23被用作开关，其开启/关闭被选择信号S控制。选择电路23例如由n沟道型晶体管构成。此时，选择电路23所包括晶体管在选择信号S为H电平时开启且在选择信号S为L电平时关闭。
每延时电路20_1至20_N分别设置有选择电路23，可以取得输出信号Q11-Q1n至QN1-QNn。输出信号Q11-Q1n是与声源信号D1对应的信号，并是通过依次输出延时电路20_1中的多个信号保持电路22所保持的模拟电压得到的离散信号。该输出信号Q11-Q1n相当于将声源信号D1延时了指定时间的信号。输出信号Q21-Q2n至QN1-QNn也同样是与声源信号D2至DN对应的信号，并是通过依次输出延时电路20_2至20_N中的信号保持电路22所保持的模拟电压得到的离散信号。该输出信号Q21-Q2n至QN1-QNn相当于将声源信号D2至DN延时了指定时间的信号。就是说，通过设定选择信号S的指定的延时时间，选择电路23可以输出与已确定其延时时间的声源信号对应的输出信号Q11-Q1n至QN1-QNn。
构成延时电路20的各晶体管特别优选由沟道形成区域中包含氧化物半导体的晶体管(以下，称为OS晶体管)构成。在本发明的一个方式的结构中，通过采用将OS晶体管用作延时电路20所包括的晶体管的结构，可以利用在关闭时流过源极和漏极间的泄漏电流(以下，关态电流)极小的特征，将通过声源信号采样得到的模拟电压保持在延时电路20的信号保持电路22中。因此，可以实现以高精度取得模拟电压的结构，可以更准确地进行基于声源信号的声源推定。
加上，在使用OS晶体管的信号保持电路22中，通过电荷的充电或放电，可以进行模拟电压的改写及读出，由此实质上能够无限地进行模拟电压的写入及读出。使用OS晶体管的信号保持电路因为没有磁力存储器或阻变式存储器等引起的原子级的结构的变化，所以具有良好的改写耐性。另外，使用OS晶体管的信号保持电路即使像快闪存储器那样地进行反复改写工作也没有起因于电子俘获中心的增加而导致的不稳定性。
另外，使用OS晶体管的信号保持电路可以自由地配置在使用沟道形成区域中包含硅的晶体管(以下称为Si晶体管)的电路上等，因此即使采用包括多个延时电路的结构的情况下也可以容易进行集成化。另外，OS晶体管可以利用与Si晶体管同样的制造装置制造，因此可以以低成本制造。
另外，OS晶体管在除了栅电极、源电极及漏电极之外还加有背栅电极的情况下，可以成为4端子的半导体元件。可以构成为根据施加到栅电极或背栅电极的电压可以独立地控制流过源极和漏极间的信号的输入/输出的电路网。因此，可以与LSI相同地进行电路设计。加上，OS晶体管具有在高温环境下比Si晶体管优越的电特性。具体而言，即使在125℃以上且150℃以下的高温下，通态电流与关态电流之比也大，因此可以进行良好的开关工作。
信号处理电路30具有如下功能：计算出由选择电路23选择的输出信号之差，计算出该差之积分值，由此估计出声源信号的相位一致的延时时间。信号处理电路30例如包括差动电路、积分电路、比较器及三角波生成电路。差动电路被输入由选择电路23选择的要对比的两个输出信号的电压。积分电路输出进行差动电路的输出信号的积分而得到的值。比较器被输入积分电路的输出信号及三角波生成电路的输出信号。在信号处理电路30中，因为通过对比模拟值的信号来进行信号处理所以可以省略A/D转换电路等占有面积较大的电路，因此可以抑制电路面积的增大。
在图1A所示的半导体装置100中，作为构成延时电路20的各晶体管采用OS晶体管，并采用保持与在不同时序进行采样的模拟电压对应的电荷的方式。OS晶体管的关态电流极小，因此即使是保持电容较小的节点也可以保持一次保持的模拟电压，可以安装多个延时电路。并且，图1A所示的半导体装置100采用如下方式：通过在不同时序读出与保持在延时电路20中的电荷对应的模拟电压，读出离散声源信号作为输出信号。通过使控制信号S的时序不同，可以将延时时间控制为所希望的时间。因此，在不将声源信号转换为数字信号的情况下，可以将延时时间控制为所希望的时间，可以使离散声源信号的相位一致。
在图1B中，说明图1A中说明的延时电路20的具体电路结构例子。图1B是一种延时电路的结构例子，其中在两个节点保持从麦克风11输出的声源信号D1，将其作为延时时间不同的三个的输出信号输出。
图1B示出构成选择电路21的晶体管101、构成信号保持电路22的晶体管101、晶体管102及晶体管103、以及构成选择电路23的晶体管104。晶体管101至104是n沟道型晶体管，并被用作基于H电平的控制信号开启而基于L电平的控制信号关闭的开关。
图1B示出选择信号W11及W12作为选择信号W。选择信号W11及W12是用来在不同时序进行声源信号D1的模拟电压的采样的信号。
图1B示出用来保持在选择电路21中采样的模拟电压的节点F11及F12。此外，图1B示出节点F11及F12与为源极跟随器电路的输入端子的晶体管102的栅极连接的结构。此外，示出将源极跟随器电路的偏置电压VB施加到晶体管102的栅极的结构。注意，示出节点F11及F12连接有电容器的结构，但是通过采用晶体管102的栅极电容充分大的结构等，可以省略电容器。此外，在图1B中，将连接有构成源极跟随器电路的晶体管102及晶体管103的节点记载为O11、O12。节点O11、O12的电压相当于节点F11、F12的模拟电压。因为有源极跟随器电路，所以可以提高向后级的选择电路23的电荷供应能力。
图1B示出选择信号S11至S1n及S21至S2n作为选择电路23的选择信号S。选择信号S11至S1n及S21至S2n是输出信号Q11至Q1n，输出信号Q11至Q1n相当于选择并输出相当于采样模拟电压的节点O11、O12的电压来将声源信号D1延时了指定期间的信号。
接着，参照图2至图4说明图1B所示的延时电路20的工作。
图2A是延时电路20的结构例子，其中为了容易理解图1B中的工作，将用于声源信号采样的选择信号W记载为选择信号W11至W13，将用来读出所保持的多个模拟电压作为输出信号Q11及Q12的选择信号S记载为选择信号S111及S112、S121及S122、以及S131及S132。就是说，图2A所示的延时电路20在三个不同的时序进行声源信号采样来取得三个模拟电压，并且在两个不同的时序输出延时时间不同的两个输出信号。此外，在图2A中，示出节点F11至F13及节点O11至O13。
图2B是用来说明进行图2A所示的连接到延时电路20的声源信号D1的采样工作的时序图。在图2B中，除了声源信号D1的波形以外，还说明选择信号W11至W13、写入到节点F11至F13的电压在时间T1至T4中的变化。注意，在说明时序图的图中，附有阴影的期间是表示不定状态的期间。
如上所述，在时间T1，使选择信号W11处于H电平，将声源信号D1的电压V1写入节点F11中，由此进行声源信号D1的采样。
在经过期间T后的时间T2，使选择信号W12处于H电平，将声源信号D1的电压V2写入节点F12中，由此进行声源信号D1的采样。注意，期间T越短越好。可以增多声源信号的采样数量，可以提高角度分辨率。
在时间T2，使选择信号W13处于H电平，将声源信号D1的电压V3写入节点F13中，由此进行声源信号D1的采样。
在选择信号W11至W13处于L电平时，可以保持节点F11至F13所保持的电压V1至V3。在进行初始化时，如时间T4所示，在提供固定电位的声源信号的状态下使选择信号W11处于H电平即可。
图3示出：延时电路20_1的结构例子，其中为了容易理解图1B中的电路工作，将用于声源信号D1采样的选择信号W记载为选择信号W11至W13，将用来读出所保持的电压作为输出信号Q11及Q12的选择信号S记载为选择信号S111及S112、S121及S122、以及S131及S132；以及延时电路20_2的结构例子，将用于声源信号D2采样的选择信号W记载为选择信号W21至W23，将用来读出所保持的电压作为输出信号Q21及Q22的选择信号S记载为选择信号S211及S212、S221及S222、以及S231及S232。就是说，图3所示的延时电路20_1及20_2取得三个模拟电压，并且在两个不同的时序输出延时时间不同的两个输出信号。此外，在图3中，示出节点F11至F13、节点F21至F23、节点O11至O13及节点O21至O23。
图4是用来说明将图3中的延时电路20_1的节点F11至F13所保持的电压V1至V3、以及延时电路20_2的节点F21至F23所保持的电压V4至V6读出为输出信号Q11、Q12、Q21及Q22的工作的时序图。此外，在图4中，说明由于选择信号S111及S112、S121及S122、S131及S132、S211及S212、S221及S222、以及S231及S232而从节点F11至F13及节点F21至F23读出的输出信号Q11、Q12、Q21及Q22在时间T5至T8中的变化。
在时间T5使选择信号S111处于H电平，将与节点F11的电压V1对应的电压输出为输出信号Q11。此外，在该时间T5还使选择信号S211处于H电平，将与节点F21的电压V4对应的电压输出为输出信号Q21。
在时间T6使选择信号S121处于H电平，将与节点F12的电压V2对应的电压输出为输出信号Q11。在该时间T6还使选择信号S112处于H电平，将与节点F11的电压V4对应的电压输出为输出信号Q12。在时间T6使选择信号S221处于H电平，将与节点F22的电压V5对应的电压输出为输出信号Q21。在该时间T6还使选择信号S212处于H电平，将与节点F21的电压V4对应的电压输出为输出信号Q22。
在时间T7使选择信号S131处于H电平，将与节点F13的电压V3对应的电压输出为输出信号Q11。在该时间T7还使选择信号S122处于H电平，将与节点F12的电压V5对应的电压输出为输出信号Q12。在时间T7使选择信号S231处于H电平，将与节点F23的电压V6对应的电压输出为输出信号Q21。在该时间T7还使选择信号S222处于H电平，将与节点F22的电压V5对应的电压输出为输出信号Q22。
在时间T8使选择信号S132处于H电平，将与节点F13的电压V3对应的电压输出为输出信号Q12。在该时间T8还使选择信号S232处于H电平，将与节点F23的电压V6对应的电压输出为输出信号Q22。
如图4所示，可以得到输出信号Q12作为将输出信号Q11延时了的信号。同样，可以得到输出信号Q22作为将输出信号Q21延时了的信号。通过控制选择信号S的时序，可以将信号保持电路所保持的信号延时任意延时期间并输出。因此，例如，当延时电路20_1和延时电路20_2中声源和麦克风的距离不同时，可以通过切换延时期间使声源信号的相位一致，可以进行声源方向的推定。
图5A是用来说明上述技术的示意图，该技术中通过切换延时期间，使与声源信号对应的输出信号的相位一致来进行声源方向的推定。
图5A中，除了声源40以外，作为麦克风阵列的一部分还示出麦克风11_1、11_2。注意，在图5A中，为了说明，将声源40和麦克风11_1的距离设定为1m，将麦克风11_1和麦克风11_2的距离设定为0.5m。因此，从声源40到麦克风11_2的距离大约为1.12m。因此，假设声速为340m/s时，从声源40到麦克风11_2的声音到达比从声源40到麦克风11_1的声音到达晚0.35ms左右。
图5B示出将图5A所示的示意图中的经过延时电路20_1、20_2而得到的声源信号延时了的输出信号Q11至Q13及Q21至Q23可视化的图。如图5B所示，在延时电路20_1、20_2中，利用设定为无延时期间(0ms)、有延时期间(0.35ms)、有延时期间(0.7ms)的延时电路将输出信号延时。
如图5B所示，在是无延时期间(0ms)的情况下，在麦克风11_1和麦克风11_2之间有声音到达时间的差异，因此从延时电路20_1和延时电路20_2的双方输出的输出信号不一致(时间t1)。另一方面，从延时电路20_1中的有延时期间(0.35ms)输出的输出信号与从延时电路20_2中的无延时期间输出的输出信号一致(时间t2)。在时间t3、t4中得到的输出信号也一致。通过对比经过不同延时电路的输出信号，可以判定输出信号的相位的一致或不一致且将其用于声源推定。
如图5A、图5B的示意图所示，将基于采样声源信号的输出信号延时，对比该输出信号。因此，可以估计出来自目标方向的声音的相位的延时期间，可以实现从延时时间计算出到声源的距离之差来将焦点对准目标方向的声源定位装置。
接着，在图6中示出信号处理电路30的具体结构例子。图6所示的信号处理电路30包括差动电路31_1至31_9、积分电路32_1至32_9、比较器33_1至33_9、三角波生成电路34及运算电路35。
差动电路31_1至31_9计算出从各延时电路(在图6的例子中，为延时电路20_1、20_2)输出的各输出信号(在图6的例子中，为输出信号Q11至Q13及Q21至Q23)之差。积分电路32_1至32_9被输入各差动电路31_1至31_9的输出信号并进行该输出信号的积分。比较器33_1至33_9被输入从三角波生成电路34输出的三角波以及积分电路32_1至32_9的输出信号并对比电压。运算电路35被输入比较器33_1至33_9的输出信号，通过估计出用来使声源信号的相位一致的延时时间，可以从延时时间得到与到声源的距离之差对应的输出信号OUT。
参照图7A至图7C说明构成信号处理电路30的电路的具体例子。图7A是示出图6所示的信号处理电路30中的一级的结构的方框图。在图7A中作为一个例子示出被输入输出信号Q1、Q2的差动电路31、积分电路32、比较器33、三角波生成电路34。
图7B示出差动电路31的结构例子。差动电路31作为一个例子包括电阻器51、52及晶体管53、54、55。晶体管53的栅极与非反相输入端子连接。晶体管54的栅极与反相输入端子连接。晶体管55的栅极与供应偏置电压Vbias的布线连接。晶体管54的漏极端子一侧设置有差动电路31的输出端子OUT。
图7C示出积分电路32的结构例子。积分电路32作为一个例子包括二极管61、电阻器62、运算放大器63、电容器64及开关65。二极管61的输入端子被提供差动电路31的输出信号。对运算放大器的输出端子设置积分电路32的输出端子OUT。
图8A、图8B示出可用于上述延时电路20的各晶体管的电路结构的变形例子。
在图1B、图2A等中，晶体管101至104为具有不包括背栅电极的顶栅结构或底栅极结构的晶体管，但是不局限于此。例如，如图8A所示的延时电路20A那样，也可以使用包括背栅电极的晶体管101A至104A。通过采用图8A的结构，可以从外部容易控制晶体管101A至104A的状态。
在图1B、图2A等中，晶体管101至104为具有不包括背栅电极的顶栅结构或底栅极结构的晶体管，但是不局限于此。例如，如图8B所示的延时电路20B那样，也可以使用包括连接到栅电极的背栅电极的晶体管101B至104B。通过采用图8B的结构，可以增大流过晶体管101B至104B的电流量。
图9A、图9B示出可用于上述差动电路31的各晶体管的电路结构的变形例子。
在图7B中，晶体管53至55为具有不包括背栅电极的顶栅结构或底栅结构的晶体管，但是不局限于此。例如，如图9A所示的差动电路31A那样，也可以使用包括背栅电极的晶体管53A至55A。通过采用图9A的结构，可以从外部容易控制晶体管53A至555A的状态。
在图7B中，晶体管53至55为具有不包括背栅电极的顶栅结构或底栅结构的晶体管，但是不局限于此。例如，如图9B所示的差动电路31B那样，也可以使用包括连接到栅电极的背栅电极的晶体管53B至55B。通过采用图9B的结构，可以增大流过晶体管53B至55B的电流量。
以上说明的本发明的一个方式的半导体装置可以将多个麦克风的信号作为模拟值的信号一并保持并输出延时了的信号。此外，可以直接使用模拟电压进行信号处理，因此可以实现能够省略A/D转换电路的结构，可以降低大量的运算处理等所导致的频率误差或者非同步等所导致的误工作。注意，本发明的一个方式的半导体装置的应用范围不局限于辨别特定的声音是从哪个方向发出来的声源定位技术，也可以用于从所接收的信号的相位差进行状态推定的技术。
(实施方式2)
在本实施方式中说明可应用于上述实施方式所说明的半导体装置结构的晶体管结构，具体而言，层叠设置具有不同的电特性的晶体管的结构。尤其是，在本实施方式中，说明构成半导体装置的延时电路所包括的各晶体管的结构。通过采用该结构，可以提高半导体装置的设计自由度。此外，通过层叠设置具有不同的电特性的晶体管，可以提高半导体装置的集成度。
图10所示的半导体装置包括晶体管300、晶体管500及电容器600。图12A是晶体管500的沟道长度方向上的截面图，图12B是晶体管500的沟道宽度方向上的截面图，图12C是晶体管300的沟道宽度方向上的截面图。
晶体管500是在沟道形成区域中包括金属氧化物的晶体管(OS晶体管)。由于晶体管500的关态电流小，所以通过将该晶体管500用于半导体装置所包括的OS晶体管，可以长期间保持写入的数据电压或电荷。换言之，刷新工作的频率低或者不需要刷新工作，所以可以减小半导体装置的功耗。
在本实施方式中说明的半导体装置如图10所示那样包括晶体管300、晶体管500及电容器600。晶体管500设置在晶体管300的上方，电容器600设置在晶体管300及晶体管500的上方。此外，电容器600可以为存储电路MC中的电容器Cs等。
晶体管300设置在衬底311上，并包括：导电体316；绝缘体315；由衬底311的一部分构成的半导体区域313；以及被用作源区域或漏区域的低电阻区域314a及低电阻区域314b。例如，晶体管300可以应用于上述实施方式中的缓冲器电路17所包括的晶体管等。
如图12C所示，在晶体管300中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过使晶体管300具有Fin型结构，有效沟道宽度增加，从而可以提高晶体管300的通态特性。此外，由于可以增加栅电极的电场的影响，所以可以提高晶体管300的关态特性。
另外，晶体管300可以为p沟道晶体管或n沟道晶体管。
半导体区域313的沟道形成区域或其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
此外，由于导电体的材料决定功函数，所以通过选择导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和埋入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
注意，图10所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。例如，当半导体装置为只有OS晶体管的单极性电路(是指与只有n沟道型晶体管的情况等相同极性的晶体管)时，如图11所示，使晶体管300具有与使用氧化物半导体的晶体管500同样的结构，即可。另外，下面描述晶体管500的详细内容。
以覆盖晶体管300的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
注意，在本说明书中，氧氮化硅是指在其组成中氧含量多于氮含量的材料，而氮氧化硅是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，氧氮化铝是指氧含量多于氮含量的材料，氮氧化铝是指氮含量多于氧含量的材料。
绝缘体322也可以被用作用来使因设置在其下方的晶体管300等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
作为绝缘体324，优选使用能够防止氢或杂质从衬底311或晶体管300等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等测量。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324的氢的脱离量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下，即可。
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中埋入有与电容器600或晶体管500连接的导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一附图标记表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328、导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
此外，也可以在绝缘体326及导电体330上设置布线层。例如，在图10中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管300连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料设置。
此外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外，也可以在绝缘体354及导电体356上设置布线层。例如，在图10中，依次层叠有绝缘体360、绝缘体362及绝缘体364。此外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料设置。
此外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
此外，也可以在绝缘体364及导电体366上设置布线层。例如，在图10中，依次层叠有绝缘体370、绝缘体372及绝缘体374。此外，在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376具有插头或布线的功能。此外，导电体376可以使用与导电体328及导电体330同样的材料设置。
此外，与绝缘体324同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
此外，也可以在绝缘体374及导电体376上设置布线层。例如，在图10中，依次层叠有绝缘体380、绝缘体382及绝缘体384。此外，在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外，导电体386可以使用与导电体328及导电体330同样的材料设置。
此外，与绝缘体324同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体380所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是根据本实施方式的半导体装置不局限于此。与包括导电体356的布线层同样的布线层可以为三层以下，与包括导电体356的布线层同样的布线层可以为五层以上。
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的任一个，优选使用对氧或氢具有阻挡性的物质。
例如，作为绝缘体510及绝缘体514，优选使用能够防止氢或杂质从衬底311或设置有晶体管300的区域等扩散到设置有晶体管500的区域中的具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324同样的材料。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管300与晶体管500之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320同样的材料。此外，通过对上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中埋入有导电体518、构成晶体管500的导电体(例如，导电体503)等。此外，导电体518被用作与电容器600或晶体管300连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料设置。
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
在绝缘体516的上方设置有晶体管500。
如图12A、图12B所示，晶体管500包括以埋入绝缘体514及绝缘体516的方式配置的导电体503、配置在绝缘体516及导电体503上的绝缘体520、配置在绝缘体520上的绝缘体522、配置在绝缘体522上的绝缘体524、配置在绝缘体524上的氧化物530a、配置在氧化物530a上的氧化物530b、彼此分开地配置在氧化物530b上的导电体542a及导电体542b、配置在导电体542a及导电体542b上并以重叠于导电体542a和导电体542b之间的方式形成开口的绝缘体580、配置在开口的底面及侧面的氧化物530c、配置在氧化物530c的形成面上的绝缘体550以及配置在绝缘体550的形成面上的导电体560。
另外，如图12A、图12B所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图12A、图12B所示，导电体560优选包括设置在绝缘体550的内侧的导电体560a及以埋入导电体560a的内侧的方式设置的导电体560b。此外，如图12A和图12B所示，优选在绝缘体580、导电体560及绝缘体550上配置有绝缘体574。
注意，下面有时将氧化物530a、氧化物530b及氧化物530c统称为氧化物530。
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a、氧化物530b及氧化物530c的三层，但是本发明不局限于此。例如，可以设置氧化物530b的单层、氧化物530b与氧化物530a的两层结构、氧化物530b与氧化物530c的两层结构或者四层以上的叠层结构。另外，在晶体管500中，导电体560具有两层结构，但是本发明不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图10、图12A所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560以埋入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a及导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以使晶体管500的阈值电压大于0V且可以减小关态电流。因此，与不对导电体503施加负电位时相比，在对导电体503施加负电位的情况下，可以减小对导电体560施加的电位为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。在本说明书等中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
此外，导电体503具有与导电体518相同的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。另外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，抑制杂质或氧的扩散的功能是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
另外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。在此情况下，不一定需要设置导电体505。在附图中，导电体503b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体520、绝缘体522、绝缘体524及绝缘体550被用作第二栅极绝缘膜。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选在绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位，从而可以提高晶体管500的可靠性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧或杂质的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。另外，可以抑制导电体503与绝缘体524或氧化物530所包含的氧起反应。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。另外，还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。另外，通过组合high-k材料的绝缘体与氧化硅或氧氮化硅，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520、绝缘体526。
另外，在图12A、图12B的晶体管500中，作为由三层的叠层结构而成的第二栅极绝缘膜示出绝缘体520、绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层结构、两层结构或四层以上的叠层结构。此时，不局限于采用由相同材料而成的叠层结构，也可以采用由不同材料而成的叠层结构。
在晶体管500中，优选将被用作氧化物半导体的金属氧化物用于包含沟道形成区域的氧化物530。例如，作为氧化物530优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。特别是，可被用作氧化物530的In-M-Zn氧化物优选是CAAC-OS、CAC-OS。此外，作为氧化物530也可以使用In-Ga氧化物、In-Zn氧化物。
作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以抑制杂质从形成在氧化物530a下的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以抑制杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。
另外，氧化物530优选具有各金属原子的原子个数比互不相同的氧化物的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。另外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。另外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。另外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b以及氧化物530b与氧化物530c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a及氧化物530c优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、氮化钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。氮化钽等金属氮化物膜对氢或氧具有阻挡性，所以是更优选的。
此外，虽然在图12A中示出导电体542a及导电体542b的单层结构，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。另外，也可以层叠钛膜及铝膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
另外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜而并在其上形成钼膜或氮化钼膜的三层结构等。另外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
另外，如图12A所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时，区域543a被用作源区域和漏区域中的一个，区域543b被用作源区域和漏区域中的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式设置上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。另外，在区域543a(区域543b)中有时形成包括包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子密度增加，区域543a(区域543b)成为低电阻区域。
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧或镁等中的一种或两种以上的金属氧化物。此外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的加热处理中不容易晶化，所以是优选的。另外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
通过包括绝缘体544，可以抑制绝缘体580所包含的水、氢等杂质经过氧化物530c、绝缘体550扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
绝缘体550被用作第一栅极绝缘膜。绝缘体550优选以接触于氧化物530c的内侧(顶面及侧面)的方式配置。绝缘体550优选与上述绝缘体524同样地使用包含过剩的氧并通过加热而释放氧的绝缘体形成。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体550以与氧化物530c的顶面接触的方式设置通过加热而释放氧的绝缘体，可以高效地从绝缘体550通过氧化物530c对氧化物530b的沟道形成区域供应氧。此外，与绝缘体524同样，优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
另外，为了将绝缘体550所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体550到导电体560的过剩氧的扩散受到抑制。换言之，可以抑制供应到氧化物530的过剩氧量减少。另外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
另外，与第二栅极绝缘膜同样，绝缘体550也可以具有叠层结构。由于当进行晶体管的微型化及高集成化时，有时栅极绝缘膜的薄膜化导致泄漏电流等问题，因此通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
在图12A及图12B中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体550所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a可以使用可应用于氧化物530的氧化物半导体。在此情况下，通过采用溅射法形成导电体560b，可以降低导电体560a的电阻值来使其成为导电体。其可以称为OC(OxideConductor)电极。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体580隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
绝缘体580优选具有过剩氧区域。通过以与氧化物530c接触的方式设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧通过氧化物530c高效地供应给氧化物530。另外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560以埋入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560以埋入绝缘体580的开口的方式设置，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体550及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
另外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
另外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过作为这些绝缘体应用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜及氧氮化硅膜等。
此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中埋入有导电体546及导电体548等。
导电体546及导电体548被用作与电容器600、晶体管500或晶体管300连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料设置。
接着，在晶体管500的上方设置有电容器600。电容器600包括导电体610、导电体620及绝缘体630。
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容器600的电极。此外，可以同时形成导电体612及导电体610。
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在图10中，导电体612及导电体610具有单层结构，但是不局限于该结构，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体紧密性高的导电体。
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体620时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
在导电体620及绝缘体630上设置有绝缘体640。绝缘体640可以使用与绝缘体320同样的材料设置。此外，绝缘体640可以被用作覆盖其下方的凹凸形状的平坦化膜。
通过采用本结构，可以在使用包括氧化物半导体的晶体管的半导体装置中实现微型化或高集成化。
(实施方式3)
在本实施方式中，作为半导体装置的一个例子，对IC芯片、电子构件及电子设备等进行说明。
<电子构件的制造方法实例>
图13A是示出电子构件的制造方法实例的流程图。电子构件也被称为半导体封装或IC用封装等。该电子构件根据端子取出方向或端子的形状具有多个不同规格和名称。在本实施方式中，说明其一个例子。以下的电子构件相当于包括构成半导体装置的延时电路所包括的各晶体管的电子构件。
通过组装工序(后工序)在印刷电路板上组合多个能够装卸的构件，可以形成由晶体管构成的半导体装置。后工序可以通过进行图13A所示的各工序完成。具体而言，在由前工序得到的元件衬底完成(步骤ST71)之后，对衬底背面进行研磨。通过在此阶段使衬底薄膜化，减少在前工序中产生的衬底的翘曲等，而实现构件的小型化。接着，进行将衬底分成多个芯片的“切割(dicing)工序”(步骤ST72)。
图13B是进行切割工序之前的半导体晶片7100的俯视图。图13C是图13B的部分放大图。半导体晶片7100设置有多个电路区域7102。电路区域7102设置有本发明的实施方式的半导体装置。
多个电路区域7102的每一个都被分离区域7104围绕。分离线(也称为“切割线”)7106位于与分离区域7104重叠的位置上。在切割工序ST72中，通过沿着分离线7106切割半导体晶片7100，从半导体晶片7100切割出包括电路区域7102的芯片7110。图13D示出芯片7110的放大图。
另外，也可以在分离区域7104中设置导电层或半导体层。通过在分离区域7104中设置导电层或半导体层，可以缓和可能在切割工序中产生的ESD，而防止起因于切割工序的成品率下降。另外，一般来说，为了冷却衬底、去除刨花、防止带电等，在将溶解有碳酸气体等以降低其电阻率的纯水供应给切削部的同时进行切割工序。通过在分离区域7104中设置导电层或半导体层，可以减少该纯水的使用量。因此，可以降低半导体装置的生产成本。另外，可以提高半导体装置的生产率。
在进行步骤ST72之后，拾取分离后的芯片并将其安装且接合于引线框架上，即进行芯片接合(diebonding)工序(步骤ST73)。芯片接合工序中的芯片与引线框架的接合方法根据产品选择合适的方法即可。例如，可以使用树脂或胶带进行接合。芯片接合工序中的芯片与引线框架的接合可以通过在插入物(interposer)上安装芯片来进行。在引线键合(wirebonding)工序中，将引线框架的引线与芯片上的电极通过金属细线(wire)电连接(步骤ST74)。作为金属细线可以使用银线或金线。引线键合可以使用球键合(ballbonding)或楔键合(wedgebonding)。
实施由环氧树脂等密封进行了引线键合的芯片的模塑(molding)工序(步骤ST75)。通过进行模塑工序，使电子构件的内部被树脂填充，可以减轻机械外力所导致的对内置的电路部及金属细线的损伤，还可以降低因水分或灰尘所导致的特性劣化。接着，对引线框架的引线进行电镀处理。并且，对引线进行切断及成型加工(步骤ST76)。通过该电镀处理可以防止引线生锈，而在之后将引线安装于印刷电路板时，可以更加确实地进行焊接。接着，对封装表面实施印字处理(marking)(步骤ST77)。然后，通过检验工序(步骤ST78)完成电子构件(步骤ST79)。
图13E示出完成的电子构件的立体示意图。在图13E中，作为电子构件的一个例子，示出QFP(QuadFlatPackage：四侧引脚扁平封装)的立体示意图。如图13E所示，电子构件7000包括引线7001及芯片7110。
电子构件7000例如安装于印刷电路板7002。通过组合多个这样的电子构件7000并使其在印刷电路板7002上彼此电连接，可以将电子构件7000安装于电子设备。完成的电路板7004设置于电子设备等的内部。
电子构件7000能够用作如下各种领域的电子设备的电子构件(IC芯片)：数字信号处理、软件无线电(software-definedradiosystems)、航空电子(如通信设备、导航系统、自动驾驶系统(autopilotsystems)、飞行管理系统等与航空有关的电子设备)、ASIC原型(ASICprototyping)、医学图像处理、语音识别、加密、生物信息学(bioinformatics)、机械装置的模拟器及射电天文学中的射电望远镜等。作为这种电子设备，可以举出拍摄装置(视频摄像机、数码相机等)、显示装置、个人计算机(PC)、移动电话、包括便携式的游戏机、便携式信息终端(智能手机或平板信息终端等)、电子书阅读器终端、可穿戴信息终端(时钟式、头戴式、护目镜型、眼镜型、袖章型、手镯型、项链型等)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)、自动售货机以及家庭用电器产品等。
<对电子设备的应用实例>
接着，说明将上述电子构件用于电视装置(也称为电视或电视接收机)、移动体、结构体等电子设备或者框体的情况。
图14A示出电视装置910，该电视装置910由框体921、显示部922、支架923等构成。框体921设置有以上实施方式所示的半导体装置100。
图14B示出作为移动体的一个例子的汽车920的内部结构，作为车体内部结构，示出立柱931、仪表盘932、方向盘933等。可以将以上实施方式所示的半导体装置100设置在立柱931、仪表盘932、方向盘933中。
图14C示出门941及支柱942等结构体。门941及支柱942设置有以上实施方式所示的半导体装置100。
如上所述，本实施方式所示的电子设备具有设置有根据以上实施方式的半导体装置100的结构。因此，辨别使用者等发出的声音为声源，可以基于辨别的声源位置打开应用软件等。
(关于本说明书等的记载的注释)
下面，对上述实施方式及实施方式中的各结构的说明附加注释。
各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。另外，当在一个实施方式中示出多个结构例子时，可以适当地组合这些结构例子。
另外，可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)及/或另一个或多个其他实施方式中说明的内容(或其一部分)。
注意，实施方式中说明的内容是指各实施方式中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
另外，通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)及/或另一个或多个其他实施方式中示出的附图(或其一部分)组合，可以构成更多图。
在本说明书等中，根据功能对构成要素进行分类并在方框图中以彼此独立的方框表示。然而，在实际的电路等中难以根据功能对构成要素进行分类，有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此，方框图中的方框的分割不局限于说明书中说明的构成要素，而可以根据情况适当地不同。
为了便于说明，在附图中，任意示出尺寸、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。附图是为了明确起见而示意性地示出的，而不局限于附图所示的形状或数值等。例如，可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)的表述并且将源极和漏极中的另一个记载为“源极和漏极中的另一个”(第二电极或第二端子)。这是因为晶体管的源极和漏极根据晶体管的结构或工作条件等改变。注意，根据情况可以将晶体管的源极和漏极适当地换称为源极(漏极)端子或源极(漏极)电极等。
另外，在本说明书等中，“电极”或“布线”不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。
另外，在本说明书等中，可以适当地对电压和电位进行调换。电压是指与基准电位的电位差，例如在基准电位为地电压(接地电压)时，也可以将电压称为电位。接地电位不一定意味着0V。注意，电位是相对的，对布线等供应的电位有时根据基准电位而变化。
在本说明书等中，根据情况或状态，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”调换为“绝缘层”。
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。
在本说明书等中，例如，沟道长度是指在晶体管的俯视图中，半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅极重叠的区域或者形成沟道的区域中的源极和漏极之间的距离。
在本说明书等中，例如，沟道宽度是指半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极重叠的区域、或者形成沟道的区域中的源极和漏极相对的部分的长度。
在本说明书等中，“A与B连接”除了包括A与B直接连接的情况以外，还包括A与B电连接的情况。在此，“A与B电连接”是指在A与B之间存在具有某种电作用的物件，能够在A和B之间进行电信号的授受。
[符号说明]
D1：声源信号、D2：声源信号、DN：声源信号、F11：节点、F12：节点、F13：节点、F21：节点、F22：节点、F23：节点、O11：节点、O13：节点、O21：节点、O23：节点、Q1：输出信号、Q1n：输出信号、Q11：输出信号、Q11-Q1n：输出信号、Q12：输出信号、Q13：输出信号、Q21：输出信号、Q21-Q2n：输出信号、Q22：输出信号、QN1-QNn：输出信号、S1n：选择信号、S11：选择信号、S111：选择信号、S211：选择信号、ST72：切割工序、t1：时间、t2：时间、t3：时间、T1：时间、T2：时间、T4：时间、T5：时间、T6：时间、T7：时间、T8：时间、W11：选择信号、W12：选择信号、W13：选择信号、W21：选择信号、W23：选择信号、W111：选择信号、W112：选择信号、W121：选择信号、W122：选择信号、W131：选择信号、W132：选择信号、W211：选择信号、W212：选择信号、W221：选择信号、W222：选择信号、W231：选择信号、W232：选择信号、10：麦克风阵列、11：麦克风、11_1：麦克风、11_2：麦克风、17：缓冲器电路、20：延时电路、20_N：延时电路、20_1：延时电路、20_2：延时电路、20A：延时电路、20B：延时电路、21：选择电路、22：信号保持电路、23：选择电路、30：信号处理电路、31：差动电路、31_1：差动电路、31_9：差动电路、31A：差动电路、31B：差动电路、32：积分电路、32_1：积分电路、32_9：积分电路、33：比较器、33_1：比较器、33_9：比较器、34：三角波生成电路、35：运算电路、40：声源、51：电阻器、52：电阻器、53：晶体管、53A：晶体管、53B：晶体管、54：晶体管、55：晶体管、55A：晶体管、55B：晶体管、61：二极管、62：电阻元件、63：运算放大器、64：电容器、65：开关、100：半导体装置、101：晶体管、101A：晶体管、101B：晶体管、102：晶体管、103：晶体管、104：晶体管、104A：晶体管、104B：晶体管、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、362：绝缘体、364：绝缘体、366：导电体、370：绝缘体、372：绝缘体、374：绝缘体、376：导电体、380：绝缘体、382：绝缘体、384：绝缘体、386：导电体、500：晶体管、503：导电体、503a：导电体、503b：导电体、505：导电体、510：绝缘体、512：绝缘体、514：绝缘体、516：绝缘体、518：导电体、520：绝缘体、522：绝缘体、524：绝缘体、526：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、530c：氧化物、540a：导电体、540b：导电体、542a：导电体、542b：导电体、543a：区域、543b：区域、544：绝缘体、546：导电体、548：导电体、550：绝缘体、555A：晶体管、560：导电体、560a：导电体、560b：导电体、574：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、586：绝缘体、600：电容器、610：导电体、612：导电体、620：导电体、630：绝缘体、640：绝缘体、910：电视装置、920：汽车、921：框体、922：显示部、923：支架、931：立柱、932：仪表盘、933：方向盘、941：门、942：支柱、7000：电子构件、7001：引线、7002：印刷电路板、7004：电路板、7100：半导体晶片、7102：电路区域、7104：分离区域、7106：分离线、7110：芯片。

Claims (12)

1.一种半导体装置，包括：
第一麦克风及第二麦克风；
第一选择电路，所述第一选择电路被配置为选择所述第一麦克风及所述第二麦克风中的一个；
第一信号保持电路，所述第一信号保持电路被配置为在不同时序取得所述第一麦克风的多个第一声源信号并保持与所述多个第一声源信号对应的多个第一电压；
第二信号保持电路，所述第二信号保持电路被配置为在不同时序取得所述第二麦克风的多个第二声源信号并保持与所述多个第二声源信号对应的多个第二电压；
第二选择电路，所述第二选择电路被配置为选择所述多个第一电压中的一个及所述多个第二电压中的一个；以及
信号处理电路，所述信号处理电路被输入所述多个第一电压中的所述一个及所述多个第二电压中的所述一个，
其中，所述第一信号保持电路及所述第二信号保持电路各自包括第一晶体管，
所述第一晶体管包括在沟道形成区域中包含氧化物半导体的半导体层，
并且，所述第二选择电路被配置为生成从所述多个第一声源信号和所述多个第二声源信号中的一个延时了的信号。
2.根据权利要求1所述的半导体装置，
其中所述第一信号保持电路及所述第二信号保持电路各自包括具有第二晶体管的放大电路，
并且所述第二晶体管包括在沟道形成区域中包含氧化物半导体的半导体层。
3.根据权利要求1所述的半导体装置，
其中所述第二选择电路包括第三晶体管，
并且所述第三晶体管包括在沟道形成区域中包含氧化物半导体的半导体层。
4.根据权利要求1所述的半导体装置，
其中所述信号处理电路包括差动电路、积分电路、比较器、三角波生成电路，
所述差动电路被输入所述多个第一电压中的所述一个及所述多个第二电压中的所述一个，
所述积分电路被输入所述差动电路的输出信号，
并且所述比较器被输入所述积分电路的输出信号及所述三角波生成电路的输出信号。
5.根据权利要求4所述的半导体装置，
其中所述差动电路包括第四晶体管，
并且所述第四晶体管包括在沟道形成区域中包含氧化物半导体的半导体层。
6.根据权利要求1所述的半导体装置，
其中所述第一选择电路是解复用器，
并且所述第二选择电路是复用器。
7.一种半导体装置，包括：
第一麦克风及第二麦克风；
第一选择电路，所述第一选择电路被配置为选择所述第一麦克风及所述第二麦克风中的一个；
第一信号保持电路，所述第一信号保持电路被配置为在不同时序取得所述第一麦克风的多个第一声源信号并保持与所述多个第一声源信号对应的多个第一电压；
第二信号保持电路，所述第二信号保持电路被配置为在不同时序取得所述第二麦克风的多个第二声源信号并保持与所述多个第二声源信号对应的多个第二电压；
第二选择电路，所述第二选择电路被配置为选择所述多个第一电压中的一个及所述多个第二电压中的一个；以及
信号处理电路，所述信号处理电路被输入所述多个第一电压中的所述一个及所述多个第二电压中的所述一个，
其中，所述第二选择电路被配置为生成从所述多个第一声源信号和所述多个第二声源信号中的一个延时了的信号。
8.根据权利要求7所述的半导体装置，
其中所述第一信号保持电路及所述第二信号保持电路各自包括具有第二晶体管的放大电路，
并且所述第二晶体管包括在沟道形成区域中包含氧化物半导体的半导体层。
9.根据权利要求7所述的半导体装置，
其中所述第二选择电路包括第三晶体管，
并且所述第三晶体管包括在沟道形成区域中包含氧化物半导体的半导体层。
10.根据权利要求7所述的半导体装置，
其中所述信号处理电路包括差动电路、积分电路、比较器、三角波生成电路，
所述差动电路被输入所述多个第一电压中的所述一个及所述多个第二电压中的所述一个，
所述积分电路被输入所述差动电路的输出信号，
并且所述比较器被输入所述积分电路的输出信号及所述三角波生成电路的输出信号。
11.根据权利要求10所述的半导体装置，
其中所述差动电路包括第四晶体管，
并且所述第四晶体管包括在沟道形成区域中包含氧化物半导体的半导体层。
12.根据权利要求7所述的半导体装置，
其中所述第一选择电路是解复用器，
并且所述第二选择电路是复用器。
CN201980055430.4A 2018-08-31 2019-08-23 半导体装置 Active CN112602334B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018162358 2018-08-31
JP2018-162358 2018-08-31
PCT/IB2019/057096 WO2020044183A1 (ja) 2018-08-31 2019-08-23 半導体装置

Publications (2)

Publication Number Publication Date
CN112602334A CN112602334A (zh) 2021-04-02
CN112602334B true CN112602334B (zh) 2022-09-13

Family

ID=69645053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980055430.4A Active CN112602334B (zh) 2018-08-31 2019-08-23 半导体装置

Country Status (5)

Country Link
US (1) US11510002B2 (zh)
JP (1) JP7337812B2 (zh)
KR (1) KR20210052442A (zh)
CN (1) CN112602334B (zh)
WO (1) WO2020044183A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7464529B2 (ja) 2018-10-11 2024-04-09 株式会社半導体エネルギー研究所 音源分離装置、半導体装置、および、電子機器
US11476862B2 (en) 2018-10-18 2022-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including signal holding circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142499A (ja) * 1997-11-05 1999-05-28 Nec Corp 音源方向推定方法及びその装置
CN102067319A (zh) * 2008-05-29 2011-05-18 三星电子株式会社 氧化物半导体及包含该氧化物半导体的薄膜晶体管
CN103069717A (zh) * 2010-08-06 2013-04-24 株式会社半导体能源研究所 半导体集成电路
CN107017874A (zh) * 2015-10-13 2017-08-04 拉碧斯半导体株式会社 半导体装置以及选择电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3598932B2 (ja) 2000-02-23 2004-12-08 日本電気株式会社 話者方向検出回路及びそれに用いる話者方向検出方法
WO2012029638A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9338561B2 (en) 2012-12-28 2016-05-10 Gn Resound A/S Hearing aid with improved localization
US9148733B2 (en) 2012-12-28 2015-09-29 Gn Resound A/S Hearing aid with improved localization
US10020336B2 (en) * 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
GB2566978A (en) * 2017-09-29 2019-04-03 Nokia Technologies Oy Processing audio signals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142499A (ja) * 1997-11-05 1999-05-28 Nec Corp 音源方向推定方法及びその装置
CN102067319A (zh) * 2008-05-29 2011-05-18 三星电子株式会社 氧化物半导体及包含该氧化物半导体的薄膜晶体管
CN103069717A (zh) * 2010-08-06 2013-04-24 株式会社半导体能源研究所 半导体集成电路
CN107017874A (zh) * 2015-10-13 2017-08-04 拉碧斯半导体株式会社 半导体装置以及选择电路

Also Published As

Publication number Publication date
KR20210052442A (ko) 2021-05-10
US20210297775A1 (en) 2021-09-23
US11510002B2 (en) 2022-11-22
CN112602334A (zh) 2021-04-02
WO2020044183A1 (ja) 2020-03-05
JPWO2020044183A1 (ja) 2021-09-24
JP7337812B2 (ja) 2023-09-04

Similar Documents

Publication Publication Date Title
TW201803131A (zh) 半導體裝置、半導體晶圓及電子裝置
JP7221215B2 (ja) 記憶装置
TWI756289B (zh) 半導體裝置、電子構件、電子裝置、及半導體裝置的驅動方法
CN112602334B (zh) 半导体装置
JP2016219090A (ja) 電子装置
CN112805764A (zh) 车辆警报装置
KR20210142695A (ko) 반도체 장치
KR20210127721A (ko) 반도체 장치 및 상기 반도체 장치를 가지는 전기 기기
JP7464529B2 (ja) 音源分離装置、半導体装置、および、電子機器
JP7092592B2 (ja) 半導体装置、半導体ウエハ、および電子機器
JP7500552B2 (ja) 半導体装置
JP7083727B2 (ja) 半導体装置
JP7374917B2 (ja) 運転者警告システム
JP7273054B2 (ja) 半導体装置
JP7163065B2 (ja) 半導体装置及び電子機器
JP7344904B2 (ja) 半導体装置
CN115885472A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant