JP7337812B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7337812B2
JP7337812B2 JP2020539159A JP2020539159A JP7337812B2 JP 7337812 B2 JP7337812 B2 JP 7337812B2 JP 2020539159 A JP2020539159 A JP 2020539159A JP 2020539159 A JP2020539159 A JP 2020539159A JP 7337812 B2 JP7337812 B2 JP 7337812B2
Authority
JP
Japan
Prior art keywords
transistor
insulator
circuit
oxide
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020539159A
Other languages
English (en)
Other versions
JPWO2020044183A1 (ja
Inventor
隆之 池田
清貴 木村
丈也 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020044183A1 publication Critical patent/JPWO2020044183A1/ja
Application granted granted Critical
Publication of JP7337812B2 publication Critical patent/JP7337812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/005—Circuits for transducers, loudspeakers or microphones for combining the signals of two or more microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
    • H04R1/32—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only
    • H04R1/40—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers
    • H04R1/406—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers microphones
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
    • G10K11/00—Methods or devices for transmitting, conducting or directing sound in general; Methods or devices for protecting against, or for damping, noise or other acoustic waves in general
    • G10K11/18—Methods or devices for transmitting, conducting or directing sound
    • G10K11/26—Sound-focusing or directing, e.g. scanning
    • G10K11/34—Sound-focusing or directing, e.g. scanning using electrical steering of transducer arrays, e.g. beam steering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2430/00—Signal processing covered by H04R, not provided for in its groups
    • H04R2430/20—Processing of the output signals of the acoustic transducers of an array for obtaining a desired directivity characteristic
    • H04R2430/23—Direction finding using a sum-delay beam-former
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
    • H04R25/40—Arrangements for obtaining a desired directivity characteristic
    • H04R25/407—Circuits for combining signals of a plurality of transducers

Description

本発明の一態様は、半導体装置に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、音源分離装置、音源定位装置、およびセンサ装置などは、半導体装置を有すると言える場合がある。
特定の音がどの方向から発せられているかを同定する音源定位と呼ばれる技術がある。音源定位は、ロボットや補聴器などの聴覚センサへの応用が期待されている（例えば特許文献１および特許文献２を参照）。
音源定位では、複数のマイクロホンをアレー状に並べて音源の位置を推定する。例えば遅延和型マイクロホンアレイでは、各マイクロホンに入る音に遅延を与え、目的の方向からの位相を揃えることで目的の方向に焦点を合わせることができる。各マイクロホンで得られる音源信号は、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換回路等の処理回路を介して処理される。
米国特許出願公開第２０１４／０１８５８４６号明細書 米国特許出願公開第２０１４／０１８５８４７号明細書
角度分解能を高めるためにマイクロホン数を増やすと音源信号の処理時間が指数関数的に増加するといった問題がある。またＡ／Ｄ変換回路等をマイクロホンごとに独立して配置する場合、デジタル信号を遅延させて演算を行うため大量の演算処理が必要となり、信号処理時における周波数の誤差、あるいは非同期により角度分解能が低下するといった問題がある。
本発明の一態様は、複数のマイクロホンの信号を一括してアナログ値の信号として処理することができる、新規な構成の半導体装置を提供することを課題の一とする。または、大量の演算処理などに起因する、周波数の誤差あるいは非同期などによる誤作動を低減することができる、新規な構成の半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置等を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１マイクロホンおよび第２マイクロホンを有するマイクロホンアレイと、第１マイクロホンまたは第２マイクロホンを選択する第１選択回路と、第１マイクロホンの複数の第１の音源信号を異なるタイミングで取得し、当該複数の第１の音源信号に応じた複数の第１電圧を保持する第１信号保持回路と、第２マイクロホンの複数の第２の音源信号を異なるタイミングで取得し、当該複数の第２の音源信号に応じた複数の第２電圧を保持する第２信号保持回路と、複数の第１電圧のいずれか一と、複数の第２電圧のいずれか一と、を選択する第２選択回路と、第２選択回路で選択された第１電圧および第２電圧が入力される信号処理回路と、を有し、第１信号保持回路および第２信号保持回路は、それぞれ、第１トランジスタを有し、第１トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有し、第２選択回路は、複数の第１電圧および複数の第２電圧をそれぞれ異なるタイミングで選択することで、複数の第１の音源信号と複数の第２の音源信号のいずれか一を遅延した信号を生成する機能を有する、半導体装置である。
本発明の一態様において、第１トランジスタは、第１選択回路における選択スイッチとして機能する半導体装置が好ましい。
本発明の一態様において、第１信号保持回路および第２信号保持回路は、それぞれ第２トランジスタを有する増幅回路を有し、第２トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する半導体装置が好ましい。
本発明の一態様において、第２選択回路は、第３トランジスタを有し、第３トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する半導体装置が好ましい。
本発明の一態様において、信号処理回路は、差動回路と、積分回路と、コンパレータと、三角波生成回路と、を有し、差動回路は、第１電圧および第２電圧が入力され、積分回路は、差動回路の出力信号が入力され、コンパレータは、積分回路の出力信号および三角波生成回路の出力信号が入力される半導体装置が好ましい。
本発明の一態様において、差動回路は、第４トランジスタを有し、第４トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する半導体装置が好ましい。
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。
本発明の一態様により、複数のマイクロホンの信号を一括してアナログ値の信号として処理することができる、新規な構成の半導体装置を提供することができる。または、大量の演算処理などに起因する、周波数の誤差あるいは非同期などによる誤作動を低減することができる、新規な構成の半導体装置を提供することができる。または、本発明の一態様は、新規な半導体装置等を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１Ａ、図１Ｂは半導体装置の構成を説明する図である。
図２Ａ、図２Ｂは半導体装置の構成を説明する図である。
図３は半導体装置の動作を説明する図である。
図４は半導体装置の動作を説明する図である。
図５Ａ、図５Ｂは半導体装置の動作を説明する図である。
図６は半導体装置の動作を説明する図である。
図７Ａ、図７Ｂ、図７Ｃは半導体装置の構成を説明する図である。
図８Ａ、図８Ｂは半導体装置の構成を説明する図である。
図９Ａ、図９Ｂは半導体装置の構成を説明する図である。
図１０は半導体装置の構成例を示す断面図である。
図１１は半導体装置の構成例を示す断面図である。
図１２Ａ、図１２Ｂ、図１２Ｃはトランジスタの構造例を示す上面図、及び断面図である。
図１３Ａ、図１３Ｂ、図１３Ｃ、図１３Ｄ、図１３Ｅは半導体ウエハおよび電子部品の構成を説明する図である。
図１４Ａ、図１４Ｂ、図１４Ｃは電子機器の構成例を示す図である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
（実施の形態１）
本発明の一態様の半導体装置の構成および動作について、図１乃至図９を用いて説明する。本発明の一態様の半導体装置は、複数のマイクロホンを有するマイクロホンアレイを備え、各マイクロホンに入る音に遅延を与え、目的の方向からの音の位相を揃えることで目的の方向に焦点を合わせることができる音源定位装置としての機能を有する。音源とマイクロホンとの距離の差が音波の飛行時間（Ｔｉｍｅ－Ｏｆ－Ｆｌｉｇｈｔ：ＴｏＦ）の違いとなることを利用して、音源の位置を推定する。
図１Ａに示す半導体装置１００は、マイクロホンアレイ１０、遅延回路２０＿１乃至２０＿Ｎ（Ｎは２以上の自然数）、および信号処理回路３０、を有する。
なお遅延回路２０＿１乃至２０＿Ｎのうち１つを特定する必要があるときは、遅延回路２０の符号を用いて説明し、任意の遅延回路を指すときには遅延回路２０＿１、遅延回路２０＿２などの符号を用いて説明する。他の要素についても同様であり、複数の要素を区別するために、「＿２」、あるいは［１］等の符号が用いられる。
マイクロホンアレイ１０は、複数のマイクロホン１１を有する。マイクロホン１１は、収音した音波を電気信号（音源信号という）に変換可能な機能を有する。各マイクロホン１１で変換された音源信号を音源信号Ｄ１乃至ＤＮとして図示している。
遅延回路２０＿１乃至２０＿Ｎは、マイクロホン１１毎に設けられる。遅延回路２０＿１乃至２０＿Ｎは、それぞれ音源信号Ｄ１乃至ＤＮが与えられる。遅延回路２０＿１乃至２０＿Ｎは、各マイクロホン１１から与えられる音源信号を遅延させた出力信号を生成する機能を有する。遅延回路２０＿１乃至２０＿Ｎはそれぞれ、選択回路２１、複数の信号保持回路２２、選択回路２３を有する。
選択回路２１（第１選択回路ともいう）は、音源信号Ｄ１乃至ＤＮのいずれか一、例えば音源信号Ｄ１を複数の信号保持回路２２に振り分けるデマルチプレクサとしての機能を有する。選択回路２１はスイッチの機能を有し、選択信号Ｗによってオンまたはオフが制御される。選択回路２１は、一例として、ｎチャネル型のトランジスタで構成する。この場合、選択回路２１が有するトランジスタは、選択信号ＷがＨレベルでオンとなり、Ｌレベルでオフとなる。
複数の信号保持回路２２は、音源信号に応じたアナログ電圧を保持し、当該アナログ電圧に応じた電圧を出力する機能を有する。信号保持回路２２は、所定のタイミングの時刻に選択回路２１が有するスイッチをオンにして音源信号をサンプリングすることで、アナログ電圧が書き込まれる。信号保持回路２２へのアナログ電圧の書き込みは、選択信号ＷをＨレベルとすることで制御することができる。また信号保持回路２２でのアナログ電圧の保持は、選択信号ＷをＬレベルとすることで制御することができる。
なお複数の信号保持回路２２にはそれぞれ、異なるタイミングで選択信号ＷをＨレベルとした時刻での音源信号に基づくアナログ電圧が書き込まれ、Ｌレベルとすることで当該アナログ電圧が保持される。すなわち複数の信号保持回路２２ではそれぞれ、マイクロホン１１の音源信号を異なるタイミングで取得し、当該音源信号に応じた電圧を保持することができる。そのため複数の信号保持回路２２では、次々と音源信号のサンプリングを行うことで、マイクロホン１１から出力される音源信号における離散的な値を保持することができる。
また複数の信号保持回路２２は、保持したアナログ電圧を増幅して出力する機能を有する。一例としては、複数の信号保持回路２２はそれぞれソースフォロワ回路を有し、当該ソースフォロワ回路等を介して保持したアナログ電圧に応じた電圧を出力する機能を有する。
選択回路２３（第２選択回路ともいう）は、複数の信号保持回路２２に保持したアナログ電圧のいずれか一を選択して異なるタイミングで出力するマルチプレクサとしての機能を有する。選択回路２３はスイッチの機能を有し、選択信号Ｓによってオンまたはオフが制御される。選択回路２３は、一例として、ｎチャネル型のトランジスタで構成する。この場合、選択回路２３が有するトランジスタは、選択信号ＳがＨレベルでオンとなり、Ｌレベルでオフとなる。
選択回路２３は、遅延回路２０＿１乃至２０＿Ｎごとに設けられ、出力信号Ｑ１１－Ｑ１ｎ乃至ＱＮ１－ＱＮｎを得ることができる。出力信号Ｑ１１－Ｑ１ｎは音源信号Ｄ１に対応する信号であり、遅延回路２０＿１が有する複数の信号保持回路２２に保持したアナログ電圧を順次出力することで得られる離散的な信号である。この出力信号Ｑ１１－Ｑ１ｎは、音源信号Ｄ１を所定の時間だけ遅延させた信号に相当する。出力信号Ｑ２１－Ｑ２ｎ乃至ＱＮ１－ＱＮｎについても同様に、音源信号Ｄ２乃至ＤＮに対応する信号であり、遅延回路２０＿２乃至２０＿Ｎが有する信号保持回路２２に保持したアナログ電圧を順次出力することで得られる離散的な信号である。この出力信号Ｑ２１－Ｑ２ｎ乃至ＱＮ１－ＱＮｎは、音源信号Ｄ２乃至ＤＮを所定の時間だけ遅延させた信号に相当する。つまり選択回路２３では、選択信号Ｓを所定の遅延時間に設定することで、遅延時間が定められた音源信号に応じた出力信号Ｑ１１－Ｑ１ｎ乃至ＱＮ１－ＱＮｎを出力することができる。
遅延回路２０を構成する各トランジスタとしては、特にチャネル形成領域が酸化物半導体を有するトランジスタ（以下、ＯＳトランジスタという）で構成されることが好ましい。本発明の一態様の構成では、ＯＳトランジスタを遅延回路２０が有するトランジスタに用いる構成とすることで、オフ時にソースとドレイン間を流れるリーク電流（以下、オフ電流）が極めて低いことを利用して、音源信号をサンプリングして得られるアナログ電圧を遅延回路２０内の信号保持回路２２に保持させることができる。そのため、アナログ電圧の精度の高い取得を可能にする構成とすることができ、音源信号に基づく音源の推定をより正確に行うことが可能になる。
加えてＯＳトランジスタを用いた信号保持回路２２では、電荷の充電又は放電をすることによってアナログ電圧の書き換えおよび読み出しが可能となるため、実質的に無制限回のアナログ電圧の取得および読み出しが可能である。ＯＳトランジスタを用いた信号保持回路は、磁気メモリあるいは抵抗変化型メモリなどのように原子レベルでの構造変化を伴わないため、書き換え耐性に優れている。またＯＳトランジスタを用いた信号保持回路は、フラッシュメモリのような繰り返し書き換え動作でも電子捕獲中心の増加による不安定性が認められない。
またＯＳトランジスタを用いた信号保持回路は、チャネル形成領域がシリコンを有するトランジスタ（以下、Ｓｉトランジスタ）を用いた回路上などに自由に配置可能であるため、複数の遅延回路を備える構成とした場合であっても、集積化を容易に行うことができる。またＯＳトランジスタは、Ｓｉトランジスタと同様の製造装置を用いて作製することが可能であるため、低コストで作製可能である。
またＯＳトランジスタは、ゲート電極、ソース電極およびドレイン電極に加えて、バックゲート電極を含むと、４端子の半導体素子とすることができる。ゲート電極またはバックゲート電極に与える電圧に応じて、ソースとドレインとの間を流れる信号の入出力が独立制御可能な電気回路網で構成することができる。そのため、ＬＳＩと同一思考で回路設計を行うことができる。加えてＯＳトランジスタは、高温環境下において、Ｓｉトランジスタよりも優れた電気特性を有する。具体的には、１２５℃以上１５０℃以下といった高温下においてもオン電流とオフ電流の比が大きいため、良好なスイッチング動作を行うことができる。
信号処理回路３０は、選択回路２３で選択された出力信号の差を演算し、当該差の積分を演算し、音源信号の位相が揃う遅延時間を見積もる機能を有する。信号処理回路３０は、一例として、差動回路と、積分回路と、コンパレータと、三角波生成回路と、を有する。差動回路は、選択回路２３で選択された、比較する２つの出力信号の電圧が入力される。積分回路は、差動回路の出力信号を積分して得られる値を出力する。コンパレータは、積分回路の出力信号および三角波生成回路の出力信号が入力される。信号処理回路３０は、アナログ値の信号同士を比較して信号処理を行うためＡ／Ｄ変換回路などの占有面積の大きい回路を省略することができ、回路面積の増大を抑制することができる。
図１Ａに示す半導体装置１００は、遅延回路２０を構成する各トランジスタとしてＯＳトランジスタとし、異なるタイミングでサンプリングしたアナログ電圧に応じた電荷を保持する方式とする。ＯＳトランジスタはオフ電流が極めて低いため、一旦保持したアナログ電圧を保持容量の小さいノードであっても保持が可能とできるため、複数の遅延回路を搭載することができる。加えて図１Ａに示す半導体装置１００は、遅延回路２０内に保持した電荷に応じたアナログ電圧を異なるタイミングで読み出すことで離散的な音源信号を出力信号として読み出す方式とする。制御信号Ｓのタイミングを異ならせることで、所望の遅延時間に制御することができる。そのため音源信号をデジタル信号に変換することなく所望の遅延時間に制御することができ、離散化された音源信号の位相を揃える構成とすることができる。
図１Ｂでは、図１Ａで説明した遅延回路２０の具体的な回路構成例について説明する。図１Ｂは、マイクロホン１１から出力される音源信号Ｄ１を２つのノードで保持し、遅延時間の異なる３つの出力信号として出力する遅延回路の構成例である。
図１Ｂは、選択回路２１を構成するトランジスタ１０１、信号保持回路２２を構成するトランジスタ１０１、トランジスタ１０２、およびトランジスタ１０３、並びに選択回路２３を構成するトランジスタ１０４、を図示している。トランジスタ１０１乃至１０４は、ｎチャネル型のトランジスタとし、Ｈレベルの制御信号でオン、Ｌレベルの制御信号でオフとなるスイッチとして機能する。
図１Ｂは、選択信号Ｗとして、選択信号Ｗ１１およびＷ１２を図示している。選択信号Ｗ１１およびＷ１２は、異なるタイミングで音源信号Ｄ１のアナログ電圧をサンプリングするための信号である。
図１Ｂは、選択回路２１でサンプリングされたアナログ電圧を保持するためのノードＦ１１およびＦ１２を図示している。また図１ＢではノードＦ１１およびＦ１２がソースフォロワ回路の入力端子であるトランジスタ１０２のゲートに接続される構成を図示している。またソースフォロワ回路のバイアス電圧ＶＢがトランジスタ１０２のゲートに印加される構成を図示している。なおノードＦ１１およびＦ１２には、容量素子が接続される構成を図示しているが、トランジスタ１０２のゲート容量を十分大きくとるなどの構成とすることで省略することもできる。なお図１Ｂでは、ソースフォロワ回路を構成するトランジスタ１０２およびトランジスタ１０３が接続されるノードをＯ１１，Ｏ１２として図示している。ノードＯ１１，Ｏ１２の電圧は、ノードＦ１１，Ｆ１２のアナログ電圧に相当する。ソースフォロワ回路があることで、後段にある選択回路２３への電荷供給能力を高めることができる。
図１Ｂは、選択回路２３の選択信号Ｓとして、選択信号Ｓ１１乃至Ｓ１ｎ、およびＳ２１乃至Ｓ２ｎを図示している。選択信号Ｓ１１乃至Ｓ１ｎ、およびＳ２１乃至Ｓ２ｎは、サンプリングしたアナログ電圧に相当するノードＯ１１、Ｏ１２の電圧を選択して出力することで、音源信号Ｄ１を所定の期間だけ遅延させた信号に相当する出力信号Ｑ１１乃至Ｑ１ｎである。
次いで図１Ｂに図示する遅延回路２０の動作について、図２乃至図４を参照して説明する。
図２Ａは、図１Ｂにおける動作の理解を容易にするため、音源信号をサンプリングするための選択信号Ｗを選択信号Ｗ１１乃至Ｗ１３とし、保持した複数のアナログ電圧を出力信号Ｑ１１およびＱ１２として読み出すための選択信号Ｓを選択信号Ｓ１１１およびＳ１１２、Ｓ１２１およびＳ１２２、並びにＳ１３１およびＳ１３２、とした遅延回路２０の構成例である。つまり図２Ａに図示する遅延回路２０は、異なる３回のタイミングで音源信号のサンプリングを行って３つのアナログ電圧を取得するとともに、異なる２回のタイミングで遅延時間の異なる２つの出力信号を出力する構成である。また図２Ａでは、ノードＦ１１乃至Ｆ１３およびノードＯ１１乃至Ｏ１３を図示している。
図２Ｂは、図２Ａに示す遅延回路２０に接続された音源信号Ｄ１をサンプリングする動作を説明するためのタイミングチャートである。図２Ｂでは、音源信号Ｄ１の波形とともに、選択信号Ｗ１１乃至Ｗ１３、ノードＦ１１乃至Ｆ１３に書き込まれる電圧について時刻Ｔ１乃至Ｔ４での動作を説明する。なおタイミングチャートを説明する図において、ハッチングを付した期間は、不定状態を表す期間である。
上述したように時刻Ｔ１で選択信号Ｗ１１をＨレベルとし、音源信号Ｄ１の電圧Ｖ１をノードＦ１１に書き込んで音源信号Ｄ１のサンプリングが行われる。
期間Ｔをあけた時刻Ｔ２で選択信号Ｗ１２をＨレベルとし、音源信号Ｄ１の電圧Ｖ２をノードＦ１２に書き込んで音源信号Ｄ１のサンプリングが行われる。なお期間Ｔは短い方が好ましい。音源信号のサンプリング数を多くでき、角度分解能を高めることができる。
時刻Ｔ２で選択信号Ｗ１３をＨレベルとし、音源信号Ｄ１の電圧Ｖ３をノードＦ１３に書き込んで音源信号Ｄ１のサンプリングが行われる。
ノードＦ１１乃至Ｆ１３に保持した電圧Ｖ１乃至Ｖ３は、選択信号Ｗ１１乃至Ｗ１３をＬレベルとすることで保持することができる。初期化する場合は、時刻Ｔ４に示すように定電位の音源信号を与えた状態で選択信号Ｗ１１をＨレベルとすればよい。
図３は、図１Ｂにおける回路の動作の理解を容易にするため、音源信号Ｄ１をサンプリングするための選択信号Ｗを選択信号Ｗ１１乃至Ｗ１３とし、保持した電圧を出力信号Ｑ１１およびＱ１２として読み出すための選択信号Ｓを選択信号Ｓ１１１およびＳ１１２、Ｓ１２１およびＳ１２２、並びにＳ１３１およびＳ１３２、とした遅延回路２０＿１の構成例、および音源信号Ｄ２をサンプリングするための選択信号Ｗを選択信号Ｗ２１乃至Ｗ２３とし、保持した電圧を出力信号Ｑ２１およびＱ２２として読み出すための選択信号Ｓを選択信号Ｓ２１１およびＳ２１２、Ｓ２２１およびＳ２２２、並びにＳ２３１およびＳ２３２、とした遅延回路２０＿２の構成例である。つまり図３に図示する遅延回路２０＿１および２０＿２は、３つのアナログ電圧を取得するとともに、異なる２回のタイミングで遅延時間の異なる２つの出力信号を出力する構成である。また図３では、ノードＦ１１乃至Ｆ１３、ノードＦ２１乃至Ｆ２３、ノードＯ１１乃至Ｏ１３およびノードＯ２１乃至Ｏ２３を図示している。
図４は、図３に示す遅延回路２０＿１のノードＦ１１乃至Ｆ１３に保持された電圧Ｖ１乃至Ｖ３、および遅延回路２０＿２のノードＦ２１乃至Ｆ２３に保持された電圧Ｖ４乃至Ｖ６を出力信号Ｑ１１、Ｑ１２、Ｑ２１、およびＱ２２として読み出す動作を説明するためのタイミングチャートである。また図４では、選択信号Ｓ１１１およびＳ１１２、Ｓ１２１およびＳ１２２、Ｓ１３１およびＳ１３２、Ｓ２１１およびＳ２１２、Ｓ２２１およびＳ２２２、並びにＳ２３１およびＳ２３２によってノードＦ１１乃至Ｆ１３およびノードＦ２１乃至Ｆ２３から読み出される出力信号Ｑ１１、Ｑ１２、Ｑ２１、およびＱ２２について、時刻Ｔ５乃至Ｔ８における動作を説明する。
時刻Ｔ５で選択信号Ｓ１１１をＨレベルとし、ノードＦ１１の電圧Ｖ１に対応する電圧を出力信号Ｑ１１として出力する。また同じ時刻Ｔ５で選択信号Ｓ２１１をＨレベルとし、ノードＦ２１の電圧Ｖ４に対応する電圧を出力信号Ｑ２１として出力する。
時刻Ｔ６で選択信号Ｓ１２１をＨレベルとし、ノードＦ１２の電圧Ｖ２に対応する電圧を出力信号Ｑ１１として出力する。また同じ時刻Ｔ６で選択信号Ｓ１１２をＨレベルとし、ノードＦ１１の電圧Ｖ４に対応する電圧を出力信号Ｑ１２として出力する。また時刻Ｔ６で選択信号Ｓ２２１をＨレベルとし、ノードＦ２２の電圧Ｖ５に対応する電圧を出力信号Ｑ２１として出力する。また同じ時刻Ｔ６で選択信号Ｓ２１２をＨレベルとし、ノードＦ２１の電圧Ｖ４に対応する電圧を出力信号Ｑ２２として出力する。
時刻Ｔ７で選択信号Ｓ１３１をＨレベルとし、ノードＦ１３の電圧Ｖ３に対応する電圧を出力信号Ｑ１１として出力する。また同じ時刻Ｔ７で選択信号Ｓ１２２をＨレベルとし、ノードＦ１２の電圧Ｖ５に対応する電圧を出力信号Ｑ１２として出力する。また時刻Ｔ７で選択信号Ｓ２３１をＨレベルとし、ノードＦ２３の電圧Ｖ６に対応する電圧を出力信号Ｑ２１として出力する。また同じ時刻Ｔ７で選択信号Ｓ２２２をＨレベルとし、ノードＦ２２の電圧Ｖ５に対応する電圧を出力信号Ｑ２２として出力する。
時刻Ｔ８で選択信号Ｓ１３２をＨレベルとし、ノードＦ１３の電圧Ｖ３に対応する電圧を出力信号Ｑ１２として出力する。また同じ時刻Ｔ８で選択信号Ｓ２３２をＨレベルとし、ノードＦ２３の電圧Ｖ６に対応する電圧を出力信号Ｑ２２として出力する。
図４に示すように出力信号Ｑ１２は、出力信号Ｑ１１を遅延させた信号として得ることができる。同様に出力信号Ｑ２２は、出力信号Ｑ２１を遅延させた信号として得ることができる。選択信号Ｓのタイミングを制御することで任意の遅延期間で、信号保持回路に保持した信号を遅延させて出力することができる。そのため、例えば遅延回路２０＿１と遅延回路２０＿２とで、音源とマイクロホンとの距離が異なる場合に、遅延期間を切り替えていくことで音源信号の位相を揃えることができ、音源の方向を推定することができる。
図５Ａは、上記説明した遅延期間を切り替えることで、音源信号に対応する出力信号の位相を揃え、音源の方向を推定する技術を説明するための模式図である。
図５Ａでは、音源４０の他、マイクロホンアレイの一部として、マイクロホン１１＿１、１１＿２を図示している。なお図５Ａでは、説明のため、音源４０とマイクロホン１１＿１との距離を１ｍとし、マイクロホン１１＿１とマイクロホン１１＿２との距離を０．５ｍとする。そのため、音源４０からマイクロホン１１＿２への距離は、およそ１．１２ｍとなる。従って音源４０からマイクロホン１１＿２への音の到達は、音速を３４０ｍ／ｓと見積もると、音源４０からマイクロホン１１＿１への音の到達に比べて、およそ０．３５ｍｓの期間だけ遅延することになる。
図５Ｂでは、図５Ａに示す模式図において、遅延回路２０＿１、２０＿２を経て得られる音源信号を遅延させた出力信号Ｑ１１乃至Ｑ１３、およびＱ２１乃至Ｑ２３を可視化した図である。図５Ｂに図示するように遅延回路２０＿１、２０＿２では、遅延期間なし（０ｍｓ）、遅延期間あり（０．３５ｍｓ）、遅延期間あり（０．７ｍｓ）と設定した遅延回路で出力信号を遅延させている。
図５Ｂに図示するように、遅延期間なし（０ｍｓ）では、マイクロホン１１＿１と１１＿２とで音の到達時刻に差があるため、遅延回路２０＿１、２０＿２の双方から出力される出力信号は一致しない（時刻ｔ１）。一方、遅延回路２０＿１で遅延期間あり（０．３５ｍｓ）、遅延回路２０＿２から出力される遅延期間なしの出力信号と一致する（時刻ｔ２）。時刻ｔ３、ｔ４で得られる出力信号についても一致する。異なる遅延回路を経た出力信号同士を比較することで、出力信号の位相の一致または不一致を判定し、音源の推定に利用することができる。
図５Ａ、図５Ｂの模式図に示すようにサンプリングした音源信号に基づく出力信号を遅延させ、当該出力信号同士を比較する。そのため、目的の方向からの音の位相の遅延期間を見積もることでき、遅延時間から音源までの距離の差を算出することで、目的の方向に焦点を合わせることができる音源定位装置としての機能させることができる。
次いで図６では、信号処理回路３０の具体的な構成例について図示する。図６に図示する信号処理回路３０は、差動回路３１＿１乃至３１＿９、積分回路３２＿１乃至３２＿９、コンパレータ３３＿１乃至３３＿９、三角波生成回路３４、および演算回路３５を有する。
差動回路３１＿１乃至３１＿９は、各遅延回路（図６の例では、遅延回路２０＿１、２０＿２）から出力される出力信号（図６の例では、出力信号Ｑ１１乃至Ｑ１３、およびＱ２１乃至Ｑ２３）の各出力信号の差を演算する。積分回路３２＿１乃至３２＿９、は、各差動回路３１＿１乃至３１＿９の出力信号が入力され、当該出力信号を積分する。コンパレータ３３＿１乃至３３＿９は、三角波生成回路３４から出力される三角波と、積分回路３２＿１乃至３２＿９の出力信号と、が入力され、電圧を比較する。演算回路３５は、コンパレータ３３＿１乃至３３＿９の出力信号が入力され、音源信号の位相を揃えるための遅延時間を見積もることで、遅延時間から音源までの距離の差に対応する出力信号ＯＵＴを得ることができる。
信号処理回路３０を構成する回路の具体例について図７Ａ乃至図７Ｃを参照して説明する。図７Ａは、図６で図示する信号処理回路３０の一段分の構成を抜き出したブロック図である。図７Ａでは、一例として、出力信号Ｑ１、Ｑ２が入力される差動回路３１、積分回路３２、コンパレータ３３、三角波生成回路３４を図示している。
差動回路３１の構成例について、図７Ｂに示す。差動回路３１は、一例として、抵抗素子５１、５２、およびトランジスタ５３、５４、５５を有する。トランジスタ５３のゲートには、非反転入力端子が接続される。トランジスタ５４のゲートには、反転入力端子が接続される。トランジスタ５５のゲートには、バイアス電圧Ｖｂｉａｓを与える配線が接続される。トランジスタ５４のドレイン端子側には、差動回路３１の出力端子ＯＵＴが設けられる。
積分回路３２の構成例について、図７Ｃに示す。積分回路３２は、一例として、ダイオード６１、抵抗素子６２、オペアンプ６３、容量素子６４、およびスイッチ６５を有する。ダイオード６１の入力端子に差動回路３１の出力信号が与えられる。オペアンプの出力端子には、積分回路３２の出力端子ＯＵＴが設けられる。
図８Ａ、図８Ｂには、上述した遅延回路２０の各トランジスタに適用可能な回路構成の変形例を示す。
図１Ｂ、図２Ａ等において、トランジスタ１０１乃至１０４は、バックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したがこれに限らない。例えば、図８Ａに図示する遅延回路２０Ａのように、バックゲート電極を有するトランジスタ１０１Ａ乃至１０４Ａとしてもよい。図８Ａの構成とすることで、トランジスタ１０１Ａ乃至１０４Ａの状態を外部より制御しやすくすることができる。
図１Ｂ、図２Ａ等において、トランジスタ１０１乃至１０４は、バックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したがこれに限らない。例えば、図８Ｂに図示する遅延回路２０Ｂのように、ゲート電極に接続されたバックゲート電極を有するトランジスタ１０１Ｂ乃至１０４Ｂとしてもよい。図８Ｂの構成とすることで、トランジスタ１０１Ｂ乃至１０４Ｂを流れる電流量を増やすことができる。
図９Ａ、図９Ｂには、上述した差動回路３１の各トランジスタに適用可能な回路構成の変形例を示す。
図７Ｂにおいて、トランジスタ５３乃至５５は、バックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したがこれに限らない。例えば、図９Ａに図示する差動回路３１Ａのように、バックゲート電極を有するトランジスタ５３Ａ乃至５５Ａとしてもよい。図９Ａの構成とすることで、トランジスタ５３Ａ乃至５５５Ａの状態を外部より制御しやすくすることができる。
図７Ｂにおいて、トランジスタ５３乃至５５は、バックゲート電極がないトップゲート構造またはボトムゲート構造のトランジスタとして図示したがこれに限らない。例えば、図９Ｂに図示する差動回路３１Ｂのように、ゲート電極に接続されたバックゲート電極を有するトランジスタ５３Ｂ乃至５５Ｂとしてもよい。図９Ｂの構成とすることで、トランジスタ５３Ｂ乃至５５Ｂを流れる電流量を増やすことができる。
以上説明した本発明の一態様の半導体装置は、複数のマイクロホンの信号を一括してアナログ値の信号として保持するとともに、遅延させた信号を出力することができる。またアナログ電圧のまま、信号処理を行う構成とすることができるため、Ａ／Ｄ変換回路を削減可能な構成とすることができ、大量の演算処理などに起因する、周波数の誤差あるいは非同期などによる誤作動を低減することができる。なお本発明の一態様の半導体装置は、特定の音がどの方向から発せられているかを同定する音源定位の技術への適用に限らず、受信する信号の位相差から状態を推定する技術に適用することも可能である。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置の構成に適用可能なトランジスタの構成、具体的には異なる電気特性を有するトランジスタを積層して設ける構成について説明する。特に本実施の形態では、半導体装置を構成する遅延回路が有する各トランジスタの構成について説明する。当該構成とすることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層して設けることで、半導体装置の集積度を高めることができる。
図１０に示す半導体装置は、トランジスタ３００と、トランジスタ５００と、容量素子６００と、を有している。図１２Ａはトランジスタ５００のチャネル長方向の断面図であり、図１２Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図１２Ｃはトランジスタ３００のチャネル幅方向の断面図である。
トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が小さいため、これを半導体装置が有するＯＳトランジスタに用いることにより、長期にわたり書き込んだデータ電圧あるいは電荷を保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
本実施の形態で説明する半導体装置は、図１０に示すようにトランジスタ３００、トランジスタ５００、容量素子６００を有する。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００はトランジスタ３００、及びトランジスタ５００の上方に設けられている。なお、容量素子６００は、メモリ回路ＭＣにおける容量素子Ｃｓなどとすることができる。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。なお、トランジスタ３００は、例えば、上記実施の形態におけるバッファ回路１７が有するトランジスタ等に適用することができる。
トランジスタ３００は、図１２Ｃに示すように、半導体領域３１３の上面及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域３１４ａ、及び低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、又はホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図１０に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路（ｎチャネル型トランジスタのみ、などと同極性のトランジスタを意味する）とする場合、図１１に示すとおり、トランジスタ３００の構成を、酸化物半導体を用いているトランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、又はトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には容量素子６００、又はトランジスタ５００と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図１０において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図１０において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図１０において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図１０において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０、及び絶縁体５１４には、例えば、基板３１１、又はトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、導電体５１８、及びトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５１８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体５１０、及び絶縁体５１４と接する領域の導電体５１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ５００が設けられている。
図１２Ａ、図１２Ｂに示すように、トランジスタ５００は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
また、図１２Ａ、図１２Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４が配置されることが好ましい。また、図１２Ａ、図１２Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１２Ａ、図１２Ｂに示すように、絶縁体５８０、導電体５６０、及び絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃをまとめて酸化物５３０という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図１０、図１２Ａに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、及び導電体５６０と、重なるように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０５は、必ずしも設けなくともよい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５２０、絶縁体５２２、絶縁体５２４、及び絶縁体５５０は、第２のゲート絶縁膜としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、及び酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０や、絶縁体５２６を得ることができる。
なお、図１２Ａ、図１２Ｂのトランジスタ５００では、３層の積層構造からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、又は４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、酸化物５３０として適用できるＩｎ－Ｍ－Ｚｎ酸化物は、ＣＡＡＣ－ＯＳ、ＣＡＣ－ＯＳであることが好ましい。また、酸化物５３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
酸化物５３０においてチャネル形成領域にとして機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、窒化タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
また、図１２Ａでは、導電体５４２ａ、及び導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
また、図１２Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア密度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコン又は窒化シリコンなども用いることができる。
特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、及び側面）に接して配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
なお、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第１のゲート電極として機能する導電体５６０は、図１２Ａ、図１２Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水又は水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａ及び導電体５４０ｂは、後述する導電体５４６、及び導電体５４８と同様の構成である。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８等が埋め込まれている。
導電体５４６、及び導電体５４８は、容量素子６００、トランジスタ５００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
また、導電体５４６、及び導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、又は配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、及び導電体６１０は、同時に形成することができる。
導電体６１２、及び導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図１０では、導電体６１２、及び導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６２０、及び絶縁体６３０上には、絶縁体６４０が設けられている。絶縁体６４０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６４０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。
（実施の形態３）
本実施の形態では、半導体装置の一例として、ＩＣチップ、電子部品、電子機器等について説明する。
＜電子部品の作製方法例＞
図１３Ａは、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。以下述べる電子部品は、半導体装置を構成する遅延回路が有する各トランジスタを備えた電子部品に相当する。
トランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。後工程については、図１３Ａに示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳＴ７１）した後、基板の裏面を研削する。この段階で基板を薄膜化して、前工程での基板の反り等を低減し、部品の小型化を図る。次に、基板を複数のチップに分離するダイシング工程を行う（ステップＳＴ７２）。
図１３Ｂは、ダイシング工程が行われる前の半導体ウエハ７１００の上面図である。図１３Ｃは、図１３Ｂの部分拡大図である。半導体ウエハ７１００には、複数の回路領域７１０２が設けられている。回路領域７１０２には、本発明の形態に係る半導体装置が設けられている。
複数の回路領域７１０２は、それぞれが分離領域７１０４に囲まれている。分離領域７１０４と重なる位置に分離線（「ダイシングライン」ともいう。）７１０６が設定される。ダイシング工程ＳＴ７２では、分離線７１０６に沿って半導体ウエハ７１００切断することで、回路領域７１０２を含むチップ７１１０を半導体ウエハ７１００から切り出す。図１３Ｄにチップ７１１０の拡大図を示す。
分離領域７１０４に導電層や半導体層を設けてもよい。分離領域７１０４に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１０４に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
ステップＳＴ７２を行った後、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳＴ７３）。ダイボンディング工程におけるチップとリードフレームとの接着方法は製品に適した方法を選択すればよい。例えば、接着は樹脂やテープによって行えばよい。ダイボンディング工程は、インターポーザ上にチップを搭載し接合してもよい。ワイヤーボンディング工程で、リードフレームのリードとチップ上の電極とを金属の細線（ワイヤー）で電気的に接続する（ステップＳＴ７４）。金属の細線には、銀線や金線を用いることができる。ワイヤーボンディングは、ボールボンディングとウェッジボンディングの何れでもよい。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳＴ７５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。リードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳＴ７６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。パッケージの表面に印字処理（マーキング）を施す（ステップＳＴ７７）。検査工程（ステップＳＴ７８）を経て、電子部品が完成する（ステップＳＴ７９）。
完成した電子部品の斜視模式図を図１３Ｅに示す。図１３Ｅでは、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図１３Ｅに示すように、電子部品７０００は、リード７００１及びチップ７１１０を有する。
電子部品７０００は、例えばプリント基板７００２に実装される。このような電子部品７０００が複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子機器に搭載することができる。完成した回路基板７００４は、電子機器等の内部に設けられる。
電子部品７０００は、デジタル信号処理、ソフトウェア無線、アビオニクス（通信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器）、ＡＳＩＣのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティクス（生物情報科学）、機械装置のエミュレータ、および電波天文学における電波望遠鏡等、幅広い分野の電子機器の電子部品（ＩＣチップ）に適用することが可能である。このような電子機器としては、カメラ（ビデオカメラ、デジタルスチルカメラ等）、表示装置、パーソナルコンピュータ（ＰＣ）、携帯電話、携帯型を含むゲーム機、携帯型情報端末（スマートフォン、タブレット型情報端末など）、電子書籍端末、ウエアラブル型情報端末（時計型、ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブレスレット型、ネックレス型等）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、家庭用電化製品などが挙げられる。
＜電子機器への適用例＞
次いで、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、移動体、構造体などの電子機器あるいは筐体に、上述の電子部品を適用する場合について説明する。
図１４Ａには、テレビジョン装置９１０を図示しており、筐体９２１、表示部９２２、スタンド９２３などで構成されている。筐体９２１には、先の実施の形態に示す半導体装置１００が設けられている。
図１４Ｂは、移動体の一例である自動車９２０の内部の構成について図示しており、車体内部の構成として、ピラー９３１と、ダッシュボード９３２と、ハンドル９３３等を図示している。ピラー９３１、ダッシュボード９３２、ハンドル９３３には、先の実施の形態に示す半導体装置１００を設けることができる。
図１４Ｃは、開閉ドア９４１および支柱９４２などの構造体を図示したものである。開閉ドア９４１および支柱９４２には、先の実施の形態に示す半導体装置１００が設けられている。
以上のように本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置１００を設ける構成としている。そのため、ユーザ等の発する音を音源として特定し、特定した音源の位置に基づいたアプリケーションの起動などを行うことが可能となる。
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
本明細書等において、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
Ｄ１：音源信号、Ｄ２：音源信号、ＤＮ：音源信号、Ｆ１１：ノード、Ｆ１２：ノード、Ｆ１３：ノード、Ｆ２１：ノード、Ｆ２２：ノード、Ｆ２３：ノード、Ｏ１１：ノード、Ｏ１３：ノード、Ｏ２１：ノード、Ｏ２３：ノード、Ｑ１：出力信号、Ｑ１ｎ：出力信号、Ｑ１１：出力信号、Ｑ１１－Ｑ１ｎ：出力信号、Ｑ１２：出力信号、Ｑ１３：出力信号、Ｑ２１：出力信号、Ｑ２１－Ｑ２ｎ：出力信号、Ｑ２２：出力信号、ＱＮ１－ＱＮｎ：出力信号、Ｓ１ｎ：選択信号、Ｓ１１：選択信号、Ｓ１１１：選択信号、Ｓ２１１：選択信号、ＳＴ７２：ダイシング工程、ｔ１：時刻、ｔ２：時刻、ｔ３：時刻、Ｔ１：時刻、Ｔ２：時刻、Ｔ４：時刻、Ｔ５：時刻、Ｔ６：時刻、Ｔ７：時刻、Ｔ８：時刻、Ｗ１１：選択信号、Ｗ１２：選択信号、Ｗ１３：選択信号、Ｗ２１：選択信号、Ｗ２３：選択信号、Ｗ１１１：選択信号、Ｗ１１２：選択信号、Ｗ１２１：選択信号、Ｗ１２２：選択信号、Ｗ１３１：選択信号、Ｗ１３２：選択信号、Ｗ２１１：選択信号、Ｗ２１２：選択信号、Ｗ２２１：選択信号、Ｗ２２２：選択信号、Ｗ２３１：選択信号、Ｗ２３２：選択信号、１０：マイクロホンアレイ、１１：マイクロホン、１１＿１：マイクロホン、１１＿２：マイクロホン、１７：バッファ回路、２０：遅延回路、２０＿Ｎ：遅延回路、２０＿１：遅延回路、２０＿２：遅延回路、２０Ａ：遅延回路、２０Ｂ：遅延回路、２１：選択回路、２２：信号保持回路、２３：選択回路、３０：信号処理回路、３１：差動回路、３１＿１：差動回路、３１＿９：差動回路、３１Ａ：差動回路、３１Ｂ：差動回路、３２：積分回路、３２＿１：積分回路、３２＿９：積分回路、３３：コンパレータ、３３＿１：コンパレータ、３３＿９：コンパレータ、３４：三角波生成回路、３５：演算回路、４０：音源、５１：抵抗素子、５２：抵抗素子、５３：トランジスタ、５３Ａ：トランジスタ、５３Ｂ：トランジスタ、５４：トランジスタ、５５：トランジスタ、５５Ａ：トランジスタ、５５Ｂ：トランジスタ、６１：ダイオード、６２：抵抗素子、６３：オペアンプ、６４：容量素子、６５：スイッチ、１００：半導体装置、１０１：トランジスタ、１０１Ａ：トランジスタ、１０１Ｂ：トランジスタ、１０２：トランジスタ、１０３：トランジスタ、１０４：トランジスタ、１０４Ａ：トランジスタ、１０４Ｂ：トランジスタ、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５０５：導電体、５１０：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５２６：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５４０ａ：導電体、５４０ｂ：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４６：導電体、５４８：導電体、５５０：絶縁体、５５５Ａ：トランジスタ、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量素子、６１０：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６４０：絶縁体、９１０：テレビジョン装置、９２０：自動車、９２１：筐体、９２２：表示部、９２３：スタンド、９３１：ピラー、９３２：ダッシュボード、９３３：ハンドル、９４１：開閉ドア、９４２：支柱、７０００：電子部品、７００１：リード、７００２：プリント基板、７００４：回路基板、７１００：半導体ウエハ、７１０２：回路領域、７１０４：分離領域、７１０６：分離線、７１１０：チップ

Claims (6)

  1. 第１マイクロホンおよび第２マイクロホンを有するマイクロホンアレイと、
    前記第１マイクロホンまたは前記第２マイクロホンを選択する第１選択回路と、
    前記第１マイクロホンの複数の第１音源信号を異なるタイミングで取得し、前記複数の第１音源信号に応じた複数の第１電圧を保持する第１信号保持回路と、
    前記第２マイクロホンの複数の第２音源信号を異なるタイミングで取得し、前記複数の第２音源信号に応じた複数の第２電圧を保持する第２信号保持回路と、
    前記複数の第１電圧のいずれか一と、前記複数の第２電圧のいずれか一と、を選択する第２選択回路と、
    前記第２選択回路で選択された前記第１電圧および前記第２電圧が入力される信号処理回路と、を有し、
    前記第１信号保持回路および前記第２信号保持回路は、それぞれ、第１トランジスタを有し、
    前記第１トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有し、
    前記第２選択回路は、前記複数の第１電圧および前記複数の第２電圧をそれぞれ異なるタイミングで選択することで、前記複数の第１音源信号と前記複数の第２音源信号のいずれか一を遅延した信号を生成する機能を有する、半導体装置。
  2. 請求項１において、
    前記第１トランジスタは、前記第１選択回路における選択スイッチとして機能する半導体装置。
  3. 請求項１または２において、
    前記第１信号保持回路および前記第２信号保持回路は、それぞれ第２トランジスタを有する増幅回路を有し、
    前記第２トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記第２選択回路は、第３トランジスタを有し、
    前記第３トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記信号処理回路は、差動回路と、積分回路と、コンパレータと、三角波生成回路と、を有し、
    前記差動回路は、前記第１電圧および前記第２電圧が入力され、
    前記積分回路は、前記差動回路の出力信号が入力され、
    前記コンパレータは、前記積分回路の出力信号および前記三角波生成回路の出力信号が入力される半導体装置。
  6. 請求項５において、
    前記差動回路は、第４トランジスタを有し、
    前記第４トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する半導体装置。
JP2020539159A 2018-08-31 2019-08-23 半導体装置 Active JP7337812B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018162358 2018-08-31
JP2018162358 2018-08-31
PCT/IB2019/057096 WO2020044183A1 (ja) 2018-08-31 2019-08-23 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020044183A1 JPWO2020044183A1 (ja) 2021-09-24
JP7337812B2 true JP7337812B2 (ja) 2023-09-04

Family

ID=69645053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020539159A Active JP7337812B2 (ja) 2018-08-31 2019-08-23 半導体装置

Country Status (5)

Country Link
US (1) US11510002B2 (ja)
JP (1) JP7337812B2 (ja)
KR (1) KR20210052442A (ja)
CN (1) CN112602334B (ja)
WO (1) WO2020044183A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11689850B2 (en) 2018-10-11 2023-06-27 Semiconductor Energy Laboratory Co., Ltd. Sound source separation device, semiconductor device, and electronic device
US11476862B2 (en) 2018-10-18 2022-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including signal holding circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001236092A (ja) 2000-02-23 2001-08-31 Nec Corp 話者方向検出回路及びそれに用いる話者方向検出方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2982766B2 (ja) * 1997-11-05 1999-11-29 日本電気株式会社 音源方向推定方法及びその装置
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
WO2012029638A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9148733B2 (en) 2012-12-28 2015-09-29 Gn Resound A/S Hearing aid with improved localization
US9338561B2 (en) 2012-12-28 2016-05-10 Gn Resound A/S Hearing aid with improved localization
JP6666105B2 (ja) 2015-10-13 2020-03-13 ラピスセミコンダクタ株式会社 半導体装置および選択回路
US10020336B2 (en) * 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
GB2566978A (en) * 2017-09-29 2019-04-03 Nokia Technologies Oy Processing audio signals

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001236092A (ja) 2000-02-23 2001-08-31 Nec Corp 話者方向検出回路及びそれに用いる話者方向検出方法

Also Published As

Publication number Publication date
KR20210052442A (ko) 2021-05-10
US20210297775A1 (en) 2021-09-23
CN112602334A (zh) 2021-04-02
CN112602334B (zh) 2022-09-13
WO2020044183A1 (ja) 2020-03-05
US11510002B2 (en) 2022-11-22
JPWO2020044183A1 (ja) 2021-09-24

Similar Documents

Publication Publication Date Title
TW201803131A (zh) 半導體裝置、半導體晶圓及電子裝置
JP7221215B2 (ja) 記憶装置
KR20210142695A (ko) 반도체 장치
JP7337812B2 (ja) 半導体装置
CN112805764A (zh) 车辆警报装置
KR20200138305A (ko) 기억 장치 및 전자 기기
JP7464529B2 (ja) 音源分離装置、半導体装置、および、電子機器
JP7092592B2 (ja) 半導体装置、半導体ウエハ、および電子機器
WO2020225640A1 (ja) 半導体装置
JP7083727B2 (ja) 半導体装置
JP7374917B2 (ja) 運転者警告システム
KR20210127721A (ko) 반도체 장치 및 상기 반도체 장치를 가지는 전기 기기
JP7273054B2 (ja) 半導体装置
CN112840208B (zh) 测定装置
JP7163065B2 (ja) 半導体装置及び電子機器
JP7467430B2 (ja) 記憶装置
JP7344904B2 (ja) 半導体装置
CN115885472A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230823

R150 Certificate of patent or registration of utility model

Ref document number: 7337812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150