CN115885472A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115885472A
CN115885472A CN202180046435.8A CN202180046435A CN115885472A CN 115885472 A CN115885472 A CN 115885472A CN 202180046435 A CN202180046435 A CN 202180046435A CN 115885472 A CN115885472 A CN 115885472A
Authority
CN
China
Prior art keywords
transistor
insulator
oxide
terminal
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180046435.8A
Other languages
English (en)
Inventor
广濑丈也
米田诚一
根来雄介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN115885472A publication Critical patent/CN115885472A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Engineering (AREA)

Abstract

提供一种功耗得到降低的半导体装置。一种包括差动电路和锁存电路的半导体装置，其中差动电路包括在沟道形成区域含有氧化物半导体的晶体管，锁存电路包括在沟道形成区域含有单体半导体或化合物半导体的晶体管。差动电路与锁存电路具有彼此重叠的区域。

Description

半导体装置
技术领域
本发明的一个方式涉及一种半导体装置。
本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
更具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。本发明的一个方式不限定于上述技术领域。
背景技术
已知将两个模拟信号或者一个模拟信号与参考信号的比较结果以High或Low的2值数据的方式输出的比较器。作为比较器，已知有连续型比较器和同步型(动态型)比较器。连续型比较器在待机期间中也有电流流过。同步型比较器通过在预充电期间和评估期间之间切换来进行工作，仅在需要时流过电流。因此，同步型比较器比连续型比较器功耗小。
另外，比较器还被用于将模拟信息(也称为“模拟信号”)转换为数字信息(也称为“数字信号”)的模拟-数字转换电路(ADC：Analog-to-Digital Converter)等。
比较器等半导体装置采用以Si(硅)等单种元素为主要成分的单体半导体、以Ga(镓)和As(砷)等多种元素为主要成分的化合物半导体等制造。近年来，作为金属氧化物之一的氧化物半导体备受关注。
在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis alignedcrystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1及非专利文献2)。
非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。
[先行技术文献]
[非专利文献]
[非专利文献1]S.Yamazaki et al.，“SID Symposium Digest of TechnicalPapers”，2012，volume 43，issue 1，p.183-186
[非专利文献2]S.Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10
发明内容
发明所要解决的技术问题
需要进一步降低比较器等半导体装置的功耗。Si工艺中由于微型化导致泄漏电流容易增加而难以降低功耗。另外，泄漏电流的增加容易导致输入数据的保持期间变短等问题。另外，当因微型化而电源电压变小时，还需要缩小输入到半导体装置的信号的振幅。输入电压的振幅较小会导致使用比较器的ADC的分辨率下降。
本发明的一个方式的目的之一是提供一种功耗得到降低的半导体装置等。此外，本发明的一个方式的目的之一是提供一种可靠性良好的半导体装置等。此外，本发明的一个方式的目的之一是提供一种占有面积缩小的半导体装置等。此外，本发明的一个方式的目的之一是提供一种新颖的半导体装置等。
注意，这些目的的记载并不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。注意，可以从说明书、附图、权利要求书等的记载得知并抽出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种包括差动电路及锁存电路的半导体装置，其中，差动电路包括在沟道形成区域含有氧化物半导体的晶体管，锁存电路包括在沟道形成区域含有单体半导体或化合物半导体的晶体管，并且，差动电路与锁存电路具有彼此重叠的区域。
另外，本发明的另一个方式是一种包括差动电路及锁存电路的半导体装置，其中，差动电路包括第一至第五晶体管，锁存电路包括第六至第十二晶体管，第一至第五晶体管都在沟道形成区域含有氧化物半导体，并且，第六至第十二晶体管都在沟道形成区域含有单体半导体或化合物半导体。
另外，本发明的另一个方式是一种包括差动电路及锁存电路的半导体装置，其中，差动电路包括第一至第五晶体管，锁存电路包括第六至第十二晶体管，第一至第五晶体管、第十一晶体管及第十二晶体管都在沟道形成区域含有氧化物半导体，并且，第六至第十晶体管都在沟道形成区域含有单体半导体或化合物半导体。
另外，例如，第一晶体管的源极和漏极中的一个与第一端子电连接，第一晶体管的源极和漏极中的另一个与第三晶体管的源极和漏极中的一个电连接，第二晶体管的源极和漏极中的一个与第一端子电连接，第二晶体管的源极和漏极中的另一个与第四晶体管的源极和漏极中的一个电连接，第三晶体管的源极和漏极中的另一个及第四晶体管的源极和漏极中的另一个与第五晶体管的源极和漏极中的一个电连接，第一晶体管的栅极及第二晶体管的栅极与第二端子电连接，第三晶体管的栅极与第三端子电连接，第四晶体管的栅极与第四端子电连接，第五晶体管的栅极与第五端子电连接，并且第五晶体管的源极和漏极中的另一个与第六端子电连接。
另外，例如，第六晶体管的源极和漏极中的一个与第七端子电连接，第六晶体管的源极和漏极中的另一个与第七晶体管的源极和漏极中的一个电连接，第七晶体管的源极和漏极中的另一个与第九晶体管的源极和漏极中的一个电连接，第八晶体管的源极和漏极中的一个与第六晶体管的源极和漏极中的另一个电连接，第六晶体管的栅极与第八端子电连接，第八晶体管的源极和漏极中的另一个与第十晶体管的源极和漏极中的一个电连接，第七晶体管及第九晶体管的每一个的栅极都与第十晶体管的源极和漏极中的一个电连接，第八晶体管及第十晶体管的每一个的栅极都与第九晶体管的源极和漏极中的一个电连接，第十一晶体管的源极和漏极中的一个与第九端子及第九晶体管的源极和漏极中的一个电连接，第十二晶体管的源极和漏极中的一个与第十端子及第十晶体管的源极和漏极中的一个电连接，第九晶体管、第十晶体管、第十一晶体管及第十二晶体管的每一个的源极和漏极中的另一个都与第十一端子电连接，第十一晶体管的栅极与第三晶体管的源极和漏极中的一个电连接，并且第十二晶体管的栅极与第四晶体管的源极和漏极中的一个电连接。
优选氧化物半导体包含铟和锌之中的至少一个。单体半导体例如可以举出硅。化合物半导体例如可以举出氮化镓。
发明效果
根据本发明的一个方式可以提供一种功耗得到降低的半导体装置等。此外，可以提供一种可靠性良好的半导体装置等。此外，可以提供一种占有面积缩小的半导体装置等。此外，可以提供一种新颖的半导体装置等。
注意，这些效果的记载并不妨碍其他效果的存在。注意，本发明的一个方式并不需要具有所有上述效果。注意，可以从说明书、附图、权利要求书等的记载得知并抽出上述以外的效果。
附图说明
图1A是半导体装置的电路图。图1B是半导体装置的示意性立体图。
图2A是半导体装置的电路图。图2B是半导体装置的示意性立体图。
图3A及图3B是根据本发明的一个方式的电路图。
图4A及图4B是根据本发明的一个方式的电路图。
图5是根据本发明的一个方式的电路图。
图6A及图6B是根据本发明的一个方式的电路图。
图7A及图7B是根据本发明的一个方式的电路图。
图8是说明半导体装置的工作例子的时序图。
图9A及图9B是说明半导体装置的工作例子的图。
图10是说明半导体装置的工作例子的图。
图11A是说明半导体装置的结构例子的方框图。图11B是说明半导体装置的工作例子的时序图。
图12A至图12C是示出半导体装置的结构例子的图。
图13A至图13D是示出采样保持电路的结构例子的图。
图14是示出半导体装置的结构例子的图。
图15A至图15C是示出晶体管的结构例子的图。
图16A至图16C是示出晶体管的结构例子的图。
图17A是说明结晶结构的分类的图，图17B是说明结晶性IGZO的XRD谱的图，图17C是说明结晶性IGZO的纳米束电子衍射图案的图。
图18A是示出电子构件的制造方法例的流程图，图18B是半导体晶片的俯视图，图18C是半导体晶片的一部分被放大的图，图18D是芯片的示意图，图18E是示出电子构件的结构例子的立体示意图。
图19A至图19J是示出电子设备的一个例子的图。
具体实施方式
下面，对本发明的实施方式进行说明。注意，本发明的一个方式不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明的一个方式不应该被解释为仅局限在以下所示的实施方式所记载的内容中。
在本说明书等中，半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。此外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。此外，存储装置、显示装置、发光装置、照明装置、电光装置、通信装置以及电子设备等本身是半导体装置，或者有时包括半导体装置。
此外，在本说明书等中，当记载为“X与Y连接”时，表示在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系，例如其他的连接关系也在附图或文中所记载的范围内记载。X和Y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
作为X和Y电连接的情况的一个例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示器件、发光器件、负载等)。此外，开关具有控制开启或关闭的功能。换言之，通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
作为X与Y在功能上连接的情况的一个例子，可以在X与Y之间连接有一个以上的能够在功能上连接X与Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，就可以说X与Y在功能上是连接着的。
例如，可以表达为“X、Y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者，可以表达为“晶体管的源极(或第一端子等)与X电连接，晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者，可以表达为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置”。通过使用与这种例子同样的表达方法规定电路结构中的连接顺序，可以区分晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意，这种表达方法是一个例子，不局限于上述表达方法。在此，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
此外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
此外，在本说明书等中，“电阻器”例如包括具有高于0Ω的电阻值的电路元件、布线等。因此，在本说明书等中，“电阻器”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、电感器等。因此，“电阻器”的词句也可以称为“电阻”、“负载”、“具有电阻值的区域”等的词句，与此相反，“电阻”、“负载”、“具有电阻值的区域”的词句也可以称为“电阻器”等的词句。作为电阻值，例如优选为1mΩ以上且10Ω以下，更优选为5mΩ以上且5Ω以下，进一步优选为10mΩ以上且1Ω以下。此外，例如也可以为1Ω以上且1×109Ω以下。
在本说明书等中，“电容器”例如可以包括具有高于0F的静电电容值的电路元件、具有高于0F的静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此，在本说明书等中，“电容器”除包括具有一对电极及在该电极之间的介电体的电路元件外还包括产生在布线和布线之间的寄生电容、产生在晶体管的源极和漏极中的一个与栅极之间栅极电容等。“电容器”、“寄生电容”、“栅极电容”等也可以称为“电容”等，与此相反，“电容”也可以称为“电容器”、“寄生电容”、“栅极电容”等。此外，“电容”的“一对电极”也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05fF以上且10pF以下。此外，例如，还可以为1pF以上且10μF以下。
在本说明书等中，晶体管包括栅极、源极以及漏极这三个端子。栅极用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低，两个输入输出端子中的一方用作源极而另一方用作漏极。因此，在本说明书等中，源极和漏极可以相互调换。在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。此外，根据晶体管的结构，有时除了上述三个端子以外还包括背栅极。在此情况下，在本说明书等中，有时将晶体管的栅极和背栅极中的一个称为第一栅极，将晶体管的栅极和背栅极的另一个称为第二栅极。并且，在相同晶体管中，有时可以将“栅极”与“背栅极”相互调换。此外，在晶体管包括三个以上的栅极时，在本说明书等中，有时将各栅极称为第一栅极、第二栅极、第三栅极等。
另外，在本说明书等中，晶体管的“开启状态”是指晶体管的源极和漏极电短路的状态(也称为“导通状态”)。此外，晶体管的“关闭状态”是指晶体管的源极和漏极电断开的状态(也称为“非导通状态”)。
此外，在本说明书等中，“通态电流(on-state current)”有时是指在晶体管处于开启状态时流过源极和漏极之间的电流。此外，“关态电流(off-state current)”有时是指在晶体管处于关闭状态时流过源极和漏极之间的电流。
此外，在本说明书等中，“节点”也可以根据电路结构或器件结构等称为端子、布线、电极、导电层、导电体或杂质区域等。此外，端子、布线等也可以称为节点。
此外，在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与基准电位之间的电位差，例如在基准电位为地电位(接地电位)时，也可以将“电压”称为“电位”。地电位不一定意味着0V。此外，电位是相对性的，根据基准电位的变化而供应到布线的电位、施加到电路等的电位、从电路等输出的电位等也产生变化。
此外，在本说明书等中，高电源电位VDD(以下，简称为“VDD”)是指高于低电源电位VSS(以下，简称为“VSS”)的电位的电源电位。此外，VSS是指低于VDD的电位的电源电位。此外，也可以将接地电位(以下，简称为“GND”)用作VDD或VSS。例如，在VDD是接地电位时，VSS是低于接地电位的电位，在VSS是接地电位时，VDD是高于接地电位的电位。此外，也将VDD与VSS的电位差称为电源电压。
“电流”是指电荷的移动现象(导电)，例如，“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此，在本说明书等中，在没有特别的说明的情况下，“电流”是指载流子移动时的电荷的移动现象(导电)。在此，作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等，载流子根据电流流过的系统(例如，半导体、金属、电解液、真空中等)不同。此外，布线等中的“电流的方向”是正载流子移动的方向，以正电流量记载。换言之，负载流子移动的方向与电流方向相反，以负电流量记载。因此，在本说明书等中，在没有特别的说明的情况下，关于电流的正负(或电流的方向)，“电流从元件A向元件B流过”等记载可以替换为“电流从元件B向元件A流过”等记载。此外，“对元件A输入电流”等记载可以替换为“从元件A输出电流”等记载。
此外，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，该序数词不限制构成要素的个数或顺序。例如，本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书中附有“第二”的构成要素。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书中被省略。
此外，“上”及“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层A上的电极B”的表述，则不一定必须在绝缘层A上直接接触地形成有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外，构成要素的位置关系根据描述各结构的方向适当地改变。因此，不局限于说明书等中所说明的词句，根据情况可以适当地换词句。例如，在本说明书等中，为了方便起见，有时使用“上”、“下”、等表示配置的词句以参照附图说明构成要素的位置关系。由此，在“位于导电体的顶面的绝缘体”的表述中，通过将所示的附图的方向旋转180度，也可以称为“位于导电体的底面的绝缘体”。此外，在“位于导电体的顶面的绝缘体”的表述中，通过将所示的附图的方向旋转90度，也可以称为“位于导电体的左面(或右面)的绝缘体”。
同样，在本说明书等中，“重叠”等词语不限定构成要素的叠层顺序等的状态。例如，“与绝缘层A重叠的电极B”不局限于“在绝缘层A上形成有电极B”的状态，还包括“在绝缘层A下形成有电极B”的状态或“在绝缘层A的右侧(或左侧)形成有电极B”的状态。
在本说明书等中，“相邻”及“接近”等词语不限定构成要素直接接触的状态。例如，如果是“与绝缘层A相邻的电极B”的表述，则不一定必须是绝缘层A与电极B直接接触的情况，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外，在本说明书等中，根据状况，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”变换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。此外，根据情况或状态，可以使用其他词句代替“膜”和“层”等词句。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
注意，在本说明书等中，“电极”、“布线”、“端子”等词句不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”或“电极”的一部分，反之亦然。再者，“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分，例如，“端子”可以为“布线”或“电极”的一部分。此外，“电极”、“布线”、“端子”等的词句有时置换为“区域”等词句。
在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电源线”等词句。例如，有时可以将“布线”变换为“信号线”。此外，例如有时可以将“布线”变换为“电源线”。反之亦然，有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”变换为“信号线”。反之亦然，有时可以将“信号线”变换为“电源线”。此外，根据情况或状态，可以将施加到布线的“电位”变换为“信号”。反之亦然，有时可以将“信号”变换为“电位”。
在本说明书等中，半导体的杂质是指构成半导体的主要成分之外的物质。例如，浓度低于0.1atomic％的元素是杂质。当包含杂质时，例如，半导体中的缺陷态密度有可能提高，载流子迁移率有可能降低或结晶性有可能降低。在半导体是氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，例如有氢(也包含于水中)、锂、钠、硅、硼、磷、碳、氮等。此外，当半导体是硅时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
另外，除非特别叙述，本说明书等所示的晶体管为增强型(常关闭型)的n沟道型场效应晶体管。由此，其阈值电压(也称为“Vth”)大于0V。
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。作为开关的一个例子，可以使用电开关或机械开关等。换而言之，开关只要可以控制电流，就不局限于特定的元件。
电开关的例子包括晶体管(例如双极晶体管或MOS晶体管等)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM：Metal Insulator Metal)二极管、金属-绝缘体-半导体(MIS：Metal Insulator Semiconductor)二极管或者二极管接法的晶体管等)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。此外，晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当将晶体管仅用作开关时，对晶体管的极性(导电型)没有特别的限制。
作为机械开关的例子，可以举出利用了MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书等中，关于计数值或计量值、换算成计数值或计量值的对象或方法等，当提到“同一”、“相同”、“相等”或“均匀”等时，除非特别叙述，包括±20％的误差。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物能够构成具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时，该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)。此外，也可以将“OS晶体管”称为包含金属氧化物或氧化物半导体的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外，在本说明书等中，各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。此外，当在一个实施方式中示出多个结构例子时，可以适当地组合这些结构例子。
此外，可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(或其一部分)中的至少一个内容。
注意，实施方式中说明的内容是指各实施方式(或实施例)中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
此外，通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(或其一部分)中的至少一个附图组合，可以构成更多图。
参照附图说明本说明书所记载的实施方式。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在实施方式中的发明的结构中，有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。在立体图或俯视图等中，为了明确起见，有时省略部分构成要素的图示。
在本说明书等中，根据功能对构成要素进行分类并在方框图中以彼此独立的方框表示。然而，在实际的电路等中难以根据功能对构成要素进行分类，有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此，方框图中的方框不局限于说明书中说明的构成要素，而可以根据情况适当地改变。
在附图等中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸及纵横比。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
在附图等中，为了容易理解布线及电极等的电位，有时在与布线及电极等相邻的位置附上表示电位H的“H”或者表示电位L的“L”。此外，有时对发生电位变化的布线及电极以带框的形式附上“H”或“L”。此外，在晶体管处于关闭状态下，有时在该晶体管上重叠地附上符号“×”。
在本说明书等中，在多个要素使用同一符号并且需要区分它们时，有时对符号附加“_1”、“[n]”、“[m，n]”、“a”等用于识别的符号。例如，有时将两个布线GL分别记为布线GL[1]和布线GL[2]。
(实施方式1)
参照附图说明根据本发明的一个方式的半导体装置100。
<半导体装置100的结构例子子>
图1A示出根据本发明的一个方式的半导体装置100的电路图。半导体装置100包括差动电路110及锁存电路120。
〔差动电路110〕
差动电路110包括晶体管111至晶体管115。晶体管111的源极和漏极中的一个与端子VH1电连接，源极和漏极中的另一个与晶体管113的源极和漏极中的一个电连接。另外，晶体管111的栅极与端子ENB1电连接。
晶体管113的源极和漏极中的另一个与晶体管115的源极和漏极中的一个电连接。另外，晶体管113的栅极与端子Vin1电连接。晶体管115的源极和漏极中的另一个与端子VL1电连接。晶体管115的栅极与端子EN1电连接。
晶体管112的源极和漏极中的一个与端子VH1电连接，源极和漏极中的另一个与晶体管114的源极和漏极中的一个电连接。另外，晶体管112的栅极与端子ENB1电连接。晶体管114的源极和漏极中的另一个与晶体管115的源极和漏极中的一个电连接。另外，晶体管114的栅极与端子Vin2电连接。
晶体管111的源极和漏极中的另一个与晶体管113的源极和漏极中的一个电连接的节点用作节点ND11。另外，晶体管112的源极和漏极中的另一个与晶体管114的源极和漏极中的一个电连接的节点用作节点ND12。
另外，晶体管111至晶体管115优选使用在沟道形成区域包含为金属氧化物之一的氧化物半导体的晶体管(也称为“OS晶体管”)。由于氧化物半导体的带隙为2eV以上，所以OS晶体管的关态电流极小。作为一个例子，可以将源极和漏极间的电压为3.5V且室温(25℃)下的每沟道宽度1μm的关态电流设定为低于1×10-20A，优选低于1×10-22A，更优选低于1×10-24A。通过将OS晶体管用于晶体管111至晶体管115，可以使半导体装置100为待机状态时的端子VH1与端子VL1间的泄漏电流极小。
此外，OS晶体管的耐热性比Si晶体管(沟道形成区域含有硅的晶体管)高，因此不易发生温度上升所导致的晶体管特性(场效应迁移率等)的劣化等。通过将OS晶体管用于半导体装置100所包含的晶体管，可以实现即使在高温环境下也稳定地工作。另外，由于OS晶体管具有高绝缘耐压性，因此与Si晶体管相比能够承受更高的电压。
作为用于OS晶体管的氧化物半导体，有Zn氧化物、Zn-Sn氧化物、Ga-Sn氧化物、In-Ga氧化物、In-Zn氧化物及In-M-Zn氧化物(M为Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)等。尤其是在将使用Ga作为M的氧化物半导体用于OS晶体管的情况下，优选调整元素比例，由此可以形成场效应迁移率等电特性优良的晶体管。此外，包含铟(In)及锌(Zn)的氧化物也可以还包含选自铝(Al)、镓(Ga)、钇(Y)、铜(Cu)、钒(V)、铍(Be)、硼(B)、硅(Si)、钛(Ti)、铁(Fe)、镍(Ni)、锗(Ge)、锆(Zr)、钼(Mo)、镧(La)、铈(Ce)、钕(Nd)、铪(Hf)、钽(Ta)、钨(W)和镁(Mg)等中的一种或多种。
氧化物半导体具有带隙大，电子不容易被激发，空穴的有效质量大的特征。由此，OS晶体管与Si晶体管相比有时不容易发生雪崩击穿等。因此，OS晶体管例如抑制起因于雪崩击穿的热载流子劣化等。通过能够抑制热载流子劣化，可以以高漏极电压使OS晶体管进行工作。
OS晶体管是以电子为多数载流子的积累型晶体管。由此，该OS晶体管与具有pn结的反转型晶体管(典型的是，Si晶体管)相比，不容易产生作为短沟道效应之一的DIBL(Drain-Induced Barrier Lowering：漏极导致的势垒降低)。换言之，与Si晶体管相比，OS晶体管对短沟道效应具有高耐性。
由于OS晶体管对短沟道效应具有高耐性，可以缩小其沟道长度而不降低其可靠性。因此，通过使用OS晶体管，可以提高电路的集成度。随着由于微型化沟道长度的缩短而漏极电场变强，但如上所述，OS晶体管与Si晶体管相比不容易发生雪崩击穿。
此外，由于OS晶体管对短沟道效应具有高耐性，与Si晶体管相比可以增加栅极绝缘膜的厚度。例如，即使是沟道长度及沟道宽度为50nm以下的微型晶体管，有时也可以设置10nm左右的较厚的栅极绝缘膜。通过增加栅极绝缘膜的厚度可以降低寄生电容，所以可以提高电路的工作速度。此外，通过增加栅极绝缘膜的厚度，可以减少经过栅极绝缘膜的泄漏电流，所以可以降低功耗。
注意，将在实施方式3中详细说明氧化物半导体。
端子VH1被供应高电源电位VDD1，端子VL1被供应低电源电位VSS1。高电源电位VDD1也可以与后述的高电源电位VDD2为相同电位也可以为不同电位。当将OS晶体管用于晶体管111至晶体管115时，可以使高电源电位VDD1为比高电源电位VDD2更高的电位。
端子EN1被供应电位H或电位L。另外，端子ENB1也被供应电位H或电位L。端子EN1与端子ENB1被供应不同的电位。也就是说，当端子EN1被供应电位H时，端子EN1被供应电位L。同样地，当端子EN1被供应电位L时，端子EN1被供应电位H。
在此，电位H是使n沟道型晶体管变为导通状态的电位，电位L是使n沟道型晶体管变为关闭状态的电位。另外，电位H是使p沟道型晶体管变为关闭状态的电位，电位L是使p沟道型晶体管变为导通状态的电位。
端子Vin1与端子Vin2被供应用于比较电位大小的输入信号。另外，也可以对端子Vin1和端子Vin2中的一方供应参照电位(电位Vref)并对另一方供应输入信号。参照电位与输入信号的电位使用使晶体管变为导通状态的电位。因此，参照电位与输入信号的电位使用比晶体管113及晶体管114的阈值电压更大的电位。
另外，优选晶体管111与晶体管112为具有同一电特性的晶体管。尤其优选晶体管111与晶体管112在互导(gm)变为最大时的栅电压相等。例如，优选晶体管111与晶体管112的沟道长度相等且晶体管111与晶体管112的沟道宽度相等。另外，优选晶体管111与晶体管112的半导体的主要成分的组成相同。另外，优选该半导体的结晶性相同。
另外，优选晶体管113与晶体管114为具有同一电特性的晶体管。尤其优选晶体管113与晶体管114在gm变为最大时的栅电压相等。例如，优选晶体管113与晶体管114的沟道长度相等且晶体管113与晶体管114的沟道宽度相等。另外，优选晶体管113与晶体管114的半导体的主要成分的组成相同。另外，优选该半导体的结晶性相同。
〔锁存电路120〕
锁存电路120包括晶体管121至晶体管127。图1A示出晶体管121至晶体管123采用p沟道型晶体管的例子。
晶体管121的源极和漏极中的一个与端子VH2电连接，源极和漏极中的另一个与晶体管122的源极和漏极中的一个电连接。另外，晶体管121的栅极与端子ENB2电连接。
晶体管122的源极和漏极中的另一个与晶体管124的源极和漏极中的一个电连接。晶体管124的源极和漏极中的另一个与端子VL2电连接。另外，晶体管122的栅极与晶体管124的栅极电连接。
晶体管123的源极和漏极中的一个与晶体管121的源极和漏极中的另一个电连接。晶体管123的源极和漏极中的另一个与晶体管125的源极和漏极中的一个电连接。晶体管125的源极和漏极中的另一个与端子VL2电连接。另外，晶体管123的栅极与晶体管125的栅极电连接。
晶体管126的源极和漏极中的一个与晶体管124的源极和漏极中的一个、晶体管125的栅极及端子OUT1电连接。晶体管126的源极和漏极中的另一个与端子VL2电连接。晶体管126的栅极与节点ND11电连接。
晶体管127的源极和漏极中的一个与晶体管125的源极和漏极中的一个、晶体管124的栅极及端子OUT2电连接。晶体管127的源极和漏极中的另一个与端子VL2电连接。晶体管127的栅极与节点ND12电连接。
作为形成晶体管121至晶体管127的沟道的半导体，可以使用单晶半导体、多晶半导体、微晶半导体及非晶半导体等中的一个或多个。作为半导体材料，例如，可以使用以硅或锗等的单种元素为主要成分的单体半导体。此外，也可以使用硅锗、碳化硅、砷化镓、氮化物半导体等化合物半导体。
此外，也可以使用可用于高电子迁移率晶体管(HEMT：High Electron MobilityTransistor)的砷化镓、砷化铝镓、砷化铟镓、氮化镓、磷化铟、硅锗等。
此外，半导体也可以采用叠层结构。当半导体采用叠层结构时，可以使用具有彼此不同结晶状态的半导体，也可以使用不同半导体材料。
氧化物半导体可以利用溅射法或ALD(Atomic Layer Deposition)法形成。当使用OS晶体管构成差动电路110时，可以将差动电路110和锁存电路120层叠地设置。图1B是将设置在第一层151的差动电路110和设置在第二层152的锁存电路120层叠地设置时的示意性立体图。通过将差动电路110和锁存电路120层叠地设置可以缩小半导体装置的占有面积。另外，在图1B中，为了便于理解半导体装置100的结构，分开示出第一层151与第二层152。但是，根据本发明的一个方式的半导体装置不局限于此，第一层151和第二层152也可以彼此接触，或者第一层151与第二层152间也可以具有其他的层。
另外，端子VH2被供应高电源电位VDD2，端子VL2被供应低电源电位VSS2。低电源电位VSS2优选与低电源电位VSS1为相同电位。端子ENB2被供应电位H或电位L。端子ENB1与端子ENB2被供应被同步的信号。也就是说，当端子ENB1被供应电位H时，端子ENB2也被供应电位H。注意，供应给端子ENB1的电位H不需要必须与供应给端子ENB2的电位H为相同电位。供应给端子ENB1的电位L不需要必须与供应给端子ENB2的电位L为相同电位。
另外，优选晶体管122与晶体管123为具有同一电特性的晶体管。尤其优选晶体管122与晶体管123在互导(gm)变为最大时的栅电压相等。例如，优选晶体管122与晶体管123的沟道长度相等且晶体管122与晶体管123的沟道宽度相等。另外，优选晶体管122与晶体管123的半导体的主要成分的组成相同。另外，优选该半导体的结晶性相同。
另外，优选晶体管124与晶体管125为具有同一电特性的晶体管。尤其优选晶体管124与晶体管125在gm变为最大时的栅电压相等。例如，优选晶体管124与晶体管125的沟道长度相等且晶体管124与晶体管125的沟道宽度相等。另外，优选晶体管124与晶体管125的半导体的主要成分的组成相同。另外，优选该半导体的结晶性相同。
<变形例1>
图2A示出根据本发明的一个方式的半导体装置100A的电路图。半导体装置100A是半导体装置100的变形例。因此，这里主要对半导体装置100A与半导体装置100的不同之处进行说明。半导体装置100A中代替半导体装置100的锁存电路120设置有锁存电路120A。另外，锁存电路120A与锁存电路120的不同之处在于晶体管126及晶体管127采用OS晶体管。
如之前所述，OS晶体管具有高绝缘耐压性。通过作为晶体管126及晶体管127采用OS晶体管，即便在差动电路110的输出电位(节点ND11的电位或节点ND12的电位)高的情况下，也可以使锁存电路120A进行稳定的工作。
另外，OS晶体管的关态电流极小。通过使晶体管126变为关闭状态，可以使经晶体管126的端子OUT1与端子VL2间的泄漏电流极小。同样地，通过使晶体管127变为关闭状态，可以使经晶体管127的端子OUT2与端子VL2间的泄漏电流极小。由此，可以减少端子OUT1与端子VL2间的电流路径个数及端子OUT2与端子VL2间的电流路径个数，从而可以降低半导体装置100的功耗。
图2B示出半导体装置100A的立体图。如图2B所示，当晶体管126及晶体管127采用OS晶体管时，可以将晶体管126及晶体管127设置在第一层151。也就是说，可以将锁存电路120A的一部分设置在第一层151。
另外，当将晶体管126设置在第一层151时，可以使晶体管126的源极和漏极中的另一个与端子VL1电连接。同样地，当将晶体管127设置在第一层151时，可以使晶体管127的源极和漏极中的另一个与端子VL1电连接。
<变形例2>
图3A示出差动电路110A的电路图。图3B示出差动电路110B的电路图。图4A示出差动电路110C的电路图。图4B示出差动电路110D的电路图。图6示出差动电路110E的电路图。差动电路110A至差动电路110E是差动电路110的变形例。因此，这里主要对与差动电路110的不同之处进行说明。
差动电路110A中作为晶体管111至晶体管115使用具有背栅极的晶体管。背栅极以与栅极夹着半导体的沟道形成区域的方式配置。背栅极可以起到与栅极同样的作用。在差动电路110A中，晶体管111至晶体管115的栅极都与背栅极电连接。因此，该晶体管111至该晶体管115中的栅极与背栅极一直为相同的电位。
图3B示出差动电路110B的电路图。差动电路110B与差动电路110A同样，晶体管111至晶体管115都具有背栅极。但是，在差动电路110B中，晶体管111的背栅极与端子Vbg1电连接，晶体管112的背栅极与端子Vbg2电连接，晶体管113的背栅极与端子Vbg3电连接，晶体管114的背栅极与端子Vbg4电连接，晶体管115的背栅极与端子Vbg5电连接。
背栅极的电位可以与栅极为同电位，也可以为接地电位(GND电位)或任意的电位。通过使栅极的电位不与背栅极的电位联动而改变背栅极的电位，可以改变晶体管的阈值电压。
此外，由于栅极及背栅极由导电体形成，因此具有防止在晶体管的外部产生的电场影响到形成沟道的半导体的功能(尤其是对静电的静电遮蔽功能)。即，可以防止由于静电等外部的电场的影响而使晶体管的电特性变动。通过设置背栅极，半导体装置的工作稳定而可以提高可靠性。
另外，在图4A所示的差动电路110C中，在晶体管111、晶体管112及晶体管115中，栅极与背栅极电连接。另外，晶体管113的背栅极与端子Vbg3电连接，晶体管114的背栅极与端子Vbg4电连接。
另外，在图4B所示的差动电路110D中，在晶体管111至晶体管113及晶体管115中，栅极与背栅极电连接。另外，晶体管114的背栅极与端子Vbg4电连接。
另外，在图5所示的差动电路110E中，晶体管111的背栅极及晶体管112的背栅极与端子Vbg1电连接。另外，晶体管113的背栅极及晶体管114的背栅极与端子Vbg3电连接。
可以根据目的及/或用途等任意决定背栅极与谁连接及供应给背栅极的电位。
差动电路110A至差动电路110E是差动电路110的变形例，所以可以使用差动电路110A至差动电路110E中的任一个代替差动电路110。
<变形例3>
图6A示出锁存电路120B的电路图。图6B示出锁存电路120C的电路图。锁存电路120B及锁存电路120C是锁存电路120A的变形例。因此，也可以说是锁存电路120的变形例。因此，这里主要对与锁存电路120及锁存电路120A的不同之处进行说明。
锁存电路120B示出作为晶体管126及晶体管127采用具有背栅极的晶体管的例子。另外，图6A所示的锁存电路120B示出晶体管126及晶体管127中的栅极与背栅极电连接的例子。注意，如之前所述，背栅极不是必须要与栅极电连接，背栅极也可以与向其供应电位的端子电连接。
锁存电路120C具有将锁存电路120B的晶体管124及晶体管125换成具有背栅极的OS晶体管的结构。图6B所示的锁存电路120C示出晶体管126及晶体管127中的栅极与背栅极电连接的例子。注意，背栅极也可以与栅极以外的其他的端子电连接。例如，背栅极也可以与向其供应电位的端子电连接。
另外，如图7A中的锁存电路120D所示，晶体管121至晶体管127也可以采用具有背栅极的晶体管。锁存电路120D示出在体管121至晶体管127中的栅极与背栅极电连接的例子。另外，图7B所示的锁存电路120E示出晶体管121的背栅极与端子Vbg6电连接的例子。晶体管122至晶体管127中的背栅极也可以与未图示的端子电连接。
锁存电路120A至锁存电路120E是锁存电路120的变形例，所以可以使用锁存电路120A至锁存电路120E中的任一个代替锁存电路120。
<半导体装置100的工作例子>
根据本发明的一个方式的半导体装置可以将各种各样的模拟信号转换为2值或多值的数字信号(也称为“AD转换”)。例如，可以用于如下各种各样的模拟信号的AD转换：利用包括图像传感器等的摄像装置获得的摄像信息；利用包括麦克风等的收音装置获得的音频信息；利用包括光传感器等的受光装置获得的照度信息；利用包括温度传感器等的温度测量装置获得的温度信息；利用包括湿度传感器等的湿度测量装置获得的湿度信息；等。
参照附图对半导体装置100的工作例子进行说明。图8是说明半导体装置100的工作的时序图，图9及图10是示出半导体装置100的工作状态的电路图。
[模拟信号的2值化(2值AD转换)]
说明利用根据本发明的一个方式的半导体装置100进行模拟信号的2值化(1bit化)的工作例子。例如可以通过判断输入到半导体装置100的模拟信号的电位(电位Vsig)是高于参照电位(电位Vref)还是低于参照电位来进行模拟信号的2值化。
在本实施方式中，说明半导体装置100的端子Vin1被供应为模拟信号的电位的电位Vsig以及端子Vin2被供应为参照电位的电位Vref时的情况。另外，电位Vsig是比晶体管113的阈值电压高的电位，电位Vref是比晶体管114的阈值电压高的电位。在本实施方式中说明供应给端子Vin1的电位Vsig高于电位Vref时的情况。
另外，假设端子VH1被供应高电源电位VDD1、端子VL1被供应低电源电位VSS1、端子VH2被供应高电源电位VDD2、端子VL2被供应低电源电位VSS2。另外，有时将高电源电位VDD1及高电源电位VDD2称为电位H，将低电源电位VSS1及低电源电位VSS2称为电位L。
在期间T11，端子EN1被供应电位L(低电源电位VSS1)，端子ENB1被供应电位H(高电源电位VDD1)(参照图8及图9A)。另外，端子ENB2被供应电位H(高电源电位VDD2)。因此，晶体管111至晶体管114变为导通状态，晶体管115变为关闭状态。另外，节点ND11及节点ND12被供应电位H(高电源电位VDD1)。另外，晶体管121变为关闭状态。
另外，由于节点ND11及节点ND12被供应电位H，所以晶体管126及晶体管127变为导通状态。当晶体管126变为导通状态时，端子OUT1被供应电位L(低电源电位VSS2)，为p沟道型晶体管的晶体管123变为导通状态。同样地，当晶体管127变为导通状态时，端子OUT2被供应电位L(低电源电位VSS2)，为p沟道型晶体管的晶体管122变为导通状态。另外，期间T11也称作“预充电期间”。
在期间T12，端子EN1被供应电位H(高电源电位VDD1)，端子ENB1被供应电位L(低电源电位VSS1)，端子ENB2被供应电位L(低电源电位VSS2)。
图9B是说明在期间T12刚开始之后的时刻T12a的半导体装置100的状态的电路图。在时刻T12a，晶体管111及晶体管112为关闭状态，晶体管113至晶体管115为导通状态。另外，晶体管121为导通状态，晶体管122及晶体管123保持导通状态。
另外，节点ND11与端子VL1通过晶体管113及晶体管115变为导通状态。同样地，节点ND12与端子VL1通过晶体管114及晶体管115变为导通状态。因此，节点ND11与节点ND12的电位从电位H向电位L变化。
另外，供应给端子Vin1的模拟信号的电位比供应给端子Vin2的电位Vref高(大)。因此，晶体管113的通态电流比晶体管114的通态电流大。由此，节点ND11的电位变化比节点ND12快，晶体管126比晶体管127先变为关闭状态。
晶体管126变为关闭状态时，端子OUT1与端子VL2变为非导通状态。端子OUT1通过晶体管121及晶体管122与端子VH2成为导通状态而被供应电位H。另外，晶体管123变为关闭状态，晶体管125变为导通状态。图9B示出晶体管126刚变为关闭状态之后的状态。
之后，节点ND12的电位也变为电位L，晶体管127变为关闭状态(参照图10)。当供应给端子Vin1的模拟信号的电位比电位Vref低(小)时，端子OUT1被供应电位L，端子OUT2被供应电位H。如此，可以使模拟信号2值化。
另外，当输入到差动电路110的模拟信号的电位高(电压大)时，构成差动电路110的晶体管优选使用绝缘耐压高的晶体管。如之前所述，OS晶体管具有高绝缘耐压性，所以OS晶体管适用于晶体管111至晶体管115。另外，当输入到差动电路110的模拟信号的电压大时，优选增大用于差动电路110的电源电压。
另外，通过增大用于差动电路110的电源电压，可以加快节点ND11与节点ND12的电位变化。由此，可以提高半导体装置100的工作速度。
另外，锁存电路120中只要能获得1bit(2值数据)输出即可。因此，用于锁存电路120的电源电压也可以为用于差动电路110的电源电压以下。通过使用于差动电路110的电源电压和用于锁存电路120的电源电压不同，可以降低半导体装置100的功耗。或者，可以提高半导体装置100的工作速度并降低功耗。
[模拟信号的多值化(多值AD转换)]
接着，参照附图对使用根据本发明的一个方式的半导体装置100的模拟信号的多值化工作例子进行说明。
图11A是说明AD转换电路200的结构例子的方框图。图11B是说明多值AD转换的一个例子的时序图。另外，AD转换电路200也是半导体装置的一种。
AD转换电路200包括控制电路210、计数电路220及半导体装置100。控制电路210具有端子SPout、端子Din及端子Vout。此外，控制电路210也可以具有上述以外的端子。计数电路220具有端子SPin、端子Dout、端子CK及端子Cin。计数电路220也可以具有上述以外的端子。半导体装置100也可以具有端子Vin1、端子Vin2、端子OUT1、端子OUT2以外的端子。
端子Vout与端子Vin2电连接。端子SPout与端子SPin电连接。端子Din与端子Dout电连接。端子Cin与端子OUT1电连接。
控制电路210具有从端子SPout输出起始脉冲信号SP的功能。起始脉冲信号SP被供应至计数电路220所具有的端子SPin。另外，控制电路210具有从端子Vout输出参照电位Vref的功能。参照电位Vref被供应至半导体装置100所具有的端子Vin2。
计数电路220的端子CK被供应时钟信号CLK。另外，端子Vin1被供应为模拟信号的电位Vsig。在本实施方式中，在AD转换前的初始状态下，将参照电位Vref设定为电位H。另外，将电位Vsig设定为比参照电位Vref低的电位。由此，端子OUT1的电位为电位L。
控制电路210向计数电路220供应起始脉冲信号SP，以使参照电位Vref的电位从电位H慢慢地变为电位L。也就是说，作为参照电位Vref供应斜坡信号。
当参照电位Vref的电位低于电位Vsig时，端子OUT1的电位从电位L变为电位H。计数电路220测量从输入起始脉冲SP到端子Cin的电位由电位L变为电位H为止的期间(期间T21)的时钟数(时钟信号CLK的上升次数或下降次数)。电位Vsig与参照电位Vref的电位差越大时钟数的值越大。如此，可以将为模拟信号的电位Vsig置换为数字数据DData(期间T21中的时钟数)。利用计数电路220得到的数字数据DData通过端子Dout被供应给控制电路210的端子Din。
通过提高时钟信号CLK的频率或者降低期间T21的电位Vref的变化率dVref(单位时间的电位Vref的变化量)或者进行上述两者，可以提高AD转换精度。
此外，不改变时钟信号CLK的频率和变化率dVref，通过加大差动电路110的电位H(高电源电位VDD1)与电位L(低电源电位VSS1)的电位差也可以提高AD转换精度。
另外，通过提高时钟信号CLK的频率增大差动电路110的电源电压，可以缩短AD转换所需的时间而不会降低精度。即，可以提高AD转换速度。
通过增大差动电路110的电源电压，可以提高AD转换精度及/或AD转换速度。因此，优选作为构成半导体装置100的晶体管中的至少部分晶体管采用OS晶体管。
如之前所述，用于锁存电路120的电源电压可以为用于差动电路110的电源电压以下。通过使用于差动电路110的电源电压和用于锁存电路120的电源电压不同，可以抑制半导体装置100的不必要的功耗增大。另外，可以降低半导体装置100的功耗。
另外，如图12A所示，也可以在半导体装置100的端子Vin1的前面设置采样保持电路230[1]，在端子Vin2的前面设置采样保持电路230[2]。采样保持电路230(采样保持电路230[1]及采样保持电路230[2])包括端子Vin和端子Vout，其具有保持由端子Vin供应的电位的功能以及从端子Vout输出该电位的功能。
可以仅设置采样保持电路230[1]和采样保持电路230[2]中的一方。如图12B所示，也可以采用在半导体装置100的端子Vin1的前面设置采样保持电路230[1]而在端子Vin2的前面不设置采样保持电路230[2]的结构。如图12C所示，也可以采用在半导体装置100的端子Vin2的前面设置采样保持电路230[2]而在端子Vin2的前面不设置采样保持电路230[1]的结构。
通过利用采样保持电路230保持电位Vsig及/或电位Vref，消除了持续向半导体装置100供应电位Vsig及/或电位Vref的需要。由此，可以降低AD转换电路200的功耗。
另外，例如，在AD转换电路200包括多个半导体装置100并利用一个控制电路210控制多个半导体装置100的情况下，在利用一个半导体装置100进行AD转换期间，控制电路210可以对其他的半导体装置100供应电位Vref及电位Vsig。如此，通过使用采样保持电路230，可以提高AD转换电路200的工作效率。此外，可以提高AD转换电路200的工作速度。
图13A至图13D示出能够用于采样保持电路230的电路结构例子。
图13A示出包括一个晶体管和一个电容元件的(也称为“1Tr1C型”)采样保持电路230a的电路结构例子。采样保持电路230a包括晶体管M11及电容元件Cs。晶体管M11的源极和漏极中的一个与端子Vin电连接。晶体管M11的源极和漏极中的另一个与电容元件Cs的一个电极及端子Vout电连接。电容元件Cs的另一个电极与布线GND电连接。晶体管M11的栅极与布线WL电连接。晶体管M11的源极和漏极中的另一个、电容元件Cs的一个电极及端子Vout彼此电连接的节点用作存储节点SN。
通过对布线WL施加电位H使晶体管M11变为导通状态而使端子Vin与节点SN电连接，由此进行数据的写入。数据写入后，通过对布线WL施加电位L使晶体管M11变为关闭状态，写入到存储节点SN的数据被保持。例如，优选向布线GND供应接地电位、VDD(VDD1或VDD2等)、VSS(VSS1或VSS2等)等固定电位。另外，固定电位也可以为上述以外的电位。
晶体管M11优选使用OS晶体管。另外，晶体管M11还可以具有背栅极。由于OS晶体管的关态电流(泄漏电流)极小，通过作为晶体管M11采用OS晶体管，可以使晶体管M11的泄漏电流极低。也就是说，可以长时间地保持写入到存储节点SN的数据。
图13B示出采样保持电路230b的电路结构例子。采样保持电路230b是采样保持电路230a的变形例，其为1Tr1C型采样保持电路的一种。采样保持电路230b包括晶体管M11及电容元件Cs。晶体管M11的源极和漏极中的一个与端子Vin及端子Vout电连接。晶体管M11的源极和漏极中的另一个与电容元件Cs的一个电极电连接。电容元件Cs的另一个电极与布线GND电连接。晶体管M11的栅极与布线WL电连接。晶体管M11的源极和漏极中的另一个与电容元件Cs的一个电极电连接的节点用作存储节点SN。
与采样保持电路230a同样，优选向布线GND供应固定电位。数据的写入及读出通过对布线WL施加电位H使晶体管M11变为导通状态来使端子Vin与节点SN电连接而进行。在采样保持电路230b中也优选作为晶体管M11使用OS晶体管。
图13C示出包括两个晶体管和一个电容元件的增益型(也称为“2Tr1C型”)采样保持电路230c的电路结构例子。采样保持电路230c包括晶体管M11、晶体管M12及电容元件Cs。
晶体管M11的源极和漏极中的一个与端子Vin电连接，源极和漏极中的另一个与电容元件Cs的一个电极电连接，栅极与布线WL电连接。电容元件Cs的另一个电极与布线RL电连接。晶体管M12的源极和漏极中的一个与布线SL电连接，源极和漏极中的另一个与端子Vout电连接，栅极与电容元件Cs的一个电极电连接。晶体管M11的源极和漏极中的另一个、电容元件Cs的一个电极及晶体管M11的栅极彼此电连接的节点用作存储节点SN。
数据的写入通过向布线WL施加电位H使晶体管M11变为导通状态来使端子Vin与存储节点SN变为导通状态而进行。之后，向布线WL施加电位L使晶体管M11变为关闭状态来保持供应给存储节点SN的电荷。采样保持电路230c中也优选作为晶体管M11使用OS晶体管。
数据的读出通过对布线RL和布线SL供应预定的电位来进行。晶体管M12的源极-漏极间流过的电流及端子Vout的电位由布线SL、存储节点SN及晶体管M12的栅极的电位决定。例如，对布线SL供应高电源电位VDD1。通过向布线RL供应读出用的电位(例如，晶体管M12的阈值以上的电位)，对应存储节点SN所保持的电荷量的电压被供应至端子Vout。
图13D所示的采样保持电路230d是采样保持电路230c的变形例。采样保持电路230d中晶体管M12的源极和漏极中的另一个与端子Vin及端子Vout电连接。采样保持电路230d可以与采样保持电路230c同样地工作。
在采样保持电路230d中，在向端子Vin供应电位期间，端子Vout也被供应相同的电位。停止向端子Vin供应电位后，可以向端子Vout供应对应存储节点SN的电位。
采样保持电路230(采样保持电路230a、采样保持电路230b、采样保持电路230c及采样保持电路230d)用作存储电路。有时也将作为构成存储电路的晶体管中的至少一部分晶体管采用OS晶体管的存储电路称作“OS存储器”。
OS存储器即使停止电力供应也可以保持1年以上，甚至为10年以上的期间被写入的信息。由此，也可以将OS存储器看作非易失性存储器。
此外，因为写入到OS存储器的电荷量长期不容易变化，所以OS存储器除了2值(1位)的数据之外还可以保持多值(多位)或模拟的信息。
此外，OS存储器采用将电荷通过OS晶体管写入到节点的方式，由此不需要现有的快闪存储器所需的高电压，可以实现高速写入工作。此外，OS存储器还不需要快闪存储器所需的数据改写之前的删除工作。此外，也不进行对浮动栅极或电荷俘获层的电荷注入以及从浮动栅极或电荷俘获层的电荷抽出，因此OS存储器在实质上可以无限地进行数据的写入及读出。与现有的快闪存储器相比，OS存储器的劣化更少且可以得到更高的可靠性。
此外，OS存储器在进行写入工作时不像磁电阻随机存储器(MRAM)或可变电阻式存储器(ReRAM)那样发生原子级的结构变化。因此，OS存储器具有比磁电阻随机存储器及可变电阻式存储器高的改写耐性。
即使在高温环境下，OS晶体管的关态电流也几乎不增加。具体而言，即使在室温以上且200℃以下的环境温度下，关态电流也几乎不增加。此外，即使在高温环境下，OS晶体管的通态电流也不容易下降。包括OS存储器的存储装置即使在高温环境下也稳定地工作并具有高可靠性。此外，OS晶体管的源极与漏极间的绝缘耐压高。通过将OS晶体管用作构成半导体装置的晶体管，可以实现即使在高温环境下也稳定地工作并具有高可靠性的半导体装置。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式2)
在本实施方式中，说明可应用于上述实施方式所说明的半导体装置的结构例子。作为一个例子，说明层叠具有不同的电特性的晶体管的结构。通过采用该结构，可以提高半导体装置的设计自由度。此外，通过层叠具有不同的电特性的晶体管，可以提高半导体装置的集成度。
图14示出半导体装置的部分截面结构。图14所示的半导体装置包括晶体管550及晶体管500。图15A是晶体管500的俯视图。图15B是沿着图15A的由点划线表示的部位L1-L2的截面图，也是晶体管500的沟道长度方向的截面图。图15C是沿着图15A的由点划线表示的部位W1-W2的截面图，也是晶体管500的沟道宽度方向的截面图。例如，晶体管500相当于上述实施方式所示的半导体装置100所包括的OS晶体管，即，沟道形成区域中包含氧化物半导体的晶体管。另外，晶体管550相当于上述实施方式所示的锁存电路120中的Si晶体管，也就是说，相当于在沟道形成区域中包含硅的晶体管。
晶体管500为OS晶体管。晶体管500的关态电流极小。因此，可以长期间保持通过晶体管500被写入到存储节点的数据电压或电荷。换言之，由于减少存储节点的刷新工作的频率或者不需要刷新工作，所以可以减小半导体装置的功耗。
在图14中，晶体管500设置在晶体管550的上方。
晶体管550设置在衬底371中。衬底371例如是p型硅衬底。衬底371也可以是n型硅衬底。氧化物层374优选为通过埋氧化(Burried oxide)而形成在衬底371中的绝缘层(也称为BOX层)，例如为氧化硅。晶体管550设置在隔着氧化物层374设置在衬底371中的单晶硅，即所谓的SOI(Silicon On Insulator)衬底中。
被用作元件分离层的绝缘体373设置在作为SOI衬底的衬底371中。此外，衬底371包括阱区域372。阱区域372为根据晶体管550的导电类型而被赋予n型或p型导电性的区域。半导体区域375、被用作源极区域或漏极区域的低电阻区域376a、低电阻区域376b设置在作为SOI衬底的单晶硅中。此外，低电阻区域376c设置在阱区域372上。
晶体管550可以与添加有赋予导电性的杂质元素的阱区域372重叠而设置。通过低电阻区域376c独立地控制电位，可以将阱区域372用作晶体管550的底栅电极。因此，可以控制晶体管550的阈值电压。尤其是，通过对阱区域372施加负电位，可以进一步提高晶体管550的阈值电压，并降低关态电流。因此，通过对阱区域372施加负电位，可以减少施加到Si晶体管的栅电极的电位为0V时的漏极电流。其结果是，可以降低包括晶体管550的运算电路中的基于贯穿电流等的功耗，并可以提高运算效率。
晶体管550优选为导电体378隔着绝缘体377覆盖半导体层的顶面及沟道宽度方向上的侧面的所谓的Fin型结构。通过使晶体管550具有Fin型结构，实效沟道宽度增加，从而可以提高晶体管550的通态特性。此外，由于可以增强栅电极的电场的作用，所以可以提高晶体管550的关态特性。
此外，晶体管550既可为p沟道晶体管又可为n沟道晶体管。
导电体378有时被用作第一栅(也称为顶栅极)电极。此外，阱区域372有时被用作第二栅(也称为底栅极)电极。在此情况下，可以通过低电阻区域376c控制供应到阱区域372的电位。
半导体区域375的沟道形成区域或其附近的区域、被用作源区域或漏区域的低电阻区域376a及低电阻区域376b、与控制阱区域372的电位的电极连接的低电阻区域376c等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用使晶格受到应力，以改变晶面间距来控制有效质量的硅。此外，晶体管550也可以是使用GaAs和GaAlAs等的HEMT(HighElectron Mobility Transistor：高电子迁移率晶体管)。
在阱区域372、低电阻区域376a、低电阻区域376b以及低电阻区域376c中，除了应用于半导体区域375的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体378，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。此外，导电体378也可以使用镍硅化物等硅化物。
此外，由于导电体的材料决定功函数，所以通过选择导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和嵌入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面优选使用钨。
低电阻区域376a、低电阻区域376b以及低电阻区域376c也可以另外层叠导电体，例如，镍硅化物等硅化物而设置。通过采用该结构，可以提高被用作电极的区域的导电性。此时，也可以在被用作栅电极的导电体378的侧面及被用作栅极绝缘膜的绝缘体的侧面设置被用作侧壁间隔物(也称为侧壁绝缘层)的绝缘体。通过采用该结构，可以防止导电体378与低电阻区域376a及低电阻区域376b成为导通状态。
以覆盖晶体管550的方式依次层叠有绝缘体379、绝缘体381、绝缘体383及绝缘体385。
作为绝缘体379、绝缘体381、绝缘体383及绝缘体385，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
注意，在本说明书中，氧氮化硅是指在其组成中氧含量多于氮含量的材料，而氮氧化硅是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，氧氮化铝是指氧含量多于氮含量的材料，“氮氧化铝”是指氮含量多于氧含量的材料。
绝缘体381也可以被用作用来使因设置在其下方的晶体管550等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体381的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
作为绝缘体383，优选使用能够防止氢、杂质从衬底371或晶体管550等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管550之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等测量。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体383的单位面积的量时，绝缘体383中的氢的脱离量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下，即可。
注意，绝缘体385的介电常数优选比绝缘体383低。例如，绝缘体385的相对介电常数优选低于4，更优选低于3。例如，绝缘体385的相对介电常数优选为绝缘体383的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，在绝缘体379、绝缘体381、绝缘体383及绝缘体385中嵌入与晶体管500连接的导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一符号表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328、导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料，可以降低布线电阻。
此外，也可以在绝缘体385及导电体330上设置布线层。例如，在图14中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管550连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体383同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管550扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外，也可以在绝缘体354及导电体356上设置布线层。例如，在图14中，依次层叠有绝缘体360、绝缘体362及绝缘体364。此外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体383同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
此外，也可以在绝缘体364及导电体366上设置布线层。例如，在图14中，依次层叠有绝缘体370、绝缘体369及绝缘体368。此外，在绝缘体370、绝缘体369及绝缘体368中形成有导电体376。导电体376具有插头或布线的功能。此外，导电体376可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体383同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
此外，也可以在绝缘体368及导电体376上设置布线层。例如，在图14中，依次层叠有绝缘体380、绝缘体382及绝缘体384。此外，在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外，导电体386可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体383同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体380所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是根据本实施方式的半导体装置不局限于此。与包括导电体356的布线层同样的布线层可以为三层以下，与包括导电体356的布线层同样的布线层可以为五层以上。
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514或绝缘体516，优选使用对氧、氢具有阻挡性的物质。
例如，作为绝缘体510及绝缘体514，优选使用对从衬底371或设置有晶体管550的区域等到设置有晶体管500的区域的氢、杂质具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体383同样的材料。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管550与晶体管500之间设置抑制氢的扩散的膜。
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体379同样的材料。此外，通过对上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜、氧氮化硅膜等。
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中嵌入导电体518、构成晶体管500的导电体(例如，导电体503)等。此外，导电体518被用作与晶体管550连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料。
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
在绝缘体516的上方设置有晶体管500。
如图15A至图15C所示，晶体管500包括以嵌入绝缘体514及绝缘体516的方式配置的导电体503、配置在绝缘体516及导电体503上的绝缘体520、配置在绝缘体520上的绝缘体522、配置在绝缘体522上的绝缘体524、配置在绝缘体524上的氧化物530a、配置在氧化物530a上的氧化物530b、彼此分开地配置在氧化物530b上的导电体542a及导电体542b、配置在导电体542a及导电体542b上并以重叠于导电体542a和导电体542b之间的方式形成开口的绝缘体580、配置在开口的底面及侧面的绝缘体545以及配置在绝缘体545的形成面上的导电体560。
此外，如图15B和图15C所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图15A至图15C所示，导电体560优选包括设置在绝缘体545的内侧的导电体560a及以嵌入导电体560a的内侧的方式设置的导电体560b。此外，如图15B和图15C所示，优选在绝缘体580、导电体560及绝缘体545上配置有绝缘体574。
注意，在本说明书等中，有时将氧化物530a及氧化物530b统称为氧化物530。
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a及氧化物530b的两层，但是本发明不局限于此。例如，可以具有氧化物530b的单层结构，也可以具有三层以上的叠层结构。
此外，在晶体管500中，导电体560具有两层结构，但是本发明不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图14、图15A至图15C所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
在此，导电体560被用作晶体管500的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。导电体560、导电体542a及导电体542b的配置根据绝缘体580的开口而自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a或导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
导电体560有时被用作第一栅(也称为栅极或顶栅极)电极。导电体503有时被用作第二栅(也称为背栅极或底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以使晶体管500的阈值电压更大并且可以减小关态电流。因此，与不对导电体503施加负电位时相比，在对导电体503施加负电位的情况下，可以减小对导电体560施加的电位为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。
在本说明书等中，将由一对栅电极(第一栅电极和第二栅电极)的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构，可以提高对于短沟道效应的耐性，换言之，可以实现不容易发生短沟道效应的晶体管。
此外，导电体503具有与导电体518相同的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。此外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，抑制杂质或氧的扩散的功能是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
此外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。此外，虽然在本实施方式中示出由导电体503a及导电体503b的叠层构成的导电体503，但是导电体503也可以具有单层结构。
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。该氧通过加热容易从膜中释放。在本说明书等中，有时将通过加热释放的氧称为“过剩氧”。就是说，在绝缘体524中优选形成有包含过剩氧的区域(也称为“过剩氧区域”)。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位(VO：oxygen vacancy)，从而可以提高晶体管500的可靠性。此外，在氢进入氧化物530的氧空位中的情况下，有时该缺陷(以下，有时称为VOH)被用作供体而产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含多量的氢的氧化物半导体的晶体管容易具有常开启特性。此外，因为氧化物半导体中的氢因受热、电场等作用而容易移动，所以当氧化物半导体包含多量的氢时可能会导致晶体管的可靠性降低。在本发明的一个方式中，优选尽量降低氧化物530中的VOH而成为高纯度本征或实质上高纯度本征。如此，为了得到这种VOH被充分减少的氧化物半导体，重要的是：去除氧化物半导体中的水分、氢等杂质(有时也称为脱水、脱氢化处理)；以及对氧化物半导体供应氧来填补氧空位(有时也称为加氧化处理)。通过将VOH等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，更优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
此外，也可以以使上述具有过剩氧区域的绝缘体和氧化物530彼此接触的方式进行加热处理、微波处理或RF处理中的任一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中发生VoH键合被切断的反应，换言之，发生“VOH→Vo+H”的反应而可以进行脱氢化。此时产生的氢的一部分有时与氧键合并从氧化物530或氧化物530附近的绝缘体被去除作为H2O。另外，氢的一部分有时被导电体542a及导电体542b吸杂。
此外，作为上述微波处理，例如优选使用包括产生高密度等离子体的电源的装置或包括对衬底一侧施加RF的电源的装置。例如，通过使用包含氧的气体及高密度等离子体，可以生成高密度的氧自由基，并且通过对衬底一侧施加RF，可以将由高密度等离子体生成的氧自由基高效地导入氧化物530或氧化物530附近的绝缘体中。此外，在上述微波处理中，压力为133Pa以上，优选为200Pa以上，更优选为400Pa以上。此外，作为对进行微波处理的装置内导入的气体，例如使用氧及氩，并且氧流量比(O2/(O2+Ar))为50％以下，优选为10％以上且30％以下。
此外，在晶体管500的制造工序中，优选在氧化物530的表面露出的状态下进行加热处理。该加热处理例如以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行，即可。此外，加热处理在氮气体或惰性气体的气氛或包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，加热处理优选在氧气氛下进行。由此，可以对氧化物530供应氧来减少氧空位(VO)。此外，加热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体的气氛下进行加热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理，然后在氮气体或惰性气体的气氛下连续进行加热处理。
此外，通过对氧化物530进行加氧化处理，可以由被供应的氧填补氧化物530中的氧空位，换言之，可以促进“Vo+O→null”的反应。再者，通过使残留在氧化物530中的氢与被供应的氧起反应，可以去除该氢作为H2O(脱水化)。由此，可以抑制残留在氧化物530中的氢与氧空位重新键合而形成VOH。
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧、杂质的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。此外，可以抑制导电体503与绝缘体524、氧化物530所包含的氧起反应。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放及氢等杂质从晶体管500的周围部进入氧化物530的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。此外，还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，通过组合high-k材料的绝缘体与氧化硅或氧氮化硅，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
此外，在图15A至图15C的晶体管500中，作为由三层的叠层结构而成的第二栅极绝缘膜示出绝缘体520、绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层结构、两层结构或四层以上的叠层结构。此时，不局限于采用由相同材料而成的叠层结构，也可以采用由不同材料而成的叠层结构。
在晶体管500中，将起到氧化物半导体作用的金属氧化物用作包含沟道形成区域的氧化物530。例如，作为氧化物530，优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。
被用作氧化物半导体的金属氧化物可以使用溅射法形成，也可以使用ALD(AtomicLayer Deposition：原子层沉积)法形成。在其他实施方式中详细地说明被用作氧化物半导体的金属氧化物。
此外，作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以抑制杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。
此外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。
优选的是，使氧化物530a的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a及氧化物530b的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a及氧化物530b的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a具有上述结构，可以降低氧化物530a与氧化物530b的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。氮化钽等的金属氮化物膜对氢或氧具有阻挡性，所以是更优选的。
此外，虽然在图15B示出导电体542a及导电体542b的单层结构，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。此外，也可以层叠钛膜及铝膜。此外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
此外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。此外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，如图15B所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时，区域543a被用作源区域和漏区域中的一个，区域543b被用作源区域和漏区域中的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式设置上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。此外，在区域543a(区域543b)中有时形成含有包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子密度增加，区域543a(区域543b)成为低电阻区域。
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧或镁等中的一种或两种以上的金属氧化物。此外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。此外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的材料的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
通过包括绝缘体544，可以抑制绝缘体580所包含的水、氢等杂质扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体542氧化。
绝缘体545被用作第一栅极绝缘膜。绝缘体545优选与上述绝缘体524同样地使用包含过剩的氧并通过加热而释放氧的绝缘体形成。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体545设置包含过剩氧的绝缘体，可以从绝缘体545对氧化物530b的沟道形成区域有效地供应氧。此外，与绝缘体524同样，优选降低绝缘体545中的水或氢等杂质的浓度。绝缘体545的厚度优选为1nm以上且20nm以下。此外，也可以在形成绝缘体545之前及/或后进行上述微波处理。
此外，为了将绝缘体545所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体545与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体545到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体545到导电体560的过剩氧的扩散受到抑制。换言之，可以抑制供应到氧化物530的过剩氧量减少。此外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
此外，与第二栅极绝缘膜同样，绝缘体545也可以具有叠层结构。由于当进行晶体管的微型化及高集成化时，有时栅极绝缘膜的薄膜化导致泄漏电流等问题，因此通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
在图15B及图15C中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体545所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a可以使用可应用于氧化物530的氧化物半导体。在此情况下，通过采用溅射法形成导电体560b，可以降低导电体560a的电阻值来使其成为导电体。其可以称为OC(Oxide Conductor)电极。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
绝缘体580优选具有过剩氧区域。通过设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧高效地供应给氧化物530。此外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560以嵌入绝缘体580的开口的方式设置，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体545的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体545及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
此外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
此外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧、氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体379同样的材料。此外，通过作为这些绝缘体应用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜、氧氮化硅膜等。
此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中嵌入导电体546及导电体548等。
导电体546及导电体548被用作与晶体管500或晶体管550连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料。
此外，也可以在形成晶体管500之后，以围绕晶体管500的方式形成开口，并以覆盖该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述高阻挡性的绝缘体包裹晶体管500，可以防止水分及氢从外部进入。或者，多个晶体管500都可以由对氢或水具有高阻挡性的绝缘体包裹。此外，在围绕晶体管500地形成开口的情况下，例如，当形成到达绝缘体522或绝缘体514的开口并接触于绝缘体522或绝缘体514地形成上述高阻挡性的绝缘体时可以兼作晶体管500的制造工序的一部分，所以是优选的。此外，作为对氢或水具有高阻挡性的绝缘体，例如使用与绝缘体522或绝缘体514同样的材料即可。
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。此外，可以同时形成导电体612及导电体610。
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在本实施方式中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成对具有阻挡性的导电体及导电性高的导电体具有高紧密性的导电体。
另外，作为导电材料优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
绝缘体586、导电体612及导电体610上设置有绝缘体640。绝缘体640可以使用与绝缘体379同样的材料。此外，绝缘体640可以被用作覆盖其下方的凹凸形状的平坦化膜。
通过采用本结构，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
<晶体管的变形例子1>
图16A至图16C所示的晶体管500A是图15A至图15C所示的晶体管500的变形例子。图16A是晶体管500A的俯视图，图16B是晶体管500A的沟道长度方向上的截面图，图16C是晶体管500A的沟道宽度方向上的截面图。注意，在图16A的俯视图中，为了明确起见，省略构成要素的一部分。图16A至图16C所示的结构也可以用于如晶体管550等本发明的一个方式的半导体装置所包括的其他晶体管。
图16A至图16C所示的结构的晶体管500A与图15A至图15C所示的结构的晶体管500的不同之处在于包括绝缘体552、绝缘体513及绝缘体404。此外，与图15A至图15C所示的结构的晶体管500的不同之处在于与导电体540a的侧面接触地设置绝缘体552，且与导电体540b的侧面接触地设置绝缘体552。再者，与图15A至图15C所示的结构的晶体管500的不同之处在于不包括绝缘体520。
在晶体管500A中，绝缘体512上设置有绝缘体513。此外，绝缘体574上及绝缘体513上设置有绝缘体404。在晶体管500A中，绝缘体514、绝缘体516、绝缘体522、绝缘体524、绝缘体544、绝缘体580及绝缘体574被图案化，绝缘体404覆盖它们。也就是说，绝缘体404分别与绝缘体574的顶面、绝缘体574的侧面、绝缘体580的侧面、绝缘体544的侧面、绝缘体524的侧面、绝缘体522的侧面、绝缘体516的侧面、绝缘体514的侧面、绝缘体513的顶面接触。由此，氧化物530等被绝缘体404及绝缘体513与外部隔开。
绝缘体513及绝缘体404优选高效地抑制氢(例如，氢原子、氢分子等中的至少一个)或水分子的扩散。例如，作为绝缘体513及绝缘体404，优选使用作为氢阻挡性高的材料的氮化硅或氮氧化硅。由此，由于可以抑制氢等扩散到氧化物530中，因此可以抑制晶体管500A的特性下降。因此，可以提高本发明的一个方式的半导体装置的可靠性。
绝缘体552以与绝缘体581、绝缘体404、绝缘体574、绝缘体580及绝缘体544接触的方式设置。绝缘体552优选具有抑制氢或水分子的扩散的功能。例如，作为绝缘体552优选使用作为氢阻挡性高的材料的氮化硅、氧化铝或氮氧化硅等的绝缘体。尤其是，氮化硅为氢阻挡性高的材料，因此优选用于绝缘体552。通过作为绝缘体552使用氢阻挡性高的材料，可以抑制水或氢等的杂质从绝缘体580等通过导电体540a及导电体540b扩散到氧化物530。此外，可以抑制包含在绝缘体580中的氧被导电体540a及导电体540b吸收。如此，可以提高本发明的一个方式的半导体装置的可靠性。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式3)
在本实施方式中，说明可以用于上述实施方式所说明的OS晶体管的金属氧化物(以下，也称为氧化物半导体)。
金属氧化物优选至少包含铟或锌。尤其优选包含铟和锌中的一个。此外，除了铟及锌之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
<结晶结构的分类>
首先，对氧化物半导体中的结晶结构的分类参照图17A进行说明。图17A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图17A所示，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外，completely amorphous包含在“Amorphous”中。此外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(Cloud-Aligned Composite)。此外，在“Crystalline”的分类中不包含single crystal、poly crystal及completely amorphous。此外，在“Crystal”中包含single crystal及polycrystal。
此外，图17A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新的边界区域(New crystalline phase)的结构。换言之，该结构与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的结晶结构进行评估。在此，图17B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。此外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，将图17B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外，图17B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，图17B所示的CAAC-IGZO膜的厚度为500nm。
如图17B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。此外，如图17B所示那样，2θ＝31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
此外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评估。图17C示出CAAC-IGZO膜的衍射图案。图17C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外，图17C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图17C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<<氧化物半导体的结构>>
此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图17A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
另外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、钛等中的一种或多种)中，CAAC-OS有包括含有层叠有铟(In)及氧的层(以下，In层)、含有元素M、锌(Zn)及氧的层(以下，(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例子如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子的排列的低密度及因金属原子被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选包含Zn。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入及缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及可靠性良好。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS、非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰值。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
<<氧化物半导体的构成>>
接着，说明上述的CAC-OS的详细内容。注意，CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(以下，也称为云状)。就是说，CAC-OS是指该第一区域和该第二区域混合的复合金属氧化物。
在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言，上述第一区域是以铟氧化物、铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物、镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。此外，可以将上述第二区域称为以Ga为主要成分的区域。
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像，可确认到以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合。
在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(开启/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-likeOS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<包括氧化物半导体的晶体管>
接着，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
此外，优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体的载流子浓度为1×1017cm-3以下，优选为1×1015cm-3以下，更优选为1×1013cm-3以下，进一步优选为1×1011cm-3以下，还进一步优选低于1×1010cm-3且为1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为“高纯度本征”或“实质上高纯度本征”的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，氧化物半导体中形成缺陷能级。因此，将氧化物半导体中的硅及碳的浓度、与氧化物半导体的界面附近的硅及碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS分析测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，更进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
本实施方式所示的构成、结构、方法等可以与其他的实施方式等所示的构成、结构、方法等适当地组合而使用。
(实施方式4)
在本实施方式中，作为半导体装置的一个例子，对IC芯片、电子构件及电子设备等进行说明。
<电子构件的制造方法例子>
图18A是示出电子构件的制造方法例子的流程图。电子构件也被称为半导体封装或IC用封装等。该电子构件根据端子取出方向或端子的形状具有多个不同规格和名称。在本实施方式中，说明其一个例子。
通过组装工序(后工序)在印刷电路板上组合多个能够装卸的构件，可以形成由晶体管构成的半导体装置。后工序可以通过进行图18A所示的各工序完成。具体而言，在由前工序得到的元件衬底完成(步骤ST71)之后，对衬底背面进行研磨。通过在此阶段使衬底薄膜化，减少在前工序中产生的衬底的翘曲等，而实现构件的小型化。接着，进行将衬底分成多个芯片的“切割(dicing)工序”(步骤ST72)。
图18B是进行切割工序之前的半导体晶片7100的俯视图。图18C是图18B的部分放大图。半导体晶片7100设置有多个电路区域7102。电路区域7102设置有根据本发明的实施方式的半导体装置(例如，保持电路、存储装置、摄像装置、MCU等)。
多个电路区域7102的每一个都被分离区域7104围绕。分离线(也称为“切割线”)7106位于与分离区域7104重叠的位置上。在切割工序(步骤ST72)中，通过沿着分离线7106切割半导体晶片7100，从半导体晶片7100切割出包括电路区域7102的芯片7110。图18D是芯片7110的放大图。
另外，也可以在分离区域7104中设置导电层或半导体层。通过在分离区域7104中设置导电层或半导体层，可以缓和可能在切割工序中产生的ESD，而防止起因于切割工序的成品率下降。另外，一般来说，为了冷却衬底、去除刨花、防止带电等，一边将溶解有碳酸气体等以降低其电阻率的纯水供应给切削部一边进行切割工序。通过在分离区域7104中设置导电层或半导体层，可以减少该纯水的使用量。因此，可以降低半导体装置的生产成本。另外，可以提高半导体装置的生产率。
在进行步骤ST72之后，分别拾取分离后的芯片并将其安装且接合于引线框架上，即进行芯片接合(die bonding)工序(步骤ST73)。芯片接合工序中的芯片与引线框架的接合方法根据产品选择合适的方法即可。例如，可以使用树脂或胶带进行接合。芯片接合工序中的芯片与引线框架的接合可以通过在插入物(interposer)上安装芯片来进行。在引线键合(wire bonding)工序中，使引线框架的引线与芯片上的电极通过金属细线(wire)电连接(步骤ST74)。作为金属细线可以使用银线或金线。引线键合可以使用球键合(ballbonding)或楔键合(wedge bonding)。
实施由环氧树脂等密封进行了引线键合的芯片的模塑(molding)工序(步骤ST75)。通过进行模塑工序，电子构件的内部被树脂填充，可以减轻机械外力所导致的对内置电路部及金属细线的损伤，还可以降低因水分及灰尘所导致的特性劣化。接着，对引线框架的引线进行电镀处理。并且，对引线进行切断及成型加工(步骤ST76)。通过该电镀处理可以防止引线生锈，而在之后将引线安装于印刷电路板时，可以更加确实地进行焊接。接着，对封装表面实施印字处理(marking)(步骤ST77)。然后，通过检验工序(步骤ST78)完成电子构件(步骤ST79)。通过组装上述实施方式的半导体装置，可以提供功耗低的小型电子构件。
图18E示出完成的电子构件的立体示意图。在图18E中，作为电子构件的一个例子，示出QFP(Quad Flat Package：四侧引脚扁平封装)的立体示意图。如图18E所示，电子构件7000包括引线7001及芯片7110。
电子构件7000例如安装于印刷电路板7002。通过组合多个这样的电子构件7000并使其在印刷电路板7002上彼此电连接，可以将电子构件7000安装于电子设备。完成的电路板7004设置于电子设备等的内部。通过安装电子构件7000，可以减少电子设备的功耗。或者，容易实现电子设备的小型化。
电子构件7000能够用作如下各种领域的电子设备的电子构件(IC芯片)：数字信号处理、软件无线电(software-defined radio systems)、航空电子(如通信设备、导航系统、自动驾驶系统(autopilot systems)、飞行管理系统等与航空有关的电子设备)、ASIC原型(ASIC prototyping)、医学图像处理、语音识别、加密、生物信息学(bioinformatics)、机械装置的模拟器及射电天文学中的射电望远镜等。作为这种电子设备，可以举出拍摄装置(视频摄像机、数码相机等)、显示装置、个人计算机(PC)、移动电话机、包括便携式的游戏机、便携式信息终端(智能手机或平板信息终端等)、电子书阅读器终端、可穿戴信息终端(时钟式、头戴式、护目镜型、眼镜型、袖章型、手镯型、项链型等)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)、自动售货机以及家庭用电器产品等。
本实施方式所示的构成、结构、方法等可以与其他的实施方式等所示的构成、结构、方法等适当地组合而使用。
(实施方式5)
在本实施方式中，对包括根据本发明的一个方式的半导体装置的电子设备的一个例子进行说明。图19A至图19J示出电子设备的一个例子。注意，图19A至图19J示出包括根据本发明的一个方式的半导体装置的电子构件7000包括在各电子设备中的情况。
在各种电子设备中，有时例如进行将音频信息、摄像信息、照度信息、温度信息等各种模拟信息转换为数字信息的AD转换。通过将根据本发明的一个方式的半导体装置用于电子设备，可以进行功耗的增大得到抑制的AD转换。也就是说，通过将根据本发明的一个方式的半导体装置用于电子设备，可以降低功耗。另外，通过使用根据本发明的一个方式的半导体装置，可以实现高精度的AD转换。另外，通过使用根据本发明的一个方式的半导体装置，可以实现高速的AD转换。
[移动电话机]
图19A所示的信息终端5500是信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510、显示部5511、扬声器5512、摄像头5513、麦克风5514等，作为输入界面在显示部5511中包括触控面板，并且外壳5510上设置有操作开关5515。
信息终端5500可以保持在执行程序时生成的临时文件(例如，使用网页浏览器时的缓存等)。在信息终端5500中进行将音频信息、摄像信息、照度信息等各种模拟信息转换为数字信息的AD转换等。
[可穿戴终端]
此外，图19B示出可穿戴终端的一个例子的信息终端5900。信息终端5900包括外壳5901、显示部5902、操作开关5903、操作开关5904、表带5905等。
信息终端5900包括温度传感器、气压传感器、照度传感器等各种传感器。在信息终端5900中进行将各种传感器所得的模拟信息转换为数字信息的AD转换等。
[信息终端]
图19C示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示部5302、键盘5303、摄像头5304等。
与上述信息终端5500同样，在台式信息终端5300中进行将各种模拟信息转换为数字信息的AD转换等。
注意，在上述例子中，图19A至图19C分别示出智能手机、可穿戴终端及台式信息终端作为电子设备的例子，但是也可以应用智能手机、可穿戴终端及台式信息终端以外的信息终端。作为智能手机、可穿戴终端及台式信息终端以外的信息终端，例如可以举出PDA(Personal Digital Assistant：个人数码助理)、笔记本式信息终端、工作站等。
[电器产品]
此外，图19D示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。例如，电冷藏冷冻箱5800是对应于IoT(Internet of Things：物联网)的电冷藏冷冻箱。
可以将根据本发明的一个方式的半导体装置应用于电冷藏冷冻箱5800。通过利用互联网等，可以使电冷藏冷冻箱5800对信息终端等发送储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等的信息。在电冷藏冷冻箱5800中进行将库内温度等各种模拟信息转换为数字信息的AD转换等。
在上述例子中，作为电器产品说明电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[游戏机]
此外，图19E示出游戏机的一个例子的便携式游戏机5200。便携式游戏机5200包括外壳5201、显示部5202、操作开关5203、照度传感器5204、麦克风5205等。
此外，图19F示出游戏机的一个例子的固定式游戏机7500。固定式游戏机7500包括主体7520及控制器7522。主体7520可以以无线方式或有线方式与控制器7522连接。此外，虽然在图19F中未图示，但是控制器7522可以包括显示游戏的图像的显示部、作为操作开关以外的输入接口的触控面板及控制杆、旋转式抓手、滑动式抓手、麦克风等。此外，控制器7522不局限于图19F所示的形状，也可以根据游戏的种类改变控制器7522的形状。例如，在FPS(First Person Shooter，第一人称射击类游戏)等射击游戏中，作为扳机使用操作开关，可以使用模仿枪的形状的控制器。此外，例如，在音乐游戏等中，可以使用模仿乐器、音乐器件等的形状的控制器。再者，固定式游戏机也可以设置照相机、深度传感器、麦克风等，由游戏玩者的手势及/或声音等操作以代替控制器操作。
此外，上述游戏机的影像可以由电视装置、个人计算机用显示器、游戏用显示器、头戴显示器等显示装置输出。
在便携式游戏机5200或固定式游戏机7500等中也进行将各种模拟信息转换为数字信息的AD转换等。通过将根据本发明的一个方式的半导体装置用于便携式游戏机5200或固定式游戏机7500等，可以实现低功耗的便携式游戏机5200或固定式游戏机7500。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
虽然作为电子设备之一的游戏机示出便携式游戏机5200及固定式游戏机7500，但是本发明的一个方式的电子设备例如还包括设置在娱乐设施(游戏中心、游乐园等)的街机游戏机以及设置在体育设施的击球练习用投球机等。
[移动体]
上述实施方式所说明的半导体装置可以应用于作为移动体的汽车及汽车的驾驶座位附近。
图19G示出作为移动体的一个例子的汽车5700。
汽车5700的驾驶座位附近设置有通过显示速度、发动机转速数、行车距离、燃量的剩余量、排档的状态及空调的设定状态等来提供各种信息的仪表板。此外，驾驶座位附近也可以设置有表示上述信息的显示装置。
尤其是，可以使用由该显示装置和设置在汽车5700的外侧的摄像装置(未图示)拍摄的影像补充被支柱等遮挡的视野、驾驶座位的死角等，从而可以提高安全性。
在汽车5700中进行将各种模拟信息转换为数字信息的AD转换等。AD转换所得的数字信息用于自动驾驶系统、导航系统及进行危险预测等的系统。根据本发明的一个方式的半导体装置可以进行高精度的AD转换。或者，根据本发明的一个方式的半导体装置可以进行高速的AD转换。通过使用根据本发明的一个方式的半导体装置，可以提高自动驾驶、导航、危险预测等的运算处理精度。通过使用根据本发明的一个方式的半导体装置，可以提高自动驾驶、导航、危险预测等的运算处理速度。
虽然在上述例子中作为移动体的一个例子说明汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等。
[照相机]
根据本发明的一个方式的半导体装置可以应用于照相机。
图19H示出摄像装置的一个例子的数码相机6240。数码相机6240包括外壳6241、显示部6242、操作开关6243、快门按钮6244等，并且安装有可装卸的镜头6246。在此，数码相机6240采用能够从外壳6241拆卸下镜头6246的结构，但是镜头6246及外壳6241也可以被形成为一体。此外，数码相机6240还可以包括另外安装的闪光灯装置、取景器等。
通过将根据本发明的一个方式的半导体装置用于数码相机6240，可以实现高速的AD转换。此外，借助于功耗下降，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[视频摄像机]
上述实施方式所说明的半导体装置可以应用于视频摄像机。
图19I示出摄像装置的一个例子的视频摄像机6300。视频摄像机6300包括第一外壳6301、第二外壳6302、显示部6303、操作开关6304、镜头6305、连接部6306等。操作开关6304及镜头6305设置在第一外壳6301上，显示部6303设置在第二外壳6302上。第一外壳6301与第二外壳6302由连接部6306连接，第一外壳6301与第二外壳6302间的角度可以由连接部6306改变。显示部6303的图像也可以根据连接部6306中的第一外壳6301与第二外壳6302间的角度切换。
通过将根据本发明的一个方式的半导体装置用于视频摄像机6300，可以实现高速的AD转换。此外，借助于功耗下降，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[ICD]
可以将上述实施方式所说明的半导体装置应用于埋藏式心律转复除颤器(ICD)。
图19J是示出ICD的一个例子的截面示意图。ICD主体5400至少包括电池5401、电子构件7000、调节器、控制电路、天线5404、向右心房的金属丝5402、向右心室的金属丝5403。
ICD主体5400通过手术设置在体内，两个金属丝穿过人体的锁骨下静脉5405及上腔静脉5406，并且其中一个金属丝的先端设置于右心室，另一个金属丝的先端设置于右心房。
ICD主体5400具有心脏起搏器的功能，并在心律在规定范围之外时对心脏进行起搏。此外，在即使进行起搏也不改善心律时(快速的心室频脉及心室颤动等)进行利用去颤的治疗。
为了适当地进行起搏及去颤，ICD主体5400需要经常监视心律。因此，ICD主体5400包括用来检测心律的传感器。此外，ICD主体5400可以在电子构件7000中储存通过该传感器测得的心律的数据、利用起搏进行治疗的次数、时间等。
此外，因为由天线5404接收电力，且该电力被充电到电池5401。此外，通过使ICD主体5400包括多个电池，可以提高安全性。具体而言，即使ICD主体5400中的部分电池产生故障，其他电池可以起作用而被用作辅助电源。
此外，除了能够接收电力的天线5404，还可以包括能够发送生理信号的天线，例如，也可以构成能够由外部的监视装置确认脉搏、呼吸数、心律、体温等生理信号的监视心脏活动的系统。
通过将根据本发明的一个方式的半导体装置用于ICD主体5400，可以实现高速的AD转换。此外，借助于功耗下降，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。由此，可以提高ICD主体5400的可靠性。
本实施方式所示的构成、结构、方法等可以与其他的实施方式等所示的构成、结构、方法等适当地组合而使用。
[符号说明]
100：半导体装置、110：差动电路、111：晶体管、112：晶体管、113：晶体管、114：晶体管、115：晶体管、120：锁存电路、121：晶体管、122：晶体管、123：晶体管、124：晶体管、125：晶体管、126：晶体管、127：晶体管

Claims (12)

1.一种半导体装置，包括：
差动电路；以及
锁存电路，
其中，所述差动电路包括在沟道形成区域含有氧化物半导体的晶体管，
所述锁存电路包括在沟道形成区域含有单体半导体或化合物半导体的晶体管，
并且，所述差动电路与所述锁存电路具有彼此重叠的区域。
2.根据权利要求1所述的半导体装置，其中所述锁存电路包括在沟道形成区域含有氧化物半导体的晶体管。
3.根据权利要求1或2所述的半导体装置，其中所述氧化物半导体包含铟和锌中的至少一个。
4.根据权利要求1至3中任一项所述的半导体装置，其中所述单体半导体为硅。
5.根据权利要求1至3中任一项所述的半导体装置，其中所述化合物半导体为氮化镓。
6.一种半导体装置，包括：
差动电路；以及
锁存电路，
其中，所述差动电路包括第一至第五晶体管，
所述锁存电路包括第六至第十二晶体管，
所述第一至所述第五晶体管都在沟道形成区域含有氧化物半导体，
并且，所述第六至所述第十二晶体管都在沟道形成区域含有单体半导体或化合物半导体。
7.一种半导体装置，包括：
差动电路；以及
锁存电路，
其中，所述差动电路包括第一至第五晶体管，
所述锁存电路包括第六至第十二晶体管，
所述第一至所述第五晶体管、所述第十一晶体管及所述第十二晶体管都在沟道形成区域含有氧化物半导体，
并且，所述第六至所述第十晶体管都在沟道形成区域含有单体半导体或化合物半导体。
8.根据权利要求6或7所述的半导体装置，
其中所述第一晶体管的源极和漏极中的一个与第一端子电连接，
所述第一晶体管的源极和漏极中的另一个与所述第三晶体管的源极和漏极中的一个电连接，
所述第二晶体管的源极和漏极中的一个与所述第一端子电连接，
所述第二晶体管的源极和漏极中的另一个与所述第四晶体管的源极和漏极中的一个电连接，
所述第三晶体管的源极和漏极中的另一个及所述第四晶体管的源极和漏极中的另一个与所述第五晶体管的源极和漏极中的一个电连接，
所述第一晶体管的栅极及所述第二晶体管的栅极与第二端子电连接，
所述第三晶体管的栅极与第三端子电连接，
所述第四晶体管的栅极与第四端子电连接，
所述第五晶体管的栅极与第五端子电连接，
并且所述第五晶体管的源极和漏极中的另一个与第六端子电连接。
9.权利要求6至8中任一项所述的半导体装置，
其中所述第六晶体管的源极和漏极中的一个与第七端子电连接，
所述第六晶体管的源极和漏极中的另一个与所述第七晶体管的源极和漏极中的一个电连接，
所述第七晶体管的源极和漏极中的另一个与所述第九晶体管的源极和漏极中的一个电连接，
所述第八晶体管的源极和漏极中的一个与所述第六晶体管的源极和漏极中的另一个电连接，
所述第六晶体管的栅极与所述第八端子电连接，
所述第八晶体管的源极和漏极中的另一个与所述第十晶体管的源极和漏极中的一个电连接，
所述第七晶体管及所述第九晶体管的每一个的栅极都与所述第十晶体管的源极和漏极中的一个电连接，
所述第八晶体管及所述第十晶体管的每一个的栅极都与所述第九晶体管的源极和漏极中的一个电连接，
所述第十一晶体管的源极和漏极中的一个与第九端子及所述第九晶体管的源极和漏极中的一个电连接，
所述第十二晶体管的源极和漏极中的一个与第十端子及所述第十晶体管的源极和漏极中的一个电连接，
所述第九晶体管、所述第十晶体管、所述第十一晶体管及所述第十二晶体管的每一个的源极和漏极中的另一个都与第十一端子电连接，
所述第十一晶体管的栅极与所述第三晶体管的源极和漏极中的一个电连接，
并且所述第十二晶体管的栅极与所述第四晶体管的源极和漏极中的一个电连接。
10.根据权利要求6至9中任一项所述的半导体装置，其中所述氧化物半导体包含铟和锌中的至少一个。
11.根据权利要求6至10中任一项所述的半导体装置，其中所述单体半导体为硅。
12.根据权利要求6至10中任一项所述的半导体装置，其中所述化合物半导体为氮化镓。
CN202180046435.8A 2020-07-24 2021-07-12 半导体装置 Pending CN115885472A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-125992 2020-07-24
JP2020125992 2020-07-24
PCT/IB2021/056221 WO2022018560A1 (ja) 2020-07-24 2021-07-12 半導体装置

Publications (1)

Publication Number Publication Date
CN115885472A true CN115885472A (zh) 2023-03-31

Family

ID=79728638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180046435.8A Pending CN115885472A (zh) 2020-07-24 2021-07-12 半导体装置

Country Status (5)

Country Link
US (1) US20230198509A1 (zh)
JP (1) JPWO2022018560A1 (zh)
KR (1) KR20230041967A (zh)
CN (1) CN115885472A (zh)
WO (1) WO2022018560A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2573211B1 (fr) * 1984-11-09 1986-12-12 Labo Electronique Physique Comparateur synchronise
JP5627512B2 (ja) * 2011-03-04 2014-11-19 三菱電機株式会社 パワーモジュール
JP5942798B2 (ja) * 2012-11-12 2016-06-29 富士通株式会社 比較回路およびａ／ｄ変換回路
WO2014157019A1 (en) * 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10250247B2 (en) * 2016-02-10 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
KR102367787B1 (ko) * 2016-06-30 2022-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 동작 방법

Also Published As

Publication number Publication date
WO2022018560A1 (ja) 2022-01-27
US20230198509A1 (en) 2023-06-22
JPWO2022018560A1 (zh) 2022-01-27
KR20230041967A (ko) 2023-03-27

Similar Documents

Publication Publication Date Title
US20200349423A1 (en) Semiconductor device and system using the same
TW201803131A (zh) 半導體裝置、半導體晶圓及電子裝置
KR20210142695A (ko) 반도체 장치
CN115349169A (zh) 存储装置及电子设备
JP7273064B2 (ja) ヒステリシスコンパレータ、半導体装置、及び蓄電装置
KR20200044040A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7325439B2 (ja) 蓄電装置
KR20210107000A (ko) 반도체 장치, 그리고 전자 기기 및 인공위성
KR20210127721A (ko) 반도체 장치 및 상기 반도체 장치를 가지는 전기 기기
JPWO2019102296A1 (ja) 撮像装置、および電子機器
CN115885472A (zh) 半导体装置
TW202145080A (zh) 半導體裝置及電子裝置
CN110678974B (zh) 半导体装置、电子构件及电子设备
CN115769221A (zh) 半导体装置及电子设备
CN115053344A (zh) 半导体装置及电子设备
US20210400382A1 (en) Sound source separation device, semiconductor device, and electronic device
CN113826103A (zh) 半导体装置及电子设备
WO2022049448A1 (ja) 半導体装置、及び電子機器
WO2022029534A1 (ja) 半導体装置の駆動方法
WO2022084800A1 (ja) 半導体装置、及び電子機器
WO2022064304A1 (ja) 半導体装置の駆動方法
WO2023144652A1 (ja) 記憶装置
WO2023144653A1 (ja) 記憶装置
WO2022084802A1 (ja) 半導体装置、および半導体装置の駆動方法
CN115443505A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination