JP7273064B2 - ヒステリシスコンパレータ、半導体装置、及び蓄電装置 - Google Patents

ヒステリシスコンパレータ、半導体装置、及び蓄電装置 Download PDF

Info

Publication number
JP7273064B2
JP7273064B2 JP2020560639A JP2020560639A JP7273064B2 JP 7273064 B2 JP7273064 B2 JP 7273064B2 JP 2020560639 A JP2020560639 A JP 2020560639A JP 2020560639 A JP2020560639 A JP 2020560639A JP 7273064 B2 JP7273064 B2 JP 7273064B2
Authority
JP
Japan
Prior art keywords
transistor
insulator
oxide
circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020560639A
Other languages
English (en)
Other versions
JPWO2020128722A5 (ja
JPWO2020128722A1 (ja
Inventor
佑樹 岡本
圭 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020128722A1 publication Critical patent/JPWO2020128722A1/ja
Publication of JPWO2020128722A5 publication Critical patent/JPWO2020128722A5/ja
Application granted granted Critical
Publication of JP7273064B2 publication Critical patent/JP7273064B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/084—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/960735—Capacitive touch switches characterised by circuit details
    • H03K2217/96074—Switched capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明の一態様は、ヒステリシスコンパレータ、半導体装置、及び蓄電装置に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、又はそれらの検査方法を一例として挙げることができる。
一般的に、電気自動車やノート型パーソナルコンピュータなどの電子機器に備えられている二次電池は、充電及び放電を繰り返すことによって、容量の低下、内部抵抗の増加などの劣化現象が現れるようになる。また、電池の初期不良や、電池に対する乱暴な扱い方などによって、電池の発火など予期しない事故が起こる場合がある。
近年では、安全上の観点から、電池に、当該電池を検査及び／又は監視するための回路や保護回路を設けることが増えている。特許文献１には、電池の温度保護を高精度に行い、かつ適切な充電制御を行う回路を設けた電池パックの発明が開示されている。
特開２００９－１５２１２９号公報
保護回路は、例えば、ヒステリシスコンパレータを有する場合がある。ヒステリシスコンパレータを駆動する場合、電源電圧の他に、低レベルしきい値電圧と、高レベルしきい値電圧と、の参照電位が必要になる。また、保護回路には、一又は複数の電源電圧を供給する必要があるため、複数の電圧生成回路が保護回路の内部、又は保護回路の周辺に設けられている場合がある。
本発明の一態様は、新規のヒステリシスコンパレータを提供することを課題の一とする。又は、本発明の一態様は、消費電力が低減されたヒステリシスコンパレータを提供することを課題の一とする。又は、本発明の一態様は、当該ヒステリシスコンパレータを有する新規な半導体装置を提供することを課題の一とする。又は、本発明の一態様は、当該半導体装置を有する蓄電装置を提供することを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、及び他の課題の全てを解決する必要はない。
（１）
本発明の一態様は、コンパレータと、スイッチと、第１容量と、第２容量と、論理回路と、を有し、スイッチの第１端子は、第１容量の１対の導電領域の一方と、第２容量の１対の導電領域の一方と、コンパレータの第１入力端子と、に電気的に接続され、コンパレータの出力端子は、論理回路の入力端子に電気的に接続され、論理回路の出力端子は、第２容量の１対の導電領域の他方に電気的に接続され、論理回路は、論理回路の入力端子に入力された信号の反転信号を生成して、反転信号を論理回路の出力端子に出力する機能を有する、ヒステリシスコンパレータである。
（２）
また、本発明の一態様は、上記（１）において、論理回路は、インバータ回路を有し、論理回路の入力端子は、インバータ回路の入力端子に電気的に接続され、論理回路の出力端子は、インバータ回路の出力端子に電気的に接続されている、ヒステリシスコンパレータである。
（３）
また、本発明の一態様は、上記（１）において、論理回路は、ＮＡＮＤ回路を有し、論理回路の入力端子は、ＮＡＮＤ回路の第１入力端子に電気的に接続され、論理回路の出力端子は、ＮＡＮＤ回路の出力端子に電気的に接続されている、ヒステリシスコンパレータである。
（４）
また、本発明の一態様は、上記（１）において、論理回路は、ＮＯＲ回路を有し、論理回路の入力端子は、ＮＯＲ回路の第１入力端子に電気的に接続され、論理回路の出力端子は、ＮＯＲ回路の出力端子に電気的に接続されている、ヒステリシスコンパレータである。
（５）
また、本発明の一態様は、上記（１）乃至（４）のいずれか一において、スイッチは、トランジスタを有し、トランジスタは、チャネル形成領域に金属酸化物を有する、ヒステリシスコンパレータである。
（６）
また、本発明の一態様は、上記（１）乃至（５）のいずれか一のヒステリシスコンパレータと、回路と、を有し、回路は、スイッチのオン状態とオフ状態の切り替えを行う機能と、スイッチの第２端子に入力するための参照電位を生成する機能と、コンパレータの第２入力端子に入力するための入力電圧を生成する機能と、を有する、半導体装置である。
（７）
また、本発明の一態様は、上記（６）の半導体装置と、セルと、を有し、回路は、セルの正極端子の電位と、セルの負極端子の電位と、が入力されることで、正極端子の電位と、負極端子の電位と、に応じて、参照電位と、入力電圧と、を生成する機能を有する、蓄電装置である。
なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
また、本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
また、例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書等において、「抵抗素子」とは、抵抗値を有する回路素子、配線などとする。そのため、本明細書等において、「抵抗素子」は、抵抗値を有する配線、ソース－ドレイン間に電流が流れるトランジスタ、ダイオード、コイルなどを含むものとする。そのため、「抵抗素子」という用語は、「抵抗」「負荷」「抵抗値を有する領域」などの用語に言い換えることができ、逆に「抵抗」「負荷」「抵抗値を有する領域」という用語は、「抵抗素子」などの用語に言い換えることができる。抵抗値としては、例えば、好ましくは１ｍΩ以上１０Ω以下、より好ましくは５ｍΩ以上５Ω以下、更に好ましくは１０ｍΩ以上１Ω以下とすることができる。また、例えば、１Ω以上１×１０９Ω以下としてもよい。
また、本明細書等において、「容量素子」とは、静電容量の値を有する回路素子、静電容量の値を有する配線の領域、寄生容量、トランジスタのゲート容量などとする。そのため、本明細書等において、「容量素子」は、１対の電極と、当該電極の間に含まれている誘電体と、を含む回路素子だけでなく、配線と配線との間に現れる寄生容量、トランジスタのソース又はドレインの一方とゲートとの間に現れるゲート容量などを含むものとする。また、「容量素子」「寄生容量」「ゲート容量」などという用語は、「容量」などの用語に言い換えることができ、逆に、「容量」という用語は、「容量素子」「寄生容量」「ゲート容量」などの用語に言い換えることができる。また、「容量」の「１対の電極」という用語は、「１対の導電体」「１対の導電領域」「１対の領域」などに言い換えることができる。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
また、本明細書等において、トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソース又はドレインとして機能する２つの端子は、トランジスタの入出力端子である。２つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）及びトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。なお、トランジスタの構造によっては、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲート又はバックゲートの一方を第１ゲートと呼称し、トランジスタのゲート又はバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、３以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第１ゲート、第２ゲート、第３ゲートなどと呼称することがある。
また、本明細書等において、ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、「電圧」を「電位」に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
一般的に、「電流」とは、正の荷電体の移動に伴う電荷の移動現象（電気伝導）として定義されているが、「正の荷電体の電気伝導が起きている」という記載は、「その逆向きに負の荷電体の電気伝導が起きている」と換言することができる。そのため、本明細書等において、「電流」とは、特に断らない限り、キャリアの移動に伴う電荷の移動現象（電気伝導）をいうものとする。ここでいうキャリアとは、電子、正孔、アニオン、カチオン、錯イオン等が挙げられ、電流の流れる系（例えば、半導体、金属、電解液、真空中など）によってキャリアが異なる。また、配線等における「電流の向き」は、正のキャリアが移動する方向とし、正の電流量で記載する。換言すると、負のキャリアが移動する方向は、電流の向きと逆の方向となり、負の電流量で表現される。そのため、本明細書等において、電流の正負（又は電流の向き）について断りがない場合、「素子Ａから素子Ｂに電流が流れる」等の記載は「素子Ｂから素子Ａに電流が流れる」等に言い換えることができるものとする。また、「素子Ａに電流が入力される」等の記載は「素子Ａから電流が出力される」等に言い換えることができるものとする。
また、本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
また、本明細書等において「電極」「配線」「端子」などの用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は「配線」や「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」「配線」「端子」などが一体となって形成されている場合なども含む。そのため、例えば、「電極」は「配線」又は「端子」の一部とすることができ、また、例えば、「端子」は「配線」又は「電極」の一部とすることができる。また、「電極」「配線」「端子」などの用語は、場合によって、「領域」などの用語に置き換える場合がある。
また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
本明細書等において、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。一例としては、電気的なスイッチ、機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「略平行」又は「概略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」又は「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
本発明の一態様によって、新規のヒステリシスコンパレータを提供することができる。又は、本発明の一態様によって、消費電力が低減されたヒステリシスコンパレータを提供することができる。又は、本発明の一態様によって、当該ヒステリシスコンパレータを有する半導体装置を提供することができる。又は、本発明の一態様によって、当該半導体装置を有する新規な蓄電装置を提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
図１は半導体装置の一例を示すブロック図である。
図２Ａ、図２Ｂ、図２Ｃ、図２Ｄはヒステリシスコンパレータの一例を示す回路図である。
図３はヒステリシスコンパレータの動作例を示すタイミングチャートである。
図４Ａ、図４Ｂ、図４Ｃ、図４Ｄはヒステリシスコンパレータの一例を示す回路図である。
図５はヒステリシスコンパレータの動作例を示すタイミングチャートである。
図６はヒステリシスコンパレータの動作例を示すタイミングチャートである。
図７は半導体装置の一例を示すブロック図である。
図８は半導体装置の構成例を説明する断面模式図である。
図９は半導体装置の構成例を説明する断面模式図である。
図１０Ａ、図１０Ｂ、図１０Ｃはトランジスタの構成例を説明する断面模式図である。
図１１Ａ、図１１Ｂはトランジスタの構成例を説明する断面模式図である。
図１２は半導体装置の構成例を説明する断面模式図である。
図１３Ａ、図１３Ｂはトランジスタの構成例を説明する断面模式図である。
図１４は半導体装置の構成例を説明する断面模式図である。
図１５Ａ、図１５Ｂ、図１５Ｃは容量の構成例を示す上面図、及び斜視図である。
図１６Ａ、図１６Ｂ、図１６Ｃは容量の構成例を示す上面図、及び斜視図である。
図１７Ａ、図１７Ｂ、図１７Ｃ、図１７Ｄは半導体ウェハと電子部品の一例を示す斜視図である。
図１８Ａ、図１８Ｂ、図１８Ｃ、図１８Ｄは蓄電装置の一例を説明する斜視図である。
図１９Ａ、図１９Ｂ、図１９Ｃは蓄電装置の一例を説明する斜視図である。
図２０Ａ、図２０Ｂ、図２０Ｃ、図２０Ｄ、図２０Ｅ、図２０Ｆ、図２０Ｇ、図２０Ｈ、図２０Ｉは製品の一例を説明する斜視図である。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ ＦＥＴ、又はＯＳトランジスタと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
本明細書に記載の実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。
また、本明細書の図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
（実施の形態１）
本実施の形態では、一の電池において、過充電、又は過放電が起きたときに、それらを検知して、検知信号を発信する半導体装置について説明する。また、当該半導体装置は、一の電池だけでなく、複数の電池（セル）が直列に接続された組電池においても同様に、それぞれのセルのうちの一つで過充電、又は過放電を検知することができる。
図１に示した、セルの過充電、又は過放電の検知が可能な半導体装置について説明する。
半導体装置１００は、複数の回路ＣＮＣと、複数のヒステリシスコンパレータＨＣＭＰと、を有する。半導体装置１００は、組電池ＢＡＴに含まれる複数のセルＣＥのそれぞれに対して、過充電、又は過放電を検知する機能を有する。
複数のセルＣＥは、組電池ＢＡＴ内において、直列に電気的に接続されている。
回路ＣＮＣの個数は、例えば、組電池ＢＡＴが有するセルＣＥと同じ個数とすることができる。また、ヒステリシスコンパレータＨＣＭＰの個数は、例えば、組電池ＢＡＴが有するセルＣＥと同じ個数とすることができる。
回路ＣＮＣは、一例として、入力端子ＣＩ１と、入力端子ＣＩ２と、出力端子ＣＯ１と、出力端子ＣＯ２と、を有する。また、ヒステリシスコンパレータＨＣＭＰは、一例として、入力端子ＩＴと、参照電位入力端子ＲＴと、出力端子ＯＴと、を有する。
複数のセルＣＥの一において、セルＣＥの正極端子は、回路ＣＮＣの入力端子ＣＩ１に電気的に接続され、セルＣＥの負極端子は、回路ＣＮＣの入力端子ＣＩ２に電気的に接続されている。また、回路ＣＮＣの出力端子ＣＯ１は、ヒステリシスコンパレータＨＣＭＰの入力端子ＩＴに電気的に接続され、回路ＣＮＣの出力端子ＣＯ２は、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴに電気的に接続されている。
回路ＣＮＣは、例えば、セルＣＥの正極と負極との間の電圧を取得して、当該電圧に応じた情報（例えば、電圧、電流、抵抗値など）に変換する機能と、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴに入力される電圧を生成する機能と、ヒステリシスコンパレータＨＣＭＰの出力端子ＯＴから出力される電位から、セルＣＥにおける過放電、過充電を検知する機能などを有する。なお、回路ＣＮＣの詳細については、実施の形態２で説明する。
ヒステリシスコンパレータＨＣＭＰは、コンパレータの一種であって、入力端子ＩＴに入力された電位と、参照電位入力端子ＲＴに入力された参照電位と、を比較して、その比較結果に応じた電位を出力端子ＯＴから出力する機能を有する。
一般的に、コンパレータは、例えば、入力端子に入力された電位が、参照電位入力端子に入力された参照電位よりも高い場合、出力端子から高レベル電位を出力することができ、入力端子に入力された電位が、参照電位入力端子に入力された参照電位よりも低い場合、出力端子から低レベル電位を出力することができる。また、当該コンパレータの回路構成によっては、例えば、入力端子に入力された電位が、参照電位入力端子に入力された参照電位よりも高い場合、出力端子から低レベル電位を出力することができ、入力端子に入力された電位が、参照電位入力端子に入力された参照電位よりも低い場合、出力端子から高レベル電位を出力することができる。
また、ヒステリシスコンパレータは、例えば、２個の参照電位入力端子を有する場合がある。入力端子ＩＴに入力される電位として、十分に低い電位から高くしていく場合、参照電位としては、一方の参照電位入力端子に入力された電位が用いられ、また、入力端子ＩＴに入力される電位として、十分に高い電位から低くしていく場合、参照電位としては、他方の参照電位入力端子に入力された電位が用いられる。なお、一方の参照電位入力端子に入力された電位は、他方の参照電位入力端子に入力された電位よりも高いことが好ましい。
セルの過充電、又は過放電を検知するには、例えば、ヒステリシスコンパレータを用いることができる。
ヒステリシスコンパレータによってセルの過充電を検知する場合、セルの電圧が、電圧Ｖ１より高い場合を過充電状態として、ヒステリシスコンパレータの高レベル側しきい値電圧（高レベル参照電位という場合がある。）として電圧Ｖ１を設定し、ヒステリシスコンパレータの低レベル側しきい値電圧（低レベル参照電位という場合がある。）として所望の電圧Ｖ２を設定すればよい。このとき、一例として、電圧Ｖ１を４．３５Ｖとしたとき、電圧Ｖ２は４．０Ｖ、より好ましくは４．１Ｖとすることができる。ここで電圧Ｖ１を４．３５Ｖ、電圧Ｖ２を４．１Ｖとしたとき、セルが過充電電圧として４．３５Ｖを超えたとき、ヒステリシスコンパレータの出力電位は高レベル電位から低レベル電位（又は低レベル電位から高レベル電位）に遷移することになる。別途設けられた制御回路などによって、当該出力電位の遷移（以後、検知信号という場合がある。）を検知することによって、当該セルを過充電状態として検知することができ、当該セルへの充電を停止することができる。その後、当該セルが放電を行うとき、当該セルの電圧が４．１Ｖを下回ったとき、ヒステリシスコンパレータの出力電位は低レベル電位から高レベル電位（又は高レベル電位から低レベル電位）に遷移することになる。当該セルの電圧が４．１Ｖ未満のとき、当該セルは過充電状態ではないため、充電が可能な状態となる。つまり、別途設けられた制御回路などによって、当該出力電位の遷移を検知することによって、当該セルが充電可能な状態として検知することができ、当該セルへの充電を行うことができる。
ヒステリシスコンパレータによってセルの過放電を検知する場合、セルの電圧が、電圧Ｖ２より低い場合を過放電状態として、ヒステリシスコンパレータの低レベル側しきい値電圧として電圧Ｖ２を設定し、ヒステリシスコンパレータの高レベル側しきい値電圧として所望の電圧Ｖ１を設定すればよい。このとき、一例として、電圧Ｖ２を２．５Ｖとしたとき、電圧Ｖ１は３．２Ｖ、より好ましくは３．０Ｖとすることができる。ここで電圧Ｖ１を３．０Ｖ、電圧Ｖ２を２．５Ｖとしたとき、セルが過放電電圧として２．５Ｖを下回ったとき、ヒステリシスコンパレータの出力電位は高レベル電位から低レベル電位（又は低レベル電位から高レベル電位）に遷移することになる。別途設けられた制御回路などによって、当該出力電位の遷移（以後、検知信号という場合がある。）を検知することによって、当該セルを過放電状態として検知することができ、当該セルの放電を停止することができる。その後、当該セルが充電を行う場合、当該セルの電圧が３．０Ｖを超えたときに、ヒステリシスコンパレータの出力電位は低レベル電位から高レベル電位（又は高レベル電位から低レベル電位）に遷移することになる。当該セルの電圧が３．０Ｖより高いとき、当該セルは過放電状態ではないため、放電が可能な状態となる。つまり、別途設けられた制御回路などによって、当該出力電位の遷移を検知することによって、当該セルが放電可能な状態として検知することができ、当該セルの放電を行うことができる。
上述の通り、１つのセルに対して、ヒステリシスコンパレータの高レベル側しきい値電圧、及び低レベル側しきい値電圧を設定し、ヒステリシスコンパレータの出力端子から出力される検知信号を取得することで、当該セルにおいて、過充電、又は過放電が起きたか否かを知ることができる。なお、ヒステリシスコンパレータの高レベル側しきい値電圧、及び低レベル側しきい値電圧の設定は、上述の通り、過充電状態、又は過放電状態のどちらか検知したい方に合わせて行うのが好ましい。
ところで、ヒステリシスコンパレータを用いる場合、上記の通り、高レベル側しきい値電圧と低レベル側しきい値電圧との２つの定電圧が必要になる。そのため、ヒステリシスコンパレータを用いる場合は、コンパレータを用いる場合よりも、定電圧を生成する回路を増やす必要があるため、回路面積が増え、また、消費電力が高くなることがある。
本発明の一態様は、上記に鑑みなされたヒステリシスコンパレータであって、ヒステリシスコンパレータの参照電位入力端子を１個としており、１つの参照電位の入力によって駆動が可能な構成となっている。
＜構成例１＞
本発明の一態様のヒステリシスコンパレータを、図２Ａに示す。ヒステリシスコンパレータＨＣＭＰ１は、コンパレータＣＭＰ１と、スイッチＳＷ１と、容量Ｃ１と、容量Ｃ２と、論理回路ＬＣと、を有する。
コンパレータＣＭＰ１は、＋側入力端子と、－側入力端子と、出力端子と、を有する。なお、本明細書等において、＋側入力端子を第１入力端子又は第２入力端子の一方に言い換え、かつ－側入力端子を第１入力端子又は第２入力端子の他方に言い換える場合がある。
入力端子ＩＴは、コンパレータＣＭＰ１の＋側入力端子に電気的に接続され、参照電位入力端子ＲＴは、スイッチＳＷ１の第１端子に電気的に接続され、出力端子ＯＴは、コンパレータＣＭＰ１の出力端子と、論理回路ＬＣの端子ＶＩＴに電気的に接続されている。スイッチＳＷ１の第２端子は、容量Ｃ１の１対の導電領域の一方と、容量Ｃ２の１対の導電領域の一方と、コンパレータＣＭＰ１の－側入力端子と、に電気的に接続されている。容量Ｃ１の１対の導電領域の他方は、配線ＶＧＥに電気的に接続され、容量Ｃ２の１対の導電領域の他方は、論理回路ＬＣの端子ＶＯＴに電気的に接続されている。
なお、図２Ａでは、スイッチＳＷ１の第２端子と、容量Ｃ１の１対の導電領域の一方と、容量Ｃ２の１対の導電領域の一方と、コンパレータＣＭＰ１の－側入力端子と、の電気的接続点をノードＮＤ１（第１電位保持部という場合がある。）と図示し、容量Ｃ２の１対の導電領域の他方と、論理回路ＬＣの端子ＶＯＴと、の電気的接続点をノードＮＤ２（第２電位保持部という場合がある。）と図示している。また、容量Ｃ１、及び容量Ｃ２のそれぞれの静電容量の値は、０．０１ｆＦ以上１００ｐＦ以下、より好ましくは０．０５ｆＦ以上１０ｐＦ以下、更に好ましくは０．１ｆＦ以上１ｐＦ以下とすればよい。
配線ＶＧＥは、一例として、定電圧を与える配線として機能する。特に、配線ＶＧＥが与える定電圧としては、例えば、接地電位（ＧＮＤ）とすることができる。また、例えば、接地電位（ＧＮＤ）以外の電位として、正の電位、又は負の電位などとしてもよい。
論理回路ＬＣは、端子ＶＩＴと、端子ＶＯＴと、を有する。論理回路ＬＣは、インバータ回路の機能を有し、具体的には、端子ＶＩＴに入力された信号の反転信号を端子ＶＯＴに出力する機能を有する。そのため、論理回路ＬＣは、一例として、インバータ回路を有してもよい。図２Ｂに示すヒステリシスコンパレータＨＣＭＰ２は、図２ＡのヒステリシスコンパレータＨＣＭＰ１に含まれている論理回路ＬＣがインバータ回路ＩＮＶを有する構成となっている。また、論理回路ＬＣは、例えば、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、ＸＯＲ回路など、これらを組み合わせた回路等としてもよい。
本明細書等におけるスイッチＳＷ１は、制御端子に高レベル電位が印加されたときにオン状態となり、制御端子に低レベル電位が印加されたときにオフ状態になるものとする。なお、図２Ａでは、スイッチＳＷ１の制御端子は、配線ＳＨＥに電気的に接続されている。
また、スイッチＳＷ１としては、例えば、アナログスイッチ、トランジスタなどの電気的なスイッチを適用することができる。また、スイッチＳＷ１としては、例えば、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）などの機械的なスイッチを適用することができる。
図２Ｃに示すヒステリシスコンパレータＨＣＭＰ３は、図２ＡのヒステリシスコンパレータＨＣＭＰ１が有するスイッチＳＷ１をトランジスタＴｒＳ１に置き換えた構成となっている。トランジスタＴｒＳ１は、例えば、ＯＳトランジスタ、またはチャネル形成領域にシリコンを有するトランジスタ（以後、Ｓｉトランジスタと呼称する。）とすることができる。シリコンとしては、例えば、単結晶シリコン、非晶質シリコン（水素化アモルファスシリコン）、微結晶シリコン、または多結晶シリコン等を用いることができる。また、ＯＳトランジスタ、Ｓｉトランジスタ以外のトランジスタとしては、例えば、化合物半導体を活性層としたトランジスタ、カーボンナノチューブを活性層としたトランジスタ、有機半導体を活性層としたトランジスタ等を用いることができる。
特に、トランジスタＴｒＳ１は容量Ｃ１、及び容量Ｃ２に蓄積された電荷を保持するため、トランジスタＴｒＳ１のオフ電流は低いことが好ましい。このため、トランジスタＴｒＳ１は、ＯＳトランジスタであることが好ましい。特に、トランジスタＴｒＳ１としてＯＳトランジスタを適用する場合、ＯＳトランジスタは、特に実施の形態３に記載するトランジスタの構造であることがより好ましい。
例えば、ＯＳトランジスタにおいて、チャネル形成領域に含まれる金属酸化物は、インジウム、元素Ｍ（元素Ｍとしては、アルミニウム、ガリウム、イットリウム、スズなどが挙げられる。）、亜鉛の少なくとも一を含む酸化物であることがより好ましい。また、当該金属酸化物がチャネル形成領域に含まれるＯＳトランジスタのオフ電流は、チャネル幅１μｍあたり１０ａＡ（１×１０－１７Ａ）以下、好ましくはチャネル幅１μｍあたり１ａＡ（１×１０－１８Ａ）以下、さらには好ましくはチャネル幅１μｍあたり１０ｚＡ（１×１０－２０Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１ｚＡ（１×１０－２１Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１００ｙＡ（１×１０－２２Ａ）以下とすることができる。また当該ＯＳトランジスタは、金属酸化物のキャリア濃度が低いため、ＯＳトランジスタの温度が変化した場合でも、オフ電流は低いままとなる。例えば、ＯＳトランジスタの温度が１５０℃であっても、オフ電流を、チャネル幅１μｍあたり１００ｚＡとすることもできる。
また、図２ＣのヒステリシスコンパレータＨＣＭＰ３が有するトランジスタＴｒＳ１はｎチャネル型トランジスタとしているが、ｐチャネル型トランジスタとしてもよい。
また、ヒステリシスコンパレータＨＣＭＰ３が有するトランジスタＴｒＳ１はシングルゲート構造のトランジスタとしているが、トランジスタＴｒＳ１をマルチゲート構造のｎチャネル型トランジスタとしてもよい。図２Ｄに示すヒステリシスコンパレータＨＣＭＰ４のトランジスタＴｒＳ１は、マルチゲート構造のｎチャネル型トランジスタとして、第１ゲートと第２ゲートとを有する。但し、本明細書等において、便宜上、一例として、第１ゲートをゲート（フロントゲートと記載する場合がある。）、第２ゲートをバックゲートとして区別するように記載しているが、第１ゲートと第２ゲートは互いに入れ替えることができる。そのため、本明細書等において、「ゲート」という語句は「バックゲート」という語句と入れ替えて記載することができる。同様に、「バックゲート」という語句は「ゲート」という語句と入れ替えて記載することができる。具体例としては、「ゲートは第１配線に電気的に接続され、バックゲートは第２配線に電気的に接続されている」という接続構成は、「バックゲートは第１配線に電気的に接続され、ゲートは第２配線に電気的に接続されている」という接続構成として置き換えることができる。
また、本発明の一態様のヒステリシスコンパレータは、トランジスタのバックゲートの接続構成に依らない。図２Ｄに図示されているトランジスタＴｒＳ１には、バックゲートが図示され、当該バックゲートの接続構成については図示されていないが、当該バックゲートの電気的な接続先は、設計の段階で決めることができる。例えば、バックゲートを有するトランジスタにおいて、そのトランジスタのオン電流を高めるために、ゲートとバックゲートとを電気的に接続してもよい。つまり、例えば、トランジスタＴｒＳ１のゲートとバックゲートとを電気的に接続してもよい。また、例えば、バックゲートを有するトランジスタにおいて、そのトランジスタのしきい値電圧を変動させるため、または、そのトランジスタのオフ電流を小さくするために、外部回路などと電気的に接続されている配線を設けて、当該外部回路などによってトランジスタのバックゲートに電位を与えてもよい。なお、これについては、図２Ｄだけでなく、明細書の他の箇所に記載されている別のトランジスタ、又は他の図面に図示されている別のトランジスタについても同様である。
図２ＤのヒステリシスコンパレータＨＣＭＰ４において、バックゲートを有するトランジスタＴｒＳ１としては、例えば、上述したＯＳトランジスタを用いることができる。
また、図２Ａに示されているコンパレータＣＭＰ１、及び／又は論理回路ＬＣにトランジスタが含まれている場合、当該トランジスタはＯＳトランジスタであることが好ましい。つまり、コンパレータＣＭＰ１、及び／又は論理回路ＬＣは、ＯＳトランジスタで構成された単極性回路としてもよい。また、コンパレータＣＭＰ１、及び／又は論理回路ＬＣに含まれているＯＳトランジスタは、マルチゲート構造のトランジスタ、バックゲートを有するトランジスタなどとしてもよい。
ところで、ＯＳトランジスタの半導体層の金属酸化物において、インジウムを含む金属酸化物（例えば、Ｉｎ酸化物）、あるいは亜鉛を含む金属酸化物（例えば、Ｚｎ酸化物）では、ｎ型半導体は作製できているが、ｐ型半導体は移動度及び信頼性の点で作製が難しい場合がある。そのため、コンパレータＣＭＰ１、及び／又は論理回路ＬＣをＣＭＯＳ回路とする場合、コンパレータＣＭＰ１、及び／又は論理回路ＬＣに含まれるｎチャネル型トランジスタを一例としてＯＳトランジスタとし、ｐチャネル型トランジスタを一例としてＳｉトランジスタとしてもよい。
また、本明細書等に記載のトランジスタとしては、様々な構造のトランジスタを用いることが出来る。よって、用いられるトランジスタの種類に限定はない。トランジスタの一例としては、Ｓｉトランジスタ（単結晶シリコンを有するトランジスタ、または、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有するトランジスタなど）を用いることが出来る。または、トランジスタに含まれている半導体を薄膜化した薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の表示装置を製造できるため、低コストで製造できる。または、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板上にトランジスタを製造できる。または、透光性を有する基板上のトランジスタを用いて表示素子での光の透過を制御することが出来る。または、トランジスタの膜厚が薄いため、トランジスタを形成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上させることができる。
なお、トランジスタの一例としては、化合物半導体（例えば、Ｇｅ、ＺｎＳｅ、ＣｄＳ、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＳｉＧｅなど）、又は酸化物半導体（例えば、Ｚｎ－Ｏ、Ｉｎ－Ｇａ－Ｚｎ－Ｏ、Ｉｎ－Ｚｎ－Ｏ、Ｉｎ－Ｓｎ－Ｏ（ＩＴＯ）、Ｓｎ－Ｏ、Ｔｉ－Ｏ、Ａｌ－Ｚｎ－Ｓｎ－Ｏ（ＡＺＴＯ）、Ｉｎ－Ｓｎ－Ｚｎ－Ｏなど）などを有するトランジスタを用いることが出来る。または、これらの化合物半導体、又は、これらの酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くできるので、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板又はフィルム基板などに直接トランジスタを形成することが出来る。なお、これらの化合物半導体又は酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体又は酸化物半導体を配線、抵抗素子、画素電極、又は透光性を有する電極などとして用いることができる。それらをトランジスタと同時に成膜又は形成することが可能なため、コストを低減できる。
なお、トランジスタの一例としては、インクジェット法又は印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。よって、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。または、レジストを用いずに製造することが可能なので、材料費が安くなり、工程数を削減できる。または、必要な部分にのみ膜を付けることが可能なので、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
なお、トランジスタの一例としては、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。有機半導体やカーボンナノチューブを有するトランジスタを用いた装置は、衝撃に強くすることができる。
なお、トランジスタの一例としては、半導体として機能する層状物質を有するトランジスタを用いることができる。本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合やイオン結合によって形成される層が、ファンデルワールス力のような、共有結合やイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。層状物質としては、例えば、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。
また、トランジスタの一例としては、半導体として機能する遷移金属カルコゲナイドを用いることができる。遷移金属カルコゲナイドの具体例としては、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
なお、トランジスタとしては、他にも様々な構造のトランジスタを用いることができる。例えば、トランジスタとして、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを用いることが出来る。トランジスタとしてＭＯＳ型トランジスタを用いることにより、トランジスタのサイズを小さくすることが出来る。よって、多数のトランジスタを搭載することができる。トランジスタとしてバイポーラトランジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることができる。なお、ＭＯＳ型トランジスタとバイポーラトランジスタとを１つの基板に混在させて形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る。
なお、トランジスタの一例としては、活性層の上下にゲート電極が配置されている構造のトランジスタを適用することができる。活性層の上下にゲート電極が配置される構造にすることにより、複数のトランジスタが並列に接続されたような回路構成となる。よって、チャネル形成領域が増えるため、電流値の増加を図ることができる。または、活性層の上下にゲート電極が配置されている構造にすることにより、空乏層ができやすくなるため、Ｓ値の改善を図ることができる。
なお、トランジスタの一例としては、活性層の上にゲート電極が配置されている構造、活性層の下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分けた構造、活性層を並列に接続した構造、又は活性層が直列に接続する構造などのトランジスタを用いることができる。または、トランジスタとして、プレーナ型、ＦＩＮ型（フィン型）、ＴＲＩ－ＧＡＴＥ型（トライゲート型）、トップゲート型、ボトムゲート型、ダブルゲート型（チャネルの上下にゲートが配置されている）、など、様々な構成をとることが出来る。
なお、トランジスタの一例としては、活性層（もしくはその一部）にソース電極やドレイン電極が重なっている構造のトランジスタを用いることができる。活性層（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることによって、活性層の一部に電荷が溜まることにより動作が不安定になることを防ぐことができる。
なお、トランジスタの一例としては、ＬＤＤ領域を設けた構造を適用できる。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上（信頼性の向上）を図ることができる。または、ＬＤＤ領域を設けることにより、飽和領域で動作する時に、ドレインとソースとの間の電圧が変化しても、ドレイン電流があまり変化せず、傾きがフラットな電圧・電流特性を得ることができる。
例えば、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、サファイアガラス基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ樹脂、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
なお、所定の機能を実現させるために必要な回路の全てを、同一の基板（例えば、ガラス基板、プラスチック基板、単結晶基板、又はＳＯＩ基板など）に形成することが可能である。こうして、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。
なお、所定の機能を実現させるために必要な回路の全てを同じ基板に形成しないことが可能である。つまり、所定の機能を実現させるために必要な回路の一部は、ある基板に形成され、所定の機能を実現させるために必要な回路の別の一部は、別の基板に形成されていることが可能である。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス基板に形成され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板（又はＳＯＩ基板）に形成されることが可能である。そして、所定の機能を実現させるために必要な回路の別の一部が形成される単結晶基板（ＩＣチップともいう）を、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）によって、ガラス基板に接続して、ガラス基板にそのＩＣチップを配置することが可能である。または、ＩＣチップを、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）、又はプリント基板などを用いてガラス基板と接続することが可能である。このように、回路の一部が画素部と同じ基板に形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。特に、駆動電圧が大きい部分の回路、又は駆動周波数が高い部分の回路などは、消費電力が大きくなってしまう場合が多い。そこで、このような回路を、画素部とは別の基板（例えば単結晶基板）に形成して、ＩＣチップを構成する。このＩＣチップを用いることによって、消費電力の増加を防ぐことができる。
＜動作例１＞
次に、図２ＡのヒステリシスコンパレータＨＣＭＰ１の動作例について説明する。なお、図２Ｂ乃至図２Ｄのヒステリシスコンパレータについては、図２Ａのヒステリシスコンパレータの動作例の説明を参酌する。
図３は、時刻Ｔ１から時刻Ｔ１０までの間、及び、その近傍における、入力端子ＩＴに入力される電圧、参照電位入力端子ＲＴに入力される電圧、出力端子ＯＴから出力される電圧、配線ＳＨＥに入力される電圧、ノードＮＤ１、及びノードＮＤ２のそれぞれの電位の変動を示したタイミングチャートである。なお、図３に記載しているｈｉｇｈは高レベル電位を示し、ｌｏｗは低レベル電位を示している。
図３のタイミングチャートにおいて、時刻Ｔ１から時刻Ｔ２までの間では、入力端子ＩＴと、参照電位入力端子ＲＴには、ＶＧＮＤが入力されている。また、配線ＳＨＥには低レベル電位が入力されている。ＶＧＮＤは、例えば、接地電位とすることができる。また、ＶＧＮＤは、例えば、接地電位より低い、又は高い基準電位とすることができる。
また、時刻Ｔ１から時刻Ｔ３までの間では、出力端子ＯＴから出力される電圧を不定とする。また、そのため、ノードＮＤ２の電位も定まらなくなる。なお、図３のタイミングチャートでは、時刻Ｔ１以前、及び、時刻Ｔ１から時刻Ｔ３までの間の出力端子ＯＴとノードＮＤ２とのそれぞれの電位をハッチングで示している。
また、時刻Ｔ１から時刻Ｔ２までの間では、配線ＳＨＥには低レベル電位が入力されている。これにより、スイッチＳＷ１の制御端子に低レベル電位が入力されて、スイッチＳＷ１はオフ状態となる。スイッチＳＷ１がオフ状態となることによって、参照電位入力端子ＲＴと、コンパレータＣＭＰ１の－側入力端子との間が非導通状態になるため、時刻Ｔ１から時刻Ｔ２までの間では、参照電位入力端子ＲＴに入力された電位は、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）に入力されない。
時刻Ｔ２から時刻Ｔ３までの間では、参照電位入力端子ＲＴに電圧Ｖｒｅｆ１が入力される。Ｖｒｅｆ１は、例えば、ＶＧＮＤよりも高い電位とすることができる。なお、時刻Ｔ２から時刻Ｔ３までの間では、スイッチＳＷ１はオフ状態であるため、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位に変化はない。
時刻Ｔ３から時刻Ｔ４までの間では、配線ＳＨＥに高レベル電位が入力される。これにより、スイッチＳＷ１の制御端子に高レベル電位が入力されて、スイッチＳＷ１はオン状態となる。スイッチＳＷ１がオン状態となることによって、参照電位入力端子ＲＴと、コンパレータＣＭＰ１の－側入力端子との間が導通状態になるため、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位は、Ｖｒｅｆ１となる。
このとき、コンパレータＣＭＰ１の＋側入力端子にＶＧＮＤ、－側入力端子にＶｒｅｆ１が入力されるため、コンパレータＣＭＰ１の出力端子からは低レベル電位が出力される。つまり、出力端子ＯＴから低レベル電位が出力される。また、論理回路ＬＣの端子ＶＩＴに、低レベル電位が入力されるため、論理回路ＬＣの端子ＶＯＴから高レベル電位が出力される。そのため、容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位は、高レベル電位となる。
時刻Ｔ４から時刻Ｔ５までの間では、配線ＳＨＥに低レベル電位が入力される。これにより、スイッチＳＷ１の制御端子に低レベル電位が入力されて、スイッチＳＷ１はオフ状態となる。スイッチＳＷ１がオフ状態となることによって、参照電位入力端子ＲＴと、コンパレータＣＭＰ１の－側入力端子との間が非導通状態になる。加えて、コンパレータＣＭＰ１の内側から、－側入力端子（ノードＮＤ１）に対して電源電位が与えられていないため、ノードＮＤ１は電気的に浮遊状態となる。そのため、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位Ｖｒｅｆ１は、容量Ｃ１、及び容量Ｃ２のそれぞれの１対の導電領域の一方によって保持される。
時刻Ｔ５から時刻Ｔ６までの間では、参照電位入力端子ＲＴに電圧ＶＧＮＤが入力される。なお、時刻Ｔ５から時刻Ｔ６までの間では、スイッチＳＷ１はオフ状態であるため、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位に変化はなく、Ｖｒｅｆ１のままとなる。
また、時刻Ｔ６から時刻Ｔ８までの間において、入力端子ＩＴから入力される電位は、ＶＧＮＤからＶＭＡＸまで時間経過で高くなるものとする。つまり、時刻Ｔ６から時刻Ｔ８までの間では、コンパレータＣＭＰ１の＋側入力端子に入力される電位は時間経過でＶＭＡＸまで高くなる。なお、ＶＭＡＸは、Ｖｒｅｆ１よりも高い電位とする。
時刻Ｔ７で入力端子ＩＴから入力される電位がＶｒｅｆ１に達する場合、時刻Ｔ７から時刻Ｔ８までの間では、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位よりも、コンパレータＣＭＰ１の＋側入力端子に入力される電位（入力端子ＩＴから入力される電位）が高くなるため、コンパレータＣＭＰ１の出力端子から高レベル電位が出力される。つまり、出力端子ＯＴから高レベル電位が出力される。
また、論理回路ＬＣの端子ＶＩＴに、高レベル電位が入力されるため、論理回路ＬＣの端子ＶＯＴから低レベル電位が出力される。そのため、容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位は、低レベル電位となる。ノードＮＤ１は電気的に浮遊状態となっているため、このとき、容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位の変動量と、容量Ｃ１、及び容量Ｃ２のそれぞれの静電容量の値と、に応じて、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位が変化する。本動作例では、これによって、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位は、Ｖｒｅｆ１からＶｒｅｆ２に変化するものとする。
具体的には、時刻Ｔ３から時刻Ｔ７までの間の容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の高レベル電位をＶＨとし、時刻Ｔ７から時刻Ｔ８までの間の容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の低レベル電位をＶＬとし、容量Ｃ１、及び容量Ｃ２のそれぞれの静電容量の値をＣ１、Ｃ２としたとき、Ｖｒｅｆ２は次の式として表すことができる。
Figure 0007273064000001
時刻Ｔ８から時刻Ｔ１０までの間において、入力端子ＩＴから入力される電位は、ＶＭＡＸからＶＧＮＤまで時間経過で低くなるものとする。つまり、時刻Ｔ８から時刻Ｔ１０までの間では、コンパレータＣＭＰ１の＋側入力端子に入力される電位は時間経過でＶＧＮＤまで低くなる。
時刻Ｔ９で入力端子ＩＴから入力される電位がＶｒｅｆ２まで低くなった場合、時刻Ｔ９から時刻Ｔ１０までの間では、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位よりも、コンパレータＣＭＰ１の＋側入力端子に入力される電位（入力端子ＩＴから入力される電位）が低くなるため、コンパレータＣＭＰ１の出力端子から低レベル電位が出力される。つまり、出力端子ＯＴから低レベル電位が出力される。
また、論理回路ＬＣの端子ＶＩＴに低レベル電位が入力されるため、論理回路ＬＣの端子ＶＯＴから高レベル電位が出力される。そのため、容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位は、高レベル電位となる。ノードＮＤ１は電気的に浮遊状態となっているため、このとき、容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位の変動量と、容量Ｃ１、Ｃ２のそれぞれの静電容量の値と、に応じて、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位が変化する。なお、時刻Ｔ９から時刻Ｔ１０までの間での容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位は、時刻Ｔ６から時刻Ｔ７までの間での容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位と同じ高レベル電位であるため、時刻Ｔ９から時刻Ｔ１０までの間でのコンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位は、Ｖｒｅｆ１となる。
上述の動作例のとおり、図２Ａに示す回路を構成することによって、ヒステリシス幅をＶｒｅｆ１－Ｖｒｅｆ２とするヒステリシスコンパレータを実現することができる。
また、ヒステリシスコンパレータＨＣＭＰ１の設計段階において、容量Ｃ１、及び容量Ｃ２のそれぞれの静電容量の値Ｃ１、Ｃ２を定めることによって、式（Ｅ１）より、ヒステリシスコンパレータＨＣＭＰ１のヒステリシス幅を決めることができる。例えば、静電容量の値Ｃ１、Ｃ２のそれぞれを０．１ｆＦとしたとき、ヒステリシス幅は、（ＶＨ－ＶＬ）／２となる。また、例えば、静電容量の値Ｃ１、Ｃ２のそれぞれを０．３ｆＦ、０．１ｆＦとしたとき、ヒステリシス幅は、（ＶＨ－ＶＬ）／４となる。
＜構成例２＞
本発明の一態様は、図２Ａ乃至図２Ｄに示したヒステリシスコンパレータＨＣＭＰ１乃至ヒステリシスコンパレータＨＣＭＰ４に限定されない。状況に応じて、ヒステリシスコンパレータＨＣＭＰ１乃至ヒステリシスコンパレータＨＣＭＰ４のいずれか一の構成を変更してもよい。
例えば、図２ＡのヒステリシスコンパレータＨＣＭＰ１において、論理回路ＬＣは、ＮＡＮＤ回路を有してもよい。例えば、図４Ａに示すヒステリシスコンパレータＨＣＭＰ５は、図２ＡのヒステリシスコンパレータＨＣＭＰ１において、端子ＶＩＴをＮＡＮＤ回路ＬＣＮＡの第１入力端子とし、端子ＶＯＴをＮＡＮＤ回路ＬＣＮＡの出力端子とした構成となっている。なお、ＮＡＮＤ回路ＬＣＮＡの第２入力端子には、配線ＥＮが電気的に接続されている。
配線ＥＮは、一例として、高レベル電位、又は、低レベル電位を与える配線として機能する。
＜動作例２＞
図４ＡのヒステリシスコンパレータＨＣＭＰ５の動作例について説明する。
図５は、時刻Ｔ１１から時刻Ｔ２０までの間、及び、その近傍における、入力端子ＩＴに入力される電圧、参照電位入力端子ＲＴに入力される電圧、出力端子ＯＴから出力される電圧、配線ＳＨＥに入力される電圧、配線ＥＮに入力される電圧、ノードＮＤ１、及びノードＮＤ２のそれぞれの電位の変動を示したタイミングチャートである。なお、図５に記載しているｈｉｇｈは高レベル電位を示し、ｌｏｗは低レベル電位を示している。
図５のタイミングチャートにおいて、時刻Ｔ１１から時刻Ｔ１２までの間では、入力端子ＩＴと、参照電位入力端子ＲＴには、ＶＧＮＤが入力されている。また、配線ＳＨＥには低レベル電位が入力されている。ＶＧＮＤは、動作例１で説明したＶＧＮＤの説明の記載を参酌する。
ところで、一般的には、ＮＡＮＤ回路は、第１端子又は第２端子の一方に低レベル電位が入力されることによって、出力端子から高レベル電位が出力される。時刻Ｔ１１から時刻Ｔ１２までの間では、配線ＥＮには、低レベル電位が入力されているため、ＮＡＮＤ回路ＬＣＮＡの第２端子に低レベル電位が入力されて、ＮＡＮＤ回路ＬＣＮＡの出力端子から高レベル電位が出力される。
なお、出力端子ＯＴは、ＮＡＮＤ回路ＬＣＮＡの第１端子に電気的に接続されているが、ＮＡＮＤ回路ＬＣＮＡの第２端子に低レベル電位が入力されているため、ＮＡＮＤ回路ＬＣＮＡの出力端子から出力される電圧は、ＮＡＮＤ回路ＬＣＮＡの第１端子に入力されている電圧に依存しない。本動作例では、時刻Ｔ１１から時刻Ｔ１３までの間において、出力端子ＯＴから出力される電圧を不定とし、図５のタイミングチャートでは、出力端子ＯＴの電位をハッチングで示している。
また、時刻Ｔ１１から時刻Ｔ１２までの間では、配線ＳＨＥには低レベル電位が入力されている。これにより、スイッチＳＷ１の制御端子に低レベル電位が入力されて、スイッチＳＷ１はオフ状態となる。スイッチＳＷ１がオフ状態となることによって、参照電位入力端子ＲＴと、コンパレータＣＭＰ１の－側入力端子との間が非導通状態になるため、時刻Ｔ１１から時刻Ｔ１２までの間では、参照電位入力端子ＲＴに入力された電位は、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）に入力されない。
時刻Ｔ１２から時刻Ｔ１３までの間では、参照電位入力端子ＲＴに電圧Ｖｒｅｆ１が入力される。Ｖｒｅｆ１は、例えば、ＶＧＮＤよりも高い電位とすることができる。なお、時刻Ｔ１２から時刻Ｔ１３までの間では、スイッチＳＷ１はオフ状態であるため、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位に変化はない。
時刻Ｔ１３から時刻Ｔ１４までの間では、配線ＳＨＥに高レベル電位が入力される。これにより、スイッチＳＷ１の制御端子に高レベル電位が入力されて、スイッチＳＷ１はオン状態となる。スイッチＳＷ１がオン状態となることによって、参照電位入力端子ＲＴと、コンパレータＣＭＰ１の－側入力端子との間が導通状態になるため、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位は、Ｖｒｅｆ１となる。
このとき、コンパレータＣＭＰ１の＋側入力端子にＶＧＮＤ、－側入力端子にＶｒｅｆ１が入力されるため、コンパレータＣＭＰ１の出力端子からは低レベル電位が出力される。つまり、出力端子ＯＴから低レベル電位が出力される。また、ＮＡＮＤ回路ＬＣＮＡの第１端子に、低レベル電位が入力されるが、ＮＡＮＤ回路ＬＣＮＡの出力端子からは、時刻Ｔ１３以前から引き続き高レベル電位が出力される。
時刻Ｔ１４から時刻Ｔ１５までの間では、配線ＳＨＥに低レベル電位が入力される。これにより、スイッチＳＷ１の制御端子に低レベル電位が入力されて、スイッチＳＷ１はオフ状態となる。スイッチＳＷ１がオフ状態となることによって、参照電位入力端子ＲＴと、コンパレータＣＭＰ１の－側入力端子との間が非導通状態になる。加えて、コンパレータＣＭＰ１の内側から、－側入力端子（ノードＮＤ１）に対して電源電位が与えられていないため、ノードＮＤ１は電気的に浮遊状態となる。そのため、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位Ｖｒｅｆ１は、容量Ｃ１、及び容量Ｃ２のそれぞれの１対の導電領域の一方によって保持される。
時刻Ｔ１５から時刻Ｔ１６までの間では、参照電位入力端子ＲＴに電圧ＶＧＮＤが入力される。なお、時刻Ｔ１５から時刻Ｔ１６までの間では、スイッチＳＷ１はオフ状態であるため、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位に変化はなく、Ｖｒｅｆ１のままとなる。
また、時刻Ｔ１５から時刻Ｔ１６までの間では、配線ＥＮに高レベル電位が入力される。なお、ＮＡＮＤ回路ＬＣＮＡの第１端子には、低レベル電位が入力されているため、ＮＡＮＤ回路ＬＣＮＡの出力端子からは、時刻Ｔ１５以前から引き続き高レベル電位が出力される。
また、時刻Ｔ１６から時刻Ｔ１８までの間において、入力端子ＩＴから入力される電位は、ＶＧＮＤからＶＭＡＸまで時間経過で高くなるものとする。つまり、時刻Ｔ１６から時刻Ｔ１８までの間では、コンパレータＣＭＰ１の＋側入力端子に入力される電位は時間経過でＶＭＡＸまで高くなる。なお、ＶＭＡＸは、Ｖｒｅｆ１よりも高い電位とする。
時刻Ｔ１７で入力端子ＩＴから入力される電位がＶｒｅｆ１に達する場合、時刻Ｔ１７から時刻Ｔ１８までの間では、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位よりも、コンパレータＣＭＰ１の＋側入力端子に入力される電位（入力端子ＩＴから入力される電位）が高くなるため、コンパレータＣＭＰ１の出力端子から高レベル電位が出力される。つまり、出力端子ＯＴから高レベル電位が出力される。
また、ＮＡＮＤ回路ＬＣＮＡの第１端子に、高レベル電位が入力される。時刻Ｔ１７から時刻Ｔ１８までの間では、ＮＡＮＤ回路ＬＣＮＡの第２端子には、高レベル電位が入力されているため、ＮＡＮＤ回路ＬＣＮＡの出力端子から低レベル電位が出力される。そのため、容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位は、低レベル電位となる。ノードＮＤ１は電気的に浮遊状態となっているため、このとき、容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位の変動量と、容量Ｃ１、及び容量Ｃ２のそれぞれの静電容量の値と、に応じて、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位が変化する。本動作例では、動作例１と同様に、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位は、Ｖｒｅｆ１からＶｒｅｆ２に変化するものとする。
なお、Ｖｒｅｆ１とＶｒｅｆ２の関係については、動作例１の説明の記載を参酌する。
時刻Ｔ１８から時刻Ｔ２０までの間において、入力端子ＩＴから入力される電位は、ＶＭＡＸからＶＧＮＤまで時間経過で低くなるものとする。つまり、時刻Ｔ１８から時刻Ｔ２０までの間では、コンパレータＣＭＰ１の＋側入力端子に入力される電位は時間経過でＶＧＮＤまで低くなる。
時刻Ｔ１９で入力端子ＩＴから入力される電位がＶｒｅｆ２まで低くなった場合、時刻Ｔ１９から時刻Ｔ２０までの間では、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位よりも、コンパレータＣＭＰ１の＋側入力端子に入力される電位（入力端子ＩＴから入力される電位）が低くなるため、コンパレータＣＭＰ１の出力端子から低レベル電位が出力される。つまり、出力端子ＯＴから低レベル電位が出力される。
また、ＮＡＮＤ回路ＬＣＮＡの第２端子に高レベル電位が入力されているため、ＮＡＮＤ回路ＬＣＮＡの出力端子から高レベル電位が出力される。そのため、容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位は、高レベル電位となる。ノードＮＤ１は電気的に浮遊状態となっているため、このとき、容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位の変動量と、容量Ｃ１、及び容量Ｃ２のそれぞれの静電容量の値と、に応じて、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位が変化する。なお、時刻Ｔ１９から時刻Ｔ２０までの間での容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位は、時刻Ｔ１６から時刻Ｔ１７までの間での容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位と同じ高レベル電位であるため、時刻Ｔ１９から時刻Ｔ２０までの間でのコンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位は、Ｖｒｅｆ１となる。
上述の動作例のとおり、図４Ａに示す回路を構成することでも、ヒステリシス幅をＶｒｅｆ１－Ｖｒｅｆ２とするヒステリシスコンパレータを実現することができる。
＜構成例３＞
ここでは、図２Ｂ乃至図２Ｄ、図４Ａとは異なる、別の構成のヒステリシスコンパレータについて説明する。
図４ＢのヒステリシスコンパレータＨＣＭＰ６は、図２Ｂ乃至図２Ｄ、図４Ａとは異なる構成のヒステリシスコンパレータであって、図２ＡのヒステリシスコンパレータＨＣＭＰ１において、論理回路ＬＣがＮＯＲ回路を有する構成となっている。端子ＶＩＴをＮＯＲ回路ＬＣＮＯの第１入力端子とし、端子ＶＯＴをＮＯＲ回路ＬＣＮＯの出力端子とした構成となっている。なお、ＮＯＲ回路ＬＣＮＯの第２入力端子には、配線ＥＮが電気的に接続されている。
なお、配線ＥＮは、構成例２で説明した配線ＥＮの説明の記載を参酌する。
＜動作例３＞
図４ＢのヒステリシスコンパレータＨＣＭＰ６の動作例について説明する。
図６は、時刻Ｔ２１から時刻Ｔ３０までの間、及び、その近傍における、入力端子ＩＴに入力される電圧、参照電位入力端子ＲＴに入力される電圧、出力端子ＯＴから出力される電圧、配線ＳＨＥに入力される電圧、配線ＥＮに入力される電圧、ノードＮＤ１、ＮＤ２のそれぞれの電位の変動を示したタイミングチャートである。なお、図６に記載しているｈｉｇｈは高レベル電位を示し、ｌｏｗは低レベル電位を示している。
図６のタイミングチャートにおいて、時刻Ｔ２１から時刻Ｔ２２までの間では、入力端子ＩＴにはＶＭＡＸが入力され、参照電位入力端子ＲＴには、ＶＧＮＤが入力されている。また、配線ＳＨＥには低レベル電位が入力されている。ＶＭＡＸ、ＶＧＮＤのそれぞれは、動作例１で説明したＶＭＡＸ、ＶＧＮＤの説明の記載を参酌する。
ところで、一般的には、ＮＯＲ回路は、第１端子又は第２端子の一方に高レベル電位が入力されることによって、出力端子から低レベル電位が出力される。時刻Ｔ２１から時刻Ｔ２２までの間では、配線ＥＮには、高レベル電位が入力されているため、ＮＯＲ回路ＬＣＮＯの第２端子に高レベル電位が入力されて、ＮＯＲ回路ＬＣＮＯの出力端子から低レベル電位が出力される。
なお、出力端子ＯＴは、ＮＯＲ回路ＬＣＮＯの第１端子に電気的に接続されているが、ＮＯＲ回路ＬＣＮＯの第２端子に低レベル電位が入力されているため、ＮＯＲ回路ＬＣＮＯの出力端子から出力される電圧は、ＮＯＲ回路ＬＣＮＯの第１端子に入力されている電圧に依存しない。本動作例では、時刻Ｔ２１から時刻Ｔ２３までの間において、出力端子ＯＴから出力される電圧を不定とし、図６のタイミングチャートでは、出力端子ＯＴの電位をハッチングで示している。
また、時刻Ｔ２１から時刻Ｔ２２までの間では、配線ＳＨＥには低レベル電位が入力されている。これにより、スイッチＳＷ１の制御端子に低レベル電位が入力されて、スイッチＳＷ１はオフ状態となる。スイッチＳＷ１がオフ状態となることによって、参照電位入力端子ＲＴと、コンパレータＣＭＰ１の－側入力端子との間が非導通状態になるため、時刻Ｔ２１から時刻Ｔ２２までの間では、参照電位入力端子ＲＴに入力された電位は、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）に入力されない。
時刻Ｔ２２から時刻Ｔ２３までの間では、参照電位入力端子ＲＴに電圧Ｖｒｅｆ１が入力される。Ｖｒｅｆ１は、例えば、ＶＧＮＤよりも高く、かつＶＭＡＸよりも低い電位とすることができる。なお、時刻Ｔ２２から時刻Ｔ２３までの間では、スイッチＳＷ１はオフ状態であるため、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位に変化はない。
時刻Ｔ２３から時刻Ｔ２４までの間では、配線ＳＨＥに高レベル電位が入力される。これにより、スイッチＳＷ１の制御端子に高レベル電位が入力されて、スイッチＳＷ１はオン状態となる。スイッチＳＷ１がオン状態となることによって、参照電位入力端子ＲＴと、コンパレータＣＭＰ１の－側入力端子との間が導通状態になるため、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位は、Ｖｒｅｆ１となる。
このとき、コンパレータＣＭＰ１の＋側入力端子にＶＭＡＸ、－側入力端子にＶｒｅｆ１が入力されるため、コンパレータＣＭＰ１の出力端子からは高レベル電位が出力される。つまり、出力端子ＯＴから高レベル電位が出力される。また、ＮＯＲ回路ＬＣＮＯの第１端子に、高レベル電位が入力されるが、ＮＯＲ回路ＬＣＮＯの出力端子からは、時刻Ｔ２３以前から引き続き低レベル電位が出力される。
時刻Ｔ２４から時刻Ｔ２５までの間では、配線ＳＨＥに低レベル電位が入力される。これにより、スイッチＳＷ１の制御端子に低レベル電位が入力されて、スイッチＳＷ１はオフ状態となる。スイッチＳＷ１がオフ状態となることによって、参照電位入力端子ＲＴと、コンパレータＣＭＰ１の－側入力端子との間が非導通状態になる。加えて、コンパレータＣＭＰ１の内側から、－側入力端子（ノードＮＤ１）に対して電源電位が与えられていないため、ノードＮＤ１は電気的に浮遊状態となる。そのため、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位Ｖｒｅｆ１は、容量Ｃ１、及び容量Ｃ２のそれぞれの１対の導電領域の一方によって保持される。
時刻Ｔ２５から時刻Ｔ２６までの間では、参照電位入力端子ＲＴに電圧ＶＧＮＤが入力される。なお、時刻Ｔ２５から時刻Ｔ２６までの間では、スイッチＳＷ１はオフ状態であるため、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位に変化はなく、Ｖｒｅｆ１のままとなる。
また、時刻Ｔ２５から時刻Ｔ２６までの間では、配線ＥＮに低レベル電位が入力される。なお、ＮＯＲ回路ＬＣＮＯの第１端子には、高レベル電位が入力されているため、ＮＡＮＤ回路ＬＣＮＡの出力端子からは、時刻Ｔ２５以前から引き続き低レベル電位が出力される。
また、時刻Ｔ２６から時刻Ｔ２８までの間において、入力端子ＩＴから入力される電位は、ＶＭＡＸからＶＧＮＤまで時間経過で低くなるものとする。つまり、時刻Ｔ２６から時刻Ｔ２８までの間では、コンパレータＣＭＰ１の＋側入力端子に入力される電位は時間経過でＶＧＮＤまで低くなる。
時刻Ｔ２７で入力端子ＩＴから入力される電位がＶｒｅｆ１まで低くなった場合、時刻Ｔ２７から時刻Ｔ２８までの間では、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位よりも、コンパレータＣＭＰ１の＋側入力端子に入力される電位（入力端子ＩＴから入力される電位）が低くなるため、コンパレータＣＭＰ１の出力端子から低レベル電位が出力される。つまり、出力端子ＯＴから低レベル電位が出力される。
また、ＮＯＲ回路ＬＣＮＯの第１端子に、低レベル電位が入力される。時刻Ｔ２７から時刻Ｔ２８までの間では、ＮＯＲ回路ＬＣＮＯの第２端子には、低レベル電位が入力されているため、ＮＯＲ回路ＬＣＮＯの出力端から高レベル電位が出力される。そのため、容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位は、高レベル電位となる。ノードＮＤ１は電気的に浮遊状態となっているため、このとき、容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位の変動量と、容量Ｃ１、及び容量Ｃ２のそれぞれの静電容量の値と、に応じて、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位が変化する。本動作例では、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位は、Ｖｒｅｆ１からＶｒｅｆ３に変化するものとする。
具体的には、時刻Ｔ２３から時刻Ｔ２７までの間の容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の低レベル電位をＶＬとし、時刻Ｔ２７から時刻Ｔ２８までの間の容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の高レベル電位をＶＨとし、容量Ｃ１、Ｃ２のそれぞれの静電容量の値をＣ１、Ｃ２としたとき、Ｖｒｅｆ３は次の式として表すことができる。
Figure 0007273064000002
時刻Ｔ２８から時刻Ｔ３０までの間において、入力端子ＩＴから入力される電位は、ＶＧＮＤからＶＭＡＸまで時間経過で高くなるものとする。つまり、時刻Ｔ２８から時刻Ｔ３０までの間では、コンパレータＣＭＰ１の＋側入力端子に入力される電位は時間経過でＶＭＡＸまで高くなる。
時刻Ｔ２９で入力端子ＩＴから入力される電位がＶｒｅｆ３に達する場合、時刻Ｔ２９から時刻Ｔ３０までの間では、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位よりも、コンパレータＣＭＰ１の＋側入力端子に入力される電位（入力端子ＩＴから入力される電位）が高くなるため、コンパレータＣＭＰ１の出力端子から高レベル電位が出力される。つまり、出力端子ＯＴから高レベル電位が出力される。
また、ＮＯＲ回路ＬＣＮＯの第２端子に低レベル電位が入力されているため、ＮＯＲ回路ＬＣＮＯの出力端子から高レベル電位が出力される。そのため、容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位は、低レベル電位となる。ノードＮＤ１は電気的に浮遊状態となっているため、このとき、容量Ｃ２の第２端子（ノードＮＤ２）の電位の変動量と、容量Ｃ１、Ｃ２のそれぞれの静電容量の値と、に応じて、コンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位が変化する。なお、時刻Ｔ２９から時刻Ｔ３０までの間での容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位は、時刻Ｔ２６から時刻Ｔ２７までの間での容量Ｃ２の１対の導電領域の他方（ノードＮＤ２）の電位と同じ高レベル電位であるため、時刻Ｔ２９から時刻Ｔ３０までの間でのコンパレータＣＭＰ１の－側入力端子（ノードＮＤ１）の電位は、Ｖｒｅｆ１となる。
上述の動作例のとおり、図４Ｂに示す回路を構成することでも、ヒステリシス幅をＶｒｅｆ３－Ｖｒｅｆ１とするヒステリシスコンパレータを実現することができる。
＜構成例４＞
上述の構成例１乃至構成例３に示したヒステリシスコンパレータＨＣＭＰ１乃至ヒステリシスコンパレータＨＣＭＰ６では、＋側入力端子には入力端子ＩＴが電気的に接続され、－側入力端子にはスイッチＳＷ１を介して参照電位入力端子ＲＴが電気的に接続されているが、本発明の一態様は、これに限定されない。例えば、本発明の一態様のヒステリシスコンパレータは、図４Ｃに示すヒステリシスコンパレータＨＣＭＰ７のとおり、コンパレータＣＭＰ１の＋側入力端子にはスイッチＳＷ１を介して参照電位入力端子ＲＴが電気的に接続され、コンパレータＣＭＰ１の－側入力端子には入力端子ＩＴが電気的に接続されている構成としてもよい。
また、ヒステリシスコンパレータＨＣＭＰ１乃至ヒステリシスコンパレータＨＣＭＰ７は、入力端子ＩＴに入力された電位とノードＮＤ１の電位とに応じた電位が出力端子ＯＴから出力される構成となっているが、本発明の一態様は、これに限定されない。例えば、本発明の一態様のヒステリシスコンパレータは、図４Ｄに示すヒステリシスコンパレータＨＣＭＰ８のとおり、出力端子として、論理回路ＬＣの端子ＶＯＴに電気的に接続されている出力端子ＯＴＢを別途設けても良い。また、図４ＤのヒステリシスコンパレータＨＣＭＰ８では、出力端子ＯＴと出力端子ＯＴＢの２個図示しているが、本発明の一態様のヒステリシスコンパレータは、出力端子として出力端子ＯＴＢのみとしてもよい。
上記の通り、ヒステリシスコンパレータＨＣＭＰ１乃至ヒステリシスコンパレータＨＣＭＰ８のいずれか一を構成することができる。また、ヒステリシスコンパレータＨＣＭＰ１乃至ヒステリシスコンパレータＨＣＭＰ８は、セルＣＥに対して過充電、又は過放電を検知する機能を有する半導体装置に適用することができる。また、当該半導体装置は、組電池ＢＡＴに含まれている、直列に電気的に接続された複数のセルＣＥのそれぞれにおいて、過充電、又は過放電を検知することができる場合がある。また、従来のヒステリシスコンパレータの動作では、参照電位として、高レベル側しきい値電圧と低レベル側しきい値電圧との２つの定電圧が必要となるが、ヒステリシスコンパレータＨＣＭＰ１乃至ヒステリシスコンパレータＨＣＭＰ８は、１つの定電圧を参照電位入力端子に入力することによって動作することができる。つまり、ヒステリシスコンパレータＨＣＭＰ１乃至ヒステリシスコンパレータＨＣＭＰ８の駆動において参照電位は１つの定電圧の供給でよいため、参照電位の生成に必要な電圧生成回路の面積を小さくすることができる。また、ヒステリシスコンパレータＨＣＭＰ１乃至ヒステリシスコンパレータＨＣＭＰ８は、従来のヒステリシスコンパレータよりも回路面積を小さくすることができ、また、消費電力を低くすることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、半導体装置１００が有する回路ＣＮＣの具体例について説明する。
図７は、回路ＣＮＣの構成例を示している。なお、図７には、回路ＣＮＣの他に、実施の形態１で説明したヒステリシスコンパレータＨＣＭＰ１乃至ヒステリシスコンパレータＨＣＭＰ８を適用できるヒステリシスコンパレータＨＣＭＰと、セルＣＥと、も図示している。また、図７には、セルＣＥにおける放電、及び／又は充電の動作を制御する機能を有する回路として、回路ＣＡＤＣを図示している。
ヒステリシスコンパレータＨＣＭＰは、実施の形態１で説明したとおり、入力端子ＩＴ、参照電位入力端子ＲＴ、出力端子ＯＴを有する。更に、ヒステリシスコンパレータＨＣＭＰは、制御端子ＳＨを有する。制御端子ＳＨは、実施の形態１で説明したヒステリシスコンパレータＨＣＭＰ１乃至ヒステリシスコンパレータＨＣＭＰ８のそれぞれにおいて、配線ＳＨＥに電気的に接続されている端子とする。
回路ＣＮＣは、制御回路ＣＴＬと、回路ＣＮＶと、回路ＲＰＧと、を有する。
制御回路ＣＴＬは、回路ＣＮＶと、回路ＲＰＧと、ヒステリシスコンパレータＨＣＭＰの制御端子ＳＨ及び出力端子ＯＴと、に電気的に接続されている。また、ヒステリシスコンパレータＨＣＭＰとして、ヒステリシスコンパレータＨＣＭＰ８を適用している場合、制御回路ＣＴＬは、出力端子ＯＴＢに電気的に接続されていてもよい。
回路ＣＮＣの入力端子ＣＩ１は、回路ＣＮＶと、回路ＲＰＧと、に電気的に接続されている。また、回路ＣＮＣの入力端子ＣＩ２は、回路ＣＮＶと、回路ＲＰＧと、に電気的に接続されている。また、実施の形態１で説明したとおり、回路ＣＮＣの入力端子ＣＩ１は、セルＣＥの正極端子に電気的に接続され、回路ＣＮＣの入力端子ＣＩ２は、セルＣＥの負極端子に電気的に接続されている。つまり、回路ＣＮＶと、回路ＲＰＧと、のそれぞれには、セルＣＥの正極端子の電位と、負極端子の電位と、が入力される。
回路ＣＮＶは、回路ＣＮＣの出力端子ＣＯ１に電気的に接続され、回路ＲＰＧは、回路ＣＮＣの出力端子ＣＯ２に電気的に接続されている。また、実施の形態１で説明したとおり、回路ＣＮＣの出力端子ＣＯ１は、ヒステリシスコンパレータＨＣＭＰの入力端子ＩＴに電気的に接続され、回路ＣＮＣの出力端子ＣＯ２は、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴに電気的に接続されている。つまり、回路ＣＮＶは、ヒステリシスコンパレータＨＣＭＰの入力端子ＩＴに電気的に接続され、回路ＲＰＧは、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴに電気的に接続されている。
回路ＣＮＶは、回路ＣＮＶに入力された、セルＣＥの正極端子の電位と、負極端子の電位と、に基づいて、ヒステリシスコンパレータＨＣＭＰの入力端子ＩＴに入力するための入力電圧を生成する機能を有する。回路ＣＮＶとしては、例えば、分圧回路、アナログ－デジタル変換回路（ＡＤＣ）、デジタル－アナログ変換回路（ＤＡＣ）、電位レベル変換回路などの変換回路を適用することができる。また、回路ＣＮＶは、生成した入力電圧を保持する機能を有してもよい。
回路ＲＰＧは、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴに入力するための参照電位を生成する機能を有する回路である。例えば、回路ＲＰＧは、回路ＲＰＧに入力されたセルＣＥの正極端子の電位と、負極端子の電位と、に基づいて、当該参照電位を生成することができる。つまり、回路ＲＰＧは、セルＣＥに応じた参照電位を生成して、当該参照電位をヒステリシスコンパレータＨＣＭＰの参照電位入力端子に入力することができる。また、回路ＲＰＧは、生成した参照電位を保持する機能を有してもよい。
制御回路ＣＴＬは、ヒステリシスコンパレータＨＣＭＰの出力端子ＯＴからの出力された電位の変化を取得して、セルＣＥにおいて、過放電、又は過充電を検知する機能を有する。また、制御回路ＣＴＬがセルＣＥに対して過放電を検知したとき、制御回路ＣＴＬは、セルＣＥの放電を制御する回路ＣＡＤＣに対して、放電動作を停止するための所定の信号を送信する機能を有してもよい。また、制御回路ＣＴＬがセルＣＥにおける過充電を検知したとき、制御回路ＣＴＬは、セルＣＥにおける充電を制御する回路ＣＡＤＣに対して、充電動作を停止するための所定の信号を送信する機能を有してもよい。
また、制御回路ＣＴＬは、ヒステリシスコンパレータＨＣＭＰ、回路ＣＮＶ、回路ＲＰＧのそれぞれを制御する機能を有してもよい。具体的には、例えば、制御回路ＣＴＬは、ヒステリシスコンパレータＨＣＭＰの制御端子ＳＨに高レベル電位、又は低レベル電位の一方を与えて、ヒステリシスコンパレータＨＣＭＰが有するスイッチＳＷ１（トランジスタＴｒＳ１）をオン状態、又はオフ状態の一方にすることができる。また、例えば、制御回路ＣＴＬは、半導体装置１００を一時的に停止するときに、回路ＣＮＶ、及び回路ＲＰＧに所定の信号を送信して、回路ＣＮＶ、及び回路ＲＰＧへの電源電圧の供給を停止することができる。また、例えば、回路ＣＮＶが生成した入力電圧を保持する機能を有する場合、制御回路ＣＴＬは、回路ＣＮＶに対して、当該入力電圧を保持するための制御信号を送信する機能を有してもよい。また、例えば、回路ＲＰＧが生成した参照電位を保持する機能を有する場合、制御回路ＣＴＬは、回路ＲＰＧに対して、当該参照電位を保持するための制御信号を送信する機能を有してもよい。
半導体装置１００の回路ＣＮＣを図７に示す回路ＣＮＣの構成にすることにより、半導体装置１００は、セルＣＥの正極端子の電位と、負極端子の電位と、に基づいた参照電位を用いて、セルＣＥの過充電状態、又は過放電状態を検知することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した半導体装置の構成例、及び当該半導体装置に適用可能なトランジスタの構成例について説明する。
＜半導体装置の構成例＞
図８に示す半導体装置は、トランジスタ３００と、トランジスタ５００と、容量素子６００と、を有している。図１０Ａはトランジスタ５００のチャネル長方向の断面図であり、図１０Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図１０Ｃはトランジスタ３００のチャネル幅方向の断面図である。
トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が小さいため、これを半導体装置、例えば、ヒステリシスコンパレータのトランジスタＴｒＳ１などに用いることにより、長期にわたり書き込んだデータを保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
本実施の形態で説明する半導体装置は、図８に示すようにトランジスタ３００、トランジスタ５００、容量素子６００を有する。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００はトランジスタ３００、及びトランジスタ５００の上方に設けられている。なお、容量素子６００は、上記実施の形態で説明したヒステリシスコンパレータＨＣＭＰ、ヒステリシスコンパレータＨＣＭＰ１乃至ヒステリシスコンパレータＨＣＭＰ８における容量Ｃ１、及び容量Ｃ２などとすることができる。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。なお、トランジスタ３００は、例えば、上記実施の形態で説明したコンパレータＣＭＰ１に含まれているトランジスタに適用することができる。
また、基板３１１としては、半導体基板（例えば単結晶基板又はシリコン基板）を用いるのが好ましい。
トランジスタ３００は、図１０Ｃに示すように、半導体領域３１３の上面及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域３１４ａ、及び低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、又はホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図８に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路とする場合、図９に示すとおり、トランジスタ３００の構成を、酸化物半導体を用いているトランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、又はトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には容量素子６００、又はトランジスタ５００と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図８において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図８において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図８において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図８において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０、及び絶縁体５１４には、例えば、基板３１１、又はトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、導電体５１８、及びトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５１８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体５１０、及び絶縁体５１４と接する領域の導電体５１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ５００が設けられている。
図１０Ａ、及び図１０Ｂに示すように、トランジスタ５００は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
また、図１０Ａ、及び図１０Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４が配置されることが好ましい。また、図１０Ａ、及び図１０Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１０Ａ、及び図１０Ｂに示すように、絶縁体５８０、導電体５６０、及び絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃをまとめて酸化物５３０という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図８、及び図１０Ａに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、及び導電体５６０と、重なるように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０５は、必ずしも設けなくともよい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５２０、絶縁体５２２、及び絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物５３０中の水、または水素を除去することができる。例えば、酸化物５３０において、ＶｏＨの結合が切断される反応が起きる、別言すると「ＶＯＨ→ＶＯ＋Ｈ」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、または酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２ａ、及び導電体５４２ｂに拡散または捕獲（ゲッタリングともいう）される場合がある。
また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、または酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。
また、トランジスタ５００の作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、及び酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体と、酸化シリコン又は酸化窒化シリコンと、を組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
なお、図１０Ａ、及び図１０Ｂのトランジスタ５００では、３層の積層構造からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、又は４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、酸化物５３０として適用できるＩｎ－Ｍ－Ｚｎ酸化物は、ＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であることが好ましい。また、酸化物５３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
また、トランジスタ５００には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。また、酸化物５３０中の酸素欠損に水素が入った場合、酸素欠損と水素とが結合しＶＯＨを形成する場合がある。ＶＯＨはドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。また、金属酸化物中の水素は、熱、電界などのストレスによって動きやすいため、金属酸化物に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された金属酸化物を得るには、金属酸化物中の水分、水素などの不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、金属酸化物に酸素を供給して酸素欠損を補填すること（加酸素化処理と記載する場合がある。）が重要である。ＶＯＨなどの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、酸化物５３０に金属酸化物を用いる場合、当該金属酸化物は、バンドギャップが高く、真性（Ｉ型ともいう。）、又は実質的に真性である半導体であって、かつチャネル形成領域の金属酸化物のキャリア濃度は、１×１０１８ｃｍ－３未満であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
また、酸化物５３０に金属酸化物を用いる場合、導電体５４２ａ及び導電体５４２ｂと酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２ａ及び導電体５４２ｂへ拡散し、導電体５４２ａ及び導電体５４２ｂが酸化する場合がある。導電体５４２ａ及び導電体５４２ｂが酸化することで、導電体５４２ａ及び導電体５４２ｂの導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２ａ及び導電体５４２ｂへ拡散することを、導電体５４２ａ及び導電体５４２ｂが酸化物５３０中の酸素を吸収する、と言い換えることができる。
また、酸化物５３０中の酸素が導電体５４２ａ及び導電体５４２ｂへ拡散することで、導電体５４２ａと酸化物５３０ｂとの間、および、導電体５４２ｂと酸化物５３０ｂとの間に異層が形成される場合がある。当該異層は、導電体５４２ａ及び導電体５４２ｂよりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体５４２ａ又は導電体５４２ｂと、当該異層と、酸化物５３０ｂとの３層構造は、金属－絶縁体－半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
なお、上記異層は、導電体５４２ａ及び導電体５４２ｂと酸化物５３０ｂとの間に形成されることに限られず、例えば、異層が、導電体５４２ａ及び導電体５４２ｂと酸化物５３０ｃとの間に形成される場合や、導電体５４２ａ及び導電体５４２ｂと酸化物５３０ｂとの間、導電体５４２ａ及び導電体５４２ｂと酸化物５３０ｃとの間に形成される場合がある。
酸化物５３０においてチャネル形成領域にとして機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
具体的には、酸化物５３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または１：１：１［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］との積層構造、Ｇａ：Ｚｎ＝２：１［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］との積層構造、Ｇａ：Ｚｎ＝２：５［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］との積層構造、酸化ガリウムと、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］との積層構造などが挙げられる。
また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
また、図１０Ａ、及び図１０Ｂでは、導電体５４２ａ、及び導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
また、図１０Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア濃度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコン又は窒化シリコンなども用いることができる。
特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、及び側面）に接して配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
なお、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第１のゲート電極として機能する導電体５６０は、図１０Ａ、及び図１０Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水又は水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａ及び導電体５４０ｂは、後述する導電体５４６、及び導電体５４８と同様の構成である。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８等が埋め込まれている。
導電体５４６、及び導電体５４８は、容量素子６００、トランジスタ５００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、トランジスタ５００の形成後、トランジスタ５００を囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ５００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。または、複数のトランジスタ５００をまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ５００を囲むように開口を形成する場合、例えば、絶縁体５１４または絶縁体５２２に達する開口を形成し、絶縁体５１４または絶縁体５２２に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ５００の作製工程の一部を兼ねられるため、好適である。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２と同様の材料を用いればよい。
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
また、導電体５４６、及び導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、又は配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、及び導電体６１０は、同時に形成することができる。
導電体６１２、及び導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図８では、導電体６１２、及び導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６２０、及び絶縁体６３０上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。又は、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。
次に、図８、図９に図示している、ＯＳトランジスタの別の構成例について説明する。図１１Ａ、及び図１１Ｂは、図１０Ａ、及び図１０Ｂに示すトランジスタ５００の変形例であって、図１１Ａは、トランジスタ５００のチャネル長方向の断面図であり、図１１Ｂはトランジスタ５００のチャネル幅方向の断面図である。なお、図１１Ａ、及び図１１Ｂに示す構成は、トランジスタ３００等、本発明の一態様の半導体装置が有する他のトランジスタにも適用することができる。
図１１Ａ、及び図１１Ｂに示す構成のトランジスタ５００は、絶縁体４０２及び絶縁体４０４を有する点が、図１０Ａ、及び図１０Ｂに示す構成のトランジスタ５００と異なる。また、導電体５４０ａの側面に接して絶縁体５５２が設けられ、導電体５４０ｂの側面に接して絶縁体５５２が設けられる点が、図１０Ａ、及び図１０Ｂに示す構成のトランジスタ５００と異なる。さらに、絶縁体５２０を有さない点が、図１０Ａ、及び図１０Ｂに示す構成のトランジスタ５００と異なる。
図１１Ａ、及び図１１Ｂに示す構成のトランジスタ５００は、絶縁体５１２上に絶縁体４０２が設けられている。また、絶縁体５７４上、及び絶縁体４０２上に絶縁体４０４が設けられている。
図１１Ａ、及び図１１Ｂに示す構成のトランジスタ５００では、絶縁体５１４、絶縁体５１６、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、及び絶縁体５７４が設けられており、絶縁体４０４がこれらを覆う構造になっている。つまり、絶縁体４０４は、絶縁体５７４の上面、絶縁体５７４の側面、絶縁体５８０の側面、絶縁体５４４の側面、絶縁体５２４の側面、絶縁体５２２の側面、絶縁体５１６の側面、絶縁体５１４の側面、絶縁体４０２の上面とそれぞれ接する。これにより、酸化物５３０等は、絶縁体４０４と絶縁体４０２によって外部から隔離される。
絶縁体４０２及び絶縁体４０４は、水素（例えば、水素原子、水素分子などの少なくとも一）又は水分子の拡散を抑制する機能が高いことが好ましい。例えば、絶縁体４０２及び絶縁体４０４として、水素バリア性が高い材料である、窒化シリコン又は窒化酸化シリコンを用いることが好ましい。これにより、酸化物５３０に水素等が拡散することを抑制することができるので、トランジスタ５００の特性が低下することを抑制することができる。よって、本発明の一態様の半導体装置の信頼性を高めることができる。
絶縁体５５２は、絶縁体５８１、絶縁体４０４、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に接して設けられる。絶縁体５５２は、水素又は水分子の拡散を抑制する機能を有することが好ましい。たとえば、絶縁体５５２として、水素バリア性が高い材料である、窒化シリコン、酸化アルミニウム、又は窒化酸化シリコン等の絶縁体を用いることが好ましい。特に、窒化シリコンは水素バリア性が高い材料であるので、絶縁体５５２として用いると好適である。絶縁体５５２として水素バリア性が高い材料を用いることにより、水又は水素等の不純物が、絶縁体５８０等から導電体５４０ａ及び導電体５４０ｂを通じて酸化物５３０に拡散することを抑制することができる。また、絶縁体５８０に含まれる酸素が導電体５４０ａ及び導電体５４０ｂに吸収されることを抑制することができる。以上により、本発明の一態様の半導体装置の信頼性を高めることができる。
図１２は、トランジスタ５００及びトランジスタ３００を図１１Ａ、及び図１１Ｂに示す構成とした場合における、半導体装置の構成例を示す断面図である。導電体５４６の側面に、絶縁体５５２が設けられている。
また、図１１Ａ、及び図１１Ｂに示すトランジスタ５００は、状況に応じて、トランジスタの構成を変更してもよい。例えば、図１１Ａ、及び図１１Ｂのトランジスタ５００は、変更例として、図１３に示すトランジスタにすることができる。図１３Ａはトランジスタのチャネル長方向の断面図であり、図１３Ｂはトランジスタのチャネル幅方向の断面図である。図１３Ａ、及び図１３Ｂに示すトランジスタは、酸化物５３０ｃが酸化物５３０ｃ１及び酸化物５３０ｃ２の２層構造である点で、図１１Ａ、及び図１１Ｂに示すトランジスタと異なる。
酸化物５３０ｃ１は、絶縁体５２４の上面、酸化物５３０ａの側面、酸化物５３０ｂの上面及び側面、導電体５４２ａ及び導電体５４２ｂの側面、絶縁体５４４の側面、及び絶縁体５８０の側面と接する。酸化物５３０ｃ２は、絶縁体５５０と接する。
酸化物５３０ｃ１として、例えばＩｎ－Ｚｎ酸化物を用いることができる。また、酸化物５３０ｃ２として、酸化物５３０ｃが１層構造である場合に酸化物５３０ｃに用いることができる材料と同様の材料を用いることができる。例えば、酸化物５３０ｃ２として、ｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いることができる。
酸化物５３０ｃを酸化物５３０ｃ１及び酸化物５３０ｃ２の２層構造とすることにより、酸化物５３０ｃを１層構造とする場合より、トランジスタのオン電流を高めることができる。そのため、トランジスタは、例えばパワーＭＯＳトランジスタとして適用することができる。なお、図１０Ａ、及び図１０Ｂに示す構成のトランジスタが有する酸化物５３０ｃも、酸化物５３０ｃ１と酸化物５３０ｃ２の２層構造とすることができる。
図１３Ａ、図１３Ｂに示す構成のトランジスタは、例えば、図８、図９に示すトランジスタ３００に適用することができる。また、例えば、トランジスタ３００は、前述のとおり、コンパレータＣＭＰ１に含まれているトランジスタに適用することができる。なお、図１３Ａ、図１３Ｂに示すトランジスタは、本発明の一態様の半導体装置が有する、トランジスタ３００、及びトランジスタ５００以外のトランジスタにも適用することができる。
図１４は、トランジスタ５００を図１０Ａに示すトランジスタの構成とし、トランジスタ３００を図１３Ａに示すトランジスタ構成とした場合における、半導体装置の構成例を示す断面図である。なお、図１２と同様に、導電体５４６の側面に絶縁体５５２を設ける構成としている。図１４に示すように、本発明の一態様の半導体装置は、トランジスタ３００とトランジスタ５００を両方ともＯＳトランジスタとしつつ、トランジスタ３００とトランジスタ５００のそれぞれを異なる構成にすることができる。
次に、図８、図９の半導体装置に適用できる容量素子について説明する。
図１５Ａ乃至図１５Ｃでは、図８に示す半導体装置に適用できる容量素子６００の一例として容量素子６００Ａについて示している。図１５Ａは容量素子６００Ａの上面図であり、図１５Ｂは容量素子６００Ａの一点鎖線Ｌ３－Ｌ４における断面を示した斜視図であり、図１５Ｃは容量素子６００Ａの一点鎖線Ｗ３－Ｌ４における断面を示した斜視図である。
導電体６１０は、容量素子６００Ａの１対の電極の一方として機能し、導電体６２０は、容量素子６００Ａの１対の電極の他方として機能する。また、絶縁体６３０は、１対の電極に挟まれる誘電体として機能する。
容量素子６００Ａは、導電体６１０の下部において、導電体５４６と、導電体５４８とに電気的に接続されている。導電体５４６と、導電体５４８は、別の回路素子と接続するためのプラグ、又は配線として機能する。また図１５では、導電体５４６と、導電体５４８と、をまとめて導電体５４０と記載している。
また、図１５では、図を明瞭に示すために、導電体５４６及び導電体５４８が埋め込まれている絶縁体５８６と、導電体６２０及び絶縁体６３０を覆っている絶縁体６５０と、を省略している。
なお、図８、図９に示す容量素子６００、図１５Ａ乃至図１５Ｃに示す容量素子６００Ａはプレーナ型であるが、容量素子の形状はこれに限定されない。例えば、容量素子６００（容量素子６００Ａ）は、図１６Ａ乃至図１６Ｃに示すシリンダ型の容量素子６００Ｂとしてもよい。
図１６Ａは容量素子６００Ｂの上面図であり、図１６Ｂは容量素子６００Ｂの一点鎖線Ｌ３－Ｌ４における断面図であり、図１６Ｃは容量素子６００Ｂの一点鎖線Ｗ３－Ｌ４における断面を示した斜視図である。
図１６Ｂにおいて、容量素子６００Ｂは、導電体５４０が埋め込まれている絶縁体５８６上の絶縁体６３１と、開口部を有する絶縁体６５１と、１対の電極の一方として機能する導電体６１０と、１対の電極の他方として機能する導電体６２０と、を有する。
また、図１６Ｃでは、図を明瞭に示すために、絶縁体５８６と、絶縁体６５０と、絶縁体６５１と、を省略している。
絶縁体６３１としては、例えば、絶縁体５８６と同様の材料を用いることができる。
また、絶縁体６３１には、導電体５４０に電気的に接続されるように導電体６１１が埋め込まれている。導電体６１１は、例えば、導電体３３０、導電体５１８と同様の材料を用いることができる。
絶縁体６５１としては、例えば、絶縁体５８６と同様の材料を用いることができる。
また、絶縁体６５１は、前述の通り、開口部を有し、当該開口部は導電体６１１に重畳している。
導電体６１０は、当該開口部の底部と、側面と、に形成されている。つまり、導電体６１０は、導電体６１１に重畳し、かつ導電体６１１に電気的に接続されている。
なお、導電体６１０の形成方法としては、エッチング法などによって絶縁体６５１に開口部を形成し、次に、スパッタリング法、ＡＬＤ法などによって導電体６１０を成膜する。その後、ＣＭＰ（Ｃｈｅｍｉｃｈａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などによって、開口部に成膜された導電体６１０を残して、絶縁体６５１上に成膜された導電体６１０を除去すればよい。
絶縁体６３０は、絶縁体６５１上と、導電体６１０の形成面上と、に位置する。なお、絶縁体６３０は、容量素子において、１対の電極に挟まれる誘電体として機能する。
導電体６２０は、絶縁体６５１の開口部が埋まるように、絶縁体６３０上に形成されている。
絶縁体６５０は、絶縁体６３０と、導電体６２０と、を覆うように形成されている。
図１６に示すシリンダ型の容量素子６００Ｂは、プレーナ型の容量素子６００Ａよりも静電容量の値を高くすることができる。そのため、例えば、上記の実施の形態で説明した容量Ｃ１、容量Ｃ２などとして、容量素子６００Ｂを適用することによって、長時間、容量の端子間の電圧を維持することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物であるＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及びＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の構成について説明する。なお、明細書等において、ＣＡＣは機能、又は材料の構成の一例を表し、ＣＡＡＣは結晶構造の一例を表す。
＜金属酸化物の構成＞
ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（又はホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、及び七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ－ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性という場合があり、また、真性又は実質的に真性という場合がある。
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態は、上記実施の形態に示す半導体装置などが形成された半導体ウェハ、及び当該半導体装置が組み込まれた電子部品の一例を示す。
＜半導体ウェハ＞
初めに、半導体装置などが形成された半導体ウェハの例を、図１７Ａを用いて説明する。
図１７Ａに示す半導体ウェハ４８００は、ウェハ４８０１と、ウェハ４８０１の上面に設けられた複数の回路部４８０２と、を有する。なお、ウェハ４８０１の上面において、回路部４８０２の無い部分は、スペーシング４８０３であり、ダイシング用の領域である。
半導体ウェハ４８００は、ウェハ４８０１の表面に対して、前工程によって複数の回路部４８０２を形成することで作製することができる。また、その後に、ウェハ４８０１の複数の回路部４８０２が形成された反対側の面を研削して、ウェハ４８０１の薄膜化してもよい。この工程により、ウェハ４８０１の反りなどを低減し、部品としての小型化を図ることができる。
次の工程としては、ダイシング工程が行われる。ダイシングは、一点鎖線で示したスクライブラインＳＣＬ１及びスクライブラインＳＣＬ２（ダイシングライン、又は切断ラインと呼ぶ場合がある）に沿って行われる。なお、スペーシング４８０３は、ダイシング工程を容易に行うために、複数のスクライブラインＳＣＬ１が平行になるように設け、複数のスクライブラインＳＣＬ２が平行になるように設け、スクライブラインＳＣＬ１とスクライブラインＳＣＬ２が垂直になるように設けるのが好ましい。
ダイシング工程を行うことにより、図１７Ｂに示すようなチップ４８００ａを、半導体ウェハ４８００から切り出すことができる。チップ４８００ａは、ウェハ４８０１ａと、回路部４８０２と、スペーシング４８０３ａと、を有する。なお、スペーシング４８０３ａは、極力小さくなるようにするのが好ましい。この場合、隣り合う回路部４８０２の間のスペーシング４８０３の幅が、スクライブラインＳＣＬ１の切りしろと、又はスクライブラインＳＣＬ２の切りしろとほぼ同等の長さであればよい。
なお、本発明の一態様の素子基板の形状は、図１７Ａに図示した半導体ウェハ４８００の形状に限定されない。例えば、矩形の形状の半導体ウェハあってもよい。素子基板の形状は、素子の作製工程、及び素子を作製するための装置に応じて、適宜変更することができる。
＜電子部品＞
次に、チップ４８００ａが組み込まれた電子部品の例を、図１７Ｃ、及び図１７Ｄを用いて説明を行う。
図１７Ｃに電子部品４７００および電子部品４７００が実装された基板（実装基板４７０４）の斜視図を示す。図１７Ｃに示す電子部品４７００は、リード４７０１と、上述したチップ４８００ａと、を有し、ＩＣチップ等として機能する。
電子部品４７００は、例えば、リードフレームのリード４７０１とチップ４８００ａ上の電極とを金属の細線（ワイヤー）で電気的に接続するワイヤーボンディング工程と、エポキシ樹脂等によって封止するモールド工程と、リードフレームのリード４７０１へのメッキ処理と、パッケージの表面への印字処理と、を行うことで作製することができる。また、ワイヤーボンディング工程は、例えば、ボールボンディングや、ウェッジボンディングなどを用いることができる。また、図１７Ｃでは、電子部品４７００のパッケージにＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されない。
電子部品４７００は、例えばプリント基板４７０２に実装される。このようなＩＣチップが複数組み合わされて、それぞれがプリント基板４７０２上で電気的に接続されることで実装基板４７０４が完成する。
図１７Ｄに電子部品４７３０の斜視図を示す。電子部品４７３０は、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の一例である。電子部品４７３０は、パッケージ基板４７３２（プリント基板）上にインターポーザ４７３１が設けられ、インターポーザ４７３１上に半導体装置４７３５、および複数の半導体装置４７１０が設けられている。
電子部品４７３０では、半導体装置４７１０を有する。半導体装置４７１０としては、例えば、上記実施の形態で説明した半導体装置、広帯域メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などとすることができる。また、半導体装置４７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡ、記憶装置などの集積回路（半導体装置）を用いることができる。
パッケージ基板４７３２は、セラミック基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ４７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
インターポーザ４７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ４７３１は、インターポーザ４７３１上に設けられた集積回路をパッケージ基板４７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ４７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板４７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を用いることも出来る。
インターポーザ４７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
また、電子部品４７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ４７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品４７３０では、半導体装置４７１０と半導体装置４７３５の高さを揃えることが好ましい。
電子部品４７３０を他の基板に実装するため、パッケージ基板４７３２の底部に電極４７３３を設けてもよい。図１７Ｄでは、電極４７３３を半田ボールで形成する例を示している。パッケージ基板４７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。また、電極４７３３を導電性のピンで形成してもよい。パッケージ基板４７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。
電子部品４７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）などの実装方法を用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、上記実施の形態で説明した半導体装置及び当該半導体装置を備えた電子部品を適用可能な蓄電装置および蓄電システムの構成について説明する。
［円筒型二次電池］
円筒型の二次電池の例について図１８Ａを参照して説明する。円筒型の二次電池１４００は、図１８Ａに示すように、上面に正極キャップ（電池蓋）１４０１を有し、側面及び底面に電池缶（外装缶）１４０２を有している。これら正極キャップ１４０１と電池缶（外装缶）１４０２とは、ガスケット（絶縁パッキン）１４１０によって絶縁されている。
図１８Ｂは、円筒型の二次電池の断面を模式的に示した図である。図１８Ｂに示す円筒型の二次電池は、上面に正極キャップ（電池蓋）１６０１を有し、側面および底面に電池缶（外装缶）１６０２を有している。これら正極キャップと電池缶（外装缶）１６０２とは、ガスケット（絶縁パッキン）１６１０によって絶縁されている。
中空円柱状の電池缶１６０２の内側には、帯状の正極１６０４と負極１６０６とがセパレータ１６０５を間に挟んで捲回された電池素子が設けられている。図示しないが、電池素子はセンターピンを中心に捲回されている。電池缶１６０２は、一端が閉じられ、他端が開いている。電池缶１６０２には、電解液に対して耐腐食性のあるニッケル、アルミニウム、チタン等の金属、又はこれらの合金やこれらと他の金属との合金（例えば、ステンレス鋼等）を用いることができる。また、電解液による腐食を防ぐため、ニッケルやアルミニウム等を電池缶１６０２に被覆することが好ましい。電池缶１６０２の内側において、正極、負極およびセパレータが捲回された電池素子は、対向する一対の絶縁板１６０８、１６０９により挟まれている。また、電池素子が設けられた電池缶１６０２の内部は、非水電解液（図示せず）が注入されている。非水電解液は、コイン型の二次電池と同様のものを用いることができる。
円筒型の蓄電池に用いる正極および負極は捲回するため、集電体の両面に活物質を形成することが好ましい。正極１６０４には正極端子（正極集電リード）１６０３が接続され、負極１６０６には負極端子（負極集電リード）１６０７が接続される。正極端子１６０３および負極端子１６０７は、ともにアルミニウムなどの金属材料を用いることができる。正極端子１６０３は安全弁機構１６１３に、負極端子１６０７は電池缶１６０２の底にそれぞれ抵抗溶接される。安全弁機構１６１３は、ＰＴＣ素子（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）１６１１を介して正極キャップ１６０１と電気的に接続されている。安全弁機構１６１３は電池の内圧の上昇が所定の閾値を超えた場合に、正極キャップ１６０１と正極１６０４との電気的な接続を切断するものである。また、ＰＴＣ素子１６１１は温度が上昇した場合に抵抗が増大する熱感抵抗素子であり、抵抗の増大により電流量を制限して異常発熱を防止するものである。ＰＴＣ素子には、チタン酸バリウム（ＢａＴｉＯ３）系半導体セラミックス等を用いることができる。
図１８Ｃは蓄電システム１４１５の一例を示す。蓄電システム１４１５は複数の二次電池１４００を有する。それぞれの二次電池の正極は、絶縁体１４２５で分離された導電体１４２４に接触し、電気的に接続されている。導電体１４２４は配線１４２３を介して、制御回路１４２０に電気的に接続されている。また、それぞれの二次電池の負極は、配線１４２６を介して制御回路１４２０に電気的に接続されている。制御回路１４２０として、先の実施の形態にて述べた半導体装置（又は、半導体装置を備える電子部品）を用いることができる。
図１８Ｄは、蓄電システム１４１５の一例を示す。蓄電システム１４１５は複数の二次電池１４００を有し、複数の二次電池１４００は、導電板１４１３及び導電板１４１４の間に挟まれている。複数の二次電池１４００は、配線１４１６により導電板１４１３及び導電板１４１４と電気的に接続される。複数の二次電池１４００は、並列接続されていてもよいし、直列接続されていてもよいし、並列に接続された後さらに直列に接続されていてもよい。複数の二次電池１４００を有する蓄電システム１４１５を構成することで、大きな電力を取り出すことができる。
複数の二次電池１４００の間に温度制御装置を有していてもよい。二次電池１４００が過熱されたときは、温度制御装置により冷却し、二次電池１４００が冷えすぎているときは温度制御装置により加熱することができる。そのため蓄電システム１４１５の性能が外気温に影響されにくくなる。
また、図１８Ｄにおいて、蓄電システム１４１５は制御回路１４２０に配線１４２１及び配線１４２２を介して電気的に接続されている。制御回路１４２０として、先の実施の形態にて述べた電池制御回路を用いることができる。配線１４２１は導電板１４１３を介して複数の二次電池１４００の正極に、配線１４２２は導電板１４１４を介して複数の二次電池１４００の負極に、それぞれ電気的に接続される。
［二次電池パック］
次に本発明の一態様の蓄電システムの例について、図１９を用いて説明する。
図１９Ａは、二次電池パック１５３１の外観を示す図である。図１９Ｂは二次電池パック１５３１の構成を説明する図である。二次電池パック１５３１は、回路基板１５０１と、二次電池１５１３と、を有する。二次電池１５１３には、ラベル１５０９が貼られている。回路基板１５０１は、シール１５１５により固定されている。また、二次電池パック１５３１は、アンテナ１５１７を有する。
回路基板１５０１は制御回路１５９０を有する。制御回路１５９０は、先の実施の形態に示す電池制御回路を用いることができる。例えば、図１９Ｂに示すように、回路基板１５０１上に、制御回路１５９０を有する。また、回路基板１５０１は、端子１５１１と電気的に接続されている。また回路基板１５０１は、アンテナ１５１７、二次電池１５１３の正極リード及び負極リードの一方１５５１、正極リード及び負極リードの他方１５５２と電気的に接続される。
あるいは、図１９Ｃに示すように、回路基板１５０１上に設けられる回路システム１５９０ａと、端子１５１１を介して回路基板１５０１に電気的に接続される回路システム１５９０ｂと、を有してもよい。例えば、本発明の一態様の制御回路の一部分が回路システム１５９０ａに、他の一部分が回路システム１５９０ｂに、それぞれ設けられる。
なお、アンテナ１５１７はコイル状に限定されず、例えば線状、板状であってもよい。また、平面アンテナ、開口面アンテナ、進行波アンテナ、ＥＨアンテナ、磁界アンテナ、誘電体アンテナ等のアンテナを用いてもよい。又は、アンテナ１５１７は、平板状の導体でもよい。この平板状の導体は、電界結合用の導体の一つとして機能することができる。つまり、コンデンサの有する２つの導体のうちの一つの導体として、アンテナ１５１７を機能させてもよい。これにより、電磁界、磁界だけでなく、電界で電力のやり取りを行うこともできる。
二次電池パック１５３１は、アンテナ１５１７と、二次電池１５１３との間に層１５１９を有する。層１５１９は、例えば二次電池１５１３による電磁界を遮蔽することができる機能を有する。層１５１９としては、例えば磁性体を用いることができる。
二次電池１５１３は、図１９Ｃに示すような捲回された電池素子１５９３を有する。電池素子１５９３は、負極１５９４と、正極１５９５と、セパレータ１５９６と、を有する。電池素子１５９３は、セパレータ１５９６を挟んで負極１５９４と、正極１５９５とが重なり合って積層され、該積層シートを捲回したものである。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、上記実施の形態で説明した半導体装置、又は当該半導体装置を有する電子部品、及び、上記実施の形態で説明した蓄電装置を備えることができる電子機器の一例について説明する。
［携帯電話］
図２０Ａに示す情報端末５５００は、情報端末の一種である携帯電話（スマートフォン）である。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
情報端末５５００は、上記実施の形態で説明した半導体装置を適用することで、情報端末５５００に備えられている電池の過充電、及び／又は過放電を防ぐことができる。
［ウェアラブル端末］
また、図２０Ｂには、情報端末の一例としてウェアラブル端末５９００が図示されている。ウェアラブル端末５９００は、筐体５９０１、表示部５９０２、操作ボタン５９０３、操作子５９０４、バンド５９０５などを有する。
ウェアラブル端末５９００は、先述した情報端末５５００と同様に、上記実施の形態で説明した半導体装置を適用することで、ウェアラブル端末に備えられている電池の過充電、又は過放電を防ぐことができる。
［パーソナルコンピュータ］
また、図２０Ｃには、情報端末の一種であるノート型パーソナルコンピュータ５３００が図示されている。ノート型パーソナルコンピュータ５３００は、筐体５３０１、表示部５３０２、キーボード５３０３、トラックパッド型のポインティングデバイス５３０４、を有する。また、使用者の好みによっては、マウス型のポインティングデバイス５３０５をノート型パーソナルコンピュータ５３００に用いることができる。
ノート型パーソナルコンピュータ５３００は、先述の電子機器と同様に、上記実施の形態で説明した半導体装置を適用することで、ノート型パーソナルコンピュータ５３００に備えられている電池の過充電、又は過放電を防ぐことができる。また、マウス型のポインティングデバイス５３０５にも上記実施の形態で説明した半導体装置を適用することができ、同様に、マウス型のポインティングデバイス５３０５に備えられている電池の過充電、又は過放電を防ぐことができる。
［ゲーム機］
また、図２０Ｄには、ゲーム機の一例である携帯ゲーム機５２００が図示されている。携帯ゲーム機５２００は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
更に、図２０Ｅには、ゲーム機の一例である据え置き型ゲーム機７５００が図示されている。据え置き型ゲーム機７５００は、本体７５２０と、コントローラ７５２２を有する。なお、本体７５２０には、無線または有線によってコントローラ７５２２を接続することができる。また、図２０Ｅには示していないが、コントローラ７５２２は、ゲームの画像を表示する表示部、ボタン以外の入力インターフェースとなるタッチパネルやスティック、回転式つまみ、スライド式つまみなどを備えることができる。また、コントローラ７５２２は、図２０Ｅに示す形状に限定されず、ゲームのジャンルに応じて、コントローラ７５２２の形状を様々に変更してもよい。例えば、ＦＰＳ（Ｆｉｒｓｔ Ｐｅｒｓｏｎ Ｓｈｏｏｔｅｒ）などのシューティングゲームでは、トリガーをボタンとし、銃を模した形状のコントローラを用いることができる。また、例えば、音楽ゲームなどでは、楽器、音楽機器などを模した形状のコントローラを用いることができる。更に、据え置き型ゲーム機は、コントローラを使わず、代わりにカメラ、深度センサ、マイクロフォンなどを備えて、ゲームプレイヤーのジェスチャー、及び／又は音声によって操作する形式としてもよい。
また、上述したゲーム機の映像は、テレビジョン装置、パーソナルコンピュータ用ディスプレイ、ゲーム用ディスプレイ、ヘッドマウントディスプレイなどの表示装置によって、出力することができる。
携帯ゲーム機５２００は、先述の電子機器と同様に、上記実施の形態で説明した半導体装置を適用することで、携帯ゲーム機５２００に備えられている電池の過充電、又は過放電を防ぐことができる。また、据え置き型ゲーム機７５００において、無線でコントローラ７５２２を接続している場合、コントローラ７５２２は据え置き型ゲーム機７５００と電波によって通信するため、電池が備えられている場合がある。そのため、コントローラ７５２２は、先述の電子機器と同様に、上記実施の形態で説明した半導体装置を適用することで、コントローラ７５２２に備えられている電池の過充電、又は過放電を防ぐことができる。
［移動体］
上記実施の形態で説明した半導体装置は、移動体である自動車に適用することができる。
図２０Ｆには移動体の一例である自動車５７００が図示されている。
自動車５７００の運転席周辺には、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供するインストゥルメントパネルが備えられている。また、運転席周辺には、それらの情報を示す表示装置が備えられていてもよい。
特に、自動車５７００が、電池を備える電気自動車である場合、自動車５７００に、先述の電子機器と同様に、上記実施の形態で説明した半導体装置を適用することで、コントローラ７５２２に備えられている電池の過充電、又は過放電を防ぐことができる。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができる。
［カメラ］
上記実施の形態で説明した半導体装置は、カメラに適用することができる。
図２０Ｇには、撮像装置の一例であるデジタルカメラ６２４０が図示されている。デジタルカメラ６２４０は、筐体６２４１、表示部６２４２、操作ボタン６２４３、シャッターボタン６２４４等を有し、また、デジタルカメラ６２４０には、着脱可能なレンズ６２４６が取り付けられている。なお、ここではデジタルカメラ６２４０を、レンズ６２４６を筐体６２４１から取り外して交換することが可能な構成としたが、レンズ６２４６と筐体６２４１とが一体となっていてもよい。また、デジタルカメラ６２４０は、ストロボ装置や、ビューファインダー等を別途装着することができる構成としてもよい。
デジタルカメラ６２４０に上記実施の形態で説明した半導体装置を適用することによって、先述の電子機器と同様に、デジタルカメラ６２４０に備えられている電池の過充電、又は過放電を防ぐことができる。
［ビデオカメラ］
上記実施の形態で説明した半導体装置は、ビデオカメラに適用することができる。
図２０Ｈには、撮像装置の一例であるビデオカメラ６３００が図示されている。ビデオカメラ６３００は、第１筐体６３０１、第２筐体６３０２、表示部６３０３、操作キー６３０４、レンズ６３０５、接続部６３０６等を有する。操作キー６３０４及びレンズ６３０５は第１筐体６３０１に設けられており、表示部６３０３は第２筐体６３０２に設けられている。そして、第１筐体６３０１と第２筐体６３０２とは、接続部６３０６により接続されており、第１筐体６３０１と第２筐体６３０２の間の角度は、接続部６３０６により変更が可能である。表示部６３０３における映像を、接続部６３０６における第１筐体６３０１と第２筐体６３０２との間の角度に従って切り替える構成としてもよい。
ビデオカメラ６３００に上記実施の形態で説明した半導体装置を適用することによって、先述の電子機器と同様に、ビデオカメラ６３００に備えられている電池の過充電、又は過放電を防ぐことができる。
［ＩＣＤ］
上記実施の形態で説明した半導体装置は、植え込み型除細動器（ＩＣＤ）に適用することができる。
図２０Ｉは、ＩＣＤの一例を示す断面模式図である。ＩＣＤ本体５４００は、バッテリー５４０１と、記憶装置５４０７と、レギュレータと、制御回路と、アンテナ５４０４と、右心房へのワイヤ５４０２、右心室へのワイヤ５４０３とを少なくとも有している。
ＩＣＤ本体５４００は手術により体内に設置され、二本のワイヤは、人体の鎖骨下静脈５４０５及び上大静脈５４０６を通過させて一方のワイヤ先端が右心室、もう一方のワイヤ先端が右心房に設置されるようにする。
ＩＣＤ本体５４００は、ペースメーカのとしての機能を有し、心拍数が規定の範囲から外れた場合に心臓に対してペーシングを行う。また、ペーシングによって心拍数が改善しない場合（速い心室頻拍や心室細動など）、電気ショックによる治療が行われる。
ＩＣＤ本体５４００は、ペーシング及び電気ショックを適切に行うため、心拍数を常に監視する必要がある。そのため、ＩＣＤ本体５４００は、心拍数を検知するためのセンサを有する。また、ＩＣＤ本体５４００は、当該センサなどによって取得した心拍数のデータ、ペーシングによる治療を行った回数、時間などを記憶装置５４０７に記憶することができる。
また、アンテナ５４０４で電力が受信でき、その電力はバッテリー５４０１に充電される。また、ＩＣＤ本体５４００は複数のバッテリーを有することにより、安全性を高くすることができる。具体的には、ＩＣＤ本体５４００の一部のバッテリーが使えなくなったとしても残りのバッテリーが機能させることができるため、補助電源としても機能する。
また、ＩＣＤ本体５４００に上記実施の形態で説明した半導体装置を適用することによって、先述の電子機器と同様に、バッテリー５４０１の過充電、又は過放電を防ぐことができる。
また、電力を受信できるアンテナ５４０４とは別に、生理信号を送信できるアンテナを有していてもよく、例えば、脈拍、呼吸数、心拍数、体温などの生理信号を外部のモニタ装置で確認できるような心臓活動を監視するシステムを構成してもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
ＢＡＴ：組電池、ＣＮＣ：回路、ＨＣＭＰ：ヒステリシスコンパレータ、ＨＣＭＰ１：ヒステリシスコンパレータ、ＨＣＭＰ２：ヒステリシスコンパレータ、ＨＣＭＰ３：ヒステリシスコンパレータ、ＨＣＭＰ４：ヒステリシスコンパレータ、ＨＣＭＰ５：ヒステリシスコンパレータ、ＨＣＭＰ６：ヒステリシスコンパレータ、ＨＣＭＰ７：ヒステリシスコンパレータ、ＨＣＭＰ８：ヒステリシスコンパレータ、ＬＣ：論理回路、ＣＴＬ：制御回路、ＣＮＶ：回路、ＲＰＧ：回路、ＣＥ：セル、ＣＡＤＣ：回路、ＳＷ１：スイッチ、ＴｒＳ１：トランジスタ、Ｃ１：容量、Ｃ２：容量、ＮＤ１：ノード、ＮＤ２：ノード、ＣＭＰ１：コンパレータ、ＩＮＶ：インバータ回路、ＬＣＮＡ：ＮＡＮＤ回路、ＬＣＮＯ：ＮＯＲ回路、ＣＩ１：入力端子、ＣＩ２：入力端子、ＣＯ１：出力端子、ＣＯ２：出力端子、ＩＴ：入力端子、ＲＴ：参照電位入力端子、ＶＩＴ：端子、ＶＯＴ：端子、ＯＴ：出力端子、ＯＴＢ：出力端子、ＳＨ：制御端子、ＳＨＥ：配線、ＶＧＥ：配線、ＥＮ：配線、１００：半導体装置、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、４０２：絶縁体、４０４：絶縁体、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５０５：導電体、５１０：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５３０ｃ１：酸化物、５３０ｃ２：酸化物、５４０：導電体、５４０ａ：導電体、５４０ｂ：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４６：導電体、５４８：導電体、５５０：絶縁体、５５２：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量素子、６００Ａ：容量素子、６００Ｂ：容量素子、６１０：導電体、６１１：導電体、６１２：導電体、６２０：導電体、６２１：導電体、６３０：絶縁体、６３１：絶縁体、６５０：絶縁体、６５１：絶縁体、１４００：二次電池、１４０１：正極キャップ、１４１３：導電板、１４１４：導電板、１４１５：蓄電システム、１４１６：配線、１４２０：制御回路、１４２１：配線、１４２２：配線、１４２３：配線、１４２４：導電体、１４２５：絶縁体、１４２６：配線、１５０１：回路基板、１５０９：ラベル、１５１１：端子、１５１３：二次電池、１５１５：シール、１５１７：アンテナ、１５１９：層、１５３１：二次電池パック、１５５１：一方、１５５２：他方、１５９０：制御回路、１５９０ａ：回路システム、１５９０ｂ：回路システム、１５９３：電池素子、１５９４：負極、１５９５：正極、１５９６：セパレータ、１６０１：正極キャップ、１６０２：電池缶、１６０３：正極端子、１６０４：正極、１６０５：セパレータ、１６０６：負極、１６０７：負極端子、１６０８：絶縁板、１６０９：絶縁板、１６１１：ＰＴＣ素子、１６１３：安全弁機構、４７００：電子部品、４７０１：リード、４７０２：プリント基板、４７０４：実装基板、４７１０：半導体装置、４７３０：電子部品、４７３１：インターポーザ、４７３２：パッケージ基板、４７３３：電極、４７３５：半導体装置、４８００：半導体ウェハ、４８００ａ：チップ、４８０１：ウェハ、４８０１ａ：ウェハ、４８０２：回路部、４８０３：スペーシング、４８０３ａ：スペーシング、５２００：携帯ゲーム機、５２０１：筐体、５２０２：表示部、５２０３：ボタン、５３００：ノート型パーソナルコンピュータ、５３０１：筐体、５３０２：表示部、５３０３：キーボード、５３０４：ポインティングデバイス、５３０５：ポインティングデバイス、５４００：ＩＣＤ本体、５４０１：バッテリー、５４０２：ワイヤ、５４０３：ワイヤ、５４０４：アンテナ、５４０５：鎖骨下静脈、５４０６：上大静脈、５４０７：記憶装置、５５００：情報端末、５５１０：筐体、５５１１：表示部、５７００：自動車、５９００：ウェアラブル端末、５９０１：筐体、５９０２：表示部、５９０３：操作ボタン、５９０４：操作子、５９０５：バンド、６２４０：デジタルカメラ、６２４１：筐体、６２４２：表示部、６２４３：操作ボタン、６２４４：シャッターボタン、６２４６：レンズ、６３００：ビデオカメラ、６３０１：第１筐体、６３０２：第２筐体、６３０３：表示部、６３０４：操作キー、６３０５：レンズ、６３０６：接続部、７５００：据え置き型ゲーム機、７５２０：本体、７５２２：コントローラ

Claims (7)

  1. コンパレータと、スイッチと、第１容量と、第２容量と、論理回路と、を有し、
    前記スイッチの第１端子は、前記第１容量の１対の導電領域の一方と、前記第２容量の１対の導電領域の一方と、前記コンパレータの第１入力端子と、に電気的に接続され、
    前記コンパレータの出力端子は、前記論理回路の入力端子に電気的に接続され、
    前記論理回路の出力端子は、前記第２容量の１対の導電領域の他方に電気的に接続され、
    前記論理回路は、前記論理回路の入力端子に入力された信号の反転信号を生成して、前記反転信号を前記論理回路の出力端子から出力する機能を有する、
    ヒステリシスコンパレータ。
  2. 請求項１において、
    前記論理回路は、インバータ回路を有し、
    前記論理回路の入力端子は、前記インバータ回路の入力端子に電気的に接続され、
    前記論理回路の出力端子は、前記インバータ回路の出力端子に電気的に接続される、
    ヒステリシスコンパレータ。
  3. 請求項１において、
    前記論理回路は、ＮＡＮＤ回路を有し、
    前記論理回路の入力端子は、前記ＮＡＮＤ回路の第１入力端子に電気的に接続され、
    前記論理回路の出力端子は、前記ＮＡＮＤ回路の出力端子に電気的に接続される、
    ヒステリシスコンパレータ。
  4. 請求項１において、
    前記論理回路は、ＮＯＲ回路を有し、
    前記論理回路の入力端子は、前記ＮＯＲ回路の第１入力端子に電気的に接続され、
    前記論理回路の出力端子は、前記ＮＯＲ回路の出力端子に電気的に接続される、
    ヒステリシスコンパレータ。
  5. 請求項１乃至請求項４のいずれか一において、
    前記スイッチは、トランジスタを有し、
    前記トランジスタは、チャネル形成領域に金属酸化物を有する、
    ヒステリシスコンパレータ。
  6. 請求項１乃至請求項５のいずれか一に記載のヒステリシスコンパレータと、回路と、を有し、
    前記回路は、
    前記スイッチのオン状態とオフ状態の切り替えを行う機能と、
    前記スイッチの第２端子に入力するための参照電位を生成する機能と、
    前記コンパレータの第２入力端子に入力するための入力電圧を生成する機能と、を有する、
    半導体装置。
  7. 請求項６に記載の半導体装置と、セルと、を有し、
    前記回路は、前記セルの正極端子の電位と、前記セルの負極端子の電位と、に応じて、前記参照電位と、前記入力電圧と、を生成する機能を有する、
    蓄電装置。
JP2020560639A 2018-12-19 2019-12-11 ヒステリシスコンパレータ、半導体装置、及び蓄電装置 Active JP7273064B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018237337 2018-12-19
JP2018237337 2018-12-19
PCT/IB2019/060640 WO2020128722A1 (ja) 2018-12-19 2019-12-11 ヒステリシスコンパレータ、半導体装置、及び蓄電装置

Publications (3)

Publication Number Publication Date
JPWO2020128722A1 JPWO2020128722A1 (ja) 2020-06-25
JPWO2020128722A5 JPWO2020128722A5 (ja) 2022-11-11
JP7273064B2 true JP7273064B2 (ja) 2023-05-12

Family

ID=71101109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020560639A Active JP7273064B2 (ja) 2018-12-19 2019-12-11 ヒステリシスコンパレータ、半導体装置、及び蓄電装置

Country Status (5)

Country Link
US (2) US11362647B2 (ja)
JP (1) JP7273064B2 (ja)
KR (1) KR20210104682A (ja)
CN (1) CN113196659A (ja)
WO (1) WO2020128722A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11714138B2 (en) 2018-11-22 2023-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power storage device, and electronic device
JP7273064B2 (ja) * 2018-12-19 2023-05-12 株式会社半導体エネルギー研究所 ヒステリシスコンパレータ、半導体装置、及び蓄電装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002300011A (ja) 2001-03-30 2002-10-11 Seiko Instruments Inc ヒステリシス付き電圧比較器
JP2006279765A (ja) 2005-03-30 2006-10-12 Toshiba Microelectronics Corp ヒステリシスコンパレータ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624313B2 (ja) * 1985-11-21 1994-03-30 日本電気株式会社 スイツチトキヤパシタ回路
JPH09266639A (ja) 1996-03-27 1997-10-07 Makita Corp 充電装置
KR100263551B1 (ko) 1996-10-12 2000-08-01 윤종용 2차 배터리 충전 회로
JP3593261B2 (ja) * 1998-06-22 2004-11-24 株式会社リコー ヒステリシスコンパレータ回路、及び波形発生回路
JP3510546B2 (ja) 1999-12-01 2004-03-29 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓトランジスタのゲート酸化膜トンネル電流モデル
JP4884295B2 (ja) 2007-05-16 2012-02-29 トヨタ自動車株式会社 車両に搭載された電気機器の冷却装置
JP2009017703A (ja) 2007-07-05 2009-01-22 Mitsumi Electric Co Ltd 二次電池の充電制御回路及びこれを用いた充電制御装置
JP5061884B2 (ja) 2007-12-21 2012-10-31 ミツミ電機株式会社 電池パック
JP5815195B2 (ja) 2008-09-11 2015-11-17 ミツミ電機株式会社 電池状態検知装置及びそれを内蔵する電池パック
JP2010086774A (ja) 2008-09-30 2010-04-15 Toshiba Corp 二次電池の残量管理システムおよび残量管理方法
JP5403514B2 (ja) 2009-10-29 2014-01-29 セイコーエプソン株式会社 温度センサ及び温度検出方法
JP2011097772A (ja) 2009-10-30 2011-05-12 Seiko Instruments Inc バッテリ状態監視回路及びバッテリ装置
JP5738667B2 (ja) 2010-05-28 2015-06-24 株式会社半導体エネルギー研究所 蓄電装置
JP5777148B2 (ja) 2011-04-27 2015-09-09 セイコーエプソン株式会社 温度計測方法
US10298043B2 (en) 2011-12-23 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Method for charging lithium ion secondary battery and battery charger
KR20150023547A (ko) 2012-06-01 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 경보 장치
US9160195B2 (en) * 2012-07-17 2015-10-13 Semiconductor Energy Laboratory Co., Ltd. Charging device
US9614258B2 (en) 2012-12-28 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Power storage device and power storage system
JP6150255B2 (ja) * 2013-09-30 2017-06-21 セイコーＮｐｃ株式会社 ヒステリシスコンパレータ回路
JP2016154110A (ja) 2015-02-20 2016-08-25 株式会社東芝 バッテリおよびバッテリのためのアラーム提示方法
JP6672949B2 (ja) 2016-03-29 2020-03-25 株式会社豊田自動織機 充電装置
KR102367787B1 (ko) 2016-06-30 2022-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 동작 방법
FR3082959A1 (fr) * 2018-06-26 2019-12-27 Stmicroelectronics (Rousset) Sas Commande cyclique de cellules d'un circuit integre
JP7273064B2 (ja) * 2018-12-19 2023-05-12 株式会社半導体エネルギー研究所 ヒステリシスコンパレータ、半導体装置、及び蓄電装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002300011A (ja) 2001-03-30 2002-10-11 Seiko Instruments Inc ヒステリシス付き電圧比較器
JP2006279765A (ja) 2005-03-30 2006-10-12 Toshiba Microelectronics Corp ヒステリシスコンパレータ

Also Published As

Publication number Publication date
US20220329233A1 (en) 2022-10-13
US11362647B2 (en) 2022-06-14
JPWO2020128722A1 (ja) 2020-06-25
US11664786B2 (en) 2023-05-30
US20220021376A1 (en) 2022-01-20
WO2020128722A1 (ja) 2020-06-25
CN113196659A (zh) 2021-07-30
KR20210104682A (ko) 2021-08-25

Similar Documents

Publication Publication Date Title
US11664786B2 (en) Hysteresis comparator, semiconductor device, and power storage device
US12051924B2 (en) Semiconductor device and charge control system
KR20210080425A (ko) 축전 장치 및 축전 장치의 동작 방법
JP7514240B2 (ja) 記憶装置、半導体装置、及び電子機器
CN112385113A (zh) 半导体装置
JP2023140355A (ja) 半導体装置
JP7325439B2 (ja) 蓄電装置
JP7345497B2 (ja) 電池パック
WO2022084782A1 (ja) 半導体装置、及び電子機器
US20230298650A1 (en) Driving method of semiconductor device
JP7508370B2 (ja) 半導体装置、半導体ウェハ、及び電子機器
TW202201727A (zh) 半導體裝置及電子裝置
US11996133B2 (en) Memory circuit using oxide semiconductor
US20230198509A1 (en) Semiconductor device
US20230018223A1 (en) Semiconductor device
JP7222657B2 (ja) 二次電池の残量計測回路
WO2023144653A1 (ja) 記憶装置
WO2023144652A1 (ja) 記憶装置
US20220246596A1 (en) Display Device
KR20230071154A (ko) 반도체 장치 및 전자 기기
KR20230088692A (ko) 반도체 장치 및 전자 기기
JP2024125340A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230427

R150 Certificate of patent or registration of utility model

Ref document number: 7273064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150