JP7345497B2 - 電池パック - Google Patents

電池パック Download PDF

Info

Publication number
JP7345497B2
JP7345497B2 JP2020557012A JP2020557012A JP7345497B2 JP 7345497 B2 JP7345497 B2 JP 7345497B2 JP 2020557012 A JP2020557012 A JP 2020557012A JP 2020557012 A JP2020557012 A JP 2020557012A JP 7345497 B2 JP7345497 B2 JP 7345497B2
Authority
JP
Japan
Prior art keywords
transistor
oxide
insulator
terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020557012A
Other languages
English (en)
Other versions
JPWO2020104890A5 (ja
JPWO2020104890A1 (ja
Inventor
圭 高橋
佑樹 岡本
港 伊藤
貴彦 石津
広樹 井上
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020104890A1 publication Critical patent/JPWO2020104890A1/ja
Publication of JPWO2020104890A5 publication Critical patent/JPWO2020104890A5/ja
Priority to JP2023143577A priority Critical patent/JP7645320B2/ja
Application granted granted Critical
Publication of JP7345497B2 publication Critical patent/JP7345497B2/ja
Priority to JP2025032589A priority patent/JP2025078716A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0068—Battery or charger load switching, e.g. concurrent charging and load supply
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4264—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing with capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Semiconductor Memories (AREA)
  • Protection Of Static Devices (AREA)

Description

本発明の一態様は、半導体装置、および半導体装置の動作方法に関する。また、本発明の一態様は、電池制御回路、電池保護回路、蓄電装置、および電子機器に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や半導体回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、および電子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明装置、電気光学装置、撮像装置、および電子機器なども、半導体装置と呼ばれる場合がある。
近年、リチウムイオン二次電池、リチウムイオンキャパシタ、空気電池等、種々の蓄電装置の開発が盛んに行われている。特に高出力、高エネルギー密度であるリチウムイオン二次電池は、携帯電話、スマートフォン、タブレット、もしくはノート型コンピュータ等の携帯情報端末、ゲーム装置、携帯音楽プレーヤ、デジタルカメラ、医療機器、または、ハイブリッド車（ＨＥＶ）、電気自動車（ＥＶ）、もしくはプラグインハイブリッド車（ＰＨＥＶ）等の次世代クリーンエネルギー自動車、電動バイクなど、半導体産業の発展と併せて急速にその需要が拡大し、充電可能なエネルギーの供給源として現代の情報化社会に不可欠なものとなっている。
特許文献１には、過電流を検出して二次電池の充放電を制御する半導体装置が示されている。
特開２０１４－１６６０７１号公報
特許文献１に示されている構成では、過電流の検出に定電流源を用いるため消費電力が増加しやすい。また、特許文献１に示されている構成では、過電流の検出において、放電用トランジスタおよび充電用トランジスタそれぞれの抵抗値ばらつきの影響を受けるため、検出精度の向上が難しい。
本発明の一態様は、消費電力が低減された半導体装置などを提供することを課題の一つとする。または、過電流の検出精度の良好な半導体装置などを提供することを課題の一つとする。または、動作の安定した半導体装置などを提供することを課題の一つとする。または、信頼性の良好な半導体装置などを提供することを課題の一つとする。または、生産性が良好な半導体装置などを提供することを課題の一つとする。または、新規な半導体装置などを提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、ノードＮＤ１と、ノードＮＤ２と、抵抗と、容量と、比較回路と、を有する半導体装置であって、抵抗は、二次電池の正極または負極の一方と、第１端子の間に、直列かつ電気的に接続される。抵抗は、二次電池の正極または負極の一方と第１端子の間に流れる電流を第１電圧に変換する機能を有する。第１電圧は、容量を介してノードＮＤ２の電圧に加算される。比較回路は、ノードＮＤ１の電圧とノードＮＤ２の電圧を比較する機能を有する。比較回路は、ノードＮＤ２の電圧がノードＮＤ１の電圧よりも大きい場合、過電流を検知したことを知らせる信号を出力する。
本発明の別の一態様は、第１乃至第４トランジスタと、コンパレータと、を有し、第１トランジスタのソースまたはドレインの一方は、コンパレータの非反転入力端子と電気的に接続され、第２トランジスタのソースまたはドレインの一方は、コンパレータの反転入力端子と電気的に接続され、第３トランジスタのソースまたはドレインの一方は、第４トランジスタのソースまたはドレインの一方と電気的に接続され、第３トランジスタのソースまたはドレインの他方と、第４トランジスタのソースまたはドレインの他方の間に抵抗を有する半導体装置である。
抵抗の抵抗値は、１ｍΩ以上１０Ω以下とすればよい。また、第１トランジスタのソースまたはドレインの一方に第１容量を有してもよい。第１容量の容量値は０．０１ｆＦ以上１００ｐＦ以下とすればよい。また、第２トランジスタのソースまたはドレインの一方と第３トランジスタのソースまたはドレインの一方の間に第２容量を有してもよい。第２容量の容量値は０．０１ｆＦ以上１００ｐＦ以下とすればよい。
第１および第２トランジスタは、半導体層に酸化物半導体を含むことが好ましい。第３および第４トランジスタは、半導体層に酸化物半導体を含むことが好ましい。
第１乃至第４トランジスタの少なくとも一つは、マルチゲート型のトランジスタであってもよい。
第１トランジスタのソースまたはドレインの他方に供給される電位は、第２トランジスタのソースまたはドレインの他方に供給される電位よりも低いことが好ましい。
本発明の別の一態様は、第１トランジスタと、第２トランジスタと、コンパレータと、を有し、第１トランジスタのソースまたはドレインの一方は、コンパレータの非反転入力端子と電気的に接続され、第１トランジスタのソースまたはドレインの一方に第１容量を有し、第２トランジスタのソースまたはドレインの一方は、コンパレータの反転入力端子と電気的に接続され、第２トランジスタのソースまたはドレインの一方と抵抗の間に第２容量を備える半導体装置である。
また、本発明の別の一態様は、可撓性基板に設けられた半導体装置と、絶縁シートと、二次電池と、を含む電池パックである。
上記電池パックに、第１ダイオードと、第２ダイオードと、第２抵抗と、第３容量と、を設けてもよい。第１ダイオードのカソードは二次電池の正極と電気的に接続し、第１ダイオードのアノードは第２ダイオードのカソードと電気的に接続し、第２ダイオードのアノードは二次電池の負極と電気的に接続する。また、第２抵抗は、第１ダイオードのアノードとコンパレータの出力端子の間に設け、第３容量は、第２ダイオードと並列に接続する。
第１ダイオードおよび第２ダイオードの一方または双方を、トランジスタで構成することもできる。
本発明の一態様によれば、消費電力が低減された半導体装置などを提供することができる。または、過電流の検出精度の良好な半導体装置などを提供することができる。または、動作の安定した半導体装置などを提供することができる。または、信頼性の良好な半導体装置などを提供することができる。または、生産性が良好な半導体装置などを提供することができる。または、新規な半導体装置などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１は、半導体装置の構成例を示す図である。
図２Ａおよび図２Ｂは、半導体装置の動作例を示す図である。
図３Ａおよび図３Ｂは、半導体装置の動作例を示す図である。
図４Ａおよび図４Ｂは、半導体装置の構成例を示す図である。
図５Ａ乃至図５Ｄは、トランジスタの回路記号を示す図である。
図６は、半導体装置の構成例を示す図である。
図７Ａおよび図７Ｂは、半導体装置の動作例を示す図である。
図８Ａおよび図８Ｂは、半導体装置の動作例を示す図である。
図９は、半導体装置の構成例を示す図である。
図１０Ａおよび図１０Ｂは、半導体装置の動作例を示す図である。
図１１Ａおよび図１１Ｂは、半導体装置の動作例を示す図である。
図１２は、半導体装置の構成例を示す図である。
図１３Ａおよび図１３Ｂは、半導体装置の動作例を示す図である。
図１４Ａおよび図１４Ｂは、半導体装置の動作例を示す図である。
図１５は、半導体装置の構成例を示す図である。
図１６は、半導体装置の構成例を示す図である。
図１７は、半導体装置の構成例を示す図である。
図１８Ａ乃至図１８Ｄは、保護装置の等価回路を示す図である。
図１９Ａおよび図１９Ｂは、保護装置の等価回路を示す図である。
図２０Ａおよび図２０Ｂは、保護装置の等価回路を示す図である。
図２１Ａ乃至図２１Ｃは、保護装置の等価回路を示す図である。
図２２は、半導体装置の構成例を示す図である。
図２３Ａ乃至図２３Ｃは、保護装置の等価回路を示す図である。
図２４は、半導体装置の構成例を示す図である。
図２５は、保護装置の等価回路を示す図である。
図２６は、半導体装置の構成例を示す図である。
図２７は、半導体装置の構成例を示す図である。
図２８は、保護装置の等価回路を示す図である。
図２９は、半導体装置の構成例を示す図である。
図３０は、半導体装置の構成例を示す図である。
図３１Ａ乃至図３１Ｃは、トランジスタの構造例を示す図である。
図３２Ａ乃至図３２Ｃは、トランジスタの構造例を示す図である。
図３３Ａ乃至図３３Ｃは、トランジスタの構造例を示す図である。
図３４Ａ乃至図３４Ｃは、二次電池の構造例を示す図である。
図３５Ａ乃至図３５Ｃは、二次電池の構造例を示す図である。
図３６Ａおよび図３６Ｂは、捲回体および二次電池の構造例を示す図である。
図３７は、電子機器の一例を示す図である。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。
また、上面図（「平面図」ともいう）や斜視図などにおいて、図面をわかりやすくするために、一部の構成要素の記載を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電気回路における「端子」とは、電流の入力または出力、電圧の入力または出力、もしくは、信号の受信または送信が行なわれる部位を言う。よって、配線または電極の一部が端子として機能する場合がある。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、直接接続している場合と、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
また、本明細書等において、「平行」とは、例えば、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂直」および「直交」とは、例えば、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、本明細書において、レジストマスクを形成した後にエッチング処理を行う場合は、特段の説明がない限り、レジストマスクは、エッチング処理終了後に除去するものとする。
また、電圧は、ある電位と、基準の電位（例えば接地電位またはソース電位）との電位差のことを示す場合が多い。よって、電圧と電位は互いに言い換えることが可能な場合が多い。本明細書等では、特段の明示が無いかぎり、電圧と電位を言い換えることができるものとする。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する。よって、「半導体」を「絶縁体」に置き換えて用いることも可能である。この場合、「半導体」と「絶縁体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「絶縁体」は、互いに読み換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する。よって、「半導体」を「導電体」に置き換えて用いることも可能である。この場合、「半導体」と「導電体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「導電体」は、互いに読み換えることができる場合がある。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
なお、本明細書等において、トランジスタの「オン状態」とは、トランジスタのソースとドレインが電気的に短絡しているとみなせる状態（「導通状態」ともいう。）をいう。また、トランジスタの「オフ状態」とは、トランジスタのソースとドレインが電気的に遮断しているとみなせる状態（「非導通状態」ともいう。）をいう。
また、本明細書等において、「オン電流」とは、トランジスタがオン状態の時にソースとドレイン間に流れる電流をいう場合がある。また、「オフ電流」とは、トランジスタがオフ状態である時にソースとドレイン間に流れる電流をいう場合がある。
また、本明細書等において、高電源電位ＶＤＤ（以下、単に「ＶＤＤ」または「Ｈ電位」ともいう）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位ＶＳＳ（以下、単に「ＶＳＳ」または「Ｌ電位」ともいう）とは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
また、本明細書等において、ゲートとは、ゲート電極およびゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書等において、ソースとは、ソース領域、ソース電極、およびソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書等において、ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
（実施の形態１）
本発明の一態様の半導体装置について、図面を用いて説明する。
＜半導体装置２００Ａの構成例＞
図１に半導体装置２００Ａの構成例を示す。半導体装置２００Ａは、端子２０１乃至端子２０４、半導体装置１００Ｃ、制御回路２１０、電位生成回路２２０、抵抗２１１、容量２１２、トランジスタ２１３、トランジスタ２１４、ダイオード２１５、およびダイオード２１６を有する。
半導体装置１００Ｃは、端子Ｒ、端子ＲＦＮ、端子ＳＨ、端子ＳＨＢ、および端子ＯＵＴを有する。また、半導体装置１００Ｃは、コンパレータ１０１、トランジスタ１１１乃至トランジスタ１１４、容量１０２、容量１０３、および抵抗１２１を有する。
制御回路２１０は、端子２２１乃至端子２２５を有する。抵抗２１１の一方の端子は端子２０１および端子２０３と電気的に接続され、他方の端子は端子２２１と電気的に接続される。容量２１２の一方の端子は端子２２１と電気的に接続され、他方の端子は端子２２２および端子２０４と電気的に接続される。
トランジスタ２１３のソースまたはドレインの一方は端子２２２および端子２０４と電気的に接続され、ゲートは端子２２３と電気的に接続される。ダイオード２１５のアノードはトランジスタ２１３のソースまたはドレインの一方と電気的に接続される。ダイオード２１５のカソードはトランジスタ２１３のソースまたはドレインの他方と電気的に接続される。
トランジスタ２１４のソースまたはドレインの一方は、トランジスタ２１３のソースまたはドレインの他方と電気的に接続され、トランジスタ２１４のソースまたはドレインの他方は、抵抗１２１の一方の端子と電気的に接続される。トランジスタ２１４のゲートは端子２２４と電気的に接続される。ダイオード２１６のカソードはトランジスタ２１４のソースまたはドレインの一方と電気的に接続される。ダイオード２１６のアノードはトランジスタ２１４のソースまたはドレインの他方と電気的に接続される。抵抗１２１の他方の端子は端子２０２と電気的に接続される。
電位生成回路２２０は、端子Ｒに電位ＶＲを供給する機能と、端子ＲＦＮに電位ＶＲＦＮを供給する機能と、を有する。制御回路２１０は、電位生成回路２２０の動作を制御する機能を有する。
コンパレータ１０１は、非反転入力端子、反転入力端子、および出力端子を有する。コンパレータ１０１は、非反転入力端子の電位が反転入力端子の電位よりも高い場合、出力端子に電位ＶＯＵＴとしてＨ電位を出力する機能を有する。また、コンパレータ１０１は、非反転入力端子の電位が反転入力端子の電位よりも低い場合、出力端子に電位ＶＯＵＴとしてＬ電位を出力する機能を有する。コンパレータ１０１は、比較回路として機能する。コンパレータ１０１の出力端子は、端子ＯＵＴと電気的に接続される。また、端子ＯＵＴは、配線１２２を介して制御回路２１０の端子２２５と電気的に接続される。
トランジスタ１１１のソースまたはドレインの一方は、端子Ｒと電気的に接続され、トランジスタ１１１のソースまたはドレインの他方は、コンパレータ１０１の非反転入力端子と電気的に接続される。トランジスタ１１１のゲートは端子ＳＨと電気的に接続される。
容量１０２の一方の電極は、コンパレータ１０１の非反転入力端子と電気的に接続される。容量１０２の他方の電極は、基準電位または固定電位が供給される。
トランジスタ１１１のソースまたはドレインの他方、コンパレータ１０１の非反転入力端子、および容量１０２の一方の電極が電気的に接続する節点をノードＮＤ１という。
トランジスタ１１２のソースまたはドレインの一方は、端子ＲＦＮと電気的に接続され、トランジスタ１１２のソースまたはドレインの他方は、コンパレータ１０１の反転入力端子と電気的に接続される。トランジスタ１１２のゲートは端子ＳＨと電気的に接続される。
容量１０３の一方の電極は、コンパレータ１０１の反転入力端子と電気的に接続される。
トランジスタ１１２のソースまたはドレインの他方、コンパレータ１０１の反転入力端子、および容量１０３の一方の電極が電気的に接続する節点をノードＮＤ２という。
トランジスタ１１３のソースまたはドレインの一方は、抵抗１２１の一方の端子と電気的に接続され、トランジスタ１１３のソースまたはドレインの他方は、容量１０３の他方の電極と電気的に接続される。トランジスタ１１３のゲートは端子ＳＨと電気的に接続される。
トランジスタ１１４のソースまたはドレインの一方は、抵抗１２１の他方の端子と電気的に接続され、トランジスタ１１４のソースまたはドレインの他方は、容量１０３の他方の電極と電気的に接続される。トランジスタ１１４のゲートは端子ＳＨＢと電気的に接続される。
なお、端子ＳＨＢには端子ＳＨの反転電位が供給される。例えば、端子ＳＨにＨ電位が供給される時、端子ＳＨＢにＬ電位が供給される。同様に、端子ＳＨにＬ電位が供給される時、端子ＳＨＢにＨ電位が供給される。ただし、回路動作上ある特定の期間において、端子ＳＨＢおよび端子ＳＨの電位が同電位になる場合もありうる。
トランジスタ１１３のソースまたはドレインの他方、トランジスタ１１４のソースまたはドレインの他方、および容量１０３の他方の電極が電気的に接続する節点をノードＮＤ３という。
トランジスタ２１４のソースまたはドレインの他方、トランジスタ１１３のソースまたはドレインの一方、および抵抗１２１の一方の端子が電気的に接続する節点をノードＮＤＡという。トランジスタ１１４のソースまたはドレインの一方、抵抗１２１の他方の端子、および端子２０２が電気的に接続する節点をノードＮＤＢという。
また、二次電池３００の正極は端子２０３と電気的に接続され、負極は端子２０４と電気的に接続される。
トランジスタ１１１乃至トランジスタ１１４は、チャネルが形成される半導体層に金属酸化物の一種である酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）を用いることが好ましい。特に、トランジスタ１１１およびトランジスタ１１２にＯＳトランジスタを用いることが好ましい。
ＯＳトランジスタはオフ電流を極めて少なくすることができる。具体的には、チャネル幅１μｍ当たりのオフ電流を室温下において１×１０－２０Ａ未満、好ましくは１×１０－２２Ａ未満、さらに好ましくは１×１０－２４Ａ未満とすることができる。
また、ＯＳトランジスタは高温環境下でもオフ電流がほとんど増加しない。具体的には室温以上２００℃以下の環境温度下でもオフ電流がほとんど増加しない。半導体装置を構成するトランジスタにＯＳトランジスタを用いることで、高温環境下においても動作が安定し、信頼性の良好な半導体装置を実現できる。
トランジスタ１１１にＯＳトランジスタを用いることによって、容量１０２を小さくすることができる。または、容量１０２を設けずに、トランジスタなどの寄生容量を容量１０２に代えて用いることができる。その結果、半導体装置１００Ｃの占有面積を小さくすることができる。よって、半導体装置２００Ａの占有面積を小さくすることができる。
一般に、容量は二つの電極が誘電体を介して向かい合う構成を有する。容量値は、向かい合う電極の重畳面積と誘電体の比誘電率に比例し、二つの電極間の距離に反比例する。容量１０２を設ける場合、容量値が大きすぎると半導体装置２００Ａの占有面積が大きくなりやすく好ましくない。また、容量１０２の容量値が大きいと、容量１０２の充電および放電による消費電力の増加が生じる。
容量１０２を設ける場合、容量１０２の容量値は、好ましくは０．０１ｆＦ以上１００ｐＦ以下、より好ましくは０．０５ｆＦ以上１０ｐＦ以下、さらに好ましくは０．１ｆＦ以上１ｐＦ以下、にすればよい。
同様に、トランジスタ１１２にＯＳトランジスタを用いることによって、容量１０３を小さくすることができる。または、容量１０３を設けずに、トランジスタなどの寄生容量を容量１０３に代えて用いることができる。
容量１０３を設ける場合、容量値が大きすぎると半導体装置２００Ａの占有面積が大きくなりやすく好ましくない。また、容量１０３の容量値が大きいと、容量１０３の充電および放電による消費電力の増加が生じる。
容量１０３を設ける場合、容量１０３の容量値は、好ましくは０．０１ｆＦ以上１００ｐＦ以下、より好ましくは０．０５ｆＦ以上１０ｐＦ以下、さらに好ましくは０．１ｆＦ以上１ｐＦ以下、にすればよい。
また、ＯＳトランジスタは、高温環境下（例えば、５０℃以上１５０℃以下の環境下。）においても、オフ電流が増加しにくい。よって、高温環境下においても、ノードＮＤ１およびノードＮＤ２に供給された電位（電荷）を長期間保持することができる。
このように、トランジスタ１１１と容量１０２によって、記憶素子１５１が構成される。また、トランジスタ１１２と容量１０３によって、記憶素子１５２が構成される。記憶素子を構成するトランジスタにＯＳトランジスタを用いた記憶素子を「ＯＳメモリ」と呼ぶ場合がある。
また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。よって、トランジスタ２１３およびトランジスタ２１４にＯＳトランジスタを用いることもできる。ＯＳトランジスタを用いることによって、信頼性の良好な半導体装置などを提供できる。
なお、ＯＳトランジスタを用いた充電制御回路、放電制御回路、過電流検知回路、異常検知回路、または二次電池制御システムなどを、ＢＴＯＳ（Ｂａｔｔｅｒｙ ｏｐｅｒａｔｉｎｇ ｓｙｓｔｅｍ、またはＢａｔｔｅｒｙ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼称する場合がある。
＜半導体装置２００Ａの動作例＞
制御回路２１０はトランジスタ２１３のオン状態とオフ状態を選択する機能を有する。また、制御回路２１０はトランジスタ２１４のオン状態とオフ状態を選択する機能を有する。
二次電池３００の充電は、充電用の外部電源の正極を端子２０１に接続し、同電源の負極を端子２０２に接続して行なわれる。また、充電動作は、トランジスタ２１４をオン状態にして行なわれる。外部電源から供給される電流を、端子２０３および端子２０４を経由して、端子２０１から端子２０２に流すことで、二次電池３００の充電を行なうことができる。
二次電池３００の放電は、端子２０１および端子２０２間に負荷を接続して行なわれる。放電動作は、トランジスタ２１３をオン状態にして行なわれる。放電動作時は、端子２０４および端子２０３を経由して、端子２０２から端子２０１に電流が流れる。充電動作と放電動作では、抵抗１２１に流れる電流の向きが逆になる。
また、制御回路２１０は、二次電池３００の充電電圧、温度、などの、二次電池３００の状態を検知する機能を有する。また、制御回路２１０は、二次電池３００の状態を検知して、充電動作および放電動作の実行または停止を制御する機能を有する。
具体的には、制御回路２１０はトランジスタ２１３をオフ状態にすることで、二次電池３００の放電動作を停止することができる。また、制御回路２１０はトランジスタ２１４をオフ状態にすることで、二次電池３００の充電動作を停止することができる。トランジスタ２１３およびトランジスタ２１４のどちらか一方をオフ状態とすることで、二次電池３００の充電動作および放電動作のどちらか一方を停止することができる。
半導体装置１００Ｃは、充電動作中に抵抗１２１に規定以上の電流（「過電流」ともいう。）が流れた場合、それを検知する機能を有する。具体的には、半導体装置１００Ｃは、充電動作中に過電流を検知するとＨ電位を出力する。半導体装置１００Ｃの出力（電位ＶＯＵＴ）は、配線１２２を介して制御回路２１０の端子２２５に供給される。半導体装置１００Ｃは、充電動作中の過電流検知回路として機能する。
半導体装置２００Ａの制御回路２１０は、端子２２５にＨ電位が供給されると、トランジスタ２１４をオフ状態にし、充電動作を停止する。過電流による充電を行なわないことで、二次電池３００の急激な特性劣化を防ぐことができる。よって、二次電池３００の電池寿命を延ばすことができる。また、二次電池３００の信頼性を向上することができる。また、二次電池３００の安全性を向上することができる。
〔半導体装置１００Ｃの動作例〕
半導体装置１００Ｃは、過電流検知回路として機能する。図２および図３を用いて、半導体装置１００Ｃの動作例について説明する。図２および図３は、半導体装置１００Ｃの動作状態を示す図である。
また、図面などにおいて、配線および電極の電位をわかりやすくするため、配線および電極に隣接してＨ電位を示す“Ｈ”、またはＬ電位を示す“Ｌ”を付記する場合がある。また、電位変化が生じた配線および電極には、“Ｈ”または“Ｌ”を囲み文字で付記する場合がある。また、トランジスタがオフ状態である場合、当該トランジスタに重ねて“×”記号を付記する場合がある。
前述した通り、端子Ｒには電位ＶＲが供給され、端子ＲＦＮには電位ＶＲＦＮが供給される。本実施の形態では、電位ＶＲを１．１Ｖとし、電位ＶＲＦＮを１．２５Ｖとする。
まず、充電開始前に、端子ＳＨにＨ電位を供給し、端子ＳＨＢにＬ電位を供給する（図２Ａ参照）。すると、トランジスタ１１１がオン状態になり、ノードＮＤ１の電位が１．１Ｖになる。また、トランジスタ１１２がオン状態になり、ノードＮＤ２の電位が１．２５Ｖになる。よって、コンパレータ１０１から出力される電位ＶＯＵＴがＬ電位になる。
また、この時点では、抵抗１２１に電流が流れていないため、ノードＮＤＡおよびノードＮＤＢの電位は０Ｖ（基準電位）である。端子ＳＨにＨ電位が供給されると、トランジスタ１１３がオン状態になり、ノードＮＤ３の電位は０Ｖになる。
次に、端子ＳＨにＬ電位を供給し、端子ＳＨＢにＨ電位を供給する（図２Ｂ参照）。すると、トランジスタ１１１がオフ状態になり、ノードＮＤ１の電位が保持される。同様に、トランジスタ１１２がオフ状態になり、ノードＮＤ２の電位が保持される。また、トランジスタ１１３もオフ状態になる。
次に、充電動作を開始する。充電が始まると、抵抗１２１に電流ＩＣが流れる（図３Ａ参照）。電流ＩＣはノードＮＤＡからノードＮＤＢに向かって流れるため、充電が始まるとノードＮＤＢの電位は０Ｖよりも低くなる。よって、ノードＮＤ３の電位も０Ｖより低くなる。
抵抗１２１の抵抗値は、好ましくは１ｍΩ以上１０Ω以下、より好ましくは５ｍΩ以上５Ω以下、さらに好ましくは１０ｍΩ以上１Ω以下、とすればよい。抵抗１２１の抵抗値を変えることで、半導体装置１００Ｃで検知する過電流の値を変えることができる。また、配線の一部を抵抗１２１として機能させてもよい。言い換えると、配線抵抗を抵抗１２１として用いてもよい。
電流値Ｉｔｈ（Ａ）以上を過電流として検出するための抵抗１２１の抵抗値ＲＤ（Ω）は、数式１で求めることが出来る。
Figure 0007345497000001
例えば、電流Ｉｔｈの値を１ｍＡに設定する場合、電位ＶＲＦＮが１．２５Ｖ、電位ＶＲが１．１Ｖであるため、数式１より抵抗値ＲＤを１５０Ωにすればよいことがわかる。
図３Ａは、抵抗１２１の抵抗値ＲＤが１５０Ωの時に、電流ＩＣとして０．８ｍＡが流れている状態を示している。この場合、ノードＮＤＢの電位は－０．１２Ｖになる。よって、ノードＮＤ３の電位も－０．１２Ｖになる。また、ノードＮＤ３とノードＮＤ２は容量１０３を介して容量結合している。よって、ノードＮＤ２の電位は１．１３Ｖになる。ノードＮＤ２の電位はノードＮＤ１の電位よりも大きいままである。よって、電位ＶＯＵＴはＬ電位のままである。
図３Ｂは、抵抗１２１の抵抗値ＲＤが１５０Ωの時に、電流ＩＣとして１．１ｍＡが流れた時の状態を示している。この場合、ノードＮＤＢの電位は－０．１６５Ｖになる。よって、ノードＮＤ３の電位も－０．１６５Ｖになる。上記と同様の理由により、ノードＮＤ２の電位が１．０８５Ｖになる。すると、ノードＮＤ２の電位がノードＮＤ１の電位よりも小さくなり、電位ＶＯＵＴがＨ電位になる。
このようにして、充電動作時の過電流を検知することができる。本発明の一態様の半導体装置１００Ｃは、端子２０２、トランジスタ２１３、およびトランジスタ２１４と直列に接続された抵抗１２１で過電流の検知を行なう構成である。よって、トランジスタ２１３およびトランジスタ２１４の抵抗値ばらつきの影響を受けることなく、精度よく過電流を検知することができる。
なお、抵抗１２１は固定抵抗に限らない。図４Ａに示すように、抵抗１２１を可変抵抗にしてもよい。抵抗１２１を可変抵抗にすることで、電流値Ｉｔｈの値を任意に変化させることができる。例えば、二次電池３００の表面温度に応じて電流値Ｉｔｈを最適な値に変化させることができる。
また、トランジスタ１１１乃至トランジスタ１１４、トランジスタ２１３、およびトランジスタ２１４はスイッチとして機能する。スイッチは、端子間を導通状態（ＯＮ）と非導通状態（ＯＦＦ）に切り替える機能を有しており、電流を流すか流さないかを制御する機能を有する素子である。トランジスタのソースがスイッチの一端に相当し、トランジスタのドレインがスイッチの他端に相当する。よって、例えば、図４Ｂに示すように、半導体装置１００Ｃに含まれるトランジスタ１１１乃至トランジスタ１１４を、スイッチ１１１ｓ乃至スイッチ１１４ｓに置き換えて示すことができる。
また、トランジスタ１１１乃至トランジスタ１１４、トランジスタ２１３、およびトランジスタ２１４のそれぞれは、ダブルゲート型のトランジスタであってもよい。図５Ａに、ダブルゲート型のトランジスタ１５０Ａの回路記号例を示す。
トランジスタ１５０Ａは、トランジスタＴｒ１とトランジスタＴｒ２を直列に接続した構成を有する。図５Ａでは、トランジスタＴｒ１のソースまたはドレインの一方が端子Ｓと電気的に接続され、トランジスタＴｒ１のソースまたはドレインの他方がトランジスタＴｒ２のソースまたはドレインの一方と電気的に接続され、トランジスタＴｒ２のソースまたはドレインの他方が端子Ｄと電気的に接続されている状態を示している。また、図５Ａでは、トランジスタＴｒ１とトランジスタＴｒ２のゲートが電気的に接続され、かつ、端子Ｇと電気的に接続されている状態を示している。
図５Ａに示すトランジスタ１５０Ａは、端子Ｇの電位を変化させることで端子Ｓと端子Ｄ間を導通状態または非導通状態に切り替える機能を有する。よって、ダブルゲート型のトランジスタであるトランジスタ１５０Ａは、トランジスタＴｒ１とトランジスタＴｒ２を内在するもの、１つのトランジスタとして機能する。すなわち、図５Ａにおいて、トランジスタ１５０Ａのソースまたはドレインの一方は端子Ｓと電気的に接続され、ソースまたはドレインの他方は端子Ｄと電気的に接続され、ゲートは端子Ｇと電気的に接続されていると言える。
また、トランジスタ１１１乃至トランジスタ１１４、トランジスタ２１３、およびトランジスタ２１４のそれぞれは、トリプルゲート型のトランジスタであってもよい。図５Ｂに、トリプルゲート型のトランジスタ１５０Ｂの回路記号例を示す。
トランジスタ１５０Ｂは、トランジスタＴｒ１、トランジスタＴｒ２、およびトランジスタＴｒ３を直列に接続した構成を有する。図５Ｂでは、トランジスタＴｒ１のソースまたはドレインの一方が端子Ｓと電気的に接続され、トランジスタＴｒ１のソースまたはドレインの他方がトランジスタＴｒ２のソースまたはドレインの一方と電気的に接続され、トランジスタＴｒ２のソースまたはドレインの他方がトランジスタＴｒ３のソースまたはドレインの一方と電気的に接続され、トランジスタＴｒ３のソースまたはドレインの他方が端子Ｄと電気的に接続されている状態を示している。また、図５Ｂでは、トランジスタＴｒ１、トランジスタＴｒ２、およびトランジスタＴｒ３のゲートが電気的に接続され、かつ、端子Ｇと電気的に接続されている状態を示している。
図５Ｂに示すトランジスタ１５０Ｂは、端子Ｇの電位を変化させることで端子Ｓと端子Ｄ間を導通状態または非導通状態に切り替える機能を有する。よって、トリプルゲート型のトランジスタであるトランジスタ１５０Ｂは、トランジスタＴｒ１、トランジスタＴｒ２、およびトランジスタＴｒ３を内在するもの、１つのトランジスタとして機能する。すなわち、図５Ｂにおいて、トランジスタ１５０Ｂのソースまたはドレインの一方は端子Ｓと電気的に接続され、ソースまたはドレインの他方は端子Ｄと電気的に接続され、ゲートは端子Ｇと電気的に接続されていると言える。
トランジスタ１５０Ａおよびトランジスタ１５０Ｂのように、複数のゲートを有し、かつ、複数のゲートが電気的に接続されているトランジスタを「マルチゲート型のトランジスタ」または「マルチゲートトランジスタ」と呼ぶ場合がある。
また、トランジスタ１１１乃至トランジスタ１１４、トランジスタ２１３、およびトランジスタ２１４のそれぞれは、バックゲートを有するトランジスタであってもよい。図５Ｃに、バックゲートを有するトランジスタ１５０Ｃの回路記号例を示す。また、図５Ｄに、バックゲートを有するトランジスタ１５０Ｄの回路記号例を示す。
トランジスタ１５０Ｃは、ゲートとバックゲートを電気的に接続する構成を有する。トランジスタ１５０Ｄは、バックゲートを端子ＢＧと電気的に接続する構成を有する。バックゲートは、ゲートとバックゲートで半導体層のチャネル形成領域を挟むように配置される。バックゲートはゲートと同様に機能させることができる。
ゲートとバックゲートを電気的に接続することで、トランジスタのオン電流を増やすことができる。また、バックゲートの電位を独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
＜変形例＞
図６に、半導体装置２００Ａの変形例である半導体装置２００Ａａの構成例を示す。本実施の形態では、説明の繰り返しを減らすため、半導体装置２００Ａと異なる点について主に説明する。半導体装置２００Ａａは、半導体装置１００Ｃに換えて半導体装置１００Ｃａを有する点が半導体装置２００Ａと異なる。
半導体装置１００Ｃａは、半導体装置１００Ｃからトランジスタ１１３、トランジスタ１１４、端子ＳＨＢを除いた構成を有する。半導体装置１００Ｃａにおいて、容量１０３の他方の電極は、抵抗１２１の他方の端子と電気的に接続する。よって、半導体装置２００Ａａでは、容量１０３の他方の電極と抵抗１２１の他方の端子が電気的に接続する節点をノードＮＤＢという。また、半導体装置２００Ａａでは、トランジスタ２１４のソースまたはドレインの他方と抵抗１２１の一方の端子が電気的に接続する節点をノードＮＤＡという。
半導体装置１００Ｃａは、半導体装置１００Ｃよりも構成要素が少ないため、占有面積を小さくすることができる。また、半導体装置１００Ｃａは端子ＳＨＢを有さないため、半導体装置２００Ａａが有する制御回路２１０から端子２２７を削減できる。
〔半導体装置１００Ｃａの動作例〕
半導体装置１００Ｃａは、半導体装置１００Ｃと同様に過電流検知回路として機能する。図７および図８を用いて、半導体装置１００Ｃａの動作例について説明する。図７および図８は、半導体装置１００Ｃａの動作状態を示す図である。
まず、充電開始前に、端子ＳＨにＨ電位を供給する（図７Ａ参照）。すると、トランジスタ１１１がオン状態になり、ノードＮＤ１の電位が１．１Ｖになる。また、トランジスタ１１２がオン状態になり、ノードＮＤ２の電位が１．２５Ｖになる。よって、コンパレータ１０１から出力される電位ＶＯＵＴがＬ電位になる。
また、この時点では、抵抗１２１に電流が流れていないため、ノードＮＤＢの電位は０Ｖ（基準電位）である。
次に、端子ＳＨにＬ電位を供給する（図７Ｂ参照）。すると、トランジスタ１１１がオフ状態になり、ノードＮＤ１の電位が保持される。同様に、トランジスタ１１２がオフ状態になり、ノードＮＤ２の電位が保持される。
次に、充電動作を開始する。充電が始まると、抵抗１２１に電流ＩＣが流れる（図８Ａ参照）。電流ＩＣはノードＮＤＡからノードＮＤＢに向かって流れるため、充電が始まるとノードＮＤＢの電位は０Ｖよりも低くなる。図８Ａは、抵抗１２１の抵抗値ＲＤが１５０Ωの時に、電流ＩＣとして０．８ｍＡが流れている状態を示している。この場合、ノードＮＤＢの電位は－０．１２Ｖになる。また、ノードＮＤＢとノードＮＤ２は容量１０３を介して容量結合している。よって、ノードＮＤ２の電位は１．１３Ｖになる。ノードＮＤ２の電位はノードＮＤ１の電位よりも大きいままである。よって、電位ＶＯＵＴはＬ電位のままである。
図８Ｂは、抵抗１２１の抵抗値ＲＤが１５０Ωの時に、電流ＩＣとして１．１ｍＡが流れた時の状態を示している。この場合、ノードＮＤＢの電位は－０．１６５Ｖになる。上記と同様の理由により、ノードＮＤ２の電位が１．０８５Ｖになる。すると、ノードＮＤ２の電位がノードＮＤ１の電位よりも小さくなり、電位ＶＯＵＴがＨ電位になる。
このようにして、充電動作時の過電流を検知することができる。本発明の一態様の半導体装置２００Ａａは、半導体装置２００Ａよりも構成要素が少ないため、占有面積をさらに小さくすることができる。
なお、本発明の一態様に係る半導体装置は、本実施の形態に示した回路図に限定して解釈されるものではない。本発明の一態様に係る半導体装置には、本実施の形態に示した回路構成と同等の回路構成を有する場合も含まれる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置の他の構成例などについて、図面を用いて説明する。
＜半導体装置２００Ｂの構成例＞
図９に半導体装置２００Ｂの構成例を示す。半導体装置２００Ｂは、半導体装置２００Ａの変形例である。よって、説明の繰り返しを減らすため、本実施の形態では半導体装置２００Ａと異なる点について主に説明する。
半導体装置２００Ｂは、半導体装置１００Ｃに換えて半導体装置１００Ｄを有する点が半導体装置２００Ａと異なる。半導体装置１００Ｄは、半導体装置１００Ｃと同様に、端子Ｒ、端子ＲＦＮ、端子ＳＨ、端子ＳＨＢ、および端子ＯＵＴを有する。また、半導体装置１００Ｄは、コンパレータ１０１、トランジスタ１１１乃至トランジスタ１１４、容量１０２、容量１０３、および抵抗１２１を有する。
半導体装置１００Ｄにおいて、トランジスタ１１１のソースまたはドレインの一方は、端子ＲＦＮと電気的に接続され、トランジスタ１１１のソースまたはドレインの他方は、コンパレータ１０１の反転入力端子と電気的に接続される。トランジスタ１１１のゲートは端子ＳＨと電気的に接続される。
容量１０２の一方の電極は、コンパレータ１０１の反転入力端子と電気的に接続される。容量１０２の他方の電極は、基準電位または固定電位が供給される。
トランジスタ１１１のソースまたはドレインの他方、コンパレータ１０１の反転入力端子、および容量１０２の一方の電極が電気的に接続する節点をノードＮＤ１という。
トランジスタ１１２のソースまたはドレインの一方は、端子Ｒと電気的に接続され、トランジスタ１１２のソースまたはドレインの他方は、コンパレータ１０１の非反転入力端子と電気的に接続される。トランジスタ１１２のゲートは端子ＳＨと電気的に接続される。
容量１０３の一方の電極は、コンパレータ１０１の非反転入力端子と電気的に接続される。
トランジスタ１１２のソースまたはドレインの他方、コンパレータ１０１の非反転入力端子、および容量１０３の一方の電極が電気的に接続する節点をノードＮＤ２という。
トランジスタ１１３のソースまたはドレインの一方は、抵抗１２１の一方の端子と電気的に接続され、トランジスタ１１３のソースまたはドレインの他方は、容量１０３の他方の電極と電気的に接続される。トランジスタ１１３のゲートは端子ＳＨと電気的に接続される。
トランジスタ１１４のソースまたはドレインの一方は、抵抗１２１の他方の端子と電気的に接続され、トランジスタ１１４のソースまたはドレインの他方は、容量１０３の他方の電極と電気的に接続される。トランジスタ１１４のゲートは端子ＳＨＢと電気的に接続される。
トランジスタ１１３のソースまたはドレインの他方、トランジスタ１１４のソースまたはドレインの他方、および容量１０３の他方の電極が電気的に接続する節点をノードＮＤ３という。
＜半導体装置２００Ｂの動作例＞
半導体装置２００Ｂが有する半導体装置１００Ｄは、放電動作中に抵抗１２１に規定以上の電流（「過電流」ともいう。）が流れた場合、それを検知する機能を有する。具体的には、半導体装置１００Ｄは、放電動作中に過電流を検知するとＨ電位を出力する。半導体装置１００Ｄは、放電動作中の過電流検知回路として機能する。半導体装置１００Ｄの出力（電位ＶＯＵＴ）は、配線１２２を介して制御回路２１０の端子２２５に供給される。
制御回路２１０は、端子２２５にＨ電位が供給されると、トランジスタ２１３をオフ状態にし、放電動作を停止する。過電流による放電を行なわないことで、二次電池３００の急激な特性劣化を防ぐことができる。よって、二次電池３００の電池寿命を延ばすことができる。また、二次電池３００の信頼性を向上することができる。また、二次電池３００の安全性を向上することができる。
〔半導体装置１００Ｄの動作例〕
半導体装置１００Ｄは、過電流検知回路として機能する。図１０および図１１を用いて、半導体装置１００Ｄの動作例について説明する。図１０および図１１は、半導体装置１００Ｄの動作状態を示す図である。前述した通り、本実施の形態では、電位ＶＲを１．１Ｖとし、電位ＶＲＦＮを１．２５Ｖとする。
まず、放電開始前に、端子ＳＨにＨ電位を供給し、端子ＳＨＢにＬ電位を供給する（図１０Ａ参照）。すると、トランジスタ１１２がオン状態になり、ノードＮＤ２の電位が１．１Ｖになる。また、トランジスタ１１１がオン状態になり、ノードＮＤ１の電位が１．２５Ｖになる。よって、コンパレータ１０１から出力される電位ＶＯＵＴがＬ電位になる。
また、この時点では、抵抗１２１に電流が流れていないため、ノードＮＤＡおよびノードＮＤＢの電位は０Ｖ（基準電位）である。端子ＳＨにＨ電位が供給されると、トランジスタ１１３がオン状態になり、ノードＮＤ３の電位は０Ｖになる。
次に、端子ＳＨにＬ電位を供給し、端子ＳＨＢにＨ電位を供給する（図１０Ｂ参照）。すると、トランジスタ１１１がオフ状態になり、ノードＮＤ１の電位が保持される。同様に、トランジスタ１１２がオフ状態になり、ノードＮＤ２の電位が保持される。また、トランジスタ１１３もオフ状態になる。
次に、放電動作を開始する。放電が始まると、抵抗１２１に電流ＩＣが流れる（図１１Ａ参照）。電流ＩＣはノードＮＤＢからノードＮＤＡに向かって流れるため、放電が始まるとノードＮＤＢの電位は０Ｖよりも高くなる。よって、ノードＮＤ３の電位も０Ｖより高くなる。
抵抗１２１の抵抗値を変えることで、半導体装置１００Ｄで検知する過電流の値を変えることができる。抵抗１２１を可変抵抗にしてもよい。
図１１Ａは、抵抗１２１の抵抗値ＲＤが１５０Ωの時に、電流ＩＣとして０．８ｍＡが流れている状態を示している。この場合、ノードＮＤＢの電位は０．１２Ｖになる。よって、ノードＮＤ３の電位も０．１２Ｖになる。また、ノードＮＤ３とノードＮＤ２は容量１０３を介して容量結合している。よって、ノードＮＤ２の電位は１．２２Ｖになる。ノードＮＤ１の電位はノードＮＤ２の電位よりも大きいままである。よって、電位ＶＯＵＴはＬ電位のままである。
図１１Ｂは、抵抗１２１の抵抗値ＲＤが１５０Ωの時に、電流ＩＣとして１．１ｍＡが流れた時の状態を示している。この場合、ノードＮＤＢの電位は０．１６５Ｖになる。よって、ノードＮＤ３の電位も０．１６５Ｖになる。上記と同様の理由により、ノードＮＤ２の電位が１．２６５Ｖになる。すると、ノードＮＤ１の電位がノードＮＤ２の電位よりも小さくなり、電位ＶＯＵＴがＨ電位になる。
このようにして、放電動作時の過電流を検知することができる。本発明の一態様の半導体装置１００Ｄは、端子２０２、トランジスタ２１３、およびトランジスタ２１４と直列に接続された抵抗１２１で過電流の検知を行なう構成である。よって、トランジスタ２１３およびトランジスタ２１４の抵抗値ばらつきの影響を受けることなく、精度よく過電流を検知することができる。
＜変形例＞
図１２に、半導体装置２００Ｂの変形例である半導体装置２００Ｂａの構成例を示す。本実施の形態では、説明の繰り返しを減らすため、半導体装置２００Ｂと異なる点について主に説明する。半導体装置２００Ｂａは、半導体装置１００Ｄに換えて半導体装置１００Ｄａを有する点が半導体装置２００Ｂと異なる。
半導体装置１００Ｄａは、半導体装置１００Ｄからトランジスタ１１３、トランジスタ１１４、端子ＳＨＢを除いた構成を有する。半導体装置１００Ｄａにおいて、容量１０３の他方の電極は、抵抗１２１の他方の端子と電気的に接続する。よって、半導体装置２００Ｂａでは、容量１０３の他方の電極と抵抗１２１の他方の端子が電気的に接続する節点をノードＮＤＢという。また、半導体装置２００Ｂａでは、トランジスタ２１４のソースまたはドレインの他方と抵抗１２１の一方の端子が電気的に接続する節点をノードＮＤＡという。
半導体装置１００Ｄａは、半導体装置１００Ｄよりも構成要素が少ないため、占有面積を小さくすることができる。また、半導体装置１００Ｄａは端子ＳＨＢを有さないため、半導体装置２００Ｂａが有する制御回路２１０から端子２２７を削減できる。
〔半導体装置１００Ｄａの動作例〕
半導体装置１００Ｄａは、半導体装置１００Ｄと同様に過電流検知回路として機能する。図１３および図１４を用いて、半導体装置１００Ｄａの動作例について説明する。図１３および図１４は、半導体装置１００Ｄａの動作状態を示す図である。
まず、放電開始前に、端子ＳＨにＨ電位を供給する（図１３Ａ参照）。すると、トランジスタ１１２がオン状態になり、ノードＮＤ２の電位が１．１Ｖになる。また、トランジスタ１１１がオン状態になり、ノードＮＤ１の電位が１．２５Ｖになる。よって、コンパレータ１０１から出力される電位ＶＯＵＴがＬ電位になる。
また、この時点では、抵抗１２１に電流が流れていないため、ノードＮＤＡおよびノードＮＤＢの電位は０Ｖ（基準電位）である。
次に、端子ＳＨにＬ電位を供給する（図１３Ｂ参照）。すると、トランジスタ１１１がオフ状態になり、ノードＮＤ１の電位が保持される。同様に、トランジスタ１１２がオフ状態になり、ノードＮＤ２の電位が保持される。
次に、放電動作を開始する。放電が始まると、抵抗１２１に電流ＩＣが流れる（図１４Ａ参照）。電流ＩＣはノードＮＤＢからノードＮＤＡに向かって流れるため、放電が始まるとノードＮＤＢの電位は０Ｖよりも高くなる。
図１４Ａは、抵抗１２１の抵抗値ＲＤが１５０Ωの時に、電流ＩＣとして０．８ｍＡが流れている状態を示している。この場合、ノードＮＤＢの電位は０．１２Ｖになる。よって、ノードＮＤ３の電位も０．１２Ｖになる。また、ノードＮＤＢとノードＮＤ２は容量１０３を介して容量結合している。よって、ノードＮＤ２の電位は１．２２Ｖになる。ノードＮＤ１の電位はノードＮＤ２の電位よりも大きいままである。よって、電位ＶＯＵＴはＬ電位のままである。
図１４Ｂは、抵抗１２１の抵抗値ＲＤが１５０Ωの時に、電流ＩＣとして１．１ｍＡが流れた時の状態を示している。この場合、ノードＮＤＢの電位は０．１６５Ｖになる。上記と同様の理由により、ノードＮＤ２の電位が１．２６５Ｖになる。すると、ノードＮＤ１の電位がノードＮＤ２の電位よりも小さくなり、電位ＶＯＵＴがＨ電位になる。
このようにして、放電動作時の過電流を検知することができる。本発明の一態様の半導体装置２００Ｂａは、半導体装置２００Ｂよりも構成要素が少ないため、占有面積をさらに小さくすることができる。
なお、本発明の一態様に係る半導体装置は、本実施の形態に示した回路図に限定して解釈されるものではない。本発明の一態様に係る半導体装置には、本実施の形態に示した回路構成と同等の回路構成を有する場合も含まれる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置の他の構成例などについて、図面を用いて説明する。
＜半導体装置２００Ｃの構成例＞
図１５に半導体装置２００Ｃの構成例を示す。半導体装置２００Ｃは、半導体装置２００Ａおよび半導体装置２００Ｂの変形例である。よって、説明の繰り返しを減らすため、本実施の形態では半導体装置２００Ａまたは半導体装置２００Ｂと異なる点について主に説明する。
半導体装置２００Ｃは、制御回路２１０に換えて制御回路２１０Ａを有する。また、半導体装置２００Ｃは、半導体装置１００Ｃおよび半導体装置１００Ｄの両方を有する。制御回路２１０Ａは制御回路２１０の変形例であり、制御回路２１０と同等の機能に加えて、半導体装置１００Ｃおよび半導体装置１００Ｄを制御する機能を有する。
制御回路２１０Ａは、端子２２５として端子２２５ａおよび端子２２５ｂを有し、端子２２６として端子２２６ａおよび端子２２６ｂを有し、端子２２７として端子２２７ａおよび端子２２７ｂを有する。
端子２２５ａは、半導体装置１００Ｃの端子ＯＵＴと配線１２２ａを介して電気的に接続される。端子２２５ｂは、半導体装置１００Ｄの端子ＯＵＴと配線１２２ｂを介して電気的に接続される。端子２２６ａは、半導体装置１００Ｃの端子ＳＨと電気的に接続される。端子２２６ｂは、半導体装置１００Ｄの端子ＳＨと電気的に接続される。端子２２７ａは、半導体装置１００Ｃの端子ＳＨＢと電気的に接続される。端子２２７ｂは、半導体装置１００Ｄの端子ＳＨＢと電気的に接続される。
電位生成回路２２０は、半導体装置１００Ｃの端子Ｒおよび半導体装置１００Ｄの端子Ｒに電位ＶＲを供給する機能と、半導体装置１００Ｃの端子ＲＦＮおよび半導体装置１００Ｄの端子ＲＦＮに電位ＶＲＦＮを供給する機能と、を有する。
制御回路２１０Ａは、半導体装置１００Ｃおよび半導体装置１００Ｄを制御する機能を有する。よって、半導体装置２００Ｃは、充電動作時の過電流を検出する機能と、放電動作時の過電流を検出する機能と、を有する。半導体装置２００Ｃを用いることによって、二次電池３００の電池寿命をさらに延ばすことができる。また、二次電池３００の信頼性をさらに向上することができる。また、二次電池３００の安全性をさらに向上することができる。
また、図１６に示すように、半導体装置２００Ｃでは、半導体装置１００Ｃに用いる抵抗１２１と、半導体装置１００Ｄに用いる抵抗１２１を共用することができる。よって、半導体装置２００Ｃの構成要素を低減できる。言い換えると、半導体装置２００Ｃを構成する部品の数を少なくできる。
また、半導体装置２００Ｃでは、半導体装置１００Ｃに換えて半導体装置１００Ｃａを用いてもよい。同様に、半導体装置１００Ｄに換えて半導体装置１００Ｄａを用いてもよい。半導体装置２００Ｃに、半導体装置１００Ｃａおよび半導体装置１００Ｄａの一方または双方を用いることで、半導体装置２００Ｃの構成要素をさらに低減できる。言い換えると、半導体装置２００Ｃを構成する部品の数をさらに少なくできる。
なお、本発明の一態様に係る半導体装置は、本実施の形態に示した回路図に限定して解釈されるものではない。本発明の一態様に係る半導体装置には、本実施の形態に示した回路構成と同等の回路構成を有する場合も含まれる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置の他の構成例などについて、図面を用いて説明する。
＜半導体装置２００Ａｄの構成例＞
図１７に半導体装置２００Ａｄの構成例を示す。半導体装置２００Ａｄは、半導体装置２００Ａの変形例である。よって、説明の繰り返しを減らすため、半導体装置２００Ａｄの半導体装置２００Ａと異なる点について主に説明する。
半導体装置２００Ａｄは、半導体装置２００Ａに保護装置２５０を付加した構成を有する。保護装置２５０は、端子ＶＰ、端子ＶＮ、および端子ＳＩＧを有する。端子ＶＰは端子２０１と電気的に接続され、端子ＶＮは端子２０２と電気的に接続される。よって、端子ＶＰは二次電池３００の正極と電気的に接続され、端子ＶＮは二次電池３００の負極と電気的に接続される。また、端子ＳＩＧは半導体装置１００Ｃの端子ＯＵＴと電気的に接続される。また、端子ＳＩＧは制御回路２１０の端子２２５と電気的に接続される。
〔保護装置２５０〕
保護装置２５０は、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）などの高電圧ノイズによる、制御回路２１０および半導体装置１００Ｃの損傷および誤動作などを防ぎ、半導体装置２００Ａｄの信頼性を高める機能を有する。
図１８Ａに保護装置２５０の等価回路図の一例を示す。図１８Ａに示す保護装置２５０は、ダイオード２５１ａ、ダイオード２５１ｂ、抵抗２５２、および容量２５３を有する。抵抗２５２の一方の端子は端子ＳＩＧと電気的に接続され、他方の端子はダイオード２５１ａのアノードと電気的に接続される。また、ダイオード２５１ａのカソードは端子ＶＰと電気的に接続される。
容量２５３の一方の電極は抵抗２５２の他方の端子と電気的に接続され、容量２５３の他方の電極は端子ＶＮと電気的に接続される。ダイオード２５１ｂのアノードは端子ＶＮと電気的に接続され、カソードはダイオード２５１ａのアノードと電気的に接続される。すなわち、容量２５３の一方の電極はダイオード２５１ｂのカソードと電気的に接続され、容量２５３の他方の電極はダイオード２５１ｂのアノードと電気的に接続される。容量２５３とダイオード２５１ｂは、並列に接続している。
定常状態では、端子ＶＰが高電位側で、端子ＶＮが低電位側であるため、ダイオード２５１ａおよびダイオード２５１ｂには逆バイアスが印加される。よって、保護装置２５０内で端子ＶＰから端子ＶＮへは電流は流れない。しかしながら、ＥＳＤ現象などによって、予期せず端子ＶＮが端子ＶＰよりも高電位になると、端子ＶＰと端子ＶＮの間が導通状態となり、半導体装置２００Ａｄの損傷および誤動作を防ぐことができる。
また、端子ＳＩＧには端子ＯＵＴから出力された信号が供給されるが、当該信号は定常状態で端子ＶＮの電位以上、端子ＶＰの電位以下である。よって、定常状態では保護装置２５０内で端子ＳＩＧから端子ＶＰおよび端子ＶＮへは電流は流れない。しかしながら、ＥＳＤ現象などによって、端子ＳＩＧに予期せず端子ＶＰを超える電位もしくは端子ＶＮを下回る電位が印加されると、端子ＶＰまたは端子ＶＮの一方と端子ＳＩＧが導通状態となり、半導体装置２００Ａｄの損傷および誤動作を防ぐことができる。
また、抵抗２５２および容量２５３は直列に接続されており、ハイパスフィルタとして機能する。端子ＳＩＧに印加された高周波の高電圧ノイズは、抵抗２５２および容量２５３を介して端子ＶＮに逃がされる。
抵抗２５２の抵抗値は１０Ω以上１ｋΩ以下が好ましく、５０Ω以上５００Ω以下がより好ましい。容量２５３の容量値は０．１ｐＦ以上１００ｐＦ以下が好ましく、１ｐＦ以上１０ｐＦ以下がより好ましい。
また、図１９Ａに示すように、抵抗２５２の他方の端子と端子ＶＰの間に容量２５４を設けてもよい。容量２５４の容量値は、容量２５３と同程度とすればよい。
また、ダイオード２５１ａおよびダイオード２５１ｂは、トランジスタに置き換えることができる。図１８Ｂは、ダイオード２５１ａをトランジスタ２５１ａＴに置き換え、ダイオード２５１ｂをトランジスタ２５１ｂＴに置き換えた保護装置２５０の等価回路図である。トランジスタ２５１ａＴのゲートをソースまたはドレインの一方と電気的に接続することで、トランジスタ２５１ａＴをダイオードとして機能させることができる。この場合、ゲートと電気的に接続するソースまたはドレインの一方がアノードとして機能し、ソースまたはドレインの他方がカソードとして機能する。
トランジスタ２５１ａＴおよびトランジスタ２５１ｂＴとして、ＯＳトランジスタを用いることが好ましい。酸化物半導体はバンドギャップが２ｅＶ以上あるため、オフ電流が著しく少ないだけでなく、ソースとドレイン間の絶縁耐圧が高い。すなわち、ダイオードで言うところの逆方向電流が少なく、かつ、降伏現象が生じにくい。
また、トランジスタ２５１ａＴおよびトランジスタ２５１ｂＴとして、バックゲートを有するトランジスタを用いてもよい。バックゲートを有するトランジスタを用いる場合は、ゲートとバックゲートを電気的に接続すればよい（図１８Ｃ参照。）。または、バックゲートを端子ＶＮと電気的に接続してもよい（図１８Ｄ参照。）。
また、図１９Ｂに示すように、複数のダイオード２５１ａを並列に接続してもよい。同様に、複数のダイオード２５１ｂを並列に接続してもよい。ダイオード２５１ａおよびダイオード２５１ｂを並列に接続することで、保護装置２５０の電流バイパス能力を高めることができる。また、ダイオード２５１ａおよびダイオード２５１ｂの一部が破損しても保護装置２５０の機能を維持することが出来る。よって、保護装置２５０の冗長性を高めることができる。
また、図２０Ａに示すように、複数のダイオード２５１ａを直列に接続してもよい。同様に、複数のダイオード２５１ｂを直列に接続してもよい。図２０Ａでは２つのダイオード２５１ａと２つのダイオード２５１ｂを直列に接続する例を示している。複数のダイオード２５１ａと複数のダイオード２５１ｂをそれぞれ直列に接続することで、ダイオード１つ当たりの逆バイアスが軽減されるため、保護装置２５０の絶縁耐圧を高めることができる。よって、保護装置２５０の信頼性を高めることができる。
図２１Ａは、ダイオード２５１ａをトランジスタ２５１ａＴに置き換え、ダイオード２５１ｂをトランジスタ２５１ｂＴに置き換えた図２０Ａに示す保護装置２５０の等価回路図である。図２１Ｂおよび図２１Ｃは、トランジスタ２５１ａＴおよびトランジスタ２５１ｂＴにバックゲートを有するトランジスタを用いた場合の図２０Ａに示す保護装置２５０の等価回路図である。図２１Ｂは、ゲートとバックゲートを電気的に接続する例を示している。図２１Ｃは、バックゲートを端子ＶＮと電気的に接続する例を示している。
また、図２０Ｂに示すように、複数のダイオード２５１ａを直列かつ並列に接続してもよい。同様に、複数のダイオード２５１ｂを直列かつ並列に接続してもよい。図２０Ｂでは、直列接続された２つのダイオード２５１ａと、直列接続された２つのダイオード２５１ｂが、それぞれ３つ並列接続する例を示している。複数のダイオードを直列かつ並列接続することで、保護装置２５０の冗長性と絶縁耐圧を高めることができる。よって、保護装置２５０の信頼性を高めることができる。
＜半導体装置２００ＡｄＡの構成例＞
図２２に半導体装置２００ＡｄＡの構成例を示す。半導体装置２００ＡｄＡは、半導体装置２００Ａｄの変形例である。よって、説明の繰り返しを減らすため、半導体装置２００ＡｄＡの半導体装置２００Ａｄと異なる点について主に説明する。半導体装置２００ＡｄＡは、半導体装置２００Ａｄの保護装置２５０に換えて保護装置２５０Ａを有する。
また、例えば、制御回路２１０および／または半導体装置１００Ｃが、バックゲートを有するトランジスタで構成され、当該バックゲートに負極の電位よりも低い電位を供給する場合がある。このような場合は、保護装置２５０に換えて保護装置２５０Ａを用いればよい。
図２３Ａは、保護装置２５０Ａの等価回路図である。図２３Ａに示す保護装置２５０Ａは、図２０Ａに示す保護装置２５０に、２つのダイオード２５１ｃと、容量２５５と、抵抗２５６と、を有する。容量２５５の一方の電極は端子ＶＮと電気的に接続され、他方の電極は１つ目のダイオード２５１ｃのアノードと電気的に接続される。１つ目のダイオード２５１ｃのカソードは、２つ目のダイオード２５１ｃのアノードと電気的に接続される。２つ目のダイオード２５１ｃのカソードは、端子ＶＮと電気的に接続される。抵抗２５６の一方の端子は端子ＶＢＧと電気的に接続され、他方の端子は１つ目のダイオード２５１ｃのアノードと電気的に接続される。端子ＶＢＧは、例えば、制御回路２１０および／または半導体装置１００Ｃに含まれるトランジスタのバックゲートと電気的に接続される。
図２３Ａでは、ダイオード２５１ａ、ダイオード２５１ｂ、およびダイオード２５１ｃをそれぞれ２つずつ直列に接続する構成を示しているが、それぞれ３つ以上の直列であってもよい。ダイオード２５１ａ、ダイオード２５１ｂ、およびダイオード２５１ｃをそれぞれ１つで構成してもよい。
図２３Ｂおよび図２３Ｃは、ダイオード２５１ａをトランジスタ２５１ａＴに置き換え、ダイオード２５１ｂをトランジスタ２５１ｂＴに置き換え、ダイオード２５１ｃをトランジスタ２５１ｃＴに置き換えた保護装置２５０Ａの等価回路図である。図２３Ｂおよび図２３Ｃでは、トランジスタ２５１ａＴ、トランジスタ２５１ｂＴ、およびトランジスタ２５１ｃＴを、バックゲートを有するトランジスタで示しているが、これらのトランジスタはバックゲートを有さないトランジスタであってもよい。図２３Ｂは、ゲートとバックゲートを電気的に接続する例を示している。図２３Ｃは、バックゲートを端子ＶＮと電気的に接続する例を示している。
＜半導体装置２００ＡｄＢの構成例＞
図２４に半導体装置２００ＡｄＢの構成例を示す。半導体装置２００ＡｄＢは、半導体装置２００Ａｄの変形例である。よって、説明の繰り返しを減らすため、半導体装置２００ＡｄＢの半導体装置２００Ａｄと異なる点について主に説明する。半導体装置２００ＡｄＢは、半導体装置２００Ａｄの保護装置２５０に換えて保護装置２５０Ｂを有する。
保護装置２５０Ｂは、保護装置２５０の変形例である。保護装置２５０Ｂは、保護装置２５０の端子ＳＩＧに換えて、端子ＳＩＧ＿ｉｎおよび端子ＳＩＧ＿ｏｕｔを有する。端子ＳＩＧ＿ｉｎは半導体装置１００Ｃの端子ＯＵＴと電気的に接続される。端子ＳＩＧ＿ｏｕｔは配線１２２を介して端子２２５と電気的に接続される。
〔保護装置２５０Ｂ〕
図２５に保護装置２５０Ｂの等価回路図の一例を示す。保護装置２５０Ｂは、図１８Ａに示す保護装置２５０に抵抗２６２を付加した構成を有する。抵抗２６２の一方の端子は抵抗２５２の他方の端子と電気的に接続され、抵抗２６２の他方の端子は端子ＳＩＧ＿ｏｕｔと電気的に接続される。
抵抗２６２の抵抗値は、抵抗２５２と同様に設定すればよい。端子ＯＵＴから出力された信号は、保護装置２５０Ｂを通ってから端子２２５に供給される。このように、信号経路の途中に保護装置を設けてもよい。
＜半導体装置２００Ｂｄの構成例＞
図２６に半導体装置２００Ｂｄの構成例を示す。半導体装置２００Ｂｄは、半導体装置２００Ａｄの変形例である。また、半導体装置２００Ｂｄは、半導体装置２００Ｂの変形例でもある。よって、説明の繰り返しを減らすため、半導体装置２００Ｂｄの半導体装置２００Ａｄと異なる点について主に説明する。同様に、半導体装置２００Ｂｄの半導体装置２００Ｂと異なる点について主に説明する。
半導体装置２００Ｂｄは、半導体装置２００Ａｄの半導体装置１００Ｃに換えて半導体装置１００Ｄを有する。よって、端子ＳＩＧは半導体装置１００Ｄの端子ＯＵＴと電気的に接続される。
半導体装置２００Ｂｄの構成などについては、半導体装置２００Ａｄおよび半導体装置２００Ｂを参酌すれば理解できる。よって、ここでの詳細な説明は省略する。
＜半導体装置２００Ｃｄの構成例＞
図２７に半導体装置２００Ｃｄの構成例を示す。半導体装置２００Ｃｄは、半導体装置２００Ａｄの変形例である。また、半導体装置２００Ｃｄは、半導体装置２００Ｃの変形例でもある。よって、説明の繰り返しを減らすため、半導体装置２００Ｃｄの半導体装置２００Ａｄと異なる点について主に説明する。同様に、半導体装置２００Ｃｄの半導体装置２００Ｃと異なる点について主に説明する。
半導体装置２００Ｃｄは、半導体装置２００Ｃに保護装置２５０Ｃを付加した構成を有する。保護装置２５０Ｃは、保護装置２５０の変形例である。保護装置２５０Ｃは、保護装置２５０の端子ＳＩＧに換えて、端子ＳＩＧ１および端子ＳＩＧ２を有する。端子ＳＩＧ１は半導体装置１００Ｃの端子ＯＵＴと電気的に接続される。また、端子ＳＩＧ１は制御回路２１０Ａの端子２２５ａと電気的に接続される。端子ＳＩＧ２は半導体装置１００Ｄの端子ＯＵＴと電気的に接続される。また、端子ＳＩＧ２は制御回路２１０Ａの端子２２５ｂと電気的に接続される。
〔保護装置２５０Ｃ〕
図２８に保護装置２５０Ｃの等価回路図の一例を示す。保護装置２５０Ｃは、ダイオード２５１ａ＿１、ダイオード２５１ｂ＿１、ダイオード２５１ａ＿２、ダイオード２５１ｂ＿２、抵抗２５２＿１、抵抗２５２＿２、容量２５３＿１、および容量２５３＿２を有する。
抵抗２５２＿１の一方の端子は端子ＳＩＧ１と電気的に接続され、他方の端子はダイオード２５１ａ＿１のアノードと電気的に接続される。また、ダイオード２５１ａ＿１のカソードは端子ＶＰと電気的に接続される。
容量２５３＿１の一方の電極は抵抗２５２＿１の他方の端子と電気的に接続され、容量２５３＿１の他方の電極は端子ＶＮと電気的に接続される。ダイオード２５１ｂ＿１のアノードは端子ＶＮと電気的に接続され、カソードはダイオード２５１ａ＿１のアノードと電気的に接続される。
抵抗２５２＿２の一方の端子は端子ＳＩＧ２と電気的に接続され、他方の端子はダイオード２５１ａ＿２のアノードと電気的に接続される。また、ダイオード２５１ａ＿２のカソードは端子ＶＰと電気的に接続される。
容量２５３＿２の一方の電極は抵抗２５２＿２の他方の端子と電気的に接続され、容量２５３＿２の他方の電極は端子ＶＮと電気的に接続される。ダイオード２５１ｂ＿１のアノードは端子ＶＮと電気的に接続され、カソードはダイオード２５１ａ＿２のアノードと電気的に接続される。
保護装置２５０Ｃは、実質的に２つの保護装置２５０を並列に接続した構成を有する。よって、前述した保護装置２５０の変形例は、保護装置２５０Ｃにも適用できる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した半導体装置に適用可能なトランジスタの構成ついて説明する。具体的には、異なる電気特性を有するトランジスタを積層して設ける構成について説明する。当該構成とすることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層して設けることで、半導体装置の集積度を高めることができる。
図２９に示す半導体装置は、トランジスタ４００と、トランジスタ５００と、容量６００と、を有している。図３１Ａはトランジスタ５００のチャネル長方向の断面図であり、図３１Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図３１Ｃはトランジスタ４００のチャネル幅方向の断面図である。
トランジスタ５００は、ＯＳトランジスタである。よって、トランジスタ５００は、オフ電流が極めて少ないため、これを半導体装置が有するトランジスタに用いることにより、長期にわたり書き込んだデータ電圧あるいは電荷を保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
本実施の形態で説明する半導体装置は、図２９に示すようにトランジスタ４００、トランジスタ５００、容量６００を有する。トランジスタ５００はトランジスタ４００の上方に設けられ、容量６００はトランジスタ４００、およびトランジスタ５００の上方に設けられている。
トランジスタ４００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。なお、トランジスタ４００は、例えば、上記実施の形態におけるコンパレータ１０１が有するトランジスタ等に適用することができる。
トランジスタ４００は、図３１Ｃに示すように、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ４００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ４００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ４００のオフ特性を向上させることができる。
なお、トランジスタ４００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ４００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図２９に示すトランジスタ４００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路（ｎチャネル型トランジスタのみ、などと同極性のトランジスタを意味する）とする場合、図３０に示すとおり、トランジスタ４００の構成を、酸化物半導体を用いているトランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。
トランジスタ４００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
絶縁体３２２は、その下方に設けられるトランジスタ４００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ４００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ４００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量６００、またはトランジスタ５００と接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２９において、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ４００と接続するプラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ４００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ４００からトランジスタ５００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ４００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図２９において、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグまたは配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ４００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ４００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図２９において、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグまたは配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ４００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ４００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図２９において、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグまたは配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ４００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ４００からトランジスタ５００への水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０、および絶縁体５１４には、例えば、基板３１１、またはトランジスタ４００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ４００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、および絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、および絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、および絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６には、導電体５１８、およびトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量６００、またはトランジスタ４００と接続するプラグ、または配線としての機能を有する。導電体５１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体５１０、および絶縁体５１４と接する領域の導電体５１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ４００とトランジスタ５００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ４００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ５００が設けられている。
図３１Ａおよび図３１Ｂに示すように、トランジスタ５００は、絶縁体５１４および絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６および導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａおよび導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面および側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
また、図３１Ａおよび図３１Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４が配置されることが好ましい。また、図３１Ａおよび図３１Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図３１Ａおよび図３１Ｂに示すように、絶縁体５８０、導電体５６０、および絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
なお、本明細書等において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃをまとめて酸化物５３０という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図２９、図３１Ａに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
本明細書等において、一対のゲート電極（第１のゲート電極、および第２のゲート電極）の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。また、本明細書等において、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造は、ソース電極およびドレイン電極として機能する導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面および周辺が、チャネル形成領域と同じくＩ型であるといった特徴を有する。また、導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面および周辺は、絶縁体５４４と接しているため、チャネル形成領域と同様にＩ型となりうる。なお、本明細書等において、Ｉ型とは後述する、高純度真性と同様として扱うことができる。また、本明細書等で開示するＳ－ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造およびプレーナ型構造とは異なる。Ｓ－ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａおよび導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、または３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。なお、本実施の形態では導電体５０３を導電体５０３ａと導電体５０３ｂの積層で図示したが、導電体５０３は単層構造であってもよい。
絶縁体５２０、絶縁体５２２、および絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）を低減し、トランジスタ５００の信頼性を向上させることができる。なお、酸化物５３０中の酸素欠損に水素が入った場合、当該欠陥（以下、ＶＯＨと呼ぶ場合がある。）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、酸化物半導体に酸素を供給して酸素欠損を補填すること（加酸素化処理と記載する場合がある。）が重要である。ＶＯＨなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物５３０中の水、または水素を除去することができる。例えば、酸化物５３０において、ＶｏＨの結合が切断される反応が起きる、別言すると「ＶＯＨ→Ｖｏ＋Ｈ」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、または酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２にゲッタリングされる場合がある。
また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、または酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。
また、トランジスタ５００の作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「Ｖｏ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
なお、図３１Ａおよび図３１Ｂのトランジスタ５００では、３層の積層構造からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、および絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、または４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、酸化物５３０として適用できるＩｎ－Ｍ－Ｚｎ酸化物は、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であることが好ましい。または、ＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であることが好ましい。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。また、酸化物５３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
ＣＡＣ－ＯＳは、ＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅと呼ばれる場合がある。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
なお、酸化物半導体として機能する金属酸化物は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、Ｉｎ－Ｇａ－Ｚｎ酸化物（「ＩＧＺＯ」ともいう。）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
また、トランジスタ５００には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、酸化物５３０に金属酸化物を用いる場合、チャネル形成領域の金属酸化物のキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
また、酸化物５３０に金属酸化物を用いる場合、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２へ拡散し、導電体５４２が酸化する場合がある。導電体５４２が酸化することで、導電体５４２の導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２へ拡散することを、導電体５４２が酸化物５３０中の酸素を吸収する、と言い換えることができる。
また、酸化物５３０中の酸素が導電体５４２（導電体５４２ａ、および導電体５４２ｂ）へ拡散することで、導電体５４２ａと酸化物５３０ｂとの間、および、導電体５４２ｂと酸化物５３０ｂとの間に異層が形成される場合がある。当該異層は、導電体５４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体５４２と、当該異層と、酸化物５３０ｂとの３層構造は、金属－絶縁体－半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
なお、上記異層は、導電体５４２と酸化物５３０ｂとの間に形成されることに限られず、例えば、異層が、導電体５４２と酸化物５３０ｃとの間に形成される場合や、導電体５４２と酸化物５３０ｂとの間、および導電体５４２と酸化物５３０ｃとの間に形成される場合がある。
また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
また、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。言い換えると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２ａ、および導電体５４２ｂが設けられる。導電体５４２ａ、および導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があるため好ましい。
また、図３１では、導電体５４２ａ、および導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、図３１Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、および領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア密度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
絶縁体５４４は、導電体５４２ａ、および導電体５４２ｂを覆うように設けられ、導電体５４２ａ、および導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタンまたは、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコンまたは窒化シリコンなども用いることができる。
特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、およびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、および導電体５４２ｂが耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５４４を有することで、絶縁体５８０に含まれる水、および水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、および側面）に接して配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
なお、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第１のゲート電極として機能する導電体５６０は、図３１Ａおよび図３１Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、および導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコン、および酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａ、および導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、後述する導電体５４６、および導電体５４８と同様の構成である。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、および絶縁体５８６には、導電体５４６、および導電体５４８等が埋め込まれている。
導電体５４６、および導電体５４８は、容量６００、トランジスタ５００、またはトランジスタ４００と接続するプラグ、または配線としての機能を有する。導電体５４６、および導電体５４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
また、トランジスタ５００の形成後、トランジスタ５００を囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ５００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。または、複数のトランジスタ５００をまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ５００を囲むように開口を形成する場合、例えば、絶縁体５２２または絶縁体５１４に達する開口を形成し、絶縁体５２２または絶縁体５１４に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ５００の作製工程の一部を兼ねられるため、好適である。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２または絶縁体５１４と同様の材料を用いればよい。
続いて、トランジスタ５００の上方には、容量６００が設けられている。容量６００は、導電体６１０と、導電体６２０と、絶縁体６３０とを有する。
また、導電体５４６、および導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、または配線としての機能を有する。導電体６１０は、容量６００の電極としての機能を有する。なお、導電体６１２、および導電体６１０は、同時に形成することができる。
導電体６１２、および導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
本実施の形態では、導電体６１２、および導電体６１０を単層構造で示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６２０、および絶縁体６３０上には、絶縁体６４０が設けられている。絶縁体６４０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６４０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
本発明の一態様の半導体装置に用いることができる基板としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板（例えば、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板など）、半導体基板（例えば、単結晶半導体基板、多結晶半導体基板、または化合物半導体基板など）ＳＯＩ（ＳＯＩ：Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノシリケートガラス、またはアルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。他にも、結晶化ガラスなどを用いることができる。
または、基板として、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどを用いることができる。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタ、抵抗、および／または容量などを形成してもよい。または、基板と、トランジスタ、抵抗、および／または容量などの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタ、抵抗、および／または容量などは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成、水素を含むシリコン膜等を用いることができる。
つまり、ある基板上に半導体装置を形成し、その後、別の基板に半導体装置を転置してもよい。半導体装置が転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、可撓性を有する半導体装置の製造、壊れにくい半導体装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
可撓性を有する基板上に半導体装置を設けることで、例えば、二次電池３００が曲面形状または屈曲形状を有する場合であっても、半導体装置を二次電池の外形に沿って設けることができる。例えば、二次電池３００が円筒形状である場合に、当該二次電池の側面に半導体装置を巻きつけるように設けることができる。
＜トランジスタの変形例１＞
図３２Ａ、図３２Ｂに示すトランジスタ５００Ａは、図３１Ａ、図３１Ｂに示す構成のトランジスタ５００の変形例である。図３２Ａはトランジスタ５００Ａのチャネル長方向の断面図であり、図３２Ｂはトランジスタ５００Ａのチャネル幅方向の断面図である。なお、図３２Ａ、図３２Ｂに示す構成は、トランジスタ４００等、本発明の一態様の半導体装置が有する他のトランジスタにも適用することができる。
図３２Ａ、図３２Ｂに示す構成のトランジスタ５００Ａは、絶縁体５５２、絶縁体４０２および絶縁体４０４を有し、酸化物５３０ｃが酸化物５３０ｃ１と酸化物５３０ｃ２の積層で構成されている点が、図３１Ａ、図３１Ｂに示す構成のトランジスタ５００と異なる。また、導電体５４０ａの側面に接して絶縁体５５２が設けられ、導電体５４０ｂの側面に接して絶縁体５５２が設けられる点が、図３１Ａ、図３１Ｂに示す構成のトランジスタ５００と異なる。さらに、絶縁体５２０を有さない点が、図３１Ａ、図３１Ｂに示す構成のトランジスタ５００と異なる。
図３２Ａ、図３２Ｂに示す構成のトランジスタ５００Ａは、絶縁体５１２上に絶縁体４０２が設けられる。また、絶縁体５７４上、および絶縁体４０２上に絶縁体４０４が設けられる。
図３２Ａ、図３２Ｂに示す構成のトランジスタ５００Ａでは、絶縁体５１４、絶縁体５１６、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、および絶縁体５７４がパターニングされており、絶縁体４０４がこれらを覆う構造になっている。つまり、絶縁体４０４は、絶縁体５７４の上面、絶縁体５７４の側面、絶縁体５８０の側面、絶縁体５４４の側面、絶縁体５２４の側面、絶縁体５２２の側面、絶縁体５１６の側面、絶縁体５１４の側面、絶縁体４０２の上面とそれぞれ接する。これにより、酸化物５３０等は、絶縁体４０４と絶縁体４０２によって外部から隔離される。
絶縁体４０２および絶縁体４０４は、水素（例えば、水素原子、水素分子などの少なくとも一）または水分子の拡散を抑制する機能が高いことが好ましい。例えば、絶縁体４０２および絶縁体４０４として、水素バリア性が高い材料である、窒化シリコンまたは窒化酸化シリコンを用いることが好ましい。これにより、酸化物５３０に水素等が拡散することを抑制することができるので、トランジスタ５００Ａの特性低下を抑制できる。よって、本発明の一態様の半導体装置の信頼性を高めることができる。
絶縁体５５２は、絶縁体５８１、絶縁体４０４、絶縁体５７４、絶縁体５８０、および絶縁体５４４に接して設けられる。絶縁体５５２は、水素または水分子の拡散を抑制する機能を有することが好ましい。たとえば、絶縁体５５２として、水素バリア性が高い材料である、窒化シリコン、酸化アルミニウム、または窒化酸化シリコン等の絶縁体を用いることが好ましい。特に、窒化シリコンは水素バリア性が高い材料であるので、絶縁体５５２として用いると好適である。絶縁体５５２として水素バリア性が高い材料を用いることにより、水または水素等の不純物が、絶縁体５８０等から導電体５４０ａおよび導電体５４０ｂを通じて酸化物５３０に拡散することを抑制することができる。また、絶縁体５８０に含まれる酸素が導電体５４０ａおよび導電体５４０ｂに吸収されることを抑制することができる。以上により、本発明の一態様の半導体装置の信頼性を高めることができる。
酸化物５３０ｃ１は、絶縁体５２４の上面、酸化物５３０ａの側面、酸化物５３０ｂの上面および側面、導電体５４２ａおよび導電体５４２ｂの側面、絶縁体５４４の側面、および絶縁体５８０の側面と接する（図３２Ｂ参照。）。酸化物５３０ｃ２は、絶縁体５５０と接する。
酸化物５３０ｃ１としては、例えばＩｎ－Ｚｎ酸化物を用いることができる。また、酸化物５３０ｃ２としては、酸化物５３０ｃが単層構造である場合に酸化物５３０ｃに用いる材料と同様の材料を用いることができる。例えば、酸化物５３０ｃ２として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いることができる。
酸化物５３０ｃを酸化物５３０ｃ１および酸化物５３０ｃ２の２層構造とすることにより、酸化物５３０ｃを１層構造とする場合より、トランジスタのオン電流を高めることができる。よって、トランジスタを、例えばパワーＭＯＳトランジスタとすることもできる。
＜トランジスタの変形例２＞
図３３Ａ、図３３Ｂおよび図３３Ｃを用いて、トランジスタ５００Ｂの構造例を説明する。図３３Ａはトランジスタ５００Ｂの上面図である。図３３Ｂは、図３３Ａに一点鎖線で示すＬ１－Ｌ２部位の断面図である。図３３Ｃは、図３３Ａに一点鎖線で示すＷ１－Ｗ２部位の断面図である。なお、図３３Ａの上面図では、図の明瞭化のために一部の要素の記載を省略している。
トランジスタ５００Ｂはトランジスタ５００の変形例であり、トランジスタ５００に置き換え可能なトランジスタである。よって、説明の繰り返しを防ぐため、主にトランジスタ５００と異なる点について説明する。
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
また、導電体５６０の上面および側面、絶縁体５５０の側面、および酸化物５３０ｃの側面を覆うように、絶縁体５４４を設けることが好ましい。なお、絶縁体５４４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体５４４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５４４を有することで、絶縁体５８０が有する水、および水素などの不純物がトランジスタ５００Ｂへ拡散することを抑制することができる。
トランジスタ５００Ｂは、導電体５４２ａの一部と導電体５４２ｂの一部に導電体５６０が重なるため、トランジスタ５００よりも寄生容量が大きくなりやすい。よって、トランジスタ５００に比べて動作周波数が低くなる傾向がある。しかしながら、絶縁体５８０などに開口を設けて導電体５６０や絶縁体５５０などを埋めこむ工程が不要であるため、トランジスタ５００と比較して生産性が高い。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、二次電池３００に用いることができる電池の構造例について図面を用いて説明する。本実施の形態では、リチウムイオン二次電池の例を示すが、二次電池３００に用いることができる電池はリチウムイオン二次電池に限定されない。
〔円筒形状二次電池〕
図３４Ａは円筒形状の二次電池７１５の外観図である。図３４Ｂは、円筒形状の二次電池７１５の断面を模式的に示した図である。中空円柱状の電池缶７０２の内側には、帯状の正極７０４と負極７０６とがセパレータ７０５を間に挟んで捲回された電池素子が設けられている。図示しないが、電池素子はセンターピンを中心に捲回されている。電池缶７０２は、一端が閉じられ、他端が開いている。電池缶７０２には、電解液に対して耐腐食性のあるニッケル、アルミニウム、チタン等の金属、またはこれらの合金やこれらと他の金属との合金（例えば、ステンレス鋼等）を用いることができる。また、電解液による腐食を防ぐため、ニッケルやアルミニウム等を被覆することが好ましい。電池缶７０２の内側において、正極、負極およびセパレータが捲回された電池素子は、対向する一対の絶縁板７０８、絶縁板７０９により挟まれている。また、電池素子が設けられた電池缶７０２の内部は、非水電解液（図示せず）が注入されている。二次電池は、コバルト酸リチウム（ＬｉＣｏＯ２）やリン酸鉄リチウム（ＬｉＦｅＰＯ４）などの活物質を含む正極と、リチウムイオンの吸蔵・放出が可能な黒鉛等の炭素材料からなる負極と、エチレンカーボネートやジエチルカーボネートなどの有機溶媒に、ＬｉＢＦ４やＬｉＰＦ６等のリチウム塩からなる電解質を溶解させた非水電解液などにより構成される。
円筒形状二次電池に用いる正極および負極は捲回するため、集電体の両面に活物質を形成することが好ましい。正極７０４には正極端子（正極集電リード）７０３が接続され、負極７０６には負極端子（負極集電リード）７０７が接続される。正極端子７０３および負極端子７０７は、ともにアルミニウムなどの金属材料を用いることができる。正極端子７０３は安全弁機構７１２に、負極端子７０７は電池缶７０２の底にそれぞれ抵抗溶接される。安全弁機構７１２は、ＰＴＣ素子（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）７１１を介して正極キャップ７０１と電気的に接続されている。安全弁機構７１２は電池の内圧の上昇が所定の閾値を超えた場合に、正極キャップ７０１と正極７０４との電気的な接続を切断するものである。また、ＰＴＣ素子７１１は温度が上昇した場合に抵抗が増大する熱感抵抗であり、抵抗の増大により電流量を制限して異常発熱を防止するものである。ＰＴＣ素子には、チタン酸バリウム（ＢａＴｉＯ３）系半導体セラミックス等を用いることができる。
電解液を用いるリチウムイオン二次電池は、正極と、負極と、セパレータと、電解液と、外装体とを有する。なお、リチウムイオン二次電池では、充電と放電でアノード（陽極）とカソード（陰極）が入れ替わり、酸化反応と還元反応とが入れ替わることになるため、反応電位が高い電極を正極と呼び、反応電位が低い電極を負極と呼ぶ。したがって、本明細書においては、充電中であっても、放電中であっても、逆バイアス電流を流す場合であっても、充電電流を流す場合であっても、正極は「正極」または「＋極（プラス極）」と呼び、負極は「負極」または「－極（マイナス極）」と呼ぶこととする。酸化反応や還元反応に関連したアノード（陽極）やカソード（陰極）という用語を用いると、充電時と放電時とでは、逆になってしまい、混乱を招く可能性がある。したがって、アノード（陽極）やカソード（陰極）という用語は、本明細書においては用いないこととする。仮にアノード（陽極）やカソード（陰極）という用語を用いる場合には、充電時か放電時かを明記し、正極（プラス極）と負極（マイナス極）のどちらに対応するものかも併記することとする。
本実施の形態では、リチウムイオン二次電池の例を示すが、リチウムイオン二次電池に限定されず、二次電池の正極材料として例えば、元素Ａ、元素Ｘ、及び酸素を有する材料を用いることができる。元素Ａは第１族の元素および第２族の元素から選ばれる一以上であることが好ましい。第１族の元素として例えば、リチウム、ナトリウム、カリウム等のアルカリ金属を用いることができる。また、第２族の元素として例えば、カルシウム、ベリリウム、マグネシウム等を用いることができる。元素Ｘとして例えば金属元素、シリコン及びリンから選ばれる一以上を用いることができる。また、元素Ｘはコバルト、ニッケル、マンガン、鉄、及びバナジウムから選ばれる一以上であることが好ましい。代表的には、リチウムコバルト複合酸化物（ＬｉＣｏＯ２）や、リン酸鉄リチウム（ＬｉＦｅＰＯ４）が挙げられる。
負極は、負極活物質層および負極集電体を有する。また、負極活物質層は、導電助剤およびバインダを有していてもよい。
負極活物質として、リチウムとの合金化・脱合金化反応により充放電反応を行うことが可能な元素を用いることができる。例えば、シリコン、スズ、ガリウム、アルミニウム、ゲルマニウム、鉛、アンチモン、ビスマス、銀、亜鉛、カドミウム、インジウム等のうち少なくとも一つを含む材料を用いることができる。このような元素は炭素と比べて容量が大きく、特にシリコンは理論容量が４７００ｍＡｈ／ｇと高い。
また、二次電池は、セパレータを有することが好ましい。セパレータとしては、例えば、紙をはじめとするセルロースを有する繊維、不織布、ガラス繊維、セラミックス、或いはナイロン（ポリアミド）、ビニロン（ポリビニルアルコール系繊維）、ポリエステル、アクリル、ポリオレフィン、ポリウレタンを用いた合成繊維等で形成されたものを用いることができる。
図３４Ｃでは、可撓性基板７２０上に形成または固定された充電制御回路７２４が、二次電池７１５の側面に沿って設けられている様子を示している。充電制御回路７２４として上記実施の形態に示した半導体装置２００などを用いることができる。充電制御回路７２４を可撓性基板７２０上に設けることで、円筒形状の二次電池７１５の曲面に沿って充電制御回路７２４を設けることができる。よって、充電制御回路７２４の占有空間を小さくすることができる。よって、二次電池７１５および充電制御回路７２４を含む電子機器などの小型化が実現できる。
〔扁平形状二次電池〕
図３５Ａは、扁平形状の二次電池９１３を含む電池パック９０１の外観を示す図である。図３５Ａに示す二次電池９１３は、充電制御回路９１４および接続端子９１１と併せて、電池パック９０１として機能する。図３５Ｂは、二次電池９１３と充電制御回路９１４を分離した状態を示している。
充電制御回路９１４は、可撓性基板９１０上に形成または固定されている。充電制御回路９１４として上記実施の形態に示した半導体装置２００などを用いることができる。充電制御回路９１４はマイクロショートなどの異常を検出する機能を有してもよい。
二次電池９１３は、端子９５１および端子９５２を有する。充電制御回路９１４は端子９５１および端子９５２と電気的に接続される。接続端子９１１は、充電制御回路９１４を介して、端子９５１および端子９５２と電気的に接続される。なお、接続端子９１１を複数設けて、複数の接続端子９１１のそれぞれを、制御信号入力端子、電源端子などとしてもよい。
電池パック９０１は、充電制御回路９１４と、二次電池９１３との間に絶縁シート９１６を有する。絶縁シート９１６は、例えば二次電池９１３と充電制御回路９１４の間の不要な電気的接触を防止する機能を有する。絶縁シート９１６としては、例えば有機樹脂フィルムや接着シートを用いることができる。
また、図３５Ｃに示すように、電池パック９０１にアンテナ９１７および受信回路９１８を設けてもよい。アンテナを用いて二次電池９１３に非接触で充電を行うこともできる。アンテナは、コイル状に限定されず、例えば線状、板状であってもよい。また、平面アンテナ、開口面アンテナ、進行波アンテナ、ＥＨアンテナ、磁界アンテナ、誘電体アンテナ等のアンテナを用いてもよい。アンテナは、たとえば外部機器とのデータ通信を行う機能を有する。データ通信の通信方式としては、ＮＦＣなど、電池パックと他の機器との間で用いる応答方式などを用いることができる。
次に、二次電池９１３の内部構造例について説明する。
二次電池９１３の内部に配置される捲回体９５０の構造を図３６Ａに示す。捲回体９５０は、負極９３１と、正極９３２と、セパレータ９３３と、を有する。捲回体９５０は、セパレータ９３３を挟んで負極９３１と、正極９３２が重なり合って積層され、該積層シートを捲回させた捲回体である。なお、負極９３１と、正極９３２と、セパレータ９３３と、の積層を、さらに複数重ねてもよい。
負極９３１は、端子９５１または端子９５２の一方を介して、図３５Ａに示す接続端子９１１に接続される。正極９３２は、端子９５１または端子９５２の他方を介して図３５Ａに示す接続端子９１１に接続される。
図３６Ｂにおいて、二次電池９１３は、筐体９３０（「外装体」ともいう。）の内部に端子９５１と端子９５２が設けられた捲回体９５０を有する。捲回体９５０は、筐体９３０の内部で電解液に含浸される。端子９５２は、筐体９３０に接し、端子９５１は、絶縁材などを用いることにより筐体９３０に接していない。なお、図３６Ｂでは、筐体９３０を分離して図示しているが、実際は、捲回体９５０が筐体９３０に覆われ、端子９５１及び端子９５２が筐体９３０の外に延在している。筐体９３０としては、金属材料（例えばアルミニウムなど）または樹脂材料を用いることができる。
筐体９３０としては、金属材料、有機樹脂など、絶縁材料を用いることができる。筐体９３０をフィルムで構成する場合もあり、その場合、そのフィルムに可撓性基板上に形成された充電制御回路を設ける場合もある。
図３５Ａでは、筐体表面に絶縁シート９１６を設け、充電制御回路が設けられている面を内側にして可撓性基板を固定している例を示しているが、充電制御回路が形成されている面を外側にして端子９５１や端子９５２と接続を行ってもよい。ただし、その場合には接続部分が露出することとなり、静電破壊、または短絡の危険があるため注意して組み立てることとなる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、本発明の一態様に係る半導体装置を適用できる電子機器について説明する。
本発明の一態様に係る半導体装置は、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、自動車、二輪車、船舶、および航空機などの移動体も電子機器と言える。本発明の一態様に係る半導体装置は、これらの電子機器に内蔵されるバッテリの充放電制御装置などに用いることができる。
電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナおよび二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
本発明の一態様に係る半導体装置を備えた電子機器の例について、図３７を用いて説明を行う。
ロボット７１００は、照度センサ、マイクロフォン、カメラ、スピーカ、ディスプレイ、各種センサ（赤外線センサ、超音波センサ、加速度センサ、ピエゾセンサ、光センサ、ジャイロセンサなど）、および移動機構などを備える。
マイクロフォンは、使用者の音声および環境音などの音響信号を検知する機能を有する。また、スピーカは、音声および警告音などのオーディオ信号を発する機能を有する。ロボット７１００は、マイクロフォンを介して入力されたオーディオ信号を解析し、必要なオーディオ信号をスピーカから発することができる。ロボット７１００は、マイクロフォン、およびスピーカを用いて、使用者とコミュニケーションをとることが可能である。
カメラは、ロボット７１００の周囲を撮像する機能を有する。また、ロボット７１００は、移動機構を用いて移動する機能を有する。ロボット７１００は、カメラを用いて周囲の画像を撮像し、画像を解析して移動する際の障害物の有無などを察知することができる。ロボット７１００の二次電池（バッテリ）に本発明の一態様に係る半導体装置を用いることで、充電動作または放電動作時の過電流を検知することができる。また、ロボット７１００の信頼性および安全性を向上することができる。
飛行体７１２０は、プロペラ、カメラ、バッテリ、記憶装置、および演算装置などを有し、自律して飛行する機能を有する。
例えば、カメラで撮影した画像データは、記憶装置に記憶される。飛行体７１２０は、画像データを解析し、移動する際の障害物の有無などを察知することができる。また、演算装置によってバッテリの蓄電容量の変化から、バッテリ残量を推定することができる。飛行体７１２０のバッテリに本発明の一態様に係る半導体装置を用いることで、充電動作または放電動作時の過電流を検知することができる。よって、飛行体７１２０の信頼性および安全性を向上することができる。
掃除ロボット７１４０は、上面に配置されたディスプレイ、側面に配置された複数のカメラ、ブラシ、操作ボタン、各種センサなどを有する。図示されていないが、掃除ロボット７１４０には、タイヤ、吸い込み口等が備えられている。掃除ロボット７１４０は自走し、ゴミを検知し、下面に設けられた吸い込み口からゴミを吸引することができる。
例えば、掃除ロボット７１４０は、カメラが撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシに絡まりそうな物体を検知した場合は、ブラシの回転を止めることができる。掃除ロボット７１４０のバッテリに本発明の一態様に係る半導体装置を用いることで、充電動作または放電動作時の過電流を検知することができる。よって、掃除ロボット７１４０の信頼性および安全性を向上することができる。
移動体の一例として電気自動車７１６０を示す。電気自動車７１６０は、エンジン、タイヤ、ブレーキ、操舵装置、カメラなどを有する。電気自動車７１６０のバッテリに本発明の一態様に係る半導体装置を用いることで、充電動作または放電動作時の過電流を検知することができる。よって、電気自動車７１６０の信頼性および安全性を向上することができる。
なお、上述では、移動体の一例として電気自動車について説明しているが、移動体は電気自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体のバッテリに本発明の一態様に係る半導体装置を用いることで、充電動作または放電動作時の過電流を検知することができる。よって、これらの移動体の信頼性および安全性を向上することができる。
本発明の一態様の半導体装置を備えたバッテリは、ＴＶ装置７２００（テレビジョン受像装置）、スマートフォン７２１０、ＰＣ７２２０（パーソナルコンピュータ）、ＰＣ７２３０、ゲーム機７２４０、ゲーム機７２６０等に組み込むことができる。
スマートフォン７２１０は、携帯情報端末の一例である。スマートフォン７２１０は、マイクロフォン、カメラ、スピーカ、各種センサ、および表示部を有する。
ＰＣ７２２０、ＰＣ７２３０はそれぞれノート型ＰＣ、据え置き型ＰＣの例である。ＰＣ７２３０には、キーボード７２３２、およびモニタ装置７２３３が無線または有線により接続可能である。ゲーム機７２４０は携帯型ゲーム機の例である。ゲーム機７２６０は据え置き型ゲーム機の例である。ゲーム機７２６０には、無線または有線でコントローラ７２６２が接続されている。
本発明の一態様に係る半導体装置を電子機器のバッテリに備えることで、充電動作または放電動作時の過電流を検知することができる。よって、電子機器の信頼性および安全性を向上することができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
１０１：コンパレータ、１０２：容量、１０３：容量、１１１：トランジスタ、１１２：トランジスタ、１１３：トランジスタ、１１４：トランジスタ、１２１：抵抗、１２２：配線、２００：半導体装置、２０１：端子、２０２：端子、２０３：端子、２０４：端子、２１０：制御回路、２１１：抵抗、２１２：容量、２１３：トランジスタ、２１４：トランジスタ、２１５：ダイオード、２１６：ダイオード、２２０：電位生成回路、２２１：端子、２２２：端子、２２３：端子、２２４：端子、２２５：端子、２２６：端子、２２７：端子、１００Ｃ：半導体装置、１００Ｄ：半導体装置、３００：二次電池

Claims (2)

  1. 第１トランジスタ、第２トランジスタ、第１容量、第２容量、抵抗、及びコンパレータと、
    前記第１トランジスタのゲート電極及び前記第２トランジスタのゲート電極と電気的に接続された制御回路と、
    前記制御回路と電気的に接続された二次電池と、を有し、
    前記第１トランジスタのソース及びドレインの一方は、前記コンパレータの非反転入力端子と電気的に接続され、
    前記第１容量は、前記第１トランジスタのソース及びドレインの一方に電気的に接続され、
    前記第２トランジスタのソース及びドレインの一方は、前記コンパレータの反転入力端子と電気的に接続され、
    前記第２容量は、前記第２トランジスタのソース及びドレインの一方と前記抵抗の間に電気的に接続され、
    前記第１トランジスタ及び前記第２トランジスタは、半導体層に酸化物半導体を含む電池パック。
  2. 第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第１容量、第２容量、抵抗、及びコンパレータと、
    前記第１トランジスタのゲート電極、前記第２トランジスタのゲート電極、前記第３トランジスタのゲート電極、及び前記第４トランジスタのゲート電極と電気的に接続された制御回路と、
    前記制御回路と電気的に接続された二次電池と、を有し、
    前記第１トランジスタのソース及びドレインの一方は、前記コンパレータの非反転入力端子と電気的に接続され、
    前記第２トランジスタのソース及びドレインの一方は、前記コンパレータの反転入力端子と電気的に接続され、
    前記第３トランジスタのソース及びドレインの一方は、前記第４トランジスタのソース及びドレインの一方と電気的に接続され、
    前記抵抗は、前記第３トランジスタのソース及びドレインの他方と前記第４トランジスタのソース及びドレインの他方の間に電気的に接続され、
    前記第１容量は、前記第１トランジスタのソース及びドレインの一方に電気的に接続され、
    前記第２容量は、前記第２トランジスタのソース及びドレインの一方と前記第３トランジスタのソース及びドレインの一方の間に電気的に接続され、
    前記第１トランジスタ及び前記第２トランジスタは、半導体層に酸化物半導体を含む電池パック。
JP2020557012A 2018-11-22 2019-11-12 電池パック Active JP7345497B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023143577A JP7645320B2 (ja) 2018-11-22 2023-09-05 電池パック
JP2025032589A JP2025078716A (ja) 2018-11-22 2025-03-03 半導体回路

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2018219232 2018-11-22
JP2018219232 2018-11-22
JP2018227040 2018-12-04
JP2018227040 2018-12-04
JP2018237055 2018-12-19
JP2018237055 2018-12-19
PCT/IB2019/059679 WO2020104890A1 (ja) 2018-11-22 2019-11-12 半導体装置および電池パック

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023143577A Division JP7645320B2 (ja) 2018-11-22 2023-09-05 電池パック

Publications (3)

Publication Number Publication Date
JPWO2020104890A1 JPWO2020104890A1 (ja) 2020-05-28
JPWO2020104890A5 JPWO2020104890A5 (ja) 2022-08-25
JP7345497B2 true JP7345497B2 (ja) 2023-09-15

Family

ID=70773349

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020557012A Active JP7345497B2 (ja) 2018-11-22 2019-11-12 電池パック
JP2023143577A Active JP7645320B2 (ja) 2018-11-22 2023-09-05 電池パック
JP2025032589A Pending JP2025078716A (ja) 2018-11-22 2025-03-03 半導体回路

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2023143577A Active JP7645320B2 (ja) 2018-11-22 2023-09-05 電池パック
JP2025032589A Pending JP2025078716A (ja) 2018-11-22 2025-03-03 半導体回路

Country Status (5)

Country Link
US (2) US12132334B2 (ja)
JP (3) JP7345497B2 (ja)
KR (1) KR20210093273A (ja)
CN (1) CN113169382B (ja)
WO (1) WO2020104890A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11714138B2 (en) 2018-11-22 2023-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power storage device, and electronic device
JP7618538B2 (ja) 2019-02-25 2025-01-21 株式会社半導体エネルギー研究所 二次電池の保護回路及び二次電池の異常検知システム
WO2022018560A1 (ja) 2020-07-24 2022-01-27 株式会社半導体エネルギー研究所 半導体装置
TWI844493B (zh) * 2021-03-29 2024-06-01 日商新唐科技日本股份有限公司 半導體裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138870A (ja) 2010-12-28 2012-07-19 Renesas Electronics Corp 半導体装置
JP2013149609A (ja) 2011-12-23 2013-08-01 Semiconductor Energy Lab Co Ltd リチウム二次電池の充電方法及び充電装置
JP2013233072A (ja) 2012-04-06 2013-11-14 Semiconductor Energy Lab Co Ltd 保護回路モジュールおよび電池パック
JP2013251891A (ja) 2012-05-02 2013-12-12 Semiconductor Energy Lab Co Ltd 信号処理回路および制御回路
JP2014030191A (ja) 2012-07-06 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP2015046580A (ja) 2013-07-31 2015-03-12 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
JP2017198546A (ja) 2016-04-27 2017-11-02 ラピスセミコンダクタ株式会社 半導体装置、電池監視システム、及び検出方法

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218607A (en) 1989-06-23 1993-06-08 Kabushiki Kaisha Toshiba Computer having a resume function and operable on an internal power source
US5585994A (en) 1993-01-22 1996-12-17 Sanyo Electric Co., Ltd. Battery over-current protection circuit
JPH06303728A (ja) 1993-04-09 1994-10-28 Sanyo Electric Co Ltd 電池の過電流保護回路
US5378912A (en) 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US5498988A (en) 1994-11-25 1996-03-12 Motorola, Inc. Low power flip-flop circuit and method thereof
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3380107B2 (ja) 1996-03-22 2003-02-24 シャープ株式会社 半導体記憶装置
GB9614800D0 (en) 1996-07-13 1996-09-04 Plessey Semiconductors Ltd Programmable logic arrays
JP3632720B2 (ja) 1996-09-18 2005-03-23 ミツミ電機株式会社 電源制御回路
JP3753492B2 (ja) 1997-01-29 2006-03-08 ローム株式会社 電源監視ｉｃ及び電池パック
JP3689798B2 (ja) 1997-03-27 2005-08-31 ローム株式会社 電源監視ｉｃ及び電池パック
US6046606A (en) 1998-01-21 2000-04-04 International Business Machines Corporation Soft error protected dynamic circuit
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4182313B2 (ja) 1999-12-28 2008-11-19 ミツミ電機株式会社 二次電池の保護方法及び保護回路
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6639827B2 (en) 2002-03-12 2003-10-28 Intel Corporation Low standby power using shadow storage
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6989702B2 (en) 2002-07-11 2006-01-24 Texas Instruments Incorporated Retention register with normal functionality independent of retention power supply
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100519787B1 (ko) 2002-11-07 2005-10-10 삼성전자주식회사 슬립 모드에서 데이터 보존이 가능한 ｍｔｃｍｏｓ플립플롭 회로
US6775180B2 (en) 2002-12-23 2004-08-10 Intel Corporation Low power state retention
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
DE102004055006B4 (de) 2004-11-15 2012-09-13 Infineon Technologies Ag Flipflop mit zusätzlicher Zustandsspeicherung bei Abschaltung
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US20070085585A1 (en) 2005-10-13 2007-04-19 Arm Limited Data retention in operational and sleep modes
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4954639B2 (ja) 2006-08-25 2012-06-20 パナソニック株式会社 ラッチ回路及びこれを備えた半導体集積回路
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4224094B2 (ja) 2006-09-27 2009-02-12 株式会社東芝 半導体集積回路装置
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7868677B2 (en) 2006-12-28 2011-01-11 Stmicroelectronics Pvt. Ltd. Low power flip-flop circuit
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7626434B2 (en) 2007-03-30 2009-12-01 Intel Corporation Low leakage state retention circuit
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8289060B2 (en) 2007-06-22 2012-10-16 Freescale Semiconductor, Inc. Pulsed state retention power gating flip-flop
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7791389B2 (en) 2008-01-30 2010-09-07 Freescale Semiconductor, Inc. State retaining power gated latch and method therefor
TWI508282B (zh) 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101914404B1 (ko) 2008-11-21 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI397184B (zh) 2009-04-29 2013-05-21 Ind Tech Res Inst 氧化物半導體薄膜電晶體
CN104332177B (zh) 2009-11-20 2018-05-08 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路，以及使用其的半导体器件
US8242826B2 (en) 2010-04-12 2012-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Retention flip-flop
JP5510228B2 (ja) 2010-09-15 2014-06-04 ミツミ電機株式会社 保護回路
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
US8493120B2 (en) 2011-03-10 2013-07-23 Arm Limited Storage circuitry and method with increased resilience to single event upsets
CN102904534B (zh) 2011-07-27 2016-05-25 瑞昱半导体股份有限公司 功率放大器及控制功率放大器的方法
JP6041707B2 (ja) 2012-03-05 2016-12-14 株式会社半導体エネルギー研究所 ラッチ回路および半導体装置
US9087573B2 (en) 2012-03-13 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method thereof
TWI464997B (zh) * 2012-05-02 2014-12-11 Wistron Corp 電池充電電路
US9054678B2 (en) 2012-07-06 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2014073374A1 (en) 2012-11-06 2014-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US9316695B2 (en) 2012-12-28 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6143492B2 (ja) 2013-02-26 2017-06-07 エスアイアイ・セミコンダクタ株式会社 充放電制御回路、充放電制御装置及びバッテリ装置
JP6301188B2 (ja) * 2014-05-14 2018-03-28 エイブリック株式会社 充放電制御回路およびバッテリ装置
KR20170098839A (ko) 2014-12-29 2017-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 가지는 표시 장치
KR102335018B1 (ko) * 2015-03-05 2021-12-02 삼성에스디아이 주식회사 충전 전압 제어 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138870A (ja) 2010-12-28 2012-07-19 Renesas Electronics Corp 半導体装置
JP2013149609A (ja) 2011-12-23 2013-08-01 Semiconductor Energy Lab Co Ltd リチウム二次電池の充電方法及び充電装置
JP2013233072A (ja) 2012-04-06 2013-11-14 Semiconductor Energy Lab Co Ltd 保護回路モジュールおよび電池パック
JP2013251891A (ja) 2012-05-02 2013-12-12 Semiconductor Energy Lab Co Ltd 信号処理回路および制御回路
JP2014030191A (ja) 2012-07-06 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP2015046580A (ja) 2013-07-31 2015-03-12 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
JP2017198546A (ja) 2016-04-27 2017-11-02 ラピスセミコンダクタ株式会社 半導体装置、電池監視システム、及び検出方法

Also Published As

Publication number Publication date
US12132334B2 (en) 2024-10-29
US20220006309A1 (en) 2022-01-06
CN113169382A (zh) 2021-07-23
KR20210093273A (ko) 2021-07-27
US20250015614A1 (en) 2025-01-09
CN113169382B (zh) 2024-09-24
JP2024008933A (ja) 2024-01-19
WO2020104890A1 (ja) 2020-05-28
JPWO2020104890A1 (ja) 2020-05-28
JP2025078716A (ja) 2025-05-20
JP7645320B2 (ja) 2025-03-13

Similar Documents

Publication Publication Date Title
JP7645320B2 (ja) 電池パック
JP7463290B2 (ja) 半導体装置
JP7399857B2 (ja) 二次電池の保護回路
JP7273064B2 (ja) ヒステリシスコンパレータ、半導体装置、及び蓄電装置
JP7325439B2 (ja) 蓄電装置
US12062764B2 (en) Semiconductor device
KR20220143061A (ko) 반도체 장치, 축전 장치, 전지 제어 회로, 전자 부품, 차량, 및 전자 기기
JP7670773B2 (ja) 電池パック
KR20210119963A (ko) 반도체 장치 및 전지 팩
JP7327927B2 (ja) 半導体装置
JP7564976B2 (ja) 表示装置
JP7222657B2 (ja) 二次電池の残量計測回路
JP2024133509A (ja) 二次電池用保護回路及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230905

R150 Certificate of patent or registration of utility model

Ref document number: 7345497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150