CN102904534B - 功率放大器及控制功率放大器的方法 - Google Patents

Abstract

一种功率放大器及控制功率放大器的方法，该功率放大器包含有一第一晶体管、一第二晶体管以及一偏压产生器，其中该第一晶体管具有一栅极、一第一电极以及一第二电极，且该栅极耦接于该功率放大器的一信号输入端点；该第二晶体管具有一栅极、一第一电极以及一第二电极，且该第二晶体管的该第二电极连接于该第一晶体管的该第一电极，且该第二晶体管的该第一电极耦接于该功率放大器的一信号输出端点。该偏压产生器耦接于该第二晶体管，用来产生一偏压值以使得该第二晶体管的该栅极被偏压至该偏压值，其中该偏压值小于该功率放大器的一供应电压。

Description

功率放大器及控制功率放大器的方法

技术领域

本发明涉及一种功率放大器，尤指一种级联功率放大器(cascodeamplifier)以及控制级联功率放大器的方法。

背景技术

由于在不同的通讯系统中具有不同调变信号的方式，因此所需要的功率发射器的规格也不相同，近年来由于无线网络802.11a、802.11b、802.11g所使用的正交分频多任务(OrthogonalFrequencyDivisionMultiplexing，OFDM)调变信号具有高的峰值因子(Peak-to-AveragePowerRatio，PAPR)，故需要高线性度的功率放大器。此外，高峰值因子的信号也会对功率放大器中的晶体管造成热载子效应以及氧化层击穿等伤害，因而降低晶体管的生命周期并造成晶体管元件的永久破坏，因此，一般均会使用级联结构(cascode)来实现功率放大器，以降低电压对晶体管元件的伤害。

请参考图1，图1为公知级联功率放大器100的示意图。如图1所示，级联功率放大器100用来放大一输入信号Vin并输出一输出信号Vout，且包含有晶体管M1、M2、一作为负载的电感L以及一电容C，其中为了确保晶体管M1、M2会操作于饱和区，一般而言晶体管M2的栅极会连接至供应电压V_DD。此外，晶体管M1通常为一核心元件(coredevice)以使得级联功率放大器100具有较佳的高频响应，且晶体管M2通常为一输出/输入元件(I/Odevice)以承受较高的输出电压Vout。然而，因为核心元件能够承受的直流电压比较小(例如1.2V)，因此，当级联功率放大器100具有较大的供应电压V_DD时，可能会使得晶体管M1的漏极(也即图1所示的节点N1)电压超过晶体管M1的耐受电压值(例如1.2V)，造成晶体管M1的栅极漏极间电容Cgd以及漏极源极间电容Cds发生损毁而影响到晶体管M1的可靠度。

此外，为了解决上述节点N1的电压过高而影响到晶体管M1可靠度的问题，一般作法是缩减晶体管M2的沟道宽度(width)以降低节点N1的电压，然而，缩减晶体管M2的沟道宽度也会造成晶体管M2的跨导(transconductance)降低，如此一来，便会加重晶体管M1的米勒效应(millereffect)，而降低级联功率放大器100的增益。

此外，因为晶体管M2的栅极连接至供应电压V_DD，因此，级联功率放大器100会限制其输出电压Vout的电压摆幅要小于晶体管M2的阈值电压(thresholdvoltage)V_th2，当输出电压Vout的电压摆幅大于阈值电压V_th2时，晶体管M2的操作会进入三级管区(trioderegion)而造成输出电压Vout的失真。再者，晶体管M2的基极连接到接地电压GND也可能使功率放大器100操作时造成漏极基极接面的破坏。

发明内容

因此，本发明的目的之一在于提供一功率放大器以及控制功率放大器的方法，使得功率放大器于操作时具有较高的线性度，且其中的晶体管也具有较高的可靠度，以解决上述的问题。

依据本发明的一实施例，一功率放大器包含有一第一晶体管、一第二晶体管以及一偏压产生器，其中该第一晶体管具有一栅极、一第一电极以及一第二电极，且该栅极耦接于该功率放大器的一信号输入端点；该第二晶体管具有一栅极、一第一电极以及一第二电极，且该第二晶体管的该第二电极连接于该第一晶体管的该第一电极，且该第二晶体管的该第一电极耦接于该功率放大器的一信号输出端点。该偏压产生器耦接于该第二晶体管，用来产生一偏压值以使得该第二晶体管的该栅极被偏压至该偏压值，其中该偏压值小于该功率放大器的一供应电压。

依据本发明的另一实施例，一控制一功率放大器的方法包含有：提供一第一晶体管，其中该第一晶体管包含有一栅极、一第一电极以及一第二电极，且该栅极耦接于该功率放大器的一信号输入端点；提供一第二晶体管，其中该第二晶体管包含有一栅极、一第一电极以及一第二电极，该第二晶体管的该第二电极连接于该第一晶体管的该第一电极，且该第二晶体管的该第一电极耦接于该功率放大器的一信号输出端点；以及产生一偏压值以使得该第二晶体管的该栅极被偏压至该偏压值，其中该偏压值小于该功率放大器的一供应电压。

附图说明

图1为公知级联功率放大器的示意图。

图2为依据本发明一实施例的功率放大器的示意图。

图3为依据本发明一实施例的第一偏压产生器的示意图。

图4为依据本发明另一实施例的第一偏压产生器的示意图。

图5为依据本发明一实施例的控制一功率放大器的方法的流程图。

主要元件符号说明

100级联功率放大器200功率放大器

410放大器210第一偏压产生器

220检测电路222波幅检测器

224第二偏压产生器230匹配电路

M1、M2晶体管Nin信号输入端点

Nout信号输出端点R、R0～Rn电阻

C电容L电感

SW1～SWn开关

具体实施方式

请参考图2，图2为依据本发明一实施例的功率放大器200的示意图。如图2所示，功率放大器200是用来放大自输入信号端点Nin所输入的一输入信号Vin，并于一信号输出端点Nout产生一输出信号Vout，且包含有一第一偏压产生器210、一检测电路220、一匹配电路230、晶体管M1以及M2、一电阻R以及一电容C，其中检测电路220包含有一波幅检测器222以及一第二偏压产生器224。第一偏压产生器210是用来产生一偏压值V_B1以使得晶体管M2的栅极被偏压至偏压值V_B1，其中偏压值V_B1小于供应电压V_DD；检测电路220是用来产生一偏压值V_B2以使得晶体管M1的栅极被偏压至偏压值V_B2。此外，通过先进工艺中深阱(Deep-Well)的技术，可将晶体管M1与晶体管M2设计为具有深阱(Deep-Well)的元件，再将晶体管M2的基极与源极彼此相连接，还可改善漏极至基极的界面击穿漏电流(junctionbreakdownleakage)的问题发生。

此外，在本发明的一实施例中晶体管M1可以为一核心元件(coredevice)以使得功率放大器200具有较佳的高频响应，且晶体管M2可以为一输出/输入元件(I/Odevice)以承受较高的输出电压Vout。

此外，在本发明的另一实施例中，偏压值V_B1可以设计为小于晶体管M2的漏极的电压值。

在功率放大器200的操作上，因为晶体管M2的栅极被偏压至偏压值V_B1，因此，节点N1(也即晶体管M1的漏极或是晶体管M2的源极)的电压值V_N1为：

$V_{N1}=V_{B1}-\sqrt{\frac{I_D}{k_n(W/L)}-V_{\mathrm{th}2}}$

其中k_n为互导参数、W为晶体管M2的沟道宽度、L为晶体管M2的沟道长度、V_th2为晶体管M2的阈值电压值、I_D为晶体管M2的电流值。因此，相较于图1所示的公知级联功率放大器100，可以确实降低节点N1的直流电压值，使得晶体管M1仅承受较低的电压，而增进晶体管M1的可靠度。

此外，因为晶体管M2的栅极被偏压至小于供应电压V_DD的偏压值V_B1，因此，输出电压Vout的电压线性摆幅为(V_DD-V_B1-V_th2)，相较于图1所示的公知级联功率放大器100的输出电压Vout的电压线性摆幅V_th2，本发明的功率放大器200可以确实增加输出电压Vout的电压线性摆幅而改善功率放大器200的线性度。

再者，当晶体管M1因为节点N1电压降低而受到保护之后，在功率放大器200设计时可以增加晶体管M2的沟道宽度，使得在相同的电流消耗下，相较于公知级联功率放大器100具有更大的跨导值，进而改善晶体管M1的米勒效应且增加功率放大器100的整体增益。

此外，因为功率放大器200的输入信号Vin为一具有波包的信号，一般来说，输入信号Vin的强度在一定的范围之内，但有时候输入信号Vin的强度会忽然变的很大，如此一来，节点N1的瞬间电压(交流电压)也会被拉高，因此有可能会对晶体管M1造成伤害。为了解决上述因为输入信号Vin强度过大而伤害到晶体管M1的问题，图2所示的波幅检测器222会检测输入信号Vin的波幅强度以产生一波幅强度信号Ven，之后，第二偏压产生器224依据波幅强度信号Ven以产生一偏压值V_B2以使得晶体管M1的栅极被偏压至偏压值V_B2，其中波幅强度信号与偏压值V_B2为正相关，也即，输入信号Vin的强度越强，则偏压值V_B2越高。

当偏压值V_B2增加时，晶体管M1、M2的电流也会增加，因此，节点N1的直流电压值会进一步下降，如此一来，当输入信号Vin的强度瞬间增加而使得节点N1的交流电压强度增加时，检测电路200会产生较高的偏压值V_B2以降低节点N1的直流电压电平，以保护晶体管M1不会因为高电压而被破坏。至于当输入信号Vin的强度位于正常范围时，检测电路220会产生较低的偏压值V_B2以降低功率放大器200的功率消耗(此时节点N1的直流电压电平也会比较高)。

此外，因为晶体管M2的基极与源极彼此相连，因此可以避免功率放大器200在操作时造成漏极基极间接面的破坏。

图3与图4为第一偏压产生器210的两个实施方式，其中图3、图4所示的偏压产生器300、400用来将供应电压V_DD进行分压操作以产生偏压值V_B1，且偏压产生器300包含有电阻R₀～R_n以及开关SW₁～SW_n；偏压产生器400则包含有电阻R₀～R_n、开关SW₁～SW_n以及一放大器410。此外，在本发明的另一实施例中，偏压产生器300、400中的电阻R₀也可使用一电流源来替换，这些设计上的变化均应隶属于本发明的范畴。

请同时参考图2、图5，图5为依据本发明一实施例的控制一功率放大器的方法的流程图，需注意的是，若是有实质上相同的结果，本发明的控制功率放大器的方法并不以图5所示的流程顺序为限，参考图5，流程叙述如下：

步骤500：提供如图2所示的具有级联架构的晶体管M1、M2。

步骤502：产生一第一偏压值以使得晶体管M2的栅极被偏压至该第一偏压值，其中该第一偏压值小于一供应电压。

步骤504：检测一输入信号的一波幅强度以产生一波幅强度信号。

步骤506：依据该波幅强度信号以产生一第二偏压值以使得晶体管M1的栅极被偏压至该第二偏压值。

简要归纳本发明，在本发明的功率放大器200中，晶体管M2的栅极被偏压至小于供应电压V_DD的偏压值，且一检测电路依据放大器的输入信号的强度来决定晶体管M1的栅极的偏压值，如此一来，可以避免晶体管M1因为过高的电压而造成可靠度降低的问题，且功率放大器的线性度以及增益也可改善。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (8)

1.一种功率放大器，包含：

一第一晶体管，其具有一栅极、一第一电极以及一第二电极，其中，所述栅极耦接于所述功率放大器的一信号输入端点；

一第二晶体管，其具有一栅极、一第一电极以及一第二电极，其中，所述第二晶体管的第二电极连接于所述第一晶体管的第一电极，且所述第二晶体管的第一电极耦接于所述功率放大器的一信号输出端点；以及

一第一偏压产生器，耦接于所述第二晶体管，用来产生一第一偏压值以使得所述第二晶体管的栅极被偏压至所述第一偏压值，其中，所述第一偏压值小于所述功率放大器的一供应电压；

一检测电路，耦接于所述第一晶体管的栅极，用来检测所述功率放大器的所述信号输入端点所接收的一输入信号，以产生一第二偏压值以使得所述第一晶体管的栅极被偏压至所述第二偏压值，

其中，所述检测电路包含有：

一波幅检测器，用来检测所述输入信号的一波幅强度以产生一波幅强度信号；以及

一第二偏压产生器，用来依据所述波幅强度信号以产生所述第二偏压值。

2.根据权利要求1所述的功率放大器，其中，所述第二晶体管的一基极耦接于所述第二晶体管的所述第二电极。

3.根据权利要求1所述的功率放大器，其中，所述第一偏压产生器将所述供应电压进行分压操作以产生所述第一偏压值。

4.根据权利要求1所述的功率放大器，其中，所述波幅强度信号与所述第二偏压值为正相关。

5.根据权利要求1所述的功率放大器，其中，所述第一晶体管与所述第二晶体管具有一深阱。

6.一种控制一功率放大器的方法，包含：

提供一第一晶体管，其中，所述第一晶体管包含有一栅极、一第一电极以及一第二电极，且所述栅极耦接于所述功率放大器的一信号输入端点；

提供一第二晶体管，其中，所述第二晶体管包含有一栅极、一第一电极以及一第二电极，所述第二晶体管的第二电极连接于所述第一晶体管的第一电极，且所述第二晶体管的第一电极耦接于所述功率放大器的一信号输出端点；以及

产生一第一偏压值以使得所述第二晶体管的栅极被偏压至所述第一偏压值，其中，所述第一偏压值小于所述功率放大器的一供应电压；

检测所述功率放大器的所述信号输入端点所接收的一输入信号，以产生一第二偏压值以使得所述第一晶体管的栅极被偏压至所述第二偏压值，

其中，检测所述功率放大器的所述信号输入端点所接收的所述输入信号，以产生所述第二偏压值的步骤包含有：

检测所述输入信号的一波幅强度以产生一波幅强度信号；以及

依据所述波幅强度信号以产生所述第二偏压值。

7.根据权利要求6所述的方法，其中，所述第一偏压值小于所述第二晶体管的第一电极的电压值。

8.根据权利要求6所述的方法，其中，产生所述第一偏压值的步骤包含有：

将所述供应电压进行分压操作以产生所述第一偏压值。