CN104459359A - 一种vdmos器件低频噪声测量装置 - Google Patents

Abstract

本发明是一种VDMOS器件低频噪声测量装置，其特点是，包括VDMOS偏置电路、噪声匹配变压器、放大单元、负反馈网络、滤波单元、频谱分析仪依次串联；偏置电路激发待测器件VDMOS产生噪声，偏置电路输出端与变压器相连；噪声匹配变压器与放大单元相连降低放大单元的背景噪声，使其低于待测器件噪声的量级；放大单元外接负反馈网络，用来稳定放大器的放大增益，抑制环内噪声滤波单元与频谱分析仪相连，滤除额外的频率成分，得到待测的低频噪声。对低频噪声信号放大后，几乎不会改变原有的噪声信号固有的频谱带宽，具有结构简单，使用方便，测量准确等优点。

Description

一种VDMOS器件低频噪声测量装置

技术领域

本发明涉及的一种噪声测量装置，尤其涉及一种VDMOS器件低频噪声测量装置。

背景技术

随着半导体技术的发展与电力电子器件的更新换代，功率VDMOS器件广泛应于电子设备与变频调速系统等领域。VDMOS质量和可靠性关系到产品的使用寿命与使用者的人身安全。

近年来研究发现低频噪声是表征VDMOS质量和可靠性的一个重要敏感参数，因此对VDMOS器件低频噪声测量在评估器件可靠性的研究有着至关重要的意义。

传统的电路检测法是对VDMOS器件的可靠性表征参数的检测。即测量器件的导通电阻、漏电流、阈值电压、跨导等参数，根据这些参数的变化来判断其可靠性。其失效机理是：在偏置条件下，随着VDMOS栅级氧化层中电荷不断增加，沟道中载流子迁移率的变化，最终导致器件的导通电阻上升；二氧化硅表面、界面及氧化层内的电荷位移变化会造成VDMOS器件阈值电压漂移。然而对于这些电参数的变化的测试需要进行恒定电应力、高低温循环和功率循环试验等加速寿命试验方法，不仅测量时间长而且带有破坏性同时还会引入很大的噪声，并且只能对器件所在批次进行可靠性分析，对具体的器件无法给出精确的分析结果。

同时，传统的低频噪声测量装置为了获取可测量的噪声幅值，往往会提高放大器的放大增益，对待测噪声信号放大的同时，牺牲了待测噪声的部分带宽，这就会改变原有待测噪声固有频带宽度。因此这会对后期用频谱仪分析待测噪声，产生严重的干扰，也对评估器件可靠性带来了极大的影响。

发明内容

本发明的目的是，克服了现有技术对器件破环性的缺点，对低频噪声信号放大后，几乎不会改变原有的噪声信号固有的频谱带宽，结构简单，使用方便，测量准确的VDMOS器件低频噪声测量装置。

本发明的目的是由以下技术方案来实现的：一种VDMOS器件低频噪声电路测量装置，其特征在于：包括一种VDMOS偏置电路、噪声匹配变压器、放大单元、负反馈网络、滤波单元、频谱分析仪依次串联；所述的偏置电路，激发待测器件VDMOS产生噪声，偏置电路的输出端与变压器相连；所述的噪声匹配变压器与放大单元相连降低放大单元内的背景噪声，使其低于待测器件噪声的量级；所述的放大单元外接负反馈网络，用来稳定放大器的放大增益，抑制环内的噪声；所述的滤波单元与相连频谱分析仪相连，滤除额外的频率成分,得到所测的低频噪声。

所述装置中的器件均是低噪声器件，小于待测噪声的一个数量级。

所述VDMOS偏置电路具有极低的噪声，有良好的响应度以及较低的负载调整率，能为负载变化提供快速的响应。

所述的VDMOS器件偏置电路是一种直流偏置交流耦合技术，将其置于屏蔽罩中，并且，其输出端有一耦合电容。

所述的变压器为升压变压器的初级线圈匝数:次级线圈匝数＝1:n，并满足以下关系式： $n=\sqrt{\mathrm{En}/\mathrm{InZn}},$

其中En为运放的噪声电压，In为为运放的噪声电流，Zn为噪声源的内阻。

所述的变压器的初级损耗电阻远小于噪声信号源的电阻，初级与次级之间各有一相互绝缘的屏蔽层。

所述的负反馈网络是由JFET构成的负反馈系统，利用栅源电压来改变沟道电阻的大小，控制系统的反馈。

本发明的一种VDMOS器件低频噪声测量装置的优点体现在：

1)本发明装置所用设备简单、造价低廉、易行，不需要像现有测量那样具备严格的苛刻条件和繁琐的测量过程；

2)本发明装置所包括的VDMOS偏置电路，能够消除偏置电路自身带来的噪声干扰，不会对待测器件的噪声产生影响；

3)本发明装置内部反馈网络的设计，几乎不会改变原有噪声固有的频带宽度。避免了传统低频噪声放大电路通过牺牲待测噪声带宽，来换取高倍的增益；

4)本发明装置在对低频噪声器件进行测量时，不会影响器件的质量和寿命，装置中引入滤波单元，不会对待测的低频噪声带来较大的干扰。

5)其结构简单，使用方便，测量准确。

附图说明

附图1是一种VDMOS器件低频噪声测量装置的电路原理框图；

附图2是实施例1的一种VDMOS器件低频噪声测量装置的电路原理图；

附图3是实施例2的一种VDMOS器件低频噪声测量装置的电路原理图；

附图4是附图2和附图3中VDMOS偏置电路原理图。

具体实施方式

下面结合附图对本发明的一种VDMOS器件低频噪声测量装置做详细说明。

参照图1，一种VDMOS器件低频噪声电路测量装置，包括VDMOS偏置电路10、噪声匹配变压器23、放大单元20、负反馈网络27、滤波单元30、频谱分析仪依次串联。

采用上述装置进行测试的基本原理如下：

VDMOS偏置电路采取的是一种直流偏置交流耦合技术，将待测器件置于屏蔽罩中，在其输出端加入一耦合电容，并对其施加直流工作电压，由于耦合电容具有隔直流通交流的作用，所以该偏置电路能够出色的隔离直流分量，为后级放大待测噪声信号提供可能，避免了因后级放大饱和，而不能有效放大噪声信号。

由VDMOS偏置电路激发的低频噪声信号，例如N沟道VDMOS器件产生的低频噪声信号或者是P沟道VDMOS器件产生的低频噪声信号从输出端11、12输出的信号作为噪声匹配变压器23初级输入信号。经13、14进入噪声匹配变压器23后，变压器会按一定比例放大噪声的电压幅值，同时降低后端放大电路中背景噪声，放大后的待测噪声依次通过放大单元20中的共源—共基电路22、放大器26，抑制共模信号后，放大该噪声信号。放大器输出端50输出该待测噪声由52流入负反馈网络27后，得到幅度比较稳定的待测噪声电压信号，从输出端28输出的该信号直接经噪声滤波装置30滤除通频带以外的信号，即为要测量的噪声低频信号—NOISE OUT 49，经频谱仪分析出待测器件噪声信号频谱特性。

所述装置中的器件均是低噪声器件，小于待测噪声的一个数量级。

所述VDMOS偏置电路具有极低的噪声，有良好的响应度以及较低的负载调整率，能为负载变化提供快速的响应。

所述的VDMOS器件偏置电路是一种直流偏置交流耦合技术，将其置于屏蔽罩中，并且，其输出端有一耦合电容。

所述的变压器23为升压变压器的初级线圈匝数:次级线圈匝数＝1:n，并满足以下关系式： $n=\sqrt{\mathrm{En}/\mathrm{InZn}},$

其中En为运放的噪声电压，In为为运放的噪声电流，Zn为噪声源的内阻。

所述的变压器23的初级损耗电阻远小于噪声信号源的电阻，初级与次级之间各有一相互绝缘的屏蔽层。

所述的负反馈网络27是由JFET构成的负反馈系统，利用栅源电压来改变沟道电阻的大小，控制系统的反馈。

本发明的VDMOS器件低频噪声测量置于屏蔽罩中，并将各级的共同端直接接到直流电源的公共地端，实现一点接地。

所述的VDMOS器件偏置电路10是一种直流偏置交流耦合技术，将其置于屏蔽罩中，并且，其输出端有一耦合电容。

实施例1：参照图2，实施例1的VDMOS器件低频噪声测量装置，所述的VDMOS偏置电路是将VDMOS器件两端施加一直流工作电压，并在其输出端11、12添加耦合电容，消除直流分量对电路的影响。所述的噪声匹配变压器23作前端放大，其主要结构为一升压变压器TX1，输入端为初级低频噪声信号，变压器的输出端为次级噪声输出信号，通过设置初级与次级的变压比系数来确定前端放大器的放大倍数，本电路中为使噪声放大单元产生的背景噪声较小，可采取变压比为1：255匝数的变压器。

所述的放大单元是由共源共基电路22、电流源电路29以及运放电路26组成共源—共基差分放大电路，该电路采用双向输入到双向输出的结构。

前端放大后的噪声信号通过由JFET，J2A、J3B组成的共源—共基差分放大电路。该差分电路中J2A、J3B的两个栅极43、44作为TXI接收信号，经对管JFET组成的共源电路24后流向BJT，三极管Q1、Q2的两个发射极45、46，进入由三极管Q1、Q2组成的共基电路25，其中共基电路中的三极管Q1、Q2的两个基极共同节点32与电位器R12一端相连的同时，也与一端接地的电容C7相连，电阻R12的另一端则与电源VCC0相连起到分压的作用，共源—共基电路这种连接法一方面可以通过电位器R12调整BJT的三极管Q1、Q2的基极电位，从而使三极管Q1、Q2和J2A、J3B具有合适的工作状态，并达到该电路的最佳噪声性能，另一方面，电容C7能够滤除电位器的热噪声电压和电源VCC0的干扰电压。

为了给该共源共基电路提供合适的偏置电阻与偏置电压，可将共基电路中三极管Q1、Q2集电极分别接上拉电阻R3、R4，并为集电极提供反向偏置电压VCC0。由电阻R1、电容C1构成的去耦电路，来隔离VCC0电源的前后级的影响，这就有效的防止电路的自激，共源—共基电路的电流源电路29，它的三极管Q3的发射极与J2A、J3B的源极相连，三极管Q3的基极与电阻R15和电容C8并联后的一端相连于节点33，33节点再与电阻R13相连后接地。同时三极管Q3的集电极与电阻R14串联后与电容R15和电容C8并联后的另一端相连与节点36，最后由VCC1为其提供反向电压。

待测VDMOS噪声信号流出共源—共基电路后，由三极管Q1、Q2集电极上的节点30、31电势差作为放大电路的输入信号，其中30接放大器U4的反向端48，31接放大器U4的同向端47，放大器的工作电压由VEE0与VEE1提供，电容C2、C3和C5、C6分别为VEE0与VEE1的旁路电容，钽电容C2与C5用来防止电源VEE0、VEE1对运放低频干扰，独石电容C3与C6防止高频干扰。同时信号经过放大器后的的电压增益可由放大器之间的电位器R11来调节，若电位器的最大电阻为100欧，则它可使电压增益在1到500倍范围内波动。同时低噪声运放INA114(图中U4)，它的单位增益即宽带增益乘积在一定的频率范围内几乎为定值，在输出端为了获得一定大的放大倍数，若不能合理的调节电位器R11的阻值就有可能以牺牲噪声信号频带的带宽为代价，来换取高倍的增益，这就会改变原有的噪声信号固有的频谱，对后期用频谱仪分析VDMOS器件噪声带来极大的影响。

因此在放大VDMOS电路噪声信号的同时就应该使其通过一个可控增益的负反馈网络27，该负反馈网络是在当JFET漏源的电压VDS较小时，通过栅源电压VGS来有效的控制沟道电阻的大小，如VGS由零向负值增大时，沟道电阻会增大，所以可用JFET来稳幅。本稳幅电路是由电阻R2、R5和JFET J1组成反馈体系，正常工作时，放大器输出端50的待测噪声信号先通过二极管进行整流，电阻R6、电容C4滤波后，通过电阻R6、R7、R9为J1提供栅极电压，当输出端50的电压幅值过大时，栅源电压VGS为负值，电阻RDS会自动增大，负反馈得到加强。同理当输出端11的电压幅值减小时，负反馈得到了削弱。因此该稳幅电路能使得输出端50幅度趋于稳定范围。

待测的噪声信号通过反馈网络与放大单元后，输出端50信号由节点28流向滤波单元，该滤波单元是由二阶低通滤波电路以及具有极低噪声的集成运放器OP17、放大器U8、U10级联而成的四阶低通巴特沃斯滤波器30，为了减小偏置电流对运放的影响，可设置电阻R20、R23和R21、R24使50同向端与反向端对地的直流电阻基本相等，待测噪声经过30后就会滤除放大单元本身带来的高频噪声信号。最后滤波单元输出端39的信号NOISE OUT即为滤波后的待测噪声信号，经频谱分析仪测量所得的噪声功率谱密度。

实施例2，参照图3，实施例2的VDMOS器件低频噪声测量装置与实施例1基本相同，其不同的是，实施例2的VDMOS器件低频噪声测量装置是将VDMOS电路单元10等效为电流源，并对10输出端的噪声电流进行放大，其中VDMOS器件的噪声电流与电源V1分别作为11放大单元中对管J2A-J3B两端的输入信号，噪声电流的11端则作为J1中的源极接入电路，组成级间电压并联负反馈互阻放大电路，并将输入噪声电流Noise Input current放大后转换为输出端50的电压，该互阻放大电路能够稳定互阻的增益，并抑制反馈环内的噪声，改善环内噪声的信噪比。

参照图4，实施例1和2的VDMOS偏置电路相同，图中：低压差线性稳压器LDO与电容C1、C2、电阻R2、R3、电源V2为偏置电路提供恒定的电压源，VDMOS偏置电路电路中的电压源是由蓄电池供电的电源V2为20v，为了保证电源V2输出恒定电压，提供良好负载能力，并对电压源实现有源噪声滤波，消除电源产生的交流噪声。应当在电池组输出端接入低压差线性稳压器LDO，而LDO的功率较低，并且由于低压差线性稳压器的输出电压与输入电压接近，故在蓄电池接近放电完毕时，仍可保证输出电压稳定。图中：低噪声超精密运算放大器OP177与电阻R1、R5、R7构成HOWLAND电流源模型，其中，低噪声超精密运算放大器OP177与反馈电阻R7构成反馈回路实现负载R5两端的输出电流稳定。本待测器件VDMOS是以IRF840为例，其两端的偏置电压由图中15个串联的二极管组提供，以保证VDMOS能够工作在最佳状态。这样设计的VDMOS偏置电路一方面由于LDO的作用使得其负载能力增强，具有良好的响应度。另一方面由于二极管的导通电阻极小，偏置点BIAS左边的电流源IREF又具有高阻抗，因此噪声电流流过二极管在待测器件VDMOS的产生的噪声电压也就会极小，这就抑制了电流源IREF和蓄电池V2输出的噪声，这样，偏置电路输出的噪声可以近似的认为是由待测器件在激励下产生的噪声，消除了因偏置电路本身产生的噪声干扰。

本发明所给出的具体实施方式仅为有限的实施例，并非是对本发明的限定，本领域技术人员不经过创造性劳动的简单复制和改进，仍属于本发明权利要求所保护的范围。本发明可以使用多种不同的配置电路来实现，最重要的是，无论使用何种电路都应该设置负反馈网络，来提高输出电压的稳定性，减小频带内待测噪声信号的损失，并将放大电路自身噪声降为最低，同时器件的偏置电路自身噪声也应尽可能最低，在测量时须将放大电路以及测量装置中的各个电路单元分别用屏蔽罩屏蔽起来，并将各级的共同端直接接到直流电源的公共地端，如果实施例1还应将放大电路中的变压器一次侧与二次侧之间加屏蔽罩处理防止电磁干扰。

Claims (7)

1.一种VDMOS器件低频噪声电路测量装置，其特征在于：包括一种VDMOS偏置电路、噪声匹配变压器、放大单元、负反馈网络、滤波单元、频谱分析仪依次串联；所述的偏置电路激发待测器件VDMOS产生噪声，偏置电路的输出端与变压器相连；所述的噪声匹配变压器与放大单元相连降低放大单元内的背景噪声，使其低于待测器件噪声的量级；所述的放大单元外接负反馈网络，用来稳定放大器的放大增益，抑制环内的噪声；所述的滤波单元与相连频谱分析仪相连，滤除额外的频率成分,得到所测的低频噪声。

2.根据权利要求1所述的一种VDMOS器件低频噪声测量装置，其特征在于，所述装置中的器件均是低噪声器件，小于待测噪声的一个数量级。

3.根据权利要求1所述的一种VDMOS器件低频噪声测量装置，其特征在于，所述VDMOS偏置电路具有极低的噪声，有良好的响应度以及较低的负载调整率，能为负载变化提供快速的响应。

4.根据权利要求1或3所述的一种VDMOS器件低频噪声测量装置，其特征在于，所述的VDMOS器件偏置电路是一种直流偏置交流耦合技术，将其置于屏蔽罩中，并且，其输出端有一耦合电容。

5.根据权利要求1所述的一种VDMOS器件低频噪声测量装置，其特征在于，所述的变压器为升压变压器的初级线圈匝数:次级线圈匝数＝1:n，并满足以下关系式： $n=\sqrt{\mathrm{En}/\mathrm{InZn}},$

其中En为运放的噪声电压，In为为运放的噪声电流，Zn为噪声源的内阻。

6.根据权利要求5所述的一种VDMOS器件低频噪声测量装置，其特征在于，所述的变压器的初级损耗电阻远小于噪声信号源的电阻，初级与次级之间各有一相互绝缘的屏蔽层。

7.根据权利要求1所述的一种VDMOS器件低频噪声测量装置，其特征在于，所述的负反馈网络是由JFET构成的负反馈系统，利用栅源电压来改变沟道电阻的大小，控制系统的反馈。