TWI435541B - 功率放大器及控制功率放大器的方法 - Google Patents

功率放大器及控制功率放大器的方法 Download PDF

Info

Publication number
TWI435541B
TWI435541B TW099130163A TW99130163A TWI435541B TW I435541 B TWI435541 B TW I435541B TW 099130163 A TW099130163 A TW 099130163A TW 99130163 A TW99130163 A TW 99130163A TW I435541 B TWI435541 B TW I435541B
Authority
TW
Taiwan
Prior art keywords
transistor
power amplifier
electrode
gate
bias
Prior art date
Application number
TW099130163A
Other languages
English (en)
Other versions
TW201212529A (en
Inventor
Po Chih Wang
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW099130163A priority Critical patent/TWI435541B/zh
Priority to US13/226,467 priority patent/US8519797B2/en
Publication of TW201212529A publication Critical patent/TW201212529A/zh
Application granted granted Critical
Publication of TWI435541B publication Critical patent/TWI435541B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal

Description

功率放大器及控制功率放大器的方法
本發明係有關於一種功率放大器，尤指一種疊接功率放大器(cascode amplifier)以及控制疊接功率放大器的方法。
由於在不同的通訊系統中具有不同調變訊號的方式，因此所需要的功率發射器的規格亦不相同，近年來由於無線網路802.11a、802.11b、802.11g所使用的正交分頻多工(Orthogonal Frequency Division Multiplexing,OFDM)調變訊號具有高的峰值因數(Peak-to-Average Power Ratio,PAPR)，故需要高線性度的功率放大器。此外，高峰值因數的訊號亦會對功率放大器中的電晶體造成熱載子效應以及氧化層崩潰等傷害，因而降低電晶體的生命週期並造成電晶體元件的永久破壞，因此，一般均會使用疊接結構(cascode)來實現功率放大器，以降低電壓對電晶體元件的傷害。
請參考第1圖，第1圖為習知疊接功率放大器100的示意圖。如第1圖所示，疊接功率放大器100係用來放大一輸入訊號Vin並輸出一輸出訊號Vout，且包含有電晶體M1、M2、一作為負載的電感L以及一電容C，其中為了確保電晶體M1、M2會操作於飽和區，一般而言電晶體M2的閘極會連接至供應電壓VDD 。此外，電晶體M1通常為一核心元件(core device)以使得疊接功率放大器100具有較佳的高頻響應，且電晶體M2通常為一輸出/輸入元件(I/O device)以承受較高的輸出電壓Vout。然而，因為核心元件能夠承受的直流電壓比較小(例如1.2V)，因此，當疊接功率放大器100具有較大的供應電壓VDD 時，可能會使得電晶體M1的汲極(亦即第1圖所示之節點N1)電壓超過電晶體M1的容忍電壓值(例如1.2V)，造成電晶體M1的閘極汲極間電容Cgd以及汲極源極間電容Cds發生損毀而影響到電晶體M1的可靠度。
此外，為了解決上述節點N1的電壓過高而影響到電晶體M1可靠度的問題，一般作法是縮減電晶體M2的通道寬度(width)以降低節點N1的電壓，然而，縮減電晶體M2的通道寬度亦會造成電晶體M2的轉導(transconductance)降低，如此一來，便會加重電晶體M1的米勒效應(miller effect)，而降低疊接功率放大器100的增益。
此外，因為電晶體M2的閘極係連接至供應電壓VDD ，因此，疊接功率放大器100會限制其輸出電壓Vout的電壓擺幅要小於電晶體M2的臨界電壓(threshold voltage)Vth2 ，當輸出電壓Vout的電壓擺幅大於臨界電壓Vth2 時，電晶體M2的操作會進入三級管區(triode region)而造成輸出電壓Vout的失真。再者，電晶體M2的基極連接到接地電壓GND亦可能使功率放大器100操作時造成汲極基極接面的破壞。
因此，本發明的目的之一在於提供一功率放大器以及控制功率放大器的方法，使得功率放大器於操作時具有較高的線性度，且其中的電晶體亦具有較高的可靠度，以解決上述的問題。
依據本發明之一實施例，一功率放大器包含有一第一電晶體、一第二電晶體以及一偏壓產生器，其中該第一電晶體具有一閘極、一第一電極以及一第二電極，且該閘極係耦接於該功率放大器之一訊號輸入端點；該第二電晶體具有一閘極、一第一電極以及一第二電極，且該第二電晶體之該第二電極係連接於該第一電晶體之該第一電極，且該第二電晶體之該第一電極係耦接於該功率放大器之一訊號輸出端點。該偏壓產生器係耦接於該第二電晶體，用來產生一偏壓值以使得該第二電晶體之該閘極被偏壓至該偏壓值，其中該偏壓值係小於該功率放大器之一供應電壓。
依據本發明之另一實施例，一控制一功率放大器的方法包含有：提供一第一電晶體，其中該第一電晶體包含有一閘極、一第一電極以及一第二電極，且該閘極係耦接於該功率放大器之一訊號輸入端點；提供一第二電晶體，其中該第二電晶體包含有一閘極、一第一電極以及一第二電極，該第二電晶體之該第二電極係連接於該第一電晶體之該第一電極，且該第二電晶體之該第一電極係耦接於該功率放大器之一訊號輸出端點；以及產生一偏壓值以使得該第二電晶體之該閘極被偏壓至該偏壓值，其中該偏壓值係小於該功率放大器之一供應電壓。
請參考第2圖，第2圖為依據本發明一實施例之功率放大器200的示意圖。如第2圖所示，功率放大器200係用來放大自輸入訊號端點Nin所輸入之一輸入訊號Vin，並於一訊號輸出端點Nout產生一輸出訊號Vout，且包含有一第一偏壓產生器210、一偵測電路220、一匹配電路230、電晶體M1以及M2、一電阻R以及一電容C，其中偵測電路220包含有一波幅偵測器222以及一第二偏壓產生器224。第一偏壓產生器210係用來產生一偏壓值VB1 以使得電晶體M2之閘極被偏壓至偏壓值VB1 ，其中偏壓值VB1 係小於供應電壓VDD ；偵測電路220係用來產生一偏壓值VB2 以使得電晶體M1之閘極被偏壓至偏壓值VB2 。此外，透過先進製程中深井(Deep-Well)的技術，可將電晶體M1與電晶體M2設計為具有將深井(Deep-Well)的元件，再將電晶體M2的基極與源極係彼此相連接，更可改善汲極至基極的介面崩潰漏電流(junction break down leakage)的問題發生。
此外，於本發明之一實施例中電晶體M1可以為一核心元件(core device)以使得功率放大器200具有較佳的高頻響應，且電晶體M2可以為一輸出/輸入元件(I/O device)以承受較高的輸出電壓Vout。
此外，於本發明之另一實施例中，偏壓值VB1 可以設計為小於電晶體M2之汲極的電壓值。
在功率放大器200的操作上，因為電晶體M2之閘極被偏壓至偏壓值VB1 ，因此，節點N1(亦即電晶體M1的汲極或是電晶體M2的源極)的電壓值VN1 為：
其中kn為互導參數、W為電晶體M2之通道寬度、L為電晶體M2之通道長度、Vth2 為電晶體M2之臨界電壓值、ID 為電晶體M2的電流值。因此，相較於第1圖所示之習知疊接功率放大器100，可以確實降低節點N1的直流電壓值，使得電晶體M1僅承受較低的電壓，而增進電晶體M1的可靠度。
此外，因為電晶體M2之閘極被偏壓至小於供應電壓VDD 的偏壓值VB1 ，因此，輸出電壓Vout的電壓線性擺幅為(VDD -VB1 -Vth2 )，相較於第1圖所示之習知疊接功率放大器100之輸出電壓Vout的電壓線性擺幅Vth2 ，本發明之功率放大器200可以確實增加輸出電壓Vout的電壓線性擺幅而改善功率放大器200的線性度。
再者，當電晶體M1因為節點N1電壓降低而受到保護之後，在功率放大器200設計時可以增加電晶體M2的通道寬度，使得在相同的電流消耗下，相較於習知疊接功率放大器100具有更大的轉導值，進而改善電晶體M1的米勒效應且增加功率放大器100的整體增益。
此外，因為功率放大器200的輸入訊號Vin係為一具有波包的訊號，一般來說，輸入訊號Vin的強度係在一定的範圍之內，但有時候輸入訊號Vin的強度會忽然變的很大，如此一來，節點N1的瞬間電壓(交流電壓)也會被拉高，因此有可能會對電晶體M1造成傷害。為了解決上述因為輸入訊號Vin強度過大而傷害到電晶體M1的問題，第2圖所示之波幅偵測器222會偵測輸入訊號Vin的波幅強度以產生一波幅強度訊號Ven，之後，第二偏壓產生器224依據波幅強度訊號Ven以產生一偏壓值VB2 以使得電晶體M1之閘極被偏壓至偏壓值VB2 ，其中波幅強度訊號與偏壓值VB2 係為正相關，亦即，輸入訊號Vin的強度越強，則偏壓值VB2 越高。
當偏壓值VB2 增加時，電晶體M1、M2的電流也會增加，因此，節點N1的直流電壓值會進一步下降，如此一來，當輸入訊號Vin的強度瞬間增加而使得節點N1的交流電壓強度增加時，偵測電路200會產生較高的偏壓值VB2 以降低節點N1的直流電壓準位，以保護電晶體M1不會因為高電壓而被破壞。至於當輸入訊號Vin的強度位於正常範圍時，偵測電路220會產生較低的偏壓值VB2 以降低功率放大器200的功率消耗(此時節點N1的直流電壓準位也會比較高)。
此外，因為電晶體M2的基極與源極係彼此相連，因此可以避免功率放大器200在操作時造成汲極基極間接面的破壞。
第3圖與第4圖為第一偏壓產生器210的兩個實施方式，其中第3、4圖所示之偏壓產生器300、400係用來將供應電壓VDD 進行分壓操作以產生偏壓值VB1 ，且偏壓產生器300包含有電阻R0 ~Rn 以及開關SW1 ~SWn ；偏壓產生器400則包含有電阻R0 ~Rn 、開關SW1 ~SWn 以及一放大器410。此外，於本發明之另一實施例中，偏壓產生器300、400中的電阻R0 亦可使用一電流源來替換，這些設計上的變化均應隸屬於本發明的範疇。
請同時參考第2、5圖，第5圖為依據本發明一實施例之控制一功率放大器之方法的流程圖，需注意的是，若是有實質上相同的結果，本發明之控制功率放大器的方法並不以第5圖所示之流程順序為限，參考第5圖，流程敘述如下：
步驟500：提供如第2圖所示之具有疊接架構的電晶體M1、M2。
步驟502：產生一第一偏壓值以使得電晶體M2之閘極被偏壓至該第一偏壓值，其中該第一偏壓值係小於一供應電壓。
步驟504：偵測一輸入訊號之一波幅強度以產生一波幅強度訊號。
步驟506：依據該波幅強度訊號以產生一第二偏壓值以使得電晶體M1之閘極被偏壓至該第二偏壓值。
簡要歸納本發明，於本發明之功率放大器200中，電晶體M2的閘極被偏壓至小於供應電壓VDD 的偏壓值，且一偵測電路依據放大器之輸入訊號的強度來決定電晶體M1之閘極的偏壓值，如此一來，可以避免電晶體M1因為過高的電壓而造成可靠度降低的問題，且功率放大器的線性度以及增益亦可改善。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．疊接功率放大器
200．．．功率放大器
410．．．放大器
210．．．第一偏壓產生器
220．．．偵測電路
222．．．波幅偵測器
224．．．第二偏壓產生器
230．．．匹配電路
M1、M2．．．電晶體
Nin．．．訊號輸入端點
Nout．．．訊號輸出端點
R、R0~Rn．．．電阻
C．．．電容
L．．．電感
SW1~SWn．．．開關
第1圖為習知疊接功率放大器的示意圖。
第2圖為依據本發明一實施例之功率放大器的示意圖。
第3圖為依據本發明一實施例之第一偏壓產生器的示意圖。
第4圖為依據本發明另一實施例之第一偏壓產生器的示意圖。
第5圖為依據本發明一實施例之控制一功率放大器之方法的流程圖。
200．．．功率放大器
210．．．第一偏壓產生器
220．．．偵測電路
222．．．波幅偵測器
224．．．第二偏壓產生器
230．．．匹配電路
M1、M2．．．電晶體
Nin．．．訊號輸入端點
Nout．．．訊號輸出端點
R．．．電阻
C．．．電容

Claims (8)

  1. 一種功率放大器，包含：一第一電晶體，其具有一閘極、一第一電極以及一第二電極，其中該閘極係耦接於該功率放大器之一訊號輸入端點；一第二電晶體，其具有一閘極、一第一電極以及一第二電極，其中該第二電晶體之該第二電極係連接於該第一電晶體之該第一電極，且該第二電晶體之該第一電極係耦接於該功率放大器之一訊號輸出端點；一第一偏壓產生器，耦接於該第二電晶體，用來產生一第一偏壓值以使得該第二電晶體之該閘極被偏壓至該第一偏壓值，其中該第一偏壓值係小於該功率放大器之一供應電壓；一波幅偵測器，用來偵測該功率放大器之該訊號輸入端點所接收之一輸入訊號之一波幅強度以產生一波幅強度訊號；以及一第二偏壓產生器，用來依據該波幅強度訊號以產生該第二偏壓值以使得該第一電晶體之該閘極被偏壓至該第二偏壓值；其中該波幅強度訊號與該第二偏壓值係為正相關。
  2. 如申請專利範圍第1項所述之功率放大器，其中該第二電晶體之一基極耦接於該第二電極。
  3. 如申請專利範圍第1項所述之功率放大器，其中該第一偏壓產生器將該供應電壓進行分壓操作以產生該第一偏壓值。
  4. 如申請專利範圍第1項所述之功率放大器，其中該第一電晶體與該第二電晶體具有一深井(Deep-Well)。
  5. 一種控制一功率放大器的方法，包含：提供一第一電晶體，其中該第一電晶體包含有一閘極、一第一電極以及一第二電極，且該閘極係耦接於該功率放大器之一訊號輸入端點；提供一第二電晶體，其中該第二電晶體包含有一閘極、一第一電極以及一第二電極，該第二電晶體之該第二電極係連接於該第一電晶體之該第一電極，且該第二電晶體之該第一電極係耦接於該功率放大器之一訊號輸出端點；產生一第一偏壓值以使得該第二電晶體之該閘極被偏壓至該第一偏壓值，其中該第一偏壓值係小於該功率放大器之一供應電壓；偵測該功率放大器之該訊號輸入端點所接收之一輸入訊號之一波幅強度以產生一波幅強度訊號；以及依據該波幅強度訊號以產生該第二偏壓值以使得該第一電晶體之該閘極被偏壓至該第二偏壓值；其中該波幅強度訊號與該第二偏壓值係為正相關。
  6. 如申請專利範圍第5項所述之方法，其中該第一偏壓值係小於該第二電晶體之該第一電極的電壓值。
  7. 如申請專利範圍第5項所述之方法，其中產生該第一偏壓值的步驟包含有：將該供應電壓進行分壓操作以產生該第一偏壓值。
  8. 一種功率放大器，包含：一第一電晶體，其具有一閘極、一第一電極以及一第二電極，其中該閘極係耦接於該功率放大器之一訊號輸入端點；一第二電晶體，其具有一閘極、一第一電極以及一第二電極，其中該第二電晶體之該第二電極係連接於該第一電晶體之該第一電極，且該第二電晶體之該第一電極係耦接於該功率放大器之一訊號輸出端點；以及一第一偏壓產生器，耦接於該第二電晶體，用來產生一第一偏壓值以使得該第二電晶體之該閘極被偏壓至該第一偏壓值，其中該第一偏壓值係小於該功率放大器之一供應電壓；其中該第二電晶體之一基極耦接於該第二電極。
TW099130163A 2010-09-07 2010-09-07 功率放大器及控制功率放大器的方法 TWI435541B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099130163A TWI435541B (zh) 2010-09-07 2010-09-07 功率放大器及控制功率放大器的方法
US13/226,467 US8519797B2 (en) 2010-09-07 2011-09-06 Power amplifier and method for controlling power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099130163A TWI435541B (zh) 2010-09-07 2010-09-07 功率放大器及控制功率放大器的方法

Publications (2)

Publication Number Publication Date
TW201212529A TW201212529A (en) 2012-03-16
TWI435541B true TWI435541B (zh) 2014-04-21

Family

ID=45770264

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130163A TWI435541B (zh) 2010-09-07 2010-09-07 功率放大器及控制功率放大器的方法

Country Status (2)

Country Link
US (1) US8519797B2 (zh)
TW (1) TWI435541B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786745B2 (ja) * 2012-02-09 2015-09-30 三菱電機株式会社 電力増幅器
US20140266448A1 (en) * 2013-03-14 2014-09-18 Qualcomm Incorporated Adapative power amplifier
EP2782245A1 (en) * 2013-03-20 2014-09-24 ST-Ericsson SA Amplifier topology for envelope tracking
CN105471446A (zh) * 2014-09-04 2016-04-06 中兴通讯股份有限公司 功放处理方法及装置
AU2016307964B2 (en) * 2015-08-14 2020-07-16 Viasat, Inc. Digital dynamic bias circuit
JP6641522B2 (ja) * 2017-02-22 2020-02-05 三菱電機株式会社 高周波増幅器
KR102454810B1 (ko) * 2017-05-26 2022-10-13 삼성전기주식회사 옵셋 제거 기능을 갖는 엔벨로프-추적 전류 바이어스 회로
KR102585868B1 (ko) * 2018-07-10 2023-10-05 삼성전기주식회사 캐스코드 구조의 증폭 장치
KR102602350B1 (ko) * 2020-05-12 2023-11-17 한국전자통신연구원 구동 증폭 장치
TWI826271B (zh) * 2023-02-21 2023-12-11 瑞昱半導體股份有限公司 偏壓產生電路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504433B1 (en) 2000-09-15 2003-01-07 Atheros Communications, Inc. CMOS transceiver having an integrated power amplifier
US6636119B2 (en) * 2000-12-21 2003-10-21 Koninklijke Philips Electronics N.V. Compact cascode radio frequency CMOS power amplifier
JP2002344266A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 可変利得増幅器
US6590456B2 (en) * 2001-07-17 2003-07-08 Analog Devices, Inc. Active cascode amplifier with an amplitude limiter
JP2003243938A (ja) * 2002-02-15 2003-08-29 Mitsubishi Electric Corp 半導体装置
US6784740B1 (en) * 2002-12-20 2004-08-31 Atheros Communications, Inc. Power amplifier
US6822518B1 (en) * 2003-04-29 2004-11-23 Realtek Semiconductor Corp. Low noise amplifier
US7071785B2 (en) 2003-10-22 2006-07-04 Broadcom Corporation Use of a thick oxide device as a cascode for a thin oxide transcoductance device in MOSFET technology and its application to a power amplifier design

Also Published As

Publication number Publication date
US8519797B2 (en) 2013-08-27
US20120056678A1 (en) 2012-03-08
TW201212529A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
TWI435541B (zh) 功率放大器及控制功率放大器的方法
KR101101691B1 (ko) 전력 증폭기
JP6571071B2 (ja) 可変ブースト電源電圧を用いたエンベロープトラッカー
JPWO2009125555A1 (ja) 高周波増幅器
TW200731660A (en) Radio frequency power amplifier circuit
CN102075148A (zh) 射频功率放大器过温保护电路
US20100026392A1 (en) Method and apparatus for output amplifier protection
CN103201951B (zh) 偏置控制电路
JP2009232368A (ja) 増幅装置及び増幅器故障検出方法
TWI458256B (zh) 基極偏壓控制裝置及放大器
JP2007202145A (ja) デプレッションモードトランジスタのための電力増幅器バイアス保護
US8067986B2 (en) Closed loop surge protection technique for differential amplifiers
US20150222237A1 (en) Amplifier with reduced idle power loss using single-ended loops
US9467098B2 (en) Slew rate control boost circuits and methods
WO2021184701A1 (zh) 一种功率放大器的过压保护及增益自举电路
CN106026940B (zh) 一种跨阻放大器的直流偏置电路
CN102904534B (zh) 功率放大器及控制功率放大器的方法
US9837964B2 (en) Amplifier system and device
JPWO2008136124A1 (ja) 増幅器
CN105048978B (zh) 放大器输入保护的装置和方法
WO2006033303A1 (ja) Ｅｅｒ高周波増幅器
US7262668B2 (en) Semiconductor amplifier
US20150145606A1 (en) Power amplifier
JP2012029186A (ja) 電源回路
KR20080098881A (ko) 캐스코드 구조의 증폭회로