JP4182313B2 - 二次電池の保護方法及び保護回路 - Google Patents
二次電池の保護方法及び保護回路 Download PDFInfo
- Publication number
- JP4182313B2 JP4182313B2 JP37467899A JP37467899A JP4182313B2 JP 4182313 B2 JP4182313 B2 JP 4182313B2 JP 37467899 A JP37467899 A JP 37467899A JP 37467899 A JP37467899 A JP 37467899A JP 4182313 B2 JP4182313 B2 JP 4182313B2
- Authority
- JP
- Japan
- Prior art keywords
- secondary battery
- voltage
- turned
- discharge control
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、リチウムイオン電池のような、充電可能な電池（二次電池）を備えた電池ユニットに用いられる二次電池の保護回路に関し、特に、過放電防止機構と過電流防止機構とを備えた二次電池の保護回路に関する。
【０００２】
【従来の技術】
充電可能な電池（二次電池）のうち、特にリチウムイオン電池は、過放電、過充電に弱いため、過放電状態、過充電状態を検出して、過放電状態及び過充電状態から二次電池を保護するための保護回路が不可欠である。すなわち、保護回路は、過放電防止機構と過充電防止機構とを備えている。尚、この保護回路には、二次電池の放電中における過電流状態をも検出して、過電流状態から二次電池を保護しているものもある。この場合、保護回路は、過放電防止機構と過充電防止機構と過電流防止機構とを備えている。以下では、先ず、過放電防止機構と過充電防止機構とを備えた、二次電池の保護回路について説明する。
【０００３】
このような二次電池の保護回路は、例えば、特許第２８７２３６５号公報（以下、「先行技術文献」と呼ぶ。）に「充電式の電源回路」として開示されている。以下では、この先行技術文献の記載に基づいて、従来の二次電池の保護回路について説明する。
【０００４】
図３を参照して、従来の保護回路２００’を備えた電池ユニット１００’について説明する。電池ユニット１００’は電池パックとも呼ばれ、正極端子１０１と負極端子１０２とを持つ。正極端子１０１及び負極端子１０２は外部接続端子とも呼ばれる。正極端子１０１と負極端子１０２との間には、負荷（図示せず）または充電器（図示せす）が接続される。
【０００５】
図示の電池ユニット１００’は、少なくとも１個のリチウムイオン電池（単位電池）３０１を含む二次電池３００を有する。二次電池３００はバッテリ電圧（電池電圧）Ｖccを発生している。この二次電池３００には保護回路２００’が並列に接続されている。保護回路２００’は、過放電防止機構（後で図面を参照して詳述する）と、過充電防止機構と、過電流防止機構（後で図面を参照して詳述する）とを持つ。
【０００６】
保護回路２００’の過放電防止機構には、過放電検出しきい値電圧Ｖth(od)が設定されている。すなわち、過放電防止機構は、放電中に、バッテリ電圧Ｖccと過放電検出しきい値電圧Ｖth(od)とを比較し、バッテリ電圧Ｖccが過放電検出しきい値電圧Ｖth(od)よりも低くなると「過放電」と判定して、論理ローレベルの過放電検出信号を出力する。一方、放電中に、バッテリ電圧Ｖccが、過放電検出しきい値電圧Ｖth(od)に過放電用ヒステリシス電圧Ｖhy(od)を加えて得られる過放電復帰電圧（Ｖth(od)＋Ｖhy(od)）よりも高くなると、過放電防止機構は論理ハイレベルの過放電保護解除信号を出力する。
【０００７】
同様に、保護回路２００’の過充電防止機構には、過充電検出しきい値電圧Ｖth(oc)が設定されている。すなわち、過充電防止機構は、充電中に、バッテリ電圧Ｖccと過充電検出しきい値電圧Ｖth(oc)とを比較し、バッテリ電圧Ｖccが過充電検出しきい値電圧Ｖth(oc)よりも高くなると過充電と判定して、論理ローレベルの過充電検出信号を出力する。一方、充電中に、バッテリ電圧Ｖccが、過充電検出しきい値電圧Ｖth(oc)から過充電用ヒステリシス電圧Ｖhy(oc)を引いて得られる過充電復帰電圧（Ｖth(oc)−Ｖhy(oc)）よりも低くなると、過充電防止機構は論理ハイレベルの過充電保護解除信号を出力する。
【０００８】
保護回路２００’の過電流防止機構については後で図面を参照して詳述する。
【０００９】
尚、二次電池３００の陰極（−極）と負極端子１０２との間には、第１及び第２の電界効果トランジスタＦＥＴ１及びＦＥＴ２が直列接続されている。第１の電界効果トランジスタＦＥＴ１は放電制御ＦＥＴまたは放電制御スイッチと呼ばれ、第２の電界効果トランジスタＦＥＴ２は充電制御ＦＥＴまたは充電制御スイッチと呼ばれる。
【００１０】
第１の電界効果トランジスタＦＥＴ１のゲートに過放電防止機構から論理ローレベルの過放電検出信号が供給されると、第１の電界効果トランジスタＦＥＴ１はオフする。一方、第１の電界効果トランジスタＦＥＴ１のゲートに過放電防止機構から論理ハイレベルの過放電保護解除信号が供給されると、第１の電界効果トランジスタＦＥＴ１はオンする。同様に、第２の電界効果トランジスタＦＥＴ２のゲートに過充電防止機構から論理ローレベルの過充電検出信号が供給されると、第２の電界効果トランジスタＦＥＴ２はオフする。第２の電界効果トランジスタＦＥＴ２のゲートに過充電防止機構から論理ハイレベルの過充電保護解除信号が供給されると、第２の電界効果トランジスタＦＥＴ２はオンする。
【００１１】
上記先行技術文献に記載されているように、第１の電界効果トランジスタＦＥＴ１は寄生ダイオードＤp1を持ち、その順方向が二次電池３００の充電方向になるように接続されている。また、第２の電界効果トランジスタＦＥＴ２は、寄生ダイオードＤp2を持ち、その順方向が二次電池３００の放電方向になるように接続されている。尚、寄生ダイオードＤp1およびＤp2はボディダイオードとも呼ばれる。
【００１２】
次に、図４をも参照して、図３に示した電池ユニット（電池パック）１００’の動作について説明する。最初に放電時の動作について説明し、後で充電時の動作について説明する。
【００１３】
放電時には、正極端子１０１と負極端子１０２との間に負荷（図示せず）が接続される。二次電池３００が放電していくと、図４の点線で示すように、そのバッテリ電圧Ｖccは徐々に低下していく。そして、バッテリ電圧Ｖccが過放電検出しきい値電圧Ｖth(od)よりも低くなると、過放電防止機構は論理ローレベルの過放電検出信号を出力する。この過放電検出信号に応答して、第１の電界効果トランジスタＦＥＴ１はオフし、これにより過放電が防止される。
【００１４】
過放電であることが何らかの報知手段によりユーザに知らされると、ユーザは外部接続端子１０１、１０２間から負荷を取り外し、その代りに外部接続端子１０１、１０２間に充電器（図示せず）を接続する。これにより、二次電池３００の充電が開始される。このとき、第１の電界効果トランジスタＦＥＴ１では、その寄生ダイオードＤp1を介して充電電流が流れる。そして、二次電池３００のバッテリ電圧Ｖccが、過放電検出しきい値電圧Ｖth(od)よりも高くなると、過放電防止機構は、論理ハイレベルの過放電保護解除信号を出力する。この過放電保護解除信号に応答して、第１の電界効果トランジスタＦＥＴ１はオンする。
【００１５】
したがって、充電器が端子１０１，１０２間に接続されてから第１の電界効果トランジスタＦＥＴ１がオンするまでの期間、第１の電界効果トランジスタＦＥＴ１ではその寄生ダイオードＤp1を介して充電電流が流れ続けるので、そこでエネルギーが消費される。
【００１６】
さて、このようして二次電池３００の充電が続けられると、そのバッテリ電圧Ｖccは、図４の実線で示すように、徐々に上昇する。そして、バッテリ電圧Ｖccが過充電検出しきい値電圧Ｖth(oc)よりも高くなると、過充電防止機構は論理ローレベルの過充電検出信号を出力する。この過充電検出信号に応答して、第２の電界効果トランジスタＦＥＴ２はオフし、これにより過充電が防止される。
【００１７】
過充電であることが何らかの報知手段（図示せず）によりユーザに知らされると、ユーザは充電が完了したと判断する。そして、ユーザは、外部接続端子１０１、１０２間から充電器を取り外し、その代りに外部接続端子１０１、１０２間に負荷を接続する。これにより、二次電池３００から負荷への放電が開始される。このとき、第２の電界効果トランジスタＦＥＴ２では、その寄生ダイオードＤp2を介して放電電流が流れる。そして、二次電池３００のバッテリ電圧Ｖccが、過充電検出しきい値電圧Ｖth(oc)よりも低くなると、過充電防止機構は論理ハイレベルの過充電保護解除信号を出力する。この過充電保護解除信号に応答して、第２の電界効果トランジスタＦＥＴ２はオンする。
【００１８】
したがって、負荷が端子１０１，１０２間に接続されてから第２の電界効果トランジスタＦＥＴ２がオンするまでの期間、第２の電界効果トランジスタＦＥＴ２ではその寄生ダイオードＤp2を介して放電電流が流れ続けるので、そこでエネルギーが消費される。
【００１９】
次に、図５を参照して、過放電防止機構と過電流防止機構とを備えた、従来の二次電池の保護回路について説明する。尚、実際の保護回路は、前述したように、過充電防止機構をも備えているけれども、本発明は過充電防止機構には直接関係しないので、それについての図示および説明を省略する。
【００２０】
保護回路２００’は、過放電検出部２１０と、バイアス維持回路２２０と、放電オフ制御部２３０と、出力段２４０’と、過電流検出部２５０と、充電検出部２６０とを有する。バイアス維持回路２２０と放電オフ制御部２３０と出力段２４０’との組み合わせは出力制御部と呼ばれる。また、過放電検出部２１０と出力制御部との組み合わせは放電制御回路と呼ばれる。
【００２１】
過放電検出部２１０は、過放電検出コンパレータＣＯ１と、ヒステリシススイッチとして動作するｎｐｎ形トランジスタＱ１と、ｐｎｐ形トランジスタＱ２と、電池電圧Ｖccが供給される電源端子と接地端子との間に直列接続されたブリーダ抵抗Ｒ１，Ｒ２，Ｒ３と、過放電検出電圧を設定するための過放電検出用基準電圧を発生する基準電圧発生回路ＶＲ１とを有する。
【００２２】
ｎｐｎ形トランジスタＱ１のエミッタは接地され、コレクタは抵抗Ｒ２とＲ３との接続点に接続されている。すなわち、抵抗Ｒ３の両端に並列にｎｐｎ形トランジスタＱ１が接続されている。ｎｐｎ形トランジスタＱ１のベースはｐｎｐ形トランジスタＱ２のコレクタに接続されている。ｐｎｐ形トランジスタＱ２のエミッタは電源端子に接続されている。過放電検出コンパレータＣＯ１の−入力端子は基準電圧発生回路ＶＲ１に接続され、＋入力端子は抵抗Ｒ１とＲ２との接続点に接続されている。
【００２３】
過放電検出部２１０とバイアス維持回路２２０との間には、ｎｐｎ形トランジスタＱ３，Ｑ４と、ｐｎｐ形トランジスタＱ５とが挿入されている。ｎｐｎ形トランジスタＱ３のエミッタは接地され、ベースは過放電検出コンパレータＣＯ１の出力端子に接続されている。ｎｐｎ形トランジスタＱ４のエミッタは接地され、コレクタはｎｐｎ形トランジスタＱ３のコレクタに接続されている。すなわち、ｎｐｎ形トランジスタＱ３およびＱ４は互いに並列に接続されている。ｐｎｐ形トランジスタＱ５のエミッタは電源端子に接続され、ベースとコレクタとは互いに接続され、コレクタはｎｐｎ形トランジスタＱ３およびＱ４のコレクタに接続されている。また、ｐｎｐ形トランジスタＱ５のベースはｐｎｐ形トランジスタＱ２のベースに接続されている。すなわち、ｐｎｐ形トランジスタＱ５とＱ２との組み合わせは、カレントミラー回路を構成している。
【００２４】
バイアス維持回路２２０は、コンパレータＣＯ２と、定電流源ＩＯ１と、ｐｎｐ形トランジスタＱ５と、コンデンサＣ１と、ｎｐｎ形トランジスタＱ６と、ｐｎｐ形トランジスタＱ７およびＱ８とを有する。
【００２５】
ｎｐｎ形トランジスタＱ６のエミッタは接地され、ベースは過放電検出コンパレータＣＯ１の出力端子に接続されている。ｐｎｐ形トランジスタＱ７のエミッタは電源端子に接続され、ベースとコレクタは互いに接続され、コレクタはｎｐｎ形トランジスタＱ６のコレクタに接続されている。ｐｎｐ形トランジスタＱ８のエミッタは電源端子に接続され、ベースはｐｎｐ形トランジスタＱ７のベースに接続されている。すなわち、ｐｎｐ形トランジスタＱ７およびＱ８の組み合わせはカレントミラー回路を構成している。コンパレータＣＯ２の＋入力端子は定電流源ＩＯ１を介して接地されている。定電流源ＩＯ１に並列にコンデンサＣ１が接続されている。また、コンパレータＣＯ２の＋入力端子にはｐｎｐ形トランジスタＱ８のコレクタが接続されている。コンパレータＣＯ２の出力端子はｎｐｎ形トランジスタＱ４のベースに接続されている。
【００２６】
バイアス維持回路２２０と放電オフ制御部２３０との間には、ｐｎｐ形トランジスタＱ９と、ツェナーダイオードＺＤ１と、直列接続されたブリーダ抵抗Ｒ４，Ｒ５，Ｒ６，Ｒ７とが、設けられている。直列接続されたブリーダ抵抗Ｒ４〜Ｒ７は、ツェナーダイオードＺＤ１に並列に接続されている。
【００２７】
ｐｎｐ形トランジスタＱ９のエミッタは電源端子に接続され、ベースはｐｎｐ形トランジスタＱ５のベースに接続されている。すなわち、ｐｎｐ形トランジスタＱ５とＱ９の組み合わせはカレントミラー回路を構成している。ｐｎｐ形トランジスタＱ９のコレクタはツェナーダイオードＺＤ１を介して接地されている。ブリーダ抵抗Ｒ４〜Ｒ７はツェナーダイオードＺＤ１のツェナー電圧を第１乃至第３の分圧電圧Ｖ１，Ｖ２，Ｖ３に分圧する。ここで、Ｖ１＞Ｖ２＞Ｖ３の関係がある。
【００２８】
第１の分圧電圧Ｖ１は放電オフ制御部２３０に供給され、第２の分圧電圧Ｖ２はバイアス維持回路２２０に供給され、第３の分圧電圧Ｖ３は過電流検出部２５０に供給されている。第２の分圧電圧Ｖ２はコンパレータＣＯ２の−入力端子に供給される。
【００２９】
放電オフ制御部２３０は、コンパレータＣＯ３とｎｐｎ形トランジスタＱ１０とを有する。コンパレータＣＯ３の−入力端子にはコンデンサＣ１の充電電圧が供給され、＋入力端子には第１の分圧電圧Ｖ１が供給されている。コンパレータＣＯ３の出力端子はｎｐｎ形トランジスタＱ１０のベースに接続されている。ｎｐｎ形トランジスタＱ１０のエミッタは接地されている。
【００３０】
出力段２４０’は、ｐｎｐ形トランジスタＱ１１と、ｎｐｎ形トランジスタＱ１２およびＱ１３と、ｐｎｐ形トランジスタＱ１４およびＱ１５と、ｎｐｎ形トランジスタＱ１６およびＱ１７と、定電流源ＩＯ２とを有する。
【００３１】
ｐｎｐ形トランジスタＱ１１のエミッタは電源端子に接続され、ベースはｐｎｐ形トランジスタＱ５のベースに接続されている。すなわち、ｐｎｐ形トランジスタＱ５およびＱ１１の組み合わせはカレントミラー回路として働く。ｐｎｐ形トランジスタＱ１１のコレクタはｎｐｎ形トランジスタＱ１２のコレクタに接続されている。ｎｐｎ形トランジスタＱ１２のコレクタは、自身のベースとｎｐｎ形トランジスタＱ１０のコレクタとに接続され、エミッタは接地されている。すなわち、ｎｐｎ形トランジスタＱ１２とＱ１０は並列に接続されている。
【００３２】
また、ｎｐｎ形トランジスタＱ１２のベースにはｎｐｎ形トランジスタＱ１３のベースに接続されている。ｎｐｎ形トランジスタＱ１３のエミッタは接地されている。すなわち、ｎｐｎ形トランジスタＱ１２およびＱ１３の組み合わせはカレントミラー回路として働く。ｎｐｎ形トランジスタＱ１３のコレクタはｐｎｐ形トランジスタＱ１４のコレクタに接続されている。ｐｎｐ形トランジスタＱ１４のエミッタは電源端子に接続され、ベースは自身のコレクタとｐｎｐ形トランジスタＱ１５のベースとに接続されている。ｎｐｎ形トランジスタＱ１５のエミッタは電源端子に接続されている。すなわち、ｐｎｐ形トランジスタＱ１４およびＱ１５の組み合わせはカレントミラー回路として働く。ｐｎｐ形トランジスタＱ１５のコレクタは、ｎｐｎ形トランジスタＱ１６およびＱ１７のコレクタに接続されると共に、放電制御ＦＥＴのゲートに接続されている。ｎｐｎ形トランジスタＱ１６およびＱ１７のエミッタは接地されている。ｎｐｎ形トランジスタＱ１７のベースは定電流源ＩＯ２を介して電源端子に接続されている。
【００３３】
過電流検出部２５０はコンパレータＣＯ４を有する。コンパレータＣＯ４の−入力端子には第３の分圧電圧Ｖ３が供給され、＋入力端子は抵抗Ｒ８を介して放電制御ＦＥＴのドレインに接続されている。また、コンパレータＣＯ４の出力端子はｎｐｎ形トランジスタＱ１６，Ｑ１８，およびＱ１９のベースに接続されている。
【００３４】
ｎｐｎ形トランジスタＱ１８のエミッタは接地され、コレクタは過放電検出コンパレータＣＯ１の出力端子とｎｐｎ形トランジスタＱ１６のベースとに接続されている。ｎｐｎ形トランジスタＱ１９のエミッタは接地され、コレクタは抵抗Ｒ９を介して放電制御ＦＥＴのドレインに接続されている。
【００３５】
充電検出部２６０はコンパレータＣＯ５と基準電圧発生回路ＶＲ２とを有する。コンパレータＣＯ５の＋入力端子には基準電圧発生回路ＶＲ２からの基準電圧が供給され、−入力端子は抵抗Ｒ８を介して放電制御ＦＥＴのドレインに接続されている。コンパレータＣＯ５の出力端子はｎｐｎ形トランジスタＱ１８のコレクタに接続されている。
【００３６】
次に、図５を参照して、従来の保護回路２００’における放電制御回路の動作について説明する。
【００３７】
過放電検出部２１０のみ常時動作している。過放電検出コンパレータＣＯ１は、電池電圧Ｖccが過放電検出電圧より高いとき、論理“Ｈ”レベルの信号を出力する。過放電検出コンパレータＣＯ１の出力が論理“Ｈ”レベルのとき、ｎｐｎ形トランジスタＱ２により過放電検出コンパレータＣＯ１以降の全回路にバイアス電流が流れ動作する。
【００３８】
バイアス維持回路２２０において、コンパレータＣＯ２の＋入力端子に接続されたコンデンサＣ１をｐｎｐ形トランジスタＱ８により充電する。このコンデンサＣ１の充電電圧が、コンパレータＣＯ２の−入力端子に供給される第２の分圧電圧以上になると、ｎｐｎ形トランジスタＱ４がオン状態になり、前述したバイアス電流はこのループからも動作維持するように働く。
【００３９】
また、放電オフ制御部２３０において、コンパレータＣＯ３の−入力端子の電位が持ち上がるので、コンパレータＣＯ３の出力は論理“Ｌ”レベルとなり、ｎｐｎ形トランジスタＱ１０はオフ状態となる。
【００４０】
バイアス電流が流れることで、最終出力段２４０’のｎｐｎ形トランジスタＱ１２がオン状態にあり、ｐｎｐ形トランジスタＱ１５により放電制御ＦＥＴのゲートを論理“Ｈ”レベルにし、放電制御ＦＥＴはオン状態になる。
【００４１】
次に、過放電時の動作について説明する。
【００４２】
電池電圧Ｖccが過放電検出電圧より低くなると、過放電検出コンパレータＣＯ１の出力が論理“Ｌ”レベルになり、ｎｐｎ形トランジスタＱ３はオフ状態になる。出力制御部は、ｎｐｎ形トランジスタＱ４によりバイアス電流が維持されており、動作は継続する。
【００４３】
ｐｎｐ形トランジスタＱ８は、過放電検出コンパレータＣＯ１の出力が論理“Ｌ”レベルで、オフ状態となるので、コンパレータＣＯ２の＋入力端子に接続されたコンデンサＣ１は定電流源ＩＯ１により放電される。
【００４４】
放電オフ制御部２３０において、コンパレータＣＯ３の−入力端子に印加される電圧が上記コンデンサＣ１の放電により下がり、コンパレータＣＯ３の−入力端子の電位が＋入力端子に供給される第１の分圧電圧Ｖ１より下がった時点で、ｎｐｎ形トランジスタＱ１０がオン状態に、ｐｎｐ形トランジスタＱ１５がオフ状態になる。ｎｐｎ形トランジスタＱ１７により放電制御ＦＥＴのゲート電圧を論理“Ｌ”レベルにし、放電制御ＦＥＴはオフになる。
【００４５】
その後、コンパレータＣＯ２の＋入力端子の電位が−入力端子に供給される第２の分圧電圧以下になった時点で、ｎｐｎ形トランジスタＱ４もオフ状態となる。これにより、放電制御部のバイアスがなくなり、放電制御部全体の回路電流は零になる。
【００４６】
一方、放電制御ＦＥＴのゲートは、ｎｐｎ形トランジスタＱ１７により論理“Ｌ”レベルを維持する。ｎｐｎ形トランジスタＱ１７のベース電流は微小電流であるので、ｎｐｎ形トランジスタＱ１７の能力を極力抑え、回路電流の低減を図っている。
【００４７】
ｐｎｐ形トランジスタＱ５がオフ状態になると、過放電検出部２１０のヒステリシススイッチＱ１がオフになり、過放電検出部２１０のしきい値が変る。これにより、過放電検出部２１０にヒステリシスを持たせている。
【００４８】
次に、過電流検出時の動作について説明する。
【００４９】
過電流検出部２５０において、コンパレータＣＯ４の−入力端子には、ツェナーダイオードＺＤ１のツェナー電圧を抵抗分圧した第３の分圧電圧Ｖ３が供給され、＋入力端子には、放電制御ＦＥＴのドレイン電圧が入力されている。
【００５０】
放電制御ＦＥＴがオンの時、そのオン抵抗は非常に小さい。このオン抵抗をＲonで表すと、上記ドレイン電圧として、［負荷（放電）電流×Ｒon］が発生している。
【００５１】
コンパレータＣＯ４の＋入力端子に印加されるドレイン電圧［負荷（放電）電流×Ｒon］がその−入力端子に供給されている第３の分圧電圧Ｖ３より高くなると、ｎｐｎ形トランジスタＱ１８がオン状態となる。これにより、コンパレータＣＯ２の＋入力端子を持ち上げているｐｎｐ形トランジスタＱ８をオフ状態にさせ、定電流源ＩＯ１によりコンデンサＣ１を放電させる。
【００５２】
コンデンサＣ１の充電電圧が低下し、コンパレータＣＯ３の出力が反転すると、ｎｐｎ形トランジスタＱ１０がオン状態、ｎｐｎ形トランジスタＱ１２およびｐｎｐ形トランジスタＱ１５がオフ状態、ｎｐｎ形トランジスタＱ１６がオンになり、放電制御ＦＥＴのゲートは論理“Ｌ”レベルになる。
【００５３】
この時、過放電検出部２１０では、その過放電検出コンパレータＣＯ１の出力が論理“Ｈ”レベルのままであれば、ｎｐｎ形トランジスタＱ３はオン状態を維持する。したがって、全体回路のバイアス電流はこの電流により維持され、全体回路の動作を継続することができる。
【００５４】
コンパレータＣＯ４の出力により、ｎｐｎ形トランジスタＱ１９もオン状態になる。これは負荷電流をｎｐｎ形トランジスタＱ１９経由で流すためである。ｎｐｎ形トランジスタＱ１９の電流能力と負荷電流との関係で放電制御ＦＥＴのドレイン電圧が決まる。すなわち、負荷電流が小さくなると、ドレイン電圧が低下する。ドレイン電圧がコンパレータＣＯ４の−入力端子に供給される第３の分圧電圧Ｖ３以下になると、元の状態に戻る。
【００５５】
次に、充電検出時の動作について説明する。
【００５６】
充電器が端子１０１，１０２間に接続され、充電電流により放電制御ＦＥＴのドレイン電圧が、コンパレータＣＯ５の＋入力端子に印加されている基準電圧以下まで低下したとする。すると、コンパレータＣＯ５の出力が反転し、コンパレータＣＯ２の＋入力端子の電位を持ち上げるｐｎｐ形トランジスタＱ８をオンさせる。これによりコンデンサＣ１を充電する。コンパレータＣＯ２の＋入力端子に印加されるコンデンサＣ１の充電電圧がその−入力端子に印加される第２の分圧電圧Ｖ２以上になると、ｎｐｎ形トランジスタＱ４がオン状態になる。これにより、全体回路のバイアス電流が流れ、回路全体が動作状態となる。
【００５７】
従って、出力段２４０’のｎｐｎ形トランジスタＱ１２およびｐｎｐ形トランジスタＱ１５がオン状態になり、放電制御ＦＥＴのゲートを論理“Ｈ”レベルにする。これにより、放電制御ＦＥＴはオン状態になる。
【００５８】
この時、ヒステリシススイッチＱ１もオン状態になるので、過放電検出部２１０の過放電検出コンパレータＣＯ１のしきい値は過放電検出電圧側に移行する。すなわち、ヒステリシスが解除される。
【００５９】
また、放電制御ＦＥＴがオン状態になると、そのドレイン電圧がソース電圧まで上昇する。これにより、充電検出部２６０のコンパレータＣＯ５の出力は再度切り替わり、ｐｎｐ形トランジスタＱ８はオフ状態となる。定電流源ＩＯ１によるコンデンサＣ１の放電により、コンデンサＣ１の充電電圧がコンパレータＣＯ２の−入力端子に印加される第２の分圧電圧Ｖ２まで下がる期間の間、全体回路のバイアス電流は維持される。
【００６０】
電池電圧Ｖccが過放電検出電圧以下の場合、上述した動作が繰り返し行われる。電池電圧Ｖccが過放電検出電圧以上になると、過放電検出部２１０の過放電検出コンパレータＣＯ１の出力が論理“Ｈ”レベルになる。これにより、ｎｐｎ形トランジスタＱ２によるバイアス維持と、ｐｎｐ形トランジスタＱ５によりコンパレータＣＯ２の＋入力端子を論理“Ｈ”レベルにすることで、コンパレータＣＯ２の出力は論理“Ｈ”レベルを維持する。
【００６１】
【発明が解決しようとする課題】
上述したように、従来の保護回路２００’では、外部接続端子１０１，１０２間に負荷を接続した放電時において、一旦、過放電防止機構によって過放電状態が検出されて第１の電界効果トランジスタＦＥＴ１がオフすると、その後に、たとえ外部接続端子１０１、１０２間に充電器を接続したとしても、前述したように、第１の電界効果トランジスタＦＥＴ１は直ぐにはオンしない。この第１の電界効果トランジスタＦＥＴ１がオフしている間、第１の電界効果トランジスタＦＥＴ１ではその寄生ダイオードＤp１を介して充電電流が流れ続ける。この時間の間、第１の電界効果トランジスタＦＥＴ１ではエネルギーが消費されることになる。その為、この期間が余りに長いと、第１の電界効果トランジスタＦＥＴ１で熱が発生し、この発生した熱により第１の電界効果トランジスタＦＥＴ１が破壊する虞がある。
【００６２】
また、従来の保護回路２００’では、外部接続端子１０１，１０２間に充電器を接続した充電時において、充電回路側で二次電池３００の正確なバッテリ電圧Ｖccを測定することができない。すなわち、バッテリ電圧Ｖccが低いと、充電回路側では、このバッテリ電圧Ｖccに寄生ダイオードＤp1の順方向電圧ＶFを加算して得られる電圧（Ｖcc＋ＶF）を測定してしまい、真値に対して高く測定してしまう。例えば、バッテリ電圧Ｖccが２．４Ｖで、順方向電圧ＶFが０．６Ｖであるとすると、第１の電界効果トランジスタＦＥＴ１がオフしている間は、充電回路側ではバッテリ電圧が３．０Ｖであると測定してしまう。そして、第１の電界効果トランジスタＦＥＴ１がオンしたときに初めて、真のバッテリ電圧Ｖccに近い電圧を測定できることになる。
【００６３】
したがって、本発明の課題は、放電制御スイッチ（放電制御ＦＥＴ）が破壊するのを防止することができる、二次電池の保護方法および保護回路を提供することにある。
【００６４】
本発明の他の課題は、充電時において常に真のバッテリ電圧に近い電圧を測定することが可能な、二次電池の保護方法および保護回路を提供することにある。
【００６５】
【課題を解決するための手段】
本発明によれば、二次電池（３００）から外部接続端子（１０１，１０２）間に接続された負荷へ流す放電電流を放電制御スイッチ（ＦＥＴ１）のオン／オフにより制御することにより、前記二次電池（３００）を保護する方法において、前記外部接続端子（１０１，１０２）間に前記負荷を接続した放電時に、前記二次電池（３００）の両端の電圧（Ｖcc）が所定の過放電検出しきい値電圧（Ｖth(od)）よりも低くなったときに、前記放電制御スイッチ（ＦＥＴ１）の出力インピーダンスを、オンするときより大きくかつオフするときより小さい抵抗値にして過電流動作させ、これにより、前記外部接続端子（１０１，１０２）間に充電器を接続した充電時に、過電流検出を解除させることにより、直ちに前記放電制御スイッチ（ＦＥＴ１）をオン状態とさせるようにしたことを特徴とする二次電池の保護方法が得られる。
【００６６】
また、本発明によれば、二次電池（３００）から外部接続端子（１０１，１０２）間に接続された負荷へ流す放電電流を放電制御スイッチ（ＦＥＴ１）のオン／オフにより制御することにより、前記二次電池（３００）を保護する回路において、前記外部接続端子（１０１，１０２）間に前記負荷を接続した放電時に、前記二次電池（３００）の両端の電圧（Ｖcc）が所定の過放電検出しきい値電圧（Ｖth(od)）よりも低くなったときに、前記放電制御スイッチ（ＦＥＴ１）の出力インピーダンスを、オンするときより大きくかつオフするときより小さい抵抗値にする設定して過電流動作させる手段を備え、これにより、前記外部接続端子（１０１，１０２）間に充電器を接続した充電時に、過電流検出を解除させることにより、直ちに前記放電制御スイッチ（ＦＥＴ１）をオン状態とさせるようにしたことを特徴とする二次電池の保護回路が得られる。
【００６７】
上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
【００６８】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００６９】
図１を参照して、本発明の一実施の形態に係る保護回路２００について説明する。図示の保護回路２００は、以下に述べる点が相違していることを除いて、図５に示した保護回路２００’と実質的に同様の構成を有する。
【００７０】
相違点の１つ目は、従来の保護回路２００’では、ｎｐｎ形トランジスタＱ３のベースは、過放電検出部２１０の過電流検出コンパレータＣＯ１の出力端子に接続されているのに対して、本実施の形態の保護回路２００では、ｎｐｎ形トランジスタＱ３のベースは、過電流検出部２５０のコンパレータＣＯ４の出力端子にインバータＩＶを介して接続されていることである。相違点の２つ目は、従来の保護回路２００’では、過電流検出部２５０のコンパレータＣＯ４の出力端子と放電制御ＦＥＴのドレインとの間に、ｎｐｎ形トランジスタＱ１９と抵抗Ｒ９とが挿入されているのに対して、本実施の形態の保護回路２００では、ｎｐｎ形トランジスタＱ１９と抵抗Ｒ９とを削除したことである。相違点の３つ目は、従来の保護回路２００’では、出力段２４０’において、定電流源ＩＯ２とｎｐｎ形トランジスタＱ１７とは直接接続されているのに対して、本実施の形態の保護回路２００では、出力段２４０において、定電流源ＩＯ２とｎｐｎ形トランジスタＱ１７のコレクタとの間にクランプダイオードＤ１を接続すると共に、定電流源ＩＯ２とｎｐｎ形トランジスタＱ１７のベースとの間にレベルシフトダイオードＤ２を接続したことである。
【００７１】
次に、保護回路２００の動作について説明する。まず、過放電時の動作について説明する。本実施の形態では、過放電検出コンパレータＣＯ１の出力によりｐｎｐ形トランジスタＱ８のみオン・オフさせ、放電制御部のバイアス電流はバイアス維持回路２２０とコンパレータＣＯ４の出力で決める様にしている。
【００７２】
過放電時、過放電検出コンパレータＣＯ１の出力が論理“Ｌ”レベルになると、ｎｐｎ形トランジスタＱ６がオフ状態になる。このとき、出力制御部はｎｐｎ形トランジスタＱ４によりバイアス電流が維持されており、動作は継続する。
【００７３】
ｐｎｐ形トランジスタＱ８は、過放電検出コンパレータＣＯ１の出力が論理“Ｌ”レベルのとき、オフ状態になるので、コンパレータＣＯ２の＋入力端子に接続されたコンデンサＣ１は、定電流源ＩＯ１により放電される。コンパレータＣＯ２の＋入力端子の電位（すなわち、コンデンサＣ１の充電電圧）が放電により下がり、コンパレータＣＯ３の−入力端子の電位（コンデンサＣ１の充電電圧）がその＋入力端子の電位（第１の分圧電圧Ｖ１）より下がった時点で、ｎｐｎ形トランジスタＱ１０がオン状態、ｐｎｐ形トランジスタＱ１５がオフ状態になる。この時、ｎｐｎ形トランジスタＱ１７で放電制御ＦＥＴのゲートを論理“Ｌ”レベルにしようとするが、この論理“Ｌ”レベルを追加したクランプダイオードＤ１でクランプする。これにより、放電制御ＦＥＴ（第１の電界効果トランジスタＦＥＴ１）のオン電圧のぎりぎりのところで止める事で、放電制御ＦＥＴを完全にオフさせない状態とする。
【００７４】
換言すれば、放電制御ＦＥＴ（第１の電界効果トランジスタＦＥＴ１）をオフ状態とするのではなく、オン状態のときよりも高くかつオフ状態のときよりも低くなるように、その出力インピーダンスを上げるようなゲート−ソース間電圧ＶGSを供給する。
【００７５】
詳述すると、図２（ａ）に示されるように、一般に、電界効果トランジスタＦＥＴは、オン状態では２０ｍΩのオン抵抗値を持っており、オフ状態では無限大∞に近い抵抗値を持つ。そして、図２（ｂ）に示されるように、電界効果トランジスタＦＥＴのゲート−ソース間電圧ＶGSが０．７Ｖよりもより大きいときに、電界効果トランジスタＦＥＴはオン状態となり、０．７Ｖよりもより小さいときに、電界効果トランジスタＦＥＴはオフ状態となる。換言すれば、図２（ａ）および図２（ｂ）の破線楕円で示されるように、ゲート−ソース間電圧ＶGSが０．７Ｖ付近では、電界効果トランジスタＦＥＴはオン時の抵抗値より大きく、オフ時の抵抗値よりも小さい抵抗値を持つ。このような抵抗値を持つように、出力制御部は、ゲート−ソース間電圧ＶGSを決定する。
【００７６】
この時、放電制御ＦＥＴ（第１の電界効果トランジスタＦＥＴ１）のインピーダンスが高くなるので、放電電流が流れれば、放電制御ＦＥＴのドレイン電圧が上昇する。したがって、過電流検出部２５０（コンパレータＣＯ４）により過電流保護動作が働く。すなわち、コンパレータＣＯ４の出力が論理“Ｌ”レベルとなり、ｎｐｎ形トランジスタＱ１６がオン状態となるので、放電制御ＦＥＴ（第１の電界効果トランジスタＦＥＴ１）を完全にオフ状態とする。その結果、過放電が防止される。
【００７７】
また、コンパレータＣＯ４の出力が反転するので、ｎｐｎ形トランジスタＱ３がオフ状態となり、バイアス電流がオフとなる。これにより、回路全体の動作が停止する。
【００７８】
過放電（過電流）であることが何らかの報知手段（図示せず）によりユーザに知らされると、ユーザは外部接続端子１０１、１０２間から負荷を取り外し、その代りに外部接続端子１０１、１０２間に充電器（図示せず）を接続する。これにより、二次電池３００の充電が開始される。
【００７９】
二次電池３００が充電されることにより、充電電流が放電制御ＦＥＴのボディダイオード経由で電流が流れ、放電制御ＦＥＴのドレイン電圧はソース電圧以下になる。したがって、充電検出部２６０のコンパレータＣＯ５の出力が反転し、通常動作に復帰する。また、過電流検出部２５０のコンパレータＣＯ４の出力が反転するので、過電流検出が解除される。この動作は「充電復帰動作」と呼ばれる。
【００８０】
このように、外部接続端子１０１、１０２間に充電器を接続すると、第１の電界効果トランジスタＦＥＴ１（放電制御ＦＥＴ）は直ちにオン状態となる。したがって、第１の電界効果トランジスタＦＥＴ１（放電制御ＦＥＴ）において無駄なエネルギーが消費されることなく、第１の電界効果トランジスタＦＥＴ１（放電制御ＦＥＴ）で熱が発生するのを防止することができる。その結果、第１の電界効果トランジスタＦＥＴ１（放電制御ＦＥＴ）が破壊するのを防止することが可能となる。
【００８１】
また、充電時に第１の電界効果トランジスタＦＥＴ１（放電制御ＦＥＴ）は直ちにオン状態となるので、充電回路側では二次電池３００のバッテリ電圧（電池電圧）Ｖccに近い値を計測することが可能となる。
【００８２】
以上、本発明について実施の形態によって説明を例に挙げて説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。
【００８３】
【発明の効果】
以上の説明から明らかなように、本発明では、放電時に二次電池のバッテリ電圧が過放電検出しきい値電圧Ｖth(od)よりも低くなると、放電制御スイッチをオフ状態にするのではなくハイインピーダンス状態にし、過電流動作させるようにしている。従って、放電制御スイッチの復帰を、「再充電」により行うことが可能となり、充電時に従来のように寄生ダイオードＤp1を充電電流が流れることはなく、放電制御スイッチが発熱するのを防止することが可能となる。また、充電時には、充電回路側では二次電池のバッテリ電圧を直読することができるので、充電動作を確実に行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による二次電池の保護回路の構成を示す回路図である。
【図２】図１に示した保護回路に使用される出力段の動作を説明するための図である。
【図３】従来の二次電池の保護回路を備えた電池パックの構成を示すブロック図である。
【図４】図３に示した電池パックの動作を説明するための図である。
【図５】図３に示した二次電池の保護回路の構成を示す回路図である。
【符号の説明】
１００’ 電池ユニット（電池パック）
１０１ 正極端子
１０２ 負極端子
２００ 保護回路
２１０ 過放電検出部
２２０ バイアス維持回路
２３０ 放電オフ制御部
２４０ 出力段
２５０ 過電流検出部
２６０ 充電検出部
ＦＥＴ１ 放電制御ＦＥＴ（放電制御スイッチ）
Ｄp1 寄生ダイオード（ボディダイオード）
【発明の属する技術分野】
本発明は、例えば、リチウムイオン電池のような、充電可能な電池（二次電池）を備えた電池ユニットに用いられる二次電池の保護回路に関し、特に、過放電防止機構と過電流防止機構とを備えた二次電池の保護回路に関する。
【０００２】
【従来の技術】
充電可能な電池（二次電池）のうち、特にリチウムイオン電池は、過放電、過充電に弱いため、過放電状態、過充電状態を検出して、過放電状態及び過充電状態から二次電池を保護するための保護回路が不可欠である。すなわち、保護回路は、過放電防止機構と過充電防止機構とを備えている。尚、この保護回路には、二次電池の放電中における過電流状態をも検出して、過電流状態から二次電池を保護しているものもある。この場合、保護回路は、過放電防止機構と過充電防止機構と過電流防止機構とを備えている。以下では、先ず、過放電防止機構と過充電防止機構とを備えた、二次電池の保護回路について説明する。
【０００３】
このような二次電池の保護回路は、例えば、特許第２８７２３６５号公報（以下、「先行技術文献」と呼ぶ。）に「充電式の電源回路」として開示されている。以下では、この先行技術文献の記載に基づいて、従来の二次電池の保護回路について説明する。
【０００４】
図３を参照して、従来の保護回路２００’を備えた電池ユニット１００’について説明する。電池ユニット１００’は電池パックとも呼ばれ、正極端子１０１と負極端子１０２とを持つ。正極端子１０１及び負極端子１０２は外部接続端子とも呼ばれる。正極端子１０１と負極端子１０２との間には、負荷（図示せず）または充電器（図示せす）が接続される。
【０００５】
図示の電池ユニット１００’は、少なくとも１個のリチウムイオン電池（単位電池）３０１を含む二次電池３００を有する。二次電池３００はバッテリ電圧（電池電圧）Ｖccを発生している。この二次電池３００には保護回路２００’が並列に接続されている。保護回路２００’は、過放電防止機構（後で図面を参照して詳述する）と、過充電防止機構と、過電流防止機構（後で図面を参照して詳述する）とを持つ。
【０００６】
保護回路２００’の過放電防止機構には、過放電検出しきい値電圧Ｖth(od)が設定されている。すなわち、過放電防止機構は、放電中に、バッテリ電圧Ｖccと過放電検出しきい値電圧Ｖth(od)とを比較し、バッテリ電圧Ｖccが過放電検出しきい値電圧Ｖth(od)よりも低くなると「過放電」と判定して、論理ローレベルの過放電検出信号を出力する。一方、放電中に、バッテリ電圧Ｖccが、過放電検出しきい値電圧Ｖth(od)に過放電用ヒステリシス電圧Ｖhy(od)を加えて得られる過放電復帰電圧（Ｖth(od)＋Ｖhy(od)）よりも高くなると、過放電防止機構は論理ハイレベルの過放電保護解除信号を出力する。
【０００７】
同様に、保護回路２００’の過充電防止機構には、過充電検出しきい値電圧Ｖth(oc)が設定されている。すなわち、過充電防止機構は、充電中に、バッテリ電圧Ｖccと過充電検出しきい値電圧Ｖth(oc)とを比較し、バッテリ電圧Ｖccが過充電検出しきい値電圧Ｖth(oc)よりも高くなると過充電と判定して、論理ローレベルの過充電検出信号を出力する。一方、充電中に、バッテリ電圧Ｖccが、過充電検出しきい値電圧Ｖth(oc)から過充電用ヒステリシス電圧Ｖhy(oc)を引いて得られる過充電復帰電圧（Ｖth(oc)−Ｖhy(oc)）よりも低くなると、過充電防止機構は論理ハイレベルの過充電保護解除信号を出力する。
【０００８】
保護回路２００’の過電流防止機構については後で図面を参照して詳述する。
【０００９】
尚、二次電池３００の陰極（−極）と負極端子１０２との間には、第１及び第２の電界効果トランジスタＦＥＴ１及びＦＥＴ２が直列接続されている。第１の電界効果トランジスタＦＥＴ１は放電制御ＦＥＴまたは放電制御スイッチと呼ばれ、第２の電界効果トランジスタＦＥＴ２は充電制御ＦＥＴまたは充電制御スイッチと呼ばれる。
【００１０】
第１の電界効果トランジスタＦＥＴ１のゲートに過放電防止機構から論理ローレベルの過放電検出信号が供給されると、第１の電界効果トランジスタＦＥＴ１はオフする。一方、第１の電界効果トランジスタＦＥＴ１のゲートに過放電防止機構から論理ハイレベルの過放電保護解除信号が供給されると、第１の電界効果トランジスタＦＥＴ１はオンする。同様に、第２の電界効果トランジスタＦＥＴ２のゲートに過充電防止機構から論理ローレベルの過充電検出信号が供給されると、第２の電界効果トランジスタＦＥＴ２はオフする。第２の電界効果トランジスタＦＥＴ２のゲートに過充電防止機構から論理ハイレベルの過充電保護解除信号が供給されると、第２の電界効果トランジスタＦＥＴ２はオンする。
【００１１】
上記先行技術文献に記載されているように、第１の電界効果トランジスタＦＥＴ１は寄生ダイオードＤp1を持ち、その順方向が二次電池３００の充電方向になるように接続されている。また、第２の電界効果トランジスタＦＥＴ２は、寄生ダイオードＤp2を持ち、その順方向が二次電池３００の放電方向になるように接続されている。尚、寄生ダイオードＤp1およびＤp2はボディダイオードとも呼ばれる。
【００１２】
次に、図４をも参照して、図３に示した電池ユニット（電池パック）１００’の動作について説明する。最初に放電時の動作について説明し、後で充電時の動作について説明する。
【００１３】
放電時には、正極端子１０１と負極端子１０２との間に負荷（図示せず）が接続される。二次電池３００が放電していくと、図４の点線で示すように、そのバッテリ電圧Ｖccは徐々に低下していく。そして、バッテリ電圧Ｖccが過放電検出しきい値電圧Ｖth(od)よりも低くなると、過放電防止機構は論理ローレベルの過放電検出信号を出力する。この過放電検出信号に応答して、第１の電界効果トランジスタＦＥＴ１はオフし、これにより過放電が防止される。
【００１４】
過放電であることが何らかの報知手段によりユーザに知らされると、ユーザは外部接続端子１０１、１０２間から負荷を取り外し、その代りに外部接続端子１０１、１０２間に充電器（図示せず）を接続する。これにより、二次電池３００の充電が開始される。このとき、第１の電界効果トランジスタＦＥＴ１では、その寄生ダイオードＤp1を介して充電電流が流れる。そして、二次電池３００のバッテリ電圧Ｖccが、過放電検出しきい値電圧Ｖth(od)よりも高くなると、過放電防止機構は、論理ハイレベルの過放電保護解除信号を出力する。この過放電保護解除信号に応答して、第１の電界効果トランジスタＦＥＴ１はオンする。
【００１５】
したがって、充電器が端子１０１，１０２間に接続されてから第１の電界効果トランジスタＦＥＴ１がオンするまでの期間、第１の電界効果トランジスタＦＥＴ１ではその寄生ダイオードＤp1を介して充電電流が流れ続けるので、そこでエネルギーが消費される。
【００１６】
さて、このようして二次電池３００の充電が続けられると、そのバッテリ電圧Ｖccは、図４の実線で示すように、徐々に上昇する。そして、バッテリ電圧Ｖccが過充電検出しきい値電圧Ｖth(oc)よりも高くなると、過充電防止機構は論理ローレベルの過充電検出信号を出力する。この過充電検出信号に応答して、第２の電界効果トランジスタＦＥＴ２はオフし、これにより過充電が防止される。
【００１７】
過充電であることが何らかの報知手段（図示せず）によりユーザに知らされると、ユーザは充電が完了したと判断する。そして、ユーザは、外部接続端子１０１、１０２間から充電器を取り外し、その代りに外部接続端子１０１、１０２間に負荷を接続する。これにより、二次電池３００から負荷への放電が開始される。このとき、第２の電界効果トランジスタＦＥＴ２では、その寄生ダイオードＤp2を介して放電電流が流れる。そして、二次電池３００のバッテリ電圧Ｖccが、過充電検出しきい値電圧Ｖth(oc)よりも低くなると、過充電防止機構は論理ハイレベルの過充電保護解除信号を出力する。この過充電保護解除信号に応答して、第２の電界効果トランジスタＦＥＴ２はオンする。
【００１８】
したがって、負荷が端子１０１，１０２間に接続されてから第２の電界効果トランジスタＦＥＴ２がオンするまでの期間、第２の電界効果トランジスタＦＥＴ２ではその寄生ダイオードＤp2を介して放電電流が流れ続けるので、そこでエネルギーが消費される。
【００１９】
次に、図５を参照して、過放電防止機構と過電流防止機構とを備えた、従来の二次電池の保護回路について説明する。尚、実際の保護回路は、前述したように、過充電防止機構をも備えているけれども、本発明は過充電防止機構には直接関係しないので、それについての図示および説明を省略する。
【００２０】
保護回路２００’は、過放電検出部２１０と、バイアス維持回路２２０と、放電オフ制御部２３０と、出力段２４０’と、過電流検出部２５０と、充電検出部２６０とを有する。バイアス維持回路２２０と放電オフ制御部２３０と出力段２４０’との組み合わせは出力制御部と呼ばれる。また、過放電検出部２１０と出力制御部との組み合わせは放電制御回路と呼ばれる。
【００２１】
過放電検出部２１０は、過放電検出コンパレータＣＯ１と、ヒステリシススイッチとして動作するｎｐｎ形トランジスタＱ１と、ｐｎｐ形トランジスタＱ２と、電池電圧Ｖccが供給される電源端子と接地端子との間に直列接続されたブリーダ抵抗Ｒ１，Ｒ２，Ｒ３と、過放電検出電圧を設定するための過放電検出用基準電圧を発生する基準電圧発生回路ＶＲ１とを有する。
【００２２】
ｎｐｎ形トランジスタＱ１のエミッタは接地され、コレクタは抵抗Ｒ２とＲ３との接続点に接続されている。すなわち、抵抗Ｒ３の両端に並列にｎｐｎ形トランジスタＱ１が接続されている。ｎｐｎ形トランジスタＱ１のベースはｐｎｐ形トランジスタＱ２のコレクタに接続されている。ｐｎｐ形トランジスタＱ２のエミッタは電源端子に接続されている。過放電検出コンパレータＣＯ１の−入力端子は基準電圧発生回路ＶＲ１に接続され、＋入力端子は抵抗Ｒ１とＲ２との接続点に接続されている。
【００２３】
過放電検出部２１０とバイアス維持回路２２０との間には、ｎｐｎ形トランジスタＱ３，Ｑ４と、ｐｎｐ形トランジスタＱ５とが挿入されている。ｎｐｎ形トランジスタＱ３のエミッタは接地され、ベースは過放電検出コンパレータＣＯ１の出力端子に接続されている。ｎｐｎ形トランジスタＱ４のエミッタは接地され、コレクタはｎｐｎ形トランジスタＱ３のコレクタに接続されている。すなわち、ｎｐｎ形トランジスタＱ３およびＱ４は互いに並列に接続されている。ｐｎｐ形トランジスタＱ５のエミッタは電源端子に接続され、ベースとコレクタとは互いに接続され、コレクタはｎｐｎ形トランジスタＱ３およびＱ４のコレクタに接続されている。また、ｐｎｐ形トランジスタＱ５のベースはｐｎｐ形トランジスタＱ２のベースに接続されている。すなわち、ｐｎｐ形トランジスタＱ５とＱ２との組み合わせは、カレントミラー回路を構成している。
【００２４】
バイアス維持回路２２０は、コンパレータＣＯ２と、定電流源ＩＯ１と、ｐｎｐ形トランジスタＱ５と、コンデンサＣ１と、ｎｐｎ形トランジスタＱ６と、ｐｎｐ形トランジスタＱ７およびＱ８とを有する。
【００２５】
ｎｐｎ形トランジスタＱ６のエミッタは接地され、ベースは過放電検出コンパレータＣＯ１の出力端子に接続されている。ｐｎｐ形トランジスタＱ７のエミッタは電源端子に接続され、ベースとコレクタは互いに接続され、コレクタはｎｐｎ形トランジスタＱ６のコレクタに接続されている。ｐｎｐ形トランジスタＱ８のエミッタは電源端子に接続され、ベースはｐｎｐ形トランジスタＱ７のベースに接続されている。すなわち、ｐｎｐ形トランジスタＱ７およびＱ８の組み合わせはカレントミラー回路を構成している。コンパレータＣＯ２の＋入力端子は定電流源ＩＯ１を介して接地されている。定電流源ＩＯ１に並列にコンデンサＣ１が接続されている。また、コンパレータＣＯ２の＋入力端子にはｐｎｐ形トランジスタＱ８のコレクタが接続されている。コンパレータＣＯ２の出力端子はｎｐｎ形トランジスタＱ４のベースに接続されている。
【００２６】
バイアス維持回路２２０と放電オフ制御部２３０との間には、ｐｎｐ形トランジスタＱ９と、ツェナーダイオードＺＤ１と、直列接続されたブリーダ抵抗Ｒ４，Ｒ５，Ｒ６，Ｒ７とが、設けられている。直列接続されたブリーダ抵抗Ｒ４〜Ｒ７は、ツェナーダイオードＺＤ１に並列に接続されている。
【００２７】
ｐｎｐ形トランジスタＱ９のエミッタは電源端子に接続され、ベースはｐｎｐ形トランジスタＱ５のベースに接続されている。すなわち、ｐｎｐ形トランジスタＱ５とＱ９の組み合わせはカレントミラー回路を構成している。ｐｎｐ形トランジスタＱ９のコレクタはツェナーダイオードＺＤ１を介して接地されている。ブリーダ抵抗Ｒ４〜Ｒ７はツェナーダイオードＺＤ１のツェナー電圧を第１乃至第３の分圧電圧Ｖ１，Ｖ２，Ｖ３に分圧する。ここで、Ｖ１＞Ｖ２＞Ｖ３の関係がある。
【００２８】
第１の分圧電圧Ｖ１は放電オフ制御部２３０に供給され、第２の分圧電圧Ｖ２はバイアス維持回路２２０に供給され、第３の分圧電圧Ｖ３は過電流検出部２５０に供給されている。第２の分圧電圧Ｖ２はコンパレータＣＯ２の−入力端子に供給される。
【００２９】
放電オフ制御部２３０は、コンパレータＣＯ３とｎｐｎ形トランジスタＱ１０とを有する。コンパレータＣＯ３の−入力端子にはコンデンサＣ１の充電電圧が供給され、＋入力端子には第１の分圧電圧Ｖ１が供給されている。コンパレータＣＯ３の出力端子はｎｐｎ形トランジスタＱ１０のベースに接続されている。ｎｐｎ形トランジスタＱ１０のエミッタは接地されている。
【００３０】
出力段２４０’は、ｐｎｐ形トランジスタＱ１１と、ｎｐｎ形トランジスタＱ１２およびＱ１３と、ｐｎｐ形トランジスタＱ１４およびＱ１５と、ｎｐｎ形トランジスタＱ１６およびＱ１７と、定電流源ＩＯ２とを有する。
【００３１】
ｐｎｐ形トランジスタＱ１１のエミッタは電源端子に接続され、ベースはｐｎｐ形トランジスタＱ５のベースに接続されている。すなわち、ｐｎｐ形トランジスタＱ５およびＱ１１の組み合わせはカレントミラー回路として働く。ｐｎｐ形トランジスタＱ１１のコレクタはｎｐｎ形トランジスタＱ１２のコレクタに接続されている。ｎｐｎ形トランジスタＱ１２のコレクタは、自身のベースとｎｐｎ形トランジスタＱ１０のコレクタとに接続され、エミッタは接地されている。すなわち、ｎｐｎ形トランジスタＱ１２とＱ１０は並列に接続されている。
【００３２】
また、ｎｐｎ形トランジスタＱ１２のベースにはｎｐｎ形トランジスタＱ１３のベースに接続されている。ｎｐｎ形トランジスタＱ１３のエミッタは接地されている。すなわち、ｎｐｎ形トランジスタＱ１２およびＱ１３の組み合わせはカレントミラー回路として働く。ｎｐｎ形トランジスタＱ１３のコレクタはｐｎｐ形トランジスタＱ１４のコレクタに接続されている。ｐｎｐ形トランジスタＱ１４のエミッタは電源端子に接続され、ベースは自身のコレクタとｐｎｐ形トランジスタＱ１５のベースとに接続されている。ｎｐｎ形トランジスタＱ１５のエミッタは電源端子に接続されている。すなわち、ｐｎｐ形トランジスタＱ１４およびＱ１５の組み合わせはカレントミラー回路として働く。ｐｎｐ形トランジスタＱ１５のコレクタは、ｎｐｎ形トランジスタＱ１６およびＱ１７のコレクタに接続されると共に、放電制御ＦＥＴのゲートに接続されている。ｎｐｎ形トランジスタＱ１６およびＱ１７のエミッタは接地されている。ｎｐｎ形トランジスタＱ１７のベースは定電流源ＩＯ２を介して電源端子に接続されている。
【００３３】
過電流検出部２５０はコンパレータＣＯ４を有する。コンパレータＣＯ４の−入力端子には第３の分圧電圧Ｖ３が供給され、＋入力端子は抵抗Ｒ８を介して放電制御ＦＥＴのドレインに接続されている。また、コンパレータＣＯ４の出力端子はｎｐｎ形トランジスタＱ１６，Ｑ１８，およびＱ１９のベースに接続されている。
【００３４】
ｎｐｎ形トランジスタＱ１８のエミッタは接地され、コレクタは過放電検出コンパレータＣＯ１の出力端子とｎｐｎ形トランジスタＱ１６のベースとに接続されている。ｎｐｎ形トランジスタＱ１９のエミッタは接地され、コレクタは抵抗Ｒ９を介して放電制御ＦＥＴのドレインに接続されている。
【００３５】
充電検出部２６０はコンパレータＣＯ５と基準電圧発生回路ＶＲ２とを有する。コンパレータＣＯ５の＋入力端子には基準電圧発生回路ＶＲ２からの基準電圧が供給され、−入力端子は抵抗Ｒ８を介して放電制御ＦＥＴのドレインに接続されている。コンパレータＣＯ５の出力端子はｎｐｎ形トランジスタＱ１８のコレクタに接続されている。
【００３６】
次に、図５を参照して、従来の保護回路２００’における放電制御回路の動作について説明する。
【００３７】
過放電検出部２１０のみ常時動作している。過放電検出コンパレータＣＯ１は、電池電圧Ｖccが過放電検出電圧より高いとき、論理“Ｈ”レベルの信号を出力する。過放電検出コンパレータＣＯ１の出力が論理“Ｈ”レベルのとき、ｎｐｎ形トランジスタＱ２により過放電検出コンパレータＣＯ１以降の全回路にバイアス電流が流れ動作する。
【００３８】
バイアス維持回路２２０において、コンパレータＣＯ２の＋入力端子に接続されたコンデンサＣ１をｐｎｐ形トランジスタＱ８により充電する。このコンデンサＣ１の充電電圧が、コンパレータＣＯ２の−入力端子に供給される第２の分圧電圧以上になると、ｎｐｎ形トランジスタＱ４がオン状態になり、前述したバイアス電流はこのループからも動作維持するように働く。
【００３９】
また、放電オフ制御部２３０において、コンパレータＣＯ３の−入力端子の電位が持ち上がるので、コンパレータＣＯ３の出力は論理“Ｌ”レベルとなり、ｎｐｎ形トランジスタＱ１０はオフ状態となる。
【００４０】
バイアス電流が流れることで、最終出力段２４０’のｎｐｎ形トランジスタＱ１２がオン状態にあり、ｐｎｐ形トランジスタＱ１５により放電制御ＦＥＴのゲートを論理“Ｈ”レベルにし、放電制御ＦＥＴはオン状態になる。
【００４１】
次に、過放電時の動作について説明する。
【００４２】
電池電圧Ｖccが過放電検出電圧より低くなると、過放電検出コンパレータＣＯ１の出力が論理“Ｌ”レベルになり、ｎｐｎ形トランジスタＱ３はオフ状態になる。出力制御部は、ｎｐｎ形トランジスタＱ４によりバイアス電流が維持されており、動作は継続する。
【００４３】
ｐｎｐ形トランジスタＱ８は、過放電検出コンパレータＣＯ１の出力が論理“Ｌ”レベルで、オフ状態となるので、コンパレータＣＯ２の＋入力端子に接続されたコンデンサＣ１は定電流源ＩＯ１により放電される。
【００４４】
放電オフ制御部２３０において、コンパレータＣＯ３の−入力端子に印加される電圧が上記コンデンサＣ１の放電により下がり、コンパレータＣＯ３の−入力端子の電位が＋入力端子に供給される第１の分圧電圧Ｖ１より下がった時点で、ｎｐｎ形トランジスタＱ１０がオン状態に、ｐｎｐ形トランジスタＱ１５がオフ状態になる。ｎｐｎ形トランジスタＱ１７により放電制御ＦＥＴのゲート電圧を論理“Ｌ”レベルにし、放電制御ＦＥＴはオフになる。
【００４５】
その後、コンパレータＣＯ２の＋入力端子の電位が−入力端子に供給される第２の分圧電圧以下になった時点で、ｎｐｎ形トランジスタＱ４もオフ状態となる。これにより、放電制御部のバイアスがなくなり、放電制御部全体の回路電流は零になる。
【００４６】
一方、放電制御ＦＥＴのゲートは、ｎｐｎ形トランジスタＱ１７により論理“Ｌ”レベルを維持する。ｎｐｎ形トランジスタＱ１７のベース電流は微小電流であるので、ｎｐｎ形トランジスタＱ１７の能力を極力抑え、回路電流の低減を図っている。
【００４７】
ｐｎｐ形トランジスタＱ５がオフ状態になると、過放電検出部２１０のヒステリシススイッチＱ１がオフになり、過放電検出部２１０のしきい値が変る。これにより、過放電検出部２１０にヒステリシスを持たせている。
【００４８】
次に、過電流検出時の動作について説明する。
【００４９】
過電流検出部２５０において、コンパレータＣＯ４の−入力端子には、ツェナーダイオードＺＤ１のツェナー電圧を抵抗分圧した第３の分圧電圧Ｖ３が供給され、＋入力端子には、放電制御ＦＥＴのドレイン電圧が入力されている。
【００５０】
放電制御ＦＥＴがオンの時、そのオン抵抗は非常に小さい。このオン抵抗をＲonで表すと、上記ドレイン電圧として、［負荷（放電）電流×Ｒon］が発生している。
【００５１】
コンパレータＣＯ４の＋入力端子に印加されるドレイン電圧［負荷（放電）電流×Ｒon］がその−入力端子に供給されている第３の分圧電圧Ｖ３より高くなると、ｎｐｎ形トランジスタＱ１８がオン状態となる。これにより、コンパレータＣＯ２の＋入力端子を持ち上げているｐｎｐ形トランジスタＱ８をオフ状態にさせ、定電流源ＩＯ１によりコンデンサＣ１を放電させる。
【００５２】
コンデンサＣ１の充電電圧が低下し、コンパレータＣＯ３の出力が反転すると、ｎｐｎ形トランジスタＱ１０がオン状態、ｎｐｎ形トランジスタＱ１２およびｐｎｐ形トランジスタＱ１５がオフ状態、ｎｐｎ形トランジスタＱ１６がオンになり、放電制御ＦＥＴのゲートは論理“Ｌ”レベルになる。
【００５３】
この時、過放電検出部２１０では、その過放電検出コンパレータＣＯ１の出力が論理“Ｈ”レベルのままであれば、ｎｐｎ形トランジスタＱ３はオン状態を維持する。したがって、全体回路のバイアス電流はこの電流により維持され、全体回路の動作を継続することができる。
【００５４】
コンパレータＣＯ４の出力により、ｎｐｎ形トランジスタＱ１９もオン状態になる。これは負荷電流をｎｐｎ形トランジスタＱ１９経由で流すためである。ｎｐｎ形トランジスタＱ１９の電流能力と負荷電流との関係で放電制御ＦＥＴのドレイン電圧が決まる。すなわち、負荷電流が小さくなると、ドレイン電圧が低下する。ドレイン電圧がコンパレータＣＯ４の−入力端子に供給される第３の分圧電圧Ｖ３以下になると、元の状態に戻る。
【００５５】
次に、充電検出時の動作について説明する。
【００５６】
充電器が端子１０１，１０２間に接続され、充電電流により放電制御ＦＥＴのドレイン電圧が、コンパレータＣＯ５の＋入力端子に印加されている基準電圧以下まで低下したとする。すると、コンパレータＣＯ５の出力が反転し、コンパレータＣＯ２の＋入力端子の電位を持ち上げるｐｎｐ形トランジスタＱ８をオンさせる。これによりコンデンサＣ１を充電する。コンパレータＣＯ２の＋入力端子に印加されるコンデンサＣ１の充電電圧がその−入力端子に印加される第２の分圧電圧Ｖ２以上になると、ｎｐｎ形トランジスタＱ４がオン状態になる。これにより、全体回路のバイアス電流が流れ、回路全体が動作状態となる。
【００５７】
従って、出力段２４０’のｎｐｎ形トランジスタＱ１２およびｐｎｐ形トランジスタＱ１５がオン状態になり、放電制御ＦＥＴのゲートを論理“Ｈ”レベルにする。これにより、放電制御ＦＥＴはオン状態になる。
【００５８】
この時、ヒステリシススイッチＱ１もオン状態になるので、過放電検出部２１０の過放電検出コンパレータＣＯ１のしきい値は過放電検出電圧側に移行する。すなわち、ヒステリシスが解除される。
【００５９】
また、放電制御ＦＥＴがオン状態になると、そのドレイン電圧がソース電圧まで上昇する。これにより、充電検出部２６０のコンパレータＣＯ５の出力は再度切り替わり、ｐｎｐ形トランジスタＱ８はオフ状態となる。定電流源ＩＯ１によるコンデンサＣ１の放電により、コンデンサＣ１の充電電圧がコンパレータＣＯ２の−入力端子に印加される第２の分圧電圧Ｖ２まで下がる期間の間、全体回路のバイアス電流は維持される。
【００６０】
電池電圧Ｖccが過放電検出電圧以下の場合、上述した動作が繰り返し行われる。電池電圧Ｖccが過放電検出電圧以上になると、過放電検出部２１０の過放電検出コンパレータＣＯ１の出力が論理“Ｈ”レベルになる。これにより、ｎｐｎ形トランジスタＱ２によるバイアス維持と、ｐｎｐ形トランジスタＱ５によりコンパレータＣＯ２の＋入力端子を論理“Ｈ”レベルにすることで、コンパレータＣＯ２の出力は論理“Ｈ”レベルを維持する。
【００６１】
【発明が解決しようとする課題】
上述したように、従来の保護回路２００’では、外部接続端子１０１，１０２間に負荷を接続した放電時において、一旦、過放電防止機構によって過放電状態が検出されて第１の電界効果トランジスタＦＥＴ１がオフすると、その後に、たとえ外部接続端子１０１、１０２間に充電器を接続したとしても、前述したように、第１の電界効果トランジスタＦＥＴ１は直ぐにはオンしない。この第１の電界効果トランジスタＦＥＴ１がオフしている間、第１の電界効果トランジスタＦＥＴ１ではその寄生ダイオードＤp１を介して充電電流が流れ続ける。この時間の間、第１の電界効果トランジスタＦＥＴ１ではエネルギーが消費されることになる。その為、この期間が余りに長いと、第１の電界効果トランジスタＦＥＴ１で熱が発生し、この発生した熱により第１の電界効果トランジスタＦＥＴ１が破壊する虞がある。
【００６２】
また、従来の保護回路２００’では、外部接続端子１０１，１０２間に充電器を接続した充電時において、充電回路側で二次電池３００の正確なバッテリ電圧Ｖccを測定することができない。すなわち、バッテリ電圧Ｖccが低いと、充電回路側では、このバッテリ電圧Ｖccに寄生ダイオードＤp1の順方向電圧ＶFを加算して得られる電圧（Ｖcc＋ＶF）を測定してしまい、真値に対して高く測定してしまう。例えば、バッテリ電圧Ｖccが２．４Ｖで、順方向電圧ＶFが０．６Ｖであるとすると、第１の電界効果トランジスタＦＥＴ１がオフしている間は、充電回路側ではバッテリ電圧が３．０Ｖであると測定してしまう。そして、第１の電界効果トランジスタＦＥＴ１がオンしたときに初めて、真のバッテリ電圧Ｖccに近い電圧を測定できることになる。
【００６３】
したがって、本発明の課題は、放電制御スイッチ（放電制御ＦＥＴ）が破壊するのを防止することができる、二次電池の保護方法および保護回路を提供することにある。
【００６４】
本発明の他の課題は、充電時において常に真のバッテリ電圧に近い電圧を測定することが可能な、二次電池の保護方法および保護回路を提供することにある。
【００６５】
【課題を解決するための手段】
本発明によれば、二次電池（３００）から外部接続端子（１０１，１０２）間に接続された負荷へ流す放電電流を放電制御スイッチ（ＦＥＴ１）のオン／オフにより制御することにより、前記二次電池（３００）を保護する方法において、前記外部接続端子（１０１，１０２）間に前記負荷を接続した放電時に、前記二次電池（３００）の両端の電圧（Ｖcc）が所定の過放電検出しきい値電圧（Ｖth(od)）よりも低くなったときに、前記放電制御スイッチ（ＦＥＴ１）の出力インピーダンスを、オンするときより大きくかつオフするときより小さい抵抗値にして過電流動作させ、これにより、前記外部接続端子（１０１，１０２）間に充電器を接続した充電時に、過電流検出を解除させることにより、直ちに前記放電制御スイッチ（ＦＥＴ１）をオン状態とさせるようにしたことを特徴とする二次電池の保護方法が得られる。
【００６６】
また、本発明によれば、二次電池（３００）から外部接続端子（１０１，１０２）間に接続された負荷へ流す放電電流を放電制御スイッチ（ＦＥＴ１）のオン／オフにより制御することにより、前記二次電池（３００）を保護する回路において、前記外部接続端子（１０１，１０２）間に前記負荷を接続した放電時に、前記二次電池（３００）の両端の電圧（Ｖcc）が所定の過放電検出しきい値電圧（Ｖth(od)）よりも低くなったときに、前記放電制御スイッチ（ＦＥＴ１）の出力インピーダンスを、オンするときより大きくかつオフするときより小さい抵抗値にする設定して過電流動作させる手段を備え、これにより、前記外部接続端子（１０１，１０２）間に充電器を接続した充電時に、過電流検出を解除させることにより、直ちに前記放電制御スイッチ（ＦＥＴ１）をオン状態とさせるようにしたことを特徴とする二次電池の保護回路が得られる。
【００６７】
上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
【００６８】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００６９】
図１を参照して、本発明の一実施の形態に係る保護回路２００について説明する。図示の保護回路２００は、以下に述べる点が相違していることを除いて、図５に示した保護回路２００’と実質的に同様の構成を有する。
【００７０】
相違点の１つ目は、従来の保護回路２００’では、ｎｐｎ形トランジスタＱ３のベースは、過放電検出部２１０の過電流検出コンパレータＣＯ１の出力端子に接続されているのに対して、本実施の形態の保護回路２００では、ｎｐｎ形トランジスタＱ３のベースは、過電流検出部２５０のコンパレータＣＯ４の出力端子にインバータＩＶを介して接続されていることである。相違点の２つ目は、従来の保護回路２００’では、過電流検出部２５０のコンパレータＣＯ４の出力端子と放電制御ＦＥＴのドレインとの間に、ｎｐｎ形トランジスタＱ１９と抵抗Ｒ９とが挿入されているのに対して、本実施の形態の保護回路２００では、ｎｐｎ形トランジスタＱ１９と抵抗Ｒ９とを削除したことである。相違点の３つ目は、従来の保護回路２００’では、出力段２４０’において、定電流源ＩＯ２とｎｐｎ形トランジスタＱ１７とは直接接続されているのに対して、本実施の形態の保護回路２００では、出力段２４０において、定電流源ＩＯ２とｎｐｎ形トランジスタＱ１７のコレクタとの間にクランプダイオードＤ１を接続すると共に、定電流源ＩＯ２とｎｐｎ形トランジスタＱ１７のベースとの間にレベルシフトダイオードＤ２を接続したことである。
【００７１】
次に、保護回路２００の動作について説明する。まず、過放電時の動作について説明する。本実施の形態では、過放電検出コンパレータＣＯ１の出力によりｐｎｐ形トランジスタＱ８のみオン・オフさせ、放電制御部のバイアス電流はバイアス維持回路２２０とコンパレータＣＯ４の出力で決める様にしている。
【００７２】
過放電時、過放電検出コンパレータＣＯ１の出力が論理“Ｌ”レベルになると、ｎｐｎ形トランジスタＱ６がオフ状態になる。このとき、出力制御部はｎｐｎ形トランジスタＱ４によりバイアス電流が維持されており、動作は継続する。
【００７３】
ｐｎｐ形トランジスタＱ８は、過放電検出コンパレータＣＯ１の出力が論理“Ｌ”レベルのとき、オフ状態になるので、コンパレータＣＯ２の＋入力端子に接続されたコンデンサＣ１は、定電流源ＩＯ１により放電される。コンパレータＣＯ２の＋入力端子の電位（すなわち、コンデンサＣ１の充電電圧）が放電により下がり、コンパレータＣＯ３の−入力端子の電位（コンデンサＣ１の充電電圧）がその＋入力端子の電位（第１の分圧電圧Ｖ１）より下がった時点で、ｎｐｎ形トランジスタＱ１０がオン状態、ｐｎｐ形トランジスタＱ１５がオフ状態になる。この時、ｎｐｎ形トランジスタＱ１７で放電制御ＦＥＴのゲートを論理“Ｌ”レベルにしようとするが、この論理“Ｌ”レベルを追加したクランプダイオードＤ１でクランプする。これにより、放電制御ＦＥＴ（第１の電界効果トランジスタＦＥＴ１）のオン電圧のぎりぎりのところで止める事で、放電制御ＦＥＴを完全にオフさせない状態とする。
【００７４】
換言すれば、放電制御ＦＥＴ（第１の電界効果トランジスタＦＥＴ１）をオフ状態とするのではなく、オン状態のときよりも高くかつオフ状態のときよりも低くなるように、その出力インピーダンスを上げるようなゲート−ソース間電圧ＶGSを供給する。
【００７５】
詳述すると、図２（ａ）に示されるように、一般に、電界効果トランジスタＦＥＴは、オン状態では２０ｍΩのオン抵抗値を持っており、オフ状態では無限大∞に近い抵抗値を持つ。そして、図２（ｂ）に示されるように、電界効果トランジスタＦＥＴのゲート−ソース間電圧ＶGSが０．７Ｖよりもより大きいときに、電界効果トランジスタＦＥＴはオン状態となり、０．７Ｖよりもより小さいときに、電界効果トランジスタＦＥＴはオフ状態となる。換言すれば、図２（ａ）および図２（ｂ）の破線楕円で示されるように、ゲート−ソース間電圧ＶGSが０．７Ｖ付近では、電界効果トランジスタＦＥＴはオン時の抵抗値より大きく、オフ時の抵抗値よりも小さい抵抗値を持つ。このような抵抗値を持つように、出力制御部は、ゲート−ソース間電圧ＶGSを決定する。
【００７６】
この時、放電制御ＦＥＴ（第１の電界効果トランジスタＦＥＴ１）のインピーダンスが高くなるので、放電電流が流れれば、放電制御ＦＥＴのドレイン電圧が上昇する。したがって、過電流検出部２５０（コンパレータＣＯ４）により過電流保護動作が働く。すなわち、コンパレータＣＯ４の出力が論理“Ｌ”レベルとなり、ｎｐｎ形トランジスタＱ１６がオン状態となるので、放電制御ＦＥＴ（第１の電界効果トランジスタＦＥＴ１）を完全にオフ状態とする。その結果、過放電が防止される。
【００７７】
また、コンパレータＣＯ４の出力が反転するので、ｎｐｎ形トランジスタＱ３がオフ状態となり、バイアス電流がオフとなる。これにより、回路全体の動作が停止する。
【００７８】
過放電（過電流）であることが何らかの報知手段（図示せず）によりユーザに知らされると、ユーザは外部接続端子１０１、１０２間から負荷を取り外し、その代りに外部接続端子１０１、１０２間に充電器（図示せず）を接続する。これにより、二次電池３００の充電が開始される。
【００７９】
二次電池３００が充電されることにより、充電電流が放電制御ＦＥＴのボディダイオード経由で電流が流れ、放電制御ＦＥＴのドレイン電圧はソース電圧以下になる。したがって、充電検出部２６０のコンパレータＣＯ５の出力が反転し、通常動作に復帰する。また、過電流検出部２５０のコンパレータＣＯ４の出力が反転するので、過電流検出が解除される。この動作は「充電復帰動作」と呼ばれる。
【００８０】
このように、外部接続端子１０１、１０２間に充電器を接続すると、第１の電界効果トランジスタＦＥＴ１（放電制御ＦＥＴ）は直ちにオン状態となる。したがって、第１の電界効果トランジスタＦＥＴ１（放電制御ＦＥＴ）において無駄なエネルギーが消費されることなく、第１の電界効果トランジスタＦＥＴ１（放電制御ＦＥＴ）で熱が発生するのを防止することができる。その結果、第１の電界効果トランジスタＦＥＴ１（放電制御ＦＥＴ）が破壊するのを防止することが可能となる。
【００８１】
また、充電時に第１の電界効果トランジスタＦＥＴ１（放電制御ＦＥＴ）は直ちにオン状態となるので、充電回路側では二次電池３００のバッテリ電圧（電池電圧）Ｖccに近い値を計測することが可能となる。
【００８２】
以上、本発明について実施の形態によって説明を例に挙げて説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。
【００８３】
【発明の効果】
以上の説明から明らかなように、本発明では、放電時に二次電池のバッテリ電圧が過放電検出しきい値電圧Ｖth(od)よりも低くなると、放電制御スイッチをオフ状態にするのではなくハイインピーダンス状態にし、過電流動作させるようにしている。従って、放電制御スイッチの復帰を、「再充電」により行うことが可能となり、充電時に従来のように寄生ダイオードＤp1を充電電流が流れることはなく、放電制御スイッチが発熱するのを防止することが可能となる。また、充電時には、充電回路側では二次電池のバッテリ電圧を直読することができるので、充電動作を確実に行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による二次電池の保護回路の構成を示す回路図である。
【図２】図１に示した保護回路に使用される出力段の動作を説明するための図である。
【図３】従来の二次電池の保護回路を備えた電池パックの構成を示すブロック図である。
【図４】図３に示した電池パックの動作を説明するための図である。
【図５】図３に示した二次電池の保護回路の構成を示す回路図である。
【符号の説明】
１００’ 電池ユニット（電池パック）
１０１ 正極端子
１０２ 負極端子
２００ 保護回路
２１０ 過放電検出部
２２０ バイアス維持回路
２３０ 放電オフ制御部
２４０ 出力段
２５０ 過電流検出部
２６０ 充電検出部
ＦＥＴ１ 放電制御ＦＥＴ（放電制御スイッチ）
Ｄp1 寄生ダイオード（ボディダイオード）
Claims (2)
- 二次電池から外部接続端子間に接続された負荷へ流す放電電流を放電制御スイッチのオン／オフにより制御することにより、前記二次電池を保護する方法において、
前記外部接続端子間に前記負荷を接続した放電時に、前記二次電池の両端の電圧が所定の過放電検出しきい値電圧よりも低くなったときに、前記放電制御スイッチの出力インピーダンスを、オンするときより大きくかつオフするときより小さい抵抗値にして過電流動作させ、これにより、前記外部接続端子間に充電器を接続した充電時に、過電流検出を解除させることにより、直ちに前記放電制御スイッチをオン状態とさせるようにしたことを特徴とする二次電池の保護方法。 - 二次電池から外部接続端子間に接続された負荷へ流す放電電流を放電制御スイッチのオン／オフにより制御することにより、前記二次電池を保護する回路において、
前記外部接続端子間に前記負荷を接続した放電時に、前記二次電池の両端の電圧が所定の過放電検出しきい値電圧よりも低くなったときに、前記放電制御スイッチの出力インピーダンスを、オンするときより大きくかつオフするときより小さい抵抗値にする設定して過電流動作させる手段を備え、これにより、前記外部接続端子間に充電器を接続した充電時に、過電流検出を解除させることにより、直ちに前記放電制御スイッチをオン状態とさせるようにしたことを特徴とする二次電池の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37467899A JP4182313B2 (ja) | 1999-12-28 | 1999-12-28 | 二次電池の保護方法及び保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37467899A JP4182313B2 (ja) | 1999-12-28 | 1999-12-28 | 二次電池の保護方法及び保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001190028A JP2001190028A (ja) | 2001-07-10 |
| JP4182313B2 true JP4182313B2 (ja) | 2008-11-19 |
Family
ID=18504251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37467899A Expired - Fee Related JP4182313B2 (ja) | 1999-12-28 | 1999-12-28 | 二次電池の保護方法及び保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4182313B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646169B2 (en) | 2004-03-25 | 2010-01-12 | O2Micro International Ltd. | Trickle discharge for battery pack protection |
| US7180268B2 (en) | 2004-03-25 | 2007-02-20 | O2Micro International Limited | Circuits capable of trickle precharge and/or trickle discharge |
| US8618805B2 (en) | 2004-03-25 | 2013-12-31 | 02Micro, Inc. | Battery pack with a battery protection circuit |
| CN107181303B (zh) * | 2017-06-29 | 2023-04-28 | 浙江机电职业技术学院 | 超级电容充放电检测电路及其检测控制方法 |
-
1999
- 1999-12-28 JP JP37467899A patent/JP4182313B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001190028A (ja) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101035065B1 (ko) | 충전제어 기능 부착 전지팩 | |
| US6340880B1 (en) | Method of protecting a chargeable electric cell | |
| JP4380927B2 (ja) | 過充電保護回路 | |
| KR100549813B1 (ko) | 충전제어방법 및 충전제어장치 | |
| US5847538A (en) | Control circuit for protecting an excess discharge of a battery | |
| KR100777884B1 (ko) | 충방전 제어회로와 충전식 전원장치 | |
| JP3731951B2 (ja) | リチウムイオン電池保護回路 | |
| JP3844063B2 (ja) | 二次電池の保護回路 | |
| JP4182313B2 (ja) | 二次電池の保護方法及び保護回路 | |
| KR100479881B1 (ko) | 전원 감시용 집적회로장치 | |
| JP3674794B2 (ja) | 蓄電池充電回路 | |
| JP3278487B2 (ja) | 充電式電源装置 | |
| JPH11127543A (ja) | 二次電池の保護回路装置 | |
| JP2001145271A (ja) | 二次電池の保護方法及び保護回路 | |
| JP3451768B2 (ja) | ２次電池の充電電流バイパス回路 | |
| JP4359740B2 (ja) | 二次電池の保護回路 | |
| JP2002369373A (ja) | 電池モジュール | |
| JP3689798B2 (ja) | 電源監視ｉｃ及び電池パック | |
| JP2001169477A (ja) | 二次電池の保護方法及び保護回路 | |
| JP3632720B2 (ja) | 電源制御回路 | |
| JP4110858B2 (ja) | 組電池の異常検出装置 | |
| JP2002110257A (ja) | 電池モジュール | |
| JPH11234911A (ja) | 保護回路 | |
| JPH09257841A (ja) | 二次電池の過電流検出回路 | |
| KR20220153500A (ko) | 이차전지 보호 회로, 전지 팩, 전지 시스템 및 이차전지 보호 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080528 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080806 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4182313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140912 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |