JP2001190028A

JP2001190028A - 二次電池の保護方法及び保護回路

Info

Publication number: JP2001190028A
Application number: JP37467899A
Authority: JP
Inventors: Yasuhisa Tojima; 泰久東島
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 1999-12-28
Filing date: 1999-12-28
Publication date: 2001-07-10
Anticipated expiration: 2019-12-28
Also published as: JP4182313B2

Abstract

(57)【要約】【課題】放電制御スイッチの破壊を防止すること。【解決手段】外部接続端子（１０１，１０２）間に負
荷を接続した放電時に、二次電池（３００）の両端の電
池電圧（Ｖcc）が所定の過放電検出しきい値電圧（Ｖth
(od)）よりも低くなったときに、放電制御スイッチ（Ｆ
ＥＴ１）の出力インピーダンスを、オンするときより大
きくかつオフするときより小さい抵抗値にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、リチウム
イオン電池のような、充電可能な電池（二次電池）を備
えた電池ユニットに用いられる二次電池の保護回路に関
し、特に、過放電防止機構と過電流防止機構とを備えた
二次電池の保護回路に関する。

【０００２】

【従来の技術】充電可能な電池（二次電池）のうち、特
にリチウムイオン電池は、過放電、過充電に弱いため、
過放電状態、過充電状態を検出して、過放電状態及び過
充電状態から二次電池を保護するための保護回路が不可
欠である。すなわち、保護回路は、過放電防止機構と過
充電防止機構とを備えている。尚、この保護回路には、
二次電池の放電中における過電流状態をも検出して、過
電流状態から二次電池を保護しているものもある。この
場合、保護回路は、過放電防止機構と過充電防止機構と
過電流防止機構とを備えている。以下では、先ず、過放
電防止機構と過充電防止機構とを備えた、二次電池の保
護回路について説明する。

【０００３】このような二次電池の保護回路は、例え
ば、特許第２８７２３６５号公報（以下、「先行技術文
献」と呼ぶ。）に「充電式の電源回路」として開示され
ている。以下では、この先行技術文献の記載に基づい
て、従来の二次電池の保護回路について説明する。

【０００４】図３を参照して、従来の保護回路２００’
を備えた電池ユニット１００’について説明する。電池
ユニット１００’は電池パックとも呼ばれ、正極端子１
０１と負極端子１０２とを持つ。正極端子１０１及び負
極端子１０２は外部接続端子とも呼ばれる。正極端子１
０１と負極端子１０２との間には、負荷（図示せず）ま
たは充電器（図示せす）が接続される。

【０００５】図示の電池ユニット１００’は、少なくと
も１個のリチウムイオン電池（単位電池）３０１を含む
二次電池３００を有する。二次電池３００はバッテリ電
圧（電池電圧）Ｖccを発生している。この二次電池３０
０には保護回路２００’が並列に接続されている。保護
回路２００’は、過放電防止機構（後で図面を参照して
詳述する）と、過充電防止機構と、過電流防止機構（後
で図面を参照して詳述する）とを持つ。

【０００６】保護回路２００’の過放電防止機構には、
過放電検出しきい値電圧Ｖth(od)が設定されている。す
なわち、過放電防止機構は、放電中に、バッテリ電圧Ｖ
ccと過放電検出しきい値電圧Ｖth(od)とを比較し、バッ
テリ電圧Ｖccが過放電検出しきい値電圧Ｖth(od)よりも
低くなると「過放電」と判定して、論理ローレベルの過
放電検出信号を出力する。一方、放電中に、バッテリ電
圧Ｖccが、過放電検出しきい値電圧Ｖth(od)に過放電用
ヒステリシス電圧Ｖhy(od)を加えて得られる過放電復帰
電圧（Ｖth(od)＋Ｖhy(od)）よりも高くなると、過放電
防止機構は論理ハイレベルの過放電保護解除信号を出力
する。

【０００７】同様に、保護回路２００’の過充電防止機
構には、過充電検出しきい値電圧Ｖth(oc)が設定されて
いる。すなわち、過充電防止機構は、充電中に、バッテ
リ電圧Ｖccと過充電検出しきい値電圧Ｖth(oc)とを比較
し、バッテリ電圧Ｖccが過充電検出しきい値電圧Ｖth(o
c)よりも高くなると過充電と判定して、論理ローレベル
の過充電検出信号を出力する。一方、充電中に、バッテ
リ電圧Ｖccが、過充電検出しきい値電圧Ｖth(oc)から過
充電用ヒステリシス電圧Ｖhy(oc)を引いて得られる過充
電復帰電圧（Ｖth(oc)−Ｖhy(oc)）よりも低くなると、
過充電防止機構は論理ハイレベルの過充電保護解除信号
を出力する。

【０００８】保護回路２００’の過電流防止機構につい
ては後で図面を参照して詳述する。

【０００９】尚、二次電池３００の陰極（−極）と負極
端子１０２との間には、第１及び第２の電界効果トラン
ジスタＦＥＴ１及びＦＥＴ２が直列接続されている。第
１の電界効果トランジスタＦＥＴ１は放電制御ＦＥＴま
たは放電制御スイッチと呼ばれ、第２の電界効果トラン
ジスタＦＥＴ２は充電制御ＦＥＴまたは充電制御スイッ
チと呼ばれる。

【００１０】第１の電界効果トランジスタＦＥＴ１のゲ
ートに過放電防止機構から論理ローレベルの過放電検出
信号が供給されると、第１の電界効果トランジスタＦＥ
Ｔ１はオフする。一方、第１の電界効果トランジスタＦ
ＥＴ１のゲートに過放電防止機構から論理ハイレベルの
過放電保護解除信号が供給されると、第１の電界効果ト
ランジスタＦＥＴ１はオンする。同様に、第２の電界効
果トランジスタＦＥＴ２のゲートに過充電防止機構から
論理ローレベルの過充電検出信号が供給されると、第２
の電界効果トランジスタＦＥＴ２はオフする。第２の電
界効果トランジスタＦＥＴ２のゲートに過充電防止機構
から論理ハイレベルの過充電保護解除信号が供給される
と、第２の電界効果トランジスタＦＥＴ２はオンする。

【００１１】上記先行技術文献に記載されているよう
に、第１の電界効果トランジスタＦＥＴ１は寄生ダイオ
ードＤp1を持ち、その順方向が二次電池３００の充電方
向になるように接続されている。また、第２の電界効果
トランジスタＦＥＴ２は、寄生ダイオードＤp2を持ち、
その順方向が二次電池３００の放電方向になるように接
続されている。尚、寄生ダイオードＤp1およびＤp2はボ
ディダイオードとも呼ばれる。

【００１２】次に、図４をも参照して、図３に示した電
池ユニット（電池パック）１００’の動作について説明
する。最初に放電時の動作について説明し、後で充電時
の動作について説明する。

【００１３】放電時には、正極端子１０１と負極端子１
０２との間に負荷（図示せず）が接続される。二次電池
３００が放電していくと、図４の点線で示すように、そ
のバッテリ電圧Ｖccは徐々に低下していく。そして、バ
ッテリ電圧Ｖccが過放電検出しきい値電圧Ｖth(od)より
も低くなると、過放電防止機構は論理ローレベルの過放
電検出信号を出力する。この過放電検出信号に応答し
て、第１の電界効果トランジスタＦＥＴ１はオフし、こ
れにより過放電が防止される。

【００１４】過放電であることが何らかの報知手段によ
りユーザに知らされると、ユーザは外部接続端子１０
１、１０２間から負荷を取り外し、その代りに外部接続
端子１０１、１０２間に充電器（図示せず）を接続す
る。これにより、二次電池３００の充電が開始される。
このとき、第１の電界効果トランジスタＦＥＴ１では、
その寄生ダイオードＤp1を介して充電電流が流れる。そ
して、二次電池３００のバッテリ電圧Ｖccが、過放電検
出しきい値電圧Ｖth(od)よりも高くなると、過放電防止
機構は、論理ハイレベルの過放電保護解除信号を出力す
る。この過放電保護解除信号に応答して、第１の電界効
果トランジスタＦＥＴ１はオンする。

【００１５】したがって、充電器が端子１０１，１０２
間に接続されてから第１の電界効果トランジスタＦＥＴ
１がオンするまでの期間、第１の電界効果トランジスタ
ＦＥＴ１ではその寄生ダイオードＤp1を介して充電電流
が流れ続けるので、そこでエネルギーが消費される。

【００１６】さて、このようして二次電池３００の充電
が続けられると、そのバッテリ電圧Ｖccは、図４の実線
で示すように、徐々に上昇する。そして、バッテリ電圧
Ｖccが過充電検出しきい値電圧Ｖth(oc)よりも高くなる
と、過充電防止機構は論理ローレベルの過充電検出信号
を出力する。この過充電検出信号に応答して、第２の電
界効果トランジスタＦＥＴ２はオフし、これにより過充
電が防止される。

【００１７】過充電であることが何らかの報知手段（図
示せず）によりユーザに知らされると、ユーザは充電が
完了したと判断する。そして、ユーザは、外部接続端子
１０１、１０２間から充電器を取り外し、その代りに外
部接続端子１０１、１０２間に負荷を接続する。これに
より、二次電池３００から負荷への放電が開始される。
このとき、第２の電界効果トランジスタＦＥＴ２では、
その寄生ダイオードＤp2を介して放電電流が流れる。そ
して、二次電池３００のバッテリ電圧Ｖccが、過充電検
出しきい値電圧Ｖth(oc)よりも低くなると、過充電防止
機構は論理ハイレベルの過充電保護解除信号を出力す
る。この過充電保護解除信号に応答して、第２の電界効
果トランジスタＦＥＴ２はオンする。

【００１８】したがって、負荷が端子１０１，１０２間
に接続されてから第２の電界効果トランジスタＦＥＴ２
がオンするまでの期間、第２の電界効果トランジスタＦ
ＥＴ２ではその寄生ダイオードＤp2を介して放電電流が
流れ続けるので、そこでエネルギーが消費される。

【００１９】次に、図５を参照して、過放電防止機構と
過電流防止機構とを備えた、従来の二次電池の保護回路
について説明する。尚、実際の保護回路は、前述したよ
うに、過充電防止機構をも備えているけれども、本発明
は過充電防止機構には直接関係しないので、それについ
ての図示および説明を省略する。

【００２０】保護回路２００’は、過放電検出部２１０
と、バイアス維持回路２２０と、放電オフ制御部２３０
と、出力段２４０’と、過電流検出部２５０と、充電検
出部２６０とを有する。バイアス維持回路２２０と放電
オフ制御部２３０と出力段２４０’との組み合わせは出
力制御部と呼ばれる。また、過放電検出部２１０と出力
制御部との組み合わせは放電制御回路と呼ばれる。

【００２１】過放電検出部２１０は、過放電検出コンパ
レータＣＯ１と、ヒステリシススイッチとして動作する
ｎｐｎ形トランジスタＱ１と、ｐｎｐ形トランジスタＱ
２と、電池電圧Ｖccが供給される電源端子と接地端子と
の間に直列接続されたブリーダ抵抗Ｒ１，Ｒ２，Ｒ３
と、過放電検出電圧を設定するための過放電検出用基準
電圧を発生する基準電圧発生回路ＶＲ１とを有する。

【００２２】ｎｐｎ形トランジスタＱ１のエミッタは接
地され、コレクタは抵抗Ｒ２とＲ３との接続点に接続さ
れている。すなわち、抵抗Ｒ３の両端に並列にｎｐｎ形
トランジスタＱ１が接続されている。ｎｐｎ形トランジ
スタＱ１のベースはｐｎｐ形トランジスタＱ２のコレク
タに接続されている。ｐｎｐ形トランジスタＱ２のエミ
ッタは電源端子に接続されている。過放電検出コンパレ
ータＣＯ１の−入力端子は基準電圧発生回路ＶＲ１に接
続され、＋入力端子は抵抗Ｒ１とＲ２との接続点に接続
されている。

【００２３】過放電検出部２１０とバイアス維持回路２
３０との間には、ｎｐｎ形トランジスタＱ３，Ｑ４と、
ｐｎｐ形トランジスタＱ５とが挿入されている。ｎｐｎ
形トランジスタＱ３のエミッタは接地され、ベースは過
放電検出コンパレータＣＯ１の出力端子に接続されてい
る。ｎｐｎ形トランジスタＱ４のエミッタは接地され、
コレクタはｎｐｎ形トランジスタＱ３のコレクタに接続
されている。すなわち、ｎｐｎ形トランジスタＱ３およ
びＱ４は互いに並列に接続されている。ｐｎｐ形トラン
ジスタＱ５のエミッタは電源端子に接続され、ベースと
コレクタとは互いに接続され、コレクタはｎｐｎ形トラ
ンジスタＱ３およびＱ４のコレクタに接続されている。
また、ｐｎｐ形トランジスタＱ５のベースはｐｎｐ形ト
ランジスタＱ２のベースに接続されている。すなわち、
ｐｎｐ形トランジスタＱ５とＱ２との組み合わせは、カ
レントミラー回路を構成している。

【００２４】バイアス維持回路２３０は、コンパレータ
ＣＯ２と、定電流源ＩＯ１と、ｐｎｐ形トランジスタＱ
５と、コンデンサＣ１と、ｎｐｎ形トランジスタＱ６
と、ｐｎｐ形トランジスタＱ７およびＱ８とを有する。

【００２５】ｎｐｎ形トランジスタＱ６のエミッタは接
地され、ベースは過放電検出コンパレータＣＯ１の出力
端子に接続されている。ｐｎｐ形トランジスタＱ７のエ
ミッタは電源端子に接続され、ベースとコレクタは互い
に接続され、コレクタはｎｐｎ形トランジスタＱ６のコ
レクタに接続されている。ｐｎｐ形トランジスタＱ８の
エミッタは電源端子に接続され、ベースはｐｎｐ形トラ
ンジスタＱ７のベースに接続されている。すなわち、ｐ
ｎｐ形トランジスタＱ７およびＱ８の組み合わせはカレ
ントミラー回路を構成している。コンパレータＣＯ２の
＋入力端子は定電流源ＩＯ１を介して接地されている。
定電流源ＩＯ１に並列にコンデンサＣ１が接続されてい
る。また、コンパレータＣＯ２の＋入力端子にはｐｎｐ
形トランジスタＱ８のコレクタが接続されている。コン
パレータＣＯ２の出力端子はｎｐｎ形トランジスタＱ４
のベースに接続されている。

【００２６】バイアス維持回路２２０と放電オフ制御部
２３０との間には、ｐｎｐ形トランジスタＱ９と、ツェ
ナーダイオードＺＤ１と、直列接続されたブリーダ抵抗
Ｒ４，Ｒ５，Ｒ６，Ｒ７とが、設けられている。直列接
続されたブリーダ抵抗Ｒ４〜Ｒ７は、ツェナーダイオー
ドＺＤ１に並列に接続されている。

【００２７】ｐｎｐ形トランジスタＱ９のエミッタは電
源端子に接続され、ベースはｐｎｐ形トランジスタＱ５
のベースに接続されている。すなわち、ｐｎｐ形トラン
ジスタＱ５とＱ９の組み合わせはカレントミラー回路を
構成している。ｐｎｐ形トランジスタＱ９のコレクタは
ツェナーダイオードＺＤ１を介して接地されている。ブ
リーダ抵抗Ｒ４〜Ｒ７はツェナーダイオードＺＤ１のツ
ェナー電圧を第１乃至第３の分圧電圧Ｖ１，Ｖ２，Ｖ３
に分圧する。ここで、Ｖ１＞Ｖ２＞Ｖ３の関係がある。

【００２８】第１の分圧電圧Ｖ１は放電オフ制御部２３
０に供給され、第２の分圧電圧Ｖ２はバイアス維持回路
２２０に供給され、第３の分圧電圧Ｖ３は過電流検出部
２５０に供給されている。第２の分圧電圧Ｖ２はコンパ
レータＣＯ２の−入力端子に供給される。

【００２９】放電オフ制御部２３０は、コンパレータＣ
Ｏ３とｎｐｎ形トランジスタＱ１０とを有する。コンパ
レータＣＯ３の−入力端子にはコンデンサＣ１の充電電
圧が供給され、＋入力端子には第１の分圧電圧Ｖ１が供
給されている。コンパレータＣＯ３の出力端子はｎｐｎ
形トランジスタＱ１０のベースに接続されている。ｎｐ
ｎ形トランジスタＱ１０のエミッタは接地されている。

【００３０】出力段２４０’は、ｐｎｐ形トランジスタ
Ｑ１１と、ｎｐｎ形トランジスタＱ１２およびＱ１３
と、ｐｎｐ形トランジスタＱ１４およびＱ１５と、ｎｐ
ｎ形トランジスタＱ１６およびＱ１７と、定電流源ＩＯ
２とを有する。

【００３１】ｐｎｐ形トランジスタＱ１１のエミッタは
電源端子に接続され、ベースはｐｎｐ形トランジスタＱ
５のベースに接続されている。すなわち、ｐｎｐ形トラ
ンジスタＱ５およびＱ１１の組み合わせはカレントミラ
ー回路として働く。ｐｎｐ形トランジスタＱ１１のコレ
クタはｎｐｎ形トランジスタＱ１２のコレクタに接続さ
れている。ｎｐｎ形トランジスタＱ１２のコレクタは、
自身のベースとｎｐｎ形トランジスタＱ１０のコレクタ
とに接続され、エミッタは接地されている。すなわち、
ｎｐｎ形トランジスタＱ１２とＱ１０は並列に接続され
ている。

【００３２】また、ｎｐｎ形トランジスタＱ１２のベー
スにはｎｐｎ形トランジスタＱ１３のベースに接続され
ている。ｎｐｎ形トランジスタＱ１３のエミッタは接地
されている。すなわち、ｎｐｎ形トランジスタＱ１２お
よびＱ１３の組み合わせはカレントミラー回路として働
く。ｎｐｎ形トランジスタＱ１３のコレクタはｐｎｐ形
トランジスタＱ１４のコレクタに接続されている。ｐｎ
ｐ形トランジスタＱ１４のエミッタは電源端子に接続さ
れ、ベースは自身のコレクタとｐｎｐ形トランジスタＱ
１５のベースとに接続されている。ｎｐｎ形トランジス
タＱ１５のエミッタは電源端子に接続されている。すな
わち、ｐｎｐ形トランジスタＱ１４およびＱ１５の組み
合わせはカレントミラー回路として働く。ｐｎｐ形トラ
ンジスタＱ１５のコレクタは、ｎｐｎ形トランジスタＱ
１６およびＱ１７のコレクタに接続されると共に、放電
制御ＦＥＴのゲートに接続されている。ｎｐｎ形トラン
ジスタＱ１６およびＱ１７のエミッタは接地されてい
る。ｎｐｎ形トランジスタＱ１７のベースは定電流源Ｉ
Ｏ２を介して電源端子に接続されている。

【００３３】過電流検出部２５０はコンパレータＣＯ４
を有する。コンパレータＣＯ４の−入力端子には第３の
分圧電圧Ｖ３が供給され、＋入力端子は抵抗Ｒ８を介し
て放電制御ＦＥＴのドレインに接続されている。また、
コンパレータＣＯ４の出力端子はｎｐｎ形トランジスタ
Ｑ１６，Ｑ１８，およびＱ１９のベースに接続されてい
る。

【００３４】ｎｐｎ形トランジスタＱ１８のエミッタは
接地され、コレクタは過放電検出コンパレータＣＯ１の
出力端子とｎｐｎ形トランジスタＱ１６のベースとに接
続されている。ｎｐｎ形トランジスタＱ１９のエミッタ
は接地され、コレクタは抵抗Ｒ９を介して放電制御ＦＥ
Ｔのドレインに接続されている。

【００３５】充電検出部２６０はコンパレータＣＯ５と
基準電圧発生回路ＶＲ２とを有する。コンパレータＣＯ
５の＋入力端子には基準電圧発生回路ＶＲ２からの基準
電圧が供給され、−入力端子は抵抗Ｒ８を介して放電制
御ＦＥＴのドレインに接続されている。コンパレータＣ
Ｏ５の出力端子はｎｐｎ形トランジスタＱ１８のコレク
タに接続されている。

【００３６】次に、図５を参照して、従来の保護回路２
００’における放電制御回路の動作について説明する。

【００３７】過放電検出部２１０のみ常時動作してい
る。過放電検出コンパレータＣＯ１は、電池電圧Ｖccが
過放電検出電圧より高いとき、論理“Ｈ”レベルの信号
を出力する。過放電検出コンパレータＣＯ１の出力が論
理“Ｈ”レベルのとき、ｎｐｎ形トランジスタＱ２によ
り過放電検出コンパレータＣＯ１以降の全回路にバイア
ス電流が流れ動作する。

【００３８】バイアス維持回路２２０において、コンパ
レータＣＯ２の＋入力端子に接続されたコンデンサＣ１
をｐｎｐ形トランジスタＱ８により充電する。このコン
デンサＣ１の充電電圧が、コンパレータＣＯ２の−入力
端子に供給される第２の分圧電圧以上になると、ｎｐｎ
形トランジスタＱ４がオン状態になり、前述したバイア
ス電流はこのループからも動作維持するように働く。

【００３９】また、放電オフ制御部２３０において、コ
ンパレータＣＯ３の−入力端子の電位が持ち上がるの
で、コンパレータＣＯ３の出力は論理“Ｌ”レベルとな
り、ｎｐｎ形トランジスタＱ１０はオフ状態となる。

【００４０】バイアス電流が流れることで、最終出力段
２４０’のｎｐｎ形トランジスタＱ１２がオン状態にあ
り、ｐｎｐ形トランジスタＱ１５により放電制御ＦＥＴ
のゲートを論理“Ｈ”レベルにし、放電制御ＦＥＴはオ
ン状態になる。

【００４１】次に、過放電時の動作について説明する。

【００４２】電池電圧Ｖccが過放電検出電圧より低くな
ると、過放電検出コンパレータＣＯ１の出力が論理
“Ｌ”レベルになり、ｎｐｎ形トランジスタＱ３はオフ
状態になる。出力制御部は、ｎｐｎ形トランジスタＱ４
によりバイアス電流が維持されており、動作は継続す
る。

【００４３】ｐｎｐ形トランジスタＱ８は、過放電検出
コンパレータＣＯ１の出力が論理“Ｌ”レベルで、オフ
状態となるので、コンパレータＣＯ２の＋入力端子に接
続されたコンデンサＣ１は定電流源ＩＯ１により放電さ
れる。

【００４４】放電オフ制御部２３０において、コンパレ
ータＣＯ３の−入力端子に印加される電圧が上記コンデ
ンサＣ１の放電により下がり、コンパレータＣＯ３の−
入力端子の電位が＋入力端子に供給される第１の分圧電
圧Ｖ１より下がった時点で、ｎｐｎ形トランジスタＱ１
０がオン状態に、ｐｎｐ形トランジスタＱ１５がオフ状
態になる。ｎｐｎ形トランジスタＱ１７により放電制御
ＦＥＴのゲート電圧を論理“Ｌ”レベルにし、放電制御
ＦＥＴはオフになる。

【００４５】その後、コンパレータＣＯ２の＋入力端子
の電位が−入力端子に供給される第２の分圧電圧以下に
なった時点で、ｎｐｎ形トランジスタＱ４もオフ状態と
なる。これにより、放電制御部のバイアスがなくなり、
放電制御部全体の回路電流は零になる。

【００４６】一方、放電制御ＦＥＴのゲートは、ｎｐｎ
形トランジスタＱ１７により論理“Ｌ”レベルを維持す
る。ｎｐｎ形トランジスタＱ１７のベース電流は微小電
流であるので、ｎｐｎ形トランジスタＱ１７の能力を極
力抑え、回路電流の低減を図っている。

【００４７】ｐｎｐ形トランジスタＱ５がオフ状態にな
ると、過放電検出部２１０のヒステリシススイッチＱ１
がオフになり、過放電検出部２１０のしきい値が変る。
これにより、過放電検出部２１０にヒステリシスを持た
せている。

【００４８】次に、過電流検出時の動作について説明す
る。

【００４９】過電流検出部２５０において、コンパレー
タＣＯ４の−入力端子には、ツェナーダイオードＺＤ１
のツェナー電圧を抵抗分圧した第３の分圧電圧Ｖ３が供
給され、＋入力端子には、放電制御ＦＥＴのドレイン電
圧が入力されている。

【００５０】放電制御ＦＥＴがオンの時、そのオン抵抗
は非常に小さい。このオン抵抗をＲonで表すと、上記ド
レイン電圧として、［負荷（放電）電流×Ｒon］が発生
している。

【００５１】コンパレータＣＯ４の＋入力端子に印加さ
れるドレイン電圧［負荷（放電）電流×Ｒon］がその−
入力端子に供給されている第３の分圧電圧Ｖ３より高く
なると、ｎｐｎ形トランジスタＱ１８がオン状態とな
る。これにより、コンパレータＣＯ２の＋入力端子を持
ち上げているｐｎｐ形トランジスタＱ８をオフ状態にさ
せ、定電流源ＩＯ１によりコンデンサＣ１を放電させ
る。

【００５２】コンデンサＣ１の充電電圧が低下し、コン
パレータＣＯ３の出力が反転すると、ｎｐｎ形トランジ
スタＱ１０がオン状態、ｎｐｎ形トランジスタＱ１２お
よびｐｎｐ形トランジスタＱ１５がオフ状態、ｎｐｎ形
トランジスタＱ１６がオンになり、放電制御ＦＥＴのゲ
ートは論理“Ｌ”レベルになる。

【００５３】この時、過放電検出部２１０では、その過
放電検出コンパレータＣＯ１の出力が論理“Ｈ”レベル
のままであれば、ｎｐｎ形トランジスタＱ３はオン状態
を維持する。したがって、全体回路のバイアス電流はこ
の電流により維持され、全体回路の動作を継続すること
ができる。

【００５４】コンパレータＣＯ４の出力により、ｎｐｎ
形トランジスタＱ１９もオン状態になる。これは負荷電
流をｎｐｎ形トランジスタＱ１９経由で流すためであ
る。ｎｐｎ形トランジスタＱ１９の電流能力と負荷電流
との関係で放電制御ＦＥＴのドレイン電圧が決まる。す
なわち、負荷電流が小さくなると、ドレイン電圧が低下
する。ドレイン電圧がコンパレータＣＯ４の−入力端子
に供給される第３の分圧電圧Ｖ３以下になると、元の状
態に戻る。

【００５５】次に、充電検出時の動作について説明す
る。

【００５６】充電器が端子１０１，１０２間に接続さ
れ、充電電流により放電制御ＦＥＴのドレイン電圧が、
コンパレータＣＯ５の＋入力端子に印加されている基準
電圧以下まで低下したとする。すると、コンパレータＣ
Ｏ５の出力が反転し、コンパレータＣＯ２の＋入力端子
の電位を持ち上げるｐｎｐ形トランジスタＱ８をオンさ
せる。これによりコンデンサＣ１を充電する。コンパレ
ータＣＯ２の＋入力端子に印加されるコンデンサＣ１の
充電電圧がその−入力端子に印加される第２の分圧電圧
Ｖ２以上になると、ｎｐｎ形トランジスタＱ４がオン状
態になる。これにより、全体回路のバイアス電流が流
れ、回路全体が動作状態となる。

【００５７】従って、出力段２４０’のｎｐｎ形トラン
ジスタＱ１２およびｐｎｐ形トランジスタＱ１５がオン
状態になり、放電制御ＦＥＴのゲートを論理“Ｈ”レベ
ルにする。これにより、放電制御ＦＥＴはオン状態にな
る。

【００５８】この時、ヒステリシススイッチＱ１もオン
状態になるので、過放電検出部２１０の過放電検出コン
パレータＣＯ１のしきい値は過放電検出電圧側に移行す
る。すなわち、ヒステリシスが解除される。

【００５９】また、放電制御ＦＥＴがオン状態になる
と、そのドレイン電圧がソース電圧まで上昇する。これ
により、充電検出部２６０のコンパレータＣＯ５の出力
は再度切り替わり、ｐｎｐ形トランジスタＱ８はオフ状
態となる。定電流源ＩＯ１によるコンデンサＣ１の放電
により、コンデンサＣ１の充電電圧がコンパレータＣＯ
２の−入力端子に印加される第２の分圧電圧Ｖ２まで下
がる期間の間、全体回路のバイアス電流は維持される。

【００６０】電池電圧Ｖccが過放電検出電圧以下の場
合、上述した動作が繰り返し行われる。電池電圧Ｖccが
過放電検出電圧以上になると、過放電検出部２１０の過
放電検出コンパレータＣＯ１の出力が論理“Ｈ”レベル
になる。これにより、ｎｐｎ形トランジスタＱ２による
バイアス維持と、ｐｎｐ形トランジスタＱ５によりコン
パレータＣＯ２の＋入力端子を論理“Ｈ”レベルにする
ことで、コンパレータＣＯ２の出力は論理“Ｈ”レベル
を維持する。

【００６１】

【発明が解決しようとする課題】上述したように、従来
の保護回路２００’では、外部接続端子１０１，１０２
間に負荷を接続した放電時において、一旦、過放電防止
機構によって過放電状態が検出されて第１の電界効果ト
ランジスタＦＥＴ１がオフすると、その後に、たとえ外
部接続端子１０１、１０２間に充電器を接続したとして
も、前述したように、第１の電界効果トランジスタＦＥ
Ｔ１は直ぐにはオンしない。この第１の電界効果トラン
ジスタＦＥＴ１がオフしている間、第１の電界効果トラ
ンジスタＦＥＴ１ではその寄生ダイオードＤp１を介し
て充電電流が流れ続ける。この時間の間、第１の電界効
果トランジスタＦＥＴ１ではエネルギーが消費されるこ
とになる。その為、この期間が余りに長いと、第１の電
界効果トランジスタＦＥＴ１で熱が発生し、この発生し
た熱により第１の電界効果トランジスタＦＥＴ１が破壊
する虞がある。

【００６２】また、従来の保護回路２００’では、外部
接続端子１０１，１０２間に充電器を接続した充電時に
おいて、充電回路側で二次電池３００の正確なバッテリ
電圧Ｖccを測定することができない。すなわち、バッテ
リ電圧Ｖccが低いと、充電回路側では、このバッテリ電
圧Ｖccに寄生ダイオードＤp1の順方向電圧ＶFを加算し
て得られる電圧（Ｖcc＋ＶF）を測定してしまい、真値
に対して高く測定してしまう。例えば、バッテリ電圧Ｖ
ccが２．４Ｖで、順方向電圧ＶFが０．６Ｖであるとす
ると、第１の電界効果トランジスタＦＥＴ１がオフして
いる間は、充電回路側ではバッテリ電圧が３．０Ｖであ
ると測定してしまう。そして、第１の電界効果トランジ
スタＦＥＴ１がオンしたときに初めて、真のバッテリ電
圧Ｖccに近い電圧を測定できることになる。

【００６３】したがって、本発明の課題は、放電制御ス
イッチ（放電制御ＦＥＴ）が破壊するのを防止すること
ができる、二次電池の保護方法および保護回路を提供す
ることにある。

【００６４】本発明の他の課題は、充電時において常に
真のバッテリ電圧に近い電圧を測定することが可能な、
二次電池の保護方法および保護回路を提供することにあ
る。

【００６５】

【課題を解決するための手段】本発明によれば、二次電
池（３００）から外部接続端子（１０１，１０２）間に
接続された負荷（４００）へ流す放電電流を放電制御ス
イッチ（ＦＥＴ１）のオン／オフにより制御することに
より、前記二次電池（３００）を保護する方法におい
て、前記外部接続端子（１０１，１０２）間に前記負荷
を接続した放電時に、前記二次電池（３００）の両端の
電圧（Ｖcc）が所定の過放電検出しきい値電圧（Ｖth(o
d)）よりも低くなったときに、前記放電制御スイッチ
（ＦＥＴ１）の出力インピーダンスを、オンするときよ
り大きくかつオフするときより小さい抵抗値にすること
を特徴とする二次電池の保護方法が得られる。

【００６６】また、本発明によれば、二次電池（３０
０）から外部接続端子（１０１，１０２）間に接続され
た負荷（４００）へ流す放電電流を放電制御スイッチ
（ＦＥＴ１）のオン／オフにより制御することにより、
前記二次電池（３００）を保護する回路において、前記
外部接続端子（１０１，１０２）間に前記負荷を接続し
た放電時に、前記二次電池（３００）の両端の電圧（Ｖ
cc）が所定の過放電検出しきい値電圧（Ｖth(od)）より
も低くなったときに、前記放電制御スイッチ（ＦＥＴ
１）の出力インピーダンスを、オンするときより大きく
かつオフするときより小さい抵抗値にする設定する手段
を備えたことを特徴とする二次電池の保護回路が得られ
る。

【００６７】上記括弧内の符号は、本発明の理解を容易
にするために付したものであり、一例にすぎず、これら
に限定されないのは勿論である。

【００６８】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について詳細に説明する。

【００６９】図１を参照して、本発明の一実施の形態に
係る保護回路２００について説明する。図示の保護回路
２００は、以下に述べる点が相違していることを除い
て、図に示した保護回路２００’と実質的に同様の構成
を有する。

【００７０】相違点の１つ目は、従来の保護回路２０
０’では、ｎｐｎ形トランジスタＱ３のベースは、過放
電検出部２１０の過電流検出コンパレータＣＯ１の出力
端子に接続されているのに対して、本実施の形態の保護
回路２００では、ｎｐｎ形トランジスタＱ３のベース
は、過電流検出部２５０のコンパレータＣＯ４の出力端
子にインバータＩＶを介して接続されていることであ
る。相違点の２つ目は、従来の保護回路２００’では、
過電流検出部２５０のコンパレータＣＯ４の出力端子と
放電制御ＦＥＴのドレインとの間に、ｎｐｎ形トランジ
スタＱ１９と抵抗Ｒ９とが挿入されているのに対して、
本実施の形態の保護回路２００では、ｎｐｎ形トランジ
スタＱ１９と抵抗Ｒ９とを削除したことである。相違点
の３つ目は、従来の保護回路２００’では、出力段２４
０’において、定電流源ＩＯ２とｎｐｎ形トランジスタ
Ｑ１７とは直接接続されているのに対して、本実施の形
態の保護回路２００では、出力段２４０において、定電
流源ＩＯ２とｎｐｎ形トランジスタＱ１７のコレクタと
の間にクランプダイオードＤ１を接続すると共に、定電
流源ＩＯ２とｎｐｎ形トランジスタＱ１７のベースとの
間にレベルシフトダイオードＤ２を接続したことであ
る。

【００７１】次に、保護回路２００の動作について説明
する。まず、過放電時の動作について説明する。本実施
の形態では、過放電検出コンパレータＣＯ１の出力によ
りｐｎｐ形トランジスタＱ８のみオン・オフさせ、放電
制御部のバイアス電流はバイアス維持回路２２０とコン
パレータＣＯ４の出力で決める様にしている。

【００７２】過放電時、過放電検出コンパレータＣＯ１
の出力が論理“Ｌ”レベルになると、ｎｐｎ形トランジ
スタＱ６がオフ状態になる。このとき、出力制御部はｎ
ｐｎ形トランジスタＱ４によりバイアス電流が維持され
ており、動作は継続する。

【００７３】ｐｎｐ形トランジスタＱ８は、過放電検出
コンパレータＣＯ１の出力が論理“Ｌ”レベルのとき、
オフ状態になるので、コンパレータＣＯ２の＋入力端子
に接続されたコンデンサＣ１は、定電流源ＩＯ１により
放電される。コンパレータＣＯ２の＋入力端子の電位
（すなわち、コンデンサＣ１の充電電圧）が放電により
下がり、コンパレータＣＯ３の−入力端子の電位（コン
デンサＣ１の充電電圧）がその＋入力端子の電位（第１
の分圧電圧Ｖ１）より下がって時点で、ｎｐｎ形トラン
ジスタＱ１０がオン状態、ｐｎｐ形トランジスタＱ１５
がオフ状態になる。この時、ｎｐｎ形トランジスタＱ１
７で放電制御ＦＥＴのゲートを論理“Ｌ”レベルにしよ
うとするが、この論理“Ｌ”レベルを追加したクランプ
ダイオードＤ１でクランプする。これにより、放電制御
ＦＥＴ（第１の電界効果トランジスタＦＥＴ１）のオン
電圧のぎりぎりのところで止める事で、放電制御ＦＥＴ
を完全にオフさせない状態とする。

【００７４】換言すれば、放電制御ＦＥＴ（第１の電界
効果トランジスタＦＥＴ１）をオフ状態とするのではな
く、オン状態のときよりも高くかつオフ状態のときより
も低くなるように、その出力インピーダンスを上げるよ
うなゲート−ソース間電圧ＶGSを供給する。

【００７５】詳述すると、図２（ａ）に示されるよう
に、一般に、電界効果トランジスタＦＥＴは、オン状態
では２０ｍΩのオン抵抗値を持っており、オフ状態では
無限大∞に近い抵抗値を持つ。そして、図２（ｂ）に示
されるように、電界効果トランジスタＦＥＴのゲート−
ソース間電圧ＶGSが０．７Ｖよりもより大きいときに、
電界効果トランジスタＦＥＴはオン状態となり、０．７
Ｖよりもより小さいときに、電界効果トランジスタＦＥ
Ｔはオフ状態となる。換言すれば、図２（ａ）および図
２（ｂ）の破線楕円で示されるように、ゲート−ソース
間電圧ＶGSが０．７Ｖ付近では、電界効果トランジスタ
ＦＥＴはオン時の抵抗値より大きく、オフ時の抵抗値よ
りも小さい抵抗値を持つ。このような抵抗値を持つよう
に、出力制御制御部は、ゲート−ソース間電圧ＶGSを決
定する。

【００７６】この時、放電制御ＦＥＴ（第１の電界効果
トランジスタＦＥＴ１）のインピーダンスが高くなの
で、放電電流が流れれば、放電制御ＦＥＴのドレイン電
圧が上昇する。したがって、過電流検出部２５０（コン
パレータＣＯ４）により過電保護動作が働く。すなわ
ち、コンパレータＣＯ４の出力が論理“Ｌ”レベルとな
り、ｎｐｎ形トランジスタＱ１６がオン状態となるの
で、放電制御ＦＥＴ（第１の電界効果トランジスタＦＥ
Ｔ１）を完全にオフ状態とする。その結果、過放電が防
止される。

【００７７】また、コンパレータＣＯ４の出力が反転す
るので、ｎｐｎ形トランジスタＱ３がオフ状態となり、
バイアス電流がオフとなる。これにより、回路全体の動
作が停止する。

【００７８】過放電（過電流）であることが何らかの報
知手段（図示せず）によりユーザに知らされると、ユー
ザは外部接続端子１０１、１０２間から負荷を取り外
し、その代りに外部接続端子１０１、１０２間に充電器
（図示せず）を接続する。これにより、二次電池３００
の充電が開始される。

【００７９】二次電池３００が充電されることにより、
充電電流が放電制御ＦＥＴのボディダイオード経由で電
流が流れ、放電制御ＦＥＴのドレイン電圧はソース電圧
以下になる。したがって、充電検出部２６０のコンパレ
ータＣＯ５の出力が反転し、通常動作に復帰する。ま
た、過電流検出部２５０のコンパレータＣＯ４の出力が
反転するので、過電流検出が解除される。この動作は
「充電復帰動作」と呼ばれる。

【００８０】このように、外部接続端子１０１、１０２
間に充電器を接続すると、第１の電界効果トランジスタ
ＦＥＴ１（放電制御ＦＥＴ）は直ちにオン状態となる。
したがって、第１の電界効果トランジスタＦＥＴ１（放
電制御ＦＥＴ）において無駄なエネルギーが消費される
ことなく、第１の電界効果トランジスタＦＥＴ１（放電
制御ＦＥＴ）で熱が発生するのを防止することができ
る。その結果、第１の電界効果トランジスタＦＥＴ１
（放電制御ＦＥＴ）が破壊するのを防止することが可能
となる。

【００８１】また、充電時に第１の電界効果トランジス
タＦＥＴ１（放電制御ＦＥＴ）は直ちにオン状態となる
ので、充電回路側では二次電池３００のバッテリ電圧
（電池電圧）Ｖccに近い値を計測することが可能とな
る。

【００８２】以上、本発明について実施の形態によって
説明を例に挙げて説明してきたが、本発明は上述した実
施の形態に限定しないのは勿論である。

【００８３】

【発明の効果】以上の説明から明らかなように、本発明
では、放電時に二次電池のバッテリ電圧が過放電検出し
きい値電圧Ｖth(od)よりも低くなると、放電制御スイッ
チをオフ状態にするのではなくハイインピーダンス状態
にし、過電流動作させるようにしている。従って、放電
制御スイッチの復帰を、「再充電」により行うことが可
能となり、充電時に従来のように寄生ダイオードＤp1を
充電電流が流れることはなく、放電制御スイッチが発熱
するのを防止することが可能となる。また、充電時に
は、充電回路側では二次電池のバッテリ電圧を直読する
ことができるので、充電動作を確実に行うことができ
る。

【図面の簡単な説明】

【図１】本発明の一実施形態による二次電池の保護回路
の構成を示す回路図である。

【図２】図１に示した保護回路に使用される出力段の動
作を説明するための図である。

【図３】従来の二次電池の保護回路を備えた電池パック
の構成を示すブロック図である。

【図４】図３に示した電池パックの動作を説明するため
の図である。

【図５】図３に示した二次電池の保護回路の構成を示す
回路図である。

【符号の説明】

１００’ 電池ユニット（電池パック）１０１正極端子１０２負極端子２００保護回路２１０過放電検出部２２０バイアス維持回路２３０放電オフ制御部２４０出力段２５０過電流検出部２６０充電検出部ＦＥＴ１放電制御ＦＥＴ（放電制御スイッチ）Ｄp1 寄生ダイオード（ボディダイオード）

Claims

【特許請求の範囲】

【請求項１】二次電池から外部接続端子間に接続され
た負荷へ流す放電電流を放電制御スイッチのオン／オフ
により制御することにより、前記二次電池を保護する方
法において、前記外部接続端子間に前記負荷を接続した放電時に、前
記二次電池の両端の電圧が所定の過放電検出しきい値電
圧よりも低くなったときに、前記放電制御スイッチの出
力インピーダンスを、オンするときより大きくかつオフ
するときより小さい抵抗値にすることを特徴とする二次
電池の保護方法。
【請求項２】二次電池から外部接続端子間に接続され
た負荷へ流す放電電流を放電制御スイッチのオン／オフ
により制御することにより、前記二次電池を保護する回
路において、前記外部接続端子間に前記負荷を接続した放電時に、前
記二次電池の両端の電圧が所定の過放電検出しきい値電
圧よりも低くなったときに、前記放電制御スイッチの出
力インピーダンスを、オンするときより大きくかつオフ
するときより小さい抵抗値にする設定する手段を備えた
ことを特徴とする二次電池の保護回路。