CN112385113A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112385113A
CN112385113A CN201980042318.7A CN201980042318A CN112385113A CN 112385113 A CN112385113 A CN 112385113A CN 201980042318 A CN201980042318 A CN 201980042318A CN 112385113 A CN112385113 A CN 112385113A
Authority
CN
China
Prior art keywords
transistor
insulating layer
semiconductor
oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980042318.7A
Other languages
English (en)
Inventor
池田隆之
上妻宗広
松嵜隆德
田岛亮太
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN112385113A publication Critical patent/CN112385113A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
    • H02J7/04—Regulation of charging current or voltage
    • H02J7/06—Regulation of charging current or voltage using discharge tubes or semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/374—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC] with means for correcting the measurement for temperature or ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H01M10/443—Methods for charging or discharging in response to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/486—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for measuring temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/007188—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters
    • H02J7/007192—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters in response to temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/007188—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters
    • H02J7/007192—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters in response to temperature
    • H02J7/007194—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters in response to temperature of the battery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/0071—Regulation of charging or discharging current or voltage with a programmable schedule
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种实现不容易发生蓄电装置的劣化的充电的半导体装置。根据环境温度调整充电电流的大小。在低温环境下以充电电流较小的方式进行充电。在环境温度过低或过高时停止充电。在环境温度的测定中，使用包括氧化物半导体的存储元件。通过使用包括氧化物半导体的存储元件，同时进行环境温度的测定和该温度信息的保持。

Description

半导体装置
技术领域
本发明的一个方式涉及一种物品、方法或者制造方法。本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition ofmatter)。本发明的一个方式涉及一种半导体装置、显示装置、发光装置、蓄电装置、照明装置或电子设备。本发明的一个方式涉及一种蓄电装置的充电控制方法。本发明的一个方式涉及一种充电装置。
另外，在本说明书中，蓄电装置(也称为“电池”或“二次电池”)是指具有蓄电功能的所有元件以及装置。例如，蓄电装置包括锂离子二次电池等蓄电池(也称为二次电池)、锂离子电容器、镍氢电池、全固态电池及双电层电容器等。
背景技术
作为可以用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知，而作为其他材料，氧化物半导体(OS：Oxide Semiconductor)受到关注。作为氧化物半导体，例如，已知除了如氧化铟、氧化锌等单元金属氧化物之外还有多元金属氧化物。在多元金属氧化物中，尤其是有关In-Ga-Zn氧化物(以下也称为IGZO)的研究尤为火热。
通过对IGZO的研究，在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis aligned crystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1至非专利文献3)。非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。非专利文献4及非专利文献5中公开了其结晶性比CAAC结构及nc结构低的氧化物半导体中也具有微小的结晶。
将IGZO用于活性层的晶体管具有极小的关态电流(参照非专利文献6)，已知有利用了该特性的LSI及显示器(参照非专利文献7及非专利文献8)。
此外，已提出利用其沟道形成区域中包含氧化物半导体的晶体管(以下也称为“OS晶体管”)的各种各样的半导体装置。
近年来，对锂离子二次电池等的二次电池、锂离子电容器、空气电池等各种蓄电体进行了积极的研究开发。尤其是，伴随着手机、智能手机或笔记本个人计算机等便携式信息终端、便携式音乐播放机或数码相机等电子设备、医疗设备、混合动力汽车(HEV)、电动汽车(EV)或插电式混合动力汽车(PHEV)等新一代清洁能源汽车等的半导体产业的发展，高输出、高能量密度的锂离子二次电池的需求量剧增，作为能够充电的能量供应源，锂离子二次电池成为现代信息化社会的必需品。
锂离子二次电池被要求高能量密度化、循环特性的提高、各种工作环境下的安全性、长期可靠性的提高等。
锂离子二次电池例如至少具有正极、负极及电解液(专利文献1)。
另外，在专利文献2中公开了检测出二次电池的微小短路的电池状态检测装置及内藏它的电池组。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2012-9418号公报
[专利文献2]日本专利申请公开第2010-66161号公报
[非专利文献]
[非专利文献1]S.Yamazaki et al.，“SID Symposium Digest of TechnicalPapers”，2012，volume 43，issue 1，p.183-186
[非专利文献2]S.Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10
[非专利文献3]S.Ito et al.，“The Proceedings of AM-FPD’13Digest ofTechnical Papers”，2013，p.151-154
[非专利文献4]S.Yamazaki et al.，“ECS Journal of Solid State Science andTechnology”，2014，volume 3，issue 9，p.Q3012-Q3022
[非专利文献5]S.Yamazaki，“ECS Transactions”，2014，volume 64，issue 10，p.155-164
[非专利文献6]K.Kato et al.，“Japanese Journal of Applied Physics”，2012，volume 51，p.021201-1-021201-7
[非专利文献7]S.Matsuda et al.，“2015Symposium on VLSI Technology Digest ofTechnical Papers”，2015，p.T216-T217
[非专利文献8]S.Amano et al.，“SID Symposium Digest of Technical Papers”，2010，volume 41，issue 1，p.626-629
发明内容
发明所要解决的技术问题
作为蓄电装置的充电，在很多情况下使用直到蓄电装置的正极与负极间的电压到达一定值为止使两个电极间流过一定电流的方法。在蓄电装置的充电时最适合的电流值根据正极、负极及电解液的构成材料不同。此外，为了减少蓄电装置的劣化(蓄电电容的下降等)，需要根据充电时的环境温度(包括蓄电装置的发热)适当地设定电流值。
本发明的一个方式的目的之一是提供一种实现不容易发生蓄电装置的劣化的充电的半导体装置。本发明的另一个方式的目的之一是提供一种不容易发生蓄电装置的劣化的充电方法。本发明的另一个方式的目的之一是提供一种不容易损伤蓄电装置的充电方法。本发明的另一个方式的目的之一是提供一种新颖半导体装置。本发明的另一个方式的目的之一是提供一种新颖充电装置。本发明的另一个方式的目的之一是提供一种新颖充电方法。
注意，这些目的的记载不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。另外，说明书、附图以及权利要求书等的记载中显然存在上述目的以外的目的，可以从说明书、附图以及权利要求书等的记载中获得上述目的以外的目的。
解决技术问题的手段
根据环境温度调整充电电流的大小。在低温环境下以充电电流较小的方式进行充电。在环境温度过低或过高时停止充电。在环境温度的测定中，使用包括氧化物半导体的存储元件。通过使用包括氧化物半导体的存储元件，同时进行环境温度的测定和该温度信息的保持。
本发明的一个方式是一种包括第一存储元件、第二存储元件、比较电路及电流调整电路的半导体装置，第一存储元件具有保持基准温度信息的功能，第二存储元件包括在半导体层中包含氧化物半导体的晶体管，第二存储元件具有测定环境温度的功能及作为环境温度信息保持环境温度的功能，比较电路具有对基准温度信息和环境温度信息进行比较来决定电流调整电路的工作的功能，电流调整电路具有向二次电池供应电流的功能。
半导体装置也可以包括多个第一存储元件。第一存储元件优选各自具有保持彼此不同的基准温度信息的功能。
半导体层优选包含铟及锌中的至少一方。半导体层更优选包含铟及锌的双方。
作为二次电池，例如可以使用锂离子二次电池。
发明效果
根据本发明的一个方式，可以提供一种实现不容易发生蓄电装置的劣化的充电的半导体装置。此外，可以提供一种不容易发生蓄电装置的劣化的充电方法。此外，可以提供一种不容易损伤蓄电装置的充电方法。此外，可以提供一种新颖半导体装置。此外，可以提供一种新颖充电装置。此外，可以提供一种新颖充电方法。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，说明书、附图以及权利要求书等的记载中显然存在上述效果以外的效果，可以从说明书、附图以及权利要求书等的记载中获得上述效果以外的效果。
附图简要说明
[图1]说明半导体装置的图。
[图2]说明存储元件的电路结构例子的图。
[图3]说明晶体管的电特性的图。
[图4]说明二次电池的充电方法的图。
[图5]说明二次电池的充电方法的图。
[图6]说明半导体装置的充电工作的流程图。
[图7]说明环境温度与充电电流的关系的图。
[图8]半导体装置100的立体图。
[图9]半导体装置100的截面图。
[图10]半导体装置100A的截面图。
[图11]半导体装置100B的截面图。
[图12]说明晶体管的一个例子的图。
[图13]说明晶体管的一个例子的图。
[图14]示出二次电池的一个例子的立体图。
[图15]示出电子设备的一个例子的图。
[图16]示出电子设备的一个例子的图。
实施发明的方式
下面，参照附图对本发明的实施方式进行详细说明。注意，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种形式。此外，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
注意，在本说明书所说明的每一个附图中，有时为明确表示发明内容起见，夸大表示或省略各构成要素的大小、层的厚度或区域等。因此，本发明并不局限于附图中的尺寸。
本说明书等中的“第一”、“第二”等序数词是为了避免构成要素的混同而使用的，其并不表示工序顺序或者层叠顺序等的顺序或次序。另外，关于本说明书等中不附加序数词的用词，为了避免构成要素的混同在权利要求书等中有时对该用词附加序数词。
(实施方式1)
参照附图说明本发明的一个方式的半导体装置100的结构例子及工作例子。图1是说明半导体装置100的方框图。
<结构例子>
半导体装置100包括存储元件101、存储元件102、比较电路103、电流调整电路104、控制电路105及输入输出电路106。半导体装置100与二次电池200电连接，具有对二次电池200进行充电的功能。
[存储元件101]
存储元件101包括一个以上的存储元件。在本实施方式中，存储元件101包括三个存储元件(存储元件101_1、存储元件101_2及存储元件101_3)。
存储元件101保持根据充电时的环境温度改变充电电流的信息(电位或电荷)。在本实施方式中，存储元件101_1、存储元件101_2及存储元件101_3各自保持相当于判断基准的温度的信息(也称为“基准温度信息”)。
图2A至图2G示出可用于存储元件101的电路结构例子。图2A至图2G各自被用作存储元件。图2A所示的存储元件410包括晶体管M1及电容器CA。存储元件410包括一个晶体管和一个电容器。
晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线BL连接，晶体管M1的栅极与布线WL连接，晶体管M1的背栅极与布线BGL连接。电容器CA的第二端子与布线CAL连接。将电连接有晶体管M1的第一端子与电容器CA的第一端子的节点称为节点ND。
在实际的晶体管中，栅极和背栅极隔着半导体层的沟道形成区域彼此重叠。栅极和背栅极都可以用作栅极。因此，有时将其中一个称为“背栅极”并将另一个称为“栅极”或“前栅极”。此外，有时将其中一个称为“第一栅极”并将另一个称为“第二栅极”。
背栅极的电位可以与栅极相等，也可以为接地电位或任意电位。此外，通过使背栅极的电位不跟栅极联动而独立地变化，可以改变晶体管的阈值电压。
通过设置背栅极并将栅极及背栅极的电位设定为相等，半导体层中的载流子流过的区域在膜厚度方向上进一步扩大，所以载流子的迁移量增加。其结果是，晶体管的通态电流增大，并且场效应迁移率也增高。
因此，可以制造相对于其占有面积具有较大的通态电流的晶体管。即，可以缩小相对于所要求的通态电流的晶体管占有面积。因此，可以实现集成度高的半导体装置。
布线BGL用作对晶体管M1的背栅极供应电位的布线。通过对布线BGL供应任意电位可以增减晶体管M1的阈值电压。
数据的写入及读出通过对布线WL供应高电平电位使晶体管M1变为导通状态而使布线BL与节点ND电连接来进行。
布线CAL用作对电容器CA的第二端子供应预定电位的布线。布线CAL优选被供应固定电位。
图2B所示的存储元件420是存储元件410的变形例子。在存储元件420中，晶体管M1的背栅极与布线WL电连接。通过具有这种结构，可以对晶体管M1的背栅极施加与晶体管M1的栅极相同的电位。因此，可以增大在晶体管M1处于导通状态时流过晶体管M1的电流。
此外，如图2C中的存储元件430所示，晶体管M1也可以为单栅结构的晶体管(不包括背栅极的晶体管)。存储元件430具有从存储元件410及存储元件420的晶体管M1去除了背栅极的结构。因此，存储元件430能够与存储元件410及存储元件420相比缩短制造工序。
存储元件410、存储元件420及存储元件430是DRAM型存储元件。
优选在晶体管M1的形成沟道的半导体层中使用金属氧化物之一的氧化物半导体。在本说明书等中，将在形成沟道的半导体层中包含氧化物半导体的晶体管也称为“OS晶体管”。
例如，作为氧化物半导体，可以使用包含铟、元素M(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)和锌中的任一个的金属氧化物。尤其是，氧化物半导体优选为包含铟、镓、锌的金属氧化物。
OS晶体管具有关态电流极小的特性。通过作为晶体管M1使用OS晶体管，可以使晶体管M1的泄漏电流非常小。也就是说，可以利用晶体管M1长时间地保持写入数据。由此，可以降低存储元件的刷新频率。另外，可以省略存储元件的刷新工作。另外，由于泄漏电流非常小，所以可以在存储元件410、存储元件420、存储元件430中保持多值数据或模拟数据。
在本说明书等中，将使用OS晶体管的DRAM称为DOSRAM(Dynamic OxideSemiconductor Random Access Memory：氧化物半导体动态随机存取存储器)。
图2D示出由两个晶体管和一个电容器构成的增益单元型存储元件的电路结构例子。存储元件440包括晶体管M1、晶体管M2和电容器CA。
晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线WBL连接，晶体管M1的栅极与布线WWL连接。电容器CA的第二端子与布线CAL连接。晶体管M2的第一端子与布线RBL连接，晶体管M2的第二端子与布线RWL连接，晶体管M2的栅极与电容器CA的第一端子连接。将电连接有晶体管M1的第一端子、电容器CA的第一端子及晶体管M2的栅极的节点称为节点ND。
位线WBL用作写入位线，位线RBL用作读出位线，字线WWL用作写入字线，字线RWL用作读出字线。晶体管M1用作使节点ND与位线WBL导通或者非导通的开关。
作为晶体管M1优选使用OS晶体管。如上所述，OS晶体管的关态电流非常少，所以通过作为晶体管M1使用OS晶体管，可以长时间保持写入到节点ND中的电位。也就是说，可以长时间保持写入到存储元件的数据。
对用作晶体管M2的晶体管没有特别的限制。作为晶体管M2，也可以使用OS晶体管、Si晶体管(在半导体层中使用硅的晶体管)或其他晶体管。
此外，在晶体管M2使用Si晶体管的情况下，用于半导体层的硅为非晶硅、多晶硅、低温多晶硅(LTPS：Low Temperature Poly-Silicon)或单晶硅即可。由于Si晶体管的场效应迁移率有时比OS晶体管高，所以当使用Si晶体管作为读出晶体管时可以提高读出时的工作速度。
在晶体管M1使用OS晶体管且晶体管M2使用Si晶体管的情况下，也可以将它们分别设置在不同的层中。OS晶体管可以使用与Si晶体管同样的制造设备及工艺而制成。因此，容易混合安装OS晶体管和Si晶体管(混合化)，容易实现高集成化。
此外，在晶体管M2使用OS晶体管的情况下，可以使非选择时的泄漏电流极为少，由此可以提高读出精确度。通过使用OS晶体管作为晶体管M1及晶体管M2的双方，可以减少半导体装置的制造工序，并提高生产率。例如，也可以在400℃以下的工艺温度下制造半导体装置。
图2E至图2G示出晶体管M1及晶体管M2使用具有背栅极的晶体管(4端子型晶体管，也称为“4端子元件”)的电路结构例子。图2E所示的存储元件450、图2F所示的存储元件460及图2G所示的存储元件470是存储元件440的变形例子。
在图2E所示的存储元件450中，晶体管M1的栅极与背栅极电连接。此外，晶体管M2的栅极与背栅极电连接。
在图2F所示的存储元件460中，晶体管M1的背栅极及晶体管M2的背栅极与布线BGL电连接。通过布线BGL，可以对晶体管M1及晶体管M2的背栅极施加规定电位。
在图2G所示的存储元件470中，晶体管M1的背栅极与布线WBGL电连接，晶体管M2的背栅极与布线RBGL电连接。通过将晶体管M1的背栅极和晶体管M2的背栅极分别连接到不同的布线，可以分别独立地改变阈值电压。
存储元件440至存储元件470是2Tr1C型存储单元。在本说明书等中，将作为晶体管M1使用OS晶体管来构成2Tr1C型存储单元的存储装置称为NOSRAM(Non-volatile OxideSemiconductor Random Access Memory：氧化物半导体非易失性随机存取存储器)。此外，存储元件440至存储元件470可以在晶体管M12中放大节点ND的电位并读出该电位。此外，OS晶体管的关态电流非常小，可以长期保持节点ND的电位。此外，可以进行在进行读出工作的情况下也保持节点ND的电位的非破坏读出。
存储元件101所保持的信息是改写频率较少的信息。因此，作为存储元件101，优选使用可以进行信息的非破坏读出及长期保持的NOSRAM。
此外，图2A、图2B、图2E至图2G所示的晶体管为4端子元件，由此具有与以利用MTJ(Magnetic Tunnel Junction：磁隧道结)特性的MRAM(Magnetoresistive Random AccessMemory：磁阻随机存取存储器)、ReRAM(Resistive Random Access Memory：电阻随机存取存储器)、相变存储器(Phase-change memory)等为代表的2端子元件相比能够容易独立控制输入输出等的特征。
此外，有时MRAM、ReRAM、相变存储器在改写信息时产生原子级的结构变化。另一方面，本发明的一个方式的存储装置在改写信息时通过晶体管进行电荷的充电或放电而动作，所以具有良好的改写耐久性，且其结构变化也少。
[存储元件102]
存储元件102也可以使用与存储元件101相同的存储元件。存储元件102优选使用DOSRAM或NOARAM。
在此，对晶体管的电特性之一的Id-Vg特性的温度依赖性进行说明。图3A及图3B示出晶体管的电特性之一的Id-Vg特性的一个例子。Id-Vg特性表示相对于栅电压(Vg)的变化的漏极电流(Id)的变化。图3A及图3B的横轴以线性标度示出Vg。此外，图3A及图3B的纵轴以对数标度示出Id。
图3A示出OS晶体管的Id-Vg特性。图3B示出将硅用于其中形成沟道的半导体层的晶体管(Si晶体管)的Id-Vg特性。图3A及图3B都为n沟道型晶体管的Id-Vg特性。
如图3A所示，OS晶体管即使在高温环境下工作，关态电流也不易增加。OS晶体管即使在工作温度为125℃以上且150℃以下的情况下也可以实现10位数以上的开关比。另一方面，如图3B所示，Si晶体管随着温度的上升，关态电流增加。Si晶体管随着温度的上升，Vth向正方向上漂移，通态电流下降。
通过使用OS晶体管作为晶体管M1，即使在高温下工作也可以长期保持信息。
另外，氧化物半导体具有在温度上升时电阻值变小的性质。可以通过利用该性质将环境温度转换为电位。例如，在使用图2C所示的存储元件430的情况下，首先使晶体管M1处于导通状态向布线BL供应0V，向节点ND写入0V。接着，向布线BL供应VDD，在经过一定时间后使晶体管M1处于关闭状态。氧化物半导体的电阻值根据温度变化。因此，节点ND保持与测定时的环境温度对应的电位(也称为“环境温度信息”)。此外，环境温度越高，节点ND所保持的电位越高。
如此，存储元件102可被用作温度传感器。通过使用氧化物半导体，可以利用同一工序同时制造存储元件101和存储元件102。此外，因为不需要另行设置热敏电阻器等温度传感器，所以可以提高半导体装置100的生产率。
[比较电路103]
比较电路103具有对存储元件101所保持的温度信息和存储元件102所保持的环境温度进行比较来决定电流调整电路的工作的功能。具体而言，对存储元件101的节点ND的电位和存储元件102的节点ND的电位进行比较。比较电路103可以由比较器等构成。
[电流调整电路104]
电流调整电路104具有根据从比较电路103供应的信号控制向二次电池200供应的电流值的功能。电流调整电路104可以由功率晶体管等构成。
[控制电路105、输入输出电路106]
控制电路105具有总括控制存储元件101、存储元件102、比较电路103、电流调整电路104及输入输出电路106的工作的功能。另外，控制电路105通过输入输出电路106从外部供应控制信号、存储元件101的设定信息等。此外，控制电路105具有将二次电池200的充电电压、从电流调整电路104输出的电流值及在存储元件102中取得的环境温度信息等通过输入输出电路106输出到外部的功能。
<工作例子>
接着，说明使用半导体装置100的二次电池200的充电工作的一个例子。
[充电方法]
二次电池的充电例如可以如下述那样进行。
[CC充电]
首先，作为充电方法的一个说明CC充电。CC充电是指在充电期间的整个期间中使恒定电流流过二次电池，并且在二次电池的电压成为规定电压时停止充电的充电方法。如图4A所示那样，将二次电池假设为内部电阻R与二次电池容量C的等效电路。在此情况下，二次电池电压VB是施加到内部电阻R的电压VR和施加到二次电池容量C的电压VC的总和。
在进行CC充电期间，如图4A所示那样，开关开启，恒定电流I流过二次电池。在此期间，因为电流I恒定，所以施加到内部电阻R的电压VR根据VR＝R×I的欧姆定律而恒定。另一方面，施加到二次电池容量C的电压VC随着时间推移而上升。因此，二次电池电压VB随着时间推移而上升。
并且，当二次电池电压VB成为规定电压，例如4.3V时，停止充电。当停止CC充电时，如图4B所示那样，开关关闭，成为电流I＝0。因此，施加到内部电阻R的电压VR成为0V。因此，二次电池电压VB下降。
图4C示出进行CC充电期间及停止CC充电之后的二次电池电压VB与充电电流的例子。由图4C可知，在进行CC充电期间上升的二次电池电压VB在停止CC充电之后略微降低。
[CCCV充电]
接着，对与上述不同的充电方法，即CCCV充电进行说明。CCCV充电是指首先进行CC充电而充电到规定电压，然后进行CV(恒压)充电而充电到流过的电流变少，具体而言，充电到成为终止电流值的充电方法。
在进行CC充电期间，如图5A所示那样，恒流电源的开关开启，恒压电源的开关关闭，因此恒定的电流I流过二次电池。在此期间，因为电流I恒定，所以施加到内部电阻R的电压VR根据VR＝R×I的欧姆定律而恒定。另一方面，施加到二次电池容量C的电压VC随着时间推移而上升。因此，二次电池电压VB随着时间推移而上升。
并且，当二次电池电压VB成为规定电压，例如4.3V时，从CC充电切换为CV充电。在进行CV充电期间，如图5B所示那样，恒压电源的开关开启，恒流电源的开关关闭，因此二次电池电压VB为恒定。另一方面，施加到二次电池容量C的电压VC随着时间推移而上升。因为满足VB＝VR+VC，所以施加到内部电阻R的电压VR随着时间推移而变小。随着施加到内部电阻R的电压VR变小，流过二次电池的电流I根据VR＝R×I的欧姆定律而变小。
并且，当流过二次电池的电流I成为规定电流，例如相当于0.01C的电流时，停止充电。当停止CCCV充电时，如图5C所示那样，所有开关关闭，成为电流I＝0。因此，施加到内部电阻R的电压VR成为0V。但是，因为通过CV充电充分地降低了施加到内部电阻R的电压VR，所以即使内部电阻R的电压不再下降，二次电池电压VB也几乎不下降。
图5D示出进行CCCV充电期间及停止CCCV充电之后的二次电池电压VB与充电电流的例子。由图5D可知，二次电池电压VB即使在停止CCCV充电之后也几乎不下降。
[充电率]
在此，对充电率进行说明。充电率是指充电电流相对于电池容量的比率，并且由单位C表示。在额定容量X[Ah]的电池中，相当于1C的电流是X[A]。在以2X[A]的电流充电的情况下，可以说以2C充电，并且在以X/5[A]的电流充电的情况下，可以说以0.2C充电。
[充电工作例子]
一般而言，二次电池的充电条件根据二次电池所包括的正极、负极及电解液的构成材料不同。在本实施方式中，说明在表1所示的充电条件下半导体装置100对二次电池200进行CC充电的例子。
[表1]
电池容量 3000mAh
充电最大电压 4.3V
充电可能温度 0至45℃
充电率(10至45℃) 0.5C
充电率(<10℃) 0.25C
图6是说明半导体装置100的充电工作的流程图。图7A是说明环境温度与充电电流的关系的图。图7A示出温度低于0℃的温度区域P0、温度为0℃以上且低于10℃的温度区域P1、温度为10℃以上且低于45℃的温度区域P2、温度为45℃以上的温度区域P3。
首先，取得环境温度Tp(步骤S501)。
接着，对存储元件101_1所保持的温度条件T1和环境温度Tp进行比较(步骤S502)。在环境温度Tp低于温度条件T1时，判断为二次电池200在温度区域P0中，停止二次电池200的充电(停止电流供应)(步骤S505)。
在环境温度Tp高于温度条件T1时，对存储元件101_2所保持的温度条件T2和环境温度Tp进行比较(步骤S503)。在环境温度Tp低于温度条件T2时，判断为二次电池200在温度区域P1中，将电流IL供应到二次电池200(步骤S511)。在本实施方式中，电流IL是相当于充电率0.25C的电流。因此，电流IL为750mA。
在环境温度Tp高于温度条件T2时，对存储元件101_3所保持的温度条件T3和环境温度Tp进行比较(步骤S504)。在环境温度Tp低于温度条件T3时，判断为二次电池200在温度区域P2中，将电流ISD供应到二次电池200(步骤S512)。在本实施方式中，电流ISD是相当于充电率0.5C的电流。因此，电流ISD为1500mA。
在环境温度Tp高于温度条件T3时，判断为二次电池200在温度区域P3中，停止二次电池200的充电(停止电流供应)(步骤S505)。
接着，在一定时间维持步骤S505、步骤S511或步骤S512的状态(步骤S506)。
在经过一定时间之后，判断二次电池200的电压是否小于充电最大电压。在本实施方式中，判断二次电池200的电压是否小于4.3V。在二次电池200的电压小于充电最大电压时，回到步骤S501(步骤S507)。在二次电池200的电压为充电最大电压以上时，结束充电工作。
在进行CCCV充电的情况下，可以此后进行CV充电。
在环境温度较低(在本实施方式中为低于10℃)的状态下，负极材料与Li的反应速度下降，容易发生Li析出。Li析出有时成为电池容量的下降、内部短路所引起的起火事故的原因之一。因此，充电电流优选小。此外，在环境温度过低(在本实施方式中为低于0℃)时，停止充电电流的供应。
此外，当在环境温度过高(在本实施方式中为45℃以上)的状态下进行充电时，电解液的氧化分解、从正极材料溶出金属成分得到促进，这有时成为电容下降的原因之一。
通过根据环境温度调节充电电流，可以防止二次电池的劣化并提高充电时的安全性。
此外，图7B示出温度低于0℃的温度区域P0、温度为0℃以上且低于10℃的温度区域P1、温度为10℃以上且低于25℃的温度区域P2、温度为25℃以上且低于45℃的温度区域P3、温度为45℃以上的温度区域P4。
如图7B所示，也可以在特定温度区域中连续地使环境温度和充电电流变化。图7B示出在温度区域P2中根据环境温度连续地使充电电流变化地例子。通过如上所述那样控制，可以缩短二次电池200的充电时间。
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式2)
比较电路103、电流调整电路104、控制电路105及输入输出电路106有时被要求高电流驱动能力及/或高速工作。此时，优选在比较电路103、电流调整电路104、控制电路105及输入输出电路106中使用Si晶体管。
此外，如上述实施方式所说明，优选在存储元件101及存储元件102中使用OS晶体管。
可以层叠设置OS晶体管和Si晶体管。例如，作为半导体装置100，也可以在包括比较电路103、电流调整电路104、控制电路105及输入输出电路106的集成电路150上设置包括存储元件101及存储元件102的集成电路160。通过层叠设置各种电路，可以实现半导体装置100的小型化。换言之，可以减小半导体装置100的占有面积。
<截面结构例子>
图8A是包括集成电路150和集成电路160的半导体装置100的立体图。图8B是简化示出集成电路150和集成电路160的位置关系的图。图9是半导体装置100的一部分的截面图。
[集成电路150]
在图9中，集成电路150在衬底231上包括晶体管233a、晶体管233b及晶体管233c。图9示出晶体管233a、晶体管233b及晶体管233c的沟道长度方向的截面。
晶体管233a、晶体管233b及晶体管233c的沟道形成在衬底231的一部分。当要求集成电路进行高速工作时，优选作为衬底231使用单晶半导体衬底。
晶体管233a、晶体管233b及晶体管233c由于元件分离层232与其他晶体管电分离。元件分离层可以使用LOCOS(Local Oxidation of Silicon：硅局部氧化)法、STI(ShallowTrench Isolation：浅沟槽隔离)法等形成。
另外，晶体管233a、晶体管233b及晶体管233c上设置有绝缘层234、绝缘层235、绝缘层237，绝缘层237中埋设有电极238。电极238通过接触插头236与晶体管233a的源极和漏极中的一方电连接。
另外，电极238及绝缘层237上设置有绝缘层239、绝缘层240及绝缘层241，绝缘层239、绝缘层240及绝缘层241中埋设有电极242。电极242与电极238电连接。
另外，电极242及绝缘层241上设置有绝缘层243及绝缘层244，绝缘层243及绝缘层244中埋设有电极245。电极245与电极242电连接。
另外，电极245及绝缘层244上设置有绝缘层246及绝缘层247，绝缘层246及绝缘层247中埋设有电极249。电极249与电极245电连接。
另外，电极249及绝缘层247上设置有绝缘层248及绝缘层250，绝缘层248及绝缘层250中埋设有电极251。电极251与电极249电连接。
[集成电路160]
集成电路160设置在集成电路150上。在图9中，集成电路160包括晶体管210及电容器220。图9示出晶体管210的沟道长度方向的截面。此外，晶体管210包括背栅极。
优选在晶体管210的半导体层中使用金属氧化物之一的氧化物半导体。就是说，作为晶体管210优选使用OS晶体管。
晶体管210设置在绝缘层361上。绝缘层362设置在绝缘层361上。绝缘层362中埋设有晶体管210的背栅极。绝缘层362上设置有绝缘层371及绝缘层380。绝缘层380中埋设有晶体管210的栅极。
绝缘层380上设置有绝缘层374及绝缘层381。绝缘层361、绝缘层362、绝缘层365、绝缘层366、绝缘层371、绝缘层380、绝缘层374及绝缘层381中埋设有电极355。电极355与电极251电连接。电极355可被用作接触插头。
绝缘层381上设置有电极152。电极152与电极355电连接。绝缘层381及电极152上设置有绝缘层114、绝缘层115、绝缘层130。
电容器220包括：配置在形成于绝缘层114及绝缘层115的开口中的电极110；电极110及绝缘层115上的绝缘层130；以及绝缘层130上的电极120。形成于绝缘层114及绝缘层115的开口中配置有电极110的至少一部分、绝缘层130的至少一部分及电极120的至少一部分。
电极110被用作电容器220的下部电极，电极120被用作电容器220的上部电极，绝缘层130被用作电容器220的介电质。电容器220具有在绝缘层114及绝缘层115的开口中不仅在底面上而且在侧面上上部电极与下部电极隔着介电质对置的结构，因此可以增加每单位面积的静电电容。由此，该开口越深，电容器220的静电电容越大。如此，通过增加电容器220的每单位面积的静电电容，可以推进半导体装置的微型化或高集成化。
形成在绝缘层114及绝缘层115中的开口的俯视时的形状可以为四角形、四角形以外的多角形状、其角部呈弧形的多角形状或椭圆等圆形形状。
在绝缘层130及电极120上包括绝缘层116及绝缘层154。绝缘层114、绝缘层115、绝缘层130、绝缘层116及绝缘层154中埋设有电极112。电极112与电极152电连接。电极112可被用作接触插头。绝缘层154上设置有电极153。电极153与电极112电连接。
绝缘层154及电极153上设置有绝缘层156。
[变形例子1]
图10示出作为半导体装置100的变形例子的半导体装置100A。半导体装置100A中重叠设置有集成电路150A和集成电路160。在集成电路150A中，作为集成电路150所包括的晶体管233a及晶体管233b等晶体管使用OS晶体管。通过作为半导体装置100A所包括的所有晶体管都使用OS晶体管，可以使半导体装置100A为单极性的集成电路。
[变形例子2]
图11示出作为半导体装置100A的变形例子的半导体装置100B。在半导体装置100B所包括的所有晶体管都为OS晶体管时，可以通过同一工序将集成电路150A和集成电路160制造在衬底231上。由此，可以提高半导体装置的生产率。此外，可以减少半导体装置的生产成本。
另外，在作为衬底231使用硅衬底等热传导率高的衬底的情况下，可以与使用绝缘衬底等的情况相比提高半导体装置的冷却效率。因此，可以提高半导体装置的可靠性。
<构成材料>
[衬底]
对衬底材料的限制不大。作为衬底，例如可以使用绝缘体衬底、半导体衬底或导电体衬底。
作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。
此外，作为半导体衬底，例如可以举出由硅或锗构成的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。再者，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如有SOI(Silicon OnInsulator：绝缘体上硅)衬底等。
如上所述，当要求集成电路进行高速工作时，优选作为衬底使用单晶半导体衬底。
作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。此外，也可以使用在半导体衬底上设置有应变晶体管或FIN型晶体管等半导体元件的衬底等。也就是说，衬底不仅是支撑衬底，也可以是形成有晶体管等其他器件的衬底。
[绝缘层]
作为用于绝缘层的材料，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物以及金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘层的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘层的绝缘层使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数低的材料用于被用作层间膜的绝缘层，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘层的功能选择材料。
此外，作为相对介电常数高的绝缘物，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
此外，作为相对介电常数低的绝缘物，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外，在使用OS晶体管的情况下，通过由具有抑制氢等杂质及氧的透过的功能的绝缘层(绝缘层365及绝缘层371等)围绕该晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘层，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮化铝、氮化铝钛、氮化钛、氮氧化硅或氮化硅等金属氮化物。
此外，被用作栅极绝缘层的绝缘层优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于半导体层260的结构，可以填补半导体层260所包含的氧空位。
注意，在本说明书等中，氮氧化物是指氮含量大于氧含量的化合物。此外，氧氮化物是指氧含量大于氮含量的化合物。此外，例如可以使用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)等来测定各元素的含量。
此外，当将为金属氧化物的一种的氧化物半导体用作半导体层时，为了防止半导体层中的氢浓度增加，优选降低绝缘层中的氢浓度。具体地说，通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的绝缘层的氢浓度为2×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，进一步优选为5×1018atoms/cm3以下。尤其是，优选降低与半导体层接触的绝缘层中的氢浓度。
此外，当将为金属氧化物的一种的氧化物半导体用作半导体层时，为了防止半导体层中的氮浓度增加，优选降低绝缘层中的氮浓度。具体地说，通过SIMS测得的绝缘层的氮浓度为5×1019atoms/cm3以下，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
此外，绝缘层中的至少与半导体层接触的区域的缺陷优选少，典型的是通过电子自旋共振法(ESR：Electron Spin Resonance)观察的信号优选少。例如，作为上述信号可举出在g值为2.001时观察的E’中心。E’中心起因于硅的悬空键。例如，作为绝缘层使用氧化硅层或氧氮化硅层时，可以使用起因于E’中心的自旋密度为3×1017spins/cm3以下、优选为5×1016spins/cm3以下的氧化硅层或氧氮化硅层。
有时观察到除了上述信号以外起因于二氧化氮(NO2)的信号。该信号因N的核自旋而分裂成三个信号，各个g值为2.037以上且2.039以下(第一信号)、g值为2.001以上且2.003以下(第二信号)及g值为1.964以上且1.966以下(第三信号)。
例如，作为绝缘层，优选使用起因于二氧化氮(NO2)的信号的自旋密度为1×1017spins/cm3以上且小于1×1018spins/cm3的绝缘层。
二氧化氮(NO2)的氮氧化物(NOx)在绝缘层中形成能级。该能级位于氧化物半导体层的能隙中。由此，当氮氧化物(NOx)扩散到绝缘层与氧化物半导体层的界面时，有时该能级在绝缘层一侧俘获电子。其结果是，被俘获的电子留在绝缘层与氧化物半导体层的界面附近，由此使晶体管的阈值电压向正方向漂移。因此，当作为绝缘层使用氮氧化物的含量少的膜时，可以降低晶体管的阈值电压的漂移。
作为氮氧化物(NOx)的释放量少的绝缘层例如可以使用氧氮化硅层。该氧氮化硅层是在热脱附谱分析法(TDS：Thermal Desorption Spectroscopy)中氨释放量比氮氧化物(NOx)的释放量多的膜，典型的是氨释放量为1×1018个/cm3以上且5×1019个/cm3以下。此外，上述氨释放量为在TDS中在加热处理的温度为50℃以上且650℃以下或者50℃以上且550℃以下的范围内的总量。
由于当进行加热处理时，氮氧化物(NOx)与氨及氧起反应，所以通过使用氨释放量多的绝缘层可以减少氮氧化物(NOx)。
与氧化物半导体层接触的绝缘层中的至少一个优选使用通过加热释放氧的绝缘层形成。具体来说，优选使用如下绝缘层：在进行TDS分析(其中进行膜表面温度为100℃以上且700℃以下，优选为100℃以上且500℃以下的加热处理)时换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上或1.0×1020atoms/cm3以上。此外，在本说明书等中，将通过加热释放的氧称为“过剩氧”。
此外，包含过剩氧的绝缘层可以进行对绝缘层添加氧的处理来形成。作为氧添加处理，可以使用氧化气氛下的热处理、等离子体处理等进行。或者，也可以利用离子注入法、离子掺杂法、等离子体浸没离子注入法等进行氧添加。作为氧添加处理所使用的气体，可以举出16O2或18O2等氧气体、一氧化二氮气体或臭氧气体等含氧气体。注意，在本说明书中，有时将添加氧的处理称为“氧掺杂处理”。氧掺杂处理也可以边对衬底进行加热边进行。
作为绝缘层，可以使用聚酰亚胺、丙烯酸类树脂、苯并环丁烯类树脂、聚酰胺、环氧类树脂等具有耐热性的有机材料。此外，除了上述有机材料以外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。此外，也可以通过层叠多个由这些材料形成的绝缘层，形成绝缘层。
硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷类树脂可以包括有机基(例如，烷基或者芳基)或者氟基作为取代基。此外，有机基也可以具有氟基。
对绝缘层的形成方法没有特别的限制。注意，有时根据绝缘层所使用的材料需要焙烧工序。在该情况下，通过将绝缘层的焙烧工序兼作另一热处理工序，可以高效地制造晶体管。
对绝缘层的形成方法没有特别的限制。注意，有时根据绝缘层所使用的材料需要焙烧工序。在该情况下，通过将绝缘层的焙烧工序兼作另一热处理工序，可以高效地制造晶体管。
[导电层]
作为导电层，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
此外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，当将为金属氧化物的一种的氧化物半导体用作半导体层时，作为被用作栅电极的导电层优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电层，优选使用含有包含在被形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用包含上述金属元素及氮的导电材料。例如，可以使用氮化钛、氮化钽等包含氮的导电材料。此外，也可以使用铟锡氧化物(ITO：Indium Tin Oxide)、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。通过使用上述材料，有时可以俘获形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。
此外，作为用于接触插头的导电材料，例如可以使用钨或多晶硅等嵌入性高的导电材料。此外，也可以使用嵌入性高的导电材料与钛层、氮化钛层、氮化钽层等阻挡层(扩散防止层)的组合。
[半导体层]
作为半导体层，可以使用单晶半导体、多晶半导体、微晶半导体或非晶半导体等中的一个或多个。作为半导体材料，例如可以使用硅或锗等。此外，也可以使用硅锗、碳化硅、砷化镓、氧化物半导体、氮化物半导体等化合物半导体或有机半导体等。
此外，当作为半导体层使用有机半导体时，可以使用具有芳环的低分子有机材料或π电子共轭导电高分子等。例如，可以使用红荧烯、并四苯、并五苯、苝二酰亚胺、四氰基对醌二甲烷、聚噻吩、聚乙炔、聚对亚苯基亚乙烯基等。
半导体层也可以采用叠层结构。当半导体层采用叠层结构时，可以使用具有不同结晶状态的半导体，也可以使用不同半导体材料。
此外，由于作为金属氧化物的一种的氧化物半导体的带隙为2eV以上，当作为半导体层使用氧化物半导体时，可以实现关态电流极小的晶体管。具体而言，可以将源极与漏极间的电压为3.5V且室温(典型的是25℃)下的每沟道宽度为1μm的关态电流设定为低于1×10-20A、低于1×10-22A或低于1×10-24A。就是说，开关比可以为20位数以上。此外，在作为半导体层使用氧化物半导体的晶体管(OS晶体管)中，源极与漏极间的绝缘耐压高。由此，可以提供可靠性良好的晶体管。此外，可以提供输出电压大且高耐压的晶体管。此外，可以提供可靠性良好的存储装置等。此外，可以提供输出电压大且高耐压的存储装置。
与OS晶体管相比，晶体Si晶体管容易得到较高的迁移率。另一方面，晶体Si晶体管难以实现如OS晶体管那样的极小的关态电流。因此，用于半导体层的半导体材料根据其目的和用途适当地选择是重要的。例如，根据目的或用途，可以使用OS晶体管和晶体Si晶体管等的组合。
当作为半导体层使用氧化物半导体层时，优选通过溅射法形成氧化物半导体层。通过溅射法形成的氧化物半导体层的密度较高，所以是优选的。在通过溅射法形成氧化物半导体层的情况下，作为溅射气体，可以使用稀有气体(典型为氩)、氧、稀有气体和氧的混合气体。此外，需要进行溅射气体的高纯度化。例如，作为用作溅射气体的氧气体或稀有气体，使用露点为-60℃以下，优选为-100℃以下的高纯度气体。通过使用高纯度溅射气体形成薄膜，可以尽可能地防止水分等混入氧化物半导体层中。
在通过溅射法形成氧化物半导体层的情况下，优选尽可能地去除溅射装置所具有的成膜处理室内的水分。例如，优选使用低温泵等吸附式真空泵对成膜处理室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)。尤其是，在溅射装置的待机时成膜处理室内的相当于H2O的气体分子(相当于m/z＝18的气体分子)的分压优选为1×10-4Pa以下，更优选为5×10-5Pa以下。
[金属氧化物]
通过改变包含在金属氧化物中的元素的组成，可以分别形成导电体、半导体、绝缘体。有时将具有导电体物性的金属氧化物称为“导电氧化物”。有时将具有半导体物性的金属氧化物称为“氧化物半导体”。有时将具有绝缘体物性的金属氧化物称为“绝缘氧化物”。
作为金属氧化物之一的氧化物半导体优选包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇或锡等。或者，也可以包含硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等中的一种或多种。
在此，考虑氧化物半导体包含铟、元素M及锌的情况。注意，元素M为铝、镓、钇或锡等。作为可用作元素M的其他元素，有硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
此外，在本说明书等中，有时将包含氮的金属氧化物称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[金属氧化物的结构]
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS、多晶氧化物半导体、nc-OS(nanocrystalline oxidesemiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
纳米晶基本上为六角形，但是不局限于正六角形，有时为非正六角形。此外，纳米晶有时在畸变中具有五角形或七角形等晶格排列。此外，在CAAC-OS中，即使在畸变附近也难以观察到明确的晶界(grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
CAAC-OS有具有层状结晶结构(也称为层状结构)的趋势，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M、Zn)层)。此外，铟和元素M彼此可以取代，在用铟取代(M、Zn)层中的元素M的情况下，也可以将该层表示为(In、M、Zn)层。此外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In、M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，具有CAAC-OS的金属氧化物具有耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在整个膜中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
此外，在包含铟、镓和锌的金属氧化物的一种的In-Ga-Zn氧化物(以下，IGZO)是上述纳米晶时可能具有稳定的结构。尤其是，IGZO有在大气中不容易进行晶体生长的趋势，所以有时与在IGZO由大结晶(在此，几mm的结晶或者几cm的结晶)形成时相比在IGZO由小结晶(例如，上述纳米结晶)形成时在结构上稳定。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体(金属氧化物)具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
[包含金属氧化物的晶体管]
接着，说明将上述金属氧化物用于晶体管的沟道形成区域的情况。
通过将上述金属氧化物用于晶体管的沟道形成区域，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
此外，优选将载流子密度低的金属氧化物用于晶体管。在降低金属氧化物膜的载流子密度的情况下，降低金属氧化物膜中的杂质浓度而降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。例如，金属氧化物中的载流子密度可以低于8×1011cm-3，优选低于1×1011cm-3，更优选低于1×1010cm-3，且为1×10-9cm-3以上。
因为高纯度本征或实质上高纯度本征的金属氧化物膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被金属氧化物的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，在陷阱态密度高的金属氧化物中具有沟道形成区域的晶体管的电特性有时不稳定。
因此，为了使晶体管的电特性稳定，减少金属氧化物中的杂质浓度是有效的。为了降低金属氧化物中的杂质浓度，优选还降低邻接的膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[杂质]
在此，说明金属氧化物中的各杂质的影响。
此外，当金属氧化物包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，作为沟道形成区域使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选降低金属氧化物中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的金属氧化物中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。在金属氧化物中的沟道形成区域包含氧空位的情况下，晶体管趋于具有常开启特性。当氢进入该氧空位时，有时会生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，作为沟道形成区域使用包含氢的金属氧化物的晶体管容易具有常开启特性。
由此，优选尽可能减少金属氧化物中的氢。具体而言，将利用SIMS分析测得的金属氧化物中的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将杂质被充分降低的金属氧化物用于晶体管的沟道形成区域可以使晶体管具有稳定的电特性。
作为用于晶体管的半导体的金属氧化物，优选使用结晶性高的薄膜。通过使用该薄膜可以提高晶体管的稳定性或可靠性。作为该薄膜，例如，可以举出单晶金属氧化物薄膜或多晶金属氧化物薄膜。但是，在衬底上形成单晶金属氧化物薄膜或多晶金属氧化物薄膜需要进行高温或激光加热的工序。因此，制造工序的成本变高且处理量下降。
非专利文献1及非专利文献2中报告了2009年发现了具有CAAC结构的In-Ga-Zn氧化物(也称为CAAC-IGZO)。在此报告了CAAC-IGZO具有c轴取向性、晶界不明确、可以低温形成在衬底上。此外，还报告了使用CAAC-IGZO的晶体管具有优良的电特性及可靠性。
此外，2013年发现了具有nc结构的In-Ga-Zn氧化物(称为nc-IGZO)(参照非专利文献3)。在此报告了nc-IGZO在微小的区域(例如，1nm以上且3nm以下的区域)中的原子排列具有周期性，在不同区域间观察不到结晶取向的规律性。
非专利文献4及非专利文献5示出分别对上述CAAC-IGZO、nc-IGZO及结晶性低的IGZO的薄膜照射电子束时的平均结晶尺寸的推移。在结晶性低的IGZO薄膜中，在对其照射电子束之前就能够观察到1nm左右的结晶性IGZO。因此，在非专利文献4及非专利文献5中报告了在IGZO中没能确认到完全的非晶结构(completely amorphous structure)的存在。再者，公开了与结晶性低的IGZO薄膜相比CAAC-IGZO薄膜及nc-IGZO薄膜的相对于电子束照射的稳定性较高。因此，作为晶体管的半导体优选使用CAAC-IGZO薄膜或nc-IGZO薄膜。
非专利文献6公开了使用金属氧化物的晶体管在非导通状态下的泄漏电流极低，具体而言，晶体管的每沟道宽度1μm的关态电流为yA/μm(10-24A/μm)等级(order)。例如，已公开了一种应用了使用金属氧化物的晶体管的泄漏电流小这一特性的低功耗CPU等(参照非专利文献7)。
此外，还有利用使用金属氧化物的晶体管的泄漏电流小这一特性将该晶体管应用于显示装置的报告(参照非专利文献8)。在显示装置中，显示图像在1秒间被切换数十次。每1秒钟的图像切换次数被称为“刷新频率”。此外，刷新频率有时被称为“驱动频率”。这样的人眼难以识别的高速画面切换被认为是导致眼睛疲劳的原因。于是，提出了降低显示装置的刷新频率以减少图像改写次数的技术。刷新频率得到降低的驱动可以减少显示装置的耗电量。将该驱动方法称为“空转停止(IDS)驱动”。
CAAC结构及nc结构的发现有助于使用CAAC结构或具有nc结构的金属氧化物的晶体管的电特性及可靠性的提高、制造工序的成本的降低以及处理量的提高。此外，已进行利用上述晶体管的泄漏电流小这一特性将该晶体管应用于显示装置及LSI的研究。
[成膜方法]
用来形成绝缘层的绝缘材料、用来形成导电层的导电材料、用来形成半导体层的半导体材料可以利用溅射法、旋涂法、CVD(Chemical Vapor Deposition：化学气相沉积)法(包括热CVD法、MOCVD(Metal Organic Chemical Vapor Deposition：有机金属化学气相沉积)法、PECVD(Plasma Enhanced Chemical Vapor Deposition：等离子体增强化学气相沉积)法、高密度等离子体CVD(High Density Plasma CVD)法、LPCVD(Low Pressure CVD：减压化学气相沉积)法、APCVD(Atmospheric Pressure CVD：常压化学气相沉积)法等)、ALD(Atomic Layer Deposition：原子层沉积)法或MBE(Molecular Beam Epitaxy：分子束外延)法、PLD(Pulsed Laser Deposition：脉冲激光沉积)法、浸涂法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)等形成。
通过利用等离子体CVD法，可以以较低的温度得到高质量的膜。在利用不使用等离子体的诸如MOCVD法、ALD法或热CVD法等的成膜方法的情况下，在被形成面不容易产生损伤。例如，包括在存储装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚。此时，有时由于所累积的电荷而使包括在存储装置中的布线、电极、元件等受损伤。另一方面，在采用不使用等离子体的成膜方法的情况下，因为不发生这种等离子体损伤，所以能够提高存储装置的成品率。此外，不发生成膜时的等离子体损伤，所以能够得到缺陷较少的膜。
ALD法可以利用作为原子的性质的自调节性来沉积每一层的原子，从而发挥能够形成极薄的膜、能够对纵横比高的结构形成膜、能够以针孔等的缺陷少的方式形成膜、能够形成覆盖性优良的膜及能够在低温下形成膜等的效果。此外，ALD法还包括利用等离子体的PEALD(Plasma Enhanced ALD)法。通过利用等离子体，可以在更低温下进行成膜，所以有时是优选的。注意，ALD法中使用的前驱物有时包含碳等杂质。因此，利用ALD法形成的膜有时与利用其他的成膜方法形成的膜相比包含更多的碳等杂质。此外，杂质的定量可以利用X射线光电子能谱(XPS：X-ray Photoelectron Spectroscopy)进行。
不同于从靶材等中被释放的粒子沉积的成膜方法，CVD法及ALD法是因被处理物表面的反应而形成膜的成膜方法。因此，通过CVD法及ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，通过ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于形成覆盖纵横比高的开口部的表面的膜。但是，ALD法的成膜速度比较慢，所以有时优选与成膜速度快的CVD法等其他成膜方法组合而使用。
CVD法或ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法或ALD法时，可以通过调节源气体的流量比形成任意组成的膜。此外，例如，当使用CVD法或ALD法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边形成膜时，因为可以省略传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以使其成膜时所需的时间缩短。因此，有时可以提高存储装置的生产率。
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式3)
在本实施方式中，参照附图说明可应用于晶体管210的晶体管210A及晶体管210B的结构例子。
<晶体管的结构例子1>
参照图12A、图12B及图12C说明晶体管210A的结构例子。图12A是晶体管210A的俯视图。图12B是在图12A中以点划线L1-L2表示的部分的截面图。图12C是在图12A中以点划线W1-W2表示的部分的截面图。在图12A的俯视图中，为了容易理解，省略构成要素的一部分而进行表示。
在图12A、图12B及图12C中示出晶体管210A、用作层间绝缘层的绝缘层361、绝缘层362、绝缘层365、绝缘层366、绝缘层371、绝缘层380、绝缘层374及绝缘层381。此外，还示出与晶体管210A电连接且用作接触插头的导电层340(导电层340a及导电层340b)。此外，还设置有与用作接触插头的导电层340的侧面接触的绝缘层341(绝缘层341a及绝缘层341b)。
作为层间绝缘层，可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以将氧化硅、氧氮化硅或氮化硅层叠于上述绝缘体。
晶体管210A包括：用作第一栅电极的导电层360(导电层360a及导电层360b)；用作第二栅电极的导电层305(导电层305a及导电层305b)；用作第一栅极绝缘膜的绝缘层349；用作第二栅极绝缘层的绝缘层365及绝缘层366；包括形成沟道的区域的半导体层260(半导体层260a、半导体层260b及半导体层260c)；用作源极及漏极中的一个的导电层342a；用作源极及漏极中的另一个的导电层342b；绝缘层371。
导电层305以嵌入绝缘层362的方式配置，绝缘层365配置在绝缘层362及导电层305上。绝缘层366配置在绝缘层365上。此外，半导体层260(半导体层260a、半导体层260b及半导体层260c)配置在绝缘层366上。绝缘层349配置在半导体层260上，导电层360(导电层360a及导电层360b)配置在绝缘层349上。
导电层342a及导电层342b以与半导体层260b的顶面的一部分接触的方式配置，绝缘层371以与绝缘层366的顶面的一部分、半导体层260a的侧面、半导体层260b的侧面、导电层342a的侧面、导电层342a的顶面、导电层342b的侧面及导电层342b的顶面接触的方式配置。
以与形成在绝缘层380、绝缘层374及绝缘层381中的开口的侧壁接触的方式设置有绝缘层341，以与其侧面接触的方式设置有导电层340的第一导电体，其内侧设置有导电层340的第二导电体。在此，导电层340的顶面的高度与绝缘层381的顶面的高度可以大致相同。此外，在晶体管210A中，层叠有导电层340的第一导电体与导电层340的第二导电体，但是本发明不局限于此。例如，导电层340也可以具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
半导体层260优选包括配置在绝缘层366上的半导体层260a、配置在半导体层260a上的半导体层260b以及配置在半导体层260b上且其至少一部分与半导体层260b的顶面接触的半导体层260c。当在半导体层260b之下设置有半导体层260a时，可以抑制杂质从形成在半导体层260a下的结构物扩散到半导体层260b。当在半导体层260b之上设置有半导体层260c时，可以抑制杂质从形成在半导体层260c的上方的结构物扩散到半导体层260b。
晶体管210A的半导体层260优选使用作为金属氧化物之一的氧化物半导体。
将氧化物半导体用于形成沟道的半导体层的晶体管的非导通状态下的泄漏电流(关态电流)极小，所以可以提供功耗低的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以容易实现高集成型半导体装置。
例如，作为半导体层260优选使用In-M-Zn氧化物(元素M为选自镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是，作为元素M优选使用镓、钇或锡。此外，作为半导体层260也可以使用In-M氧化物、In-Zn氧化物、M-Zn氧化物。
在晶体管210A中，以填充形成于绝缘层380等中的开口的方式自对准地形成用作第一栅(也称为顶栅)电极的导电层360。通过如此形成导电层360，可以在导电层342a和导电层342b之间的区域中确实地配置导电层360而无需位置对准。
导电层360优选包括导电层360a及导电层360a上的导电层360b。例如，导电层360a优选以包围导电层360b的底面及侧面的方式配置。如图12B所示，导电层360的顶面与绝缘层349的顶面及氧化物260c的顶面大致一致。
导电层305有时被用作第二栅(也称为底栅)电极。在此情况下，可以通过单独地改变施加到导电层305的电位而不使其与施加到导电层360的电位联动来控制晶体管210A的阈值电压(Vth)。尤其是，通过对导电层305施加负电位，可以使晶体管210A的Vth大于0V，由此可以降低关态电流。因此，与不对导电层305施加负电位的情况相比，对导电层305施加负电位可以减少导电层360被施加电位0V时的漏电流。
此外，例如，在导电层305与导电层360隔着半导体层260的沟道形成区域重叠的情况下，当对导电层305及导电层360施加电压时，从导电层360中产生的电场和从导电层305中产生的电场可以衔接而覆盖半导体层260的沟道形成区域。
就是说，可以由被用作第一栅电极的导电层360的电场和被用作第二栅电极的导电层305的电场电围绕沟道形成区域。在本说明书等中，将由第一栅电极及第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
绝缘层365及绝缘层371优选具有抑制氢(例如，氢原子、氢分子等中的至少一个)的扩散的功能。此外，绝缘层365及绝缘层371优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，与绝缘层366相比，绝缘层365及绝缘层371优选具有抑制氢及氧中的一个或两个的扩散的功能。与绝缘层349相比，绝缘层365及绝缘层371优选具有抑制氢及氧中的一个或两个的扩散的功能。与绝缘层380相比，绝缘层365及绝缘层371优选具有抑制氢及氧中的一个或两个的扩散的功能。
此外，在本说明书等中，有时将具有抑制氢或氧的扩散的功能的膜称为氢或氧不容易透过的膜、氢或氧的透过性低的膜、对氢或氧具有阻挡性的膜、对于氢或氧的阻挡膜等。此外，在阻挡膜具有导电性时，有时将该阻挡膜称为导电阻挡膜。
此外，如图12B所示，绝缘层371优选接触导电层342a及导电层342b的顶面、导电层342a与导电层342b相对的侧面以外的导电层342a及导电层342b的侧面、半导体层260a及半导体层260b的侧面及绝缘层366的顶面的一部分。由此，绝缘层380因绝缘层371而离开绝缘层366、半导体层260a及半导体层260b。因此，可以抑制包含在绝缘层380等的氢等的杂质侵入绝缘层366、半导体层260a及半导体层260b。
此外，如图12B所示，晶体管210A具有绝缘层374接触导电层360、绝缘层349及半导体层260c的各顶面的结构。通过采用这样结构，可以抑制绝缘层381等中的氢等杂质进入绝缘层349。由此，可以抑制给晶体管的电特性及可靠性带来负面影响。
通过具有上述结构，可以提供一种通态电流大的晶体管。此外，可以提供一种关态电流小的晶体管。此外，可以提供一种在电特性变动得到抑制而具有稳定电特性的同时可靠性得到提高的半导体装置。
<晶体管的结构例子2>
参照图13A、图13B及图13C说明晶体管210B的结构例子。图13A是晶体管210B的俯视图。图13B是在图13A中以点划线L1-L2表示的部分的截面图。图13C是在图13A中以点划线W1-W2表示的部分的截面图。在图13A的俯视图中，为了容易理解，省略构成要素的一部分而进行表示。
晶体管210B是晶体管210A的变形例子。因此，为了避免重复说明，主要对其与晶体管210A的不同之处进行说明。
用作第一栅电极的导电层360包括导电层360a及导电层360a上的导电层360b。导电层360a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电层360a具有抑制氧的扩散的功能时，可以提高导电层360b的材料的选择性。也就是说，通过包括导电层360a，可以抑制导电层360b的氧化，而可以防止导电率的下降。
此外，优选以覆盖导电层360的顶面及侧面、绝缘层349的侧面以及半导体层260c的侧面的方式设置绝缘层371。作为绝缘层371优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过设置绝缘层371，可以抑制导电层360的氧化。此外，通过包括绝缘层371，可以抑制绝缘层380所包含的水、氢等杂质扩散到晶体管210B。
因为在晶体管210B中，导电层342a的一部分及导电层342b的一部分与导电层360重叠，所以与晶体管210A相比，晶体管210B的寄生电容容易变大。因此，与晶体管210A相比具有工作频率低的趋势。但是，晶体管210B不需要在绝缘层380等中设置开口而嵌入导电层360或绝缘层349等的工序，所以与晶体管210A相比具有高生产率。
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式4)
在本实施方式中，参照图14A及图14B作为二次电池200的一个例子说明圆筒型二次电池600。如图14A所示，圆筒型二次电池600的顶面包括正极盖(电池盖)601，其侧面及底面包括电池罐(外包装罐)602。这些正极盖(电池盖)601和电池罐(外包装罐)602通过垫片(绝缘垫片)610绝缘。
图14B是示意性地示出圆筒型二次电池的截面的图。在中空圆柱状电池罐602的内侧设置有带状正极604和带状负极606夹着隔离体605被卷绕的电池元件。虽然未图示，但是电池元件以中心销为中心被卷绕。电池罐602的一端关闭且另一端开着。作为电池罐602可以使用对电解液具有抗腐蚀性的镍、铝、钛等金属、它们的合金或者它们和其他金属的合金(例如不锈钢等)。另外，为了防止电解液所引起的腐蚀，电池罐602优选被镍或铝等覆盖。在电池罐602的内侧，正极、负极及隔离体被卷绕的电池元件由对置的一对绝缘板608和绝缘板609夹着。另外，在设置有电池元件的电池罐602的内部中注入有非水电解液(未图示)。二次电池由包括钴酸锂(LiCoO2)及磷酸铁锂(LiFePO4)等的活性物质的正极、由能够进行锂离子的吸留及释放的石墨等碳材料构成的负极、以及将由LiBF4、LiPF6等锂盐构成的支持电解质溶解于碳酸亚乙酯或碳酸二乙酯等有机溶剂中的非水电解液等构成。
因为用于圆筒型蓄电池的正极及负极被卷绕，从而活性物质优选形成在集流体的两个表面。正极604连接有正极端子(正极集电引线)603，而负极606与负极端子(负极集电引线)607连接。正极端子603及负极端子607都可以使用铝等金属材料。将正极端子603电阻焊接到安全阀机构612，而将负极端子607电阻焊接到电池罐602底。安全阀机构612与正极盖601通过PTC元件(Positive Temperature Coefficient：正温度系数)611电连接。当电池的内压上升到超过指定的阈值时，安全阀机构612切断正极盖601与正极604的电连接。另外，PTC元件611是在温度上升时其电阻增大的热敏感电阻器，并通过电阻的增大来限制电流量以防止异常发热。PTC元件可以使用钛酸钡(BaTiO3)类半导体陶瓷等。
使用电解液的锂离子二次电池包括正极、负极、隔离体、电解液以及外包装体。注意，在锂离子二次电池中，由于阳极及阴极根据充电或放电调换，氧化反应及还原反应调换，所以将反应电位高的电极称为正极，而将反应电位低的电极称为负极。由此，在本说明书等中，即使在充电或放电时也将正极称为“正极”或“+极”，而将负极称为“负极”或“-极”。如果使用与氧化反应及还原反应有关的阳极及阴极的术语，则充电时和放电时的阳极与阴极是相反的，这有可能引起混乱。因此，在本说明书中，不使用阳极及阴极的术语。当使用阳极及阴极的术语时，明确表示是充电时还是放电时，并示出是对应正极(+极)还是负极(-极)。
在本实施方式中，示出锂离子二次电池的例子，但是不局限于锂离子二次电池。作为二次电池的正极材料，例如可以使用包含元素A、元素X及氧的材料。元素A优选为选自第一族元素及第二族元素中的一个以上的元素。作为第一族元素，例如可以使用锂、钠、钾等碱金属。另外，作为第二族元素，例如可以使用钙、铍、镁等。作为元素X，例如可以使用选自金属元素、硅和磷中的一个以上的元素。另外，元素X优选为选自钴、镍、锰、铁和钒中的一个以上的元素。典型地，可以举出锂钴复合氧化物(LiCoO2)和磷酸铁锂(LiFePO4)。
负极包括负极活性物质层及负极集流体。此外，负极活性物质层也可以包含导电助剂及粘合剂。
作为负极活性物质，可以使用能够通过与锂的合金化/脱合金化反应进行充放电反应的元素。例如，可以使用包含硅、锡、镓、铝、锗、铅、锑、铋、银、锌、镉和铟等中的至少一个的材料。这种元素的电容比碳大，尤其是硅的理论电容大，为4200mAh/g。
另外，二次电池优选包括隔离体。作为隔离体，例如可以使用由纸等具有纤维素的纤维、无纺布、玻璃纤维、陶瓷或包含尼龙(聚酰胺)、维尼纶(聚乙烯醇类纤维)、聚酯、丙烯酸树脂、聚烯烃、聚氨酯的合成纤维等形成的隔离体。
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式5)
在本实施方式中，说明可以应用根据本发明的一个方式的半导体装置的电子设备。
根据本发明的一个方式的半导体装置可以安装到各种电子设备。作为电子设备的例子，例如除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。另外，汽车、二轮车、船只及飞机等移动体也可以说是电子设备。根据本发明的一个方式的半导体装置可以被用于安装在这些电子设备中的电池的充电监视装置。
电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
电子设备也可以包括传感器(该传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。
在图15中例示使用本发明的一个方式的半导体装置和二次电池的移动体。图15A所示的汽车8400的二次电池8024不但驱动电发动机8406，而且还可以对车头灯8401或室内灯(未图示)等发光装置供应电力。汽车8400的二次电池8024也可以使用包括图14A及图14B所示的多个圆筒型二次电池600的电池模块。充电监视装置8025包括本发明的一个方式的半导体装置，根据环境温度对二次电池8024进行充电。
在图15B所示的汽车8500中，可以通过利用插电方式或非接触供电方式等从外部的充电设备接收电力，来对汽车8500所具有的二次电池进行充电。图15B示出从地上设置型的充电装置8021通过电缆8022对安装在汽车8500中的二次电池8024进行充电的情况。当进行充电时，通过使用包括本发明的一个方式的半导体装置的充电监视装置8025，可以根据环境温度进行充电。此外，也可以将包括本发明的一个方式的半导体装置的充电监视装置设置在充电装置8021中。
作为充电方法或连接器的规格等，可以根据CHAdeMO(注册商标)或联合充电系统等的规定的方式而适当地进行。作为充电装置8021，也可以使用设置在商业设施的充电站或家庭的电源。例如，通过利用插电技术从外部供应电力，可以对安装在汽车8500中的二次电池8024进行充电。可以通过AC/DC转换器等转换装置将交流电力转换成直流电力来进行充电。
另外，虽然未图示，但是也可以将受电装置安装在移动体中并从地上的送电装置非接触地供应电力来进行充电。当利用非接触供电方式时，通过在公路或外壁中组装送电装置，不但停车中而且行驶中也可以进行充电。此外，也可以利用该非接触供电方式，在移动体之间进行电力的发送及接收。再者，还可以在移动体的外部设置太阳能电池，在停停止时或移动时进行二次电池的充电。可以利用电磁感应方式或磁场共振方式实现这样的非接触供电。
图15C是使用二次电池的两轮车的例子。图15C所示的小型摩托车8600包括二次电池8602、充电监视装置8625、后视镜8601及方向灯8603。二次电池8602可以对方向灯8603供电。此外，通过使用包括本发明的一个方式的半导体装置的充电监视装置8025，可以根据环境温度对二次电池8602进行充电。
此外，在图15C所示的小型摩托车8600中，可以将二次电池8602收纳在座位下收纳箱8604中。即使座位下收纳箱8604为小型，也可以将二次电池8602收纳在座位下收纳箱8604中。
根据本发明的一个方式的半导体装置不局限于移动体而可以应用于包括二次电池及无线模块的装置。
图16A示出移动电话机的一个例子。移动电话机7400除了组装在外壳7401中的显示部7402之外还具备操作按钮7403、外部连接端口7404、扬声器7405、麦克风7406等。注意，移动电话机7400包括蓄电装置7407及蓄电装置7407的充电监视装置。
图16B是说明信息处理装置1200的外观的一个例子的投影图。本实施方式所说明的信息处理装置1200包括运算装置、输入输出装置、外壳1210、显示部1230、显示部1240、蓄电装置1250及充电监视装置。
信息处理装置1200包括通信部，其具有向网络供应信息的功能及从网络取得信息的功能。另外，可以使用通信部接收传送到特定空间的信息，并根据接收的信息生成图像信息。信息处理装置1200可以将在显示部1230和显示部1240中的一个中显示键盘的屏幕设定为触摸输入面板以被用作个人计算机。
此外，如图16C所示那样的可穿戴装置中也可以设置有根据本发明的一个方式的二次电池的充电监视装置。
例如，也可以将充电监视装置安装于如图16C所示那样的眼镜型装置400中。眼镜型装置400包括镜框400a、显示部400b、无线模块。具有弯曲的镜框400a的镜腿部中也可以设置有蓄电装置、充电监视装置及无线模块。通过设置充电监视装置，蓄电装置的劣化得到抑制，而可以防止连续使用时间的下降。另外，不容易发生充电的异常，而可以实现安全的眼镜型装置400。
此外，耳麦装置401中可以安装有蓄电装置、充电监视装置及无线模块。耳麦装置401至少包括麦克风部401a、柔性管401b、耳机部401c。可以在柔性管401b内或耳机部401c内设置蓄电装置、充电监视装置及无线模块。
此外，可以将异常检测装置安装于能够直接附着在身体上的装置402中。可以在装置402的薄型外壳402a中设置蓄电装置402b及蓄电装置的充电监视装置。
此外，可以将异常检测装置安装于能够附着在衣服上的装置403中。可以在装置403的薄型外壳403a中设置蓄电装置403b及蓄电装置的充电监视装置。
另外，可以将异常检测装置安装于手表型装置405中。手表型装置405包括显示部405a及手表带部405b，可以在显示部405a或手表带部405b中设置蓄电装置及蓄电装置的充电监视装置。
在显示部405a上，除了时间之外还可以显示电子邮件或电话的来电等各种信息。
此外，因为手表型装置405是直接缠在手臂上的类型的可穿戴设备，所以可以搭载用来测量使用者的脉搏、血压等的传感器。积蓄关于使用者的运动量及健康的数据来将其有效用于健康维持。
此外，可以在腰带型装置406中安装有蓄电装置及蓄电装置的充电监视装置。腰带型装置406包括手表带部406a及无线供电受电部406b，可以在手表带部406a的内部设置蓄电装置、充电监视装置及无线模块。
通过将本发明的一个方式的蓄电装置及蓄电装置的充电监视装置用作日用电子产品的蓄电装置，可以提供轻量且安全的产品。例如，作为日用电子产品，可以举出电动牙刷、电动剃须刀、电动美容器等。这些产品中的蓄电装置被期待为了便于使用者容易握持而具有棒状形状且为小型、轻量、大容量。图16D是被称为烟液容纳式吸烟装置(电子烟)的装置的立体图。在图16D中，电子烟7410包括：包括加热元件的雾化器(atomizer)7411；对雾化器供电的蓄电装置7414；包括液体供应容器及传感器等的烟弹(cartridge)7412。为了提高安全性，也可以将蓄电装置的充电监视装置电连接到蓄电装置7414。图16D所示的蓄电装置7414包括用来与充电器连接的外部端子。在取拿时，蓄电装置7414位于顶端部，因此优选其总长度较短且重量较轻。
注意，本实施方式可以与其他实施方式适当地组合。
[符号说明]
100：半导体装置、101：存储元件、102：存储元件、103：比较电路、104：电流调整电路、105：控制电路、106：输入输出电路、110：电极、112：电极、114：绝缘层、115：绝缘层、116：绝缘层、120：电极、130：绝缘层、150：集成电路、152：电极、153：电极、154：绝缘层、156：绝缘层、160：集成电路、200：二次电池、210：晶体管

Claims (6)

1.一种半导体装置，包括：
第一存储元件、第二存储元件、比较电路及电流调整电路，
其中，所述第一存储元件具有保持基准温度信息的功能，
所述第二存储元件包括在第一半导体层中包含氧化物半导体的第一晶体管，
所述第二存储元件具有测定环境温度的功能及作为环境温度信息保持所述环境温度的功能，
所述比较电路具有对所述基准温度信息和所述环境温度信息进行比较来决定所述电流调整电路的工作的功能，
并且，所述电流调整电路具有向二次电池供应电流的功能。
2.根据权利要求1所述的半导体装置，还包括多个所述第一存储元件，
其中所述第一存储元件各自具有保持彼此不同的基准温度信息的功能。
3.根据权利要求1或2所述的半导体装置，
其中所述第一半导体层包含铟及锌中的一方或双方。
4.根据权利要求1或2所述的半导体装置，
其中所述第一存储元件包括在第二半导体层中包含氧化物半导体的第二晶体管。
5.根据权利要求4所述的半导体装置，
其中所述第二半导体层包含铟及锌中的一方或双方。
6.根据权利要求1或2所述的半导体装置，
其中所述二次电池是锂离子二次电池。
CN201980042318.7A 2018-07-10 2019-07-03 半导体装置 Pending CN112385113A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-130780 2018-07-10
JP2018130780 2018-07-10
PCT/IB2019/055659 WO2020012296A1 (ja) 2018-07-10 2019-07-03 半導体装置

Publications (1)

Publication Number Publication Date
CN112385113A true CN112385113A (zh) 2021-02-19

Family

ID=69142808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980042318.7A Pending CN112385113A (zh) 2018-07-10 2019-07-03 半导体装置

Country Status (5)

Country Link
US (1) US11961979B2 (zh)
JP (1) JP7322023B2 (zh)
KR (1) KR20210029776A (zh)
CN (1) CN112385113A (zh)
WO (1) WO2020012296A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962408B1 (en) * 2006-11-16 2015-05-27 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
KR20210096212A (ko) 2018-12-19 2021-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이차 전지의 과방전 방지 회로 및 이차 전지 모듈
US20230130800A1 (en) 2020-04-10 2023-04-27 Semiconductor Energy Laboratory Co., Ltd. Control system for secondary battery, control circuit, and vehicle using the same
US11469231B2 (en) * 2020-10-15 2022-10-11 Nanya Technology Corporation Semiconductor device with protruding contact and method for fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900717A (en) * 1996-10-12 1999-05-04 Samsung Electronics Co., Ltd. Rechargeable battery charging circuit
CN1930634A (zh) * 2005-01-13 2007-03-14 株式会社东芝 具有其温度依赖性被补偿的电流的非易失性存储器单元及其数据读取方法
CN103098198A (zh) * 2010-09-03 2013-05-08 三菱电机株式会社 半导体装置
US20130326244A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and alarm device
CN105869667A (zh) * 2010-08-06 2016-08-17 株式会社半导体能源研究所 半导体装置及其驱动方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345392A (en) * 1991-01-25 1994-09-06 International Business Machines Corporation Battery charge monitor for a personal computer
JP3510546B2 (ja) 1999-12-01 2004-03-29 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓトランジスタのゲート酸化膜トンネル電流モデル
JP5815195B2 (ja) 2008-09-11 2015-11-17 ミツミ電機株式会社 電池状態検知装置及びそれを内蔵する電池パック
JP5403514B2 (ja) 2009-10-29 2014-01-29 セイコーエプソン株式会社 温度センサ及び温度検出方法
JP5738667B2 (ja) 2010-05-28 2015-06-24 株式会社半導体エネルギー研究所 蓄電装置
JP5777148B2 (ja) 2011-04-27 2015-09-09 セイコーエプソン株式会社 温度計測方法
KR102025722B1 (ko) 2012-05-02 2019-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 온도 센서 회로, 및 온도 센서 회로를 사용한 반도체 장치
JP6672949B2 (ja) 2016-03-29 2020-03-25 株式会社豊田自動織機 充電装置
JP7399857B2 (ja) 2018-07-10 2023-12-18 株式会社半導体エネルギー研究所 二次電池の保護回路
US20210391604A1 (en) 2018-11-26 2021-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and secondary battery system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900717A (en) * 1996-10-12 1999-05-04 Samsung Electronics Co., Ltd. Rechargeable battery charging circuit
CN1930634A (zh) * 2005-01-13 2007-03-14 株式会社东芝 具有其温度依赖性被补偿的电流的非易失性存储器单元及其数据读取方法
CN105869667A (zh) * 2010-08-06 2016-08-17 株式会社半导体能源研究所 半导体装置及其驱动方法
CN103098198A (zh) * 2010-09-03 2013-05-08 三菱电机株式会社 半导体装置
US20130326244A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and alarm device

Also Published As

Publication number Publication date
US11961979B2 (en) 2024-04-16
JPWO2020012296A1 (ja) 2021-08-02
WO2020012296A1 (ja) 2020-01-16
US20210249703A1 (en) 2021-08-12
JP7322023B2 (ja) 2023-08-07
KR20210029776A (ko) 2021-03-16

Similar Documents

Publication Publication Date Title
JP7322023B2 (ja) 半導体装置
US11990778B2 (en) Secondary battery protection circuit and secondary battery anomaly detection system
JP2024032759A (ja) 半導体装置、二次電池システム
JP7405763B2 (ja) 蓄電装置及び蓄電装置の動作方法
US20220045532A1 (en) Semiconductor device and charge control system
US20220085427A1 (en) Semiconductor device
US11988720B2 (en) Semiconductor device and battery pack
JP7273064B2 (ja) ヒステリシスコンパレータ、半導体装置、及び蓄電装置
US20220006309A1 (en) Semiconductor device and battery pack
US11867503B2 (en) Anomaly detection system for secondary battery
CN114097121A (zh) 固态二次电池
US11996133B2 (en) Memory circuit using oxide semiconductor
US11791640B2 (en) Overdischarge prevention circuit of secondary battery and secondary battery module
JP7327927B2 (ja) 半導体装置
JP7222657B2 (ja) 二次電池の残量計測回路
US20220149429A1 (en) Solid-state secondary battery and manufacturing method thereof
CN115885472A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination