KR20210029776A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20210029776A
KR20210029776A KR1020217000897A KR20217000897A KR20210029776A KR 20210029776 A KR20210029776 A KR 20210029776A KR 1020217000897 A KR1020217000897 A KR 1020217000897A KR 20217000897 A KR20217000897 A KR 20217000897A KR 20210029776 A KR20210029776 A KR 20210029776A
Authority
KR
South Korea
Prior art keywords
transistor
insulating layer
oxide
semiconductor
charging
Prior art date
Application number
KR1020217000897A
Other languages
English (en)
Inventor
타카유키 이케다
무네히로 코즈마
타카노리 마츠자키
료타 타지마
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20210029776A publication Critical patent/KR20210029776A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
    • H02J7/04—Regulation of charging current or voltage
    • H02J7/06—Regulation of charging current or voltage using discharge tubes or semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/374—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC] with means for correcting the measurement for temperature or ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H01M10/443—Methods for charging or discharging in response to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/486—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for measuring temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/007188—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters
    • H02J7/007192—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters in response to temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/007188—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters
    • H02J7/007192—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters in response to temperature
    • H02J7/007194—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters in response to temperature of the battery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/0071—Regulation of charging or discharging current or voltage with a programmable schedule
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Thin Film Transistor (AREA)

Abstract

축전 장치의 열화가 생기기 어려운 충전을 실현하는 반도체 장치를 제공한다. 환경 온도에 따라 충전 전류의 크기를 조정한다. 저온 환경하의 충전은 충전 전류를 작게 하여 수행한다. 환경 온도가 지나치게 낮거나 높은 경우에는 충전을 정지한다. 환경 온도의 측정은 산화물 반도체를 사용한 기억 소자로 수행한다. 산화물 반도체를 사용한 기억 소자를 사용함으로써, 환경 온도의 측정과 상기 온도 정보의 유지를 동시에 수행한다.

Description

반도체 장치
본 발명의 일 형태는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명의 일 형태는, 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 본 발명의 일 형태는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 조명 장치, 또는 전자 기기에 관한 것이다. 또한, 본 발명의 일 형태는 축전 장치의 충전 제어 방법에 관한 것이다. 또한, 본 발명의 일 형태는 충전 장치에 관한 것이다.
또한 본 명세서 중에서, 축전 장치('배터리' 또는 '이차 전지'라고도 함)란 축전 기능을 가지는 소자 및 장치 전반을 가리키는 것이다. 예를 들어 리튬 이온 이차 전지 등의 축전지(이차 전지라고도 함), 리튬 이온 커패시터, 니켈 수소 전지, 전고체 전지, 및 전기 이중층 커패시터 등을 포함한다.
트랜지스터에 적용할 수 있는 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있지만, 그 외의 재료로서 산화물 반도체(OS: Oxide Semiconductor)가 주목을 받고 있다. 산화물 반도체로서는, 예를 들어 산화 인듐, 산화 아연 등의 일원계 금속의 산화물뿐만 아니라, 다원계 금속의 산화물도 알려져 있다. 다원계 금속의 산화물 중에서도 특히 In-Ga-Zn 산화물(이하, IGZO라고도 부름)에 관한 연구가 활발히 진행되고 있다.
IGZO에 관한 연구에 의하여, 산화물 반도체에서 단결정도 비정질도 아닌, CAAC(c-axis aligned crystalline) 구조 및 nc(nanocrystalline) 구조가 발견되었다(비특허문헌 1 내지 비특허문헌 3 참조). 비특허문헌 1 및 비특허문헌 2에서는, CAAC 구조를 가지는 산화물 반도체를 사용하여 트랜지스터를 제작하는 기술도 개시(開示)되어 있다. 또한, CAAC 구조 및 nc 구조보다 결정성이 낮은 산화물 반도체이더라도, 미소한 결정을 가지는 것이 비특허문헌 4 및 비특허문헌 5에 나타나 있다.
또한, IGZO를 활성층으로서 사용한 트랜지스터는 오프 전류가 매우 낮고(비특허문헌 6 참조), 그 특성을 이용한 LSI 및 디스플레이가 보고되어 있다(비특허문헌 7 및 비특허문헌 8 참조).
또한, 채널 형성 영역에 산화물 반도체를 가지는 트랜지스터(이하, "OS 트랜지스터"라고도 부름)를 이용한 다양한 반도체 장치가 제안되고 있다.
또한 근년에, 리튬 이온 이차 전지 등의 이차 전지, 리튬 이온 커패시터, 공기 전지 등 다양한 축전체의 개발이 활발히 진행되고 있다. 특히 고출력, 고에너지 밀도인 리튬 이온 이차 전지는 휴대 전화나 스마트폰, 노트북형 퍼스널 컴퓨터 등의 휴대 정보 단말기, 휴대 음악 플레이어, 디지털 카메라 등의 전자 기기, 또는 의료 기기, 하이브리드 자동차(HEV), 전기 자동차(EV), 또는 플러그인 하이브리드 자동차(PHEV) 등의 차세대 클린 에너지 자동차 등, 반도체 산업의 발전에 따라 그 수요가 급속히 확대되면서, 충전 가능한 에너지의 공급원으로서 현대 정보화 사회에 필요 불가결한 것으로 되고 있다.
리튬 이온 전지에 요구되는 특성으로서는, 고에너지 밀도화, 사이클 특성의 향상, 및 다양한 동작 환경에서의 안전성, 장기 신뢰성의 향상 등이 있다.
또한, 리튬 이온 전지의 일례로서는, 적어도 양극, 음극, 및 전해액을 가진다(특허문헌 1).
또한, 특허문헌 2에서는 이차 전지의 미소 단락을 검출하는 전지 상태 검지 장치 및 이를 내장하는 전지 팩이 제시되어 있다.
일본 공개특허공보 특개2012-9418호 일본 공개특허공보 특개2010-66161호
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186 S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10 S. Ito et al., "The Proceedings of AM-FPD'13 Digest of Technical Papers", 2013, p.151-154 S. Yamazaki et al., "ECS Journal of Solid State Science and Technology", 2014, volume 3, issue 9, p.Q3012-Q3022 S. Yamazaki, "ECS Transactions", 2014, volume 64, issue 10, p.155-164 K. Kato et al., "Japanese Journal of Applied Physics", 2012, volume 51, p.021201-1-021201-7 S. Matsuda et al., "2015 Symposium on VLSI Technology Digest of Technical Papers", 2015, p.T216-T217 S. Amano et al., "SID Symposium Digest of Technical Papers", 2010, volume 41, issue 1, p.626-629
축전 장치의 충전은 축전 장치의 양극과 음극 사이의 전압이 일정한 값이 될 때까지 양쪽 전극 사이에 일정한 전류를 흘리는 방법이 자주 사용된다. 축전 장치의 충전에 최적의 전류값은 양극, 음극, 및 전해액의 구성 재료에 따라 상이하다. 또한, 축전 장치의 열화(축전 용량의 저하 등)를 저감하기 위하여, 충전 시의 환경 온도(축전 장치의 발열을 포함함)에 따라 전류값을 적절히 설정할 필요가 있다.
본 발명의 일 형태는 축전 장치의 열화가 일어나기 어려운 충전을 실현하는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 축전 장치의 열화가 일어나기 어려운 충전 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 축전 장치가 손괴되기 어려운 충전 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 신규 충전 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 신규 충전 방법을 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재에서 이들 외의 과제를 추출할 수 있다.
환경 온도에 따라 충전 전류의 크기를 조정한다. 저온 환경하에서의 충전은 충전 전류를 작게 하여 수행한다. 환경 온도가 지나치게 낮거나 높은 경우에는 충전을 정지한다. 환경 온도의 측정은 산화물 반도체를 사용한 기억 소자로 수행한다. 산화물 반도체를 사용한 기억 소자를 사용함으로써, 환경 온도의 측정과 상기 온도 정보의 유지를 동시에 수행한다.
본 발명의 일 형태는 제 1 기억 소자와, 제 2 기억 소자와, 비교 회로와, 전류 조정 회로를 가지고, 제 1 기억 소자는 기준 온도 정보를 유지하는 기능을 가지고, 제 2 기억 소자는 반도체층에 산화물 반도체를 포함하는 트랜지스터를 가지고, 제 2 기억 소자는 환경 온도를 측정하는 기능과, 환경 온도를 환경 온도 정보로서 유지하는 기능을 가지고, 비교 회로는 기준 온도 정보와 환경 온도 정보를 비교하여 전류 조정 회로의 동작을 결정하는 기능을 가지고, 전류 조정 회로는 이차 전지에 전류를 공급하는 기능을 가지는 반도체 장치이다.
제 1 기억 소자를 복수로 가져도 좋다. 각각의 제 1 기억 소자는 서로 상이한 기준 온도 정보를 유지하는 것이 바람직하다.
반도체층은 인듐 및 아연 중 적어도 한쪽을 포함하는 것이 바람직하다. 인듐 및 아연 양쪽을 포함하는 것이 더 바람직하다.
이차 전지로서, 예를 들어 리튬 이온 이차 전지를 사용할 수 있다.
본 발명의 일 형태에 의하면, 축전 장치의 열화가 일어나기 어려운 충전을 실현하는 반도체 장치를 제공할 수 있다. 또는, 축전 장치의 열화가 일어나기 어려운 충전 방법을 제공할 수 있다. 또는, 축전 장치가 손괴되기 어려운 충전 방법을 제공할 수 있다. 또는, 신규 반도체 장치를 제공할 수 있다. 또는, 신규 충전 장치를 제공할 수 있다. 또는, 신규 충전 방법을 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한, 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며, 명세서, 도면, 청구항 등의 기재로부터 이들 외의 효과를 추출할 수 있다.
도 1은 반도체 장치를 설명하는 회로도.
도 2는 기억 소자의 회로 구성예를 설명하는 도면.
도 3은 트랜지스터의 전기 특성을 설명하는 도면.
도 4는 이차 전지의 충전 방법을 설명하는 도면.
도 5는 이차 전지의 충전 방법을 설명하는 도면.
도 6은 반도체 장치의 동작을 설명하는 흐름도.
도 7은 환경 온도와 충전 전류의 관계를 설명하는 도면.
도 8은 반도체 장치(100)의 사시도.
도 9는 반도체 장치(100)의 단면도.
도 10은 반도체 장치(100A)의 단면도.
도 11은 반도체 장치(100B)의 단면도.
도 12는 트랜지스터의 일례를 설명하는 도면.
도 13은 트랜지스터의 일례를 설명하는 도면.
도 14는 이차 전지의 일례를 나타내는 사시도.
도 15는 전자 기기의 일례를 도시한 도면.
도 16은 전자 기기의 일례를 도시한 도면.
이하에서는, 본 발명의 실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은, 통상의 기술자라면 용이하게 이해할 수 있다. 또한, 본 발명은 이하에 기재된 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한, 본 명세서에서 설명하는 각 도면에서, 각 구성의 크기, 층의 두께, 또는 영역 등은 발명의 명료화를 위하여 과장 또는 생략되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되는 것은 아니다.
또한, 본 명세서 등에서 "제 1", "제 2" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이며, 공정 순서 또는 적층 순서 등 어떤 순서나 순위를 가리키는 것이 아니다. 또한, 본 명세서 등에서 서수사가 부여되어 있지 않은 용어이어도 구성 요소의 혼동을 피하기 위하여 청구범위 등에서 서수사가 부여되는 경우가 있다.
(실시형태 1)
본 발명의 일 형태의 반도체 장치(100)의 구성예 및 동작예에 대하여 도면을 사용하여 설명한다. 도 1은 반도체 장치(100)를 설명하기 위한 블록도이다.
<구성예>
반도체 장치(100)는 기억 소자(101), 기억 소자(102), 비교 회로(103), 전류 조정 회로(104), 제어 회로(105), 및 입출력 회로(106)를 가진다. 반도체 장치(100)는 이차 전지(200)와 전기적으로 접속되고, 이차 전지(200)를 충전하는 기능을 가진다.
[기억 소자(101)]
기억 소자(101)는 하나 이상의 기억 소자를 가진다. 본 실시형태에서는 기억 소자(101)가 3개의 기억 소자(기억 소자(101_1), 기억 소자(101_2), 및 기억 소자(101_3))를 가지는 경우를 나타낸다.
기억 소자(101)에는 충전 시의 환경 온도에 따라 충전 전류를 변화시키기 위한 정보(전위 또는 전하)가 유지된다. 본 실시형태에서는 기억 소자(101_1), 기억 소자(101_2), 및 기억 소자(101_3) 각각에 판단 기준이 되는 온도에 상당하는 정보("기준 온도 정보"라고도 함)가 유지된다.
기억 소자(101)에 사용할 수 있는 회로 구성예를 도 2의 (A) 내지 (G)에 도시하였다. 도 2의 (A) 내지 (G)는 각각이 기억 소자로서 기능한다. 도 2의 (A)에 도시된 기억 소자(410)는 트랜지스터(M1)와 용량 소자(CA)를 가진다. 기억 소자(410)는 하나의 트랜지스터와 하나의 용량 소자를 가지는 기억 소자이다.
트랜지스터(M1)의 제 1 단자는 용량 소자(CA)의 제 1 단자와 접속되고, 트랜지스터(M1)의 제 2 단자는 배선(BL)과 접속되고, 트랜지스터(M1)의 게이트는 배선(WL)과 접속되고, 트랜지스터(M1)의 백 게이트는 배선(BGL)과 접속되어 있다. 용량 소자(CA)의 제 2 단자는 배선(CAL)에 접속되어 있다. 트랜지스터(M1)의 제 1 단자와 용량 소자(CA)의 제 1 단자가 전기적으로 접속되는 접속점을 노드(ND)라고 한다.
실제의 트랜지스터에 있어서, 게이트와 백 게이트는 반도체층의 채널 형성 영역을 개재(介在)하여 서로 중첩되도록 제공된다. 게이트와 백 게이트는 모두 게이트로서 기능할 수 있다. 따라서, 한쪽을 "백 게이트"라고 하는 경우, 다른 쪽을 "게이트" 또는 "프런트 게이트"라고 하는 경우가 있다. 또한, 한쪽을 "제 1 게이트", 다른 쪽을 "제 2 게이트"라고 하는 경우가 있다.
백 게이트는 게이트와 같은 전위로 하여도 좋고, 접지 전위나 임의의 전위로 하여도 좋다. 또한, 백 게이트의 전위를 게이트와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터의 문턱 전압을 변화시킬 수 있다.
백 게이트를 제공함으로써, 또한 게이트와 백 게이트를 같은 전위로 함으로써, 반도체층에 있어서 캐리어가 흐르는 영역이 막 두께 방향에서 더 커지기 때문에, 캐리어의 이동량이 증가된다. 이 결과, 트랜지스터의 온 전류가 크게 됨과 함께, 전계 효과 이동도가 높게 된다.
따라서, 트랜지스터를 점유 면적에 대하여 큰 온 전류를 가지는 트랜지스터로 할 수 있다. 즉, 요구되는 온 전류에 대하여 트랜지스터의 점유 면적을 작게 할 수 있다. 따라서, 집적도가 높은 반도체 장치를 실현할 수 있다.
배선(BGL)은 트랜지스터(M1)의 백 게이트에 전위를 인가하기 위한 배선으로서 기능한다. 배선(BGL)에 임의의 전위를 인가함으로써, 트랜지스터(M1)의 문턱 전압을 증감시킬 수 있다.
데이터의 기록 및 판독은 배선(WL)에 고레벨 전위를 인가하고, 트랜지스터(M1)를 도통 상태로 하고, 배선(BL)과 노드(ND)를 전기적으로 접속함으로써 수행된다.
배선(CAL)은 용량 소자(CA)의 제 2 단자에 소정의 전위를 인가하기 위한 배선으로서 기능한다. 배선(CAL)에는 고정 전위를 인가하는 것이 바람직하다.
도 2의 (B)에 도시된 기억 소자(420)는 기억 소자(410)의 변형예이다. 기억 소자(420)에서는 트랜지스터(M1)의 백 게이트가 배선(WL)과 전기적으로 접속된다. 이와 같은 구성으로 함으로써, 트랜지스터(M1)의 백 게이트에 트랜지스터(M1)의 게이트와 같은 전위를 인가할 수 있다. 따라서, 트랜지스터(M1)가 도통 상테일 때, 트랜지스터(M1)를 흐르는 전류를 증가시킬 수 있다.
또한, 도 2의 (C)에 도시된 기억 소자(430)와 같이, 트랜지스터(M1)를 싱글 게이트 구조의 트랜지스터(백 게이트를 가지지 않는 트랜지스터)로 하여도 좋다. 기억 소자(430)는 기억 소자(410) 및 기억 소자(420)의 트랜지스터(M1)로부터 백 게이트를 제외한 구성이다. 따라서, 기억 소자(430)는 기억 소자(410) 및 기억 소자(420)보다 제작 공정을 단축할 수 있다.
기억 소자(410), 기억 소자(420), 및 기억 소자(430)는 DRAM형 기억 소자이다.
트랜지스터(M1)의 채널이 형성되는 반도체층에는, 금속 산화물의 한 종류인 산화물 반도체를 사용하는 것이 바람직하다. 본 명세서 등에서는 채널이 형성되는 반도체층에 산화물 반도체를 포함하는 트랜지스터를 "OS 트랜지스터"라고도 한다.
예를 들어, 산화물 반도체로서 인듐, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 한 종류 또는 복수 종류), 아연 중 어느 하나를 가지는 금속 산화물을 사용할 수 있다. 특히, 산화물 반도체는 인듐, 갈륨, 아연을 포함하는 금속 산화물인 것이 바람직하다.
OS 트랜지스터는 오프 전류가 매우 작다는 특성을 가진다. 트랜지스터(M1)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M1)의 누설 전류를 매우 낮게 할 수 있다. 즉, 기록한 데이터를 트랜지스터(M1)에 의하여 장시간 유지할 수 있다. 따라서, 기억 소자의 리프레시의 빈도를 줄일 수 있다. 또한, 기억 소자의 리프레시 동작을 불필요하게 할 수 있다. 또한, 누설 전류가 매우 낮기 때문에, 기억 소자(410), 기억 소자(420), 기억 소자(430)에 있어서 멀티레벨 데이터 또는 아날로그 데이터를 유지할 수 있다.
본 명세서 등에서는 OS 트랜지스터를 사용한 DRAM을 DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)이라고 한다.
도 2의 (D)에 2개의 트랜지스터와 하나의 용량 소자로 구성되는 게인 셀형 기억 소자의 회로 구성예를 도시하였다. 기억 소자(440)는 트랜지스터(M1)와 트랜지스터(M2)와 용량 소자(CA)를 가진다.
트랜지스터(M1)의 제 1 단자는 용량 소자(CA)의 제 1 단자와 접속되고, 트랜지스터(M1)의 제 2 단자는 배선(WBL)과 접속되고, 트랜지스터(M1)의 게이트는 배선(WWL)과 접속된다. 용량 소자(CA)의 제 2 단자는 배선(CAL)과 접속된다. 트랜지스터(M2)의 제 1 단자는 배선(RBL)과 접속되고, 트랜지스터(M2)의 제 2 단자는 배선(RWL)과 접속되고, 트랜지스터(M2)의 게이트는 용량 소자(CA)의 제 1 단자와 접속된다. 트랜지스터(M1)의 제 1 단자와 용량 소자(CA)의 제 1 단자와 트랜지스터(M2)의 게이트가 전기적으로 접속되는 접속점을 노드(ND)라고 부른다.
비트선(WBL)은 기록 비트선으로서 기능하고, 비트선(RBL)은 판독 비트선으로서 기능하고, 워드선(WWL)은 기록 워드선으로서 기능하고, 워드선(RWL)은 판독 워드선으로서 기능한다. 트랜지스터(M1)는 노드(ND)와 비트선(WBL)을 도통 또는 비도통으로 하는 스위치로서의 기능을 가진다.
트랜지스터(M1)에 OS 트랜지스터를 사용하는 것이 바람직하다. 상술한 바와 같이, OS 트랜지스터는 오프 전류가 매우 적기 때문에, 트랜지스터(M1)에 OS 트랜지스터를 사용함으로써, 노드(ND)에 기록한 전위를 장시간 유지할 수 있다. 즉, 기억 소자에 기록한 데이터를 장시간 유지할 수 있다.
트랜지스터(M2)에 사용하는 트랜지스터에 특별한 한정은 없다. 트랜지스터(M2)로서 OS 트랜지스터, Si 트랜지스터(반도체층에 실리콘을 사용한 트랜지스터), 또는 그 외의 트랜지스터를 사용하여도 좋다.
또한, 트랜지스터(M2)에 Si 트랜지스터를 사용하는 경우, 반도체층에 사용하는 실리콘은 비정질 실리콘, 다결정 실리콘, 저온 폴리실리콘(LTPS: Low Temperature Poly-Silicon), 또는 단결정 실리콘으로 하면 좋다. Si 트랜지스터는 OS 트랜지스터보다 전계 효과 이동도가 높은 경우가 있기 때문에, 판독 트랜지스터로서 Si 트랜지스터를 사용하면 판독 시의 동작 속도를 높일 수 있다.
트랜지스터(M1)에 OS 트랜지스터를 사용하고, 트랜지스터(M2)에 Si 트랜지스터를 사용하는 경우, 이들을 상이한 층에 적층하여 제공하여도 좋다. OS 트랜지스터는 Si 트랜지스터와 같은 제조 장치 및 같은 공정으로 제작할 수 있다. 따라서, OS 트랜지스터와 Si 트랜지스터의 혼재(하이브리드화)가 용이하고, 고집적화도 용이하다.
또한, 트랜지스터(M2)에 OS 트랜지스터를 사용하면, 비선택 시의 누설 전류를 매우 적게 할 수 있기 때문에, 판독 정밀도를 높일 수 있다. 트랜지스터(M1) 및 트랜지스터(M2) 양쪽에 OS 트랜지스터를 사용함으로써, 반도체 장치의 제작 공정이 저감되고, 생산성을 높일 수 있다. 예를 들어, 400℃ 이하의 공정 온도에서 반도체 장치를 제작할 수도 있다.
트랜지스터(M1) 및 트랜지스터(M2)에 백 게이트를 가지는 트랜지스터(4단자형 트랜지스터. "4단자 소자"라고도 함)를 사용하는 경우의 회로 구성예를 도 2의 (E) 내지 (G)에 도시하였다. 도 2의 (E)에 도시된 기억 소자(450), 도 2의 (F)에 도시된 기억 소자(460), 및 도 2의 (G)에 도시된 기억 소자(470)는 기억 소자(440)의 변형예이다.
도 2의 (E)에 도시된 기억 소자(450)에서는, 트랜지스터(M1)의 게이트와 백 게이트가 전기적으로 접속되어 있다. 또한, 트랜지스터(M2)의 게이트와 백 게이트가 전기적으로 접속되어 있다.
도 2의 (F)에 도시된 기억 소자(460)에서는, 트랜지스터(M1)의 백 게이트 및 트랜지스터(M2)의 백 게이트가 배선(BGL)과 전기적으로 접속되어 있다. 배선(BGL)을 통하여 트랜지스터(M1) 및 트랜지스터(M2)의 백 게이트에 소정의 전위를 인가할 수 있다.
도 2의 (G)에 도시된 기억 소자(470)에서는, 트랜지스터(M1)의 백 게이트가 배선(WBGL)과 전기적으로 접속되고, 트랜지스터(M2)의 백 게이트가 배선(RBGL)과 전기적으로 접속되어 있다. 트랜지스터(M1)의 백 게이트와 트랜지스터(M2)의 백 게이트를 각각 상이한 배선에 접속함으로써, 각각 독립적으로 문턱 전압을 변화시킬 수 있다.
기억 소자(440) 내지 기억 소자(470)는 2Tr1C형 메모리 셀이다. 본 명세서 등에 있어서, 트랜지스터(M1)에 OS 트랜지스터를 사용하여 2Tr1C형 메모리 셀을 구성한 기억 장치를 NOSRAM(Non-volatile Oxide Semiconductor Random Access Memory)이라고 한다. 또한, 기억 소자(440) 내지 기억 소자(470)는 노드(ND)의 전위를 트랜지스터(M12)로 증폭하여 판독할 수 있다. 또한, OS 트랜지스터는 오프 전류가 매우 적기 때문에, 노드(ND)의 전위를 장기간 유지할 수 있다. 또한, 판독 동작을 수행하여도 노드(ND)의 전위가 유지되는 비파괴 판독을 수행할 수 있다.
기억 소자(101)에 유지되어 있는 정보는 재기록 빈도가 적은 정보이다. 따라서, 기억 소자(101)로서는 정보의 비파괴 판독이 가능하고 장기 유지가 가능한 NOSRAM을 사용하는 것이 바람직하다.
또한, 도 2의 (A), (B), (E) 내지 (G)에 도시된 트랜지스터는 4단자 소자이기 때문에, MTJ(Magnetic Tunnel Junction) 특성을 이용한 MRAM(Magnetoresistive Random Access Memory), ReRAM(Resistive Random Access Memory), 상변화 메모리(Phase-change memory) 등으로 대표되는 2단자 소자와 비교하여 입출력의 독립적인 제어를 간편하게 수행할 수 있다는 특징을 가진다.
또한 MRAM, ReRAM, 상변화 메모리에서는 정보의 재기록 시에 원자 레벨로 구조 변화가 생기는 경우가 있다. 한편, 본 발명의 일 형태의 기억 장치는 정보의 재기록 시에 트랜지스터를 통한 전하의 충전, 또는 방전에 의하여 동작하기 때문에, 반복 재기록 내성이 우수하고, 구조 변화도 적다는 특징을 가진다.
[기억 소자(102)]
기억 소자(102)에도 기억 소자(101)와 같은 기억 소자를 사용할 수 있다. 기억 소자(102)에는 DOSRAM 또는 NOARAM을 사용하는 것이 바람직하다.
여기서, 트랜지스터의 전기 특성 중 하나인 Id-Vg 특성의 온도 의존성에 대하여 설명한다. 도 3의 (A) 및 (B)에 트랜지스터의 전기 특성 중 하나인 Id-Vg 특성의 일례를 도시하였다. Id-Vg 특성은 게이트 전압(Vg)의 변화에 대한 드레인 전류(Id)의 변화를 나타낸다. 도 3의 (A) 및 (B)의 가로축은 Vg를 리니어 스케일로 나타낸 것이다. 또한, 도 3의 (A) 및 (B)의 세로축은 Id를 로그 스케일로 나타낸 것이다.
도 3의 (A)는 OS 트랜지스터의 Id-Vg 특성을 나타낸 것이다. 도 3의 (B)는 채널이 형성되는 반도체층에 실리콘을 사용한 트랜지스터(Si 트랜지스터)의 Id-Vg 특성을 나타낸 것이다. 또한, 도 3의 (A) 및 (B)는 모두 n채널형 트랜지스터의 Id-Vg 특성이다.
도 3의 (A)에 도시된 바와 같이, OS 트랜지스터는 고온 환경하의 동작에서도 오프 전류가 증가하기 어렵다. OS 트랜지스터는 동작 온도가 125℃ 이상 150℃ 이하이어도 10자리 이상의 온/오프 비를 실현할 수 있다. 한편, 도 3의 (B)에 도시된 바와 같이, Si 트랜지스터는 온도의 상승과 함께 오프 전류가 증가된다. 또한, Si 트랜지스터는 온도의 상승에 따라 Vth가 양의 방향으로 시프트되고, 온 전류가 저하된다.
트랜지스터(M1)에 OS 트랜지스터를 사용함으로써, 고온하의 동작에서도 장기간의 정보 유지를 실현할 수 있다.
또한, 산화물 반도체는 온도가 상승되면 저항값이 작아지는 성질을 가진다. 이 성질을 이용하여 환경 온도를 전위로 변환할 수 있다. 예를 들어, 도 2의 (C)에 도시된 기억 소자(430)를 사용하는 경우, 우선 트랜지스터(M1)를 온 상태로 하여 배선(BL)에 0V를 공급하고, 노드(ND)에 0V를 기록한다. 다음으로, 배선(BL)에 VDD를 공급하고, 일정 시간 후에 트랜지스터(M1)를 오프 상태로 한다. 산화물 반도체는 온도에 따라 저항값이 변화된다. 따라서, 측정 시의 환경 온도에 대응한 전위("환경 온도 정보"라고도 함)가 노드(ND)에 유지된다. 또한, 환경 온도가 높을수록 노드(ND)에 유지되는 전위가 높아진다.
이와 같이, 기억 소자(102)는 온도 센서로서 기능할 수 있다. 산화물 반도체를 사용함으로써, 기억 소자(101)와 기억 소자(102)를 동일 공정에서 동시에 제작할 수 있다. 또한, 서미스터 등의 온도 센서를 별도로 제공할 필요가 없기 때문에, 반도체 장치(100)의 생산성을 높일 수 있다.
[비교 회로(103)]
비교 회로(103)는 기억 소자(101)에 유지되어 있는 온도 정보와, 기억 소자(102)에 유지되어 있는 환경 온도를 비교하여 전류 조정 회로의 동작을 결정하는 기능을 가진다. 구체적으로는, 기억 소자(101)의 노드(ND)의 전위와 기억 소자(102)의 노드(ND)의 전위를 비교한다. 비교 회로(103)는 콤퍼레이터 등으로 구성할 수 있다.
[전류 조정 회로(104)]
전류 조정 회로(104)는 비교 회로(103)로부터 공급되는 신호에 의하여 이차 전지(200)에 공급되는 전류값을 제어하는 기능을 가진다. 전류 조정 회로(104)는 파워 트랜지스터 등으로 구성할 수 있다.
[제어 회로(105), 입출력 회로(106)]
제어 회로(105)는 기억 소자(101), 기억 소자(102), 비교 회로(103), 전류 조정 회로(104), 및 입출력 회로(106)의 동작을 통괄적으로 제어하는 기능을 가진다. 또한, 제어 회로(105)에는 입출력 회로(106)를 통하여 외부로부터 제어 신호나 기억 소자(101)의 설정 정보 등이 공급된다. 또한, 제어 회로(105)는 이차 전지(200)의 충전 전압, 전류 조정 회로(104)로부터 출력되는 전류값, 및 기억 소자(102)로 취득한 환경 온도 정보 등을 입출력 회로(106)를 통하여 외부로 출력하는 기능을 가진다.
<동작예>
다음으로 반도체 장치(100)를 사용한 이차 전지(200)의 충전 동작의 일례에 대하여 설명한다.
[충전 방법]
이차 전지의 충전은, 예를 들어 하기와 같이 수행할 수 있다.
[CC 충전]
우선, 충전 방법의 하나로서 CC 충전에 대하여 설명한다. CC 충전은, 충전 기간 전체에서 일정한 전류를 이차 전지에 흘리고, 소정의 전압이 되었을 때에 충전을 정지하는 충전 방법이다. 이차 전지를, 도 4의 (A)에 도시된 바와 같이 내부 저항 R와 이차 전지 용량(C)의 등가 회로로 가정한다. 이 경우, 이차 전지 전압(VB)은 내부 저항 R에 가해지는 전압(VR)과 이차 전지 용량(C)에 가해지는 전압(VC)의 합이다.
CC 충전을 수행하는 기간에는, 도 4의 (A)에 도시된 바와 같이, 스위치가 온이 되고, 일정한 전류 I가 이차 전지에 흐른다. 이 기간에는, 전류 I가 일정하기 때문에, VR=R×I의 옴의 법칙에 따라 내부 저항(R)에 가해지는 전압(VR)도 일정하다. 한편, 이차 전지 용량(C)에 가해지는 전압(VC)은 시간의 경과에 따라 상승한다. 그러므로, 이차 전지 전압(VB)은 시간의 경과에 따라 상승한다.
그리고, 이차 전지 전압(VB)이 소정의 전압, 예를 들어 4.3V가 되었을 때에 충전을 정지한다. CC 충전을 정지하면, 도 4의 (B)에 도시된 바와 같이, 스위치가 오프가 되고, 전류 I=0이 된다. 따라서, 내부 저항(R)에 가해지는 전압(VR)이 0V가 된다. 그러므로, 이차 전지 전압(VB)이 하강한다.
CC 충전을 수행하는 기간과, CC 충전을 정지한 후의 이차 전지 전압(VB)과 충전 전류의 예를 도 4의 (C)에 도시하였다. CC 충전을 수행하는 기간에는 상승하고 있던 이차 전지 전압(VB)이, CC 충전을 정지한 후에 약간 저하된 상태가 도시되어 있다.
[CCCV 충전]
다음으로, 상기와 상이한 충전 방법인 CCCV 충전에 대하여 설명한다. CCCV 충전은, 먼저 CC 충전으로 소정의 전압이 될 때까지 충전을 수행하고, 그 후에 CV(정전압) 충전으로 흐르는 전류가 적어질 때까지, 구체적으로는 종지 전류값이 될 때까지 충전을 수행하는 충전 방법이다.
CC 충전을 수행하는 기간에는, 도 5의 (A)에 도시된 바와 같이, 정전류 전원의 스위치가 온이 되고, 정전압 전원의 스위치가 오프가 되고, 일정한 전류 I가 이차 전지에 흐른다. 이 기간에는, 전류 I가 일정하기 때문에, VR=R×I의 옴의 법칙에 따라 내부 저항 R에 가해지는 전압(VR)도 일정하다. 한편, 이차 전지 용량(C)에 인가되는 전압(VC)은 시간의 경과에 따라 상승한다. 그러므로, 이차 전지 전압(VB)은 시간의 경과에 따라 상승한다.
그리고, 이차 전지 전압(VB)이 소정의 전압, 예를 들어 4.3V가 되었을 때에 CC 충전을 CV 충전으로 전환한다. CV 충전을 수행하는 기간에는, 도 5의 (B)에 도시된 바와 같이, 정전압 전원의 스위치가 온이 되고, 정전류 전원의 스위치가 오프가 되고, 이차 전지 전압(VB)이 일정하게 된다. 한편, 이차 전지 용량(C)에 가해지는 전압(VC)은 시간의 경과에 따라 상승한다. VB=VR+VC이기 때문에, 내부 저항(R)에 가해지는 전압(VR)은 시간의 경과에 따라 작아진다. 내부 저항(R)에 가해지는 전압(VR)이 작아짐에 따라, VR=R×I의 옴의 법칙에 따라 이차 전지를 흐르는 전류(I)도 작아진다.
그리고, 이차 전지를 흐르는 전류(I)가 소정의 전류, 예를 들어 0.01C 상당의 전류가 되었을 때에 충전을 정지한다. CCCV 충전을 정지하면, 도 5의 (C)에 도시된 바와 같이, 모든 스위치가 오프가 되고, 전류 I=0이 된다. 따라서, 내부 저항(R)에 가해지는 전압(VR)이 0V가 된다. 그러나, CV 충전으로 인하여 내부 저항 R에 인가되는 전압(VR)이 충분히 작아지기 때문에, 내부 저항(R)에서의 전압 강하가 없어지더라도 이차 전지 전압(VB)은 거의 강하하지 않는다.
CCCV 충전을 수행하는 기간과, CCCV 충전을 정지한 후의 이차 전지 전압(VB)과 충전 전류의 예를 도 5의 (D)에 도시하였다. CCCV 충전을 정지하여도 이차 전지 전압(VB)이 거의 강하되지 않은 상태가 도시되어 있다.
[충전 레이트에 대하여]
여기서, 충전 레이트에 대하여 설명한다. 충전 레이트란, 전지 용량에 대한 충전 전류의 상대적인 비율이고, 단위(C)로 나타내어진다. 정격 용량(X[Ah])의 전지에 있어서, 1C 상당의 전류는 X[A]이다. 2X[A]의 전류로 충전한 경우에는, 2C로 충전하였다고 하고, X/5[A]의 전류로 충전한 경우에는 0.2C로 충전하였다고 한다.
[충전 동작 예]
일반적으로, 이차 전지의 충전 조건은 이차 전지에 포함되는 양극, 음극, 및 전해액의 구성 재료에 따라 상이하다. 본 실시형태에서는 반도체 장치(100)가 표 1에 나타낸 충전 조건으로 이차 전지(200)에 대하여 CC 충전을 수행하는 예를 설명한다.
[표 1]
Figure pct00001
도 6은 반도체 장치(100)의 충전 동작을 설명하는 흐름도이다. 도 7의 (A)는 환경 온도와 충전 전류의 관계를 설명하는 도면이다. 또한, 도 7의 (A)에서는 0℃ 미만의 온도 영역 P0, 0℃ 이상 10℃ 미만의 온도 영역 P1, 10℃ 이상 45℃ 미만의 온도 영역 P2, 45℃ 이상의 온도 영역 P3을 도시하였다.
우선, 환경 온도(Tp)를 취득한다(단계(S501)).
다음으로, 기억 소자(101_1)에 유지되어 있는 온도 조건(T1)과 환경 온도(Tp)를 비교한다(단계(S502)). 환경 온도(Tp)가 온도 조건(T1)보다 낮은 경우에는, 이차 전지(200)가 온도 영역(P0)에 있다고 판단하고, 이차 전지(200)의 충전을 정지(전류의 공급을 정지)한다(단계(S505)).
환경 온도(Tp)가 온도 조건(T1)보다 높은 경우에는, 기억 소자(101_2)에 유지되어 있는 온도 조건(T2)과 환경 온도(Tp)를 비교한다(단계(S503)). 환경 온도(Tp)가 온도 조건(T2)보다 낮은 경우에는, 이차 전지(200)가 온도 영역(P1)에 있다고 판단하고, 전류(IL)를 이차 전지(200)에 공급한다(단계(S511)). 본 실시형태에서는 전류(IL)는 충전 레이트 0.25C에 상당하는 전류이다. 따라서, 전류(IL)는 750mA이다.
환경 온도(Tp)가 온도 조건(T2)보다 높은 경우에는, 기억 소자(101_3)에 유지되어 있는 온도 조건(T3)과 환경 온도(Tp)를 비교한다(단계(S504)). 환경 온도(Tp)가 온도 조건(T3)보다 낮은 경우에는, 이차 전지(200)가 온도 영역(P2)에 있다고 판단하고, 전류(ISD)를 이차 전지(200)에 공급한다(단계(S512)). 본 실시형태에서는 전류(ISD)는 충전 레이트 0.5C에 상당하는 전류이다. 따라서, 전류(ISD)는 1500mA이다.
환경 온도(Tp)가 온도 조건(T3)보다 높은 경우에는, 이차 전지(200)가 온도 영역(P3)에 있다고 판단하고, 이차 전지(200)의 충전을 정지(전류의 공급을 정지)한다(단계(S505)).
이어서, 단계(S505), 단계(S511), 또는 단계(S512)의 상태를 일정 시간 유지한다(단계(S506)).
일정 시간 경과 후, 이차 전지(200)의 전압이 충전 최대 전압 미만인지 여부를 판단한다. 본 실시형태에서는 이차 전지(200)의 전압이 4.3V 미만인지 여부를 판단한다. 이차 전지(200)의 전압이 충전 최대 전압 미만인 경우에는, 단계(S501)로 되돌아간다(단계(S507)). 이차 전지(200)의 전압이 충전 최대 전압 이상인 경우에는, 충전 동작을 종료한다.
또한, CCCV 충전을 수행하는 경우에는, 이 후에 CV 충전을 수행하면 좋다.
환경 온도가 낮은(본 실시형태에서는 10℃ 미만)상태에서는, 음극 재료와 Li의 반응 속도가 저하되고 Li 석출이 생기기 쉽다. Li 석출은 전지 용량의 저하나 내부 단락으로 인한 발화 사고의 원인의 하나가 되는 경우가 있다. 따라서, 충전 전류를 작게 하는 것이 바람직하다. 또한, 환경 온도가 지나치게 낮은(본 실시형태에서는 0℃ 미만) 경우에는, 충전 전류의 공급을 정지한다.
또한, 환경 온도가 지나치게 높은(본 실시형태에서는 45℃ 이상) 상태에서 충전하면, 전해액의 산화 분해나 양극 재료로부터의 금속 성분의 용출이 촉진되고, 전지 용량의 저하의 원인의 하나가 되는 경우가 있다.
충전 전류를 환경 온도에 따라 조절함으로써 이차 전지의 열화를 방지하고, 더 안전하게 충전할 수 있다.
또한, 도 7의 (B)에서는 0℃ 미만의 온도 영역 P0, 0℃ 이상 10℃ 미만의 온도 영역 P1, 10℃ 이상 25℃ 미만의 온도 영역 P2, 25℃ 이상 45℃ 미만의 온도 영역 P3, 45℃ 이상의 온도 영역 P4를 도시하였다.
도 7의 (B)에 도시된 바와 같이, 특정의 온도 영역에서 환경 온도와 충전 전류를 연속적으로 변화시켜도 좋다. 도 7의 (B)에서는 온도 영역 P2에 있어서, 환경 온도에 맞추어 충전 전류를 연속적으로 변화시키는 예를 도시하였다. 이와 같이 제어함으로써, 이차 전지(200)의 충전 시간을 단축할 수 있다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
비교 회로(103), 전류 조정 회로(104), 제어 회로(105), 및 입출력 회로(106)에는 높은 전류 구동 능력 및/또는 고속 동작이 요구되는 경우가 있다. 이 경우, 비교 회로(103), 전류 조정 회로(104), 제어 회로(105), 및 입출력 회로(106)에 Si 트랜지스터를 사용하는 것이 바람직하다.
또한, 상기 실시형태에서 설명한 바와 같이, 기억 소자(101) 및 기억 소자(102)에는 OS 트랜지스터를 사용하는 것이 바람직하다.
OS 트랜지스터와 Si 트랜지스터는 적층하여 제공할 수 있다. 예를 들어, 반도체 장치(100)로서 비교 회로(103), 전류 조정 회로(104), 제어 회로(105), 및 입출력 회로(106)를 포함하는 집적 회로(150) 위에 기억 소자(101) 및 기억 소자(102)를 포함하는 집적 회로(160)를 제공하여도 좋다. 각종 회로를 적층하여 제공함으로써, 반도체 장치(100)의 소형화를 실현할 수 있다. 바꿔 말하면, 반도체 장치(100)의 점유 면적을 작게 할 수 있다.
<단면 구성예>
도 8의 (A)는 집적 회로(150)와 집적 회로(160)를 포함하는 반도체 장치(100)의 사시도이다. 또한, 도 8의 (B)는 집적 회로(150)와 집적 회로(160)의 위치 관계를 알기 쉽게 나타내기 위한 도면이다. 도 9는 반도체 장치(100)의 일부의 단면도이다.
[집적 회로(150)]
도 9에서 집적 회로(150)는 기판(231) 위에 트랜지스터(233a), 트랜지스터(233b), 및 트랜지스터(233c)를 가진다. 도 9에서는 트랜지스터(233a), 트랜지스터(233b), 및 트랜지스터(233c)의 채널 길이 방향의 단면을 도시하였다.
트랜지스터(233a), 트랜지스터(233b), 및 트랜지스터(233c)의 채널은 기판(231)의 일부에 형성된다. 집적 회로에 고속 동작이 요구되는 경우에는 기판(231)으로서 단결정 반도체 기판을 사용하는 것이 바람직하다.
트랜지스터(233a), 트랜지스터(233b), 및 트랜지스터(233c)는 소자 분리층(232)에 의하여 다른 트랜지스터와 전기적으로 분리된다. 소자 분리층의 형성에는 LOCOS(Local Oxidation of Silicon)법이나, STI(Shallow Trench Isolation)법 등을 사용할 수 있다.
또한, 트랜지스터(233a), 트랜지스터(233b), 및 트랜지스터(233c) 위에 절연층(234), 절연층(235), 절연층(237)이 제공되고, 절연층(237) 내에 전극(238)이 매립되어 있다. 전극(238)은 콘택트 플러그(236)를 통하여 트랜지스터(233a)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다.
또한, 전극(238) 및 절연층(237) 위에, 절연층(239), 절연층(240), 및 절연층(241)이 제공되고, 절연층(239), 절연층(240), 및 절연층(241) 내에 전극(242)이 매립되어 있다. 전극(242)은 전극(238)과 전기적으로 접속된다.
또한, 전극(242) 및 절연층(241) 위에 절연층(243) 및 절연층(244)이 제공되고, 절연층(243) 및 절연층(244) 내에 전극(245)이 매립되어 있다. 전극(245)은 전극(242)과 전기적으로 접속된다.
또한, 전극(245) 및 절연층(244) 위에 절연층(246) 및 절연층(247)이 제공되고, 절연층(246) 및 절연층(247) 내에 전극(249)이 매립되어 있다. 전극(249)은 전극(245)과 전기적으로 접속된다.
또한, 전극(249) 및 절연층(247) 위에 절연층(248) 및 절연층(250)이 제공되고, 절연층(248) 및 절연층(250) 내에 전극(251)이 매립되어 있다. 전극(251)은 전극(249)과 전기적으로 접속된다.
[집적 회로(160)]
집적 회로(160)는 집적 회로(150) 위에 제공된다. 도 9에 있어서, 집적 회로(160)는 트랜지스터(210) 및 용량 소자(220)를 가진다. 도 9에서는 트랜지스터(210)의 채널 길이 방향의 단면을 도시하였다. 또한, 트랜지스터(210)는 백 게이트를 가지는 트랜지스터이다.
트랜지스터(210)의 반도체층에 금속 산화물의 한 종류인 산화물 반도체를 사용하는 것이 바람직하다. 즉, 트랜지스터(210)에 OS 트랜지스터를 사용하는 것이 바람직하다.
트랜지스터(210)는 절연층(361) 위에 제공되어 있다. 또한, 절연층(361) 위에 절연층(362)이 제공되어 있다. 트랜지스터(210)의 백 게이트는 절연층(362) 내에 매립되어 있다. 절연층(362) 위에 절연층(371) 및 절연층(380)이 제공되어 있다. 트랜지스터(210)의 게이트는 절연층(380) 내에 매립되어 있다.
또한, 절연층(380) 위에 절연층(374) 및 절연층(381)이 제공되어 있다. 또한, 절연층(361), 절연층(362), 절연층(365), 절연층(366), 절연층(371), 절연층(380), 절연층(374), 및 절연층(381) 내에 전극(355)이 매립되어 있다. 전극(355)은 전극(251)과 전기적으로 접속된다. 전극(355)은 콘택트 플러그로서 기능할 수 있다.
또한, 절연층(381) 위에 전극(152)이 제공되어 있다. 전극(152)은 전극(355)과 전기적으로 접속된다. 또한, 절연층(381) 및 전극(152) 위에 절연층(114), 절연층(115), 절연층(130)이 제공되어 있다.
용량 소자(220)는 절연층(114) 및 절연층(115)에 형성된 개구 내에 배치된 전극(110)과, 전극(110) 및 절연층(115) 위의 절연층(130)과, 절연층(130) 위의 전극(120)을 가진다. 절연층(114) 및 절연층(115)에 형성된 개구 내에 전극(110)의 적어도 일부, 절연층(130)의 적어도 일부, 및 전극(120)의 적어도 일부가 배치된다.
전극(110)은 용량 소자(220)의 하부 전극으로서 기능하고, 전극(120)은 용량 소자(220)의 상부 전극으로서 기능하고, 절연층(130)은 용량 소자(220)의 유전체로서 기능한다. 용량 소자(220)는 절연층(114) 및 절연층(115)의 개구에 있어서, 저면뿐만 아니라 측면에 있어서도 상부 전극과 하부 전극이 유전체를 끼워 대향하는 구성이고, 단위 면적당 정전 용량을 크게 할 수 있다. 따라서, 상기 개구를 깊게 할수록 용량 소자(220)의 정전 용량을 크게 할 수 있다. 이와 같이 용량 소자(220)의 단위 면적당 정전 용량을 크게 함으로써, 반도체 장치의 미세화 또는 고집적화를 추진할 수 있다.
절연층(114) 및 절연층(115)에 형성된 개구를 상면에서 본 형상은 사각형으로 하여도 좋고, 사각형 이외의 다각형상으로 하여도 좋고, 다각형상에 있어서 모서리부를 만곡시킨 형상으로 하여도 좋고, 타원을 포함하는 원형상으로 하여도 좋다.
또한, 절연층(130) 및 전극(120) 위에 절연층(116) 및 절연층(154)을 가진다. 또한, 절연층(114), 절연층(115), 절연층(130), 절연층(116), 및 절연층(154) 내에 전극(112)이 매립되어 있다. 전극(112)은 전극(152)과 전기적으로 접속된다. 전극(112)은 콘택트 플러그로서 기능할 수 있다. 또한, 절연층(154) 위에 전극(153)이 제공되어 있다. 전극(153)은 전극(112)과 전기적으로 접속된다.
또한, 절연층(154) 및 전극(153) 위에 절연층(156)이 제공되어 있다.
[변형예 1]
도 10에 반도체 장치(100)의 변형예인 반도체 장치(100A)를 도시하였다. 반도체 장치(100A)에서는 집적 회로(150A)와 집적 회로(160)를 중첩하여 제공한다. 집적 회로(150A)에서는 집적 회로(150)에 포함되는 트랜지스터(233a) 및 트랜지스터(233b) 등의 트랜지스터에 OS 트랜지스터를 사용한다. 반도체 장치(100A)에 포함되는 트랜지스터를 모두 OS 트랜지스터로 함으로써, 반도체 장치(100A)를 단극성의 집적 회로로 할 수 있다.
[변형예 2]
도 11에 반도체 장치(100A)의 변형예인 반도체 장치(100B)를 도시하였다. 반도체 장치(100B)에 포함되는 트랜지스터를 모두 OS 트랜지스터로 하는 경우에는, 집적 회로(150A)와 집적 회로(160)를 기판(231) 위에 동일 공정으로 제작할 수 있다. 따라서, 반도체 장치의 생산성을 높일 수 있다. 또한, 반도체 장치의 생산 비용을 저감할 수 있다.
또한, 기판(231)에 실리콘 기판 등의 열 전도율이 높은 기판을 사용하면 절연성 기판 등을 사용한 경우보다 반도체 장치의 냉각 효율을 높일 수 있다. 따라서, 반도체 장치의 신뢰성을 높일 수 있다.
<구성 재료에 대하여>
[기판]
기판에 사용되는 재료에 큰 제한은 없다. 예를 들어, 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하면 좋다.
절연체 기판으로서는 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판 등), 수지 기판 등이 있다.
또한 반도체 기판으로서는 예를 들어 실리콘, 저마늄을 재료로 한 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨으로 이루어지는 화합물 반도체 기판 등이 있다. 상술한 반도체 기판 내부에 절연체 영역을 가지는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판 등을 사용하여도 좋다.
상술한 바와 같이, 집적 회로에 고속 동작이 요구되는 경우에는 기판으로서 단결정 반도체 기판을 사용하는 것이 바람직하다.
도전체 기판으로서는 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판 등이 있다. 또는 금속의 질화물을 가지는 기판, 금속의 산화물을 가지는 기판 등이 있다. 또한 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판 등이 있다. 또는 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서는 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 기억 소자 등이 있다. 반도체 기판 위에 스트레인드 트랜지스터(strained transistor)나 FIN형 트랜지스터 등의 반도체 소자가 제공된 것 등을 사용할 수도 있다. 즉, 기판은 단순한 지지 기판에 한정되지 않고, 다른 트랜지스터 등의 디바이스가 형성된 기판이어도 좋다.
[절연층]
절연층에 사용하는 재료로서는, 절연성을 가지는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물 등이 있다.
예를 들어 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연층이 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연층으로서 기능하는 절연층에 high-k 재료를 사용함으로써, 물리적인 막 두께를 유지하면서 트랜지스터 동작 시의 저전압화가 가능하게 된다. 한편, 층간 절연층으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 따라서 절연층의 기능에 따라 재료를 선택하는 것이 좋다.
또한 비유전율이 높은 절연물로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 가지는 산화물, 알루미늄 및 하프늄을 가지는 산화질화물, 실리콘 및 하프늄을 가지는 산화물, 실리콘 및 하프늄을 가지는 산화질화물, 또는 실리콘 및 하프늄을 가지는 질화물 등이 있다.
또한 비유전율이 낮은 절연물로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등이 있다.
또한, 트랜지스터로서 OS 트랜지스터를 사용하는 경우에는, 상기 트랜지스터를 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연층(절연층(365) 및 절연층(371) 등)으로 둘러쌈으로써 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서는, 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층으로 또는 적층으로 사용하면 좋다. 구체적으로는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물, 질화 알루미늄, 질화 알루미늄 타이타늄, 질화 타이타늄, 질화산화 실리콘, 질화 실리콘 등의 금속 질화물을 사용할 수 있다.
또한 게이트 절연층으로서 기능하는 절연층은, 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 절연체인 것이 바람직하다. 예를 들어, 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 산화 실리콘 또는 산화질화 실리콘이 반도체층(260)과 접하는 구조로 함으로써, 반도체층(260)이 가지는 산소 결손을 보상할 수 있다.
또한, 본 명세서 등에서 질화산화물이란 산소보다 질소의 함유량이 많은 화합물을 말한다. 또한, 산화질화물이란, 질소보다 산소의 함유량이 많은 화합물을 말한다. 또한, 각 원소의 함유량은, 예를 들어 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 등을 사용하여 측정할 수 있다.
또한, 반도체층으로서 금속 산화물의 한 종류인 산화물 반도체를 사용하는 경우에는, 반도체층 내의 수소 농도의 증가를 방지하기 위하여 절연층 내의 수소 농도를 저감하는 것이 바람직하다. 구체적으로는, 절연층 내의 수소 농도를 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에서 2×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 더욱 바람직하게는 5×1018atoms/cm3 이하로 한다. 특히, 반도체층과 접하는 절연층의 수소 농도를 저감하는 것이 바람직하다.
또한, 반도체층으로서 금속 산화물의 한 종류인 산화물 반도체를 사용하는 경우에는, 반도체층 내의 질소 농도의 증가를 방지하기 위하여 절연층 내의 질소 농도를 저감하는 것이 바람직하다. 구체적으로는, 절연층 내의 질소 농도를 SIMS에서 5×1019atoms/cm3 이하, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한, 절연층 중 적어도 반도체층과 접하는 영역은 결함이 적은 것이 바람직하고, 대표적으로는 전자 스핀 공명법(ESR: Electron Spin Resonance)으로 관찰되는 시그널이 적은 것이 바람직하다. 예를 들어, 상술한 시그널로서는, g값이 2.001에서 관찰되는 E' 센터를 들 수 있다. 또한, E' 센터는 실리콘의 댕글링 본드에 기인한다. 예를 들어, 절연층으로서 산화 실리콘층 또는 산화질화 실리콘층을 사용하는 경우, E' 센터 기인의 스핀 밀도가 3×1017spins/cm3 이하, 바람직하게는 5×1016spins/cm3 이하인 산화 실리콘층 또는 산화질화 실리콘층을 사용하면 좋다.
또한, 상술한 시그널 외에 이산화질소(NO2)에 기인하는 시그널이 관찰되는 경우가 있다. 상기 시그널은 N의 핵스핀에 의하여 3개의 시그널로 분열되어 있고, 각각의 g값이 2.037 이상 2.039 이하(제 1 시그널로 함), g값이 2.001 이상 2.003 이하(제 2 시그널로 함), 및 g값이 1.964 이상 1.966 이하(제 3 시그널로 함)에서 관찰된다.
예를 들어, 절연층으로서, 이산화질소(NO2)에 기인하는 시그널의 스핀 밀도가 1×1017spins/cm3 이상 1×1018spins/cm3 미만인 절연층을 사용하는 것이 적합하다.
또한, 이산화질소(NO2)를 포함하는 질소 산화물(NOx)은 절연층 내에 준위를 형성한다. 상기 준위는 산화물 반도체층의 에너지 갭 내에 위치한다. 그러므로, 질소 산화물(NOx)이 절연층과 산화물 반도체층의 계면으로 확산되면, 상기 준위가 절연층 측에서 전자를 트랩하는 경우가 있다. 이 결과, 트랩된 전자가 절연층과 산화물 반도체층의 계면 근방에 머무르기 때문에, 트랜지스터의 문턱 전압을 플러스 방향으로 시프트시킨다. 따라서, 절연층 및 절연층으로서 질소 산화물의 함유량이 적은 막을 사용하면, 트랜지스터의 문턱 전압의 시프트를 저감할 수 있다.
질소 산화물(NOx)의 방출량이 적은 절연층으로서는, 예를 들어 산화질화 실리콘층을 사용할 수 있다. 상기 산화질화 실리콘층은, 승온 이탈 가스 분석법(TDS: Thermal Desorption Spectroscopy)에서, 질소 산화물(NOx)의 방출량보다 암모니아의 방출량이 많은 막이고, 대표적으로는 암모니아의 방출량이 1×1018개/cm3 이상 5×1019개/cm3 이하이다. 또한, 상기 암모니아의 방출량은, TDS에서의 가열 처리의 온도가 50℃ 이상 650℃ 이하, 또는 50℃ 이상 550℃ 이하의 범위에서의 총량이다.
질소 산화물(NOx)은 가열 처리에서 암모니아 및 산소와 반응하기 때문에, 암모니아의 방출량이 많은 절연층을 사용함으로써 질소 산화물(NOx)이 저감된다.
또한, 산화물 반도체층에 접하는 절연층 중 적어도 하나는 가열에 의하여 산소가 방출되는 절연층을 사용하여 형성하는 것이 바람직하다. 구체적으로는, 절연층의 표면 온도가 100℃ 이상 700℃ 이하, 바람직하게는 100℃ 이상 500℃ 이하의 가열 처리에서 수행되는 TDS에서, 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 1.0×1019atoms/cm3 이상, 또는 1.0×1020atoms/cm3 이상인 절연층을 사용하는 것이 바람직하다. 또한, 본 명세서 등에서, 가열에 의하여 방출되는 산소를 "과잉 산소"라고도 한다.
또한, 과잉 산소를 포함하는 절연층은 절연층에 산소를 첨가하는 처리를 수행하여 형성할 수도 있다. 산소를 첨가하는 처리는 산화성 분위기하에서의 열처리나 플라스마 처리 등으로 수행할 수 있다. 또는, 이온 주입법, 이온 도핑법, 플라스마 잠입 이온 주입법 등을 사용하여 산소를 첨가하여도 좋다. 산소를 첨가하는 처리에 사용하는 가스로서는 16O2 또는 18O2 등의 산소 가스, 아산화질소 가스, 또는 오존 가스 등 산소를 포함하는 가스를 들 수 있다. 또한, 본 명세서에서는 산소를 첨가하는 처리를 "산소 도핑 처리"라고도 한다. 산소 도핑 처리는 기판을 가열하여 수행하여도 좋다.
또한, 절연층으로서 폴리이미드, 아크릴계 수지, 벤조사이클로뷰텐계 수지, 폴리아마이드, 에폭시계 수지 등, 내열성을 가지는 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 외에 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인 보론 유리) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연층을 복수 적층시킴으로써, 절연층을 형성하여도 좋다.
또한, 실록산계 수지란 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산계 수지는 치환기로서 유기기(예를 들어 알킬기나 아릴기)나 플루오로기를 사용하여도 좋다. 또한, 유기기는 플루오로기를 가져도 좋다.
절연층의 형성 방법은 특별히 한정되지 않는다. 또한, 절연층에 사용하는 재료에 따라서는 소성 공정이 필요한 경우가 있다. 이 경우, 절연층의 소성 공정과 다른 열처리 공정을 겸함으로써, 효율적으로 트랜지스터를 제작할 수 있게 된다.
절연층의 형성 방법은 특별히 한정되지 않는다. 또한, 절연층에 사용하는 재료에 따라서는 소성 공정이 필요한 경우가 있다. 이 경우, 절연층의 소성 공정과 다른 열처리 공정을 겸함으로써, 효율적으로 트랜지스터를 제작할 수 있게 된다.
[도전층]
도전층에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어, 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
또한 상기 재료로 형성되는 도전층을 복수 적층하여 사용하여도 좋다. 예를 들어, 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료와 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한, 반도체층으로서 금속 산화물의 한 종류인 산화물 반도체를 사용하는 경우에는, 게이트 전극으로서 기능하는 도전층에는 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료를 조합한 적층 구조를 사용하는 것이 바람직하다. 이 경우에는, 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공하는 것이 좋다. 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공함으로써, 상기 도전성 재료로부터 이탈된 산소가 채널 형성 영역에 공급되기 쉬워진다.
특히, 게이트 전극으로서 기능하는 도전층에, 채널이 형성되는 금속 산화물에 포함되는 금속 원소 및 산소를 포함한 도전성 재료를 사용하는 것이 바람직하다. 또한 상술한 금속 원소 및 질소를 포함한 도전성 재료를 사용하여도 좋다. 예를 들어, 질화 타이타늄, 질화 탄탈럼 등의 질소를 포함한 도전성 재료를 사용하여도 좋다. 또한 인듐 주석 산화물(ITO: Indium Tin Oxide), 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 실리콘을 첨가한 인듐 주석 산화물을 사용하여도 좋다. 또한 질소를 포함하는 인듐 갈륨 아연 산화물을 사용하여도 좋다. 이와 같은 재료를 사용함으로써, 채널이 형성되는 금속 산화물에 포함되는 수소를 포획할 수 있는 경우가 있다. 또는 외부의 절연체 등으로부터 혼입되는 수소를 포획할 수 있는 경우가 있다.
또한 콘택트 플러그 등에 사용하는 도전성 재료로서는, 예를 들어 텅스텐, 폴리실리콘 등의 매립성이 높은 도전성 재료를 사용하면 좋다. 또한 매립성이 높은 도전성 재료와, 타이타늄층, 질화 타이타늄층, 질화 탄탈럼층 등의 배리어층(확산 방지층)을 조합하여 사용하여도 좋다.
[반도체층]
반도체층으로서, 단결정 반도체, 다결정 반도체, 미결정 반도체, 또는 비정질 반도체 등을 단독으로 또는 조합하여 사용할 수 있다. 반도체 재료로서는, 예를 들어 실리콘이나 저마늄 등을 사용할 수 있다. 또한, 실리콘 저마늄, 탄소화 실리콘, 갈륨 비소, 산화물 반도체, 질화물 반도체 등의 화합물 반도체나 유기 반도체 등을 사용할 수 있다.
또한, 반도체층으로서 유기물 반도체를 사용하는 경우에는 방향 고리를 가지는 저분자 유기 재료나 π전자 공액 도전성 고분자 등을 사용할 수 있다. 예를 들어, 루브렌, 테트라센, 펜타센, 페릴렌다이이미드, 테트라사이아노퀴노다이메테인, 폴리싸이오펜, 폴리아세틸렌, 폴리파라페닐렌바이닐렌 등을 사용할 수 있다.
또한, 반도체층을 적층하여도 좋다. 반도체층을 적층하는 경우에는 각각 상이한 결정 상태를 가지는 반도체를 사용하여도 좋고, 각각 상이한 반도체 재료를 사용하여도 좋다.
또한, 금속 산화물의 한 종류인 산화물 반도체의 밴드 갭은 2eV 이상이기 때문에, 반도체층에 산화물 반도체를 사용하면 오프 전류가 매우 적은 트랜지스터를 실현할 수 있다. 구체적으로는, 소스와 드레인 사이의 전압이 3.5V, 실온(대표적으로는 25℃)하에서 채널 폭 1μm당 오프 전류를 1×10-20A 미만, 1×10-22A 미만, 또는 1×10-24A 미만으로 할 수 있다. 즉, 온 오프비를 20자릿수 이상으로 할 수도 있다. 또한, 반도체층에 산화물 반도체를 사용한 트랜지스터(OS 트랜지스터)는, 소스와 드레인 사이의 절연 내압이 높다. 따라서, 신뢰성이 양호한 트랜지스터를 제공할 수 있다. 또한, 출력 전압이 크고 내압이 높은 트랜지스터를 제공할 수 있다. 또한, 신뢰성이 양호한 기억 장치 등을 제공할 수 있다. 또한, 출력 전압이 크고 내압이 높은 기억 장치를 제공할 수 있다.
결정성 Si 트랜지스터는, OS 트랜지스터보다 비교적 높은 이동도를 얻기 쉽다. 한편, 결정성 Si 트랜지스터는 OS 트랜지스터와 같은 매우 적은 오프 전류의 실현이 어렵다. 따라서, 반도체층에 사용하는 반도체 재료는 목적이나 용도에 따라 적절히 사용하는 것이 중요하다. 예를 들어, 목적이나 용도에 따라 OS 트랜지스터와 결정성 Si 트랜지스터 등을 조합하여 사용하여도 좋다.
반도체층으로서 산화물 반도체층을 사용하는 경우에는 산화물 반도체층을 스퍼터링법으로 형성하는 것이 바람직하다. 산화물 반도체층은 스퍼터링법으로 형성하면 산화물 반도체층의 밀도를 높일 수 있기 때문에 적합하다. 스퍼터링법으로 산화물 반도체층을 형성하는 경우, 스퍼터링 가스로서는 희가스(대표적으로는 아르곤), 산소, 또는 희가스 및 산소의 혼합 가스를 사용하면 좋다. 또한, 스퍼터링 가스의 고순도화도 필요하다. 예를 들어, 스퍼터링 가스로서 사용하는 산소 가스나 희가스는, 이슬점이 -60℃ 이하, 바람직하게는 -100℃ 이하까지 고순도화된 가스를 사용한다. 고순도화된 스퍼터링 가스를 사용하여 성막함으로써, 산화물 반도체층에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
또한, 스퍼터링법으로 산화물 반도체층을 형성하는 경우, 스퍼터링 장치가 가지는 성막실 내의 수분을 가능한 한 제거하는 것이 바람직하다. 예를 들어, 크라이오펌프(cryopump)와 같은 흡착식 진공 배기 펌프를 사용하여, 성막실 내를 고진공(5×10-7Pa부터 1×10-4Pa 정도까지)으로 배기하는 것이 바람직하다. 특히, 스퍼터링 장치의 대기 시에서의 성막실 내의 H2O에 상당하는 가스 분자(m/z=18에 상당하는 가스 분자)의 분압을 1×10-4Pa 이하로 하는 것이 바람직하고, 5×10-5Pa 이하로 하는 것이 더 바람직하다.
[금속 산화물]
금속 산화물에 포함되는 원소의 조성을 변화시킴으로써, 도전체, 반도체, 절연체를 나누어 형성할 수 있다. 도전체 물성을 가지는 금속 산화물을 "도전성 산화물"이라고 하는 경우가 있다. 반도체 물성을 가지는 금속 산화물을 "산화물 반도체"라고 하는 경우가 있다. 절연체 물성을 가지는 금속 산화물을 "절연성 산화물"이라고 하는 경우가 있다.
금속 산화물의 한 종류인 산화물 반도체는 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한, 이들에 더하여, 알루미늄, 갈륨, 이트륨, 또는 주석 등이 포함되어 있는 것이 바람직하다. 또한, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
여기서 산화물 반도체가 인듐, 원소 M, 및 아연을 가지는 경우를 생각한다. 또한, 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등으로 한다. 원소 M에 적용할 수 있는 그 외의 원소로서 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘 등이 있다. 다만, 원소 M으로서 상술한 원소를 복수 조합하여도 되는 경우가 있다.
또한, 본 명세서 등에서, 질소를 가지는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한, 질소를 가지는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
[금속 산화물의 구조]
산화물 반도체(금속 산화물)는 단결정 산화물 반도체와 그 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는, 예를 들어 CAAC-OS, 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
CAAC-OS는 c축 배향성을 가지며 a-b면 방향에서 복수의 나노 결정이 연결되어 변형을 가지는 결정 구조를 가진다. 또한, 변형이란, 복수의 나노 결정이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되어 있는 부분을 가리킨다.
나노 결정은 기본적으로 육각형이지만, 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한, 변형에서 오각형 및 칠각형 등의 격자 배열을 가지는 경우가 있다. 또한, CAAC-OS에서, 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인하는 것은 어렵다. 즉, 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원소가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여, 변형을 허용할 수 있기 때문이다.
또한, CAAC-OS는 인듐 및 산소를 가지는 층(이하, In층)과 원소 M, 아연, 및 산소를 가지는 층(이하, (M, Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한, 인듐과 원소 M은 서로 치환될 수 있고, (M, Zn)층의 원소 M이 인듐과 치환된 경우, (In, M, Zn)층이라고 나타낼 수도 있다. 또한, In층의 인듐이 원소 M과 치환된 경우, (In, M)층이라고 나타낼 수도 있다.
CAAC-OS는 결정성이 높은 금속 산화물이다. 한편, CAAC-OS는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한, 금속 산화물의 결정성은 불순물의 혼입이나 결함의 생성 등에 의하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 금속 산화물이라고 할 수도 있다. 따라서, CAAC-OS를 가지는 금속 산화물은 물리적 성질이 안정된다. 그러므로, CAAC-OS를 가지는 금속 산화물은 열에 강하고 신뢰성이 높다.
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한, nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서, nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다.
또한 인듐과 갈륨과 아연을 가지는 금속 산화물의 한 종류인 In-Ga-Zn 산화물(이하 IGZO)은 상술한 나노 결정으로 함으로써 안정적인 구조를 가지는 경우가 있다. 특히 IGZO는 대기 중에서는 결정 성장이 어려운 경향이 있기 때문에, 큰 결정(여기서는 수mm의 결정 또는 수cm의 결정)보다 작은 결정(예를 들어 상술한 나노 결정)으로 하는 것이 구조적으로 더 안정되는 경우가 있다.
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 금속 산화물이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다.
산화물 반도체(금속 산화물)는 다양한 구조를 가지고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
[금속 산화물을 가지는 트랜지스터]
이어서, 상기 금속 산화물을 트랜지스터의 채널 형성 영역에 사용하는 경우에 대하여 설명한다.
또한, 상기 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써, 높은 전계 효과 이동도의 트랜지스터를 실현할 수 있다. 또한, 신뢰성이 높은 트랜지스터를 실현할 수 있다.
또한, 트랜지스터에는 캐리어 밀도가 낮은 금속 산화물을 사용하는 것이 바람직하다. 금속 산화물의 캐리어 밀도를 낮추는 경우에는, 금속 산화물 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 예를 들어, 금속 산화물은 캐리어 밀도를 8×1011/cm-3 미만, 바람직하게는 1×1011/cm-3 미만, 더 바람직하게는 1×1010/cm-3 미만이고, 1×10-9/cm-3 이상으로 하면 좋다.
또한, 고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한, 금속 산화물의 트랩 준위에 포획된 전하는, 소실될 때까지 필요한 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로, 트랩 준위 밀도가 높은 금속 산화물을 채널 형성 영역에 가지는 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다.
따라서, 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 금속 산화물 내의 불순물 농도를 저감하는 것이 유효하다. 또한, 금속 산화물 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는, 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
[불순물]
여기서, 금속 산화물 내에서의 각 불순물의 영향에 대하여 설명한다.
또한, 금속 산화물에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하고, 캐리어를 생성하는 경우가 있다. 따라서, 알칼리 금속 또는 알칼리 토금속이 포함되어 있는 금속 산화물을 채널 형성 영역에 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 그러므로, 금속 산화물 내의 알칼리 금속 또는 알칼리 토금속의 농도를 저감하는 것이 바람직하다. 구체적으로는, SIMS에 의하여 얻어지는 금속 산화물 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 금속 산화물에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 금속 산화물 내의 채널 형성 영역에 산소 결손이 포함되면 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또한 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 금속 산화물을 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다.
그러므로 금속 산화물 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 금속 산화물에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다. 불순물이 충분히 저감된 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써, 안정적인 전기 특성을 부여할 수 있다.
트랜지스터의 반도체에 사용하는 금속 산화물로서, 결정성이 높은 박막을 사용하는 것이 바람직하다. 상기 박막을 사용함으로써, 트랜지스터의 안정성 또는 신뢰성을 향상시킬 수 있다. 상기 박막으로서는, 예를 들어 단결정 금속 산화물의 박막 또는 다결정 금속 산화물의 박막이 있다. 그러나 단결정 금속 산화물의 박막 또는 다결정 금속 산화물의 박막을 기판 위에 형성하기 위해서는, 고온 또는 레이저 가열의 공정이 필요하다. 따라서 제조 공정의 비용이 증가하고, 또한 스루풋도 저하된다.
2009년에 CAAC 구조를 가지는 In-Ga-Zn 산화물(CAAC-IGZO라고 부름)이 발견된 것이 비특허문헌 1 및 비특허문헌 2에서 보고되어 있다. 여기서는, CAAC-IGZO는 c축 배향성을 가지고, 결정립계가 명확히 확인되지 않고, 저온에서 기판 위에 형성 가능하다는 것이 보고되어 있다. 또한 CAAC-IGZO를 사용한 트랜지스터는 우수한 전기 특성 및 신뢰성을 가진다는 것이 보고되어 있다.
또한 2013년에는 nc 구조를 가지는 In-Ga-Zn 산화물(nc-IGZO라고 부름)이 발견되었다(비특허문헌 3 참조). 여기서는, nc-IGZO는 미소한 영역(예를 들어, 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가지고, 상이한 상기 영역 사이에서 결정 방위에 규칙성이 보이지 않는다는 것이 보고되어 있다.
비특허문헌 4 및 비특허문헌 5에서는, 상기 CAAC-IGZO, nc-IGZO, 및 결정성이 낮은 IGZO의 각각의 박막에 대한 전자선 조사에 의한 평균 결정 크기의 추이(推移)가 나타나 있다. 결정성이 낮은 IGZO의 박막에서는, 전자선이 조사되기 전에도 1nm 정도의 결정성 IGZO가 관찰되었다. 따라서 여기서는 IGZO에서 완전한 비정질 구조(completely amorphous structure)의 존재가 확인되지 않았다고 보고되어 있다. 또한 결정성이 낮은 IGZO의 박막에 비하여, CAAC-IGZO의 박막 및 nc-IGZO의 박막은 전자선 조사에 대한 안정성이 높다는 것이 나타나 있다. 따라서 트랜지스터의 반도체로서 CAAC-IGZO의 박막 또는 nc-IGZO의 박막을 사용하는 것이 바람직하다.
금속 산화물을 사용한 트랜지스터는 비도통 상태에서 누설 전류가 매우 작은 것, 구체적으로는 트랜지스터의 채널 폭 1μm당 오프 전류가 yA/μm(10-24A/μm) 오더인 것이 비특허문헌 6에 나타나 있다. 예를 들어, 금속 산화물을 사용한 트랜지스터의 누설 전류가 낮다는 특성을 응용한 저소비전력의 CPU 등이 개시되어 있다(비특허문헌 7 참조).
또한 금속 산화물을 사용한 트랜지스터의 누설 전류가 낮다는 특성을 이용한, 상기 트랜지스터의 표시 장치로의 응용이 보고되어 있다(비특허문헌 8 참조). 표시 장치에서는 표시되는 화상이 1초에 수십 번 전환된다. 1초당 화상 전환 횟수는 리프레시 레이트라고 불린다. 또한 리프레시 레이트를 구동 주파수라고 부르는 경우도 있다. 이와 같은 사람의 눈으로 지각하기 어려운 고속 화면 전환이 눈의 피로의 원인으로 생각되고 있다. 그러므로 표시 장치의 리프레시 레이트를 저하시켜, 화상의 재기록 횟수를 줄이는 것이 제안되어 있다. 또한 리프레시 레이트를 저하시킨 구동에 의하여, 표시 장치의 소비전력을 저감할 수 있다. 이러한 구동 방법을 아이들링 스톱(idling stop(IDS)) 구동이라고 부른다.
CAAC 구조 및 nc 구조의 발견은 CAAC 구조 또는 nc 구조를 가지는 금속 산화물을 사용한 트랜지스터의 전기 특성 및 신뢰성의 향상, 그리고 제조 공정의 비용 절감 및 스루풋의 향상에 기여하고 있다. 또한 상기 트랜지스터의 누설 전류가 낮다는 특성을 이용한, 상기 트랜지스터의 표시 장치 및 LSI로의 응용 연구가 진행되고 있다.
[성막 방법에 대하여]
절연층을 형성하기 위한 절연성 재료, 도전층을 형성하기 위한 도전성 재료, 또는 반도체층을 형성하기 위한 반도체 재료는 스퍼터링법, 스핀 코팅법, CVD(Chemical Vapor Deposition)법(열 CVD법, MOCVD(Metal Organic Chemical Vapor Deposition)법, PECVD(Plasma Enhanced CVD)법, 고밀도 플라스마 CVD(High density plasma CVD)법, LPCVD(low pressure CVD)법, APCVD(atmospheric pressure CVD)법 등을 포함함), ALD(Atomic Layer Deposition)법, 또는 MBE(Molecular Beam Epitaxy)법, PLD(Pulsed Laser Deposition)법, 딥법(dipping method), 스프레이 도포법, 액적 토출법(잉크젯법 등), 인쇄법(스크린 인쇄, 오프셋 인쇄 등)을 사용하여 형성할 수 있다.
플라스마 CVD법은 비교적 저온에서 고품질의 막을 얻을 수 있다. MOCVD법, ALD법, 또는 열 CVD법 등 성막 시에 플라스마를 사용하지 않는 성막 방법을 사용하면, 피형성면에 대미지가 생기기 어렵다. 예를 들어, 기억 장치에 포함되는 배선, 전극, 소자(트랜지스터, 용량 소자 등) 등은 플라스마로부터 전하를 받음으로써 차지 업하는 경우가 있다. 이때 축적된 전하로 인하여 기억 장치에 포함되는 배선, 전극, 소자 등이 파괴되는 경우가 있다. 한편, 플라스마를 사용하지 않는 성막 방법의 경우, 이와 같은 플라스마 대미지가 생기지 않기 때문에, 기억 장치의 수율을 높일 수 있다. 또한 성막 중의 플라스마 대미지가 생기지 않기 때문에, 결함이 적은 막을 얻을 수 있다.
또한 ALD법에서는 원자의 성질인 자기 제어성을 이용하여 한 층씩 원자를 퇴적할 수 있기 때문에, 매우 얇게 성막이 가능하고, 종횡비가 높은 구조로의 성막이 가능하고, 핀홀 등의 결함이 적은 성막이 가능하고, 피복성이 우수한 성막이 가능하고, 저온에서의 성막이 가능하다는 등의 효과가 있다. 또한 ALD법에는 플라스마를 이용하는 PEALD(Plasma Enhanced ALD)법도 포함된다. 플라스마를 이용하면, 더 낮은 온도에서 성막할 수 있기 때문에 바람직한 경우가 있다. 또한 ALD법에서 사용하는 전구체에는 탄소 등의 불순물이 포함되는 경우가 있다. 그러므로 ALD법에 의하여 제공된 막은, 다른 성막법에 의하여 제공된 막과 비교하여 탄소 등의 불순물을 많이 포함하는 경우가 있다. 또한 불순물의 정량은 X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)을 사용하여 수행할 수 있다.
CVD법 및 ALD법은 타깃 등으로부터 방출되는 입자가 퇴적되는 성막 방법과는 달리, 피처리물의 표면에서의 반응에 의하여 막이 형성되는 성막 방법이다. 따라서 피처리물의 형상의 영향을 받기 어렵고, 양호한 단차 피복성을 가지는 성막 방법이다. 특히, ALD법은 우수한 단차 피복성과 우수한 두께 균일성을 가지기 때문에, 종횡비가 높은 개구부의 표면을 피복하는 경우 등에 적합하다. 다만 ALD법은 성막 속도가 비교적 느리기 때문에, 성막 속도가 빠른 CVD법 등의 다른 성막 방법과 조합하여 사용하는 것이 바람직한 경우도 있다.
CVD법 및 ALD법은 원료 가스의 유량비에 의하여, 얻어지는 막의 조성을 제어할 수 있다. 예를 들어, CVD법 및 ALD법에서는 원료 가스의 유량비에 따라 임의의 조성의 막을 성막할 수 있다. 또한 예를 들어 CVD법 및 ALD법에서는 성막하면서 원료 가스의 유량비를 변화시킴으로써, 조성이 연속적으로 변화된 막을 성막할 수 있다. 원료 가스의 유량비를 변화시키면서 성막하는 경우, 복수의 성막실을 사용하여 성막하는 경우에 비하여, 반송이나 압력 조정에 걸리는 시간만큼, 성막에 걸리는 시간을 짧게 할 수 있다. 따라서, 기억 장치의 생산성을 높일 수 있는 경우가 있다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 트랜지스터(210)에 사용할 수 있는 트랜지스터(210A) 및 트랜지스터(210B)의 구성예에 대하여 도면을 사용하여 설명한다.
<트랜지스터의 구조예 1>
도 12의 (A), (B), 및 (C)를 사용하여 트랜지스터(210A)의 구조예에 대하여 설명한다. 도 12의 (A)는 트랜지스터(210A)의 상면도이다. 도 12의 (B)는 도 12의 (A)에 일점쇄선으로 나타낸 L1-L2 부분의 단면도이다. 도 12의 (C)는 도 12의 (A)에 일점쇄선으로 나타낸 W1-W2 부분의 단면도이다. 또한, 도 12의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
도 12의 (A), (B), 및 (C)에서는 트랜지스터(210A)와, 층간 절연층으로서 기능하는 절연층(361), 절연층(362), 절연층(365), 절연층(366), 절연층(371), 절연층(380), 절연층(374), 및 절연층(381)을 도시하였다. 또한 트랜지스터(210A)와 전기적으로 접속되고, 콘택트 플러그로서 기능하는 도전층(340)(도전층(340a) 및 도전층(340b))를 도시하였다. 또한 콘택트 플러그로서 기능하는 도전층(340)의 측면과 접하여 절연층(341)(절연층(341a) 및 절연층(341b))이 제공된다.
층간 절연층으로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등의 절연체를 단층 또는 적층으로 사용할 수 있다. 또는 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층하여 사용하여도 좋다.
트랜지스터(210A)는 제 1 게이트 전극으로서 기능하는 도전층(360)(도전층(360a) 및 도전층(360b))과, 제 2 게이트 전극으로서 기능하는 도전층(305)(도전층(305a) 및 도전층(305b))과, 제 1 게이트 절연막으로서 기능하는 절연층(349)과, 제 2 게이트 절연층으로서 기능하는 절연층(365) 및 절연층(366)과, 채널이 형성되는 영역을 가지는 반도체층(260)(반도체층(260a), 반도체층(260b), 및 반도체층(260c))과, 소스 및 드레인 중 한쪽으로서 기능하는 도전층(342a)과 소스 및 드레인 중 다른 쪽으로서 기능하는 도전층(342b)과, 절연층(371)을 가진다.
도전층(305)은 절연층(362)에 매립되도록 배치되고, 절연층(365)은 절연층(362) 및 도전층(305) 위에 배치된다. 절연층(366)은 절연층(365) 위에 배치된다. 또한, 반도체층(260)(반도체층(260a), 반도체층(260b), 및 반도체층(260c))은 절연층(366) 위에 배치된다. 절연층(349)은 반도체층(260) 위에 배치되고, 도전층(360)(도전층(360a) 및 도전층(360b))은 절연층(349) 위에 배치된다.
도전층(342a) 및 도전층(342b)은 반도체층(260b)의 상면의 일부와 접하여 배치되고, 절연층(371)은 절연층(366)의 상면의 일부, 반도체층(260a)의 측면, 반도체층(260b)의 측면, 도전층(342a)의 측면, 도전층(342a)의 상면, 도전층(342b)의 측면, 및 도전층(342b)의 상면과 접하여 배치된다.
절연층(341)은 절연층(380), 절연층(374), 절연층(381)에 형성된 개구의 측벽과 접하여 제공되고, 그 측면과 접하여 도전층(340)의 제 1 도전체가 제공되고, 더 내측에 도전층(340)의 제 2 도전체가 제공되어 있다. 여기서, 도전층(340)의 상면의 높이와 절연층(381)의 상면의 높이는 같은 정도로 할 수 있다. 또한 트랜지스터(210A)에서 도전층(340)의 제 1 도전체 및 도전층(340)의 제 2 도전체가 적층되는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어, 도전층(340)을 단층 또는 3층 이상의 적층 구조로서 제공하는 구성으로 하여도 좋다. 구조체가 적층 구조를 가지는 경우에는, 형성 순서대로 서수를 붙여 구별하는 경우가 있다.
반도체층(260)은 절연층(366) 위에 배치된 반도체층(260a)과, 반도체층(260a) 위에 배치된 반도체층(260b)과, 반도체층(260b) 위에 배치되고 적어도 일부가 반도체층(260b)의 상면과 접하는 반도체층(260c)을 가지는 것이 바람직하다. 반도체층(260b) 아래에 반도체층(260a)을 가짐으로써, 산화물 반도체층(260a)보다 아래쪽에 형성된 구조물로부터 반도체층(260b)으로의 불순물의 확산을 억제할 수 있다. 또한, 반도체층(260b) 위에 반도체층(260c)을 가짐으로써, 반도체층(260c)보다 위쪽에 형성된 구조물로부터 반도체층(260b)으로의 불순물의 확산을 억제할 수 있다.
트랜지스터(210A)는 반도체층(260)에 금속 산화물의 한 종류인 산화물 반도체를 사용하는 것이 바람직하다.
채널이 형성되는 반도체층에 산화물 반도체를 사용한 트랜지스터는 비도통 상태에서 누설 전류(오프 전류)가 매우 적다. 따라서, 소비전력이 저감된 반도체 장치를 실현할 수 있다. 또한, 산화물 반도체는 스퍼터링법 등을 사용하여 형성할 수 있기 때문에, 고집적형 반도체 장치의 실현이 용이하다.
예를 들어 반도체층(260)으로서 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘 등 중에서 선택된 한 종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다. 특히 원소 M에는 갈륨, 이트륨, 또는 주석을 사용하는 것이 좋다. 또한 반도체층(260)으로서 In-M 산화물, In-Zn 산화물, 또는 M-Zn 산화물을 사용하여도 좋다.
트랜지스터(210A)에서는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 도전층(360)이 절연층(380) 등에 형성된 개구를 메우도록 자기 정합(self-aligned)적으로 형성된다. 도전층(360)을 이와 같이 형성함으로써, 도전층(342a)과 도전층(342b) 사이의 영역에 도전층(360)을 위치 맞춤 없이 확실하게 배치할 수 있다.
도전층(360)은 도전층(360a)과, 도전층(360a) 위에 배치된 도전층(360b)을 가지는 것이 바람직하다. 예를 들어 도전층(360a)은 도전층(360b)의 저면 및 측면을 감싸도록 배치되는 것이 바람직하다. 또한 도 12의 (B)에 도시된 바와 같이, 도전층(360)의 상면은 절연층(349)의 상면 및 산화물(260c)의 상면과 실질적으로 일치한다.
또한 도전층(305)은 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전층(305)에 인가하는 전위를 도전층(360)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(210A)의 문턱 전압(Vth)을 제어할 수 있다. 특히, 도전층(305)에 음의 전위를 인가함으로써 트랜지스터(210A)의 Vth를 0V보다 크게 하고, 오프 전류를 저감할 수 있게 된다. 따라서 도전층(305)에 음의 전위를 인가하는 경우에는 인가하지 않는 경우보다 도전층(360)에 인가하는 전위가 0V일 때의 드레인 전류를 더 작게 할 수 있다.
또한, 예를 들어 도전층(305)과 도전층(360)을 반도체층(260)의 채널 형성 영역을 개재하여 중첩하여 제공함으로써, 도전층(305) 및 도전층(360)에 전압을 인가한 경우, 도전층(360)으로부터 생기는 전계와 도전층(305)으로부터 생기는 전계가 연결되고, 반도체층(260)의 채널 형성 영역을 덮을 수 있다.
즉, 제 1 게이트 전극으로서의 기능을 가지는 도전층(360)의 전계와 제 2 게이트 전극으로서의 기능을 가지는 도전층(305)의 전계에 의하여 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 본 명세서 등에서, 제 1 게이트 전극 및 제 2 게이트 전극의 전계로 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(S-channel) 구조라고 부른다.
절연층(365) 및 절연층(371)은 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 또한, 절연층(365) 및 절연층(371)은 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어, 절연층(365) 및 절연층(371)은 각각 절연층(366)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 억제하는 기능을 가지는 것이 바람직하다. 절연층(365) 및 절연층(371)은 각각 절연층(349)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 억제하는 기능을 가지는 것이 바람직하다. 절연층(365) 및 절연층(371)은 각각 절연층(380)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 억제하는 기능을 가지는 것이 바람직하다.
또한, 본 명세서 등에서 수소 또는 산소의 확산을 억제하는 기능을 가지는 막을 수소 또는 산소가 투과하기 어려운 막, 수소 또는 산소의 투과성이 낮은 막, 수소 또는 산소에 대하여 배리어성을 가지는 막, 수소 또는 산소에 대한 배리어막 등이라고 부르는 경우가 있다. 또한, 배리어막이 도전성을 가지는 경우, 상기 배리어막을 도전성 배리어막이라고 부르는 경우가 있다.
또한, 도 12의 (B)에 도시된 바와 같이, 절연층(371)은 도전층(342a) 및 도전층(342b)의 상면과, 도전층(342a)과 도전층(342b)이 서로 대향하는 측면 이외의, 도전층(342a) 및 도전층(342b)의 측면과, 반도체층(260a) 및 반도체층(260b)의 측면과, 절연층(366)의 상면의 일부와 접하는 것이 바람직하다. 이로써, 절연층(380)은 절연층(371)에 의하여 절연층(366), 반도체층(260a), 및 반도체층(260b)과 이격된다. 따라서, 절연층(380) 등에 포함되는 수소 등의 불순물이 절연층(366), 반도체층(260a), 및 반도체층(260b)으로 혼입되는 것을 억제할 수 있다.
또한, 도 12의 (B)에 도시된 바와 같이, 트랜지스터(210A)는 절연층(374)이 도전층(360), 절연층(349), 및 반도체층(260c)의 각각의 상면과 접하는 구조를 가진다. 이와 같은 구조로 함으로써, 절연층(381) 등에 포함되는 수소 등의 불순물이 절연층(349)에 혼입되는 것을 억제할 수 있다. 따라서 트랜지스터의 전기 특성 및 트랜지스터의 신뢰성에 대한 악영향을 억제할 수 있다.
상기 구조를 가짐으로써, 온 전류가 큰 트랜지스터를 제공할 수 있다. 또는, 오프 전류가 작은 트랜지스터를 제공할 수 있다. 또는 전기 특성의 변동이 억제되고 안정적인 전기 특성을 가짐과 함께, 신뢰성이 향상된 반도체 장치를 제공할 수 있다.
<트랜지스터의 구조예 2>
도 13의 (A), (B), 및 (C)를 사용하여 트랜지스터(210B)의 구조예를 설명한다. 도 13의 (A)는 트랜지스터(210B)의 상면도이다. 도 13의 (B)는 도 13의 (A)에 일점쇄선으로 나타낸 L1-L2 부분의 단면도이다. 도 13의 (C)는 도 13의 (A)에 일점쇄선으로 나타낸 W1-W2 부분의 단면도이다. 또한 도 13의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
트랜지스터(210B)는 트랜지스터(210A)의 변형예이다. 따라서 설명의 반복을 피하기 위하여 트랜지스터(210A)와 상이한 점에 대하여 주로 설명한다.
제 1 게이트 전극으로서 기능하는 도전층(360)은 도전층(360a), 및 도전층(360a) 위의 도전층(360b)을 가진다. 도전층(360a)에는 수소 원자, 수소 분자, 물 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전층(360a)이 산소의 확산을 억제하는 기능을 가짐으로써, 도전층(360b)의 재료 선택성을 향상시킬 수 있다. 즉 도전층(360a)을 가짐으로써, 도전층(360b)의 산화가 억제되므로, 도전율이 저하되는 것을 방지할 수 있다.
또한 도전층(360)의 상면 및 측면, 절연층(349)의 측면, 및 반도체층(260c)의 측면을 덮도록 절연층(371)을 제공하는 것이 바람직하다. 또한 절연층(371)에는 물 또는 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연성 재료를 사용하는 것이 좋다. 예를 들어, 산화 알루미늄 또는 산화 하프늄 등을 사용하는 것이 바람직하다. 또한 이 외에도, 예를 들어 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 또는 산화 탄탈럼 등의 금속 산화물, 질화산화 실리콘, 또는 질화 실리콘 등을 사용할 수 있다.
절연층(371)을 제공함으로써, 도전층(360)의 산화를 억제할 수 있다. 또한 절연층(371)을 가짐으로써, 절연층(380)이 가지는 물 및 수소 등의 불순물이 트랜지스터(210B)로 확산되는 것을 억제할 수 있다.
트랜지스터(210B)는 도전층(342a)의 일부와 도전층(342b)의 일부에 도전층(360)이 중첩되기 때문에, 트랜지스터(210A)보다 기생 용량이 커지기 쉽다. 따라서, 트랜지스터(210A)에 비하여 동작 주파수가 낮은 경향이 있다. 그러나, 절연층(380) 등에 개구를 제공하여 도전층(360)이나 절연층(349) 등을 매립하는 공정이 불필요하기 때문에, 트랜지스터(210A)와 비교하여 생산성이 높다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는 이차 전지(200)의 일례로서 원통형 이차 전지(600)에 대하여 도 14의 (A) 및 (B)를 참조하여 설명한다. 원통형 이차 전지(600)는 도 14의 (A)에 도시된 바와 같이, 상면에 양극 캡(전지 뚜껑)(601)을 가지고, 측면 및 밑면에 전지 캔(외장 캔)(602)을 가진다. 이들 양극 캡(전지 뚜껑)(601)과 전지 캔(외장 캔)(602)은 개스킷(절연 패킹)(610)에 의하여 절연된다.
도 14의 (B)는 원통형 이차 전지의 단면을 모식적으로 도시한 도면이다. 중공 원통형 전지 캔(602)의 안쪽에는, 띠 모양의 양극(604)과 음극(606)이 세퍼레이터(605)를 사이에 개재하여 권회된 전지 소자가 제공된다. 도시하지 않았지만, 전지 소자는 센터 핀을 중심으로 권회되어 있다. 전지 캔(602)은 한쪽 단부가 닫혀 있고, 다른 쪽 단부가 열려 있다. 전지 캔(602)에는 전해액에 대하여 내부식성이 있는 니켈, 알루미늄, 타이타늄 등의 금속, 또는 이들의 합금이나, 이들과 다른 금속의 합금(예를 들어, 스테인리스강 등)을 사용할 수 있다. 또한, 전해액으로 인한 부식을 방지하기 위하여 니켈이나 알루미늄 등으로 피복하는 것이 바람직하다. 전지 캔(602)의 내측에서, 양극, 음극, 및 세퍼레이터가 권회된 전지 소자는 대향하는 한 쌍의 절연판(608, 609) 사이에 개재된다. 또한, 전지 소자가 제공된 전지 캔(602)의 내부는 비수전해액(미도시)이 주입된다. 이차 전지는 코발트산 리튬(LiCoO2)이나 인산 철 리튬(LiFePO4) 등의 활물질을 포함한 양극과, 리튬 이온의 흡장·방출이 가능한 흑연 등의 탄소 재료로 이루어지는 음극과, 에틸렌 카보네이트나 다이에틸 카보네이트 등의 유기 용매에 LiBF4나 LiPF6 등의 리튬염으로 이루어지는 전해질을 용해시킨 비수 전해액 등으로 구성된다.
원통형 축전지에 사용하는 양극 및 음극은 권회되기 때문에, 집전체의 양면에 활물질을 형성하는 것이 바람직하다. 양극(604)에는 양극 단자(양극 집전 리드)(603)가 접속되고, 음극(606)에는 음극 단자(음극 집전 리드)(607)가 접속된다. 양극 단자(603) 및 음극 단자(607)에는 둘 다 알루미늄 등의 금속 재료를 사용할 수 있다. 양극 단자(603)는 안전 밸브 기구(612)에, 음극 단자(607)는 전지 캔(602)의 바닥에 각각 저항 용접된다. 안전 밸브 기구(612)는 PTC 소자(Positive Temperature Coefficient)(611)를 통하여 양극 캡(601)과 전기적으로 접속된다. 안전 밸브 기구(612)는 전지의 내압 상승이 소정의 문턱값을 초과한 경우에, 양극 캡(601)과 양극(604) 사이의 전기적인 접속을 절단하는 것이다. 또한, PTC 소자(611)는 온도가 상승한 경우에 저항이 증대되는 열감 저항 소자이며, 저항의 증대에 따라 전류량을 제한하여 이상 발열을 방지하는 것이다. PTC 소자에는 타이타늄산 바륨(BaTiO3)계 반도체 세라믹 등을 사용할 수 있다.
전해액을 사용하는 리튬 이온 이차 전지는, 양극과, 음극과, 세퍼레이터와, 전해액과, 외장체를 가진다. 또한 리튬 이온 이차 전지에서는, 충전과 방전에 있어서 애노드(양극)와 캐소드(음극)가 바뀌고 산화 반응과 환원 반응이 바뀌게 되기 때문에, 반응 전위가 높은 전극을 양극이라고 하고, 반응 전위가 낮은 전극을 음극이라고 한다. 따라서 본 명세서 등에서는 충전 중이어도, 방전 중이어도, 양극은 '양극' 또는 '+극(플러스극)'이라고 하고, 음극은 '음극' 또는 '-극(마이너스극)'이라고 하기로 한다. 산화 반응이나 환원 반응에 관련된 애노드(양극)나 캐소드(음극)라는 용어를 사용하면, 충전 시와 방전 시에서 반대가 되어 혼란을 일으킬 가능성이 있다. 따라서 애노드(양극)나 캐소드(음극)라는 용어는 본 명세서에서는 사용하지 않는 것으로 한다. 만약에 애노드(양극)나 캐소드(음극)라는 용어를 사용하는 경우에는, 충전 시인지 방전 시인지를 명기하고, 양극(플러스극)과 음극(마이너스극) 중 어느 쪽에 대응하는 것인지에 대해서도 병기하는 것으로 한다.
본 실시형태에서는 리튬 이온 이차 전지의 예를 나타내지만 리튬 이온 이차 전지에 한정되지 않고, 이차 전지의 양극 재료로서 예를 들어 원소 A, 원소 X, 및 산소를 가지는 재료를 사용할 수 있다. 원소 A는 1족 원소 및 2족 원소에서 선택되는 하나 이상인 것이 바람직하다. 1족 원소로서 예를 들어 리튬, 소듐, 포타슘 등의 알칼리 금속을 사용할 수 있다. 또한 2족 원소로서 예를 들어 칼슘, 베릴륨, 마그네슘 등을 사용할 수 있다. 원소 X로서 예를 들어 금속 원소, 실리콘 및 인에서 선택되는 하나 이상을 사용할 수 있다. 또한 원소 X는 코발트, 니켈, 망가니즈, 철, 및 바나듐에서 선택되는 하나 이상인 것이 바람직하다. 대표적으로는 리튬 코발트 복합 산화물(LiCoO2)이나, 인산 철 리튬(LiFePO4)을 들 수 있다.
음극은 음극 활물질층 및 음극 집전체를 가진다. 또한 음극 활물질층은 도전조제 및 바인더를 가져도 좋다.
음극 활물질로서, 리튬과의 합금화·탈합금화 반응에 의하여 충방전 반응을 수행할 수 있는 원소를 사용할 수 있다. 예를 들어 실리콘, 주석, 갈륨, 알루미늄, 저마늄, 납, 안티모니, 비스무트, 은, 아연, 카드뮴, 인듐 등 중 적어도 하나를 포함하는 재료를 사용할 수 있다. 이러한 원소는, 탄소에 비하여 용량이 크고, 특히 실리콘은 이론 용량이 4200mAh/g로 높다.
또한 이차 전지는 세퍼레이터를 가지는 것이 바람직하다. 세퍼레이터로서는 예를 들어, 종이를 비롯한 셀룰로스를 가지는 섬유, 부직포, 유리 섬유, 세라믹, 또는 나일론(폴리아마이드), 바이닐론(폴리 바이닐 알코올계 섬유), 폴리에스터, 아크릴, 폴리올레핀, 폴리우레탄을 사용한 합성 섬유 등으로 형성된 재료를 사용할 수 있다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태에 따른 반도체 장치를 적용할 수 있는 전자 기기에 대하여 설명한다.
본 발명의 일 형태에 따른 반도체 장치는 다양한 전자 기기에 탑재할 수 있다. 전자 기기의 예로서는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지(Digital Signage: 전자 간판), 파칭코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다. 또한, 자동차, 이륜차, 선박, 및 항공기 등의 이동체도 전자 기기라고 할 수 있다. 본 발명의 일 형태에 따른 반도체 장치는 이들의 전자 기기에 내장되는 배터리의 충전 감시 장치에 사용할 수 있다.
전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에서 영상이나 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송(傳送)에 사용하여도 좋다.
전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
도 15에서, 본 발명의 일 형태인 반도체 장치와 이차 전지를 사용한 이동체를 예시하였다. 도 15의 (A)에 도시된 자동차(8400)의 이차 전지(8024)는 전기 모터(8406)를 구동할 뿐만 아니라, 헤드라이트(8401)나 실내등(미도시) 등의 발광 장치에 전력을 공급할 수 있다. 자동차(8400)의 이차 전지(8024)에는 도 14의 (A) 및 (B)에 도시된 원통형 이차 전지(600)를 복수로 사용한 전지 모듈로 한 것을 사용하여도 좋다. 충전 감시 장치(8025)는 본 발명의 일 형태의 반도체 장치를 포함하고, 환경 온도에 대응하는 이차 전지(8024)의 충전을 수행한다.
도 15의 (B)에 도시된 자동차(8500)는, 자동차(8500)가 가지는 이차 전지에 플러그인 방식이나 비접촉 급전 방식 등에 의하여 외부의 충전 설비로부터 전력을 공급받아 충전될 수 있다. 도 15의 (B)에는 지상 설치형 충전 장치(8021)로부터 자동차(8500)에 탑재된 이차 전지(8024)에 케이블(8022)을 통하여 충전을 수행하고 있는 상태를 도시하였다. 충전 시에는 본 발명의 일 형태의 반도체 장치를 포함하는 충전 감시 장치(8025)에 의하여 환경 온도에 대응한 충전을 수행할 수 있다. 또한, 본 발명의 일 형태의 반도체 장치를 포함하는 충전 감시 장치를 충전 장치(8021)에 제공하여도 좋다.
충전 방법이나 커넥터의 규격 등은 CHAdeMO(등록 상표)나 콤보 등의 소정의 방식으로 적절히 수행하면 좋다. 충전 장치(8021)는 상용 시설에 제공된 충전 스테이션이어도 좋고, 또한 일반 주택의 전원이어도 좋다. 예를 들어, 플러그인 기술로 외부로부터의 전력 공급에 의하여 자동차(8500)에 탑재된 이차 전지(8024)를 충전할 수 있다. 충전은 ACDC 컨버터 등의 변환 장치를 통하여 교류 전력을 직류 전력으로 변환하여 수행할 수 있다.
또한, 도시하지 않았지만, 수전 장치를 이동체에 탑재하고, 지상의 송전 장치로부터 전력을 비접촉으로 공급하여 충전할 수도 있다. 이 비접촉 급전 방식의 경우에는 도로나 외벽에 송전 장치를 조합함으로써 정차 시뿐만 아니라 주행 시에도 충전할 수 있다. 또한, 이 비접촉 급전의 방식을 이용하여 이동체끼리 전력의 송수신을 수행하여도 좋다. 또한, 이동체의 외장부에 태양 전지를 제공하고, 정지 시나 이동 시에 이차 전지의 충전을 수행하여도 좋다. 이와 같은 비접촉 전력 공급에는 전자기 유도 방식이나 자기장 공명 방식을 이용할 수 있다.
또한, 도 15의 (C)는 이차 전지를 사용한 이륜차의 일례이다. 도 15의 (C)에 도시된 스쿠터(8600)는 이차 전지(8602), 충전 감시 장치(8625), 사이드 미러(8601), 방향 지시등(8603)을 구비한다. 이차 전지(8602)는 방향 지시등(8603)에 전기를 공급할 수 있다. 또한, 본 발명의 일 형태의 반도체 장치를 포함하는 충전 감시 장치(8025)에 의하여 환경 온도에 대응하는 이차 전지(8602)의 충전을 수행할 수 있다.
또한, 도 15의 (C)에 도시된 스쿠터(8600)는 좌석 아래 수납(8604)에 이차 전지(8602)를 수납할 수 있다. 이차 전지(8602)는 좌석 아래 수납(8604)이 소형이어도 좌석 아래 수납(8604)에 수납할 수 있다.
본 발명의 일 형태에 따른 반도체 장치는 이동체에 한정되지 않고 이차 전지 및 무선 모듈을 가지는 디바이스에 적용할 수 있다.
도 16의 (A)는 휴대 전화기의 일례를 도시한 것이다. 휴대 전화기(7400)는 하우징(7401)에 제공된 표시부(7402) 외에, 조작 버튼(7403), 외부 접속 포트(7404), 스피커(7405), 마이크로폰(7406) 등을 가진다. 또한, 휴대 전화기(7400)는 축전 장치(7407), 및 축전 장치(7407)의 충전 감시 장치를 가진다.
도 16의 (B)는 정보 처리 장치(1200)의 외관의 일례를 설명하기 위한 투영도이다. 본 실시형태에서 설명하는 정보 처리 장치(1200)는 연산 장치와, 입출력 장치와, 하우징(1210)과, 표시부(1230, 1240)와, 축전 장치(1250) 및 충전 감시 장치를 가진다.
정보 처리 장치(1200)는 통신부를 가지고, 네트워크에 정보를 공급하는 기능과, 네트워크로부터 정보를 취득하는 기능을 가진다. 또한, 통신부를 사용하여 특정의 공간에 배신된 정보를 수신하고, 수신한 정보에 기초하여 화상 정보를 생성하여도 좋다. 정보 처리 장치(1200)는 표시부(1230), 표시부(1240) 중 어느 한쪽을 키보드 표시시킨 화면을 터치 입력 패널로 설정함으로써, 퍼스털 컴퓨터로서 기능시킬 수 있다.
또한, 도 16의 (C)에 도시된 바와 같은 웨어러블 디바이스에 본 발명의 일 형태에 따른 이차 전지의 충전 감시 장치를 제공하여도 좋다.
예를 들어, 도 16의 (C)에 도시된 바와 같은 안경형 디바이스(400)에 충전 감시 장치를 제공하여도 좋다. 안경형 디바이스(400)는 프레임(400a)과 표시부(400b)와 무선 모듈을 가진다. 만곡을 가지는 프레임(400a)의 다리(temple) 부분에 축전 장치, 충전 감시 장치, 및 무선 모듈을 제공하여도 좋다. 충전 감시 장치를 제공함으로써, 축전 장치의 열화가 억제되고, 연속 사용 시간의 저하를 방지할 수 있다. 또한, 충전의 이상이 생기기 어려워져 안전한 안경형 디바이스(400)로 할 수 있다.
또한, 헤드셋형 디바이스(401)에 축전 장치, 충전 감시 장치, 및 무선 모듈을 탑재할 수 있다. 헤드셋형 디바이스(401)는 적어도 마이크로폰부(401a)와 플렉시블 파이프(401b)와, 이어폰부(401c)를 가진다. 플렉시블 파이프(401b) 내나 이어폰부(401c) 내에 축전 장치, 충전 감시 장치, 및 무선 모듈을 제공할 수 있다.
또한, 신체에 직접 장착할 수 있는 디바이스(402)에 탑재할 수 있다. 디바이스(402)의 박형 하우징(402a) 내에 축전 장치(402b) 및 축전 장치의 충전 감시 장치를 제공할 수 있다.
또한, 옷에 장착할 수 있는 디바이스(403)에 탑재할 수 있다. 디바이스(403)의 박형 하우징(403a) 내에 축전 장치(403b) 및 축전 장치의 충전 감시 장치를 제공할 수 있다.
또한, 손목시계형 디바이스(405)에 탑재할 수 있다. 손목시계형 디바이스(405)는 표시부(405a) 및 벨트부(405b)를 가지고, 표시부(405a) 또는 벨트부(405b)에 축전 장치 및 축전 장치의 충전 감시 장치를 제공할 수 있다.
표시부(405a)에는 시각뿐만 아니라 메일이나 전화의 착신 등 다양한 정보를 표시할 수 있다.
또한, 손목시계형 디바이스(405)는 손목에 직접 장착하는 타입의 웨어러블 디바이스이기 때문에, 사용자의 맥박, 혈압 등을 측정하는 센서를 탑재하여도 좋다. 사용자의 운동량 및 건강에 관한 데이터를 축적하고, 건강 유지에 활용할 수 있다.
또한, 벨트형 디바이스(406)에 축전 장치 및 축전 장치의 충전 감시 장치를 탑재할 수 있다. 벨트형 디바이스(406)는 벨트부(406a) 및 무선 급전 수전부(406b)를 가지고, 벨트부(406a) 내부에 축전 장치, 충전 감시 장치, 및 무선 모듈을 탑재할 수 있다.
또한, 일용 전자 제품의 축전 장치로서 본 발명의 일 형태의 축전 장치 및 축전 장치의 충전 감시 장치를 사용함으로써, 가볍고 안전한 제품을 제공할 수 있다. 예를 들어, 일용 전자 제품으로서, 전동 칫솔, 전기 면도기, 전동 미용 기기 등을 들 수 있고, 이들 제품의 축전 장치로서는, 사용자가 손에 들기 쉽게 하기 위하여 스틱 형상으로 하고, 소형, 경량, 그리고 대용량의 축전 장치가 요구되고 있다. 도 16의 (D)는 담배 수용 흡연 장치(전자 담배)라고도 불리는 장치의 사시도이다. 도 16의 (D)에 있어서 전자 담배(7410)는 가열 소자를 포함하는 애토마이저(7411)와, 애토마이저에 전력을 공급하는 축전 장치(7414)와, 액체 공급 보틀이나 센서 등을 포함하는 카트리지(7412)로 구성되어 있다. 안전성을 높이기 위하여, 축전 장치의 충전 감시 장치를 축전 장치(7414)에 전기적으로 접속하여도 좋다. 도 16의 (D)에 도시된 축전 장치(7414)는 충전 기기와 접속될 수 있도록 외부 단자를 가진다. 축전 장치(7414)는 손으로 들었을 때 선단 부분이 되기 때문에, 합계 길이가 짧고, 또한 중량이 가벼운 것이 바람직하다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
100: 반도체 장치, 101: 기억 소자, 102: 기억 소자, 103: 비교 회로, 104: 전류 조정 회로, 105: 제어 회로, 106: 입출력 회로, 110: 전극, 112: 전극, 114: 절연층, 115: 절연층, 116: 절연층, 120: 전극, 130: 절연층, 150: 집적 회로, 152: 전극, 153: 전극, 154: 절연층, 156: 절연층, 160: 집적 회로, 200: 이차 전지, 210: 트랜지스터

Claims (6)

  1. 반도체 장치로서,
    제 1 기억 소자와, 제 2 기억 소자와, 비교 회로와, 전류 조정 회로를 가지고,
    상기 제 1 기억 소자는 기준 온도 정보를 유지하는 기능을 가지고,
    상기 제 2 기억 소자는 제 1 반도체층에 산화물 반도체를 포함하는 제 1 트랜지스터를 가지고,
    상기 제 2 기억 소자는 환경 온도를 측정하는 기능과, 상기 환경 온도를 환경 온도 정보로서 유지하는 기능을 가지고,
    상기 비교 회로는 상기 기준 온도 정보와 상기 환경 온도 정보를 비교하여 상기 전류 조정 회로의 동작을 결정하는 기능을 가지고,
    상기 전류 조정 회로는 이차 전지에 전류를 공급하는 기능을 가지는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 1 기억 소자를 복수로 가지고,
    각각의 상기 제 1 기억 소자는 서로 상이한 기준 온도 정보를 유지하는 기능을 가지는, 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 반도체층은 인듐 및 아연 중 한쪽 또는 양쪽을 포함하는, 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 기억 소자는 제 2 반도체층에 산화물 반도체를 포함하는 제 2 트랜지스터를 가지는, 반도체 장치.
  5. 제 4 항에 있어서,
    상기 제 2 반도체층은 인듐 및 아연 중 한쪽 또는 양쪽을 포함하는, 반도체 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 이차 전지는 리튬 이온 이차 전지인, 반도체 장치.
KR1020217000897A 2018-07-10 2019-07-03 반도체 장치 KR20210029776A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-130780 2018-07-10
JP2018130780 2018-07-10
PCT/IB2019/055659 WO2020012296A1 (ja) 2018-07-10 2019-07-03 半導体装置

Publications (1)

Publication Number Publication Date
KR20210029776A true KR20210029776A (ko) 2021-03-16

Family

ID=69142808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217000897A KR20210029776A (ko) 2018-07-10 2019-07-03 반도체 장치

Country Status (5)

Country Link
US (1) US11961979B2 (ko)
JP (1) JP7322023B2 (ko)
KR (1) KR20210029776A (ko)
CN (1) CN112385113A (ko)
WO (1) WO2020012296A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044813B1 (en) * 2006-11-16 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
JP7436387B2 (ja) 2018-12-19 2024-02-21 株式会社半導体エネルギー研究所 二次電池の過放電防止回路、電子機器、二次電池モジュール
WO2021205275A1 (ja) 2020-04-10 2021-10-14 株式会社半導体エネルギー研究所 二次電池の制御システム、制御回路、及びそれらを用いた車両
US11469231B2 (en) * 2020-10-15 2022-10-11 Nanya Technology Corporation Semiconductor device with protruding contact and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010066161A (ja) 2008-09-11 2010-03-25 Mitsumi Electric Co Ltd 電池状態検知装置及びそれを内蔵する電池パック、並びに電池状態検知方法
JP2012009418A (ja) 2010-05-28 2012-01-12 Semiconductor Energy Lab Co Ltd 蓄電装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345392A (en) * 1991-01-25 1994-09-06 International Business Machines Corporation Battery charge monitor for a personal computer
KR100263551B1 (ko) * 1996-10-12 2000-08-01 윤종용 2차 배터리 충전 회로
JP3510546B2 (ja) 1999-12-01 2004-03-29 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓトランジスタのゲート酸化膜トンネル電流モデル
JP4746326B2 (ja) 2005-01-13 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
JP5403514B2 (ja) * 2009-10-29 2014-01-29 セイコーエプソン株式会社 温度センサ及び温度検出方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
DE112011102926B4 (de) * 2010-09-03 2018-10-11 Mitsubishi Electric Corp. Halbleiterbauteil
JP5777148B2 (ja) 2011-04-27 2015-09-09 セイコーエプソン株式会社 温度計測方法
KR102025722B1 (ko) 2012-05-02 2019-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 온도 센서 회로, 및 온도 센서 회로를 사용한 반도체 장치
WO2013180016A1 (en) 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and alarm device
JP6672949B2 (ja) 2016-03-29 2020-03-25 株式会社豊田自動織機 充電装置
US11990778B2 (en) 2018-07-10 2024-05-21 Semiconductor Energy Laboratory Co., Ltd. Secondary battery protection circuit and secondary battery anomaly detection system
JP7419258B2 (ja) 2018-11-26 2024-01-22 株式会社半導体エネルギー研究所 二次電池システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010066161A (ja) 2008-09-11 2010-03-25 Mitsumi Electric Co Ltd 電池状態検知装置及びそれを内蔵する電池パック、並びに電池状態検知方法
JP2012009418A (ja) 2010-05-28 2012-01-12 Semiconductor Energy Lab Co Ltd 蓄電装置

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
K. Kato et al., "Japanese Journal of Applied Physics", 2012, volume 51, p.021201-1-021201-7
S. Amano et al., "SID Symposium Digest of Technical Papers", 2010, volume 41, issue 1, p.626-629
S. Ito et al., "The Proceedings of AM-FPD'13 Digest of Technical Papers", 2013, p.151-154
S. Matsuda et al., "2015 Symposium on VLSI Technology Digest of Technical Papers", 2015, p.T216-T217
S. Yamazaki et al., "ECS Journal of Solid State Science and Technology", 2014, volume 3, issue 9, p.Q3012-Q3022
S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186
S. Yamazaki, "ECS Transactions", 2014, volume 64, issue 10, p.155-164

Also Published As

Publication number Publication date
CN112385113A (zh) 2021-02-19
JPWO2020012296A1 (ja) 2021-08-02
JP7322023B2 (ja) 2023-08-07
WO2020012296A1 (ja) 2020-01-16
US20210249703A1 (en) 2021-08-12
US11961979B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
JP7322023B2 (ja) 半導体装置
JP6743258B2 (ja) 半導体装置
JP2024032759A (ja) 半導体装置、二次電池システム
US11990778B2 (en) Secondary battery protection circuit and secondary battery anomaly detection system
JP7463290B2 (ja) 半導体装置
US20210384751A1 (en) Power storage device and method for operating power storage device
US11988720B2 (en) Semiconductor device and battery pack
US20220006309A1 (en) Semiconductor device and battery pack
US20220216524A1 (en) Solid-state secondary battery
JP7309717B2 (ja) 二次電池の異常検知システム
JP7327927B2 (ja) 半導体装置
US11996133B2 (en) Memory circuit using oxide semiconductor
US20220149429A1 (en) Solid-state secondary battery and manufacturing method thereof
US20220366958A1 (en) Memory circuit using oxide semiconductor
US11791640B2 (en) Overdischarge prevention circuit of secondary battery and secondary battery module
JP7222657B2 (ja) 二次電池の残量計測回路

Legal Events

Date Code Title Description
A201 Request for examination