CN115349169A - 存储装置及电子设备 - Google Patents

存储装置及电子设备 Download PDF

Info

Publication number
CN115349169A
CN115349169A CN202180024777.XA CN202180024777A CN115349169A CN 115349169 A CN115349169 A CN 115349169A CN 202180024777 A CN202180024777 A CN 202180024777A CN 115349169 A CN115349169 A CN 115349169A
Authority
CN
China
Prior art keywords
transistor
insulator
oxide
layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180024777.XA
Other languages
English (en)
Inventor
大贯达也
池田隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN115349169A publication Critical patent/CN115349169A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种存储容量大且功耗低的存储装置。该存储装置包括第一层及含有第一层的第二层，第一层包括电路，第二层包括第一存储单元。电路包括将信号供应到第一存储单元的位线驱动电路及/或字线驱动电路。第一存储单元包括第一晶体管、第二晶体管、导电体以及MTJ元件。此外，MTJ元件包括自由层。自由层与导电体电连接，第一晶体管的第一端子与第二晶体管的第一端子通过导电体电连接。此外，自由层位于导电体上方。电路包括在沟道形成区域中含有硅的晶体管，第一晶体管及第二晶体管各自的沟道形成区域包含金属氧化物。

Description

存储装置及电子设备
技术领域
本发明的一个方式涉及一种存储装置及电子设备。
本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、工作方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition ofmatter)。因此，具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、传感器、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。
背景技术
近年来，随着使用数据量的增大，需要具有更大的存储容量的存储装置。为了增加每单位面积的存储容量，像3D NAND型存储装置等那样层叠存储单元是有效的(参照专利文献1、专利文献2以及专利文献3)。通过层叠存储单元，可以与存储单元的层叠数相应地增加每单位面积的存储容量。
[先行技术文献]
[专利文献]
[专利文献1]美国专利申请公开第2011/0065270号说明书
[专利文献2]美国专利申请公开第2016/0149004号说明书
[专利文献3]美国专利申请公开第2013/0069052号说明书
发明内容
发明所要解决的技术问题
应用于计算机的高速缓冲存储器、主存储器等的存储装置被要求具有如下特征：存取所需的时间较短，换言之，例如，写入速度及读出速度较快。例如，SRAM(Static RandomAccess Memory)、DRAM(Dynamic RandomAccess Memory)因存取时间(有时称为延迟时间、潜伏时间(latency)等)大约为数ns至数十ns而被用作计算机的高速缓冲存储器、主存储器等。但是，SRAM、DRAM等是易失性存储器，从而有时它们在保持数据期间的功耗增高。因此，应用于计算机的高速缓冲存储器、主存储器的存储装置不仅被要求具有大存储容量，而且还被要求具有低功耗。
本发明的一个方式的目的之一是提供一种功耗低的存储装置等。此外，本发明的一个方式的目的之一是提供一种存储容量大的存储装置。
此外，本发明的一个方式的目的之一是提供一种新颖的存储装置等。此外，本发明的一个方式的目的之一是提供一种包括上述存储装置的电子设备。
注意，本发明的一个方式的目的不局限于上述目的。上述目的并不妨碍其他目的的存在。其他目的是指将在下面的记载中描述的上述以外的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的目的。本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外，本发明的一个方式不需要实现所有的上述目的及其他目的。
解决技术问题的手段
(1)
本发明的一个方式是一种存储装置，该存储装置包括第一层及与第一层重叠的第二层。第一层包括电路，第二层包括第一存储单元。电路包括将信号供应到第一存储单元的位线驱动电路及/或字线驱动电路。第一存储单元包括第一晶体管、第二晶体管、导电体以及MTJ元件，MTJ元件包括自由层。自由层与导电体电连接，第一晶体管的第一端子与第二晶体管的第一端子通过导电体电连接。电路包括在沟道形成区域中含有硅的晶体管，第一晶体管及第二晶体管各自在沟道形成区域中含有金属氧化物。
(2)
此外，本发明的一个方式是一种存储装置，该存储装置包括第一层及与第一层重叠的第二层且具有与上述(1)不同的结构。第一层包括电路，第二层包括第一存储单元。电路包括将信号供应到第一存储单元的位线驱动电路及/或字线驱动电路。第一存储单元包括第一晶体管、第二晶体管、导电体以及MTJ元件，MTJ元件包括自由层及固定层。自由层与导电体电连接，第一晶体管的第一端子与第二晶体管的第一端子电连接，第二晶体管的第二端子与导电体电连接，第一晶体管的第二端子与固定层电连接。此外，固定层位于自由层上方。电路包括在沟道形成区域中含有硅的晶体管，第一晶体管及第二晶体管各自在沟道形成区域中含有金属氧化物。
(3)
此外，在上述(1)或(2)所述的本发明的一个方式中，优选的是，导电体包含因电流流过而产生自旋霍尔效应的金属材料。
(4)
此外，在上述(1)至(3)中的任一个所述的本发明的一个方式中，还可以包括第三层。此外，优选的是，第三层包括第二存储单元，第三层与第二层重叠。
(5)
此外，本发明的一个方式是一种电子设备，包括上述(1)至(4)中的任一个所述的存储装置及外壳。
在本说明书等中，半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。此外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有集成电路、具有集成电路的芯片、封装中容纳有芯片的电子构件。此外，存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置，或者有时包括半导体装置。
此外，在本说明书等中，当记载为“X与Y连接”时，表示在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于如附图或文中所示的连接关系等规定连接关系，附图或文中所示的连接关系以外的连接关系也被认为是附图或文中所记载的。X和Y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
作为X和Y电连接的情况的一个例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示器件、发光器件、负载等)。此外，开关具有控制开启或关闭的功能。换言之，通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
作为X与Y在功能上连接的情况的一个例子，例如可以在X与Y之间连接有一个以上的能够在功能上连接X与Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，就可以说X与Y是在功能上连接的。
此外，当明确地记载为“X与Y电连接”时，包括如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。
例如，可以描述为“X、Y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者，可以描述为“晶体管的源极(或第一端子等)与X电连接，晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者，可以描述为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置”。通过使用与这种例子相同的描述方法规定电路结构中的连接顺序，可以区分晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意，这种描述方法是一个例子，不局限于上述描述方法。在此，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
此外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
在本说明书等中，“电阻器”例如包括具有高于0Ω的电阻值的电路元件、布线等。因此，在本说明书等中，“电阻器”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、线圈等。因此，“电阻器”也可以被称为“电阻”、“负载”、“具有电阻值的区域”等，与此相反，“电阻”、“负载”、“具有电阻值的区域”也可以被称为“电阻器”等。作为电阻值，例如优选为1mΩ以上且10Ω以下，更优选为5mΩ以上且5Ω以下，进一步优选为10mΩ以上且1Ω以下。此外，例如也可以为1Ω以上且1×109Ω以下。
在本说明书等中，“电容器”例如包括具有高于0F的静电电容值的电路元件、具有静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此，在本说明书等中，有时“电容器”、“寄生电容”、“栅极电容”等也可以被称为“电容”等，与此相反，“电容”也可以被称为“电容器”、“寄生电容”、“栅极电容”等。此外，“电容”的“一对电极”也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05fF以上且10pF以下。此外，例如，也可以为1pF以上且10μF以下。
在本说明书等中，晶体管包括栅极、源极以及漏极这三个端子。栅极用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低，两个输入输出端子中的一方用作源极而另一方用作漏极。因此，在本说明书等中，源极和漏极可以相互调换。在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。此外，根据晶体管的结构，有时除了上述三个端子以外还包括背栅极。在此情况下，在本说明书等中，有时将晶体管的栅极和背栅极中的一个称为第一栅极，将晶体管的栅极和背栅极的另一个称为第二栅极。并且，在相同晶体管中，有时可以将“栅极”与“背栅极”相互调换。此外，在晶体管包括三个以上的栅极时，在本说明书等中，有时将各栅极称为第一栅极、第二栅极、第三栅极等。
此外，电路图示出一个电路元件的情况有时包括该电路元件具有多个电路元件的情况。例如，电路图示出一个电阻器的情况包括两个以上的电阻器串联连接的情况。此外，例如，电路图示出一个电容器的情况包括两个以上的电容器并联连接的情况。此外，例如，电路图示出一个晶体管的情况包括两个以上的晶体管串联连接且各晶体管的栅极彼此电连接的情况。同样，例如，电路图示出一个开关的情况包括该开关具有两个以上的晶体管，两个以上的晶体管串联电连接并且各晶体管的栅极彼此电连接的情况。
此外，在本说明书等中，节点也可以根据电路结构或器件结构等称为端子、布线、电极、导电层、导电体或杂质区域等。此外，端子、布线等也可以被称为节点。
此外，在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与基准电位之间的电位差，例如在基准电位为地电位(接地电位)时，也可以将“电压”称为“电位”。地电位不一定意味着0V。此外，电位是相对性的，当基准电位变化时，供应到布线的电位、施加到电路等的电位、从电路等输出的电位等也变化。
此外，在本说明书等中，“高电平电位”、“低电平电位”不意味着特定的电位。例如，在两个布线都被记为“用作供应高电平电位的布线”的情况下，两个布线所供应的高电平电位也可以互不相同。同样，在两个布线都被记为“用作供应低电平电位的布线”的情况下，两个布线所供应的低电平电位也可以互不相同。
“电流”是指电荷的移动现象(导电)，例如，“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此，在本说明书等中，在没有特别的说明的情况下，“电流”是指载流子移动时的电荷的移动现象(导电)。在此，作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等，载流子根据电流流过的系统(例如，半导体、金属、电解液、真空中等)不同。此外，布线等中的“电流的方向”是带正电的载流子移动的方向，以正电流量记载。换言之，带负电的载流子移动的方向与电流方向相反，以负电流量记载。因此，在本说明书等中，在没有特别的说明的情况下，关于电流的正负(或电流的方向)，“电流从元件A向元件B流过”等记载可以替换为“电流从元件B向元件A流过”等记载。此外，“对元件A输入电流”等记载可以替换为“从元件A输出电流”等记载。
此外，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。此外，例如，本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书中附有“第二”。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书中被省略。
在本说明书中，为了方便起见，有时使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书等中所说明的词句，根据情况可以适当地换词句。例如，在“位于导电体上面的绝缘体”的表述中，通过将所示的附图的方向旋转180度，也可以称为“位于导电体下面的绝缘体”。
此外，“上”或“下”等的词语不局限于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层A上的电极B”的表述，则不一定必须在绝缘层A上直接接触地形成有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外，在本说明书等中，根据状况，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。此外，根据情况或状态，可以使用其他词句代替“膜”和“层”等词句。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
注意，在本说明书等中，“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”及/或“布线”还包括多个“电极”及/或“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”及/或“电极”的一部分，反之亦然。再者，“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分，例如，“端子”可以为“布线”或“电极”的一部分。此外，“电极”、“布线”、“端子”等的词句有时置换为“区域”等的词句。
在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电源线”等词句。例如，有时可以将“布线”变换为“信号线”。此外，例如有时可以将“布线”变换为“电源线”。反之亦然，有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”变换为“信号线”。反之亦然，有时可以将“信号线”变换为“电源线”。此外，根据情况或状态，可以将施加到布线的“电位”变换为“信号”。反之亦然，有时可以将“信号”变换为“电位”。
在本说明书等中，半导体的杂质是指构成半导体膜的主要成分之外的物质。例如，浓度低于0.1atomic％的元素是杂质。当包含杂质时，例如，半导体中的缺陷态密度有可能提高，载流子迁移率有可能降低或结晶性有可能降低。在半导体是氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，例如有氢(也包含于水中)、锂、钠、硅、硼、磷、碳、氮等。具体而言，当半导体是硅层时，作为改变半导体特性的杂质，例如有氢以外的第1族元素、第2族元素、第13族元素、第15族元素等、氧等。
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。作为开关的一个例子，可以使用电开关或机械开关等。换而言之，开关只要可以控制电流，就不局限于特定的元件。
电开关的例子包括晶体管(例如双极晶体管或MOS晶体管)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM)二极管、金属-绝缘体-半导体(MIS)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。此外，晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当将晶体管仅用作开关时，对晶体管的极性(导电型)没有特别的限制。
作为机械开关的例子，可以举出利用了MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
发明效果
根据本发明的一个方式，可以提供一种功耗低的存储装置等。此外，根据本发明的一个方式，可以提供一种存储容量大的存储装置。
根据本发明的一个方式，可以提供一种新颖的存储装置等。此外，根据本发明的一个方式，可以提供一种包括上述存储装置的电子设备。
注意，本发明的一个方式的效果不局限于上述效果。上述效果并不妨碍其他效果的存在。其他效果是指将在下面的记载中描述的上述以外的效果。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的效果。此外，本发明的一个方式具有上述效果及其他效果中的至少一个效果。因此，本发明的一个方式根据情况而有时没有上述效果。
附图简要说明
图1A及图1B是示出存储装置的结构例子的方框图。
图2是示出存储装置的结构例子的方框图。
图3A至图3D是示出存储单元的结构例子的电路图。
图4是说明存储单元所包括的存储元件的结构例子的示意图。
图5A及图5B是示出存储装置的结构例子的方框图。
图6A至图6C是示出存储单元的结构例子的电路图。
图7是示出存储装置的结构例子的截面示意图。
图8A至图8C是示出晶体管的的结构例子的截面示意图。
图9是示出存储装置的结构例子的截面示意图。
图10是示出存储装置的结构例子的截面示意图。
图11A是说明IGZO的结晶结构的分类的图，图11B是说明结晶性IGZO的XRD谱的图，图11C是说明结晶性IGZO的纳米束电子衍射图案的图。
图12A是示出半导体晶片的一个例子的立体图，图12B是示出芯片的一个例子的立体图，图12C及图12D是示出电子构件的一个例子的立体图。
图13是说明CPU的方框图。
图14A至图14J是说明产品的一个例子的立体图或示意图。
图15A至图15E是说明产品的一个例子的立体图或示意图。
实施发明的方式
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物能够构成具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时，该金属氧化物被称为金属氧化物半导体(metal oxide semiconductor)。此外，也可以将OS晶体管称为包含金属氧化物或氧化物半导体的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外，在本说明书等中，各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。此外，当在一个实施方式中示出多个结构例子时，可以适当地组合这些结构例子。
此外，可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(或其一部分)中的至少一个内容。
注意，实施方式中说明的内容是指各实施方式(或实施例)中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
此外，通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(或其一部分)中的至少一个附图组合，可以构成更多图。
参照附图说明本说明书所记载的实施方式。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在实施方式中的发明的结构中，有时在不同的附图中共同使用相同的符号来表示相同的部分或具有相同功能的部分，而省略反复说明。在立体图等中，为了明确起见，有时省略部分构成要素的图示。
此外，在本说明书等中，在多个要素使用同一符号并且需要区分它们时，有时对符号附加“_1”，“[n]”，“[m，n]”等用于识别的符号。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或值等。例如，可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
(实施方式1)
在本实施方式中，说明本发明的一个方式的存储装置。
<存储装置的结构例子>
图2示出本发明的一个方式的存储装置的结构。存储装置MDV包括外围电路PHL及存储单元阵列MCA。外围电路PHL包括行译码器2621、字线驱动电路2622、位线驱动电路2630、输出电路2640以及控制逻辑电路2660。
位线驱动电路2630包括列译码器2631、预充电电路2632、读出放大器2633以及写入电路2634。预充电电路2632具有将与后述存储单元MC电连接的布线(在图2中未示出)预充电到规定电位的功能。读出放大器2633具有取得从存储单元MC读出的电位(或者电流)作为数据信号并放大该数据信号的功能。放大的数据信号通过输出电路2640作为数字数据信号RDATA输出到存储装置MDV的外部。
此外，作为电源电压的低电源电压(VSS)、外围电路PHL用高电源电压(VDD)及存储单元阵列MCA用电源电压(VIL)从外部被供应到存储装置MDV。
控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA也从外部被输入到存储装置MDV。地址信号ADDR被输入到行译码器2621及列译码器2631，数据信号WDATA被输入到写入电路2634。
控制逻辑电路2660对来自外部的输入信号(CE、WE、RE)进行处理来生成行译码器2621及列译码器2631的控制信号。CE是芯片使能信号，WE是写入使能信号，并且RE是读出使能信号。控制逻辑电路2660所处理的信号不局限于此，根据需要而输入其他控制信号即可。
上述各电路或各信号可以根据需要适当地加以取舍。
此外，本实施方式的结构例子不局限于图2的结构。结构也可以适当地改变，例如，外围电路PHL的全部或一部也可以设置在存储单元阵列MCA的下层。
具体而言，例如，如图1A所示，存储装置MDV也可以具有如下结构：外围电路PHL设置在下层，存储单元阵列MCA设置在外围电路PHL的上方。
在图1A的存储装置MDV中，作为一个例子，存储单元阵列MCA包括m×n个存储单元MC。此外，在存储单元阵列MCA中，存储单元MC配置为m行n列的矩阵状。此外，在图1A中，示出多个存储单元MC中的存储单元MC[1，1]、存储单元MC[m，1]、存储单元MC[1，n]、存储单元MC[m，n]。
此外，在图1A的存储装置MDV中，外围电路PHL包括电路WD、电路BD、电路SD、电路CLC、电路OPC。此外，外围电路PHL也可以不包括电路WD、电路BD、电路SD、电路CLC以及电路OPC的全部而包括从电路WD、电路BD、电路SD、电路CLC以及电路OPC中选出的一个以上的电路。
作为一个例子，电路WD可以为相当于图2中的字线驱动电路2622的电路。此外，作为一个例子，电路WD与布线WL[1]至布线WL[m]电连接。电路WD具有通过布线WL[1]至布线WL[m]对包括在存储单元阵列MCA中的多个存储单元MC发送选择信号的功能。
虽然在图1A中示出在存储单元阵列MCA的各行中分别设置布线WL[1]至布线WL[m]中的一个的例子，但是也可以在存储单元阵列MCA的一行中设置多个布线。
作为一个例子，电路BD可以为相当于图2中的位线驱动电路2630的电路。此外，作为一个例子，电路BD与布线BL[1]至布线BL[n]电连接。电路BD被用作通过布线BL[1]至布线BL[n]对包括在存储单元阵列MCA中的存储单元MC发送写入用信号的电路。此外，电路BD被用作通过布线BL[1]至布线BL[n]对包括在存储单元阵列MCA中的存储单元MC在读出时供应规定电压或电流的电路。
虽然在图1A中示出在存储单元阵列MCA的各列中分别设置布线BL[1]至布线BL[n]中的一个的例子，但是也可以在存储单元阵列MCA的一列中设置多个布线。例如，也可以在存储单元阵列MCA的一列中设置发送写入用信号的布线及发送读出用信号的布线。
作为一个例子，电路SD可以为用来对存储单元阵列MCA的多个存储单元MC供应规定电压的电压生成电路。此外，作为一个例子，电路SD与布线SL[1]至布线SL[m]电连接。此外，在存储装置MDV中，也可以不设置图1A中的电路SD而直接输入图2所示的存储单元阵列MCA用电源电压(VIL)。
虽然在图1A中示出在存储单元阵列MCA的各列中分别设置布线SL[1]至布线SL[m]中的一个的例子，但是也可以在存储单元阵列MCA的一列中设置多个布线。
作为一个例子，电路CLC可以为相当于图2中的控制逻辑电路2660的电路。
作为一个例子，电路OPC可以为相当于图2中的输出电路2640的电路。
在图1A的存储装置MDV的结构例子中，外围电路PHL例如可以形成在半导体衬底上。也就是说，电路WD、电路BD、电路SD、电路OPC以及电路CLC形成在半导体衬底上。此外，例如，通过使用以硅为材料的衬底作为半导体衬底，可以在该衬底上形成在沟道形成区域中含有硅的晶体管(以下称为Si晶体管)。因此，作为外围电路PHL所包括的晶体管，可以使用Si晶体管。
此外，例如，也可以使用以锗为材料的衬底作为半导体衬底。此外，外围电路PHL也可以形成在化合物半导体衬底上，并且作为该化合物半导体衬底，可以举出以碳化硅、硅锗、砷化镓、磷化铟、氧化锌、氧化镓等为材料的衬底。此外，外围电路PHL也可以形成在半导体衬底内部形成有绝缘体区域的半导体衬底，例如，SOI(Silicon On Insulator：绝缘体上硅)衬底上。
此外，外围电路PHL例如可以形成在绝缘体衬底上。作为该绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。此外，外围电路PHL例如可以形成在导电体衬底上。作为该导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。注意，绝缘体衬底及导电体衬底不像半导体衬底那样能够在衬底本身中形成沟道形成区域，所以不能够在绝缘体衬底及导电体衬底上直接形成晶体管。因此，当在绝缘体衬底或导电体衬底上形成晶体管时，需要在绝缘体衬底或导电体衬底的上方另行设置半导体膜。
在图1A的存储装置MDV的结构例子中，作为将存储单元阵列MCA设置在外围电路PHL上方的方法，例如可以举出利用半导体工序的形成方法。尤其是，OS晶体管可以利用半导体工序而形成，由此通过将OS晶体管用作包括在存储单元阵列MCA中的晶体管，可以在半导体衬底及外围电路PHL上方设置存储单元阵列MCA。
虽然在图1A中示出在外围电路PHL上方设置有一个存储单元阵列MCA的结构，但是本发明的一个方式的存储装置不局限于此。例如，在本发明的一个方式的存储装置中，也可以在外围电路PHL上方设置层叠的多个存储单元阵列MCA。图1B示出在外围电路PHL上方层叠有存储单元阵列MCA[1]至存储单元阵列MCA[p](p为2以上的整数)的存储装置的结构。
<<存储单元的结构例子1>>
图3A示出可以设置在存储装置MDV中的存储单元的一个例子。此外，图3A所示的存储单元MC可以说是作为三端子存储元件的SOT-MRAM(Spin Orbit Torque-Magnetoresistive Random Access Memory：自旋轨道转矩MRAM)的一个例子。
存储单元MC例如包括晶体管M1、晶体管M2以及阻变式器件MD。
作为晶体管M1及晶体管M2，例如可以应用OS晶体管。OS晶体管的沟道形成区域优选为包含铟、镓和锌中的至少一个的氧化物。此外，也可以使用包含铟、元素M(作为元素M例如可以举出选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种等)和锌中的至少一个的氧化物代替上述氧化物。尤其是，OS晶体管更优选采用将在实施方式2中说明的晶体管的结构。
此外，虽然图3A所示的晶体管M1及晶体管M2包括背栅极，但本发明的一个方式的存储装置不局限于此。例如，图3A所示的晶体管M1及晶体管M2也可以为不包括背栅极的结构，即单栅极结构的晶体管。此外，也可以为一部分晶体管包括背栅极且其他一部分晶体管不包括背栅极。
此外，晶体管M1及晶体管M2的尺寸(例如，沟道长度、沟道宽度、晶体管的结构等)优选彼此相同。通过使晶体管的尺寸彼此相同，可以使各晶体管的电特性大致相同。因此，通过使晶体管M1及晶体管M2的尺寸相同，晶体管M1及晶体管M2在相同条件下可以进行大致相同的工作。这里的相同条件例如是指晶体管M1及晶体管M2各自的源极、漏极、栅极等的输入电位。
注意，在没有特别的说明的情况下，包括如下情况：晶体管M1及晶体管M2各自作为开关元件工作。也就是说，包括如下情况：对上述各晶体管的栅极电压、源极电压及漏极电压在作为开关元件工作的电压范围内。此外，晶体管M1及晶体管M2各自也可以在开启状态下工作于线性区域或饱和区域中。
关于上述的晶体管的结构、工作等的变更例子不局限于晶体管M1及晶体管M2。例如，也可以对在说明书的其他部分中记载的晶体管或者其他附图所示的晶体管的结构、工作等进行同样的变更。
阻变式器件MD包括MTJ(Magnetic Tunnel Junction：磁隧道结)元件ME。此外，阻变式器件MD包括端子IT1、端子IT2以及端子OT。此外，关于阻变式器件MD将在后面叙述。
晶体管M1的第一端子与阻变式器件MD的端子IT1电连接，晶体管M1的第二端子与布线BL1电连接，晶体管M1的栅极与布线WL电连接。晶体管M2的第一端子与阻变式器件MD的端子IT2电连接，晶体管M2的第二端子与布线BL2电连接，晶体管M2的栅极与布线WL电连接。阻变式器件MD的端子OT与布线RBL电连接。
作为一个例子，布线BL1及布线BL2被用作对于存储单元MC的写入位线或供应恒定电压的布线。
作为一个例子，布线WL被用作对于存储单元MC的字线。
作为一个例子，布线RBL被用作对于存储单元MC的读出位线。
在图3A所示的晶体管M1及/或晶体管M2中示出背栅极而不示出该背栅极的连接关系，但是可以在进行设计时决定该背栅极的电连接点。例如，在包括背栅极的晶体管中，为了提高该晶体管的通态电流，可以使栅极与背栅极电连接。换言之，例如，可以使晶体管M1的栅极与背栅极电连接，也可以使晶体管M2的栅极与背栅极电连接。此外，例如，在包括背栅极的晶体管中，为了使该晶体管的阈值电压改变或降低该晶体管的关态电流，也可以设置用来使该晶体管的背栅极与外部电路等电连接的布线而通过该外部电路等对该晶体管的背栅极供应电位。具体而言，存储元件MC能够采用图3B所示的结构。图3B的存储元件MC具有图3A的存储元件MC所包括的晶体管M1及晶体管M2各自的背栅极与布线BGE电连接的结构。通过向布线BGE供应规定电位，可以使晶体管M1及晶体管M2各自的阈值电压发生变动。
接着，说明阻变式器件MD。
图4是示出阻变式器件MD的一个例子的方框图。图4的阻变式器件MD包括层RL、层TIS、层FL以及层CA。此外，层RL、层TIS以及层FL包括在MTJ元件ME中。
层CA例如包括具有导电性的膜。此外，端子IT1与端子IT2通过该膜电连接。因此，通过对端子IT1与端子IT2间施加电压，电流流过端子IT1-端子IT2间。此外，层CA有时被称为沟道层。
此外，该膜由通过使电流流过端子IT1-端子IT2间来产生自旋霍尔效应的材料构成。自旋霍尔效应是指在大致垂直于电流方向的方向上产生自旋流的现象。具体而言，例如，在薄膜等二维平面内流过电流的情况下，自旋方向不同的电子分别极化于薄膜的顶面和底面，由此在薄膜的大致垂直方向上产生自旋流。由此，通过电流流过端子IT1-端子IT2间，可以在层CA的大致垂直方向上产生自旋流。
层CA优选包含产生自旋霍尔效应的金属材料。具体而言，作为该金属材料，优选使用自旋轨道相互作用较强的过渡金属。作为该过渡金属，例如可以举出钨、铂、钽等。此外，层CA也可以不包含金属材料而包含产生自旋霍尔效应的拓扑绝缘体，在此情况下，也可以使用铋与锑的合金、铋与硒的合金等。
层FL被用作MTJ元件ME中的自由层。层FL包含铁磁体，借助于该铁磁体，可以形成与后述的层RL的磁化方向平行或反平行的磁矩状态。
作为层FL所包含的铁磁体，例如优选使用该铁磁体的磁化因较小自旋流而反转的材料。此外，作为层FL所包含的铁磁体材料，优选使用不容易因热能量而发生磁化反转的材料。
作为该铁磁体，例如可以使用选自铁、钴以及镍中的一种或两种以上的合金。例如，可以使用钴、铁以及硼的合金。此外，可以举出锰与镓的合金、锰与锗的合金等。
层FL的磁矩因在层CA中产生的自旋流而受到自旋扭矩。当该自旋扭矩超过阈值时，层FL的磁矩方向反转。也就是说，通过使电流流过层CA(端子IT1-端子IT2间)，可以改变层FL的磁化方向。借助于该工作，可以在MTJ元件ME中记录信息。
层TIS被用作MTJ元件ME中的包含隧穿绝缘体的层。通过对层FL与层RL(端子OT)间施加电压，可以因隧穿磁阻效应而使隧穿电流流过层TIS。此时，层TIS的电阻值根据层FL的磁矩方向而改变。具体而言，层TIS的电阻值根据层FL及层RL各自的磁化方向是平行还是反平行而改变。
作为该隧穿绝缘体，例如可以使用氧化镁、氧化铝等。尤其是，作为该隧穿绝缘体，优选使用结晶氧化镁。
层RL被用作MTJ元件ME中的固定层。层RL包含铁磁体。此外，层RL的铁磁体与层FL的铁磁体不同，其磁化方向被固定。
作为层RL所包含的铁磁体，例如可以使用可应用于层FL所包含的铁磁体的材料。
此外，MTJ元件ME所包含的铁磁体材料和隧穿绝缘体优选以增大MTJ元件ME的磁阻比(MR比)的方式组合。
在此，说明图3A的存储单元MC中的信息的写入方法的一个例子及读出方法的一个例子。
当对存储单元MC写入信息时，对布线WL供应高电平电位，使得晶体管M1及晶体管M2各自成为开启状态。接着，将第一电位从布线BL1通过晶体管M1供应到端子IT1，并且将第二电位从布线BL2通过晶体管M2供应到端子IT2。由此，在阻变式器件MD中，在端子IT1-端子IT2间流过对应于第一电位与第二电位的电位差的电流。因此，电流流过MTJ元件ME的层CA，在层CA中产生自旋流，根据该自旋流而决定层FL的铁磁体的磁化方向。此外，第一电位既可高于第二电位又可低于第二电位。此外，布线RBL所供应的电位优选在电流不流过端子IT1-端子OT间及/或端子IT2-端子OT间的范围内。
当从存储单元MC读出信息时，对布线WL供应高电平电位，使得晶体管M1及晶体管M2各自成为开启状态。接着，以使电流流过端子IT1-端子OT间及/或端子IT2-端子OT间的方式对端子IT1、端子IT2以及端子OT各自施加规定电压。此时，MTJ元件ME的电阻值根据层RL及层FL各自的磁化方向是平行还是反平行而改变，由此流过MTJ元件ME的层TIS的隧穿电流量也发生变化。在此，通过测量流过MTJ元件ME与端子OT间的电流量，可以读出记录在MTJ元件ME中的信息。此外，通过对端子IT1及端子IT2各自供应规定电位，使恒定电流流过MTJ元件ME与端子OT间来测量端子OT的电位，也可以读出记录在MTJ元件ME中的信息。
[外围电路的结构例子1]
接着，图5A示出将图3A的存储单元MC应用于图1A的存储装置MDV的结构例子。此外，在图5A中，为了容易理解，在平面上示出各构成要素，但是存储单元阵列MCA像图1A的存储装置MDV那样设置在外围电路PHL上方。
此外，关于图5A的存储装置MDV，其内容与图1A的存储装置MDV重复的部分的说明被省略。
在图5A的存储装置MDV中，外围电路PHL包括电路WD、电路BD以及电路RBD。关于电路WD及电路BD参照图1A的存储装置MDV的说明。
作为一个例子，电路RBD与布线RBL[1]至布线RBL[m]电连接。此外，电路RBD被用作通过布线RBL[1]至布线RBL[m]从存储单元阵列MCA所包括的存储单元MC接收读出信息的电路。也就是说，电路RBD例如可以为相当于图2的存储装置MDV中的读出放大器2633的电路。因此，电路RBD也可以包括在相当于位线驱动电路2630的电路BD中。
此外，电路BD与作为图1A的存储装置MDV中的布线BL[1]至布线BL[n]的布线BL1[1]至布线BL1[n]及布线BL2[1]至布线BL2[n]电连接。也就是说，在存储单元阵列MCA的每个列中设置有布线BL1及布线BL2。
此时，优选的是，在对存储单元MC写入信息时及从存储单元MC读出信息时，电路BD对布线BL1及布线BL2输入的电压(或电流)分别不同。
此外，将图3A的存储单元MC应用于图1A的存储装置MDV的结构例子不局限于图5A的存储装置MDV的结构。图5A的存储装置MDV的电路结构也可以根据状况而改变。
<<存储单元的结构例子2>>
图3C示出与图3A不同的可以设置在存储装置MDV中的存储单元的一个例子。此外，图3C所示的存储单元MC也可以说是SOT-MRAM的一个例子。
存储单元MC例如包括晶体管M3、晶体管M4以及阻变式器件MD。
与晶体管M1及晶体管M2同样，作为晶体管M3及晶体管M4，例如可以应用OS晶体管。此外，与图3A的阻变式器件MD同样，阻变式器件MD包括图4的MTJ元件ME。
晶体管M3的第一端子与阻变式器件MD的端子IT2电连接，晶体管M3的第二端子与布线SL电连接，晶体管M3的栅极与布线WLa电连接。晶体管M4的第一端子与阻变式器件MD的端子OT电连接，晶体管M4的第二端子与布线SL电连接，晶体管M4的栅极与布线WLb电连接。阻变式器件MD的端子IT1与布线BL电连接。
作为一个例子，布线BL被用作对于存储单元MC的写入位线或供应恒定电压的布线。
作为一个例子，布线SL被用作供应恒定电压的布线。
作为一个例子，布线WLa被用作对于存储单元MC的写入字线及读出字线。
作为一个例子，布线WLb被用作对于存储单元MC的读出字线。
接着，说明图3C的存储单元MC中的信息的写入方法的一个例子及读出方法的一个例子。此外，作为一个例子，布线SL被供应低电平电位。
当对存储单元MC写入信息时，对布线WLa供应高电平电位，使得晶体管M3成为开启状态，并且对布线WLb供应低电平电位，使得晶体管M4成为关闭状态。接着，将高于低电平电位的第三电位从布线BL供应到端子IT1。由此，在阻变式器件MD中，在端子IT1-端子IT2间流过对应于第三电位与低电平电位的电位差的电流。因此，电流流过MTJ元件ME的层CA，在层CA中产生自旋流，根据该自旋流而决定层FL的铁磁体的磁化方向。
当从存储单元MC读出信息时，对布线WLa供应高电平电位，使得晶体管M3成为开启状态，并且对布线WLb供应高电平电位，使得晶体管M4成为开启状态。接着，通过将高于低电平电位且低于第三电位的第四电位从布线BL供应到端子IT1，电流流过端子IT1-端子IT2间及/或端子IT1-端子OT间。此时，MTJ元件ME的电阻值根据层RL及层FL各自的磁化方向是平行还是反平行而改变，由此流过MTJ元件ME的层TIS的隧穿电流量也发生变化。也就是说，通过测量流过MTJ元件ME及端子IT1的电流量，可以读出记录在MTJ元件ME中的信息。此外，通过对布线SL供应规定电位，使恒定电流从布线BL流过MTJ元件ME的端子IT1来测量端子IT1的电位，也可以读出记录在MTJ元件ME中的信息。
此外，与图3B同样，图3C的存储单元MC中的晶体管M3及晶体管M4各自的背栅极也可以与布线BGE电连接。具体而言，存储元件MC可以具有图3D所示的结构。通过向布线BGE供应规定电位，可以使晶体管M3及晶体管M4各自的阈值电压发生变动。
[外围电路的结构例子2]
接着，图5B示出将图3C的存储单元MC应用于图1A的存储装置MDV的结构例子。此外，在图5B中，为了容易理解，在平面上示出各构成要素，但是，与图5A同样，存储单元阵列MCA像图1A的存储装置MDV那样设置在外围电路PHL上方。
此外，关于图5B的存储装置MDV，其内容与图1A的存储装置MDV重复的部分的说明被省略。
在图5B的存储装置MDV中，外围电路PHL包括电路WD、电路BD以及电路SD。此外，关于电路WD、电路BD以及电路SD参照图1A的存储装置MDV的说明。
图5B的存储装置MDV与图1A的存储装置MDV的不同之处在于：在图5B的存储装置MDV中，布线SL[1]至布线SL[n]不设置在行方向上而设置在列方向上。如此，对存储装置MDV中的布线的延伸方向没有特别的限制。
此外，电路WD与作为图1A的存储装置MDV中的布线WL[1]至布线WL[m]的布线WLa[1]至布线WLa[m]及布线WLb[1]至布线WLb[m]电连接。也就是说，在存储单元阵列MCA的每个行中设置有布线WLa及布线WLb。
此时，优选的是，在对存储单元MC写入信息时及从存储单元MC读出信息时，电路WD对布线WLa及布线WLb输入的电压分别不同。
此外，将图3C的存储单元MC应用于图1A的存储装置MDV的结构例子不局限于图5B的存储装置MDV的结构。图5B的存储装置MDV的电路结构也可以根据状况而改变。
<<存储单元的结构例子3>>
图6A示出可以设置在存储装置MDV中的存储单元的一个例子。此外，图6A所示的存储单元可以说是STT-MRAM(Spin Transfer Torque-Magnetoresistive RandomAccessMemory：自旋转移矩MRAM)的一个例子。
存储单元MC包括晶体管M10及上述MTJ元件ME。
与晶体管M1及晶体管M2同样，作为晶体管M10，例如可以应用OS晶体管。
与图4所示的MTJ元件同样，MTJ元件ME包括包含自由层的层FL、包含隧穿绝缘体的层TIS以及包含固定层的层RL，层FL与层RL隔着层TIS重叠。
晶体管M10的第一端子与MTJ元件ME的层RL电连接，晶体管M10的第二端子与布线SL电连接，并且晶体管M10的栅极与布线WL电连接。MTJ元件ME的层FL与布线BL电连接。
作为一个例子，布线BL被用作对于存储单元MC的写入位线或读出位线。
作为一个例子，布线WL被用作对于存储单元MC的字线。
作为一个例子，布线SL被用作供应恒定电压的布线。该恒定电压例如可以为低电平电位。
在此，说明图6A的存储单元MC中的信息的写入方法的一个例子及读出方法的一个例子。
当对存储单元MC写入信息时，对布线WL供应高电平电位，使得晶体管M10成为开启状态。由此，层RL与布线SL间成为导通状态。此外，根据布线BL与布线SL间的电压条件，在层TIS中产生隧穿电流，由此电流流过布线BL与布线SL间。此时，通过使自旋在固定方向上一致的大量电子流过层FL，可以改变层FL的磁化方向。由此，可以在MTJ元件ME中记录信息。
当从存储单元MC读出信息时，对布线WL供应高电平电位，使得晶体管M10成为开启状态。由此，层RL与布线SL间成为导通状态。在此，当对布线BL施加恒定电压时，流过MTJ元件ME的电流量根据层RL及层FL各自的磁化方向是平行还是反平行而决定。具体而言，例如，层RL及层FL各自的磁化方向平行时的该电流量大于层RL及层FL各自的磁化方向反平行时的该电流量。也就是说，通过测量流过MTJ元件ME的电流量，可以读出记录在MTJ元件ME中的信息。
图6A的存储单元MC可以通过使自旋在固定方向上一致的电子流过MTJ元件ME以改变层FL的磁化方向来记录信息，但是设置在本发明的一个方式的存储装置中的存储单元MC的结构不局限于此。例如，也可以在MTJ元件ME附近设置具有产生磁场的功能的布线。在该结构中，通过使该布线产生磁场以改变MTJ元件ME的层FL的磁化方向，可以对MTJ元件ME写入信息。
<<存储单元的结构例子4>>
图6B示出可以设置在存储装置MDV中的存储单元的一个例子。图6B所示的存储单元可以说是ReRAM(Resistive Random Access Memory：电阻随机存取存储器)的一个例子。
存储单元MC包括晶体管M10及阻变式元件RM。
与晶体管M1及晶体管M2同样，作为晶体管M10，例如可以应用OS晶体管。
如图6B所示，图6B的存储单元MC具有使用阻变式元件RM代替图6A的存储单元MC的MTJ元件ME的结构。此外，在图6B的存储单元MC中，阻变式元件RM的第一端子与晶体管M10的第一端子电连接，阻变式元件RM的第二端子与布线BL电连接。
作为一个例子，布线BL被用作对于存储单元MC的写入位线或读出位线。
作为一个例子，布线WL被用作对于存储单元MC的字线。
作为一个例子，布线SL被用作供应恒定电压的布线。该恒定电压例如可以为基准电位。
在此，说明图6B的存储单元MC中的信息的写入方法的一个例子及读出方法的一个例子。
当对存储单元MC写入信息时，对布线WL供应高电平电位，使得晶体管M10成为开启状态。由此，层BL与布线SL间成为导通状态。此外，通过对布线BL施加高于基准电位的脉冲电压(正脉冲电压)或低于基准电位的脉冲电压(负脉冲电压)，将该脉冲电压输入到阻变式元件RM的第二端子。此时，阻变式元件RM的电阻根据施加到阻变式元件RM的第二端子的电压是正脉冲电压还是负脉冲电压而改变。由此，可以将信息记录在存储单元MC的阻变式元件RM中。
当从存储单元MC读出信息时，对布线WL供应高电平电位，使得晶体管M10成为开启状态。由此，层BL与布线SL间成为导通状态。在此，当对布线BL施加大于负脉冲电压且小于正脉冲电压时，流过阻变式元件RM的电流量根据阻变式元件RM的电阻值而决定。也就是说，通过测量流过阻变式元件RM的电流量，可以读出记录在阻变式元件RM中的信息。
<<存储单元的结构例子5>>
图6C示出可以设置在存储装置MDV中的存储单元的一个例子。此外，图6C所示的存储单元可以说是相变存储器(有时称为PCM、PRAM等)的一个例子。
存储单元MC包括晶体管M10及相变存储器PCM1。
与晶体管M1及晶体管M2同样，作为晶体管M10，例如可以应用OS晶体管。
相变存储器PCM1例如包括电极TE、相变层CHL及电极BE，依次电连接电极TE、相变层CHL、电极BE。
此外，作为相变层CHL，例如可以使用硫系玻璃。注意，在本实施方式中，说明作为相变层CHL使用硫系玻璃的情况。
电极TE与相变层CHL的接触面积优选不同于电极BE与相变层CHL的接触面积。例如，在图6C中，电极TE与相变层CHL的接触面积大于电极BE与相变层CHL的接触面积。通过减小电极BE与相变层CHL的接触面积，可以对相变层CHL局部性地进行加热，所以与电极TE附近的相变层CHL相比电极BE附近的相变层CHL容易发生相变。
如图6C所示，图6C的存储单元MC具有将图6A的存储单元MC的MTJ元件ME置换为相变存储器PCM1的结构。注意，在图6C的存储单元MC中，相变存储器PCM1的电极BE与晶体管M10的第一端子电连接，相变存储器PCM1的电极TE与布线BL电连接。
作为一个例子，布线BL被用作对于存储单元MC的写入位线或读出位线。
作为一个例子，布线WL被用作对于存储单元MC的字线。
作为一个例子，布线SL被用作供应恒定电压的布线。该恒定电压例如可以为低电平电位。
在此，说明图6C的存储单元MC中的信息的写入方法的一个例子及读出方法的一个例子。
当对存储单元MC写入信息时，对布线WL供应高电平电位，使得晶体管M10成为开启状态。由此，层BL与布线SL间成为导通状态。此外，例如，当相变层CHL的硫属化物玻璃处于非晶状态时，通过从布线BL供应高电平电位(具体而言，对电极TE与电极BE间施加高电压)以增加流过相变存储器PCM1的电流量，在硫属化物玻璃内发生碰撞离化而增加载流子，硫属化物玻璃的电阻急剧下降。由此，更大电流流过硫属化物玻璃，从而在硫属化物玻璃中产生焦耳热，使得硫属化物玻璃的温度上升。由此，硫属化物玻璃熔化。然后，通过控制来自布线BL的电压以将硫属化物玻璃的温度保持为结晶化温度区域，硫属化物玻璃可以转到多晶状态。即使在硫属化物玻璃成为多晶状态之后停止从布线BL及布线SL供应电压，硫属化物玻璃也可以保持多晶状态。
此外，在利用焦耳热使硫属化物玻璃的温度上升以使硫属化物玻璃熔化之后，停止从布线BL及布线SL供应电压，使得硫属化物玻璃急剧降温，由此可以使硫属化物玻璃转到非晶状态。
存储单元MC可以通过改变相变层CHL所包含的硫属化物玻璃的相来将信息记录在相变存储器PCM1中。
当从存储单元MC读出信息时，对布线WL供应高电平电位，使得晶体管M10成为开启状态。由此，层BL与布线SL间成为导通状态。在此，当对布线BL供应低于写入时的电压时，流过相变存储器PCM1的电极TE与电极BE间的电流量根据相变层CHL的硫属化物玻璃处于非晶状态还是处于多晶状态而决定。具体而言，例如，当硫属化物玻璃处于非晶状态时，该电流量减少，当硫属化物玻璃处于多晶状态时，该电流量增加。也就是说，通过测量流过相变存储器PCM1的电流量，可以读出记录在相变存储器PCM1中的信息。
因为包括MTJ元件ME、阻变式元件RM、相变存储器PCM1等存储元件的存储单元被用作非易失性存储器，由此可以降低保持数据所需的功耗。因此，通过将上述结构应用于存储装置，可以提供低功耗存储装置。此外，通过将OS晶体管等应用于该存储单元的晶体管，可以利用半导体工序制造存储单元阵列，由此可以在外围电路上方层叠存储单元阵列。通过层叠多个存储单元阵列，可以提供存储容量大的存储装置。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式2)
在本实施方式中，说明在上述实施方式中说明的存储装置的截面结构的一个例子。
图7是示意性地示出图1B的存储装置MDV的结构例子的截面图。具体而言，图7所示的存储装置MDV包括层SIL及设置在层SIL上方的层OSL[1]至层OSL[p](在此，p为1以上的整数)。此外，层SIL例如包括在实施方式1中说明的外围电路PHL。此外，层OSL[1]至层OSL[p]各自例如包括在实施方式1中说明的存储单元阵列MCA。
作为一个例子，层SIL包括晶体管300，层OSL[1]至层OSL[p]各自包括晶体管500A、晶体管500B以及存储元件400。尤其是在本说明书等中，晶体管500A及晶体管500B中的一方或双方有时被称为晶体管500。
此外，图8A是晶体管500在沟道长度方向上的截面图，图8B是晶体管500在沟道宽度方向上的截面图，图8C是晶体管300在沟道宽度方向上的截面图。此外，为了便于说明，图8A至图8C各自所示的晶体管的形状有时部分与图7所示的晶体管不同。
此外，层OSL[1]至层OSL[p]各自包括存储单元600，该存储单元600包括晶体管500A、晶体管500B以及存储元件400。
此外，作为一个例子，存储单元600具有图3A的存储单元MC的结构。具体而言，晶体管500A相当于晶体管M1及晶体管M2中的一个，晶体管500B相当于晶体管M1及晶体管M2中的另一个，并且存储元件400相当于阻变式器件MD。因此，在图7的存储装置MDV中，晶体管500A的第一端子与晶体管500B的第一端子及存储元件400的第一端子电连接。
此外，图3A的布线BL1及布线BL2中的一个例如可以为与晶体管500A及晶体管500B中的一个的第二端子电连接的导电体450。此外，图3A的布线BL1及布线BL2中的另一个例如可以为与晶体管500A及晶体管500B中的另一个的第二端子电连接的导电体450。关于导电体450将在后面叙述。
此外，图3A的布线WL例如可以为相当于晶体管500A及晶体管500B各自的栅极的导电体560。此外，图3A的布线RBL例如可以为与存储元件400的第二端子电连接的导电体460。关于导电体460将在后面叙述。
晶体管500是在沟道形成区域中含有金属氧化物的晶体管(OS晶体管)。晶体管500具有如下特性：关态电流低；场效应迁移率在高温下也不容易变化。例如，通过将晶体管500应用于上述存储装置等所包括的晶体管，可以实现工作能力在高温下也不容易下降的存储装置。
作为一个例子，像图1B的存储装置MDV的结构那样，层SIL所包括的外围电路PHL包括电路WD、电路BD、电路SD、电路CLC、电路OPC等。由此，晶体管300可以为电路WD、电路BD、电路RBD、电路SD、电路CLC、电路OPC等所包括的晶体管。
晶体管300包括导电体316、元件分离层312、绝缘体315、由衬底310的一部分构成的半导体区域313、被用作源区域或漏区域的低电阻区域314a以及低电阻区域314b。
作为衬底310，例如可以使用半导体衬底。如上所述，作为该半导体衬底，可以举出以硅为材料的衬底、以锗为材料的衬底等。此外，作为衬底310，例如可以使用化合物半导体衬底。如上所述，作为该化合物半导体衬底，可以举出以碳化硅、硅锗、砷化镓、磷化铟、氧化锌、氧化镓等为材料的衬底。
如图8C所示，在晶体管300中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过使晶体管300具有Fin型结构，实效上的沟道宽度增加，所以可以改善晶体管300的通态特性。此外，由于可以增加栅电极的电场的影响，所以可以改善晶体管300的关闭特性。
此外，晶体管300可以为p沟道型晶体管或n沟道型晶体管。
半导体区域313的沟道形成区域、其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)、GaN(氮化镓)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
此外，由于导电体的材料决定功函数，所以通过选择该导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛、氮化钽等材料。为了兼具导电性和嵌入性，作为导电体优选使用钨、铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
为了使形成在衬底310上的多个晶体管彼此分离设置有元件分离层312。元件分离层312例如可以使用LOCOS(Local Oxidation of Silicon：硅局部氧化)法、STI(ShallowTrench Isolation：浅沟槽隔离)法或台面隔离法等形成。
注意，图7及图8C所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法等使用适当的晶体管即可。例如，图7及图8C所示的晶体管300也可以为平面型晶体管。
图7所示的晶体管300上从衬底310一侧依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝等。
注意，在本说明书中，“氧氮化硅”是指在其组成中氧含量多于氮含量的材料，而“氮氧化硅”是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，“氧氮化铝”是指氧含量多于氮含量的材料，“氮氧化铝”是指氮含量多于氧含量的材料。
绝缘体322也可以被用作使因被绝缘体320及绝缘体322覆盖的晶体管300等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
作为绝缘体324，优选使用能够防止水、氢等杂质从衬底310或晶体管300等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等测量。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324中的氢的脱离量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下，即可。
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中嵌入导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一符号表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328及导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
在绝缘体326及导电体330上也可以形成布线层。例如，在图7中，绝缘体350、绝缘体352及绝缘体354依次层叠在绝缘体326及导电体330上。此外，绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356例如具有与晶体管300连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料设置。
此外，与绝缘体324同样，绝缘体350例如优选使用对水、氢等杂质具有阻挡性的绝缘体。此外，与绝缘体326同样，绝缘体352及绝缘体354优选使用相对介电常数较低的绝缘体以降低布线间产生的寄生电容。此外，导电体356优选包含对水、氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外，绝缘体354及导电体356上依次层叠有绝缘体360、绝缘体362及绝缘体364。
此外，与绝缘体324等同样，绝缘体360优选使用对水、氢等杂质具有阻挡性的绝缘体。因此，绝缘体360例如可以使用可应用于绝缘体324等的材料。
绝缘体362及绝缘体364被用作层间绝缘膜及平坦化膜。此外，与绝缘体324同样，绝缘体362及绝缘体364例如优选使用对水、氢等杂质具有阻挡性的绝缘体。因此，绝缘体362及/或绝缘体364可以使用可应用于绝缘体324等的材料。
此外，绝缘体360、绝缘体362及绝缘体364各自的重叠于部分导电体356的区域中形成有开口部，并以嵌入该开口部的方式设置有导电体366。此外，导电体366还形成在绝缘体362上。导电体366例如具有与晶体管300连接的插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料而设置。
绝缘体364及导电体366上依次层叠有绝缘体510、绝缘体512、绝缘体513、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体513、绝缘体514及绝缘体516中的任意个，优选使用对氧及/或氢具有阻挡性的物质。
例如，作为绝缘体510及绝缘体514，优选使用能够防止水、氢等杂质从衬底310等扩散到设置有晶体管500的区域中的具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324等同样的材料。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与衬底310之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
此外，例如，与绝缘体510及绝缘体514同样，绝缘体513优选使用不使水、氢等杂质扩散的具有阻挡性的膜。尤其是，在图7中，绝缘体513和下述绝缘体576被用作密封晶体管500的膜。因此，绝缘体513优选使用可用于绝缘体576的材料。此外，绝缘体513也可以使用可应用于绝缘体510或绝缘体514的材料。
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320或绝缘体326同样的材料。此外，通过作为上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅、氧氮化硅等。
此外，绝缘体510、绝缘体512、绝缘体513、绝缘体514及绝缘体516中嵌入有导电体518、构成晶体管500的导电体(例如，图8A及图8B所示的导电体503)等。此外，导电体518被用作使下述导电体450、导电体460、晶体管300等连接的插头或布线。导电体518例如可以使用与导电体328及导电体330同样的材料设置。
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
绝缘体516的上方设置有晶体管500。
如图8A和图8B所示，晶体管500包括：嵌入在绝缘体514及绝缘体516中的导电体503；配置在绝缘体516及导电体503上的绝缘体520；配置在绝缘体520上的绝缘体522；配置在绝缘体522上的绝缘体524；配置在绝缘体524上的氧化物530a；配置在氧化物530a上的氧化物530b；配置在氧化物530b上且彼此隔开的导电体542a及导电体542b；配置在导电体542a及导电体542b上且形成有与导电体542a和导电体542b之间重叠的开口的绝缘体580；配置在开口的底面及侧面上的氧化物530c；配置在氧化物530c的形成面的绝缘体550；以及配置在绝缘体550的形成面上的导电体560。注意，在本说明书等中，将导电体542a及导电体542b统称为导电体542。
此外，如图8A和图8B所示，氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间优选配置有绝缘体544。此外，如图8A和图8B所示，导电体560优选包括设置在绝缘体550的内侧的导电体560a及嵌入在导电体560a的内侧的导电体560b。此外，如图8A和图8B所示，绝缘体580、导电体560及绝缘体550上优选配置有绝缘体574。
注意，下面有时将氧化物530a、氧化物530b及氧化物530c统称为氧化物530。
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a、氧化物530b及氧化物530c的三层，但是本发明的一个方式不局限于此。例如，可以设置氧化物530b的单层、氧化物530b与氧化物530a的两层结构、氧化物530b与氧化物530c的两层结构或者四层以上的叠层结构。此外，在晶体管500中，导电体560具有两层结构，但是本发明的一个方式不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图7、图8A及图8B所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法等使用适当的晶体管。
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560嵌入于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现存储装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a及导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以增大晶体管500的阈值电压且可以减小关态电流。因此，与不对导电体503供应负电位时相比，在对导电体503供应负电位的情况下，可以减小对导电体560供应的电位为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。在本说明书等中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
此外，导电体503具有与导电体518同样的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。此外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明的一个方式不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
此外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。在可以使该布线的导电性维持高的情况下，不一定需要设置导电体503a。在附图中，导电体503b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位，从而可以提高晶体管500的可靠性。注意，在本说明书等中，有时将金属氧化物中的氧空位称为VO(oxygen vacancy)。
在使用氧化物半导体的晶体管中，如果氧化物半导体中的形成沟道的区域存在杂质或氧空位(VO)，电特性则容易变动，有时降低可靠性。此外，氧空位(VO)附近的氢形成氢进入氧空位(VO)中的缺陷(下面有时称为VOH)而可能会生成成为载流子的电子。因此，当在氧化物半导体中的形成沟道的区域中包含氧空位时，晶体管会成为常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此，在氧化物半导体的形成沟道的区域中，优选尽量减少杂质、氧空位及VOH。换言之，优选的是，氧化物半导体中的形成沟道的区域的载流子浓度降低且被i型化(本征化)或实质上被i型化。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
此外，也可以将具有上述过剩氧区域的绝缘体与氧化物530接触而进行加热处理、微波处理和RF处理中的一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中，发生VOH的键合切断的反应，换言之，发生“VOH→VO+H”的反应而可以实现脱氢化。在此产生的氢的一部分有时与氧键合而作为H2O从氧化物530或氧化物530附近的绝缘体被去除。此外，氢的一部分有时向导电体542a及导电体542b扩散或俘获(也称为被吸杂)。
此外，上述微波处理例如优选使用具有产生高密度等离子体的电源的装置或对衬底一侧施加RF的电源的装置。例如，通过使用包含氧的气体且使用高密度等离子体，可以产生高密度的氧自由基，并且通过对衬底一侧施加RF，可以将由高密度等离子体产生的氧自由基有效地导入到氧化物530或氧化物530附近的绝缘体中。此外，在上述微波处理中，压力为133Pa以上，优选为200Pa以上，更优选为400Pa以上即可。此外，作为向进行微波处理的装置内导入的气体例如使用氧及氩，并且该微波处理在氧流量比(O2/(O2+Ar))为50％以下，优选为10％以上且30％以下的条件下进行。
此外，在晶体管500的制造工序中，优选以氧化物530的表面露出的状态进行加热处理。该加热处理例如优选以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，热处理优选在氧气氛下进行。因此，可以对氧化物530供应氧而可以减少氧空位(VO)。此外，加热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理之后，在氮气体或惰性气体气氛下连续进行加热处理。
此外，通过对氧化物530进行加氧化处理，可以将氧化物530中的氧空位由所供应的氧填补，换言之，可以促进“VO+O→null”的反应。再者，在残留在氧化物530中的氢与所供应的氧起反应，可以将该氢作为H2O去除(进行脱水化)。由此，可以抑制残留在氧化物530中的氢再键合于氧空位而形成VOH。
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧或杂质等的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。此外，可以抑制导电体503与绝缘体524及氧化物530所包含的氧起反应。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，通过high-k材料的绝缘体与氧化硅或氧氮化硅组合，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
在图8A及图8B的晶体管500中，作为由三层叠层结构构成的第二栅极绝缘膜使用绝缘体520、绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层、两层或四层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
在晶体管500中，优选将被用作氧化物半导体的金属氧化物用于包含沟道形成区域的氧化物530。例如，作为氧化物530优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是，能够应用于氧化物530的In-M-Zn氧化物优选为CAAC-OS(C-Axis AlignedCrystalline Oxide Semiconductor)或CAC-OS(Cloud-Aligned Composite OxideSemiconductor)。此外，作为氧化物530，也可以使用In-Ga氧化物、In-Zn氧化物、In氧化物等。
此外，作为晶体管500优选使用载流子浓度低的金属氧化物。在降低金属氧化物的载流子浓度的情况下，降低金属氧化物中的杂质浓度而降低缺陷态密度即可。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。作为金属氧化物中的杂质例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。
尤其是，包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时在金属氧化物中形成氧空位。此外，在氢进入氧化物530的氧空位时，有时氧空位与氢键合而形成VOH。VOH有时被用作供体且生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含较多的氢的金属氧化物的晶体管容易具有常开启特性。此外，金属氧化物中的氢受热、电场等的作用容易移动，所以在金属氧化物中包含较多的氢时，晶体管的可靠性有可能降低。在本发明的一个方式中，优选尽量降低氧化物530中的VOH而成为高纯度本征或实质上高纯度本征。为了获得如此那样的VOH十分降低的金属氧化物，重要的是：去除金属氧化物中的水分、氢等杂质(有时记为脱水、脱氢化处理)；以及对金属氧化物供应氧而填补氧空位(有时记为加氧化处理)。通过将VOH等杂质十分降低的金属氧化物用于晶体管的沟道形成区域，可以赋予稳定电特性。
氢进入氧空位的缺陷会用作金属氧化物的供体。然而，难以定量地评价该缺陷。于是，在金属氧化物中，有时不是使用供体浓度而是使用载流子浓度进行评价。因此，在本说明书等中，作为金属氧化物的参数，有时不是使用供体浓度而是使用假定不施加电场的状态下的载流子浓度。换言之，本说明书等所记载的“载流子浓度”有时也可以被称为“供体浓度”。
因此，在将金属氧化物用于氧化物530时，优选尽量减少金属氧化物中的氢。具体而言，在金属氧化物中，利用二次离子质谱(SIMS：SecondaryIon Mass Spectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
此外，当在氧化物530中使用金属氧化物时，该金属氧化物优选是带隙大、本征(也称为I型)或实质上本征的半导体，并且沟道形成区域的金属氧化物的载流子浓度优选低于1×1018cm-3，更优选低于1×1017cm-3，进一步低于1×1016cm-3，进一步低于1×1013cm-3，进一步低于1×1012cm-3。注意，沟道形成区域的金属氧化物的载流子浓度的下限值没有特别的限制，例如可以设定为1×10-9cm-3。
此外，在氧化物530中使用金属氧化物时，因导电体542a及导电体542b与氧化物530接触而氧化物530中的氧扩散到导电体542a及导电体542b中，由此导电体542a及导电体542b有时被氧化。导电体542a及导电体542b的导电率因导电体542a及导电体542b的氧化而下降的可能性变高。注意，也可以将氧化物530中的氧向导电体542a及导电体542b扩散的情况称为导电体542a及导电体542b吸收氧化物530中的氧。
此外，在氧化物530中的氧扩散到导电体542a及导电体542b时，在导电体542a与氧化物530b之间及导电体542b与氧化物530b之间有可能形成另一层。因为该另一层包含比导电体542a及导电体542b多的氧，所以推测该另一层具有绝缘性。此时，可以认为导电体542a或导电体542b、该另一层和氧化物530b的三层结构是由金属-绝缘体-半导体构成的三层结构，有时也将其称为MIS(Metal-Insulator-Semiconductor)结构或以MIS结构为主的二极管连接结构。
注意，上述另一层不局限于形成在导电体542a及导电体542b与氧化物530b之间，例如，另一层会形成在导电体542a及导电体542b与氧化物530c之间。
此外，作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较大的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a的下方的结构物扩散到氧化物530b。当氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。
此外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。此外，氧化物530c可以使用可应用于氧化物530a或氧化物530b的金属氧化物。
具体而言，作为氧化物530a使用In、Ga、Zn的原子个数比为In：Ga：Zn＝1：3：4或1：1：0.5的金属氧化物即可。作为氧化物530b使用In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3或1：1：1的金属氧化物即可。作为氧化物530c使用In、Ga、Zn的原子个数比为In：Ga：Zn＝1：3：4、Ga、Zn的原子个数比为Ga：Zn＝2：1或者Ga：Zn＝2：5的金属氧化物即可。作为氧化物530c具有叠层结构的情况的具体例子，可以举出：In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3、In：Ga：Zn＝1：3：4的叠层结构；Ga、Zn的原子个数比为Ga：Zn＝2：1、In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3的叠层结构；Ga、Zn的原子个数比为Ga：Zn＝2：5、In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3的叠层结构；氧化镓、In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3的叠层结构等。
此外，例如，在用于氧化物530a的金属氧化物中的In与元素M的原子个数比比用于氧化物530b的金属氧化物中的In与元素M的原子个数比小时，作为氧化物530b可以使用具有In、Ga和Zn的原子个数比为In：Ga：Zn＝5：1：6或其附近、In：Ga：Zn＝5：1：3或其附近、In：Ga：Zn＝10：1：3或其附近等的组成的In-Ga-Zn氧化物。
作为上述以外的组成，在氧化物530b中例如可以使用具有In：Zn＝2：1的组成、In：Zn＝5：1的组成、In：Zn＝10：1的组成、这些组成中的任一个附近的组成等的金属氧化物。
优选将这些氧化物530a、氧化物530b、氧化物530c以满足上述原子个数比的关系的方式组合。例如，优选的是，作为氧化物530a及氧化物530c采用具有In：Ga：Zn＝1：3：4的组成及其附近的组成的金属氧化物，作为氧化物530b采用具有In：Ga：Zn＝4：2：3至4.1的组成及其附近的组成的金属氧化物。注意，上述组成表示形成在基体上的氧化物中的原子个数比或者溅射靶材中的原子个数比。此外，作为氧化物530b的组成，通过提高In的比率，可以提高晶体管的通态电流或场效应迁移率等，所以是优选的。
优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况描述为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b、以及氧化物530b与氧化物530c除了氧之外包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a及氧化物530c优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。再者，氮化钽等金属氮化物膜对氢或氧具有阻挡性，所以是优选的。
此外，虽然在图8A及图8B中示出单层结构的导电体542a及导电体542b，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。此外，也可以层叠钛膜及铝膜。此外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
此外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。此外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，如图8A所示，有时在氧化物530与导电体542a及导电体542b的界面及其附近作为低电阻区域分别形成有区域543a及区域543b。此时，区域543a被用作源区域和漏区域的一个，区域543b被用作源区域和漏区域的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式形成导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。此外，在区域543a(区域543b)中有时形成包括包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子浓度增加，区域543a(区域543b)成为低电阻区域。
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530及绝缘体524各自的侧面且与绝缘体522接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧和镁等中的一种或两种以上的金属氧化物。此外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。此外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
通过包括绝缘体544，可以抑制绝缘体580所包含的水及氢等杂质扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
此外，绝缘体550被用作第一栅极绝缘膜。绝缘体550优选以与氧化物530c的内侧(顶面及侧面)接触的方式配置。与上述绝缘体524同样，绝缘体550优选使用包含过量氧且通过加热释放氧的绝缘体形成。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体550以与氧化物530c的顶面接触的方式设置通过加热而释放氧的绝缘体，可以有效地从绝缘体550通过氧化物530c对氧化物530b的沟道形成区域供应氧。此外，与绝缘体524同样，优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
此外，为了将绝缘体550所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体550到导电体560的过剩氧的扩散得到抑制。换言之，可以抑制供应到氧化物530的过剩氧的减少。此外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可应用于绝缘体544的材料。
此外，与第二栅极绝缘膜同样，绝缘体550也可以具有叠层结构。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题，所以通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
在图8A及图8B中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体550所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a可以使用能够应用于氧化物530的氧化物半导体。此时，通过使用溅射法形成导电体560b，可以降低导电体560a的电阻值而使其成为导电体。可以将该导电体称为OC(Oxide Conductor)电极。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
当绝缘体580优选具有过剩氧区域。通过以与氧化物530c接触的方式设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧通过氧化物530c高效地供应给氧化物530。此外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560嵌入于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。
在进行存储装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560嵌入于绝缘体580的开口，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体550及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
以包围晶体管500且使绝缘体513露出的方式去除绝缘体574、绝缘体580、绝缘体544、绝缘体522、绝缘体520、绝缘体516及绝缘体514的一部分而形成开口，并形成对氢或水具有高阻挡性的绝缘体576。由此，绝缘体574、绝缘体580、绝缘体544、绝缘体522、绝缘体520、绝缘体516及绝缘体514各自的侧面与绝缘体576接触。由此，可以防止水分及氢从外部进入到晶体管500中。
如上所述那样，绝缘体513及绝缘体576优选高效地抑制氢(例如，氢原子、氢分子等中的至少一个)或水分子的扩散。例如，作为绝缘体513及绝缘体576，优选使用氢阻挡性较高的材料的氮化硅或氮氧化硅。由此，由于可以抑制氢等扩散到氧化物530中，因此可以抑制晶体管500的特性下降。因此，可以提高本发明的一个方式的存储装置的可靠性。
此外，优选在绝缘体576上设置被用作层间膜、平坦化膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
此外，在形成在绝缘体581、绝缘体576、绝缘体574、绝缘体580及绝缘体544中的开口侧面设置绝缘体552。然后，以接触于绝缘体552的侧面及该开口的底面的方式设置导电体540a及导电体540b。在图8A中，导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。
绝缘体552例如以与绝缘体581、绝缘体576、绝缘体574、绝缘体580及绝缘体544接触的方式设置。绝缘体552优选具有抑制氢或水分子的扩散的功能。例如，作为绝缘体552优选使用氢阻挡性较高的材料的氮化硅、氧化铝或氮氧化硅等的绝缘体。尤其是，氮化硅为氢阻挡性较高的材料，因此优选用于绝缘体552。通过作为绝缘体552使用氢阻挡性较高的材料，可以抑制水或氢等的杂质从绝缘体580等通过导电体540a及导电体540b扩散到氧化物530。此外，可以抑制包含在绝缘体580中的氧被导电体540a及导电体540b吸收。如此，可以提高本发明的一个方式的存储装置的可靠性。
导电体540a及导电体540b例如可以使用与导电体328、导电体330、导电体503等同样的材料而设置。尤其是，导电体540a及导电体540b优选都是两层以上的叠层结构，其中作为接触于绝缘体552的第一层形成具有抑制氢原子、氢分子、水分子、铜原子等杂质扩散的功能(不容易使上述杂质透过)的导电材料，作为第二层以后形成以钨、铜、铝等为主要成分的具有高导电性的导电材料。
在图7中，绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧及/或氢等具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
此外，绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过将介电常数较低的材料用于上述绝缘体，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜、氧氮化硅膜等。
此外，如图7及图8A所示，绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体576、绝缘体581、绝缘体582及绝缘体586中嵌入有导电体540a、导电体540b及导电体546等。导电体546例如可以使用可应用于导电体540a及导电体540b的材料。
导电体540a、导电体540b及导电体546被用作使晶体管500、晶体管300、下述导电体450、导电体460等连接的插头或布线。此外，导电体540a及导电体540b例如可以使用与导电体328及导电体330同样的材料而设置。尤其是，在图7中，导电体546以与导电体518接触的方式形成。
此外，也可以在导电体540a、导电体540b、导电体546及绝缘体586上设置导电体450。导电体450被用作使下述导电体460、晶体管300、晶体管500等连接的布线。尤其是，在图7中，导电体450以与导电体540a、导电体540b及导电体546等接触的方式形成。
作为导电体450例如可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在图7中，导电体450具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体紧密性高的导电体。
接着，说明存储元件400的结构。在本结构例子中，存储元件400为图3A、图3B等的存储单元MC的阻变式器件MD所包括的MTJ元件ME。
存储元件400设置在导电体450上的部分区域。存储元件400包括导电体401、绝缘体402、导电体403以及导电体404，并且导电体401、绝缘体402、导电体403以及导电体404依次层叠在该区域中。
导电体401是存储元件400中的自由层，并相当于图4中的MTJ元件ME的层FL。绝缘体402是存储元件400中的隧穿绝缘体，并相当于图4中的MTJ元件ME的层TIS。导电体403是MTJ元件ME中的固定层，并相当于图4中的MTJ元件ME的层RL。因此，关于分别可以应用于导电体401、绝缘体402以及导电体403的材料参照图4的MTJ元件ME的说明。
导电体404是用来形成导电体401、绝缘体402以及导电体403的硬掩模。因此，导电体404例如可以使用可应用于导电体328、导电体330等的材料。
以覆盖绝缘体586、导电体450、导电体401、绝缘体402、导电体403以及导电体404的方式设置绝缘体452。
例如，与绝缘体324等同样，绝缘体452优选使用不使水、氢等杂质扩散到设置有晶体管500的区域中的阻挡性膜。换言之，绝缘体452可以使用可应用于绝缘体324等的材料。
在绝缘体452上设置有绝缘体454。绝缘体454被用作平整因导电体450、存储元件400、绝缘体452等而产生的台阶的平坦化膜。此外，绝缘体454例如可以通过如下方法而形成：将用作绝缘体454的绝缘体形成在绝缘体452上，然后，使用化学机械抛光(CMP)等进行平坦化处理直到导电体404露出为止。
在绝缘体454、绝缘体452以及导电体404上设置有绝缘体456。
例如，与绝缘体326同样，绝缘体454及绝缘体456优选使用相对介电常数较低的绝缘体。换言之，绝缘体454及绝缘体456可以使用可应用于绝缘体326的材料。
导电体457嵌入绝缘体456中。此外，导电体458嵌入绝缘体452、绝缘体454以及绝缘体456中。此外，导电体457及导电体458具有插头或布线的功能。注意，有时使用同一符号表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
在绝缘体456、导电体457以及导电体458上设置有导电体460。导电体460例如可以为与存储元件400电连接的布线。具体而言，导电体460可以为图4所示的存储单元MC中的布线RBL。
作为导电体460，例如可以使用可应用于导电体450的材料。
在绝缘体456上设置有绝缘体459。根据情况，也可以在导电体457及/或导电体458上设置有绝缘体459。绝缘体459例如被用作用来隔开布线之间的绝缘体。此外，在图7的存储装置MDV中，通过进行化学机械抛光(CMP)法等平坦化处理，绝缘体459的高度与导电体460的高度相等。
例如，与绝缘体326同样，绝缘体459优选使用相对介电常数较低的绝缘体。换言之，绝缘体459可以使用可应用于绝缘体326的材料。
此外，在导电体460及绝缘体459上设置有绝缘体462。
作为绝缘体462，例如优选使用防止水、氢等杂质扩散到上层及下层各自的层OSL的具有阻挡性的膜。因此，与绝缘体324等同样，绝缘体462例如优选使用对水、氢等杂质具有阻挡性的绝缘体。
此外，在绝缘体462上方设置有层OSL[2](未图示)至层OSL[p]，层OSL[2]至层OSL[p]可以通过与层OSL[1]同样的工序而制造。因此，绝缘体462可以使用与绝缘体510同样的材料而形成。此外，通过使用与层OSL[1]同样的工序制造层OSL[2]至层OSL[p]，例如可以在层OSL[1]所包括的存储单元阵列MCA上方层叠层OSL[2]至层OSL[p]各自的存储单元阵列MCA。换言之，可以在层OSL[1]所包括的存储单元600上方层叠层OSL[2]至层OSL[p]各自的存储单元600。此外，可以将图7所示的存储装置MDV的结构例子应用于图1B的存储装置MDV。
虽然在图7中示出将存储单元600作为图3A的存储单元MC的存储装置MDV的结构例子，但是本发明的一个方式不局限于此。
例如，也可以将存储单元600作为图3C的存储单元MC来构成存储装置MDV。图9示出将存储单元600作为图3C的存储单元MC的存储装置MDV的结构。
具体而言，在图9的存储装置MDV中，晶体管500A相当于图3C的晶体管M4，晶体管500B相当于晶体管M3，并且存储元件400相当于阻变式器件MD。
在图9的存储装置MDV中，晶体管500A与晶体管500B共同使用绝缘体524、氧化物530a、氧化物530b、导电体542a及导电体542b中的一个。在绝缘体580及导电体542中设置有到达氧化物530的两个开口部，各开口部设置有氧化物530c、绝缘体550以及导电体560。由此，晶体管500A的第一端子及晶体管500B的第一端子可以共同使用导电体542a及导电体542b中的一个。此外，晶体管500A及晶体管500B形成的面积可以小于晶体管500A及晶体管500B分别形成的面积。由此，可以减少形成存储单元600所需的区域，从而可以减少位密度上的每位面积。
在图9的存储装置MDV中，晶体管500A的第一端子与晶体管500B的第一端子电连接，晶体管500B的第二端子与存储元件400的第一端子电连接，并且存储元件400的第二端子与晶体管500A的第二端子电连接。
此外，图3C的布线SL例如可以为与晶体管500A的第一端子及晶体管500B的第一端子电连接的导电体450。此外，图3C的布线BL例如可以为在晶体管500B的第二端子与存储元件400之间电连接的导电体450。
此外，图3C的布线WLa例如可以为相当于晶体管500B的栅极的导电体560。此外，图3C的布线WLb例如可以为相当于晶体管500A的栅极的导电体560。
此外，例如可以将存储单元600作为图6A至图6C的存储单元MC来构成存储装置MDV。图10示出以图6A至图6C的存储单元MC为存储单元600的存储装置MDV的结构。
具体而言，在图10的存储装置MDV中，晶体管500A相当于图6A至图6C的晶体管M10，存储元件400相当于图6A的MTJ元件、图6B的阻变式元件RM、图6C的相变存储器PCM1等。因此，在图10的存储装置MDV中，晶体管500A的第一端子与存储元件400的第一端子电连接。
此外，图6A至图6C的布线SL例如可以为与晶体管500A的第二端子电连接的导电体450。此外，图6A至图6C的布线BL例如可以为与存储元件400的第二端子电连接的导电体460。此外，图6A至图6C的布线WL例如可以为与晶体管500A的栅极电连接的导电体560。
此外，存储元件400的结构根据图6A至图6C各自的存储单元MC而不同。因此，在图10的存储装置MDV中，以纵条阴影线示出形成有存储元件400的部分。虽然在图10中在存储元件400的侧面设置有绝缘体452，但是根据存储元件400的结构而也可以不在存储元件400的侧面设置有绝缘体452。
通过将上述的结构应用于存储装置，可以提供功耗低的存储装置。此外，可以提供存储容量大的存储装置。此外，可以提供新颖的存储装置。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式3)
在本实施方式中，说明可用于上述实施方式中说明的OS晶体管的金属氧化物(下面也称为氧化物半导体)。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇或锡等。此外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
<结晶结构的分类>
首先，对氧化物半导体中的结晶结构的分类参照图11A进行说明。图11A是说明氧化物半导体，典型为IGZO(包含In、Ga及Zn的金属氧化物)的结晶结构的分类的图。
如图11A所示那样，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外，在“Amorphous”中包含completely amorphous。此外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(Cloud-Aligned Composite)(excluding single crystal and poly crystal)。此外，在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。此外，“Crystal”的分类中包含single crystal及poly crystal。
此外，图11A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新的边界区域(New crystalline phase)的结构。就是说，将该结构可以说是与“Crystal(结晶)”及在能量性上不稳定的“Amorphous(无定形)”完全不同的结构。
此外，可以使用X射线衍射(XRD：X-Ray Diffraction)光谱对膜或衬底的结晶结构进行评价。在此，图11B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD光谱(纵轴表示以任意单位(a.u.)表示的强度(Intensity))。此外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，有时将图11B所示的通过GIXD测量而得到的XRD光谱简单地记为XRD光谱。此外，图11B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，图11B所示的CAAC-IGZO膜的厚度为500nm。
如图11B所示，在CAAC-IGZO膜的XRD光谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD光谱中，2θ＝31°附近检测出表示c轴取向的峰值。此外，如图11B所示那样，2θ＝31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
此外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图11C示出CAAC-IGZO膜的衍射图案。图11C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外，图11C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图11C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<<氧化物半导体的结构>>
此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图11A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为数十nm左右。
此外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中，CAAC-OS有包括含有层叠有铟(In)及氧的层(以下、In层)、含有元素M、锌(Zn)及氧的层(以下、(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界(grainboundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化而能够包容畸变。
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是对晶体管的半导体层提供具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选为包含Zn的结构。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质及缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS及非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰值。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子射线的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
<<氧化物半导体的结构>>
接着，说明上述的CAC-OS的详细内容。此外，CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。此外，可以将上述第二区域称为以Ga为主要成分的区域。
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：EnergyDispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像，可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<具有氧化物半导体的晶体管>
在此，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体中的载流子浓度可以为1×1017cm-3以下，优选为1×1015cm-3以下，更优选为1×1013cm-3以下，进一步优选为1×1011cm-3以下，更进一步优选低于1×1010cm-3，且1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为“高纯度本征”或“实质上高纯度本征”的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体中或氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。因此，使通过SIMS测得的氧化物半导体中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而n型化。其结果是，将包含氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能地减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式4)
在本实施方式中，说明形成有上述实施方式所示的存储装置等的半导体晶片及组装有该存储装置的电子构件的一个例子。
<半导体晶片>
首先，使用图12A说明形成有存储装置等的半导体晶片的例子。
图12A所示的半导体晶片4800包括晶片4801及设置在晶片4801的顶面的多个电路部4802。在晶片4801的顶面上没设置有电路部4802的部分相当于空隙4803，其为用于切割的区域。
半导体晶片4800可以通过在前工序中在晶片4801的表面上形成多个电路部4802来制造。此外，也可以之后对晶片4801的形成有多个电路部4802的面的背面进行抛光来减薄晶片4801。通过上述工序，可以减少晶片4801翘曲等而实现构件的小型化。
下面进行切割工序。沿点划线所示的划分线SCL1及划分线SCL2(有时称为切割线或截断线)进行切割。为了容易进行切割工序，优选以多个划分线SCL1平行，多个划分线SCL2平行，且划分线SCL1与划分线SCL2垂直的方式设置空隙4803。
通过进行切割工序，可以从半导体晶片4800切割出图12B所示的芯片4800a。芯片4800a包括晶片4801a、电路部4802以及空隙4803a。此外，空隙4803a优选尽可能小。在此情况下，相邻的电路部4802之间的空隙4803的宽度只要与划分线SCL1的划分用部及划分线SCL2的划分用部大致相等即可。
此外，本发明的一个实施方式的元件衬底的形状不局限于图12A所示的半导体晶片4800的形状。例如，可以为矩形形状的半导体晶片。此外，可以根据元件的制造工序及制造用设备适当地改变元件衬底的形状。
<电子构件>
图12C示出电子构件4700及安装有电子构件4700的衬底(安装衬底4704)的立体图。图12C所示的电子构件4700在模子4711中包括芯片4800a。此外，在图12C所示的芯片4800a中，电路部4802被层叠。也就是说，作为电路部4802，可以应用上述实施方式所示的存储装置。在图12C中，省略电子构件4700的一部分以表示其内部。电子构件4700在模子4711的外侧包括连接盘(land)4712。连接盘4712与电极焊盘4713电连接，电极焊盘4713通过引线4714与芯片4800a电连接。电子构件4700例如安装于印刷电路板4702。通过组合多个该电子构件并使其分别在印刷电路板4702上电连接，由此完成安装衬底4704。
图12D示出电子构件4730的立体图。电子构件4730是SiP(System inpackage：系统封装)或MCM(Multi Chip Module：多芯片封装)的一个例子。在电子构件4730中，封装衬底4732(印刷电路板)上设置有插板(interposer)4731，插板4731上设置有半导体装置4735及多个半导体装置4710。
电子构件4730包括半导体装置4710。半导体装置4710例如可以使用在上述实施方式中说明的存储装置、高宽带存储器(HBM：High Bandwidth Memory)等。此外，半导体装置4735可以使用CPU、GPU、FPGA、存储装置等集成电路(半导体装置)。
封装衬底4732可以使用陶瓷衬底、塑料衬底或玻璃环氧衬底等。插板4731可以使用硅插板、树脂插板等。
插板4731具有多个布线且具有与端子间距不同的多个集成电路电连接的功能。多个布线由单层或多层构成。此外，插板4731具有将设置于插板4731上的集成电路与设置于封装衬底4732上的电极电连接的功能。因此，有时也将插板称为“重布线衬底(rewiringsubstrate)”或“中间衬底”。此外，有时通过在插板4731中设置贯通电极，通过该贯通电极使集成电路与封装衬底4732电连接。此外，在使用硅插板的情况下，也可以使用TSV(Through Silicon Via：硅通孔)作为贯通电极。
作为插板4731优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比集成电路更低的成本制造。硅插板的布线形成可以在半导体工序中进行，因此很容易形成在使用树脂插板时很难形成的微细布线。
在HBM中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装HBM的插板上能够高密度地形成微细的布线。因此，作为安装HBM的插板优选使用硅插板。
此外，在使用硅插板的SiP或MCM等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。此外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5D封装(2.5D安装)，其中多个集成电路横着排放并配置于插板上。
此外，也可以与电子构件4730重叠地设置散热器(散热板)。在设置散热器的情况下，优选设置于插板4731上的集成电路的高度一致。例如，在本实施方式所示的电子构件4730中，优选使半导体装置4710与半导体装置4735的高度一致。
为了将电子构件4730安装在其他的衬底上，可以在封装衬底4732的底部设置电极4733。图12D示出用焊球形成电极4733的例子。通过在封装衬底4732的底部以矩阵状设置焊球，可以实现BGA(Ball Grid Array：球栅阵列)安装。此外，电极4733也可以使用导电针形成。通过在封装衬底4732的底部以矩阵状设置导电针，可以实现PGA(Pin GridArray：针栅阵列)安装。
电子构件4730可以通过各种安装方式安装在其他衬底上，而不局限于BGA及PGA。例如，可以采用SPGA(Staggered Pin GridArray：交错针栅阵列)、LGA(Land GridArray：地栅阵列)、QFP(Quad Flat Package：四侧引脚扁平封装)、QFJ(Quad Flat J-leadedpackage：四侧J形引脚扁平封装)或QFN(Quad Flat Non-leaded package：四侧无引脚扁平封装)等安装方法。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式5)
在本实施方式中，对可以包括上述实施方式的存储装置的CPU进行说明。
图13是示出将上述实施方式所示的存储装置用于其一部分的CPU的一个例子的结构的方框图。
图13所示的CPU在衬底1190上具有：ALU1191(ALU：Arithmetic logic unit：运算电路)、ALU控制器1192、指令译码器1193、中断控制器1194、时序控制器1195、寄存器1196、寄存器控制器1197、总线接口1198(Bus I/F)、能够重写的ROM1199以及ROM接口1189(ROMI/F)。作为衬底1190使用半导体衬底、SOI衬底、玻璃衬底等。ROM1199及ROM接口1189也可以设置在不同的芯片上。当然，图13所示的CPU只不过是简化其结构而表示的一个例子，所以实际上的CPU根据其用途具有各种结构。例如，也可以以包括图13所示的CPU或运算电路的结构为核心，设置多个该核心并使其同时工作，就是说也可以为像GPU那样的结构。此外，在CPU的内部运算电路、数据总线等中能够处理的位数例如可以为8位、16位、32位、64位等。
通过总线接口1198输入到CPU的指令在输入到指令译码器1193并被译码之后，输入到ALU控制器1192、中断控制器1194、寄存器控制器1197、时序控制器1195。
ALU控制器1192、中断控制器1194、寄存器控制器1197、时序控制器1195根据被译码的指令进行各种控制。具体而言，ALU控制器1192生成用来控制ALU1191的工作的信号。此外，中断控制器1194在执行CPU的程序时，根据其优先度或掩码的状态等来判断来自外部的输入/输出装置、外围电路等的中断要求而对该要求进行处理。寄存器控制器1197生成寄存器1196的地址，并根据CPU的状态来进行寄存器1196的读出、写入。
此外，时序控制器1195生成用来控制ALU1191、ALU控制器1192、指令译码器1193、中断控制器1194以及寄存器控制器1197的工作时序的信号。例如，时序控制器1195具有根据参考时钟信号生成内部时钟信号的内部时钟发生器，并将内部时钟信号供应到上述各种电路。
在图13所示的CPU中，在寄存器1196中设置有存储单元。作为寄存器1196，例如包括上面的实施方式所示的存储装置等。
在图13所示的CPU中，寄存器控制器1197根据来自ALU1191的指令进行寄存器1196中的保持工作的选择。换言之，寄存器控制器1197在寄存器1196所具有的存储单元中选择由触发器保持数据还是由电容器保持数据。在选择由触发器保持数据的情况下，对寄存器1196中的存储单元供应电源电压。在选择由电容器保持数据的情况下，对电容器进行数据的重写，而可以停止对寄存器1196中的存储单元供应电源电压。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式6)
在本实施方式中，对包括在上述实施方式中说明的存储装置的电子设备的一个例子进行说明。图14A至图14J、图15A至图15E示出具有该存储装置的电子构件4700包括在各电子设备中的情况。
[移动电话机]
图14A所示的信息终端5500是信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510及显示部5511，作为输入界面在显示部5511中包括触控面板，并且在外壳5510上设置有按钮。
通过将在上述实施方式中说明的存储装置应用于信息终端5500，可以储存在执行程序时暂时生成的文档(例如，使用网页浏览器时的缓存等)。
[可穿戴终端]
此外，图14B示出可穿戴终端的一个例子的信息终端5900。信息终端5900包括外壳5901、显示部5902、操作按钮5903、表把5904、表带5905等。
与上述信息终端5500同样，通过将在上述实施方式中说明的存储装置应用于可穿戴终端，可以储存在执行程序时暂时生成的文档。
[信息终端]
图14C示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示器5302及键盘5303。
与上述信息终端5500同样，通过将在上述实施方式中说明的存储装置应用于台式信息终端5300，可以储存在执行程序时暂时生成的文档。
注意，在上述例子中，图14A至图14C示出智能手机、可穿戴终端及台式信息终端作为电子设备的例子，但是也可以应用智能手机、可穿戴终端及台式信息终端以外的信息终端。作为智能手机、可穿戴终端及台式信息终端以外的信息终端，例如可以举出PDA(Personal DigitalAssistant：个人数码助理)、笔记本式信息终端、工作站等。
[电器产品]
此外，图14D示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
通过将在上述实施方式中说明的存储装置应用于电冷藏冷冻箱5800，例如可以将电冷藏冷冻箱5800用作对应于IoT(Internet of Things：物联网)的电冷藏冷冻箱。通过利用IoT，可以在电冷藏冷冻箱5800与上述信息终端等之间通过互联网等收发储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等的信息。此外，电冷藏冷冻箱5800可以在发送该信息时将该信息暂时作为文档储存在该存储装置中。
在上述例子中，作为电器产品说明电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[游戏机]
此外，图14E示出游戏机的一个例子的便携式游戏机5200。便携式游戏机5200包括外壳5201、显示部5202、按钮5203等。
此外，图14F示出游戏机的一个例子的固定式游戏机7500。固定式游戏机7500包括主体7520及控制器7522。主体7520可以以无线方式或有线方式与控制器7522连接。此外，虽然在图14F中未图示，但是控制器7522可以包括显示游戏的图像的显示部、作为按钮以外的输入接口的触控面板及控制杆、旋转式抓手、滑动式抓手等。此外，控制器7522不局限于图14F所示的形状，也可以根据游戏的种类改变控制器7522的形状。例如，在FPS(FirstPerson Shooter，第一人称射击类游戏)等射击游戏中，作为扳机使用按钮，可以使用模仿枪的形状的控制器。此外，例如，在音乐游戏等中，可以使用模仿乐器、音乐器件等的形状的控制器。再者，固定式游戏机也可以设置照相机、深度传感器、麦克风等，由游戏玩者的手势及/或声音等操作以代替控制器操作。
此外，上述游戏机的影像可以由电视装置、个人计算机用显示器、游戏用显示器、头戴显示器等显示装置输出。
通过将上述实施方式所说明的存储装置用于便携式游戏机5200或固定式游戏机7500，可以实现低功耗的便携式游戏机5200。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
并且，通过将上述实施方式所说明的存储装置用于便携式游戏机5200及固定式游戏机7500，可以储存在执行游戏时暂时生成的运算用文档。
在图14E及图14F中，作为游戏机的例子示出便携式游戏机及固定式游戏机，但是本发明的一个方式的电子设备不局限于此。作为应用本发明的一个方式的电子设备，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[移动体]
上述实施方式所说明的存储装置可以应用于作为移动体的汽车及汽车的驾驶座位附近。
图14G示出作为移动体的一个例子的汽车5700。
汽车5700的驾驶座位附近设置有能够显示速度表、转速计、行驶距离、加油量、排档状态、空调的设定等以提供各种信息的仪表板。此外，驾驶座位附近也可以设置有表示上述信息的显示装置。
尤其是，通过将由设置在汽车5700上的摄像装置(未图示)拍摄的影像显示在上述显示装置上，可以补充被支柱等遮挡的视野、驾驶座位的死角等，从而可以提高安全性。
上述实施方式所说明的存储装置能够暂时储存信息，例如，可以将该存储装置应用于汽车5700的自动驾驶系统、进行导航、危险预测等的系统等来暂时储存必要信息。此外，也可以在该显示装置上暂时显示导航、危险预测等信息。此外，也可以储存安装在汽车5700上的行车记录仪的录像。
虽然在上述例子中作为移动体的一个例子说明汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等。
[照相机]
上述实施方式所说明的存储装置可以应用于照相机。
图14H示出摄像装置的一个例子的数码相机6240。数码相机6240包括外壳6241、显示部6242、操作按钮6243、快门按钮6244等，并且安装有可装卸的镜头6246。在此，数码相机6240采用能够从外壳6241拆卸下镜头6246的结构，但是镜头6246及外壳6241被形成为一体。此外，数码相机6240还可以包括另外安装的闪光灯装置及取景器等。
通过将上述实施方式所说明的存储装置用于数码相机6240，可以实现低功耗的数码相机6240。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[视频摄像机]
上述实施方式所说明的存储装置可以应用于视频摄像机。
图14I示出摄像装置的一个例子的视频摄像机6300。视频摄像机6300包括第一外壳6301、第二外壳6302、显示部6303、操作键6304、镜头6305、连接部6306等。操作键6304及镜头6305设置在第一外壳6301上，显示部6303设置在第二外壳6302上。第一外壳6301与第二外壳6302由连接部6306连接，第一外壳6301与第二外壳6302间的角度可以由连接部6306改变。显示部6303的图像也可以根据连接部6306中的第一外壳6301与第二外壳6302间的角度切换。
当记录由视频摄像机6300拍摄的图像时，需要进行根据数据记录方式的编码。借助于上述存储装置，上述视频摄像机6300可以储存在进行编码时暂时生成的文档。
[ICD]
可以将上述实施方式所说明的存储装置应用于埋藏式心律转复除颤器(ICD)。
图14J是示出ICD的一个例子的截面示意图。ICD主体5400至少包括电池5401、电子构件4700、调节器、控制电路、天线5404、向右心房的金属丝5402、向右心室的金属丝5403。
ICD主体5400通过手术设置在体内，两个金属丝穿过人体的锁骨下静脉5405及上腔静脉5406，并且其中一个金属丝的先端设置于右心室，另一个金属丝的先端设置于右心房。
ICD主体5400具有心脏起搏器的功能，并在心律在规定范围之外时对心脏进行起搏。此外，在即使进行起搏也不改善心律时(快速的心室頻脉或心室颤动等)进行利用去颤的治疗。
为了适当地进行起搏及去颤，ICD主体5400需要经常监视心律。因此，ICD主体5400包括用来检测心律的传感器。此外，ICD主体5400可以在电子构件4700中储存通过该传感器测得的心律的数据、利用起搏进行治疗的次数、时间等。
此外，因为由天线5404接收电力，且该电力被充电到电池5401。此外，通过使ICD主体5400包括多个电池，可以提高安全性。具体而言，即使ICD主体5400中的部分电池产生故障，其他电池可以起作用而被用作辅助电源。
此外，除了能够接收电力的天线5404，还可以包括能够发送生理信号的天线，例如，也可以构成能够由外部的监视装置确认脉搏、呼吸数、心律、体温等生理信号的监视心脏活动的系统。
[PC用扩展装置]
上述实施方式所说明的存储装置可以应用于PC(Personal Computer；个人计算机)等计算机、信息终端用扩展装置。
图15A示出该扩展装置的一个例子的可以携带且安装有能够储存信息的芯片的设置在PC的外部的扩展装置6100。扩展装置6100例如通过由USB(Universal Serial Bus；通用串行总线)等连接于PC，可以储存信息。注意，虽然图15A示出可携带的扩展装置6100，但是根据本发明的一个方式的扩展装置不局限于此，例如也可以采用安装冷却风机等的较大结构的扩展装置。
扩展装置6100包括外壳6101、盖子6102、USB连接器6103及衬底6104。衬底6104被容纳在外壳6101中。衬底6104设置有驱动上述实施方式所说明的存储装置等的电路。例如，衬底6104安装有电子构件4700、控制器芯片6106。USB连接器6103被用作连接于外部装置的接口。
[SD卡]
上述实施方式所说明的存储装置可以应用于能够安装在信息终端或数码相机等电子设备上的SD卡。
图15B是SD卡的外观示意图，图15C是SD卡的内部结构的示意图。SD卡5110包括外壳5111、连接器5112及衬底5113。连接器5112具有连接到外部装置的接口的功能。衬底5113被容纳在外壳5111中。衬底5113设置有存储装置及驱动该存储装置的电路。例如，衬底5113安装有电子构件4700、控制器芯片5115。此外，电子构件4700及控制器芯片5115的各电路结构不局限于上述记载，可以根据情况适当地改变电路结构。例如，电子构件所包括的写入电路、行驱动器、读出电路等也可以不安装在电子构件4700上而安装在控制器芯片5115上。
通过在衬底5113的背面一侧也设置电子构件4700，可以增大SD卡5110的容量。此外，也可以将具有无线通信功能的无线芯片设置于衬底5113。由此，可以进行外部装置与SD卡5110之间的无线通信，可以进行电子构件4700的数据的读出及写入。
[SSD]
上述实施方式所说明的存储装置可以应用于能够安装在信息终端等电子设备上的固态驱动器(SSD)。
图15D是SSD的外观示意图，图15E是SSD的内部结构的示意图。SSD5150包括外壳5151、连接器5152及衬底5153。连接器5152具有连接到外部装置的接口的功能。衬底5153被容纳在外壳5151中。衬底5153设置有存储装置及驱动该存储装置的电路。例如，衬底5153安装有电子构件4700、存储器芯片5155、控制器芯片5156。通过在衬底5153的背面一侧也设置电子构件4700，可以增大SSD5150的容量。存储器芯片5155中安装有工作存储器。例如，可以将DRAM芯片用于存储器芯片5155。控制器芯片5156中安装有处理器、ECC电路等。注意，电子构件4700、存储器芯片5155及控制器芯片5156的各电路结构不局限于上述记载，可以根据情况适当地改变电路结构。例如，控制器芯片5156中也可以设置用作工作存储器的存储器。
通过将实施方式1或实施方式2的存储装置应用于上述电子设备所包括的存储装置，可以提供一种新颖的电子设备。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
[符号说明]
MDV：存储装置、MCA：存储单元阵列、MCA[1]：存储单元阵列、MCA[p-1]：存储单元阵列、MCA[p]：存储单元阵列、PHL：外围电路、MC：存储单元、MC[1，1]：存储单元、MC[m，1]：存储单元、MC[1，n]：存储单元、MC[m，n]：存储单元、BD：电路、WD：电路、SD：电路、RBD：电路、CLC：电路、OPC：电路、M1：晶体管、M2：晶体管、M3：晶体管、M4：晶体管、M10：晶体管、MD：阻变式器件、ME：MTJ元件、RM：阻变式元件、PCM1：相变存储器、IT1：端子、IT2：端子、OT：端子、BL1：布线、BL1[1]：布线、BL1[n]：布线、BL2：布线、BL2[1]：布线、BL2[n]：布线、WL：布线、WLa：布线、WLa[1]：布线、WLa[m]：布线、WLb：布线、WLb[1]：布线、WLb[m]：布线、WL[1]：布线、WL[m]：布线、RBL：布线、RBL[1]：布线、RBL[m]：布线、SL[1]：布线、SL[m]：布线、BGE：布线、RL：层、TIS：层、FL：层、CA：层、TE：电极、CHL：相变层、BE：电极、SIL：层、OSL[1]：层、OSL[p]：层、300：晶体管、310：衬底、312：元件分离层、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、362：绝缘体、364：绝缘体、366：导电体、400：存储元件、401：导电体、402：绝缘体、403：导电体、404：导电体、450：导电体、452：绝缘体、454：绝缘体、456：绝缘体、457：导电体、458：导电体、459：绝缘体、460：导电体、462：绝缘体、500A：晶体管、500B：晶体管、503：导电体、503a：导电体、503b：导电体、510：绝缘体、512：绝缘体、513：绝缘体、514：绝缘体、516：绝缘体、518：导电体、520：绝缘体、522：绝缘体、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、530c：氧化物、540a：导电体、540b：导电体、542：导电体、542a：导电体、542b：导电体、543a：区域、543b：区域、544：绝缘体、546：导电体、550：绝缘体、552：绝缘体、560：导电体、560a：导电体、560b：导电体、574：绝缘体、576：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、586：绝缘体、600：存储单元、1189：ROM接口、1190：衬底、1191：ALU、1192：ALU控制器、1193：指令译码器、1194：中断控制器、1195：时序控制器、1196：寄存器、1197：寄存器控制器、1198：总线接口、2621：行译码器、2622：字线驱动电路、2630：位线驱动电路、2631：列译码器、2632：预充电电路、2633：读出放大器、2634：写入电路、2640：输出电路、2660：控制逻辑电路、4700：电子构件、4702：印刷电路板、4704：安装衬底、4710：半导体装置、4714：引线、4730：电子构件、4731：插板、4732：封装衬底、4733：电极、4735：半导体装置、4800：半导体晶片、4800a：芯片、4801：晶片、4801a：晶片、4802：电路部、4803：空隙、4803a：空隙、5110：SD卡、5111：外壳、5112：连接器、5113：衬底、5115：控制器芯片、5150：SSD、5151：外壳、5152：连接器、5153：衬底、5155：存储器芯片、5156：控制器芯片、5200：便携式游戏机、5201：外壳、5202：显示部、5203：按钮、5300：台式信息终端、5301：主体、5302：显示器、5303：键盘、5400：ICD主体、5401：电池、5402：金属丝、5403：金属丝、5404：天线、5405：锁骨下静脉、5406：上腔静脉、5500：信息终端、5510：外壳、5511：显示部、5700：汽车、5800：电冷藏冷冻箱、5801：外壳、5802：冷藏室门、5803：冷冻室门、5900：信息终端、5901：外壳、5902：显示部、5903：操作按钮、5904：表把、5905：表带、6100：扩展装置、6101：外壳、6102：盖子、6103：USB连接器、6104：衬底、6106：控制器芯片、6240：数码相机、6241：外壳、6242：显示部、6243：操作按钮、6244：快门按钮、6246：镜头、6300：视频摄像机、6301：第一外壳、6302：第二外壳、6303：显示部、6304：操作键、6305：镜头、6306：连接部、7520：主体、7522：控制器。

Claims (5)

1.一种存储装置，包括：
第一层；以及
与所述第一层重叠的第二层，
其中，所述第一层包括电路，
所述第二层包括第一存储单元，
所述电路包括将信号供应到所述第一存储单元的位线驱动电路及/或字线驱动电路，
所述第一存储单元包括第一晶体管、第二晶体管、导电体以及MTJ元件，
所述MTJ元件包括自由层，
所述自由层与所述导电体电连接，
所述第一晶体管的第一端子与所述第二晶体管的第一端子通过所述导电体电连接，
所述电路包括在沟道形成区域中含有硅的晶体管，
并且，所述第一晶体管及所述第二晶体管各自在沟道形成区域中含有金属氧化物。
2.一种存储装置，包括：
第一层；以及
与所述第一层重叠的第二层，
其中，所述第一层包括电路，
所述电路包括将信号供应到第一存储单元的位线驱动电路及/或字线驱动电路，
所述第二层包括所述第一存储单元，
所述第一存储单元包括第一晶体管、第二晶体管、导电体以及MTJ元件，
所述MTJ元件包括自由层及固定层，
所述自由层与所述导电体电连接，
所述第一晶体管的第一端子与所述第二晶体管的第一端子电连接，
所述第二晶体管的第二端子与所述导电体电连接，
所述第一晶体管的第二端子与所述固定层电连接，
所述固定层位于所述自由层上方，
所述电路包括在沟道形成区域中含有硅的晶体管，
并且，所述第一晶体管及所述第二晶体管各自在沟道形成区域中含有金属氧化物。
3.根据权利要求1或2所述的存储装置，
其中所述导电体包含因电流流过而产生自旋霍尔效应的金属材料。
4.根据权利要求1至3中任一项所述的存储装置，还包括第三层，
其中所述第三层包括第二存储单元，
并且所述第三层与所述第二层重叠。
5.一种电子设备，包括：
权利要求1至4中任一项所述的存储装置；以及
外壳。
CN202180024777.XA 2020-03-27 2021-03-17 存储装置及电子设备 Pending CN115349169A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-058397 2020-03-27
JP2020058397 2020-03-27
PCT/IB2021/052197 WO2021191734A1 (ja) 2020-03-27 2021-03-17 記憶装置、及び電子機器

Publications (1)

Publication Number Publication Date
CN115349169A true CN115349169A (zh) 2022-11-15

Family

ID=77890994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180024777.XA Pending CN115349169A (zh) 2020-03-27 2021-03-17 存储装置及电子设备

Country Status (5)

Country Link
US (1) US20230106065A1 (zh)
JP (1) JPWO2021191734A1 (zh)
KR (1) KR20220158241A (zh)
CN (1) CN115349169A (zh)
WO (1) WO2021191734A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116347896A (zh) * 2023-03-28 2023-06-27 北京超弦存储器研究院 半导体结构、存储器及其制作方法、电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910723B2 (en) * 2019-10-31 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with electrically parallel source lines

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4410095B2 (ja) * 2004-12-27 2010-02-03 株式会社東芝 半導体メモリ
KR101698193B1 (ko) 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US9177872B2 (en) 2011-09-16 2015-11-03 Micron Technology, Inc. Memory cells, semiconductor devices, systems including such cells, and methods of fabrication
JP2015228493A (ja) * 2014-05-08 2015-12-17 株式会社半導体エネルギー研究所 半導体装置
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
JP6089081B1 (ja) * 2015-09-16 2017-03-01 株式会社東芝 磁気メモリ
US10923648B2 (en) * 2017-01-17 2021-02-16 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
WO2019073333A1 (ja) * 2017-10-13 2019-04-18 株式会社半導体エネルギー研究所 記憶装置、電子部品、及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116347896A (zh) * 2023-03-28 2023-06-27 北京超弦存储器研究院 半导体结构、存储器及其制作方法、电子设备
CN116347896B (zh) * 2023-03-28 2023-10-20 北京超弦存储器研究院 半导体结构、存储器及其制作方法、电子设备

Also Published As

Publication number Publication date
KR20220158241A (ko) 2022-11-30
WO2021191734A1 (ja) 2021-09-30
US20230106065A1 (en) 2023-04-06
JPWO2021191734A1 (zh) 2021-09-30

Similar Documents

Publication Publication Date Title
US20240221812A1 (en) Memory device, semiconductor device, and electronic device
JP7391874B2 (ja) 半導体装置
CN115349169A (zh) 存储装置及电子设备
US20230298650A1 (en) Driving method of semiconductor device
WO2022049448A1 (ja) 半導体装置、及び電子機器
WO2023047229A1 (ja) 半導体装置、記憶装置、及び電子機器
CN114730582A (zh) 计算机系统及信息处理装置的工作方法
WO2023079398A1 (ja) 半導体装置、及び電子機器
WO2022064308A1 (ja) 半導体装置の駆動方法
WO2022084802A1 (ja) 半導体装置、および半導体装置の駆動方法
US20230147770A1 (en) Semiconductor device
WO2023144652A1 (ja) 記憶装置
WO2023144653A1 (ja) 記憶装置
WO2023156875A1 (ja) 記憶装置
CN117896981A (zh) 半导体装置
CN118235535A (zh) 存储元件及存储装置
TW202424973A (zh) 半導體裝置及半導體裝置的驅動方法
CN116097358A (zh) 半导体装置及电子设备
CN116457934A (zh) 半导体装置
CN116075893A (zh) 半导体装置以及电子设备
CN116114019A (zh) 半导体装置及电子设备
CN118575282A (zh) 半导体装置
CN117999863A (zh) 半导体装置
CN118633361A (zh) 存储装置
TW202424754A (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination