WO2022084802A1 - 半導体装置、および半導体装置の駆動方法 - Google Patents

半導体装置、および半導体装置の駆動方法 Download PDF

Info

Publication number
WO2022084802A1
WO2022084802A1 PCT/IB2021/059305 IB2021059305W WO2022084802A1 WO 2022084802 A1 WO2022084802 A1 WO 2022084802A1 IB 2021059305 W IB2021059305 W IB 2021059305W WO 2022084802 A1 WO2022084802 A1 WO 2022084802A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator
oxide
potential
transistor
wiring
Prior art date
Application number
PCT/IB2021/059305
Other languages
English (en)
French (fr)
Inventor
松嵜隆徳
大貫達也
齋藤利彦
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to US18/030,214 priority Critical patent/US20230377625A1/en
Priority to JP2022557218A priority patent/JPWO2022084802A1/ja
Publication of WO2022084802A1 publication Critical patent/WO2022084802A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Abstract

新規な半導体装置を提供する。 トランジスタと、強誘電体を含む容量素子と、を含むメモリセルと、ワード線と、ビット線と、プレート線と、を有し、トランジスタのゲートはワード線と電気的に接続され、トランジスタのソースまたはドレインの一方はビット線と電気的に接続され、トランジスタのソースまたはドレインの他方は容量素子の一方の電極と電気的に接続され、容量素子の他方の電極はプレート線と電気的に接続され、ワード線にトランジスタのオン状態またはオフ状態を制御する電位を供給する機能と、ビット線に第１電位または第２電位を供給する機能と、プレート線に、第３電位、第４電位、または第５電位を供給する機能と、を備える半導体装置。

Description

半導体装置、および半導体装置の駆動方法
本発明の一態様は、半導体装置および電子機器に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的な本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、またはそれらの検査方法を一例として挙げることができる。
近年、ＬＳＩ、ＣＰＵ、メモリ（記憶装置）などの半導体装置の開発が進められている。これらの半導体装置は、コンピュータ、携帯情報端末など様々な電子機器に使用されている。また、メモリは、演算処理実行時の一時記憶、データの長期記憶など、用途に応じて様々な記憶方式のメモリが開発されている。代表的な記憶方式のメモリとして、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリなどがある。
また、非特許文献１に示すように、強誘電体（ｆｅｒｒｏｅｌｅｃｔｒｉｃ）を用いたメモリの研究開発が活発に行われている。また、次世代の強誘電性メモリのために、強誘電性のＨｆＯ２ベースの材料の研究（非特許文献２）、ハフニウム酸化物薄膜の強誘電性に関する研究（非特許文献３）、ＨｆＯ２薄膜の強誘電性に関する研究（非特許文献４）、及び強誘電体Ｈｆ０．５Ｚｒ０．５Ｏ２を用いたＦｅＲＡＭとＣＭＯＳとの統合の実証（非特許文献５）など、酸化ハフニウム関連の研究も活発に行われている。
Ｔ．Ｓ．Ｂｏｅｓｃｋｅ，ｅｔ　ａｌ，"Ｆｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ　ｉｎ　ｈａｆｎｉｕｍ　ｏｘｉｄｅ　ｔｈｉｎ　ｆｉｌｍｓ"，ＡＰＬ９９，２０１１ Ｚｈｅｎ　Ｆａｎ，ｅｔ　ａｌ，"Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　ＨｆＯ▲２▼−ｂａｓｅｄ　ｍａｔｅｒｉａｌｓ　ｆｏｒ　ｎｅｘｔ−ｇｅｎｅｒａｔｉｏｎ　ｆｅｒｒｏｅｌｅｃｔｒｉｃ　ｍｅｍｏｒｉｅｓ"，ＪＯＵＲＮＡＬ　ＯＦ　ＡＤＶＡＮＣＥＤ　ＤＩＥＬＥＣＴＲＩＣＳ，Ｖｏｌ．６，Ｎｏ．２，２０１６ Ｊｕｎ　Ｏｋｕｎｏ，ｅｔ　ａｌ，"ＳｏＣ　ｃｏｍｐａｔｉｂｌｅ　１Ｔ１Ｃ　ＦｅＲＡＭ　ｍｅｍｏｒｙ　ａｒｒａｙ　ｂａｓｅｄ　ｏｎ　ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｈｆ▲０．５▼Ｚｒ▲０．５▼Ｏ▲２▼"，ＶＬＳＩ　２０２０ 鳥海　明、「ＨｆＯ▲２▼薄膜の強誘電性」、応用物理学会、第８８巻、第９号、２０１９ Ｔ．Ｆｒａｎｃｏｉｓ，ｅｔ　ａｌ，"Ｄｅｍｏｎｓｔｒａｔｉｏｎ　ｏｆ　ＢＥＯＬ−ｃｏｍｐａｔｉｂｌｅ　ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｈｆ▲０．５▼Ｚｒ▲０．５▼Ｏ▲２▼　ｓｃａｌｅｄ　ＦｅＲＡＭ　ｃｏ−ｉｎｔｅｇｒａｔｅｄ　ｗｉｔｈ　１３０ｎｍ　ＣＭＯＳ　ｆｏｒ　ｅｍｂｅｄｄｅｄ　ＮＶＭ　ａｐｐｌｉｃａｔｉｏｎｓ"，ＩＥＤＭ　２０１９
本発明の一態様は、新規な記憶装置を提供することを課題の一つとする。または、本発明の一態様は、消費電力が少ない記憶装置を提供することを課題の一とする。または、本発明の一態様は、信頼性が高い記憶装置を提供することを課題の一とする。または、本発明の一態様は、占有面積が小さい記憶装置を提供することを課題の一とする。または、本発明の一態様は、記憶容量が大きい記憶装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、消費電力が少ない半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性が高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、占有面積が小さい半導体装置を提供することを課題の一とする。または、本発明の一態様は、記憶容量が大きい半導体装置を提供することを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、および他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、および他の課題の全てを解決する必要はない。
本発明の一態様は、トランジスタと、強誘電体を含む容量素子と、を含むメモリセルと、第１乃至第３配線と、を有し、トランジスタのゲートは第１配線と電気的に接続され、トランジスタのソースまたはドレインの一方は第２配線と電気的に接続され、トランジスタのソースまたはドレインの他方は容量素子の一方の電極と電気的に接続され、容量素子の他方の電極は第３配線と電気的に接続され、トランジスタをオン状態またはオフ状態にする電位を第１配線に供給する機能と、第１電位または第２電位を第２配線に供給する機能と、第３電位、第４電位、または第５電位を第３配線に供給する機能と、を備える半導体装置である。
トランジスタは、チャネルが形成される半導体に酸化物半導体を含むことが好ましい。酸化物半導体は、インジウムまたは亜鉛の少なくとも一方を含むことが好ましい。
強誘電体は、アルミニウム、ガリウム、またはインジウムの少なくとも一と、窒素と、を含む、材料を用いることができる。
また、強誘電体は、アルミニウム、ガリウム、またはインジウムの少なくとも一と、ホウ素、スカンジウム、イットリウム、ランタン、セリウム、ネオジム、ユーロピウム、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、またはクロムの少なくとも一と、マグネシウム、カルシウム、ストロンチウム、亜鉛、またはカドミウムの少なくとも一と、窒素と、を含む、材料を用いることができる。また、強誘電体は、ジルコニウム、シリコン、アルミニウム、ガドリニウム、イットリウム、ランタン、またはストロンチウムの少なくとも一と、ハフニウムと、酸素と、を含む材料を用いることができる。
また、本発明の別の一態様は、第２配線に第１電位を供給した後に第２配線をフローティング状態にし、第１配線にトランジスタをオン状態にする電位を供給し、第３配線に第３電位を供給した後に、第２配線の電位に応じて第２配線に第１電位または第２電位を供給し、第３配線に第４電位を供給し、その後、第２配線に第１電位を供給し、第３配線に第５電位を供給し、第１配線にトランジスタをオフ状態にする電位を供給する、半導体装置の駆動方法である。
また、本発明の別の一態様は、第１配線にトランジスタをオン状態にする電位を供給し、第２配線に第２電位を供給し、第３配線に第４電位を供給し、その後、第２配線に第１電位を供給し、第３配線に第５電位を供給し、第１配線にトランジスタをオフ状態にする電位を供給する、半導体装置の駆動方法である。
また、本発明の別の一態様は、第１配線にトランジスタをオン状態にする電位を供給し、第２配線に第１電位を供給し、第３配線に第３電位を供給し、その後、第３配線に第５電位を供給し、第１配線にトランジスタをオフ状態にする電位を供給する、半導体装置の駆動方法である。
第２電位は、容量素子の飽和分極電圧の８０％以下が好ましく、５０％以下がより好ましく、２０％以下がさらに好ましい。
本発明の一態様によって、新規な記憶装置を提供することができる。または、本発明の一態様によって、消費電力が少ない記憶装置を提供することができる。または、本発明の一態様によって、信頼性が高い記憶装置を提供することができる。または、本発明の一態様によって、占有面積が小さい記憶装置を提供することができる。または、本発明の一態様によって、記憶容量が大きい記憶装置を提供することができる。または、本発明の一態様によって、新規な半導体装置を提供することができる。または、本発明の一態様によって、消費電力が少ない半導体装置を提供することができる。または、本発明の一態様によって、信頼性が高い半導体装置を提供することができる。または、本発明の一態様によって、占有面積が小さい半導体装置を提供することができる。または、本発明の一態様によって、記憶容量が大きい半導体装置を提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、および他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
図１Ａは、半導体装置の構成例を説明するブロック図である。図１Ｂは、半導体装置の構成例を説明する斜視図である。
図２Ａ乃至図２Ｃは、半導体装置を説明する図である。
図３は、半導体装置を説明する図である。
図４Ａ乃至図４Ｃは、半導体装置を説明する図である。
図５は、ヒステリシス特性の一例を示す図である。
図６は、読み出し動作を説明するためのタイミングチャートである。
図７Ａおよび図７Ｂは、メモリセルの動作状態を示す図である。
図８Ａおよび図８Ｂは、メモリセルの動作状態を示す図である。
図９Ａおよび図９Ｂは、メモリセルの動作状態を示す図である。
図１０Ａおよび図１０Ｂは、メモリセルの動作状態を示す図である。
図１１Ａおよび図１１Ｂは、メモリセルの動作状態を示す図である。
図１２Ａおよび図１２Ｂは、メモリセルの動作状態を示す図である。
図１３Ａおよび図１３Ｂは、メモリセルの動作状態を示す図である。
図１４は、読み出し動作を説明するためのタイミングチャートである。
図１５Ａおよび図１５Ｂは、メモリセルの動作状態を示す図である。
図１６Ａおよび図１６Ｂは、メモリセルの動作状態を示す図である。
図１７Ａおよび図１７Ｂは、書き込み動作を説明するためのタイミングチャートである。
図１８Ａおよび図１８Ｂは、メモリセルの動作状態を示す図である。
図１９Ａおよび図１９Ｂは、メモリセルの動作状態を示す図である。
図２０は、読み出し動作を説明するためのタイミングチャートである。
図２１Ａおよび図２１Ｂは、半導体装置の変形例を示す図である。
図２２は、半導体装置の構成例を示す断面図である。
図２３Ａは、トランジスタの構成例を示す上面図である。図２３Ｂ乃至図２３Ｄは、トランジスタの構成例を示す断面図である。
図２４は、トランジスタの構成例を示す断面図である。
図２５Ａは、結晶構造の分類を説明する図である。図２５Ｂは、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図２５Ｃは、ＣＡＡＣ−ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図２６Ａは半導体ウェハの一例を示す斜視図であり、図２６Ｂはチップの一例を示す斜視図であり、図２６Ｃおよび図２６Ｄは電子部品の一例を示す斜視図である。
図２７Ａ乃至図２７Ｊは、電子機器の一例を説明する斜視図、または、模式図である。
図２８Ａ乃至図２８Ｅは、電子機器の一例を説明する斜視図、または、模式図である。
図２９Ａ乃至図２９Ｃは、電子機器の一例を説明する図である。
図３０は、メモリセルサイズについて説明する図である。
図３１Ａ１、図３１Ａ２、図３１Ｂ１、図３１Ｂ２、図３１Ｃ１、および図３１Ｃ２は、メモリセルの模式図である。図３１Ｄ１および図３１Ｄ２は、周辺駆動回路とメモリセルアレイの配置例を示す図である。図３１Ｅは、メモリセルアレイの一例を示す図である。図３１Ｆは、ビット線に接続するメモリセルの数と読み出される電圧の関係を示すグラフである。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置および電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
また、本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オン状態とオフ状態が制御される。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有していると言える。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（デジタルアナログ変換回路、アナログデジタル変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とを含むものとする。
また、例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書等において、「抵抗素子」とは、例えば、０Ωよりも高い抵抗値を有する回路素子、配線などを用いることができる。そのため、本明細書等において、「抵抗素子」は、抵抗値を有する配線、ソース−ドレイン間に電流が流れるトランジスタ、ダイオード、コイルなどを含むものとする。そのため、「抵抗素子」という用語は、「抵抗」「負荷」「抵抗値を有する領域」などの用語に言い換えることができ、逆に「抵抗」「負荷」「抵抗値を有する領域」という用語は、「抵抗素子」などの用語に言い換えることができる。抵抗値としては、例えば、好ましくは１ｍΩ以上１０Ω以下、より好ましくは５ｍΩ以上５Ω以下、更に好ましくは１０ｍΩ以上１Ω以下とすることができる。また、例えば、１Ω以上１×１０９Ω以下としてもよい。
また、配線を抵抗素子として用いる場合、当該配線の長さによって抵抗値決める場合がある。または、配線として用いる導電体とは異なる抵抗率を有する導電体を抵抗素子として用いる場合がある。または、半導体に不純物をドーピングすることで抵抗値を決める場合がある。
また、本明細書等において、「容量素子」とは、例えば、０Ｆよりも高い静電容量の値を有する回路素子、０Ｆよりも高い静電容量の値を有する配線の領域、寄生容量、トランジスタのゲート容量などとすることができる。そのため、本明細書等において、「容量素子」は、１対の電極と、当該電極の間に含まれている誘電体と、を含む回路素子だけでなく、配線と配線との間に生じる寄生容量、トランジスタのソースまたはドレインの一方とゲートとの間に生じるゲート容量などを含むものとする。また、「容量素子」「寄生容量」「ゲート容量」などという用語は、「容量」などの用語に言い換えることができ、逆に、「容量」という用語は、「容量素子」「寄生容量」「ゲート容量」などの用語に言い換えることができる。また、「容量」の「１対の電極」という用語は、「一対の導電体」「一対の導電領域」「一対の領域」などに言い換えることができる。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
また、本明細書等において、トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソースまたはドレインとして機能する２つの端子は、トランジスタの入出力端子である。２つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）およびトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースおよびドレインの用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソースまたはドレインの一方」（または第１電極、または第１端子）、「ソースまたはドレインの他方」（または第２電極、または第２端子）という表記を用いる。なお、トランジスタの構造によっては、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲートまたはバックゲートの一方を第１ゲートと呼称し、トランジスタのゲートまたはバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、３以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第１ゲート、第２ゲート、第３ゲートなどと呼称することがある。
また、本明細書等において、「ノード」は、回路構成、デバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等を「ノード」と言い換えることが可能である。
また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、「電圧」を「電位」に言い換えることができる。なお、グラウンド電位は必ずしも０Ｖを意味するとは限らない。また、電位は相対的なものであり、基準となる電位が変わることによって、配線に与えられる電位、回路などに印加される電位、回路などから出力される電位なども変化する。
また、本明細書等において、「高レベル電位（「ハイレベル電位」、「Ｈ電位」、または「Ｈ」ともいう）」「低レベル電位（「ローレベル電位」、「Ｌ電位」、または「Ｌ」ともいう）」という用語は、特定の電位を意味するものではない。例えば、２本の配線において、両方とも「高レベル電位を供給する配線として機能する」と記載されていた場合、両方の配線が与えるそれぞれの高レベル電位は、互いに等しくなくてもよい。また、同様に、２本の配線において、両方とも「低レベル電位を供給する配線として機能する」と記載されていた場合、両方の配線が与えるそれぞれの低レベル電位は、互いに等しくなくてもよい。
「電流」とは、電荷の移動現象（電気伝導）のことであり、例えば、「正の荷電体の電気伝導が起きている」という記載は、「その逆向きに負の荷電体の電気伝導が起きている」と換言することができる。そのため、本明細書等において、「電流」とは、特に断らない限り、キャリアの移動に伴う電荷の移動現象（電気伝導）をいうものとする。ここでいうキャリアとは、電子、正孔、アニオン、カチオン、錯イオン等が挙げられ、電流の流れる系（例えば、半導体、金属、電解液、真空中など）によってキャリアが異なる。また、配線等における「電流の向き」は、正のキャリアが移動する方向とし、電流量を正の値で記載する。換言すると、負のキャリアが移動する方向は、電流の向きと逆の方向となり、電流量が負の値で表現される。そのため、本明細書等において、電流の正負（または電流の向き）について断りがない場合、「素子Ａから素子Ｂに電流が流れる」等の記載は「素子Ｂから素子Ａに電流が流れる」等に言い換えることができるものとする。また、「素子Ａに電流が入力される」等の記載は「素子Ａから電流が出力される」等に言い換えることができるものとする。
また、本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書などの実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲などにおいて「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲などにおいて省略することもありうる。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
また、「上」および「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。または、場合によっては、または、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」または「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。または、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
また、本明細書等において「電極」「配線」「端子」などの用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」または「配線」の用語は、複数の「電極」または「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は「配線」または「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」「配線」「端子」などが一体となって形成されている場合なども含む。そのため、例えば、「電極」は「配線」または「端子」の一部とすることができ、また、例えば、「端子」は「配線」または「電極」の一部とすることができる。また、「電極」「配線」「端子」などの用語は、場合によって、「領域」などの用語に置き換える場合がある。
また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、または、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
本明細書等において、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなること、キャリア移動度が低下すること、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。具体的には、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。一例としては、電気的なスイッチ、機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、またはこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、ＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」または「概略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」または「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、およびスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼称することができる。また、「ＯＳトランジスタ」と記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
本明細書に記載の実施の形態については、図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、図面を理解しやすくするため、斜視図または上面図などにおいて、一部の構成要素の記載を省略している場合がある。
また、本明細書の図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもその大きさもしくは縦横比などに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、“［ｉ］”、“［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。例えば、２つある配線ＣＬの一方を配線ＣＬ［１］と記載し、他方を配線ＣＬ［２］と記載する場合がある。
（実施の形態１）
メモリセル１０（「記憶素子」ともいう。）を含む半導体装置１００の構成例について説明する。
図１Ａに、本発明の一態様である半導体装置１００の構成例を示すブロック図を示す。図１Ａに示す半導体装置１００は、駆動回路２１と、メモリアレイ２０と、を有する。メモリアレイ２０は、複数のメモリセル１０を有する。図１Ａでは、メモリアレイ２０がｍ行ｎ列（ｍおよびｎは２以上の整数。）のマトリクス状に配置された複数のメモリセル１０を有する例を示している。
なお、行と列は互いに直交する方向に延在する。本実施の形態では、Ｘ方向を「行」とし、Ｙ方向を「列」としているが、Ｘ方向を「列」とし、Ｙ方向を「行」としてもよい。
図１Ａでは、１行１列目のメモリセル１０をメモリセル１０［１，１］と示し、ｍ行ｎ列目のメモリセル１０をメモリセル１０［ｍ，ｎ］と示している。また、ｉ行ｊ列目（ｉは１以上ｍ以下の整数。ｊは１以上ｎ以下の整数。）のメモリセル１０をメモリセル１０［ｉ，ｊ］と示している。
また、メモリアレイ２０は、行方向に延在するｍ本の配線ＷＬ（ワード線）と、列方向に延在するｎ本の配線ＢＬ（ビット線）と、ｎ個のスイッチＳＷ１と、ｎ個のスイッチＳＷ２と、を備える（図示せず）。ｊ列目に設けられた複数のメモリセル１０は、ｊ列目の配線ＢＬ（配線ＢＬ［ｊ］）と電気的に接続される。ｉ行目に設けられた複数のメモリセル１０は、ｉ行目の配線ＷＬ（配線ＷＬ［ｉ］）と電気的に接続される。
駆動回路２１は、ＰＳＷ２２（パワースイッチ）、ＰＳＷ２３、および周辺回路３１を有する。周辺回路３１は、周辺回路４１、コントロール回路３２（Ｃｏｎｔｒｏｌ　Ｃｉｒｃｕｉｔ）、および電圧生成回路３３を有する。
半導体装置１００において、各回路、各信号および各電圧は、必要に応じて、適宜取捨することができる。あるいは、他の回路または他の信号を追加してもよい。信号ＢＷ、信号ＣＥ、信号ＧＷ、信号ＣＬＫ、信号ＷＡＫＥ、信号ＡＤＤＲ、信号ＷＤＡ、信号ＰＯＮ１、信号ＰＯＮ２は外部からの入力信号であり、信号ＲＤＡは外部への出力信号である。信号ＣＬＫはクロック信号である。
また、信号ＢＷ、信号ＣＥ、および信号ＧＷは制御信号である。信号ＣＥはチップイネーブル信号であり、信号ＧＷはグローバル書き込みイネーブル信号であり、信号ＢＷはバイト書き込みイネーブル信号である。信号ＡＤＤＲはアドレス信号である。信号ＷＤＡは書き込みデータであり、信号ＲＤＡは読み出しデータである。信号ＰＯＮ１、信号ＰＯＮ２は、パワーゲーティング制御用信号である。なお、信号ＰＯＮ１、信号ＰＯＮ２は、コントロール回路３２で生成してもよい。
コントロール回路３２は、半導体装置１００の動作全般を制御する機能を有するロジック回路である。例えば、コントロール回路は、信号ＣＥ、信号ＧＷおよび信号ＢＷを論理演算して、半導体装置１００の動作モード（例えば、書き込み動作、読み出し動作）を決定する。または、コントロール回路３２は、この動作モードが実行されるように、周辺回路４１の制御信号を生成する。
電圧生成回路３３は負電圧を生成する機能を有する。信号ＷＡＫＥは、信号ＣＬＫの電圧生成回路３３への入力を制御する機能を有する。例えば、信号ＷＡＫＥにＨレベルの信号が与えられると、信号ＣＬＫが電圧生成回路３３へ入力され、電圧生成回路３３は負電圧を生成する。
周辺回路４１は、メモリセル１０に対するデータの書き込みおよび読み出しをするための回路である。周辺回路４１は、行デコーダ４２（Ｒｏｗ　Ｄｅｃｏｄｅｒ）、列デコーダ４４（Ｃｏｌｕｍｎ　Ｄｅｃｏｄｅｒ）、行ドライバ４３（Ｒｏｗ　Ｄｒｉｖｅｒ）、列ドライバ４５（Ｃｏｌｕｍｎ　Ｄｒｉｖｅｒ）、入力回路４７（Ｉｎｐｕｔ　Ｃｉｒ．）、出力回路４８（Ｏｕｔｐｕｔ　Ｃｉｒ．）、センスアンプ４６（Ｓｅｎｓｅ　Ａｍｐｌｉｆｉｅｒ）を有する。
行デコーダ４２および列デコーダ４４は、信号ＡＤＤＲをデコードする機能を有する。行デコーダ４２は、アクセスする行を指定するための回路であり、列デコーダ４４は、アクセスする列を指定するための回路である。行ドライバ４３は、行デコーダ４２が指定する配線ＷＬを選択する機能を有する。列ドライバ４５は、データをメモリセル１０に書き込む機能、メモリセル１０からデータを読み出す機能、読み出したデータを保持する機能等を有する。
入力回路４７は、信号ＷＤＡを保持する機能を有する。入力回路４７が保持するデータは、列ドライバ４５に出力される。入力回路４７の出力データが、メモリセル１０に書き込むデータ（Ｄｉｎ）である。列ドライバ４５がメモリセル１０から読み出したデータ（Ｄｏｕｔ）は、出力回路４８に出力される。出力回路４８は、Ｄｏｕｔを保持する機能を有する。また、出力回路４８は、Ｄｏｕｔを半導体装置１００の外部に出力する機能を有する。出力回路４８から出力されるデータが信号ＲＤＡである。
ＰＳＷ２２は周辺回路３１へのＶＤＤの供給を制御する機能を有する。ＰＳＷ２３は、行ドライバ４３へのＶＨＭの供給を制御する機能を有する。ここでは、半導体装置１００の高電源電圧がＶＤＤであり、低電源電圧はＧＮＤ（接地電位）である。また、ＶＨＭは、ワード線を高レベルにするために用いられる高電源電圧であり、ＶＤＤよりも高い。信号ＰＯＮ１によってＰＳＷ２２のオン・オフが制御され、信号ＰＯＮ２によってＰＳＷ２３のオン・オフが制御される。図１Ａでは、周辺回路３１において、ＶＤＤが供給される電源ドメインの数を１としているが、複数にすることもできる。この場合、各電源ドメインに対してパワースイッチを設ければよい。
駆動回路２１とメモリアレイ２０は同一平面上に設けてもよい。また、図１Ｂに示すように、駆動回路２１とメモリアレイ２０を重ねて設けてもよい。駆動回路２１とメモリアレイ２０を重ねて設けることで、信号伝搬距離を短くすることができる。また、半導体装置１００の小型化が実現できる。
図２Ａを用いて、メモリセル１０［ｉ，ｊ］、ｊ列目の配線ＢＬである配線ＢＬ［ｊ］、ｉ行目の配線ＷＬである配線ＷＬ［ｉ］、行ドライバ４３、およびセンスアンプ４６の接続関係を説明する。
図２Ａに、メモリアレイ２０に含まれるメモリセル１０［ｉ，ｊ］の回路図を示す。メモリセル１０［ｉ，ｊ］は、トランジスタ１２０［ｉ，ｊ］、および容量素子１３０［ｉ，ｊ］を備える。１つのトランジスタと１つの容量素子で構成されるメモリセルを、１Ｔ１Ｃ型のメモリセルともいう。
トランジスタ１２０［ｉ，ｊ］のゲートは、配線ＷＬ［ｉ］と電気的に接続され、トランジスタ１２０［ｉ，ｊ］のソースまたはドレインの一方は配線ＢＬ［ｊ］と電気的に接続される。容量素子１３０［ｉ，ｊ］の一方の電極は配線ＰＬ（プレート線）と電気的に接続され、他方の電極は、トランジスタ１２０［ｉ，ｊ］のソースまたはドレインの他方と電気的に接続される。容量素子１３０［ｉ，ｊ］の他方の電極と、トランジスタ１２０［ｉ，ｊ］のソースまたはドレインの他方が電気的に接続する領域をノードＳＮ［ｉ，ｊ］と呼ぶ。
配線ＢＬ［ｊ］はスイッチＳＷ１［ｊ］およびスイッチＳＷ２［ｊ］と電気的に接続される。スイッチＳＷ１［ｊ］の一方の端子は配線ＢＬ［ｊ］と電気的に接続され、他方の端子は配線ＣＯＭと電気的に接続される。スイッチＳＷ２［ｊ］の一方の端子は配線ＢＬ［ｊ］と電気的に接続され、他方の端子はセンスアンプ４６と電気的に接続される。スイッチＳＷ２［ｊ］の他方の端子とセンスアンプ４６が電気的に接続する領域をノードＳＡＮ［ｊ］と呼ぶ。配線ＷＬ［ｉ］は行ドライバ４３と電気的に接続される。
ｎ個のスイッチＳＷ１とｎ個のスイッチＳＷ２は、メモリアレイ２０以外に設けてもよい。例えば、スイッチＳＷ１とスイッチＳＷ２を、メモリアレイ２０とセンスアンプ４６の間に設けてもよい（図３参照）。または、スイッチＳＷ１とスイッチＳＷ２を、駆動回路２１に設けてもよい。例えば、スイッチＳＷ１とスイッチＳＷ２を、センスアンプ４６に設けてもよい。または、スイッチＳＷ１またはスイッチＳＷ２の一方をメモリアレイ２０に設け、他方を駆動回路２１に設けてもよい。
センスアンプ４６にはイネーブル信号ＳＡＥが供給される。イネーブル信号ＳＡＥが電位Ｈの時、センスアンプ４６に電力が供給されて、センスアンプ４６が動作状態となる。イネーブル信号ＳＡＥが電位Ｌの時、センスアンプ４６への電力供給が停止されて、センスアンプ４６が停止状態となる。センスアンプ４６の動作が必要な場合にのみセンスアンプ４６へ電力を供給することで、半導体装置１００の消費電力を低減できる。
また、図２Ｂおよび図２Ｃに示すように、トランジスタ１２０として、バックゲートを備えるトランジスタを用いてもよい。ゲートとバックゲートは、ゲートとバックゲートで半導体のチャネル形成領域を挟むように配置される。ゲートとバックゲートは導電体で形成される。バックゲートはゲートと同様に機能させることができる。また、バックゲートの電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲートの電位は、ゲートと同電位としてもよく、接地電位もしくは任意の電位としてもよい。
ゲートとバックゲートは導電体で形成されるため、トランジスタの外部で生じる電場が、チャネルが形成される半導体に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。すなわち、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。また、バックゲートを設けることで、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量が低減できる。
図２Ｂは、トランジスタ１２０のバックゲートが配線ＢＧＬと電気的に接続される例を示している。図２Ｃは、トランジスタ１２０のゲートとバックゲートが電気的に接続される例を示している。
また、前述した通り、スイッチはトランジスタに置き換えることができる。図４Ａ乃至図４Ｃは、スイッチＳＷ１［ｊ］をトランジスタＴｒ１［ｊ］に置き換え、スイッチＳＷ２［ｊ］をトランジスタＴｒ２［ｊ］に置き換えた場合の回路図である。
容量素子１３０を構成する誘電体に強誘電性を有しうる材料を用いる。容量素子１３０は強誘電体キャパシタとして機能する。
強誘電性を有しうる材料として、例えば、元素Ｍ１と、元素Ｍ２と、窒素と、を有する金属窒化物が挙げられる。なお、元素Ｍ１は、第１の元素に相当し、元素Ｍ２は、第２の元素に相当する。ここで、元素Ｍ１は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などから選ばれた一つまたは複数である。また、元素Ｍ２は、ホウ素（Ｂ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ユーロピウム（Ｅｕ）などから選ばれた一つまたは複数である。なお、元素Ｍ１および元素Ｍ２の原子数の和と、窒素の原子数の比を１：１またはその近傍にすればよい。ここで、元素Ｍ１の原子数と元素Ｍ２の原子数の比は適宜設定することができる。例えば、元素Ｍ１の原子数は、元素Ｍ２の原子数よりも大きいことが好ましく、元素Ｍ２の原子数の１．５倍以上であることがより好ましい。なお、元素Ｍ１の原子数と、元素Ｍ２の原子数の比は、金属窒化物が固溶体を形成しうる範囲であることが好ましい。なお、元素Ｍ１として、アルミニウム、ガリウム、インジウムなどから２つ以上が選ばれる場合、元素Ｍ１と、窒素と、を有する金属窒化物は、元素Ｍ２を含まなくても、強誘電性を有する場合がある。
元素Ｍ１と、元素Ｍ２と、窒素と、を有する金属窒化物として、代表的には、窒化アルミニウムスカンジウム（Ａｌ１−ａＳｃａＮｂ（ａは０より大きく、０．５より小さい実数であり、ｂは１またはその近傍の値である。））、Ａｌ−Ｇａ−Ｓｃ窒化物（Ａｌ１−ｃ−ｄＧａｃＳｃｄＮｂ（ｃおよびｄのそれぞれは、正の実数であり、ｃ＋ｄは、０より大きく、０．５より小さく、ｂは１またはその近傍の値である。））、Ｇａ−Ｓｃ窒化物（Ｇａ１−ｅＳｃｅＮｂ（ｅは０より大きく、１より小さい実数であり、ｂは１またはその近傍の値である。））などの金属窒化物がある。つまり、強誘電性を有しうる材料として、窒化アルミニウムおよび／または窒化スカンジウムを有する材料が挙げられる。
また、強誘電性を有しうる材料として、例えば、元素Ｍ１と、元素Ｍ３と、窒素と、を有する金属窒化物が挙げられる。なお、元素Ｍ１は、第１の元素に相当し、元素Ｍ３は、第２の元素に相当する。ここで、元素Ｍ１は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などから選ばれた一つまたは複数である。元素Ｍ３は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）などから選ばれた一つまたは複数である。チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、またはクロムの金属窒化物において、これらの金属元素の価数は＋３価である。よって、元素Ｍ１と、元素Ｍ３と、窒素と、を有する金属窒化物においても、元素Ｍ３の価数は＋３価となりうる。したがって、元素Ｍ１および元素Ｍ３の原子数の和と、窒素の原子数の比を１：１またはその近傍にすると、当該金属窒化物の電荷が補償される場合がある。
なお、元素Ｍ１と、元素Ｍ３と、窒素と、を有する金属窒化物は、元素Ｍ４を含んでいてもよい。ここで、元素Ｍ４は、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）などから選ばれた一つまたは複数である。チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、またはクロムは、＋４価以上の価数を取りうる。そこで、当該金属窒化物に価数が＋２価である元素Ｍ４が含まれることで、当該金属窒化物の電荷が補償されると推定される。なお、元素Ｍ１、元素Ｍ３、および元素Ｍ４の原子数の比は適宜設定することができる。例えば、元素Ｍ１の原子数は、元素Ｍ３および元素Ｍ４の原子数の和よりも大きいことが好ましい。
また、元素Ｍ１と、元素Ｍ２と、窒素と、を有する金属窒化物に、元素Ｍ３または元素Ｍ４が含まれてもよい。このとき、元素Ｍ１および元素Ｍ２の原子数の和に対する、元素Ｍ３または元素Ｍ４の原子数の比は、０．０５以下が好ましく、０．０２以下がより好ましい。これにより、当該金属窒化物の電荷を補償するために形成される欠陥の量を抑制することができる。欠陥の量が抑制されることで、当該金属窒化物の結晶性が向上し、強誘電性が発現しやすくなる。
また、元素Ｍ１と、元素Ｍ３と、窒素と、を有する金属窒化物に元素Ｍ２が含まれてもよい。このとき、元素Ｍ１および元素Ｍ３の原子数の和と、元素Ｍ２の原子数の比に特に制限はない。当該金属窒化物に元素Ｍ２が含まれても、当該金属窒化物の電荷は補償されるためである。
また、元素Ｍ１と、元素Ｍ３と、元素Ｍ４と、窒素と、を有する金属窒化物に元素Ｍ２が含まれてもよい。このとき、元素Ｍ１、元素Ｍ３、および元素Ｍ４の原子数の和と、元素Ｍ２の原子数の比に特に制限はない。当該金属窒化物に元素Ｍ２が含まれても、当該金属窒化物の電荷は補償されるためである。
なお、上記金属窒化物は、少なくとも、第１３族元素と、第１５族元素である窒素とを含むため、当該金属窒化物を、１３−１５族の強誘電体、１３族窒化物の強誘電体などと呼ぶ場合がある。
強誘電性を有しうる材料としては、酸化ハフニウム、酸化ジルコニウム、ＨｆＺｒＯＸ（Ｘは０よりも大きい実数とする）などの金属酸化物が挙げられる。また、強誘電性を有しうる材料としては、酸化ハフニウムに元素Ｊ１（ここでの元素Ｊ１は、ジルコニウム（Ｚｒ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）などから選ばれた一つまたは複数）を添加した材料が挙げられる。ここで、ハフニウム原子と元素Ｊ１の原子数の比は適宜設定することができ、例えば、ハフニウム原子と元素Ｊ１の原子数を１：１またはその近傍にすればよい。また、強誘電性を有しうる材料としては、酸化ジルコニウムに元素Ｊ２（ここでの元素Ｊ２は、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ストロンチウム（Ｓｒ）などから選ばれた一つまたは複数）を添加した材料、などが挙げられる。また、ジルコニウム原子と元素Ｊ２の原子数の比は適宜設定することができ、例えば、ジルコニウム原子と元素Ｊ２の原子数を１：１またはその近傍にすればよい。なお、酸化ハフニウム、または酸化ハフニウムおよび酸化ジルコニウムを有する材料の結晶構造としては、立方晶系、正方晶系、直方晶系、および単斜晶系の中から選ばれるいずれか一または複数とすればよい。
また、強誘電性を有しうる材料として、チタン酸鉛（ＰｂＴｉＯＸ）、チタン酸バリウムストロンチウム（ＢＳＴ）、チタン酸ストロンチウム、チタン酸ジルコン酸鉛（ＰＺＴ）、タンタル酸ビスマス酸ストロンチウム（ＳＢＴ）、ビスマスフェライト（ＢＦＯ）、チタン酸バリウム、などのペロブスカイト構造を有する圧電性セラミックスを用いてもよい。また、強誘電性を有しうる材料としては、ＳｒＴａＯ２Ｎ、ＢａＴａＯ２Ｎなどのペロブスカイト型酸窒化物、κアルミナ型構造のＧａＦｅＯ３などが挙げられる。
なお、上記の説明においては、金属酸化物、及び金属窒化物について例示したがこれに限定されない。例えば、上述の金属酸化物に窒素が添加された金属酸化窒化物、または上述の金属窒化物に酸素が添加された金属窒化酸化物などを用いてもよい。
また、強誘電性を有しうる材料としては、例えば、上記に列挙した材料から選ばれた複数の材料からなる混合物または化合物を用いることができる。ところで、上記に列挙した材料などは、成膜条件だけでなく、各種プロセスなどによっても結晶構造（特性）が変わり得る可能性があるため、本明細書等では強誘電性を発現する材料を強誘電体と呼ぶだけではなく、強誘電性を有しうる材料または強誘電性を有せしめる材料とも呼んでいる。別言すると、本明細書等で「強誘電体」と呼ぶ場合は、強誘電性を発現する材料と強誘電性を有しうる材料のどちらも含まれる。
また、酸化ハフニウム、あるいは酸化ハフニウムおよび酸化ジルコニウムを有する材料は、数ｎｍの膜厚でも強誘電性が発現しやすい。容量素子１３０の誘電体に薄膜化可能な強誘電体を用いることで、微細化されたトランジスタなどの半導体素子と強誘電体キャパシタとして機能する容量素子１３０を組み合わせやすくなる。すなわち、占有面積が低減された半導体装置の実現が容易となる。なお、本明細書等において、強誘電性を有しうる材料を層状にしたものを指して、「強誘電体層」と呼ぶ場合がある。また、本明細書等において、強誘電体層を有する装置を、強誘電体デバイスと呼ぶ場合がある。
強誘電体層はヒステリシス特性を有する。図５は、ヒステリシス特性の一例を示す図である。ヒステリシス特性は、強誘電体層を誘電体として用いた容量素子（強誘電体キャパシタ）で測定できる。図５において、横軸は強誘電体層に印加する電圧（電界）を示す。当該電圧は、強誘電体層を誘電体として用いた容量素子の、一方の電極と他方の電極の電位差である。なお、該電位差を強誘電体層の厚さで除算すると電界強度が求められる。
図５において、縦軸は強誘電体層の分極を示す。分極が正の場合は、強誘電体層中の正電荷が容量素子の一方の電極側に偏り、負電荷が容量素子の他方の電極側に偏っていることを示す。一方、分極が負の場合は、強誘電体層中の負電荷が容量素子の一方の電極側に偏り、正電荷が容量素子の他方の電極側に偏っていることを示す。
また、図５のグラフの縦軸に示す分極を、負電荷が容量素子の一方の電極側に偏り、正電荷が容量素子の他方の電極側に偏っている場合に正とし、正電荷が容量素子の一方の電極側に偏り、負電荷が容量素子の他方の電極側に偏っている場合に負としてもよい。
図５に示すように、強誘電体層のヒステリシス特性は、曲線５１と、曲線５２と、により表すことができる。曲線５１と曲線５２の交点における電圧を、飽和分極電圧ＶＳＰ、および飽和分極電圧−ＶＳＰと呼ぶ。ＶＳＰと−ＶＳＰは、極性が異なるということができる。
強誘電体層に−ＶＳＰ以下の電圧を印加した後に、強誘電体層に印加する電圧を高くしていくと、強誘電体層の分極は、曲線５１に従って増加する。一方、強誘電体層にＶＳＰ以上の電圧を印加した後に、強誘電体層に印加する電圧を低くしていくと、強誘電体層の分極は、曲線５２に従って減少する。なお、ＶＳＰを「正の飽和分極電圧」または「第１の飽和分極電圧」と呼び、−ＶＳＰを「負の飽和分極電圧」または「第２の飽和分極電圧」と呼ぶ場合がある。第１の飽和分極電圧の絶対値と、第２の飽和分極電圧の絶対値は同じでもよいし異なっていてもよい。
ここで、強誘電体層の分極が曲線５１に従って変化する際の、分極が０になる電圧を抗電圧Ｖｃと呼ぶ。また、強誘電体層の分極が曲線５２に従って変化する際の、分極が０になる電圧を抗電圧−Ｖｃと呼ぶ。Ｖｃの値および−Ｖｃの値は、−ＶＳＰとＶＳＰの間の値である。なお、Ｖｃを「正の抗電圧」または「第１の抗電圧」と呼び、−Ｖｃを「負の抗電圧」または「第２の抗電圧」と呼ぶ場合がある。第１の抗電圧の絶対値と、第２の抗電圧の絶対値とは同じでもよいし異なっていてもよい。
また、強誘電体層に電圧が印加されていない時（電圧が０Ｖの時）の、分極の最大値を「残留分極Ｐｒ」と呼び、最小値を「残留分極−Ｐｒ」と呼ぶ。また、残留分極Ｐｒと残留分極−Ｐｒの差の絶対値を「残留分極２Ｐｒ」と呼ぶ。残留分極２Ｐｒが大きいほど、分極の反転による強誘電体キャパシタの容量値の変動幅が大きくなる。残留分極２Ｐｒは大きいほど好ましい。
メモリセル１０は、強誘電体キャパシタである容量素子１３０と、トランジスタ１２０を含み、容量素子１３０の分極の反転による容量値の変化を用いて情報を記憶する機能を有する。メモリセル１０は、強誘電体メモリとして機能する。１つのトランジスタと１つの強誘電体キャパシタで構成されるメモリセルを、１Ｔ１Ｆ型のメモリセルともいう。
トランジスタ１２０のチャネルが形成される半導体層としては、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて用いることができる。半導体材料としては、例えば、シリコン、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、酸化物半導体、窒化物半導体などの化合物半導体を用いてもよい。
なお、トランジスタ１２０は、チャネルが形成される半導体層に金属酸化物の一種である酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）であることが好ましい。酸化物半導体はバンドギャップが２ｅＶ以上であるため、オフ電流が著しく少ない。よって、メモリセル１０の消費電力を低減できる。よって、メモリセル１０を含む半導体装置１００の消費電力を低減できる。
また、ＯＳトランジスタを含むメモリセルを「ＯＳメモリ」と呼ぶことができる。また、当該メモリセルを含む半導体装置１００も「ＯＳメモリ」と呼ぶことができる。
また、ＯＳトランジスタは高温環境下においても動作が安定し、特性変動が少ない。例えば、高温環境下でもオフ電流がほとんど増加しない。具体的には、室温以上２００℃以下の環境温度下でもオフ電流がほとんど増加しない。また、高温環境下でもオン電流が低下しにくい。よって、ＯＳメモリは、高温環境下においても動作が安定し、高い信頼性が得られる。
また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。トランジスタ１２０にＯＳトランジスタを用いることで、トランジスタ１２０のチャネル長を小さくしても、分極の反転に必要な電圧を容量素子１３０に供給することができる。よって、メモリセル１０の占有面積を低減できる。よって、半導体装置の記憶容量および／または記憶密度を高めることができる。
続いて、強誘電体メモリであるメモリセル１０の読み出し動作および書き込み動作について図面を用いて説明する。なお、本実施の形態で説明する動作は、全てのメモリセル１０に共通の事柄であるため、“［ｉ］”、“［ｉ，ｊ］”等の識別用の符号の記載は省略する。
前提条件として、分極の反転に必要なＶＳＰが４Ｖ、−ＶＳＰが−４Ｖであるものとする。また、容量素子１３０に印加される電圧の絶対値が３Ｖ以下の場合は、分極の反転が生じないものとする。また、容量素子１３０は、分極が正の時よりも負の時の方が、容量値が大きいものとする。また、容量素子１３０の分極が負の時にデータ“１”が保持され、正の時に“０”が保持されているものとする。また、配線ＣＯＭに０Ｖが供給されているものとする。
＜読み出し動作＞
メモリセル１０から、データを読み出す動作について説明する。図６および図１４は、読み出し動作を説明するためのタイミングチャートである。図７乃至図１３、図１５、および図１６におけるＡは、メモリセル１０の動作状態を説明するための回路図である。図７乃至図１３、図１５、および図１６におけるＢは、容量素子１３０の分極のヒステリシス特性であり、Ａに示す動作状態における分極５５を白丸で示している。なお、図７乃至図１３、図１５、および図１６におけるＢの横軸は容量素子１３０に印加される電圧を示す。より具体的には、ノードＳＮが０Ｖの時の配線ＰＬの電位である。また、図７乃至図１３、図１５、および図１６におけるＢの縦軸は容量素子１３０の分極を示す。
また、動作状態を示す回路図などにおいて、配線などの電位をわかりやすく示すため、配線などに隣接して、電位Ｈを示す“Ｈ”または電位Ｌを示す“Ｌ”などの記号を記す場合がある。また、電位変化が生じた配線などに、前述した“Ｈ”または前述した“Ｌ”などの記号を囲み文字で記す場合がある。また、オフ状態のトランジスタおよびオフ状態の回路などに重ねて“×”の記号を記す場合がある。
なお、本明細書などにおいて、ｎチャネル型トランジスタのゲートに印加する電位Ｈは、該トランジスタをオン状態にする電位であり、電位Ｌはオフ状態にする電位である。また、ｐチャネル型トランジスタのゲートに印加する電位Ｌは、該トランジスタをオン状態にする電位であり、電位Ｈはオフ状態にする電位である。
〔データ“１”の読み出し動作〕
図６はデータ“１”の読み出し動作を説明するためのタイミングチャートである。図７Ａは、メモリセル１０の初期状態を示す回路図である。図７Ｂは、メモリセル１０が初期状態の時の分極５５を示している。初期状態として、メモリセル１０にデータ“１”が保持されているものとする。また、スイッチＳＷ１およびスイッチＳＷ２が導通状態であり、配線ＢＬおよびノードＳＡＮに０Ｖが供給されているものとする。また、イネーブル信号ＳＡＥの電位が電位Ｌであるものとする。また、配線ＷＬの電位が電位Ｌであるものとする。よって、トランジスタ１２０はオフ状態である。また、配線ＰＬ、およびノードＳＮの電位が０Ｖであるものとする。初期状態において、容量素子１３０には電圧が印加されていないため、分極５５は−Ｐｒである（図５参照。）。
期間Ｔ１１において、スイッチＳＷ１をオフ状態にする。すると、配線ＢＬおよびノードＳＡＮがフローティング状態になる。また、配線ＷＬに電位Ｈを供給し、トランジスタ１２０をオン状態にする。
また、期間Ｔ１１において、配線ＰＬに４Ｖを供給する。すると、容量素子１３０の分極が反転する。この時、ノードＳＮ、配線ＢＬ、およびノードＳＡＮに電流が流れる。ノードＳＮ、配線ＢＬ、およびノードＳＡＮはフローティング状態であるため、ノードＳＮ、配線ＢＬ、およびノードＳＡＮの電位が上昇する。ノードＳＮ、配線ＢＬ、および、ノードＳＡＮの電位は電位Ｖｆ２まで上昇する（図８Ａ参照。）。この時の分極５５を図８Ｂに示す。
電位Ｖｆ２の大きさは、ノードＳＮ、配線ＢＬ、および、ノードＳＡＮの寄生容量と、容量素子１３０の容量の比で決定される。また、電位Ｖｆ２は、後述する電位Ｖｆ１よりも高い電位である。
また、期間Ｔ１１において、容量素子１３０の分極が反転するため、メモリセル１０に書き込まれたデータ“１”は破壊される。
期間Ｔ１２において、スイッチＳＷ１をオン状態にし、スイッチＳＷ２をオフ状態にする（図９Ａ参照。）。すると、配線ＢＬおよびノードＳＮの電位が０Ｖになり、容量素子１３０に４Ｖ（飽和分極電圧ＶＳＰ）が印加される。この時の分極５５を図９Ｂに示す。容量素子１３０にＶＳＰが印加されることにより、容量素子１３０の分極がほぼ完全に反転する。
また、イネーブル信号ＳＡＥを電位Ｈにして、センスアンプ４６に電力を供給する。センスアンプ４６は、基準電位とノードＳＡＮの電位を比較する機能を有する。基準電位は、電位Ｖｆ２と後述する電位Ｖｆ１の間の電位であることが好ましい。
センスアンプ４６は、基準電位よりもノードＳＡＮの電位が高い場合に、ノードＳＡＮに電位ＶＳＡＨを供給する機能を有する。また、ノードＳＡＮの電位が基準電位以下である場合は、ノードＳＡＮに電位ＶＳＡＬを供給する機能を有する。電位ＶＳＡＨは、ＶＳＰの８０％以下が好ましく、ＶＳＰの５０％以下がより好ましく、ＶＳＰの２０％以下がさらに好ましい。電位ＶＳＡＬは電位ＶＳＡＨよりも低い電位である。本実施の形態では、電位ＶＳＡＨを１Ｖとし、電位ＶＳＡＬを０Ｖとする。電位Ｖｆ２は基準電位よりも高い電位であるため、センスアンプ４６はノードＳＡＮに電位ＶＳＡＨを供給する。
センスアンプ４６の出力電圧を用いて、メモリセル１０に保持されているデータを知ることができる。
期間Ｔ１３において、スイッチＳＷ１をオフ状態にし、スイッチＳＷ２をオン状態にする（図１０Ａ参照。）。すると、配線ＢＬおよびノードＳＮの電位が１Ｖになり、容量素子１３０に３Ｖが印加される。この時の分極５５を図１０Ｂに示す。
期間Ｔ１４において、配線ＰＬに−３Ｖを供給する（図１１Ａ参照。）。この時、ノードＳＮの電位が１Ｖであるため、容量素子１３０には−４Ｖが印加される。すなわち、容量素子１３０に−ＶＳＰが印加される。この時の分極５５を図１１Ｂに示す。このようにして、破壊されたデータ“１”を書き戻すことができる。
期間Ｔ１５において、配線ＰＬに０Ｖを供給する（図１２Ａ、図１２Ｂ参照。）。
期間Ｔ１６において、スイッチＳＷ１をオン状態にし、イネーブル信号ＳＡＥを電位Ｌにする。すると、センスアンプ４６への電力供給が停止し、配線ＢＬ、ノードＳＡＮ、およびノードＳＮの電位が０Ｖになる（図１３Ａ、図１３Ｂ参照。）。その後、配線ＷＬに電位Ｌを供給し、トランジスタ１２０をオフ状態にする。
〔データ“０”の読み出し動作〕
続いて、メモリセル１０にデータ“０”が保持されている場合の読み出し動作を説明する。説明の繰り返しを少なくするため、主に、データ“１”の読み出し動作と異なる点について説明する。図１４はデータ“０”の読み出し動作を説明するためのタイミングチャートである。図１５Ａは、メモリセル１０の初期状態を示す回路図である。図１５Ｂは、メモリセル１０が初期状態の時の分極５５を示している。初期状態として、メモリセル１０にデータ“０”が保持されているものとする。初期状態において、容量素子１３０には電圧が印加されていないため、分極５５はＰｒである（図５参照。）。
期間Ｔ１１において、スイッチＳＷ１をオフ状態にする。すると、配線ＢＬおよびノードＳＡＮがフローティング状態になる。また、配線ＷＬに電位Ｈを供給し、トランジスタ１２０をオン状態にする。
また、期間Ｔ１１において、配線ＰＬに４Ｖを供給する。前述したデータ“１”の読み出し動作では、容量素子１３０の分極反転に伴いノードＳＮへ電荷が供給され、ノードＳＮの電位が電位Ｖｆ２まで上昇した。一方で、データ“０”の読み出し動作では、分極反転がほとんど起こらない。読み出し動作における期間Ｔ１１において、配線ＰＬに４Ｖを供給した後のノードＳＮの電位を電位Ｖｆ１とすると、電位Ｖｆ１は電位Ｖｆ２よりも低い電位になる（図１６Ａ、図１６Ｂ参照。）。
期間Ｔ１２において、スイッチＳＷ１をオン状態にし、スイッチＳＷ２をオフ状態にする。期間Ｔ１１と同様に、データ“０”の読み出し動作では、容量素子１３０の分極は反転しない。また、期間Ｔ１２において、イネーブル信号ＳＡＥを電位Ｈにすると、センスアンプ４６に電力が供給され、基準電位とノードＳＡＮの電位を比較する。その結果、ノードＳＡＮに電位ＶＳＡＬ（０Ｖ）が供給される。
データ“１”の読み出し動作と同様に、センスアンプ４６の出力電圧を用いて、メモリセル１０に保持されているデータを知ることができる。
期間Ｔ１３において、スイッチＳＷ１をオフ状態にし、スイッチＳＷ２をオン状態にする。すると、センスアンプ４６からノードＳＡＮ、配線ＢＬ、およびノードＳＮに電位ＶＳＡＬ（０Ｖ）が供給される。
期間Ｔ１４において、配線ＰＬに−３Ｖを供給する。この時、ノードＳＮの電位は０Ｖであるため、容量素子１３０には−３Ｖが印加される。すなわち、容量素子１３０に印加される電圧が−ＶＳＰに到達せず、分極の反転は生じない。データ“０”の読み出しにおいては、データを破壊せずに読み出すことができる。
データ“０”の読み出し動作における期間Ｔ１５以降の説明は、データ“１”の読み出し動作の説明を参酌して理解できる。
＜書き込み動作＞
続いて、メモリセル１０の書き込み動作について説明する。
〔データ“１”の書き込み動作〕
図１７Ａに、メモリセル１０にデータ“１”を書き込む動作を説明するタイミングチャートを示す。期間Ｔ２１において、スイッチＳＷ１をオフ状態にし、スイッチＳＷ２をオン状態にする。また、配線ＷＬに電位Ｈを供給し、トランジスタ１２０をオン状態にする。
期間Ｔ２２において、イネーブル信号ＳＡＥを電位Ｈにし、センスアンプ４６から電位ＶＳＡＨ（１Ｖ）を出力する。すると、ノードＳＡＮ、配線ＢＬ、ノードＳＮの電位が１Ｖになる。また、配線ＰＬに−３Ｖを供給する。すると、容量素子１３０に−４Ｖが印加される。すなわち、容量素子１３０に−ＶＳＰが印加される。図１８Ａは、期間Ｔ２２におけるメモリセル１０の動作状態を示す回路図である。図１８Ｂは、期間Ｔ２２における分極５５を示す図である。
期間Ｔ２３において、イネーブル信号ＳＡＥを電位Ｌにし、センスアンプ４６への電力供給を停止する。また、スイッチＳＷ１をオン状態にする。すると、ノードＳＡＮ、配線ＢＬ、ノードＳＮの電位が０Ｖになる。また、配線ＰＬに０Ｖを供給する。その後、配線ＷＬに電位Ｌを供給し、トランジスタ１２０をオフ状態にする。このようにして、メモリセル１０にデータ“１”を書き込むことができる。
〔データ“０”の書き込み動作〕
図１７Ｂに、メモリセル１０にデータ“０”を書き込む動作を説明するタイミングチャートを示す。期間Ｔ２１において、イネーブル信号ＳＡＥを電位Ｌにし、スイッチＳＷ１およびスイッチＳＷ２をオン状態にする。また、配線ＷＬに電位Ｈを供給し、トランジスタ１２０をオン状態にする。よって、ノードＳＡＮ、配線ＢＬ、ノードＳＮの電位が０Ｖになる。
期間Ｔ２２において、イネーブル信号ＳＡＥを電位Ｈにし、センスアンプ４６から電位ＶＳＡＬ（０Ｖ）を出力する。すると、ノードＳＡＮ、配線ＢＬ、ノードＳＮの電位も０Ｖになる。また、配線ＰＬに４Ｖを供給する。すると、容量素子１３０に４Ｖが印加される。すなわち、容量素子１３０にＶＳＰが印加される。図１９Ａは、期間Ｔ２２におけるメモリセル１０の動作状態を示す回路図である。図１９Ｂは、期間Ｔ２２における分極５５を示す図である。
期間Ｔ２３において、イネーブル信号ＳＡＥを電位Ｌにし、センスアンプ４６への電力供給を停止する。また、スイッチＳＷ１をオン状態にし、配線ＰＬに０Ｖを供給する。その後、配線ＷＬに電位Ｌを供給し、トランジスタ１２０をオフ状態にする。このようにして、メモリセル１０にデータ“０”を書き込むことができる。
また、データ“０”の書き込み動作においてノードＳＮに０Ｖを供給する場合は、イネーブル信号ＳＡＥを電位Ｌとし、スイッチＳＷ１をオン状態にしてもよい。すなわち、センスアンプ４６を用いずにノードＳＮへ０Ｖを供給してもよい。センスアンプ４６を用いないことで、消費電力を低減できる。
データの読み出し動作および書き込み動作においては、メモリアレイ２０よりもセンスアンプ４６の消費電力が大きい。本実施の形態に示した構成および／または動作方法によれば、センスアンプ４６の出力電圧をＶＳＰの８０％以下、好ましくは５０％以下、より好ましくはＶＳＰの２０％以下にすることができる。よって、センスアンプ４６の動作電圧を低減できる。よって、センスアンプ４６の消費電力を低減できる。また、半導体装置の消費電力を低減できる。
＜変形例＞
前述したデータの読み出し動作において、期間Ｔ１２を省略してもよい。図２０に期間Ｔ１２を行なわない場合のデータ“１”の読み出し動作を説明するタイミングチャートを示す。期間Ｔ１２を行なわないため、期間Ｔ１３でイネーブル信号ＳＡＥを電位Ｈにする。
また、期間Ｔ１２を行なわない場合、図２１Ａに示すように、スイッチＳＷ２を設けなくてもよい。図２１Ａに示す回路構成においても、前述したデータの読み出しおよび書き込み動作を行うことができる。
また、図２１Ｂに示すように、隣接する２列のメモリセル１０を、１つの配線ＢＬと電気的に接続する構成としてもよい。１つの配線ＢＬを２列のメモリセル１０で共有することで、メモリアレイ２０の占有面積を低減し、メモリセル１０の実装密度を高めることができる。
本実施の形態は、本明細書で示す他の実施の形態などと適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置の断面構成例等について説明する。
図２２は、本発明の一態様に係る半導体装置の構成例を示す断面図である。図２２には、本発明の一態様に係る半導体装置の構成要素のうち、トランジスタ３００、トランジスタ２００ａ、および容量素子４００等を示している。ここで、トランジスタ２００ａは、トランジスタ３００の上方に設けられる。容量素子４００はトランジスタ２００ａの上方に設けられる。トランジスタ２００ａは、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタとすることができる。
トランジスタ３００は、例えば、実施の形態１に示す駆動回路２１に含まれるトランジスタに相当する。トランジスタ２００ａは、例えば、実施の形態１に示すトランジスタ１２０に相当する。容量素子４００は、例えば、実施の形態１に示す容量素子１３０に相当する。
図２２において、配線１００１はトランジスタ３００のソース又はドレインの一方と電気的に接続され、配線１００２はトランジスタ３００のソース又はドレインの他方と電気的に接続される。また、配線１００３はトランジスタ２００ａのソース又はドレインの一方と電気的に接続される。トランジスタ２００ａのソース又はドレインの他方は、容量素子４００の一方の電極と電気的に接続され、容量素子４００の他方の電極は、配線１００５と電気的に接続される。配線１００４はトランジスタ２００ａのゲートと電気的に接続され、配線１００６はトランジスタ２００ａのバックゲートと電気的に接続される。さらに、配線１００７はトランジスタ３００のゲートと電気的に接続される。
＜トランジスタ３００＞
トランジスタ３００は、基板３１１上に設けられ、ゲートとして機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、及びソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
ここで、図２２に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面の一部及び上面の一部を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図２２に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成又は駆動方法に応じて適切なトランジスタを用いればよい。
＜配線層＞
各構造体の間には、層間膜、配線、及びプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０はプラグ、又は配線として機能する。
また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図２２において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、又は配線として機能する。
同様に、絶縁体２１１、絶縁体２１２、絶縁体２１４、及び絶縁体２１６には、導電体２１８等が埋め込まれている。また、絶縁体２２２、絶縁体２７５、絶縁体２８０、絶縁体２８２、絶縁体２８３、及び絶縁体２８５には、導電体２４０等が埋め込まれている。さらに、導電体２４０上には、導電体２０９が設けられている。なお、導電体２１８、導電体２４０、及び導電体２０９は、プラグ、又は配線としての機能を有する。
ここで、プラグとして機能する導電体２１８の側面に接して絶縁体２１７が設けられる。絶縁体２１７は、絶縁体２１１、絶縁体２１２、絶縁体２１４、及び絶縁体２１６に形成された開口の内壁に接して設けられている。つまり、絶縁体２１７は、導電体２１８と、絶縁体２１１、絶縁体２１２、絶縁体２１４、及び絶縁体２１６と、の間に設けられている。
絶縁体２１７としては、例えば、窒化シリコン、酸化アルミニウム、又は窒化酸化シリコン等の絶縁体を用いればよい。絶縁体２１７は、絶縁体２１１、絶縁体２１２、絶縁体２１４、及び絶縁体２１６等に接して設けられるので、絶縁体２１１又は絶縁体２１６等から水又は水素等の不純物が、導電体２１８を通じてトランジスタ２００ａの半導体層に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２１１又は絶縁体２１６に含まれる酸素が導電体２１８に吸収されるのを抑制することができる。
なお、本明細書等において、「酸化窒化物」とは、主成分として窒素よりも酸素の含有量が多い材料を指す。例えば「酸化窒化シリコン」とは、窒素よりも酸素の含有量が多い、シリコンと、窒素と、酸素と、を含む材料を指す。また、本明細書等において、「窒化酸化物」とは、主成分として酸素よりも窒素の含有量が多い材料を指す。例えば「窒化酸化アルミニウム」とは、酸素よりも窒素の含有量が多い、アルミニウムと、窒素と、酸素と、を含む材料を示す。
層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物等がある。
例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
例えば、絶縁体２１１、絶縁体３５２、及び絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン又は樹脂等を有することが好ましい。又は、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン又は空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート又はアクリル等がある。
また、酸化物半導体を用いたトランジスタは、水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体２１４、絶縁体２１２及び絶縁体３５０等には、水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。具体的には、水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム又は酸化タンタル等の金属酸化物、窒化酸化シリコン又は窒化シリコン等を用いることができる。
配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム等から選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、導電体２４０、及び導電体２０９等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、又は金属酸化物材料等の導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステン、モリブデン等の高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウム、銅等の低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
＜酸化物半導体が設けられた層の配線、又はプラグ＞
なお、トランジスタ２００ａの半導体層に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体を設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
例えば、図２２では、過剰酸素を有する絶縁体２８０と、導電体２４０との間に、絶縁体２４１を設けるとよい。絶縁体２４１と、絶縁体２２２、絶縁体２８２、及び絶縁体２８３とが接して設けられることで、トランジスタ２００ａは、バリア性を有する絶縁体により、封止する構造とすることができる。
つまり、絶縁体２４１を設けることで、絶縁体２８０が有する過剰酸素が、導電体２４０に吸収されることを抑制することができる。また、絶縁体２４１を有することで、不純物である水素が、導電体２４０を介して、トランジスタ２００ａへ拡散することを抑制することができる。
なお、絶縁体２４１としては、水又は水素等の不純物、及び酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、窒化シリコン、窒化酸化シリコン、酸化アルミニウム又は酸化ハフニウム等を用いることが好ましい。特に、窒化シリコンは水素に対するブロッキング性が高いため好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム又は酸化タンタル等の金属酸化物等を用いることができる。
ここで絶縁体２８３、及び絶縁体２８２には導電体２４０が、絶縁体２１４、及び絶縁体２１２には導電体２１８が貫通しているが、上記の通り、絶縁体２４１が導電体２４０に接して設けられ、絶縁体２１７が導電体２１８に接して設けられている。これにより、導電体２４０及び導電体２１８を介して、絶縁体２１２、絶縁体２１４、絶縁体２８２、及び絶縁体２８３の内側に混入する水素を低減することができる。このようにして、絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８３、絶縁体２４１、及び絶縁体２１７でトランジスタ２００ａを封止し、絶縁体２７４等に含まれる水素等の不純物が外側から混入するのを低減することができる。
容量素子４００は、導電体２０８と、導電体２０８を覆う絶縁体２２１と、絶縁体２２１を介して導電体２０８と重なる領域を有する導電体２２０（導電体２２０ａ、及び導電体２２０ｂ）と、を有する。絶縁体２２１は、強誘電性を有し得る材料を用いればよい。
導電体２０８は、導電体２０９と同じ層に形成されており、導電体２４０の上面に接する。導電体２０８は、導電体２４０を介してトランジスタ２００ａのソース又はドレインの他方と電気的に接続される。
また、導電体２２０、絶縁体２２１、及び導電体２０９を覆って、絶縁体１５５が設けられることが好ましい。絶縁体１５５は、水素を捕獲及び固着する機能を有する絶縁体を用いることが好ましい。例えば、酸化アルミニウムなどを用いることが好ましい。このような絶縁体１５５を、容量素子４００を覆うように設けることにより、容量素子４００の絶縁体２２１に含まれる水素を捕獲および固着し、絶縁体２２１中の水素濃度を低減することができる。これにより、絶縁体２２１の強誘電性を高めることができる。また、導電体２０８と導電体２２０間のリーク電流を低減できる。なお、これに限られず、絶縁体１５５を設けない構成にしてもよい。
また、導電体２０９及び導電体２２０の上に、水素に対するバリア絶縁膜として機能する、絶縁体１５２ａ及び絶縁体１５２ｂを設けることが好ましい。絶縁体１５２ａ及び絶縁体１５２ｂは、絶縁体１５５の上に設けられる。このような絶縁体１５２ａ及び絶縁体１５２ｂを設けることで、絶縁体１５２ｂ上の絶縁体２８６に含まれる水素等の不純物が、容量素子４００、導電体２０９、及び導電体２４０を介して、トランジスタ２００ａに拡散することを抑制することができる。
＜ダイシングライン＞
以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。
ここで、例えば、図２２に示すように、絶縁体２８３と、絶縁体２１４とが接する領域がダイシングラインと重なるように設計することが好ましい。つまり、複数のトランジスタ２００ａを有するメモリセルの外縁に設けられるダイシングラインとなる領域近傍において、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、及び絶縁体２１６に開口を設ける。
つまり、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、及び絶縁体２１６に設けた開口において、絶縁体２１４と、絶縁体２８３とが接する。
また、例えば、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、及び絶縁体２１６の他、絶縁体２１４に開口を設けてもよい。このような構成とすることで、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２２、絶縁体２１６、及び絶縁体２１４に設けた開口において、絶縁体２１２と、絶縁体２８３とが接する。このとき、絶縁体２１２と、絶縁体２８３とを同材料及び同方法を用いて形成してもよい。絶縁体２１２、及び絶縁体２８３を、同材料、及び同方法で設けることで、密着性を高めることができる。例えば、窒化シリコンを用いることが好ましい。
当該構造により、絶縁体２１２、絶縁体２１４、絶縁体２８２、及び絶縁体２８３で、トランジスタ２００ａを包み込むことができる。絶縁体２１２、絶縁体２１４、絶縁体２８２、及び絶縁体２８３の少なくとも一は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水等の不純物が混入し、トランジスタ２００ａに拡散することを防ぐことができる。
また、当該構造により、絶縁体２８０の過剰酸素が外部に拡散することを抑制することができる。従って、絶縁体２８０の過剰酸素は、効率的にトランジスタ２００ａにおけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００ａにおけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００ａにおけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００ａの電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜トランジスタの構成例＞
図２３Ａ乃至図２３Ｄは、トランジスタ２００ａに適用することができるトランジスタ２００の構成例を示す上面図、及び断面図である。ここで、図２３Ｂは、図２３ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図２３Ｃは、図２３ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図２３Ｄは、図２３ＡにＡ５−Ａ６の一点鎖線で示す部位の断面図である。なお、図２３Ａの上面図では、図の明瞭化のために一部の要素を省いている。
図２３Ｂ乃至図２３Ｄには、絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、絶縁体２１４上のトランジスタ２００と、トランジスタ２００上の絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、絶縁体２８２上の絶縁体２８３と、絶縁体２８３上の絶縁体２７４と、絶縁体２８３上、及び絶縁体２７４上の絶縁体２８５と、を示している。絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体２８５、及び絶縁体２７４は層間膜として機能する。また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、及び導電体２４０ｂ）を有する。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、及び絶縁体２４１ｂ）が設けられる。また、絶縁体２８５上、及び導電体２４０上には、導電体２４０と電気的に接続し、配線として機能する導電体２４６（導電体２４６ａ、及び導電体２４６ｂ）が設けられる。また、絶縁体２８３は、絶縁体２１４の上面の一部、絶縁体２１６の側面、絶縁体２２２の側面、絶縁体２７５の側面、絶縁体２８０の側面、ならびに絶縁体２８２の側面及び上面と接する。
絶縁体２８０、絶縁体２８２、絶縁体２８３、及び絶縁体２８５の開口の内壁に接して絶縁体２４１ａが設けられ、絶縁体２４１ａの側面に接して導電体２４０ａが設けられている。また、絶縁体２８０、絶縁体２８２、絶縁体２８３、及び絶縁体２８５の開口の内壁に接して絶縁体２４１ｂが設けられ、絶縁体２４１ｂの側面に接して導電体２４０ｂが設けられている。なお、絶縁体２４１は、第１の絶縁体が上記開口の内壁に接して設けられ、さらに内側に第２の絶縁体が設けられる構造になっている。また、導電体２４０は、第１の導電体が絶縁体２４１の側面に接して設けられ、さらに内側に第２の導電体が設けられる構造になっている。ここで、導電体２４０の上面の高さと、導電体２４６と重なる領域の、絶縁体２８５の上面の高さと、は同程度にできる。
なお、トランジスタ２００では、絶縁体２４１の第１の絶縁体及び絶縁体２４１の第２の絶縁体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体２４１を単層、又は３層以上の積層構造として設ける構成にしてもよい。また、トランジスタ２００では、導電体２４０の第１の導電体及び導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、又は３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
［トランジスタ２００］
図２３Ａ乃至図２３Ｄに示すように、トランジスタ２００は、絶縁体２１４上の絶縁体２１６と、絶縁体２１４及び／又は絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａ、及び導電体２０５ｂ）と、絶縁体２１６上、及び導電体２０５上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の導電体２４２ａと、導電体２４２ａ上の絶縁体２７１ａと、酸化物２３０ｂ上の導電体２４２ｂと、導電体２４２ｂ上の絶縁体２７１ｂと、酸化物２３０ｂ上の絶縁体２５０と、絶縁体２５０上に位置し、酸化物２３０ｂの一部と重なる導電体２６０（導電体２６０ａ、及び導電体２６０ｂ）と、絶縁体２２２、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、絶縁体２７１ａ、及び絶縁体２７１ｂ上に配置される絶縁体２７５と、を有する。ここで、図２３Ｂ及び図２３Ｃに示すように、絶縁体２５０は、絶縁体２２２の上面、絶縁体２２４の側面、酸化物２３０ａの側面、酸化物２３０ｂの側面及び上面、導電体２４２の側面、絶縁体２７１の側面、絶縁体２７５の側面、及び絶縁体２８０の側面と接する。また、導電体２６０の上面は、絶縁体２５０の最上部、及び絶縁体２８０の上面と高さが概略一致するように配置される。また、絶縁体２８２は、導電体２６０、絶縁体２５０、及び絶縁体２８０のそれぞれの上面の少なくとも一部と接する。
なお、以下において、酸化物２３０ａと酸化物２３０ｂをまとめて酸化物２３０と呼ぶ場合がある。また、導電体２４２ａと導電体２４２ｂをまとめて導電体２４２と呼ぶ場合がある。また、絶縁体２７１ａと絶縁体２７１ｂをまとめて絶縁体２７１と呼ぶ場合がある。
絶縁体２８０、及び絶縁体２７５には、酸化物２３０ｂに達する開口が設けられる。当該開口内に、絶縁体２５０、及び導電体２６０が配置されている。また、トランジスタ２００のチャネル長方向において、絶縁体２７１ａ、及び導電体２４２ａと、絶縁体２７１ｂ、及び導電体２４２ｂと、の間に導電体２６０、及び絶縁体２５０が設けられている。絶縁体２５０は、導電体２６０の側面と接する領域と、導電体２６０の底面と接する領域と、を有する。
酸化物２３０は、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、を有することが好ましい。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、トランジスタ２００では、酸化物２３０が、酸化物２３０ａ、及び酸化物２３０ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、又は３層以上の積層構造を設ける構成にしてもよいし、酸化物２３０ａ、及び酸化物２３０ｂのそれぞれが積層構造を有していてもよい。
導電体２６０は、ゲート電極として機能し、導電体２０５は、バックゲート電極として機能する。また、絶縁体２５０は、ゲート電極に対するゲート絶縁体として機能し、絶縁体２２２、及び絶縁体２２４は、バックゲート電極に対するゲート絶縁体として機能する。また、導電体２４２ａは、ソース又はドレインの一方として機能し、導電体２４２ｂは、ソース又はドレインの他方として機能する。また、酸化物２３０の導電体２６０と重畳する領域の少なくとも一部はチャネル形成領域として機能する。
ここで、図２３Ｂにおけるチャネル形成領域近傍の拡大図を図２４に示す。酸化物２３０ｂに酸素が供給されることで、導電体２４２ａと導電体２４２ｂの間の領域にチャネル形成領域が形成される。よって、図２４に示すように、酸化物２３０ｂは、トランジスタ２００のチャネル形成領域として機能する領域２３０ｂｃと、領域２３０ｂｃを挟むように設けられ、ソース領域又はドレイン領域として機能する領域２３０ｂａ及び領域２３０ｂｂと、を有する。領域２３０ｂｃは、少なくとも一部が導電体２６０と重畳している。言い換えると、領域２３０ｂｃは、導電体２４２ａと導電体２４２ｂの間の領域に設けられている。領域２３０ｂａは、導電体２４２ａに重畳して設けられており、領域２３０ｂｂは、導電体２４２ｂに重畳して設けられている。
チャネル形成領域として機能する領域２３０ｂｃは、領域２３０ｂａ及び領域２３０ｂｂよりも、酸素欠損が少なく、又は不純物濃度が低いため、キャリア濃度が低い高抵抗領域である。よって領域２３０ｂｃは、ｉ型（真性）又は実質的にｉ型であるということができる。
また、ソース領域又はドレイン領域として機能する領域２３０ｂａ及び領域２３０ｂｂは、酸素欠損が多く、又は水素、窒素、金属元素等の不純物濃度が高い、ことでキャリア濃度が増加し、低抵抗化した領域である。すなわち、領域２３０ｂａ及び領域２３０ｂｂは、領域２３０ｂｃと比較して、キャリア濃度が高く、低抵抗なｎ型の領域である。
ここで、チャネル形成領域として機能する領域２３０ｂｃのキャリア濃度は、１×１０１８ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域２３０ｂｃのキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
また、領域２３０ｂｃと領域２３０ｂａ又は領域２３０ｂｂとの間に、キャリア濃度が、領域２３０ｂａ及び領域２３０ｂｂのキャリア濃度と同等、又はそれよりも低く、領域２３０ｂｃのキャリア濃度と同等、又はそれよりも高い、領域が形成されていてもよい。つまり、当該領域は、領域２３０ｂｃと領域２３０ｂａ又は領域２３０ｂｂとの接合領域として機能する。当該接合領域は、水素濃度が、領域２３０ｂａ及び領域２３０ｂｂの水素濃度と同等、又はそれよりも低く、領域２３０ｂｃの水素濃度と同等、又はそれよりも高くなる場合がある。また、当該接合領域は、酸素欠損が、領域２３０ｂａ及び領域２３０ｂｂの酸素欠損と同等、又はそれよりも少なく、領域２３０ｂｃの酸素欠損と同等、又はそれよりも多くなる場合がある。
なお、図２４では、領域２３０ｂａ、領域２３０ｂｂ、及び領域２３０ｂｃが酸化物２３０ｂに形成される例について示しているが、本発明はこれに限られるものではない。例えば、上記の各領域が酸化物２３０ｂだけでなく、酸化物２３０ａまで形成されてもよい。
また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、及び窒素等の不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、及び窒素等の不純物元素の濃度が減少していればよい。
トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、及び酸化物２３０ｂ）に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
また、半導体として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物２３０として、例えば、インジウム、元素Ｍ及び亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、インジウム酸化物を用いてもよい。
ここで、酸化物２３０ｂに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
このように、酸化物２３０ｂの下に酸化物２３０ａを配置することで、酸化物２３０ａよりも下方に形成された構造物からの、酸化物２３０ｂに対する、不純物及び酸素の拡散を抑制することができる。
また、酸化物２３０ａ及び酸化物２３０ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、酸化物２３０ａと酸化物２３０ｂの界面における欠陥準位密度を低くすることができる。酸化物２３０ａと酸化物２３０ｂとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
酸化物２３０ｂは、結晶性を有することが好ましい。特に、酸化物２３０ｂとして、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。
ＣＡＡＣ−ＯＳは、結晶性の高い、緻密な構造を有しており、不純物及び欠陥（例えば、酸素欠損（ＶＯ等）が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度（例えば、４００℃以上６００℃以下）で加熱処理することで、ＣＡＡＣ−ＯＳをより結晶性の高い、緻密な構造にすることができる。このようにして、ＣＡＡＣ−ＯＳの密度をより高めることで、当該ＣＡＡＣ−ＯＳ中の不純物又は酸素の拡散をより低減することができる。
一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物及び酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸素欠損近傍の水素が、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある。）を形成し、キャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。したがって、酸化物半導体中のチャネルが形成される領域では、不純物、酸素欠損、及びＶＯＨはできる限り低減されていることが好ましい。言い換えると、酸化物半導体中のチャネルが形成される領域は、キャリア濃度が低減され、ｉ型（真性化）又は実質的にｉ型であることが好ましい。
これに対して、酸化物半導体の近傍に、加熱により脱離する酸素（以下、過剰酸素と呼ぶ場合がある。）を含む絶縁体を設け、熱処理を行うことで、当該絶縁体から酸化物半導体に酸素を供給し、酸素欠損、及びＶＯＨを低減することができる。ただし、ソース領域又はドレイン領域に過剰な量の酸素が供給されると、トランジスタ２００のオン電流の低下、又は電界効果移動度の低下を引き起こすおそれがある。さらに、ソース領域又はドレイン領域に供給される酸素の量が基板面内でばらつくことで、トランジスタを有する半導体装置の特性にばらつきが出ることになる。
よって、酸化物半導体中において、チャネル形成領域として機能する領域２３０ｂｃは、キャリア濃度が低減され、ｉ型又は実質的にｉ型であることが好ましいが、ソース領域又はドレイン領域として機能する領域２３０ｂａ及び領域２３０ｂｂは、キャリア濃度が高く、ｎ型であることが好ましい。つまり、酸化物半導体の領域２３０ｂｃの酸素欠損、及びＶＯＨを低減し、領域２３０ｂａ及び領域２３０ｂｂには過剰な量の酸素が供給されないようにすることが好ましい。
そこで、本実施の形態では、酸化物２３０ｂ上に導電体２４２ａ及び導電体２４２ｂを設けた状態で、酸素を含む雰囲気でマイクロ波処理を行い、領域２３０ｂｃの酸素欠損、及びＶＯＨの低減を図る。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。
酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、又はＲＦ等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを作用させることができる。このとき、マイクロ波、又はＲＦ等の高周波を領域２３０ｂｃに照射することもできる。プラズマ、マイクロ波等の作用により、領域２３０ｂｃのＶＯＨを分断し、水素Ｈを領域２３０ｂｃから除去し、酸素欠損ＶＯを酸素で補填することができる。つまり、領域２３０ｂｃにおいて、「ＶＯＨ→Ｈ＋ＶＯ」という反応が起きて、領域２３０ｂｃの水素濃度を低減することができる。よって、領域２３０ｂｃ中の酸素欠損、及びＶＯＨを低減し、キャリア濃度を低下させることができる。
また、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、又はＲＦ等の高周波、酸素プラズマ等の作用は、導電体２４２ａ及び導電体２４２ｂに遮蔽され、領域２３０ｂａ及び領域２３０ｂｂには及ばない。さらに、酸素プラズマの作用は、酸化物２３０ｂ、及び導電体２４２を覆って設けられている、絶縁体２７１、及び絶縁体２８０によって、低減することができる。これにより、マイクロ波処理の際に、領域２３０ｂａ及び領域２３０ｂｂで、ＶＯＨの低減、及び過剰な量の酸素供給が発生しないので、キャリア濃度の低下を防ぐことができる。
また、絶縁体２５０となる絶縁膜の成膜後に、酸素を含む雰囲気でマイクロ波処理を行うとことが好ましい。このように絶縁体２５０を介して、酸素を含む雰囲気でマイクロ波処理を行うことで、効率よく領域２３０ｂｃ中へ酸素を注入することができる。
また、領域２３０ｂｃ中に注入される酸素は、酸素原子、酸素分子、酸素ラジカル（Ｏラジカルともいう、不対電子をもつ原子又は分子、あるいはイオン）等様々な形態がある。なお、領域２３０ｂｃ中に注入される酸素は、上述の形態のいずれか一又は複数であればよく、特に酸素ラジカルであると好適である。また、絶縁体２５０の膜質を向上させることができるので、トランジスタ２００の信頼性が向上する。
このようにして、酸化物半導体の領域２３０ｂｃで選択的に酸素欠損、及びＶＯＨを除去して、領域２３０ｂｃをｉ型又は実質的にｉ型とすることができる。さらに、ソース領域又はドレイン領域として機能する領域２３０ｂａ及び領域２３０ｂｂに過剰な酸素が供給されるのを抑制し、導電性を維持することができる。これにより、トランジスタ２００の電気特性の変動を抑制し、基板面内でトランジスタ２００の電気特性がばらつくのを抑制することができる。
以上のような構成にすることで、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。また、信頼性が良好な半導体装置を提供することができる。また、良好な電気特性を有する半導体装置を提供することができる。
また、図２３Ｃに示すように、トランジスタ２００のチャネル幅方向の断面視において、酸化物２３０ｂの側面と酸化物２３０ｂの上面との間に、湾曲面を有してもよい。つまり、当該側面の端部と当該上面の端部は、湾曲してもよい（以下、ラウンド状ともいう。）。
上記湾曲面での曲率半径は、０ｎｍより大きく、導電体２４２と重なる領域の酸化物２３０ｂの膜厚より小さい、又は、上記湾曲面を有さない領域の長さの半分より小さいことが好ましい。上記湾曲面での曲率半径は、具体的には、０ｎｍより大きく２０ｎｍ以下、好ましくは１ｎｍ以上１５ｎｍ以下、さらに好ましくは２ｎｍ以上１０ｎｍ以下とする。このような形状にすることで、絶縁体２５０、及び導電体２６０の、酸化物２３０ｂへの被覆性を高めることができる。
酸化物２３０は、化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、主成分である金属元素に対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、主成分である金属元素に対する元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
また、酸化物２３０ｂは、ＣＡＡＣ−ＯＳ等の結晶性を有する酸化物であることが好ましい。ＣＡＡＣ−ＯＳ等の結晶性を有する酸化物は、不純物及び欠陥（酸素欠損等）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極又はドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
ここで、酸化物２３０ａと酸化物２３０ｂの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａと酸化物２３０ｂの接合部における伝導帯下端は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面に形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物２３０ａと酸化物２３０ｂが、酸素以外に共通の元素を主成分として有することで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物２３０ａとして、Ｉｎ−Ｍ−Ｚｎ酸化物、Ｍ−Ｚｎ酸化物、元素Ｍの酸化物、Ｉｎ−Ｚｎ酸化物、インジウム酸化物等を用いてもよい。
具体的には、酸化物２３０ａとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、又はＩｎ：Ｍ：Ｚｎ＝１：１：０．５［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：１：２［原子数比］もしくはその近傍の組成、又はＩｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。
なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であってもよい。
酸化物２３０ａ及び酸化物２３０ｂを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は大きいオン電流、及び高い周波数特性を得ることができる。
絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、及び絶縁体２８５の少なくとも一は、水、水素等の不純物が、基板側から、又は、トランジスタ２００の上方からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、及び絶縁体２８５の少なくとも一は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
なお、本明細書において、バリア絶縁膜とは、バリア性を有する絶縁膜のことを指す。本明細書において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）とする。又は、対応する物質を、捕獲、及び固着する（ゲッタリングともいう）機能とする。
絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、及び絶縁体２８５としては、水、水素等の不純物、及び酸素の拡散を抑制する機能を有する絶縁体を用いることが好ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、又は窒化酸化シリコン等を用いることができる。例えば、絶縁体２１２、絶縁体２７５、及び絶縁体２８３として、より水素バリア性が高い、窒化シリコン等を用いることが好ましい。また、例えば、絶縁体２１４、絶縁体２７１、絶縁体２８２、及び絶縁体２８５として、水素を捕獲及び水素を固着する機能が高い、酸化アルミニウム又は酸化マグネシウム等を用いることが好ましい。これにより、水、水素等の不純物が絶縁体２１２、及び絶縁体２１４を介して、基板側からトランジスタ２００側に拡散するのを抑制することができる。又は、水、水素等の不純物が絶縁体２８５よりも外側に配置されている層間絶縁膜等から、トランジスタ２００側に拡散するのを抑制することができる。又は、絶縁体２２４等に含まれる酸素が、絶縁体２１２、及び絶縁体２１４を介して基板側に、拡散するのを抑制することができる。又は、絶縁体２８０等に含まれる酸素が、絶縁体２８２等を介してトランジスタ２００より上方に、拡散するのを抑制することができる。この様に、トランジスタ２００を、水、水素等の不純物、及び酸素の拡散を抑制する機能を有する絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、及び絶縁体２８５で取り囲む構造とすることが好ましい。
ここで、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、及び絶縁体２８５として、アモルファス構造を有する酸化物を用いることが好ましい。例えば、ＡｌＯｘ（ｘは０より大きい任意数）、又はＭｇＯｙ（ｙは０より大きい任意数）等の金属酸化物を用いることが好ましい。このようなアモルファス構造を有する金属酸化物では、酸素原子がダングリングボンドを有しており、当該ダングリングボンドで水素を捕獲又は固着する性質を有する場合がある。このようなアモルファス構造を有する金属酸化物をトランジスタ２００の構成要素として用いる、又はトランジスタ２００の周囲に設けることで、トランジスタ２００に含まれる水素、又はトランジスタ２００の周囲に存在する水素を捕獲又は固着することができる。特にトランジスタ２００のチャネル形成領域に含まれる水素を捕獲又は固着することが好ましい。アモルファス構造を有する金属酸化物をトランジスタ２００の構成要素として用いる、又はトランジスタ２００の周囲に設けることで、良好な特性を有し、信頼性の高いトランジスタ２００、及び半導体装置を作製することができる。
また、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、及び絶縁体２８５は、アモルファス構造であることが好ましいが、一部に多結晶構造の領域が形成されていてもよい。また、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、及び絶縁体２８５は、アモルファス構造の層と、多結晶構造の層と、が積層された多層構造であってもよい。例えば、アモルファス構造の層の上に多結晶構造の層が形成された積層構造でもよい。
絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、及び絶縁体２８５の成膜は、例えば、スパッタリング法を用いて行えばよい。スパッタリング法は、成膜ガスに水素を含む分子を用いなくてよいので、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７５、絶縁体２８２、絶縁体２８３、及び絶縁体２８５の水素濃度を低減することができる。なお、成膜方法は、スパッタリング法に限られるものではなく、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いてもよい。
また、絶縁体２１２、絶縁体２７５、及び絶縁体２８３の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体２１２、絶縁体２７５、及び絶縁体２８３の抵抗率を概略１×１０１３Ωｃｍとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体２１２、絶縁体２７５、及び絶縁体２８３が、導電体２０５、導電体２４２、導電体２６０、又は導電体２４６のチャージアップを緩和することができる場合がある。絶縁体２１２、絶縁体２７５、及び絶縁体２８３の抵抗率は、好ましくは、１×１０１０Ωｃｍ以上１×１０１５Ωｃｍ以下とする。
また、絶縁体２１６、絶縁体２７４、絶縁体２８０、及び絶縁体２８５は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２７４、絶縁体２８０、及び絶縁体２８５として、酸化シリコン、酸化窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン等を適宜用いればよい。
導電体２０５は、酸化物２３０、及び導電体２６０と、重なるように配置する。ここで、導電体２０５は、絶縁体２１６に形成された開口に埋め込まれて設けることが好ましい。また、導電体２０５の一部が絶縁体２１４に埋め込まれる場合がある。
導電体２０５は、導電体２０５ａ、及び導電体２０５ｂを有する。導電体２０５ａは、当該開口の底面及び側壁に接して設けられる。導電体２０５ｂは、導電体２０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体２０５ｂの上面の高さは、導電体２０５ａの上面の高さ及び絶縁体２１６の上面の高さと概略一致する。
ここで、導電体２０５ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２０５ａに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体２０５ｂに含まれる水素等の不純物が、絶縁体２２４等を介して、酸化物２３０に拡散するのを防ぐことができる。また、導電体２０５ａに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体２０５ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウム等を用いることが好ましい。したがって、導電体２０５ａとしては、上記導電性材料を単層又は積層とすればよい。例えば、導電体２０５ａは、窒化チタンを用いればよい。
また、導電体２０５ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体２０５ｂは、タングステンを用いればよい。
導電体２０５は、バックゲート電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
なお、酸化物２３０を高純度真性とし、酸化物２３０から不純物が極力排除された状態であるとする場合、導電体２０５、及び／または導電体２６０に電位を与えずに、トランジスタ２００をノーマリーオフとする（トランジスタ２００のしきい値電圧を０Ｖより大きくする）ことが期待できる場合がある。この場合においては、導電体２６０と、導電体２０５とを接続し、同一電位が与えられるようにすると好適である。
また、導電体２０５の電気抵抗率は、上記の導電体２０５に印加する電位を考慮して設計され、導電体２０５の膜厚は当該電気抵抗率に合わせて設定される。また、絶縁体２１６の膜厚は、導電体２０５とほぼ同じになる。ここで、導電体２０５の設計が許す範囲で導電体２０５及び絶縁体２１６の膜厚を薄くすることが好ましい。絶縁体２１６の膜厚を薄くすることで、絶縁体２１６中に含まれる水素等の不純物の絶対量を低減することができるので、当該不純物が酸化物２３０に拡散するのを低減することができる。
なお、導電体２０５は、図２３Ａに示すように、酸化物２３０の導電体２４２ａ及び導電体２４２ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、図２３Ｃに示すように、導電体２０５は、酸化物２３０ａ及び酸化物２３０ｂのチャネル幅方向の端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。当該構成を有することで、ゲート電極として機能する導電体２６０の電界と、バックゲート電極として機能する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。本明細書において、ゲート、及びバックゲートの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
なお、本明細書等において、Ｓ−ｃｈａｎｎｅｌ構造のトランジスタとは、一対のゲート電極の一方及び他方の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。また、本明細書等で開示するＳ−ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造及びプレーナ型構造とは異なる。Ｓ−ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
トランジスタ２００を、ノーマリーオフとして、且つ上記のＳ−Ｃｈａｎｎｅｌ構造とすることで、チャネル形成領域を電気的に取り囲むことができる。そのため、トランジスタ２００をＧＡＡ（Ｇａｔｅ　Ａｌｌ　Ａｒｏｕｎｄ）構造、またはＬＧＡＡ（Ｌａｔｅｒａｌ　Ｇａｔｅ　Ａｌｌ　Ａｒｏｕｎｄ）構造と捉えることもできる。トランジスタ２００をＳ−Ｃｈａｎｎｅｌ構造、ＧＡＡ構造、またはＬＧＡＡ構造とすることで、酸化物２３０と、ゲート絶縁膜との界面または界面近傍に形成されるチャネル形成領域を、酸化物２３０のバルク全体とすることができる。別言すると、トランジスタ２００をＳ−Ｃｈａｎｎｅｌ構造、ＧＡＡ構造、またはＬＧＡＡ構造とすることで、キャリアパスをバルク全体として用いる、いわゆるＢｕｌｋ−Ｆｌｏｗタイプとすることができる。Ｂｕｌｋ−Ｆｌｏｗタイプのトランジスタ構造とすることで、トランジスタに流れる電流密度を向上させることが可能となるため、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度を高めることが期待できる。
また、図２３Ｃに示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体２０５は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体２０５を複数のトランジスタで共有する構成にしてもよい。
なお、トランジスタ２００では、導電体２０５は、導電体２０５ａ、及び導電体２０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
絶縁体２２２、及び絶縁体２２４は、ゲート絶縁体として機能する。
絶縁体２２２は、水素（例えば、水素原子、水素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２は、絶縁体２２４よりも水素及び酸素の一方又は双方の拡散を抑制する機能を有することが好ましい。
絶縁体２２２は、絶縁性材料であるアルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。又は、ハフニウム及びジルコニウムを含む酸化物、例えばハフニウムジルコニウム酸化物を用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０から基板側への酸素の放出及び、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の拡散を抑制する層として機能する。よって、絶縁体２２２を設けることで、水素等の不純物が、トランジスタ２００の内側へ拡散することを抑制し、酸化物２３０中の酸素欠損の生成を抑制することができる。また、導電体２０５が、絶縁体２２４及び、酸化物２３０が有する酸素と反応することを抑制することができる。
又は、上記絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又は、これらの絶縁体を窒化処理してもよい。また、絶縁体２２２は、これらの絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、ハフニウムジルコニウム酸化物等の、いわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、絶縁体２２２として、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等の誘電率が高い物質を用いることができる場合もある。
酸化物２３０と接する絶縁体２２４は、例えば、酸化シリコン、酸化窒化シリコン等を適宜用いればよい。
また、トランジスタ２００の作製工程中において、酸化物２３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上６００℃以下、より好ましくは３５０℃以上５５０℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、又は酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。又は、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、又は１０％以上含む雰囲気で行ってもよい。又は、酸化性ガスを１０ｐｐｍ以上、１％以上、又は１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
なお、酸化物２３０に加酸素化処理を行うことで、酸化物２３０中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物２３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物２３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
なお、絶縁体２２２、及び絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。また、絶縁体２２４は、酸化物２３０ａと重畳して島状に形成してもよい。この場合、絶縁体２７５が、絶縁体２２４の側面及び絶縁体２２２の上面に接する構成になる。
導電体２４２ａ、及び導電体２４２ｂは酸化物２３０ｂの上面に接して設けられる。導電体２４２ａ及び導電体２４２ｂは、それぞれトランジスタ２００のソース電極又はドレイン電極として機能する。
導電体２４２（導電体２４２ａ、及び導電体２４２ｂ）としては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタル及びアルミニウムを含む窒化物、チタン及びアルミニウムを含む窒化物等を用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いてもよい。これらの材料は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。
なお、酸化物２３０ｂ等に含まれる水素が、導電体２４２ａ又は導電体２４２ｂに拡散する場合がある。特に、導電体２４２ａ及び導電体２４２ｂに、タンタルを含む窒化物を用いることで、酸化物２３０ｂ等に含まれる水素は、導電体２４２ａ又は導電体２４２ｂに拡散しやすく、拡散した水素は、導電体２４２ａ又は導電体２４２ｂが有する窒素と結合することがある。つまり、酸化物２３０ｂ等に含まれる水素は、導電体２４２ａ又は導電体２４２ｂに吸い取られる場合がある。
また、導電体２４２の側面と導電体２４２の上面との間に、湾曲面が形成されないことが好ましい。当該湾曲面が形成されない導電体２４２とすることで、図２３Ｄに示すような、チャネル幅方向の断面における、導電体２４２の断面積を大きくすることができる。これにより、導電体２４２の導電率を大きくし、トランジスタ２００のオン電流を大きくすることができる。
絶縁体２７１ａは、導電体２４２ａの上面に接して設けられており、絶縁体２７１ｂは、導電体２４２ｂの上面に接して設けられている。絶縁体２７１は、少なくとも酸素に対するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２７１は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２７１は、絶縁体２８０よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体２７１としては、例えば、酸化アルミニウム又は酸化マグネシウム等の絶縁体を用いればよい。
絶縁体２７５は、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２、及び絶縁体２７１を覆うように設けられる。絶縁体２７５として、水素を捕獲及び水素を固着する機能を有することが好ましい。その場合、絶縁体２７５としては、窒化シリコン又は、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウム又は酸化マグネシウム等の絶縁体を含むことが好ましい。また、例えば、絶縁体２７５として、酸化アルミニウムと、当該酸化アルミニウム上の窒化シリコンの積層膜を用いてもよい。
上記のような絶縁体２７１及び絶縁体２７５を設けることで、酸素に対するバリア性を有する絶縁体で導電体２４２を包み込むことができる。つまり、絶縁体２２４、及び絶縁体２８０に含まれる酸素が、導電体２４２に拡散するのを防ぐことができる。これにより、絶縁体２２４、及び絶縁体２８０に含まれる酸素によって、導電体２４２が直接酸化されて抵抗率が増大し、オン電流が低減するのを抑制することができる。
絶縁体２５０は、ゲート絶縁体の一部として機能する。絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水、水素等の不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましく、０．５ｎｍ以上１５．０ｎｍ以下とするのがより好ましい。この場合、絶縁体２５０は、少なくとも一部において、上記のような膜厚の領域を有していればよい。
導電体２６０は、トランジスタ２００のゲート電極として機能する。導電体２６０は、導電体２６０ａと、導電体２６０ａの上に配置された導電体２６０ｂと、を有することが好ましい。例えば、導電体２６０ａは、導電体２６０ｂの底面及び側面を包むように配置されることが好ましい。また、図２３Ｂ及び図２３Ｃに示すように、導電体２６０の上面は、絶縁体２５０の上面と概略一致している。なお、図２３Ｂ及び図２３Ｃでは、導電体２６０は、導電体２６０ａと導電体２６０ｂの２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウム等を用いることが好ましい。
また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、又は窒化チタンと上記導電性材料との積層構造としてもよい。
また、トランジスタ２００では、導電体２６０は、絶縁体２８０等に形成されている開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、導電体２４２ａと導電体２４２ｂとの間の領域に、導電体２６０を位置合わせすることなく確実に配置することができる。
また、図２３Ｃに示すように、トランジスタ２００のチャネル幅方向において、絶縁体２２２の底面を基準としたときの、導電体２６０の、導電体２６０と酸化物２３０ｂとが重ならない領域の底面の高さは、酸化物２３０ｂの底面の高さより低いことが好ましい。ゲート電極として機能する導電体２６０が、絶縁体２５０等を介して、酸化物２３０ｂのチャネル形成領域の側面及び上面を覆う構成とすることで、導電体２６０の電界を酸化物２３０ｂのチャネル形成領域全体に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。絶縁体２２２の底面を基準としたときの、酸化物２３０ａ及び酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さと、酸化物２３０ｂの底面の高さと、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。
絶縁体２８０は、絶縁体２７５上に設けられ、絶縁体２５０、及び導電体２６０が設けられる領域に開口が形成されている。また、絶縁体２８０の上面は、平坦化されていてもよい。
層間膜として機能する絶縁体２８０は、誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。絶縁体２８０は、例えば、絶縁体２１６と同様の材料を用いて設けることが好ましい。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体２８０は、絶縁体２８０中の水、水素等の不純物濃度は低減されていることが好ましい。例えば、絶縁体２８０は、酸化シリコン、酸化窒化シリコン等のシリコンを含む酸化物を適宜用いればよい。
絶縁体２８２は、水、水素等の不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能することが好ましく、水素等の不純物を捕獲する機能を有することが好ましい。また、絶縁体２８２は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。絶縁体２８２としては、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウム等の絶縁体を用いればよい。この場合、絶縁体２８２は、少なくとも酸素と、アルミニウムと、を有する絶縁体となる。絶縁体２１２と絶縁体２８３に挟まれた領域内で、絶縁体２８０に接して、水素等の不純物を捕獲する機能を有する、絶縁体２８２を設けることで、絶縁体２８０等に含まれる水素等の不純物を捕獲し、当該領域内における、水素の量を一定値にすることができる。特に、絶縁体２８２として、アモルファス構造を有する酸化アルミニウムを用いることで、より効果的に水素を捕獲又は固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ２００、及び半導体装置を作製することができる。
絶縁体２８３は、水、水素等の不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能する。絶縁体２８３は、絶縁体２８２の上に配置される。絶縁体２８３としては、窒化シリコン又は窒化酸化シリコン等の、シリコンを含む窒化物を用いることが好ましい。例えば、絶縁体２８３としてスパッタリング法で成膜された窒化シリコンを用いればよい。絶縁体２８３をスパッタリング法で成膜することで、密度が高い窒化シリコン膜を形成することができる。また、絶縁体２８３として、スパッタリング法で成膜された窒化シリコンの上に、さらに、ＰＥＡＬＤ法又は、ＣＶＤ法で成膜された窒化シリコンを積層してもよい。
導電体２４０ａ及び導電体２４０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａ及び導電体２４０ｂは積層構造としてもよい。
また、導電体２４０を積層構造とする場合、絶縁体２８５、絶縁体２８３、絶縁体２８２、絶縁体２８０、絶縁体２７５、及び絶縁体２７１の近傍に配置される第１の導電体には、水、水素等の不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、酸化ルテニウム等を用いることが好ましい。また、水、水素等の不純物の透過を抑制する機能を有する導電性材料は、単層又は積層で用いてもよい。また、絶縁体２８３より上層に含まれる水、水素等の不純物が、導電体２４０ａ及び導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。
絶縁体２４１ａ及び絶縁体２４１ｂとしては、絶縁体２７５等に用いることができるバリア絶縁膜を用いればよい。例えば、絶縁体２４１ａ及び絶縁体２４１ｂとして、窒化シリコン、酸化アルミニウム、窒化酸化シリコン等の絶縁体を用いればよい。絶縁体２４１ａ及び絶縁体２４１ｂは、絶縁体２８３、絶縁体２８２、及び絶縁体２７１に接して設けられるので、絶縁体２８０等に含まれる水、水素等の不純物が、導電体２４０ａ及び導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２８０に含まれる酸素が導電体２４０ａ及び導電体２４０ｂに吸収されるのを防ぐことができる。
絶縁体２４１ａ及び絶縁体２４１ｂを、図２３Ｂに示すように積層構造にする場合、絶縁体２８０等の開口の内壁に接する第１の絶縁体と、その内側の第２の絶縁体は、酸素に対するバリア絶縁膜と、水素に対するバリア絶縁膜を組み合わせて用いることが好ましい。
例えば、第１の絶縁体として、ＡＬＤ法で成膜された酸化アルミニウムを用い、第２の絶縁体として、ＰＥＡＬＤ法で成膜された窒化シリコンを用いればよい。このような構成にすることで、導電体２４０の酸化を抑制し、さらに、導電体２４０に水素が混入するのを低減することができる。
また、導電体２４０ａの上面、及び導電体２４０ｂの上面に接して配線として機能する導電体２４６（導電体２４６ａ、及び導電体２４６ｂ）を配置してもよい。導電体２４６は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、又は窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜結晶構造の分類＞
以下では、酸化物半導体における、結晶構造の分類について、図２５Ａを用いて説明を行う。図２５Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図２５Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ　ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ　ａｎｄ　ｐｏｌｙ　ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
なお、図２５Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」及び、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
なお、膜又は基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図２５Ｂに示す。なお、ＧＩＸＤ法は、薄膜法又はＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図２５Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図２５Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図２５Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
図２５Ｂでは、横軸は２θ［ｄｅｇ．］であり、縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）［ａ．ｕ．］である。図２５Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図２５Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
また、膜又は基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図２５Ｃに示す。図２５Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図２５Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
図２５Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
なお、酸化物半導体は、結晶構造に着目した場合、図２５Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、等が含まれる。
ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、又はＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つ又は複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
また、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタン等から選ばれた一種、又は複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°又はその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成等により変動する場合がある。
また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化すること等によって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下等を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、欠陥の生成等によって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物及び欠陥（酸素欠損等）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳ又は非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つ又は複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。
さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、及びＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、及び［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。又は、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物等が主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物等が主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、及び良好なスイッチング動作を実現することができる。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
トランジスタのチャネル形成領域には、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のチャネル形成領域のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコン又は炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体のチャネル形成領域におけるシリコン及び炭素の濃度と、酸化物半導体のチャネル形成領域との界面近傍のシリコン又は炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体のチャネル形成領域中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。又は、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体のチャネル形成領域中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体のチャネル形成領域における中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体のチャネル形成領域において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態は、本明細書で示す他の実施の形態などと適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、上記実施の形態に示す半導体装置などが形成された半導体ウェハ、および当該半導体装置が組み込まれた電子部品の一例を示す。
＜半導体ウェハ＞
初めに、半導体装置などが形成された半導体ウェハの一例を、図２６Ａを用いて説明する。
図２６Ａに示す半導体ウェハ４８００は、ウェハ４８０１と、ウェハ４８０１の上面に設けられた複数の回路部４８０２と、を有する。なお、ウェハ４８０１の上面において、回路部４８０２の無い部分は、スペーシング４８０３であり、ダイシング用の領域である。
半導体ウェハ４８００は、ウェハ４８０１の表面に対して、前工程によって複数の回路部４８０２を形成することで作製することができる。また、その後に、ウェハ４８０１の複数の回路部４８０２が形成された反対側の面を研削して、ウェハ４８０１の薄膜化してもよい。この工程により、ウェハ４８０１の反りなどを低減し、部品としての小型化を図ることができる。
次の工程としては、ダイシング工程が行われる。ダイシングは、一点鎖線で示したスクライブラインＳＣＬ１およびスクライブラインＳＣＬ２（ダイシングライン、または切断ラインと呼ぶ場合がある）に沿って行われる。なお、スペーシング４８０３は、ダイシング工程を容易に行うために、複数のスクライブラインＳＣＬ１が平行になるように設け、複数のスクライブラインＳＣＬ２が平行になるように設け、スクライブラインＳＣＬ１とスクライブラインＳＣＬ２が垂直になるように設けるのが好ましい。
ダイシング工程を行うことにより、図２６Ｂに示すようなチップ４８００ａを、半導体ウェハ４８００から切り出すことができる。チップ４８００ａは、ウェハ４８０１ａと、回路部４８０２と、スペーシング４８０３ａと、を有する。なお、スペーシング４８０３ａは、極力小さくなるようにするのが好ましい。この場合、隣り合う回路部４８０２の間のスペーシング４８０３の幅が、スクライブラインＳＣＬ１の切りしろと、またはスクライブラインＳＣＬ２の切りしろとほぼ同等の長さであればよい。
なお、本発明の一態様の素子基板の形状は、図２６Ａに図示した半導体ウェハ４８００の形状に限定されない。例えば、矩形の形状の半導体ウェハあってもよい。素子基板の形状は、素子の作製工程、および素子を作製するための装置に応じて、適宜変更することができる。
＜電子部品＞
図２６Ｃに電子部品４７００および電子部品４７００が実装された基板（実装基板４７０４）の斜視図を示す。図２６Ｃに示す電子部品４７００は、モールド４７１１内にチップ４８００ａを有している。チップ４８００ａとして、本発明の一態様に係る半導体装置などを用いることができる。
図２６Ｃは、電子部品４７００の内部を示すために、一部を省略している。電子部品４７００は、モールド４７１１の外側にランド４７１２を有する。ランド４７１２は電極パッド４７１３と電気的に接続され、電極パッド４７１３はチップ４８００ａとワイヤ４７１４によって電気的に接続されている。電子部品４７００は、例えばプリント基板４７０２に実装される。このような電子部品が複数組み合わされて、それぞれがプリント基板４７０２上で電気的に接続されることで実装基板４７０４が完成する。
図２６Ｄに電子部品４７３０の斜視図を示す。電子部品４７３０は、ＳｉＰ（Ｓｙｓｔｅｍ　ｉｎ　ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）の一例である。電子部品４７３０は、パッケージ基板４７３２（プリント基板）上にインターポーザ４７３１が設けられ、インターポーザ４７３１上に半導体装置４７３５、および複数の半導体装置４７１０が設けられている。
半導体装置４７１０としては、例えば、チップ４８００ａ、上記実施の形態で説明した半導体装置、広帯域メモリ（ＨＢＭ：Ｈｉｇｈ　Ｂａｎｄｗｉｄｔｈ　Ｍｅｍｏｒｙ）などとすることができる。また、半導体装置４７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡ、記憶装置などの集積回路（半導体装置）を用いることができる。
パッケージ基板４７３２は、セラミックス基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ４７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
インターポーザ４７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ４７３１は、インターポーザ４７３１上に設けられた集積回路をパッケージ基板４７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ４７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板４７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）を用いることも出来る。
インターポーザ４７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
また、シリコンインターポーザを用いたＳｉＰまたはＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
また、電子部品４７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ４７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品４７３０では、半導体装置４７１０と半導体装置４７３５の高さを揃えることが好ましい。
電子部品４７３０を他の基板に実装するため、パッケージ基板４７３２の底部に電極４７３３を設けてもよい。図２６Ｄでは、電極４７３３を半田ボールで形成する例を示している。パッケージ基板４７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。また、電極４７３３を導電性のピンで形成してもよい。パッケージ基板４７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。
電子部品４７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ　Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ　Ｆｌａｔ　Ｊ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）などの実装方法を用いることができる。
本実施の形態は、本明細書で示す他の実施の形態などと適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様に係る半導体装置の応用例について説明する。
本発明の一態様に係る半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルスチルカメラ、ビデオカメラ、録画再生装置、ナビゲーションシステム、ゲーム機など）の記憶装置に適用できる。また、イメージセンサ、ＩｏＴ（Ｉｎｔｅｒｎｅｔ　ｏｆ　Ｔｈｉｎｇｓ）、ヘルスケア関連機器などに用いることもできる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。
本発明の一態様に係る半導体装置を有する電子機器の一例について説明する。なお、図２７Ａ乃至図２７Ｊ、図２８Ａ乃至図２８Ｅには、当該半導体装置を有する電子部品４７００または電子部品４７３０が各電子機器に含まれている様子を図示している。
［携帯電話］
図２７Ａに示す情報端末５５００は、情報端末の一種である携帯電話（スマートフォン）である。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
情報端末５５００は、本発明の一態様に係る半導体装置を適用することで、アプリケーションの実行時に生成される一時的なファイル（例えば、ウェブブラウザの使用時のキャッシュなど）を保持することができる。
［ウェアラブル端末］
また、図２７Ｂには、ウェアラブル端末の一例である情報端末５９００が図示されている。情報端末５９００は、筐体５９０１、表示部５９０２、操作スイッチ５９０３、操作スイッチ５９０４、バンド５９０５などを有する。
ウェアラブル端末は、先述した情報端末５５００と同様に、本発明の一態様に係る半導体装置を適用することで、アプリケーションの実行時に生成される一時的なファイルを保持することができる。
［情報端末］
また、図２７Ｃには、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、表示部５３０２と、キーボード５３０３と、を有する。
デスクトップ型情報端末５３００は、先述した情報端末５５００と同様に、本発明の一態様に係る半導体装置を適用することで、アプリケーションの実行時に生成される一時的なファイルを保持することができる。
なお、上述では、電子機器としてスマートフォン、ウェアラブル端末、デスクトップ用情報端末を例として、それぞれ図２７Ａ乃至図２７Ｃに図示したが、スマートフォン、ウェアラブル端末、デスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、ウェアラブル端末、デスクトップ用情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーションなどが挙げられる。
［電化製品］
また、図２７Ｄには、電化製品の一例として電気冷凍冷蔵庫５８００が図示されている。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。例えば、電気冷凍冷蔵庫５８００は、ＩｏＴ（Ｉｎｔｅｒｎｅｔ　ｏｆ　Ｔｈｉｎｇｓ）に対応した電気冷凍冷蔵庫である。
電気冷凍冷蔵庫５８００に本発明の一態様に係る半導体装置を適用することができる。電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などの情報を、インターネットなどを通じて、情報端末などに送受信することができる。電気冷凍冷蔵庫５８００は、当該情報を送信する際に生成される一時的なファイルを、当該半導体装置に保持することができる。
本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電気オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
［ゲーム機］
また、図２７Ｅには、ゲーム機の一例である携帯ゲーム機５２００が図示されている。携帯ゲーム機５２００は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
更に、図２７Ｆには、ゲーム機の一例である据え置き型ゲーム機７５００が図示されている。据え置き型ゲーム機７５００は、本体７５２０と、コントローラ７５２２を有する。なお、本体７５２０には、無線または有線によってコントローラ７５２２を接続することができる。また、図２７Ｆには示していないが、コントローラ７５２２は、ゲームの画像を表示する表示部、ボタン以外の入力インターフェースとなる、タッチパネル、スティック、回転式つまみ、またはスライド式つまみなどを備えることができる。また、コントローラ７５２２は、図２７Ｆに示す形状に限定されず、ゲームのジャンルに応じて、コントローラ７５２２の形状を様々に変更してもよい。例えば、ＦＰＳ（Ｆｉｒｓｔ　Ｐｅｒｓｏｎ　Ｓｈｏｏｔｅｒ）などのシューティングゲームでは、トリガーをボタンとし、銃を模した形状のコントローラを用いることができる。また、例えば、音楽ゲームなどでは、楽器、音楽機器などを模した形状のコントローラを用いることができる。更に、据え置き型ゲーム機は、コントローラを使わず、代わりにカメラ、深度センサ、マイクロフォンなどを備えて、ゲームプレイヤーのジェスチャー、および／または音声によって操作する形式としてもよい。
また、上述したゲーム機の映像は、テレビジョン装置、パーソナルコンピュータ用ディスプレイ、ゲーム用ディスプレイ、ヘッドマウントディスプレイなどの表示装置によって、出力することができる。
携帯ゲーム機５２００または据え置き型ゲーム機７５００に上記実施の形態で説明した半導体装置を適用することによって、低消費電力の携帯ゲーム機５２００または低消費電力の据え置き型ゲーム機７５００を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
更に、携帯ゲーム機５２００または据え置き型ゲーム機７５００に上記実施の形態で説明した半導体装置を適用することによって、ゲームの実行中に発生する演算に必要な一時ファイルなどの保持をおこなうことができる。
ゲーム機の一例として図２７Ｅに携帯ゲーム機を示す。また、図２７Ｆに家庭用の据え置き型ゲーム機を示す。なお、本発明の一態様の電子機器はこれに限定されない。本発明の一態様の電子機器としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［移動体］
上記実施の形態で説明した半導体装置は、移動体である自動車、および自動車の運転席周辺に適用することができる。
図２７Ｇには移動体の一例である自動車５７００が図示されている。
自動車５７００の運転席周辺には、スピードメーター、タコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供するインストゥルメントパネルが備えられている。また、運転席周辺には、それらの情報を示す表示装置が備えられていてもよい。
特に当該表示装置には、自動車５７００に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーなどで遮られた視界、運転席の死角などを補うことができ、安全性を高めることができる。すなわち、自動車５７００の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。
上記実施の形態で説明した半導体装置は、情報を一時的に保持することができるため、例えば、当該半導体装置を、自動車５７００の自動運転、道路案内、危険予測などを行うシステムなどにおける、必要な一時的な情報の保持に用いることができる。当該表示装置には、道路案内、危険予測などの一時的な情報を表示する構成としてもよい。また、自動車５７００に備え付けられたドライビングレコーダの映像を保持する構成としてもよい。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができる。
［カメラ］
上記実施の形態で説明した半導体装置は、カメラに適用することができる。
図２７Ｈには、撮像装置の一例であるデジタルカメラ６２４０が図示されている。デジタルカメラ６２４０は、筐体６２４１、表示部６２４２、操作スイッチ６２４３、シャッターボタン６２４４等を有し、また、デジタルカメラ６２４０には、着脱可能なレンズ６２４６が取り付けられている。なお、ここではデジタルカメラ６２４０を、レンズ６２４６を筐体６２４１から取り外して交換することが可能な構成としたが、レンズ６２４６と筐体６２４１とが一体となっていてもよい。また、デジタルカメラ６２４０は、ストロボ装置、ビューファインダー等を別途装着することができる構成としてもよい。
デジタルカメラ６２４０に上記実施の形態で説明した半導体装置を適用することによって、低消費電力のデジタルカメラ６２４０を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
［ビデオカメラ］
上記実施の形態で説明した半導体装置は、ビデオカメラに適用することができる。
図２７Ｉには、撮像装置の一例であるビデオカメラ６３００が図示されている。ビデオカメラ６３００は、第１筐体６３０１、第２筐体６３０２、表示部６３０３、操作スイッチ６３０４、レンズ６３０５、接続部６３０６等を有する。操作スイッチ６３０４およびレンズ６３０５は第１筐体６３０１に設けられており、表示部６３０３は第２筐体６３０２に設けられている。そして、第１筐体６３０１と第２筐体６３０２とは、接続部６３０６により接続されており、第１筐体６３０１と第２筐体６３０２の間の角度は、接続部６３０６により変更が可能である。表示部６３０３における映像を、接続部６３０６における第１筐体６３０１と第２筐体６３０２との間の角度に従って切り替える構成としてもよい。
ビデオカメラ６３００で撮影した映像を記録する際、データの記録形式に応じたエンコードを行う必要がある。上述した半導体装置を利用することによって、ビデオカメラ６３００は、エンコードの際に発生する一時的なファイルの保持を行うことができる。
［ＩＣＤ］
上記実施の形態で説明した半導体装置は、植え込み型除細動器（ＩＣＤ）に適用することができる。
図２７Ｊは、ＩＣＤの一例を示す断面模式図である。ＩＣＤ本体５４００は、バッテリー５４０１と、電子部品４７００と、レギュレータと、制御回路と、アンテナ５４０４と、右心房へのワイヤ５４０２、右心室へのワイヤ５４０３とを少なくとも有している。
ＩＣＤ本体５４００は手術により体内に設置され、二本のワイヤは、人体の鎖骨下静脈５４０５および上大静脈５４０６を通過させて一方のワイヤ先端が右心室、もう一方のワイヤ先端が右心房に設置されるようにする。
ＩＣＤ本体５４００は、ペースメーカとしての機能を有し、心拍数が規定の範囲から外れた場合に心臓に対してペーシングを行う。また、ペーシングによって心拍数が改善しない場合（速い心室頻拍、心室細動など）、電気ショックによる治療が行われる。
ＩＣＤ本体５４００は、ペーシングおよび電気ショックを適切に行うため、心拍数を常に監視する必要がある。そのため、ＩＣＤ本体５４００は、心拍数を検知するためのセンサを有する。また、ＩＣＤ本体５４００は、当該センサなどによって取得した心拍数のデータ、ペーシングによる治療を行った回数、時間などを電子部品４７００に記憶することができる。
また、アンテナ５４０４で電力が受信でき、その電力はバッテリー５４０１に充電される。また、ＩＣＤ本体５４００は複数のバッテリーを有することにより、安全性を高くすることができる。具体的には、ＩＣＤ本体５４００の一部のバッテリーが使えなくなったとしても残りのバッテリーが機能させることができるため、補助電源としても機能する。
また、電力を受信できるアンテナ５４０４とは別に、生理信号を送信できるアンテナを有していてもよく、例えば、脈拍、呼吸数、心拍数、体温などの生理信号を外部のモニタ装置で確認できるような心臓活動を監視するシステムを構成してもよい。
［ＰＣ用の拡張デバイス］
上記実施の形態で説明した半導体装置は、ＰＣ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｐｕｔｅｒ）などの計算機、情報端末用の拡張デバイスに適用することができる。
図２８Ａは、当該拡張デバイスの一例として、持ち運びのできる、情報の記憶が可能なチップが搭載された、ＰＣに外付けする拡張デバイス６１００を示している。拡張デバイス６１００は、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ　Ｓｅｒｉａｌ　Ｂｕｓ）などでＰＣに接続することで、当該チップによる情報の記憶を行うことができる。なお、図２８Ａは、持ち運びが可能な形態の拡張デバイス６１００を図示しているが、本発明の一態様に係る拡張デバイスは、これに限定されず、例えば、冷却用ファンなどを搭載した比較的大きい形態の拡張デバイスとしてもよい。
拡張デバイス６１００は、筐体６１０１、キャップ６１０２、ＵＳＢコネクタ６１０３および基板６１０４を有する。基板６１０４は、筐体６１０１に収納されている。基板６１０４には、上記実施の形態で説明した半導体装置などを駆動する回路が設けられている。例えば、基板６１０４には、電子部品４７００、コントローラチップ６１０６が取り付けられている。ＵＳＢコネクタ６１０３は、外部装置と接続するためのインターフェースとして機能する。
［ＳＤカード］
上記実施の形態で説明した半導体装置は、情報端末、デジタルカメラなどの電子機器に取り付けが可能なＳＤカードに適用することができる。
図２８ＢはＳＤカードの外観の模式図であり、図２８Ｃは、ＳＤカードの内部構造の模式図である。ＳＤカード５１１０は、筐体５１１１、コネクタ５１１２および基板５１１３を有する。コネクタ５１１２が外部装置と接続するためのインターフェースとして機能する。基板５１１３は筐体５１１１に収納されている。基板５１１３には、半導体装置および半導体装置を駆動する回路が設けられている。例えば、基板５１１３には、電子部品４７００、コントローラチップ５１１５が取り付けられている。なお、電子部品４７００とコントローラチップ５１１５とのそれぞれの回路構成は、上述の記載に限定せず、状況に応じて、適宜回路構成を変更してもよい。例えば、電子部品に備えられている書き込み回路、ロードライバ、読み出し回路などは、電子部品４７００でなく、コントローラチップ５１１５に組み込んだ構成としてもよい。
基板５１１３の裏面側にも電子部品４７００を設けることで、ＳＤカード５１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板５１１３に設けてもよい。これによって、外部装置とＳＤカード５１１０との間で無線通信を行うことができ、電子部品４７００のデータの読み出し、書き込みが可能となる。
［ＳＳＤ］
上記実施の形態で説明した半導体装置は、情報端末など電子機器に取り付けが可能なＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）に適用することができる。
図２８ＤはＳＳＤの外観の模式図であり、図２８Ｅは、ＳＳＤの内部構造の模式図である。ＳＳＤ５１５０は、筐体５１５１、コネクタ５１５２および基板５１５３を有する。コネクタ５１５２が外部装置と接続するためのインターフェースとして機能する。基板５１５３は筐体５１５１に収納されている。基板５１５３には、記憶装置および記憶装置を駆動する回路が設けられている。例えば、基板５１５３には、電子部品４７００、メモリチップ５１５５、コントローラチップ５１５６が取り付けられている。基板５１５３の裏面側にも電子部品４７００を設けることで、ＳＳＤ５１５０の容量を増やすことができる。メモリチップ５１５５にはワークメモリが組み込まれている。例えば、メモリチップ５１５５には、ＤＲＡＭチップを用いればよい。コントローラチップ５１５６には、プロセッサ、ＥＣＣ回路などが組み込まれている。なお、電子部品４７００と、メモリチップ５１５５と、コントローラチップ５１１５と、のそれぞれの回路構成は、上述の記載に限定せず、状況に応じて、適宜回路構成を変更してもよい。例えば、コントローラチップ５１５６にも、ワークメモリとして機能するメモリを設けてもよい。
［計算機］
図２９Ａに示す計算機５６００は、大型の計算機の例である。計算機５６００には、ラック５６１０にラックマウント型の計算機５６２０が複数格納されている。
計算機５６２０は、例えば、図２９Ｂに示す斜視図の構成とすることができる。図２９Ｂにおいて、計算機５６２０は、マザーボード５６３０を有し、マザーボード５６３０は、複数のスロット５６３１、複数の接続端子を有する。スロット５６３１には、ＰＣカード５６２１が挿されている。加えて、ＰＣカード５６２１は、接続端子５６２３、接続端子５６２４、接続端子５６２５を有し、それぞれ、マザーボード５６３０に接続されている。
図２９Ｃに示すＰＣカード５６２１は、ＣＰＵ、ＧＰＵ、記憶装置などを備えた処理ボードの一例である。ＰＣカード５６２１は、ボード５６２２を有する。また、ボード５６２２は、接続端子５６２３と、接続端子５６２４と、接続端子５６２５と、半導体装置５６２６と、半導体装置５６２７と、半導体装置５６２８と、接続端子５６２９と、を有する。なお、図２９Ｃには、半導体装置５６２６、半導体装置５６２７、および半導体装置５６２８以外の半導体装置を図示しているが、それらの半導体装置については、以下に記載する半導体装置５６２６、半導体装置５６２７、および半導体装置５６２８の説明を参酌すればよい。
接続端子５６２９は、マザーボード５６３０のスロット５６３１に挿すことができる形状を有しており、接続端子５６２９は、ＰＣカード５６２１とマザーボード５６３０とを接続するためのインターフェースとして機能する。接続端子５６２９の規格としては、例えば、ＰＣＩｅなどが挙げられる。
接続端子５６２３、接続端子５６２４、接続端子５６２５は、例えば、ＰＣカード５６２１に対して電力供給、信号入力などを行うためのインターフェースとすることができる。また、例えば、ＰＣカード５６２１によって計算された信号の出力などを行うためのインターフェースとすることができる。接続端子５６２３、接続端子５６２４、接続端子５６２５のそれぞれの規格としては、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ　Ｓｅｒｉａｌ　Ｂｕｓ）、ＳＡＴＡ（Ｓｅｒｉａｌ　ＡＴＡ）、ＳＣＳＩ（Ｓｍａｌｌ　Ｃｏｍｐｕｔｅｒ　Ｓｙｓｔｅｍ　Ｉｎｔｅｒｆａｃｅ）などが挙げられる。また、接続端子５６２３、接続端子５６２４、接続端子５６２５から映像信号を出力する場合、それぞれの規格としては、ＨＤＭＩ（登録商標）などが挙げられる。
半導体装置５６２６は、信号の入出力を行う端子（図示しない。）を有しており、当該端子をボード５６２２が備えるソケット（図示しない。）に対して差し込むことで、半導体装置５６２６とボード５６２２を電気的に接続することができる。
半導体装置５６２７は、複数の端子を有しており、当該端子をボード５６２２が備える配線に対して、例えば、リフロー方式のはんだ付けを行うことで、半導体装置５６２７とボード５６２２を電気的に接続することができる。半導体装置５６２７としては、例えば、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、ＧＰＵ、ＣＰＵなどが挙げられる。半導体装置５６２７として、例えば、電子部品４７３０を用いることができる。
半導体装置５６２８は、複数の端子を有しており、当該端子をボード５６２２が備える配線に対して、例えば、リフロー方式のはんだ付けを行うことで、半導体装置５６２８とボード５６２２を電気的に接続することができる。半導体装置５６２８としては、例えば、記憶装置などが挙げられる。半導体装置５６２８として、例えば、電子部品４７００を用いることができる。
計算機５６００は並列計算機としても機能できる。計算機５６００を並列計算機として用いることで、例えば、人工知能の学習、および推論に必要な大規模の計算を行うことができる。
上記の各種電子機器などに、本発明の一態様の半導体装置を用いることにより、電子機器の小型化、および／または低消費電力化を図ることができる。また、本発明の一態様の半導体装置は低消費電力が少ないため、回路からの発熱を低減することができる。よって、当該発熱によるその回路自体、周辺回路、およびモジュールへの悪影響を低減できる。また、本発明の一態様の半導体装置を用いることにより、高温環境下においても動作が安定した電子機器を実現できる。よって、電子機器の信頼性を高めることができる。
本実施の形態は、本明細書で示す他の実施の形態などと適宜組み合わせることができる。
本実施例では、Ｓｉトランジスタ（ＳｉＦＥＴ）と強誘電性キャパシタ（ＦＥ）を用いた１Ｔ１Ｆ型のメモリセルと、ＯＳトランジスタ（ＯＳＦＥＴ）とＦＥを用いた１Ｔ１Ｆ型のメモリセルサイズについて説明する。
図３０に、ＳｉＦＥＴとＦＥを用いたメモリセルと、ＯＳＦＥＴとＦＥを用いたメモリセルのそれぞれに係る、回路図、設計パラメータ、およびレイアウト図を示す。ＳｉＦＥＴのテクノロジーノードは１３０ｎｍノードを想定し、ＯＳＦＥＴのテクノロジーノードは５５ｎｍノードと７ｎｍノードを想定した。
１３０ｎｍノードにおけるＳｉＦＥＴのチャネル長Ｌとチャネル幅Ｗは、使用可能電圧を３．３Ｖとした場合、Ｌが３５０ｎｍ程度、Ｗが３００ｎｍ程度必要になる。この時のチャネル面積は０．１０５μｍ２である。使用可能電圧が３．３Ｖの場合、ＦＥにおいて十分な分極の反転が実現可能な誘電体の厚さは、おおよそ８~１１ｎｍと見積もられる。
５５ｎｍノードにおけるＯＳＦＥＴでは、Ｌが６０ｎｍでＷが６０ｎｍであっても使用可能電圧を４．５Ｖにできる。この時のチャネル面積は０．００３６μｍ２である。また、７ｎｍノードにおけるＯＳＦＥＴでは、Ｌが３０ｎｍでＷが３０ｎｍであっても、使用可能電圧を４．５Ｖにできる。この時のチャネル面積は０．０００９μｍ２である。また、使用可能電圧が４．５Ｖの場合、ＦＥにおいて十分な分極の反転が実現可能な誘電体の厚さは、おおよそ１０~１２．５ｎｍと見積もられる。
１３０ｎｍノードで作製するＳｉＦＥＴを用いたメモリセルでは、メモリサイズが０．５μｍ２、ＦＥサイズが０．１１２μｍ２になると見積もられる。また、５５ｎｍノードで作製するＯＳＦＥＴを用いたメモリセルでは、メモリサイズが０．１５３μｍ２、ＦＥサイズが０．０５μｍ２になると見積もられる。また、７ｎｍノードで作製するＯＳＦＥＴを用いたメモリセルでは、メモリサイズが０．０１８μｍ２、ＦＥサイズが０．００４μｍ２になると見積もられる。
これらのことから、メモリセルサイズは、ほぼトランジスタの性能によって決まると言える。図３０中のレイアウト図に示すように、メモリセルにＯＳＦＥＴを用いることにより、メモリセルサイズを約１／３、さらに約１／８にすることができる。
また、ＯＳＦＥＴは、ソースとドレイン間の絶縁耐圧が高いため、ＬおよびＷが小さくても使用可能電圧を高めることができる。よって、ＦＥの分極の反転に必要な電圧を十分に供給できる。ＯＳＦＥＴを用いたメモリセルでは使用可能電圧を高めることができるため、ＦＥを構成する強誘電性を有しうる誘電体の膜厚を厚くし、２Ｐｒを高めることができる。よって、メモリセルの信頼性を高めることができる。
本実施例では、１つのトランジスタ（ＦＥＴ）と１つの強誘電性キャパシタ（ＦＥ）を有する１Ｔ１Ｆ型メモリセルの集積化について説明する。図３１Ａ１は、メモリセルの断面模式図であり、図３１Ａ２は、図３１Ａ１に示すメモリセルの平面図である。図３１Ｂ１は、メモリセルの断面模式図であり、図３１Ｂ２は、図３１Ｂ１に示すメモリセルの平面図である。図３１Ｃ１は、メモリセルの断面模式図であり、図３１Ｃ２は、図３１Ｃ１に示すメモリセルの平面図である。
図３１Ａ１および図３１Ａ２は、ＦＥの２Ｐｒが比較的小さい場合のメモリセルを示す。この場合、ＦＥのサイズが大きくなるため、集積度が上がらない。集積度を上げるため、図３１Ｂ１および図３１Ｂ２に示すようなシリンダ型のＦＥが知られている。ただし、シリンダ型のＦＥは製造プロセスが複雑で、強誘電体の結晶性制御が難しいなどの問題がある。図３１Ｃ１および図３１Ｃ２に示すように、２Ｐｒが大きい場合は、ＦＥのサイズを小さくできる。
ＦＥのサイズが小さくなると、ビット線（配線ＢＬ）の配線容量（寄生容量）も小さくする必要がある。図３１Ｄ１は、メモリセルアレイ８１と周辺駆動回路８２を平面状に並べて配置する例を示している。図３１Ｄ１に示す構成では、ビット線の配線容量の低減が難しい。
図３１Ｄ２は、周辺駆動回路８２の上にメモリセルアレイ８１を重ねて配置する例を示している。周辺駆動回路８２の上にメモリセルアレイ８１を重ねて設けることで、ビット線が短くなり、ビット線の配線容量を低減できる。また、占有面積が低減できるため、メモリセルの集積化に好適である。
ここで、長さ４．８μｍのビット線１本に１６個のメモリセル（１６　ｃｅｌｌｓ）が接続する場合を考える（図３１Ｅ参照）。１μｍ当たりのビット線の配線容量を０．５ｆＦ／μｍとすると、長さ４．８μｍのビット線の配線容量は２．４ｆＦになる。ＦＥの２Ｐｒが４０μＣ／ｃｍ２で、ＦＥのサイズが０．００４μｍ２とすると、電荷量が１．６ｆＣでビット線の電位が０．７Ｖ変化する。
図３１Ｆに、１本のビット線に電気的に接続するメモリセルの数と読み出される電圧の関係を示す。メモリセルの数が増えると、読み出される電圧が小さくなることがわかる。メモリセルアレイの微細化、高集積化において、ＳｉＦＥＴよりもＯＳＦＥＴを用いることが好適である。
１０：メモリセル、２０：メモリアレイ、２１：駆動回路、２２：ＰＳＷ、２３：ＰＳＷ、３１：周辺回路、３２：コントロール回路、３３：電圧生成回路、４１：周辺回路、４２：行デコーダ、４３：行ドライバ、４４：列デコーダ、４５：列ドライバ、４６：センスアンプ、４７：入力回路、４８：出力回路、５１：曲線、５２：曲線、５５：分極、１００：半導体装置、１２０：トランジスタ、１３０：容量素子

Claims (10)

  1. 　トランジスタと、強誘電体を含む容量素子と、を含むメモリセルと、
    　第１乃至第３配線と、を有し、
    　前記トランジスタのゲートは前記第１配線と電気的に接続され、
    　前記トランジスタのソースまたはドレインの一方は前記第２配線と電気的に接続され、
    　前記トランジスタのソースまたはドレインの他方は前記容量素子の一方の電極と電気的に接続され、
    　前記容量素子の他方の電極は前記第３配線と電気的に接続され、
    　前記トランジスタをオン状態またはオフ状態にする電位を前記第１配線に供給する機能と、
    　第１電位または第２電位を前記第２配線に供給する機能と、
    　第３電位、第４電位、または第５電位を前記第３配線に供給する機能と、
    　を備える半導体装置。
  2. 　前記トランジスタは、酸化物半導体を含む請求項１に記載の半導体装置。
  3. 　前記酸化物半導体は、インジウムまたは亜鉛の少なくとも一方を含む、請求項１または請求項２に記載の半導体装置。
  4. 　前記強誘電体は、
    　アルミニウム、ガリウム、またはインジウムの少なくとも一と、
    　窒素と、を含む、請求項１乃至請求項３のいずれか一項に記載の半導体装置。
  5. 　前記強誘電体は、
    　アルミニウム、ガリウム、またはインジウムの少なくとも一と、
    　ホウ素、スカンジウム、イットリウム、ランタン、セリウム、ネオジム、ユーロピウム、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、またはクロムの少なくとも一と、
    　マグネシウム、カルシウム、ストロンチウム、亜鉛、またはカドミウムの少なくとも一と、
    　窒素と、を含む、請求項１乃至請求項３のいずれか一項に記載の半導体装置。
  6. 　前記強誘電体は、
    　ジルコニウム、シリコン、アルミニウム、ガドリニウム、イットリウム、ランタン、またはストロンチウムの少なくとも一と、
    　ハフニウムと、酸素と、を含む、請求項１乃至請求項３のいずれか一項に記載の半導体装置。
  7. 　前記第２配線に前記第１電位を供給した後に、前記第２配線をフローティング状態にし、
    　前記第１配線に前記トランジスタをオン状態にする電位を供給し、
    　前記第３配線に前記第３電位を供給した後に、前記第２配線の電位に応じて、前記第２配線に第１電位または第２電位を供給し、
    　前記第３配線に前記第４電位を供給し、
    　その後、前記第２配線に前記第１電位を供給し、前記第３配線に前記第５電位を供給し、
    　前記第１配線に前記トランジスタをオフ状態にする電位を供給する、
    　請求項１乃至請求項６のいずれか一項に記載の半導体装置の駆動方法。
  8. 　前記第１配線に前記トランジスタをオン状態にする電位を供給し、
    　前記第２配線に第２電位を供給し、前記第３配線に前記第４電位を供給し、
    　その後、前記第２配線に前記第１電位を供給し、前記第３配線に前記第５電位を供給し、
    　前記第１配線に前記トランジスタをオフ状態にする電位を供給する、
    　請求項１乃至請求項６のいずれか一項に記載の半導体装置の駆動方法。
  9. 　前記第２電位が前記容量素子の飽和分極電圧の８０％以下である、
    　請求項７または請求項８に記載の半導体装置の駆動方法。
  10. 　前記第１配線に前記トランジスタをオン状態にする電位を供給し、
    　前記第２配線に第１電位を供給し、前記第３配線に前記第３電位を供給し、
    　その後、前記第３配線に前記第５電位を供給し、
    　前記第１配線に前記トランジスタをオフ状態にする電位を供給する、
    　請求項１乃至請求項６のいずれか一項に記載の半導体装置の駆動方法。
PCT/IB2021/059305 2020-10-20 2021-10-12 半導体装置、および半導体装置の駆動方法 WO2022084802A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/030,214 US20230377625A1 (en) 2020-10-20 2021-10-12 Semiconductor device and method for driving semiconductor device
JP2022557218A JPWO2022084802A1 (ja) 2020-10-20 2021-10-12

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020176352 2020-10-20
JP2020-176352 2020-10-20

Publications (1)

Publication Number Publication Date
WO2022084802A1 true WO2022084802A1 (ja) 2022-04-28

Family

ID=81289713

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2021/059305 WO2022084802A1 (ja) 2020-10-20 2021-10-12 半導体装置、および半導体装置の駆動方法

Country Status (3)

Country Link
US (1) US20230377625A1 (ja)
JP (1) JPWO2022084802A1 (ja)
WO (1) WO2022084802A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202776A (ja) * 2000-01-19 2001-07-27 Oki Electric Ind Co Ltd 強誘電体メモリおよびデータ読み出し方法
WO2006009218A1 (ja) * 2004-07-22 2006-01-26 Nippon Telegraph And Telephone Corporation ２安定抵抗値取得装置及びその製造方法並びに金属酸化物薄膜及びその製造方法
JP2019201034A (ja) * 2018-05-14 2019-11-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
US20200098871A1 (en) * 2018-09-26 2020-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with ferroelectric aluminum nitride

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202776A (ja) * 2000-01-19 2001-07-27 Oki Electric Ind Co Ltd 強誘電体メモリおよびデータ読み出し方法
WO2006009218A1 (ja) * 2004-07-22 2006-01-26 Nippon Telegraph And Telephone Corporation ２安定抵抗値取得装置及びその製造方法並びに金属酸化物薄膜及びその製造方法
JP2019201034A (ja) * 2018-05-14 2019-11-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
US20200098871A1 (en) * 2018-09-26 2020-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with ferroelectric aluminum nitride

Also Published As

Publication number Publication date
JPWO2022084802A1 (ja) 2022-04-28
US20230377625A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
JP7391874B2 (ja) 半導体装置
WO2021144661A1 (ja) 半導体装置、半導体装置の駆動方法、および電子機器
WO2021009607A1 (ja) 記憶装置、半導体装置、及び電子機器
WO2022049448A1 (ja) 半導体装置、及び電子機器
WO2022084802A1 (ja) 半導体装置、および半導体装置の駆動方法
WO2022106956A1 (ja) 半導体装置
WO2022084785A1 (ja) 半導体装置の駆動方法
WO2023089440A1 (ja) 記憶素子、記憶装置
WO2023144652A1 (ja) 記憶装置
WO2023144653A1 (ja) 記憶装置
WO2022064304A1 (ja) 半導体装置の駆動方法
WO2022064308A1 (ja) 半導体装置の駆動方法
WO2024042404A1 (ja) 半導体装置
WO2022029534A1 (ja) 半導体装置の駆動方法
WO2022084800A1 (ja) 半導体装置、及び電子機器
WO2022064309A1 (ja) 半導体装置、及び電子機器
WO2022064318A1 (ja) 半導体装置、半導体装置の駆動方法、および電子機器
WO2023047224A1 (ja) 半導体装置
WO2023161757A1 (ja) 半導体装置
WO2023156882A1 (ja) 記憶装置、記憶装置の動作方法、およびプログラム
WO2022064303A1 (ja) 半導体装置、及び電子機器
WO2022084782A1 (ja) 半導体装置、及び電子機器
WO2023047229A1 (ja) 半導体装置、記憶装置、及び電子機器
WO2022064315A1 (ja) 半導体装置、及び電子機器
WO2021059079A1 (ja) 半導体装置、記憶装置、及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21882263

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022557218

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21882263

Country of ref document: EP

Kind code of ref document: A1