JP7500552B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7500552B2
JP7500552B2 JP2021518219A JP2021518219A JP7500552B2 JP 7500552 B2 JP7500552 B2 JP 7500552B2 JP 2021518219 A JP2021518219 A JP 2021518219A JP 2021518219 A JP2021518219 A JP 2021518219A JP 7500552 B2 JP7500552 B2 JP 7500552B2
Authority
JP
Japan
Prior art keywords
insulator
conductor
circuit
oxide
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021518219A
Other languages
English (en)
Other versions
JPWO2020225640A1 (ja
Inventor
清貴 木村
丈也 廣瀬
英智 小林
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020225640A1 publication Critical patent/JPWO2020225640A1/ja
Application granted granted Critical
Publication of JP7500552B2 publication Critical patent/JP7500552B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2420/00—Details of connection covered by H04R, not provided for in its groups
    • H04R2420/01—Input selection or mixing for amplifiers or loudspeakers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2430/00—Signal processing covered by H04R, not provided for in its groups
    • H04R2430/01—Aspects of volume control, not necessarily automatic, in sound systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2499/00—Aspects covered by H04R or H04S not otherwise provided for in their subgroups
    • H04R2499/10—General applications
    • H04R2499/13—Acoustic transducers and sound field adaptation in vehicles
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/12—Circuits for transducers, loudspeakers or microphones for distributing signals to two or more loudspeakers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R5/00—Stereophonic arrangements
    • H04R5/02—Spatial or constructional arrangements of loudspeakers
    • H04R5/023—Spatial or constructional arrangements of loudspeakers in a chair, pillow
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R5/00—Stereophonic arrangements
    • H04R5/04—Circuit arrangements, e.g. for selective connection of amplifier inputs/outputs to loudspeakers, for loudspeaker detection, or for adaptation of settings to personal preferences or hearing impairments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の一態様は、半導体装置に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、およびセンサ装置などは、半導体装置を有すると言える場合がある。
オーディオコーデックは、様々なアプリケーションにおいてアナログ音声データのデジタルデータへのエンコードおよび、デジタル音声データのアナログデータへのデコードに用いられる。オーディオコーデックにおけるミキサー回路は、複数チャンネルから入力される音声信号をそれぞれ増幅し足し合わせる機能を持ち、そのゲイン（増幅率）を制御する回路を含む。
第１の信号と第２の信号を乗算する乗算器（乗算回路ともいう）は、信号同士のミキシングを行うためのミキサー回路に利用される。例えば特許文献１では、ミキシングを行うための、ギルバート回路（ギルバートセルともいう）が開示されている。
国際公開第２００９／０３０９３８号
一つのチャンネルに対して一つのゲイン制御回路をオーディオコーデックのミキサー回路に搭載する必要がある。ゲイン制御回路は、エフェクターの信号をアナログ電圧に変換するための、アナログデジタル変換回路および、その制御回路で構成される。アナログデジタル変換回路および、その制御回路において、回路面積および消費電力が大きいと、チャンネル数が多くなるほど、ゲイン制御回路の回路面積や消費電力が大きくなってしまう虞がある。
本発明の一態様は、回路面積の増加を抑制することができる、新規な構成の半導体装置を提供することを課題の一とする。または、消費電力の増加を抑制することができる、新規な構成の半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置等を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、デジタルアナログ変換回路と、デジタルアナログ変換回路を制御するための制御回路と、電源制御スイッチと、複数のギルバート回路と、を有するミキサー回路を有し、複数のギルバート回路はそれぞれ、デジタルアナログ変換回路が出力するアナログ電位を保持するためのアナログ電位保持回路を有し、制御回路は、アナログ電位保持回路およびデジタルアナログ変換回路を制御するための信号を出力する機能を有し、電源制御スイッチは、アナログ電位保持回路が保持するアナログ電位を更新しない期間において、制御回路への電源電圧の供給を停止する機能を有し、アナログ電位保持回路は、第１トランジスタを有し、第１トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する、半導体装置である。
本発明の一態様において、ギルバート回路は、第２トランジスタを有し、第２トランジスタは、チャネル形成領域にシリコンを有する半導体層を有する半導体装置が好ましい。
本発明の一態様において、第１トランジスタは、第２トランジスタが設けられる層に重ねて設けられる、半導体装置が好ましい。
本発明の一態様において、加算回路と、アンプ回路と、を有し、加算回路は、複数のギルバート回路が出力する信号を足し合わせる機能を有し、アンプ回路は、加算回路から出力される信号を増幅して出力する機能を有する、半導体装置が好ましい。
本発明の一態様により、回路面積の増加を抑制することができる、新規な構成の半導体装置を提供することができる。または、消費電力の増加を抑制することができる、新規な構成の半導体装置を提供することができる。または、本発明の一態様は、新規な半導体装置等を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１は、半導体装置の構成を説明するためのブロック図である。
図２は、半導体装置の構成を説明するためのブロック図である。
図３Ａ及び図３Ｂは、半導体装置の構成を説明するためのブロック図および回路図である。
図４Ａ及び図４Ｂは、半導体装置の構成を説明するためのブロック図および回路図である。
図５は、半導体装置の構成を説明するための回路図である。
図６は、半導体装置の構成を説明するための回路図である。
図７は、半導体装置の構成を説明するタイミングチャートである。
図８は、半導体装置の構成例を示す断面図である。
図９は、半導体装置の構成例を示す断面図である。
図１０Ａ乃至図１０Ｃは、トランジスタの構造例を示す断面図である。
図１１Ａ乃至図１１Ｅは、半導体ウエハおよび電子部品の構成を説明する図である。
図１２Ａ乃至図１２Ｃは、電子機器の構成例を示す図である。
図１３は、ＴＨＤ＋Ｎ特性を示すグラフである。
図１４は、半導体装置における信号の保持特性を説明する図である。
以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定されず、本発明の主旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
本明細書において、例えば、電源電位ＶＤＤを、電位ＶＤＤ、ＶＤＤ等と省略して記載する場合がある。これは、他の構成要素（例えば、信号、電圧、回路、素子、電極、配線等）についても同様である。
また、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、”＿２”、”［ｎ］”、”［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。例えば、２番目の配線ＧＬを配線ＧＬ［２］と記載する。
（実施の形態１）
本発明の一態様の半導体装置の構成および動作について、図１乃至図７を用いて説明する。本発明の一態様の半導体装置は、アナログ音声データのデジタルデータへのエンコードおよび、デジタル音声データのアナログデータへのデコードに用いられるオーディオコーデックとしての機能を有する。特に本発明の一態様の半導体装置は、オーディオコーデックとして機能する機能ブロックにおいて、複数チャンネルから入力される音声信号をそれぞれ増幅し足し合わせ、そのゲイン（増幅率）を制御するミキサー回路としての機能を有する。
図１は本発明の一態様の半導体装置を説明するためのブロック図である。図１には、一例として、マイクロホン１１＿１、１１＿２、アンプ回路１２＿１、１２＿２、ミキサー回路１３、アナログデジタル変換回路１４、デジタルエフェクター１５、デジタルインターフェース１６、外部制御回路１７、デジタルアナログ変換回路１８、ミキサー回路１９、アンプ回路２０＿１、２０＿２およびスピーカー２１＿１、２１＿２を図示している。
図１において、アンプ回路１２＿１、１２＿２、ミキサー回路１３、アナログデジタル変換回路１４、デジタルエフェクター１５、デジタルインターフェース１６、デジタルアナログ変換回路１８、ミキサー回路１９、アンプ回路２０＿１、２０＿２をオーディオコーデック１０として図示している。オーディオコーデック１０は、半導体装置として機能するミキサー回路１９を含む。
図１に図示するマイクロホン１１＿１、１１＿２は、一例として２つを図示しているが、３つ以上備える構成でもよい。アンプ回路１２＿１、１２＿２は、マイクロホン１１＿１、１１＿２に応じた数を設ける構成とすればよい。
ミキサー回路１３は、アンプ回路１２＿１、１２＿２を介してマイクロホン１１＿１、１１＿２より出力されるアナログ音声データを合成するための回路である。アナログデジタル変換回路１４は、合成されたアナログ音声データをデジタル音声データに変換するための回路である。
デジタルエフェクター１５は、デジタルインターフェース１６を介して、外部制御回路１７で設定された制御に応じて、アナログデジタル変換回路１４から出力されるデジタル音声データを加工するための回路である。
デジタルアナログ変換回路１８は、デジタルエフェクター１５で加工されたデジタル音声データをアナログ音声データに加工するための回路である。なおデジタルエフェクター１５において、デジタル音声データが複数出力される場合、デジタルアナログ変換回路１８を複数設ける構成とすればよい。
ミキサー回路１９は、デジタルアナログ変換回路１８を介してデジタルエフェクター１５より出力されるアナログ音声データを合成するための回路である。ミキサー回路１９は、複数のアナログ音声データと、外部から制御されるデータとの乗算、および乗算された信号同士の加算を行うことでアナログ音声データの合成を行う機能を有する。ミキサー回路１９は、後段に設けられるスピーカー２１＿１、２１＿２の数に応じて、合成されたアナログ音声データを出力する。図１に図示するミキサー回路１９は、一例として２つの信号を出力する構成を図示しているが、３つ以上とする構成でもよい。アンプ回路２０＿１、２０＿２は、スピーカー２１＿１、２１＿２の数を設ける構成とすればよい。
次いで図２には、半導体装置として機能する図１で図示したミキサー回路１９のブロック図を示す。なお図２では、説明のため、アンプ回路２０＿１、２０＿２およびスピーカー２１＿１、２１＿２のブロック図を合わせて図示している。
図２では、ミキサー回路１９の一例として、乗算回路３０（一例として、乗算回路３０＿０乃至３０＿７を図示）、加算回路３１（一例として加算回路３１＿１、３１＿２を図示）、信号生成部３２および電源制御スイッチ３３を有する構成を図示している。信号生成部３２は、インターフェース３４、制御回路３５およびデジタルアナログ変換回路３６を有する。
アンプ回路２０＿１、２０＿２は、比較回路５１＿１、比較回路５１＿２、スピーカー駆動回路５２＿１およびスピーカー駆動回路５２＿２を有する。比較回路５１＿１、比較回路５１＿２には、ミキサー回路１９から出力される信号と、三角波生成回路５３から出力される三角波と、が入力される。スピーカー駆動回路５２＿１およびスピーカー駆動回路５２＿２は、ミキサー回路１９から出力される信号と三角波との比較結果に応じて、スピーカー２１＿１、２１＿２を制御するための信号を出力する機能を有する。
乗算回路３０は、入力される信号数に応じて乗算回路３０＿０乃至３０＿７のように複数設けられる。例えば、図１で説明したデジタルアナログ変換回路１８を介してデジタルエフェクター１５より出力されるアナログ音声データを信号ＷＩＮとすると、図２では信号ＷＩＮとして信号ＷＩＮ［０］乃至ＷＩＮ［３］が入力される。
また乗算回路３０＿０乃至３０＿７には、信号生成部３２から信号ＣＴＲおよび信号ＷＷが入力される。信号ＣＴＲは、乗算回路３０＿０乃至３０＿７が有するアナログ電位保持回路が有するトランジスタのオンまたはオフを制御するための信号である。信号ＷＷは、乗算回路３０＿０乃至３０＿７が有するアナログ電位保持回路で保持する電位を与えるための信号である。
信号生成部３２が有するインターフェース３４は、外部からデジタル信号を入力するためのインターフェースとして機能する。インターフェース３４は、一例として、Ｉ２Ｃ（Ｉｎｔｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）インターフェースを用いればよい。
制御回路３５は、インターフェース３４で受信する信号に応じて、デジタルアナログ変換回路３６を制御するための信号、および信号ＣＴＲを生成する機能を有する。
デジタルアナログ変換回路３６は、制御回路３５から出力されるデジタル信号に応じて、アナログ電位を出力するための信号である信号ＷＷを生成するための回路である。デジタルアナログ変換回路３６としては、一例として、ビットに応じた重みづけを行うキャパシタの充放電を行うことで、デジタル－アナログ変換を行う回路構成とすればよい。
電源制御スイッチ３３は、乗算回路３０＿０乃至３０＿７が有するアナログ電位保持回路の制御に応じて、信号生成部３２が有する各回路への電源電圧の供給を制御する機能を有する回路である。例えば、前述のアナログ電位保持回路に信号ＷＷを保持させた状態として、インターフェース３４および制御回路３５への電源電圧の供給を停止して、ミキサー回路１９における消費電力の低減を図ることができる。
図３Ａ、図３Ｂは、図２に図示する乗算回路３０＿０乃至３０＿７に適用可能な乗算回路３０の構成例を説明するためのブロック図および回路図である。
図３Ａには、乗算回路として機能する回路のブロック図を図示している。図３Ａに図示する乗算回路３０は、差動信号で動作するギルバート回路として機能する回路に加え、信号ＷＷのアナログ電位を信号ＣＴＲの制御に応じて保持することができるアナログ電位保持回路４５Ｎ、４５Ｐを有する。なおギルバート回路とは、２つの入力信号の乗算を行うことができる回路である。
図３Ａに図示する乗算回路３０のブロックに与えられる信号ＷＷＰおよび信号ＷＷＮは、信号ＷＷに相当し、差動対となるトランジスタに与えられる信号である。信号ＷＩＮＰおよび信号ＷＩＮＮは、信号ＷＩＮに相当し、差動対となるトランジスタに与えられる信号である。信号ＣＴＲＮおよび信号ＣＴＲＰは、信号ＣＴＲの信号に相当し、同じ論理の信号である。バイアス電流ＩＢＩＡＳは、定電流を流すためのトランジスタに与える電流である。バックゲート電圧ＶＢＧは、アナログ電位保持回路４５Ｎ、４５Ｐが有するトランジスタのバックゲートに与える電圧である。信号ＩＯＵＴは、信号ＷＷと信号ＷＩＮとの積に応じた電流である。
図３Ｂは、図３Ａに図示する乗算回路３０のブロック図に適用可能な回路図である。乗算回路３０は、トランジスタ４１＿１、トランジスタ４１＿２、トランジスタ４１＿３、トランジスタ４１＿４、トランジスタ４１＿５、トランジスタ４１＿６、トランジスタ４１＿７、トランジスタ４１＿８、トランジスタ４２＿１、トランジスタ４２＿２、抵抗４３＿１、および抵抗４３＿２で構成されるギルバート回路４６と、ギルバート回路が有するトランジスタのゲートに接続されたトランジスタ４４＿１、およびトランジスタ４４＿２を有するアナログ電位保持回路４５Ｎ、４５Ｐを有する。なお図３Ｂに図示する各トランジスタのゲートには、図３Ａで説明した各信号および電圧が与えられる。
図３Ｂにおいて、トランジスタ４１＿１、トランジスタ４１＿２、トランジスタ４１＿３、トランジスタ４１＿４、トランジスタ４１＿５、トランジスタ４１＿６、トランジスタ４１＿７、トランジスタ４１＿８は、チャネル形成領域がシリコンを有するトランジスタ（Ｓｉトランジスタ）で、ｐチャネル型のＳｉトランジスタである。トランジスタ４２＿１、トランジスタ４２＿２は、ｎチャネル型のＳｉトランジスタである。Ｓｉトランジスタは、ＣＭＯＳテクノロジーで作製することができる。
トランジスタ４４＿１、およびトランジスタ４４＿２は、チャネル形成領域が酸化物半導体を有するトランジスタ（以下、ＯＳトランジスタという）で構成されることが好ましい。本発明の一態様の構成では、ＯＳトランジスタをアナログ電位保持回路４５Ｎ、４５Ｐが有するトランジスタに用いる構成とすることで、オフ時にソースとドレイン間を流れるリーク電流（以下、オフ電流）が極めて低いことを利用して、信号ＷＷのアナログ電位を信号ＣＴＲの制御に応じてアナログ電位保持回路４５Ｎ、４５Ｐに保持させることができる。
信号ＷＷによるアナログ電位の更新の頻度を低減することができ、信号ＷＷを出力する信号生成部３２の間欠的な動作を行わせることができる。電源制御スイッチ３３は、アナログ電位保持回路が保持するアナログ電位を更新しない期間において信号生成部３２の制御回路３５への電源電圧の供給を停止する機能を有する。そのため、電源制御スイッチ３３による信号生成部３２の電源電圧の供給の停止による、ミキサー回路１９の低消費電力化を図ることができる。
加えてＯＳトランジスタを用いたアナログ電位保持回路４５Ｎ、４５Ｐでは、電荷を充電又は放電することによってアナログ電圧の書き換えおよび読み出しが可能となるため、実質的に無制限回のアナログ電圧の取得および読み出しが可能である。ＯＳトランジスタを用いたアナログ電位保持回路４５Ｎ、４５Ｐは、磁気メモリあるいは抵抗変化型メモリなどのように原子レベルでの構造変化を伴わないため、書き換え耐性に優れている。またＯＳトランジスタを用いたアナログ電位保持回路４５Ｎ、４５Ｐは、フラッシュメモリのように繰り返し書き換え動作でも電子捕獲中心の増加による不安定性が認められない。
またＯＳトランジスタを用いたアナログ電位保持回路４５Ｎ、４５Ｐは、Ｓｉトランジスタを用いた回路上などに自由に配置可能であるため、複数のアナログ電位保持回路４５Ｎ、４５Ｐを備える構成した場合であっても、Ｓｉトランジスタで構成されるギルバート回路４６上に集積化を容易に行うことができる。またＯＳトランジスタは、Ｓｉトランジスタと同様の製造装置を用いて作製することが可能であるため、低コストで作製可能である。
またＯＳトランジスタは、ゲート電極、ソース電極およびドレイン電極に加えて、バックゲート電極を含むと、４端子の半導体素子とすることができる。ゲート電極またはバックゲート電極に与える電圧に応じて、ソースとドレインとの間を流れる信号の入出力が独立制御可能な電気回路網で構成することができる。そのため、ＬＳＩと同一思考で回路設計を行うことができる。加えてＯＳトランジスタは、高温環境下において、Ｓｉトランジスタよりも優れた電気特性を有する。具体的には、１２５℃以上１５０℃以下といった高温下においてもオン電流とオフ電流の比が大きいため、良好なスイッチング動作を行うことができる。
図４Ａ、図４Ｂでは、図３Ａ、図３Ｂで説明したアナログ電位保持回路４５Ｎ、４５Ｐに適用可能なアナログ電位保持回路４５の動作を説明するためのブロック図および回路図を示す。なおアナログ電位保持回路４５Ｎ、４５Ｐは、差動信号として与えるアナログ電位を保持する回路であり、同じ回路構成を有する。そのため、アナログ電位保持回路４５Ｎ、４５Ｐの回路構成を説明する場合、アナログ電位保持回路４５という場合がある。
図４Ａでは、上記図２、図３Ａ、図３Ｂで説明した制御回路３５、デジタルアナログ変換回路３６、の他、乗算回路３０として乗算回路３０＿０－３０＿７、アナログ電位保持回路４５としてアナログ電位保持回路４５＿０－４５＿１５を図示している。アナログ電位保持回路４５＿０－４５＿１５は、例えば、アナログ電位保持回路４５＿０、４５＿１が、図３Ａ、図３Ｂで説明したアナログ電位保持回路４５Ｎ、４５Ｐに対応する。また図４Ａでは、上記図２、図３Ａ、図３Ｂで説明した信号ＷＷとして、信号ＷＷ［０］－信号ＷＷ［１５］、信号ＣＴＲとして信号ＣＴＲ［０］－ＣＴＲ［１５］、制御回路３５からデジタルアナログ変換回路３６に出力されるデジタルデータとして信号ＤＡＴＡを図示している。なお信号ＷＷ［０］－信号ＷＷ［１５］の一対の信号は、図３Ａ、図３Ｂで説明した信号ＷＷＰおよび信号ＷＷＮに対応する。また、信号ＣＴＲ［０］－ＣＴＲ［１５］の一対の信号は、図３Ａ、図３Ｂで説明した信号ＣＴＲＮおよび信号ＣＴＲＰに対応する。
図４Ａに図示するように制御回路３５は、信号ＤＡＴＡをデジタルアナログ変換回路３６に出力する。デジタルアナログ変換回路３６は、信号ＤＡＴＡに応じて、アナログ値の信号ＷＷ［０］－信号ＷＷ［１５］を乗算回路３０＿０－３０＿７が有するアナログ電位保持回路４５＿０－４５＿１５のそれぞれに出力する。また、制御回路３５は、アナログ電位保持回路４５＿０－４５＿１５が有するトランジスタのそれぞれにオンまたはオフを制御するための信号ＣＴＲ［０］－ＣＴＲ［１５］を出力する。
図４Ｂは、図４Ａのアナログ電位保持回路４５＿０－４５＿１５に適用可能な、アナログ電位保持回路４５の回路構成を図示している。なお図４Ｂでは、説明のため、図４Ａで説明した信号ＷＷ［０］－信号ＷＷ［１５］を信号ＷＷ、信号ＣＴＲ［０］－ＣＴＲ［１５］を信号ＣＴＲとして説明する。
アナログ電位保持回路４５は、ＯＳトランジスタであるトランジスタ４４を有する。トランジスタ４４のソースまたはドレインの一方から信号ＷＷが与えられる。信号ＷＷに基づく電位は、トランジスタ４４のソースまたはドレインの他方と、トランジスタ４１のゲートと、が接続されたノードＦＮに保持される。トランジスタ４１は、ギルバート回路４６が有するＳｉトランジスタに相当する。ノードＦＮは、電荷を保持するためのキャパシタ４７を有することが好ましい。トランジスタ４４のゲートには、トランジスタ４４のオンまたはオフを制御するための信号ＣＴＲが与えられる。トランジスタ４４のバックゲートには、トランジスタ４４のしきい値電圧を制御するためのバックゲート電圧ＶＢＧが印加される。
図５は、上記図２で説明した加算回路３１の構成例を説明するための回路図である。図５では、加算回路３１に入力される信号ＩＯＵＴとして、信号ＩＯＵＴ＿０－ＩＯＵＴ＿３、オペアンプ６１、抵抗６２、加算回路３１から出力される信号ＶＯＵＴを図示している。ＶＣＯＭは、基準電位である。一例として、図５に示す加算回路の構成とすることで電流を足し合わせた値に応じた電圧値の信号ＶＯＵＴが得られる。
図６は、上記図２で説明したデジタルアナログ変換回路３６の構成例を説明するための回路図である。図６では、スイッチ７１＿１、７１＿２、キャパシタ７２＿１－７２＿１０、切替スイッチ７３＿１－７３＿８およびオペアンプ７４を図示している。なお図６では一例として８ビットの分解能を有するデジタルアナログ変換回路３６を示す。キャパシタ７２＿１－７２＿１０の容量比は、１：１：２：４：８：（８／７）：１：２：４：８とする。８ビットのデジタル信号である信号ＤＡＴＡは、切替スイッチ７３＿１－７３＿８の切り替えを制御する信号となる。スイッチ７１＿１、７１＿２は、信号ＳＲＥＳによってオンまたはオフが制御される。切替スイッチ７３＿１－７３＿８は、電位ＶＤＤを与える配線と、電位ＶＳＳ（＜ＶＤＤ）を与える配線と、の接続を切り替える。例えば、信号ＤＡＴＡがＬレベルで電位ＶＳＳを与える配線に接続し、Ｈレベルで電位ＶＤＤを与える配線に切り替える構成とする。オペアンプ７４は、アナログ値の信号ＡＯＵＴ（＝信号ＷＷ）を出力することができる。
図７は、図５Ｂおよび図６で説明した回路における各信号の動作を説明するためのタイミングチャートを示す。図７では、信号ＤＡＴＡとして信号ｄ［０］－ｄ［１５］を図示している。
図７に図示するタイミングチャートでは、時刻ｔ０でデジタルアナログ変換回路３６の初期化を行う。初期化は、信号ＳＲＥＳをＨレベルとしてスイッチ７１＿１、７１＿２をオンにすることで行われる。
次いで時刻ｔ１では、信号ＤＡＴＡとして信号ｄ［０］をデジタルアナログ変換回路３６に与える。デジタルアナログ変換回路３６は、信号ｄ［０］に応じたアナログ値の信号ＡＯＵＴ（＝信号ＷＷ）を出力する。信号ＡＯＵＴは、信号ＣＴＲ［０］をＨレベルとすることで、乗算回路３０＿０が有するアナログ電位保持回路４５＿０に書き込むことができる。その後、信号ＣＴＲ［０］をＬレベルとすることで、アナログ電位保持回路４５＿０には信号ＡＯＵＴに応じた電位を保持し続けることができる。
以降、信号ＤＡＴＡとして信号ｄ［１］－ｄ［１５］をデジタルアナログ変換回路３６に与え、信号ＤＡＴＡに応じたアナログ値の信号ＡＯＵＴをアナログ電位保持回路４５に順次書き込むことができる。そのため、複数のチャンネルのゲインを１個のデジタルアナログ変換回路３６で制御することができる。
以上説明した本発明の一態様の半導体装置は、回路面積の増加を抑制することができる。または、消費電力の増加を抑制することができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置の構成に適用可能なトランジスタの構成、具体的には異なる電気特性を有するトランジスタを積層して設ける構成について説明する。特に本実施の形態では、半導体装置を構成するミキサー回路が有する各トランジスタの構成について説明する。当該構成とすることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層して設けることで、半導体装置の集積度を高めることができる。
図８に示す半導体装置は、トランジスタ３００と、トランジスタ５００と、容量素子６００と、を有している。図１０Ａはトランジスタ５００のチャネル長方向の断面図であり、図１０Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図１０Ｃはトランジスタ３００のチャネル幅方向の断面図である。
トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が小さいため、これを半導体装置が有するＯＳトランジスタに用いることにより、長期にわたり書き込んだデータ電圧あるいは電荷を保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
本実施の形態で説明する半導体装置は、図８に示すようにトランジスタ３００、トランジスタ５００、容量素子６００を有する。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００はトランジスタ３００、及びトランジスタ５００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。なお、トランジスタ３００は、例えば、上記実施の形態におけるギルバート回路４６が有するトランジスタ等に適用することができる。
トランジスタ３００は、図１０Ｃに示すように、半導体領域３１３の上面及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域３１４ａ、及び低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、又はホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図８に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路（ｎチャネル型トランジスタのみ、など同極性のトランジスタで構成される回路を意味する）とする場合、図９に示すとおり、トランジスタ３００の構成を、酸化物半導体を用いているトランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、又はトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には容量素子６００、又はトランジスタ５００と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図８において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図８において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図８において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図８において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０、及び絶縁体５１４には、例えば、基板３１１、又はトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、導電体５１８、及びトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５１８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体５１０、及び絶縁体５１４と接する領域の導電体５１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ５００が設けられている。
図１０Ａ、図１０Ｂに示すように、トランジスタ５００は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
また、図１０Ａ、図１０Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４が配置されることが好ましい。また、図１０Ａ、図１０Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１０Ａ、図１０Ｂに示すように、絶縁体５８０、導電体５６０、絶縁体５５０及び酸化物５３０ｃの上に絶縁体５７４が配置されることが好ましい。
なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃをまとめて酸化物５３０という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図８、図１０Ａに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、及び導電体５６０と、重なるように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５２０、絶縁体５２２、および絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、及び酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
なお、図１０Ａ、図１０Ｂのトランジスタ５００では、３層の積層構造からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、又は４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。また、酸化物５３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
また、図１０では、導電体５４２ａ、及び導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
また、図１０Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア密度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコン又は窒化シリコンなども用いることができる。
特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。
絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、及び側面）に接して配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
なお、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第１のゲート電極として機能する導電体５６０は、図１０Ａ、図１０Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水又は水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、絶縁体５５０の上面及び酸化物５３０ｃの上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａ及び導電体５４０ｂは、後述する導電体５４６、及び導電体５４８と同様の構成である。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８等が埋め込まれている。
導電体５４６、及び導電体５４８は、容量素子６００、トランジスタ５００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
また、導電体５４６、及び導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、又は配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、及び導電体６１０は、同時に形成することができる。
導電体６１２、及び導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図８では、導電体６１２、及び導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６２０、及び絶縁体６３０上には、絶縁体６４０が設けられている。絶縁体６４０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６４０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。
（実施の形態３）
本実施の形態では、半導体装置の一例として、ＩＣチップ、電子部品、電子機器等について説明する。
＜電子部品の作製方法例＞
図１１Ａは、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。以下述べる電子部品は、半導体装置を構成するギルバート回路が有する各トランジスタを備えた電子部品に相当する。
トランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。後工程については、図１１Ａに示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳＴ７１）した後、基板の裏面を研削する。この段階で基板を薄膜化して、前工程での基板の反り等を低減し、部品の小型化を図る。次に、基板を複数のチップに分離するダイシング工程を行う（ステップＳＴ７２）。
図１１Ｂは、ダイシング工程が行われる前の半導体ウエハ７１００の上面図である。図１１Ｃは、図１１Ｂの部分拡大図である。半導体ウエハ７１００には、複数の回路領域７１０２が設けられている。回路領域７１０２には、本発明の形態に係る半導体装置が設けられている。
複数の回路領域７１０２は、それぞれが分離領域７１０４に囲まれている。分離領域７１０４と重なる位置に分離線（「ダイシングライン」ともいう。）７１０６が設定される。ダイシング工程ＳＴ７２では、分離線７１０６に沿って半導体ウエハ７１００切断することで、回路領域７１０２を含むチップ７１１０を半導体ウエハ７１００から切り出す。図１１Ｄにチップ７１１０の拡大図を示す。
分離領域７１０４に導電層や半導体層を設けてもよい。分離領域７１０４に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１０４に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
ステップＳＴ７２を行った後、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳＴ７３）。ダイボンディング工程におけるチップとリードフレームとの接着方法は製品に適した方法を選択すればよい。例えば、接着は樹脂やテープによって行えばよい。ダイボンディング工程は、インターポーザ上にチップを搭載し接合してもよい。ワイヤーボンディング工程で、リードフレームのリードとチップ上の電極とを金属の細線（ワイヤー）で電気的に接続する（ステップＳＴ７４）。金属の細線には、銀線や金線を用いることができる。ワイヤーボンディングは、ボールボンディングとウェッジボンディングの何れでもよい。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳＴ７５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。リードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳＴ７６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。パッケージの表面に印字処理（マーキング）を施す（ステップＳＴ７７）。検査工程（ステップＳＴ７８）を経て、電子部品が完成する（ステップＳＴ７９）。
完成した電子部品の斜視模式図を図１１Ｅに示す。図１１Ｅでは、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図１１Ｅに示すように、電子部品７０００は、リード７００１及びチップ７１１０を有する。
電子部品７０００は、例えばプリント基板７００２に実装される。このような電子部品７０００が複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子機器に搭載することができる。完成した回路基板７００４は、電子機器等の内部に設けられる。
電子部品７０００は、デジタル信号処理、ソフトウェア無線、アビオニクス（通信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器）、ＡＳＩＣのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティクス（生物情報科学）、機械装置のエミュレータ、および電波天文学における電波望遠鏡等、幅広い分野の電子機器の電子部品（ＩＣチップ）に適用することが可能である。このような電子機器としては、カメラ（ビデオカメラ、デジタルスチルカメラ等）、表示装置、パーソナルコンピュータ（ＰＣ）、携帯電話、携帯型を含むゲーム機、携帯型情報端末（スマートフォン、タブレット型情報端末など）、電子書籍端末、ウエアラブル型情報端末（時計型、ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブレスレット型、ネックレス型等）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、家庭用電化製品などが挙げられる。
＜電子機器への適用例＞
次いで、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、移動体、構造体などの電子機器あるいは筐体に、上述の電子部品を適用する場合について説明する。
図１２Ａには、テレビジョン装置９１０を図示しており、筐体９２１、表示部９２２、スタンド９２３などで構成されている。筐体９２１には、上述の電子部品７０００が設けられている。
図１２Ｂは、移動体の一例である自動車９２０の内部の構成について図示しており、車体内部の構成として、ピラー９３１と、ダッシュボード９３２と、ハンドル９３３等を図示している。ピラー９３１、ダッシュボード９３２、ハンドル９３３には、上述の電子部品７０００を設けることができる。
図１２Ｃは、開閉ドア９４１および支柱９４２などの構造体を図示したものである。開閉ドア９４１および支柱９４２には、上述の電子部品７０００が設けられている。
以上のように本実施の形態に示す電子機器には、上述の電子部品７０００を設ける構成としている。そのため、ユーザ等の発する音を音源として特定し、特定した音源の位置に基づいたアプリケーションの起動などを行うことが可能となる。
本実施例では、上記実施の形態１で説明したアナログ電位保持回路を有するギルバート回路について、実際に作製した回路における信号の保持特性について説明する。
ギルバート回路を構成するトランジスタは、Ｓｉトランジスタをチャネル長０．１１μｍのＣＭＯＳテクノロジーで、ＯＳトランジスタをチャネル長６０ｎｍのＣＡＡＣ－ＩＧＺＯテクノロジーで試作した。このチップをワイヤーボンディングして、半導体装置を作製した。入力される信号Ｖｉｎｐ，Ｖｉｎｎおよびゲインを決定する信号Ｖｗｐ，Ｖｗｎは外部より供給する構成とした。信号Ｉｏｕｔは、抵抗を介して電圧に変換され、アンプによって増幅された信号Ｖｏｕｔが外部に出力される構成とした。半導体装置の電源電圧は、３．３Ｖとした。ギルバート回路の出力の線形性を保つため信号Ｖｉｎｐ，Ｖｉｎｎ，Ｖｗｐ，Ｖｗｎのピークトゥピーク値は０．４Ｖとした。
ＯＳトランジスタをオフにしてアナログ電位を保持する場合、信号Ｖｗｐ，Ｖｗｎはフローティングノードに保持される。この状態でギルバート回路を動作させたときに信号Ｖｗｐ，Ｖｗｎが変動してしまうことが懸念される。これを検証するため、このギルバート回路のＴＨＤ＋Ｎ（Ｔｏｔａｌ Ｈａｒｍｏｎｉｃ Ｄｉｓｔｏｒｔｉｏｎ ＋ Ｎｏｉｓｅ）特性（全高調波歪み率＋雑音特性）を調べた。この測定では信号Ｖｉｎｐ，Ｖｉｎｎに１ｋＨｚのｓｉｎ波を入力し、信号Ｖｗｐ，Ｖｗｎに固定電圧を入力し、ＯＳトランジスタをオンにしたままの場合と、ＯＳトランジスタをオフにして信号Ｖｗｎをアナログ電位保持回路のキャパシタに保持した場合の信号Ｖｏｕｔの波形を測定した。図１３は、信号Ｖｏｕｔの波形図である。ＴＨＤ＋Ｎ特性は、ＯＳトランジスタ（ＯＳＦＥＴ）がオンの状態のとき１２％、ＯＳトランジスタをオフにして信号Ｖｗｎを保持したとき１４％であり、それぞれのＴＨＤ＋Ｎ特性は同等程度であった。よって、アナログ電位保持回路で電圧を保持している場合においても、信号Ｖｗｎは一定に保たれていた。
ＯＳトランジスタを用いたアナログ電位保持回路における信号Ｖｗｐ，Ｖｗｎの保持時間を測定した。信号Ｖｉｎｐ，Ｖｉｎｎに１ｋＨｚのｓｉｎ波を入力し、信号Ｖｗｐ，Ｖｗｎに固定電圧を入力し、ＯＳトランジスタであるＣＡＡＣ－ＩＧＺＯ ＦＥＴをオフにして信号Ｖｗｎをアナログ電位保持回路のキャパシタに保持した。そのときの信号Ｖｏｕｔのピークトゥピーク値を初期値とし、その時間変化を測定した。ＯＳトランジスタのバックゲート電圧ＶＢＧは、４，４．５，５，５．５Ｖとしてそれぞれ測定した。図１４は、信号Ｖｏｕｔのピークトゥピークの初期値からの減衰量ΔＶｐｐ（信号振幅変化）と時間（保持時間）の関係である。バックゲート電圧ＶＢＧが小さいほど減衰量ΔＶｐｐの変化は小さく、電圧ＶＢＧが４Ｖのとき、０．２秒後の減衰量ΔＶｐｐは０．０１２Ｖだった。電圧ＶＢＧをさらに小さくすれば、長時間の保持が見込めることがわかった。
（本明細書等の記載に関する付記）
以上の実施の形態、および実施の形態における各構成の説明について、以下に付記する。
各実施の形態に示す構成は、他の実施の形態あるいは実施例に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、および／または、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、および／または、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
また、図面において、大きさ、層の厚さ、または領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また、図面等において図示する構成要素の位置関係は、相対的である。従って、図面を参照して構成要素を説明する場合、位置関係を示す「上に」、「下に」等の語句は便宜的に用いられる場合がある。構成要素の位置関係は、本明細書の記載内容に限定されず、状況に応じて適切に言い換えることができる。
本明細書等において、トランジスタの接続関係を説明する際、「ソースまたはドレインの一方」（または第１電極、または第１端子）、ソースとドレインとの他方を「ソースまたはドレインの他方」（または第２電極、または第２端子）という表記を用いる。これは、トランジスタのソースとドレインは、トランジスタの構造または動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
また本明細書等において、ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが電気的に接続されているものをいう。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で対象物（スイッチ、トランジスタ素子、またはダイオード等の素子、あるいは当該素子および配線を含む回路等を指す）が存在する場合にＡとＢとの電気信号の伝達が可能である接続をいう。なおＡとＢとが電気的に接続されている場合には、ＡとＢとが直接接続されている場合を含む。ここで、ＡとＢとが直接接続されているとは、上記対象物を介することなく、ＡとＢとの間で配線（または電極）等を介してＡとＢとの電気信号の伝達が可能である接続をいう。換言すれば、直接接続とは、等価回路で表した際に同じ回路図として見なせる接続をいう。
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
ｔ０：時刻、ｔ１：時刻、１０：オーディオコーデック、１１＿１：マイクロホン、１１＿２：マイクロホン、１２＿１：アンプ回路、１２＿２：アンプ回路、１３：ミキサー回路、１４：アナログデジタル変換回路、１５：デジタルエフェクター、１６：デジタルインターフェース、１７：外部制御回路、１８：デジタルアナログ変換回路、１９：ミキサー回路、２０＿１：アンプ回路、２０＿２：アンプ回路、２１＿１：スピーカー、２１＿２：スピーカー、３０：乗算回路、３０＿０：乗算回路、３０＿０－３０＿７：乗算回路、３０＿７：乗算回路、３１：加算回路、３１＿１：加算回路、３１＿２：加算回路、３２：信号生成部、３３：電源制御スイッチ、３４：インターフェース、３５：制御回路、３６：デジタルアナログ変換回路、４１：トランジスタ、４１＿１：トランジスタ、４１＿２：トランジスタ、４１＿３：トランジスタ、４１＿４：トランジスタ、４１＿５：トランジスタ、４１＿６：トランジスタ、４１＿７：トランジスタ、４１＿８：トランジスタ、４２＿１：トランジスタ、４２＿２：トランジスタ、４３＿１：抵抗、４４：トランジスタ、４４＿１：トランジスタ、４４＿２：トランジスタ、４５：アナログ電位保持回路、４５＿０：アナログ電位保持回路、４５＿０－４５＿１５：アナログ電位保持回路、４５＿１：アナログ電位保持回路、４５Ｎ：アナログ電位保持回路、４５Ｐ：アナログ電位保持回路、４６：ギルバート回路、４７：キャパシタ、５１＿１：比較回路、５１＿２：比較回路、５２＿１：スピーカー駆動回路、５２＿２：スピーカー駆動回路、５３：三角波生成回路、６１：オペアンプ、６２：抵抗、７１＿１：スイッチ、７１＿２：スイッチ、７２＿１－７２＿１０：キャパシタ、７３＿１－７３＿８：切替スイッチ、７４：オペアンプ、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５１０：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５２６：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物５４０ａ：導電体、５４０ｂ：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４６：導電体、５４８：導電体、５５０：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量素子、６１０：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６４０：絶縁体、９１０：テレビジョン装置、９２０：自動車、９２１：筐体、９２２：表示部、９２３：スタンド、９３１：ピラー、９３２：ダッシュボード、９３３：ハンドル、９４１：開閉ドア、９４２：支柱、７０００：電子部品、７００１：リード、７００２：プリント基板、７００４：回路基板、７１００：半導体ウエハ、７１０２：回路領域、７１０４：分離領域、７１０６：分離線、７１１０：チップ

Claims (4)

  1. デジタルアナログ変換回路と、
    前記デジタルアナログ変換回路を制御するための制御回路と、
    電源制御スイッチと、
    複数のギルバート回路と、を有するミキサー回路を有し、
    複数の前記ギルバート回路はそれぞれ、前記デジタルアナログ変換回路が出力するアナログ電位を保持するためのアナログ電位保持回路を有し、
    前記制御回路は、前記アナログ電位保持回路および前記デジタルアナログ変換回路を制御するための信号を出力する機能を有し、
    前記電源制御スイッチは、前記アナログ電位保持回路が保持するアナログ電位を更新しない期間において、前記制御回路への電源電圧の供給を停止する機能を有し、
    前記アナログ電位保持回路は、第１トランジスタを有し、
    前記第１トランジスタは、チャネル形成領域に酸化物半導体を有する半導体層を有する、半導体装置。
  2. 請求項１において、
    前記ギルバート回路は、第２トランジスタを有し、
    前記第２トランジスタは、チャネル形成領域にシリコンを有する半導体層を有する半導体装置。
  3. 請求項２において、
    前記第１トランジスタは、前記第２トランジスタが設けられる層に重ねて設けられる、半導体装置。
  4. 請求項１乃至３のいずれか一において、
    加算回路と、アンプ回路と、を有し、
    前記加算回路は、複数の前記ギルバート回路が出力する信号を足し合わせる機能を有し、
    前記アンプ回路は、前記加算回路から出力される信号を増幅して出力する機能を有する、半導体装置。
JP2021518219A 2019-05-08 2020-04-27 半導体装置 Active JP7500552B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019087999 2019-05-08
JP2019087999 2019-05-08
PCT/IB2020/053904 WO2020225640A1 (ja) 2019-05-08 2020-04-27 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020225640A1 JPWO2020225640A1 (ja) 2020-11-12
JP7500552B2 true JP7500552B2 (ja) 2024-06-17

Family

ID=73051037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021518219A Active JP7500552B2 (ja) 2019-05-08 2020-04-27 半導体装置

Country Status (3)

Country Link
US (1) US11888446B2 (ja)
JP (1) JP7500552B2 (ja)
WO (1) WO2020225640A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021229385A1 (ja) 2020-05-15 2021-11-18 株式会社半導体エネルギー研究所 半導体装置
WO2022029532A1 (ja) 2020-08-03 2022-02-10 株式会社半導体エネルギー研究所 半導体装置、及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626107B2 (ja) 2001-08-08 2011-02-02 ソニー株式会社 データ送信装置、ミキサ回路、及び携帯電話端末装置
GB0717042D0 (en) 2007-09-03 2007-10-10 Toumaz Technology Ltd Multiplier, mixer, modulator, receiver and transmitter
JP4750156B2 (ja) 2008-07-22 2011-08-17 日本電信電話株式会社 ミキサ回路
US20120275279A1 (en) * 2011-04-28 2012-11-01 Lsi Corporation Systems and Methods for Laser Write Control
WO2018025116A1 (en) 2016-08-03 2018-02-08 Semiconductor Energy Laboratory Co., Ltd. Imaging device, imaging module, electronic device, and imaging system
US12118333B2 (en) 2018-04-26 2024-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20200388319A1 (en) 2019-06-07 2020-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device

Also Published As

Publication number Publication date
JPWO2020225640A1 (ja) 2020-11-12
US20220286090A1 (en) 2022-09-08
US11888446B2 (en) 2024-01-30
WO2020225640A1 (ja) 2020-11-12

Similar Documents

Publication Publication Date Title
US11195088B2 (en) Data processing device using neural network, electronic component, and electronic device
TWI756289B (zh) 半導體裝置、電子構件、電子裝置、及半導體裝置的驅動方法
CN112041776B (zh) 半导体装置、电子构件及电子设备
JP7500552B2 (ja) 半導体装置
CN112602334B (zh) 半导体装置
JP7092592B2 (ja) 半導体装置、半導体ウエハ、および電子機器
CN112840669B (zh) 声源分离装置、半导体装置及电子设备
JP2025100591A (ja) 半導体装置
JP7374917B2 (ja) 運転者警告システム
JP2023160913A (ja) 半導体装置
JP7676318B2 (ja) 半導体装置、及びその駆動方法
JP7083727B2 (ja) 半導体装置
CN112868182B (zh) 半导体装置
JP7693550B2 (ja) 撮像装置
JP2018180975A (ja) 半導体装置
JP2019201369A (ja) 半導体装置および当該半導体装置を備えた電子部品、および当該電子部品を備えた電子機器
WO2020136470A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240605

R150 Certificate of patent or registration of utility model

Ref document number: 7500552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150