KR20230011276A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20230011276A
KR20230011276A KR1020227036633A KR20227036633A KR20230011276A KR 20230011276 A KR20230011276 A KR 20230011276A KR 1020227036633 A KR1020227036633 A KR 1020227036633A KR 20227036633 A KR20227036633 A KR 20227036633A KR 20230011276 A KR20230011276 A KR 20230011276A
Authority
KR
South Korea
Prior art keywords
transistor
insulator
oxide
conductor
semiconductor device
Prior art date
Application number
KR1020227036633A
Other languages
English (en)
Inventor
유토 야쿠보
쇼키 미야타
아키오 스즈키
다카유키 이케다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230011276A publication Critical patent/KR20230011276A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0019—Gilbert multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0043—Bias and operating point

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

신규 반도체 장치를 제공한다. 믹서 회로와 바이어스 회로를 포함하는 반도체 장치이다. 믹서 회로는 전압 전류 변환부와, 전류 스위치부와, 전류 전압 변환부를 포함한다. 또한 바이어스 회로는 바이어스 공급부와 제 1 트랜지스터를 포함한다. 전압 전류 변환부는 제 2 트랜지스터와 제 3 트랜지스터를 포함한다. 바이어스 공급부는 제 2 트랜지스터의 게이트와 제 3 트랜지스터의 게이트에 공급되는 바이어스 전압을 출력하는 기능을 갖는다. 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 트랜지스터의 게이트 및 제 3 트랜지스터의 게이트에 전기적으로 접속된다. 바이어스 전압의 공급 시에는 제 1 트랜지스터를 오프 상태로 하고, 바이어스 전압의 공급 정지 시에는 제 1 트랜지스터를 온 상태로 한다.

Description

반도체 장치
본 발명의 일 형태는 반도체 장치에 관한 것이다.
본 명세서 등에서 개시(開示)하는 발명의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
더 구체적으로는, 본 명세서에서 개시하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 축전 장치, 촬상 장치, 기억 장치, 신호 처리 장치, 프로세서, 전자 기기, 시스템, 이들의 구동 방법, 이들의 제조 방법, 또는 이들의 검사 방법을 일례로서 들 수 있다. 또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 것 전반을 가리킨다. 따라서 트랜지스터나 다이오드 등의 반도체 소자나 반도체 소자를 포함한 회로는 반도체 장치이다. 또한 표시 장치, 발광 장치, 조명 장치, 전기 광학 장치, 촬상 장치, 통신 장치, 및 전자 기기 등은 반도체 소자나 반도체 회로를 포함하는 경우가 있다. 따라서 표시 장치, 발광 장치, 조명 장치, 전기 광학 장치, 촬상 장치, 통신 장치, 및 전자 기기 등도 반도체 장치라고 불리는 경우가 있다.
근년, IoT(Internet of Things) 등의 정보 기술의 발전에 따라, 정보 단말기에서 처리되는 데이터양이 증대되는 경향이 있다. 따라서 기지국뿐만 아니라 정보 단말기 등의 전자 기기에서도 통신 속도의 향상이 요구되고 있다. 또한 IoT 등의 다양한 정보 기술에 대응하기 위하여, 많은 동시 접속이 가능하고, 지연 시간이 짧은 5세대 이동 통신 시스템(5G)이라고 불리는 새로운 통신 규격이 검토되고 있다.
5G에 대응하기 위하여, 고출력이고 고속 동작이 가능한 전자 디바이스의 실현을 목적으로 SiC(탄소화 실리콘)나 GaN(질화 갈륨) 등의 소위 와이드 갭 반도체의 개발이 가속되고 있다. 또한 5G에 대응하는 반도체 장치는 Si 등 1종류의 원소를 주성분으로서 사용하는 반도체나, Ga과 As 등 복수 종류의 원소를 주성분으로서 사용하는 화합물 반도체를 사용하여 제작된다. 또한 금속 산화물의 1종류인 산화물 반도체가 주목을 받고 있다.
산화물 반도체에서는 단결정도 비정질도 아닌 CAAC(c-axis aligned crystalline) 구조 및 nc(nanocrystalline) 구조가 발견되었다(비특허문헌 1 및 비특허문헌 2 참조).
비특허문헌 1 및 비특허문헌 2에는, CAAC 구조를 갖는 산화물 반도체를 사용하여 트랜지스터를 제작하는 기술이 개시되어 있다.
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186 S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10
통신 속도가 향상되면 소비 전력이 증가되기 쉽다. 그러므로 정보 단말기 등의 전자 기기에서는 통신 속도의 향상과 소비 전력의 절감이 요구되고 있다. 예를 들어 데이터 통신에 사용되는 RF(Radio Frequency) 회로에서는 고속 동작이 요구되기 때문에, 일반적으로 소비 전력이 높다. 특히 RF 회로에서는 대기 전력(통신하지 않는 상태(대기 상태)에서 소비되는 전력)의 절감이 요구되고 있다.
본 발명의 일 형태는 소비 전력이 절감된 반도체 장치 등을 제공하는 것을 과제 중 하나로 한다. 또는 신뢰성이 양호한 반도체 장치 등을 제공하는 것을 과제 중 하나로 한다. 또는 생산성이 양호한 반도체 장치 등을 제공하는 것을 과제 중 하나로 한다. 또는 신규 반도체 장치 등을 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없다. 또한 이들 이외의 과제는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이고, 명세서, 도면, 청구항 등의 기재에서 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는 믹서 회로와 바이어스 회로를 포함하는 반도체 장치이고, 믹서 회로는 전압 전류 변환부와, 전류 스위치부와, 전류 전압 변환부를 포함하고, 바이어스 회로는 바이어스 공급부와 제 1 트랜지스터를 포함하고, 전압 전류 변환부는 제 2 트랜지스터와 제 3 트랜지스터를 포함하고, 바이어스 회로는 제 2 트랜지스터의 게이트와 제 3 트랜지스터의 게이트에 공급되는 바이어스 전압을 출력하는 기능을 갖고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 트랜지스터의 게이트 및 제 3 트랜지스터의 게이트에 전기적으로 접속되는 반도체 장치이다.
또한 바이어스 회로는 바이어스 공급부에 전기적으로 접속되는 전압 유지부와 전압 유지부에 전기적으로 접속되는 버퍼부를 포함하여도 좋다. 버퍼부의 출력은 제 2 트랜지스터의 게이트와 제 3 트랜지스터의 게이트에 전기적으로 접속된다. 전압 유지부는 바이어스 전압을 유지하는 기능을 갖는다. 버퍼부는 바이어스 전압의 전력을 증폭하는 기능을 갖는다.
제 1 트랜지스터는 채널 형성 영역에 산화물 반도체를 포함한 트랜지스터인 것이 바람직하다. 또한 전압 유지부는 제 4 트랜지스터를 포함한다. 제 4 트랜지스터는 채널 형성 영역에 산화물 반도체를 포함한 트랜지스터인 것이 바람직하다. 산화물 반도체는 인듐 및 아연 중 적어도 한쪽을 포함하는 것이 바람직하다. 제 2 트랜지스터 및 제 3 트랜지스터의 각각은 채널 형성 영역에 질화물 반도체를 포함한 트랜지스터인 것이 바람직하다. 질화물 반도체로서는, 예를 들어 갈륨을 포함한 반도체가 있다.
본 발명의 일 형태에 따른 반도체 장치에서는, 바이어스 전압의 공급 시에 제 1 트랜지스터를 오프 상태로 하고, 바이어스 전압의 공급 정지 시에 제 1 트랜지스터를 온 상태로 할 수 있다.
본 발명의 일 형태에 의하여, 소비 전력이 절감된 반도체 장치 등을 제공할 수 있다. 또는 신뢰성이 양호한 반도체 장치 등을 제공할 수 있다. 또는 생산성이 양호한 반도체 장치 등을 제공할 수 있다. 또는 신규 반도체 장치 등을 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 가질 필요는 없다. 또한 이들 이외의 효과는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이고, 명세서, 도면, 청구항 등의 기재에서 이들 이외의 효과를 추출할 수 있다.
도 1은 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면이다.
도 2의 (A) 내지 (C)는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면이다.
도 3의 (A) 내지 (C)는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면이다.
도 4는 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면이다.
도 5의 (A) 내지 (D)는 트랜지스터의 회로 기호를 나타낸 도면이다.
도 6은 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면이다.
도 7은 본 발명의 일 형태에 따른 반도체 장치를 설명하는 도면이다.
도 8의 (A) 내지 (D)는 신호(RF)의 신호 파형을 설명하는 도면이다.
도 9는 무선 통신 장치의 구성예를 설명하는 도면이다.
도 10은 무선 통신 장치의 구성예를 설명하는 도면이다.
도 11의 (A)는 반도체 장치(400)의 사시도이다. 도 11의 (B)는 반도체 장치(400)의 구성을 설명하는 사시도이다.
도 12는 반도체 장치의 구성예를 나타낸 도면이다.
도 13의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 도면이다.
도 14의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 도면이다.
도 15의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 도면이다.
도 16의 (A)는 IGZO의 결정 구조의 분류를 설명하는 도면이다. 도 16의 (B)는 CAAC-IGZO막의 XRD 스펙트럼을 설명하는 도면이다. 도 16의 (C)는 CAAC-IGZO막의 나노빔 전자 회절 패턴을 설명하는 도면이다.
도 17의 (A)는 반도체 웨이퍼의 상면도이다. 도 17의 (B)는 칩의 확대도이다.
도 18의 (A)는 전자 부품의 제작 공정의 예를 설명하는 흐름도이다. 도 18의 (B)는 전자 부품의 사시 모식도이다.
도 19는 전자 기기의 일례를 나타낸 도면이다.
도 20의 (A) 내지 (F)는 전자 기기의 일례를 나타낸 도면이다.
도 21은 IoT 네트워크의 계층 구조와 요구 사양의 경향을 나타낸 도면이다.
도 22는 공장 자동화의 이미지 도면이다.
이하에서 본 발명의 실시형태에 대하여 설명한다. 다만 본 발명의 일 형태는 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명의 일 형태는 이하의 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다.
본 명세서 등에서 반도체 장치란, 반도체 특성을 이용한 장치이고, 반도체 소자(트랜지스터, 다이오드, 포토다이오드 등)를 포함한 회로, 이 회로를 포함한 장치 등을 말한다. 또한 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 예를 들어 집적 회로, 집적 회로를 포함한 칩이나, 패키지에 칩을 수납한 전자 부품은 반도체 장치의 일례이다. 또한 기억 장치, 표시 장치, 발광 장치, 조명 장치, 및 전자 기기 등은 그 자체가 반도체 장치인 경우나, 반도체 장치를 포함하는 경우가 있다.
또한 본 명세서 등에서 X와 Y가 접속된다고 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도 도면 또는 문장에 개시되어 있는 것으로 한다. X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
X와 Y가 전기적으로 접속되는 경우에는, 일례로서 X와 Y를 전기적으로 접속할 수 있는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 디바이스, 발광 디바이스, 부하 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 스위치는 온 상태와 오프 상태가 제어되는 기능을 갖는다. 즉 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어, 전류를 흘릴지 여부를 제어하는 기능을 갖는다.
X와 Y가 기능적으로 접속되는 경우에는, 일례로서 X와 Y를 기능적으로 접속할 수 있는 회로(예를 들어 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(디지털 아날로그 변환 회로, 아날로그 디지털 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 일례로서, X와 Y 사이에 다른 회로를 끼워도 X로부터 출력된 신호가 Y로 전달되는 경우에는, X와 Y는 기능적으로 접속되는 것으로 한다.
또한 X와 Y가 전기적으로 접속된다고 명시적으로 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우(즉 X와 Y가 사이에 다른 소자 또는 다른 회로를 끼워 접속되는 경우)와, X와 Y가 직접 접속되는 경우(즉 X와 Y가 사이에 다른 소자 또는 다른 회로를 끼우지 않고 접속되는 경우)를 포함하는 것으로 한다.
또한 예를 들어 "X와, Y와, 트랜지스터의 소스(또는 제 1 단자 등)와, 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y의 순서로 전기적으로 접속된다"라고 표현할 수 있다. 또는 "트랜지스터의 소스(또는 제 1 단자 등)는 X에 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 순서대로 전기적으로 접속된다"라고 표현할 수 있다. 또는 "X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 통하여 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 접속 순서로 제공된다"라고 표현할 수 있다. 이들 예와 같은 표현 방법을 사용하여 회로 구성에서의 접속 순서에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다. 또한 이들 표현 방법은 일례이고, 이들 표현 방법에 한정되지 않는다. 여기서 X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한 회로도상 독립된 구성 요소들이 전기적으로 접속되는 것처럼 도시되어 있는 경우에도, 하나의 구성 요소가 복수의 구성 요소의 기능을 겸비하는 경우도 있다. 예를 들어 배선의 일부가 전극으로서도 기능하는 경우에는, 하나의 도전막이 배선의 기능 및 전극의 기능의 양쪽의 구성 요소의 기능을 겸비한다. 따라서 본 명세서에서의 전기적인 접속이란, 이와 같이 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 그 범주에 포함한다.
또한 본 명세서 등에서 "저항 소자"란, 예를 들어 0Ω보다 저항값이 높은 회로 소자, 배선 등으로 할 수 있다. 그러므로 본 명세서 등에서 "저항 소자"는 저항값을 갖는 배선, 소스와 드레인 간을 전류가 흐르는 트랜지스터, 다이오드, 인덕터 등을 포함하는 것으로 한다. 그러므로 "저항 소자"라는 용어는 "저항", "부하", "저항값을 갖는 영역" 등의 용어로 바꿔 말할 수 있고, 반대로 "저항", "부하", "저항값을 갖는 영역"이라는 용어는 "저항 소자" 등의 용어로 바꿔 말할 수 있다. 저항값은 예를 들어 바람직하게는 1mΩ 이상 10Ω 이하, 더 바람직하게는 5mΩ 이상 5Ω 이하, 더욱 바람직하게는 10mΩ 이상 1Ω 이하로 할 수 있다. 또한 예를 들어 1Ω 이상 1×109Ω 이하로 하여도 좋다.
또한 본 명세서 등에서 "용량 소자"는, 예를 들어 0F보다 정전 용량의 값이 높은 회로 소자, 정전 용량의 값을 갖는 배선의 영역, 기생 용량, 트랜지스터의 게이트 용량 등으로 할 수 있다. 그러므로 본 명세서 등에서 "용량 소자"는 한 쌍의 전극과, 상기 전극 사이에 포함되는 유전체를 포함하는 회로 소자뿐만 아니라, 배선과 배선 사이에 발생하는 기생 용량, 트랜지스터의 소스 및 드레인 중 한쪽과 게이트 사이에 발생하는 게이트 용량 등을 포함하는 것으로 한다. 또한 "용량 소자", "기생 용량", "게이트 용량" 등이라는 용어는 "용량" 등의 용어로 바꿔 말할 수 있고, 반대로 "용량"이라는 용어는 "용량 소자", "기생 용량", "게이트 용량" 등의 용어로 바꿔 말할 수 있다. 또한 "용량"의 "한 쌍의 전극"이라는 용어는 "한 쌍의 도전체", "한 쌍의 도전 영역", "한 쌍의 영역" 등으로 바꿔 말할 수 있다. 또한 정전 용량의 값은 예를 들어 0.05fF 이상 10pF 이하로 할 수 있다. 또한 예를 들어 1pF 이상 10μF 이하로 하여도 좋다.
또한 본 명세서 등에서 트랜지스터는 게이트, 소스, 및 드레인이라고 불리는 3개의 단자를 포함한다. 게이트는 트랜지스터의 도통 상태를 제어하는 제어 단자이다. 소스 또는 드레인으로서 기능하는 2개의 단자는 트랜지스터의 입출력 단자이다. 2개의 입출력 단자는 트랜지스터의 도전형(n채널형, p채널형) 및 트랜지스터의 3개의 단자에 인가되는 전위의 높낮이에 따라, 한쪽이 소스가 되고 다른 쪽이 드레인이 된다. 그러므로 본 명세서 등에서는, 소스나 드레인이라는 용어는 서로 바꿔 말할 수 있는 것으로 한다. 또한 본 명세서 등에서는, 트랜지스터의 접속 관계를 설명하는 경우, "소스 및 드레인 중 한쪽"(또는 제 1 전극 또는 제 1 단자), "소스 및 드레인 중 다른 쪽"(또는 제 2 전극 또는 제 2 단자)이라는 표기를 사용한다. 또한 트랜지스터의 구조에 따라서는 상술한 3개의 단자에 더하여 백 게이트를 포함하는 경우가 있다. 이 경우, 본 명세서 등에서 트랜지스터의 게이트 및 백 게이트 중 한쪽을 제 1 게이트라고 부르고, 트랜지스터의 게이트 및 백 게이트 중 다른 쪽을 제 2 게이트라고 부르는 경우가 있다. 또한 같은 트랜지스터에서 "게이트"와 "백 게이트"라는 용어는 서로 바꿀 수 있는 경우가 있다. 또한 트랜지스터가 3개 이상의 게이트를 포함하는 경우, 본 명세서 등에서는 각 게이트를 제 1 게이트, 제 2 게이트, 제 3 게이트 등이라고 부를 수 있다.
또한 본 명세서 등에서 트랜지스터의 "온 상태"란 트랜지스터의 소스와 드레인이 전기적으로 단락되어 있다고 간주할 수 있는 상태("도통 상태"라고도 함)를 말한다. 또한 트랜지스터의 "오프 상태"란 트랜지스터의 소스와 드레인이 전기적으로 차단되어 있다고 간주할 수 있는 상태("비도통 상태"라고도 함)를 말한다.
또한 본 명세서 등에서 "온 전류"란, 트랜지스터가 온 상태일 때 소스와 드레인 사이를 흐르는 전류를 말하는 경우가 있다. 또한 "오프 전류"란, 트랜지스터가 오프 상태일 때 소스와 드레인 사이를 흐르는 전류를 말하는 경우가 있다.
또한 본 명세서 등에서 "노드"는 회로 구성이나 디바이스 구조 등에 따라 단자, 배선, 전극, 도전층, 도전체, 불순물 영역 등으로 바꿔 말할 수 있다. 또한 단자, 배선 등을 노드로 바꿔 말할 수 있다.
또한 본 명세서 등에서 "전압"과 "전위"는 적절히 바꿔 말할 수 있다. "전압"은 기준이 되는 전위와의 전위차를 말하고, 예를 들어 기준이 되는 전위를 그라운드 전위(접지 전위)로 하면, "전압"을 "전위"로 바꿔 말할 수 있다. 또한 그라운드 전위는 반드시 0V를 의미하는 것은 아니다. 또한 전위는 상대적인 것이고, 기준이 되는 전위가 변화됨으로써, 배선에 공급되는 전위, 회로 등에 인가되는 전위, 회로 등으로부터 출력되는 전위 등도 변화된다.
또한 본 명세서 등에서 고전원 전위(VDD)(이하, 단순히 "VDD"라고도 함)란, 저전원 전위(VSS)(이하, 단순히 "VSS"라고도 함)보다 높은 전원 전위를 가리킨다. 또한 VSS란, VDD보다 낮은 전원 전위를 가리킨다. 또한 접지 전위(이하, 단순히 "GND"라고도 함)를 VDD 또는 VSS로서 사용할 수도 있다. 예를 들어 VDD가 접지 전위인 경우에는 VSS는 접지 전위보다 낮은 전위이고, VSS가 접지 전위인 경우에는 VDD는 접지 전위보다 높은 전위이다.
"전류"란 전하의 이동 현상(전기 전도)을 말하고, 예를 들어 "양의 하전체(荷電體)의 전기 전도가 발생하고 있다"라는 기재는, "그 반대 방향으로 음의 하전체의 전기 전도가 발생하고 있다"라고 바꿔 말할 수 있다. 그러므로 본 명세서 등에서 "전류"란 별도의 설명이 없는 경우, 캐리어의 이동에 따른 전하의 이동 현상(전기 전도)을 말하는 것으로 한다. 여기서 캐리어란 전자, 정공, 음이온, 양이온, 착이온 등이고, 전류가 흐르는 시스템(예를 들어 반도체, 금속, 전해액, 진공 중 등)에 따라 캐리어가 다르다. 또한 배선 등에서의 "전류의 방향"은 양의 캐리어가 이동하는 방향이고, 양의 전류량으로 기재한다. 바꿔 말하면, 음의 캐리어가 이동하는 방향은 전류의 방향과 반대 방향이고, 음의 전류량으로 표현된다. 따라서 본 명세서 등에서 전류의 양과 음(또는 전류의 방향)에 대하여 별도의 설명이 없는 경우, "소자 A로부터 소자 B로 전류가 흐른다" 등의 기재는 "소자 B로부터 소자 A로 전류가 흐른다" 등으로 바꿔 말할 수 있는 것으로 한다. 또한 "소자 A에 전류가 입력된다" 등의 기재는 "소자 A로부터 전류가 출력된다" 등으로 바꿔 말할 수 있는 것으로 한다.
또한 본 명세서 등에서 "제 1", "제 2", "제 3"이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이다. 따라서 구성 요소의 개수를 한정하는 것이 아니다. 또한 구성 요소의 순서를 한정하는 것이 아니다. 예를 들어 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성 요소가 다른 실시형태 또는 청구범위에서 "제 2"로 언급된 구성 요소가 될 수도 있다. 또한 예를 들어 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성 요소가 다른 실시형태 또는 청구범위에서 생략될 수도 있다.
또한 "위"나 "아래"라는 용어는, 구성 요소의 위치 관계가 바로 위 또는 바로 아래이며 직접 접촉하는 것에 한정되지 않는다. 예를 들어 "절연층(A) 위의 전극(B)"이라는 표현이면, 절연층(A) 위에 전극(B)이 직접 접촉되어 형성될 필요는 없고, 절연층(A)과 전극(B) 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
또한 구성 요소의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화되는 것이다. 그러므로 명세서 등에서 설명한 용어에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다. 예를 들어 본 명세서 등에서 "위에", "아래에" 등의 배치를 나타내는 용어는 구성 요소의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하는 경우가 있다. 따라서 "도전체의 상면에 위치하는 절연체"라는 표현은, 나타낸 도면의 방향을 180° 회전시킴으로써, "도전체의 하면에 위치하는 절연체"로 바꿔 말할 수 있다. 또한 "도전체의 상면에 위치하는 절연체"라는 표현은, 나타낸 도면의 방향을 90° 회전시킴으로써, "도전체의 왼쪽 면(또는 오른쪽 면)에 위치하는 절연체"로 바꿔 말할 수 있다.
마찬가지로, 본 명세서 등에서 "중첩" 등의 용어는 구성 요소의 적층 순서 등의 상태를 한정하는 것이 아니다. 예를 들어 "절연층(A)에 중첩되는 전극(B)"이라는 표현이면, "절연층(A) 위에 전극(B)이 형성되어 있는" 상태에 한정되지 않고, "절연층(A) 아래에 전극(B)이 형성되어 있는" 상태 또는 "절연층(A)의 오른쪽(또는 왼쪽)에 전극(B)이 형성되어 있는" 상태 등을 제외하지 않는다.
또한 본 명세서 등에서 "인접"이나 "근접"이라는 용어는 구성 요소가 직접 접촉된 것을 한정하는 것이 아니다. 예를 들어 "절연층(A)에 인접한 전극(B)"이라는 표현이면, 절연층(A)과 전극(B)이 직접 접촉되어 형성될 필요는 없고, 절연층(A)과 전극(B) 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
또한 본 명세서 등에서 "막", "층" 등의 용어는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있는 경우가 있다. 또는 경우 또는 상황에 따라 "막", "층" 등의 용어를 사용하지 않고, 다른 용어로 바꿀 수 있다. 예를 들어 "도전층" 또는 "도전막"이라는 용어를 "도전체"라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연층", "절연막"이라는 용어를 "절연체"라는 용어로 변경할 수 있는 경우가 있다.
또한 본 명세서 등에서 "전극", "배선", "단자" 등의 용어는 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어 "전극"은 "배선"의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 "전극"이나 "배선"이라는 용어는 복수의 "전극"이나 "배선"이 일체가 되어 형성되어 있는 경우 등도 포함한다. 또한 예를 들어 "단자"는 "배선"이나 "전극"의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 "단자"라는 용어는 복수의 "전극", "배선", "단자" 등이 일체가 되어 형성되어 있는 경우 등도 포함한다. 그러므로 예를 들어 "전극"은 "배선" 또는 "단자"의 일부가 될 수 있고, 예를 들어 "단자"는 "배선" 또는 "전극"의 일부가 될 수 있다. 또한 "전극", "배선", "단자" 등의 용어는 경우에 따라 "영역" 등의 용어로 치환되는 경우가 있다.
또한 본 명세서 등에서 "배선", "신호선", "전원선" 등의 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "배선"이라는 용어를 "신호선"이라는 용어로 변경할 수 있는 경우가 있다. 또한 예를 들어 "배선"이라는 용어를 "전원선" 등의 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로 "신호선", "전원선" 등의 용어를 "배선"이라는 용어로 변경할 수 있는 경우가 있다. "전원선" 등의 용어는 "신호선" 등의 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로 "신호선" 등의 용어는 "전원선" 등의 용어로 변경할 수 있는 경우가 있다. 또한 배선에 인가되는 "전위"라는 용어를 경우 또는 상황에 따라 "신호" 등의 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로 "신호" 등의 용어는 "전위"라는 용어로 변경할 수 있는 경우가 있다.
본 명세서 등에서 반도체의 불순물이란, 예를 들어 반도체를 구성하는 주성분 이외의 것을 말한다. 예를 들어 농도가 0.1atomic% 미만인 원소는 불순물이다. 불순물이 포함되면, 예를 들어 반도체의 결함 준위 밀도가 높아지거나, 캐리어 이동도가 저하되거나, 결정성이 저하되는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 주성분 이외의 전이 금속 등이 있고, 특히 예를 들어 수소(물에도 포함됨), 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 구체적으로는, 반도체가 실리콘인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 산소, 수소를 제외한 1족 원소, 2족 원소, 13족 원소, 15족 원소 등이 있다.
본 명세서 등에서 스위치란, 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 갖는 것을 말한다. 또는 스위치란, 전류를 흘리는 경로를 선택하고 전환하는 기능을 갖는 것을 말한다. 일례로서는, 전기적 스위치, 기계적 스위치 등을 사용할 수 있다. 즉 스위치는 전류를 제어할 수 있는 것이면 좋고, 특정의 것에 한정되지 않는다.
전기적 스위치의 일례로서는, 트랜지스터(예를 들어 바이폴러 트랜지스터, MOS 트랜지스터 등), 다이오드(예를 들어 PN 다이오드, PIN 다이오드, 쇼트키 다이오드, MIM(Metal Insulator Metal) 다이오드, MIS(Metal Insulator Semiconductor) 다이오드, 다이오드 접속의 트랜지스터 등), 또는 이들을 조합한 논리 회로 등이 있다. 또한 스위치로서 트랜지스터를 사용하는 경우, 트랜지스터의 "도통 상태"란 트랜지스터의 소스 전극과 드레인 전극이 전기적으로 단락되어 있다고 간주할 수 있는 상태를 말한다. 또한 트랜지스터의 "비도통 상태"란 트랜지스터의 소스 전극과 드레인 전극이 전기적으로 차단되어 있다고 간주할 수 있는 상태를 말한다. 또한 트랜지스터를 단순히 스위치로서 동작시키는 경우에는, 트랜지스터의 극성(도전형)은 특별히 한정되지 않는다.
기계적 스위치의 일례로서는, MEMS(micro electro mechanical systems) 기술을 사용한 스위치가 있다. 그 스위치는 기계적으로 동작시킬 수 있는 전극을 포함하고, 그 전극의 움직임에 따라 도통과 비도통을 제어하여 동작한다.
본 명세서에서 "평행"이란 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한 "실질적으로 평행" 또는 "대략 평행"이란 2개의 직선이 -30° 이상 30° 이하의 각도로 배치된 상태를 말한다. 또한 "수직"이란 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서 85° 이상 95° 이하의 경우도 포함된다. 또한 "실질적으로 수직" 또는 "대략 수직"이란 2개의 직선이 60° 이상 120° 이하의 각도로 배치된 상태를 말한다.
또한 본 명세서 등에서 계수치 및 계량값에 관하여, 또는 계수치 또는 계량값으로 환산할 수 있는 물건 또는 방법 등에 관하여 "동일하다", "같다", "동등하다", 또는 "균일하다" 등이라고 하는 경우에는, 명시된 경우를 제외하고 ±20%의 오차를 포함하는 것으로 한다.
본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 활성층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 하는 경우가 있다. 즉 금속 산화물이 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 갖는 트랜지스터의 채널 형성 영역을 구성할 수 있는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor)라고 할 수 있다. 또한 "OS 트랜지스터"라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 포함하는 트랜지스터로 바꿔 말할 수 있다.
또한 본 명세서 등에서, 질소를 포함하는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 하여도 좋다.
또한 본 명세서 등에서 각 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 본 발명의 일 형태로 할 수 있다. 또한 하나의 실시형태에 복수의 구성예가 기재되는 경우에는, 구성예를 서로 적절히 조합할 수 있다.
또한 어떤 하나의 실시형태에서 설명하는 내용(일부 내용이어도 좋음)은, 그 실시형태에서 설명하는 다른 내용(일부 내용이어도 좋음)과, 하나 또는 복수의 다른 실시형태에서 설명하는 내용(일부 내용이어도 좋음) 중 적어도 하나의 내용에 대하여 적용, 조합, 또는 치환 등을 할 수 있다.
또한 실시형태에서 설명하는 내용이란, 각 실시형태(또는 실시예)에서 다양한 도면을 사용하여 설명하는 내용, 또는 명세서에 기재되는 문장을 사용하여 설명하는 내용을 말한다.
또한 어떤 하나의 실시형태에서 제시하는 도면(일부이어도 좋음)은 그 도면의 다른 부분, 그 실시형태에서 제시하는 다른 도면(일부이어도 좋음), 하나 또는 복수의 다른 실시형태에서 제시하는 도면(일부이어도 좋음) 중 적어도 하나의 도면과 조합함으로써 더 많은 도면을 구성할 수 있다.
본 명세서에 기재되는 실시형태에 대하여 도면을 참조하여 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 실시형태의 발명의 구성에서 동일한 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이의 반복적인 설명은 생략하는 경우가 있다. 또한 도면의 이해를 돕기 위하여, 사시도 또는 상면도 등에서는, 일부의 구성 요소의 기재를 생략하는 경우가 있다.
또한 본 명세서 등에 있어서, 블록도에서는 구성 요소를 기능마다 분류하고 서로 독립된 블록으로서 나타내었다. 그러나 실제의 회로 등에서는 구성 요소를 기능마다 분류하기가 어렵고, 하나의 회로에 복수의 기능이 관련되는 경우나, 복수의 회로에 하나의 기능이 관련되는 경우가 있을 수 있다. 그러므로 블록도의 블록은 명세서에서 설명한 구성 요소에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
또한 도면 등에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 그 크기나 종횡비 등에 반드시 한정되는 것은 아니다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어 노이즈에 기인한 신호, 전압, 또는 전류의 편차, 혹은 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다.
또한 도면 등에서 배선 및 전극 등의 전위를 이해하기 쉽게 하기 위하여, H 전위를 가리키는 "H" 또는 L 전위를 가리키는 "L"을 배선 및 전극 등에 인접하여 부기하는 경우가 있다. 또한 전위가 변화된 배선 및 전극 등에는 글자 겹치기가 실행된 "H" 또는 "L"을 부기하는 경우가 있다. 또한 트랜지스터가 오프 상태일 때는, 상기 트랜지스터에 "×" 기호를 겹쳐 부기하는 경우가 있다.
본 명세서 등에서 복수의 요소에 같은 부호를 사용하고, 이들을 특별히 구별할 필요가 있는 경우에는, 부호에 "_1", "[n]", "[m, n]", "a" 등의 식별용 부호를 붙여서 기재하는 경우가 있다. 예를 들어 2개의 배선(GL) 중 한쪽을 배선(GL[1])이라고 기재하고, 다른 쪽을 배선(GL[2]) 등이라고 기재하는 경우가 있다.
(실시형태 1)
본 발명의 일 형태에 따른 반도체 장치(100A)에 대하여 도면을 사용하여 설명한다.
<반도체 장치(100A)의 구성예>
도 1은 본 발명의 일 형태에 따른 반도체 장치(100A)의 회로도이다. 반도체 장치(100A)는 믹서 회로(110A) 및 바이어스 회로(120)를 포함한다.
[믹서 회로(110A)]
믹서 회로(110A)는 전압 전류 변환부(111), 전류 스위치부(112), 및 전류 전압 변환부(113)를 포함한다. 믹서 회로(110A)는 길버트 셀(길버트 회로라고도 함)을 사용한 능동형 믹서 회로이다. 또한 믹서 회로(110A)는 이중 평형 믹서 회로이다.
전압 전류 변환부(111)는 트랜지스터(Tr1) 및 트랜지스터(Tr2)를 포함한다. 전류 스위치부(112)는 트랜지스터(Tr3), 트랜지스터(Tr4), 트랜지스터(Tr5), 및 트랜지스터(Tr6)를 포함한다. 전류 전압 변환부(113)는 저항 소자(R1) 및 저항 소자(R2)를 포함한다.
더 구체적으로는, 트랜지스터(Tr1)의 소스 및 드레인 중 한쪽과 트랜지스터(Tr2)의 소스 및 드레인 중 한쪽은 단자(116)에 전기적으로 접속된다. 또한 트랜지스터(Tr1)의 소스 및 드레인 중 다른 쪽은 트랜지스터(Tr3)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(Tr2)의 소스 및 드레인 중 다른 쪽은 트랜지스터(Tr5)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(Tr1)의 게이트는 용량 소자(C1)를 통하여 단자(TRF+)에 전기적으로 접속된다. 즉 용량 소자(C1)의 한쪽 전극은 트랜지스터(Tr1)의 게이트에 전기적으로 접속되고, 다른 쪽 전극은 단자(TRF+)에 전기적으로 접속된다. 트랜지스터(Tr2)의 게이트는 용량 소자(C2)를 통하여 단자(TRF-)에 전기적으로 접속된다. 즉 용량 소자(C2)의 한쪽 전극은 트랜지스터(Tr2)의 게이트에 전기적으로 접속되고, 다른 쪽 전극은 단자(TRF-)에 전기적으로 접속된다.
단자(TRF+)와 트랜지스터(Tr1)의 게이트 사이에 용량 소자(C1)를 제공함으로써, 단자(TRF+)에 공급되는 교류 신호에서 직류 성분을 제거하여 교류 성분을 트랜지스터(Tr1)의 게이트에 효율적으로 공급할 수 있다. 또한 용량 소자(C1) 및 용량 소자(C2)를 반드시 제공할 필요는 없다. 용량 소자(C1) 및 용량 소자(C2)는 필요에 따라 제공하면 좋다.
또한 트랜지스터(Tr1)와 트랜지스터(Tr2)는 같은 전기 특성을 갖는 트랜지스터인 것이 바람직하다. 트랜지스터(Tr1)와 트랜지스터(Tr2)는 특히 트랜스컨덕턴스(gm)가 최대가 될 때의 게이트 전압이 같은 것이 바람직하다. 예를 들어 트랜지스터(Tr1)와 트랜지스터(Tr2)의 채널 길이 L이 같고, 또한 트랜지스터(Tr1)와 트랜지스터(Tr2)의 채널 폭 W가 같은 것이 바람직하다. 또한 트랜지스터(Tr1)와 트랜지스터(Tr2)는 채널이 형성되는 반도체의 주성분의 조성이 같은 것이 바람직하다. 또한 상기 반도체의 결정성이 같은 것이 바람직하다.
트랜지스터(Tr3)의 소스 및 드레인 중 다른 쪽과 트랜지스터(Tr5)의 소스 및 드레인 중 다른 쪽은 단자(TIF-)에 전기적으로 접속된다. 트랜지스터(Tr4)의 소스 및 드레인 중 한쪽은 트랜지스터(Tr3)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(Tr6)의 소스 및 드레인 중 한쪽은 트랜지스터(Tr5)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(Tr4)의 소스 및 드레인 중 다른 쪽과 트랜지스터(Tr6)의 소스 및 드레인 중 다른 쪽은 단자(TIF+)에 전기적으로 접속된다. 트랜지스터(Tr3)의 게이트와 트랜지스터(Tr6)의 게이트는 단자(TLO-)에 전기적으로 접속된다. 트랜지스터(Tr4)의 게이트와 트랜지스터(Tr5)의 게이트는 단자(TLO+)에 전기적으로 접속된다.
또한 트랜지스터(Tr3) 내지 트랜지스터(Tr6)는 같은 전기 특성을 갖는 트랜지스터인 것이 바람직하다. 예를 들어 트랜지스터(Tr3) 내지 트랜지스터(Tr6)의 채널 길이 L이 같고, 또한 트랜지스터(Tr3) 내지 트랜지스터(Tr6)의 채널 폭 W가 같은 것이 바람직하다. 또한 트랜지스터(Tr3) 내지 트랜지스터(Tr6)는 채널이 형성되는 반도체의 주성분의 조성이 같은 것이 바람직하다. 또한 상기 반도체의 결정성이 같은 것이 바람직하다.
저항 소자(R1)의 한쪽 단자는 단자(TIF-)에 전기적으로 접속되고, 다른 쪽 단자는 단자(115)에 전기적으로 접속된다. 저항 소자(R2)의 한쪽 단자는 단자(TIF+)에 전기적으로 접속되고, 다른 쪽 단자는 단자(115)에 전기적으로 접속된다. 단자(115)에는 예를 들어 VDD가 공급되고, 단자(116)에는 예를 들어 VSS가 공급된다.
믹서 회로(110A)는 주파수 f1을 갖는 신호(RF)와 주파수 f2를 갖는 신호(LO)를 적산하여 f1+f2 및 f1-f2의 주파수 성분을 포함한 신호(IF)를 생성하는 기능을 갖는다.
여기서, 믹서 회로(110A)에서의 제 1 교류 신호 내지 제 3 교류 신호에 대하여 설명한다. 주파수 f1은 주파수 f2보다 높은 것이 바람직하다. 본 실시형태에서는 신호(RF)의 주파수 f1을 1GHz의 정현파로, 제 2 교류 신호의 주파수 f2를 0.8GHz의 정현파로 하였다. 도 8의 (A)에는 신호(RF)의 신호 파형을 나타내었다. 도 8의 (A)에서 가로축은 경과 시간(Time)을 나타내고, 세로축은 신호(RF)의 진폭(VRF)을 나타낸다. 도 8의 (B)에는 제 2 교류 신호의 신호 파형을 나타내었다. 도 8의 (B)에서 가로축은 경과 시간(Time)을 나타내고, 세로축은 신호(LO)의 진폭(VLO)을 나타낸다. 도 8의 (C)에는 신호(IF)의 신호 파형을 나타내었다. 도 8의 (C)에서 가로축은 경과 시간(Time)을 나타내고, 세로축은 신호(IF)의 진폭(VIF)을 나타낸다.
단자(TRF+)에 신호(RF)를 입력하고, 단자(TRF-)에 신호(RF)의 위상이 반전된 신호를 입력한다. 또한 단자(TLO+)에 신호(LO)를 입력하고, 단자(TLO-)에 신호(LO)의 위상이 반전된 신호를 입력한다.
전압 전류 변환부(111)에서는, 단자(TRF+) 및 단자(TRF-)를 통하여 입력된 신호(RF)의 주파수 f1에 따라, 트랜지스터(Tr1)의 소스와 드레인 사이를 흐르는 전류(Id1) 및 트랜지스터(Tr2)의 소스와 드레인 사이를 흐르는 전류(Id2)가 변화된다.
전류 스위치부(112)는 신호(LO)에 따라, 단자(115)와 단자(116) 사이를 흐르는 전류의 값을 제어하는 기능을 갖는다. 예를 들어 전류 스위치부(112)는 신호(LO)의 주파수 f2에 따라, 전류(Id1) 및 전류(Id2)의 값을 증감시키는 기능을 갖는다.
전류 스위치부(112)에 의하여 발생하는 전류(Id1) 및 전류(Id2)의 값의 변화가 신호(RF)와 신호(LO)의 곱셈 결과에 상당한다.
곱셈 결과(전류(Id1) 및 전류(Id2)의 전류 변화)는 전류 전압 변환부(113)에 의하여 전압 변화로 변환되고, 단자(TIF+) 및 단자(TIF-)의 각각으로부터 신호(IF)로서 출력된다. 또한 단자(TIF-)로부터 출력되는 신호(IF)는 단자(TIF+)로부터 출력되는 신호(IF)의 위상이 반전된 신호이다.
또한 도 8의 (C)에 나타낸 바와 같이, 신호(IF)는 주파수 f1에서 주파수 f2를 감산(f1-f2)한 주파수 성분(0.2GHz)과, 주파수 f1과 주파수 f2를 가산(f1+f2)한 주파수 성분(1.8GHz)을 포함하는 신호이다. 예를 들어 신호(IF)는, 0.2GHz의 교류 신호가 통과할 수 없고, 1.8GHz의 교류 신호가 통과할 수 있는 고역 필터를 통과함으로써, 1.8GHz의 교류 신호로 변환될 수 있다. 마찬가지로 신호(IF)는, 1.8GHz의 교류 신호가 통과할 수 없고, 0.2GHz의 교류 신호가 통과할 수 있는 저역 필터를 통과함으로써, 0.2GHz의 교류 신호로 변환될 수 있다.
또한 전류 스위치부(112)에서는 주파수 f2에 따라 전류(Id1) 및 전류(Id2)의 통과 또는 차단을 제어할 수 있으면 좋다. 따라서 신호(LO)는 반드시 정현파일 필요는 없다. 신호(LO)는 주파수 f2에 따라 VDD와 VSS가 전환되는 구형파이어도 좋다(도 8의 (D) 참조).
또한 신호(LO)로서 정현파를 사용하는 경우에는, 트랜지스터(Tr4)의 게이트 및 트랜지스터(Tr5)의 게이트와 단자(TLO+) 사이에 용량 소자를 포함하는 것이 바람직하다. 마찬가지로, 트랜지스터(Tr3)의 게이트 및 트랜지스터(Tr6)의 게이트와 단자(TLO-) 사이에 용량 소자를 포함하는 것이 바람직하다.
[바이어스 회로(120)]
바이어스 회로(120)는 단자(121)를 통하여 믹서 회로(110A)에 전기적으로 접속된다. 바이어스 회로(120)는 전압 전류 변환부(111)에 포함되는 트랜지스터(Tr1) 및 트랜지스터(Tr2)를 온 상태로 하기 위한 직류 전압을 공급하는 기능을 갖는다.
구체적으로는, 단자(121)는 인덕터(L1)를 통하여 트랜지스터(Tr1)의 게이트에 전기적으로 접속된다. 즉 인덕터(L1)의 한쪽 단자는 단자(121)에 전기적으로 접속되고, 다른 쪽 단자는 트랜지스터(Tr1)의 게이트에 전기적으로 접속된다. 또한 단자(121)는 인덕터(L2)를 통하여 트랜지스터(Tr2)의 게이트에 전기적으로 접속된다. 즉 인덕터(L2)의 한쪽 단자는 단자(121)에 전기적으로 접속되고, 다른 쪽 단자는 트랜지스터(Tr2)의 게이트에 전기적으로 접속된다.
인덕터(L1) 및 인덕터(L2)를 제공함으로써, 바이어스 회로(120)로부터 공급되는 전압에 포함되는 노이즈 등의 교류 성분을 저감할 수 있다. 따라서 반도체 장치(100A)의 동작이 안정되어, 반도체 장치(100A)의 신뢰성을 높일 수 있다. 또한 인덕터(L1) 및 인덕터(L2)는 반드시 제공할 필요는 없다. 인덕터(L1) 및 인덕터(L2)는 필요에 따라 제공하면 좋다.
또한 전압 전류 변환부(111)를 효율적으로 동작시키기 위하여, 바이어스 회로(120)가 전압 전류 변환부(111)에 공급하는 전압은, 트랜지스터(Tr1) 및 트랜지스터(Tr2)의 gm이 최대 또는 최대 근방이 되는 전압인 것이 바람직하다.
바이어스 회로(120)로서 사용할 수 있는 바이어스 회로(120A)의 회로 구성을 도 2의 (A)에 나타내었다. 바이어스 회로(120A)는 바이어스 공급부(122)와 트랜지스터(M1)를 포함한다. 바이어스 공급부(122)는 단자(121)에 전기적으로 접속된다. 또한 트랜지스터(M1)의 소스 및 드레인 중 한쪽은 단자(121)에 전기적으로 접속되고, 다른 쪽은 단자(129)에 전기적으로 접속된다. 트랜지스터(M1)의 게이트는 단자(128)에 전기적으로 접속된다. 바이어스 공급부(122), 단자(121), 및 트랜지스터(M1)의 소스 및 드레인 중 한쪽이 전기적으로 접속되는 접속점이 노드(ND1)로서 기능한다.
단자(129)에는 예를 들어 VSS가 공급된다. 단자(128)에는 트랜지스터(M1)를 온 상태 또는 오프 상태로 하는 전위가 공급된다. 반도체 장치(100A)의 동작 기간에는 단자(128)에 트랜지스터(M1)를 오프 상태로 하는 전위(L 전위)를 공급하여, 트랜지스터(M1)를 오프 상태로 한다. 단자(121)에는 바이어스 공급부(122)로부터 바이어스 전압(Vbias)이 공급된다(도 2의 (B) 참조).
반도체 장치(100A)의 정지 기간에는 바이어스 공급부(122)에 대한 전력 공급을 정지한다. 따라서 단자(121)에 대한 바이어스 전압(Vbias)의 공급이 정지된다. 또한 단자(128)에 트랜지스터(M1)를 온 상태로 하는 전위(H 전위)를 공급하여, 트랜지스터(M1)를 온 상태로 한다. 이로써, 단자(121)와 단자(129)가 도통 상태가 되어, 단자(121)에 VSS가 공급된다(도 2의 (C) 참조).
바이어스 공급부(122)로부터의 바이어스 전압(Vbias)의 공급을 정지하는 것만으로는 노드(ND1)에 바이어스 전압(Vbias)이 잔존한다. 따라서 믹서 회로(110A)의 동작을 정지할 수 없거나 신속하게 정지할 수 없을 우려가 있다. 바이어스 회로(120A)와 같이 트랜지스터(M1)를 제공함으로써, 노드(ND1)의 전위를 신속하게 VSS로 변화시킬 수 있다. 따라서 반도체 장치(100A)를 정지 상태로 신속하게 이행시킬 수 있어, 반도체 장치(100A)의 소비 전력을 절감할 수 있다.
바이어스 회로(120)로서 사용할 수 있는 바이어스 회로(120B)의 회로 구성을 도 3의 (A)에 나타내었다. 바이어스 회로(120B)는 바이어스 회로(120A)의 구성에 더하여 전압 유지부(124)와 버퍼부(123)를 포함한다. 전압 유지부(124)는 트랜지스터(M2)와 용량 소자(Cx)를 포함한다. 버퍼부(123)는 연산 증폭기(125)를 포함한다.
바이어스 회로(120B)에서, 바이어스 공급부(122)는 트랜지스터(M2)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 또한 트랜지스터(M2)의 소스 및 드레인 중 다른 쪽은 용량 소자(Cx)의 한쪽 전극에 전기적으로 접속된다. 용량 소자(Cx)의 다른 쪽 전극은 단자(127)에 전기적으로 접속된다.
또한 트랜지스터(M2)의 소스 및 드레인 중 다른 쪽은 연산 증폭기(125)의 비반전 입력에 전기적으로 접속된다. 연산 증폭기(125)의 출력 단자는 단자(121) 및 연산 증폭기(125)의 반전 입력에 전기적으로 접속된다. 연산 증폭기(125)의 출력 단자, 단자(121), 및 트랜지스터(M1)의 소스 및 드레인 중 한쪽이 전기적으로 접속되는 접속점이 노드(ND1)로서 기능한다. 또한 트랜지스터(M2)의 게이트는 단자(126)에 전기적으로 접속된다. 트랜지스터(M2)의 소스 및 드레인 중 다른 쪽, 용량 소자(Cx)의 한쪽, 그리고 연산 증폭기(125)의 비반전 입력이 전기적으로 접속되는 접속점이 노드(ND2)로서 기능한다.
바이어스 회로(120A)와 마찬가지로, 단자(129)에는 예를 들어 VSS가 공급된다. 단자(128)에는 트랜지스터(M1)를 온 상태 또는 오프 상태로 하는 전위가 공급되고, 단자(126)에는 트랜지스터(M2)를 온 상태 또는 오프 상태로 하는 전위가 공급된다.
반도체 장치(100A)의 동작 기간에는 단자(128)에 L 전위를 공급하여, 트랜지스터(M1)를 오프 상태로 한다. 또한 동작이 시작된 후에 바이어스 공급부(122)로부터 노드(ND2)에 바이어스 전압(Vbias)이 공급된다(도 3의 (B) 참조). 따라서 연산 증폭기(125)의 비반전 입력에 바이어스 전압(Vbias)이 공급되고, 연산 증폭기(125)의 출력으로부터 바이어스 전압(Vbias)이 출력된다. 바이어스 회로(120A)에 포함되는 연산 증폭기(125)는 비반전 입력에 공급된 신호의 전압을 변화시키지 않고 전력을 증폭하는 기능을 갖는다. 따라서 버퍼부(123)는 바이어스 전압(Vbias)의 전력을 증폭하는 기능을 갖는다. 버퍼부(123)에 의하여 전력이 증폭된 바이어스 전압(Vbias)은 노드(ND1) 및 단자(121)에 공급된다.
또한 노드(ND2)에 바이어스 전압(Vbias)이 공급된 후, 단자(126)에 L 전위를 공급하여, 트랜지스터(M2)를 오프 상태로 한다(도 3의 (C) 참조). 이에 의하여, 노드(ND2)에 바이어스 전압(Vbias)이 유지된다. 따라서 전압 유지부(124)는 기억 회로로서 기능한다. 전압 유지부(124)에서 바이어스 전압(Vbias)을 유지함으로써, 바이어스 공급부(122)는 다른 회로에 다양한 전위를 공급할 수 있다. 또한 전압 유지부(124)에서 바이어스 전압(Vbias)을 유지함으로써, 반도체 장치(100A)의 동작 기간에 바이어스 공급부(122)를 정지시킬 수 있다. 따라서 반도체 장치(100A)의 소비 전력을 절감할 수 있다.
반도체 장치(100A)의 정지 기간에는 바이어스 공급부(122) 및 연산 증폭기(125)에 대한 전력 공급을 정지한다. 또한 단자(128)에 H 전위를 공급하여, 트랜지스터(M1)를 온 상태로 한다. 이로써, 단자(121)와 단자(129)가 도통 상태가 되어, 단자(121)에 VSS가 공급된다(도 4 참조).
트랜지스터(M1)는 바이어스 회로(120B)에서도 바이어스 회로(120A)와 같은 식으로 기능한다. 트랜지스터(M1)를 포함함으로써, 반도체 장치(100A)를 정지 상태로 신속하게 이행시킬 수 있기 때문에, 소비 전력을 절감할 수 있다.
또한 전압 유지부(124)를 제공함으로써, 반도체 장치(100A)의 정지 기간에도 전압 유지부(124)에서 바이어스 전압(Vbias)을 유지할 수 있다. 그러므로 반도체 장치(100A)의 복귀 시에 바이어스 공급부(122)로부터의 바이어스 공급을 기다릴 필요가 없다. 따라서 반도체 장치(100A)의 복귀 동작을 신속하게 수행할 수 있다.
또한 트랜지스터(M1) 및 트랜지스터(M2)로서, 채널이 형성되는 반도체에 금속 산화물의 1종류인 산화물 반도체를 포함한 트랜지스터("OS 트랜지스터" 또는 "OS-FET"라고도 함)를 사용하는 것이 바람직하다. OS 트랜지스터는 오프 전류가 매우 낮은 트랜지스터이다. 트랜지스터(M1)로서 OS 트랜지스터를 사용함으로써, 반도체 장치(100A)의 동작 시에서의 노드(ND1)와 단자(129) 사이의 누설 전류를 매우 적게 할 수 있다. 바꿔 말하면, 상기 누설 전류를 실질적으로 없앨 수 있다. 또한 트랜지스터(M2)로서 OS 트랜지스터를 사용함으로써, 노드(ND2)의 전위가 장기간 유지될 수 있다.
상술한 바와 같이, 전압 유지부(124)는 기억 회로로서 기능한다. 특히, 트랜지스터(M2)로서 OS 트랜지스터를 사용한 경우, 전압 유지부(124)를 "OS 메모리"라고 부를 수 있다.
OS 메모리는 전력 공급이 정지되어도 기록된 정보를 1년 이상, 나아가서는 10년 이상의 기간 유지할 수 있다. 따라서 OS 메모리를 비휘발성 메모리로 간주할 수도 있다.
또한 OS 메모리에서는 OS 트랜지스터를 통하여 노드에 전하를 기록하는 방식을 사용하기 때문에, 종래의 플래시 메모리에서 필요한 고전압이 불필요하고, 고속 기록 동작을 실현할 수도 있다. 또한 플로팅 게이트 또는 전하 포획층에 대한 전하 주입 및 이들로부터의 전하 추출도 수행되지 않기 때문에, OS 메모리는 실질적으로 무제한의 데이터의 기록 및 판독이 가능하다. OS 메모리는 종래의 플래시 메모리보다 열화가 적고, 높은 신뢰성을 얻을 수 있다.
또한 OS 메모리에서는, 자기 메모리 또는 저항 변화형 메모리 등과는 달리, 원자 레벨의 구조 변화가 동반되지 않는다. 따라서 OS 메모리는 자기 메모리 및 저항 변화형 메모리보다 재기록에 대한 내성이 높다.
트랜지스터(Tr1 내지 Tr6), 트랜지스터(M1), 및 트랜지스터(M2)의 각각은 더블 게이트형 트랜지스터이어도 좋다. 도 5의 (A)에 더블 게이트형 트랜지스터(180A)의 회로 기호의 예를 나타내었다.
트랜지스터(180A)에서는 트랜지스터(T1)와 트랜지스터(T2)가 직렬로 접속되어 있다. 도 5의 (A)에는, 트랜지스터(T1)의 소스 및 드레인 중 한쪽이 단자(S)에 전기적으로 접속되고, 트랜지스터(T1)의 소스 및 드레인 중 다른 쪽이 트랜지스터(T2)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 트랜지스터(T2)의 소스 및 드레인 중 다른 쪽이 단자(D)에 전기적으로 접속되어 있는 상태를 나타내었다. 또한 도 5의 (A)에는, 트랜지스터(T1)와 트랜지스터(T2)의 게이트가 전기적으로 접속되고, 또한 단자(G)에 전기적으로 접속되어 있는 상태를 나타내었다.
도 5의 (A)에 나타낸 트랜지스터(180A)는 단자(G)의 전위를 변화시킴으로써 단자(S)와 단자(D) 사이를 도통 상태 또는 비도통 상태로 전환하는 기능을 갖는다. 따라서 더블 게이트형 트랜지스터인 트랜지스터(180A)는 트랜지스터(T1)와 트랜지스터(T2)를 포함하고, 또한 하나의 트랜지스터로서 기능한다. 즉 도 5의 (A)에서, 트랜지스터(180A)의 소스 및 드레인 중 한쪽은 단자(S)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽은 단자(D)에 전기적으로 접속되고, 게이트는 단자(G)에 전기적으로 접속되어 있다고 할 수 있다.
또한 트랜지스터(Tr1 내지 Tr6), 트랜지스터(M1), 및 트랜지스터(M2)의 각각은 트리플 게이트형 트랜지스터이어도 좋다. 도 5의 (B)에 트리플 게이트형 트랜지스터(180B)의 회로 기호의 예를 나타내었다.
트랜지스터(180B)에서는 트랜지스터(T1), 트랜지스터(T2), 및 트랜지스터(T3)가 직렬로 접속되어 있다. 도 5의 (B)에는, 트랜지스터(T1)의 소스 및 드레인 중 한쪽이 단자(S)에 전기적으로 접속되고, 트랜지스터(T1)의 소스 및 드레인 중 다른 쪽이 트랜지스터(T2)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 트랜지스터(T2)의 소스 및 드레인 중 다른 쪽이 트랜지스터(T3)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 트랜지스터(T3)의 소스 및 드레인 중 다른 쪽이 단자(D)에 전기적으로 접속되어 있는 상태를 나타내었다. 또한 도 5의 (B)에는, 트랜지스터(T1), 트랜지스터(T2), 및 트랜지스터(T3)의 게이트가 전기적으로 접속되고, 또한 단자(G)에 전기적으로 접속되어 있는 상태를 나타내었다.
도 5의 (B)에 나타낸 트랜지스터(180B)는 단자(G)의 전위를 변화시킴으로써 단자(S)와 단자(D) 사이를 도통 상태 또는 비도통 상태로 전환하는 기능을 갖는다. 따라서 트리플 게이트형 트랜지스터인 트랜지스터(180B)는 트랜지스터(T1), 트랜지스터(T2), 및 트랜지스터(T3)를 포함하고, 또한 하나의 트랜지스터로서 기능한다. 즉 도 5의 (B)에서, 트랜지스터(180B)의 소스 및 드레인 중 한쪽은 단자(S)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽은 단자(D)에 전기적으로 접속되고, 게이트는 단자(G)에 전기적으로 접속되어 있다고 할 수 있다.
트랜지스터(180A) 및 트랜지스터(180B)와 같이, 복수의 게이트를 포함하고, 또한 복수의 게이트가 전기적으로 접속되어 있는 트랜지스터를 "멀티 게이트형 트랜지스터" 또는 "멀티 게이트 트랜지스터"라고 부르는 경우가 있다.
또한 트랜지스터(Tr1 내지 Tr6), 트랜지스터(M1), 및 트랜지스터(M2)의 각각은 백 게이트를 포함한 트랜지스터이어도 좋다. 도 5의 (C)에 백 게이트를 포함한 트랜지스터(180C)의 회로 기호의 예를 나타내었다. 트랜지스터(180C)에서는, 게이트와 백 게이트가 전기적으로 접속되어 있기 때문에, 게이트와 백 게이트의 전위가 항상 같다. 또한 도 5의 (D)에 백 게이트를 포함한 트랜지스터(180D)의 회로 기호의 예를 나타내었다. 트랜지스터(180D)에서는 백 게이트가 단자(BG)에 전기적으로 접속되어 있다. 따라서 게이트와 백 게이트에 같은 전위 또는 다른 전위를 공급할 수 있다.
백 게이트는 게이트와 백 게이트 사이에 반도체의 채널 형성 영역을 끼우도록 배치된다. 백 게이트는 게이트와 같이 기능할 수 있다. 백 게이트의 전위는 게이트와 같은 전위로 하여도 좋고, 접지 전위(GND 전위)나 임의의 전위로 하여도 좋다. 게이트와 백 게이트에서 전위를 연동시키지 않고, 백 게이트의 전위를 변화시킴으로써, 트랜지스터의 문턱 전압을 변화시킬 수 있다.
또한 게이트와 백 게이트는 도전체로 형성되기 때문에, 채널이 형성되는 반도체에 트랜지스터의 외부에서 발생하는 전기장이 작용하지 않도록 하는 기능(특히 정전기에 대한 정전 차폐 기능)도 갖는다. 즉 정전기 등의 외부의 전기장의 영향으로 인하여 트랜지스터의 전기적인 특성이 변동되는 것을 방지할 수 있다.
<반도체>
트랜지스터(Tr1 내지 Tr6), 트랜지스터(M1), 및 트랜지스터(M2) 등의 채널이 형성되는 반도체에는, 단결정 반도체, 다결정 반도체, 미결정 반도체, 또는 비정질 반도체 등을 단독으로 또는 조합하여 사용할 수 있다. 반도체 재료로서는, 예를 들어 실리콘이나 저마늄 등을 사용할 수 있다. 또한 실리콘 저마늄, 탄소화 실리콘, 비소화 갈륨, 산화물 반도체, 질화물 반도체 등의 화합물 반도체를 사용하여도 좋다.
또한 고전자 이동도 트랜지스터(HEMT: High Electron Mobility Transistor)에 적용할 수 있는 비소화 갈륨, 비소화 알루미늄 갈륨, 비소화 인듐 갈륨, 질화 갈륨, 인화 인듐, 실리콘 저마늄 등을 사용하여도 좋다.
또한 반도체를 적층하여도 좋다. 반도체를 적층하는 경우에는, 결정 상태가 각각 다른 반도체를 사용하여도 좋고, 각각 다른 반도체 재료를 사용하여도 좋다.
상술한 바와 같이, 특히 트랜지스터(M1) 및 트랜지스터(M2)로서 OS 트랜지스터를 사용하는 것이 바람직하다. 산화물 반도체는 밴드 갭이 2eV 이상이기 때문에, 오프 전류가 매우 낮다. 일례로서, 소스와 드레인 사이의 전압이 3.5V이고, 실온(25℃)하에서의 채널 폭 1μm당 오프 전류를 1×10-20A 미만, 1×10-22A 미만, 또는 1×10-24A 미만으로 할 수 있다.
또한 OS 트랜지스터는 Si 트랜지스터(채널이 형성되는 반도체에 실리콘을 포함한 트랜지스터)보다 내열성이 높고, 온도 상승에 따른 트랜지스터 특성(전계 효과 이동도 등)의 저하 등이 일어나기 어렵다. 반도체 장치(100A)에 포함되는 트랜지스터로서 OS 트랜지스터를 사용함으로써, 고온 환경하에서도 안정된 동작을 실현할 수 있다.
OS 트랜지스터에 사용하는 산화물 반도체로서는 Zn 산화물, Zn-Sn 산화물, Ga-Sn 산화물, In-Ga 산화물, In-Zn 산화물, In-M-Zn 산화물(M은 Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf) 등이 있다. 특히 M으로서 Ga을 사용하는 산화물 반도체를 OS 트랜지스터에 채용하는 경우, 원소의 비율을 조정함으로써 전계 효과 이동도 등의 전기 특성이 우수한 트랜지스터로 할 수 있기 때문에 바람직하다. 또한 인듐(In) 및 아연(Zn)을 포함한 산화물에 알루미늄(Al), 갈륨(Ga), 이트륨(Y), 구리(Cu), 바나듐(V), 베릴륨(Be), 붕소(B), 실리콘(Si), 타이타늄(Ti), 철(Fe), 니켈(Ni), 저마늄(Ge), 지르코늄(Zr), 몰리브데넘(Mo), 란타넘(La), 세륨(Ce), 네오디뮴(Nd), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 마그네슘(Mg) 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
산화물 반도체는 밴드 갭이 넓어 전자가 여기되기 어렵고, 정공의 유효 질량이 크다는 특징을 갖는다. 그러므로 OS 트랜지스터는 Si 트랜지스터보다 애벌란시 항복 등이 일어나기 어려운 경우가 있다. 따라서 OS 트랜지스터는 예를 들어 애벌란시 항복에 기인하는 핫 캐리어 열화 등이 억제된다. 핫 캐리어 열화를 억제할 수 있기 때문에, OS 트랜지스터를 높은 드레인 전압으로 동작시킬 수 있다.
OS 트랜지스터는 전자를 다수 캐리어로 하는 축적형 트랜지스터이다. 그러므로 pn 접합을 갖는 반전형 트랜지스터(대표적으로는, Si 트랜지스터)보다 단채널 효과의 하나인 DIBL(Drain-Induced Barrier Lowering)이 일어나기 어렵다. 즉 OS 트랜지스터는 Si 트랜지스터보다 단채널 효과에 대한 내성이 높다.
OS 트랜지스터는 단채널 효과에 대한 내성이 높기 때문에, 신뢰성을 저하시키지 않고 채널 길이를 축소할 수 있다. 따라서 OS 트랜지스터를 사용함으로써 회로의 집적도를 높일 수 있다. 미세화에 의하여 채널 길이가 짧아짐에 따라 드레인 전계가 강해지지만, 상술한 바와 같이, OS 트랜지스터는 Si 트랜지스터보다 애벌란시 항복이 일어나기 어렵다.
또한 OS 트랜지스터는 단채널 효과에 대한 내성이 높기 때문에, Si 트랜지스터보다 게이트 절연막을 두껍게 할 수 있다. 예를 들어 채널 길이 및 채널 폭이 50nm 이하인 미세한 트랜지스터에서도, 10nm 정도로 두꺼운 게이트 절연막을 제공할 수 있는 경우가 있다. 게이트 절연막을 두껍게 함으로써 기생 용량을 저감할 수 있기 때문에, 회로의 동작 속도를 향상시킬 수 있다. 또한 게이트 절연막을 두껍게 함으로써 게이트 절연막을 통한 누설 전류가 저감되기 때문에, 소비 전류의 절감으로 이어진다.
또한 산화물 반도체에 대해서는 실시형태 5 등에서 자세히 설명한다.
또한 전압 전류 변환부(111)에는 고주파 신호가 입력된다. 따라서 트랜지스터(Tr1) 및 트랜지스터(Tr2)로서, 채널이 형성되는 반도체에 13족 원소(갈륨 등)를 포함한 질화물 반도체를 사용한 트랜지스터를 사용하는 것이 바람직하다. 예를 들어 채널이 형성되는 반도체에 질화 갈륨("GaN"라고도 함)을 포함한 트랜지스터("GaN 트랜지스터"라고도 함)가 있다.
또한 질화물 반도체는 AlGaN 또는 AlN이어도 좋다. 또는 질화물 반도체 이외의 고이동도 트랜지스터를 사용하여도 좋고, 채널이 형성되는 반도체에 SiC 등을 포함한 트랜지스터를 사용하여도 좋다.
또한 반도체를 GaN과 AlGaN의 적층으로 하여도 좋다. 질화 알루미늄(AlN)은 GaN의 밴드 갭(3.4V)의 약 2배인 밴드 갭(6.2eV)과, GaN의 정전 파괴 전계(3.3MV/cm)의 약 4배인 정전 파괴 전계(12MV/cm)와, GaN의 열전도율(2W/cmK)의 약 1.5배인 열전도율(2.9W/cmK)을 갖고, 재료 특성이 매우 우수하다. AlN과 GaN의 혼성 결정인 AlGaN은 고출력, 고주파 디바이스 재료로서 바람직하다. AlGaN을 채널 형성 영역에 포함한 HEMT는 GaN을 채널 형성 영역에 포함한 HEMT보다 더 높은 내압을 갖고 동작을 할 수 있다. 또한 GaN과 AlGaN의 계면에는 GaN과 AlGaN의 분극 효과에 의하여 2차원 전자 가스(two dimensional electron gas; 2DEG)를 발생시킬 수 있고, 고이동도 트랜지스터로서 사용할 수 있다.
<변형예 1>
도 6은 본 발명의 일 형태에 따른 반도체 장치(100B)의 회로도이다. 반도체 장치(100B)는 반도체 장치(100A)의 변형예이다. 반도체 장치(100B)는 2개의 바이어스 회로(120)(바이어스 회로(120[1]), 바이어스 회로(120[2]))를 포함한다는 점에서 반도체 장치(100A)와 다르다.
바이어스 회로(120[1])는 단자(121[1])를 통하여 믹서 회로(110A)에 전기적으로 접속된다. 구체적으로는, 단자(121[1])는 인덕터(L1)를 통하여 트랜지스터(Tr1)의 게이트에 전기적으로 접속된다. 바이어스 회로(120[2])는 단자(121)를 통하여 믹서 회로(110A)에 전기적으로 접속된다. 구체적으로는, 단자(121[2])는 인덕터(L2)를 통하여 트랜지스터(Tr2)의 게이트에 전기적으로 접속된다.
바이어스 회로(120[1])와 바이어스 회로(120[2])를 포함함으로써, 트랜지스터(Tr1)와 트랜지스터(Tr2)에서 gm의 최댓값 등이 다른 경우에 각각에 최적의 바이어스 전압(Vbias)을 공급할 수 있다.
<변형예 2>
본 발명의 일 형태는 단일 평형 믹서 회로에도 사용할 수 있다. 도 7은 본 발명의 일 형태에 따른 반도체 장치(100C)의 회로도이다. 반도체 장치(100C)는 단일 평형 믹서 회로(110B)를 포함한다. 또한 반도체 장치(100C)는 반도체 장치(100A)의 변형예이다. 반도체 장치(100C)는 반도체 장치(100A)의 구성 요소 중 트랜지스터(Tr2), 트랜지스터(Tr4), 트랜지스터(Tr6), 용량 소자(C2), 인덕터(L2), 및 단자(TRF-)를 포함하지 않는다.
반도체 장치(100C)는 반도체 장치(100A)보다 단자(TLO)(단자(TLO+) 및 단자(TLO-))와 단자(TIF)(단자(TIF+) 및 단자(TIF-)) 사이에서 피드스루가 발생하기 쉽지만, 반도체 장치(100A)보다 회로 설계가 용이하므로 점유 면적의 감소를 실현하기 쉽다.
또한 본 명세서 등에서 반도체 장치(100A), 반도체 장치(100B), 및 반도체 장치(100C)를 구별할 필요가 없는 경우, 또는 반도체 장치(100A), 반도체 장치(100B), 및 반도체 장치(100C) 중 어느 하나를 나타내는 경우에는 "반도체 장치(100)"라고 기재하는 경우가 있다.
또한 본 명세서 등에서 믹서 회로(110A) 및 믹서 회로(110B)를 구별할 필요가 없는 경우, 또는 믹서 회로(110A) 및 믹서 회로(110B) 중 한쪽을 나타내는 경우에는 "믹서 회로(110)"라고 기재하는 경우가 있다.
본 실시형태에서 기재한 구성, 구조, 방법 등은 다른 실시형태 등에서 기재한 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는, 앞의 실시형태에서 설명한 반도체 장치(100A) 등을 포함한 집적 회로를 포함하는 무선 통신 장치의 구성예에 대하여 도 9 및 도 10을 사용하여 설명한다. 또한 본 실시형태에서는 무선 통신 장치로서 휴대 정보 단말기를 상정하여 설명하지만, 무선 통신 장치는 휴대용 게임 단말기, 태블릿 PC(Personal Computer), 노트북형 PC 등의 기타 무선 통신 단말기이어도 좋다. 또한 본 실시형태에 따른 무선 통신 장치는 적어도 그 구성의 일부를, 무선 통신을 수행할 수 있는 장치에 적용할 수 있다.
도 9는 무선 통신 장치(10)의 블록도이다. 무선 통신 장치(10)는 안테나(ANT), 애플리케이션 프로세서(11), 베이스밴드 프로세서(12), 집적 회로(13)(IC: Integrated Circuit), 메모리(14), 배터리(15), 파워 매니지먼트 IC(PMIC: Power Management Integrated Circuit)(16), 표시부(17), 카메라부(18), 조작 입력부(19), 오디오 IC(20), 마이크로폰(21), 및 스피커(22)를 포함한다. 또한 집적 회로(13)는 RF(Radio Frequency) IC 또는 무선 칩 등이라고도 한다.
안테나(ANT)는 5G의 통신 규격에 대응하기 위하여 복수로 제공되어도 좋다.
애플리케이션 프로세서(11)는 메모리(14)에 저장된 프로그램을 판독하고, 무선 통신 장치(10)의 각종 기능을 실현하기 위한 처리를 수행하는 기능을 갖는다. 예를 들어 애플리케이션 프로세서(11)는 메모리(14)로부터 OS(Operating System) 프로그램을 실행함과 함께, 이 OS 프로그램을 동작 기반으로 하는 애플리케이션 프로그램을 실행하는 기능을 갖는다.
베이스밴드 프로세서(12)는 무선 통신 장치(10)가 송수신하는 데이터에 대하여 부호화(예를 들어 오류 정정 부호화) 처리 또는 복호화 처리 등을 포함한 베이스밴드 처리를 수행하는 기능을 갖는다. 구체적으로는, 베이스밴드 프로세서(12)는 애플리케이션 프로세서(11)로부터 송신 데이터를 받고, 받은 송신 데이터에 대하여 부호화 처리를 실시하여 집적 회로(13)에 송신하는 기능을 갖는다. 또한 베이스밴드 프로세서(12)는 집적 회로(13)로부터 수신 데이터를 받고, 받은 수신 데이터에 대하여 복호화 처리를 실시하여 애플리케이션 프로세서(11)에 송신하는 기능을 갖는다.
집적 회로(13)는 무선 통신 장치(10)가 송수신하는 데이터에 대하여 변조 처리 또는 복조 처리를 수행하는 기능을 갖는다. 구체적으로는, 집적 회로(13)는 베이스밴드 프로세서(12)로부터 받은 송신 데이터를 반송파에 의하여 변조 처리하여 송신 신호를 생성하고, 안테나(ANT)를 통하여 송신 신호를 출력하는 기능을 갖는다. 또한 집적 회로(13)는 안테나(ANT)를 통하여 수신 신호를 수신하고, 수신 신호를 반송파에 의하여 복조 처리하여 수신 데이터를 생성하고, 상기 수신 데이터를 베이스밴드 프로세서(12)에 송신하는 기능을 갖는다. 따라서 집적 회로(13)를 "송수신 장치"라고 하는 경우가 있다.
메모리(14)는 애플리케이션 프로세서(11)에 의하여 이용되는 프로그램 및 데이터를 저장하는 기능을 갖는다. 또한 메모리(14)로서는, 전원이 차단되어도 저장한 데이터를 유지하는 비휘발성 메모리와, 전원이 차단되면 저장한 데이터가 지워지는 휘발성 메모리가 포함된다.
배터리(15)는 무선 통신 장치(10)가 외부 전원 장치 없이 동작하는 경우에 이용된다. 또한 무선 통신 장치(10)는 외부 전원이 접속되어 있는 경우에도 배터리(15)의 전원을 이용할 수 있다. 또한 배터리(15)로서는, 충전 및 방전이 가능한 이차 전지를 이용하는 것이 바람직하다.
파워 매니지먼트 IC(16)는 배터리(15) 또는 외부 전원으로부터 내부 전원 전압을 생성하는 기능을 갖는다. 이 내부 전원 전압은 무선 통신 장치(10)의 각 블록에 공급된다. 이때, 파워 매니지먼트 IC(16)는 내부 전원 전압을 공급받는 블록마다 내부 전원 전압의 전압을 제어하는 기능을 갖는다. 파워 매니지먼트 IC(16)는 애플리케이션 프로세서(11)로부터의 지시에 따라 내부 전원 전압의 전압을 제어한다. 또한 파워 매니지먼트 IC(16)는 블록마다 내부 전원 전압의 공급과 차단을 제어할 수도 있다. 또한 파워 매니지먼트 IC(16)는 외부 전원 장치로부터의 공급이 있는 경우, 배터리(15)의 충전 제어도 수행하는 기능을 갖는다.
표시부(17)는 액정 표시 장치 또는 발광 표시 장치이고, 애플리케이션 프로세서(11)에서의 처리에 따라 다양한 화상을 표시하는 기능을 갖는다. 표시부(17)에 표시되는 화상에는, 사용자가 무선 통신 장치(10)에 동작 지시를 전송(傳送)하는 사용자 인터페이스 화상, 카메라 화상, 동영상 등이 포함된다.
카메라부(18)는 애플리케이션 프로세서(11)로부터의 지시에 따라 화상을 취득하는 기능을 갖는다. 조작 입력부(19)는 사용자가 조작하여 무선 통신 장치(10)에 조작 지시를 전송하기 위한 사용자 인터페이스로서의 기능을 갖는다. 오디오 IC(20)는 애플리케이션 프로세서(11)로부터 송신되는 음성 데이터를 디코딩하고 스피커(22)를 구동하는 기능을 갖는다. 또한 오디오 IC(20)는 마이크로폰(21)으로부터 얻은 음성 정보를 인코딩하여 음성 데이터를 생성하고, 상기 음성 데이터를 애플리케이션 프로세서(11)에 출력하는 기능을 갖는다.
도 10은 집적 회로(13)의 구성예를 설명하기 위한 블록도이다. 도 10에 나타낸 집적 회로(13)는 저잡음 증폭기(201), 믹서(202), 저역 통과 필터(203), 가변 이득 증폭기(204), 아날로그 디지털 변환 회로(205), 인터페이스부(206), 디지털 아날로그 변환 회로(207), 가변 이득 증폭기(208), 저역 통과 필터(209), 믹서(210), 전력 증폭기(211), 및 발진 회로(212)를 포함한다. 또한 도 10에는 안테나(ANT), 송수신 전환기(DUP), 베이스밴드 프로세서(12)를 함께 나타내었다. 또한 저잡음 증폭기(201), 믹서(202), 저역 통과 필터(203), 가변 이득 증폭기(204), 및 아날로그 디지털 변환 회로(205)를 포함하여 수신 회로 블록이라고 하고, 디지털 아날로그 변환 회로(207), 가변 이득 증폭기(208), 저역 통과 필터(209), 믹서(210), 및 전력 증폭기(211)를 포함하여 송신 회로 블록이라고 하는 경우가 있다.
또한 베이스밴드 프로세서(12) 및 집적 회로(13)는 각각 개별의 반도체 칩으로 실현된다. 또한 송수신 전환기(DUP)는 안테나 스위치 등을 포함한다.
저잡음 증폭기(201)는 안테나(ANT)로 수신한 신호를 저잡음으로 증폭한다. 믹서(202)로서는, 앞의 실시형태에서 설명한 반도체 장치(100A) 등을 사용할 수 있다. 믹서(202)는 발진 회로(212)의 신호를 사용하여 복조 또한 다운 컨버트(주파수 변환)를 수행한다. 저역 통과 필터(203)는 믹서(202)로부터의 신호의 불필요한 고주파 성분을 제거한다. 가변 이득 증폭기(204)는 저역 통과 필터(203)의 출력 신호를 아날로그 디지털 변환 회로(205)의 입력 레인지를 고려한 게인으로 증폭한다. 아날로그 디지털 변환 회로(205)는 가변 이득 증폭기(204)로부터의 아날로그 신호를 디지털 신호로 변환한다. 디지털 신호는 인터페이스부(206), 차동 인터페이스 회로를 통하여 베이스밴드 프로세서(12)에 출력된다.
디지털 아날로그 변환 회로(207)는 인터페이스부(206)에서 수신한 디지털 신호를 아날로그 신호로 변환한다. 가변 이득 증폭기(208)는 디지털 아날로그 변환 회로(207)의 출력 신호를 증폭한다. 저역 통과 필터(209)는 가변 이득 증폭기(208)로부터의 신호의 불필요한 고주파 성분을 제거한다. 믹서(210)로서는, 앞의 실시형태에서 설명한 반도체 장치(100A) 등을 사용할 수 있다. 믹서(210)는 발진 회로(212)의 신호를 사용하여 변조 또한 업 컨버트(주파수 변환)를 수행한다. 전력 증폭기(211)는 믹서(210)의 출력 신호를 소정의 게인으로 증폭하여 출력한다.
또한 바이어스 공급부(122)로서 배터리(15)나 외부 전원을 사용하여도 좋다. 또한 바이어스 공급부(122)로서 파워 매니지먼트 IC(16)에 의하여 제어된 전원을 사용하여도 좋다.
본 실시형태에서 기재한 구성, 구조, 방법 등은 다른 실시형태 등에서 기재한 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 발명의 일 형태에 따른 반도체 장치(100) 등은 디지털 회로 위에 적층되어도 좋다. 도 11의 (A)는 반도체 장치(400)의 사시도이다. 반도체 장치(400)는 층(410), 층(420), 및 층(430)을 포함한다. 도 11의 (B)는 반도체 장치(400)의 구성을 설명하기 위한 사시도이고, 층(410), 층(420), 및 층(430)을 나누어 나타내었다.
층(410)은 디지털 회로를 포함한다. 예를 들어 층(410)은 제어 장치(411), 기억 장치(412), 입출력 장치(413), 신호 처리 장치(414) 등을 포함한다. 제어 장치(411)는 반도체 장치(100)의 제어뿐만 아니라 반도체 장치(400) 전체의 동작을 제어하는 기능을 갖는다. 또한 층(410)의 일부에 아날로그 회로를 제공하여도 좋다.
[제어 장치(411)]
제어 장치(411)로서는 중앙 연산 처리 장치(CPU: Central Processing Unit), DSP(Digital Signal Processor), GPU(Graphics Processing Unit) 등의 마이크로프로세서를 단독으로 또는 조합하여 사용할 수 있다. 또한 이들 마이크로프로세서를 FPGA(Field Programmable Gate Array)나 FPAA(Field Programmable Analog Array) 등의 PLD(Programmable Logic Device)로 실현한 구성으로 하여도 좋다.
[기억 장치(412)]
기억 장치(412)로서는, 예를 들어 플래시 메모리, MRAM(Magnetoresistive Random Access Memory), PRAM(Phase change RAM), ReRAM(Resistive RAM), FeRAM(Ferroelectric RAM) 등의 비휘발성 기억 소자가 적용된 기억 장치, 또는 DRAM(Dynamic RAM)이나 SRAM(Static RAM) 등의 휘발성 기억 소자가 적용된 기억 장치 등을 사용하여도 좋다.
또한 기억 장치(412)가 반도체 장치(400)에 내장되지 않고, 반도체 장치(400)의 외부에 배치되는 기억 장치를 기억 장치(412)로서 사용하여도 좋다. 이 경우, 기억 장치(412)는 입출력 장치(413)를 통하여 접속된다.
[입출력 장치(413)]
입출력 장치(413)는 예를 들어 외부 포트 등에 전기적으로 접속되고, 외부와 신호를 송수신하는 기능을 갖는다. 반도체 장치(400)는 입출력 장치(413)를 통하여 다른 반도체 장치와 신호를 송수신할 수 있다. 또한 입출력 장치(413)를 버튼이나 스위치 등의 입력 컴포넌트에 전기적으로 접속하여도 좋다. 입출력 장치(413)가 전기적으로 접속되는 외부 포트로서는 USB 단자 또는 LAN(Local Area Network) 접속용 단자 등이 있다.
[신호 처리 장치(414)]
신호 처리 장치(414)는 송수신 장치(421)가 수신한 신호를 처리하고, 처리된 신호를 제어 장치(411), 기억 장치(412), 입출력 장치(413)에 공급하는 기능을 갖는다. 예를 들어 MIMO(multiple-input and multiple-output) 등의 공간 다중 전송으로 분할 송신된 신호를 원래의 신호로 되돌리는 기능(복조 기능)을 갖는다. 또한 반도체 장치(400)로부터 공간 다중 전송으로 외부에 데이터를 송신하는 경우에, 상기 데이터를 공간 다중 전송용 송신 신호로 변환하는 기능을 갖는다.
또한 MIMO(미모)는 송신하는 신호를 복수의 통신 경로("스트림" 또는 "공간 스트림"이라고도 함)로 분할하여 동시에 송신하는 기술이다. 하나의 스트림은 하나의 송신 안테나와 하나의 수신 안테나로 구성된다. 따라서 최대 스트림 수는 송신 안테나의 수 및 수신 안테나의 수 중 개수가 적은 쪽의 수와 동일하다. 스트림 수가 10이면 겉보기 전송(轉送) 속도를 10배로 할 수 있다.
층(410)은 단결정 반도체, 다결정 반도체, 미결정 반도체, 또는 비정질 반도체 등을 단독으로 또는 조합하여 형성하면 좋다. 반도체 재료로서는, 예를 들어 실리콘이나 저마늄 등을 사용할 수 있다. 또한 실리콘 저마늄, 탄소화 실리콘, 비소화 갈륨, 산화물 반도체, 질화물 반도체 등의 화합물 반도체를 사용하여도 좋다.
층(420)은 고주파 회로 등을 포함한다. 예를 들어 층(420)은 송수신 장치(421)를 포함한다. 송수신 장치(421)로서는, 예를 들어 앞의 실시형태에서 설명한 집적 회로(13) 등을 사용할 수 있다. 또한 송수신 장치(421)의 일부에 반도체 장치(100) 또는 반도체 장치(100)의 일부 등을 사용할 수 있다. 또한 송수신 장치(421)는 집적 회로(13) 등을 복수로 포함하여도 좋다. 또한 송수신 장치(421)는 반도체 장치(100) 또는 반도체 장치(100)의 일부 등을 복수로 포함하여도 좋다.
층(420)은 층(410)과 같은 재료를 사용하여 구성되어도 좋지만, HEMT에 적용할 수 있는 비소화 갈륨, 비소화 알루미늄 갈륨, 비소화 인듐 갈륨, 질화 갈륨, 인화 인듐, 실리콘 저마늄 등을 사용하여도 좋다. 또한 층(420)과 중첩하여 산화물 반도체나 실리콘 등의 얇게 형성할 수 있는 반도체 재료를 제공하여도 좋다. 박막 형성 기술을 사용함으로써, 층(410)의 디지털 회로와 층(420)의 고주파 회로를 3차원적으로 제공할 수 있다. 따라서 반도체 장치(400)의 점유 면적을 감소시킬 수 있다.
반도체 장치(100)에 포함되는 회로의 일부를 층(420)에 제공하고, 다른 일부를 층(410)에 제공하여도 좋다. 예를 들어 믹서 회로(110)를 층(420)에 제공하고, 바이어스 회로(120)를 층(410)에 제공하여도 좋다. 또한 층(420)과 중첩하여 산화물 반도체를 제공하는 경우에는, 반도체 장치(100)에 포함되는 OS 트랜지스터를 층(420)과 중첩하여 제공할 수 있다.
산화물 반도체는 고온 환경하에서도 실리콘 등에 비하여 이동도가 저하되기 어렵다. 층(420)에 포함되는 트랜지스터로서 OS 트랜지스터를 사용함으로써, 층(410)의 온도가 상승하여도 층(420)에 포함되는 회로를 안정적으로 동작시킬 수 있다. 따라서 반도체 장치의 신뢰성을 높일 수 있다.
또한 층(420)을 다른 기판 위에 형성하고, 층(410)과 접합하여도 좋다.
층(430)은 안테나 어레이(431)를 포함한다. 안테나 어레이(431)는 복수의 안테나(432)를 포함한다. 도 11의 (B)에 나타낸 반도체 장치(400)에서는 안테나(432)가 4×4의 매트릭스상으로 배치되어 있다.
반도체 장치(400)에 안테나 어레이(431)를 제공함으로써, 반도체 장치(400)에서 빔포밍이나 공간 다중 전송 등의 통신 기술을 실현할 수 있다. 또한 빔포밍이란, 복수의 안테나를 사용하여 전파를 송신하는 통신 기술을 말한다. 안테나마다 송신하는 전파의 위상을 조정함으로써, 지향성의 강도나 송신 방향을 조정할 수 있다. 송신 전파의 지향성을 높임으로써, 전파를 더 멀리까지 송신할 수 있다. 송신 방향을 조정함으로써, 특정 영역에 전파를 송신할 수 있다.
또한 층(410), 층(420), 및 층(430)의 적층 순서는 도 11의 (A) 및 (B)에 나타낸 적층 순서에 한정되지 않는다. 층(410), 층(420), 및 층(430)의 적층 순서는 목적 등에 따라 변경하면 좋다.
본 실시형태에서 기재한 구성, 구조, 방법 등은 다른 실시형태 등에서 기재한 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는, 앞의 실시형태에서 설명한 반도체 장치에 적용할 수 있는 트랜지스터의 구성에 대하여 설명한다. 일례로서 상이한 전기 특성을 갖는 트랜지스터를 적층하여 제공하는 구성에 대하여 설명한다. 상기 구성으로 함으로써, 반도체 장치의 설계 자유도를 높일 수 있다. 또한 상이한 전기 특성을 갖는 트랜지스터를 적층하여 제공함으로써, 반도체 장치의 집적도를 높일 수 있다.
반도체 장치의 단면 구조의 일부를 도 12에 나타내었다. 도 12에 나타낸 반도체 장치는 트랜지스터(550)와, 트랜지스터(500)와, 용량 소자(600)를 포함한다. 도 13의 (A)는 트랜지스터(500)의 채널 길이 방향의 단면도이고, 도 13의 (B)는 트랜지스터(500)의 채널 폭 방향의 단면도이고, 도 13의 (C)는 트랜지스터(550)의 채널 폭 방향의 단면도이다. 예를 들어 트랜지스터(500)는 앞의 실시형태에서 설명한 트랜지스터(M1)에 상당하고, 트랜지스터(550)는 연산 증폭기(125)에 포함되는 트랜지스터에 상당하고, 트랜지스터(650)는 트랜지스터(Tr1)에 상당한다. 또한 용량 소자(600)는 용량 소자(C1)에 상당한다.
트랜지스터(500)는 OS 트랜지스터이다. 도 12에서, 트랜지스터(500)는 트랜지스터(550) 및 트랜지스터(650) 위쪽에 제공되고, 용량 소자(600)는 트랜지스터(550), 트랜지스터(650), 및 트랜지스터(500) 위쪽에 제공되어 있다.
트랜지스터(550)는 기판(311) 위에 제공되고, 도전체(316), 절연체(315), 기판(311)의 일부로 이루어지는 반도체 영역(313), 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 포함한다.
도 13의 (C)에 나타낸 바와 같이, 트랜지스터(550)에서는 반도체 영역(313)의 상면 및 채널 폭 방향의 측면이 절연체(315)를 개재(介在)하여 도전체(316)로 덮여 있다. 이와 같이 트랜지스터(550)를 Fin형으로 하면, 실효적인 채널 폭이 증대되기 때문에, 트랜지스터(550)의 온 특성을 향상시킬 수 있다. 또한 게이트 전극의 전계의 기여를 높일 수 있기 때문에, 트랜지스터(550)의 오프 특성을 향상시킬 수 있다.
또한 트랜지스터(550)는 p채널형 및 n채널형 중 어느 쪽이어도 좋다.
반도체 영역(313)에서 채널이 형성되는 영역, 그 근방의 영역, 소스 영역 또는 드레인 영역이 되는 저저항 영역(314a) 및 저저항 영역(314b) 등에서 실리콘계 반도체 등의 반도체를 포함하는 것이 바람직하고, 단결정 실리콘을 포함하는 것이 바람직하다. 또는 Ge(저마늄), SiGe(실리콘 저마늄), GaAs(갈륨 비소), GaAlAs(갈륨 알루미늄 비소) 등을 포함한 재료로 형성하여도 좋다. 결정 격자에 응력을 가하여 격자 간격을 변화시킴으로써 유효 질량을 제어한 실리콘을 사용한 구성으로 하여도 좋다. 또는 GaAs와 GaAlAs 등을 사용함으로써, 트랜지스터(550)를 HEMT(High Electron Mobility Transistor)로 하여도 좋다.
저저항 영역(314a) 및 저저항 영역(314b)은 반도체 영역(313)에 적용되는 반도체 재료에 더하여 비소, 인 등의 n형 도전성을 부여하는 원소 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함한다.
게이트 전극으로서 기능하는 도전체(316)에는 비소, 인 등의 n형 도전성을 부여하는 원소, 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함한 실리콘 등의 반도체 재료, 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다.
또한 도전체의 재료에 따라 일함수가 결정되기 때문에, 상기 도전체의 재료를 선택함으로써, 트랜지스터의 문턱 전압을 조정할 수 있다. 구체적으로는, 도전체에 질화 타이타늄이나 질화 탄탈럼 등의 재료를 사용하는 것이 바람직하다. 또한 도전성과 매립성을 양립하기 위하여 도전체에 텅스텐이나 알루미늄 등의 금속 재료의 적층을 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 내열성의 관점에서 바람직하다.
트랜지스터(550)는 SOI(Silicon on Insulator) 기판 등을 사용하여 형성하여도 좋다.
또한 SOI 기판으로서는, 경면(鏡面) 연마 웨이퍼에 산소 이온을 주입한 후, 고온 가열을 수행하여 표면에서 일정한 깊이에 산화층을 형성하고, 표면층에 생긴 결함을 소멸시킴으로써 형성된 SIMOX(Separation by Implanted Oxygen) 기판이나, 수소 이온 주입에 의하여 형성된 미소한 공동(void)의 가열 처리에 의한 성장을 이용하여 반도체 기판을 벽개(劈開)하는 스마트 컷법, ELTRAN법(등록 상표: Epitaxial Layer Transfer) 등을 사용하여 형성된 SOI 기판을 사용하여도 좋다. 단결정 기판을 사용하여 형성된 트랜지스터는 채널 형성 영역에 단결정 반도체를 포함한다.
여기서, 트랜지스터(650)에 대하여 설명한다. 트랜지스터(650)는 트랜지스터(550)와 같은 기판 위에 형성된다. 트랜지스터(650)는 단결정 실리콘 기판, 사파이어 기판, 또는 SOI 기판 위에 형성되는 반도체를 사용하여 형성된다. 트랜지스터(650)는 채널 형성 영역에 갈륨을 포함한 질화물 반도체다. 반도체는 갈륨을 포함한 결정 구조를 갖는 것이 바람직하다. 반도체에 갈륨을 포함하는 예로서 질화 갈륨(이하, GaN) 등이 있다.
도 12의 트랜지스터(650)에서 반도체(654)에 GaN을 사용한 반도체 장치에 대하여 설명한다. 예를 들어 GaN은 기판(311) 위에 버퍼층(652)을 제공하고, 버퍼층(652) 위에 단결정의 GaN을 에피택셜 성장시켜 생성할 수 있다. 에피택셜 성장시켜 생성한 단결정 GaN이 반도체(654)에 상당한다. 또한 도 12는 기판(311)에 단결정 실리콘 기판을 사용한 예를 나타낸 것이다.
트랜지스터(650)를 형성하는 경우, 반도체(654) 위에 반도체(656)를 에피택셜 성장시킨 반도체를 사용하는 것이 바람직하다. 반도체(654)를 GaN으로 하는 경우, 반도체(656)는 AlGaN이 바람직하다. 예를 들어 질화 알루미늄(AlN)은 GaN의 약 2배인 밴드 갭(6.2eV), GaN의 약 4배인 정전 파괴 전계(12MV/cm), GaN의 약 1.5배인 열전도율(2.9W/cmK)을 갖고, 재료 특성이 매우 우수하다는 것이 알려져 있다. 따라서 AlN, 및 AlN과 GaN의 혼성 결정인 AlGaN은 고출력, 고주파 디바이스 재료로서 바람직하다. AlGaN을 채널 형성 영역에 포함한 HEMT(High Electron Mobility Transistor)는 GaN을 채널 형성 영역에 포함한 HEMT보다 더 높은 내압을 갖고 동작을 할 수 있다. 또한 GaN과 AlGaN의 계면에는 GaN과 AlGaN의 분극 효과에 의하여 2차원 전자 가스(2DEG)가 발생한다. 즉 HEMT 구조의 트랜지스터에서는, 2DEG가 채널 형성 영역이 된다.
반도체(656) 위에는 도전체(330)가 제공된다. 도전체(330)는 트랜지스터(650)의 소스 또는 드레인에 상당한다.
절연체(324)는 도전체(658)와 반도체(656) 사이에 끼워져 제공된다. 또한 도전체(658)는 게이트 전극으로, 절연체(324)는 트랜지스터(650)의 게이트 절연체로 바꿔 말하여도 좋다. 절연체(324)에는 산화 실리콘, 산화 알루미늄, 또는 산화 하프늄 등을 사용할 수 있다. 예를 들어 절연체(324)가 산화 실리콘, 산화 알루미늄, 및 산화 하프늄 등 중 어느 하나를 포함함으로써, 트랜지스터(650)의 오프 전류가 저감된다. 또한 상기 게이트 절연체에 대하여 자세히 설명하면, 게이트 절연체는 SiO2막, Al2O3막, 또는 HfO2막인 것이 바람직하다.
또한 트랜지스터(650)는 리세스 게이트 구조를 갖는 것이 바람직하다. 도 12에는 트랜지스터(650)가 리세스 게이트 구조를 갖는 예를 나타내었다. 트랜지스터(650)가 리세스 게이트 구조를 가짐으로써, 트랜지스터(650)는 오프 전류가 저감될 수 있다. 리세스 게이트 구조는, 채널 형성 영역을 형성하는 게이트 전극과 중첩되는 위치의 반도체(656)를 에칭하고, 반도체(656)를 얇게 함으로써 형성된다. 에칭에 의하여 얇아지는 반도체(656)의 영역을 리세스 영역이라고 부른다. 리세스 영역은 2DEG의 공핍 강화에 의하여 문턱 전압이 높아질 수 있다. 또한 리세스되지 않은(non-recessed) 영역에서는 2DEG의 농도가 증대되기 때문에 큰 전류를 흘릴 수 있다.
트랜지스터(550)를 덮어 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)가 순차적으로 적층되어 제공되어 있다.
절연체(320), 절연체(322), 및 절연체(326)에는, 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등을 사용하면 좋다.
또한 본 명세서에서 산화질화 실리콘이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 실리콘이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다. 또한 본 명세서에서 산화질화 알루미늄이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 알루미늄이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
절연체(322)는 그 아래쪽에 제공되는 트랜지스터(550) 등으로 인하여 생기는 단차를 평탄화하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어 절연체(322)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
또한 절연체(324)에는, 기판(311) 또는 트랜지스터(550) 등으로부터 트랜지스터(500)가 제공되는 영역으로 수소나 불순물이 확산되지 않도록 하는 배리어성을 갖는 막을 사용하는 것이 바람직하다.
수소에 대한 배리어성을 갖는 막에는, 예를 들어 CVD법에 의하여 형성한 질화 실리콘을 사용할 수 있다. 여기서, 트랜지스터(500) 등 산화물 반도체를 포함한 반도체 소자로 수소가 확산되면, 상기 반도체 소자의 특성이 저하되는 경우가 있다. 따라서 트랜지스터(500)와 트랜지스터(550) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다. 수소의 확산을 억제하는 막이란, 구체적으로는 수소의 이탈량이 적은 막이다.
수소의 이탈량은 예를 들어 승온 이탈 가스 분석법(TDS) 등을 사용하여 분석할 수 있다. 예를 들어 절연체(324)의 수소의 이탈량은, TDS 분석에서 막의 표면 온도가 50℃ 내지 500℃의 범위에서 수소 원자로 환산한 이탈량이 절연체(324)의 면적당으로 환산하여 10×1015atoms/cm2 이하, 바람직하게는 5×1015atoms/cm2 이하이면 좋다.
또한 절연체(326)는 절연체(324)보다 유전율이 낮은 것이 바람직하다. 예를 들어 절연체(326)의 비유전율은 4 미만이 바람직하고, 3 미만이 더 바람직하다. 또한 예를 들어 절연체(326)의 비유전율은 절연체(324)의 비유전율의 0.7배 이하가 바람직하고, 0.6배 이하가 더 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다.
또한 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는 도전체(328) 및 도전체(330) 등이 매립되어 있다. 또한 도전체(330)는 트랜지스터(650)의 소스 전극 또는 드레인 전극으로서의 기능을 갖는다. 또한 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서의 기능을 갖는다. 또한 플러그 또는 배선으로서의 기능을 갖는 도전체에는, 복수의 구성을 합쳐서 동일한 부호를 부여하는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선에 전기적으로 접속되는 플러그가 일체물이어도 좋다. 즉 도전체의 일부가 배선으로서 기능하는 경우, 그리고 도전체의 일부가 플러그로서 기능하는 경우도 있다.
각 플러그 및 배선(도전체(328), 도전체(330) 등)의 재료로서는, 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층으로 또는 적층하여 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 바람직하다. 또는 알루미늄이나 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써, 배선 저항을 저감할 수 있다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어 도 12에서는 절연체(350), 절연체(352), 및 절연체(354)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성되어 있다. 도전체(356)는 트랜지스터(550)에 전기적으로 접속되는 플러그, 트랜지스터(650)에 전기적으로 접속되는 플러그, 또는 배선으로서의 기능을 갖는다. 또한 도전체(356)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(350)로서는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 또한 도전체(356)는 수소에 대한 배리어성을 갖는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 갖는 절연체(350)의 개구부에 수소에 대한 배리어성을 갖는 도전체가 형성된다.
또한 수소에 대한 배리어성을 갖는 도전체에는, 예를 들어 질화 탄탈럼 등을 사용하는 것이 좋다. 또한 질화 탄탈럼과 도전성이 높은 텅스텐을 적층함으로써, 배선으로서의 도전성을 유지한 채, 트랜지스터(550)로부터의 수소의 확산을 억제할 수 있다. 이 경우, 수소에 대한 배리어성을 갖는 질화 탄탈럼층이, 수소에 대한 배리어성을 갖는 절연체(350)와 접하는 구성이 바람직하다.
절연체(354) 및 도전체(356) 위에 배선층을 제공하여도 좋다. 예를 들어 도 12에서는 절연체(360), 절연체(362), 및 절연체(364)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(360), 절연체(362), 및 절연체(364)에는 도전체(366)가 형성되어 있다. 도전체(366)는 플러그 또는 배선으로서의 기능을 갖는다. 또한 도전체(366)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(360)로서는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 또한 도전체(366)는 수소에 대한 배리어성을 갖는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 갖는 절연체(360)의 개구부에 수소에 대한 배리어성을 갖는 도전체가 형성된다. 상기 구성으로 함으로써, 트랜지스터(550) 또는 트랜지스터(650)와 트랜지스터(500)를 배리어층에 의하여 분리할 수 있기 때문에, 트랜지스터(550) 또는 트랜지스터(650)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
절연체(364) 및 도전체(366) 위에 배선층을 제공하여도 좋다. 예를 들어 도 12에서는 절연체(370), 절연체(372), 및 절연체(374)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(370), 절연체(372), 및 절연체(374)에는 도전체(376)가 형성되어 있다. 도전체(376)는 플러그 또는 배선으로서의 기능을 갖는다. 또한 도전체(376)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(370)로서는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 또한 도전체(376)는 수소에 대한 배리어성을 갖는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 갖는 절연체(370)의 개구부에 수소에 대한 배리어성을 갖는 도전체가 형성된다. 상기 구성으로 함으로써, 트랜지스터(550) 또는 트랜지스터(650)와 트랜지스터(500)를 배리어층에 의하여 분리할 수 있기 때문에, 트랜지스터(550) 또는 트랜지스터(650)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
절연체(374) 및 도전체(376) 위에 배선층을 제공하여도 좋다. 예를 들어 도 12에서는 절연체(380), 절연체(382), 및 절연체(384)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(380), 절연체(382), 및 절연체(384)에는 도전체(386)가 형성되어 있다. 도전체(386)는 플러그 또는 배선으로서의 기능을 갖는다. 또한 도전체(386)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(380)로서는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 또한 도전체(386)는 수소에 대한 배리어성을 갖는 도전체를 포함하는 것이 바람직하다. 특히, 수소에 대한 배리어성을 갖는 절연체(380)의 개구부에 수소에 대한 배리어성을 갖는 도전체가 형성된다. 상기 구성으로 함으로써, 트랜지스터(550) 또는 트랜지스터(650)와 트랜지스터(500)를 배리어층에 의하여 분리할 수 있기 때문에, 트랜지스터(550) 또는 트랜지스터(650)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
도전체(356)를 포함하는 배선층, 도전체(366)를 포함하는 배선층, 도전체(376)를 포함하는 배선층, 및 도전체(386)를 포함하는 배선층에 대하여 앞에서 설명하였지만, 본 실시형태에 따른 반도체 장치는 이들에 한정되는 것이 아니다. 도전체(356)를 포함하는 배선층과 같은 배선층을 3층 이하로 하여도 좋고, 도전체(356)를 포함하는 배선층과 같은 배선층을 5층 이상으로 하여도 좋다.
절연체(384) 위에는 절연체(510), 절연체(512), 절연체(514), 및 절연체(516)가 순차적으로 적층되어 제공되어 있다. 절연체(510), 절연체(512), 절연체(514), 및 절연체(516) 중 어느 것에는, 산소나 수소에 대한 배리어성을 갖는 물질을 사용하는 것이 바람직하다.
예를 들어 절연체(510) 및 절연체(514)에는, 기판(311), 트랜지스터(550)가 제공되는 영역, 또는 트랜지스터(650)가 제공되는 영역 등으로부터 트랜지스터(500)가 제공되는 영역으로 수소나 불순물이 확산되지 않도록 하는 배리어성을 갖는 막을 사용하는 것이 바람직하다. 따라서 절연체(324)와 같은 재료를 사용할 수 있다.
수소에 대한 배리어성을 갖는 막에는, 예를 들어 CVD법에 의하여 형성한 질화 실리콘을 사용할 수 있다. 상술한 바와 같이, 트랜지스터(500) 등 산화물 반도체를 포함한 반도체 소자로 수소가 확산되면, 상기 반도체 소자의 특성이 저하되는 경우가 있다. 따라서 트랜지스터(500)와 트랜지스터(550) 또는 트랜지스터(650) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다.
또한 수소에 대한 배리어성을 갖는 막으로서, 예를 들어 절연체(510) 및 절연체(514)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히 산화 알루미늄은 산소, 및 트랜지스터의 전기 특성의 변동 요인이 되는 수소, 수분 등의 불순물의 양쪽에 대하여 막을 투과시키지 않도록 하는 차단 효과가 크다. 따라서 산화 알루미늄은 트랜지스터의 제작 공정 중 및 제작 후에 수소, 수분 등의 불순물이 트랜지스터(500)에 혼입되는 것을 방지할 수 있다. 또한 트랜지스터(500)를 구성하는 산화물로부터 산소가 방출되는 것을 억제할 수 있다. 그러므로 트랜지스터(500)에 대한 보호막으로서 사용하는 것에 적합하다.
또한 예를 들어 절연체(512) 및 절연체(516)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 이들 절연체에 유전율이 비교적 낮은 재료를 적용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어 절연체(512) 및 절연체(516)로서 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한 절연체(510), 절연체(512), 절연체(514), 및 절연체(516)에는 도전체(518), 및 트랜지스터(500)를 구성하는 도전체(예를 들어 도전체(503)) 등이 매립되어 있다. 또한 도전체(518)는 용량 소자(600), 트랜지스터(550), 또는 트랜지스터(650)에 전기적으로 접속되는 플러그 또는 배선으로서의 기능을 갖는다. 도전체(518)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
특히 절연체(510) 및 절연체(514)와 접하는 영역의 도전체(518)는 산소, 수소, 및 물에 대한 배리어성을 갖는 도전체인 것이 바람직하다. 상기 구성으로 함으로써, 트랜지스터(550) 또는 트랜지스터(650)와 트랜지스터(500)를 산소, 수소, 및 물에 대한 배리어성을 갖는 층에 의하여 분리할 수 있기 때문에, 트랜지스터(550) 또는 트랜지스터(650)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
절연체(516) 위쪽에는 트랜지스터(500)가 제공되어 있다.
도 13의 (A) 및 (B)에 나타낸 바와 같이, 트랜지스터(500)는 절연체(514) 및 절연체(516)에 매립되도록 배치된 도전체(503)와, 절연체(516) 및 도전체(503) 위에 배치된 절연체(520)와, 절연체(520) 위에 배치된 절연체(522)와, 절연체(522) 위에 배치된 절연체(524)와, 절연체(524) 위에 배치된 산화물(530a)과, 산화물(530a) 위에 배치된 산화물(530b)과, 산화물(530b) 위에 서로 떨어져 배치된 도전체(542a) 및 도전체(542b)와, 도전체(542a) 및 도전체(542b) 위에 배치되고 도전체(542a)와 도전체(542b) 사이에 중첩하여 개구가 형성된 절연체(580)와, 개구의 밑면 및 측면에 배치된 절연체(545)와, 절연체(545)의 형성면에 배치된 도전체(560)를 포함한다.
또한 도 13의 (A) 및 (B)에 나타낸 바와 같이, 산화물(530a), 산화물(530b), 도전체(542a), 및 도전체(542b)와 절연체(580) 사이에 절연체(544)가 배치되는 것이 바람직하다. 또한 도 13의 (A) 및 (B)에 나타낸 바와 같이, 도전체(560)는 절연체(545)의 내측에 제공된 도전체(560a)와, 도전체(560a)의 내측에 매립되도록 제공된 도전체(560b)를 포함하는 것이 바람직하다. 또한 도 13의 (A) 및 (B)에 나타낸 바와 같이, 절연체(580), 도전체(560), 및 절연체(545) 위에 절연체(574)가 배치되는 것이 바람직하다.
또한 본 명세서 등에서, 산화물(530a) 및 산화물(530b)을 통틀어 산화물(530)이라고 하는 경우가 있다.
또한 채널이 형성되는 영역과 그 근방에서 산화물(530a) 및 산화물(530b)의 2층이 적층된 트랜지스터(500)의 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 산화물(530b)의 단층 또는 3층 이상의 적층 구조를 제공하는 구성으로 하여도 좋다.
또한 트랜지스터(500)에서 도전체(560)는 2층의 적층 구조를 갖지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전체(560)는 단층 구조를 가져도 좋고, 3층 이상의 적층 구조를 가져도 좋다. 또한 도 12 및 도 13의 (A)에 나타낸 트랜지스터(500)는 일례이고, 그 구성에 한정되지 않고, 회로 구성이나 구동 방법 등에 따라 적절한 트랜지스터를 사용하면 좋다.
여기서, 도전체(560)는 트랜지스터의 게이트 전극으로서 기능하고, 도전체(542a) 및 도전체(542b)는 각각 소스 전극 또는 드레인 전극으로서 기능한다. 상술한 바와 같이, 도전체(560)는 절연체(580)의 개구, 및 도전체(542a)와 도전체(542b) 사이에 끼워진 영역에 매립되도록 형성된다. 도전체(560), 도전체(542a), 및 도전체(542b)의 배치는 절연체(580)의 개구에 대하여 자기 정합(self-aligned)적으로 선택된다. 즉 트랜지스터(500)에서, 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치할 수 있다. 따라서 위치를 맞추기 위한 마진을 제공하지 않고 도전체(560)를 형성할 수 있기 때문에, 트랜지스터(500)의 점유 면적을 감소시킬 수 있다. 이로써, 반도체 장치의 미세화, 고집적화를 도모할 수 있다.
또한 도전체(560)가 도전체(542a)와 도전체(542b) 사이의 영역에 자기 정합적으로 형성되기 때문에, 도전체(560)는 도전체(542a) 또는 도전체(542b)와 중첩되는 영역을 갖지 않는다. 이로써, 도전체(560)와 도전체(542a) 및 도전체(542b) 사이에 형성되는 기생 용량을 저감할 수 있다. 따라서 트랜지스터(500)는 스위칭 속도가 향상되고, 높은 주파수 특성을 가질 수 있다.
도전체(560)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한 도전체(503)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(503)에 인가하는 전압을 도전체(560)에 인가하는 전압과 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(500)의 문턱 전압을 제어할 수 있다. 특히, 도전체(503)에 음의 전압을 인가함으로써, 트랜지스터(500)의 문턱 전압을 더 크게 하고, 오프 전류를 저감할 수 있다. 따라서 도전체(503)에 음의 전압을 인가하는 경우에는 인가하지 않는 경우보다 도전체(560)에 인가하는 전압이 0V일 때의 드레인 전류를 저감할 수 있다.
도전체(503)는 산화물(530) 및 도전체(560)와 중첩되도록 배치된다. 이로써, 도전체(560) 및 도전체(503)에 전압을 인가한 경우, 도전체(560)로부터 발생하는 전계와 도전체(503)로부터 발생하는 전계가 연결되므로, 산화물(530)에 형성되는 채널 형성 영역을 덮을 수 있다.
본 명세서 등에서는, 한 쌍의 게이트 전극(제 1 게이트 전극 및 제 2 게이트 전극)의 전계로 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구성을 surrounded channel(S-channel) 구성이라고 부른다. 또한 본 명세서 등에서, surrounded channel(S-channel) 구성은, 소스 전극 및 드레인 전극으로서 기능하는 도전체(542a) 및 도전체(542b)와 접하는 산화물(530)의 측면 및 주변이, 채널 형성 영역과 같이 I형이라는 특징을 갖는다. 또한 도전체(542a) 및 도전체(542b)와 접하는 산화물(530)의 측면 및 주변은 절연체(544)와 접하기 때문에, 채널 형성 영역과 같이 I형이 될 수 있다. 또한 본 명세서 등에서 I형이란, 후술하는 고순도 진성과 같은 것으로 취급할 수 있다. 또한 본 명세서 등에서 개시하는 S-channel 구성은 Fin형 구성 및 플레이너형 구성과는 다르다. S-channel 구성을 채용하면, 단채널 효과에 대한 내성이 높은, 즉 단채널 효과가 발생하기 어려운 트랜지스터로 할 수 있다.
또한 도전체(503)는 도전체(518)와 같은 구성을 갖고, 절연체(514) 및 절연체(516)의 개구의 내벽과 접하여 도전체(503a)가 형성되고, 그 내측에 도전체(503b)가 형성되어 있다. 또한 도전체(503a) 및 도전체(503b)가 적층된 트랜지스터(500)의 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전체(503)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다.
여기서 도전체(503a)에는 수소 원자, 수소 분자, 물 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는(상기 불순물이 투과하기 어려운) 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는(상기 산소가 투과하기 어려운) 도전성 재료를 사용하는 것이 바람직하다. 또한 본 명세서에서 불순물 또는 산소의 확산을 억제하는 기능이란, 상기 불순물 및 상기 산소 중 어느 하나 또는 모두의 확산을 억제하는 기능이다.
예를 들어 도전체(503a)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(503b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다.
또한 도전체(503)가 배선의 기능을 겸하는 경우, 도전체(503b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는, 도전성이 높은 도전성 재료를 사용하는 것이 바람직하다. 또한 본 실시형태에서 도전체(503)는 도전체(503a)와 도전체(503b)의 적층을 갖지만, 도전체(503)는 단층 구조이어도 좋다.
절연체(520), 절연체(522), 및 절연체(524)는 제 2 게이트 절연막으로서의 기능을 갖는다.
여기서, 산화물(530)과 접하는 절연체(524)로서는, 화학량론적 조성을 만족하는 산소보다 많은 산소를 포함하는 절연체를 사용하는 것이 바람직하다. 상기 산소는 가열에 의하여 막 내로부터 방출되기 쉽다. 본 명세서 등에서는, 가열에 의하여 방출되는 산소를 "과잉 산소"라고 부르는 경우가 있다. 즉 절연체(524)에는 과잉 산소를 포함하는 영역("과잉 산소 영역"이라고도 함)이 형성되어 있는 것이 바람직하다. 이와 같은 과잉 산소를 포함하는 절연체를 산화물(530)과 접하여 제공함으로써, 산화물(530) 내의 산소 결손(VO: oxygen vacancy라고도 함)을 저감하여, 트랜지스터(500)의 신뢰성을 향상시킬 수 있다. 또한 산화물(530) 내의 산소 결손에 수소가 들어간 경우, 상기 결함(이하 VOH라고 부르는 경우가 있음)은 도너로서 기능하고, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서 수소가 많이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 또한 산화물 반도체 내의 수소는 열, 전계 등의 스트레스에 의하여 이동하기 쉽기 때문에, 산화물 반도체에 수소가 많이 포함되면, 트랜지스터의 신뢰성이 악화될 우려도 있다. 본 발명의 일 형태에서는, 산화물(530) 내의 VOH를 가능한 한 저감하고, 고순도 진성 또는 실질적으로 고순도 진성으로 하는 것이 바람직하다. 이와 같이, VOH가 충분히 저감된 산화물 반도체를 얻기 위해서는, 산화물 반도체 내의 수분, 수소 등의 불순물을 제거하는 것("탈수" 또는 "탈수소화 처리"라고도 함)과, 산화물 반도체에 산소를 공급하여 산소 결손을 보전하는 것("가산소화 처리"라고도 함)이 중요하다. VOH가 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
과잉 산소 영역을 포함하는 절연체로서, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란, TDS(Thermal Desorption Spectroscopy) 분석에서 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 바람직하게는 1.0×1019atoms/cm3 이상, 더 바람직하게는 2.0×1019atoms/cm3 이상 또는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한 상기 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
또한 상기 과잉 산소 영역을 포함하는 절연체와, 산화물(530)이 접한 상태로 가열 처리, 마이크로파 처리, 및 RF 처리 중 어느 하나 또는 복수가 수행되어도 좋다. 상기 처리를 수행함으로써, 산화물(530) 내의 물 또는 수소를 제거할 수 있다. 예를 들어 산화물(530)에서, VoH의 결합이 절단되는 반응, 즉 "VOH→Vo+H"라는 반응이 일어나, 탈수소화될 수 있다. 이때 발생한 수소의 일부는, 산소와 결합하여 H2O가 되고, 산화물(530) 또는 산화물(530) 근방의 절연체로부터 제거되는 경우가 있다. 또한 수소의 일부는 도전체(542a) 및/또는 도전체(542b)에 게터링되는 경우가 있다.
또한 상기 마이크로파 처리에는, 예를 들어 고밀도 플라스마를 발생시키는 전원을 갖는 장치 또는 기판 측에 RF를 인가하는 전원을 갖는 장치를 사용하는 것이 적합하다. 예를 들어 산소를 포함하는 가스와 고밀도 플라스마를 사용함으로써, 고밀도의 산소 라디칼을 생성할 수 있고, 기판 측에 RF를 인가함으로써, 고밀도 플라스마에 의하여 생성된 산소 라디칼을 산화물(530) 또는 산화물(530) 근방의 절연체 내에 효율적으로 도입할 수 있다. 또한 상기 마이크로파 처리에서는, 압력을 133Pa 이상, 바람직하게는 200Pa 이상, 더 바람직하게는 400Pa 이상으로 하면 좋다. 또한 마이크로파 처리를 수행하는 장치 내에 도입되는 가스로서는, 예를 들어 산소와 아르곤을 사용하고, 산소 유량비(O2/(O2+Ar))가 50% 이하, 바람직하게는 10% 이상 30% 이하에서 수행하는 것이 좋다.
또한 트랜지스터(500)의 제작 공정에서는, 산화물(530)의 표면이 노출된 상태로 가열 처리를 수행하는 것이 적합하다. 상기 가열 처리는, 예를 들어 100℃ 이상 450℃ 이하, 더 바람직하게는 350℃ 이상 400℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스의 분위기, 혹은 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어 가열 처리는 산소 분위기에서 수행하는 것이 바람직하다. 이 경우, 산화물(530)에 산소를 공급함으로써, 산소 결손(VO)을 저감할 수 있다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 질소 가스 또는 불활성 가스의 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보전하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행하여도 좋다. 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행한 후에, 연속하여 질소 가스 또는 불활성 가스의 분위기에서 가열 처리를 수행하여도 좋다.
또한 산화물(530)에 가산소화 처리를 수행함으로써, 공급된 산소에 의하여 산화물(530) 내의 산소 결손을 수복(修復)하는, 바꿔 말하면 "Vo+O→null"이라는 반응을 촉진시킬 수 있다. 또한 공급된 산소와 산화물(530) 내에 잔존한 수소가 반응함으로써, 상기 수소를 H2O로서 제거(탈수화)할 수 있다. 이에 의하여, 산화물(530) 내에 잔존한 수소가 산소 결손과 재결합하여 VOH가 형성되는 것을 억제할 수 있다.
또한 절연체(524)가 과잉 산소 영역을 포함하는 경우, 절연체(522)는 산소(예를 들어 산소 원자, 산소 분자 등)의 확산을 억제하는 기능을 갖는(상기 산소가 투과하기 어려운) 것이 바람직하다.
절연체(522)가 산소나 불순물의 확산을 억제하는 기능을 가지면, 산화물(530)에 포함되는 산소가 절연체(520) 측으로 확산되지 않기 때문에 바람직하다. 또한 도전체(503)가 절연체(524)나 산화물(530)에 포함되는 산소와 반응하는 것을 억제할 수 있다.
절연체(522)에는, 예를 들어 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트), 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등의 소위 high-k 재료를 포함하는 절연체를 단층으로 또는 적층하여 사용하는 것이 바람직하다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연막의 박막화로 인하여 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연막으로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전압을 저감할 수 있다.
특히 불순물 및 산소 등의 확산을 억제하는 기능을 갖는(상기 산소가 투과하기 어려운) 절연성 재료인 알루미늄, 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 알루미늄, 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체에는, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(522)를 형성한 경우, 절연체(522)는 산화물(530)로부터의 산소의 방출이나, 트랜지스터(500)의 주변부로부터 산화물(530)로의 수소 등의 불순물의 혼입을 억제하는 층으로서 기능한다.
또는 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층시켜 사용하여도 좋다.
또한 절연체(520)는 열적으로 안정적인 것이 바람직하다. 예를 들어 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 적합하다. 또한 high-k 재료의 절연체를 산화 실리콘 또는 산화질화 실리콘과 조합함으로써, 열적으로 안정적이며 비유전율이 높은 적층 구조의 절연체(520)를 얻을 수 있다.
또한 도 13의 (A) 및 (B)의 트랜지스터(500)에서는, 3층의 적층 구조를 갖는 제 2 게이트 절연막으로서 절연체(520), 절연체(522), 및 절연체(524)가 도시되어 있지만, 제 2 게이트 절연막은 단층, 2층, 또는 4층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 서로 다른 재료로 이루어지는 적층 구조를 가져도 좋다.
트랜지스터(500)에서는, 채널 형성 영역을 포함하는 산화물(530)로서, 산화물 반도체로서 기능하는 금속 산화물을 사용한다. 또한 산화물 반도체는 In 및 Zn 중 적어도 한쪽을 포함하는 것이 바람직하다. 예를 들어 산화물(530)로서, In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다.
산화물 반도체로서 기능하는 금속 산화물의 형성은 스퍼터링법에 의하여 수행하여도 좋고, ALD(Atomic Layer Deposition)법에 의하여 수행하여도 좋다. 또한 산화물 반도체로서 기능하는 금속 산화물에 대해서는, 다른 실시형태에서 자세히 설명한다.
또한 산화물(530)에서 채널 형성 영역으로서 기능하는 금속 산화물은 밴드 갭이 2eV 이상인 것이 바람직하고, 2.5eV 이상인 것이 더 바람직하다. 이와 같이 밴드 갭이 넓은 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
산화물(530)은 산화물(530b) 아래에 산화물(530a)을 포함함으로써, 산화물(530a)보다 아래쪽에 형성된 구성물로부터 산화물(530b)로의 불순물의 확산을 억제할 수 있다.
또한 산화물(530)은 각 금속 원자의 원자수비가 다른 복수의 산화물층을 포함하는 것이 바람직하다. 구체적으로는, 산화물(530a)에 사용하는 금속 산화물에서, 구성 원소 중의 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 구성 원소 중의 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(530a)에 사용하는 금속 산화물에서, In에 대한 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(530b)에 사용하는 금속 산화물에서, 원소 M에 대한 In의 원자수비가 산화물(530a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
또한 산화물(530a)의 전도대 하단의 에너지가 산화물(530b)의 전도대 하단의 에너지보다 높은 것이 바람직하다. 또한 바꿔 말하면, 산화물(530a)의 전자 친화력이 산화물(530b)의 전자 친화력보다 작은 것이 바람직하다.
여기서, 산화물(530a) 및 산화물(530b)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화된다. 산화물(530a) 및 산화물(530b)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화되거나 연속 접합한다고 바꿔 말할 수도 있다. 이와 같이 하기 위해서는, 산화물(530a)과 산화물(530b)의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 산화물(530a)과 산화물(530b)이 산소 이외에 공통의 원소를 포함함으로써(주성분으로 함으로써), 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 산화물(530b)이 In-Ga-Zn 산화물인 경우, 산화물(530a)로서 In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하는 것이 좋다.
이때, 캐리어의 주된 경로는 산화물(530b)이다. 산화물(530a)을 상술한 구성으로 함으로써, 산화물(530a)과 산화물(530b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 따라서 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지므로, 트랜지스터(500)는 높은 온 전류를 얻을 수 있다.
산화물(530b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(542a) 및 도전체(542b)가 제공된다. 도전체(542a) 및 도전체(542b)에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 질화 탄탈럼 등의 금속 질화물막은 수소 또는 산소에 대한 배리어성을 갖기 때문에 바람직하다.
또한 도 13의 (A)에서는 도전체(542a) 및 도전체(542b)를 단층 구조로 나타내었지만, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어 질화 탄탈럼막과 텅스텐막을 적층하는 것이 좋다. 또한 타이타늄막과 알루미늄막을 적층하여도 좋다. 또한 텅스텐막 위에 알루미늄막을 적층하는 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구조, 타이타늄막 위에 구리막을 적층하는 2층 구조, 텅스텐막 위에 구리막을 적층하는 2층 구조로 하여도 좋다.
또한 타이타늄막 또는 질화 타이타늄막과, 그 타이타늄막 또는 질화 타이타늄막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 그 위에 타이타늄막 또는 질화 타이타늄막을 더 형성하는 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막과, 그 몰리브데넘막 또는 질화 몰리브데넘막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 더 형성하는 3층 구조 등이 있다. 또한 산화 인듐, 산화 주석, 또는 산화 아연을 포함하는 투명 도전 재료를 사용하여도 좋다.
또한 도 13의 (A)에 나타낸 바와 같이, 산화물(530)과 도전체(542a)(도전체(542b))의 계면과 그 근방에는 저저항 영역으로서 영역(543a) 및 영역(543b)이 형성되는 경우가 있다. 이때, 영역(543a)은 소스 영역 및 드레인 영역 중 한쪽으로서 기능하고, 영역(543b)은 소스 영역 및 드레인 영역 중 다른 쪽으로서 기능한다. 또한 영역(543a)과 영역(543b) 사이에 끼워진 영역에 채널 형성 영역이 형성된다.
상기 도전체(542a)(도전체(542b))를 산화물(530)과 접하도록 제공함으로써, 영역(543a)(영역(543b))의 산소 농도가 저감되는 경우가 있다. 또한 영역(543a)(영역(543b))에, 도전체(542a)(도전체(542b))에 포함되는 금속과, 산화물(530)의 성분을 포함하는 금속 화합물층이 형성되는 경우가 있다. 이와 같은 경우, 영역(543a)(영역(543b))의 캐리어 밀도가 증가되어 영역(543a)(영역(543b))은 저저항 영역이 된다.
절연체(544)는 도전체(542a) 및 도전체(542b)를 덮도록 제공되어, 도전체(542a) 및 도전체(542b)의 산화를 억제한다. 이때 절연체(544)는 산화물(530)의 측면을 덮어 절연체(524)와 접하도록 제공되어도 좋다.
절연체(544)에는 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 네오디뮴, 란타넘, 및 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다. 또한 절연체(544)에는 질화산화 실리콘 또는 질화 실리콘 등을 사용할 수도 있다.
특히, 절연체(544)에는 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체인, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 특히, 하프늄 알루미네이트는 산화 하프늄막보다 내열성이 높다. 그러므로 추후의 공정에서의 가열 처리에서 결정화되기 어렵기 때문에 바람직하다. 또한 도전체(542a) 및 도전체(542b)가 내산화성을 갖는 재료이거나, 산소를 흡수하여도 도전성이 현저하게 저하되지 않는 재료인 경우에는, 절연체(544)는 필수적인 구성이 아니다. 요구되는 트랜지스터 특성에 따라 적절히 설계하면 좋다.
절연체(544)를 포함함으로써, 절연체(580)에 포함되는 물 및 수소 등의 불순물이 산화물(530b)로 확산되는 것을 억제할 수 있다. 또한 절연체(580)에 포함되는 과잉 산소에 의하여 도전체(542a) 및/또는 도전체(542b)가 산화되는 것을 억제할 수 있다.
절연체(545)는 제 1 게이트 절연막으로서 기능한다. 절연체(545)는 상술한 절연체(524)와 마찬가지로, 산소를 과잉으로 포함하고 또한 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성되는 것이 바람직하다.
구체적으로는, 과잉 산소를 포함하는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공(空孔)을 갖는 산화 실리콘을 사용할 수 있다. 특히, 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다.
과잉 산소를 포함하는 절연체를 절연체(545)로서 제공함으로써, 절연체(545)로부터 산화물(530b)의 채널 형성 영역에 산소를 효과적으로 공급할 수 있다. 또한 절연체(524)와 마찬가지로 절연체(545) 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(545)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
또한 절연체(545)에 포함되는 과잉 산소를 산화물(530)에 효율적으로 공급하기 위하여, 절연체(545)와 도전체(560) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(545)로부터 도전체(560)로의 산소의 확산을 억제하는 것이 바람직하다. 산소의 확산을 억제하는 금속 산화물을 제공함으로써, 절연체(545)로부터 도전체(560)로의 과잉 산소의 확산이 억제된다. 즉 산화물(530)에 공급하는 과잉 산소량의 감소를 억제할 수 있다. 또한 과잉 산소로 인한 도전체(560)의 산화를 억제할 수 있다. 상기 금속 산화물에는, 절연체(544)에 사용할 수 있는 재료를 사용하면 좋다.
또한 절연체(545)는 제 2 게이트 절연막과 마찬가지로 적층 구조로 하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연막의 박막화로 인하여 누설 전류 등의 문제가 발생하는 경우가 있기 때문에, 게이트 절연막으로서 기능하는 절연체를 high-k 재료와 열적으로 안정적인 재료의 적층 구조로 함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전압을 저감할 수 있다. 또한 열적으로 안정적이며 비유전율이 높은 적층 구조로 할 수 있다.
제 1 게이트 전극으로서 기능하는 도전체(560)는 도 13의 (A) 및 (B)에서는 2층 구조로 나타내었지만, 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다.
도전체(560a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(545)에 포함되는 산소에 의하여 도전체(560b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 갖는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 도전체(560a)로서, 산화물(530)에 적용할 수 있는 산화물 반도체를 사용할 수 있다. 그 경우, 도전체(560b)를 스퍼터링법에 의하여 성막함으로써, 도전체(560a)의 전기 저항값을 저하시켜 도전체로 할 수 있다. 이를 OC(Oxide Conductor) 전극이라고 부를 수 있다.
또한 도전체(560b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(560b)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(560b)를 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조로 하여도 좋다.
절연체(580)는 절연체(544)를 개재하여 도전체(542a) 및 도전체(542b) 위에 제공된다. 절연체(580)는 과잉 산소 영역을 포함하는 것이 바람직하다. 예를 들어 절연체(580)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 갖는 산화 실리콘, 또는 수지 등을 포함하는 것이 바람직하다. 특히, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히, 산화 실리콘, 공공을 갖는 산화 실리콘은 추후의 공정에서 과잉 산소 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
가열에 의하여 산소가 방출되는 절연체(580)를 제공함으로써, 절연체(580) 내의 산소를 산화물(530)에 효율적으로 공급할 수 있다. 또한 절연체(580) 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다.
절연체(580)의 개구는 도전체(542a)와 도전체(542b) 사이의 영역과 중첩하여 형성된다. 이에 의하여, 도전체(560)는 절연체(580)의 개구, 및 도전체(542a)와 도전체(542b) 사이에 끼워진 영역에 매립되도록 형성된다.
반도체 장치를 미세화하기 위하여 게이트 길이를 짧게 하는 것이 요구되지만, 도전체(560)의 도전성이 저하되지 않도록 할 필요가 있다. 이를 위하여 도전체(560)의 막 두께를 두껍게 하면, 도전체(560)는 종횡비가 높은 형상을 가질 수 있다. 본 실시형태에서는 절연체(580)의 개구에 매립되도록 도전체(560)를 제공하기 때문에, 도전체(560)를 종횡비가 높은 형상으로 하여도, 공정 중에 무너지는 일 없이 도전체(560)를 형성할 수 있다.
절연체(574)는 절연체(580)의 상면, 도전체(560)의 상면, 및 절연체(545)의 상면과 접하여 제공되는 것이 바람직하다. 절연체(574)를 스퍼터링법에 의하여 성막함으로써, 절연체(545) 및 절연체(580)에 과잉 산소 영역을 제공할 수 있다. 이로써, 이 과잉 산소 영역으로부터 산화물(530) 내에 산소를 공급할 수 있다.
예를 들어 절연체(574)에는 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다.
특히 산화 알루미늄은 배리어성이 높아 0.5nm 이상 3.0nm 이하의 박막이어도 수소 및 질소의 확산을 억제할 수 있다. 따라서 스퍼터링법에 의하여 성막한 산화 알루미늄은 산소 공급원이면서 수소 등의 불순물의 배리어막으로서의 기능도 가질 수 있다.
또한 절연체(574) 위에 층간막으로서 기능하는 절연체(581)를 제공하는 것이 바람직하다. 절연체(581)는 절연체(524) 등과 마찬가지로 막 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다.
또한 절연체(581), 절연체(574), 절연체(580), 및 절연체(544)에 형성된 개구에 도전체(540a) 및 도전체(540b)를 배치한다. 도전체(540a) 및 도전체(540b)는 도전체(560)를 사이에 두고 마주 보고 제공된다. 도전체(540a) 및 도전체(540b)는 후술하는 도전체(546) 및 도전체(548)와 같은 구성을 갖는다.
절연체(581) 위에는 절연체(582)가 제공되어 있다. 절연체(582)에는 산소나 수소에 대한 배리어성을 갖는 물질을 사용하는 것이 바람직하다. 따라서 절연체(582)에는 절연체(514)와 같은 재료를 사용할 수 있다. 예를 들어 절연체(582)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
또한 절연체(582) 위에는 절연체(586)가 제공되어 있다. 절연체(586)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 이들 절연체에 유전율이 비교적 낮은 재료를 적용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어 절연체(586)로서 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한 절연체(520), 절연체(522), 절연체(524), 절연체(544), 절연체(580), 절연체(574), 절연체(581), 절연체(582), 및 절연체(586)에는 도전체(546) 및 도전체(548) 등이 매립되어 있다.
도전체(546) 및 도전체(548)는 용량 소자(600), 트랜지스터(500), 또는 트랜지스터(550)에 전기적으로 접속되는 플러그 또는 배선으로서의 기능을 갖는다. 도전체(546) 및 도전체(548)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 트랜지스터(500)를 형성한 후, 트랜지스터(500)를 둘러싸도록 개구를 형성하고, 상기 개구를 덮도록 수소 또는 물에 대한 배리어성이 높은 절연체를 형성하여도 좋다. 상술한 배리어성이 높은 절연체로 트랜지스터(500)를 감쌈으로써, 외부로부터 수분 및 수소가 들어가는 것을 방지할 수 있다. 또는 복수의 트랜지스터(500)를 함께 수소 또는 물에 대한 배리어성이 높은 절연체로 감싸도 좋다. 또한 트랜지스터(500)를 둘러싸도록 개구를 형성하는 경우, 예를 들어 절연체(522) 또는 절연체(514)에 도달하는 개구를 형성하고, 절연체(522) 또는 절연체(514)와 접하도록 상술한 배리어성이 높은 절연체를 형성하면, 트랜지스터(500)의 제작 공정의 일부를 겸할 수 있기 때문에 적합하다. 또한 수소 또는 물에 대한 배리어성이 높은 절연체에는, 예를 들어 절연체(522) 또는 절연체(514)와 같은 재료를 사용하면 좋다.
다음으로, 트랜지스터(650) 위쪽에는 용량 소자(600)가 제공되어 있다. 용량 소자(600)는 도전체(610)와, 도전체(620)와, 절연체(630)를 포함한다.
또한 도전체(546) 및 도전체(548) 위에 도전체(612)를 제공하여도 좋다. 도전체(612)는 트랜지스터(500)에 전기적으로 접속되는 플러그 또는 배선으로서의 기능을 갖는다. 도전체(610)는 용량 소자(600)의 전극으로서의 기능을 갖는다. 또한 도전체(612) 및 도전체(610)는 동시에 형성할 수 있다.
도전체(612) 및 도전체(610)에는 몰리브데넘, 타이타늄, 탄탈럼, 텅스텐, 알루미늄, 구리, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 탄탈럼막, 질화 타이타늄막, 질화 몰리브데넘막, 질화 텅스텐막) 등을 사용할 수 있다. 또는 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등의 도전성 재료를 적용할 수도 있다.
본 실시형태에서는 도전체(612) 및 도전체(610)를 단층 구조로 나타내었지만, 상기 구성에 한정되지 않고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어 배리어성을 갖는 도전체와 도전성이 높은 도전체 사이에, 배리어성을 갖는 도전체 및 도전성이 높은 도전체에 대하여 밀착성이 높은 도전체를 형성하여도 좋다.
절연체(630)를 개재하여 도전체(610)와 중첩되도록 도전체(620)를 제공한다. 또한 도전체(620)에는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 바람직하다. 또한 도전체 등의 다른 구성과 동시에 형성하는 경우에는, 저저항 금속 재료인 Cu(구리)나 Al(알루미늄) 등을 사용하면 좋다.
도전체(620) 및 절연체(630) 위에는 절연체(640)가 제공되어 있다. 절연체(640)는 절연체(320)와 같은 재료를 사용하여 제공할 수 있다. 또한 절연체(640)는 그 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다.
본 구성을 사용함으로써, 산화물 반도체를 포함하는 트랜지스터를 사용한 반도체 장치에서, 미세화 또는 고집적화를 도모할 수 있다.
본 발명의 일 형태의 반도체 장치에 사용할 수 있는 기판으로서는, 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 금속 기판(예를 들어 스테인리스·스틸 기판, 스테인리스·스틸·포일을 포함하는 기판, 텅스텐 기판, 텅스텐·포일을 포함하는 기판 등), 반도체 기판(예를 들어 단결정 반도체 기판, 다결정 반도체 기판, 또는 화합물 반도체 기판 등), SOI(Silicon on Insulator) 기판 등을 사용할 수 있다. 또한 본 실시형태의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판을 사용하여도 좋다. 유리 기판의 일례로서는, 바륨보로실리케이트 유리, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 또는 소다 석회 유리 등이 있다. 그 외에도, 결정화 유리 등을 사용할 수 있다.
또는 기판으로서 가요성 기판, 접합 필름, 섬유상 재료를 포함하는 종이, 또는 기재 필름 등을 사용할 수 있다. 가요성 기판, 접합 필름, 기재 필름 등의 일례로서는 이하의 것을 들 수 있다. 예를 들어 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES), 폴리테트라플루오로에틸렌(PTFE)으로 대표되는 플라스틱이 있다. 또는 일례로서는, 아크릴 등의 합성 수지 등이 있다. 또는 일례로서는, 폴리프로필렌, 폴리에스터, 폴리플루오린화 바이닐, 또는 폴리염화 바이닐 등이 있다. 또는 일례로서는, 폴리아마이드, 폴리이미드, 아라미드 수지, 에폭시 수지, 무기 증착 필름, 또는 종이류 등이 있다. 특히, 반도체 기판, 단결정 기판, 또는 SOI 기판 등을 사용하여 트랜지스터를 제조함으로써, 특성, 크기, 또는 형상 등의 편차가 적고, 전류 능력이 높고, 크기가 작은 트랜지스터를 제조할 수 있다. 이와 같은 트랜지스터로 회로를 구성하면, 회로의 소비 전력 절감 또는 회로의 고집적화를 도모할 수 있다.
또한 기판으로서 가요성 기판을 사용하고, 가요성 기판 위에 트랜지스터, 저항 소자, 및/또는 용량 소자 등을 직접 형성하여도 좋다. 또는 기판과, 트랜지스터, 저항 소자, 및/또는 용량 소자 등 사이에 박리층을 제공하여도 좋다. 박리층은, 그 위에 반도체 장치를 일부 또는 전부 완성시킨 후에, 기판으로부터 분리하고 다른 기판에 전재하기 위하여 사용될 수 있다. 이때, 트랜지스터, 저항 소자, 및/또는 용량 소자 등은 내열성이 낮은 기판이나 가요성 기판에도 전재될 수 있다. 또한 상술한 박리층으로서는, 예를 들어 텅스텐막과 산화 실리콘막의 무기막의 적층이나, 기판 위에 형성된 폴리이미드 등의 유기 수지막, 수소를 포함하는 실리콘막 등을 사용할 수 있다.
즉 어떤 기판 위에 반도체 장치를 형성하고, 그 후에 다른 기판으로 반도체 장치를 전치하여도 좋다. 반도체 장치가 전치되는 기판의 일례로서는, 상술한 트랜지스터가 형성될 수 있는 기판에 더하여, 종이 기판, 셀로판 기판, 아라미드 필름 기판, 폴리이미드 필름 기판, 석재 기판, 목재 기판, 천 기판(천연 섬유(견(絹), 면(綿), 마(麻)), 합성 섬유(나일론, 폴리우레탄, 폴리에스터), 또는 재생 섬유(아세테이트, 큐프라, 레이온, 재생 폴리에스터) 등을 포함함), 피혁 기판, 또는 고무 기판 등이 있다. 이들 기판을 사용함으로써, 가요성을 갖는 반도체 장치의 제조, 파괴되기 어려운 반도체 장치의 제조, 내열성의 부여, 경량화, 또는 박형화를 도모할 수 있다.
가요성을 갖는 기판 위에 반도체 장치를 제공함으로써, 중량의 증가가 억제되고, 또한 파손되기 어려운 반도체 장치를 제공할 수 있다.
<트랜지스터의 변형예 1>
도 14의 (A) 내지 (C)에 나타낸 트랜지스터(500A)는 도 13의 (A), (B)에 나타낸 구성의 트랜지스터(500)의 변형예이다. 도 14의 (A)는 트랜지스터(500A)의 채널 길이 방향의 단면도이고, 도 14의 (B)는 트랜지스터(500A)의 채널 길이 방향의 단면도이고, 도 14의 (C)는 트랜지스터(500A)의 채널 폭 방향의 단면도이다. 또한 도 14의 (A)의 상면도에서는 도면의 명료화를 위하여 일부 요소의 기재를 생략하였다. 또한 도 14의 (A) 내지 (C)에 나타낸 구성은 트랜지스터(550) 등, 본 발명의 일 형태의 반도체 장치에 포함되는 다른 트랜지스터에도 적용할 수 있다.
도 14의 (A) 내지 (C)에 나타낸 구성의 트랜지스터(500A)는, 절연체(552), 절연체(513), 및 절연체(404)를 포함한다는 점에서 도 13의 (A), (B)에 나타낸 구성의 트랜지스터(500)와 다르다. 또한 도전체(540a)의 측면과 접하여 절연체(552)가 제공되고, 도전체(540b)의 측면과 접하여 절연체(552)가 제공된다는 점에서 도 13의 (A), (B)에 나타낸 구성의 트랜지스터(500)와 다르다. 또한 절연체(520)를 포함하지 않는다는 점에서 도 13의 (A), (B)에 나타낸 구성의 트랜지스터(500)와 다르다.
도 14의 (A) 내지 (C)에 나타낸 구성의 트랜지스터(500)에서는, 절연체(512) 위에 절연체(513)가 제공된다. 또한 절연체(574) 위 및 절연체(513) 위에 절연체(404)가 제공된다.
도 14의 (A) 내지 (C)에 나타낸 구성의 트랜지스터(500)에서는, 절연체(514), 절연체(516), 절연체(522), 절연체(524), 절연체(544), 절연체(580), 및 절연체(574)가 패터닝되어 있고, 절연체(404)가 이들을 덮는다. 즉 절연체(404)는 절연체(574)의 상면, 절연체(574)의 측면, 절연체(580)의 측면, 절연체(544)의 측면, 절연체(524)의 측면, 절연체(522)의 측면, 절연체(516)의 측면, 절연체(514)의 측면, 절연체(513)의 상면과 각각 접한다. 이에 의하여, 산화물(530) 등은 절연체(404)와 절연체(513)에 의하여 외부로부터 격리된다.
절연체(513) 및 절연체(404)는 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나) 또는 물 분자의 확산을 억제하는 기능이 높은 것이 바람직하다. 예를 들어 절연체(513) 및 절연체(404)에는, 수소 배리어성이 높은 재료인 질화 실리콘 또는 질화산화 실리콘을 사용하는 것이 바람직하다. 이로써, 산화물(530)로 수소 등이 확산되는 것을 억제할 수 있기 때문에, 트랜지스터(500A)의 특성이 저하되는 것을 억제할 수 있다. 따라서 본 발명의 일 형태의 반도체 장치의 신뢰성을 높일 수 있다.
절연체(552)는 절연체(581), 절연체(404), 절연체(574), 절연체(580), 및 절연체(544)와 접하여 제공된다. 절연체(552)는 수소 또는 물 분자의 확산을 억제하는 기능을 갖는 것이 바람직하다. 예를 들어 절연체(552)에는, 수소 배리어성이 높은 재료인 질화 실리콘, 산화 알루미늄, 또는 질화산화 실리콘 등의 절연체를 사용하는 것이 바람직하다. 특히, 질화 실리콘은 수소 배리어성이 높은 재료이기 때문에, 절연체(552)에 사용하는 것이 적합하다. 절연체(552)에 수소 배리어성이 높은 재료를 사용함으로써, 물 또는 수소 등의 불순물이 절연체(580) 등으로부터 도전체(540a) 및 도전체(540b)를 통하여 산화물(530)로 확산되는 것을 억제할 수 있다. 또한 절연체(580)에 포함되는 산소가 도전체(540a) 및 도전체(540b)에 흡수되는 것을 억제할 수 있다. 이러한 식으로, 본 발명의 일 형태의 반도체 장치의 신뢰성을 높일 수 있다.
<트랜지스터의 변형예 2>
도 15의 (A), (B), 및 (C)를 사용하여 트랜지스터(500B)의 구성예에 대하여 설명한다. 도 15의 (A)는 트랜지스터(500B)의 상면도이다. 도 15의 (B)는 도 15의 (A)에서 일점쇄선 L1-L2로 나타낸 부분의 단면도이다. 도 15의 (C)는 도 15의 (A)에서 일점쇄선 W1-W2로 나타낸 부분의 단면도이다. 또한 도 15의 (A)의 상면도에서는 도면의 명료화를 위하여 일부 요소의 기재를 생략하였다.
트랜지스터(500B)는 트랜지스터(500)의 변형예이고, 트랜지스터(500)로 치환할 수 있는 트랜지스터이다. 따라서 반복적인 설명을 방지하기 위하여, 트랜지스터(500B)와 트랜지스터(500)의 차이점에 대하여 주로 설명한다.
제 1 게이트 전극으로서 기능하는 도전체(560)는 도전체(560a) 및 도전체(560a) 위의 도전체(560b)를 포함한다. 도전체(560a)에는 수소 원자, 수소 분자, 물 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다.
도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(560b)의 재료 선택성을 향상시킬 수 있다. 즉 도전체(560a)를 포함함으로써, 도전체(560b)의 산화가 억제되므로, 도전율이 저하되는 것을 방지할 수 있다.
또한 도전체(560)의 상면 및 측면과 절연체(545)의 측면을 덮도록 절연체(544)를 제공하는 것이 바람직하다. 또한 절연체(544)에는, 물 또는 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 갖는 절연성 재료를 사용하는 것이 좋다. 예를 들어 산화 알루미늄 또는 산화 하프늄 등을 사용하는 것이 바람직하다. 또한 이 외에도, 예를 들어 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 또는 산화 탄탈럼 등의 금속 산화물, 질화산화 실리콘, 혹은 질화 실리콘 등을 사용할 수 있다.
절연체(544)를 제공함으로써, 도전체(560)의 산화를 억제할 수 있다. 또한 절연체(544)를 포함함으로써, 절연체(580)에 포함되는 물 및 수소 등의 불순물이 트랜지스터(500B)로 확산되는 것을 억제할 수 있다.
트랜지스터(500B)에서는, 도전체(542a)의 일부와 도전체(542b)의 일부에 도전체(560)가 중첩되기 때문에, 트랜지스터(500)보다 기생 용량이 커지기 쉽다. 따라서 트랜지스터(500)보다 동작 주파수가 낮아지는 경향이 있다. 그러나 절연체(580) 등에 개구를 제공하고 도전체(560)나 절연체(545) 등을 매립하는 공정이 불필요하기 때문에, 트랜지스터(500)보다 생산성이 높다.
본 실시형태에서 기재한 구성, 구조, 방법 등은 다른 실시형태 등에서 기재한 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는, 금속 산화물의 1종류인 산화물 반도체에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
<결정 구조의 분류>
먼저, 산화물 반도체에서의 결정 구조의 분류에 대하여 도 16의 (A)를 사용하여 설명한다. 도 16의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과, Ga과, Zn을 포함한 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 16의 (A)에 나타낸 바와 같이, 산화물 반도체는 "Amorphous(무정형)"와, "Crystalline(결정성)"과, "Crystal(결정)"로 크게 분류된다. 또한 "Amorphous"에는 completely amorphous가 포함된다. 또한 "Crystalline"에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(cloud-aligned composite)가 포함된다. 또한 "Crystalline"의 분류에서 single crystal, poly crystal, 및 completely amorphous는 제외된다(excluding single crystal and poly crystal). 또한 "Crystal"에는 single crystal 및 poly crystal이 포함된다.
또한 도 16의 (A)에 나타낸 굵은 테두리 내의 구조는 "Amorphous(무정형)"와 "Crystal(결정)"의 중간 상태이고, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉 상기 구조는 에너지적으로 불안정한 "Amorphous(무정형)"나, "Crystal(결정)"과는 전혀 다른 구조라고 할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서, "Crystalline"으로 분류되는 CAAC-IGZO막을 GIXD(Grazing-Incidence XRD) 측정하여 얻어지는 XRD 스펙트럼을 도 16의 (B)에 나타내었다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이하에서는, 도 16의 (B)에 나타낸 GIXD 측정에 의하여 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 나타낸다. 또한 도 16의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 도 16의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 16의 (B)에 나타낸 바와 같이, CAAC-IGZO막의 XRD 스펙트럼에서는 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는, CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 16의 (B)에 나타낸 바와 같이, 2θ=31° 근방의 피크는 피크 강도(Intensity)가 검출된 각도를 축으로 좌우 비대칭이다.
또한 막 또는 기판의 결정 구조는, 나노빔 전자 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(나노빔 전자 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 16의 (C)에 나타내었다. 도 16의 (C)는 기판에 대하여 전자선을 평행하게 입사시키는 NBED에 의하여 관찰되는 회절 패턴을 나타낸 것이다. 또한 도 16의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 나노빔 전자 회절법에서는 프로브 직경을 1nm로 하여 전자 회절이 수행된다.
도 16의 (C)에 나타낸 바와 같이, CAAC-IGZO막의 회절 패턴에서는 c축 배향을 나타내는 복수의 스폿이 관찰된다.
<<산화물 반도체의 구조>>
또한 산화물 반도체는 결정 구조에 주목한 경우, 도 16의 (A)와는 다른 식으로 분류되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와, 그 외의 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체로서는, 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서, 상술한 CAAC-OS, nc-OS, 및 a-like OS에 대하여 자세히 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 갖고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 갖는 영역을 말한다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 갖고, 상기 영역은 변형을 갖는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과, 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉 CAAC-OS는 c축 배향을 갖고, a-b면 방향으로는 명확한 배향을 갖지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역은 각각 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등 중에서 선택된 1종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 포함한 층(이하, In층)과, 원소 M, 아연(Zn), 및 산소를 포함한 층(이하, (M,Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 갖는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서 격자상(格子像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자 회절 패턴에서 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 오각형, 칠각형 등의 격자 배열이 상기 변형에 포함되는 경우가 있다. 또한 CAAC-OS에서는, 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수는 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 채널이 형성되는 반도체에 적합한 결정 구조를 갖는 결정성의 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 것이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 더 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등으로 인하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고 할 수도 있다. 따라서 CAAC-OS를 포함한 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 포함한 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 높일 수 있다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 갖는다. 바꿔 말하면, nc-OS는 미소한 결정을 갖는다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS에서는 상이한 나노 결정 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서 nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어 XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, 결정성을 나타내는 피크가 검출되지 않는다. 또한 nc-OS막에 대하여 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자 회절(제한 시야 전자 회절이라고도 함)을 수행하면, 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자 회절(나노빔 전자 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 갖는 산화물 반도체이다. a-like OS는 공동 또는 저밀도 영역을 갖는다. 즉 a-like OS는 nc-OS 및 CAAC-OS보다 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS보다 막 내의 수소 농도가 높다.
<<산화물 반도체의 구성>>
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 복수의 금속 원소가 편재되고, 상기 금속 원소를 포함하는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리되어 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하, 클라우드상이라고도 함)이다. 즉 CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 갖는 복합 금속 산화물이다.
여기서, In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 높은 영역이다. 또한 제 2 영역은 [Ga]이 CAC-OS막의 조성에서의 [Ga]보다 높은 영역이다. 또는 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 높고, [Ga]이 제 2 영역에서의 [Ga]보다 낮은 영역이다. 또한 제 2 영역은 [Ga]이 제 1 영역에서의 [Ga]보다 높고, [In]이 제 1 영역에서의 [In]보다 낮은 영역이다.
구체적으로는, 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물 등이 주성분인 영역이다. 즉 상기 제 1 영역을 In을 주성분으로 하는 영역이라고 바꿔 말할 수 있다. 또한 상기 제 2 영역을 Ga을 주성분으로 하는 영역이라고 바꿔 말할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로 하는 영역(제 1 영역)과 Ga을 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합된 구조를 갖는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는, 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉 CAC-OS는 재료의 일부에서는 도전성의 기능을 갖고, 재료의 다른 일부에서는 절연성의 기능을 갖고, 재료의 전체에서는 반도체로서의 기능을 갖는다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 갖고, 각각이 다른 특성을 갖는다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상이 포함되어도 좋다.
<산화물 반도체를 포함하는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더욱 바람직하게는 1×1011cm-3 이하, 더욱더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 하는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘이나 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘이나 탄소의 농도와, 산화물 반도체와의 계면 근방의 실리콘이나 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위가 형성되고 캐리어가 생성되는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체로서 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
본 실시형태에서 기재한 구성, 구조, 방법 등은 다른 실시형태 등에서 기재한 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 6)
본 실시형태에서는, 상술한 반도체 장치의 응용예에 대하여 설명한다.
[반도체 웨이퍼, 칩]
도 17의 (A)는 다이싱 처리가 수행되기 전의 기판(711)의 상면도이다. 기판(711)으로서는, 예를 들어 반도체 기판("반도체 웨이퍼"라고도 함)을 사용할 수 있다. 기판(711) 위에는 복수의 회로 영역(712)이 제공되어 있다. 회로 영역(712)에는, 본 발명의 일 형태에 따른 반도체 장치나, 그 외의 기능 회로 등을 제공할 수 있다.
복수의 회로 영역(712)은 각각 분리 영역(713)으로 둘러싸여 있다. 분리 영역(713)과 중첩되는 위치에 분리선("다이싱 라인"이라고도 함)(714)이 설정된다. 분리선(714)을 따라 기판(711)을 절단함으로써, 회로 영역(712)을 포함하는 칩(715)을 기판(711)으로부터 잘라 낼 수 있다. 도 17의 (B)는 칩(715)의 확대도이다.
또한 분리 영역(713)에 도전체나 반도체를 제공하여도 좋다. 분리 영역(713)에 도전체나 반도체를 제공함으로써, 다이싱 공정 시에 생길 수 있는 ESD를 완화시켜, 다이싱 공정에 기인하는 수율의 저하를 방지할 수 있다. 또한 일반적으로 다이싱 공정은 기판의 냉각, 절삭 지스러기의 제거, 대전 방지 등을 목적으로 하여, 탄산 가스 등을 용해시켜 비저항을 낮춘 순수를 절삭부에 흘리면서 수행한다. 분리 영역(713)에 도전체나 반도체를 제공함으로써, 상기 순수의 사용량을 삭감할 수 있다. 따라서 반도체 장치의 생산 비용을 절감할 수 있다. 또한 반도체 장치의 생산성을 높일 수 있다.
분리 영역(713)에 제공하는 반도체에는, 밴드 갭이 2.5eV 이상 4.2eV 이하, 바람직하게는 2.7eV 이상 3.5eV 이하의 재료를 사용하는 것이 바람직하다. 이와 같은 재료를 사용하면, 축적된 전하를 천천히 방전시킬 수 있기 때문에, ESD에 기인한 전하의 급격한 이동이 억제되고, 정전 파괴를 발생하기 어렵게 할 수 있다.
[전자 부품]
칩(715)을 전자 부품에 적용하는 예에 대하여 도 18을 사용하여 설명한다. 또한 전자 부품은 반도체 패키지 또는 IC용 패키지라고도 한다. 전자 부품은 단자 추출 방향이나 단자의 형상에 따라 복수의 규격이나 명칭이 존재한다.
전자 부품은 조립 공정(후공정)에서, 앞의 실시형태에서 설명한 반도체 장치와 상기 반도체 장치 이외의 부품이 조합되어 완성된다.
도 18의 (A)에 나타낸 흐름도를 사용하여 후공정에 대하여 설명한다. 전공정에서 앞의 실시형태에서 설명한 반도체 장치를 포함하는 소자 기판이 완성된 후, 상기 소자 기판의 뒷면(반도체 장치 등이 형성되지 않은 면)을 연삭하는 "뒷면 연삭 공정"을 수행한다(단계 S721). 연삭에 의하여 소자 기판을 얇게 함으로써, 소자 기판의 휨 등이 저감되므로, 전자 부품의 소형화를 도모할 수 있다.
다음으로, 소자 기판을 복수의 칩(칩(715))으로 분리하는 "다이싱 공정"을 수행한다(단계 S722). 그리고 분리한 칩을 각각 픽업하여 리드 프레임 위에 접합하는 "다이 본딩 공정"을 수행한다(단계 S723). 다이 본딩 공정에서의 칩과 리드 프레임의 접합에는, 수지를 사용한 접합이나 테이프를 사용한 접합 등, 적절히 제품에 따라 적합한 방법을 선택한다. 또한 리드 프레임 대신에 인터포저 기판 위에 칩을 접합하여도 좋다.
이어서, 리드 프레임의 리드와 칩 위의 전극을 금속의 세선(와이어)으로 전기적으로 접속하는 "와이어 본딩 공정"을 수행한다(단계 S724). 금속의 세선으로서는 은선이나 금선을 사용할 수 있다. 또한 와이어 본딩으로서는 볼 본딩이나 웨지 본딩을 사용할 수 있다.
와이어 본딩된 칩에는 에폭시 수지 등으로 밀봉되는 "밀봉 공정(몰딩 공정)"이 수행된다(단계 S725). 밀봉 공정을 수행함으로써, 전자 부품의 내부가 수지로 충전되므로, 칩에 내장되는 회로부나, 칩과 리드를 접속하는 와이어를 기계적인 외력으로부터 보호할 수 있고, 또한 수분이나 먼지로 인한 특성의 저하(신뢰성의 저하)를 저감할 수 있다.
다음으로, 리드 프레임의 리드를 도금 처리하는 "리드 도금 공정"을 수행한다(단계 S726). 도금 처리에 의하여 리드의 녹을 방지하고, 추후에 인쇄 회로 기판에 실장할 때의 납땜을 더 확실하게 수행할 수 있다. 이어서, 리드를 절단 및 성형 가공하는 "성형 공정"을 수행한다(단계 S727).
다음으로, 패키지의 표면에 인자 처리(마킹)를 실시하는 "마킹 공정"을 수행한다(단계 S728). 그리고 외관 형상의 양부(良否)나 동작 불량의 유무 등을 검사하는 "검사 공정"(단계 S729)을 거쳐 전자 부품이 완성된다.
또한 도 18의 (B)는 완성된 전자 부품의 사시 모식도이다. 도 18의 (B)는 전자 부품의 일례로서 나타낸 QFP(Quad Flat Package)의 사시 모식도이다. 도 18의 (B)에 나타낸 전자 부품(750)은 리드(755) 및 반도체 장치(753)를 포함한다. 반도체 장치(753)로서는, 앞의 실시형태에서 설명한 반도체 장치 등을 사용할 수 있다.
도 18의 (B)에 나타낸 전자 부품(750)은 예를 들어 인쇄 회로 기판(752)에 실장된다. 이와 같은 전자 부품(750)이 복수 조합되고, 각각이 인쇄 회로 기판(752) 위에서 전기적으로 접속됨으로써, 전자 부품이 실장된 기판(실장 기판(754))이 완성된다. 완성된 실장 기판(754)은 전자 기기 등에 사용된다.
[전자 기기]
다음으로, 본 발명의 일 형태에 따른 반도체 장치 또는 상기 전자 부품을 포함하는 전자 기기의 예에 대하여 설명한다.
본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 사용한 전자 기기로서는, 텔레비전, 모니터 등의 표시 장치, 조명 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 워드 프로세서, DVD(Digital Versatile Disc) 등의 기록 매체에 저장된 정지 화상 또는 동영상을 재생하는 화상 재생 장치, 포터블 CD 플레이어, 라디오, 테이프리코더, 헤드폰 스테레오, 스테레오, 탁상 시계, 벽걸이 시계, 코드리스 전화기, 트랜스시버, 휴대 전화, 자동차 전화, 휴대용 게임기, 태블릿형 단말기, 파칭코기 등의 대형 게임기, 전자식 탁상 계산기, 휴대 가능한 정보 단말기("휴대 정보 단말기"라고도 함), 전자 수첩, 전자책 단말기, 전자 번역기, 음성 입력 기기, 비디오 카메라, 디지털 스틸 카메라, 전기 면도기, 전자 레인지 등의 고주파 가열 장치, 전기 밥솥, 전기 세탁기, 전기 청소기, 온수기, 선풍기, 모발 건조기, 에어컨디셔너, 가습기, 제습기 등의 공기 조화 설비, 식기 세척기, 식기 건조기, 의류 건조기, 이블 건조기, 전기 냉장고, 전기 냉동고, 전기 냉동 냉장고, DNA 저장용 냉동고, 회중전등, 체인 소 등의 공구, 연기 감지기, 투석 장치 등의 의료 기기 등이 있다. 또한 유도등, 신호기, 벨트 컨베이어, 엘리베이터, 에스컬레이터, 산업용 로봇, 전력 저장 시스템, 전력의 평준화나 스마트 그리드를 위한 축전 장치 등의 산업 기기를 들 수 있다.
또한 축전 장치로부터의 전력을 사용하여 전동기에 의하여 추진하는 이동체 등도 전자 기기의 범주에 포함되는 것으로 한다. 상기 이동체로서는, 예를 들어 전기 자동차(EV), 내연 기관과 전동기의 양쪽을 포함한 하이브리드 자동차(HEV), 플러그인 하이브리드 자동차(PHEV), 이들의 바퀴 차륜을 무한궤도로 변경한 궤도 차량, 전동 어시스트 자전거를 포함한 원동기 장치 자전거, 자동 이륜차, 전동 휠체어, 골프용 카트, 소형 또는 대형 선박, 잠수함, 헬리콥터, 항공기, 로켓, 인공위성, 우주 탐사기나 혹성 탐사기, 우주선 등이 있다.
본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품은 이들 전자 기기에 내장되는 통신 장치 등에 사용할 수 있다.
전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 갖는 것) 등을 포함하여도 좋다.
전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 저장된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
도 19 및 도 20의 (A) 내지 (F)는 전자 기기의 일례를 나타낸 것이다. 도 19에서, 표시 장치(8000)는 본 발명의 일 형태에 따른 반도체 장치(8004)를 사용한 전자 기기의 일례이다. 구체적으로는, 표시 장치(8000)는 TV 방송 수신용 표시 장치에 상당하고, 하우징(8001), 표시부(8002), 스피커부(8003), 반도체 장치(8004), 축전 장치(8005) 등을 포함한다. 본 발명의 일 형태에 따른 반도체 장치(8004)는 하우징(8001)의 내부에 제공되어 있다. 반도체 장치(8004)에 의하여, 제어 정보나 제어 프로그램 등을 유지할 수 있다. 또한 반도체 장치(8004)는 통신 기능을 갖고, 표시 장치(8000)는 IoT 기기로서 기능할 수 있다. 또한 표시 장치(8000)는 상용 전원으로부터 전력을 공급받을 수도 있고, 축전 장치(8005)에 저장된 전력을 이용할 수도 있다.
표시부(8002)에는 액정 표시 장치, 유기 EL 소자 등의 발광 소자를 각 화소에 갖춘 발광 표시 장치, 전기 영동 표시 장치, DMD(Digital Micromirror Device), PDP(Plasma Display Panel), FED(Field Emission Display) 등의 표시 장치를 사용할 수 있다.
또한 표시 장치에는 TV 방송 수신용 외에, 퍼스널 컴퓨터용, 광고 표시용 등 모든 정보 표시용 표시 장치가 포함된다.
도 19에서, 거치형 조명 장치(8100)는 본 발명의 일 형태에 따른 반도체 장치(8103)를 사용한 전자 기기의 일례이다. 구체적으로는, 조명 장치(8100)는 하우징(8101), 광원(8102), 반도체 장치(8103), 축전 장치(8105) 등을 포함한다. 도 19에서는, 반도체 장치(8103)가 하우징(8101) 및 광원(8102)이 설치된 천장(8104)의 내부에 제공된 경우를 예시하였지만, 반도체 장치(8103)는 하우징(8101)의 내부에 제공되어도 좋다. 반도체 장치(8103)에 의하여, 광원(8102)의 발광 휘도 등의 정보나 제어 프로그램 등을 유지할 수 있다. 또한 반도체 장치(8103)는 통신 기능을 갖고, 조명 장치(8100)는 IoT 기기로서 기능할 수 있다. 또한 조명 장치(8100)는 상용 전원으로부터 전력을 공급받을 수도 있고, 축전 장치에 저장된 전력을 이용할 수도 있다.
또한 도 19에서는 천장(8104)에 제공된 설치형 조명 장치(8100)를 예시하였지만, 본 발명의 일 형태에 따른 반도체 장치는 천장(8104) 외에, 예를 들어 측벽(8405), 바닥(8406), 창문(8407) 등에 제공된 설치형 조명 장치에 사용될 수도 있고, 탁상형 조명 장치 등에 사용될 수도 있다.
또한 광원(8102)으로서는, 전력을 이용하여 인공적으로 광을 얻는 인공 광원을 사용할 수 있다. 구체적으로는, 백열전구, 형광등 등의 방전 램프, LED나 유기 EL 소자 등의 발광 소자를 상기 인공 광원의 일례로서 들 수 있다.
도 19에서, 실내기(8200) 및 실외기(8204)를 포함한 에어컨디셔너는 본 발명의 일 형태에 따른 반도체 장치(8203)를 사용한 전자 기기의 일례이다. 구체적으로는, 실내기(8200)는 하우징(8201), 송풍구(8202), 반도체 장치(8203), 축전 장치(8205) 등을 포함한다. 도 19에서는 반도체 장치(8203)가 실내기(8200)에 제공된 경우를 예시하였지만, 반도체 장치(8203)는 실외기(8204)에 제공되어도 좋다. 또는 실내기(8200)와 실외기(8204)의 양쪽에 반도체 장치(8203)가 제공되어도 좋다. 반도체 장치(8203)에 의하여, 에어컨디셔너의 제어 정보나 제어 프로그램 등을 유지할 수 있다. 또한 반도체 장치(8203)는 통신 기능을 갖고, 에어컨디셔너는 IoT 기기로서 기능할 수 있다. 또한 에어컨디셔너는 상용 전원으로부터 전력을 공급받을 수도 있고, 축전 장치(8205)에 저장된 전력을 이용할 수도 있다.
또한 도 19에서는 실내기와 실외기로 구성되는 세퍼레이트형 에어컨디셔너를 예시하였지만, 실내기의 기능과 실외기의 기능을 하나의 하우징에 갖는 일체형 에어컨디셔너에 본 발명의 일 형태에 따른 반도체 장치를 사용할 수도 있다.
도 19에서, 전기 냉동 냉장고(8300)는 본 발명의 일 형태에 따른 반도체 장치(8304)를 사용한 전자 기기의 일례이다. 구체적으로는, 전기 냉동 냉장고(8300)는 하우징(8301), 냉장실용 문(8302), 냉동실용 문(8303), 반도체 장치(8304), 축전 장치(8305) 등을 포함한다. 도 19에서는 축전 장치(8305)가 하우징(8301)의 내부에 제공되어 있다. 반도체 장치(8304)에 의하여, 전기 냉동 냉장고(8300)의 제어 정보나 제어 프로그램 등을 유지할 수 있다. 또한 반도체 장치(8304)는 통신 기능을 갖고, 전기 냉동 냉장고(8300)는 IoT 기기로서 기능할 수 있다. 또한 전기 냉동 냉장고(8300)는 상용 전원으로부터 전력을 공급받을 수도 있고, 축전 장치(8305)에 저장된 전력을 이용할 수도 있다.
도 20의 (A)에 손목시계형 휴대 정보 단말기의 일례를 나타내었다. 휴대 정보 단말기(6100)는 하우징(6101), 표시부(6102), 밴드(6103), 조작 버튼(6105) 등을 포함한다. 또한 휴대 정보 단말기(6100)는 그 내부에 이차 전지와, 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 포함한다. 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 휴대 정보 단말기(6100)에 사용함으로써, 휴대 정보 단말기(6100)는 IoT 기기로서 기능할 수 있다.
도 20의 (B)는 휴대 정보 단말기의 일례를 나타낸 것이다. 휴대 정보 단말기(6200)는 하우징(6201)에 제공된 표시부(6202) 외에, 조작 버튼(6203), 스피커(6204), 마이크로폰(6205) 등을 포함한다.
또한 휴대 정보 단말기(6200)는 표시부(6202)와 중첩되는 영역에 지문 센서(6209)를 포함한다. 지문 센서(6209)는 유기 광 센서이어도 좋다. 지문은 개인마다 다르기 때문에, 지문 센서(6209)로 지문 패턴을 취득하여 개인 인증을 수행할 수 있다. 지문 센서(6209)로 지문 패턴을 취득하기 위한 광원으로서, 표시부(6202)로부터 방출된 광을 사용할 수 있다.
또한 휴대 정보 단말기(6200)는 그 내부에 이차 전지와, 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 포함한다. 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 휴대 정보 단말기(6200)에 사용함으로써, 휴대 정보 단말기(6200)는 IoT 기기로서 기능할 수 있다.
도 20의 (C)는 로봇 청소기의 일례를 나타낸 것이다. 로봇 청소기(6300)는 하우징(6301)의 상면에 배치된 표시부(6302), 측면에 배치된 복수의 카메라(6303), 브러시(6304), 조작 버튼(6305), 각종 센서 등을 포함한다. 도시하지 않았지만, 로봇 청소기(6300)에는 바퀴, 흡입구 등이 제공되어 있다. 로봇 청소기(6300)는 자율 주행하고, 먼지(6310)를 검지하고, 하면에 제공된 흡입구로부터 먼지를 흡입할 수 있다.
예를 들어 로봇 청소기(6300)는 카메라(6303)가 촬영한 화상을 해석하여, 벽, 가구, 또는 단차 등의 장애물의 유무를 판단할 수 있다. 또한 화상을 해석한 결과 배선 등 브러시(6304)에 얽힐 수 있는 물체를 검지한 경우에는, 브러시(6304)의 회전을 멈출 수 있다. 로봇 청소기(6300)는 그 내부에 이차 전지와, 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 포함한다. 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 로봇 청소기(6300)에 사용함으로써, 로봇 청소기(6300)는 IoT 기기로서 기능할 수 있다.
도 20의 (D)는 로봇의 일례를 나타낸 것이다. 도 20의 (D)에 나타낸 로봇(6400)은 연산 장치(6409), 조도 센서(6401), 마이크로폰(6402), 상부 카메라(6403), 스피커(6404), 표시부(6405), 하부 카메라(6406), 장애물 센서(6407), 및 이동 기구(6408)를 포함한다.
마이크로폰(6402)은 사용자의 목소리 및 환경음 등을 검지하는 기능을 갖는다. 또한 스피커(6404)는 음성을 출력하는 기능을 갖는다. 로봇(6400)은 마이크로폰(6402) 및 스피커(6404)를 사용하여 사용자와 의사소통을 할 수 있다.
표시부(6405)는 각종 정보를 표시하는 기능을 갖는다. 로봇(6400)은 사용자가 원하는 정보를 표시부(6405)에 표시할 수 있다. 표시부(6405)에는 터치 패널을 탑재하여도 좋다. 또한 표시부(6405)는 탈착 가능한 정보 단말기이어도 좋고, 로봇(6400)의 정위치에 설치되면 충전 및 데이터 통신을 할 수 있다.
상부 카메라(6403) 및 하부 카메라(6406)는 로봇(6400)의 주위를 촬상하는 기능을 갖는다. 또한 장애물 센서(6407)는, 이동 기구(6408)를 사용하여 로봇(6400)이 앞으로 가는 진행 방향에서의 장애물의 유무를 감지할 수 있다. 로봇(6400)은 상부 카메라(6403), 하부 카메라(6406), 및 장애물 센서(6407)를 사용하여 주위의 환경을 인식함으로써 안전하게 이동할 수 있다. 본 발명의 일 형태의 발광 장치는 표시부(6405)에 사용할 수 있다.
로봇(6400)은 그 내부에 이차 전지와, 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 포함한다. 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 로봇(6400)에 사용함으로써, 로봇(6400)은 IoT 기기로서 기능할 수 있다.
도 20의 (E)는 비행체의 일례를 나타낸 것이다. 도 20의 (E)에 나타낸 비행체(6500)는 프로펠러(6501), 카메라(6502), 및 배터리(6503) 등을 포함하고, 자율 비행하는 기능을 갖는다.
예를 들어 카메라(6502)로 촬영한 화상 데이터는 전자 부품(6504)에 저장된다. 전자 부품(6504)은 화상 데이터를 해석하여, 이동 시의 장애물의 유무 등을 감지할 수 있다. 또한 전자 부품(6504)은 배터리(6503)의 축전 용량의 변화로부터 배터리 잔량을 추정할 수 있다. 비행체(6500)는 그 내부에 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 포함한다. 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 비행체(6500)에 사용함으로써, 비행체(6500)는 IoT 기기로서 기능할 수 있다.
도 20의 (F)는 자동차의 일례를 나타낸 것이다. 자동차(7160)는 엔진, 바퀴, 브레이크, 조종 장치, 카메라 등을 포함한다. 자동차(7160)는 그 내부에 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 포함한다. 본 발명의 일 형태에 따른 반도체 장치 또는 전자 부품을 자동차(7160)에 사용함으로써, 자동차(7160)는 IoT 기기로서 기능할 수 있다.
본 실시형태에서 기재한 구성, 구조, 방법 등은 다른 실시형태 등에서 기재한 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 7)
본 명세서 등에서 설명한 OS 트랜지스터를 사용하여, 노멀리 오프 CPU("Noff-CPU"라고도 함)를 실현할 수 있다. 또한 Noff-CPU란, 게이트 전압이 0V이어도 비도통 상태(오프 상태라고도 함)인, 노멀리 오프형 트랜지스터를 포함한 집적 회로이다.
Noff-CPU에서는, 동작이 불필요한 회로에 대한 전력 공급을 정지하여, 상기 회로를 대기 상태로 할 수 있다. 전력 공급이 정지되어 대기 상태가 된 회로에서는 전력이 소비되지 않는다. 따라서 Noff-CPU는 전력 사용량을 최소한으로 할 수 있다. 또한 Noff-CPU는 전력 공급이 정지되어도 설정 조건 등 동작에 필요한 정보를 장기간 유지할 수 있다. 대기 상태에서의 복귀는 상기 회로에 대한 전력 공급을 다시 시작하기만 하면 좋고, 설정 조건 등의 재기록은 불필요하다. 즉 대기 상태에서의 고속 복귀가 가능하다. 이와 같이, Noff-CPU는 동작 속도를 크게 저하시키지 않고 소비 전력을 절감할 수 있다.
Noff-CPU는 예를 들어 IoT 분야의 IoT 말단 기기("엔드포인트 마이크로컴퓨터(endpoint microcomputer)"라고도 함)(803) 등의 소규모 시스템에 적합하게 사용할 수 있다.
도 21에 IoT 네트워크의 계층 구조와 요구 사양의 경향을 나타내었다. 도 21에서는 요구 사양으로서 소비 전력(804)과 처리 성능(805)을 나타내었다. IoT 네트워크의 계층 구조는, 위층의 클라우드 분야(801)와 아래층의 임베디드 분야(802)로 크게 나누어진다. 클라우드 분야(801)에는 예를 들어 서버가 포함된다. 임베디드 분야(802)에는 예를 들어 기계, 산업용 로봇, 차량 탑재용 기기, 가전제품 등이 포함된다.
위층일수록 저소비 전력보다 높은 처리 성능이 요구된다. 따라서 클라우드 분야(801)에서는 고성능 CPU, 고성능 GPU, 대규모 SoC 등이 사용된다. 또한 아래층일수록 처리 성능보다 저소비 전력이 요구되고, 디바이스의 개수도 매우 많아진다. 본 발명의 일 형태에 따른 반도체 장치는, 저소비 전력이 요구되는 IoT 말단 기기의 통신 장치에 적합하게 사용할 수 있다.
또한 "엔드포인트"란, 임베디드 분야(802)의 말단 영역을 말한다. 엔드포인트에 사용되는 디바이스로서는, 예를 들어 공장, 가전제품, 인프라스트럭처, 농업 등에서 사용되는 마이크로컴퓨터가 해당된다.
도 22는 엔드포인트 마이크로컴퓨터의 응용예로서, 공장 자동화를 나타낸 이미지 도면이다. 공장(884)은 인터넷 회선(Internet)을 통하여 클라우드(883)에 접속된다. 또한 클라우드(883)는 인터넷 회선을 통하여 집(881) 및 회사(882)에 접속된다. 인터넷 회선은 유선 통신 방식이어도 좋고, 무선 통신 방식이어도 좋다. 예를 들어 무선 통신 방식의 경우에는, 통신 장치에 본 발명의 일 형태에 따른 반도체 장치를 사용하여, 4세대 이동 통신 시스템(4G)이나 5세대 이동 통신 시스템(5G) 등의 통신 규격에 따른 무선 통신을 수행하면 좋다. 또한 공장(884)은 인터넷 회선을 통하여 공장(885) 및 공장(886)에 접속되어도 좋다.
공장(884)은 마스터 장치(제어 기기)(831)를 포함한다. 마스터 장치(831)는 클라우드(883)에 접속되고, 정보를 송수신하는 기능을 갖는다. 또한 마스터 장치(831)는 M2M(Machine to Machine) 인터페이스(832)를 통하여 IoT 말단 기기(841)에 포함되는 복수의 산업용 로봇(842)에 접속된다. M2M 인터페이스(832)로서는, 예를 들어 유선 통신 방식의 1종류인 산업 이더넷("이더넷"은 등록 상표)이나, 무선 통신 방식의 1종류인 로컬 5G 등을 사용하여도 좋다.
공장의 관리자는, 집(881) 또는 회사(882)에서 클라우드(883)를 통하여 공장(884)에 접속하고, 가동 상황 등을 알 수 있다. 또한 오류 물품 및 결품의 체크, 저장 장소의 지시, 택 타임(takt time)의 계측 등을 실행할 수 있다.
근년 IoT는 세계적으로 공장에 도입되고 있으며, 이 상황을 "스마트 공장"이라고 부른다. 스마트 공장은, 엔드포인트 마이크로컴퓨터에 의한 단순한 검사, 감사뿐만 아니라, 고장 검지나 이상 예측 등도 수행하는 것으로 보고되어 있다.
엔드포인트 마이크로컴퓨터 등의 소규모 시스템은 가동 시의 시스템 전체의 소비 전력이 낮은 경우가 많기 때문에, Noff-CPU에 의한 대기 동작 시의 전력 절감 효과가 커진다. 한편, IoT의 임베디드 분야에서는 즉응성이 요구되는 경우가 있지만, Noff-CPU를 사용함으로써 대기 상태에서의 고속 복귀를 실현할 수 있다.
본 실시형태에서 기재한 구성, 구조, 방법 등은 다른 실시형태 등에서 기재한 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
100A: 반도체 장치, 100B: 반도체 장치, 100C: 반도체 장치, 110A: 믹서 회로, 110B: 믹서 회로, 111: 전압 전류 변환부, 112: 전류 스위치부, 113: 전류 전압 변환부, 115: 단자, 116: 단자, 120: 바이어스 회로, 121: 단자, 122: 바이어스 공급부, 123: 버퍼부, 124: 전압 유지부, 125: 연산 증폭기, 126: 단자, 127: 단자, 128: 단자, 129: 단자, 201: 저잡음 증폭기, 202: 믹서, 203: 저역 통과 필터, 204: 가변 이득 증폭기, 205: 아날로그 디지털 변환 회로, 206: 인터페이스부, 207: 디지털 아날로그 변환 회로, 208: 가변 이득 증폭기, 209: 저역 통과 필터, 210: 믹서, 211: 전력 증폭기, 212: 발진 회로

Claims (10)

  1. 반도체 장치로서,
    믹서 회로와 바이어스 회로를 포함하고,
    상기 믹서 회로는 전압 전류 변환부와, 전류 스위치부와, 전류 전압 변환부를 포함하고,
    상기 바이어스 회로는 바이어스 공급부와 제 1 트랜지스터를 포함하고,
    상기 전압 전류 변환부는 제 2 트랜지스터와 제 3 트랜지스터를 포함하고,
    상기 바이어스 회로는 상기 제 2 트랜지스터의 게이트와 상기 제 3 트랜지스터의 게이트에 공급되는 바이어스 전압을 출력하는 기능을 갖고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 트랜지스터의 게이트 및 상기 제 3 트랜지스터의 게이트에 전기적으로 접속되는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 바이어스 회로는 상기 바이어스 공급부에 전기적으로 접속되는 전압 유지부와 상기 전압 유지부에 전기적으로 접속되는 버퍼부를 포함하고,
    상기 버퍼부의 출력은 상기 제 2 트랜지스터의 게이트와 상기 제 3 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 전압 유지부는 상기 바이어스 전압을 유지하는 기능을 갖고,
    상기 버퍼부는 상기 바이어스 전압의 전력을 증폭하는 기능을 갖는, 반도체 장치.
  3. 제 2 항에 있어서,
    상기 전압 유지부는 제 4 트랜지스터를 포함하고,
    상기 제 4 트랜지스터는 채널 형성 영역에 산화물 반도체를 포함하는, 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 트랜지스터는 채널 형성 영역에 산화물 반도체를 포함하는, 반도체 장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 산화물 반도체는 인듐 및 아연 중 적어도 한쪽을 포함하는, 반도체 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 2 트랜지스터 및 상기 제 3 트랜지스터의 각각은 채널 형성 영역에 질화물 반도체를 포함하는, 반도체 장치.
  7. 제 6 항에 있어서,
    상기 질화물 반도체는 갈륨을 포함하는, 반도체 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 바이어스 전압의 공급 시에 상기 제 1 트랜지스터는 오프 상태이고,
    상기 바이어스 전압의 공급 정지 시에 상기 제 1 트랜지스터는 온 상태인, 반도체 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 전압 전류 변환부에 입력된 주파수 f1을 갖는 제 1 신호와, 상기 전류 스위치부에 입력된 주파수 f2를 갖는 제 2 신호를 사용하여, 상기 주파수 f1에서 상기 주파수 f2를 감산한 주파수와, 상기 주파수 f1과 상기 주파수 f2를 가산한 주파수를 포함하는 제 3 신호를 출력하는 기능을 갖는, 반도체 장치.
  10. 제 9 항에 있어서,
    상기 주파수 f1은 상기 주파수 f2보다 높은 주파수인, 반도체 장치.
KR1020227036633A 2020-05-15 2021-05-07 반도체 장치 KR20230011276A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020085605 2020-05-15
JPJP-P-2020-085605 2020-05-15
PCT/IB2021/053880 WO2021229385A1 (ja) 2020-05-15 2021-05-07 半導体装置

Publications (1)

Publication Number Publication Date
KR20230011276A true KR20230011276A (ko) 2023-01-20

Family

ID=78525476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227036633A KR20230011276A (ko) 2020-05-15 2021-05-07 반도체 장치

Country Status (5)

Country Link
US (1) US12081171B2 (ko)
JP (1) JPWO2021229385A1 (ko)
KR (1) KR20230011276A (ko)
CN (1) CN115668757A (ko)
WO (1) WO2021229385A1 (ko)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283252A (ja) * 2002-03-27 2003-10-03 Nec Yamagata Ltd 周波数変換回路
DE102004019366B4 (de) * 2004-04-21 2006-05-04 Infineon Technologies Ag Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität und Verfahren zum breitbandigen Mischen
US6982588B1 (en) * 2004-06-16 2006-01-03 Texas Instruments Incorporated Inverse function method for semiconductor mixer linearity enhancement
JP2006314029A (ja) 2005-05-09 2006-11-16 Renesas Technology Corp 無線通信用半導体集積回路装置
JP2008141452A (ja) 2006-12-01 2008-06-19 Niigata Seimitsu Kk ミキサ回路
TWI365601B (en) * 2007-09-27 2012-06-01 Mstar Semiconductor Inc High linearity mixer with programmable gain and associated transconductor
JP2009164704A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 周波数変換回路、無線通信装置およびシステム
JP5005719B2 (ja) * 2009-03-18 2012-08-22 日本電信電話株式会社 間欠ミキサ回路
TWI525619B (zh) 2011-01-27 2016-03-11 半導體能源研究所股份有限公司 記憶體電路
WO2015030150A1 (en) 2013-08-30 2015-03-05 Semiconductor Energy Laboratory Co., Ltd. Storage circuit and semiconductor device
JP2015100078A (ja) * 2013-11-20 2015-05-28 三菱電機株式会社 周波数変換器
WO2016017047A1 (ja) 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
US9704893B2 (en) 2015-08-07 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
SG10201609410PA (en) 2015-11-30 2017-06-29 Semiconductor Energy Lab Semiconductor device, display panel, and electronic device
KR20180090731A (ko) 2017-02-03 2018-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치
CN110249377A (zh) 2017-02-16 2019-09-17 株式会社半导体能源研究所 半导体装置、显示面板、显示装置、输入输出装置及数据处理装置
JP7171226B2 (ja) * 2018-05-02 2022-11-15 株式会社半導体エネルギー研究所 記憶装置
US11888446B2 (en) 2019-05-08 2024-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2020240341A1 (ja) 2019-05-31 2020-12-03 株式会社半導体エネルギー研究所 半導体装置、または発振器
JP7514227B2 (ja) * 2019-05-31 2024-07-10 株式会社半導体エネルギー研究所 ミキサ、及び半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186

Also Published As

Publication number Publication date
CN115668757A (zh) 2023-01-31
US20230188094A1 (en) 2023-06-15
JPWO2021229385A1 (ko) 2021-11-18
WO2021229385A1 (ja) 2021-11-18
US12081171B2 (en) 2024-09-03

Similar Documents

Publication Publication Date Title
WO2020240311A1 (ja) 半導体装置および電子機器
US11894040B2 (en) Semiconductor device and wireless communication device
US12041762B2 (en) Semiconductor device or oscillator
US11948945B2 (en) Semiconductor device and wireless communication device with the semiconductor device
US20220238525A1 (en) Semiconductor device
US20220238560A1 (en) Semiconductor device
US11901822B2 (en) Semiconductor device
WO2020245728A1 (ja) 通信装置および電子機器
KR20230011276A (ko) 반도체 장치
KR20220154675A (ko) 반도체 장치 및 전자 기기
JP7536759B2 (ja) 半導体装置
US12095440B2 (en) Semiconductor device
KR20230002671A (ko) 반도체 장치
WO2020261039A1 (ja) 高周波増幅回路を有する半導体装置、電子部品、および電子機器
US20220255511A1 (en) Communication device
JP2024133509A (ja) 二次電池用保護回路及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination