CN115668757A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115668757A
CN115668757A CN202180035229.7A CN202180035229A CN115668757A CN 115668757 A CN115668757 A CN 115668757A CN 202180035229 A CN202180035229 A CN 202180035229A CN 115668757 A CN115668757 A CN 115668757A
Authority
CN
China
Prior art keywords
transistor
insulator
oxide
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180035229.7A
Other languages
English (en)
Inventor
八洼裕人
宫田翔希
铃木阳夫
池田隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN115668757A publication Critical patent/CN115668757A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001Circuit elements of demodulators
    • H03D2200/0019Gilbert multipliers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0043Bias and operating point

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种新颖的半导体装置。该半导体装置包括混频器电路及偏置电路。混频器电路包括电压电流转换部、电流开关部及电流电压转换部。此外,偏置电路包括偏置供应部及第一晶体管。电压电流转换部包括第二晶体管及第三晶体管。偏置供应部具有输出对第二晶体管的栅极及第三晶体管的栅极供应的偏置电压的功能。第一晶体管的源极和漏极中的一个与第二晶体管的栅极及第三晶体管的栅极电连接。当供应偏置电压时使第一晶体管处于关闭状态,当停止偏置电压的供应时使第一晶体管处于开启状态。

Description

半导体装置
技术领域
本发明的一个方式涉及一种半导体装置。
本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。此外,本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition ofmatter)。
更具体而言,作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。本发明的一个方式不限定于上述技术领域。
在本说明书等中,半导体装置是指能够通过利用半导体特性而工作的所有装置。因此,晶体管或二极管等半导体元件和包括半导体元件的电路是半导体装置。此外,显示装置、发光装置、照明装置、电光装置、摄像装置、通信装置以及电子设备等有时包括半导体元件或半导体电路。因此,显示装置、发光装置、照明装置、电光装置、摄像装置、通信装置以及电子设备等也有时被称为半导体装置。
背景技术
近年来,随着IoT(Internet of Things:物联网)等信息技术的发展,由信息终端处理的数据量有增大的趋势。由此,除了基站以外,信息终端等电子设备也被要求提高通信速度。另外,为了适用于IoT等各种信息技术,已在研究能够实现更多同时连接以及更短延迟时间的被称为第五代移动通信系统(5G)的新通信规格。
为了实现对应于5G的高输出且能够高速工作的电子设备,SiC(碳化硅)或GaN(氮化镓)等所谓宽隙半导体的开发日益火热。此外,使用以Si等一种元素为主要成分的半导体或以Ga和As等多种元素为主要成分的化合物半导体来制作对应于5G的半导体装置。再者,作为金属氧化物的一种,氧化物半导体受到关注。
在氧化物半导体中,发现了既不是单晶也不是非晶的CAAC(c-axis alignedcrystalline:c轴取向结晶)结构及nc(nanocrystalline:纳米晶)结构(参照非专利文献1及非专利文献2)。
非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。
[先行技术文献]
[非专利文献]
[非专利文献1]S.Yamazaki et al.,“SID Symposium Digest of TechnicalPapers”,2012,volume 43,issue 1,p.183-186
[非专利文献2]S.Yamazaki et al.,“Japanese Journal of Applied Physics”,2014,volume 53,Number 4S,p.04ED18-1-04ED18-10
发明内容
发明所要解决的技术问题
当提高通信速度时,容易发生功耗增大。因此,信息终端等电子设备被要求提高通信速度和降低功耗。例如,用于数据通信的RF(Radio Frequency:射频)电路被要求高速工作,由此一般功耗很高。尤其是,RF电路被要求降低待机功率(在不通信的状态(待机状态)被消耗的功率)。
本发明的一个方式的目的之一是提供一种功耗得到降低的半导体装置等。此外,本发明的一个方式的目的之一是提供一种可靠性良好的半导体装置等。此外,本发明的一个方式的目的之一是提供一种生产性高的半导体装置等。此外,本发明的一个方式的目的之一是提供一种新颖的半导体装置等。
注意,这些目的的记载并不妨碍其他目的的存在。注意,本发明的一个方式并不需要实现所有上述目的。注意,可以从说明书、附图、权利要求书等的记载得知并抽出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种半导体装置,包括混频器电路及偏置电路,其中,混频器电路包括电压电流转换部、电流开关部及电流电压转换部,偏置电路包括偏置供应部及第一晶体管,电压电流转换部包括第二晶体管及第三晶体管,偏置电路具有输出对第二晶体管的栅极及第三晶体管的栅极供应的偏置电压的功能,第一晶体管的源极和漏极中的一个与第二晶体管的栅极及第三晶体管的栅极电连接。
此外,偏置电路也可以包括与偏置供应部电连接的电压保持部、与电压保持部电连接的缓冲部。缓冲部的输出与第二晶体管的栅极及第三晶体管的栅极电连接。电压保持部具有保持偏置电压的功能。缓冲部具有进行偏置电压的功率放大的功能。
第一晶体管优选为在沟道形成区域包含氧化物半导体的晶体管。另外,电压保持部包括第四晶体管。第四晶体管优选为在沟道形成区域包含氧化物半导体的晶体管。氧化物半导体优选包含铟和锌中的至少一个。第二晶体管及第三晶体管优选为分别在沟道形成区域包含氮化物半导体的晶体管。作为氮化物半导体,例如可以举出包含镓的半导体。
本发明的一个方式的半导体装置可以当供应偏置电压时使第一晶体管处于关闭状态,当停止偏置电压的供应时使第一晶体管处于开启状态。
发明效果
根据本发明的一个方式可以提供一种功耗得到降低的半导体装置等。此外,可以提供一种可靠性良好的半导体装置等。此外,可以提供一种生产性高的半导体装置等。此外,可以提供一种新颖的半导体装置等。
注意,这些效果的记载并不妨碍其他效果的存在。注意,本发明的一个方式并不需要具有所有上述效果。注意,可以从说明书、附图、权利要求书等的记载得知并抽出上述以外的效果。
附图简要说明
图1是说明本发明的一个方式的半导体装置的图。
图2A至图2C是说明本发明的一个方式的半导体装置的图。
图3A至图3C是说明本发明的一个方式的半导体装置的图。
图4是说明本发明的一个方式的半导体装置的图。
图5A至图5D是示出晶体管的电路记号的图。
图6是说明本发明的一个方式的半导体装置的图
图7是说明本发明的一个方式的半导体装置的图。
图8A至图8D是说明信号RF的信号波形的图。
图9是说明无线通信装置的结构例子的图。
图10是说明无线通信装置的结构例子的图。
图11A是半导体装置400的立体图。图11B是说明半导体装置400的结构的立体图。
图12是示出半导体装置的结构例子的图。
图13A至图13C是示出晶体管的结构例子的图。
图14A至图14C是示出晶体管的结构例子的图。
图15A至图15C是示出晶体管的结构例子的图。
图16A是说明IGZO的结晶结构的分类的图。图16B是说明CAAC-IGZO膜的XRD谱的图。图16C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。
图17A是半导体晶片的俯视图。图17B是芯片的放大图。
图18A是说明电子构件的制造工序例子的流程图。图18B是电子构件的透视示意图。
图19是示出电子设备的一个例子的图。
图20A至图20F是示出电子设备的一个例子的图。
图21是示出IoT网络的级别结构及需求规格的倾向的图。
图22是工厂自动化的示意图。
实施发明的方式
下面,对本发明的实施方式进行说明。注意,本发明的一个方式不局限于以下说明,所属技术领域的普通技术人员可以很容易地理解一个事实,就是其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此,本发明的一个方式不应该被解释为仅局限在以下所示的实施方式所记载的内容中。
在本说明书等中,半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。此外,半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如,作为半导体装置的例子,有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。此外,存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置,或者有时包括半导体装置。
此外,在本说明书等中,当记载为“X与Y连接”时,表示在本说明书等中公开了如下情况:X与Y电连接的情况;X与Y在功能上连接的情况;以及X与Y直接连接的情况。因此,不局限于附图或文中所示的连接关系,例如其他的连接关系也在附图或文中所记载的范围内记载。X和Y都是对象物(例如,装置、元件、电路、布线、电极、端子、导电膜、层等)。
作为X和Y电连接的情况的一个例子,可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示器件、发光器件、负载等)。此外,开关具有控制开启或关闭的功能。换言之,通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
作为X与Y在功能上连接的情况的一个例子,可以在X与Y之间连接有一个以上的能够在功能上连接X与Y的电路(例如,逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意,例如,即使在X与Y之间夹有其他电路,当从X输出的信号传送到Y时,就可以说X与Y在功能上是连接着的。
此外,当明确地记载为“X与Y电连接”时,包括如下情况:X与Y电连接的情况(换言之,以中间夹有其他元件或其他电路的方式连接X与Y的情况);以及X与Y直接连接的情况(换言之,以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。
例如,可以表达为“X、Y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者,可以表达为“晶体管的源极(或第一端子等)与X电连接,晶体管的漏极(或第二端子等)与Y电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者,可以表达为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置”。通过使用与这种例子同样的表达方法规定电路结构中的连接顺序,可以区分晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意,这种表达方法是一个例子,不局限于上述表达方法。在此,X和Y为对象物(例如,装置、元件、电路、布线、电极、端子、导电膜、层等)。
此外,即使在电路图上独立的构成要素彼此电连接,也有时一个构成要素兼有多个构成要素的功能。例如,在布线的一部分用作电极时,一个导电膜兼有布线和电极的两个构成要素的功能。因此,本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
此外,在本说明书等中,“电阻器”例如包括具有高于0Ω的电阻值的电路元件、布线等。因此,在本说明书等中,“电阻器”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、电感器等。因此,“电阻器”的词句也可以称为“电阻”、“负载”、“具有电阻值的区域”等的词句,与此相反,“电阻”、“负载”、“具有电阻值的区域”的词句也可以称为“电阻器”等的词句。作为电阻值,例如优选为1mΩ以上且10Ω以下,更优选为5mΩ以上且5Ω以下,进一步优选为10mΩ以上且1Ω以下。此外,例如也可以为1Ω以上且1×109Ω以下。
在本说明书等中,“电容器”例如可以包括具有高于0F的静电电容值的电路元件、具有静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此,在本说明书等中,“电容器”除包括具有一对电极及在该电极之间的介电体的电路元件外还包括产生在布线和布线之间的寄生电容、产生在晶体管的源极和漏极中的一个与栅极之间栅极电容等。“电容器”、“寄生电容”、“栅极电容”等也可以称为“电容”等,与此相反,“电容”也可以称为“电容器”、“寄生电容”、“栅极电容”等。此外,“电容”的“一对电极”也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05fF以上且10pF以下。此外,例如,还可以为1pF以上且10μF以下。
在本说明书等中,晶体管包括栅极、源极以及漏极这三个端子。栅极用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低,两个输入输出端子中的一方用作源极而另一方用作漏极。因此,在本说明书等中,源极和漏极可以相互调换。在本说明书等中,在说明晶体管的连接关系时,使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。此外,根据晶体管的结构,有时除了上述三个端子以外还包括背栅极。在此情况下,在本说明书等中,有时将晶体管的栅极和背栅极中的一个称为第一栅极,将晶体管的栅极和背栅极的另一个称为第二栅极。并且,在相同晶体管中,有时可以将“栅极”与“背栅极”相互调换。此外,在晶体管包括三个以上的栅极时,在本说明书等中,有时将各栅极称为第一栅极、第二栅极、第三栅极等。
另外,在本说明书等中,晶体管的“开启状态”是指晶体管的源极和漏极电短路的状态(也称为“导通状态”)。此外,晶体管的“关闭状态”是指晶体管的源极和漏极电断开的状态(也称为“非导通状态”)。
此外,在本说明书等中,“通态电流(on-state current)”有时是指在晶体管处于开启状态时流过源极和漏极之间的电流。此外,“关态电流(off-state current)”有时是指在晶体管处于关闭状态时流过源极和漏极之间的电流。
此外,在本说明书等中,“节点”也可以根据电路结构或器件结构等称为端子、布线、电极、导电层、导电体或杂质区域等。此外,端子、布线等也可以称为节点。
此外,在本说明书等中,可以适当地调换“电压”和“电位”。“电压”是指与基准电位之间的电位差,例如在基准电位为地电位(接地电位)时,也可以将“电压”称为“电位”。接地电位不一定意味着0V。此外,电位是相对性的,根据基准电位的变化而供应到布线的电位、施加到电路等的电位、从电路等输出的电位等也产生变化。
此外,在本说明书等中,高电源电位VDD(以下,简称为“VDD”)是指高于低电源电位VSS(以下,简称为“VSS”)的电位的电源电位。此外,VSS是指低于VDD的电位的电源电位。此外,也可以将接地电位(以下,简称为“GND”)用作VDD或VSS。例如,在VDD是接地电位时,VSS是低于接地电位的电位,在VSS是接地电位时,VDD是高于接地电位的电位。
“电流”是指电荷的移动现象(导电),例如,“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此,在本说明书等中,在没有特别的说明的情况下,“电流”是指载流子移动时的电荷的移动现象(导电)。在此,作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等,载流子根据电流流过的系统(例如,半导体、金属、电解液、真空中等)不同。此外,布线等中的“电流的方向”是正载流子移动的方向,以正电流量记载。换言之,负载流子移动的方向与电流方向相反,以负电流量记载。因此,在本说明书等中,在没有特别的说明的情况下,关于电流的正负(或电流的方向),“电流从元件A向元件B流过”等记载可以替换为“电流从元件B向元件A流过”等记载。此外,“对元件A输入电流”等记载可以替换为“从元件A输出电流”等记载。
此外,在本说明书等中,“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此,该序数词不限制构成要素的个数。此外,该序数词不限制构成要素的顺序。例如,本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书中附有“第二”的构成要素。此外,例如,在本说明书等中,一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书中被省略。
此外,“上”及“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如,如果是“绝缘层A上的电极B”的表述,则不一定必须在绝缘层A上直接接触地形成有电极B,也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外,构成要素的位置关系根据描述各结构的方向适当地改变。因此,不局限于说明书等中所说明的词句,根据情况可以适当地换词句。例如,在本说明书等中,为了方便起见,有时使用“上”、“下”、等表示配置的词句以参照附图说明构成要素的位置关系。由此,在“位于导电体的顶面的绝缘体”的表述中,通过将所示的附图的方向旋转180度,也可以称为“位于导电体的底面的绝缘体”。此外,在“位于导电体的顶面的绝缘体”的表述中,通过将所示的附图的方向旋转90度,也可以称为“位于导电体的左面(或右面)的绝缘体”。
同样,在本说明书等中,“重叠”等词语不限定构成要素的叠层顺序等的状态。例如,“与绝缘层A重叠的电极B”不局限于“在绝缘层A上形成有电极B”的状态,还包括“在绝缘层A下形成有电极B”的状态或“在绝缘层A的右侧(或左侧)形成有电极B”的状态。
在本说明书等中,“相邻”或“接近”等词语不限定构成要素直接接触的状态。例如,如果是“与绝缘层A相邻的电极B”的表述,则不一定必须是绝缘层A与电极B直接接触的情况,也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外,在本说明书等中,根据状况,可以互相调换“膜”和“层”等词句。例如,有时可以将“导电层”变换为“导电膜”。此外,有时可以将“绝缘膜”变换为“绝缘层”。此外,根据情况或状态,可以使用其他词句代替“膜”和“层”等词句。例如,有时可以将“导电层”或“导电膜”变换为“导电体”。此外,例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
注意,在本说明书等中,“电极”、“布线”、“端子”等词句不在功能上限定其构成要素。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外,例如,有时将“端子”用作“布线”或“电极”的一部分,反之亦然。再者,“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此,例如,“电极”可以为“布线”或“端子”的一部分,例如,“端子”可以为“布线”或“电极”的一部分。此外,“电极”、“布线”、“端子”等的词句有时置换为“区域”等词句。
在本说明书等中,根据情况或状态,可以互相调换“布线”、“信号线”及“电源线”等词句。例如,有时可以将“布线”变换为“信号线”。此外,例如有时可以将“布线”变换为“电源线”。反之亦然,有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”变换为“信号线”。反之亦然,有时可以将“信号线”变换为“电源线”。此外,根据情况或状态,可以将施加到布线的“电位”变换为“信号”。反之亦然,有时可以将“信号”变换为“电位”。
在本说明书等中,半导体的杂质是指构成半导体的主要成分之外的物质。例如,浓度低于0.1atomic%的元素是杂质。当包含杂质时,例如,半导体中的缺陷态密度有可能提高,载流子迁移率有可能降低或结晶性有可能降低。在半导体是氧化物半导体时,作为改变半导体特性的杂质,例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等,尤其是,例如有氢(也包含于水中)、锂、钠、硅、硼、磷、碳、氮等。具体而言,当半导体是硅时,作为改变半导体特性的杂质,例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
在本说明书等中,开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者,开关是指具有选择并切换电流路径的功能的元件。作为开关的一个例子,可以使用电开关或机械开关等。换而言之,开关只要可以控制电流,就不局限于特定的元件。
电开关的例子包括晶体管(例如双极晶体管或MOS晶体管等)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM:Metal Insulator Metal)二极管、金属-绝缘体-半导体(MIS:Metal Insulator Semiconductor)二极管或者二极管接法的晶体管等)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时,晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。此外,晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当将晶体管仅用作开关时,对晶体管的极性(导电型)没有特别的限制。
作为机械开关的例子,可以举出利用了MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极,并且通过移动该电极来控制导通和非导通而进行工作。
在本说明书中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此,也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此,也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书等中,关于计数值或计量值、换算成计数值或计量值的对象或方法等,当提到“同一”、“相同”、“相等”或“均匀”等时,除非特别叙述,包括±20%的误差。
在本说明书等中,金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor,也可以简称为OS)等。例如,在将金属氧化物用于晶体管的活性层的情况下,有时将该金属氧化物称为氧化物半导体。换言之,在金属氧化物能够构成具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时,该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)。此外,也可以将“OS晶体管”称为包含金属氧化物或氧化物半导体的晶体管。
此外,在本说明书等中,有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外,也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外,在本说明书等中,各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。此外,当在一个实施方式中示出多个结构例子时,可以适当地组合这些结构例子。
此外,可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(或其一部分)中的至少一个内容。
注意,实施方式中说明的内容是指各实施方式(或实施例)中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
此外,通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(或其一部分)中的至少一个附图组合,可以构成更多图。
参照附图说明本说明书所记载的实施方式。注意,所属技术领域的普通技术人员可以很容易地理解一个事实,就是实施方式可以以多个不同形式来实施,其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在实施方式所记载的内容中。注意,在实施方式中的发明的结构中,有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分,而省略反复说明。在立体图或俯视图等中,为了明确起见,有时省略部分构成要素的图示。
在本说明书等中,根据功能对构成要素进行分类并在方框图中以彼此独立的方框表示。然而,在实际的电路等中难以根据功能对构成要素进行分类,有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此,方框图中的方框不局限于说明书中说明的构成要素,而可以根据情况适当地改变。
在附图等中,为便于清楚地说明,有时夸大表示大小、层的厚度或区域。因此,本发明并不局限于附图中的尺寸或纵横比。此外,在附图中,示意性地示出理想的例子,因此本发明不局限于附图所示的形状或数值等。例如,可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
在附图等中,为了容易理解布线及电极等的电位,有时在与布线及电极等相邻的位置附上表示H电位的“H”或者表示L电位的“L”。此外,有时对发生电位变化的布线及电极以带框的形式附上“H”或“L”。此外,在晶体管处于关闭状态下,有时在该晶体管上重叠地附上符号“×”。
在本说明书等中,在多个要素使用同一符号并且需要区分它们时,有时对符号附加“_1”、“[n]”、“[m,n]”、“a”等用于识别的符号。例如,有时将两个布线GL分别记为布线GL[1]和布线GL[2]。
(实施方式1)
参照附图说明根据本发明的一个方式的半导体装置100A。
<半导体装置100A的结构例子>
图1示出根据本发明的一个方式的半导体装置100A的电路图。半导体装置100A包括混频器电路110A及偏置电路120。
〔混频器电路110A〕
混频器电路110A包括电压电流转换部111、电流开关部112及电流电压转换部113。混频器电路110A是使用吉尔伯特单元(也称为吉尔伯特电路)的有源型混频器电路。此外,混频器电路110A是双平衡型混频器电路。
电压电流转换部111包括晶体管Tr1及晶体管Tr2。电流开关部112包括晶体管Tr3、晶体管Tr4、晶体管Tr5及晶体管Tr6。电流电压转换部113包括电阻器R1及电阻器R2。
更具体而言,晶体管Tr1的源极和漏极中的一个和晶体管Tr2的源极和漏极中的一个与端子116电连接。此外,晶体管Tr1的源极和漏极中的另一个与晶体管Tr3的源极和漏极中的一个电连接。晶体管Tr2的源极和漏极中的另一个与晶体管Tr5的源极和漏极中的一个电连接。晶体管Tr1的栅极通过电容器C1与端子TRF+电连接。就是说,电容器C1的一个电极与晶体管Tr1的栅极电连接,电容器C1的另一个电极与端子TRF+电连接。晶体管Tr2的栅极通过电容器C2与端子TRF-电连接。就是说,电容器C2的一个电极与晶体管Tr2的栅极电连接,电容器C2的另一个电极与端子TRF-电连接。
通过端子TRF+与晶体管Tr1的栅极之间设置电容器C1,能够去除供应到端子TRF+的交流信号中的直流成分而将交流成分高效地供应到晶体管Tr1的栅极。此外,电容器C1及电容器C2并不需要设置。电容器C1及电容器C2根据需要设置即可。
此外,晶体管Tr1和晶体管Tr2优选为具有同一的电特性的晶体管。尤其是,晶体管Tr1和晶体管Tr2的互导(gm)为最大时的栅极电压优选相同。例如,优选的是,晶体管Tr1和晶体管Tr2的沟道长度L相同且晶体管Tr1和晶体管Tr2的沟道宽度W也相同。另外,晶体管Tr1和晶体管Tr2的形成沟道的半导体的主要成分的组成优选相同。另外,该半导体的结晶性优选相同。
晶体管Tr3的源极和漏极中的另一个及晶体管Tr5的源极和漏极中的另一个与端子TIF-电连接。晶体管Tr4的源极和漏极中的一个与晶体管Tr3的源极和漏极中的一个电连接。晶体管Tr6的源极和漏极中的一个与晶体管Tr5的源极和漏极中的一个电连接。晶体管Tr4的源极和漏极中的另一个及晶体管Tr6的源极和漏极中的另一个与端子TIF+电连接。晶体管Tr3的栅极及晶体管Tr6的栅极与端子TLO-电连接。晶体管Tr4的栅极及晶体管Tr5的栅极与端子TLO+电连接。
此外,晶体管Tr3至晶体管Tr6优选为具有同一电特性的晶体管。例如,优选的是,晶体管Tr3至晶体管Tr6的沟道长度L相同且晶体管Tr3至晶体管Tr6的沟道宽度W相同。此外,晶体管Tr3至晶体管Tr6的形成沟道的半导体的主要成分的组成优选相同。此外,该半导体的结晶性优选相同。
电阻器R1的一端与端子TIF-电连接,另一端与端子115电连接。电阻器R2的一端与端子TIF+电连接,另一端与端子115电连接。端子115例如被供应VDD,端子116例如被供应VSS。
混频器电路110A具有累计包含频率f1的信号RF及包含频率f2的信号LO而生成包含f1+f2及f1-f2的频率成分的信号IF的功能。
在此,对混频器电路110A中的第一至第三交流信号进行说明。频率f1优选比频率f2高。本实施方式中,信号RF的频率f1为1GHz的正弦波,第二交流信号的频率f2为0.8GHz的正弦波。图8A示出信号RF的信号波形。图8A的横轴表示经过时间(Time),纵轴表示信号RF的振幅VRF。图8B表示第二交流信号的信号波形。图8B的横轴表示经过时间(Time),纵轴表示信号LO的振幅VLO。图8C示出信号IF的信号波形。图8C的横轴表示经过时间(Time),纵轴表示信号IF的振幅VIF
将信号RF输入到端子TRF+,将信号RF的相位反转的信号输入到端子TRF-。另外,将信号LO输入到端子TLO+,将信号LO的相位反转的信号输入到端子TLO-。
电压电流转换部111根据通过端子TRF+及端子TRF-输入的信号RF的频率f1,晶体管Tr1的源极和漏极间流过的电流Id1及晶体管Tr2的源极和漏极间流过的电流Id2变化。
电流开关部112具有根据信号LO控制端子115与端子116之间流过的电流值的功能。例如,电流开关部112具有根据信号LO的频率f2增减电流Id1及电流Id2的电流值的功能。
由电流开关部112产生的电流Id1及电流Id2的电流值的变化相当于信号RF与信号LO的乘法结果。
乘法结果(电流Id1及电流Id2的电流变化)被电流电压转换部113转换为电压变化,而从端子TIF+及端子TIF-分别输出作为信号IF。另外,从端子TIF-输出的信号IF是从端子TIF+输出的信号IF的相位反转的信号。
此外,如图8C所示,信号IF是包含从频率f1减去频率f2的(f1-f2)频率成分(0.2GHz)及频率f1和频率f2相加的(f1+f2)频率成分(1.8GHz)的信号。例如,信号IF经过其中1.8GHz的交流信号能通过而0.2GHz的交流信号不能通过的高通滤波器,由此可以被转换为1.8GHz的交流信号。同样地,信号IF经过其中0.2GHz的交流信号能通过而1.8GHz的交流信号不能通过的低通滤波器,由此可以被转换为0.2GHz的交流信号。
此外,电流开关部112根据频率f2控制电流Id1及电流Id2的通过或遮挡即可。因此,信号LO并不需要为正弦波。信号LO也可以为根据频率f2切换VDD与VSS的矩形波(参照图8D)。
另外,在作为信号LO使用正弦波的情况下,晶体管Tr4的栅极及晶体管Tr5的栅极与端子TLO+之间优选包括电容器。同样地,晶体管Tr3的栅极及晶体管Tr6的栅极与端子TLO-之间优选包括电容器。
〔偏置电路120〕
偏置电路120通过端子121与混频器电路110A电连接。偏置电路120具有供应为了将电压电流转换部111中的晶体管Tr1及晶体管Tr2处于开启状态的直流电压的功能。
具体而言,端子121通过电感器L1与晶体管Tr1的栅极电连接。就是说,电感器L1的一端与端子121电连接,另一端与晶体管Tr1的栅极电连接。此外,端子121通过电感器L2与晶体管Tr2的栅极电连接。就是说,电感器L2的一端与端子121电连接,另一端与晶体管Tr2的栅极电连接。
通过设置电感器L1及电感器L2,可以减少从偏置电路120供应的电压所包含的噪声等交流成分。因此半导体装置100A的工作得到稳定,可以提高半导体装置100A的可靠性。另外,电感器L1及电感器L2并不需要设置。电感器L1及电感器L2根据需要设置即可。
此外,为了使电压电流转换部111高效地工作,偏置电路120供应到电压电流转换部111的电压优选为晶体管Tr1及晶体管Tr2的gm为最大或最大附近的电压。
图2A示出可以用于偏置电路120的偏置电路120A的电路结构。偏置电路120A包括偏置供应部122及晶体管M1。偏置供应部122与端子121电连接。此外,晶体管M1的源极和漏极中的一个与端子121电连接,晶体管M1的源极和漏极中的另一个与端子129电连接。晶体管M1的栅极与端子128电连接。偏置供应部122、端子121及晶体管M1的源极和漏极中的一个电连接的节点被用作节点ND1。
例如,端子129被供应VSS。端子128被供应将晶体管M1处于开启状态或关闭状态的电位。半导体装置100A的工作期间中,对端子128供应将晶体管M1处于关闭状态的电位(L电位),将晶体管M1处于关闭状态。端子121从偏置供应部122被供应偏置电压Vbias(参照图2B)。
在半导体装置100A的停止期间中,停止对偏置供应部122的供电。因此,停止对端子121供应偏置电压Vbias。另外,对端子128供应将晶体管M1处于开启状态的电位(H电位)而将晶体管M1处于开启状态。结果,端子121及端子129成为导通状态,端子121被供应VSS(参照图2C)。
只停止从偏置供应部122供应偏置电压Vbias,就在节点ND1中残存偏置电压Vbias。因此,不能停止混频器电路110A的工作,或者,有不能迅速停止的担忧。像偏置电路120A那样,通过包括晶体管M1,可以使节点ND1的电位迅速地变为VSS。由此,可以迅速地进行转移到半导体装置100A的停止状态,可以减少半导体装置100A的功耗。
图3A示出可以用于偏置电路120的偏置电路120B的电路结构。偏置电路120B具有偏置电路120A的结构,而且包括电压保持部124及缓冲部123。电压保持部124包括晶体管M2及电容器Cx。缓冲部123包括运算放大器125。
在偏置电路120B中,偏置供应部122与晶体管M2的源极和漏极中的一个电连接。此外,晶体管M2的源极和漏极中的另一个与电容器Cx的一个电极电连接。电容器Cx的另一个电极与端子127电连接。
此外,晶体管M2的源极和漏极中的另一个与运算放大器125的非反转输入电连接。运算放大器125的输出端子与端子121及运算放大器125的反转输入电连接。运算放大器125的输出端子、端子121及晶体管M1的源极和漏极中的一个电连接的节点被用作节点ND1。此外,晶体管M2的栅极与端子126电连接。晶体管M2的源极和漏极中的另一个、电容器Cx的一个电极及运算放大器125的非反转输入电连接的节点被用作节点ND2。
与偏置电路120A同样地,端子129例如被供应VSS。端子128被供应将晶体管M1处于开启状态或关闭状态的电位,端子126被供应将晶体管M2处于开启状态或关闭状态的电位。
在半导体装置100A的工作期间中,对端子128供应L电位而将晶体管M1处于关闭状态。此外,工作开始后,从偏置供应部122对节点ND2供应偏置电压Vbias(参照图3B)。因此,运算放大器125的非反转输入被供应偏置电压Vbias,从运算放大器125输出偏置电压Vbias。偏置电路120A所包括的运算放大器125具有不改变非反转输入供应的信号的电压而放大功率的功能。因此,缓冲部123具有进行偏置电压Vbias的功率放大的功能。由缓冲部123被放大功率的偏置电压Vbias供应到节点ND1及端子121。
另外,对节点ND2供应偏置电压Vbias之后,对端子126供应L电位而将晶体管M2处于关闭状态(参照图3C)。由此,在节点ND2保持偏置电压Vbias。因此,电压保持部124被用作存储电路。通过在电压保持部124保持偏置电压Vbias,偏置供应部122可以对其他电路供应各种电位。另外,通过在电压保持部124保持偏置电压Vbias,半导体装置100A的工作期间中可以使偏置供应部122停止。因此,可以降低半导体装置100A的功耗。
在半导体装置100A的停止期间中,停止对偏置供应部122及运算放大器125的供电。此外,对端子128供应H电位,将晶体管M1处于开启状态。于是,端子121及端子129成为导通状态,对端子121供应VSS(参照图4)。
晶体管M1具有在偏置电路120B中与偏置电路120A同样的功能。通过具有晶体管M1,可以进行迅速地转移到半导体装置100A的停止状态,所以可以降低功耗。
此外,通过设置电压保持部124,半导体装置100A的停止期间中也可以在电压保持部124保持偏置电压Vbias。由此,半导体装置100A的恢复时不需要等待来自偏置供应部122的偏置供应。因此,可以迅速地进行半导体装置100A的恢复工作。
此外,作为晶体管M1及晶体管M2优选使用在形成沟道的半导体包含金属氧化物的一种的氧化物半导体的晶体管(也称为“OS晶体管”或“OS-FET”)。OS晶体管是关态电流极低的晶体管。通过将OS晶体管用于晶体管M1,可以使半导体装置100A的工作时的节点ND1与端子129之间的泄漏电流极少。换言之,可以实质上删除该泄漏电流。此外,通过将OS晶体管用于晶体管M2,可以长时间保持节点ND2的电位。
如上所述,电压保持部124被用作存储电路。尤其是,在将OS晶体管用于晶体管M2的情况下,可以将电压保持部124称为“OS存储器”。
OS存储器即使停止电力供应也可以保持1年以上,甚至为10年以上的期间被写入的信息。由此,也可以将OS存储器看作非易失性存储器。
此外,OS存储器采用将电荷通过OS晶体管写入到节点的方式,由此不需要现有的快闪存储器所需的高电压,可以实现高速写入工作。此外,也不进行对浮动栅极或电荷俘获层的电荷注入以及从浮动栅极或电荷俘获层的电荷抽出,因此OS存储器在实质上可以无限地进行数据的写入及读出。与现有的快闪存储器相比,OS存储器的劣化更少且可以得到更高的可靠性。
此外,OS存储器与磁存储器或阻变式存储器不同,没有原子级的结构变化。因此,OS存储器具有比磁存储器或阻变式存储器更优良的改写耐性。
晶体管Tr1至Tr6、晶体管M1及晶体管M2也可以为双栅型晶体管。图5A示出双栅型晶体管180A的电路图符号例子。
晶体管180A具有串联连接晶体管T1及晶体管T2的结构。在图5A中,示出如下状态:晶体管T1的源极和漏极中的一个与端子S电连接,晶体管T1的源极和漏极中的另一个与晶体管T2的源极和漏极中的一个电连接,晶体管T2的源极和漏极中的另一个与端子D电连接。此外,在图5A中,示出晶体管T1及晶体管T2的栅极彼此电连接并与端子G电连接的状态。
图5A所示的晶体管180A具有通过改变端子G的电位来切换端子S与端子D之间的导通状态或非导通状态的功能。因此,双栅型晶体管的晶体管180A包括晶体管T1及晶体管T2且被用作一个晶体管。即可以说,在图5A中,晶体管180A的源极和漏极中的一个与端子S电连接,晶体管180A的源极和漏极中的另一个与端子D电连接,晶体管180A的栅极与端子G电连接。
此外,晶体管Tr1至Tr6、晶体管M1及晶体管M2也可以为三栅型晶体管。图5B示出三栅型晶体管180B的电路图符号例子。
晶体管180B具有串联连接晶体管T1、晶体管T2及晶体管T3的结构。在图5B中,示出如下状态:晶体管T1的源极和漏极中的一个与端子S电连接,晶体管T1的源极和漏极中的另一个与晶体管T2的源极和漏极中的一个电连接,晶体管T2的源极和漏极中的另一个与晶体管T3的源极和漏极中的一个电连接,晶体管T3的源极和漏极中的另一个与端子D电连接。此外,在图5B中,示出晶体管T1、晶体管T2及晶体管T3的栅极彼此电连接并与端子G电连接的状态。
图5B所示的晶体管180B具有通过改变端子G的电位来切换端子S与端子D之间的导通状态或非导通状态的功能。因此,三栅型晶体管的晶体管180B包括晶体管T1、晶体管T2及晶体管T3且被用作一个晶体管。即可以说,在图5B中,晶体管180B的源极和漏极中的一个与端子S电连接,晶体管180B的源极和漏极中的另一个与端子D电连接,晶体管180B的栅极与端子G电连接。
有时将如晶体管180A及晶体管180B那样的包括多个栅极并多个栅极电连接的晶体管称为“多栅型晶体管”或”多栅晶体管”。
此外,晶体管Tr1至Tr6、晶体管M1及晶体管M2也可以为具有背栅极的晶体管。图5C示出包括背栅极的晶体管180C的电路记号例子。晶体管180C中,因为栅极与背栅极电连接,所以栅极与背栅极一直为相同电位。另外,图5D示出包括背栅极的晶体管180D的电路记号例子。晶体管180D中,背栅极与端子BG电连接。因此,可以对栅极与背栅极供应相同电位或不同的电位。
以与栅极夹着半导体的沟道形成区域的方式配置背栅极。背栅极可以与栅极同样地发挥作用。背栅极的电位也可以与栅极相等,也可以为接地电位(GND电位)或任意电位。不联动栅极与背栅极的电位,通过改变背栅极的电位,可以改变晶体管的阈值电压。
此外,由于栅极及背栅极由导电体形成,因此具有防止在晶体管的外部产生的电场影响到形成沟道的半导体的功能(尤其是对静电的静电遮蔽功能)。即,可以防止由于静电等外部的电场的影响而使晶体管的电特性变动。
<半导体>
作为晶体管Tr1至Tr6、晶体管M1及晶体管M2等的形成沟道的半导体,可以使用单晶半导体、多晶半导体、微晶半导体及非晶半导体等中的一个或多个。作为半导体材料,例如可以使用硅或锗等。此外,也可以使用硅锗、碳化硅、砷化镓、氧化物半导体、氮化物半导体等化合物半导体。
此外,也可以使用可用于高电子迁移率晶体管(HEMT:High Electron MobilityTransistor)的砷化镓、砷化铝镓、砷化铟镓、氮化镓、磷化铟、硅锗等。
此外,半导体也可以采用叠层结构。当半导体采用叠层结构时,可以使用具有彼此不同结晶状态的半导体,也可以使用不同半导体材料。
如上所述,尤其是作为晶体管M1及晶体管M2优选使用OS晶体管。因为氧化物半导体的带隙为2eV以上,所以关态电流极少。作为一个例子,可以将源极和漏极间的电压为3.5V且室温(25℃)下的每沟道宽度1μm的关态电流设定为低于1×10-20A,优选低于1×10- 22A,更优选低于1×10-24A。
此外,OS晶体管的耐热性比Si晶体管(形成沟道的半导体中包含硅的晶体管)高,因此不易发生温度上升所导致的晶体管特性(场效应迁移率等)的劣化等。通过将OS晶体管用于半导体装置100A所包含的晶体管,可以实现即使在高温环境下也稳定地工作。
作为用于OS晶体管的氧化物半导体,有Zn氧化物、Zn-Sn氧化物、Ga-Sn氧化物、In-Ga氧化物、In-Zn氧化物及In-M-Zn氧化物(M为Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)等。尤其是在将使用Ga作为M的氧化物半导体用于OS晶体管的情况下,优选调整元素比例,由此可以形成场效应迁移率等电特性优良的晶体管。此外,包含铟(In)及锌(Zn)的氧化物也可以还包含选自铝(Al)、镓(Ga)、钇(Y)、铜(Cu)、钒(V)、铍(Be)、硼(B)、硅(Si)、钛(Ti)、铁(Fe)、镍(Ni)、锗(Ge)、锆(Zr)、钼(Mo)、镧(La)、铈(Ce)、钕(Nd)、铪(Hf)、钽(Ta)、钨(W)和镁(Mg)等中的一种或多种。
氧化物半导体具有带隙大,电子不容易被激发,空穴的有效质量大的特征。由此,OS晶体管与Si晶体管相比有时不容易发生雪崩击穿等。因此,OS晶体管例如抑制起因于雪崩击穿的热载流子劣化等。通过能够抑制热载流子劣化,可以以高漏极电压使OS晶体管进行工作。
OS晶体管是以电子为多数载流子的积累型晶体管。由此,该OS晶体管与具有pn结的反转型晶体管(典型的是,Si晶体管)相比,不容易产生作为短沟道效应之一的DIBL(Drain-Induced Barrier Lowering:漏极导致的势垒降低)。换言之,与Si晶体管相比,OS晶体管对短沟道效应具有高耐性。
由于OS晶体管对短沟道效应具有高耐性,可以缩小其沟道长度而不降低其可靠性。因此,通过使用OS晶体管,可以提高电路的集成度。随着由于微型化沟道长度的缩短而漏极电场变强,但如上所述,OS晶体管与Si晶体管相比不容易发生雪崩击穿。
此外,由于OS晶体管对短沟道效应具有高耐性,与Si晶体管相比可以增加栅极绝缘膜的厚度。例如,即使是沟道长度及沟道宽度为50nm以下的微型晶体管,有时也可以设置10nm左右的较厚的栅极绝缘膜。通过增加栅极绝缘膜的厚度可以降低寄生电容,所以可以提高电路的工作速度。此外,通过增加栅极绝缘膜的厚度,可以减少经过栅极绝缘膜的泄漏电流,所以可以降低功耗。
注意,将在实施方式5等中详细说明氧化物半导体。
此外,电压电流转换部111被输入高频信号。因此,作为晶体管Tr1及晶体管Tr2,优选使用在形成沟道的半导体包含含有13族元素(镓等)的氮化物半导体的晶体管。例如,可以举出在形成沟道的半导体包含氮化镓(也称为“GaN”)的晶体管(也称为“GaN晶体管”)。
此外,氮化物半导体也可以为AlGaN或AlN。或者,也可以使用氮化物半导体以外的高迁移率的晶体管,也可以使用在形成沟道的半导体包含SiC等的晶体管。
此外,半导体也可以为GaN与AlGaN的叠层。氮化铝(AlN)具有GaN的带隙(3.4V)的约2倍的带隙(6.2eV)、GaN的静电破坏电场(3.3MV/cm)的约4倍的静电破坏电场(12MV/cm)、GaN的热传导率(2W/cmK)的约1.5倍的热传导率(2.9W/cmK),具有非常良好的材料特性。AlN和GaN的混晶的AlGaN优选用作高输出、高频率器件材料。在沟道形成区域包含AlGaN的HEMT与在沟道形成区域包含GaN的HEMT相比可以进行更高的耐压工作。注意,GaN与AlGaN的界面由于GaN与AlGaN的极化效果产生二维电子气(two dimensional electron gas:2DEG),也可以用于高迁移率晶体管。
<变形例子1>
图6示出本发明的一个方式的半导体装置100B的电路图。半导体装置100B是半导体装置100A的变形例子。半导体装置100B与半导体装置100A不同之处在于包括两个偏置电路120(偏置电路120[1]、偏置电路120[2])。
偏置电路120[1]通过端子121[1]与混频器电路110A电连接。具体而言,端子121[1]通过电感器L1与晶体管Tr1的栅极电连接。偏置电路120[2]通过端子121与混频器电路110A电连接。具体而言,端子121[2]通过电感器L2与晶体管Tr2的栅极电连接。
通过包括偏置电路120[1]及偏置电路120[2],在晶体管Tr1及晶体管Tr2的gm的最大值等不同的情况下可以供应各自最合适的偏置电压Vbias。
<变形例子2>
本发明的一个方式也可以用作单平衡型混频器电路。图7示出本发明的一个方式的半导体装置100C的电路图。半导体装置100C包括单平衡型混频器电路110B。此外,半导体装置100C是半导体装置100A的变形例子。半导体装置100A所包括的构成要素中,半导体装置100C不包括晶体管Tr2、晶体管Tr4、晶体管Tr6、电容器C2、电感器L2及端子TRF-。
与半导体装置100A相比,半导体装置100C在端子TLO(端子TLO+及端子TLO-)与端子TIF(端子TIF+及端子TIF-)之间容易产生馈通,但是比半导体装置100A容易设计电路而实现缩小占有面积。
注意,在本说明书等中,在不需要区别半导体装置100A、半导体装置100B及半导体装置100C的情况下,或者,在示出半导体装置100A、半导体装置100B及半导体装置100C中的任一个的情况下,有时记为“半导体装置100”。
此外,在本说明书等中,在不需要区别混频器电路110A及混频器电路110B的情况下,或者,在示出混频器电路110A和混频器电路110B中的一个的情况下,有时记为“混频器电路110”。
本实施方式所示的构成、结构、方法等可以与其他本实施方式所示的构成、结构、方法等适当地组合而使用。
(实施方式2)
在本实施方式中,将参照图9及图10说明包括具有在上述实施方式中示出的半导体装置100A等的集成电路的无线通信装置的结构例子。注意,在本实施方式中,作为无线通信装置举出便携式信息终端而说明,但无线通信装置也可以是便携式游戏终端、平板PC(Personal Computer)、笔记本型PC等其他无线通信终端。此外,本实施方式的无线通信装置可以将其结构中的至少一部分用于能够进行无线通信的装置。
图9示出无线通信装置10的方框图。无线通信装置10包括天线ANT、应用处理器11、基带处理器12、集成电路13(IC:Integrated Circuit)、存储器14、电池15、电源管理IC(PMIC:Power Management Integrated Circuit)16、显示部17、照相机部18、操作输入部19、音频IC20、麦克风21及扬声器22。注意,集成电路13也称为RF(Radio Frequency:射频)IC或无线芯片等。
为了对应5G的通信标准也可以设置多个天线ANT。
应用处理器11具有读出储存在存储器14中的程序进行实现无线通信装置10的各种功能的处理的功能。例如,应用处理器11具有在执行来自存储器14的OS(OperatingSystem)程序的同时执行以该OS程序为工作基础的应用程序的功能。
基带处理器12具有对无线通信装置10收发的数据进行包括编码(例如,错误校正码)处理或解码处理等基带处理的功能。具体而言,基带处理器12具有如下功能:从应用处理器11接收发送数据,对所接收的发送数据进行编码处理,并将其发送到集成电路13。此外,基带处理器12具有如下功能:从集成电路13接收接收数据,对所接收的接收数据进行解码处理并将其发送到应用处理器11。
集成电路13具有对无线通信装置10收发的数据进行调制处理或解调处理的功能。具体而言,集成电路13具有如下功能:对从基带处理器12接收的发送数据通过载波进行调制处理生成发送信号,经过天线ANT输出发送信号。此外,集成电路13具有如下功能:经过天线ANT接收接收信号,对接收信号通过载波进行解调处理生成接收数据,将该接收数据发送基带处理器12。因此,有时将集成电路13称为“收发装置”。
存储器14具有储存由应用处理器11利用的程序及数据的功能。注意,存储器14包括即使遮断电源也保持所储存的数据的非易失性存储器及在遮断电源时所储存的数据被删除的易失性存储器。
电池15在无线通信装置10工作而不使用外部电源装置时利用。注意,无线通信装置10在外部电源连接的情况下也可以利用电池15的电源。此外,作为电池15优选利用能够充电及放电的二次电池。
电源管理IC16具有从电池15或外部电源生成内部电源电压的功能。该内部电源电压供应给无线通信装置10的各区块。此时,电源管理IC16具有在控制收到内部电源电压的供应的每个区块控制内部电源电压的功能。电源管理IC16根据来自应用处理器11的指令控制内部电源电压。再者,电源管理IC16可以在每个区块控制内部电源电压的供应及遮断。此外,电源管理IC16具有在有来自外部电源装置的供应时也对电池15进行充电控制的功能。
显示部17是液晶显示装置或发光显示装置,具有随着应用处理器11的处理显示各种图像的功能。在显示部17上显示的图像包括用户对无线通信装置10供应工作指令的用户接口图像、照相机图像、动态图像等。
照相机部18具有根据来自应用处理器11的指令取得图像的功能。操作输入部19具有用户操作来对无线通信装置10供应操作指令的用户接口的功能。音频IC20具有对从应用处理器11发送的音频数据进行译码而驱动扬声器22的功能。加上,音频IC20具有对从麦克风21得到的音频信息进行编码生成音频数据且将该音频数据输出到应用处理器11的功能。
图10是说明集成电路13的结构例子的方框图。图10所示的集成电路13包括低噪声放大器201、混频器202、低通滤波器203、可变增益放大器204、模拟数字转换电路205、接口部206、数字模拟转换电路207、可变增益放大器208、低通滤波器209、混频器210、功率放大器211以及振荡电路212。此外,在图10中,还示出天线ANT、双工器DUP、基带处理器12。注意,有时将低噪声放大器201、混频器202、低通滤波器203、可变增益放大器204以及模拟数字转换电路205称为发送电路块,将数字模拟转换电路207、可变增益放大器208、低通滤波器209、混频器210以及功率放大器211称为接收电路块。
注意,基带处理器12及集成电路13分别由半导体芯片实现。注意,双工器DUP包括天线开关等。
低噪声放大器201以低噪声放大由天线ANT接收的信号。作为混频器202可以使用在上述实施方式中说明的半导体装置100A等。混频器202使用振荡电路212的信号进行解调以及下转换(频率转换)。低通滤波器203去除来自混频器202的信号中的不需要的高频成分。可变增益放大器204以加上模拟数字转换电路205的输入范围的增益放大低通滤波器203的输出信号。模拟数字转换电路205将来自可变增益放大器204的模拟信号转换为数字信号。数字信号经过接口部206及差动接口电路输出到基带处理器12。
数字模拟转换电路207将从接口部206接收的数字信号转换为模拟信号。可变增益放大器208放大数字模拟转换电路207的输出信号。低通滤波器209去除来自可变增益放大器208的信号中的不需要的高频成分。作为混频器210可以使用在上述实施方式中说明的半导体装置100A等。混频器210使用振荡电路212的信号进行调制以及上转换(频率转换)。功率放大器211以规定增益放大混频器210的输出信号而输出。
此外,作为偏置供应部122也可以使用电池15或外部电源。此外,作为偏置供应部122也可以使用被电源管理IC16控制的电源。
本实施方式所示的构成、结构、方法等可以与其他本实施方式所示的构成、结构、方法等适当地组合而使用。
(实施方式3)
本发明的一个方式的半导体装置100等也可以层叠在数字电路上。图11A示出半导体装置400的立体图。半导体装置400包括层410、层420以及层430。图11B是用来说明半导体装置400的结构的立体图,将层410、层420以及层430分开而示出。
层410包括数字电路。例如,层410包括控制装置411、存储装置412、输入输出装置413以及信号处理装置414等。控制半导体装置100以外,控制装置411还具有控制整个半导体装置400的工作的功能。此外,也可以在层410中的一部分设置模拟电路。
〔控制装置411〕
作为控制装置411,可以单独或组合地使用中央处理器(CPU:Central ProcessingUnit)、DSP(Digital Signal Processor:数字信号处理器)、GPU(Graphics ProcessingUnit:图形处理单元)等微处理器。此外,这些微处理器也可以由FPGA(Field ProgrammableGateArray:现场可编程门阵列)或FPAA(Field ProgrammableAnalogArray:现场可编程模拟阵列)等PLD(Programmable Logic Device:可编程逻辑器件)来构成。
〔存储装置412〕
作为存储装置412,例如也可以使用适用非易失性存储元件的存储装置诸如快闪存储器、MRAM(Magnetoresistive Random Access Memory)、PRAM(Phase change RAM:相变随机存取存储器)、ReRAM(Resistive RAM:电阻随机存取存储器)、FeRAM(FerroelectricRAM:铁电随机存取存储器)等或者适用易失性存储元件的存储装置如DRAM(Dynamic RAM)、SRAM(Static RAM:静态随机存取存储器)等。
此外,也可以将设置在半导体装置400外部的存储装置用作存储装置412,而不将存储装置412内置于半导体装置400。在此情况下,存储装置412通过输入输出装置413连接于半导体装置400。
〔输入输出装置413〕
输入输出装置413例如与外部端口等电连接,具有与外部进行信号收发的功能。半导体装置400可以通过输入输出装置413与其他半导体装置进行信号收发。此外,输入输出装置413也可以与按钮或开关等输入部件电连接。作为与输入输出装置413电连接的外部端口,有USB端子或LAN(LocalAreaNetwork:局域网)连接用端子等。
〔信号处理装置414〕
信号处理装置414具有处理收发装置421所接收的信号并将处理后信号供应到控制装置411、存储装置412以及输入输出装置413的功能。例如,具有将经MIMO(multiple-input and multiple-output:多输入多输出)等空分复用技术被分割而发送的信号恢复到原来的信号的功能(解调功能)。此外,还具有在利用空分复用技术将数据从半导体装置400发送到外部时将该数据转换为用于空分复用技术的发送信号的功能。
注意,MIMO(多输入多输出)是指将要发送的信号分割成多个通信路径(也称为“流”或“空间流”)来同时发送的技术。一个流由一个发送天线及一个接收天线构成。由此,最大流数与发送天线及接收天线中的更少一方的个数相等。在流数为10的情况下,外观上可以实现10倍的传输速度。
作为层410,可以使用单晶半导体、多晶半导体、微晶半导体及非晶半导体等中的一个或多个来形成。作为半导体材料,例如可以使用硅或锗等。此外,也可以使用硅锗、碳化硅、砷化镓、氧化物半导体、氮化物半导体等化合物半导体。
层420包括高频电路等。例如,层420包括收发装置421。作为收发装置421,例如可以使用上述实施方式所示的集成电路13等。此外,收发装置421的一部分可以使用半导体装置100或半导体装置100的一部分等。此外,收发装置421也可以包括多个集成电路13等。此外,收发装置421也可以包括半导体装置100或半导体装置100的一部分等。
层420也可以使用与层410同样的材料构成,也可以使用可用于HEMT的砷化镓、砷化铝镓、砷化铟镓、氮化镓、磷化铟、硅锗等。此外,也可以与层420重叠地设置如氧化物半导体或硅等可以形成为薄膜的半导体材料。通过使用薄膜形成技术,可以以三维方式设置层410的数字电路和层420的高频电路。由此,可以缩小半导体装置400的占有面积。
半导体装置100中包含的电路的一部分设置在层420中,其他一部分设置在层410中。例如,也可以将混频器电路110设置在层420中且将偏置电路120设置在层410中。此外,在与层420重叠地设置氧化物半导体的情况下,半导体装置100中的OS晶体管可以与层420重叠地设置。
与硅等相比,氧化物半导体的迁移率在高温环境下也不容易降低。通过使用OS晶体管作为层420所包含的晶体管,即使在层410的温度上升时也可以使层420所包含的电路稳定工作。由此,可以提高半导体装置的可靠性。
此外,层420也可以形成在另一衬底上,然后与层410贴合。
层430包括天线阵列431。天线阵列431包括多个天线432。在图11B所示的半导体装置400中,将天线432配置为4×4的矩阵状。
通过在半导体装置400中设置天线阵列431,可以使用半导体装置400实现波束成形或空分复用等通信技术。波束成形是指使用多个天线发送电波的通信技术。通过调节每个天线的发送电波的相位,可以调节指向性高低或发送方向。通过提高发送电波的指向性,可以使电波传播到更远的地方。通过调节发送方向,可以使电波传播到特定区域。
注意,层410、层420及层430的层叠顺序不局限于图11A及图11B所示的层叠顺序。层410、层420及层430的层叠顺序根据目的等改变即可。
本实施方式所示的构成、结构、方法等可以与其他本实施方式所示的构成、结构、方法等适当地组合而使用。
(实施方式4)
在本实施方式中,说明可应用于上述实施方式所说明的半导体装置的晶体管结构。作为一个例子,说明层叠具有不同的电特性的晶体管的结构。通过采用该结构,可以提高半导体装置的设计自由度。此外,通过层叠具有不同的电特性的晶体管,可以提高半导体装置的集成度。
图12示出半导体装置的截面结构的一部分。图12所示的半导体装置包括晶体管550、晶体管500以及电容器600。图13A是晶体管500的沟道长度方向的截面图,图13B是晶体管500的沟道宽度方向的截面图,图13C是晶体管550的沟道宽度方向的截面图。例如,晶体管500相当于上述实施方式所示的晶体管M1,晶体管550相当于运算放大器125中的晶体管,晶体管650相当于晶体管Tr1。此外,电容器600相当于电容器C1。
晶体管500为OS晶体管。在图12中,晶体管500设置在晶体管550及650的上方,电容器600设置在晶体管550、晶体管650及晶体管500的上方。
晶体管550设置在衬底311上,并包括导电体316、绝缘体315、由衬底311的一部分构成的半导体区域313以及被用作源区域或漏区域的低电阻区域314a及低电阻区域314b。
如图13C所示,在晶体管550中,导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此,通过使晶体管550具有Fin型结构,实效沟道宽度增加,从而可以提高晶体管550的通态特性。此外,由于可以增强栅电极的电场的作用,所以可以提高晶体管550的关态特性。
此外,晶体管550既可为p沟道又可为n沟道。
半导体区域313的沟道形成区域或其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体,更优选包含单晶硅。此外,也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用使晶格受到应力,以改变晶面间距来控制有效质量的硅。此外,晶体管550也可以是使用GaAs和GaAlAs等的HEMT(High Electron MobilityTransistor:高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中,除了应用于半导体区域313的半导体材料之外,还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316,可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
此外,由于导电体的材料决定功函数,所以通过选择导电体的材料,可以调整晶体管的阈值电压。具体而言,作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和嵌入性,作为导电体优选使用钨或铝等金属材料的叠层,尤其在耐热性方面优选使用钨。
此外,晶体管550也可以使用SOI(Silicon on Insulator:绝缘体上硅)衬底等形成。
此外,作为SOI衬底可以使用:通过在对镜面抛光薄片注入氧离子之后进行高温加热,在离表面有一定深度的区域中形成氧化层,并消除产生在表面层中的缺陷而形成的SIMOX(Separation by Implanted Oxygen:注入氧隔离)衬底;利用通过注入氢离子而形成的微小空隙经过加热处理成长而使半导体衬底劈开的智能剥离法或ELTRAN法(注册商标:Epitaxial Layer Transfer:外延层转移)等形成的SOI衬底。使用单晶衬底形成的晶体管在沟道形成区域中包括单晶半导体。
在此,说明晶体管650。晶体管650在与晶体管550相同的衬底上形成。晶体管650使用形成于单晶硅衬底、蓝宝石衬底或SOI衬底上的半导体形成。晶体管650是在沟道形成区域包含镓的氮化物半导体。半导体优选具有含镓的结晶结构。作为半导体包含镓的例子,有氮化镓(以下,GaN)等。
在图12的晶体管650中,说明在半导体654中使用GaN的半导体装置。例如可以在衬底311上设置缓冲层652且在缓冲层652上通过外延生长生成单晶GaN。通过外延生长生成的单晶GaN相当于半导体654。注意,图12是在衬底311中使用单晶硅衬底的例子。
在形成晶体管650时,优选在半导体654上作为半导体656使用通过外延生长形成的半导体。在半导体654包含GaN时,半导体656优选包含AlGaN。例如,氮化铝(AlN)已知具有非常良好的材料特性,即具有GaN的约2倍的带隙(6.2eV)、GaN的约4倍的静电破坏电场(12MV/cm)、GaN的约1.5倍的热传导率(2.9W/cmK)。因此,AlN以及AlN和GaN的混晶的AlGaN优选用作高输出、高频率器件材料。在沟道形成区域包含AlGaN的HEMT(High ElectronMobility Transistor:高电子迁移率晶体管)与在沟道形成区域包含GaN的HEMT相比可以进行更高的耐压工作。注意,在GaN与AlGaN的界面由于GaN与AlGaN的极化效果产生二维电子气(2DEG)。也就是说,在HEMT结构的晶体管中2DEG成为沟道形成区域。
半导体656上设置有导电体330。导电体330相当于晶体管650的源极或漏极。
绝缘体324夹在导电体658与半导体656之间地设置。注意,导电体658也可以换成为栅电极,绝缘体324也可以换称为晶体管650的栅极绝缘体。绝缘体324可以使用氧化硅、氧化铝或氧化铪等。例如,绝缘体324通过包含氧化硅、氧化铝和氧化铪等中的任一个,降低晶体管650的关态电流。再者,对该栅极绝缘体进行详细说明,栅极绝缘体优选为SiO2膜、Al2O3膜或HfO2膜。
此外,晶体管650优选具有凹陷栅极结构。图12示出晶体管650具有凹陷栅极结构的例子。通过晶体管650具有凹陷栅极结构,晶体管650降低关态电流。凹陷栅极结构通过蚀刻形成沟道形成区域的与栅电极重叠的位置上的半导体656而使半导体656的厚度减薄来形成。将通过蚀刻减薄的半导体656的区域称为凹陷区域。凹陷区域可以通过2DEG的耗尽强化成为高阈值电压。此外,非凹陷区域由于2DEG的浓度增大所以可以流过大电流。
以覆盖晶体管550的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
作为绝缘体320、绝缘体322及绝缘体326,例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
注意,在本说明书中,氧氮化硅是指在其组成中氧含量多于氮含量的材料,而氮氧化硅是指在其组成中氮含量多于氧含量的材料。注意,在本说明书中,氧氮化铝是指氧含量多于氮含量的材料,氮氧化铝是指氮含量多于氧含量的材料。
绝缘体322也可以被用作用来使因设置在其下方的晶体管550等而产生的台阶平坦化的平坦化膜。例如,为了提高绝缘体322的顶面的平坦性,其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
作为绝缘体324,优选使用能够防止氢或杂质从衬底311或晶体管550等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子,例如可以使用通过CVD法形成的氮化硅。在此,有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中,导致该半导体元件的特性下降。因此,优选在晶体管500与晶体管550之间设置抑制氢的扩散的膜。具体而言,抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等测量。例如,在TDS分析中的膜表面温度为50℃至500℃的范围内,当将换算为氢原子的脱离量换算为绝缘体324的单位面积的量时,绝缘体324中的氢的脱离量为10×1015atoms/cm2以下,优选为5×1015atoms/cm2以下,即可。
注意,绝缘体326的介电常数优选比绝缘体324低。例如,绝缘体326的相对介电常数优选低于4,更优选低于3。例如,绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下,更优选为0.6倍以下。通过将介电常数低的材料用于层间膜,可以减少产生在布线之间的寄生电容。
此外,在绝缘体320、绝缘体322、绝缘体324及绝缘体326中嵌入导电体328及导电体330等。此外,导电体330被用作晶体管650的源电极和漏电极。此外,导电体328及导电体330具有插头或布线的功能。注意,有时使用同一符号表示具有插头或布线的功能的多个导电体。此外,在本说明书等中,布线、与布线电连接的插头也可以是一个构成要素。就是说,导电体的一部分有时被用作布线,并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328、导电体330等)的材料,可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料,优选使用钨。或者,优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料,可以降低布线电阻。
此外,也可以在绝缘体326及导电体330上设置布线层。例如,在图12中,依次层叠有绝缘体350、绝缘体352及绝缘体354。此外,在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管550电连接的插头、与晶体管650电连接的插头或布线的功能。此外,导电体356可以使用与导电体328及导电体330同样的材料。
此外,与绝缘体324同样,绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外,导电体356优选包含对氢具有阻挡性的导电体。尤其是,在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。
注意,作为对氢具有阻挡性的导电体,例如优选使用氮化钽等。此外,通过层叠氮化钽和导电性高的钨,不但可以保持作为布线的导电性而且可以抑制氢从晶体管550扩散。此时,对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外,也可以在绝缘体354及导电体356上设置布线层。例如,在图12中,依次层叠有绝缘体360、绝缘体362及绝缘体364。此外,在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外,导电体366可以使用与导电体328及导电体330同样的材料。
此外,与绝缘体324同样,绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外,导电体366优选包含对氢具有阻挡性的导电体。尤其是,在对氢具有阻挡性的绝缘体360所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构,可以使用阻挡层将晶体管550或晶体管650与晶体管500分离,从而可以抑制氢从晶体管550或晶体管650扩散到晶体管500中。
此外,也可以在绝缘体364及导电体366上设置布线层。例如,在图12中,依次层叠有绝缘体370、绝缘体372及绝缘体374。此外,在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376具有插头或布线的功能。此外,导电体376可以使用与导电体328及导电体330同样的材料。
此外,与绝缘体324同样,绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外,导电体376优选包含对氢具有阻挡性的导电体。尤其是,在对氢具有阻挡性的绝缘体370所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构,可以使用阻挡层将晶体管550或晶体管650与晶体管500分离,从而可以抑制氢从晶体管550或晶体管650扩散到晶体管500中。
此外,也可以在绝缘体374及导电体376上设置布线层。例如,在图12中,依次层叠有绝缘体380、绝缘体382及绝缘体384。此外,在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外,导电体386可以使用与导电体328及导电体330同样的材料。
此外,与绝缘体324同样,绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外,导电体386优选包含对氢具有阻挡性的导电体。尤其是,在对氢具有阻挡性的绝缘体380所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构,可以使用阻挡层将晶体管550或晶体管650与晶体管500分离,从而可以抑制氢从晶体管550或晶体管650扩散到晶体管500中。
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层,但是根据本实施方式的半导体装置不局限于此。与包括导电体356的布线层同样的布线层可以为三层以下,与包括导电体356的布线层同样的布线层可以为五层以上。
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的任意个,优选使用对氧或氢具有阻挡性的物质。
例如,绝缘体510及绝缘体514例如优选使用防止氢或杂质从设置有衬底311、晶体管550的区域或设置有晶体管650的区域等扩散到设置有晶体管500的区域的具有阻挡性的膜。因此,可以使用与绝缘体324相同的材料。
作为对氢具有阻挡性的膜的一个例子,可以使用通过CVD法形成的氮化硅。如上所述,有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中,导致该半导体元件的特性下降。因此,优选在晶体管500与晶体管550或晶体管650之间设置抑制氢的扩散的膜。
例如,作为对氢具有阻挡性的膜,绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是,氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此,在晶体管的制造工序中及制造工序之后,氧化铝可以防止氢、水分等杂质进入晶体管500中。此外,氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此,氧化铝适合用于晶体管500的保护膜。
例如,作为绝缘体512及绝缘体516,可以使用与绝缘体320同样的材料。此外,通过对上述绝缘体使用介电常数较低的材料,可以减少产生在布线之间的寄生电容。例如,作为绝缘体512及绝缘体516,可以使用氧化硅膜和氧氮化硅膜等。
此外,在绝缘体510、绝缘体512、绝缘体514及绝缘体516中嵌入导电体518、构成晶体管500的导电体(例如,导电体503)等。此外,导电体518被用作与电容器600、晶体管550或晶体管650电连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料。
尤其是,与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构,可以利用对氧、氢及水具有阻挡性的层将晶体管550或晶体管650与晶体管500分离,从而可以抑制氢从晶体管550或晶体管650扩散到晶体管500中。
在绝缘体516的上方设置有晶体管500。
如图13A和图13B所示,晶体管500包括以嵌入绝缘体514及绝缘体516的方式配置的导电体503、配置在绝缘体516及导电体503上的绝缘体520、配置在绝缘体520上的绝缘体522、配置在绝缘体522上的绝缘体524、配置在绝缘体524上的氧化物530a、配置在氧化物530a上的氧化物530b、彼此分开地配置在氧化物530b上的导电体542a及导电体542b、配置在导电体542a及导电体542b上并以重叠于导电体542a和导电体542b之间的方式形成开口的绝缘体580、配置在开口的底面及侧面的绝缘体545以及配置在绝缘体545的形成面上的导电体560。
此外,如图13A和图13B所示,优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外,如图13A和图13B所示,导电体560优选包括设置在绝缘体545的内侧的导电体560a及以嵌入导电体560a的内侧的方式设置的导电体560b。此外,如图13A和图13B所示,优选在绝缘体580、导电体560及绝缘体545上配置有绝缘体574。
注意,在本说明书等中,有时将氧化物530a及氧化物530b统称为氧化物530。
在晶体管500中,在形成沟道的区域及其附近层叠有氧化物530a及氧化物530b的两层,但是本发明不局限于此。例如,可以具有氧化物530b的单层结构,也可以具有三层以上的叠层结构。
此外,在晶体管500中,导电体560具有两层结构,但是本发明不局限于此。例如,导电体560也可以具有单层结构或三层以上的叠层结构。注意,图12及图13A所示的晶体管500的结构只是一个例子而不局限于上述结构,可以根据电路结构或驱动方法使用适当的晶体管。
在此,导电体560被用作晶体管的栅电极,导电体542a及导电体542b被用作源电极或漏电极。如上所述,导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。导电体560、导电体542a及导电体542b的配置根据绝缘体580的开口而自对准地被选择。换言之,在晶体管500中,可以在源电极与漏电极之间自对准地配置栅电极。由此,可以在不设置用于对准的余地的方式形成导电体560,所以可以实现晶体管500的占有面积的缩小。由此,可以实现半导体装置的微型化及高集成化。
再者,导电体560自对准地形成在导电体542a与导电体542b之间的区域,所以导电体560不包括与导电体542a或导电体542b重叠的区域。由此,可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此,可以提高晶体管500的开关速度,从而晶体管500可以具有高频率特性。
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下,通过独立地改变供应到导电体503的电压而不使其与供应到导电体560的电压联动,可以控制晶体管500的阈值电压。尤其是,通过对导电体503供应负电压,可以使晶体管500的阈值电压更大并且可以减小关态电流。因此,与不对导电体503施加负电压时相比,在对导电体503施加负电压的情况下,可以减小对导电体560施加的电压为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此,在对导电体560及导电体503供应电压的情况下,从导电体560产生的电场和从导电体503产生的电场连接,可以覆盖形成在氧化物530中的沟道形成区域。
在本说明书等中,将由一对栅电极(第一栅电极和第二栅电极)的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel:围绕沟道)结构。另外,在本说明书等中,surrounded channel(S-channel)结构具有如下特征,即与沟道形成区域相同,接触于被用作源电极及漏电极的导电体542a及导电体542b的氧化物530的侧面及周边为I型。另外,因为接触于导电体542a及导电体542b的氧化物530的侧面及周边与绝缘体544接触,所以与沟道形成区域相同,有可能成为I型。注意,在本说明书等中,I型可以说与后面说明的高纯度本征相同。此外,本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构,可以实现对短沟道效应的耐性得到提高的晶体管,换言之,可以实现不容易发生短沟道效应的晶体管。
此外,导电体503具有与导电体518相同的结构,以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a,其内侧形成有导电体503b。此外,在晶体管500中,层叠有导电体503a与导电体503b,但是本发明不局限于此。例如,导电体503可以具有单层结构,也可以具有三层以上的叠层结构。
在此,作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。此外,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中,抑制杂质或氧的扩散的功能是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如,通过使导电体503a具有抑制氧的扩散的功能,可以抑制因导电体503b氧化而导致导电率的下降。
此外,在导电体503还具有布线的功能的情况下,作为导电体503b,优选使用以钨、铜或铝为主要成分的导电性高的导电材料。此外,虽然在本实施方式中示出由导电体503a及导电体503b的叠层构成的导电体503,但是导电体503也可以具有单层结构。
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
在此,与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。该氧通过加热容易从膜中释放。在本说明书等中,有时将通过加热释放的氧称为“过剩氧”。就是说,在绝缘体524中优选形成有包含过剩氧的区域(也称为“过剩氧区域”)。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体,可以减少氧化物530中的氧空位(VO:oxygen vacancy),从而可以提高晶体管500的可靠性。此外,在氢进入氧化物530的氧空位中的情况下,有时该缺陷(以下,有时称为VOH)被用作供体而产生作为载流子的电子。此外,有时由于氢的一部分与键合于金属原子的氧键合,产生作为载流子的电子。因此,使用包含多量的氢的氧化物半导体的晶体管容易具有常开启特性。此外,因为氧化物半导体中的氢因受热、电场等作用而容易移动,所以当氧化物半导体包含多量的氢时可能会导致晶体管的可靠性降低。在本发明的一个方式中,优选尽量降低氧化物530中的VOH而成为高纯度本征或实质上高纯度本征。如此,为了得到这种VOH被充分减少的氧化物半导体,重要的是:去除氧化物半导体中的水分、氢等杂质(有时也称为脱水、脱氢化处理);以及对氧化物半导体供应氧来填补氧空位(有时也称为加氧化处理)。通过将VOH被充分减少的氧化物半导体用于晶体管的沟道形成区域,可以赋予稳定的电特性。
具体而言,作为具有过剩氧区域的绝缘体,优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上,优选为1.0×1019atoms/cm3以上,更优选为2.0×1019atoms/cm3以上,或者3.0×1020atoms/cm3以上的氧化物膜。此外,进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下,或者100℃以上且400℃以下的范围内。
此外,也可以以使上述具有过剩氧区域的绝缘体和氧化物530彼此接触的方式进行加热处理、微波处理或RF处理中的任一个或多个处理。通过进行该处理,可以去除氧化物530中的水或氢。例如,在氧化物530中发生VOH键合被切断的反应,换言之,发生“VOH→VO+H”的反应而可以进行脱氢化。此时产生的氢的一部分有时与氧键合并从氧化物530或氧化物530附近的绝缘体被去除作为H2O。此外,氢的一部分有时被导电体542a及/或导电体542b吸杂。
此外,作为上述微波处理,例如优选使用包括产生高密度等离子体的电源的装置或包括对衬底一侧施加RF的电源的装置。例如,通过使用包含氧的气体及高密度等离子体,可以生成高密度的氧自由基,并且通过对衬底一侧施加RF,可以将由高密度等离子体生成的氧自由基高效地导入氧化物530或氧化物530附近的绝缘体中。此外,在上述微波处理中,压力为133Pa以上,优选为200Pa以上,更优选为400Pa以上。此外,作为对进行微波处理的装置内导入的气体,例如使用氧及氩,并且氧流量比(O2/(O2+Ar))为50%以下,优选为10%以上且30%以下。
此外,在晶体管500的制造工序中,优选在氧化物530的表面露出的状态下进行加热处理。该加热处理例如以100℃以上且450℃以下,更优选以350℃以上且400℃以下进行,即可。此外,加热处理在氮气体或惰性气体的气氛或包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行。例如,加热处理优选在氧气氛下进行。由此,可以对氧化物530供应氧来减少氧空位(VO)。此外,加热处理也可以在减压状态下进行。或者,也可以在氮气体或惰性气体的气氛下进行加热处理,然后为了填补脱离的氧而在包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行加热处理。或者,也可以在包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行加热处理,然后在氮气体或惰性气体的气氛下连续进行加热处理。
此外,通过对氧化物530进行加氧化处理,可以由被供应的氧填补氧化物530中的氧空位,换言之,可以促进“VO+O→null”的反应。再者,通过使残留在氧化物530中的氢与被供应的氧起反应,可以去除该氢作为H2O(脱水化)。由此,可以抑制残留在氧化物530中的氢与氧空位重新键合而形成VOH。
当绝缘体524具有过剩氧区域时,绝缘体522优选具有抑制氧(例如,氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧或杂质的扩散的功能时,氧化物530所包含的氧不扩散到绝缘体520一侧,所以是优选的。此外,可以抑制导电体503与绝缘体524或氧化物530所包含的氧起反应。
作为绝缘体522,例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时,由于栅极绝缘膜的薄膜化,有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料,可以在保持物理厚度的同时降低晶体管工作时的栅极电压。
尤其是,优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体,优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时,绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
或者,例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外,也可以对上述绝缘体进行氮化处理。此外,还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体520优选具有热稳定性。例如,因为氧化硅及氧氮化硅具有热稳定性,所以是优选的。此外,通过组合high-k材料的绝缘体与氧化硅或氧氮化硅,可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
此外,在图13A和图13B的晶体管500中,作为由三层的叠层结构而成的第二栅极绝缘膜示出绝缘体520、绝缘体522及绝缘体524,但是第二栅极绝缘膜也可以具有单层结构、两层结构或四层以上的叠层结构。此时,不局限于采用由相同材料而成的叠层结构,也可以采用由不同材料而成的叠层结构。
在晶体管500中,将起到氧化物半导体作用的金属氧化物用作包含沟道形成区域的氧化物530。注意,氧化物半导体优选包含In和Zn中的至少一个。例如,作为氧化物530,优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。
被用作氧化物半导体的金属氧化物可以使用溅射法形成,也可以使用ALD(AtomicLayer Deposition:原子层沉积)法形成。在其他实施方式中详细地说明被用作氧化物半导体的金属氧化物。
此外,在氧化物530中被用作沟道形成区域的金属氧化物的带隙优选为2eV以上,更优选为2.5eV以上。如此,通过使用带隙较宽的金属氧化物,可以减小晶体管的关态电流。
在氧化物530中,当在氧化物530b之下设置有氧化物530a时,可以抑制杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。
此外,氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的结构。具体而言,用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外,用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外,用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。
优选的是,使氧化物530a的导带底的能量高于氧化物530b的导带底的能量。换言之,氧化物530a的电子亲和势优选小于氧化物530b的电子亲和势。
在此,在氧化物530a及氧化物530b的接合部中,导带底的能级平缓地变化。换言之,也可以将上述情况表达为氧化物530a及氧化物530b的接合部的导带底的能级连续地变化或者连续地接合。为此,优选降低形成在氧化物530a与氧化物530b的界面的混合层的缺陷态密度。
具体而言,通过使氧化物530a与氧化物530b除了氧之外还包含共同元素(为主要成分),可以形成缺陷态密度低的混合层。例如,在氧化物530b为In-Ga-Zn氧化物的情况下,作为氧化物530a优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时,载流子的主要路径为氧化物530b。通过使氧化物530a具有上述结构,可以降低氧化物530a与氧化物530b的界面的缺陷态密度。因此,界面散射对载流子传导的影响减少,可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b,优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如,优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外,氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料,所以是优选的。氮化钽等的金属氮化物膜对氢或氧具有阻挡性,所以是更优选的。
此外,虽然在图13A示出导电体542a及导电体542b的单层结构,但是也可以采用两层以上的叠层结构。例如,优选层叠氮化钽膜及钨膜。此外,也可以层叠钛膜及铝膜。此外,也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
此外,也可以使用:在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。此外,也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外,如图13A所示,有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时,区域543a被用作源区域和漏区域中的一个,区域543b被用作源区域和漏区域中的另一个。此外,沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式设置上述导电体542a(导电体542b),区域543a(区域543b)的氧浓度有时降低。此外,在区域543a(区域543b)中有时形成含有包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下,区域543a(区域543b)的载流子密度增加,区域543a(区域543b)成为低电阻区域。
绝缘体544以覆盖导电体542a及导电体542b的方式设置,抑制导电体542a及导电体542b的氧化。此时,绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544,可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧或镁等中的一种或两种以上的金属氧化物。此外,作为绝缘体544也可以使用氮氧化硅或氮化硅等。
尤其是,作为绝缘体544,优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是,铝酸铪的耐热性比氧化铪膜高。因此,在后面的工序的热处理中不容易晶化,所以是优选的。此外,在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的材料的情况下,不需要必须设置绝缘体544。根据所需要的晶体管特性,适当地设计即可。
通过包括绝缘体544,可以抑制绝缘体580所包含的水、氢等杂质扩散到氧化物530b。此外,绝缘体580所包含的过剩氧可以抑制导电体542a及/或导电体542b的氧化。
绝缘体545被用作第一栅极绝缘膜。绝缘体545优选与上述绝缘体524同样地使用包含过剩的氧并通过加热而释放氧的绝缘体形成。
具体而言,可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是,氧化硅及氧氮化硅具有热稳定性,所以是优选的。
通过作为绝缘体545设置包含过剩氧的绝缘体,可以从绝缘体545对氧化物530b的沟道形成区域有效地供应氧。此外,与绝缘体524同样,优选降低绝缘体545中的水或氢等杂质的浓度。绝缘体545的厚度优选为1nm以上且20nm以下。
此外,为了将绝缘体545所包含的过剩氧高效地供应到氧化物530,也可以在绝缘体545与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体545到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物,从绝缘体545到导电体560的过剩氧的扩散受到抑制。换言之,可以抑制供应到氧化物530的过剩氧量减少。此外,可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物,可以使用可用于绝缘体544的材料。
此外,与第二栅极绝缘膜同样,绝缘体545也可以具有叠层结构。由于当进行晶体管的微型化及高集成化时,有时栅极绝缘膜的薄膜化导致泄漏电流等问题,因此通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构,可以在保持物理厚度的同时降低晶体管工作时的栅极电压。此外,可以实现具有热稳定性及高相对介电常数的叠层结构。
在图13A及图13B中,被用作第一栅电极的导电体560具有两层结构,但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a,优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能,可以抑制因绝缘体545所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料,例如,优选使用钽、氮化钽、钌或氧化钌等。此外,作为导电体560a可以使用可应用于氧化物530的氧化物半导体。在此情况下,通过采用溅射法形成导电体560b,可以降低导电体560a的电阻值来使其成为导电体。其可以称为OC(Oxide Conductor)电极。
作为导电体560b,优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线,所以优选使用导电性高的导电体。导电体560b也可以具有叠层结构,例如,可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如,绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是,氧化硅及氧氮化硅具有热稳定性,所以是优选的。尤其是,氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域,所以是优选的。
通过设置通过加热而释放氧的绝缘体580,可以将绝缘体580中的氧高效地供应到氧化物530。此外,优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此,导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。
在进行半导体装置的微型化时,需要缩短栅极长度,但是需要防止导电体560的导电性的下降。为此,在增大导电体560的厚度的情况下,导电体560有可能具有纵横比高的形状。在本实施方式中,由于将导电体560以嵌入绝缘体580的开口的方式设置,所以即使导电体560具有纵横比高的形状,在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体545的顶面接触的方式设置。通过利用溅射法形成绝缘体574,可以在绝缘体545及绝缘体580中形成过剩氧区域。由此,可以将氧从该过剩氧区域供应到氧化物530中。
例如,作为绝缘体574,可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是,氧化铝具有高阻挡性,即使是0.5nm以上且3.0nm以下的薄膜,也可以抑制氢及氮的扩散。由此,通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
此外,优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样,优选降低绝缘体581中的水或氢等杂质的浓度。
此外,在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此,作为绝缘体582可以使用与绝缘体514同样的材料。例如,作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
此外,在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外,通过作为这些绝缘体应用介电常数较低的材料,可以减少产生在布线之间的寄生电容。例如,作为绝缘体586,可以使用氧化硅膜及氧氮化硅膜等。
此外,在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中嵌入导电体546及导电体548等。
导电体546及导电体548被用作与电容器600、晶体管500或晶体管550电连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料。
此外,也可以在形成晶体管500之后,以围绕晶体管500的方式形成开口,并以覆盖该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述高阻挡性的绝缘体包裹晶体管500,可以防止水分及氢从外部进入。或者,多个晶体管500都可以由对氢或水具有高阻挡性的绝缘体包裹。此外,在围绕晶体管500地形成开口的情况下,例如,当形成到达绝缘体522或绝缘体514的开口并接触于绝缘体522或绝缘体514地形成上述高阻挡性的绝缘体时可以兼作晶体管500的制造工序的一部分,所以是优选的。此外,作为对氢或水具有高阻挡性的绝缘体,例如使用与绝缘体522或绝缘体514同样的材料即可。
接着,在晶体管650的上方设置有电容器600。电容器600包括导电体610、导电体620及绝缘体630。
此外,也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500电连接的插头或者布线。导电体610被用作电容器600的电极。此外,可以同时形成导电体612及导电体610。
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者,也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在本实施方式中,导电体612及导电体610具有单层结构,但是不局限于此,也可以具有两层以上的叠层结构。例如,也可以在具有阻挡性的导电体与导电性高的导电体之间形成对具有阻挡性的导电体及导电性高的导电体具有高紧密性的导电体。
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料,尤其优选使用钨。当与导电体等其他构成要素同时形成导电体620时,使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
在导电体620及绝缘体630上设置有绝缘体640。绝缘体640可以使用与绝缘体320同样的材料。此外,绝缘体640可以被用作覆盖其下方的凹凸形状的平坦化膜。
通过采用本结构,可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
作为可用于本发明的一个方式的半导体装置的衬底,可以使用玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底、金属衬底(例如,不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底等)、半导体衬底(例如,单晶半导体衬底、多晶半导体衬底或化合物半导体衬底)、SOI(Silicon on Insulator:绝缘体上硅)衬底等。此外,也可以使用可承受本实施方式的处理温度的耐热性的塑料衬底。作为玻璃衬底的一个例子,可以举出钡硼硅酸盐玻璃、铝硅酸盐玻璃、铝硼硅酸盐玻璃或钠钙玻璃等。此外,也可以使用晶化玻璃等。
此外,作为衬底可以使用柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。作为柔性衬底、贴合薄膜、基材薄膜等,可以举出如下例子。例如可以举出以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚四氟乙烯(PTFE)为代表的塑料。或者,作为一个例子,可以举出丙烯酸树脂等合成树脂等。或者,作为一个例子,可以举出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者,作为一个例子,可以举出聚酰胺、聚酰亚胺、芳族聚酰胺树脂、环氧树脂、无机蒸镀薄膜、纸类等。尤其是,通过使用半导体衬底、单晶衬底或SOI衬底等制造晶体管,能够制造特性、尺寸或形状等的偏差小、电流能力高且尺寸小的晶体管。当利用上述晶体管构成电路时,可以实现电路的低功耗化或电路的高集成化。
此外,也可以作为衬底使用柔性衬底,并在柔性衬底上直接形成晶体管、电阻器及/或电容器等。或者,也可以在衬底与晶体管、电阻器及/或电容器等之间设置剥离层。剥离层可以在如下情况下使用,即在剥离层上制造半导体装置的一部分或全部,然后将其从衬底分离并转置到其他衬底上的情况。此时,也可以将晶体管、电阻器及/或电容器等转置到耐热性低的衬底或柔性衬底上。此外,作为上述剥离层,例如可以使用钨膜与氧化硅膜的无机膜的叠层结构、衬底上形成有聚酰亚胺等有机树脂膜的结构或含有氢的硅膜等。
就是说,也可以在于一个衬底上形成半导体装置之后将该半导体装置转置到其他衬底上。作为半导体装置被转置的衬底,不仅可以使用上述可以形成晶体管的衬底,还可以使用纸衬底、玻璃纸衬底、芳族聚酰胺薄膜衬底、聚酰亚胺薄膜衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)或再生纤维(醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底、橡皮衬底等。通过使用这种衬底,可以实现具有柔性的半导体装置的制造、不易损坏的半导体装置的制造、耐热性的提高、轻量化或薄型化。
通过在具有柔性的衬底上设置半导体装置,可以提供抑制重量增加且不易损坏的半导体装置。
<晶体管的变形例子1>
图14A至图14C所示的晶体管500A是图13A及图13B所示的结构的晶体管500的变形例子。图14A是晶体管500A的沟道长度方向上的截面图,图14B是晶体管500A的沟道长度方向上的截面图,图14C是晶体管500A的沟道宽度方向上的截面图。在图14A的俯视图中,为了明确起见,省略构成要素的一部分。注意,图14A至图14C所示的结构也可以用于如晶体管550等本发明的一个方式的半导体装置所包括的其他晶体管。
图14A至图14C所示的结构的晶体管500A与图13A及图13B所示的结构的晶体管500的不同之处在于包括绝缘体552、绝缘体513及绝缘体404。此外,晶体管500A与图13A及图13B所示的结构的晶体管500的不同之处在于与导电体540a的侧面接触地设置绝缘体552,且与导电体540b的侧面接触地设置绝缘体552。再者,晶体管500A与图13A及图13B所示的结构的晶体管500的不同之处在于不包括绝缘体520。
在图14A至图14C所示的结构的晶体管500中,绝缘体512上设置有绝缘体513。此外,绝缘体574上及绝缘体513上设置有绝缘体404。
在图14A至图14C所示的结构的晶体管500中,绝缘体514、绝缘体516、绝缘体522、绝缘体524、绝缘体544、绝缘体580及绝缘体574被图案化,绝缘体404覆盖它们。也就是说,绝缘体404分别与绝缘体574的顶面、绝缘体574的侧面、绝缘体580的侧面、绝缘体544的侧面、绝缘体524的侧面、绝缘体522的侧面、绝缘体516的侧面、绝缘体514的侧面、绝缘体513的顶面接触。由此,氧化物530等被绝缘体404及绝缘体513与外部隔开。
绝缘体513及绝缘体404优选高效地抑制氢(例如,氢原子、氢分子等中的至少一个)或水分子的扩散。例如,作为绝缘体513及绝缘体404,优选使用作为氢阻挡性高的材料的氮化硅或氮氧化硅。由此,由于可以抑制氢等扩散到氧化物530中,因此可以抑制晶体管500A的特性下降。因此,可以提高本发明的一个方式的半导体装置的可靠性。
绝缘体552以与绝缘体581、绝缘体404、绝缘体574、绝缘体580及绝缘体544接触的方式设置。绝缘体552优选具有抑制氢或水分子的扩散的功能。例如,作为绝缘体552优选使用作为氢阻挡性高的材料的氮化硅、氧化铝或氮氧化硅等的绝缘体。尤其是,氮化硅为氢阻挡性高的材料,因此优选用于绝缘体552。通过作为绝缘体552使用氢阻挡性高的材料,可以抑制水或氢等的杂质从绝缘体580等通过导电体540a及导电体540b扩散到氧化物530。此外,可以抑制包含在绝缘体580中的氧被导电体540a及导电体540b吸收。如此,可以提高本发明的一个方式的半导体装置的可靠性。
<晶体管的变形例子2>
参照图15A、图15B及图15C说明晶体管500B的结构例子。图15A是晶体管500B的俯视图。图15B是在图15A中以点划线L1-L2表示的部分的截面图。图15C是在图15A中以点划线W1-W2表示的部分的截面图。在图15A的俯视图中,为了明确起见,省略构成要素的一部分。
晶体管500B是晶体管500的变形例子,并可以代替晶体管500。由此,为了防止重复说明,主要对晶体管500B与晶体管500的不同之处进行说明。
被用作第一栅电极的导电体560包括导电体560a及导电体560a上的导电体560b。作为导电体560a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。此外,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电体560a具有抑制氧的扩散的功能时,可以提高导电体560b的材料的选择性。也就是说,通过包括导电体560a,可以抑制导电体560b的氧化,而可以防止导电率的下降。
此外,优选以覆盖导电体560的顶面及侧面以及绝缘体545的侧面的方式设置绝缘体544。作为绝缘体544优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外,例如,可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过设置绝缘体544,可以抑制导电体560的氧化。此外,通过包括绝缘体544,可以抑制绝缘体580所包含的水、氢等杂质扩散到晶体管500B。
因为在晶体管500B中,导电体542a的一部分及导电体542b的一部分与导电体560重叠,所以与晶体管500相比,晶体管500B的寄生电容容易变大。因此,与晶体管500相比具有工作频率低的倾向。但是,晶体管500B不需要在绝缘体580等中设置开口而嵌入导电体560或绝缘体545等的工序,所以与晶体管500相比具有高生产率。
本实施方式所示的构成、结构、方法等可以与其他本实施方式所示的构成、结构、方法等适当地组合而使用。
(实施方式5)
在本实施方式中,说明金属氧化物之一的氧化物半导体。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外,除此之外,优选还包含铝、镓、钇、锡等。此外,也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
<结晶结构的分类>
首先,对氧化物半导体中的结晶结构的分类参照图16A进行说明。图16A是说明氧化物半导体,典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图16A所示,氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外,completely amorphous包含在“Amorphous”中。此外,在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)。此外,在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous(excluding single crystal andpoly crystal)。此外,在“Crystal”中包含single crystal及poly crystal。
此外,图16A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态,是属于新的边界区域(New crystalline phase)的结构。换言之,该结构与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD:X-Ray Diffraction)谱对膜或衬底的结晶结构进行评价。在此,图16B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。此外,将GIXD法也称为薄膜法或Seemann-Bohlin法。下面,将图16B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外,图16B所示的CAAC-IGZO膜的组成是In:Ga:Zn=4:2:3[原子个数比]附近。此外,图16B所示的CAAC-IGZO膜的厚度为500nm。
如图16B所示,在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言,在CAAC-IGZO膜的XRD谱中,2θ=31°附近检测出表示c轴取向的峰值。此外,如图16B所示那样,2θ=31°附近的峰值在以检测出峰值强度(Intensity)的角度为轴时左右非对称。
此外,可以使用纳米束电子衍射法(NBED:Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图16C示出CAAC-IGZO膜的衍射图案。图16C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外,图16C所示的CAAC-IGZO膜的组成是In:Ga:Zn=4:2:3[原子个数比]附近。此外,在纳米束电子衍射法中,进行束径为1nm的电子衍射法。
如图16C所示那样,在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<<氧化物半导体的结构>>
此外,在注目于氧化物半导体的结晶结构的情况下,有时氧化物半导体的分类与图16A不同。例如,氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体,例如可以举出上述CAAC-OS及nc-OS。此外,在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此,对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体,该多个结晶区域的c轴取向于特定的方向。此外,特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外,结晶区域是具有原子排列的周期性的区域。注意,在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者,CAAC-OS具有在a-b面方向上多个结晶区域连接的区域,有时该区域具有畸变。此外,畸变是指在多个结晶区域连接的区域中,晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之,CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外,上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下,该结晶区域的最大径小于10nm。此外,结晶区域由多个微小结晶构成的情况下,有时该结晶区域的尺寸为几十nm左右。
此外,在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中,CAAC-OS有包括含有层叠有铟(In)及氧的层(以下,In层)、含有元素M、锌(Zn)及氧的层(以下,(M,Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外,铟和元素M可以彼此置换。因此,有时(M,Zn)层包含铟。此外,有时In层包含元素M。注意,有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如,当对CAAC-OS膜使用XRD装置进行结构分析时,在使用θ/2θ扫描的Out-of-plane XRD测量中,在2θ=31°或其附近检测出表示c轴取向的峰值。注意,表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外,例如,在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外,在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时,某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下,虽然该结晶区域中的晶格排列基本上是六方晶格,但是单位晶格并不局限于正六角形,有是非正六角形的情况。此外,在上述畸变中,有时具有五角形、七角形等晶格排列。此外,在CAAC-OS的畸变附近观察不到明确的晶界(grainboundary)。也就是说,晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外,确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获,因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此,确认不到明确的晶界的CAAC-OS是使晶体管的形成沟道的半导体具有优异的结晶结构的结晶性氧化物之一。注意,为了构成CAAC-OS,优选为包含Zn的结构。例如,与In氧化物相比,In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生,所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此,可以说在CAAC-OS中,不容易发生起因于晶界的电子迁移率的降低。此外,氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低,因此可以说CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化物半导体。因此,包含CAAC-OS的氧化物半导体的物理性质稳定。因此,包含CAAC-OS的氧化物半导体具有高耐热性及可靠性良好。此外,CAAC-OS对制造工序中的高温度(所谓热积存:thermal budget)也很稳定。由此,通过在OS晶体管中使用CAAC-OS,可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中,微小的区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之,nc-OS具有微小的结晶。此外,例如,该微小的结晶的尺寸为1nm以上且10nm以下,尤其为1nm以上且3nm以下,将该微小的结晶称为纳米晶。此外,nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此,在膜整体中观察不到取向性。所以,有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如,在对nc-OS膜使用XRD装置进行结构分析时,在使用θ/2θ扫描的Out-of-plane XRD测量中,不检测出表示结晶性的峰值。此外,在对nc-OS膜进行使用其束径比纳米晶大(例如,50nm以上)的电子束的电子衍射(也称为选区电子衍射)时,观察到类似光晕图案的衍射图案。另一方面,在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下,有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说,a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外,a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
<<氧化物半导体的结构>>
接着,说明上述的CAC-OS的详细内容。此外,说明CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成,其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下,优选为1nm以上且3nm以下或近似的尺寸。注意,在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状,该区域的尺寸为0.5nm以上且10nm以下,优选为1nm以上且3nm以下或近似的尺寸。
再者,CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说,CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此,将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如,在In-Ga-Zn氧化物的CAC-OS中,第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外,第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外,例如,第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外,第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言,上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外,上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之,可以将上述第一区域称为以In为主要成分的区域。此外,可以将上述第二区域称为以Ga为主要成分的区域。
注意,有时观察不到上述第一区域和上述第二区域的明确的边界。
例如,在In-Ga-Zn氧化物的CAC-OS中,根据通过能量分散型X射线分析法(EDX:EnergyDispersive X-ray spectroscopy)取得的EDX分析图像(EDX-mapping),可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
在将CAC-OS用于晶体管的情况下,通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用,可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之,在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能,在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离,可以最大限度地提高各功能。因此,通过将CAC-OS用于晶体管,可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<包括氧化物半导体的晶体管>
在此,说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管,可以实现场效应迁移率高的晶体管。此外,可以实现可靠性高的晶体管。
此外,优选将载流子浓度低的氧化物半导体用于晶体管。例如,氧化物半导体中的载流子浓度可以为1×1017cm-3以下,优选为1×1015cm-3以下,更优选为1×1013cm-3以下,进一步优选为1×1011cm-3以下,更进一步优选低于1×1010cm-3,且1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下,可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中,将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外,有时将载流子浓度低的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度,所以有可能具有较低的陷阱态密度。
此外,被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间,有时像固定电荷那样动作。因此,有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此,为了使晶体管的电特性稳定,降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度,优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此,说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时,在氧化物半导体中形成缺陷能级。因此,将氧化物半导体中的硅或碳的浓度、与氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS:Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下,优选为2×1017atoms/cm3以下。
此外,当氧化物半导体包含碱金属或碱土金属时,有时形成缺陷能级而形成载流子。因此,使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此,将利用SIMS分析测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下,优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时,容易产生作为载流子的电子,使载流子浓度增高,而被n型化。其结果,将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者,在氧化物半导体包含氮时,有时形成陷阱能级。其结果,有时晶体管的电特性不稳定。因此,将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3,优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水,因此有时形成氧缺陷。当氢进入该氧缺陷时,有时生成作为载流子的电子。此外,有时由于氢的一部分与键合于金属原子的氧键合,产生作为载流子的电子。因此,具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此,优选尽可能减少氧化物半导体中的氢。具体而言,在氧化物半导体中,将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3,优选低于1×1019atoms/cm3,更优选低于5×1018atoms/cm3,还进一步优选低于1×1018atoms/cm3
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域,可以使晶体管具有稳定的电特性。
本实施方式所示的构成、结构、方法等可以与其他本实施方式所示的构成、结构、方法等适当地组合而使用。
(实施方式6)
在本实施方式中,说明上述半导体装置的应用例子。
〔半导体晶片、芯片〕
图17A示出进行切割处理之前的衬底711的俯视图。作为衬底711,例如可以使用半导体衬底(也称为“半导体晶片”)。在衬底711上设置有多个电路区域712。在电路区域712中,也可以设置根据本发明的一个方式的半导体装置或其他功能电路等。
多个电路区域712的每一个都被分离区域713围绕。分离线(也称为“切割线”)714位于与分离区域713重叠的位置上。通过沿着分离线714切割衬底711,可以从衬底711切割出包括电路区域712的芯片715。图17B示出芯片715的放大图。
此外,也可以在分离区域713上设置导电体和半导体。通过在分离区域713上设置导电体和半导体,可以缓和可能在切割工序中产生的ESD,而防止在切割工序中成品率下降。此外,一般来说,为了冷却衬底、去除刨花、防止带电等,一边使溶解有碳酸气体等以降低了其电阻率的纯水流过切削部一边进行切割工序。通过在分离区域713上设置导电体和半导体,可以减少该纯水的使用量。因此,可以降低半导体装置的生产成本。此外,可以提高半导体装置的生产率。
作为设置在分离区域713的半导体,优选使用带隙为2.5eV以上且4.2eV以下,优选为2.7eV以上且3.5eV以下的材料。通过使用这种材料,可以使所积蓄的电荷缓慢释放,所以可以抑制ESD导致的电荷的急剧的移动,而可以使静电损坏不容易产生。
〔电子构件〕
将参照图18对将芯片715应用于电子构件的例子进行说明。注意,电子构件也被称为半导体封装或IC用封装。电子构件根据端子取出方向和端子的形状存在多个规格和名称。
在组装工序(后工序)中组合上述实施方式所示的半导体装置与该半导体装置之外的构件,来完成电子构件。
参照图18A所示的流程图对后工序进行说明。在前工序中,形成具有上述实施方式所示的半导体装置的元件衬底,然后进行研磨该元件衬底的背面(没有形成半导体装置等的面)的“背面研磨工序”(步骤S721)。通过进行研磨来使元件衬底变薄,可以减少元件衬底的翘曲等,而可以实现电子构件的小型化。
接着,进行将元件衬底分成多个芯片(芯片715)的“切割(dicing)工序”(步骤S722)。并且,进行将被切割的各芯片接合于引线框架上的“芯片接合(die bonding)工序”(步骤S723)。芯片接合工序中的芯片与引线框架的接合可以适当地根据产品选择合适的方法,例如利用树脂的接合或利用胶带的接合等。此外,也可以在插入物(interposer)衬底上安装芯片代替引线框架。
接着,进行将引线框架的引线与芯片上的电极通过金属细线(wire)电连接的“引线键合(wire bonding)工序”(步骤S724)。作为金属细线可以使用银线或金线。此外,引线键合可以使用球键合(ball bonding)或楔键合(wedgebonding)。
进行由环氧树脂等密封被引线键合的芯片的“密封工序(模塑(molding)工序)”(步骤S725)。通过进行密封工序,使电子构件的内部被树脂填充,可以保护安装于芯片内部的电路部及将芯片与引线连接的金属细线免受机械外力的影响,还可以降低因水分或灰尘而导致的特性劣化(可靠性的降低)。
接着,进行对引线框架的引线进行电镀处理的“引线电镀工序”(步骤S726)。通过该电镀处理可以防止引线生锈,而在后面将引线安装于印刷电路板时,可以更加确实地进行焊接。接着,进行引线的切断及成型加工的“成型工序”(步骤S727)。
接着,进行对封装表面进行印字处理(marking)的“印字工序”(步骤S728)。并且经过调查外观形状的优劣或工作故障的有无等的“检验工序”(步骤S729)完成电子构件。
图18B示出完成的电子构件的透视示意图。在图18B中,作为电子构件的一个例子,示出QFP(Quad FlatPackage:四侧引脚扁平封装)的透视示意图。图18B所示的电子构件750包括引线755及半导体装置753。作为半导体装置753,可以使用上述实施方式所示的半导体装置。
图18B所示的电子构件750例如安装于印刷电路板752。通过组合多个这样的电子构件750并使其在印刷电路板752上彼此电连接,来完成安装有电子构件的衬底(安装衬底754)。完成的安装衬底754用于电子设备等。
〔电子设备〕
以下说明具备本发明的一个方式的半导体装置或上述电子构件的电子设备的例子。
作为使用本发明的一个方式的半导体装置或电子构件的电子设备的具体例子,可以举出电视机、显示器等显示装置、照明装置、台式或笔记本型个人计算机、文字处理机、再现储存在DVD(Digital Versatile Disc:数字通用光盘)等记录介质中的静态图像或动态图像的图像再现装置、便携式CD播放器、收音机、磁带录音机、头戴式耳机音响、音响、台钟、挂钟、无绳电话子机、步话机、移动电话机、车载电话、便携式游戏机、平板终端、弹珠机等大型游戏机、计算器、能够携带的信息终端(也称为“便携式信息终端”)、电子笔记本、电子书阅读器终端、电子翻译器、声音输入器、摄像机、数字静态照相机、电动剃须刀、微波炉等高频加热装置、电饭煲、洗衣机、吸尘器、热水器、电扇、电吹风、空调设备诸如空调器、加湿器、除湿器等、洗碗机、烘碗机、干衣机、烘被机、电冰箱、电冷冻箱、电冷藏冷冻箱、DNA保存用冰冻器、手电筒、链锯等工具、烟探测器、透析装置等医疗设备等。再者,还可以举出工业设备诸如引导灯、信号机、传送带、电梯、自动扶梯、工业机器人、蓄电系统、用于使电力均匀化或智能电网的蓄电装置等。
此外,利用来自蓄电装置的电力通过电动机推进的移动体等也包括在电子设备的范畴内。作为上述移动体,例如可以举出电动汽车(EV)、兼具内燃机和电动机的混合动力汽车(HEV)、插电式混合动力汽车(PHEV)、使用履带代替这些的车轮的履带式车辆、包括电动辅助自行车的电动自行车、摩托车、电动轮椅、高尔夫球车、小型或大型船舶、潜水艇、直升机、飞机、火箭、人造卫星、太空探测器、行星探测器、宇宙飞船等。
本发明的一个方式的半导体装置或电子构件可以用于内置于这些电子设备中的通信装置等。
电子设备也可以包括传感器(该传感器具有测量如下因素的功能:力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)等。
电子设备可以具有各种功能。例如,可以具有如下功能:将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能;触摸面板的功能;显示日历、日期或时间等的功能;执行各种软件(程序)的功能;进行无线通信的功能;读出储存在存储介质中的程序或数据的功能;等等。
图19及图20A至图20F示出其他电子设备的例子。在图19中,显示装置8000是使用根据本发明的一个方式的蓄电装置8004的电子设备的一个例子。具体地说,显示装置8000相当于电视广播接收用显示装置,包括外壳8001、显示部8002、扬声器部8003、半导体装置8004及蓄电装置8005等。根据本发明的一个方式的半导体装置8004设置在外壳8001的内部。半导体装置8004可以保持控制数据和控制程序等。此外,半导体装置8004可以具有通信功能,以将显示装置8000用作IoT设备。此外,显示装置8000既可以接受来自商业电源的电力供应,又可以使用蓄积在蓄电装置8005中的电力。
作为显示部8002,可以使用显示装置诸如液晶显示装置、在每个像素中具备有机EL元件等发光元件的发光显示装置、电泳显示装置、DMD(数字微镜装置:DigitalMicromirror Device)、PDP(等离子体显示面板:Plasma Display Panel)及FED(场致发射显示器:Field Emission Display)等。
此外,除了电视广播接收用的显示装置之外,显示装置还包括所有显示信息用显示装置,例如个人计算机用显示装置或广告显示用显示装置等。
在图19中,安镶型照明装置8100是使用根据本发明的一个方式的半导体装置8103的电子设备的一个例子。具体地说,照明装置8100包括外壳8101、光源8102、半导体装置8103及蓄电装置8105等。虽然在图19中例示出半导体装置8103设置在安镶有外壳8101及光源8102的天花板8104的内部的情况,但是半导体装置8103也可以设置在外壳8101的内部。半导体装置8103可以保持光源8102的发光亮度等的数据和控制程序等。此外,半导体装置8103可以具有通信功能,以将照明装置8100用作IoT设备。此外,照明装置8100既可以接受来自商业电源的电力供应,又可以使用蓄积在蓄电装置中的电力。
虽然在图19中例示出设置在天花板8104的安镶型照明装置8100,但是根据本发明的一个方式的半导体装置既可以用于设置在天花板8104以外的例如侧壁8405、地板8406或窗户8407等的安镶型照明装置,又可以用于台式照明装置等。
此外,作为光源8102,可以使用利用电力人工性地得到光的人工光源。具体地说,作为上述人工光源的例子,可以举出白炽灯泡、荧光灯等放电灯以及LED或有机EL元件等发光元件。
在图19中,具有室内机8200及室外机8204的空调器是使用根据本发明的一个方式的半导体装置8203的电子设备的一个例子。具体地说,室内机8200包括外壳8201、送风口8202、半导体装置8203及蓄电装置8205等。虽然在图19中例示出半导体装置8203设置在室内机8200中的情况,但是半导体装置8203也可以设置在室外机8204中。或者,也可以在室内机8200和室外机8204的双方中设置有半导体装置8203。半导体装置8203可以保持空调的控制数据和控制程序等。此外,半导体装置8203可以具有通信功能,以将空调器用作IoT设备。此外,空调器既可以接受来自商业电源的电力供应,又可以使用蓄积在蓄电装置8205中的电力。
虽然在图19中例示由室内机和室外机构成的分体式空调器,但是也可以将根据本发明的一个方式的半导体装置用于在一个外壳中具有室内机的功能和室外机的功能的一体式空调器。
在图19中,电冷藏冷冻箱8300是使用根据本发明的一个方式的半导体装置8304的电子设备的一个例子。具体地说,电冷藏冷冻箱8300包括外壳8301、冷藏室门8302、冷冻室门8303、半导体装置8304及蓄电装置8305等。在图19中,蓄电装置8305设置于外壳8301内部。通过利用半导体装置8304可以保持电冷藏冷冻箱8300的控制数据和控制程序等。此外,半导体装置8304可以具有通信功能,以将电冷藏冷冻箱8300用作IoT设备。此外,电冷藏冷冻箱8300既可以接受来自商业电源的电力供应,又可以使用蓄积在蓄电装置8305中的电力。
图20A示出手表型便携式信息终端的一个例子及送电装置的一个例子。便携式信息终端6100包括外壳6101、显示部6102、表带6103、操作按钮6105等。此外,便携式信息终端6100在其内部包括二次电池及本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于便携式信息终端6100,可以将便携式信息终端6100用作IoT设备。
图20B示出便携式信息终端的一个例子。便携式信息终端6200包括组装在外壳6201中的显示部6202、操作按钮6203、扬声器6204、麦克风6205等。
此外,便携式信息终端6200在与显示部6202重叠的区域中包括指纹传感器6209。指纹传感器6209也可以为有机光传感器。每个人的指纹都不同,所以可以使用指纹传感器6209取得指纹图案进行个人识别。作为用来使用指纹传感器6209取得指纹图案的光源,可以使用从显示部6202射出的光。
此外,便携式信息终端6200在其内部包括二次电池及本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于便携式信息终端6200,可以将便携式信息终端6200用作IoT设备。
图20C示出扫地机器人的一个例子。扫地机器人6300包括配置在外壳6301表面的显示部6302、配置在侧面的多个照相机6303、刷子6304、操作按钮6305、各种传感器等。虽然没有图示,扫地机器人6300还有轮子、吸口等。扫地机器人6300可以自走并可以探知垃圾6310并将垃圾吸入设置在下面的吸口中。
例如,扫地机器人6300可以通过分析照相机6303拍摄的图像来判断是否有墙壁、家具或台阶等障碍物。此外,当通过图像分析发现电线等可能会与刷子6304缠在一起的物体时,可以停止刷子6304的转动。扫地机器人6300的内部备有二次电池及本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于扫地机器人6300,可以将扫地机器人6300用作IoT设备。
图20D示出机器人的一个例子。图20D所示的机器人6400包括运算装置6409、照度传感器6401、麦克风6402、上部照相机6403、扬声器6404、显示部6405、下部照相机6406、障碍物传感器6407及移动机构6408。
麦克风6402具有感测使用者的声音及周围的声音等的功能。此外,扬声器6404具有发出音声的功能。机器人6400可以通过麦克风6402及扬声器6404与使用者交流。
显示部6405具有显示各种信息的功能。机器人6400可以将使用者所需的信息显示在显示部6405上。显示部6405也可以安装有触摸面板。此外,显示部6405可以是可拆卸的信息终端,通过将其设置在机器人6400的固定位置上,可以进行充电及数据的收发。
上部照相机6403及下部照相机6406具有对机器人6400的周围环境进行拍摄的功能。此外,障碍物传感器6407可以利用移动机构6408检测机器人6400前进时的前进方向是否存在障碍物。机器人6400可以利用上部照相机6403、下部照相机6406及障碍物传感器6407确认周围环境而安全地移动。本发明的一个方式的发光装置可以用于显示部6405。
机器人6400的内部备有二次电池及本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于机器人6400,可以将机器人6400用作IoT设备。
图20E示出飞行体的一个例子。图20E所示的飞行体6500包括螺旋桨6501、照相机6502及电池6503等,并具有自主飞行功能。
例如,照相机6502拍摄的图像数据被储存至电子构件6504。电子构件6504能够通过分析图像数据来判断移动时是否有障碍物等。此外,可以利用电子构件6504从电池6503的蓄电容量的变化推测电池的剩余电量。飞行体6500的内部备有本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于飞行体6500,可以将飞行体6500用作IoT设备。
图20F示出汽车的一个例子。汽车7160包括引擎、轮胎、制动器、转向装置、照相机等。汽车7160在其内部包括本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于汽车7160,可以将汽车7160用作IoT设备。
本实施方式所示的构成、结构、方法等可以与其他本实施方式所示的构成、结构、方法等适当地组合而使用。
(实施方式7)
通过利用本说明书等中所示的OS晶体管,可以实现常关闭CPU(也称为“Noff-CPU”)。Noff-CPU是指包括即使栅极电压为0V也处于非导通状态(也称为关闭状态)的常关闭型晶体管的集成电路。
在Noff-CPU中,可以停止向Noff-CPU中的不需要工作的电路的供电,使该电路处于待机状态。在供电停止而处于待机状态的电路中,没有电力消耗。因此,Noff-CPU可以将用电量抑制到最小限度。此外,即使供电停止,Noff-CPU也可以长时间保持设定条件等工作所需要的信息。当从待机状态恢复时,只要再次开始向该电路的供电即可,而不需要设定条件等的再次写入。就是说,可以高速从待机状态恢复。如此,Noff-CPU可以降低功耗,而无需大幅度降低工作速度。
可以将Noff-CPU例如应用于IoT领域的IoT终端设备(也称为“端点微电脑”)803等小规模系统。
图21示出IoT网络的分层结构以及需求规格的倾向。在图21中,作为需求规格示出功耗804以及处理性能805。在IoT网络的分层结构中大致分为上层部的云领域801以及下层部的嵌入式领域802。例如,服务器包括在云领域801中。例如,机械、工业机器人、车载设备、家电产品等包括在嵌入式领域802中。
越是上层,对高处理性能的要求越比对低功耗的要求高。因此,在云领域801中,使用高性能CPU、高性能GPU以及大规模SoC等。此外,越是下层,对低功耗的要求越比对高处理性能的要求高,器件个数也急剧增加。本发明的一个方式的半导体装置可以应用于被要求低功耗的IoT终端设备的通信装置。
此外,“端点”是指嵌入式领域802的终端区域。例如,在工厂、家电产品、基础设施、农业等中使用的微电脑相当于在端点使用的设备。
在图22中,作为端点微电脑的应用例子,示出工厂自动化的示意图。工厂884通过因特网线(Internet)与云883连接。此外,云883通过因特网线与家庭881及公司882连接。因特网线既可以是有线通信方式,又可以是无线通信方式。例如,在是无线通信方式的情况下,可以将本发明的一个方式的半导体装置用于通信装置并根据第四代移动通信系统(4G)或第五代移动通信系统(5G)等通信规格进行无线通信。工厂884可以通过因特网线与工厂885及工厂886连接。
工厂884包括主设备(控制设备)831。主设备831具有与云883连接而进行信息的发送及接收的功能。此外,主设备831通过M2M(Machine to Machine:机器对机器)接口832与包括在IoT终端设备841的多个工业机器人842连接。作为M2M接口832,例如,可以使用有线通信方式之一的工业以太网(“Ethernet”是注册商标)或者无线通信方式之一的局部5G(Local5G)等。
工厂的管理者可以在家庭881或公司882通过云883连接到工厂884而确认工作状况等。此外,可以进行产品的错误及短缺的检查、放置地方的指示以及节拍时间(takttime)的测量等。
近年来,在“智能工厂”的推动下IoT在全球范围被导入工厂。作为智能工厂的实例,已知有如下实例:不仅利用端点微电脑进行检查以及监查,而且进行故障检测或异常预测等。
在端点微电脑等小规模系统中,在很多情况下,工作时的系统整体的功耗低,因此Noff-CPU所带来的待机状态中的功率降低效应变大。另一方面,IoT的嵌入式领域有时被要求快速反应能力,通过使用Noff-CPU可以高速从待机状态恢复。
本实施方式所示的构成、结构、方法等可以与其他本实施方式所示的构成、结构、方法等适当地组合而使用。
[符号说明]
100A:半导体装置、100B:半导体装置、100C:半导体装置、110A:混频器电路、110B:混频器电路、111:电压电流转换部、112:电流开关部、113:电流电压转换部、115:端子、116:端子、120:偏置电路、121:端子、122:偏置供应部、123:缓冲部、124:电压保持部、125:运算放大器、126:端子、127:端子、128:端子、129:端子、201:低噪声放大器、202:混频器、203:低通滤波器、204:可变增益放大器、205:模拟数字转换电路、206:接口部、207:数字模拟转换电路、208:可变增益放大器、209:低通滤波器、210:混频器、211:功率放大器、212:振荡电路

Claims (10)

1.一种半导体装置,包括:
混频器电路;以及
偏置电路,
其中,所述混频器电路包括电压电流转换部、电流开关部及电流电压转换部,
所述偏置电路包括偏置供应部及第一晶体管,
所述电压电流转换部包括第二晶体管及第三晶体管,
所述偏置电路具有输出对所述第二晶体管的栅极及所述第三晶体管的栅极供应的偏置电压的功能,
并且,所述第一晶体管的源极和漏极中的一个与所述第二晶体管的栅极及所述第三晶体管的栅极电连接。
2.根据权利要求1所述的半导体装置,
其中,所述偏置电路包括:
与所述偏置供应部电连接的电压保持部;以及
与所述电压保持部电连接的缓冲部,
所述缓冲部的输出与所述第二晶体管的栅极及所述第三晶体管的栅极电连接,
所述电压保持部具有保持所述偏置电压的功能,
并且,所述缓冲部具有进行所述偏置电压的功率放大的功能。
3.根据权利要求2所述的半导体装置,
其中,所述电压保持部包括第四晶体管,
并且,所述第四晶体管在沟道形成区域包含氧化物半导体。
4.根据权利要求1至3中任一项所述的半导体装置,
其中,所述第一晶体管在沟道形成区域包含氧化物半导体。
5.根据权利要求3或4所述的半导体装置,
其中,所述氧化物半导体包含铟和锌中的至少一个。
6.根据权利要求1至5中任一项所述的半导体装置,
其中,所述第二晶体管及所述第三晶体管分别在沟道形成区域包含氮化物半导体。
7.根据权利要求6所述的半导体装置,
其中,所述氮化物半导体包含镓。
8.根据权利要求1至7中任一项所述的半导体装置,
其中,当供应所述偏置电压时所述第一晶体管为关闭状态,
并且,当停止所述偏置电压的供应时所述第一晶体管为开启状态。
9.根据权利要求1至8中任一项所述的半导体装置,
具有输出第三信号的功能,其中使用对所述电压电流转换部输入的频率f1的第一信号及对所述电流开关部输入的频率f2的第二信号,
并且,该第三信号包含从所述频率f1减去所述频率f2的频率及所述频率f1和所述频率f2相加的频率。
10.根据权利要求9所述的半导体装置,
其中,所述频率f1比所述频率f2高。
CN202180035229.7A 2020-05-15 2021-05-07 半导体装置 Pending CN115668757A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-085605 2020-05-15
JP2020085605 2020-05-15
PCT/IB2021/053880 WO2021229385A1 (ja) 2020-05-15 2021-05-07 半導体装置

Publications (1)

Publication Number Publication Date
CN115668757A true CN115668757A (zh) 2023-01-31

Family

ID=78525476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180035229.7A Pending CN115668757A (zh) 2020-05-15 2021-05-07 半导体装置

Country Status (5)

Country Link
US (1) US20230188094A1 (zh)
JP (1) JPWO2021229385A1 (zh)
KR (1) KR20230011276A (zh)
CN (1) CN115668757A (zh)
WO (1) WO2021229385A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283252A (ja) * 2002-03-27 2003-10-03 Nec Yamagata Ltd 周波数変換回路
DE102004019366B4 (de) * 2004-04-21 2006-05-04 Infineon Technologies Ag Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität und Verfahren zum breitbandigen Mischen
US6982588B1 (en) * 2004-06-16 2006-01-03 Texas Instruments Incorporated Inverse function method for semiconductor mixer linearity enhancement
JP2006314029A (ja) * 2005-05-09 2006-11-16 Renesas Technology Corp 無線通信用半導体集積回路装置
JP2008141452A (ja) * 2006-12-01 2008-06-19 Niigata Seimitsu Kk ミキサ回路
TWI365601B (en) * 2007-09-27 2012-06-01 Mstar Semiconductor Inc High linearity mixer with programmable gain and associated transconductor
JP2009164704A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 周波数変換回路、無線通信装置およびシステム
JP5005719B2 (ja) * 2009-03-18 2012-08-22 日本電信電話株式会社 間欠ミキサ回路
JP2015100078A (ja) * 2013-11-20 2015-05-28 三菱電機株式会社 周波数変換器
WO2016017047A1 (ja) * 2014-07-28 2016-02-04 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、半導体電子素子の製造方法、半導体電子素子、照明装置
JP7171226B2 (ja) * 2018-05-02 2022-11-15 株式会社半導体エネルギー研究所 記憶装置
KR20220015398A (ko) * 2019-05-31 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 믹서 및 반도체 장치

Also Published As

Publication number Publication date
KR20230011276A (ko) 2023-01-20
US20230188094A1 (en) 2023-06-15
WO2021229385A1 (ja) 2021-11-18
JPWO2021229385A1 (zh) 2021-11-18

Similar Documents

Publication Publication Date Title
CN113875149A (zh) 混频器及半导体装置
WO2020240311A1 (ja) 半導体装置および電子機器
US11894040B2 (en) Semiconductor device and wireless communication device
US20220238525A1 (en) Semiconductor device
US20220246615A1 (en) Semiconductor device or oscillator
US20220238560A1 (en) Semiconductor device
US11848697B2 (en) Communication device and electronic device
US11901822B2 (en) Semiconductor device
CN115668757A (zh) 半导体装置
CN115053344A (zh) 半导体装置及电子设备
US11948945B2 (en) Semiconductor device and wireless communication device with the semiconductor device
WO2021214583A1 (ja) 半導体装置
WO2021074737A1 (ja) 半導体装置
WO2020245693A1 (ja) 半導体装置
WO2020261039A1 (ja) 高周波増幅回路を有する半導体装置、電子部品、および電子機器
US20220246596A1 (en) Display Device
US20220255511A1 (en) Communication device
WO2020254914A1 (ja) 酸化物半導体を用いる記憶回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination