JP2015100078A - 周波数変換器 - Google Patents
周波数変換器 Download PDFInfo
- Publication number
- JP2015100078A JP2015100078A JP2013240017A JP2013240017A JP2015100078A JP 2015100078 A JP2015100078 A JP 2015100078A JP 2013240017 A JP2013240017 A JP 2013240017A JP 2013240017 A JP2013240017 A JP 2013240017A JP 2015100078 A JP2015100078 A JP 2015100078A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistors
- transistor
- signal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】入力負荷回路や平衡−不平衡回路における伝送線路を共用にして、小型化を図ることができるようにする。【解決手段】平衡−不平衡回路9であるマーチャントバラン10が、単相信号を差動信号に変換し、その差動信号の一方の信号が流れる平衡端子13aがNPNトランジスタ2a,2bのエミッタ端子と接続され、その差動信号の他方の信号が流れる平衡端子13bがNPNトランジスタ2c,2dのエミッタ端子と接続されているように構成する。【選択図】図1
Description
この発明は、例えば、UHF、マイクロ波、ミリ波などの高周波帯の信号を逓倍あるいは混合する周波数変換器に関するものである。
以下の特許文献1に開示されている周波数変換器は、下記の3つのNPNトランジスタから構成されている。
(1)コレクタ端子が出力負荷を介して電源に接続されている第1のNPNトランジスタ
(2)コレクタ端子が第1のNPNトランジスタのコレクタ端子と接続され、エミッタ端
子が第1のNPNトランジスタのエミッタ端子と接続されている第2のNPNトラン
ジスタ
(3)コレクタ端子が第1及び第2のNPNトランジスタのエミッタ端子と接続され、エ
ミッタ端子がグランドと接続されている第3のNPNトランジスタ
(1)コレクタ端子が出力負荷を介して電源に接続されている第1のNPNトランジスタ
(2)コレクタ端子が第1のNPNトランジスタのコレクタ端子と接続され、エミッタ端
子が第1のNPNトランジスタのエミッタ端子と接続されている第2のNPNトラン
ジスタ
(3)コレクタ端子が第1及び第2のNPNトランジスタのエミッタ端子と接続され、エ
ミッタ端子がグランドと接続されている第3のNPNトランジスタ
この周波数変換器では、第1及び第2のNPNトランジスタのベース端子に差動入力端子が接続され、第3のNPNトランジスタのベース端子に単相入力端子が接続されており、差動入力端子から入力された第1の信号の周波数と単相入力端子から入力された第2の信号の周波数が混合された信号が、第1及び第2のNPNトランジスタのコレクタ端子に接続されている出力端子から出力される。
しかし、この周波数変換器では、第3のNPNトランジスタの大信号特性によって、周波数変換器の飽和特性及び歪特性が決定付けられるため、良好な飽和特性及び歪特性が得られ難い課題があった。
以下の特許文献2では、上記の課題を解決するために、第2の信号の入力部分に能動素子であるトランジスタを用いずに、入力負荷回路として伝送線路を設けている。
しかし、この周波数変換器では、第3のNPNトランジスタの大信号特性によって、周波数変換器の飽和特性及び歪特性が決定付けられるため、良好な飽和特性及び歪特性が得られ難い課題があった。
以下の特許文献2では、上記の課題を解決するために、第2の信号の入力部分に能動素子であるトランジスタを用いずに、入力負荷回路として伝送線路を設けている。
従来の周波数変換器は以上のように構成されているので、入力負荷回路には、直流電流を通す一方で、第2の信号の周波数で高インピーダンスとなる回路素子を実装する必要がある。そのため、第2の信号の周波数に対して、線路長が約λ/4(λは波長)の長さとなる伝送線路を設ける必要がある。また、アンテナにより受信された信号が単相信号である場合、その単相信号を差動信号に変換する平衡−不平衡回路を信号入力端子の前段に設置する必要があり、例えば、平衡−不平衡回路がマーチャントバランであれば、第2の信号の周波数に対して、線路長が約λ/4の長さとなる伝送線路を備えている。このため、第2の信号の周波数が低い場合には、入力負荷回路や平衡−不平衡回路における伝送線路の線路長が長くなり、回路規模が大きくなってしまう課題があった。
この発明は上記のような課題を解決するためになされたもので、入力負荷回路や平衡−不平衡回路における伝送線路を共用にして、小型化を図ることができる周波数変換器を得ることを目的とする。
この発明に係る周波数変換器は、自己のベース端子から第1の信号が入力される第1のトランジスタと、自己のベース端子から第1の信号と位相が反転している第2の信号が入力され、自己のエミッタ端子が第1のトランジスタのエミッタ端子と接続されている第2のトランジスタと、自己のベース端子から第2の信号が入力される第3のトランジスタと、自己のベース端子から第1の信号が入力され、自己のエミッタ端子が第3のトランジスタのエミッタ端子と接続されている第4のトランジスタと、第1及び第3のトランジスタのコレクタ端子と電源間に接続されている第1の出力負荷回路と、第2及び第4のトランジスタのコレクタ端子と電源間に接続されている第2の出力負荷回路とを備え、平衡−不平衡回路が、単相信号を差動信号に変換し、その差動信号の一方の信号が流れる第1の平衡端子が第1及び第2のトランジスタのエミッタ端子と接続され、その差動信号の他方の信号が流れる第2の平衡端子が第3及び第4のトランジスタのエミッタ端子と接続されているようにしたものである。
この発明によれば、平衡−不平衡回路が、単相信号を差動信号に変換し、その差動信号の一方の信号が流れる第1の平衡端子が第1及び第2のトランジスタのエミッタ端子と接続され、その差動信号の他方の信号が流れる第2の平衡端子が第3及び第4のトランジスタのエミッタ端子と接続されているように構成したので、入力負荷回路や平衡−不平衡回路における伝送線路を共用にして、小型化を図ることができる効果がある。
実施の形態1.
図1はこの発明の実施の形態1による周波数変換器を示す構成図である。
図1において、LO波入力端子1aは周波数がfL0の第1のLO波(第1の信号)を入力する端子である。
LO波入力端子1bは第1の信号と位相が反転している周波数fL0の第2のLO波(第2の信号)を入力する端子である。
なお、第1のLO波と第2のLO波は一対の差動信号である。
図1はこの発明の実施の形態1による周波数変換器を示す構成図である。
図1において、LO波入力端子1aは周波数がfL0の第1のLO波(第1の信号)を入力する端子である。
LO波入力端子1bは第1の信号と位相が反転している周波数fL0の第2のLO波(第2の信号)を入力する端子である。
なお、第1のLO波と第2のLO波は一対の差動信号である。
NPNトランジスタ2aは自己のベース端子がLO波入力端子1aと接続されている第1のトランジスタである。
NPNトランジスタ2bは自己のベース端子がLO波入力端子1bと接続され、自己のエミッタ端子がNPNトランジスタ2aのエミッタ端子と接続されている第2のトランジスタである。
なお、NPNトランジスタ2aとNPNトランジスタ2bからトランジスタ対3aが構成されている。
NPNトランジスタ2bは自己のベース端子がLO波入力端子1bと接続され、自己のエミッタ端子がNPNトランジスタ2aのエミッタ端子と接続されている第2のトランジスタである。
なお、NPNトランジスタ2aとNPNトランジスタ2bからトランジスタ対3aが構成されている。
NPNトランジスタ2cは自己のベース端子がLO波入力端子1b及びNPNトランジスタ2bのベース端子と接続されている第3のトランジスタである。
NPNトランジスタ2dは自己のベース端子がLO波入力端子1a及びNPNトランジスタ2aのベース端子と接続され、自己のエミッタ端子がNPNトランジスタ2cのエミッタ端子と接続されている第4のトランジスタである。
なお、NPNトランジスタ2cとNPNトランジスタ2dからトランジスタ対3bが構成されている。
NPNトランジスタ2dは自己のベース端子がLO波入力端子1a及びNPNトランジスタ2aのベース端子と接続され、自己のエミッタ端子がNPNトランジスタ2cのエミッタ端子と接続されている第4のトランジスタである。
なお、NPNトランジスタ2cとNPNトランジスタ2dからトランジスタ対3bが構成されている。
スイッチング回路4はトランジスタ対3aとトランジスタ対3bからなり、4a,4bはスイッチング入力信号端子、4c,4dはスイッチング出力信号端子である。
出力負荷回路5aは一端がスイッチング出力信号端子4c(NPNトランジスタ2a,2cのコレクタ端子)及び信号出力端子7a(第1の出力端子)と接続され、他端が電源6と接続されている第1の出力負荷回路である。
出力負荷回路5bは一端がスイッチング出力信号端子4d(NPNトランジスタ2b,2dのコレクタ端子)及び信号出力端子7b(第2の出力端子)と接続され、他端が電源6と接続されている第2の出力負荷回路である。
バイアス回路8はNPNトランジスタ2a〜2dのベース端子にバイアスを供給する回路である。
出力負荷回路5aは一端がスイッチング出力信号端子4c(NPNトランジスタ2a,2cのコレクタ端子)及び信号出力端子7a(第1の出力端子)と接続され、他端が電源6と接続されている第1の出力負荷回路である。
出力負荷回路5bは一端がスイッチング出力信号端子4d(NPNトランジスタ2b,2dのコレクタ端子)及び信号出力端子7b(第2の出力端子)と接続され、他端が電源6と接続されている第2の出力負荷回路である。
バイアス回路8はNPNトランジスタ2a〜2dのベース端子にバイアスを供給する回路である。
平衡−不平衡回路9はマーチャントバラン10を備えており、不平衡端子12が単相信号を入力する信号入力端子11と接続されている。
マーチャントバラン10は単相信号を差動信号に変換し、その差動信号の一方の信号が流れる平衡端子13a(第1の平衡端子)がスイッチング入力信号端子4a(NPNトランジスタ2a,2bのエミッタ端子)と接続され、その差動信号の他方の信号が流れる平衡端子13b(第2の平衡端子)がスイッチング入力信号端子4b(NPNトランジスタ2c,2dのエミッタ端子)と接続されている。
マーチャントバラン10は単相信号を差動信号に変換し、その差動信号の一方の信号が流れる平衡端子13a(第1の平衡端子)がスイッチング入力信号端子4a(NPNトランジスタ2a,2bのエミッタ端子)と接続され、その差動信号の他方の信号が流れる平衡端子13b(第2の平衡端子)がスイッチング入力信号端子4b(NPNトランジスタ2c,2dのエミッタ端子)と接続されている。
マーチャントバラン10の伝送線路14は一端が平衡端子13aと接続され、他端が接地されている第1の伝送線路であり、伝送線路14の線路長は入力周波数の略四分の一波長の長さである。
伝送線路15は一端が平衡端子13bと接続され、他端が接地されている第2の伝送線路であり、伝送線路15の線路長は入力周波数の略四分の一波長の長さである。
伝送線路16は一端が不平衡端子12と接続されている第3の伝送線路であり、伝送線路16の線路長は入力周波数の略四分の一波長の長さである。
伝送線路17は一端が伝送線路16の他端と接続され、他端が開放されている第4の伝送線路であり、伝送線路17の線路長は入力周波数の略四分の一波長の長さである。
なお、マーチャントバラン10では、伝送線路14と伝送線路16が平行に配置されて、伝送線路14と伝送線路16が電磁結合し、伝送線路15と伝送線路17が平行に配置されて、伝送線路15と伝送線路17が電磁結合する。
伝送線路15は一端が平衡端子13bと接続され、他端が接地されている第2の伝送線路であり、伝送線路15の線路長は入力周波数の略四分の一波長の長さである。
伝送線路16は一端が不平衡端子12と接続されている第3の伝送線路であり、伝送線路16の線路長は入力周波数の略四分の一波長の長さである。
伝送線路17は一端が伝送線路16の他端と接続され、他端が開放されている第4の伝送線路であり、伝送線路17の線路長は入力周波数の略四分の一波長の長さである。
なお、マーチャントバラン10では、伝送線路14と伝送線路16が平行に配置されて、伝送線路14と伝送線路16が電磁結合し、伝送線路15と伝送線路17が平行に配置されて、伝送線路15と伝送線路17が電磁結合する。
次に動作について説明する。
LO波入力端子1aから周波数fL0の第1のLO波が入力されて、第1のLO波がNPNトランジスタ2a,2dのベース端子に入力される一方、LO波入力端子1bから周波数fL0の第2のLO波が入力されて、第2のLO波がNPNトランジスタ2b,2cのベース端子に入力される。
NPNトランジスタ2a,2bのON/OFF状態は、ベース端子に入力される信号レベルで決定されるが、第1のLO波と第2のLO波は、一対の差動信号であり、互いの位相が反転しているため、NPNトランジスタ2aがON状態であるときはNPNトランジスタ2bがOFF状態になり、NPNトランジスタ2aがOFF状態であるときはNPNトランジスタ2bがON状態になる。
また、NPNトランジスタ2c,2dのON/OFF状態は、ベース端子に入力される信号レベルで決定されるが、第1のLO波と第2のLO波は、一対の差動信号であり、互いの位相が反転しているため、NPNトランジスタ2cがON状態であるときはNPNトランジスタ2dがOFF状態になり、NPNトランジスタ2cがOFF状態であるときはNPNトランジスタ2dがON状態になる。
LO波入力端子1aから周波数fL0の第1のLO波が入力されて、第1のLO波がNPNトランジスタ2a,2dのベース端子に入力される一方、LO波入力端子1bから周波数fL0の第2のLO波が入力されて、第2のLO波がNPNトランジスタ2b,2cのベース端子に入力される。
NPNトランジスタ2a,2bのON/OFF状態は、ベース端子に入力される信号レベルで決定されるが、第1のLO波と第2のLO波は、一対の差動信号であり、互いの位相が反転しているため、NPNトランジスタ2aがON状態であるときはNPNトランジスタ2bがOFF状態になり、NPNトランジスタ2aがOFF状態であるときはNPNトランジスタ2bがON状態になる。
また、NPNトランジスタ2c,2dのON/OFF状態は、ベース端子に入力される信号レベルで決定されるが、第1のLO波と第2のLO波は、一対の差動信号であり、互いの位相が反転しているため、NPNトランジスタ2cがON状態であるときはNPNトランジスタ2dがOFF状態になり、NPNトランジスタ2cがOFF状態であるときはNPNトランジスタ2dがON状態になる。
第1及び第2のLO波の周波数はfL0であるため、NPNトランジスタ2aとNPNトランジスタ2bは、1/fL0の周期で交互にON状態になる。
また、NPNトランジスタ2cとNPNトランジスタ2dは、1/fL0の周期で交互にON状態になる。
なお、NPNトランジスタ2aとNPNトランジスタ2dのゲート端子には、同じ第1のLO波が入力されるため、NPNトランジスタ2aとNPNトランジスタ2dは同時にON状態になる。
また、NPNトランジスタ2bとNPNトランジスタ2cのゲート端子には、同じ第2のLO波が入力されるため、NPNトランジスタ2bとNPNトランジスタ2cは同時にON状態になる。
また、NPNトランジスタ2cとNPNトランジスタ2dは、1/fL0の周期で交互にON状態になる。
なお、NPNトランジスタ2aとNPNトランジスタ2dのゲート端子には、同じ第1のLO波が入力されるため、NPNトランジスタ2aとNPNトランジスタ2dは同時にON状態になる。
また、NPNトランジスタ2bとNPNトランジスタ2cのゲート端子には、同じ第2のLO波が入力されるため、NPNトランジスタ2bとNPNトランジスタ2cは同時にON状態になる。
NPNトランジスタ2a,2dがON状態であるときは、電源6から出力負荷回路5a、NPNトランジスタ2a及び伝送線路14を通ってグランドに電流が流れるとともに、電源6から出力負荷回路5b、NPNトランジスタ2d及び伝送線路15を通ってグランドに電流が流れる。
一方、NPNトランジスタ2b,2cがON状態であるときは、電源6から出力負荷回路5b、NPNトランジスタ2b及び伝送線路14を通ってグランドに電流が流れるとともに、電源6から出力負荷回路5a、NPNトランジスタ2c及び伝送線路15を通ってグランドに電流が流れる。
一方、NPNトランジスタ2b,2cがON状態であるときは、電源6から出力負荷回路5b、NPNトランジスタ2b及び伝送線路14を通ってグランドに電流が流れるとともに、電源6から出力負荷回路5a、NPNトランジスタ2c及び伝送線路15を通ってグランドに電流が流れる。
また、信号入力端子11から単相信号が入力され、その単相信号が不平衡端子12からマーチャントバラン10に入力される。
不平衡端子12から入力された単相信号は、伝送線路16,17に流れるが、その際、伝送線路14と伝送線路16が電磁結合するとともに、伝送線路15と伝送線路17が電磁結合する。
これにより、振幅は同一であるが、位相が互いに逆相の関係にある周波数finの差動信号が平衡端子13a,13bから出力される。
平衡端子13aから差動信号の一方の信号が出力されることで、その信号の振幅に応じた電流が、電源6から出力負荷回路5a、NPNトランジスタ2a及び伝送線路14を通ってグランドに電流が流れる。あるいは、電源6から出力負荷回路5b、NPNトランジスタ2b及び伝送線路14を通ってグランドに電流が流れる。
また同様に、平衡端子13bから差動信号の他方の信号が出力されることで、その信号の振幅に応じた電流が、電源6から出力負荷回路5a、NPNトランジスタ2c及び伝送線路15を通ってグランドに電流が流れる。あるいは、電源6から出力負荷回路5b、NPNトランジスタ2d及び伝送線路15を通ってグランドに電流が流れる。
不平衡端子12から入力された単相信号は、伝送線路16,17に流れるが、その際、伝送線路14と伝送線路16が電磁結合するとともに、伝送線路15と伝送線路17が電磁結合する。
これにより、振幅は同一であるが、位相が互いに逆相の関係にある周波数finの差動信号が平衡端子13a,13bから出力される。
平衡端子13aから差動信号の一方の信号が出力されることで、その信号の振幅に応じた電流が、電源6から出力負荷回路5a、NPNトランジスタ2a及び伝送線路14を通ってグランドに電流が流れる。あるいは、電源6から出力負荷回路5b、NPNトランジスタ2b及び伝送線路14を通ってグランドに電流が流れる。
また同様に、平衡端子13bから差動信号の他方の信号が出力されることで、その信号の振幅に応じた電流が、電源6から出力負荷回路5a、NPNトランジスタ2c及び伝送線路15を通ってグランドに電流が流れる。あるいは、電源6から出力負荷回路5b、NPNトランジスタ2d及び伝送線路15を通ってグランドに電流が流れる。
この結果、NPNトランジスタ2a,2dがON状態であるときは、第1のLO波の入力に伴ってNPNトランジスタ2aを流れる電流の周波数fL0と、平衡端子13aから出力される周波数finの差動信号の一方の信号とが混合され、周波数Fo(=fL0±fin)の周波数混合信号が、出力負荷回路5aに接続されている信号出力端子7aから出力される。
また、第1のLO波の入力に伴ってNPNトランジスタ2dを流れる電流の周波数fL0と、平衡端子13bから出力される周波数finの差動信号の他方の信号とが混合され、周波数Fo(=fL0±fin)の周波数混合信号(信号出力端子7aから出力される周波数混合信号と位相が反転している信号)が、出力負荷回路5bに接続されている信号出力端子7bから出力される。
また、第1のLO波の入力に伴ってNPNトランジスタ2dを流れる電流の周波数fL0と、平衡端子13bから出力される周波数finの差動信号の他方の信号とが混合され、周波数Fo(=fL0±fin)の周波数混合信号(信号出力端子7aから出力される周波数混合信号と位相が反転している信号)が、出力負荷回路5bに接続されている信号出力端子7bから出力される。
一方、NPNトランジスタ2b,2cがON状態であるときは、第2のLO波の入力に伴ってNPNトランジスタ2bを流れる電流の周波数fL0と、平衡端子13aから出力される周波数finの差動信号の一方の信号とが混合され、周波数Fo(=fL0±fin)の周波数混合信号が、出力負荷回路5bに接続されている信号出力端子7bから出力される。
また、第2のLO波の入力に伴ってNPNトランジスタ2cを流れる電流の周波数fL0と、平衡端子13bから出力される周波数finの差動信号の他方の信号とが混合され、周波数Fo(=fL0±fin)の周波数混合信号(信号出力端子7bから出力される周波数混合信号と位相が反転している信号)が、出力負荷回路5aに接続されている信号出力端子7aから出力される。
これにより、信号出力端子7aと信号出力端子7bから差動の周波数混合信号が出力される。
また、第2のLO波の入力に伴ってNPNトランジスタ2cを流れる電流の周波数fL0と、平衡端子13bから出力される周波数finの差動信号の他方の信号とが混合され、周波数Fo(=fL0±fin)の周波数混合信号(信号出力端子7bから出力される周波数混合信号と位相が反転している信号)が、出力負荷回路5aに接続されている信号出力端子7aから出力される。
これにより、信号出力端子7aと信号出力端子7bから差動の周波数混合信号が出力される。
ここで、マーチャントバラン10では、周波数finの差動信号に対して、伝送線路14,15の線路長が周波数finの略四分の一波長の長さであるため、その差動信号が入力されるスイッチング回路4のスイッチング入力信号端子4a,4bは、線路長が略四分の一波長である伝送線路を介して接地されていることになる。
このため、スイッチング回路4のスイッチング入力信号端子4a,4bは、その差動信号の周波数finで電気的にオープンとなるので、その差動信号に対しては高入力インピーダンスとなる。
したがって、スイッチング入力信号端子4a,4bからスイッチング回路4に入力された差動信号の振幅を高く保つことができ、また、スイッチング回路4の入力負荷回路に能動素子であるトランジスタを用いていないため、高い飽和特性及び歪特性を得ることができる。
また、スイッチング回路4の入力負荷回路である伝送線路を、一方が接地された伝送線路14,15を備えたマーチャントバラン10と共用しているので、周波数変換器と平衡−不平衡回路を一体化することができる。
このため、スイッチング回路4のスイッチング入力信号端子4a,4bは、その差動信号の周波数finで電気的にオープンとなるので、その差動信号に対しては高入力インピーダンスとなる。
したがって、スイッチング入力信号端子4a,4bからスイッチング回路4に入力された差動信号の振幅を高く保つことができ、また、スイッチング回路4の入力負荷回路に能動素子であるトランジスタを用いていないため、高い飽和特性及び歪特性を得ることができる。
また、スイッチング回路4の入力負荷回路である伝送線路を、一方が接地された伝送線路14,15を備えたマーチャントバラン10と共用しているので、周波数変換器と平衡−不平衡回路を一体化することができる。
以上で明らかなように、この実施の形態1によれば、平衡−不平衡回路9であるマーチャントバラン10が、単相信号を差動信号に変換し、その差動信号の一方の信号が流れる平衡端子13aがNPNトランジスタ2a,2bのエミッタ端子と接続され、その差動信号の他方の信号が流れる平衡端子13bがNPNトランジスタ2c,2dのエミッタ端子と接続されているように構成したので、入力負荷回路や平衡−不平衡回路における伝送線路を共用にして、小型化を図ることができる効果を奏する。
実施の形態2.
図2はこの発明の実施の形態2による周波数変換器を示す構成図であり、図2において、図1と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態1では、NPNトランジスタ2aとNPNトランジスタ2cのコレクタ端子が接続されて、それらのコレクタ端子が出力負荷回路5aと接続され、NPNトランジスタ2bとNPNトランジスタ2dのコレクタ端子が接続されて、それらのコレクタ端子が出力負荷回路5bと接続されているものを示したが、NPNトランジスタ2aとNPNトランジスタ2bのコレクタ端子が接続されて、それらのコレクタ端子が出力負荷回路5aと接続され、NPNトランジスタ2cとNPNトランジスタ2dのコレクタ端子が接続されて、それらのコレクタ端子が出力負荷回路5bと接続されているようにしてもよい。
図2はこの発明の実施の形態2による周波数変換器を示す構成図であり、図2において、図1と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態1では、NPNトランジスタ2aとNPNトランジスタ2cのコレクタ端子が接続されて、それらのコレクタ端子が出力負荷回路5aと接続され、NPNトランジスタ2bとNPNトランジスタ2dのコレクタ端子が接続されて、それらのコレクタ端子が出力負荷回路5bと接続されているものを示したが、NPNトランジスタ2aとNPNトランジスタ2bのコレクタ端子が接続されて、それらのコレクタ端子が出力負荷回路5aと接続され、NPNトランジスタ2cとNPNトランジスタ2dのコレクタ端子が接続されて、それらのコレクタ端子が出力負荷回路5bと接続されているようにしてもよい。
次に動作について説明する。
LO波入力端子1aから周波数fL0の第1のLO波が入力されて、第1のLO波がNPNトランジスタ2a,2dのベース端子に入力される一方、LO波入力端子1bから周波数fL0の第2のLO波が入力されて、第2のLO波がNPNトランジスタ2b,2cのベース端子に入力される。
NPNトランジスタ2a,2bのON/OFF状態は、ベース端子に入力される信号レベルで決定されるが、第1のLO波と第2のLO波は、一対の差動信号であり、互いの位相が反転しているため、NPNトランジスタ2aがON状態であるときはNPNトランジスタ2bがOFF状態になり、NPNトランジスタ2aがOFF状態であるときはNPNトランジスタ2bがON状態になる。
また、NPNトランジスタ2c,2dのON/OFF状態は、ベース端子に入力される信号レベルで決定されるが、第1のLO波と第2のLO波は、一対の差動信号であり、互いの位相が反転しているため、NPNトランジスタ2cがON状態であるときはNPNトランジスタ2dがOFF状態になり、NPNトランジスタ2cがOFF状態であるときはNPNトランジスタ2dがON状態になる。
LO波入力端子1aから周波数fL0の第1のLO波が入力されて、第1のLO波がNPNトランジスタ2a,2dのベース端子に入力される一方、LO波入力端子1bから周波数fL0の第2のLO波が入力されて、第2のLO波がNPNトランジスタ2b,2cのベース端子に入力される。
NPNトランジスタ2a,2bのON/OFF状態は、ベース端子に入力される信号レベルで決定されるが、第1のLO波と第2のLO波は、一対の差動信号であり、互いの位相が反転しているため、NPNトランジスタ2aがON状態であるときはNPNトランジスタ2bがOFF状態になり、NPNトランジスタ2aがOFF状態であるときはNPNトランジスタ2bがON状態になる。
また、NPNトランジスタ2c,2dのON/OFF状態は、ベース端子に入力される信号レベルで決定されるが、第1のLO波と第2のLO波は、一対の差動信号であり、互いの位相が反転しているため、NPNトランジスタ2cがON状態であるときはNPNトランジスタ2dがOFF状態になり、NPNトランジスタ2cがOFF状態であるときはNPNトランジスタ2dがON状態になる。
第1及び第2のLO波の周波数はfL0であるため、NPNトランジスタ2aとNPNトランジスタ2bは、1/fL0の周期で交互にON状態になる。
また、NPNトランジスタ2cとNPNトランジスタ2dは、1/fL0の周期で交互にON状態になる。
なお、NPNトランジスタ2aとNPNトランジスタ2dのゲート端子には、同じ第1のLO波が入力されるため、NPNトランジスタ2aとNPNトランジスタ2dは同時にON状態になる。
また、NPNトランジスタ2bとNPNトランジスタ2cのゲート端子には、同じ第2のLO波が入力されるため、NPNトランジスタ2bとNPNトランジスタ2cは同時にON状態になる。
また、NPNトランジスタ2cとNPNトランジスタ2dは、1/fL0の周期で交互にON状態になる。
なお、NPNトランジスタ2aとNPNトランジスタ2dのゲート端子には、同じ第1のLO波が入力されるため、NPNトランジスタ2aとNPNトランジスタ2dは同時にON状態になる。
また、NPNトランジスタ2bとNPNトランジスタ2cのゲート端子には、同じ第2のLO波が入力されるため、NPNトランジスタ2bとNPNトランジスタ2cは同時にON状態になる。
NPNトランジスタ2a,2dがON状態であるときは、電源6から出力負荷回路5a、NPNトランジスタ2a及び伝送線路14を通ってグランドに電流が流れるとともに、電源6から出力負荷回路5b、NPNトランジスタ2d及び伝送線路15を通ってグランドに電流が流れる。
一方、NPNトランジスタ2b,2cがON状態であるときは、電源6から出力負荷回路5a、NPNトランジスタ2b及び伝送線路14を通ってグランドに電流が流れるとともに、電源6から出力負荷回路5b、NPNトランジスタ2c及び伝送線路15を通ってグランドに電流が流れる。
一方、NPNトランジスタ2b,2cがON状態であるときは、電源6から出力負荷回路5a、NPNトランジスタ2b及び伝送線路14を通ってグランドに電流が流れるとともに、電源6から出力負荷回路5b、NPNトランジスタ2c及び伝送線路15を通ってグランドに電流が流れる。
また、信号入力端子11から単相信号が入力され、その単相信号が不平衡端子12からマーチャントバラン10に入力される。
不平衡端子12から入力された単相信号は、伝送線路16,17に流れるが、その際、伝送線路14と伝送線路16が電磁結合するとともに、伝送線路15と伝送線路17が電磁結合する。
これにより、振幅は同一であるが、位相が互いに逆相の関係にある周波数finの差動信号が平衡端子13a,13bから出力される。
平衡端子13aから差動信号の一方の信号が出力されることで、その信号の振幅に応じた電流が、電源6から出力負荷回路5a、NPNトランジスタ2a及び伝送線路14を通ってグランドに電流が流れる。あるいは、電源6から出力負荷回路5a、NPNトランジスタ2b及び伝送線路14を通ってグランドに電流が流れる。
また同様に、平衡端子13bから差動信号の他方の信号が出力されることで、その差動信号の振幅に応じた電流が、電源6から出力負荷回路5b、NPNトランジスタ2c及び伝送線路15を通ってグランドに電流が流れる。あるいは、電源6から出力負荷回路5b、NPNトランジスタ2d及び伝送線路15を通ってグランドに電流が流れる。
不平衡端子12から入力された単相信号は、伝送線路16,17に流れるが、その際、伝送線路14と伝送線路16が電磁結合するとともに、伝送線路15と伝送線路17が電磁結合する。
これにより、振幅は同一であるが、位相が互いに逆相の関係にある周波数finの差動信号が平衡端子13a,13bから出力される。
平衡端子13aから差動信号の一方の信号が出力されることで、その信号の振幅に応じた電流が、電源6から出力負荷回路5a、NPNトランジスタ2a及び伝送線路14を通ってグランドに電流が流れる。あるいは、電源6から出力負荷回路5a、NPNトランジスタ2b及び伝送線路14を通ってグランドに電流が流れる。
また同様に、平衡端子13bから差動信号の他方の信号が出力されることで、その差動信号の振幅に応じた電流が、電源6から出力負荷回路5b、NPNトランジスタ2c及び伝送線路15を通ってグランドに電流が流れる。あるいは、電源6から出力負荷回路5b、NPNトランジスタ2d及び伝送線路15を通ってグランドに電流が流れる。
この結果、NPNトランジスタ2aがON状態であるときは、第1のLO波の入力に伴ってNPNトランジスタ2aを流れる電流の周波数fL0と、平衡端子13aから出力される周波数finの差動信号の一方の信号とが混合され、周波数Fo(=fL0±fin)の周波数混合信号が、出力負荷回路5aに接続されている信号出力端子7aから出力される。
一方、NPNトランジスタ2bがON状態であるときは、第2のLO波の入力に伴ってNPNトランジスタ2bを流れる電流の周波数fL0と、平衡端子13aから出力される周波数finの差動信号の一方の信号とが混合され、周波数Fo(=fL0±fin)の周波数混合信号が、出力負荷回路5aに接続されている信号出力端子7aから出力される。
NPNトランジスタ2aとNPNトランジスタ2bは、上述したように、1/fL0の周期で交互にON状態になるので、周波数2fL0と周波数finが混合されていることと等価であり、信号出力端子7aから出力される周波数混合信号の周波数Foは、2fL0±finになる。
一方、NPNトランジスタ2bがON状態であるときは、第2のLO波の入力に伴ってNPNトランジスタ2bを流れる電流の周波数fL0と、平衡端子13aから出力される周波数finの差動信号の一方の信号とが混合され、周波数Fo(=fL0±fin)の周波数混合信号が、出力負荷回路5aに接続されている信号出力端子7aから出力される。
NPNトランジスタ2aとNPNトランジスタ2bは、上述したように、1/fL0の周期で交互にON状態になるので、周波数2fL0と周波数finが混合されていることと等価であり、信号出力端子7aから出力される周波数混合信号の周波数Foは、2fL0±finになる。
また同様に、NPNトランジスタ2dがON状態であるときは、第1のLO波の入力に伴ってNPNトランジスタ2dを流れる電流の周波数fL0と、平衡端子13bから出力される周波数finの差動信号の他方の信号とが混合され、周波数Fo(=fL0±fin)の周波数混合信号が、出力負荷回路5bに接続されている信号出力端子7bから出力される。
一方、NPNトランジスタ2cがON状態であるときは、第2のLO波の入力に伴ってNPNトランジスタ2cを流れる電流の周波数fL0と、平衡端子13bから出力される周波数finの差動信号の他方の信号とが混合され、周波数Fo(=fL0±fin)の周波数混合信号が、出力負荷回路5bに接続されている信号出力端子7bから出力される。
NPNトランジスタ2cとNPNトランジスタ2dは、上述したように、1/fL0の周期で交互にON状態になるので、周波数2fL0と周波数finが混合されていることと等価であり、信号出力端子7bから出力される周波数混合信号の周波数Foは、2fL0±finになる。
これにより、信号出力端子7aと信号出力端子7bから差動の周波数混合信号が出力される。
一方、NPNトランジスタ2cがON状態であるときは、第2のLO波の入力に伴ってNPNトランジスタ2cを流れる電流の周波数fL0と、平衡端子13bから出力される周波数finの差動信号の他方の信号とが混合され、周波数Fo(=fL0±fin)の周波数混合信号が、出力負荷回路5bに接続されている信号出力端子7bから出力される。
NPNトランジスタ2cとNPNトランジスタ2dは、上述したように、1/fL0の周期で交互にON状態になるので、周波数2fL0と周波数finが混合されていることと等価であり、信号出力端子7bから出力される周波数混合信号の周波数Foは、2fL0±finになる。
これにより、信号出力端子7aと信号出力端子7bから差動の周波数混合信号が出力される。
この実施の形態2の場合も、上記実施の形態1と同様の理由で、高い飽和特性及び歪特性を得ることができる。
また、スイッチング回路4の入力負荷回路である伝送線路を、一方が接地された伝送線路14,15を備えたマーチャントバラン10と共用しているので、周波数変換器と平衡−不平衡回路を一体化することができ、周波数変換器の小型化を図ることができる。
また、スイッチング回路4の入力負荷回路である伝送線路を、一方が接地された伝送線路14,15を備えたマーチャントバラン10と共用しているので、周波数変換器と平衡−不平衡回路を一体化することができ、周波数変換器の小型化を図ることができる。
実施の形態3.
図3はこの発明の実施の形態3による周波数変換器を示す構成図であり、図3において、図1と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態1,2では、平衡−不平衡回路9がマーチャントバラン10を備えているものを示したが、図3に示すように、平衡−不平衡回路9がトランスバラン20を備えるようにしてもよい。
図3の周波数変換器は、図1の周波数変換器における平衡−不平衡回路9をトランスバラン20で構成している例を示しているが、図2の周波数変換器における平衡−不平衡回路9をトランスバラン20で構成してもよい。
トランスバラン20は単相信号を差動信号に変換し、その差動信号の一方の信号が流れる平衡端子13aがスイッチング入力信号端子4aと接続され、その差動信号の他方の信号が流れる平衡端子13bがスイッチング入力信号端子4bと接続されている。
図3はこの発明の実施の形態3による周波数変換器を示す構成図であり、図3において、図1と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態1,2では、平衡−不平衡回路9がマーチャントバラン10を備えているものを示したが、図3に示すように、平衡−不平衡回路9がトランスバラン20を備えるようにしてもよい。
図3の周波数変換器は、図1の周波数変換器における平衡−不平衡回路9をトランスバラン20で構成している例を示しているが、図2の周波数変換器における平衡−不平衡回路9をトランスバラン20で構成してもよい。
トランスバラン20は単相信号を差動信号に変換し、その差動信号の一方の信号が流れる平衡端子13aがスイッチング入力信号端子4aと接続され、その差動信号の他方の信号が流れる平衡端子13bがスイッチング入力信号端子4bと接続されている。
トランスバラン20のコイル21は一端が平衡端子13aと接続され、他端が接地されている第1のコイルである。
コイル22は一端がコイル21の他端と接続され(一端が接地されている)、他端が平衡端子13bと接続されている第2のコイルである。
コイル23は一端が不平衡端子12と接続され、他端が接地されている第3のコイルである。
なお、トランスバラン20では、コイル21,22とコイル23が平行に配置されており、入力された単相信号によってコイル23に生じる電圧に応じて、コイル21,22に電圧が誘起される。
コイル22は一端がコイル21の他端と接続され(一端が接地されている)、他端が平衡端子13bと接続されている第2のコイルである。
コイル23は一端が不平衡端子12と接続され、他端が接地されている第3のコイルである。
なお、トランスバラン20では、コイル21,22とコイル23が平行に配置されており、入力された単相信号によってコイル23に生じる電圧に応じて、コイル21,22に電圧が誘起される。
次に動作について説明する。
平衡−不平衡回路9がトランスバラン20で構成されている点以外は、上記実施の形態1,2と同様であるため、ここでは、トランスバラン20の動作だけを説明する。
信号入力端子11から単相信号が入力されると、その単相信号が不平衡端子12からトランスバラン20に入力される。
平衡−不平衡回路9がトランスバラン20で構成されている点以外は、上記実施の形態1,2と同様であるため、ここでは、トランスバラン20の動作だけを説明する。
信号入力端子11から単相信号が入力されると、その単相信号が不平衡端子12からトランスバラン20に入力される。
トランスバラン20のコイル23は、不平衡端子12から単相信号が入力されると、その単相信号によって電圧が生じる。
トランスバラン20では、コイル21,22とコイル23が平行に配置されているため、コイル23に生じる電圧に応じて、コイル21,22に電圧が誘起される。
このとき、コイル21とコイル22の接続部分が接地されているので、平衡端子13aと平衡端子13bでは、逆の位相の電圧となり、その結果、差動信号が平衡端子13a,13bから出力される。なお、周波数変換動作は、上記実施の形態1,2と同様である。
トランスバラン20では、コイル21,22とコイル23が平行に配置されているため、コイル23に生じる電圧に応じて、コイル21,22に電圧が誘起される。
このとき、コイル21とコイル22の接続部分が接地されているので、平衡端子13aと平衡端子13bでは、逆の位相の電圧となり、その結果、差動信号が平衡端子13a,13bから出力される。なお、周波数変換動作は、上記実施の形態1,2と同様である。
また、トランスバラン20では、コイル21とコイル22の接続部分が接地されているので、平衡端子13a,13bが接続されているスイッチング回路4のスイッチング入力信号端子4a,4bは、差動信号の周波数fin(高周波帯)に対して、電気的にオープンとなる。
したがって、スイッチング入力信号端子4a,4bからスイッチング回路4に入力された差動信号の振幅を高く保つことができ、また、スイッチング回路4の入力負荷回路に能動素子であるトランジスタを用いていないため、高い飽和特性及び歪特性を得ることができる。
また、スイッチング回路4の入力負荷回路である伝送線路を、一方が接地されたコイルを備えたトランスバラン20と共用しているので、周波数変換器と平衡−不平衡回路を一体化することができ、周波数変換器の小型化を図ることができる。
したがって、スイッチング入力信号端子4a,4bからスイッチング回路4に入力された差動信号の振幅を高く保つことができ、また、スイッチング回路4の入力負荷回路に能動素子であるトランジスタを用いていないため、高い飽和特性及び歪特性を得ることができる。
また、スイッチング回路4の入力負荷回路である伝送線路を、一方が接地されたコイルを備えたトランスバラン20と共用しているので、周波数変換器と平衡−不平衡回路を一体化することができ、周波数変換器の小型化を図ることができる。
実施の形態4.
図4はこの発明の実施の形態4による周波数変換器を示す構成図であり、図4において、図1と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態1〜3では、出力負荷回路5a,5bの具体的な構成を開示していないが、この実施の形態4では、出力負荷回路5a,5bの具体的な構成を開示する。
図4はこの発明の実施の形態4による周波数変換器を示す構成図であり、図4において、図1と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態1〜3では、出力負荷回路5a,5bの具体的な構成を開示していないが、この実施の形態4では、出力負荷回路5a,5bの具体的な構成を開示する。
出力負荷回路5aのPNPトランジスタ31aは自己のベース端子及びコレクタ端子がスイッチング出力信号端子4cと接続され、自己のエミッタ端子が電源6と接続されている第5のトランジスタである。
PNPトランジスタ31bは自己のベース端子がPNPトランジスタ31aのベース端子と接続され、自己のエミッタ端子が電源6と接続され、自己のコレクタ端子が信号出力端子7aと接続されている第6のトランジスタである。
PNPトランジスタ31bは自己のベース端子がPNPトランジスタ31aのベース端子と接続され、自己のエミッタ端子が電源6と接続され、自己のコレクタ端子が信号出力端子7aと接続されている第6のトランジスタである。
出力負荷回路5bのPNPトランジスタ31cは自己のベース端子及びコレクタ端子がスイッチング出力信号端子4dと接続され、自己のエミッタ端子が電源6と接続されている第7のトランジスタである。
PNPトランジスタ31dは自己のベース端子がPNPトランジスタ31cのベース端子と接続され、自己のエミッタ端子が電源6と接続され、自己のコレクタ端子が信号出力端子7bと接続されている第8のトランジスタである。
図4の周波数変換器では、図1の周波数変換器における出力負荷回路5a,5bの具体的な構成を開示しているが、この出力負荷回路5a,5bの具体的な構成を図1〜図3の周波数変換器に適用してもよい。
PNPトランジスタ31dは自己のベース端子がPNPトランジスタ31cのベース端子と接続され、自己のエミッタ端子が電源6と接続され、自己のコレクタ端子が信号出力端子7bと接続されている第8のトランジスタである。
図4の周波数変換器では、図1の周波数変換器における出力負荷回路5a,5bの具体的な構成を開示しているが、この出力負荷回路5a,5bの具体的な構成を図1〜図3の周波数変換器に適用してもよい。
出力負荷回路5aにおけるPNPトランジスタ31aとPNPトランジスタ31bはカレントミラーの関係にあり、また、出力負荷回路5bにおけるPNPトランジスタ31cとPNPトランジスタ31dはカレントミラーの関係にあり、トランジスタの面積比によって流れる電流比が決まる。
スイッチング回路4のスイッチング出力信号端子4c,4dから出力される周波数混合信号は、PNPトランジスタ31a,31cからカレントミラーの関係によってPNPトランジスタ31b,31dに発生し、その周波数混合信号が信号出力端子7a,7bから出力される。
スイッチング回路4のスイッチング出力信号端子4c,4dから出力される周波数混合信号は、PNPトランジスタ31a,31cからカレントミラーの関係によってPNPトランジスタ31b,31dに発生し、その周波数混合信号が信号出力端子7a,7bから出力される。
このようなPNPトランジスタによる能動負荷回路は、抵抗による出力負荷回路と比べて、電源電圧や電流値の制限が少なく、PNPトランジスタの出力抵抗を負荷とするため、高負荷インピーダンスが得られる。したがって、出力振幅を大きくとることができるため、高変換利得を実現することができる。
なお、PNPトランジスタの面積比(カレントミラー比)は、必要な出力電力や負荷条件によって適宜設定するものである。
なお、PNPトランジスタの面積比(カレントミラー比)は、必要な出力電力や負荷条件によって適宜設定するものである。
実施の形態5.
図5はこの発明の実施の形態5による周波数変換器を示す構成図であり、図5において、図1と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態1〜3では、出力負荷回路5a,5bの具体的な構成を開示していないが、この実施の形態5では、出力負荷回路5a,5bの具体的な構成を開示する。
図5はこの発明の実施の形態5による周波数変換器を示す構成図であり、図5において、図1と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態1〜3では、出力負荷回路5a,5bの具体的な構成を開示していないが、この実施の形態5では、出力負荷回路5a,5bの具体的な構成を開示する。
出力負荷回路5aは、自己のコレクタ端子がスイッチング出力信号端子4c及び信号出力端子7aと接続され、自己のエミッタ端子が電源6と接続されているPNPトランジスタ32a(第5のトランジスタ)から構成されている。
出力負荷回路5bは、自己のコレクタ端子がスイッチング出力信号端子4d及び信号出力端子7bと接続され、自己のエミッタ端子が電源6と接続されているPNPトランジスタ32b(第6のトランジスタ)から構成されている。
出力負荷回路5bは、自己のコレクタ端子がスイッチング出力信号端子4d及び信号出力端子7bと接続され、自己のエミッタ端子が電源6と接続されているPNPトランジスタ32b(第6のトランジスタ)から構成されている。
PNPトランジスタ33は自己のベース端子がPNPトランジスタ32a,32bのベース端子と接続され、自己のエミッタ端子が電源6と接続され、自己のベース端子及びコレクタ端子が定電流源34と接続されている第7のトランジスタである。
図5の周波数変換器では、図1の周波数変換器における出力負荷回路5a,5bの具体的な構成を開示しているが、この出力負荷回路5a,5bの具体的な構成を図1〜図3の周波数変換器に適用してもよい。
図5の周波数変換器では、図1の周波数変換器における出力負荷回路5a,5bの具体的な構成を開示しているが、この出力負荷回路5a,5bの具体的な構成を図1〜図3の周波数変換器に適用してもよい。
PNPトランジスタ32a,32bと、ベース端子とコレクタ端子が短絡されているカレントミラー基準トランジスタであるPNPトランジスタ33とは、それぞれベース端子を共通に接続しているカレントミラーの関係にある。
バイアス回路8の設定によって決まるトランジスタ対3a,3bを流れる電流値と、カレントミラーの関係により決まるPNPトランジスタ32a,32bを流れる電流値を等しく設定することにより、PNPトランジスタ32a,32bは、それぞれ能動負荷回路として動作する。
バイアス回路8の設定によって決まるトランジスタ対3a,3bを流れる電流値と、カレントミラーの関係により決まるPNPトランジスタ32a,32bを流れる電流値を等しく設定することにより、PNPトランジスタ32a,32bは、それぞれ能動負荷回路として動作する。
このようなPNPトランジスタによる能動負荷回路は、抵抗による出力負荷回路と比べて、電源電圧や電流値の制限が少なく、PNPトランジスタの出力抵抗を負荷とするため、高負荷インピーダンスが得られる。したがって、出力振幅を大きくとることができるため、高変換利得を実現することができる。
実施の形態6.
上記実施の形態1〜5では、スイッチング回路4を構成している全てのトランジスタがNPNトランジスタ(接合型バイポーラトランジスタ)であるものを示したが、スイッチング回路4を構成している全てのトランジスタがNMOSトランジスタ(電界効果トランジスタ)であってもよく、同一の動作及び同様の効果が得られる。
スイッチング回路4を構成している全てのトランジスタをNMOSトランジスタとする場合、全てのNPNトランジスタのベース端子をNMOSトランジスタのゲート端子に置き換え、全てのNPNトランジスタのエミッタ端子をNMOSトランジスタのソース端子に置き換え、全てのNPNトランジスタのコレクタ端子をNMOSトランジスタのドレイン端子に置き換えるようにすればよい。
上記実施の形態1〜5では、スイッチング回路4を構成している全てのトランジスタがNPNトランジスタ(接合型バイポーラトランジスタ)であるものを示したが、スイッチング回路4を構成している全てのトランジスタがNMOSトランジスタ(電界効果トランジスタ)であってもよく、同一の動作及び同様の効果が得られる。
スイッチング回路4を構成している全てのトランジスタをNMOSトランジスタとする場合、全てのNPNトランジスタのベース端子をNMOSトランジスタのゲート端子に置き換え、全てのNPNトランジスタのエミッタ端子をNMOSトランジスタのソース端子に置き換え、全てのNPNトランジスタのコレクタ端子をNMOSトランジスタのドレイン端子に置き換えるようにすればよい。
また、上記実施の形態4,5では、出力負荷回路5a,5bを構成している全てのトランジスタ及び第6のトランジスタがPNPトランジスタ(接合型バイポーラトランジスタ)であるものを示したが、出力負荷回路5a,5bを構成している全てのトランジスタ及び第6のトランジスタがPMOSトランジスタ(電界効果トランジスタ)であってもよく、同一の動作及び同様の効果が得られる。
出力負荷回路5a,5bを構成している全てのトランジスタ及び第6のトランジスタをPNPトランジスタとする場合、全てのPNPトランジスタのベース端子をPMOSトランジスタのゲート端子に置き換え、全てのPNPトランジスタのエミッタ端子をPMOSトランジスタのソース端子に置き換え、全てのPNPトランジスタのコレクタ端子をPMOSトランジスタのドレイン端子に置き換えるようにすればよい。
出力負荷回路5a,5bを構成している全てのトランジスタ及び第6のトランジスタをPNPトランジスタとする場合、全てのPNPトランジスタのベース端子をPMOSトランジスタのゲート端子に置き換え、全てのPNPトランジスタのエミッタ端子をPMOSトランジスタのソース端子に置き換え、全てのPNPトランジスタのコレクタ端子をPMOSトランジスタのドレイン端子に置き換えるようにすればよい。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
1a,1b LO波入力端子、2a NPNトランジスタ(第1のトランジスタ)、2b NPNトランジスタ(第2のトランジスタ)、2c NPNトランジスタ(第3のトランジスタ)、2d NPNトランジスタ(第4のトランジスタ)、3a,3b トランジスタ対、4 スイッチング回路、4a,4b スイッチング入力信号端子、4c,4d スイッチング出力信号端子、5a 出力負荷回路(第1の出力負荷回路)、5b 出力負荷回路(第2の出力負荷回路)、6 電源、7a 信号出力端子(第1の出力端子)、7b 信号出力端子(第2の出力端子)、8 バイアス回路、9 平衡−不平衡回路、10 マーチャントバラン、11 信号入力端子、12 不平衡端子、13a 平衡端子(第1の平衡端子)、13b 平衡端子(第2の平衡端子)、14 伝送線路(第1の伝送線路)、15 伝送線路(第2の伝送線路)、16 伝送線路(第3の伝送線路)、17 伝送線路(第4の伝送線路)、20 トランスバラン、21 コイル(第1のコイル)、22 コイル(第2のコイル)、23 コイル(第3のコイル)、31a PNPトランジスタ(第5のトランジスタ)、31b PNPトランジスタ(第6のトランジスタ)、31c PNPトランジスタ(第7のトランジスタ)、31d PNPトランジスタ(第8のトランジスタ)、32a PNPトランジスタ(第5のトランジスタ)、32b PNPトランジスタ(第6のトランジスタ)、33 PNPトランジスタ(第7のトランジスタ)、34 定電流源。
Claims (16)
- 自己のベース端子から第1の信号が入力される第1のトランジスタと、
自己のベース端子から前記第1の信号と位相が反転している第2の信号が入力され、自己のエミッタ端子が前記第1のトランジスタのエミッタ端子と接続されている第2のトランジスタと、
自己のベース端子から前記第2の信号が入力される第3のトランジスタと、
自己のベース端子から前記第1の信号が入力され、自己のエミッタ端子が前記第3のトランジスタのエミッタ端子と接続されている第4のトランジスタと、
前記第1及び第3のトランジスタのコレクタ端子と電源間に接続されている第1の出力負荷回路と、
前記第2及び第4のトランジスタのコレクタ端子と前記電源間に接続されている第2の出力負荷回路と、
単相信号を差動信号に変換し、前記差動信号の一方の信号が流れる第1の平衡端子が前記第1及び第2のトランジスタのエミッタ端子と接続され、前記差動信号の他方の信号が流れる第2の平衡端子が前記第3及び第4のトランジスタのエミッタ端子と接続されている平衡−不平衡回路と
を備えた周波数変換器。 - 前記第1の平衡端子を流れる前記差動信号の一方の信号の周波数と前記第1の信号の入力に伴って前記第1のトランジスタを流れる電流の周波数とが混合された信号及び前記第2の平衡端子を流れる前記差動信号の他方の信号の周波数と前記第2の信号の入力に伴って前記第3のトランジスタを流れる電流の周波数とが混合された信号が、前記第1の出力負荷回路と接続されている第1の出力端子から出力され、
前記第1の平衡端子を流れる前記差動信号の一方の信号の周波数と前記第2の信号の入力に伴って前記第2のトランジスタを流れる電流の周波数とが混合された信号及び前記第2の平衡端子を流れる前記差動信号の他方の信号の周波数と前記第1の信号の入力に伴って前記第4のトランジスタを流れる電流の周波数とが混合された信号が、前記第2の出力負荷回路と接続されている第2の出力端子から出力されることを特徴とする請求項1記載の周波数変換器。 - 自己のベース端子から第1の信号が入力される第1のトランジスタと、
自己のベース端子から前記第1の信号と位相が反転している第2の信号が入力され、自己のエミッタ端子が前記第1のトランジスタのエミッタ端子と接続されている第2のトランジスタと、
自己のベース端子から前記第2の信号が入力される第3のトランジスタと、
自己のベース端子から前記第1の信号が入力され、自己のエミッタ端子が前記第3のトランジスタのエミッタ端子と接続されている第4のトランジスタと、
前記第1及び第2のトランジスタのコレクタ端子と電源間に接続されている第1の出力負荷回路と、
前記第3及び第4のトランジスタのコレクタ端子と前記電源間に接続されている第2の出力負荷回路と、
単相信号を差動信号に変換し、前記差動信号の一方の信号が流れる第1の平衡端子が前記第1及び第2のトランジスタのエミッタ端子と接続され、前記差動信号の他方の信号が流れる第2の平衡端子が前記第3及び第4のトランジスタのエミッタ端子と接続されている平衡−不平衡回路と
を備えた周波数変換器。 - 前記第1の平衡端子を流れる前記差動信号の一方の信号の周波数と前記第1の信号の入力に伴って前記第1のトランジスタを流れる電流の周波数とが混合された信号及び前記第1の平衡端子を流れる前記差動信号の一方の信号の周波数と前記第2の信号の入力に伴って前記第2のトランジスタを流れる電流の周波数とが混合された信号が、前記第1の出力負荷回路と接続されている第1の出力端子から出力され、
前記第2の平衡端子を流れる前記差動信号の他方の信号の周波数と前記第2の信号の入力に伴って前記第3のトランジスタを流れる電流の周波数とが混合された信号及び前記第2の平衡端子を流れる前記差動信号の他方の信号の周波数と前記第1の信号の入力に伴って前記第4のトランジスタを流れる電流の周波数とが混合された信号が、前記第2の出力負荷回路と接続されている第2の出力端子から出力されることを特徴とする請求項3記載の周波数変換器。 - 前記平衡−不平衡回路は、
一端が前記第1の平衡端子と接続され、他端が接地されている線路長が入力周波数の四分の一波長の長さである第1の伝送線路と、
一端が前記第2の平衡端子と接続され、他端が接地されている線路長が入力周波数の四分の一波長の長さである第2の伝送線路と、
一端が前記単相信号を入力する入力端子と接続され、線路長が入力周波数の四分の一波長の長さである第3の伝送線路と、
一端が前記第3の伝送線路の他端と接続され、他端が開放されている線路長が入力周波数の四分の一波長の長さである第4の伝送線路とから構成され、
前記第1の伝送線路と前記第3の伝送線路が平行に配置されて、前記第1の伝送線路と前記第3の伝送線路が電磁結合し、前記第2の伝送線路と前記第4の伝送線路が平行に配置されて、前記第2の伝送線路と前記第4の伝送線路が電磁結合することを特徴とする請求項1から請求項4のうちのいずれか1項記載の周波数変換器。 - 前記平衡−不平衡回路は、
一端が前記第1の平衡端子と接続され、他端が接地されている第1のコイルと、
一端が前記第1のコイルの他端と接続され、他端が前記第2の平衡端子と接続されている第2のコイルと、
一端が前記単相信号を入力する入力端子と接続され、他端が接地されている第3のコイルとから構成され、
前記第1及び第2のコイルと前記第3のコイルが平行に配置されており、前記単相信号によって前記第3のコイルに生じる電圧に応じて、前記第1及び第2のコイルに電圧が誘起されることを特徴とする請求項1から請求項4のうちのいずれか1項記載の周波数変換器。 - 前記第1の出力負荷回路は、
自己のベース端子及びコレクタ端子が前記第1及び第3のトランジスタのコレクタ端子と接続され、自己のエミッタ端子が前記電源と接続されている第5のトランジスタと、
自己のベース端子が前記第5のトランジスタのベース端子と接続され、自己のエミッタ端子が前記電源と接続され、自己のコレクタ端子が前記第1の出力端子と接続されている第6のトランジスタとから構成され、
前記第2の出力負荷回路は、
自己のベース端子及びコレクタ端子が前記第2及び第4のトランジスタのコレクタ端子と接続され、自己のエミッタ端子が前記電源と接続されている第7のトランジスタと、
自己のベース端子が前記第7のトランジスタのベース端子と接続され、自己のエミッタ端子が前記電源と接続され、自己のコレクタ端子が前記第2の出力端子と接続されている第8のトランジスタとから構成されていることを特徴とする請求項2記載の周波数変換器。 - 前記第1の出力負荷回路は、
自己のベース端子及びコレクタ端子が前記第1及び第2のトランジスタのコレクタ端子と接続され、自己のエミッタ端子が前記電源と接続されている第5のトランジスタと、
自己のベース端子が前記第5のトランジスタのベース端子と接続され、自己のエミッタ端子が前記電源と接続され、自己のコレクタ端子が前記第1の出力端子と接続されている第6のトランジスタとから構成され、
前記第2の出力負荷回路は、
自己のベース端子及びコレクタ端子が前記第3及び第4のトランジスタのコレクタ端子と接続され、自己のエミッタ端子が前記電源と接続されている第7のトランジスタと、
自己のベース端子が前記第7のトランジスタのベース端子と接続され、自己のエミッタ端子が前記電源と接続され、自己のコレクタ端子が前記第2の出力端子と接続されている第8のトランジスタとから構成されていることを特徴とする請求項4記載の周波数変換器。 - 前記第1の出力負荷回路は、
自己のコレクタ端子が前記第1及び第3のトランジスタのコレクタ端子及び前記第1の出力端子と接続され、自己のエミッタ端子が前記電源と接続されている第5のトランジスタから構成され、
前記第2の出力負荷回路は、
自己のコレクタ端子が前記第2及び第4のトランジスタのコレクタ端子及び前記第2の出力端子と接続され、自己のエミッタ端子が前記電源と接続されている第6のトランジスタから構成されており、
自己のベース端子が前記第5及び第6のトランジスタのベース端子と接続され、自己のエミッタ端子が前記電源と接続され、自己のベース端子及びコレクタ端子が定電流源と接続されている第7のトランジスタが設けられていることを特徴とする請求項2記載の周波数変換器。 - 前記第1の出力負荷回路は、
自己のコレクタ端子が前記第1及び第2のトランジスタのコレクタ端子及び前記第1の出力端子と接続され、自己のエミッタ端子が前記電源と接続されている第5のトランジスタから構成され、
前記第2の出力負荷回路は、
自己のコレクタ端子が前記第3及び第4のトランジスタのコレクタ端子及び前記第2の出力端子と接続され、自己のエミッタ端子が前記電源と接続されている第6のトランジスタから構成されており、
自己のベース端子が前記第5及び第6のトランジスタのベース端子と接続され、自己のエミッタ端子が前記電源と接続され、自己のベース端子及びコレクタ端子が定電流源と接続されている第7のトランジスタが設けられていることを特徴とする請求項4記載の周波数変換器。 - 前記第1から第4のトランジスタがNPNトランジスタであることを特徴とする請求項1から請求項6のうちのいずれか1項記載の周波数変換器。
- 前記第1から第4のトランジスタがNMOSトランジスタであり、前記第1から第4のトランジスタのベース端子が前記NMOSトランジスタのゲート端子、前記第1から第4のトランジスタのエミッタ端子が前記NMOSトランジスタのソース端子、前記第1から第4のトランジスタのコレクタ端子が前記NMOSトランジスタのドレイン端子に置き換えられていることを特徴とする請求項1から請求項6のうちのいずれか1項記載の周波数変換器。
- 前記第1から第4のトランジスタがNPNトランジスタであり、前記第5から第8のトランジスタがPNPトランジスタであることを特徴とする請求項7または請求項8記載の周波数変換器。
- 前記第1から第4のトランジスタがNPNトランジスタであり、前記第5から第7のトランジスタがPNPトランジスタであることを特徴とする請求項9または請求項10記載の周波数変換器。
- 前記第1から第4のトランジスタがNMOSトランジスタ、前記第5から第8のトランジスタがPNPトランジスタであり、
前記第1から第4のトランジスタのベース端子が前記NMOSトランジスタのゲート端子、前記第1から第4のトランジスタのエミッタ端子が前記NMOSトランジスタのソース端子、前記第1から第4のトランジスタのコレクタ端子が前記NMOSトランジスタのドレイン端子に置き換えられ、
前記第5から第8のトランジスタのベース端子が前記PMOSトランジスタのゲート端子、前記第5から第8のトランジスタのエミッタ端子が前記PMOSトランジスタのソース端子、前記第5から第8のトランジスタのコレクタ端子が前記PMOSトランジスタのドレイン端子に置き換えられていることを特徴とする請求項7または請求項8記載の周波数変換器。 - 前記第1から第4のトランジスタがNMOSトランジスタ、前記第5から第7のトランジスタがPNPトランジスタであり、
前記第1から第4のトランジスタのベース端子が前記NMOSトランジスタのゲート端子、前記第1から第4のトランジスタのエミッタ端子が前記NMOSトランジスタのソース端子、前記第1から第4のトランジスタのコレクタ端子が前記NMOSトランジスタのドレイン端子に置き換えられ、
前記第5から第7のトランジスタのベース端子が前記PMOSトランジスタのゲート端子、前記第5から第7のトランジスタのエミッタ端子が前記PMOSトランジスタのソース端子、前記第5から第7のトランジスタのコレクタ端子が前記PMOSトランジスタのドレイン端子に置き換えられていることを特徴とする請求項9または請求項10記載の周波数変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013240017A JP2015100078A (ja) | 2013-11-20 | 2013-11-20 | 周波数変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013240017A JP2015100078A (ja) | 2013-11-20 | 2013-11-20 | 周波数変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015100078A true JP2015100078A (ja) | 2015-05-28 |
Family
ID=53376432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013240017A Pending JP2015100078A (ja) | 2013-11-20 | 2013-11-20 | 周波数変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015100078A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6407473B1 (ja) * | 2017-07-27 | 2018-10-17 | 三菱電機株式会社 | 高周波ミクサ |
WO2021229385A1 (ja) * | 2020-05-15 | 2021-11-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117455A (ja) * | 1997-06-27 | 1999-01-22 | Sharp Corp | 周波数変換器 |
US6230001B1 (en) * | 1999-05-27 | 2001-05-08 | Rockwell Collins, Inc. | Active commutated double balanced mixer |
JP2005057629A (ja) * | 2003-08-07 | 2005-03-03 | Sharp Corp | ミキサ回路 |
JP2010118930A (ja) * | 2008-11-13 | 2010-05-27 | Mitsubishi Electric Corp | 周波数変換器 |
WO2013001743A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | 半導体受信装置 |
US8558605B1 (en) * | 2012-08-27 | 2013-10-15 | Linear Technology Corporation | Frequency mixer topology providing high linearity, low noise and high gain |
-
2013
- 2013-11-20 JP JP2013240017A patent/JP2015100078A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117455A (ja) * | 1997-06-27 | 1999-01-22 | Sharp Corp | 周波数変換器 |
US6230001B1 (en) * | 1999-05-27 | 2001-05-08 | Rockwell Collins, Inc. | Active commutated double balanced mixer |
JP2005057629A (ja) * | 2003-08-07 | 2005-03-03 | Sharp Corp | ミキサ回路 |
JP2010118930A (ja) * | 2008-11-13 | 2010-05-27 | Mitsubishi Electric Corp | 周波数変換器 |
WO2013001743A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | 半導体受信装置 |
US8558605B1 (en) * | 2012-08-27 | 2013-10-15 | Linear Technology Corporation | Frequency mixer topology providing high linearity, low noise and high gain |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6407473B1 (ja) * | 2017-07-27 | 2018-10-17 | 三菱電機株式会社 | 高周波ミクサ |
WO2019021425A1 (ja) * | 2017-07-27 | 2019-01-31 | 三菱電機株式会社 | 高周波ミクサ |
WO2021229385A1 (ja) * | 2020-05-15 | 2021-11-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5301436B2 (ja) | 周波数変換に関するシステム、方法、及び装置 | |
KR100533626B1 (ko) | 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기 | |
US8140044B2 (en) | Mixer circuit and method of operation | |
TW200816620A (en) | System, methods, and apparatus for frequency conversion | |
US7319851B2 (en) | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal | |
TWI548205B (zh) | Balanced upscale mixer | |
JPH06334440A (ja) | ダブルバランスミキサ回路 | |
TWI686054B (zh) | 降頻混頻器 | |
TWI535191B (zh) | Mixer | |
TW201728075A (zh) | 降頻混波器 | |
TW201931776A (zh) | 降頻混頻器 | |
JP2015100078A (ja) | 周波数変換器 | |
US20090295436A1 (en) | Electronic circuit, frequency divider and radio set | |
US7227406B2 (en) | Differential amplifier for balanced/unbalanced converter | |
KR100721171B1 (ko) | 주파수 변환회로 | |
JP5344890B2 (ja) | 周波数変換器 | |
TW201714401A (zh) | 平衡式升頻混頻器 | |
TWI780862B (zh) | 降頻混頻器 | |
TWI742455B (zh) | 接收器 | |
US5060299A (en) | Radio frequency mixer circuit utilizing interface transformers and switching diodes | |
JP2018011167A (ja) | 電圧制御発振器 | |
TW202037085A (zh) | 降頻混頻器 | |
JPWO2004019482A1 (ja) | ミクサ回路 | |
WO2014132316A1 (ja) | ハーモニックリジェクションミキサ | |
KR101390037B1 (ko) | 주파수 혼합기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170815 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180227 |