実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、特に上面図(「平面図」ともいう。)や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
本明細書等における「第1」、「第2」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層A上の電極B」の表現であれば、絶縁層Aの上に電極Bが直接接して形成されている必要はなく、絶縁層Aと電極Bとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(以下、「実効的なチャネル幅」ともいう。)と、トランジスタの上面図において示されるチャネル幅(以下、「見かけ上のチャネル幅」ともいう。)と、が異なる場合がある。例えば、ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネルの割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel Width)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面TEM像などを解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のDOS(Density of States)が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。
また、本明細書において、「平行」とは、二つの直線が-10°以上10°以下の角度で配置されている状態をいう。従って、-5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が-30°以上30°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」(これらの同意語を含む)などと言う場合は、明示されている場合を除き、プラスマイナス20%の誤差を含むものとする。
また、本明細書等において、フォトリソグラフィ法によりレジストマスクを形成し、その後にエッチング工程を行う場合は、特段の説明がない限り、当該レジストマスクは、エッチング工程終了後に除去するものとする。
また、本明細書等において、高電源電位VDD(「VDD」または「H電位」ともいう。)とは、低電源電位VSSよりも高い電位の電源電位を示す。また、低電源電位VSS(「VSS」または「L電位」ともいう。)とは、高電源電位VDDよりも低い電位の電源電位を示す。また、接地電位(「GND」または「GND電位」ともいう。)をVDDまたはVSSとして用いることもできる。例えばVDDが接地電位の場合には、VSSは接地電位より低い電位であり、VSSが接地電位の場合には、VDDは接地電位より高い電位である。
また、VSSを基準電位(0V)とした場合、VSSよりも低い電位を「負電位」、「負電圧」、または「負バイアス」と呼ぶ場合がある。また、VSSを基準電位(0V)とした場合、VSSよりも高い電位を「正電位」、「正電圧」、または「正バイアス」と呼ぶ場合がある。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型(ノーマリーオフ型)の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、nチャネル型のトランジスタとする。よって、そのしきい値電圧(「Vth」ともいう。)は、明示されている場合を除き、0Vよりも大きいものとする。
(実施の形態1)
本発明の一態様の記憶装置について図面を用いて説明する。
<記憶装置100>
図1は、本発明の一態様である記憶装置100の構成例を示すブロック図である。
記憶装置100は、入出力回路111(IO Circuit)、制御回路112(Controller)、I2Cレシーバ113、設定レジスタ114(Setting Register)、LVDS回路115、LVDS回路116、デコーダ117(Decoder)、記憶ブロックアレイ210(Memory Block Array)を有する。
また、制御回路112は、レジスタ118(Reg_r)、およびレジスタ119(Reg_w)を有する。また、記憶ブロックアレイ210は、n個(nは1以上の整数。)の記憶ブロック211(Memory Block)と負電圧生成回路218を有する。本明細書等では、1個目の記憶ブロック211を記憶ブロック211_1と示し、i個目(iは1以上n以下の整数。)の記憶ブロック211を記憶ブロック211_iと示している。
また、n個の記憶ブロック211は複数のグループに分けられる。図2(A)では、8つの記憶ブロック211(記憶ブロック211_1乃至記憶ブロック211_8)を、4つのグループに分ける例を示している。第1グループ261_1に記憶ブロック211_1が含まれ、第2グループ261_2に記憶ブロック211_2が含まれている。また、第3グループ261_3に記憶ブロック211_3および記憶ブロック211_4が含まれ、第4グループ261_4に記憶ブロック211_5乃至記憶ブロック211_8が含まれている。
また、負電圧生成回路218を複数設けてもよい。例えば、図2(B)に示すように、グループ毎に負電圧生成回路218(負電圧生成回路218_1乃至負電圧生成回路218_4)を設けてもよい。図2(B)において、負電圧生成回路218_1は第1グループ261_1に負電圧を供給する機能を有し、負電圧生成回路218_2は第2グループ261_2に負電圧を供給する機能を有する。また、負電圧生成回路218_3は第3グループ261_3に負電圧を供給する機能を有し、負電圧生成回路218_4は第4グループ261_4に負電圧を供給する機能を有する。
また、図3に示すように、記憶ブロック211毎に負電圧生成回路218(負電圧生成回路218_1乃至負電圧生成回路218_8)を設けてもよい。図4において、負電圧生成回路218_1は記憶ブロック211_1に負電圧を供給する機能を有し、負電圧生成回路218_2は記憶ブロック211_2に負電圧を供給する機能を有する。また、負電圧生成回路218_3は記憶ブロック211_3に負電圧を供給する機能を有し、負電圧生成回路218_4は記憶ブロック211_4に負電圧を供給する機能を有する。また、負電圧生成回路218_5は記憶ブロック211_5に負電圧を供給する機能を有し、負電圧生成回路218_6は記憶ブロック211_6に負電圧を供給する機能を有する。また、負電圧生成回路218_7は記憶ブロック211_7に負電圧を供給する機能を有し、負電圧生成回路218_8は記憶ブロック211_8に負電圧を供給する機能を有する。
入出力回路111は、外部機器と信号の受け渡しを行なう機能を有する。記憶装置100の動作条件などは、設定レジスタ114に記憶されている設定パラメータにより決定される。設定パラメータは、入出力回路111およびI2Cレシーバ113を介して設定レジスタ114に書き込まれる。なお、目的または用途などに応じてI2Cレシーバ113は省略してもよい。
設定パラメータの一例として、リフレッシュ動作の実行間隔や回路動作の動作タイミングなどの指定情報などがある。制御回路112は設定パラメータおよび外部からのコマンド信号を処理して記憶装置100の動作モードを決定する機能を有する。制御回路112は、色々な制御信号を生成して、記憶装置100全体の動作を制御する機能を有する。
また、外部から入出力回路111を介して制御回路112に、リセット信号res、アドレス信号ADDR[16:0]、行アドレス識別信号RAS(Row Address Strobe)、列アドレス識別信号CAS(Column Address Strobe)、書き込み制御信号WE(Write Enable)、データ読み出し用クロック信号clk_r、書き込みデータWDATA[7:0]などが供給される。データ読み出し用クロック信号clk_rは、転送回路LVDS_rxを介して制御回路112に供給される。
また、制御回路112から入出力回路111に、データ書き込み用クロック信号clk_t、読み出しデータRDATA[7:0]が供給される。データ読み出し用クロック信号clk_wは、転送回路LVDS_txを介して入出力回路111に供給される。転送回路LVDS_rxおよび転送回路LVDS_txは、LVDS(Low voltage differential signaling)規格で動作する転送回路である。なお、目的または用途などに応じて、転送回路LVDS_rxおよび転送回路LVDS_txの一方または双方を省略してもよい。
書き込みデータWDATA[7:0]は、データ書き込み用クロック信号clk_tに同期して転送され、制御回路112内のレジスタ119に保持される。制御回路112はレジスタ119に保持されているデータを記憶ブロックアレイ210に供給する機能を有する。
また、記憶ブロックアレイ210から読み出されたデータは、読み出しデータRDATA[7:0]として制御回路112内のレジスタ118に保持される。制御回路112は、読み出しデータRDATA[7:0]をデータ読み出し用クロック信号clk_rに同期して入出力回路111に転送する機能を有する。
また、制御回路112は、列アドレス信号C_ADDR[6:0]、列選択イネーブル信号CSEL_EN、データラッチ信号DLAT、グローバル書き込み許可信号GW_EN、グローバル読み出し許可信号GR_EN、グローバルセンスアンプ許可信号GSA_EN、グローバルイコライズ許可信号GEQ_ENB、ローカルセンスアンプ許可信号LSA_EN、ローカルイコライズ許可信号LEQ_ENB、およびワード線アドレス選択信号WL_ADDR[7:0]などを出力する機能を有する。
列アドレス信号C_ADDRおよび列選択イネーブル信号CSEL_ENはデコーダ117に供給される。
<記憶ブロック>
図4(A)は記憶ブロック211_iの構成例を示すブロック図である。図4(B)は、記憶ブロック211_iに含まれる、ローカルセンスアンプアレイ214およびセルアレイ221の構成例を示す斜視ブロック図である。また、図4(B)などに、X方向、Y方向、およびZ方向を示す矢印を付している。X方向、Y方向、およびZ方向は、それぞれが互いに直交する方向である。
記憶ブロック211_iは、ワード線ドライバ212、ローカルセンスアンプドライバ213、ローカルセンスアンプアレイ214、グローバルセンスアンプ215、読み出し書き込みセレクタ216、およびセルアレイ221を有する。
データラッチ信号DLAT、グローバル書き込み許可信号GW_EN、およびグローバル読み出し許可信号GR_ENは、読み出し書き込みセレクタ216に供給される。グローバルセンスアンプ許可信号GSA_ENおよびグローバルイコライズ許可信号GEQ_ENBは、グローバルセンスアンプ215に供給される。ローカルセンスアンプ許可信号LSA_ENおよびローカルイコライズ許可信号EQ_ENBはローカルセンスアンプアレイ214に供給される。ワード線アドレス選択信号WL_ADDR[7:0]は、ワード線ドライバ212に供給される。
ローカルセンスアンプアレイ214は、f行g列(fおよびgは、共に1以上の整数)のマトリクス状に配置された複数のセンスアンプ127を有する。本明細書などでは、1行1列目のセンスアンプ127をセンスアンプ127[1,1]と示す。また、k行h列目(kは1以上f以下の整数。hは1以上g以下の整数。)のセンスアンプ127をセンスアンプ127[k,h]と示す。
セルアレイ221はローカルセンスアンプアレイ214の上方に重ねて設けられている。セルアレイ221をローカルセンスアンプアレイ214の上方に重ねて設けることで、ビット線の配線長を短くすることが出来る。
セルアレイ221は、p行q列(pおよびqは、共に1以上の整数)のマトリクス状に配置された複数のメモリセル10を有する。また、セルアレイ221は、X方向(行方向)に延在するp本のワード線WLを有する(図4(B)に図示せず。)。なお、本明細書などでは、j本目(jは1以上p以下の整数。)のワード線WLをワード線WL[j]と示す。
1つのメモリセル10は、ワード線WLのいずれか1つと電気的に接続される。
<メモリセル>
図5に、メモリセル10の回路構成例を示す。メモリセル10は、トランジスタM1と、容量素子CAと、を有する。なお、トランジスタM1は、フロントゲート(単に「ゲート」ともいう。)、およびバックゲートを有する。バックゲートは、ゲートとバックゲートで半導体層のチャネル形成領域を挟むように配置される。なお、ゲートおよびバックゲートの呼称は便宜的なものであり、一方を「ゲート」という場合に他方を「バックゲート」という。よって、ゲートおよびバックゲートの呼称は、互いに入れ換えて用いることができる。ゲートまたはバックゲートの一方を「第1のゲート」と呼び、他方を「第2のゲート」と呼ぶ場合もある。
トランジスタM1のソースまたはドレインの一方は、容量素子CAの一方の電極と電気的に接続され、トランジスタM1のソースまたはドレインの他方は、ビット線BLまたはビット線BLBの一方と電気的に接続され、トランジスタM1のゲートは、ワード線WLaまたはワード線WLbの一方と電気的に接続され、トランジスタM1のバックゲートは、配線BGLと電気的に接続されている。容量素子CAの他方の電極は、配線CALと接続されている。
配線CALは、容量素子CAの他方の電極に所定の電位を印加するための配線として機能する。データの書き込み時、および読み出し時において、配線CALには、VSSなどの固定電位を供給するのが好ましい。
配線BGLは、トランジスタM1のバックゲートに電位を印加するための配線として機能する。
図5(B)に、トランジスタの電気特性の1つであるId-Vg特性の一例を示す。Id-Vg特性は、ゲート電圧(Vg)の変化に対するドレイン電流(Id)の変化を示す。図5(B)の横軸は、Vgをリニアスケールで示している。また、図5(B)の縦軸は、Idをログスケールで示している。図5(B)に示すように、配線BGLにバックゲート電圧(Vbg)として、正バイアスである電圧+Vbgを供給すると、Id-Vg特性がVgのマイナス方向にシフトする。配線BGLに負バイアスである電圧-Vbgを供給すると、Id-Vg特性がVgのプラス方向にシフトする。Id-Vg特性のシフト量は、配線BGLに供給される電圧の大きさで決まる。配線BGLに任意の電圧を印加することによって、トランジスタM1のしきい値電圧を増減することができる。
データの書き込みおよび読み出しは、ワード線WLにトランジスタM1を導通状態(オン状態)とする電位を供給し、トランジスタM1を導通状態にして、ビット線BLまたはビット線BLBと容量素子CAの一方の電極を電気的に接続することによって行われる。
なお、トランジスタM1として、チャネルが形成される半導体層に金属酸化物の一種である酸化物半導体を用いたトランジスタ(「OSトランジスタ」ともいう。)を用いることが好ましい。例えば、チャネルが形成される半導体層として、インジウム、元素M(元素Mはアルミニウム、ガリウム、イットリウム、またはスズ)、亜鉛のいずれか一を有する酸化物半導体を用いることが好ましい。特に、OSトランジスタの半導体層として、インジウム、ガリウム、亜鉛からなる酸化物半導体を用いることが好ましい。
インジウム、ガリウム、亜鉛を含む酸化物半導体を適用したOSトランジスタは、オフ電流が極めて小さいという特性を有している。トランジスタM1としてOSトランジスタを用いることによって、トランジスタM1のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタM1によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセルに対して多値データ、またはアナログデータを保持することができる。
ここで、トランジスタの電気特性の1つであるId-Vg特性の温度依存性について説明しておく。
図6(A)は、OSトランジスタのId-Vg特性を示している。図6(B)は、チャネルが形成される半導体層にシリコンを用いたトランジスタ(「Siトランジスタ」ともいう。)のId-Vg特性を示している。なお、図6(A)および図6(B)は、どちらもnチャネル型トランジスタのId-Vg特性である。
OSトランジスタおよびSiトランジスタともに、Vthは高温になるほどマイナス方向にシフトし、サブスレッショルド係数(「S値」ともいう。)は高温になるほど増大するという性質を有する。その結果、高温になるほどVgが0Vの時のId(「カットオフ電流」ともいう)が増加する。
OSトランジスタは高温下の動作においてもオフ電流が増加しにくい(図6(A)参照。)。また、OSトランジスタは、動作温度の上昇とともにオン電流が増加する。一方で、Siトランジスタは、温度の上昇とともに、オフ電流が増加し、オン電流が低下する(図6(B)参照。)。オフ電流が増加すると、メモリセルに書き込まれた電圧(情報)が低下し易くなる。すなわち、情報の保持時間が短くなり、メモリセルのリフレッシュ頻度が多くなる。よって、消費電力が多くなる。
本実施の形態などにおいて、保持時間とは、メモリセルに書き込まれた電圧が100%から60%に低下するまでの時間である。言い換えると、メモリセルに書き込まれた電荷量が100%から60%に低下するまでの時間である。
図6(A)および図5(B)に示すように、OSトランジスタは、Vgおよび/またはVbgを負電圧にすることで高温下においてもオフ電流を低減することができる。すなわち、トランジスタM1としてOSトランジスタを用いることで、高温下の動作においてもリフレッシュ頻度の増加を抑え、情報の保持時間を長くすることができる。よって、トランジスタM1を含む半導体装置全体の消費電力の増加を抑えることができる。
本明細書等において、OSトランジスタを用いたDRAMを、DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)呼ぶ。トランジスタM1としてOSトランジスタを適用することにより、DOSRAMを構成することができる。
前述した通り、高温下の動作などによってOSトランジスタのS値が変動する場合がある。
図7(A)に、OSトランジスタのS値が80mV/dec、180mV/dec、または200mV/decであるの時の、特定の保持時間を達成するために必要なVgの計算結果を示す。また、図7(B)は、保持時間と算出したVgの関係を示すグラフである。図7(B)の横軸は保持時間を対数で示しており、縦軸はVgを示している。なお、Vbgは、Vgが-0.8Vの時に保持時間が1時間になる電圧に固定されているものとした。
図7(A)および(B)より、OSトランジスタのS値が80mV/decの場合、Vgを-1.04Vにすることで約40日、Vgを-1.12Vにすることで約1年、Vgを-1.2Vにすることで約11年のデータ保持ができることがわかる。また、OSトランジスタのS値が120mV/decの場合、Vgを-1.16Vにすることで約40日、Vgを-1.28Vにすることで約1年、Vgを-1.4Vにすることで約11年のデータ保持ができることがわかる。また、OSトランジスタのS値が200mV/decの場合、Vgを-1.4Vにすることで約40日、Vgを-1.6Vにすることで約1年、Vgを-1.8Vにすることで約11年のデータ保持ができることがわかる。
トランジスタM1をオン状態とするVgをVgH、オフ状態とするVgをVgLとすると、グループ261毎にVgH、VgL、およびVbgの電圧を変えて、メモリセル10を異なる動作モードで動作させることができる。一例として、表1に4つの動作モードを示し、それぞれの動作条件を示す。本実施の形態では、VgHとVgLの電位差を3.3Vとする。ただし、VgHとVgLの電位差は3.3Vに限定されない。
本実施の形態などに示すVgH、VgL、Vbgなどの電圧は一例であり、本実施の形態などに示す値に限定されない。動作モード毎にVgHおよび/またはVgLの値を変えてもよい。ただし、VgHおよびVgLの絶対値が大きすぎると、信頼性の低下の一因となりやすい。また、動作モード毎にVgHおよび/またはVgLの値を変更する場合は、回路設計などの負担も増えるため、VgHとVgLはなるべく変えないことが好ましい。
〔通常モード〕
通常モードでは、VgHを2.5V、VgLを-0.8V、Vbgを-3Vとする。通常モードでのメモリセル10への情報の読み出し書き込み速度と保持時間が、記憶ブロック211の動作の基本になる。
〔高速モード〕
高速モードでは、VgHを2.5V、VgLを-0.8Vとし、Vbgを0Vとする。Vbgの電位を高くすることで、トランジスタM1のVthを小さくすることができる。よって、VgHとVgLを変化させずに、トランジスタM1の動作速度を高めることができる。また、トランジスタの電気特性などによっては、Vbgを正電圧としてもよい。
また、VgをVgHにする時にVbgの電位を上げて、VgをVgLにする時にVbgの電位を下げてもよい。VgとVbgを同時に変化させることで、トランジスタM1の動作速度をさらに高めることができる。
〔低速モード〕
低速モードでは、VgHを2.5V、VgLを-0.8Vとし、Vbgを-6Vとする。Vbgの電位を低くすることで、トランジスタM1のVthを大きくすることができる。よって、VgHとVgLを変化させずにトランジスタM1のオフ電流が低減され、保持時間を長くすることができる。また、リフレッシュ間隔を長くすることができるため、記憶ブロック211の消費電力を低減することができる。
〔長期保持モード〕
長期保持モードでは、VgLを-2Vとし、Vbgを-6Vとする。VgLを-2V、Vbgを-6Vとすることで、10年以上の長期間にわたって情報を保持することができる。よって、長期保持モードにおいてVgHは実質的に使用されない。長期保持モードで動作している記憶ブロック211に保持されている情報を読み出す時は、一旦上記モードのいずれかで動作させればよい。
一方で、長期保持モードのままVgHを2.5Vとして情報を読み出しても構わない。この場合、Vbgを上昇させてもよい。ただし、VgLを-2V、VgHを2.5Vとして動作させる場合は、ワード線ドライバに用いるトランジスタの耐圧が4.5V以上必要となる。よって、長期保持モードでは、例えばVgHを基準電位(0V)としたのち、VgL=-2Vとすることで、ドライバに求められる耐圧性能を変更することなく、長期保持モードを実現可能である。
また、長期保持モードで用いるVgLの電位が十分低い場合は、Vbgを0Vとしてもよいし、バックゲートをフローティング状態としてもよい。
例えば、第1グループ261_1を高速モードで動作させ、第2グループ261_2を通常モードで動作させ、第3グループ261_3を低速モードで動作させ、第4グループ261_4を長期保持モードで動作させることができる。
頻繁にアクセスされる情報は、高速モードで動作する第1グループ261_1に保持(記憶)することが好ましい。例えば、インターフェイスに近い記憶ブロック211を高速モードで動作させてもよい。
また、アクセス頻度に応じて、情報の書き込み先を、通常モードで動作する第2グループ261_2または低速モードで動作する第3グループ261_3のどちらかに振り分けることができる。
また、長期間使用しない情報は、長期保持モードで動作する第4グループ261_4に記憶すればよい。例えば、第4グループ261_4を補助記憶装置(ストレージ)として使用することができる。
例えば、図8(A)に示すように、第1グループ261_1をレジスタ、第2グループ261_2をキャッシュ、第3グループ261_3を主記憶装置(メインメモリ)、第4グループ261_4をストレージとして機能させてもよい。
レジスタは演算処理の結果や、集積回路の設定情報などを保持する機能を有する。キャッシュは、メインメモリに保持されている情報の一部を複製して保持する機能を有する。メインメモリに保持されている情報の代わりにキャッシュに保持されているデータを用いることができる。頻繁にアクセスされるデータをキャッシュに複製しておくことで、アクセス速度を高めることができる。ストレージは、メインメモリのデータを保持する機能と保持されているデータをメインメモリに出力する機能を有する。
また、図8(B)に示すように、第1グループ261_1をキャッシュ、第2グループ261_2をメインメモリ、第3グループ261_3を1次ストレージ、第4グループ261_4を2次ストレージとして機能させてもよい。
また、図8(C)に示すように、第1グループ261_1を1次キャッシュ、第2グループ261_2を2次キャッシュ、第3グループ261_3をメインメモリ、第4グループ261_4をストレージとして機能させてもよい。
Vg、Vbg、グループの数、1つのグループに含まれる記憶ブロック211の数、グループの配置、グループ内の記憶ブロック211の配置、および動作モードの決定などは、制御回路112で制御される。例えば、1つのグループに含まれる記憶ブロック211の数などは、必要に応じて変化させることができる。
また、一定期間毎に記憶ブロック211の動作モードを変えてもよい。記憶ブロック211の動作モードを定期的に変更することで、特性劣化を防ぎ、記憶装置100の信頼性を高めることができる。
本発明の一態様によれば、1つのDOSRAMデバイスで、単体SRAM(Static Random Access Memory)と同等の記憶装置や、混載DRAM(eDRAM:Embedded DRAM)と同等の記憶装置などを実現することができる。
また、トランジスタM1としてOSトランジスタを用いることで、高温環境下であっても記憶ブロックアレイ210を上記動作モードで動作させることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態2)
本実施の形態では、記憶装置100の断面構成例について図面を用いて説明する。
<記憶装置の構造例>
図9に、記憶装置100の一部の断面を示す。図9に示す記憶装置100は、基板291上に、ローカルセンスアンプアレイ214、セルアレイ221を積層している。なお、セルアレイ221以外の回路は、ローカルセンスアンプアレイ214と同様に基板291上に設けられる。図9では、基板291として単結晶半導体基板(例えば、単結晶シリコン基板)を用いる場合を示している。ローカルセンスアンプアレイ214に含まれるトランジスタは、ソース、ドレイン、およびチャネルが、基板291の一部に形成される。また、セルアレイ221には薄膜トランジスタ(例えば、OSトランジスタ)が含まれる。
〔ローカルセンスアンプアレイ214〕
図9において、ローカルセンスアンプアレイ214は、基板291上にトランジスタ233a、トランジスタ233b、およびトランジスタ233cを有する。図9では、トランジスタ233a、トランジスタ233b、およびトランジスタ233cのチャネル長方向の断面を示している。
前述した通り、トランジスタ233a、トランジスタ233b、およびトランジスタ233cのチャネルは、基板291の一部に形成される。集積回路に高速動作が求められる場合は、基板291として単結晶半導体基板を用いることが好ましい。
トランジスタ233a、トランジスタ233b、およびトランジスタ233cは、素子分離層292によって他のトランジスタと電気的に分離される。素子分離層の形成は、LOCOS(Local OSidation of Silicon)法や、STI(Shallow Trench Isolation)法などを用いることができる。
また、トランジスタ233a、トランジスタ233b、およびトランジスタ233c上に絶縁層293、絶縁層235、絶縁層237が設けられ、絶縁層237中に電極238が埋設されている。電極238はコンタクトプラグ236を介してトランジスタ233aのソースまたはドレインの一方と電気的に接続されている。
また、電極238および絶縁層237の上に、絶縁層239、絶縁層240、および絶縁層241が設けられ、絶縁層239、絶縁層240、および絶縁層241の中に電極242が埋設されている。電極242は、電極238と電気的に接続される。
また、電極242および絶縁層241の上に、絶縁層243、および絶縁層244が設けられ、絶縁層243、および絶縁層244の中に電極245が埋設されている。電極245は、電極242と電気的に接続される。
また、電極245および絶縁層244の上に、絶縁層246および絶縁層247が設けられ、絶縁層246および絶縁層247の中に電極249が埋設されている。電極249は、電極245と電気的に接続される。
また、電極249および絶縁層247の上に、絶縁層248および絶縁層250が設けられ、絶縁層248および絶縁層250の中に電極251が埋設されている。電極251は、電極249と電気的に接続される。
〔セルアレイ221〕
セルアレイ221は、ローカルセンスアンプアレイ214上に設けられる。図9において、セルアレイ221は、トランジスタ368a、トランジスタ368b、容量素子369a、および容量素子369bを有する。図9では、トランジスタ368aおよびトランジスタ368bは、チャネル長方向の断面を示している。なお、トランジスタ368a、およびトランジスタ368bは、バックゲートを有するトランジスタである。
トランジスタ368a、およびトランジスタ368bの半導体層に、金属酸化物の一種である酸化物半導体を用いることが好ましい。すなわち、トランジスタ368a、およびトランジスタ368bにOSトランジスタを用いることが好ましい。
トランジスタ368a、およびトランジスタ368bは、絶縁層361および絶縁層362上に設けられている。また、絶縁層362上に絶縁層363および絶縁層364が設けられている。トランジスタ368a、およびトランジスタ368bのバックゲートは、絶縁層363および絶縁層364中に埋設されている。絶縁層364上に、絶縁層365および絶縁層366が設けられている。また、電極367が、絶縁層361乃至絶縁層366中に埋設されている。電極367は、電極251と電気的に接続されている。
また、トランジスタ368a、トランジスタ368b、容量素子369a、および容量素子369b上に、絶縁層371、絶縁層372、および絶縁層373が形成され、絶縁層373上に電極375が形成されている。電極375はコンタクトプラグ374を介して電極367と電気的に接続される。
また、電極375上に、絶縁層376、絶縁層377、絶縁層378、および絶縁層379が設けられている。また、電極380が、絶縁層376乃至絶縁層379中に埋設されている。電極380は、電極375と電気的に接続されている。
また、電極380および絶縁層379の上に、絶縁層381および絶縁層382が設けられている。
<変形例>
図10に記憶装置100Aの一部の断面を示す。記憶装置100Aは記憶装置100の変形例である。記憶装置100Aは、ローカルセンスアンプアレイ214A、セルアレイ221を有する。ローカルセンスアンプアレイ214A、セルアレイ221は、基板291上に順に設けられる。記憶装置100Aでは、基板291として絶縁性基板(例えば、ガラス基板)を用いる。
ローカルセンスアンプアレイ214Aは、トランジスタ268a、トランジスタ268b、容量素子269a、および容量素子269bを有する。ローカルセンスアンプアレイ214Aに含まれるトランジスタに、薄膜トランジスタ(例えば、OSトランジスタ)を用いる。セルアレイ221は、上記と同様に作製することができる。
ローカルセンスアンプアレイ214Aに含まれるトランジスタを全てOSトランジスタとすることで、ローカルセンスアンプアレイ214Aを単極性の集積回路にすることができる。記憶装置100Aに含まれるトランジスタを全てOSトランジスタとすることで、記憶装置100Aを単極性の記憶装置にすることができる。
<構成材料について>
〔基板〕
基板として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることができる。また、SOI基板や、半導体基板上に歪トランジスタやFIN型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。
また、基板として、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることもできる。なお、基板として、可撓性基板(フレキシブル基板)を用いてもよい。可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。基板に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板に用いる可撓性基板は、例えば、線膨張率が1×10-3/K以下、5×10-5/K以下、または1×10-5/K以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
〔絶縁層〕
絶縁層は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書等において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)等を用いて測定することができる。
また、半導体層として金属酸化物の一種である酸化物半導体を用いる場合は、半導体層中の水素濃度の増加を防ぐために、絶縁層中の水素濃度を低減することが好ましい。具体的には、絶縁層中の水素濃度を、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)において2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下、さらに好ましくは5×1018atoms/cm3以下とする。特に、半導体層と接する絶縁層の水素濃度を低減することが好ましい。
また、半導体層中の窒素濃度の増加を防ぐために、絶縁層中の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を、SIMSにおいて5×1019atoms/cm3以下、好ましくは5×1018atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とする。
また、絶縁層の少なくとも半導体層と接する領域と、絶縁層の少なくとも半導体層と接する領域は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法(ESR:Electron Spin Resonance)で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、g値が2.001に観察されるE’センターが挙げられる。なお、E’センターは、シリコンのダングリングボンドに起因する。例えば、絶縁層として、酸化シリコン層または酸化窒化シリコン層を用いる場合、E’センター起因のスピン密度が、3×1017spins/cm3以下、好ましくは5×1016spins/cm3以下である酸化シリコン層または酸化窒化シリコン層を用いればよい。
また、上述のシグナル以外に二酸化窒素(NO2)に起因するシグナルが観察される場合がある。当該シグナルは、Nの核スピンにより3つのシグナルに分裂しており、それぞれのg値が2.037以上2.039以下(第1のシグナルとする)、g値が2.001以上2.003以下(第2のシグナルとする)、及びg値が1.964以上1.966以下(第3のシグナルとする)に観察される。
例えば、絶縁層として、二酸化窒素(NO2)に起因するシグナルのスピン密度が、1×1017spins/cm3以上1×1018spins/cm3未満である絶縁層を用いると好適である。
なお、二酸化窒素(NO2)を含む窒素酸化物(NOx)は、絶縁層中に準位を形成する。当該準位は、酸化物半導体層のエネルギーギャップ内に位置する。そのため、窒素酸化物(NOx)が、絶縁層と酸化物半導体層の界面に拡散すると、当該準位が絶縁層側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層と酸化物半導体層の界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁層として窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物(NOx)の放出量が少ない絶縁層としては、例えば、酸化窒化シリコン層を用いることができる。当該酸化窒化シリコン層は、昇温脱離ガス分析法(TDS:Thermal Desorption Spectroscopy)において、窒素酸化物(NOx)の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が1×1018個/cm3以上5×1019個/cm3以下である。なお、上記のアンモニアの放出量は、TDSにおける加熱処理の温度が50℃以上650℃以下、または50℃以上550℃以下の範囲での総量である。
窒素酸化物(NOx)は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁層を用いることで窒素酸化物(NOx)が低減される。
また、酸化物半導体層に接する絶縁層のうち少なくとも1つは、加熱により酸素が放出される絶縁層を用いて形成することが好ましい。具体的には、絶縁層の表面温度が100℃以上700℃以下、好ましくは100℃以上500℃以下の加熱処理で行われるTDSにて、酸素原子に換算した酸素の脱離量が1.0×1018atoms/cm3以上、1.0×1019atoms/cm3以上、または1.0×1020atoms/cm3以上である絶縁層を用いることが好ましい。なお、本明細書などにおいて、加熱により放出される酸素を「過剰酸素」ともいう。
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸化性雰囲気下における熱処理やプラズマ処理などで行なうことができる。または、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法などを用いて酸素を添加してもよい。酸素を添加する処理に用いるガスとしては、16O2もしくは18O2などの酸素ガス、亜酸化窒素ガス、またはオゾンガスなどの、酸素を含むガスが挙げられる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。酸素ドープ処理は、基板を加熱して行なってもよい。
また、絶縁層として、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low-k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi-O-Si結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層の形成方法は、特に限定されない。なお、絶縁層に用いる材料によっては焼成工程が必要な場合がある。この場合、絶縁層の焼成工程と他の熱処理工程を兼ねることで、効率よくトランジスタを作製することが可能となる。
〔電極〕
電極を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物(ITO:Indium Tin Oxide)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、窒素を含む導電性材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、半導体層に酸化物半導体を用いて、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いる場合は、酸素を含む導電性材料を半導体層側に設けるとよい。酸素を含む導電性材料を半導体層側に設けることで、当該導電性材料から離脱した酸素が半導体層に供給されやすくなる。
なお、電極としては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いればよい。また、埋め込み性の高い導電性材料と、チタン層、窒化チタン層、窒化タンタル層などのバリア層(拡散防止層)を組み合わせて用いてもよい。なお、電極を「コンタクトプラグ」という場合がある。
特に、ゲート絶縁層と接する電極に不純物が透過しにくい導電性材料を用いることが好ましい。不純物が透過しにくい導電性材料として、例えば窒化タンタルが挙げられる。
絶縁層に不純物が透過しにくい絶縁性材料を用い、電極、電極に不純物が透過しにくい導電性材料を用いることで、トランジスタへの不純物の拡散をさらに抑制することができる。よって、トランジスタの信頼性をさらに高めることができる。すなわち、記憶装置の信頼性をさらに高めることができる。
〔半導体層〕
半導体層として、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
また、半導体層として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
なお、半導体層を積層してもよい。半導体層を積層する場合は、それぞれ異なる結晶状態を有する半導体を用いてもよいし、それぞれ異なる半導体材料を用いてもよい。
また、酸化物半導体のバンドギャップは2eV以上あるため、半導体層に酸化物半導体を用いると、オフ電流が極めて少ないトランジスタを実現することができる。具体的には、ソースとドレイン間の電圧が3.5V、室温(代表的には25℃)下において、チャネル幅1μm当たりのオフ電流を1×10-20A未満、1×10-22A未満、あるいは1×10-24A未満とすることができる。すなわち、オンオフ比を20桁以上とすることもできる。また、半導体層に酸化物半導体を用いたトランジスタは、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、出力電圧が大きく高耐圧なトランジスタを提供できる。また、信頼性の良好な記憶装置などを提供できる。また、出力電圧が大きく高耐圧な記憶装置を提供することができる。
また、本明細書等において、チャネルが形成される半導体層に結晶性を有するシリコンを用いたトランジスタを「結晶性Siトランジスタ」ともいう。
結晶性Siトランジスタは、OSトランジスタよりも比較的高い移動度を得やすい。一方で、結晶性Siトランジスタは、OSトランジスタのように極めて少ないオフ電流の実現が困難である。よって、半導体層に用いる半導体材料は、目的や用途に応じて適宜使い分けることが肝要である。例えば、目的や用途に応じて、OSトランジスタと結晶性Siトランジスタなどを組み合わせて用いてもよい。
半導体層として酸化物半導体層を用いる場合は、酸化物半導体層をスパッタリング法で形成することが好ましい。酸化物半導体層は、スパッタリング法で形成すると酸化物半導体層の密度を高められるため、好適である。スパッタリング法で酸化物半導体層を形成する場合、スパッタリングガスには、希ガス(代表的にはアルゴン)、酸素、または、希ガスおよび酸素の混合ガスを用いればよい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスや希ガスは、露点が-60℃以下、好ましくは-100℃以下にまで高純度化したガスを用いる。高純度化されたスパッタリングガスを用いて成膜することで、酸化物半導体層に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体層を形成する場合、スパッタリング装置が有する成膜室内の水分を可能な限り除去することが好ましい。例えば、クライオポンプのような吸着式の真空排気ポンプを用いて、成膜室内を高真空(5×10-7Paから1×10-4Pa程度まで)に排気することが好ましい。特に、スパッタリング装置の待機時における、成膜室内のH2Oに相当するガス分子(m/z=18に相当するガス分子)の分圧を1×10-4Pa以下、好ましく5×10-5Pa以下とすることが好ましい。
〔金属酸化物〕
金属酸化物の一種である酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物半導体が、インジウム、元素Mおよび亜鉛を有する場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素として、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
[金属酸化物の構成]
以下では、本発明の一態様で開示されるトランジスタに用いることができるCAC(Cloud-Aligned Composite)-OSの構成について説明する。
なお、本明細書等において、CAAC(c-axis aligned crystal)、およびCAC(Cloud-Aligned Composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一例を表す。
CAC-OSまたはCAC-metal oxideとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC-OSまたはCAC-metal oxideを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子(または正孔)を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC-OSまたはCAC-metal oxideに付与することができる。CAC-OSまたはCAC-metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、CAC-OSまたはCAC-metal oxideは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、CAC-OSまたはCAC-metal oxideにおいて、導電性領域と、絶縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。
また、CAC-OSまたはCAC-metal oxideは、異なるバンドギャップを有する成分により構成される。例えば、CAC-OSまたはCAC-metal oxideは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記CAC-OSまたはCAC-metal oxideをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
すなわち、CAC-OSまたはCAC-metal oxideは、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)と呼称することもできる。
[金属酸化物の構造]
酸化物半導体(金属酸化物)は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc-OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a-like OS:amorphous-like oxide semiconductor)および非晶質酸化物半導体などがある。
CAAC-OSは、c軸配向性を有し、かつa-b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、CAAC-OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう。)を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC-OSが、a-b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、CAAC-OSは、インジウム、および酸素を有する層(以下、In層)と、元素M、亜鉛、および酸素を有する層(以下、(M、Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M、Zn)層の元素Mがインジウムと置換した場合、(In、M、Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In、M)層と表すこともできる。
CAAC-OSは結晶性の高い金属酸化物である。一方、CAAC-OSは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC-OSは不純物や欠陥(酸素欠損など)の少ない金属酸化物ともいえる。したがって、CAAC-OSを有する金属酸化物は、物理的性質が安定する。そのため、CAAC-OSを有する金属酸化物は熱に強く、信頼性が高い。
nc-OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc-OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc-OSは、分析方法によっては、a-like OSや非晶質酸化物半導体と区別が付かない場合がある。
a-like OSは、nc-OSと非晶質酸化物半導体との間の構造を有する金属酸化物である。a-like OSは、鬆または低密度領域を有する。すなわち、a-like OSは、nc-OSおよびCAAC-OSと比べて、結晶性が低い。
酸化物半導体(金属酸化物)は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a-like OS、nc-OS、CAAC-OSのうち、二種以上を有していてもよい。
[金属酸化物を有するトランジスタ]
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が8×1011/cm3未満、好ましくは1×1011/cm3未満、さらに好ましくは1×1010/cm3未満であり、1×10-9/cm3以上とすればよい。
また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
[不純物]
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物において、第14族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、SIMSにおいて、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、SIMSにより得られる水素濃度を、1×1020atoms/cm3未満、好ましくは1×1019atoms/cm3未満、より好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とする。
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
<成膜方法について>
絶縁層を形成するための絶縁性材料、電極を形成するための導電性材料、または半導体層を形成するための半導体材料は、スパッタリング法、スピンコート法、CVD(Chemical Vapor Deposition)法(熱CVD法、MOCVD(Metal Organic Chemical Vapor Deposition)法、PECVD(Plasma Enhanced CVD)法、高密度プラズマCVD(High density plasma CVD)法、LPCVD(low pressure CVD)法、APCVD(atmospheric pressure CVD)法等を含む)、ALD(Atomic Layer Deposition)法、または、MBE(Molecular Beam Epitaxy)法、または、PLD(Pulsed Laser Deposition)法、ディップ法、スプレー塗布法、液滴吐出法(インクジェット法など)、印刷法(スクリーン印刷、オフセット印刷など)を用いて形成することができる。
プラズマCVD法は、比較的低温で高品質の膜が得られる。MOCVD法、ALD法、または熱CVD法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくい。例えば、記憶装置に含まれる配線、電極、素子(トランジスタ、容量素子など)などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、記憶装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメージが生じないため、記憶装置の歩留まりを高くすることができる。また、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
CVD法およびALD法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
CVD法およびALD法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、CVD法およびALD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、CVD法およびALD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、記憶装置の生産性を高めることができる場合がある。
なお、ALD法により成膜する場合は、材料ガスとして塩素を含まないガスを用いることが好ましい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態3)
本実施の形態では、上記実施の形態に示した記憶装置などに用いることができるトランジスタの構造例について説明する。
<トランジスタの構造例1>
図11(A)、(B)および(C)を用いてトランジスタ510Aの構造例を説明する。図11(A)はトランジスタ510Aの上面図である。図11(B)は、図11(A)に一点鎖線L1-L2で示す部位の断面図である。図11(C)は、図11(A)に一点鎖線W1-W2で示す部位の断面図である。なお、図11(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図11(A)、(B)および(C)では、トランジスタ510Aと、層間膜として機能する絶縁層511、絶縁層512、絶縁層514、絶縁層516、絶縁層580、絶縁層582、および絶縁層584を示している。また、トランジスタ510Aと電気的に接続し、コンタクトプラグとして機能する導電層546(導電層546a、および導電層546b)と、配線として機能する導電層503と、を示している。
トランジスタ510Aは、第1のゲート電極として機能する導電層560(導電層560a、および導電層560b)と、第2のゲート電極として機能する導電層505(導電層505a、および導電層505b)と、第1のゲート絶縁膜として機能する絶縁層550と、第2のゲート絶縁層として機能する絶縁層521、絶縁層522、および絶縁層524と、チャネルが形成される領域を有する酸化物530(酸化物530a、酸化物530b、および酸化物530c)と、ソースまたはドレインの一方として機能する導電層542aと、ソースまたはドレインの他方として機能する導電層542bと、絶縁層574とを有する。
また、図11に示すトランジスタ510Aでは、酸化物530c、絶縁層550、および導電層560が、絶縁層580に設けられた開口部内に、絶縁層574を介して配置される。また、酸化物530c、絶縁層550、および導電層560は、導電層542a、および導電層542bとの間に配置される。
絶縁層511、および絶縁層512は、層間膜として機能する。
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などの絶縁層を単層または積層で用いることができる。またはこれらの絶縁層に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁層を窒化処理してもよい。上記の絶縁層に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
例えば、絶縁層511は、水または水素などの不純物が、基板側からトランジスタ510Aに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁層511は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)絶縁性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子など)の少なくとも一の拡散を抑制する機能を有する(上記酸素が透過しにくい。)絶縁性材料を用いることが好ましい。また、例えば、絶縁層511として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁層511よりも基板側からトランジスタ510A側に拡散するのを抑制することができる。
例えば、絶縁層512は、絶縁層511よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
導電層503は、絶縁層512に埋め込まれるように形成される。ここで、導電層503の上面の高さと、絶縁層512の上面の高さは同程度にできる。なお導電層503は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電層503を2層以上の多層膜構造としてもよい。なお、導電層503は、タングステン、銅、またはアルミニウムを主成分とする導電性が高い導電性材料を用いることが好ましい。
トランジスタ510Aにおいて、導電層560は、第1のゲート(トップゲートともいう。)電極として機能する場合がある。また、導電層505は、第2のゲート(ボトムゲートともいう。)電極として機能する場合がある。その場合、導電層505に印加する電位を、導電層560に印加する電位と連動させず、独立して変化させることで、トランジスタ510Aの閾値電圧を制御することができる。特に、導電層505に負の電位を印加することにより、トランジスタ510Aの閾値電圧を0Vより大きくし、オフ電流を低減することが可能となる。したがって、導電層505に負の電位を印加したほうが、印加しない場合よりも、導電層560に印加する電位が0Vのときのドレイン電流を小さくすることができる。
また、例えば、導電層505と、導電層560とを重畳して設けることで、導電層560、および導電層505に電位を印加した場合、導電層560から生じる電界と、導電層505から生じる電界と、がつながり、酸化物530に形成されるチャネル形成領域を覆うことができる。
つまり、第1のゲート電極としての機能を有する導電層560の電界と、第2のゲート電極としての機能を有する導電層505の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第1のゲート電極、および第2のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(S-channel)構造とよぶ。
絶縁層514、および絶縁層516は、絶縁層511または絶縁層512と同様に、層間膜として機能する。例えば、絶縁層514は、水または水素などの不純物が、基板側からトランジスタ510Aに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁層514よりも基板側からトランジスタ510A側に拡散するのを抑制することができる。また、例えば、絶縁層516は、絶縁層514よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
第2のゲートとして機能する導電層505は、絶縁層514および絶縁層516の開口の内壁に接して導電層505aが形成され、さらに内側に導電層505bが形成されている。ここで、導電層505aおよび導電層505bの上面の高さと、絶縁層516の上面の高さは同程度にできる。なお、トランジスタ510Aでは、導電層505aおよび導電層505bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電層505は、単層、または3層以上の積層構造として設ける構成にしてもよい。
ここで、導電層505aは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい。)導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
例えば、導電層505aが酸素の拡散を抑制する機能を持つことにより、導電層505bが酸化して導電率が低下することを抑制することができる。
また、導電層505が配線の機能を兼ねる場合、導電層505bは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電層503は、必ずしも設けなくともよい。なお、導電層505bを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
絶縁層521、絶縁層522、および絶縁層524は、第2のゲート絶縁層としての機能を有する。
また、絶縁層522は、バリア性を有することが好ましい。絶縁層522がバリア性を有することで、トランジスタ510Aの周辺部からトランジスタ510Aへの水素等の不純物の混入を抑制する層として機能する。
絶縁層522は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などのいわゆるhigh-k材料を含む絶縁層を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁層の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁層として機能する絶縁層にhigh-k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
例えば、絶縁層521は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、high-k材料の絶縁層と絶縁層522とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
なお、図11には、第2のゲート絶縁層として、3層の積層構造を示したが、単層、または2層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
チャネル形成領域として機能する領域を有する酸化物530は、酸化物530aと、酸化物530a上の酸化物530bと、酸化物530b上の酸化物530cと、を有する。酸化物530b下に酸化物530aを有することで、酸化物530aよりも下方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。また、酸化物530b上に酸化物530cを有することで、酸化物530cよりも上方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。酸化物530として、上記実施の形態に示した金属酸化物の一種である酸化物半導体を用いることができる。
なお、酸化物530cは、絶縁層580に設けられた開口部内に、絶縁層574を介して設けられることが好ましい。絶縁層574がバリア性を有する場合、絶縁層580からの不純物が酸化物530へと拡散することを抑制することができる。
導電層542は、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電層542aと、導電層542bとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
また、図11では単層構造を示したが、2層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、導電層542上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁層574を成膜する際に、導電層542が酸化することを抑制することができる。
バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、CVD法で形成した窒化シリコンを用いてもよい。
バリア層を有することで、導電層542の材料選択の幅を広げることができる。例えば、導電層542に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
絶縁層550は、第1のゲート絶縁層として機能する。絶縁層550は、絶縁層580に設けられた開口部内に、酸化物530c、および絶縁層574を介して設けられることが好ましい。
トランジスタの微細化、および高集積化が進むと、ゲート絶縁層の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁層550は、第2のゲート絶縁層と同様に、積層構造としてもよい。ゲート絶縁層として機能する絶縁層を、high-k材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第1のゲート電極として機能する導電層560は、導電層560a、および導電層560a上の導電層560bを有する。導電層560aは、導電層505aと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電層560aが酸素の拡散を抑制する機能を持つことにより、導電層560bの材料選択性を向上することができる。つまり、導電層560aを有することで、導電層560bの酸化が抑制され、導電率が低下することを防止することができる。
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電層560aとして、酸化物530として用いることができる酸化物半導体を用いることができる。その場合、導電層560bをスパッタリング法で成膜することで、導電層560aの電気抵抗値を低下させて導電体とすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。
導電層560bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電層560は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電層560bは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
絶縁層580と、トランジスタ510Aとの間に絶縁層574を配置する。絶縁層574は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁層574を有することで、絶縁層580が有する水、および水素などの不純物が酸化物530c、絶縁層550を介して、酸化物530bに拡散することを抑制することができる。また、絶縁層580が有する過剰酸素により、導電層560が酸化するのを抑制することができる。
絶縁層580、絶縁層582、および絶縁層584は、層間膜として機能する。
絶縁層582は、絶縁層514と同様に、水または水素などの不純物が、外部からトランジスタ510Aに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
また、絶縁層582に抵抗率が1×1010以上1×1015Ωcm以下の絶縁材料を用いることで、成膜時またはエッチング時などで生じるプラズマダメージを低減することができる。例えば、絶縁層582として抵抗率が1×1014Ωcm以下、好ましくは1×1013Ωcm以下の窒化シリコンを用いればよい。なお、絶縁層582に限らず、他の絶縁層に抵抗率が1×1010以上1×1015Ωcm以下の絶縁材料を用いてもよい。例えば、絶縁層584、絶縁層580、絶縁層524、および/または絶縁層516に抵抗率が1×1014Ωcm以下、好ましくは1×1013Ωcm以下の窒化シリコンを用いてもよい。
また、絶縁層580、および絶縁層584は、絶縁層516と同様に、絶縁層582よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、トランジスタ510Aは、絶縁層580、絶縁層582、および絶縁層584に埋め込まれた導電層546などのプラグや配線を介して、他の構造と電気的に接続してもよい。
また、導電層546の材料としては、導電層505と同様に、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
例えば、導電層546としては、例えば、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
<トランジスタの構造例2>
図12(A)、(B)および(C)を用いてトランジスタ510Bの構造例を説明する。図12(A)はトランジスタ510Bの上面図である。図12(B)は、図12(A)に一点鎖線L1-L2で示す部位の断面図である。図12(C)は、図12(A)に一点鎖線W1-W2で示す部位の断面図である。なお、図12(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ510Bは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図12(A)乃至(C)では、導電層542(導電層542a、および導電層542b)を設けずに、露出した酸化物530b表面の一部に領域531aおよび領域531bを有する。領域531aまたは領域531bの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物530bと、絶縁層574の間に、絶縁層573を有する。
図12に示す、領域531(領域531a、および領域531b)は、酸化物530bに上記の元素が添加された領域である。領域531は、例えば、ダミーゲートを用いることで形成することができる。
具体的には、酸化物530b上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物530bを低抵抗化する元素を添加するとよい。つまり、酸化物530が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域531が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
なお、酸化物530を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)などを用いて測定すればよい。
特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
続いて、酸化物530b、およびダミーゲート上に、絶縁層573となる絶縁膜、および絶縁層574となる絶縁膜を成膜してもよい。絶縁層573となる絶縁膜、および絶縁層574を積層して設けることで、領域531と、酸化物530cおよび絶縁層550とが重畳する領域を設けることができる。
具体的には、絶縁層574となる絶縁膜上に絶縁層580となる絶縁膜を設けた後、絶縁層580となる絶縁膜にCMP(Chemical Mechanical Polishing)処理を行うことで、絶縁層580となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁層573の一部も除去するとよい。従って、絶縁層580に設けられた開口部の側面には、絶縁層574、およい絶縁層573が露出し、当該開口部の底面には、酸化物530bに設けられた領域531の一部が露出する。次に、当該開口部に酸化物530cとなる酸化膜、絶縁層550となる絶縁膜、および導電層560となる導電膜を順に成膜した後、絶縁層580が露出するまでCMP処理などにより、酸化物530cとなる酸化膜、絶縁層550となる絶縁膜、および導電層560となる導電膜の一部を除去することで、図12に示すトランジスタを形成することができる。
なお、絶縁層573、および絶縁層574は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
図12に示すトランジスタは、既存の装置を転用することができ、さらに、導電層542を設けないため、コストの低減を図ることができる。
<トランジスタの構造例3>
図13(A)、(B)および(C)を用いてトランジスタ510Cの構造例を説明する。図13(A)はトランジスタ510Cの上面図である。図13(B)は、図13(A)に一点鎖線L1-L2で示す部位の断面図である。図13(C)は、図13(A)に一点鎖線W1-W2で示す部位の断面図である。なお、図13(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ510Cは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ510Aと異なる点について説明する。
トランジスタ510Cは、導電層542(導電層542a、および導電層542b)と、酸化物530c、絶縁層550、酸化物551および導電層560と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
第1のゲート電極として機能する導電層560は、導電層560a、および導電層560a上の導電層560bを有する。導電層560aは、導電層505aと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電層560aが酸素の拡散を抑制する機能を持つことにより、導電層560bの材料選択性を向上することができる。つまり、導電層560aを有することで、導電層560bの酸化が抑制され、導電率が低下することを防止することができる。
また、トランジスタのVthを調整するために、導電層560aに用いる材料を、仕事関数を考慮して決定してもよい。例えば、導電層560aを窒化チタン、導電層560bをタングステンで形成してもよい。導電層560aおよび導電層560bは、スパッタリング法、CVD法、またはAFM法などの既知の成膜方法で形成すればよい。なお、窒化チタンをCVD法で成膜する場合の成膜温度は380℃以上500℃以下が好ましく、400℃以上450℃以下がより好ましい。
酸化物551は、他の絶縁層と同様の材料を用いて形成してもよい。また、酸化物551として、過剰酸素を含むIn-M-Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)等の金属酸化物を用いてもよい。例えば、酸化物551として、In-Ga-Zn酸化物をスパッタリング法で成膜する。具体的には、例えば原子数比がIn:Ga:Zn=1:3:4のターゲットを用いて、酸素を含むスパッタリングガスを用いて成膜する。酸化物551をスパッタリング法で成膜する場合、スパッタリングガスに含まれる酸素の流量比は70%以上が好ましく、80%以上がさらに好ましく、100%がより好ましい。
スパッタリングガスに酸素を含むガスを用いることで、酸化物551だけでなく、酸化物551の被形成面である絶縁層550に酸素を供給することができる。また、スパッタリングガスに含まれる酸素の流量比を大きくすることで、絶縁層550への酸素供給量を増やすことができる。
また、絶縁層550上に酸化物551を設けることで、絶縁層550に含まれる過剰酸素が導電層560へ拡散しにくくなる。よって、トランジスタの信頼性を高めることができる。なお、酸化物551は、目的などによっては省略される場合がある。
また、導電層560の上面および側面、絶縁層550の側面、および酸化物530cの側面を覆うように、絶縁層574を設けることが好ましい。なお、絶縁層574は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁層574を設けることで、導電層560の酸化を抑制することができる。また、絶縁層574を有することで、絶縁層580が有する水、および水素などの不純物がトランジスタ510Cへ拡散することを抑制することができる。
また、導電層546と、絶縁層580との間に、バリア性を有する絶縁層576(絶縁層576a、および絶縁層576b)を配置してもよい。絶縁層576を設けることで、絶縁層580の酸素が導電層546と反応し、導電層546が酸化することを抑制することができる。
また、バリア性を有する絶縁層576を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電層546に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることができる。
<トランジスタの構造例4>
図14(A)、(B)および(C)を用いてトランジスタ510Dの構造例を説明する。図14(A)はトランジスタ510Dの上面図である。図14(B)は、図14(A)に一点鎖線L1-L2で示す部位の断面図である。図14(C)は、図14(A)に一点鎖線W1-W2で示す部位の断面図である。なお、図14(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ510Dは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ510Aと異なる点について説明する。
図14に示すトランジスタ510Dは、導電層542aと酸化物530bの間に導電層547aが配置され、導電層542bと酸化物530bの間に導電層547bが配置されている。ここで、導電層542a(導電層542b)は、導電層547a(導電層547b)の上面および導電層560側の側面を越えて延在し、酸化物530bの上面に接する領域を有する。ここで、導電層547は、導電層542に用いることができる導電体を用いればよい。さらに、導電層547の膜厚は、少なくとも導電層542より厚いことが好ましい。
図14に示すトランジスタ510Dは、上記のような構成を有することにより、トランジスタ510Aよりも、導電層542を導電層560に近づけることができる。または、導電層542aの端部および導電層542bの端部と、導電層560を重ねることができる。これにより、トランジスタ510Dの実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
また、導電層547a(導電層547b)は、導電層542a(導電層542b)と重畳して設けられることが好ましい。このような構成にすることで、導電層546a(導電層546b)を埋め込む開口を形成するエッチングにおいて、導電層547a(導電層547b)がストッパとして機能し、酸化物530bがオーバーエッチングされるのを防ぐことができる。
また、図14に示すトランジスタ510Dは、絶縁層544の上に接して絶縁層565を配置する構成にしてもよい。絶縁層544としては、水または水素などの不純物や、過剰な酸素が、絶縁層580側からトランジスタ510Dに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁層565としては、絶縁層544に用いることができる絶縁層を用いることができる。また、絶縁層544を、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコンまたは窒化酸化シリコンなどの、窒化物絶縁材料を用いて形成してもよい。
また、図14に示すトランジスタ510Dは、図11に示すトランジスタ510Aと異なり、導電層505を単層構造で設けてもよい。この場合、パターン形成された導電層505の上に絶縁層516となる絶縁膜を成膜し、当該絶縁膜の上部を、導電層505の上面が露出するまでCMP法などを用いて除去すればよい。ここで、導電層505の上面の平坦性を良好にすることが好ましい。例えば、導電層505上面の平均面粗さ(Ra)を1nm以下、好ましくは0.5nm以下、より好ましくは0.3nm以下にすればよい。これにより、導電層505の上に形成される、絶縁層の平坦性を良好にし、酸化物530bおよび酸化物530cの結晶性の向上を図ることができる。
<トランジスタの構造例5>
図15(A)、(B)および(C)を用いてトランジスタ510Eの構造例を説明する。図15(A)はトランジスタ510Eの上面図である。図15(B)は、図15(A)に一点鎖線L1-L2で示す部位の断面図である。図15(C)は、図15(A)に一点鎖線W1-W2で示す部位の断面図である。なお、図15(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ510Eは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図15(A)乃至(C)では、導電層503を設けずに、第2のゲートとしての機能を有する導電層505を配線としても機能させている。また、酸化物530c上に絶縁層550を有し、絶縁層550上に金属酸化物552を有する。また、金属酸化物552上に導電層560を有し、導電層560上に絶縁層570を有する。また、絶縁層570上に絶縁層571を有する。
金属酸化物552は、酸素拡散を抑制する機能を有することが好ましい。絶縁層550と、導電層560との間に、酸素の拡散を抑制する金属酸化物552を設けることで、導電層560への酸素の拡散が抑制される。つまり、酸化物530へ供給する酸素量の減少を抑制することができる。また、酸素による導電層560の酸化を抑制することができる。
なお、金属酸化物552は、第1のゲートの一部としての機能を有してもよい。例えば、酸化物530として用いることができる酸化物半導体を、金属酸化物552として用いることができる。その場合、導電層560をスパッタリング法で成膜することで、金属酸化物552の電気抵抗値を低下させて導電層とすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。
また、金属酸化物552は、ゲート絶縁層の一部としての機能を有する場合がある。したがって、絶縁層550に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物552は、比誘電率が高いhigh-k材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁層として機能する絶縁層の等価酸化膜厚(EOT)の薄膜化が可能となる。
トランジスタ510Eにおいて、金属酸化物552を単層で示したが、2層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁層の一部として機能する金属酸化物とを積層して設けてもよい。
金属酸化物552を有することで、ゲート電極として機能する場合は、導電層560からの電界の影響を弱めることなく、トランジスタ510Eのオン電流の向上を図ることができる。または、ゲート絶縁層として機能する場合は、絶縁層550と、金属酸化物552との物理的な厚みにより、導電層560と、酸化物530との間の距離を保つことで、導電層560と酸化物530との間のリーク電流を抑制することができる。従って、絶縁層550、および金属酸化物552との積層構造を設けることで、導電層560と酸化物530との間の物理的な距離、および導電層560から酸化物530へかかる電界強度を、容易に適宜調整することができる。
具体的には、金属酸化物552として、酸化物530に用いることができる酸化物半導体を低抵抗化することで、金属酸化物552として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、金属酸化物552は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁層570は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁層570よりも上方からの酸素で導電層560が酸化するのを抑制することができる。また、絶縁層570よりも上方からの水または水素などの不純物が、導電層560および絶縁層550を介して、酸化物230に混入することを抑制することができる。
絶縁層571はハードマスクとして機能する。絶縁層571を設けることで、導電層560の加工の際、導電層560の側面が概略垂直、具体的には、導電層560の側面と基板表面のなす角を、75度以上100度以下、好ましくは80度以上95度以下とすることができる。
なお、絶縁層571に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁層570は設けなくともよい。
絶縁層571をハードマスクとして用いて、絶縁層570、導電層560、金属酸化物552、絶縁層550、および酸化物530cの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物530b表面の一部を露出させることができる。
また、トランジスタ510Eは、露出した酸化物530b表面の一部に領域531aおよび領域531bを有する。領域531aまたは領域531bの一方はソース領域として機能し、他方はドレイン領域として機能する。
領域531aおよび領域531bの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて、露出した酸化物530b表面にリンまたはボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
また、酸化物530b表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物530bに拡散させて領域531aおよび領域531bを形成することもできる。
酸化物530bの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域531aおよび領域531bを「不純物領域」または「低抵抗領域」という場合がある。
絶縁層571および/または導電層560をマスクとして用いることで、領域531aおよび領域531bを自己整合(セルフアライメント)的に形成することができる。よって、領域531aおよび/または領域531bと、導電層560が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域(領域531aまたは領域531b)の間にオフセット領域が形成されない。領域531aおよび領域531bを自己整合(セルフアライメント)的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁層575の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁層575も絶縁層571などと同様にマスクとして機能する。よって、酸化物530bの絶縁層575と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
また、トランジスタ510Eは、絶縁層570、導電層560、金属酸化物552、絶縁層550、および酸化物530cの側面に絶縁層575を有する。絶縁層575は、比誘電率の低い絶縁層であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁層575に用いると、後の工程で絶縁層575中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁層575は、酸素を拡散する機能を有することが好ましい。
また、トランジスタ510Eは、絶縁層575、酸化物530上に絶縁層574を有する。絶縁層574は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁層を成膜することができる。例えば、絶縁層574として、酸化アルミニウムを用いるとよい。
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁層574が酸化物230および絶縁層575から水素および水を吸収することで、酸化物230および絶縁層575の水素濃度を低減することができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態4)
本実施の形態では、本発明の一形態に係る記憶装置または半導体装置を用いることができる製品イメージ、上記実施の形態で説明した半導体装置を適用することができる電子部品および電子機器について説明する。
<製品イメージ>
まず、本発明の一形態に係る記憶装置または半導体装置を用いることができる製品イメージを図16に示す。図16に示す領域801は高い温度特性(High T operate)を表し、領域802は高い周波数特性(High f operate)を表し、領域803は低いオフ特性(Ioff)を表し、領域804は、領域801、領域802、および領域803が重なった領域を表す。
なお、領域801を満たそうとする場合、トランジスタのチャネル形成領域として、炭化シリコン、または窒化ガリウムなどの炭化物または窒化物を適用することで、概略満たすことができる。また、領域802を満たそうとする場合、トランジスタのチャネル形成領域として、単結晶シリコン、または結晶性シリコンなどの珪化物を適用することで、概略満たすことができる。また、領域803を満たそうとする場合、トランジスタのチャネル形成領域として、金属酸化物の一種である酸化物半導体(OS)を用いることで、概略満たすことができる。
本発明の一形態に係る記憶装置または半導体装置は、例えば、領域804に示す範囲の製品に好適に用いることができる。
従来までの製品においては、領域801、領域802、および領域803を全て満たすことが困難であった。しかしながら、本発明の一形態に係る記憶装置または半導体装置が有するトランジスタのチャネル形成領域にOSを用いる場合、特に、結晶性OSを用いる場合、高い温度特性と、高い周波数特性と、低いオフ特性とを満たす半導体装置を提供することができる。
なお、領域804に示す範囲の、本発明の一形態に係る記憶装置または半導体装置を用いた製品としては、例えば、低消費電力且つ高性能なCPUなどを有する電子機器、高温環境下での高い信頼性が求められる車載用の電子部品および電子機器などが挙げられる。次に、本発明の一形態に係る記憶装置または半導体装置が組み込まれた電子部品および電子機器の一例を示す。
本発明の一態様に係る半導体装置は、様々な電子機器に搭載することができる。特に、本発明の一態様に係る半導体装置は、電子機器に内蔵されるメモリとして用いることができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナおよび二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
<電子部品>
記憶装置100が組み込まれた電子部品の例を、図17(A)、(B)に示す。
図17(A)に電子部品700および電子部品700が実装された基板(実装基板704)の斜視図を示す。図17(A)に示す電子部品700はIC半導体装置であり、リードおよび回路部を有する。電子部品700は、例えばプリント基板702に実装される。このようなIC半導体装置が複数組み合わされて、それぞれがプリント基板702上で電気的に接続されることで実装基板704が完成する。
電子部品700の回路部として、上記実施の形態に示した記憶装置100が設けられている。図17(A)では、電子部品700のパッケージにQFP(Quad Flat Package)を適用しているが、パッケージの態様はこれに限定されない。
図17(B)に電子部品730の斜視図を示す。電子部品730は、SiP(System in package)またはMCM(Multi Chip Module)の一例である。電子部品730は、パッケージ基板732(プリント基板)上にインターポーザ731が設けられ、インターポーザ731上に半導体装置735、および複数の記憶装置100が設けられている。
電子部品730では、記憶装置100を広帯域メモリ(HBM:High Bandwidth Memory)として用いる例を示している。また、半導体装置735は、CPU、GPU、FPGAなどの集積回路を用いることができる。
パッケージ基板732は、セラミック基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ731は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
インターポーザ731は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ731は、インターポーザ731上に設けられた集積回路をパッケージ基板732に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ731に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板732を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、TSV(Through Silicon Via)を用いることも出来る。
インターポーザ731としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
HBMでは、広いメモリバンド幅を実現するために多くの配線を用いる必要がある。このため、HBMを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、HBMを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
また、シリコンインターポーザを用いたSiPやMCMなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を並べて配置する2.5Dパッケージ(2.5次元実装)では、シリコンインターポーザを用いることが好ましい。
また、電子部品730と重ねてヒートシンク(放熱板)を設けてもよい。ヒートシンクを設ける場合は、インターポーザ731上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品730では、記憶装置100と半導体装置735の高さを揃えることが好ましい。
電子部品730を他の基板に実装するため、パッケージ基板732の底部に電極733を設けてもよい。図17(B)では、電極733を半田ボールで形成する例を示している。パッケージ基板732の底部に半田ボールをマトリクス状に設けることで、BGA(Ball Grid Array)実装を実現できる。また、電極733を導電性のピンで形成してもよい。パッケージ基板732の底部に導電性のピンをマトリクス状に設けることで、PGA(Pin Grid Array)実装を実現できる。
電子部品730は、BGAおよびPGAに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、SPGA(Staggered Pin Grid Array)、LGA(Land Grid Array)、QFP(Quad Flat Package)、QFJ(Quad Flat J-leaded package)、またはQFN(Quad Flat Non-leaded package)などの実装方法を用いることができる。
<電子機器>
次に、上記電子部品を備えた電子機器の例について図18および図20を用いて説明を行う。
ロボット7100は、照度センサ、マイクロフォン、カメラ、スピーカ、ディスプレイ、各種センサ(赤外線センサ、超音波センサ、加速度センサ、ピエゾセンサ、光センサ、ジャイロセンサなど)、および移動機構などを備える。電子部品730はプロセッサなどを有し、これら周辺機器を制御する機能を有する。例えば、電子部品700はセンサで取得されたデータを記憶する機能を有する。
マイクロフォンは、使用者の音声および環境音などの音響信号を検知する機能を有する。また、スピーカは、音声および警告音などのオーディオ信号を発する機能を有する。ロボット7100は、マイクロフォンを介して入力されたオーディオ信号を解析し、必要なオーディオ信号をスピーカから発することができる。ロボット7100において、は、マイクロフォン、およびスピーカを用いて、使用者とコミュニケーションをとることが可能である。
カメラは、ロボット7100の周囲を撮像する機能を有する。また、ロボット7100は、移動機構を用いて移動する機能を有する。ロボット7100は、カメラを用いて周囲の画像を撮像し、画像を解析して移動する際の障害物の有無などを察知することができる。
飛行体7120は、プロペラ、カメラ、およびバッテリなどを有し、自律して飛行する機能を有する。電子部品730はこれら周辺機器を制御する機能を有する。
例えば、カメラで撮影した画像データは、電子部品700に記憶される。電子部品730は、画像データを解析し、移動する際の障害物の有無などを察知することができる。また、電子部品730によってバッテリの蓄電容量の変化から、バッテリ残量を推定することができる。
掃除ロボット7140は、上面に配置されたディスプレイ、側面に配置された複数のカメラ、ブラシ、操作ボタン、各種センサなどを有する。図示されていないが、掃除ロボット7300には、タイヤ、吸い込み口などが備えられている。掃除ロボット7300は自走し、ゴミを検知し、下面に設けられた吸い込み口からゴミを吸引することができる。
例えば、電子部品730は、カメラが撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシに絡まりそうな物体を検知した場合は、ブラシの回転を止めることができる。
移動体の一例として自動車7160を示す。自動車7160は、エンジン、タイヤ、ブレーキ、操舵装置、カメラなどを有する。例えば、電子部品730は、ナビゲーション情報、速度、エンジンの状態、ギアの選択状態、ブレーキの使用頻度などのデータに基づいて、自動車7160の走行状態を最適化するための制御を行う。例えば、カメラで撮影した画像データは電子部品700に記憶される。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体(ヘリコプター、無人航空機(ドローン)、飛行機、ロケット)なども挙げることができ、これらの移動体に本発明の一態様のコンピュータを適用して、人工知能を利用したシステムを付与することができる。
電子部品700および/または電子部品730は、TV装置7200(テレビジョン受像装置)、スマートフォン7210、PC7220(パーソナルコンピュータ)、7230、ゲーム機7240、ゲーム機7260等に組み込むことができる。
例えば、TV装置7200に内蔵された電子部品730は画像エンジンとして機能させることができる。例えば、電子部品730は、ノイズ除去、解像度アップコンバージョンなどの画像処理を行う。
スマートフォン7210は、携帯情報端末の一例である。スマートフォン7210は、マイクロフォン、カメラ、スピーカ、各種センサ、および表示部を有する。電子部品730によってこれら周辺機器が制御される。
PC7220、PC7230はそれぞれノート型PC、据え置き型PCの例である。PC7230には、キーボード7232、およびモニタ装置7233が無線または有線により接続可能である。
ゲーム機7240は携帯型ゲーム機の例である。ゲーム機7260は家庭用の据え置き型ゲーム機の例である。ゲーム機7260には、無線または有線でコントローラ7262が接続されている。コントローラ7262に、電子部品700および/または電子部品730を組み込むこともできる。
本発明の一態様の半導体装置を適用するゲーム機はこれらに限定されない。本発明の一態様の半導体装置を用いるゲーム機としては、例えば、娯楽施設(ゲームセンター、遊園地など)に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
図19(A)に示す警報装置8100は、住宅用火災警報器であり、検出部と、半導体装置8101を有している。半導体装置8101に上述した電子部品700および/または電子部品730を用いることで、警報装置8100を省電力化できる。また、高温環境下においても安定した動作を実現できる。よって、警報装置8100の信頼性を高めることができる。
図19(A)に示すエアコンディショナーは、室内機8200および室外機8204を有する。室内機8200は、筐体8201、送風口8202、半導体装置8203などを有する。図19(A)では、半導体装置8203が、室内機8200に設けられている場合を例示しているが、半導体装置8203は室外機8204に設けられていてもよい。または、室内機8200と室外機8204の両方に、半導体装置8203が設けられていてもよい。半導体装置8203に上述した電子部品700および/または電子部品730を用いることで、エアコンディショナーを省電力化できる。また、高温環境下においても安定した動作を実現できる。よって、エアコンディショナーの信頼性を高めることができる。
図19(A)に示す電気冷凍冷蔵庫8300は、筐体8301、冷蔵室用扉8302、冷凍室用扉8303、半導体装置8304などを有する。図19(A)では、半導体装置8304が、筐体8301の内部に設けられている。半導体装置8304に電子部品700および/または電子部品730を用いることで、電気冷凍冷蔵庫8300を省電力化できる。また、高温環境下においても安定した動作を実現できる。よって、電気冷凍冷蔵庫8300の信頼性を高めることができる。
なお、本実施の形態では、電化製品の一例として電気冷凍冷蔵庫およびエアコンディショナーについて説明した。本発明の一態様の半導体装置は、その他の電化製品に用いることもできる。その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、IH調理器、ウォーターサーバ、冷暖房器具(エアーコンディショナーを含む)、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
図19(B)に電気自動車の一例を示す。電気自動車9700には、二次電池9701が搭載されている。二次電池9701の電力は、制御回路9702により出力が調整されて、駆動装置9703に供給される。制御回路9702は、図示しない半導体装置などを有する処理装置9704によって制御される。制御回路9702や処理装置9704に、上述した電子部品700および/または電子部品730を用いることで、電気自動車9700を省電力化できる。また、高温環境下においても安定した動作を実現できる。よって、電気自動車9700の信頼性を高めることができる。
駆動装置9703は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置9704は、電気自動車9700の運転者の操作情報(加速、減速、停止など)や走行時の情報(上り坂や下り坂等の情報、駆動輪にかかる負荷情報など)の入力情報に基づき、制御回路9702に制御信号を出力する。制御回路9702は、処理装置9704の制御信号により、二次電池9701から供給される電気エネルギーを調整して駆動装置9703の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
図20(A)に示す計算機5400は、大型の計算機の例である。計算機5400には、ラック5410にラックマウント型の計算機5420が複数格納されている。
計算機5420は、例えば、図20(B)に示す斜視図の構成とすることができる。図20(B)において、計算機5420は、マザーボード5430を有し、マザーボードは、複数のスロット5431、複数の接続端子5432、複数の接続端子5433を有する。スロット5431には、PCカード5421が挿されている。加えて、PCカード5421は、接続端子5423、接続端子5424、接続端子5425を有し、それぞれ、マザーボード5430に接続されている。
図20(C)に示すPCカード5421は、CPU、GPU、記憶装置などを備えた処理ボードの一例である。PCカード5421は、ボード5422を有する。また、ボード5422は、接続端子5423、接続端子5424、接続端子5425と、半導体装置5426と、半導体装置5427と、半導体装置5428と、接続端子5429と、を有する。なお、図20(C)には、半導体装置5426、および半導体装置5427以外の半導体装置を図示しているが、それらの半導体装置については、以下に記載する半導体装置5426、半導体装置5427、および半導体装置5428の説明を参酌すればよい。
接続端子5429は、マザーボード5430のスロット5431に挿すことができる形状を有しており、接続端子5429は、PCカード5421とマザーボード5430とを接続するためのインターフェースとして機能する。接続端子5429の規格としては、例えば、PCIeなどが挙げられる。
接続端子5423、接続端子5424、接続端子5425は、例えば、PCカード5421に対して電力供給、信号入力などを行うためのインターフェースとすることができる。また、例えば、PCカード5421によって計算された信号の出力などを行うためのインターフェースとすることができる。接続端子5423、接続端子5424、接続端子5425のそれぞれの規格としては、例えば、USB(Universal Serial Bus)、SATA(Serial ATA)、SCSI(Small Computer System Interface)などが挙げられる。また、接続端子5423、接続端子5424、接続端子5425から映像信号を出力する場合、それぞれの規格としては、HDMI(登録商標)などが挙げられる。
半導体装置5426は、信号の入出力を行う端子(図示しない。)を有しており、当該端子をボード5422が備えるソケット(図示しない。)に対して差し込むことで、半導体装置5426とボード5422を電気的に接続することができる。
半導体装置5427は、複数の端子を有しており、当該端子をボード5422が備える配線に対して、例えば、リフロー方式のはんだ付けを行うことで、半導体装置5427とボード5422を電気的に接続することができる。半導体装置5427としては、例えば、FPGA(Field Programmable Gate Array)、GPU、CPUなどが挙げられる。半導体装置5427として、電子部品730を用いることができる。
半導体装置5428は、複数の端子を有しており、当該端子をボード5422が備える配線に対して、例えば、リフロー方式のはんだ付けを行うことで、半導体装置5428とボード5422を電気的に接続することができる。半導体装置5428としては、例えば、記憶装置などが挙げられる。半導体装置5428として、電子部品700を用いることができる。
計算機5400は並列計算機としても機能できる。計算機5400を並列計算機として用いることで、例えば、人工知能の学習、および推論に必要な大規模の計算を行うことができる。
上記の各種電子機器に、本発明の一態様の半導体装置を用いることにより、電子機器の小型化、高速化、または低消費電力化を図ることができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。また、高温環境下においても安定した動作を実現できる。よって、電子機器の信頼性を高めることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。