WO2021074737A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021074737A1
WO2021074737A1 PCT/IB2020/059313 IB2020059313W WO2021074737A1 WO 2021074737 A1 WO2021074737 A1 WO 2021074737A1 IB 2020059313 W IB2020059313 W IB 2020059313W WO 2021074737 A1 WO2021074737 A1 WO 2021074737A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
insulator
conductor
oxide
layer
Prior art date
Application number
PCT/IB2020/059313
Other languages
English (en)
French (fr)
Inventor
大嶋和晃
國武寛司
八窪裕人
池田隆之
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to US17/765,046 priority Critical patent/US20220352865A1/en
Priority to JP2021551992A priority patent/JPWO2021074737A1/ja
Priority to KR1020227014001A priority patent/KR20220084063A/ko
Priority to CN202080070194.6A priority patent/CN114568037A/zh
Publication of WO2021074737A1 publication Critical patent/WO2021074737A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate

Definitions

  • One aspect of the present invention relates to a semiconductor device.
  • one aspect of the present invention is not limited to the above technical fields.
  • the technical field of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method.
  • one aspect of the invention relates to a process, machine, manufacture, or composition of matter.
  • the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics. Therefore, semiconductor elements such as transistors and diodes, and circuits including semiconductor elements are semiconductor devices.
  • semiconductor elements such as transistors and diodes, and circuits including semiconductor elements are semiconductor devices.
  • display devices, light emitting devices, lighting devices, electro-optical devices, communication devices, electronic devices, and the like may include semiconductor elements and semiconductor circuits. Therefore, display devices, light emitting devices, lighting devices, electro-optic devices, image pickup devices, communication devices, electronic devices, and the like may also be referred to as semiconductor devices.
  • Information terminals that are easy to carry, such as smartphones, tablet terminals, or goggle-type displays (head-mounted displays), are becoming widespread. With the spread of information terminals, various communication standards have been established. For example, the LTE-Advanced standard called the 4th generation mobile communication system (4G) has been put into operation.
  • 4G 4th generation mobile communication system
  • IoT Internet of Things
  • electronic devices other than information terminals for example, in-vehicle electronic devices, household electric appliances, houses, buildings, or wearable devices
  • IoT Internet of Things
  • electronic devices such as information terminals are required to improve communication speed.
  • Patent Document 1 discloses a semiconductor device formed by stacking transistors containing different semiconductor materials.
  • Semiconductor devices compatible with 5G are manufactured using semiconductors that use one type of element such as Si as the main component and compound semiconductors that use multiple types of elements such as Ga and As as the main components. Furthermore, oxide semiconductors, which are a type of metal oxide, are attracting attention.
  • Non-Patent Document 1 In oxide semiconductors, CAAC (c-axis aligned crystalline) structures and nc (nanocrystalline) structures that are neither single crystal nor amorphous have been found (see Non-Patent Document 1 and Non-Patent Document 2).
  • Non-Patent Document 1 and Non-Patent Document 2 disclose a technique for manufacturing a transistor using an oxide semiconductor having a CAAC structure.
  • a semiconductor device for transmitting signals at high speed needs to be provided with an impedance matching circuit for adjusting the characteristic impedance of input and output.
  • the impedance matching circuit is composed of a transmission line and a plurality of passive elements, and there is a problem that the transmission line and the passive element require a large area. Further, the impedance matching circuit has a problem of emitting radiation noise.
  • One aspect of the present invention is to provide a semiconductor device having a new configuration or the like. Alternatively, one of the issues is to provide a small semiconductor device or the like. Alternatively, one of the issues is to provide a semiconductor device having good productivity.
  • One aspect of the present invention is a semiconductor device having a second layer on the first layer via a metal oxide.
  • the first layer has a first transistor having a first semiconductor layer containing silicon.
  • the second layer has an impedance matching circuit, and the impedance matching circuit has a second transistor having a second semiconductor layer containing gallium.
  • the first transistor forms a first coupling capacitance with the metal oxide and the impedance matching circuit forms a second coupling capacitance with the metal oxide.
  • the impedance matching circuit is electrically connected to the metal oxide via a second coupling capacitance.
  • the metal oxide suppresses the first radiation noise emitted from the impedance matching circuit from affecting the operation of the first transistor.
  • the first coupling capacitance and the second coupling capacitance form a combined capacitance, and the combined capacitance can attenuate the second radiation noise emitted by the operation of the first transistor.
  • the metal oxide preferably contains at least one of hafnium, aluminum, or tantalum and oxygen.
  • the impedance matching circuit has a transmission line and the transmission line has a coplanar waveguide.
  • an inductor is formed above the second layer and an antenna is formed above the inductor.
  • the second transistor of the amplifier is arranged at a position where it does not overlap with the first transistor.
  • One aspect of the present invention is a semiconductor device having a first layer, a second layer, and a third layer.
  • the first transistor included in the first layer has a first semiconductor layer containing silicon (Si).
  • the second transistor included in the second layer has a second semiconductor layer containing gallium (Ga).
  • the third transistor included in the third layer has a third semiconductor layer containing at least one of indium (In) and zinc (Zn).
  • the first to third transistors are formed on a substrate containing silicon (Si).
  • the first semiconductor layer of the first transistor is formed on the substrate.
  • the second semiconductor layer of the second transistor is formed into crystals crystal-grown on the substrate.
  • the third semiconductor layer of the third transistor is formed above the first semiconductor layer and the second semiconductor layer.
  • the third transistor is arranged at a position having a region overlapping with the first transistor.
  • the third transistor is arranged at a position having a region overlapping with the second transistor.
  • the semiconductor device further has a fourth layer.
  • the fourth transistor included in the fourth layer contains at least one of In and Zn in the fourth semiconductor layer.
  • the fourth transistor is preferably arranged at a position having a region overlapping with the third transistor.
  • the sensor module is arranged on the opposite side of the metal oxide c to the first layer.
  • an impedance matching circuit of a power amplifier in a wiring layer of a silicon transistor, it is possible to provide a semiconductor device that suppresses an increase in the area required for a transmission line and a plurality of passive elements. Can be done. Alternatively, it is possible to provide a semiconductor device that suppresses the influence of radiation noise emitted by the impedance matching circuit. Alternatively, it is possible to provide a semiconductor device having a new configuration or the like. Further, it is possible to provide a small semiconductor device or the like. Alternatively, it is possible to provide a semiconductor device or the like having good productivity.
  • FIG. 1 is a diagram illustrating a semiconductor device.
  • FIG. 2 is a diagram illustrating a semiconductor device.
  • FIG. 3 is a diagram illustrating a semiconductor device.
  • FIG. 4 is a diagram illustrating a semiconductor device.
  • FIG. 5 is a diagram illustrating a semiconductor device.
  • FIG. 6A is a diagram illustrating an electronic device.
  • FIG. 6B is a diagram illustrating a semiconductor device.
  • FIG. 7 is a diagram illustrating a configuration example of a wireless transmitter / receiver. 8A and 8B are diagrams for explaining a configuration example of the wireless transmitter / receiver.
  • FIG. 9 is a diagram illustrating a semiconductor device.
  • FIG. 10 is a diagram illustrating a semiconductor device.
  • 11A and 11B are circuit diagrams illustrating a power amplifier.
  • FIG. 11C and 11D are layout diagrams illustrating a coplanar waveguide.
  • FIG. 12 is a diagram illustrating a configuration example of the semiconductor device.
  • FIG. 13 is a graph illustrating the electrical characteristics of the transistor.
  • FIG. 14 is a circuit diagram illustrating a semiconductor device.
  • FIG. 15 is a diagram showing a configuration example of a semiconductor device.
  • FIG. 16 is a diagram showing a configuration example of a semiconductor device.
  • 17A to 17C are diagrams showing a configuration example of a transistor.
  • 18A to 18C are diagrams showing a configuration example of a transistor.
  • 19A to 19C are diagrams showing a configuration example of a transistor.
  • FIG. 20 is a diagram showing a configuration example of a semiconductor device.
  • FIG. 20 is a diagram showing a configuration example of a semiconductor device.
  • FIG. 21A is a diagram illustrating classification of the crystal structure of IGZO.
  • FIG. 21B is a diagram illustrating an XRD spectrum of a CAAC-IGZO film.
  • FIG. 21C is a diagram illustrating a microelectron diffraction pattern of the CAAC-IGZO film.
  • FIG. 22A is a top view of the semiconductor wafer.
  • FIG. 22B is an enlarged view of the chip.
  • FIG. 23A is a flowchart illustrating an example of a manufacturing process of electronic components.
  • FIG. 23B is a schematic perspective view of the electronic component.
  • FIG. 24 is a diagram showing an example of an electronic device.
  • 25A to 25F are diagrams showing an example of an electronic device.
  • FIG. 26 is a diagram showing the hierarchical structure of the IoT network and the tendency of the required specifications.
  • FIG. 27 is an image diagram of factory automation.
  • 28A to 28C are diagrams showing the structure of the OS-FET used in the calculation of the cutoff frequency.
  • FIG. 29 is a diagram showing a calculation result of the cutoff frequency of the OS-FET.
  • the position, size, range, etc. of each configuration shown in the drawings, etc. may not represent the actual position, size, range, etc. in order to facilitate understanding of the invention. Therefore, the disclosed invention is not necessarily limited to the position, size, range, etc. disclosed in the drawings and the like.
  • the resist mask or the like may be unintentionally reduced due to a process such as etching, but it may not be reflected in the drawing for easy understanding.
  • top view also referred to as “plan view”
  • perspective view the description of some components may be omitted in order to make the drawing easier to understand.
  • electrode and “wiring” do not functionally limit these components.
  • an “electrode” may be used as part of a “wiring” and vice versa.
  • the terms “electrode” and “wiring” include the case where a plurality of “electrodes” and “wiring” are integrally formed.
  • the resistance value of "resistance” may be determined by the length of the wiring.
  • the resistance value may be determined by connecting to a conductive layer having a resistivity different from that of the conductive layer used in wiring.
  • the resistance value may be determined by doping the semiconductor layer with impurities.
  • the "terminal" in the electric circuit means a part where current input or output, voltage input or output, or signal reception or transmission is performed. Therefore, a part of the wiring or the electrode may function as a terminal.
  • the term “upper”, “upper”, “lower”, or “lower” does not limit the positional relationship of the components to be directly above or directly below and to be in direct contact with each other. Absent.
  • the electrode B on the insulating layer A it is not necessary that the electrode B is formed in direct contact with the insulating layer A, and another configuration is formed between the insulating layer A and the electrode B. Do not exclude those that contain elements.
  • the conductive layer D above the conductive layer C it is not necessary that the conductive layer D is formed in direct contact with the conductive layer C, and between the conductive layer C and the conductive layer D. Do not exclude those that contain other components.
  • the terms “upper” or “lower” do not exclude cases where the components are arranged diagonally.
  • source and drain functions are interchanged depending on operating conditions, such as when transistors with different polarities are used or when the direction of current changes during circuit operation, so which one is the source or drain is limited. Is difficult. Therefore, in the present specification, the terms source and drain can be used interchangeably.
  • electrically connected includes a case where it is directly connected and a case where it is connected via "something having some electrical action".
  • the "thing having some kind of electrical action” is not particularly limited as long as it enables the exchange of electric signals between the connection targets. Therefore, even when it is expressed as “electrically connected", in an actual circuit, there is a case where there is no physical connection part and only the wiring is extended.
  • the "direct connection” includes a case where wirings formed by different conductive layers are connected via contacts and function as one wiring. Therefore, there are cases where different conductive layers contain one or more same elements and cases where different conductive layers contain different elements.
  • parallel means, for example, a state in which two straight lines are arranged at an angle of -10 ° or more and 10 ° or less. Therefore, the case of ⁇ 5 ° or more and 5 ° or less is also included.
  • vertical and orthogonal mean, for example, a state in which two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 ° or more and 95 ° or less is also included.
  • the voltage often indicates the potential difference between a certain potential and a reference potential (for example, ground potential or source potential). Therefore, it is often possible to paraphrase voltage and potential. In the present specification and the like, voltage and potential can be paraphrased unless otherwise specified.
  • semiconductor Even when the term "semiconductor” is used, for example, if the conductivity is sufficiently low, it has the characteristics of an "insulator". Therefore, it is possible to replace “semiconductor” with “insulator". In this case, the boundary between “semiconductor” and “insulator” is ambiguous, and it is difficult to make a strict distinction between the two. Therefore, the "semiconductor” and “insulator” described herein may be interchangeable.
  • ordinal numbers such as “first" and “second” in the present specification and the like are added to avoid confusion of the components, and do not indicate any order or order such as process order or stacking order. ..
  • terms that do not have ordinal numbers in the present specification and the like may have ordinal numbers within the scope of claims in order to avoid confusion of components.
  • different ordinal numbers may be added within the scope of claims.
  • the ordinal numbers may be omitted in the scope of claims.
  • the "on state” of the transistor means a state in which the source and drain of the transistor can be regarded as being electrically short-circuited (also referred to as “conduction state”).
  • the “off state” of the transistor means a state in which the source and drain of the transistor can be regarded as being electrically cut off (also referred to as “non-conducting state”).
  • the "on current” may mean a current flowing between the source and the drain when the transistor is in the on state.
  • the “off current” may mean a current flowing between the source and the drain when the transistor is in the off state.
  • the high power supply voltage VDD (hereinafter, also simply referred to as “VDD”, “H voltage”, or “H”) refers to the low power supply voltage VSS (hereinafter, simply “VSS”, “L voltage”). , Or also referred to as “L”).
  • VSS indicates a power supply voltage having a voltage lower than VDD.
  • the ground voltage (hereinafter, also simply referred to as “GND” or “GND voltage”) can be used as VDD or VSS.
  • VDD is a ground voltage
  • VSS is a voltage lower than the ground voltage
  • VDD is a voltage higher than the ground voltage.
  • the gate means a part or all of the gate electrode and the gate wiring.
  • the gate wiring refers to wiring for electrically connecting the gate electrode of at least one transistor to another electrode or another wiring.
  • the source means a part or all of a source area, a source electrode, and a source wiring.
  • the source region refers to a region of the semiconductor layer having a resistivity of a certain value or less.
  • the source electrode refers to a conductive layer in a portion connected to the source region.
  • the source wiring is a wiring for electrically connecting the source electrode of at least one transistor to another electrode or another wiring.
  • the drain means a part or all of the drain region, the drain electrode, and the drain wiring.
  • the drain region refers to a region of the semiconductor layer having a resistivity of a certain value or less.
  • the drain electrode refers to a conductive layer at a portion connected to the drain region.
  • the drain wiring refers to wiring for electrically connecting the drain electrode of at least one transistor to another electrode or another wiring.
  • H indicating the H voltage
  • L indicating the L voltage
  • “H” or “L” may be added adjacent to the wiring and the electrodes.
  • “H” or “L” may be added with enclosing characters to wirings and electrodes where voltage changes have occurred.
  • an “x” symbol may be added over the transistor.
  • FIG. 1 is a block diagram showing a configuration of a semiconductor device 10 included in an electronic device.
  • the configuration of the semiconductor device illustrated in this specification and the like is an example, and it is not necessary to include all the components.
  • the semiconductor device may have necessary components among the components shown in the present specification and the like. Further, it may have a component other than the components shown in the present specification and the like.
  • the semiconductor device 10 includes an antenna array 11, a transmission / reception control device 12, a signal processing device 13, a processor 14, a GPU (Graphics Processing Unit) 15, a power supply control device 16, a PLD (Programmable Logic Device) 17, a storage device 18, and the like. And a display device 19.
  • the transmission / reception control device 12 will be described in detail with reference to FIG.
  • FIG. 2 is a diagram illustrating the semiconductor device 10.
  • the semiconductor device 10 has a layer L1, a layer L2, a layer L3, and a layer L4.
  • the first transistor included in the layer L1 has a first semiconductor layer containing Si.
  • the second transistor included in the layer L2 has a second semiconductor layer containing Ga.
  • the third transistor included in the layer L3 has a third semiconductor layer containing at least one of In and Zn.
  • the first to third transistors are formed on or above the substrate containing Si.
  • the layer L4 is a layer having no semiconductor layer.
  • the second transistor included in the layer L2 can further contain at least one of In and Zn.
  • the first semiconductor layer of the first transistor is formed on the substrate. Further, the second semiconductor layer of the second transistor is formed into crystals crystal-grown on the substrate. Further, the third semiconductor layer of the third transistor is formed above the first semiconductor layer and the second semiconductor layer. The second semiconductor layer of the second transistor may be formed of the same semiconductor layer as the third semiconductor layer.
  • the transmission / reception control device 12 includes a transmission / reception control device 12A and a transmission / reception control device 12B.
  • the power supply control device 16 includes a power supply control device 16A and a power supply control device 16B.
  • the transmission / reception control device 12 may have a configuration in which the transmission / reception control device 12A is formed on the layer L1 and the transmission / reception control device 12B is formed on the layer L2.
  • the power supply control device 16 may have a configuration in which the power supply control device 16A is formed on the layer L1 and the power supply control device 16B is formed on the layer L2.
  • the transmission / reception control device 12 and the power supply control device 16 may be required to have transistors having high withstand voltage, high output, low off-current, or high conductance.
  • a transistor having characteristics different from those of the first transistor of layer L1 is used for layer L2
  • a transistor having electrical characteristics such as high withstand voltage, high output, low off-current, or high conductance may be used for layer L2. it can.
  • a transistor having electrical characteristics such as high withstand voltage, high output, or low off-current will be described in detail in the third embodiment.
  • the transmission / reception control device 12A, the signal processing device 13, the processor 14, the GPU 15, the power supply control device 16A, the PLD 17, and the like are formed on the layer L1.
  • a transmission / reception control device 12B and a power supply control device 16B are formed on the layer L2.
  • a storage device 18 and a display device 19 are formed on the layer L3.
  • FIG. 2 shows an example in which the antenna array 11 for wireless communication is formed on the layer L4.
  • the storage device 18 formed on the layer L3 can be formed by a third transistor having a third semiconductor layer.
  • the display device 19 can be formed of a third transistor having a third semiconductor layer different from that of the storage device 18.
  • the storage device 18 and the display device 19 may each be formed by stacking a plurality of third transistors.
  • the number of stacked third transistors is not limited. For example, two or more third transistors can be laminated and formed.
  • FIG. 3 is a diagram for explaining the semiconductor device 10 in detail.
  • a transmission / reception control device 12A, a signal processing device 13, a processor 14, a GPU 15, a power supply control device 16A, and a PLD 17 are formed on the layer L1.
  • a transmission / reception control device 12B and a power supply control device 16B are formed on the layer L2.
  • a storage device 18 is formed on the layer L3A.
  • the storage device 18 has storage devices 18A to 18F.
  • a display device 19 is formed on the layer L3B.
  • the display device 19 has a gate driver 19A and a display area 19B.
  • An antenna array 11 for wireless communication is formed on the layer L4.
  • the antenna array 11 has a plurality of antennas 11A.
  • the transmission / reception control device 12A formed on the layer L1 has a function of processing signals transmitted / received via the antenna 11A. Further, the transmission / reception control device 12B formed on the layer L2 has either a transistor or a diode having an ability to sufficiently supply the electric power used instantaneously by the transmission / reception control device 12A.
  • the signal processing device 13 can give a control signal to the gate driver 19A via the layer L3A, and further give image data to the display area 19B. Therefore, the signal processing device 13 can have a function as an image processing device.
  • the signal processing device 13 can perform extended conversion of image data by using the GPU 15.
  • the processor 14 controls the semiconductor device 10. Further, the GPU 15 can process a part of the calculation at high speed when learning or inferring artificial intelligence (AI: Artificial Intelligence) processed by the signal processing device 13 or the like. As an example, in inference of artificial intelligence, many matrix operations using neural networks are performed. The matrix operation can be processed efficiently and at high speed by using the GPU 15.
  • AI Artificial Intelligence
  • the power supply control device 16A formed on the layer L1 can control the supply of power to the transmission / reception control device 12, the signal processing device 13, the processor 14, the GPU 15, the PLD 17, the storage device 18, or the display device 19.
  • the power supply control device 16B formed on the layer L2 has either a transistor or a diode capable of sufficiently supplying the electric power used by the semiconductor device 10.
  • the PLD 17 can provide different functions by updating the logical configuration.
  • the PLD 17 can function as a storage device.
  • the signal processing device temporarily stores the display data displayed on the display device 19 described later, and can easily detect the difference between the display data and the display data received by the transmission / reception control device 12.
  • the PLD 17 can extend some of the computing functions of the signal processing device 13 or the GPU 15. For example, the number of parallel operations can be expanded when performing parallel operations.
  • the layer L2 is a layer formed by crystal growth on the layer L1. Therefore, the first transistor included in the layer L1 does not overlap with the second transistor included in the layer L2. Further, the second semiconductor layer of the second transistor preferably has Ga. Further, the second semiconductor layer of the second transistor preferably has nitrogen or oxygen.
  • Layer L2 has a transmission / reception control device 12B and a power supply control device 16B.
  • the transmission / reception control device 12B can supply a large amount of electric power instantaneously used by the transmission / reception control device 12A.
  • the power supply control device 16B supplies power to the transmission / reception control device 12A, the signal processing device 13, the processor 14, the GPU 15, the power supply control device 16A, and the PLD 17 arranged in the layer L1. Further, the power supply control device 16B can supply electric power to the storage device 18 formed on the layer L3A and the display device 19 formed on the layer L3B.
  • layer L3 will be described.
  • the layer L3 is formed by laminating the layer L3B on the layer L3A.
  • the layer L3A formed on the layer L1 will be described.
  • the storage device 18A is arranged on the transmission / reception control device 12A. Further, it is preferable that the storage device 18B is arranged on the signal processing device 13. Further, it is preferable that the storage device 18C is arranged on the processor 14. Further, it is preferable that the storage device 18F is arranged on the GPU 15. Further, it is preferable that the storage device 18D is arranged on the power supply control device 16A. Further, it is preferable that the storage device 18E is arranged on the PLD17.
  • any one of the storage devices 18A to 18F can function as a data save register. Further, as a different example, any one of the storage devices 18A to 18F can function as a data management memory. Further, as a different example, any one of the storage devices 18A to 18F can function as a FIFO memory (First in First out memory) that absorbs different processing speeds between the respective devices.
  • the FIFO memory temporarily stores the data received by the transmission / reception control device 12, and the signal processing device 13 can read the data from the FIFO memory using the processor 14.
  • the transmission / reception control device 12 can operate at an operating frequency different from that of the signal processing device 13 or the processor 14.
  • the storage device 18E stores a plurality of logical information configured in the PLD 17.
  • the storage device 18 has a third transistor.
  • the third semiconductor layer of the third transistor preferably contains oxygen and one or more of In, Ga, Sn, or Zn. Therefore, it can be said that the third semiconductor layer of the third transistor has an oxide semiconductor.
  • a transistor containing an oxide semiconductor (OS: Oxide Semiconductor), which is a kind of metal oxide, in the semiconductor layer on which the channel of the transistor is formed is referred to as an "OS transistor” or an "OS-FET". It is known that the OS transistor has a small fluctuation in electrical characteristics due to a temperature change. Further, since the OS transistor has a large energy gap in the semiconductor layer, it can exhibit an extremely low off-current characteristic of several yA / ⁇ m (current value per 1 ⁇ m of channel width). Therefore, the OS transistor is preferably applied to a storage device. The OS transistor will be described in detail in the third embodiment.
  • the storage device can be called an "OS memory".
  • the OS memory can suppress the deterioration of the data held in the OS memory even if the power supply is stopped. Further, since the OS memory can reduce the capacity for holding data, it is possible to provide a storage device suitable for high density. Further, the OS memory can hold the information written in the period of 1 year or more, further 10 years or more by utilizing the extremely low off-current characteristic of the OS transistor. Therefore, the OS memory can be regarded as a non-volatile memory.
  • the OS memory is a method of writing an electric charge to a node via an OS transistor, a high voltage required for a conventional flash memory is not required, and a high-speed writing operation can be realized. Also, since no charge is injected or withdrawn into the floating gate or charge capture layer, the OS memory can write and read data virtually unlimited times. The OS memory has less deterioration than the conventional flash memory, and high reliability can be obtained.
  • OS memory does not undergo structural changes at the atomic level. Therefore, the OS memory is superior in rewrite resistance to the magnetic memory and the resistance change type memory.
  • the off-current of the OS transistor hardly increases even in a high temperature environment. Specifically, the off-current hardly increases even at an environmental temperature of room temperature or higher and 200 ° C. or lower. In addition, the on-current does not easily decrease even in a high temperature environment. Further, the OS transistor has a high dielectric strength between the source and the drain. By using an OS transistor as a transistor constituting a semiconductor device, operation is stable even in a high temperature environment, and a semiconductor device with good reliability can be realized.
  • the OS transistor can be formed by using a sputtering method during the BEOL (Back end of line) process of forming the wiring of the semiconductor device. Therefore, one semiconductor device 10 can be formed by using transistors having different transistor characteristics. In other words, by using an OS transistor, a SoC (System on a chip) can be easily formed.
  • BEOL Back end of line
  • the OS transistor can have a back gate.
  • the back gate is arranged so as to sandwich the channel forming region of the third semiconductor layer between the gate and the back gate.
  • Backgates can function like gates. Further, the threshold voltage of the transistor can be changed by changing the voltage of the back gate.
  • the voltage of the back gate may be the same voltage as that of the gate, and may be GND or an arbitrary voltage.
  • the gate and the back gate are generally formed of a conductive layer, they have a function of preventing an electric field generated outside the transistor from acting on the semiconductor layer on which a channel is formed (particularly, an electrostatic shielding function against static electricity). .. That is, it is possible to prevent fluctuations in the electrical characteristics of the transistor due to the influence of an external electric field such as static electricity.
  • the display device 19 is formed by using the third transistor included in the layer L3B.
  • the display area 19B has a plurality of pixels, and each pixel has a light emitting element.
  • the light emitting element it is preferable to use an organic light emitting element (OLED: Organic Light Emitting Device) or an LED (Light Emitting Device).
  • the antenna array 11 has a plurality of antennas 11A, and the antenna 11A is preferably formed of a conductive layer having translucency.
  • the translucent conductive layer indium oxide, ITO, indium zinc oxide, zinc oxide, zinc oxide to which gallium is added, or the like can be used.
  • FIG. 4 is a diagram illustrating a semiconductor device 10A having a configuration different from that of the semiconductor device 10 shown in FIG.
  • the same reference numerals are commonly used between different drawings for the same parts or parts having similar functions, and the repeated description thereof will be omitted.
  • the semiconductor device 10A is different from the semiconductor device 10 in that the layer L3B has a display device 19, a storage device 18G, and a storage device 18H.
  • the display device 19, the storage device 18G, and the third transistor included in the storage device 18H are formed in the same process.
  • FIG. 5 is a diagram for explaining the semiconductor device 10A in detail.
  • the semiconductor device 10A is different from the semiconductor device 10 shown in FIG. 3 in that the layer L3B has a portion overlapping the layer L2.
  • the storage device 18G is arranged on the transmission / reception control device 12B.
  • the storage device 18G stores the setting information of the transmission / reception control device 12B.
  • the storage device 18H is arranged on the power supply control device 16B.
  • the storage device 18H stores the setting information of the power supply control device 16B. It is preferable that the storage device 18G and the storage device 18H use an OS memory.
  • FIG. 6A is a block diagram showing a configuration of a semiconductor device 10B different from the semiconductor device 10 shown in FIG.
  • the semiconductor device 10B shown in FIG. 6A has a sensor module 20.
  • FIG. 6B is a diagram illustrating a semiconductor device 10B having a configuration different from that of the semiconductor device 10 shown in FIG.
  • the semiconductor device 10B has a layer L5 on the side opposite to the side on which the first transistor of the layer L1 is formed, and the sensor module 20 is arranged on the layer L5.
  • the sensor module 20 can be electrically connected to the layer L1 using a through electrode (TSV: Through Silicon Via).
  • TSV Through Silicon Via
  • the sensor module 20 can use an image sensor, an infrared sensor, an ultrasonic sensor, a touch sensor, or the like.
  • the semiconductor device 10B can display the information captured by the sensor module as an image by the display device 19.
  • the semiconductor device 10B can be configured as a SoC for wireless communication, a signal processing that performs extended conversion of image data, a display device, and a sensor module, the number of parts can be reduced. Therefore, the semiconductor device 10B is suitable for use in a mobile terminal including a goggle type display for which a small and lightweight semiconductor device is required.
  • FIG. 7 is a diagram illustrating a configuration example of the wireless transmitter / receiver 900 as an example of the transmission / reception control device 12.
  • the wireless transmitter / receiver 900 includes a low noise amplifier (LNA: Low Noise Amplifier) 901, a bandpass filter (BPF: BandPass Filter) 902, a mixer (MIX: Mixer) 903, a bandpass filter 904, and a demodulator (DEM: Demodulator).
  • LNA Low Noise Amplifier
  • BPF BandPass Filter
  • MIX Mixer
  • DEM demodulator
  • PA Power Amplifier
  • FM Modulator
  • duplexer Duplexer
  • LO Local oscillator
  • the signal 941 transmitted from another semiconductor device, base station, or the like is input to the low noise amplifier 901 as a received signal via the antenna 931 and the duplexer 921.
  • the duplexer 921 has a function of realizing transmission and reception of wireless signals with one antenna.
  • the low noise amplifier 901 has a function of amplifying a weak reception signal into a signal having a strength that can be processed by the wireless transmitter / receiver 900.
  • the signal 941 amplified by the low noise amplifier 901 is supplied to the mixer 903 via the bandpass filter 902.
  • the bandpass filter 902 has a function of attenuating a frequency component outside the required frequency band from the frequency components included in the signal 941 and passing the required frequency band.
  • the mixer 903 has a function of mixing the signal 941 that has passed through the bandpass filter 902 and the signal 943 generated by the local oscillator 922 in a superheterodyne manner.
  • the mixer 903 mixes the signal 941 and the signal 943, and supplies a signal having a frequency component of the difference between the two and a frequency component of the sum to the bandpass filter 904.
  • the bandpass filter 904 has a function of passing one of the two frequency components. For example, pass the frequency component of the difference.
  • the bandpass filter 904 also has a function of removing noise components generated in the mixer 903.
  • the signal that has passed through the bandpass filter 904 is supplied to the demodulator 905.
  • the demodulator 905 has a function of converting the supplied signal into a control signal, a data signal, or the like and outputting the demodulator 905.
  • the signal output from the demodulator 905 is supplied to various processing devices (arithmetic device, storage device, etc.).
  • the modulator 915 has a function of generating a basic signal for transmitting a control signal, a data signal, or the like from the wireless transmitter / receiver 900 to another semiconductor device, a base station, or the like.
  • the basic signal is supplied to the mixer 913 via the bandpass filter 914.
  • the bandpass filter 914 has a function of removing a noise component generated when a fundamental signal is generated by the modulator 915.
  • the mixer 913 has a function of mixing the basic signal that has passed through the bandpass filter 914 and the signal 944 generated by the local oscillator 922 in a superheterodyne manner.
  • the mixer 913 mixes the basic signal and the signal 944, and supplies a signal having a frequency component of the difference between the two and a frequency component of the sum to the bandpass filter 912.
  • the bandpass filter 912 has a function of passing one of the two frequency components. For example, let the sum frequency component pass.
  • the bandpass filter 912 also has a function of removing noise components generated in the mixer 913.
  • the signal that has passed through the bandpass filter 912 is supplied to the power amplifier 911.
  • the power amplifier 911 has a function of amplifying the supplied signal and generating a signal 942.
  • the signal 942 is radiated to the outside from the antenna 931 via the duplexer 921.
  • the wireless transmitter / receiver 900A which is a modification of the wireless transmitter / receiver 900 described above, will be described with reference to FIGS. 8A and 8B. In order to reduce the repetition of the description, the differences from the wireless transmitter / receiver 900 will be mainly described.
  • the wireless transmitter / receiver 900A has a plurality of antennas 931 in order to support the 5G communication standard. It also has a plurality of duplexers 921, a plurality of low noise amplifiers 901, and a plurality of power amplifiers 911. Further, the wireless transmitter / receiver 900A has a decoder circuit 906 (DEC) and a decoder circuit 916.
  • DEC decoder circuit 906
  • FIG. 8A shows a case where five antennas 931, a common device 921, a low noise amplifier 901, and a power amplifier 911 are provided.
  • the first antenna 931 is referred to as an antenna 931 [1]
  • the fifth antenna 931 is referred to as an antenna 931 [5].
  • the common device 921, the low noise amplifier 901, and the power amplifier 911 are also described in the same manner as the antenna 931.
  • the number of antennas 931, the duplexer 921, the low noise amplifier 901, and the power amplifier 911 is not limited to five, respectively.
  • the antenna 931 [1] is electrically connected to the common device 921 [1].
  • the duplexer 921 [1] is electrically connected to the low noise amplifier 901 [1] and the power amplifier 911 [1].
  • the antenna 931 [5] is electrically connected to the duplexer 921 [5].
  • the duplexer 921 [5] is electrically connected to the low noise amplifier 901 [5] and the power amplifier 911 [5].
  • the 2nd to 4th antennas 931 are also electrically connected to the 2nd to 4th commoner 921.
  • the second to fourth duplexers 921 are also electrically connected to the second to fourth low noise amplifiers 901 and the second to fourth power amplifiers 911.
  • the decoder circuit 906 is electrically connected to a plurality of low noise amplifiers 901. In FIG. 8A, five low noise amplifiers 901 are connected to the decoder circuit 906. Further, the decoder circuit 916 is electrically connected to a plurality of power amplifiers 911. In FIG. 8A, five power amplifiers 911 are connected to the decoder circuit 916.
  • the decoder circuit 906 has a function of selecting one or a plurality of low noise amplifiers 901 [1] to low noise amplifiers 901 [5]. Further, the decoder circuit 906 has a function of sequentially selecting the low noise amplifier 901 [1] to the low noise amplifier 901 [5]. Similarly, the decoder circuit 916 has a function of selecting one or more of the power amplifiers 911 [1] and the power amplifiers 911 [5]. Further, the decoder circuit 916 has a function of sequentially selecting the power amplifier 911 [1] to the power amplifier 911 [5].
  • FIG. 8B shows a connection example of the decoder circuit 906 and the low noise amplifier 901 [1] and the low noise amplifier 901 [2].
  • the decoder circuit 906 is electrically connected via a storage element 111 (referred to as a storage element 111 [1]) included in the low noise amplifier 901 [1] and a terminal 124 to which the storage element 111 [1] is electrically connected. Connected to. Further, the decoder circuit 906 is provided via a storage element 111 (referred to as a storage element 111 [2]) included in the low noise amplifier 901 [2] and a terminal 124 to which the storage element 111 [2] is electrically connected. It is electrically connected.
  • a storage element 111 referred to as a storage element 111 [2]
  • the storage element 111 has a transistor 112 and a capacity 113.
  • the gate of the transistor 112 is electrically connected to the terminal 124.
  • One of the source and drain of the transistor 112 is electrically connected to the terminal 123.
  • the other of the source or drain of the transistor 112 is electrically connected to one of the electrodes of capacitance 113 and to the gate of the transistor 115.
  • the node 114 is formed on the wiring where the gate of the transistor 115 is electrically connected to the source or drain of the transistor 112 and the electrode of the capacitance 113.
  • the terminal 124 is electrically connected to one of the source and the drain of the transistor 116 of the decoder circuit 906.
  • the transistor 112 is preferably an OS transistor. Further, the storage element 111 using the OS transistor can be rephrased as an OS memory.
  • the terminal 123 to which the storage element 111 [1] is electrically connected and the terminal 123 to which the storage element 111 [2] is electrically connected are electrically connected to the wiring 126.
  • the voltage (charge) written to the node 114 is supplied via the wiring 126.
  • the decoder circuit 906 has a function of supplying a signal for turning on the transistor 112 or a signal for turning it off to a terminal 124 which is electrically connected to an arbitrary storage element 111.
  • a different voltage can be written to the node 114 for each storage element 111. That is, a voltage suitable for each of the plurality of low noise amplifiers 901 can be written to the node 114.
  • the decoder circuit 916 also functions in the same manner as the decoder circuit 906 for a plurality of power amplifiers 911.
  • the transmission / reception control device has a power amplifier for transmitting a high-frequency signal, and the transmitted signal is generated by a signal processing device, or a signal generated from the signal processing device and a signal generated by an oscillator are mixed using a mixer. Is generated.
  • a power amplifier operating in a high frequency band is required to reduce signal loss in a transmission line. Further, it is required that the radiation noise radiated from the power amplifier does not affect other circuits (hereinafter, the circuit includes transistors or wirings constituting the circuit) or the like. Further, the power amplifier is required to prevent the power amplifier from being affected by the radiation noise radiated by other circuits.
  • the power amplifier corresponds to the power amplifier 911 of FIG.
  • FIG. 9 is a diagram illustrating the semiconductor device 10B.
  • the semiconductor device 10A is used, and the same reference numerals are commonly used between different drawings for the same parts or parts having the same functions, and the repeated description thereof will be omitted.
  • the power amplifier included in the transmission / reception control device 12B is configured by using the OS transistor included in the layer L3A, and the inductor 12C is formed by the layer L3B.
  • the inductor 12C can be formed in the same process as the wiring layer formed by the display device 19.
  • the inductor 12C may be formed of layer L3A.
  • the inductor 12C can be formed by utilizing the wiring layer of the layer L3A on which the power amplifier is formed.
  • the power amplifier has a transmission line for connecting to the OS transistor.
  • the characteristic impedance when the power amplifier receives the signal and the characteristic impedance when the power amplifier sends out the signal can be shared and matched even in a wide frequency band.
  • the state in which shared matching can be obtained even in a frequency band having a wide characteristic impedance is preferably an error in which the characteristic impedance when the signal is sent out with respect to the characteristic impedance on the side receiving the signal is within 10%. More preferably, the error is within 5%. More preferably, the error is within 3%.
  • the transmission line of the power amplifier has an impedance matching circuit for adjusting the characteristic impedance.
  • the impedance matching circuit is composed of a transmission line and a plurality of passive elements.
  • the impedance matching circuit may include a transistor.
  • the transmission line contains components such as resistors, inductors, and capacitances. Therefore, in order to adjust the characteristic impedance of the transmission line, it is preferable to use a plurality of passive elements.
  • the passive element has a problem that a large area is required for the transistor.
  • Transmission lines that transmit high-frequency signals with less loss include coplanar waveguides, coplanar lines with grounds, microstrip lines, slit lines, and SIW (silicon in waveguide). Although the coplanar waveguide will be described in this embodiment, it can be similarly applied to a microstrip line.
  • the coplanar waveguide is a transmission line that has a structure in which a linear transmission line is formed on the surface of a conductor formed on a dielectric substrate and transmits electromagnetic waves.
  • the electromagnetic wave signal can be rephrased as a high frequency signal. Hereinafter, it will be described as a high frequency signal.
  • the coplanar waveguide also functions as part of an impedance matching circuit when dealing with high frequency signals.
  • the coplanar waveguide is suitable for a wide range of adjustment because the characteristic impedance can be adjusted by using the film thickness of the conductor, the film quality, the distance between the conductors, and the like.
  • the coplanar waveguide will be described in detail with reference to FIGS. 11C and 11D.
  • the impedance matching circuit uses a coplanar waveguide as a transmission line.
  • the coplanar waveguide formed on a plane radiates radiation noise in the vertical direction.
  • the radiation noise radiated by the power amplifier may affect the operation of the circuit and cause a malfunction.
  • the radiation noise radiated by the circuit may affect the impedance matching circuit, change the characteristic impedance of the impedance matching circuit, and increase the transmission loss.
  • Impedance matching circuits can adjust the characteristic impedance using passive elements such as capacitances, resistors, and inductors. Therefore, the impedance matching circuit has a larger area than the circuit using the transistor. For example, when the transmission / reception control device 12B is formed as a semiconductor device integrated with the signal processing device 13, the influence of radiation noise must be taken into consideration. Further, in the transmission / reception control device 12B, the size of the device may increase depending on the size of the passive element included in the impedance matching circuit.
  • FIG. 10 is a diagram for explaining the semiconductor device 10B in detail.
  • the main difference from FIG. 5 is that the transmission / reception control device 12B is provided on the layer L3A. It is preferable that the circuit included in the layer L1 is not arranged at a position overlapping the power amplifier included in the transmission / reception control device 12B.
  • 11A and 11B are circuit diagrams illustrating the power amplifier 911.
  • the power amplifier 911 has an input terminal Sin, an output terminal Pout, a transistor Tr1, an impedance matching circuit Z1, and an impedance matching circuit Z2.
  • the impedance matching circuit Z1 has a capacitance C1, an inductor In1, and a coplanar waveguide CPW3a.
  • the impedance matching circuit Z2 has a capacitance C2, an inductor In2, a coplanar waveguide CPW2, and a coplanar waveguide CPW3b.
  • the coplanar waveguide CPW2 When the two-terminal coplanar waveguide is described, it may be described as the coplanar waveguide CPW2, and when the three-terminal coplanar waveguide is described, it may be described as the coplanar waveguide CPW3. Further, the coplanar waveguide CPW3 has terminals 1 to 3, and the coplanar waveguide CPW2 has terminals 1 and 2.
  • the input terminal Sin is electrically connected to one of the electrodes of the capacitance C1.
  • the other electrode of capacitance C1 is electrically connected to terminal 1 of the coplanar waveguide CPW3a.
  • the terminal 2 of the coplanar waveguide CPW3a is electrically connected to the gate of the transistor Tr1.
  • the terminal 3 of the coplanar waveguide CPW3a is electrically connected to one of the electrodes of the inductor In1.
  • the other electrode of the inductor In1 is electrically connected to the wiring V1.
  • One of the source and drain of the transistor Tr1 is electrically connected to the wiring VG.
  • the other side of the source or drain of the transistor Tr1 is electrically connected to the terminal 1 of the coplanar waveguide CPW3b.
  • the terminal 2 of the coplanar waveguide CPW3b is electrically connected to one of the electrodes of the inductor In2.
  • the terminal 3 of the coplanar waveguide CPW3b is electrically connected to one of the electrodes of the capacitance C2.
  • the other electrode of the inductor In2 is electrically connected to the wiring V2.
  • the other electrode of the capacitance C2 is electrically connected to the terminal 1 of the coplanar waveguide CPW2.
  • the terminal 2 of the coplanar waveguide CPW2 is electrically connected to the output terminal Pout.
  • the transistor Tr1 is preferably an OS transistor.
  • the transistor Tr1 shown in FIG. 11B shows an example having a back gate. By electrically connecting the back gate of the transistor Tr1 to the source of the transistor Tr1, the threshold value on the back gate side of the transistor Tr1 can be fixed.
  • the back gate of the transistor Tr1 may be electrically connected to other wiring to give a fixed potential.
  • the impedance matching circuit Z1 is preferably adjusted to have the same impedance as the impedance matching circuit Z2.
  • the impedance characteristics of the impedance matching circuit Z1 and the impedance matching circuit Z2 are preferably adjusted to 50 ohms using a capacitance, an inductor, a coplanar waveguide, and the like.
  • FIG. 11C is a layout diagram illustrating the coplanar waveguide CPW2 as an example.
  • the coplanar waveguide CPW2 has a structure in which a linear transmission line is formed on the surface of a conductor formed on a dielectric substrate.
  • the coplanar waveguide CPW2 has an inner conductor 201a arranged so as to be sandwiched between the outer conductor 202a and the outer conductor 202b.
  • the distance between the outer conductor 202a and the inner conductor 201a is preferably equal to the distance between the outer conductor 202b and the inner conductor 201a.
  • a capacitive component is formed between the inner conductor 201a and the outer conductor 202a or the outer conductor 202b.
  • the inner conductor 201a is a conductor formed in the same process as the outer conductor 202a and the outer conductor 202b.
  • the inner conductor 201a corresponds to a transmission line and has a terminal 1 and a terminal 2.
  • the inner conductor 201a corresponding to the transmission line corresponds to the resistance component and the inductor component.
  • the inner conductor 201a has a skin effect.
  • the skin effect is a phenomenon in which when a high-frequency signal is passed through the inner conductor 201a, the current density of the inner conductor 201a is high on the surface of the inner conductor 201a and decreases as the distance from the surface of the inner conductor 201a decreases.
  • the higher the frequency the more the current concentrates on the surface, so the AC resistance of the conductor increases. Therefore, the characteristic impedance of the coplanar waveguide CPW2 has a peak with respect to the frequency. Therefore, it is preferable to select the type of the element contained in the conductor, the film thickness of the conductor, the distance between the inner conductor and the outer conductor, and the like according to the characteristic impedance required for the coplanar waveguide
  • the outer conductor 202a of the coplanar waveguide CPW2 preferably has either one or both of the terminals 203a and 203b, and the outer conductor 202b may have either one or both of the terminals 203c and 203d. preferable. Further, it is preferable that the outer conductor 202a and the outer conductor 202b are given a fixed potential via the terminals 203a to 203d. For example, 0 V (reference potential) is applied to the outer conductor 202a and the outer conductor 202b.
  • FIG. 11D is a layout diagram illustrating the coplanar waveguide CPW3 as an example.
  • the coplanar waveguide CPW3 is a transmission line having a curved portion (branch).
  • the coplanar waveguide CPW3 has an outer conductor 202a, an outer conductor 202b, and an inner conductor 201b arranged so as to be sandwiched between the outer conductor 202a and the outer conductor 202c.
  • the distance between the outer conductor 202a and the inner conductor 201b is preferably equal to the distance between the outer conductor 202b and the inner conductor 201b, and preferably equal to the distance between the outer conductor 202c and the inner conductor 201b.
  • a capacitive component is formed between the inner conductor 201a and the outer conductor 202a, the outer conductor 202b, or the outer conductor 202c.
  • the inner conductor 201b is a conductor formed in the same process as the outer conductor 202a, the outer conductor 202b, and the outer conductor 202c.
  • the inner conductor 201b corresponds to a transmission line and has a terminal 1, a terminal 2, and a terminal 3.
  • the inner conductor 201b corresponding to the transmission line corresponds to the resistance component and the inductor component.
  • the coplanar waveguide CPW3 having a bent portion may be provided with an offset region in which one of the capacitance components of the bent portion is large and the other is small. By changing the capacitance component, the magnitude of the electromagnetic field generated by the high-frequency signal traveling on the transmission line changes, and it is possible to absorb changes such as bends.
  • FIG. 12 is a schematic cross-sectional view of the semiconductor device 10B.
  • the semiconductor device 10B has a layer L1, a layer L3A, a layer L3B, and a layer L4.
  • Layer L1 has Si-Layer and BEOL-Layer.
  • the Si-Layer has a substrate 311.
  • the channel formation region of the transistor 550 formed on the Si-Layer preferably contains silicon.
  • the transistor 550 will be described in detail in the third embodiment.
  • the BEAL-Layer includes a plurality of wiring layers.
  • FIG. 12 shows an example in which BEAL-Layer has a wiring Mn.
  • the layer L3A, the layer L3B, and the layer L4 may be paraphrased as the wiring layer of the transistor included in the layer L1.
  • Layer L3A has an OS-Layer.
  • Layer L3A has a transistor Tr.
  • the transistor Tr is preferably an OS transistor.
  • the OS transistor will be described in detail in the third embodiment.
  • the layer L3A is formed on the layer L1 via the insulator 514.
  • Insulator 514 is a metal oxide containing at least one of hafnium, aluminum, or tantalum and oxygen.
  • hafnium oxide or aluminum oxide has a higher relative permittivity than silicon oxide or silicon nitride. When the relative permittivity of the insulator is large, most of the electromagnetic waves are absorbed by the insulator or reflected by the insulator.
  • the outer conductor 202a and the outer conductor 202b when a high frequency signal is given to the inner conductor 201a, the outer conductor 202a and the outer conductor 202b generate a system in which they are coupled via the coupling capacitance CC1 and the coupling capacitance CC2. Therefore, the outer conductor 202a and the outer conductor 202b can consider the space formed between the outer conductor 202a and the outer conductor 514 as a waveguide.
  • the insulator 514 can reduce the influence of radiation noise on the transistor 550 formed on the layer L1. Further, the influence of the radiation noise emitted by the transistor 550 can be reduced by the insulator 514.
  • the inner conductor 201 is formed with a combined capacitance by connecting a plurality of coupling capacitances in series with the transistor 550.
  • the smaller the capacity value of the combined capacity the more preferable. For example, as the capacitance value of the combined capacitance becomes smaller, the radiation noise is attenuated and the influence of the radiation noise becomes smaller.
  • the insulator 514 has a barrier property against oxygen and hydrogen contained in the layer L1.
  • the barrier property will be described in detail with reference to the third embodiment.
  • Layer L3B has CPW-Layer and INDUCTOR-Layer.
  • an inductor 12C which is a passive element and a coplanar waveguide CPW are formed as components of an impedance matching circuit.
  • the inductor 12C may be formed by using a plurality of conductive layers.
  • the inductor 12C may be formed in the same process as the coplanar waveguide CPW.
  • the inductor 12C can be easily connected to the coplanar waveguide CPW3 via the inductor 12C1.
  • Layer L4 has ANTENA-Layer.
  • the ANTENA-Layer preferably has an antenna array 11 for transmitting a high frequency signal.
  • the antenna array 11 has a plurality of antennas 11A and is electrically connected to the coplanar waveguide CPW2.
  • FIG. 13 is a graph illustrating the electrical characteristics of the transistor. Transistors that handle high frequency signals preferably have high conductance.
  • the horizontal axis of the graph shown in FIG. 13 shows the VDS voltage between the source and drain of the transistor, and the vertical axis shows the VGS voltage between the source and gate of the transistor.
  • the graph is displayed using a contour graph, and the unit of data is microsiemens [ ⁇ S].
  • Region S1 is in the range of 10 ⁇ S or more and 11 ⁇ S or less.
  • the region S2 is a range of 9 ⁇ S or more and smaller than 10 ⁇ S.
  • the region S3 is a range of 8 ⁇ S or more and smaller than 9 ⁇ S.
  • the region S4 is a range of 7 ⁇ S or more and smaller than 8 ⁇ S.
  • the region S5 is a range of 6 ⁇ S or more and smaller than 7 ⁇ S.
  • the region S6 is a range of 5 ⁇ S or more and smaller than 6 ⁇ S.
  • the region S7 is a range of 4 ⁇ S or more and smaller than 5 ⁇ S.
  • the region S8 is a range of 3 ⁇ S or more and smaller than 4 ⁇ S.
  • the region S9 is a range of 2 ⁇ S or more and smaller than 3 ⁇ S.
  • the region S10 is a range of 1 ⁇ S or more and smaller than 2 ⁇ S.
  • the transistor has a region where the conductance value is high with respect to the voltage VDS. Therefore, it is preferable to use the region S1 or region S2 in which the voltage VGS is high and the voltage VDS is high. As an example, from the electrical characteristics of the transistor shown in FIG. 13, it is preferable to apply 2.3V to the wiring V1 of the power amplifier 911 of FIG. 11A and 2.5V to the wiring V2.
  • FIG. 14 is a circuit diagram illustrating a power amplifier.
  • the power amplifier 911 is used, and the same reference numerals are commonly used between different drawings for the same part or the part having the same function, and the repeated description thereof is omitted. There is.
  • the power amplifier 911A is different from the power amplifier 911 in that it has a transistor Tr2, an impedance matching circuit Z2a, and an impedance matching circuit Z3.
  • the impedance matching circuit Z2a has a capacitance C2, an inductor In2, an inductor In3, a coplanar waveguide CPW3b, and a coplanar waveguide CPW3c.
  • the impedance matching circuit Z3 has a capacitance C3, an inductor In4, a coplanar waveguide CPW3d, and a coplanar waveguide CPW2.
  • the input terminal Sin is electrically connected to one of the electrodes of the capacitance C1.
  • the other electrode of capacitance C1 is electrically connected to terminal 1 of the coplanar waveguide CPW3a.
  • the terminal 2 of the coplanar waveguide CPW3a is electrically connected to the gate of the transistor Tr1.
  • the terminal 3 of the coplanar waveguide CPW3a is electrically connected to one of the electrodes of the inductor In1.
  • the other electrode of the inductor In1 is electrically connected to the wiring V1.
  • One of the source and drain of the transistor Tr1 is electrically connected to the wiring VG.
  • the other side of the source or drain of the transistor Tr1 is electrically connected to the terminal 1 of the coplanar waveguide CPW3b.
  • the terminal 2 of the coplanar waveguide CPW3b is electrically connected to one of the electrodes of the inductor In2.
  • the terminal 3 of the coplanar waveguide CPW3b is electrically connected to one of the electrodes of the capacitance C2.
  • the other electrode of the inductor In2 is electrically connected to the wiring V2.
  • the other electrode of the capacitance C2 is electrically connected to the terminal 1 of the coplanar waveguide CPW3c.
  • the terminal 2 of the coplanar waveguide CPW3c is electrically connected to the gate of the transistor Tr2.
  • the terminal 3 of the coplanar waveguide CPW3c is electrically connected to one of the electrodes of the inductor In3.
  • the other electrode of the inductor In3 is electrically connected to the wiring V3.
  • One of the source and drain of the transistor Tr2 is electrically connected to the wiring VG.
  • the other side of the source or drain of the transistor Tr2 is electrically connected to the terminal 1 of the coplanar waveguide CPW3d.
  • the terminal 2 of the coplanar waveguide CPW3d is electrically connected to one of the electrodes of the inductor In4.
  • the terminal 3 of the coplanar waveguide CPW3d is electrically connected to one of the electrodes of the capacitance C3.
  • the other electrode of the inductor In4 is electrically connected to the wiring V4.
  • the other electrode of capacitance C3 is electrically connected to terminal 1 of the coplanar waveguide CPW2.
  • the terminal 2 of the coplanar waveguide CPW2 is electrically connected to the output terminal Pout.
  • the transistor Tr1 and the transistor Tr2 are preferably OS transistors.
  • the transistor Tr1 and the transistor Tr2 can have a back gate.
  • the back gate of the transistor Tr1 is electrically connected to the source of the transistor Tr2, so that the threshold value on the back gate side of the transistor Tr2 can be fixed.
  • the back gates of the transistor Tr1 and the transistor Tr2 may be electrically connected to other wirings to give a fixed potential.
  • the impedance matching circuit Z1 is preferably adjusted so as to have the same impedance as the impedance matching circuit Z2a and the impedance matching circuit Z3.
  • the impedance characteristics of the impedance matching circuit Z1, the impedance matching circuit Z2a, and the impedance matching circuit Z3 are preferably adjusted to 50 ohms using a capacitance, an inductor, a coplanar waveguide, and the like.
  • FIG. 15 shows a part of the cross-sectional structure of the semiconductor device.
  • the semiconductor device shown in FIG. 15 includes a transistor 550, a transistor 500, a transistor 650, and a capacity of 600.
  • 17A is a cross-sectional view of the transistor 500 in the channel length direction
  • FIG. 17B is a cross-sectional view of the transistor 500 in the channel width direction
  • FIG. 17C is a cross-sectional view of the transistor 550 in the channel width direction.
  • the transistor 500 corresponds to the transistor 112 shown in the above embodiment
  • the transistor 550 corresponds to the transistor 116
  • the transistor 650 corresponds to the transistor 115.
  • the capacity 600 corresponds to the capacity 113.
  • the wiring 2001 to 2006 can be electrically connected to other transistors or the like.
  • the wiring 2005 is electrically connected to the wiring 2006.
  • the range of a transistor is a range including a channel forming region of the transistor and a region that functions as a source or drain of the transistor.
  • the transistor 500 when the transistor 500 is arranged at a position overlapping the transistor 550, a part of one region of the source or drain of the transistor 500 and one region of the source or drain of the transistor 550 as shown in FIG. Can be said to be placed at overlapping positions. As a different example, it can be said that a part of one region of the source or drain of the transistor 500 is arranged so as to overlap one of the source or drain of the transistor 650.
  • FIG. 15 shows an example in which the transistor 500 is arranged at a position where it overlaps with each of the transistor 550 and the transistor 650 for the sake of explanation.
  • the transistor 550 is a transistor included in the layer L1
  • the transistor 650 is a transistor included in the layer L2
  • the transistor 500 is a transistor included in the layer L3.
  • Transistor 500 is an OS transistor.
  • the transistor 500 has an extremely small off current. Therefore, it is possible to hold the data voltage or electric charge written to the storage node via the transistor 500 for a long period of time. That is, since the refresh operation frequency of the storage node is reduced or the refresh operation is not required, the power consumption of the semiconductor device can be reduced.
  • the transistor 500 is provided above the transistor 550, and the capacitance 600 is provided above the transistor 550 and the transistor 500.
  • the transistor 550 is provided on the substrate 311 and has a semiconductor region 313 composed of a conductor 316, an insulator 315, and a part of the substrate 311, a low resistance region 314a functioning as a source region or a drain region, and a low resistance region 314b. ..
  • the transistor 550 As shown in FIG. 17C, in the transistor 550, the upper surface of the semiconductor region 313 and the side surface in the channel width direction are covered with the conductor 316 via the insulator 315.
  • the transistor 550 By making the transistor 550 a Fin type in this way, the on-characteristics of the transistor 550 can be improved by increasing the effective channel width. Further, since the contribution of the electric field of the gate electrode can be increased, the off characteristic of the transistor 550 can be improved.
  • the transistor 550 may be either a p-channel transistor or an n-channel transistor.
  • a semiconductor such as a silicon-based semiconductor in a region in which a channel of the semiconductor region 313 is formed, a region in the vicinity thereof, a low resistance region 314a serving as a source region or a drain region, a low resistance region 314b, and the like.
  • It preferably contains crystalline silicon.
  • it may be formed of a material having Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), or the like.
  • a configuration using silicon in which the effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing may be used.
  • the transistor 550 may be a HEMT (High Electron Mobility Transistor) by using GaAs, GaAlAs, or the like.
  • an element that imparts n-type conductivity such as arsenic and phosphorus, or a p-type conductivity such as boron is imparted.
  • the conductor 316 that functions as a gate electrode is a semiconductor material such as silicon, a metal material, or an alloy that contains an element that imparts n-type conductivity such as arsenic or phosphorus, or an element that imparts p-type conductivity such as boron.
  • a material or a conductive material such as a metal oxide material can be used.
  • the threshold voltage of the transistor can be adjusted by selecting the material of the conductor. Specifically, it is preferable to use a material such as titanium nitride or tantalum nitride for the conductor. Further, in order to achieve both conductivity and embedding property, it is preferable to use a metal material such as tungsten or aluminum as a laminate for the conductor, and it is particularly preferable to use tungsten in terms of heat resistance.
  • the transistor 550 may be formed by using an SOI (Silicon on Insulator) substrate or the like.
  • the SOI substrate is formed by injecting oxygen ions into a mirror-polished wafer and then heating it at a high temperature to form an oxide layer at a certain depth from the surface and to eliminate defects generated in the surface layer.
  • SIMOX Separatation by Implanted Oxygen
  • a transistor formed by using a single crystal substrate has a single crystal semiconductor in a channel forming region.
  • FIG. 16 is a diagram illustrating a transistor 550A as a third transistor included in the layer L3A and a transistor 500 as a third transistor included in the layer L3B. Note that FIG. 16 shows an example in which the transistor 550A is electrically connected to the transistor 500. However, the transistor 500 included in the transmission / reception control device 12, the storage device 18, or the display device 19 does not necessarily have to be connected to the transistor 550.
  • the transistor 500, the transistor 550, the transistor 650, and the transistor 500A or the transistor 550 shown in FIG. 16 are examples, and the transistor is not limited to the configuration, and an appropriate transistor may be used according to the circuit configuration and the driving method. Just do it.
  • the semiconductor device is a unipolar circuit containing only OS transistors (meaning a circuit composed of only transistors having the same polarity such as only n-channel transistors)
  • the configuration of the transistor 550A is as shown in FIG.
  • the configuration may be the same as that of the transistor 500.
  • the details of the transistor 500 will be described later.
  • the transistor 650 will be described.
  • the transistor 650 is formed on the same substrate as the transistor 550.
  • the transistor 650 is formed by using a semiconductor layer formed on a single crystal silicon substrate, a sapphire substrate, or an SOI substrate.
  • the semiconductor layer preferably has a crystal structure containing gallium. Examples of the semiconductor layer containing gallium include gallium nitride (hereinafter referred to as GaN) or gallium oxide (GaOx).
  • GaN can be formed by providing a low temperature buffer layer 652 on the substrate 311 and epitaxially growing a single crystal GaN on the low temperature buffer layer 652.
  • the single crystal GaN formed by epitaxial growth corresponds to the semiconductor layer 654.
  • FIG. 15 shows an example in which a single crystal silicon substrate is used for the substrate 311.
  • the semiconductor layer 656 is epitaxially grown on the semiconductor layer 654.
  • the semiconductor layer 654 is preferably GaN, and the semiconductor layer 656 is preferably AlGaN.
  • AlN aluminum nitride
  • AlN and AlGaN which is a mixed crystal of AlN and GaN, are preferable as a high-power, high-frequency device material.
  • a HEMT (High Electron Mobility Transistor) having AlGaN as a channel forming region can perform even higher withstand voltage operation than a HEMT having GaN as a channel forming region.
  • Two-dimensional electron gas (2DEG) is generated at the interface between GaN and AlGaN due to the polarization effect of GaN and AlGaN. That is, in a transistor having a HEMT structure, 2DEG becomes a channel forming region.
  • a conductor 330 is provided on the semiconductor layer 656.
  • the conductor 330 corresponds to the source or drain of the transistor 650.
  • the insulator 324 is provided so as to be sandwiched between the conductor 658 and the semiconductor layer 656.
  • the conductor 658 may be paraphrased as a gate electrode, and the insulator 324 may be paraphrased as a gate insulator of the transistor 650.
  • the insulator 324 silicon oxide, aluminum oxide, hafnium oxide or the like can be used.
  • the insulator 324 contains any one of silicon oxide, aluminum oxide, hafnium oxide, and the like to reduce the off-current of the transistor 650.
  • the gate insulator will be described in detail.
  • the gate insulator is preferably a SiO 2 film, an Al 2 O 3 film, or an HfO 2 film.
  • the transistor 650 preferably has a recess gate structure.
  • FIG. 15 shows an example in which the transistor 650 has a recess gate structure. Since the transistor 650 has a recess gate structure, the off-current of the transistor 650 is reduced.
  • the recess gate structure is formed by etching the semiconductor layer 656 at a position overlapping the gate electrode forming the channel forming region and thinning the semiconductor layer 656.
  • the region of the semiconductor layer 656 that is thinned by etching is called a recess region.
  • the recess region becomes a high threshold voltage due to the depletion enhancement of 2DEG.
  • a large current can flow in the non-recess region due to the increase in the concentration of 2DEG.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 are laminated in this order so as to cover the transistor 550.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 for example, silicon oxide, silicon oxide nitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxide nitride, aluminum nitride, aluminum nitride and the like can be used. Just do it.
  • silicon oxide refers to a material having a higher oxygen content than nitrogen as its composition
  • silicon nitride as its composition means a material having a higher nitrogen content than oxygen as its composition. Is shown.
  • aluminum nitride refers to a material whose composition has a higher oxygen content than nitrogen
  • aluminum nitride refers to a material whose composition has a higher nitrogen content than oxygen. Is shown.
  • the insulator 322 may have a function as a flattening film for flattening a step generated by a transistor 550 or the like provided below the insulator 322.
  • the upper surface of the insulator 322 may be flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve the flatness.
  • CMP chemical mechanical polishing
  • the insulator 324 it is preferable to use a film having a barrier property so that hydrogen and impurities do not diffuse in the region where the transistor 500 is provided from the substrate 311 or the transistor 550.
  • a film having a barrier property against hydrogen for example, silicon nitride formed by the CVD method can be used.
  • hydrogen may diffuse into a semiconductor element having an oxide semiconductor such as a transistor 500, so that the characteristics of the semiconductor element may deteriorate. Therefore, it is preferable to use a film that suppresses the diffusion of hydrogen between the transistor 500 and the transistor 550.
  • the membrane that suppresses the diffusion of hydrogen is a membrane that desorbs a small amount of hydrogen.
  • the amount of hydrogen desorbed can be analyzed using, for example, a heated desorption gas analysis method (TDS).
  • TDS heated desorption gas analysis method
  • the amount of hydrogen desorbed from the insulator 324 is such that the amount desorbed in terms of hydrogen atoms is converted per area of the insulator 324 when the surface temperature of the film is in the range of 50 ° C. to 500 ° C. It may be 10 ⁇ 10 15 atoms / cm 2 or less, preferably 5 ⁇ 10 15 atoms / cm 2 or less.
  • the insulator 326 preferably has a lower dielectric constant than the insulator 324.
  • the relative permittivity of the insulator 326 is preferably less than 4, more preferably less than 3.
  • the relative permittivity of the insulator 326 is preferably 0.7 times or less, more preferably 0.6 times or less, the relative permittivity of the insulator 324.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 are embedded with a capacity of 600, a conductor 328 connected to the transistor 500, a conductor 330, and the like.
  • the conductor 330 has a function as a source or drain electrode of the transistor 650.
  • the conductor 328 and the conductor 330 have a function as a plug or a wiring.
  • the conductor having a function as a plug or a wiring may collectively give a plurality of configurations and give the same reference numeral.
  • the wiring and the plug connected to the wiring may be integrated. That is, a part of the conductor may function as a wiring, and a part of the conductor may function as a plug.
  • each plug and wiring As the material of each plug and wiring (conductor 328, conductor 330, etc.), a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is used as a single layer or laminated. be able to. It is preferable to use a refractory material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is preferable to use tungsten. Alternatively, it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low resistance conductive material.
  • a wiring layer may be provided on the insulator 326 and the conductor 330.
  • the insulator 350, the insulator 352, and the insulator 354 are laminated in this order.
  • a conductor 356 is formed on the insulator 350, the insulator 352, and the insulator 354.
  • the conductor 356 has a function as a plug for connecting to the transistor 550, a plug for connecting to the transistor 650, or a wiring.
  • the conductor 356 can be provided by using the same materials as the conductor 328 and the conductor 330.
  • the insulator 350 it is preferable to use an insulator having a barrier property against hydrogen, similarly to the insulator 324.
  • the conductor 356 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 350 having a barrier property against hydrogen.
  • the conductor having a barrier property against hydrogen for example, tantalum nitride or the like may be used. Further, by laminating tantalum nitride and tungsten having high conductivity, it is possible to suppress the diffusion of hydrogen from the transistor 550 while maintaining the conductivity as wiring. In this case, it is preferable that the tantalum nitride layer having a barrier property against hydrogen is in contact with the insulator 350 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 354 and the conductor 356.
  • the insulator 360, the insulator 362, and the insulator 364 are laminated in this order.
  • a conductor 366 is formed on the insulator 360, the insulator 362, and the insulator 364.
  • the conductor 366 has a function as a plug or wiring.
  • the conductor 366 can be provided by using the same materials as the conductor 328 and the conductor 330.
  • the insulator 360 it is preferable to use an insulator having a barrier property against hydrogen, similarly to the insulator 324.
  • the conductor 366 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 360 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 364 and the conductor 366.
  • the insulator 370, the insulator 372, and the insulator 374 are laminated in this order.
  • a conductor 376 is formed on the insulator 370, the insulator 372, and the insulator 374.
  • the conductor 376 has a function as a plug or wiring.
  • the conductor 376 can be provided by using the same material as the conductor 328 and the conductor 330.
  • the insulator 370 it is preferable to use an insulator having a barrier property against hydrogen, similarly to the insulator 324.
  • the conductor 376 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 370 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 374 and the conductor 376.
  • the insulator 380, the insulator 382, and the insulator 384 are laminated in this order.
  • a conductor 386 is formed on the insulator 380, the insulator 382, and the insulator 384.
  • the conductor 386 has a function as a plug or wiring.
  • the conductor 386 can be provided by using the same materials as the conductor 328 and the conductor 330.
  • the insulator 380 it is preferable to use an insulator having a barrier property against hydrogen, similarly to the insulator 324.
  • the conductor 386 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 380 having a barrier property against hydrogen.
  • FIG. 20 shows an example in which the transistor 550 is connected to the transistor 650 via the conductor 366.
  • the wiring in which the transistor 550 is connected to the transistor 650 is not limited to the conductor 366.
  • the wiring layer including the conductor 356, the wiring layer including the conductor 366, the wiring layer including the conductor 376, and the wiring layer including the conductor 386 have been described, but the semiconductor device according to the present embodiment has been described. It is not limited to this.
  • the number of wiring layers similar to the wiring layer containing the conductor 356 may be three or less, or the number of wiring layers similar to the wiring layer including the conductor 356 may be five or more.
  • Insulator 510, insulator 512, insulator 514, and insulator 516 are laminated in this order on the insulator 384.
  • any of the insulator 510, the insulator 512, the insulator 514, and the insulator 516 it is preferable to use a substance having a barrier property against oxygen and hydrogen.
  • the insulator 510 and the insulator 514 have a barrier property that prevents hydrogen and impurities from diffusing from, for example, the area where the substrate 311 and the transistor 550 are provided, or the area where the transistor 650 is provided to the area where the transistor 500 is provided. It is preferable to use a film having. Therefore, the same material as the insulator 324 can be used for the insulator 510 and the insulator 514.
  • Silicon nitride formed by the CVD method can be used as an example of a film having a barrier property against hydrogen.
  • hydrogen may diffuse into a semiconductor element having an oxide semiconductor such as a transistor 500, so that the characteristics of the semiconductor element may deteriorate. Therefore, it is preferable to use a film that suppresses the diffusion of hydrogen between the transistor 500 and the transistor 550 or the transistor 650.
  • the membrane that suppresses the diffusion of hydrogen is a membrane that desorbs a small amount of hydrogen.
  • metal oxides such as aluminum oxide, hafnium oxide, and tantalum oxide for the insulator 510 and the insulator 514.
  • aluminum oxide has a high blocking effect that does not allow the membrane to permeate both oxygen and impurities such as hydrogen and water, which are factors that change the electrical characteristics of transistors. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from being mixed into the transistor 500 during and after the manufacturing process of the transistor. In addition, it is possible to suppress the release of oxygen from the oxides constituting the transistor 500. Therefore, it is suitable for use as a protective film for the transistor 500.
  • the same material as the insulator 320 can be used for the insulator 512 and the insulator 516. Further, by applying a material having a relatively low dielectric constant to these insulators, it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon nitride film, or the like can be used as the insulator 512 and the insulator 516.
  • the insulator 510, the insulator 512, the insulator 514, and the insulator 516 are embedded with a conductor 518, a conductor (for example, a conductor 503) constituting the transistor 500, and the like.
  • the conductor 518 has a capacity of 600, a transistor 550, or a function as a plug or wiring for connecting to the transistor 650.
  • the conductor 518 can be provided by using the same material as the conductor 328 and the conductor 330.
  • the insulator 510 and the conductor 518 in the region in contact with the insulator 514 are preferably conductors having a barrier property against oxygen, hydrogen, and water.
  • the transistor 550 or the transistor 650 can be separated from the transistor 500 by a layer having a barrier property against oxygen, hydrogen, and water, and the diffusion of hydrogen from the transistor 550 or the transistor 650 to the transistor 500 is suppressed. can do.
  • a transistor 500 is provided above the insulator 516.
  • the transistor 500 includes a conductor 503 arranged so as to be embedded in the insulator 514 and the insulator 516, and an insulator 520 arranged on the insulator 516 and the insulator 503.
  • the insulator 524 placed on the insulator 522, the oxide 530a placed on the insulator 524, and the oxide 530a.
  • the arranged oxide 530b, the conductors 542a and 542b arranged apart from each other on the oxide 530b, and the conductors 542a and 542b are arranged between the conductors 542a and 542b.
  • It has an insulator 580 on which an opening is formed by superimposing, an insulator 545 arranged on the bottom surface and side surfaces of the opening, and a conductor 560 arranged on the forming surface of the insulator 545.
  • the insulator 544 is arranged between the oxide 530a, the oxide 530b, the conductor 542a, and the conductor 542b, and the insulator 580.
  • the conductor 560 includes a conductor 560a provided inside the insulator 545 and a conductor 560b provided so as to be embedded inside the conductor 560a. It is preferable to have.
  • the insulator 574 is arranged on the insulator 580, the conductor 560, and the insulator 545.
  • the oxide 530a and the oxide 530b may be collectively referred to as the oxide 530.
  • the conductor 542a and the conductor 542b may be collectively referred to as a conductor 542.
  • the transistor 500 shows a configuration in which two layers of oxide 530a and oxide 530b are laminated in a region where a channel is formed and in the vicinity thereof, but one aspect of the present invention is limited to this. is not it.
  • a single layer of the oxide 530b or a laminated structure of three or more layers may be provided.
  • the conductor 560 is shown as a two-layer laminated structure, but one aspect of the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a laminated structure of three or more layers.
  • the transistor 500 shown in FIGS. 15, 16, 17A, and 20 is an example, and the transistor 500 is not limited to the configuration, and an appropriate transistor may be used depending on the circuit configuration, driving method, and the like.
  • the conductor 560 functions as a gate electrode of the transistor, and the conductor 542a and the conductor 542b function as a source electrode or a drain electrode, respectively.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region sandwiched between the conductor 542a and the conductor 542b.
  • the arrangement of the conductor 560, the conductor 542a and the conductor 542b is self-aligned with respect to the opening of the insulator 580. That is, in the transistor 500, the gate electrode can be arranged in a self-aligned manner between the source electrode and the drain electrode. Therefore, since the conductor 560 can be formed without providing the alignment margin, the occupied area of the transistor 500 can be reduced. As a result, the semiconductor device can be miniaturized and highly integrated.
  • the conductor 560 is formed in a region between the conductor 542a and the conductor 542b in a self-aligned manner, the conductor 560 does not have a region that overlaps with the conductor 542a or the conductor 542b. Thereby, the parasitic capacitance formed between the conductor 560 and the conductors 542a and 542b can be reduced. Therefore, the switching speed of the transistor 500 can be improved and a high frequency characteristic can be provided.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode. Further, the conductor 503 may function as a second gate (also referred to as a bottom gate) electrode.
  • the threshold voltage of the transistor 500 can be controlled by changing the voltage applied to the conductor 503 independently of the voltage applied to the conductor 560 without interlocking with the voltage applied to the conductor 560. In particular, by applying a negative voltage to the conductor 503, the threshold voltage of the transistor 500 can be made larger than 0 V, and the off-current can be reduced. Therefore, when a negative voltage is applied to the conductor 503, the drain current when the voltage applied to the conductor 560 is 0 V can be made smaller than when the negative voltage is not applied.
  • the conductor 503 is arranged so as to overlap the oxide 530 and the conductor 560. As a result, when a voltage is applied to the conductor 560 and the conductor 503, the electric field generated from the conductor 560 and the electric field generated from the conductor 503 are connected to cover the channel forming region formed in the oxide 530. Can be done.
  • the configuration of the transistor that electrically surrounds the channel formation region by the electric field of the pair of gate electrodes is referred to as a surroundd channel (S-channel) configuration.
  • S-channel surroundd channel
  • the side surface and the periphery of the oxide 530 in contact with the conductor 542a and the conductor 542b functioning as the source electrode and the drain electrode are said to be type I as in the channel formation region. It has characteristics.
  • the side surface and the periphery of the oxide 530 in contact with the conductor 542a and the conductor 542b are in contact with the insulator 544, it can be type I as in the channel forming region.
  • type I can be treated as the same as high-purity authenticity described later.
  • the S-channel configuration disclosed in the present specification and the like is different from the Fin type configuration and the planar type configuration. By adopting the S-channel configuration, it is possible to increase the resistance to the short-channel effect, in other words, to make a transistor in which the short-channel effect is unlikely to occur.
  • the conductor 503 has the same structure as the conductor 518, and the conductor 503a is formed in contact with the inner wall of the opening of the insulator 514 and the insulator 516, and the conductor 503b is further formed inside.
  • the transistor 500 shows a configuration in which the conductor 503a and the conductor 503b are laminated, one aspect of the present invention is not limited to this.
  • the conductor 503 may be provided as a single layer or a laminated structure having three or more layers.
  • a conductive material for the conductor 503a which has a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the above impurities are difficult to permeate).
  • a conductive material having a function of suppressing the diffusion of oxygen for example, at least one oxygen atom, oxygen molecule, etc.
  • the function of suppressing the diffusion of impurities or oxygen is a function of suppressing the diffusion of any one or all of the above impurities or the above oxygen.
  • the conductor 503a since the conductor 503a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 503b from being oxidized and the conductivity from being lowered.
  • the conductor 503 When the conductor 503 also functions as a wiring, it is preferable to use a highly conductive conductive material containing tungsten, copper, or aluminum as a main component for the conductor 503b.
  • the conductor 503 is shown by laminating the conductor 503a and the conductor 503b, but the conductor 503 may have a single-layer structure.
  • the insulator 520, the insulator 522, and the insulator 524 have a function as a second gate insulating film.
  • the insulator 524 in contact with the oxide 530 it is preferable to use an insulator containing more oxygen than oxygen satisfying the stoichiometric composition.
  • the oxygen is easily released from the membrane by heating.
  • oxygen released by heating may be referred to as "excess oxygen”. That is, it is preferable that the insulator 524 is formed with a region containing excess oxygen (also referred to as “excess oxygen region”).
  • the defective Functions as a donor, sometimes electrons serving as carriers are generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing a large amount of hydrogen tends to have a normally-on characteristic. Further, since hydrogen in the oxide semiconductor easily moves due to stress such as heat and electric field, if the oxide semiconductor contains a large amount of hydrogen, the reliability of the transistor may deteriorate.
  • the V O H to obtain a sufficiently reduced oxide semiconductor (referred to as “dewatering” or “dehydrogenation process” also.) Water in the oxide semiconductor, to remove impurities such as hydrogen It is important to supply oxygen to the oxide semiconductor to compensate for the oxygen deficiency (also referred to as “dehydrogenation treatment”).
  • the V O H oxide semiconductor impurity is sufficiently reduced such by using a channel formation region of the transistor, it is possible to have stable electrical characteristics.
  • an oxide material in which a part of oxygen is desorbed by heating is an oxide having an oxygen desorption amount of 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 400 ° C. or lower.
  • the insulator having the excess oxygen region and the oxide 530 may be brought into contact with each other to perform one or more of heat treatment, microwave treatment, or RF treatment.
  • heat treatment microwave treatment, or RF treatment.
  • water or hydrogen in the oxide 530 can be removed.
  • reactions occur which bonds VoH is disconnected, when other words happening reaction of "V O H ⁇ Vo + H", it can be dehydrogenated.
  • the hydrogen generated as oxygen combines with H 2 O, it may be removed from the oxide 530 or oxide 530 near the insulator.
  • a part of hydrogen may be gettered on the conductor 542.
  • the microwave processing for example, it is preferable to use an apparatus having a power source for generating high-density plasma or an apparatus having a power source for applying RF to the substrate side.
  • an apparatus having a power source for generating high-density plasma for example, by using a gas containing oxygen and using a high-density plasma, high-density oxygen radicals can be generated, and by applying RF to the substrate side, the oxygen radicals generated by the high-density plasma can be generated.
  • the pressure may be 133 Pa or more, preferably 200 Pa or more, and more preferably 400 Pa or more.
  • oxygen and argon are used as the gas to be introduced into the apparatus for performing microwave treatment, and the oxygen flow rate ratio (O 2 / (O 2 + Ar)) is 50% or less, preferably 10% or more and 30. It is better to do it at% or less.
  • the heat treatment may be performed, for example, at 100 ° C. or higher and 450 ° C. or lower, more preferably 350 ° C. or higher and 400 ° C. or lower.
  • the heat treatment is carried out in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas.
  • the heat treatment is preferably performed in an oxygen atmosphere.
  • oxygen can be supplied to the oxide 530 to reduce oxygen deficiency (VO ).
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be carried out in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas in order to supplement the desorbed oxygen after the heat treatment in an atmosphere of nitrogen gas or an inert gas.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of the oxidizing gas, and then the heat treatment may be continuously performed in an atmosphere of nitrogen gas or an inert gas.
  • the oxygen deficiency in the oxide 530 can be repaired by the supplied oxygen, in other words, the reaction "Vo + O ⁇ null" can be promoted. Further, since the oxygen supplied to the hydrogen remaining in the oxide 530 is reacted to remove the hydrogen as H 2 O (to dehydration) can. Thus, the hydrogen remained in the oxide 530 can be prevented from recombine V O H is formed by oxygen vacancies.
  • the insulator 524 has an excess oxygen region, it is preferable that the insulator 522 has a function of suppressing the diffusion of oxygen (for example, oxygen atom, oxygen molecule, etc.) (the oxygen is difficult to permeate).
  • oxygen for example, oxygen atom, oxygen molecule, etc.
  • the insulator 522 has a function of suppressing the diffusion of oxygen and impurities, the oxygen contained in the oxide 530 does not diffuse to the insulator 520 side, which is preferable. Further, it is possible to suppress the conductor 503 from reacting with the oxygen contained in the insulator 524 and the oxide 530.
  • the insulator 522 may be, for example, aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), tantalum oxide, zirconate oxide, lead zirconate titanate (PZT), strontium titanate (SrTIO 3 ), or It is preferable to use an insulator containing a so-called high-k material such as (Ba, Sr) TiO 3 (BST) in a single layer or in a laminated manner. As transistors become finer and more integrated, problems such as leakage current may occur due to the thinning of the gate insulating film. By using a high-k material for the insulator that functions as a gate insulating film, it is possible to reduce the gate voltage during transistor operation while maintaining the physical film thickness.
  • a so-called high-k material such as (Ba, Sr) TiO 3 (BST)
  • an insulator containing oxides of one or both of aluminum and hafnium which are insulating materials having a function of suppressing diffusion of impurities and oxygen (the above oxygen is difficult to permeate).
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • the insulator 522 is formed using such a material, the insulator 522 suppresses the release of oxygen from the oxide 530 and the mixing of impurities such as hydrogen from the peripheral portion of the transistor 500 into the oxide 530. Functions as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, and zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxide nitride, or silicon nitride may be laminated on the above insulator.
  • the insulator 520 is thermally stable.
  • silicon oxide and silicon oxynitride are suitable because they are thermally stable.
  • the insulator 520, the insulator 522, and the insulator 524 are shown as the second gate insulating film having a three-layer laminated structure, but the second gate.
  • the insulating film may have a single layer, two layers, or a laminated structure of four or more layers. In that case, the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • the transistor 500 uses a metal oxide that functions as an oxide semiconductor for the oxide 530 including the channel forming region.
  • the oxide semiconductor preferably contains at least one of In and Zn.
  • In-M-Zn oxide element M is aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lantern, cerium, neodymium).
  • Hafnium, tantalum, tungsten, gallium, etc. (one or more) and the like may be used.
  • the metal oxide that functions as an oxide semiconductor may be formed by a sputtering method or an ALD (Atomic Layer Deposition) method.
  • ALD Atomic Layer Deposition
  • the metal oxide that functions as a channel forming region in the oxide 530 it is preferable to use a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more. As described above, by using a metal oxide having a large bandgap, the off-current of the transistor can be reduced.
  • the oxide 530 can suppress the diffusion of impurities into the oxide 530b from the composition formed below the oxide 530a.
  • the oxide 530 has a configuration of a plurality of oxide layers in which the atomic number ratio of each metal atom is different.
  • the atomic number ratio of the element M in the constituent elements is larger than the atomic number ratio of the element M in the constituent elements in the metal oxide used in the oxide 530b.
  • the atomic number ratio of the element M to In is preferably larger than the atomic number ratio of the element M to In in the metal oxide used for the oxide 530b.
  • the atomic number ratio of In to the element M is preferably larger than the atomic number ratio of In to the element M in the metal oxide used for the oxide 530a.
  • the energy at the lower end of the conduction band of the oxide 530a is higher than the energy at the lower end of the conduction band of the oxide 530b.
  • the electron affinity of the oxide 530a is smaller than the electron affinity of the oxide 530b.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band at the junction of the oxide 530a and the oxide 530b is continuously changed or continuously bonded. In order to do so, it is preferable to reduce the defect level density of the mixed layer formed at the interface between the oxide 530a and the oxide 530b.
  • the oxide 530a and the oxide 530b have a common element (main component) other than oxygen, a mixed layer having a low defect level density can be formed.
  • the oxide 530b is an In-Ga-Zn oxide
  • the main path of the carrier is oxide 530b.
  • the defect level density at the interface between the oxide 530a and the oxide 530b can be lowered. Therefore, the influence of interfacial scattering on carrier conduction is reduced, and the transistor 500 can obtain a high on-current.
  • a conductor 542a and a conductor 542b that function as a source electrode and a drain electrode are provided on the oxide 530b.
  • the conductors 542a and 542b include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, and ruthenium.
  • Iridium, strontium, lanthanum, or an alloy containing the above-mentioned metal element as a component, or an alloy in which the above-mentioned metal element is combined is preferably used.
  • tantalum nitride, titanium nitride, tungsten, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, oxides containing lanthanum and nickel, etc. are used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a metal nitride film such as tantalum nitride is preferable because it has a barrier property against hydrogen or oxygen.
  • the conductor 542a and the conductor 542b are shown as a single-layer structure, but a laminated structure of two or more layers may be used.
  • a tantalum nitride film and a tungsten film may be laminated.
  • the titanium film and the aluminum film may be laminated.
  • a two-layer structure in which an aluminum film is laminated on a tungsten film a two-layer structure in which a copper film is laminated on a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is laminated on a titanium film, and a two-layer structure in which a copper film is laminated on a titanium film. It may have a two-layer structure in which copper films are laminated.
  • a transparent conductive material containing indium oxide, tin oxide or zinc oxide may be used.
  • a region 543a and a region 543b may be formed as low resistance regions at the interface of the oxide 530 with the conductor 542a (conductor 542b) and its vicinity.
  • the region 543a functions as one of the source region or the drain region
  • the region 543b functions as the other of the source region or the drain region.
  • a channel forming region is formed in a region sandwiched between the region 543a and the region 543b.
  • the oxygen concentration in the region 543a (region 543b) may be reduced. Further, in the region 543a (region 543b), a metal compound layer containing the metal contained in the conductor 542a (conductor 542b) and the component of the oxide 530 may be formed. In such a case, the carrier density of the region 543a (region 543b) increases, and the region 543a (region 543b) becomes a low resistance region.
  • the insulator 544 is provided so as to cover the conductor 542a and the conductor 542b, and suppresses the oxidation of the conductor 542a and the conductor 542b. At this time, the insulator 544 may be provided so as to cover the side surface of the oxide 530 and come into contact with the insulator 524.
  • insulator 544 a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, neodymium, lantern, magnesium, etc. Can be used. Further, as the insulator 544, silicon nitride oxide, silicon nitride or the like can also be used.
  • the insulator 544 it is preferable to use aluminum or an oxide containing one or both oxides of hafnium, such as aluminum oxide, hafnium oxide, aluminum, and an oxide containing hafnium (hafnium aluminate). ..
  • hafnium aluminate has higher heat resistance than the hafnium oxide film. Therefore, it is preferable because it is difficult to crystallize in the heat treatment in the subsequent step.
  • the conductors 542a and 542b are materials having oxidation resistance or materials whose conductivity does not significantly decrease even if oxygen is absorbed, the insulator 544 is not an essential configuration. It may be appropriately designed according to the desired transistor characteristics.
  • the insulator 544 By having the insulator 544, it is possible to prevent impurities such as water and hydrogen contained in the insulator 580 from diffusing into the oxide 530b. Further, it is possible to suppress the oxidation of the conductor 542 due to the excess oxygen contained in the insulator 580.
  • the insulator 545 functions as a first gate insulating film.
  • the insulator 545 is preferably formed by using an insulator that contains excess oxygen and releases oxygen by heating, similarly to the above-mentioned insulator 524.
  • silicon oxide with excess oxygen silicon oxide, silicon nitride, silicon nitride, silicon oxide with fluorine added, silicon oxide with carbon added, carbon, and silicon oxide with nitrogen added, vacancies Silicon oxide having can be used.
  • silicon oxide and silicon nitride nitride are preferable because they are stable against heat.
  • the film thickness of the insulator 545 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 545 and the conductor 560.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 545 to the conductor 560.
  • the diffusion of excess oxygen from the insulator 545 to the conductor 560 is suppressed. That is, it is possible to suppress a decrease in the amount of excess oxygen supplied to the oxide 530.
  • oxidation of the conductor 560 due to excess oxygen can be suppressed.
  • a material that can be used for the insulator 544 may be used.
  • the insulator 545 may have a laminated structure as in the case of the second gate insulating film.
  • an insulator that functions as a gate insulating film is made of a high-k material and heat.
  • the conductor 560 functioning as the first gate electrode is shown as a two-layer structure in FIGS. 17A and 17B, it may have a single-layer structure or a laminated structure of three or more layers.
  • Conductor 560a is a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, nitric oxide molecule (N 2 O, NO, etc. NO 2), conductive having a function of suppressing the diffusion of impurities such as copper atoms It is preferable to use a material. Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.). Since the conductor 560a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 560b from being oxidized by the oxygen contained in the insulator 545 to reduce the conductivity.
  • the conductive material having a function of suppressing the diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • an oxide semiconductor applicable to the oxide 530 can be used as the conductor 560a. In that case, by forming the conductor 560b into a film by a sputtering method, the electric resistance value of the conductor 560a can be lowered to form a conductor. This can be called an OC (Oxide Conductor) electrode.
  • the conductor 560b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component. Further, since the conductor 560b also functions as wiring, it is preferable to use a conductor having high conductivity. For example, a conductive material containing tungsten, copper, or aluminum as a main component can be used. Further, the conductor 560b may have a laminated structure, for example, a laminated structure of titanium or titanium nitride and the conductive material.
  • the insulator 580 is provided on the conductor 542a and the conductor 542b via the insulator 544.
  • the insulator 580 preferably has an excess oxygen region.
  • silicon, resin, or the like silicon oxide and silicon oxide nitride are preferable because they are thermally stable.
  • silicon oxide and silicon oxide having pores are preferable because an excess oxygen region can be easily formed in a later step.
  • the insulator 580 preferably has an excess oxygen region. By providing the insulator 580 in which oxygen is released by heating, the oxygen in the insulator 580 can be efficiently supplied to the oxide 530. It is preferable that the concentration of impurities such as water and hydrogen in the insulator 580 is reduced.
  • the opening of the insulator 580 is formed so as to overlap the region between the conductor 542a and the conductor 542b.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region sandwiched between the conductor 542a and the conductor 542b.
  • the conductor 560 When miniaturizing a semiconductor device, it is required to shorten the gate length, but it is necessary to prevent the conductivity of the conductor 560 from decreasing. Therefore, if the film thickness of the conductor 560 is increased, the conductor 560 may have a shape having a high aspect ratio. In the present embodiment, since the conductor 560 is provided so as to be embedded in the opening of the insulator 580, even if the conductor 560 has a shape having a high aspect ratio, the conductor 560 is formed without collapsing during the process. Can be done.
  • the insulator 574 is preferably provided in contact with the upper surface of the insulator 580, the upper surface of the conductor 560, and the upper surface of the insulator 545.
  • an excess oxygen region can be provided in the insulator 545 and the insulator 580. Thereby, oxygen can be supplied into the oxide 530 from the excess oxygen region.
  • the insulator 574 use one or more metal oxides selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium and the like. Can be done.
  • aluminum oxide has a high barrier property and can suppress the diffusion of hydrogen and nitrogen even in a thin film of 0.5 nm or more and 3.0 nm or less. Therefore, the aluminum oxide film formed by the sputtering method can have a function as a barrier film for impurities such as hydrogen as well as an oxygen supply source.
  • the insulator 581 that functions as an interlayer film on the insulator 574.
  • the insulator 581 preferably has a reduced concentration of impurities such as water and hydrogen in the film.
  • the conductor 540a and the conductor 540b are arranged in the openings formed in the insulator 581, the insulator 574, the insulator 580, and the insulator 544.
  • the conductor 540a and the conductor 540b are provided so as to face each other with the conductor 560 interposed therebetween.
  • the conductor 540a and the conductor 540b have the same configuration as the conductor 546 and the conductor 548 described later.
  • An insulator 582 is provided on the insulator 581.
  • the insulator 582 it is preferable to use a substance having a barrier property against oxygen and hydrogen. Therefore, the same material as the insulator 514 can be used for the insulator 582.
  • a metal oxide such as aluminum oxide, hafnium oxide, and tantalum oxide for the insulator 582.
  • aluminum oxide has a high blocking effect that does not allow the membrane to permeate both oxygen and impurities such as hydrogen and water, which are factors that change the electrical characteristics of transistors. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from being mixed into the transistor 500 during and after the manufacturing process of the transistor. In addition, it is possible to suppress the release of oxygen from the oxides constituting the transistor 500. Therefore, it is suitable for use as a protective film for the transistor 500.
  • an insulator 586 is provided on the insulator 582.
  • the same material as the insulator 320 can be used. Further, by applying a material having a relatively low dielectric constant to these insulators, it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon nitride film, or the like can be used as the insulator 586.
  • the insulator 520, the insulator 522, the insulator 524, the insulator 544, the insulator 580, the insulator 574, the insulator 581, the insulator 582, and the insulator 586 include the conductor 546 and the conductor 548, etc. Is embedded.
  • the conductor 546 and the conductor 548 have a capacity of 600, a transistor 500, or a function as a plug or wiring for connecting to the transistor 550.
  • the conductor 546 and the conductor 548 can be provided by using the same materials as the conductor 328 and the conductor 330.
  • an opening may be formed so as to surround the transistor 500, and an insulator having a high barrier property against hydrogen or water may be formed so as to cover the opening.
  • an insulator having a high barrier property against hydrogen or water By wrapping the transistor 500 with the above-mentioned insulator having a high barrier property, it is possible to prevent moisture and hydrogen from entering from the outside.
  • a plurality of transistors 500 may be put together and wrapped with an insulator having a high barrier property against hydrogen or water.
  • the insulator having a high barrier property to hydrogen or water for example, the same material as the insulator 522 or the insulator 514 may be used.
  • the capacity 600 has a conductor 610, a conductor 620, and an insulator 630.
  • the conductor 612 may be provided on the conductor 546 and the conductor 548.
  • the conductor 612 has a function as a plug or wiring for connecting to the transistor 500.
  • the conductor 610 has a function as an electrode having a capacity of 600.
  • the conductor 612 and the conductor 610 can be formed in the same process.
  • the conductor 612 and the conductor 610 include a metal film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium, or a metal nitride film containing the above-mentioned elements as components.
  • a metal nitride film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium or a metal nitride film containing the above-mentioned elements as components.
  • titanium nitride film, molybdenum nitride film, tungsten nitride film and the like can be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon oxide are added.
  • the conductor 612 and the conductor 610 are shown in a single-layer configuration, but the configuration is not limited to this, and a laminated configuration of two or more layers may be used.
  • a conductor having a barrier property and a conductor having a high adhesion to a conductor having a high conductivity may be formed between a conductor having a barrier property and a conductor having a high conductivity.
  • the conductor 620 is provided so as to overlap with the conductor 610 via the insulator 630.
  • a conductive material such as a metal material, an alloy material, or a metal oxide material can be used. It is preferable to use a refractory material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is particularly preferable to use tungsten. Further, when forming in the same process as other configurations such as a conductor, Cu (copper), Al (aluminum) or the like, which are low resistance metal materials, may be used.
  • An insulator 640 is provided on the conductor 620 and the insulator 630.
  • the insulator 640 can be provided by using the same material as the insulator 320. Further, the insulator 640 may function as a flattening film that covers the uneven shape below the insulator 640.
  • Examples of the substrate that can be used in the semiconductor device of one aspect of the present invention include a glass substrate, a quartz substrate, a sapphire substrate, a ceramic substrate, and a metal substrate (for example, a stainless steel substrate, a substrate having a stainless still foil, and a tungsten substrate). , Substrates having tungsten foil, etc.), semiconductor substrates (for example, single crystal semiconductor substrates, polycrystalline semiconductor substrates, compound semiconductor substrates, etc.) SOI (Silicon on Insulator) substrates, and the like can be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of the present embodiment may be used. Examples of glass substrates include barium borosilicate glass, aluminosilicate glass, aluminosilicate glass, and soda lime glass. In addition, crystallized glass or the like can be used.
  • a flexible substrate a laminated film, paper containing a fibrous material, a base film, or the like
  • the flexible substrate, the laminated film, the base film and the like are as follows.
  • plastics typified by polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), and polytetrafluoroethylene (PTFE).
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyether sulfone
  • PTFE polytetrafluoroethylene
  • a synthetic resin such as acrylic.
  • examples include polypropylene, polyester, polyvinyl fluoride, or polyvinyl chloride.
  • polyamide, polyimide, aramid resin, epoxy resin, inorganic vapor-deposited film, papers and the like are polyamide, polyimide, aramid resin, epoxy resin, inorganic vapor-deposited film, papers and the like.
  • a transistor using a semiconductor substrate, a single crystal substrate, an SOI substrate, or the like, it is possible to manufacture a transistor having a high current capacity and a small size with little variation in characteristics, size, or shape. ..
  • the circuit is composed of such transistors, the power consumption of the circuit can be reduced or the circuit can be highly integrated.
  • a flexible substrate may be used as the substrate, and a transistor, a resistor, and / or a capacitance may be formed directly on the flexible substrate.
  • a release layer may be provided between the substrate and the transistor, resistor, and / or capacitance. The release layer can be used for separating the semiconductor device from the substrate and reprinting it on another substrate after the semiconductor device is partially or completely completed on the release layer. At that time, the transistor, the resistor, and / or the capacitance can be reprinted on a substrate having poor heat resistance or a flexible substrate.
  • the above-mentioned release layer may include, for example, a structure in which an inorganic film of a tungsten film and a silicon oxide film is laminated, a structure in which an organic resin film such as polyimide is formed on a substrate, a silicon film containing hydrogen, or the like. Can be used.
  • the semiconductor device may be formed on one substrate, and then the semiconductor device may be transposed on another substrate.
  • a substrate on which a semiconductor device is transferred in addition to the substrate capable of forming the above-mentioned transistor, a paper substrate, a cellophane substrate, an aramid film substrate, a polyimide film substrate, a stone substrate, a wood substrate, and a cloth substrate (natural).
  • fibers including silk, cotton, linen
  • synthetic fibers nylon, polyurethane, polyester
  • recycled fibers including acetate, cupra, rayon, recycled polyester
  • leather substrates or rubber substrates.
  • the transistor 500A shown in FIGS. 18A to 18C is a modification of the transistor 500 shown in FIGS. 17A and 17B.
  • 18A is a top view of the transistor 500A
  • FIG. 18B is a cross-sectional view of the transistor 500A in the channel length direction
  • FIG. 18C is a cross-sectional view of the transistor 500A in the channel width direction.
  • the configuration shown in FIGS. 18A to 18C can also be applied to other transistors included in the semiconductor device of one aspect of the present invention, such as the transistor 550.
  • the transistor 500A shown in FIGS. 18A to 18C is different from the transistor 500 shown in FIGS. 17A and 17B in that it has an insulator 552, an insulator 513, and an insulator 404. Further, the insulator 552 is provided in contact with the side surface of the conductor 540a, and the insulator 552 is provided in contact with the side surface of the conductor 540b, which is different from the transistor 500. Further, it differs from the transistor 500 in that it does not have an insulator 520.
  • an insulator 513 is provided on the insulator 512. Further, the insulator 404 is provided on the insulator 574 and the insulator 513.
  • the insulator 514, the insulator 516, the insulator 522, the insulator 524, the insulator 544, the insulator 580, and the insulator 574 are patterned, and the insulator 404 is these. It is configured to cover. That is, the insulator 404 includes an upper surface of the insulator 574, a side surface of the insulator 574, a side surface of the insulator 580, a side surface of the insulator 544, a side surface of the insulator 524, a side surface of the insulator 522, a side surface of the insulator 516, and an insulator. It is in contact with the side surface of the body 514 and the upper surface of the insulator 513, respectively. As a result, the oxide 530 and the like are isolated from the outside by the insulator 404 and the insulator 513.
  • the insulator 513 and the insulator 404 have a high function of suppressing the diffusion of hydrogen (for example, at least one hydrogen atom, hydrogen molecule, etc.) or water molecule.
  • hydrogen for example, at least one hydrogen atom, hydrogen molecule, etc.
  • the insulator 513 and the insulator 404 it is preferable to use silicon nitride or silicon nitride oxide, which is a material having a high hydrogen barrier property. As a result, it is possible to suppress the diffusion of hydrogen or the like into the oxide 530, so that the deterioration of the characteristics of the transistor 500A can be suppressed. Therefore, the reliability of the semiconductor device according to one aspect of the present invention can be improved.
  • the insulator 552 is provided in contact with the insulator 581, the insulator 404, the insulator 574, the insulator 580, and the insulator 544.
  • the insulator 552 preferably has a function of suppressing the diffusion of hydrogen or water molecules.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride oxide, which is a material having a high hydrogen barrier property.
  • silicon nitride is a material having a high hydrogen barrier property, it is suitable to be used as an insulator 552.
  • the insulator 552 By using a material having a high hydrogen barrier property as the insulator 552, it is possible to suppress the diffusion of impurities such as water or hydrogen from the insulator 580 or the like to the oxide 530 through the conductor 540a and the conductor 540b. Further, it is possible to suppress the oxygen contained in the insulator 580 from being absorbed by the conductor 540a and the conductor 540b. As described above, the reliability of the semiconductor device according to one aspect of the present invention can be enhanced.
  • FIG. 19A is a top view of the transistor 500B.
  • FIG. 19B is a cross-sectional view of the L1-L2 portion shown by the alternate long and short dash line in FIG. 19A.
  • FIG. 19C is a cross-sectional view of the W1-W2 portion shown by the alternate long and short dash line in FIG. 19A.
  • the description of some elements is omitted for the purpose of clarifying the figure.
  • the transistor 500B is a modification of the transistor 500, and is a transistor that can be replaced with the transistor 500. Therefore, in order to prevent the description from being repeated, the points different from the transistor 500 will be mainly described.
  • the conductor 560 that functions as the first gate electrode has a conductor 560a and a conductor 560b on the conductor 560a.
  • the conductor 560a it is preferable to use a conductive material having a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms.
  • a conductive material having a function of suppressing the diffusion of oxygen for example, at least one oxygen atom, oxygen molecule, etc.).
  • the conductor 560a has a function of suppressing the diffusion of oxygen, the material selectivity of the conductor 560b can be improved. That is, by having the conductor 560a, it is possible to suppress the oxidation of the conductor 560b and prevent the conductivity from being lowered.
  • the insulator 544 it is preferable to provide the insulator 544 so as to cover the upper surface and the side surface of the conductor 560 and the side surface of the insulator 545.
  • the insulator 544 it is preferable to use an insulating material having a function of suppressing the diffusion of impurities such as water and hydrogen and oxygen.
  • impurities such as water and hydrogen and oxygen.
  • metal oxides such as magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide or tantalum oxide, silicon nitride or silicon nitride can be used.
  • the insulator 544 By providing the insulator 544, the oxidation of the conductor 560 can be suppressed. Further, by having the insulator 544, it is possible to suppress the diffusion of impurities such as water and hydrogen contained in the insulator 580 to the transistor 500B.
  • the conductor 560 overlaps a part of the conductor 542a and a part of the conductor 542b in the transistor 500B, the parasitic capacitance tends to be larger than that of the transistor 500. Therefore, the operating frequency tends to be lower than that of the transistor 500. However, since it is not necessary to provide an opening in the insulator 580 or the like to embed the conductor 560 or the insulator 545, the productivity is higher than that of the transistor 500.
  • the metal oxide preferably contains at least indium or zinc. In particular, it preferably contains indium and zinc. In addition to them, it is preferable that aluminum, gallium, yttrium, tin and the like are contained. It may also contain one or more selected from boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt and the like. ..
  • FIG. 21A is a diagram illustrating classification of crystal structures of oxide semiconductors, typically IGZO (metal oxides containing In, Ga, and Zn).
  • IGZO metal oxides containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “Amorphous”, “Crystalline”, and “Crystal”.
  • Amorphous includes complete amorphous.
  • Crystalline includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned composite).
  • single crystal, poly crystal, and single crystal amorphous are excluded from the classification of "Crystalline”.
  • “Crystal” includes single crystal and poly crystal.
  • the structure in the thick frame shown in FIG. 21A is an intermediate state between "Amorphous” and “Crystal", and belongs to a new boundary region (New crystal line phase). .. That is, the structure can be rephrased as a structure completely different from the energetically unstable "Amorphous” and "Crystal".
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD) spectrum.
  • XRD X-ray diffraction
  • the GIXD spectrum obtained by GIXD (Glazing-Incidence XRD) measurement of a CAAC-IGZO film classified as "Crystalline" is shown in FIG. 21B.
  • the GIXD method is also referred to as a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 21B will be simply referred to as an XRD spectrum.
  • the thickness of the CAAC-IGZO film shown in FIG. 21B is 500 nm.
  • a peak showing clear crystallinity is detected in the XRD spectrum of the CAAC-IGZO film.
  • the crystal structure of the film or substrate can be evaluated by a diffraction pattern (also referred to as a microelectron diffraction pattern) observed by a micro electron diffraction method (NBED: Nano Beam Electron Diffraction).
  • the diffraction pattern of the CAAC-IGZO film is shown in FIG. 21C.
  • FIG. 21C is a diffraction pattern observed by the NBED in which the electron beam is incident parallel to the substrate.
  • electron beam diffraction is performed with the probe diameter set to 1 nm.
  • oxide semiconductors may be classified differently from FIG. 21A.
  • oxide semiconductors are divided into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single crystal oxide semiconductor include the above-mentioned CAAC-OS and nc-OS.
  • the non-single crystal oxide semiconductor includes a polycrystalline oxide semiconductor, a pseudo-amorphous oxide semiconductor (a-like OS: amorphous-like oxide semiconductor), an amorphous oxide semiconductor, and the like.
  • CAAC-OS CAAC-OS
  • nc-OS nc-OS
  • a-like OS the details of the above-mentioned CAAC-OS, nc-OS, and a-like OS will be described.
  • CAAC-OS is an oxide semiconductor having a plurality of crystal regions, and the plurality of crystal regions are oriented in a specific direction on the c-axis.
  • the specific direction is the thickness direction of the CAAC-OS film, the normal direction of the surface to be formed of the CAAC-OS film, or the normal direction of the surface of the CAAC-OS film.
  • the crystal region is a region having periodicity in the atomic arrangement. When the atomic arrangement is regarded as a lattice arrangement, the crystal region is also a region in which the lattice arrangement is aligned. Further, the CAAC-OS has a region in which a plurality of crystal regions are connected in the ab plane direction, and the region may have distortion.
  • the strain refers to a region in which a plurality of crystal regions are connected in which the orientation of the lattice arrangement changes between a region in which the lattice arrangement is aligned and a region in which another grid arrangement is aligned. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and not clearly oriented in the ab plane direction.
  • Each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystal region is less than 10 nm.
  • the size of the crystal region may be about several tens of nm.
  • CAAC-OS has indium (In) and oxygen. It tends to have a layered crystal structure (also referred to as a layered structure) in which a layer (hereinafter, In layer) and a layer having elements M, zinc (Zn), and oxygen (hereinafter, (M, Zn) layer) are laminated. There is. Indium and element M can be replaced with each other. Therefore, the (M, Zn) layer may contain indium. In addition, the In layer may contain the element M. The In layer may contain Zn.
  • the layered structure is observed as a lattice image in, for example, a high-resolution TEM image.
  • the position of the peak indicating the c-axis orientation may vary depending on the type and composition of the metal elements constituting CAAC-OS.
  • a plurality of bright spots are observed in the electron diffraction pattern of the CAAC-OS film.
  • a certain spot and another spot are observed at point-symmetrical positions with the spot of the incident electron beam passing through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is based on a hexagonal lattice, but the unit lattice is not limited to a regular hexagon and may be a non-regular hexagon. Further, in the above strain, it may have a lattice arrangement such as a pentagon or a heptagon.
  • a clear grain boundary cannot be confirmed even in the vicinity of strain. That is, it can be seen that the formation of grain boundaries is suppressed by the distortion of the lattice arrangement. This is because CAAC-OS can tolerate distortion because the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between atoms changes due to the replacement of metal atoms. It is thought that this is the reason.
  • CAAC-OS for which no clear crystal grain boundary is confirmed, is one of the crystalline oxides having a crystal structure suitable for the semiconductor layer of the transistor.
  • a configuration having Zn is preferable.
  • In-Zn oxide and In-Ga-Zn oxide are more suitable than In oxide because they can suppress the generation of grain boundaries.
  • CAAC-OS is an oxide semiconductor that has high crystallinity and no clear grain boundary is confirmed. Therefore, it can be said that CAAC-OS is unlikely to cause a decrease in electron mobility due to grain boundaries. Further, since the crystallinity of the oxide semiconductor may be lowered due to the mixing of impurities or the generation of defects, CAAC-OS can be said to be an oxide semiconductor having few impurities and defects (oxygen deficiency, etc.). Therefore, the oxide semiconductor having CAAC-OS has stable physical properties. Therefore, the oxide semiconductor having CAAC-OS is resistant to heat and has high reliability. CAAC-OS is also stable against high temperatures (so-called thermal budgets) in the manufacturing process. Therefore, when CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be expanded.
  • nc-OS has periodicity in the atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • nc-OS has tiny crystals. Since the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also referred to as a nanocrystal.
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • the nc-OS may be indistinguishable from the a-like OS and the amorphous oxide semiconductor depending on the analysis method. For example, when a structural analysis is performed on an nc-OS film using an XRD apparatus, a peak indicating crystallinity is not detected in the Out-of-plane XRD measurement using a ⁇ / 2 ⁇ scan. Further, when electron beam diffraction (also referred to as limited field electron diffraction) using an electron beam having a probe diameter larger than that of nanocrystals (for example, 50 nm or more) is performed on the nc-OS film, a diffraction pattern such as a halo pattern is performed. Is observed.
  • electron beam diffraction also referred to as limited field electron diffraction
  • nanocrystals for example, 50 nm or more
  • electron diffraction also referred to as nanobeam electron diffraction
  • an electron beam having a probe diameter for example, 1 nm or more and 30 nm or less
  • An electron diffraction pattern in which a plurality of spots are observed in a ring-shaped region centered on a direct spot may be acquired.
  • the a-like OS is an oxide semiconductor having a structure between nc-OS and an amorphous oxide semiconductor.
  • the a-like OS has a void or low density region. That is, the a-like OS has lower crystallinity than the nc-OS and CAAC-OS.
  • a-like OS has a higher hydrogen concentration in the membrane than nc-OS and CAAC-OS.
  • CAC-OS relates to the material composition.
  • CAC-OS is, for example, a composition of a material in which the elements constituting the metal oxide are unevenly distributed in a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size close thereto.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size close thereto.
  • the mixed state is also called a mosaic shape or a patch shape.
  • CAC-OS has a structure in which the material is separated into a first region and a second region to form a mosaic shape, and the first region is distributed in the membrane (hereinafter, also referred to as a cloud shape). It says.). That is, CAC-OS is a composite metal oxide having a structure in which the first region and the second region are mixed.
  • the atomic number ratios of In, Ga, and Zn with respect to the metal elements constituting CAC-OS in the In-Ga-Zn oxide are expressed as [In], [Ga], and [Zn], respectively.
  • the first region is a region in which [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region in which [Ga] is larger than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region in which indium oxide, indium zinc oxide, or the like is the main component.
  • the second region is a region in which gallium oxide, gallium zinc oxide, or the like is the main component. That is, the first region can be rephrased as a region containing In as a main component. Further, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as a main component (No. 1) by EDX mapping acquired by using energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy). It can be confirmed that the region (1 region) and the region containing Ga as a main component (second region) have a structure in which they are unevenly distributed and mixed.
  • EDX Energy Dispersive X-ray spectroscopy
  • CAC-OS When CAC-OS is used for a transistor, the conductivity caused by the first region and the insulating property caused by the second region act in a complementary manner to switch the switching function (On / Off function). Can be added to the CAC-OS. That is, the CAC-OS has a conductive function in a part of the material and an insulating function in a part of the material, and has a function as a semiconductor in the whole material. By separating the conductive function and the insulating function, both functions can be maximized. Therefore, by using CAC-OS for the transistor, high on-current ( Ion ), high field effect mobility ( ⁇ ), and good switching operation can be realized.
  • Ion on-current
  • ⁇ high field effect mobility
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor of one aspect of the present invention has two or more of amorphous oxide semiconductor, polycrystalline oxide semiconductor, a-like OS, CAC-OS, nc-OS, and CAAC-OS. You may.
  • the oxide semiconductor as a transistor, a transistor with high field effect mobility can be realized. Moreover, a highly reliable transistor can be realized.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm -3 or less, preferably 1 ⁇ 10 15 cm -3 or less, more preferably 1 ⁇ 10 13 cm -3 or less, more preferably 1 ⁇ 10 11 cm ⁇ . It is 3 or less, more preferably less than 1 ⁇ 10 10 cm -3 , and more than 1 ⁇ 10 -9 cm -3.
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density is referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • An oxide semiconductor having a low carrier concentration may be referred to as a high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • the charge captured at the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel formation region is formed in an oxide semiconductor having a high trap level density may have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon and carbon in the oxide semiconductor and the concentration of silicon and carbon near the interface with the oxide semiconductor are 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • defect levels may be formed and carriers may be generated. Therefore, a transistor using an oxide semiconductor containing an alkali metal or an alkaline earth metal tends to have a normally-on characteristic. Therefore, the concentration of the alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3 or less, and more preferably 1 ⁇ 10 18 atoms / cm 3 or less. , More preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • hydrogen contained in an oxide semiconductor reacts with oxygen bonded to a metal atom to become water, which may form an oxygen deficiency.
  • oxygen deficiency When hydrogen enters the oxygen deficiency, electrons that are carriers may be generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing hydrogen tends to have a normally-on characteristic. Therefore, it is preferable that hydrogen in the oxide semiconductor is reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , and more preferably 5 ⁇ 10 18 atoms / cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • FIG. 22A shows a top view of the substrate 711 before the dicing process is performed.
  • a semiconductor substrate also referred to as a “semiconductor wafer”
  • a plurality of circuit regions 712 are provided on the substrate 711.
  • a semiconductor device according to one aspect of the present invention, a CPU, an RF tag, an image sensor, or the like can be provided in the circuit area 712.
  • Each of the plurality of circuit areas 712 is surrounded by a separation area 713.
  • a separation line (also referred to as a “dicing line”) 714 is set at a position overlapping the separation region 713. By cutting the substrate 711 along the separation line 714, the chip 715 including the circuit area 712 can be cut out from the substrate 711.
  • FIG. 22B shows an enlarged view of the chip 715.
  • a conductor or a semiconductor layer may be provided in the separation region 713.
  • ESD that may occur during the dicing process can be alleviated, and a decrease in the yield of the dicing process can be prevented.
  • the dicing step is performed while flowing pure water in which carbon dioxide gas or the like is dissolved to reduce the specific resistance for the purpose of cooling the substrate, removing shavings, preventing antistatic, and the like.
  • the amount of pure water used can be reduced. Therefore, the production cost of the semiconductor device can be reduced. Moreover, the productivity of the semiconductor device can be increased.
  • the semiconductor layer provided in the separation region 713 it is preferable to use a material having a band gap of 2.5 eV or more and 4.2 eV or less, preferably 2.7 eV or more and 3.5 eV or less.
  • a material having a band gap of 2.5 eV or more and 4.2 eV or less preferably 2.7 eV or more and 3.5 eV or less.
  • the electronic component is also referred to as a semiconductor package or an IC package.
  • the electronic component is completed by combining the semiconductor device shown in the above embodiment and a component other than the semiconductor device in the assembly process (post-process).
  • a "backside grinding step” is performed to grind the back surface of the element substrate (the surface on which the semiconductor device or the like is not formed) (step S721). ).
  • a "backside grinding step” is performed to grind the back surface of the element substrate (the surface on which the semiconductor device or the like is not formed) (step S721). ).
  • a "dicing step” for separating the element substrate into a plurality of chips (chip 715) is performed (step S722).
  • a "die bonding step” is performed in which the separated chips are individually picked up and bonded onto the lead frame (step S723).
  • a method suitable for the product is appropriately selected, such as bonding with a resin or bonding with a tape.
  • the chip may be bonded on the interposer substrate instead of the lead frame.
  • a "wire bonding step” is performed in which the leads of the lead frame and the electrodes on the chip are electrically connected by a thin metal wire (wire) (step S724).
  • a silver wire or a gold wire can be used as the thin metal wire.
  • ball bonding or wedge bonding can be used as the wire bonding.
  • the wire-bonded chips are subjected to a "sealing step (molding step)" in which they are sealed with an epoxy resin or the like (step S725).
  • a sealing step molding step
  • the inside of the electronic component is filled with resin, the circuit part built in the chip and the wire connecting the chip and the reed can be protected from mechanical external force, and the characteristics due to moisture and dust. Deterioration (decrease in reliability) can be reduced.
  • a "lead plating step” for plating the leads of the lead frame is performed (step S726).
  • the plating process prevents reeds from rusting, and soldering can be performed more reliably when mounting on a printed circuit board later.
  • a "molding step” of cutting and molding the reed is performed (step S727).
  • a "marking step” is performed in which a printing process (marking) is performed on the surface of the package (step S728). Then, the electronic component is completed through an “inspection step” (step S729) for checking whether the appearance shape is good or bad and whether or not there is a malfunction.
  • FIG. 23B shows a schematic perspective view of the completed electronic component as an example of an electronic component.
  • the electronic component 750 shown in FIG. 23B shows the lead 755 and the semiconductor device 753.
  • the semiconductor device 753 the semiconductor device shown in the above embodiment can be used.
  • the electronic component 750 shown in FIG. 23B is mounted on, for example, a printed circuit board 752.
  • a plurality of such electronic components 750 are combined and electrically connected to each other on the printed circuit board 752 to complete a substrate (mounting substrate 754) on which the electronic components are mounted.
  • the completed mounting board 754 is used for electronic devices and the like.
  • a display device such as a television or a monitor, a lighting device, a desktop or notebook type personal computer, a word processor, a DVD (Digital Any Disc), or the like.
  • Image playback device portable CD player, radio, tape recorder, headphone stereo, stereo, table clock, wall clock, cordless telephone handset, transceiver, mobile phone, car phone, portable type Large game machines such as game machines, tablet terminals, pachinko machines, calculators, portable information terminals (also called “portable information terminals"), electronic notebooks, electronic book terminals, electronic translators, voice input devices, video cameras , Digital still camera, electric shaver, high frequency heating device such as microwave oven, electric rice cooker, electric washing machine, electric vacuum cleaner, water heater, fan, hair dryer, air conditioner, humidifier, dehumidifier, etc.
  • high frequency heating device such as microwave oven, electric rice cooker, electric washing machine, electric vacuum cleaner, water heater, fan, hair dryer, air conditioner, humidifier, dehumidifier, etc.
  • Dishwashers dish dryers, clothes dryers, duvet dryers, electric refrigerators, electric freezers, electric freezers, DNA storage freezers, flashlights, tools such as chainsaws, smoke detectors, medical equipment such as dialysis machines, etc. Can be mentioned. Further examples include industrial equipment such as guide lights, traffic lights, conveyor belts, elevators, escalators, industrial robots, power storage systems, power leveling and power storage devices for smart grids.
  • mobile objects propelled by electric motors using electric power from power storage devices are also included in the category of electronic devices.
  • the moving body include an electric vehicle (EV), a hybrid vehicle (HEV) having an internal combustion engine and an electric motor, a plug-in hybrid vehicle (PHEV), a tracked vehicle in which these tire wheels are changed to an infinite track, and an electric assist.
  • EV electric vehicle
  • HEV hybrid vehicle
  • PHEV plug-in hybrid vehicle
  • Motorized bicycles including bicycles, motorcycles, electric wheelchairs, golf carts, small or large vessels, submarines, helicopters, aircraft, rockets, artificial satellites, space probes, planetary explorers, spacecraft, etc.
  • the semiconductor device or electronic component according to one aspect of the present invention can be used for a communication device or the like built in these electronic devices.
  • Electronic devices include sensors (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemicals, voice, time, hardness, electric field, current, voltage, power, radiation, etc. It may have a function of measuring flow rate, humidity, inclination, vibration, odor or infrared rays).
  • Electronic devices can have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function to display a calendar, date or time, a function to execute various software (programs), wireless communication. It can have a function, a function of reading a program or data recorded on a recording medium, and the like.
  • the display device 8000 is an example of an electronic device using the semiconductor device 8004 according to one aspect of the present invention.
  • the display device 8000 corresponds to a display device for receiving TV broadcasts, and includes a housing 8001, a display unit 8002, a speaker unit 8003, a semiconductor device 8004, a power storage device 8005, and the like.
  • the semiconductor device 8004 according to one aspect of the present invention is provided inside the housing 8001.
  • the semiconductor device 8004 can hold control information, control programs, and the like.
  • the semiconductor device 8004 has a communication function, and the display device 8000 can function as an IoT device.
  • the display device 8000 can be supplied with electric power from a commercial power source, or can use the electric power stored in the power storage device 8005.
  • the display unit 8002 includes a light emitting display device having a light emitting element such as a liquid crystal display device and an organic EL element in each pixel, an electrophoresis display device, a DMD (Digital Micromirror Device), a PDP (Plasma Display Panel), and a FED (Field Emission).
  • a display device such as a Display
  • a light emitting element such as a liquid crystal display device and an organic EL element in each pixel
  • an electrophoresis display device such as a liquid crystal display device and an organic EL element in each pixel
  • DMD Digital Micromirror Device
  • PDP Plasma Display Panel
  • FED Field Emission
  • the display device includes all information display devices such as those for receiving TV broadcasts, those for personal computers, and those for displaying advertisements.
  • the stationary lighting device 8100 is an example of an electronic device using the semiconductor device 8103 according to one aspect of the present invention.
  • the lighting device 8100 includes a housing 8101, a light source 8102, a semiconductor device 8103, a power storage device 8105, and the like.
  • FIG. 24 illustrates a case where the semiconductor device 8103 is provided inside the ceiling 8104 in which the housing 8101 and the light source 8102 are installed, but the semiconductor device 8103 is provided inside the housing 8101. You may.
  • the semiconductor device 8103 can hold information such as the emission brightness of the light source 8102, a control program, and the like.
  • the semiconductor device 8103 has a communication function, and the lighting device 8100 can function as an IoT device.
  • the lighting device 8100 can be supplied with electric power from a commercial power source, or can use the electric power stored in the power storage device.
  • FIG. 24 illustrates the stationary lighting device 8100 provided on the ceiling 8104
  • the semiconductor device according to one aspect of the present invention is provided on a side wall 8405, a floor 8406, a window 8407, or the like other than the ceiling 8104. It can be used for a stationary lighting device provided, or it can be used for a desktop lighting device or the like.
  • the light source 8102 an artificial light source that artificially obtains light by using electric power can be used.
  • incandescent light bulbs, discharge lamps such as fluorescent lamps, and light emitting elements such as LEDs and organic EL elements are examples of the artificial light sources.
  • the air conditioner having the indoor unit 8200 and the outdoor unit 8204 is an example of an electronic device using the semiconductor device 8203 according to one aspect of the present invention.
  • the indoor unit 8200 includes a housing 8201, an air outlet 8202, a semiconductor device 8203, a power storage device 8205, and the like.
  • FIG. 24 illustrates the case where the semiconductor device 8203 is provided in the indoor unit 8200, the semiconductor device 8203 may be provided in the outdoor unit 8204. Alternatively, the semiconductor device 8203 may be provided in both the indoor unit 8200 and the outdoor unit 8204.
  • the semiconductor device 8203 can hold control information of the air conditioner, a control program, and the like.
  • the semiconductor device 8203 has a communication function, and the air conditioner can function as an IoT device. Further, the air conditioner can be supplied with electric power from a commercial power source, or can use the electric power stored in the power storage device 8205.
  • FIG. 24 illustrates a separate type air conditioner composed of an indoor unit and an outdoor unit
  • the integrated air conditioner having the functions of the indoor unit and the outdoor unit in one housing may be used.
  • a semiconductor device according to one aspect of the present invention can also be used.
  • the electric refrigerator / freezer 8300 is an example of an electronic device using the semiconductor device 8304 according to one aspect of the present invention.
  • the electric refrigerator / freezer 8300 includes a housing 8301, a refrigerator door 8302, a freezer door 8303, a semiconductor device 8304, a power storage device 8305, and the like.
  • the power storage device 8305 is provided inside the housing 8301.
  • the semiconductor device 8304 can hold control information, a control program, and the like of the electric refrigerator / freezer 8300.
  • the semiconductor device 8304 has a communication function, and the electric refrigerator / freezer 8300 can function as an IoT device.
  • the electric refrigerator / freezer 8300 can be supplied with electric power from a commercial power source, or can use the electric power stored in the power storage device 8305.
  • FIG. 25A shows an example of a wristwatch-type mobile information terminal.
  • the mobile information terminal 6100 includes a housing 6101, a display unit 6102, a band 6103, an operation button 6105, and the like. Further, the portable information terminal 6100 includes a secondary battery and a semiconductor device or electronic component according to one aspect of the present invention. By using the semiconductor device or electronic component according to one aspect of the present invention for the mobile information terminal 6100, the mobile information terminal 6100 can function as an IoT device.
  • FIG. 25B shows an example of a mobile phone.
  • the personal digital assistant 6200 includes an operation button 6203, a speaker 6204, a microphone 6205, and the like, in addition to the display unit 6202 incorporated in the housing 6201.
  • the mobile information terminal 6200 includes a fingerprint sensor 6209 in an area overlapping the display unit 6202.
  • the fingerprint sensor 6209 may be an organic light sensor. Since the fingerprint differs depending on the individual, the fingerprint sensor 6209 can acquire the fingerprint pattern and perform personal authentication. Light emitted from the display unit 6202 can be used as a light source for acquiring the fingerprint pattern by the fingerprint sensor 6209.
  • the portable information terminal 6200 includes a secondary battery and a semiconductor device or an electronic component according to one aspect of the present invention.
  • the portable information terminal 6200 can function as an IoT device.
  • FIG. 25C shows an example of a cleaning robot.
  • the cleaning robot 6300 has a display unit 6302 arranged on the upper surface of the housing 6301, a plurality of cameras 6303 arranged on the side surface, a brush 6304, an operation button 6305, various sensors, and the like. Although not shown, the cleaning robot 6300 is provided with tires, suction ports, and the like. The cleaning robot 6300 is self-propelled, can detect dust 6310, and can suck dust from a suction port provided on the lower surface.
  • the cleaning robot 6300 can analyze the image taken by the camera 6303 and determine the presence or absence of obstacles such as walls, furniture, and steps. Further, when an object that is likely to be entangled with the brush 6304 such as wiring is detected by image analysis, the rotation of the brush 6304 can be stopped.
  • the cleaning robot 6300 includes a secondary battery and a semiconductor device or electronic component according to one aspect of the present invention. By using the semiconductor device or electronic component according to one aspect of the present invention for the cleaning robot 6300, the cleaning robot 6300 can function as an IoT device.
  • FIG. 25D shows an example of a robot.
  • the robot 6400 shown in FIG. 25D includes an arithmetic unit 6409, an illuminance sensor 6401, a microphone 6402, an upper camera 6403, a speaker 6404, a display unit 6405, a lower camera 6406, an obstacle sensor 6407, and a moving mechanism 6408.
  • the microphone 6402 has a function of detecting the user's voice, environmental sound, and the like. Further, the speaker 6404 has a function of emitting sound. The robot 6400 can communicate with the user by using the microphone 6402 and the speaker 6404.
  • the display unit 6405 has a function of displaying various information.
  • the robot 6400 can display the information desired by the user on the display unit 6405.
  • the display unit 6405 may be equipped with a touch panel. Further, the display unit 6405 may be a removable information terminal, and by installing the display unit 6405 at a fixed position of the robot 6400, charging and data transfer are possible.
  • the upper camera 6403 and the lower camera 6406 have a function of photographing the surroundings of the robot 6400. Further, the obstacle sensor 6407 can detect the presence or absence of an obstacle in the traveling direction when the robot 6400 moves forward by using the moving mechanism 6408. The robot 6400 can recognize the surrounding environment and move safely by using the upper camera 6403, the lower camera 6406, and the obstacle sensor 6407.
  • the light emitting device of one aspect of the present invention can be used for the display unit 6405.
  • the robot 6400 includes a secondary battery and a semiconductor device or electronic component according to one aspect of the present invention inside the robot 6400.
  • the robot 6400 can function as an IoT device.
  • FIG. 25E shows an example of an air vehicle.
  • the flying object 6500 shown in FIG. 25E has a propeller 6501, a camera 6502, a battery 6503, and the like, and has a function of autonomously flying.
  • the image data taken by the camera 6502 is stored in the electronic component 6504.
  • the electronic component 6504 can analyze the image data and detect the presence or absence of an obstacle when moving.
  • the remaining battery level can be estimated from the change in the storage capacity of the battery 6503 by the electronic component 6504.
  • the flying object 6500 includes a semiconductor device or an electronic component according to an aspect of the present invention inside the flying object 6500. By using the semiconductor device or electronic component according to one aspect of the present invention for the flying object 6500, the flying object 6500 can function as an IoT device.
  • FIG. 25F shows an example of an automobile.
  • the automobile 7160 has an engine, tires, brakes, a steering device, a camera, and the like.
  • the automobile 7160 includes a semiconductor device or an electronic component according to an aspect of the present invention inside the automobile 7160.
  • the semiconductor device or the electronic component according to one aspect of the present invention in the automobile 7160 can function as an IoT device.
  • a normally-off CPU (also referred to as "Noff-CPU") can be realized by using the OS transistor shown in the present specification and the like.
  • the Nonf-CPU is an integrated circuit including a normally-off type transistor that is in a non-conducting state (also referred to as an off state) even when the gate voltage is 0V.
  • the Noff-CPU can stop the power supply to the circuits that do not need to operate in the Noff-CPU and put the circuits in the standby state. No power is consumed in the circuit where the power supply is stopped and the circuit is in the standby state. Therefore, the Nonf-CPU can minimize the amount of power used. Further, the Nonf-CPU can retain information necessary for operation such as setting conditions for a long period of time even if the power supply is stopped. To return from the standby state, it is only necessary to restart the power supply to the circuit, and it is not necessary to rewrite the setting conditions and the like. That is, high-speed recovery from the standby state is possible. In this way, the Nonf-CPU can reduce the power consumption without significantly reducing the operating speed.
  • the Noff-CPU can be suitably used for a small-scale system such as an IoT terminal device (also referred to as an "endpoint microcomputer") 803 in the field of IoT (Internet of Things).
  • IoT terminal device also referred to as an "endpoint microcomputer” 803 in the field of IoT (Internet of Things).
  • FIG. 26 shows the hierarchical structure of the IoT network and the tendency of the required specifications.
  • FIG. 26 shows power consumption 804 and processing performance 805 as required specifications.
  • the hierarchical structure of the IoT network is roughly divided into a cloud field 801 which is an upper layer and an embedded field 802 which is a lower layer.
  • the cloud field 801 includes, for example, a server.
  • the embedded field 802 includes, for example, machines, industrial robots, in-vehicle devices, home appliances, and the like.
  • the semiconductor device according to one aspect of the present invention can be suitably used for a communication device of an IoT terminal device that requires low power consumption.
  • endpoint indicates the terminal region of the embedded field 802.
  • devices used for endpoints include microcomputers used in factories, home appliances, infrastructure, agriculture, and the like.
  • FIG. 27 shows an image diagram of factory automation as an application example of an endpoint microcomputer.
  • the factory 884 is connected to the cloud 883 via an internet line (Internet).
  • the cloud 883 is also connected to the home 881 and the office 882 via an internet line.
  • the Internet line may be a wired communication system or a wireless communication system.
  • a semiconductor device according to one aspect of the present invention is used as a communication device in accordance with communication standards such as a 4th generation mobile communication system (4G) and a 5th generation mobile communication system (5G). All you have to do is perform wireless communication.
  • the factory 884 may be connected to the factory 885 and the factory 886 via an internet line.
  • the Factory 884 has a master device (control device) 831.
  • the master device 831 has a function of connecting to the cloud 883 and exchanging information. Further, the master device 831 is connected to a plurality of industrial robots 842 included in the IoT terminal device 841 via an M2M (Machine to Machine) interface 832.
  • M2M interface 832 for example, industrial Ethernet (“Ethernet” is a registered trademark) which is a kind of wired communication method, local 5G which is a kind of wireless communication method, or the like may be used.
  • the factory manager can connect to the factory 884 from the home 881 or the office 882 via the cloud 883 and know the operating status. In addition, it is possible to check for incorrect or missing items, indicate the location, and measure the tact time.
  • the cutoff frequency (f T ) of the OS-FET is calculated by the following mathematical formula 1.
  • C g is the gate capacitance of the OS-FET
  • g m is the transconductance of the OS-FET.
  • Transconductance g m in certain drain voltage can be obtained from Equation 2 below.
  • Vg is the gate voltage of the OS-FET
  • Id is the drain current
  • Vd is the drain voltage
  • FIG. 28A to 28C show the structure of the OS-FET used in the calculation.
  • FIG. 28A is a schematic cross-sectional view in the L-long direction at the center of the channel of the OS-FET.
  • FIG. 28B is a schematic cross-sectional view in the W width direction at the central portion of the channel of the OS-FET.
  • FIG. 28C is a schematic cross-sectional view in the W width direction in the source region or drain region of the OS-FET.
  • the OS-FET has BGE, BGI1, BGI2, OS1, OS2, SD, TGI, and TGE.
  • the BGE functions as a back gate electrode
  • the TGE functions as a gate electrode (also referred to as a top gate electrode).
  • OS1 and OS2 are metal oxides having a laminated structure.
  • the SD functions as one of the source electrode and the drain electrode, or the other of the source electrode and the drain electrode, respectively.
  • BGI1 and BGI2 function as a gate insulating film having a laminated structure provided between BGE and OS1, and TGI functions as a gate insulating film provided between OS2 and TGE.
  • the width of L that is, TGE in FIG. 28A indicates the channel length
  • the width of W that is, OS1 and OS2 in FIG. 28B indicates the channel width
  • Table 1 shows the calculation conditions.
  • FIG. 29 shows the calculation result of the cutoff frequency of the OS-FET obtained under the above conditions.
  • the horizontal axis represents the drain voltage of the OS-FET (unit:: V)
  • the vertical axis represents the cut-off frequency f T (GHz units).
  • the gate voltage and the drain voltage have the same value.
  • the channel length of the OS-FET was 30 nm
  • the channel width was 30 nm.
  • the cutoff frequency of the OS-FET is 38.6 GHz
  • the cutoff frequency is 71.5 GHz
  • the cutoff frequency is When the drain voltage was 104.4 GHz and the drain voltage was 4 V, the cutoff frequency was 132.8 GHz
  • the cutoff frequency was 160.1 GHz. It was confirmed by calculation that a cutoff frequency of 100 GHz or higher can be obtained by setting the drain voltage to 3 V or higher.
  • the OS-FET can be suitably used in the semiconductor device which is one aspect of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

配線層にアンプを形成する。 第１の層上に金属酸化物を介して第２の層を有する半導体装置である。第１の層は、シリコンを含む第１の半導体層を有する第１のトランジスタを有する。第２の層は、インピーダンス整合回路を有し、インピーダンス整合回路は、ガリウムを含む第２の半導体層を有する第２のトランジスタを有する。第１のトランジスタは、金属酸化物との間に第１の結合容量を形成し、インピーダンス整合回路は、金属酸化物との間に第２の結合容量を形成する。インピーダンス整合回路は、第２の結合容量を介して金属酸化物と電気的に接続される。金属酸化物は、インピーダンス整合回路から放出される第１の放射ノイズが第１のトランジスタの動作に影響を与えるのを抑制する。

Description

半導体装置
　本発明の一態様は、半導体装置に関する。
　なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
　なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や、半導体素子を含む回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、通信装置および電子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明装置、電気光学装置、撮像装置、通信装置および電子機器なども、半導体装置と呼ばれる場合がある。
　スマートフォン、タブレット端末、または、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）などに代表される持ち運びが容易な情報端末の普及が進んでいる。情報端末の普及に伴い、様々な通信規格が制定されている。例えば、第４世代移動通信システム（４Ｇ）と呼ばれるＬＴＥ−Ａｄｖａｎｃｅｄ規格の運用が開始されている。
　近年、情報端末以外の電子機器（例えば、車載用電子機器、家庭用電気機械器具、住宅、建物、またはウエアラブル機器など）をインターネットに接続するＩｏＴ（Ｉｎｔｅｒｎｅｔ　ｏｆ　Ｔｈｉｎｇｓ）などの情報技術の発展により、電子機器が扱うデータ量は増大する傾向にある。また、情報端末などの電子機器に通信速度の向上が求められている。
　ＩｏＴを実現するには、新たにインターネットに接続される電子機器が増えるため、一度に接続できる電子機器を増やすことが求められる。また、一度に多くの電子機器がインターネットに接続されるため、通信のタイムラグ（遅延と言い換えてもよい）が発生する。したがって、ＩｏＴを含む様々な情報技術に対応するため、４Ｇよりも速い通信速度、多くの同時接続、短い遅延時間などを実現する第５世代移動通信システム（５Ｇ）と呼ばれる新たな通信規格が検討されている。５Ｇでは、３．７ＧＨｚ帯、４．５ＧＨｚ帯、および２８ＧＨｚ帯の通信周波数が使用される。
　特許文献１では、異なる半導体材料を含むトランジスタが積層されて形成される半導体装置が開示されている。
　５Ｇに対応する半導体装置は、Ｓｉなど１種類の元素を主成分として用いる半導体や、ＧａとＡｓなど複数種類の元素を主成分として用いる化合物半導体を用いて作製される。さらに、金属酸化物の一種である酸化物半導体が注目されている。
　酸化物半導体では、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出されている（非特許文献１および非特許文献２参照）。
　非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術が開示されている。
国際公開第２０１５−１４７８３５号
Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"ＳＩＤ　Ｓｙｍｐｏｓｉｕｍ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ"，２０１２，ｖｏｌｕｍｅ　４３，ｉｓｓｕｅ　１，ｐ．１８３−１８６ Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ"，２０１４，ｖｏｌｕｍｅ　５３，Ｎｕｍｂｅｒ　４Ｓ，ｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０
　高速で信号を送信するための半導体装置は、入出力の特性インピーダンスを調整するためのインピーダンス整合回路を設ける必要がある。ただし、インピーダンス整合回路は、伝送路および複数の受動素子によって構成され、伝送路および受動素子は大きな面積を必要とする課題がある。また、当該インピーダンス整合回路は、放射ノイズを放出する課題がある。本発明の一態様は、新規の構成の半導体装置などを提供することを課題の一つとする。または、小型の半導体装置などを提供することを課題の一つとする。または、生産性が良好な半導体装置などを提供することを課題の一つとする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様は、第１の層上に金属酸化物を介して第２の層を有する半導体装置である。第１の層は、シリコンを含む第１の半導体層を有する第１のトランジスタを有する。第２の層は、インピーダンス整合回路を有し、インピーダンス整合回路は、ガリウムを含む第２の半導体層を有する第２のトランジスタを有する。第１のトランジスタは、金属酸化物との間に第１の結合容量を形成し、インピーダンス整合回路は、金属酸化物との間に第２の結合容量を形成する。インピーダンス整合回路は、第２の結合容量を介して金属酸化物と電気的に接続される。金属酸化物は、インピーダンス整合回路から放出される第１の放射ノイズが第１のトランジスタの動作に影響を与えるのを抑制する。また、第１の結合容量および第２の結合容量は、合成容量を形成し、合成容量は、第１のトランジスタが動作することで放出する第２の放射ノイズを減衰させることができる。
　上記構成において、金属酸化物は、ハフニウム、アルミニウム、またはタンタルの少なくとも一つと、酸素を含むことが好ましい。
　上記構成において、インピーダンス整合回路は、伝送路を有し、伝送路は、コプレーナ導波路を有することが好ましい。
　上記構成において、第２の層の上方には、インダクタが形成され、インダクタのさらに上方には、アンテナが形成されることが好ましい。
　上記構成において、アンプが有する第２のトランジスタは、第１のトランジスタと重ならない位置に配置されることが好ましい。
　本発明の一態様は、第１の層、第２の層、および第３の層を有する半導体装置である。第１の層が有する第１のトランジスタは、シリコン（Ｓｉ）を含む第１の半導体層を有する。第２の層が有する第２のトランジスタは、ガリウム（Ｇａ）を含む第２の半導体層を有する。第３の層が有する第３のトランジスタは、インジウム（Ｉｎ）または亜鉛（Ｚｎ）の少なくとも一方を含む第３の半導体層を有する。第１乃至第３のトランジスタは、シリコン（Ｓｉ）を含む基板上に形成される。第１のトランジスタの第１の半導体層は、当該基板に形成される。第２のトランジスタの第２の半導体層は、当該基板上に結晶成長させた結晶に形成される。第３のトランジスタの第３の半導体層は、第１の半導体層および第２の半導体層の上方に形成される。
　上記構成において、第３のトランジスタは、第１のトランジスタと重なる領域を有する位置に配置されることが好ましい。
　上記構成において、第３のトランジスタは、第２のトランジスタと重なる領域を有する位置に配置されることが好ましい。
　上記構成において、半導体装置は、さらに、第４の層を有する。第４の層が有する第４のトランジスタは、第４の半導体層にＩｎおよびＺｎの少なくとも一方を含む。第４のトランジスタは、第３のトランジスタと重なる領域を有する位置に配置されることが好ましい。
　上記構成において、第１の層に対して金属酸化物ハ反対側にセンサモジュールが配置されることが好ましい。
　本発明の一態様によれば、パワーアンプが有するインピーダンス整合回路をシリコントランジスタの配線層に形成することで、伝送路および複数の受動素子に必要な面積の増大を抑制した半導体装置を提供することができる。または、当該インピーダンス整合回路が放出する放射ノイズの影響を抑制する半導体装置を提供することができる。または、新規の構成の半導体装置などを提供することができる。また、小型の半導体装置などを提供することができる。または、生産性が良好な半導体装置などを提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１は、半導体装置を説明する図である。
図２は、半導体装置を説明する図である。
図３は、半導体装置を説明する図である。
図４は、半導体装置を説明する図である。
図５は、半導体装置を説明する図である。
図６Ａは、電子機器を説明する図である。図６Ｂは、半導体装置を説明する図である。
図７は、無線送受信機の構成例を説明する図である。
図８Ａおよび図８Ｂは、無線送受信機の構成例を説明する図である。
図９は、半導体装置を説明する図である。
図１０は、半導体装置を説明する図である。
図１１Ａ、図１１Ｂは、パワーアンプを説明する回路図である。図１１Ｃ、図１１Ｄは、コプレーナ導波路を説明するレイアウト図である。
図１２は、半導体装置の構成例を説明する図である。
図１３は、トランジスタの電気特性を説明するグラフである。
図１４は、半導体装置を説明する回路図である。
図１５は、半導体装置の構成例を示す図である。
図１６は、半導体装置の構成例を示す図である。
図１７Ａ乃至図１７Ｃは、トランジスタの構成例を示す図である。
図１８Ａ乃至図１８Ｃは、トランジスタの構成例を示す図である。
図１９Ａ乃至図１９Ｃは、トランジスタの構成例を示す図である。
図２０は、半導体装置の構成例を示す図である。
図２１ＡはＩＧＺＯの結晶構造の分類を説明する図である。図２１ＢはＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図２１ＣはＣＡＡＣ−ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図２２Ａは、半導体ウエハの上面図である。図２２Ｂは、チップの拡大図である。
図２３Ａは、電子部品の作製工程例を説明するフローチャートである。図２３Ｂは、電子部品の斜視模式図である。
図２４は、電子機器の一例を示す図である。
図２５Ａ乃至図２５Ｆは、電子機器の一例を示す図である。
図２６は、ＩｏＴネットワークの階層構造と要求仕様の傾向を示す図である。
図２７は、ファクトリーオートメーションのイメージ図である。
図２８Ａ乃至図２８Ｃは、遮断周波数の計算に用いたＯＳ−ＦＥＴの構造を示す図である。
図２９は、ＯＳ−ＦＥＴの遮断周波数の計算結果を示す図である。
　実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その説明の繰り返しは省略する。
　また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。
　また、上面図（「平面図」ともいう）や斜視図などにおいて、図面をわかりやすくするために、一部の構成要素の記載を省略する場合がある。
　また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
　また、本明細書等において、「抵抗」の抵抗値を、配線の長さによって決める場合がある。または、抵抗値は、配線で用いる導電層とは異なる抵抗率を有する導電層と接続することにより決める場合がある。または、半導体層に不純物をドーピングすることで抵抗値を決める場合がある。
　また、本明細書等において、電気回路における「端子」とは、電流の入力または出力、電圧の入力または出力、もしくは、信号の受信または送信が行なわれる部位を言う。よって、配線または電極の一部が端子として機能する場合がある。
　なお、本明細書等において「上」、「上方」、「下」、または「下方」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。また、「導電層Ｃの上方の導電層Ｄ」の表現であれば、導電層Ｃの上に導電層Ｄが直接接して形成されている必要はなく、導電層Ｃと導電層Ｄとの間に他の構成要素を含むものを除外しない。また、「上方」、または「下方」の用語は、構成要素が斜め方向に配置されている場合も除外しない。
　また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
　また、本明細書等において、「電気的に接続」には、直接接続している場合と、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。また、「直接接続」には、異なる導電層によって形成される配線がコンタクトを介して接続し、一つの配線として機能する場合が含まれる。したがって、配線には、異なる導電層が一つ以上の同じ元素を含む場合と、異なる元素を含む場合と、がある。
　また、本明細書などにおいて、「平行」とは、例えば、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」および「直交」とは、例えば、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
　なお、本明細書などにおいて、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
　また、電圧は、ある電位と、基準の電位（例えば接地電位またはソース電位）との電位差のことを示す場合が多い。よって、電圧と電位は互いに言い換えることが可能な場合が多い。本明細書などでは、特段の明示が無いかぎり、電圧と電位を言い換えることができるものとする。
　なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する。よって、「半導体」を「絶縁体」に置き換えて用いることも可能である。この場合、「半導体」と「絶縁体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「絶縁体」は、互いに読み換えることができる場合がある。
　また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する。よって、「半導体」を「導電体」に置き換えて用いることも可能である。この場合、「半導体」と「導電体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「導電体」は、互いに読み換えることができる場合がある。
　なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
　なお、本明細書等において、トランジスタの「オン状態」とは、トランジスタのソースとドレインが電気的に短絡しているとみなせる状態（「導通状態」ともいう。）をいう。また、トランジスタの「オフ状態」とは、トランジスタのソースとドレインが電気的に遮断しているとみなせる状態（「非導通状態」ともいう。）をいう。
　また、本明細書等において、「オン電流」とは、トランジスタがオン状態の時にソースとドレイン間に流れる電流をいう場合がある。また、「オフ電流」とは、トランジスタがオフ状態である時にソースとドレイン間に流れる電流をいう場合がある。
　また、本明細書等において、高電源電圧ＶＤＤ（以下、単に「ＶＤＤ」、「Ｈ電圧」、または「Ｈ」ともいう）とは、低電源電圧ＶＳＳ（以下、単に「ＶＳＳ」、「Ｌ電圧」、または「Ｌ」ともいう）よりも高い電圧の電源電圧を示す。また、ＶＳＳとは、ＶＤＤよりも低い電圧の電源電圧を示す。また、接地電圧（以下、単に「ＧＮＤ」、または「ＧＮＤ電圧」ともいう）をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電圧の場合には、ＶＳＳは接地電圧より低い電圧であり、ＶＳＳが接地電圧の場合には、ＶＤＤは接地電圧より高い電圧である。
　また、本明細書等において、ゲートとは、ゲート電極およびゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
　また、本明細書等において、ソースとは、ソース領域、ソース電極、およびソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
　また、本明細書等において、ドレインとは、ドレイン領域、ドレイン電極、およびドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
　また、図面などにおいて、配線および電極などの電圧をわかりやすくするため、配線および電極などに隣接してＨ電圧を示す“Ｈ”、またはＬ電圧を示す“Ｌ”を付記する場合がある。また、電圧変化が生じた配線および電極などには、“Ｈ”または“Ｌ”を囲み文字で付記する場合がある。また、トランジスタがオフ状態である場合、当該トランジスタに重ねて“×”記号を付記する場合がある。
（実施の形態１）
　本発明の一態様に係る半導体装置について、図面を用いて説明する。図１は、電子機器が有する半導体装置１０の構成を示すブロック図である。
　なお、本明細書などで例示する半導体装置の構成は一例であり、全ての構成要素を含む必要はない。半導体装置は、本明細書などに示す構成要素のうち必要な構成要素を有していればよい。また本明細書などに示す構成要素以外の構成要素を有していてもよい。
　半導体装置１０は、一例として、アンテナアレイ１１、送受信制御装置１２、信号処理装置１３、プロセッサ１４、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）１５、電源制御装置１６、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）１７、記憶装置１８、および表示装置１９を有する。なお、送受信制御装置１２は、図７で詳細に説明する。
　図２は、半導体装置１０を説明する図である。半導体装置１０は、層Ｌ１、層Ｌ２、層Ｌ３、および層Ｌ４を有する。例えば、層Ｌ１が有する第１のトランジスタは、Ｓｉを含む第１の半導体層を有する。また、層Ｌ２が有する第２のトランジスタは、Ｇａを含む第２の半導体層を有する。また、層Ｌ３が有する第３のトランジスタは、ＩｎまたはＺｎの少なくとも一方を含む第３の半導体層を有する。なお、第１乃至第３のトランジスタは、Ｓｉを含む基板上または基板の上方に形成される。なお、層Ｌ４は、半導体層を有さない層である。なお、層Ｌ２が有する第２のトランジスタは、さらに、ＩｎまたはＺｎの少なくとも一方を含むことができる。
　第１のトランジスタの第１の半導体層は、当該基板に形成される。また、第２のトランジスタの第２の半導体層は、当該基板上に結晶成長させた結晶に形成される。また、第３のトランジスタの第３の半導体層は、第１の半導体層および第２の半導体層の上方に形成される。なお、第２のトランジスタの第２の半導体層は、第３の半導体層と同じ半導体層で形成されてもよい。
　送受信制御装置１２は、送受信制御装置１２Ａ及び送受信制御装置１２Ｂを有する。電源制御装置１６は、電源制御装置１６Ａ及び電源制御装置１６Ｂを有する。例えば、送受信制御装置１２は、層Ｌ１に送受信制御装置１２Ａが形成され、層Ｌ２に送受信制御装置１２Ｂが形成された構成とすることができる。また、電源制御装置１６は、層Ｌ１に電源制御装置１６Ａが形成され、層Ｌ２に電源制御装置１６Ｂが形成された構成とすることができる。
　送受信制御装置１２および電源制御装置１６は、高耐圧、高出力、低いオフ電流、または高いコンダクタンスを有するトランジスタが求められる場合がある。層Ｌ１が有する第１のトランジスタとは異なる特性のトランジスタを層Ｌ２に用いる場合、層Ｌ２には、高耐圧、高出力、低いオフ電流、または高いコンダクタンスなどの電気特性を有するトランジスタを用いることができる。高耐圧、高出力、または低いオフ電流などの電気特性を有するトランジスタについては、実施の形態３で詳細に説明する。
　例えば、層Ｌ１には、送受信制御装置１２Ａ、信号処理装置１３、プロセッサ１４、ＧＰＵ１５、電源制御装置１６Ａ、およびＰＬＤ１７などが形成される。層Ｌ２には、送受信制御装置１２Ｂおよび電源制御装置１６Ｂが形成される。層Ｌ３には、記憶装置１８および表示装置１９が形成される。また、図２では、層Ｌ４に無線通信用のアンテナアレイ１１が形成される例を示している。
　なお、層Ｌ３に形成される記憶装置１８は、第３の半導体層を有する第３のトランジスタで形成することができる。表示装置１９は、記憶装置１８と異なる第３の半導体層を有する第３のトランジスタで形成することができる。記憶装置１８および表示装置１９はそれぞれ、複数の第３のトランジスタを積層して形成してもよい。なお、第３のトランジスタを積層する数は限定されない。例えば、２つ以上の第３のトランジスタを積層して形成させることができる。
　図３は、半導体装置１０を詳細に説明する図である。層Ｌ１には、送受信制御装置１２Ａ、信号処理装置１３、プロセッサ１４、ＧＰＵ１５、電源制御装置１６Ａ、およびＰＬＤ１７が形成される。層Ｌ２には、送受信制御装置１２Ｂおよび電源制御装置１６Ｂが形成される。層Ｌ３Ａには、記憶装置１８が形成される。記憶装置１８は、記憶装置１８Ａ乃至１８Ｆを有する。層Ｌ３Ｂには、表示装置１９が形成される。表示装置１９は、ゲートドライバ１９Ａおよび表示領域１９Ｂを有する。層Ｌ４には、無線通信用のアンテナアレイ１１が形成される。アンテナアレイ１１は、複数のアンテナ１１Ａを有する。
　層Ｌ１に形成される送受信制御装置１２Ａは、アンテナ１１Ａを介して送受信する信号を処理する機能を有する。また、層Ｌ２に形成される送受信制御装置１２Ｂは、送受信制御装置１２Ａが瞬間的に使用する電力を十分に供給できる能力を有するトランジスタまたはダイオードのいずれか一を有する。
　信号処理装置１３は、層Ｌ３Ａを介してゲートドライバ１９Ａに制御信号を与え、さらに、表示領域１９Ｂに画像データを与えることができる。よって、信号処理装置１３は、画像処理装置としての機能を有することができる。なお、信号処理装置１３は、ＧＰＵ１５を利用して画像データの拡張変換を行うことができる。
　プロセッサ１４は、半導体装置１０の制御を行う。また、ＧＰＵ１５は、信号処理装置１３などで処理される人工知能（ＡＩ：Ａｒｔｉｆｉｃｉａｌ　Ｉｎｔｅｌｌｉｇｅｎｃｅ）の学習または推論を行う場合に、演算の一部を高速で処理することができる。一例として、人工知能の推論では、ニューラルネットワークを用いた行列演算が多く行われる。当該行列演算は、ＧＰＵ１５を用いることで効率よく高速に処理することができる。
　層Ｌ１に形成される電源制御装置１６Ａは、送受信制御装置１２、信号処理装置１３、プロセッサ１４、ＧＰＵ１５、ＰＬＤ１７、記憶装置１８、または表示装置１９に対して電源の供給を制御することができる。層Ｌ２に形成される電源制御装置１６Ｂは、半導体装置１０が使用する電力を十分に供給できる能力を有するトランジスタまたはダイオードのいずれか一を有する。
　ＰＬＤ１７は、論理構成を更新することで異なる機能を提供することができる。一例として、ＰＬＤ１７は、記憶装置として機能させることができる。信号処理装置が、後述する表示装置１９に表示した表示データを一時保存し、当該表示データと、送受信制御装置１２によって受信した表示データとの差分を容易に検出することができる。異なる例として、ＰＬＤ１７は、信号処理装置１３またはＧＰＵ１５の演算機能の一部を拡張することができる。例えば、並列演算を行う場合の並列数を拡張することができる。
　次に層Ｌ２について説明する。層Ｌ２は、層Ｌ１上に結晶成長させることで形成される層である。したがって、層Ｌ１が有する第１のトランジスタは、層Ｌ２が有する第２のトランジスタと配置が重ならない。また、第２のトランジスタの第２の半導体層は、Ｇａを有することが好ましい。さらに、第２のトランジスタの第２の半導体層は、窒素または酸素を有することが好ましい。
　層Ｌ２は、送受信制御装置１２Ｂと、電源制御装置１６Ｂとを有する。送受信制御装置１２Ｂは、送受信制御装置１２Ａが瞬間的に使用する大きな電力を供給することができる。また、電源制御装置１６Ｂは、層Ｌ１に配置された送受信制御装置１２Ａ、信号処理装置１３、プロセッサ１４、ＧＰＵ１５、電源制御装置１６Ａ、およびＰＬＤ１７に電力を供給する。また、電源制御装置１６Ｂは、層Ｌ３Ａに形成される記憶装置１８、さらに、層Ｌ３Ｂに形成される表示装置１９に電力を供給することができる。
　次に層Ｌ３について説明する。層Ｌ３は、層Ｌ３Ａ上に層Ｌ３Ｂが積層して形成される。まず、層Ｌ１上に形成される層Ｌ３Ａについて説明する。
　送受信制御装置１２Ａ上には、記憶装置１８Ａが配置されることが好ましい。また、信号処理装置１３上には、記憶装置１８Ｂが配置されることが好ましい。また、プロセッサ１４上には、記憶装置１８Ｃが配置されることが好ましい。また、ＧＰＵ１５上には、記憶装置１８Ｆが配置されることが好ましい。また、電源制御装置１６Ａ上には、記憶装置１８Ｄが配置されることが好ましい。また、ＰＬＤ１７上には、記憶装置１８Ｅが配置されることが好ましい。
　なお、記憶装置１８Ａ乃至１８Ｆのいずれか一は、データ退避用レジスタとして機能することができる。また異なる例として、記憶装置１８Ａ乃至１８Ｆのいずれか一は、データ管理用メモリとして機能することができる。また異なる例として、記憶装置１８Ａ乃至１８Ｆのいずれか一は、それぞれの装置間の異なる処理速度を吸収するＦＩＦＯメモリ（Ｆｉｒｓｔ　ｉｎ　Ｆｉｒｓｔ　ｏｕｔ　ｍｅｍｏｒｙ）として機能することができる。例えば、送受信制御装置１２が受信したデータをＦＩＦＯメモリが一時的に記憶し、信号処理装置１３は、プロセッサ１４を用いてＦＩＦＯメモリからデータを読み出すことができる。この場合、送受信制御装置１２は、信号処理装置１３またはプロセッサ１４と異なる動作周波数で動作することができる。また、記憶装置１８Ｅには、ＰＬＤ１７に構成する論理情報が複数記憶されていることが好ましい。
　記憶装置１８は、第３のトランジスタを有する。第３のトランジスタの第３の半導体層は、酸素を含み、さらにＩｎ、Ｇａ、Ｓｎ、またはＺｎのいずれか一もしくは複数を含むことが好ましい。よって、第３のトランジスタの第３の半導体層は、酸化物半導体を有すると言い換えることができる。なお、トランジスタのチャネルが形成される半導体層に金属酸化物の一種である酸化物半導体（ＯＳ：Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を含むトランジスタを「ＯＳトランジスタ」または「ＯＳ−ＦＥＴ」と呼ぶ。なお、ＯＳトランジスタは、温度変化による電気的特性の変動が小さいことが知られている。また、ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示すことができる。したがって、ＯＳトランジスタは、記憶装置に適用することが好ましい。なお、ＯＳトランジスタについては、実施の形態３で詳細に説明する。
　ここでは、ＯＳトランジスタを用いた記憶装置について説明する。記憶装置にＯＳトランジスタを用いた場合、当該記憶装置を「ＯＳメモリ」と呼ぶことができる。
　ＯＳメモリは、電力の供給を停止しても、ＯＳメモリに保持されるデータの劣化を抑制することができる。さらに、ＯＳメモリは、データを保持する容量を小さくすることができるため高密度化に適した記憶装置を提供することができる。また、ＯＳメモリは、ＯＳトランジスタの極めて低いオフ電流特性を利用することで、１年以上、さらには１０年以上の期間で書き込まれた情報を保持することができる。よって、ＯＳメモリを不揮発性メモリと見なすことができる。
　また、ＯＳメモリはＯＳトランジスタを介してノードに電荷を書き込む方式であるため、従来のフラッシュメモリで必要であった高電圧が不要であり、高速な書き込み動作が実現できる。また、フローティングゲートまたは電荷捕獲層への電荷注入および引き抜きも行われないため、ＯＳメモリは実質的に無制限回のデータの書き込みおよび読み出しが可能である。ＯＳメモリは、従来のフラッシュメモリと比較して劣化が少なく、高い信頼性が得られる。
　また、ＯＳメモリは磁気メモリあるいは抵抗変化型メモリなどのように原子レベルでの構造変化を伴わない。よって、ＯＳメモリは、磁気メモリおよび抵抗変化型メモリよりも書き換え耐性に優れている。
　また、ＯＳトランジスタは高温環境下でもオフ電流がほとんど増加しない。具体的には室温以上２００℃以下の環境温度下でもオフ電流がほとんど増加しない。また、高温環境下でもオン電流が低下しにくい。また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。半導体装置を構成するトランジスタにＯＳトランジスタを用いることで、高温環境下においても動作が安定し、信頼性の良好な半導体装置が実現できる。
　また、ＯＳトランジスタは、半導体装置の配線を形成するＢＥＯＬ（Ｂａｃｋ　ｅｎｄ　ｏｆ　ｌｉｎｅ）工程中にスパッタリング法を用いて形成できる。したがって、異なるトランジスタ特性のトランジスタを用いて一つの半導体装置１０を形成することができる。言い換えれば、ＯＳトランジスタを用いることで、ＳｏＣ（Ｓｙｓｔｅｍ　ｏｎ　ａ　ｃｈｉｐ）を容易に形成することができる。
　なお、ＯＳトランジスタは、バックゲートを有することができる。バックゲートは、ゲートとバックゲートで第３の半導体層のチャネル形成領域を挟むように配置される。バックゲートはゲートと同様に機能させることができる。また、バックゲートの電圧を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲートの電圧は、ゲートと同電圧としてもよく、ＧＮＤもしくは任意の電圧としてもよい。
　また、一般に、ゲートとバックゲートは導電層で形成されるため、トランジスタの外部で生じる電場が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気に対する静電遮蔽機能）を有する。すなわち、静電気などの外部の電場の影響による、トランジスタの電気特性の変動を防ぐことができる。
　次に層Ｌ３Ｂについて説明する。表示装置１９は、層Ｌ３Ｂが有する第３のトランジスタを用いて形成される。本明細書では詳述しないが、表示領域１９Ｂは、複数の画素を有し、それぞれの画素は、発光素子を有する。発光素子には、有機発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｅｖｉｃｅ）またはＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｅｖｉｃｅ）を用いることが好ましい。
　次に層Ｌ４について説明する。アンテナアレイ１１は、複数のアンテナ１１Ａを有し、当該アンテナ１１Ａは、透光性を有する導電層で形成されることが好ましい。透光性を有する導電層には、酸化インジウム、ＩＴＯ、インジウム亜鉛酸化物、酸化亜鉛、またはガリウムを添加した酸化亜鉛等を用いることができる。
　図４は、図２に示す半導体装置１０と異なる構成の半導体装置１０Ａを説明する図である。なお、以下に説明する構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
　半導体装置１０Ａは、層Ｌ３Ｂが表示装置１９、記憶装置１８Ｇ、および記憶装置１８Ｈを有する点で半導体装置１０と異なっている。表示装置１９、記憶装置１８Ｇ、および記憶装置１８Ｈが有する第３のトランジスタは、同じ工程で形成される。
　図５は、半導体装置１０Ａを詳細に説明する図である。半導体装置１０Ａは、層Ｌ３Ｂが層Ｌ２と重なる部分を有する点で図３に示す半導体装置１０とは異なっている。例えば、送受信制御装置１２Ｂ上には、記憶装置１８Ｇが配置されることが好ましい。記憶装置１８Ｇには、送受信制御装置１２Ｂの設定情報が記憶される。また、電源制御装置１６Ｂ上には、記憶装置１８Ｈが配置されることが好ましい。記憶装置１８Ｈには、電源制御装置１６Ｂの設定情報が記憶される。なお、記憶装置１８Ｇおよび記憶装置１８Ｈは、ＯＳメモリを用いることが好ましい。
　図６Ａは、図１に示す半導体装置１０と異なる半導体装置１０Ｂの構成を示すブロック図である。図６Ａに示す半導体装置１０Ｂは、は、センサモジュール２０を有する。図６Ｂは、図２に示す半導体装置１０と異なる構成の半導体装置１０Ｂを説明する図である。半導体装置１０Ｂは、層Ｌ１の第１のトランジスタが形成される側の反対側に層Ｌ５を有し、層Ｌ５にセンサモジュール２０が配置される。センサモジュール２０は、貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）を用いて層Ｌ１と電気的に接続することができる。なお、センサモジュール２０は、イメージセンサ、赤外線センサ、超音波センサ、またはタッチセンサなどを用いることができる。
　一例として、センサモジュール２０がイメージセンサの場合について説明する。半導体装置１０Ｂは、センサモジュールが撮像した情報を、表示装置１９によって映像として表示することができる。
　半導体装置１０Ｂは、無線通信、画像データの拡張変換を行う信号処理、表示装置、およびセンサモジュールをＳｏＣとして構成することができるため、部品点数を削減することができる。したがって、半導体装置１０Ｂは、小型、且つ軽量な半導体装置が求められるゴーグル型ディスプレイを含む携帯端末に用いるのに好適である。
　図７は、送受信制御装置１２の一例として無線送受信機９００の構成例を説明する図である。無線送受信機９００は、低ノイズアンプ（ＬＮＡ：Ｌｏｗ　Ｎｏｉｓｅ　Ａｍｐｌｉｆｉｅｒ）９０１、バンドパスフィルタ（ＢＰＦ：Ｂａｎｄ　Ｐａｓｓ　Ｆｉｌｔｅｒ）９０２、混合器（ＭＩＸ：Ｍｉｘｅｒ）９０３、バンドパスフィルタ９０４、復調器（ＤＥＭ：Ｄｅｍｏｄｕｌａｔｏｒ）９０５、パワーアンプ（ＰＡ：Ｐｏｗｅｒ　Ａｍｐｌｉｆｉｅｒ）９１１、バンドパスフィルタ９１２、混合器９１３、バンドパスフィルタ９１４、変調器（ＭＯＤ：Ｍｏｄｕｌａｔｏｒ）９１５、共用器（ＤＵＰ：Ｄｕｐｌｅｘｅｒ）９２１、局部発振器（ＬＯ：Ｌｏｃａｌ　Ｏｓｃｉｌｌａｔｏｒ）９２２、およびアンテナ９３１を有する。
＜受信＞
　他の半導体装置または基地局などから送信された信号９４１は、アンテナ９３１および共用器９２１を介して、受信信号として低ノイズアンプ９０１に入力される。共用器９２１は、無線信号の送信と受信を１つのアンテナで実現する機能を有する。
　低ノイズアンプ９０１は、微弱な受信信号を無線送受信機９００で処理可能な強度の信号に増幅する機能を有する。低ノイズアンプ９０１で増幅された信号９４１は、バンドパスフィルタ９０２を介して混合器９０３に供給される。
　バンドパスフィルタ９０２は、信号９４１に含まれる周波数成分の中から、必要な周波数帯域外の周波数成分を減衰させて、必要な周波数帯域を通過させる機能を有する。
　混合器９０３は、バンドパスフィルタ９０２を通過した信号９４１と、局部発振器９２２で生成された信号９４３を、スーパーヘテロダイン方式で混合する機能を有する。混合器９０３は、信号９４１と信号９４３を混合し、両者の差の周波数成分と和の周波数成分を持つ信号をバンドパスフィルタ９０４に供給する。
　バンドパスフィルタ９０４は、２つの周波数成分のうち、一方の周波数を通過させる機能を有する。例えば、差の周波数成分を通過させる。また、バンドパスフィルタ９０４は、混合器９０３で生じたノイズ成分を除去する機能も有する。バンドパスフィルタ９０４を通過した信号は、復調器９０５に供給される。復調器９０５は、供給された信号を制御信号やデータ信号などに変換し、出力する機能を有する。復調器９０５から出力された信号は、様々な処理装置（演算装置、記憶装置など）に供給される。
＜送信＞
　変調器９１５は、制御信号やデータ信号などを無線送受信機９００から他の半導体装置または基地局などに送信するための基本信号を生成する機能を有する。基本信号は、バンドパスフィルタ９１４を介して混合器９１３に供給される。
　バンドパスフィルタ９１４は、変調器９１５で基本信号を生成する際に生じるノイズ成分を除去する機能を有する。
　混合器９１３は、バンドパスフィルタ９１４を通過した基本信号と、局部発振器９２２で生成された信号９４４を、スーパーヘテロダイン方式で混合する機能を有する。混合器９１３は、基本信号と信号９４４を混合し、両者の差の周波数成分と和の周波数成分を持つ信号をバンドパスフィルタ９１２に供給する。
　バンドパスフィルタ９１２は、２つの周波数成分のうち、一方の周波数を通過させる機能を有する。例えば、和の周波数成分を通過させる。また、バンドパスフィルタ９１２は、混合器９１３で生じたノイズ成分を除去する機能も有する。バンドパスフィルタ９１２を通過した信号は、パワーアンプ９１１に供給される。
　パワーアンプ９１１は、供給された信号を増幅して信号９４２を生成する機能を有する。信号９４２は、共用器９２１を介してアンテナ９３１から外部に放射される。
　上述した無線送受信機９００の変形例である無線送受信機９００Ａについて、図８Ａおよび図８Ｂを用いて説明する。説明の繰り返しを減らすため、主に無線送受信機９００と異なる点について説明する。
　無線送受信機９００Ａは、５Ｇの通信規格に対応するため、複数のアンテナ９３１を有する。また、複数の共用器９２１、複数の低ノイズアンプ９０１、および複数のパワーアンプ９１１を有する。また、無線送受信機９００Ａは、デコーダ回路９０６（ＤＥＣ）とデコーダ回路９１６を有する。
　図８Ａでは、アンテナ９３１、共用器９２１、低ノイズアンプ９０１、およびパワーアンプ９１１をそれぞれ５つ有する場合を示している。図８Ａでは、１つ目のアンテナ９３１をアンテナ９３１［１］と示し、５つ目のアンテナ９３１をアンテナ９３１［５］と示している。共用器９２１、低ノイズアンプ９０１、およびパワーアンプ９１１も、アンテナ９３１と同様に表記する。なお、アンテナ９３１、共用器９２１、低ノイズアンプ９０１、およびパワーアンプ９１１の数は、それぞれ５つに限定されるものではない。
　アンテナ９３１［１］は、共用器９２１［１］と電気的に接続される。共用器９２１［１］は、低ノイズアンプ９０１［１］およびパワーアンプ９１１［１］と電気的に接続される。アンテナ９３１［５］は、共用器９２１［５］と電気的に接続される。共用器９２１［５］は、低ノイズアンプ９０１［５］およびパワーアンプ９１１［５］と電気的に接続される。２乃至４番目のアンテナ９３１も、同様に２乃至４番目の共用器９２１と電気的に接続される。また、２乃至４番目の共用器９２１も、同様に２乃至４番目の低ノイズアンプ９０１および２乃至４番目のパワーアンプ９１１と電気的に接続される。
　デコーダ回路９０６は、複数の低ノイズアンプ９０１と電気的に接続される。図８Ａでは、５つの低ノイズアンプ９０１がデコーダ回路９０６と接続している。また、デコーダ回路９１６は、複数のパワーアンプ９１１と電気的に接続される。図８Ａでは、５つのパワーアンプ９１１がデコーダ回路９１６と接続している。
　デコーダ回路９０６は、低ノイズアンプ９０１［１］乃至低ノイズアンプ９０１［５］のいずれか１つまたは複数を選択する機能を有する。また、デコーダ回路９０６は、低ノイズアンプ９０１［１］乃至低ノイズアンプ９０１［５］を順次選択する機能を有する。同様に、デコーダ回路９１６は、パワーアンプ９１１［１］乃至パワーアンプ９１１［５］のいずれか１つまたは複数を選択する機能を有する。また、デコーダ回路９１６は、パワーアンプ９１１［１］乃至パワーアンプ９１１［５］を順次選択する機能を有する。
　一例として、図８Ｂに、デコーダ回路９０６と低ノイズアンプ９０１［１］および低ノイズアンプ９０１［２］の接続例を示す。デコーダ回路９０６は、低ノイズアンプ９０１［１］に含まれる記憶素子１１１（記憶素子１１１［１］と記す。）と、記憶素子１１１［１］が電気的に接続する端子１２４を介して電気的に接続される。また、デコーダ回路９０６は、低ノイズアンプ９０１［２］に含まれる記憶素子１１１（記憶素子１１１［２］と記す。）と、記憶素子１１１［２］が電気的に接続する端子１２４を介して電気的に接続される。
　記憶素子１１１は、トランジスタ１１２と、容量１１３と、を有する。トランジスタ１１２のゲートは、端子１２４と電気的に接続される。トランジスタ１１２のソース又はドレインの一方は、端子１２３と電気的に接続される。トランジスタ１１２のソース又はドレインの他方は、容量１１３の電極の一方と、トランジスタ１１５のゲートと電気的に接続される。なお、ノード１１４は、トランジスタ１１２のソース又はドレインの他方、容量１１３の電極の一方、トランジスタ１１５のゲートが電気的に接続される配線上に形成される。また、端子１２４は、デコーダ回路９０６のトランジスタ１１６のソース又はドレインの一方と電気的に接続される。なお、トランジスタ１１２は、ＯＳトランジスタであることが好ましい。またＯＳトランジスタを用いた記憶素子１１１は、ＯＳメモリと言い換えることができる。
　記憶素子１１１［１］が電気的に接続する端子１２３と、記憶素子１１１［２］が電気的に接続する端子１２３は、配線１２６と電気的に接続される。ノード１１４に書き込まれる電圧（電荷）は、配線１２６を介して供給される。
　デコーダ回路９０６は、任意の記憶素子１１１と電気的に接続する端子１２４にトランジスタ１１２をオン状態にする信号、またはオフ状態にする信号を供給する機能を有する。デコーダ回路９０６によって、低ノイズアンプ９０１に含まれる記憶素子１１１を順次選択することで、記憶素子１１１毎に異なる電圧をノード１１４に書き込むことができる。すなわち、複数の低ノイズアンプ９０１それぞれに適した電圧をノード１１４に書き込むことができる。
　デコーダ回路９１６も、複数のパワーアンプ９１１に対してデコーダ回路９０６と同様に機能する。
　本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
　本実施の形態では、送受信制御装置の構成について説明する。送受信制御装置は、高周波信号を送信するためのパワーアンプを有し、送信する信号は信号処理装置によって生成、または信号処理装置から生成した信号と発振器によって生成された信号を混合器を用いて混合して生成される。高い周波数帯域で動作するパワーアンプは、伝送路における信号の損失を小さくすることが求められる。また、パワーアンプから放射する放射ノイズが他の回路（以降、回路には、回路を構成するトランジスタまたは配線などを含む）などに対して影響を与えないようにすることが求められる。また、パワーアンプは、他の回路が放射する放射ノイズからパワーアンプが影響を受けないようにすることが求められる。本実施の形態では、パワーアンプが他の回路に対して与える放射ノイズの影響、及び、パワーアンプが他の回路から与えられる放射ノイズの影響、の双方を低減する構成について説明する。なお、パワーアンプは、図８のパワーアンプ９１１に相当する。
　図９は、半導体装置１０Ｂを説明する図である。なお、半導体装置１０Ｂを説明するために、半導体装置１０Ａを援用し、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
　送受信制御装置１２Ｂが有するパワーアンプは、層Ｌ３Ａが有するＯＳトランジスタを用いて構成され、インダクタ１２Ｃが層Ｌ３Ｂで形成される。なお、インダクタ１２Ｃは、表示装置１９で形成される配線層と同じ工程で形成することができる。異なる例として、インダクタ１２Ｃは、層Ｌ３Ａで形成されてもよい。例えば、インダクタ１２Ｃは、パワーアンプが形成される層Ｌ３Ａの配線層を利用して形成することができる。
　パワーアンプは、ＯＳトランジスタと接続するための伝送路を有する。パワーアンプが安定した周波数特性を有するためには、パワーアンプが信号を受ける場合の特性インピーダンスと、信号を送り出す場合の特性インピーダンスが広い周波数帯域においても共有整合をとれることが好ましい。なお、特性インピーダンスが広い周波数帯域においても共有整合をとれる状態とは、信号を受ける側の特性インピーダンスに対して信号を送り出す場合の特性インピーダンスが１０％以内の誤差であることが好ましい。より好ましくは５％以内の誤差であることが好ましい。さらに好ましくは、３％以内の誤差であることが好ましい。
　したがって、パワーアンプの伝送路には、特性インピーダンスを調整するためのインピーダンス整合回路を有する。インピーダンス整合回路は、伝送路と、複数の受動素子によって構成される。なお、インピーダンス整合回路には、トランジスタが含まれてもよい。例えば、伝送路には、抵抗、インダクタ、および容量などの成分が含まれる。よって、伝送路の特性インピーダンスを調整するには、複数の受動素子を用いることが好ましい。ただし、受動素子は、トランジスタに対して大きな面積を必要とする課題がある。
　高周波信号の損失を少なく伝送する伝送路には、コプレーナ導波路、グランド付きコプレーナ線路、マイクロストリップ線路、スリット線路、またはＳＩＷ（ｓｉｌｉｃｏｎ　ｉｎ　ｗａｖｅｇｕｉｄｅ）などがある。本実施の形態では、コプレーナ導波路について説明するが、マイクロストリップ線路に対しても同様にして適用することができる。
　コプレーナ導波路とは、誘電体基板上に形成される導電体の表面に線状の伝送路を形成した構造を持ち電磁波を伝達する伝送路である。なお、電磁波の信号とは、高周波信号と言い換えることができる。以降において、高周波信号として説明する。また、コプレーナ導波路は、高周波信号を扱う場合に、インピーダンス整合回路の一部として機能する。コプレーナ導波路は、導体の膜厚、膜質、導体間の距離などを用いて特性インピーダンスを調整することができるため広範囲に調整するのに好適である。なお、コプレーナ導波路については、図１１Ｃおよび図１１Ｄを用いて詳細に説明する。
　よって、インピーダンス整合回路は、コプレーナ導波路を伝送路として用いることが好ましい。ただし、平面上に形成されるコプレーナ導波路は、垂直方向に対し放射ノイズを放射する。例えば、パワーアンプが、層Ｌ１に形成される回路の上方に形成される場合、パワーアンプが放射する放射ノイズが当該回路の動作に影響を与え誤動作の原因となる場合がある。また当該回路が放射する放射ノイズが、インピーダンス整合回路に影響を与え、当該インピーダンス整合回路の特性インピーダンスを変化させ伝送損失が大きくなる場合がある。
　インピーダンス整合回路は、容量、抵抗、およびインダクタなどの受動素子を用いて特性インピーダンスを調整することができる。よって、インピーダンス整合回路は、トランジスタを用いた回路に比べて面積が大きくなる。例えば、送受信制御装置１２Ｂを、信号処理装置１３と一体の半導体装置として形成する場合、放射ノイズの影響を考慮しなければならない。また、送受信制御装置１２Ｂは、インピーダンス整合回路の有する受動素子の大きさに応じてデバイスのサイズが大きくなる場合がある。
　図１０は、半導体装置１０Ｂを詳細に説明する図である。送受信制御装置１２Ｂが層Ｌ３Ａに設けられる点が図５と主に異なっている。送受信制御装置１２Ｂが有するパワーアンプと重なる位置には、層Ｌ１が有する回路が配置されないことが好ましい。
　続いて、図１１乃至図１４を用いて、パワーアンプの詳細について説明する。
　図１１Ａおよび図１１Ｂは、パワーアンプ９１１を説明する回路図である。パワーアンプ９１１は、入力端子Ｓｉｎ、出力端子Ｐｏｕｔ、トランジスタＴｒ１、インピーダンス整合回路Ｚ１、およびインピーダンス整合回路Ｚ２を有する。インピーダンス整合回路Ｚ１は、容量Ｃ１、インダクタＩｎ１、コプレーナ導波路ＣＰＷ３ａを有する。インピーダンス整合回路Ｚ２は、容量Ｃ２、インダクタＩｎ２、コプレーナ導波路ＣＰＷ２、およびコプレーナ導波路ＣＰＷ３ｂを有する。なお、２端子のコプレーナ導波路を説明する場合、コプレーナ導波路ＣＰＷ２として説明し、３端子のコプレーナ導波路を説明する場合、コプレーナ導波路ＣＰＷ３として説明する場合がある。また、コプレーナ導波路ＣＰＷ３は端子１乃至端子３を有し、コプレーナ導波路ＣＰＷ２は端子１および端子２を有する。
　入力端子Ｓｉｎは、容量Ｃ１の電極の一方と電気的に接続される。容量Ｃ１の電極の他方は、コプレーナ導波路ＣＰＷ３ａの端子１と電気的に接続される。コプレーナ導波路ＣＰＷ３ａの端子２は、トランジスタＴｒ１のゲートと電気的に接続される。コプレーナ導波路ＣＰＷ３ａの端子３は、インダクタＩｎ１の電極の一方と電気的に接続される。インダクタＩｎ１の電極の他方は、配線Ｖ１と電気的に接続される。
　トランジスタＴｒ１のソース又はドレインの一方は、配線ＶＧと電気的に接続される。トランジスタＴｒ１のソース又はドレインの他方は、コプレーナ導波路ＣＰＷ３ｂの端子１と電気的に接続される。コプレーナ導波路ＣＰＷ３ｂの端子２は、インダクタＩｎ２の電極の一方と電気的に接続される。コプレーナ導波路ＣＰＷ３ｂの端子３は、容量Ｃ２の電極の一方と電気的に接続される。インダクタＩｎ２の電極の他方は、配線Ｖ２と電気的に接続される。
　容量Ｃ２の電極の他方は、コプレーナ導波路ＣＰＷ２の端子１と電気的に接続される。コプレーナ導波路ＣＰＷ２の端子２は、出力端子Ｐｏｕｔと電気的に接続される。
　なお、トランジスタＴｒ１は、ＯＳトランジスタであることが好ましい。なお、図１１Ｂに示すトランジスタＴｒ１は、バックゲートを有する例を示している。トランジスタＴｒ１のバックゲートは、トランジスタＴｒ１のソースと電気的に接続されることで、トランジスタＴｒ１のバックゲート側のしきい値を固定することができる。なお、トランジスタＴｒ１のバックゲートは、他の配線と電気的に接続され、固定電位が与えられる構成でもよい。
　インピーダンス整合回路Ｚ１は、インピーダンス整合回路Ｚ２と同じインピーダンスとなるように調整されることが好ましい。一例として、インピーダンス整合回路Ｚ１およびインピーダンス整合回路Ｚ２のインピーダンス特性は、容量、インダクタ、およびコプレーナ導波路などを用いて５０オームになるように調整されることが好ましい。
　図１１Ｃは、一例としてコプレーナ導波路ＣＰＷ２を説明するレイアウト図である。コプレーナ導波路ＣＰＷ２は、誘電体基板上に形成される導電体を、の表面に線状の伝送路を形成した構造を有する。
　コプレーナ導波路ＣＰＷ２は、外導体２０２ａおよび外導体２０２ｂに挟まれるように配置される内導体２０１ａを有する。なお、外導体２０２ａと内導体２０１ａ間の距離は、外導体２０２ｂと内導体２０１ａ間の距離と等しいことが好ましい。当該距離によって、内導体２０１ａに対し外導体２０２ａまたは外導体２０２ｂとの間には、容量成分が形成される。なお、内導体２０１ａは、外導体２０２ａおよび外導体２０２ｂと同じ工程で形成される導電体である。
　また、内導体２０１ａは、伝送路に相当し端子１および端子２を有する。なお、伝送路に相当する内導体２０１ａは、抵抗成分およびインダクタ成分に相当する。なお、内導体２０１ａには、表皮効果が存在する。表皮効果とは、内導体２０１ａに高周波信号を流す場合、内導体２０１ａの電流密度が内導体２０１ａの表面で高く、内導体２０１ａの表面から離れると低くなる現象のことである。周波数が高くなるほど電流が表面へ集中するので、導体の交流抵抗は高くなる。したがって、コプレーナ導波路ＣＰＷ２の特性インピーダンスは、周波数に対してピークを有する。したがって、コプレーナ導波路ＣＰＷ２に要求する特性インピーダンスに応じて導電体に含まれる元素の種類、当該導電体の膜厚、内導体と外導体の距離などを選択することが好ましい。
　なお、コプレーナ導波路ＣＰＷ２が有する外導体２０２ａは、端子２０３ａまたは端子２０３ｂのいずれか一もしくは両方を有することが好ましく、外導体２０２ｂは、端子２０３ｃまたは端子２０３ｄのいずれか一もしくは両方を有することが好ましい。また、外導体２０２ａおよび外導体２０２ｂは、端子２０３ａ乃至端子２０３ｄを介して固定電位が与えられることが好ましい。例えば、外導体２０２ａおよび外導体２０２ｂには、０Ｖ（基準電位）が与えられる。
　図１１Ｄは、一例としてコプレーナ導波路ＣＰＷ３を説明するレイアウト図である。コプレーナ導波路ＣＰＷ３は、曲がり部（分岐）を有する伝送路である。
　コプレーナ導波路ＣＰＷ３は、外導体２０２ａ、外導体２０２ｂ、および外導体２０２ｃに挟まれるように配置される内導体２０１ｂを有する。なお、外導体２０２ａと内導体２０１ｂ間の距離は、外導体２０２ｂと内導体２０１ｂ間の距離と等しく、外導体２０２ｃと内導体２０１ｂ間の距離と等しいことが好ましい。当該距離によって、内導体２０１ａに対し外導体２０２ａ、外導体２０２ｂ、または外導体２０２ｃとの間には、容量成分が形成される。また、内導体２０１ｂは、外導体２０２ａ、外導体２０２ｂ、および外導体２０２ｃと同じ工程で形成される導電体である。
　また、内導体２０１ｂは、伝送路に相当し端子１、端子２、および端子３を有する。なお、伝送路に相当する内導体２０１ｂは、抵抗成分およびインダクタ成分に相当する。なお、曲がり部を有するコプレーナ導波路ＣＰＷ３は、曲がり部の容量成分の一方を大きく、他方を小さくするオフセット領域を設けてもよい。容量成分が変わることで伝送路を進む高周波信号によって生成される電磁界の大きさが変わり、曲がり部のような変化を吸収することができる。
　図１２は、半導体装置１０Ｂの断面模式図である。半導体装置１０Ｂは、層Ｌ１、層Ｌ３Ａ、層Ｌ３Ｂ、および層Ｌ４を有する。層Ｌ１は、Ｓｉ−ＬａｙｅｒおよびＢＥＯＬ−Ｌａｙｅｒを有する。Ｓｉ−Ｌａｙｅｒは、基板３１１を有する。なお、Ｓｉ−Ｌａｙｅｒに形成されるトランジスタ５５０のチャネル形成領域には、シリコンを含むことが好ましい。トランジスタ５５０については、実施の形態３で詳細に説明する。ＢＥＯＬ−Ｌａｙｅｒは、複数の配線層を含む。図１２では、ＢＥＯＬ−Ｌａｙｅｒが配線Ｍｎを有する例を示している。なお、層Ｌ３Ａ、層Ｌ３Ｂ、および層Ｌ４は、層Ｌ１が有するトランジスタの配線層と言い換えてもよい。
　続いて、層Ｌ３Ａについて説明する。層Ｌ３Ａは、ＯＳ−Ｌａｙｅｒを有する。層Ｌ３ＡはトランジスタＴｒを有する。トランジスタＴｒは、ＯＳトランジスタであることが好ましい。なお、ＯＳトランジスタについては、実施の形態３で詳細に説明する。なお、層Ｌ３Ａは、絶縁体５１４を介して層Ｌ１上に形成される。絶縁体５１４は、ハフニウム、アルミニウム、またはタンタルの少なくとも一つと、酸素を含む金属酸化物である。一例として、酸化ハフニウムまたは酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。なお、絶縁体の比誘電率が大きい場合、電磁波の多くは絶縁体に吸収されるか、もしくは絶縁体に反射される。
　一例として、内導体２０１ａに高周波信号が与えられた場合、外導体２０２ａおよび外導体２０２ｂは、結合容量ＣＣ１、結合容量ＣＣ２を介して結合された系を生成する。したがって、外導体２０２ａおよび外導体２０２ｂは、絶縁体５１４との間に形成される空間を導波管とみなすことができる。絶縁体５１４は、層Ｌ１に形成されるトランジスタ５５０に対する放射ノイズの影響を低減することができる。また、トランジスタ５５０が放射する放射ノイズの影響は、絶縁体５１４によって低減させることができる。
　また、絶縁体５１４を設けることで、絶縁体５１４と配線Ｍｎとの間に結合容量ＣＣ３が生成され、配線Ｍｎと基板３１１またはトランジスタ５５０との間に結合容量ＣＣ４が生成される。したがって、内導体２０１は、トランジスタ５５０との間に複数の結合容量を直列接続されることで合成容量が形成される。当該合成容量の容量値は小さいほど好ましい。例えば、合成容量の容量値が小さくなることで、放射ノイズは減衰し、放射ノイズの影響は小さくなる。
　さらに、絶縁体５１４は、層Ｌ１が有する酸素や水素に対してバリア性を有することが好ましい。当該バリア性については、実施の形態３を用いて詳細に説明する。
　層Ｌ３Ｂは、ＣＰＷ−ＬａｙｅｒおよびＩＮＤＵＣＴＯＲ−Ｌａｙｅｒを有する。ＣＰＷ−ＬａｙｅｒおよびＩＮＤＵＣＴＯＲ−Ｌａｙｅｒには、インピーダンス整合回路の構成要素として、受動素子であるインダクタ１２Ｃおよびコプレーナ導波路ＣＰＷが形成される。なお、インダクタ１２Ｃは、複数の導電層を用いて形成されてもよい。なお、インダクタ１２Ｃは、コプレーナ導波路ＣＰＷと同じ工程で形成されてもよい。一例としてコプレーナ導波路３と同じ工程でインダクタ１２Ｃの一部が形成されることで、インダクタ１２Ｃは、インダクタ１２Ｃ１を介してコプレーナ導波路ＣＰＷ３と容易に接続できる。
　層Ｌ４は、ＡＮＴＥＮＡ−Ｌａｙｅｒを有する。ＡＮＴＥＮＡ−Ｌａｙｅｒは、一例として、高周波信号を送信するためのアンテナアレイ１１を有することが好ましい。アンテナアレイ１１は、複数のアンテナ１１Ａを有し、コプレーナ導波路ＣＰＷ２と電気的に接続される。
　図１３は、トランジスタの電気特性を説明するグラフである。高周波信号を扱うトランジスタは、高いコンダクタンスを有することが好ましい。図１３に示すグラフの横軸はトランジスタのソースとドレイン間のＶＤＳ電圧を示し、縦軸はトランジスタのソースとゲート間のＶＧＳ電圧を示す。なお、グラフは、等高線グラフを用いて表示され、データの単位は、マイクロジーメンス［μＳ］である。
　領域Ｓ１は、１０μＳ以上、１１μＳ以下の範囲である。領域Ｓ２は、９μＳ以上、１０μＳより小さい範囲である。領域Ｓ３は、８μＳ以上、９μＳより小さい範囲である。領域Ｓ４は、７μＳ以上、８μＳより小さい範囲である。領域Ｓ５は、６μＳ以上、７μＳより小さい範囲である。領域Ｓ６は、５μＳ以上、６μＳより小さい範囲である。領域Ｓ７は、４μＳ以上、５μＳより小さい範囲である。領域Ｓ８は、３μＳ以上、４μＳより小さい範囲である。領域Ｓ９は、２μＳ以上、３μＳより小さい範囲である。領域Ｓ１０は、１μＳ以上、２μＳより小さい範囲である。
　トランジスタは、電圧ＶＤＳに対してコンダクタンスの値が高い領域を有する。したがって、電圧ＶＧＳが高く、電圧ＶＤＳが高い領域Ｓ１もしくは領域Ｓ２の領域を用いることが好ましい。一例として、図１３で示したトランジスタの電気特性から、図１１Ａのパワーアンプ９１１の配線Ｖ１には、２．３Ｖを与え、配線Ｖ２には、２．５Ｖを与えることが好ましい。
　図１４は、パワーアンプを説明する回路図である。なお、パワーアンプ９１１Ａを説明するために、パワーアンプ９１１を援用し、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
　パワーアンプ９１１Ａは、トランジスタＴｒ２、インピーダンス整合回路Ｚ２ａ、およびインピーダンス整合回路Ｚ３を有する点が、パワーアンプ９１１と異なっている。インピーダンス整合回路Ｚ２ａは、容量Ｃ２、インダクタＩｎ２、インダクタＩｎ３、コプレーナ導波路ＣＰＷ３ｂ、コプレーナ導波路ＣＰＷ３ｃを有する。インピーダンス整合回路Ｚ３は、容量Ｃ３、インダクタＩｎ４、コプレーナ導波路ＣＰＷ３ｄ、コプレーナ導波路ＣＰＷ２を有する。
　入力端子Ｓｉｎは、容量Ｃ１の電極の一方と電気的に接続される。容量Ｃ１の電極の他方は、コプレーナ導波路ＣＰＷ３ａの端子１と電気的に接続される。コプレーナ導波路ＣＰＷ３ａの端子２は、トランジスタＴｒ１のゲートと電気的に接続される。コプレーナ導波路ＣＰＷ３ａの端子３は、インダクタＩｎ１の電極の一方と電気的に接続される。インダクタＩｎ１の電極の他方は、配線Ｖ１と電気的に接続される。
　トランジスタＴｒ１のソース又はドレインの一方は、配線ＶＧと電気的に接続される。トランジスタＴｒ１のソース又はドレインの他方は、コプレーナ導波路ＣＰＷ３ｂの端子１と電気的に接続される。コプレーナ導波路ＣＰＷ３ｂの端子２は、インダクタＩｎ２の電極の一方と電気的に接続される。コプレーナ導波路ＣＰＷ３ｂの端子３は、容量Ｃ２の電極の一方と電気的に接続される。インダクタＩｎ２の電極の他方は、配線Ｖ２と電気的に接続される。
　容量Ｃ２の電極の他方は、コプレーナ導波路ＣＰＷ３ｃの端子１と電気的に接続される。コプレーナ導波路ＣＰＷ３ｃの端子２は、トランジスタＴｒ２のゲートと電気的に接続される。コプレーナ導波路ＣＰＷ３ｃの端子３は、インダクタＩｎ３の電極の一方と電気的に接続される。インダクタＩｎ３の電極の他方は、配線Ｖ３と電気的に接続される。
　トランジスタＴｒ２のソース又はドレインの一方は、配線ＶＧと電気的に接続される。トランジスタＴｒ２のソース又はドレインの他方は、コプレーナ導波路ＣＰＷ３ｄの端子１と電気的に接続される。コプレーナ導波路ＣＰＷ３ｄの端子２は、インダクタＩｎ４の電極の一方と電気的に接続される。コプレーナ導波路ＣＰＷ３ｄの端子３は、容量Ｃ３の電極の一方と電気的に接続される。インダクタＩｎ４の電極の他方は、配線Ｖ４と電気的に接続される。容量Ｃ３の電極の他方は、コプレーナ導波路ＣＰＷ２の端子１と電気的に接続される。コプレーナ導波路ＣＰＷ２の端子２は、出力端子Ｐｏｕｔと電気的に接続される。
　なお、トランジスタＴｒ１およびトランジスタＴｒ２は、ＯＳトランジスタであることが好ましい。トランジスタＴｒ１およびトランジスタＴｒ２は、バックゲートを有することができる。トランジスタＴｒ１のバックゲートは、トランジスタＴｒ１のソースと電気的に接続されることで、トランジスタＴｒ１のバックゲート側のしきい値を固定することができる。トランジスタＴｒ２のバックゲートは、トランジスタＴｒ２のソースと電気的に接続されることで、トランジスタＴｒ２のバックゲート側のしきい値を固定することができる。なお、トランジスタＴｒ１およびトランジスタＴｒ２のバックゲートは、他の配線と電気的に接続され、固定電位が与えられる構成でもよい。
　インピーダンス整合回路Ｚ１は、インピーダンス整合回路Ｚ２ａおよびインピーダンス整合回路Ｚ３と同じインピーダンスとなるように調整されることが好ましい。一例として、インピーダンス整合回路Ｚ１、インピーダンス整合回路Ｚ２ａ、およびインピーダンス整合回路Ｚ３のインピーダンス特性は、容量、インダクタ、およびコプレーナ導波路などを用いて５０オームになるように調整されることが好ましい。
　本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
　本実施の形態では、上記実施の形態で説明した半導体装置に適用可能なトランジスタの構成について説明する。一例として、異なる電気特性を有するトランジスタを積層して設ける構成について説明する。当該構成とすることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層して設けることで、半導体装置の集積度を高めることができる。
　半導体装置の断面構造の一部を図１５に示す。図１５に示す半導体装置は、トランジスタ５５０と、トランジスタ５００と、トランジスタ６５０と、容量６００と、を有している。図１７Ａはトランジスタ５００のチャネル長方向の断面図であり、図１７Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図１７Ｃはトランジスタ５５０のチャネル幅方向の断面図である。例えば、トランジスタ５００は上記実施の形態に示したトランジスタ１１２に相当し、トランジスタ５５０はトランジスタ１１６に相当し、トランジスタ６５０はトランジスタ１１５に相当する。また、容量６００は容量１１３に相当する。また、配線２００１乃至配線２００６は、他のトランジスタなどと電気的に接続することができる。なお、配線２００５は、配線２００６と電気的に接続される。
　なお、本明細書において、トランジスタが重なる領域を有する位置に配置されるという表現を用いる場合がある。トランジスタの範囲とは、トランジスタのチャネル形成領域と、当該トランジスタのソース又はドレインとして機能する領域とを含む範囲である。
　一例として、トランジスタ５００がトランジスタ５５０と重なる位置に配置されるという場合は、図１５で示すようにトランジスタ５００のソース又はドレインの一方の領域の一部と、トランジスタ５５０のソース又はドレインの一方の領域が重なる位置に配置されるということができる。異なる例として、トランジスタ５００のソース又はドレインの一方の領域の一部は、トランジスタ６５０のソース又はドレインの一方と重なる位置に配置されるということができる。
　なお、図１５では、説明のためにトランジスタ５００が、トランジスタ５５０およびトランジスタ６５０のそれぞれと重なる位置に配置されている例を示している。ただし、トランジスタ５５０は層Ｌ１に含まれるトランジスタであり、トランジスタ６５０は層Ｌ２に含まれるトランジスタであり、トランジスタ５００は層Ｌ３に含まれるトランジスタである。
　トランジスタ５００は、ＯＳトランジスタである。トランジスタ５００は、オフ電流が極めて少ない。よって、トランジスタ５００を介して記憶ノードに書き込んだデータ電圧あるいは電荷を長期間保持することが可能である。つまり、記憶ノードのリフレッシュ動作頻度を低減、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
　図１５では、トランジスタ５００はトランジスタ５５０の上方に設けられ、容量６００はトランジスタ５５０、およびトランジスタ５００の上方に設けられている。
　トランジスタ５５０は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
　図１７Ｃに示すように、トランジスタ５５０は、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ５５０をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ５５０のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ５５０のオフ特性を向上させることができる。
　なお、トランジスタ５５０は、ｐチャネル型トランジスタ、あるいはｎチャネル型トランジスタのいずれでもよい。
　半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ５５０をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
　ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
　なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　トランジスタ５５０は、ＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などを用いて形成してもよい。
　また、ＳＯＩ基板としては、鏡面研磨ウエハに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて形成されたＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ　ｂｙ　Ｉｍｐｌａｎｔｅｄ　Ｏｘｙｇｅｎ）基板や、水素イオン注入により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開するスマートカット法、ＥＬＴＲＡＮ法（登録商標：Ｅｐｉｔａｘｉａｌ　Ｌａｙｅｒ　Ｔｒａｎｓｆｅｒ）などを用いて形成されたＳＯＩ基板を用いてもよい。単結晶基板を用いて形成されたトランジスタは、チャネル形成領域に単結晶半導体を有する。
　図１６は、層Ｌ３Ａが有する第３のトランジスタとしてトランジスタ５５０Ａ、および層Ｌ３Ｂが有する第３のトランジスタとしてトランジスタ５００を説明する図である。なお、図１６では、トランジスタ５５０Ａがトランジスタ５００と電気的に接続される例を示している。ただし、送受信制御装置１２、記憶装置１８、または表示装置１９が有するトランジスタ５００は、必ずしもトランジスタ５５０と接続されなくてもよい。
　なお、図１５に示すトランジスタ５００、トランジスタ５５０、トランジスタ６５０、図１６に示すトランジスタ５００Ａまたはトランジスタ５５０、は一例であり、その構成に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路（ｎチャネル型トランジスタのみなど同極性のトランジスタのみで構成された回路を意味する）とする場合、図１６に示すように、トランジスタ５５０Ａの構成を、トランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。
　トランジスタ６５０について説明する。トランジスタ６５０は、トランジスタ５５０と同じ基板上に形成される。トランジスタ６５０は、単結晶シリコン基板、サファイア基板、またはＳＯＩ基板上に形成される半導体層を用いて形成される。半導体層は、ガリウムを含む結晶構造であることが好ましい。半導体層にガリウムを含む例として、窒化ガリウム（以下、ＧａＮ）、または酸化ガリウム（ＧａＯｘ）などがある。
　半導体層６５４にＧａＮを用いた半導体装置について、図１５を用いて説明する。例えばＧａＮは、基板３１１上に低温バッファ層６５２を設け、低温バッファ層６５２上に単結晶のＧａＮをエピタキシャル成長させて形成することができる。エピタキシャル成長させて形成した単結晶ＧａＮが半導体層６５４に相当する。なお、図１５では、基板３１１に単結晶シリコン基板を用いた例を示している。
　トランジスタ６５０を形成する場合、半導体層６５４上に半導体層６５６をエピタキシャル成長させた半導体層を用いることが好ましい。半導体層６５４は、ＧａＮが好ましく、半導体層６５６は、ＡｌＧａＮが好ましい。例えば、窒化アルミニウム（ＡｌＮ）は、ＧａＮの約２倍のバンドギャップ（６．２ｅＶ）、ＧａＮの約４倍の静電破壊電界（１２ＭＶ／ｃｍ）、ＧａＮの約１．５倍の熱伝導率（２．９Ｗ／ｃｍＫ）と極めて優れた材料特性を有することが知られている。よって、ＡｌＮ、およびＡｌＮとＧａＮとの混晶であるＡｌＧａＮは、高出力、高周波デバイス材料として好ましい。ＡｌＧａＮをチャネル形成領域とするＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）は、ＧａＮをチャネル形成領域とするＨＥＭＴよりも、更に高耐圧動作が可能である。なお、ＧａＮと、ＡｌＧａＮとの界面には、ＧａＮと、ＡｌＧａＮの分極効果によって２次元電子ガス（２ＤＥＧ）が発生する。つまり、ＨＥＭＴ構造のトランジスタでは、２ＤＥＧがチャネル形成領域となる。
　半導体層６５６上には、導電体３３０が設けられる。導電体３３０は、トランジスタ６５０のソースまたはドレインに相当する。
　絶縁体３２４は、導電体６５８と半導体層６５６との間に挟まれて設けられる。なお、導電体６５８はゲート電極、絶縁体３２４はトランジスタ６５０のゲート絶縁体と言い換えてもよい。絶縁体３２４は、酸化シリコン、酸化アルミニウム、または酸化ハフニウムなどを用いることができる。例えば、絶縁体３２４が、酸化シリコン、酸化アルミニウム、または酸化ハフニウムなどのいずれか一を含むことで、トランジスタ６５０のオフ電流を低減する。さらに、当該ゲート絶縁体を詳細に説明すると、ゲート絶縁体は、ＳｉＯ２膜、Ａｌ２Ｏ３膜、またはＨｆＯ２膜であることが好ましい。
　また、トランジスタ６５０は、リセスゲート構造を有することが好ましい。図１５では、トランジスタ６５０は、リセスゲート構造を有する例を示している。トランジスタ６５０がリセスゲート構造を有することで、トランジスタ６５０は、オフ電流が低減する。リセスゲート構造は、チャネル形成領域を形成するゲート電極と重なる位置の半導体層６５６をエッチングし、半導体層６５６を薄層化することで形成する。エッチングにより薄層化される半導体層６５６の領域をリセス領域と呼ぶ。リセス領域は、２ＤＥＧの空乏強化により高い閾値電圧になる。また、非リセス領域は、２ＤＥＧの濃度が増大するために大きな電流を流すことができる。
　トランジスタ５５０を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
　絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
　なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
　絶縁体３２２は、その下方に設けられるトランジスタ５５０などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
　また、絶縁体３２４には、基板３１１、またはトランジスタ５５０などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
　水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ５５０との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
　なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量６００、またはトランジスタ５００と接続する導電体３２８、および導電体３３０等が埋め込まれている。また、導電体３３０は、トランジスタ６５０のソース又はドレインの電極としての機能を有する。なお、導電体３２８、および導電体３３０は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構成をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
　各プラグ、および配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１５では、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ５５０と接続するプラグ、トランジスタ６５０と接続するプラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５５０またはトランジスタ６５０は、トランジスタ５００と、バリア層により分離することができ、トランジスタ５５０またはトランジスタ６５０からトランジスタ５００への水素の拡散を抑制することができる。
　なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ５５０からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構成であることが好ましい。
　絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図１５では、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグまたは配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５５０またはトランジスタ６５０は、トランジスタ５００と、バリア層により分離することができ、トランジスタ５５０またはトランジスタ６５０からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図１５では、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグまたは配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５５０またはトランジスタ６５０は、トランジスタ５００と、バリア層により分離することができ、トランジスタ５５０またはトランジスタ６５０からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図１５では、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグまたは配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５５０またはトランジスタ６５０は、トランジスタ５００と、バリア層により分離することができ、トランジスタ５５０またはトランジスタ６５０からトランジスタ５００への水素の拡散を抑制することができる。
　図２０では、トランジスタ５５０が導電体３６６を介してトランジスタ６５０と接続される例を示している。ただし、トランジスタ５５０がトランジスタ６５０と接続される配線は、導電体３６６に限られるものではない。
　上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
　絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
　例えば、絶縁体５１０、および絶縁体５１４には、例えば、基板３１１、トランジスタ５５０を設ける領域、またはトランジスタ６５０を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体５１０、および絶縁体５１４は、絶縁体３２４と同様の材料を用いることができる。
　水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ５５０またはトランジスタ６５０との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、および絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
　また、例えば、絶縁体５１２、および絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、および絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６には、導電体５１８、およびトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量６００、トランジスタ５５０、またはトランジスタ６５０と接続するプラグ、または配線としての機能を有する。導電体５１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
　特に、絶縁体５１０、および絶縁体５１４と接する領域の導電体５１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ５５０またはトランジスタ６５０は、トランジスタ５００と、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ５５０またはトランジスタ６５０からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体５１６の上方には、トランジスタ５００が設けられている。
　図１７Ａおよび図１７Ｂに示すように、トランジスタ５００は、絶縁体５１４および絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６および導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａおよび導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面および側面に配置された絶縁体５４５と、絶縁体５４５の形成面に配置された導電体５６０と、を有する。
　また、図１７Ａおよび図１７Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、図１７Ａおよび図１７Ｂに示すように、導電体５６０は、絶縁体５４５の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１７Ａおよび図１７Ｂに示すように、絶縁体５８０、導電体５６０、および絶縁体５４５の上に絶縁体５７４が配置されることが好ましい。
　なお、本明細書などにおいて、酸化物５３０ａ、および酸化物５３０ｂをまとめて酸化物５３０という場合がある。導電体５４２ａ、および導電体５４２ｂをまとめて導電体５４２という場合がある。
　なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、および酸化物５３０ｂの２層を積層する構成について示しているが、本発明の一態様はこれに限られるものではない。例えば、酸化物５３０ｂの単層、または３層以上の積層構成を設ける構成にしてもよい。
　また、トランジスタ５００では、導電体５６０を２層の積層構成として示しているが、本発明の一態様はこれに限られるものではない。例えば、導電体５６０が、単層構成であってもよいし、３層以上の積層構成であってもよい。また、図１５、図１６、図１７Ａ、および図２０に示すトランジスタ５００は一例であり、その構成に限定されず、回路構成や駆動方法などに応じて適切なトランジスタを用いればよい。
　ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
　さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
　導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電圧を、導電体５６０に印加する電圧と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電圧を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電圧を印加したほうが、印加しない場合よりも、導電体５６０に印加する電圧が０Ｖのときのドレイン電流を小さくすることができる。
　導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電圧を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
　本明細書等において、一対のゲート電極（第１のゲート電極、および第２のゲート電極）の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構成を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構成とよぶ。また、本明細書等において、Ｓ−ｃｈａｎｎｅｌ構成は、ソース電極およびドレイン電極として機能する導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面および周辺が、チャネル形成領域と同じくＩ型であるといった特徴を有する。また、導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面および周辺は、絶縁体５４４と接しているため、チャネル形成領域と同様にＩ型となりうる。なお、本明細書等において、Ｉ型とは後述する、高純度真性と同様として扱うことができる。また、本明細書等で開示するＳ−ｃｈａｎｎｅｌ構成は、Ｆｉｎ型構成およびプレーナ型構成とは異なる。Ｓ−ｃｈａｎｎｅｌ構成を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
　また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａおよび導電体５０３ｂを積層する構成について示しているが、本発明の一態様はこれに限られるものではない。例えば、導電体５０３は、単層、または３層以上の積層構成として設ける構成にしてもよい。
　ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
　例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
　また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。なお、本実施の形態では導電体５０３を導電体５０３ａと導電体５０３ｂの積層で図示したが、導電体５０３は単層構成であってもよい。
　絶縁体５２０、絶縁体５２２、および絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
　ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。当該酸素は、加熱により膜中から放出されやすい。本明細書などでは、加熱により放出される酸素を「過剰酸素」と呼ぶ場合がある。つまり、絶縁体５２４には、過剰酸素を含む領域（「過剰酸素領域」ともいう。）が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損（ＶＯ：ｏｘｙｇｅｎ　ｖａｃａｎｃｙともいう）を低減し、トランジスタ５００の信頼性を向上させることができる。なお、酸化物５３０中の酸素欠損に水素が入った場合、当該欠陥（以下、ＶＯＨと呼ぶ場合がある。）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること（「脱水」または「脱水素化処理」ともいう。）と、酸化物半導体に酸素を供給して酸素欠損を補填すること（「加酸素化処理」ともいう。）が重要である。ＶＯＨなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
　また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物５３０中の水、または水素を除去することができる。例えば、酸化物５３０において、ＶｏＨの結合が切断される反応が起きる、別言すると「ＶＯＨ→Ｖｏ＋Ｈ」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、または酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２にゲッタリングされる場合がある。
　また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、または酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。
　また、トランジスタ５００の作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
　なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「Ｖｏ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
　また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
　絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
　絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電圧の低減が可能となる。
　特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
　または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
　また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構成の絶縁体５２０を得ることができる。
　なお、図１７Ａおよび図１７Ｂのトランジスタ５００では、３層の積層構成からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、および絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、または４層以上の積層構成を有していてもよい。その場合、同じ材料からなる積層構成に限定されず、異なる材料からなる積層構成でもよい。
　トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いる。なお、酸化物半導体は、ＩｎまたはＺｎの少なくとも一方が含まれることが好ましい。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。
　酸化物半導体として機能する金属酸化物の形成は、スパッタリング法で行なってもよいし、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法で行なってもよい。なお、酸化物半導体として機能する金属酸化物については、他の実施の形態で詳細に説明する。
　また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構成物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
　なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の構成を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
　また、酸化物５３０ａの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
　ここで、酸化物５３０ａおよび酸化物５３０ｂの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａおよび酸化物５３０ｂの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物５３０ａと酸化物５３０ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
　このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
　酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２ａ、および導電体５４２ｂが設けられる。導電体５４２ａ、および導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があるため好ましい。
　また、図１７では、導電体５４２ａ、および導電体５４２ｂを単層構成として示したが、２層以上の積層構成としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構成、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構成、チタン膜上に銅膜を積層する二層構成、タングステン膜上に銅膜を積層する二層構成としてもよい。
　また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構成、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構成等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
　また、図１７Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、および領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
　酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア密度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
　絶縁体５４４は、導電体５４２ａ、および導電体５４２ｂを覆うように設けられ、導電体５４２ａ、および導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
　絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタンまたは、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコンまたは窒化シリコンなども用いることができる。
　特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、およびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、および導電体５４２ｂが耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない材料である場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
　絶縁体５４４を有することで、絶縁体５８０に含まれる水、および水素などの不純物が酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５４２が酸化するのを抑制することができる。
　絶縁体５４５は、第１のゲート絶縁膜として機能する。絶縁体５４５は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
　具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
　過剰酸素を含む絶縁体を絶縁体５４５として設けることにより、絶縁体５４５から、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５４５中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５４５の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
　また、絶縁体５４５が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５４５と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５４５から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５４５から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
　なお、絶縁体５４５は、第２のゲート絶縁膜と同様に、積層構成としてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構成とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電圧の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構成とすることができる。
　第１のゲート電極として機能する導電体５６０は、図１７Ａおよび図１７Ｂでは２層構成として示しているが、単層構成でもよいし、３層以上の積層構成であってもよい。
　導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５４５に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
　また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構成としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構成としてもよい。
　絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、および導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコン、および酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
　絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を設けることで、絶縁体５８０中の酸素を酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
　絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
　半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
　絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５４５の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５４５、および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
　例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
　特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
　また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
　また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａ、および導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、後述する導電体５４６、および導電体５４８と同様の構成である。
　絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
　また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、および絶縁体５８６には、導電体５４６、および導電体５４８等が埋め込まれている。
　導電体５４６、および導電体５４８は、容量６００、トランジスタ５００、またはトランジスタ５５０と接続するプラグ、または配線としての機能を有する。導電体５４６、および導電体５４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
　また、トランジスタ５００の形成後、トランジスタ５００を囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ５００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。または、複数のトランジスタ５００をまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ５００を囲むように開口を形成する場合、例えば、絶縁体５２２または絶縁体５１４に達する開口を形成し、絶縁体５２２または絶縁体５１４に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ５００の作製工程の一部を兼ねられるため、好適である。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２または絶縁体５１４と同様の材料を用いればよい。
　続いて、トランジスタ５００の上方には、容量６００が設けられている。容量６００は、導電体６１０と、導電体６２０と、絶縁体６３０とを有する。
　また、導電体５４６、および導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、または配線としての機能を有する。導電体６１０は、容量６００の電極としての機能を有する。なお、導電体６１２、および導電体６１０は、同じ工程で形成することができる。
　導電体６１２、および導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの導電性材料を適用することもできる。
　本実施の形態では、導電体６１２、および導電体６１０を単層構成で示したが、当該構成に限定されず、２層以上の積層構成でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
　絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構成と同じ工程で形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
　導電体６２０、および絶縁体６３０上には、絶縁体６４０が設けられている。絶縁体６４０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６４０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
　本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
　本発明の一態様の半導体装置に用いることができる基板としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板（例えば、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板など）、半導体基板（例えば、単結晶半導体基板、多結晶半導体基板、または化合物半導体基板など）ＳＯＩ（ＳＯＩ：Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板、などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノシリケートガラス、またはアルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。他にも、結晶化ガラスなどを用いることができる。
　または、基板として、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどを用いることができる。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド樹脂、エポキシ樹脂、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
　また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタ、抵抗、および／または容量などを形成してもよい。または、基板と、トランジスタ、抵抗、および／または容量などの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタ、抵抗、および／または容量などは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構成の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成、水素を含むシリコン膜等を用いることができる。
　つまり、ある基板上に半導体装置を形成し、その後、別の基板に半導体装置を転置してもよい。半導体装置が転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、可撓性を有する半導体装置の製造、壊れにくい半導体装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
　可撓性を有する基板上に半導体装置を設けることで、重量の増加を抑え、且つ破損しにくい半導体装置を提供することができる。
＜トランジスタの変形例１＞
　図１８Ａ乃至図１８Ｃに示すトランジスタ５００Ａは、図１７Ａ、図１７Ｂに示すトランジスタ５００の変形例である。図１８Ａはトランジスタ５００Ａの上面図であり、図１８Ｂはトランジスタ５００Ａのチャネル長方向の断面図であり、図１８Ｃはトランジスタ５００Ａのチャネル幅方向の断面図である。なお、図１８Ａ乃至図１８Ｃに示す構成は、トランジスタ５５０等、本発明の一態様の半導体装置が有する他のトランジスタにも適用することができる。
　図１８Ａ乃至図１８Ｃに示すトランジスタ５００Ａは、絶縁体５５２、絶縁体５１３および絶縁体４０４を有する点で、図１７Ａ、図１７Ｂに示すトランジスタ５００と異なる。また、導電体５４０ａの側面に接して絶縁体５５２が設けられ、導電体５４０ｂの側面に接して絶縁体５５２が設けられる点で、トランジスタ５００と異なる。さらに、絶縁体５２０を有さない点で、トランジスタ５００と異なる。
　図１８Ａ、図１８Ｂに示すトランジスタ５００Ａは、絶縁体５１２上に絶縁体５１３が設けられる。また、絶縁体５７４上、および絶縁体５１３上に絶縁体４０４が設けられる。
　図１８Ａ、図１８Ｂに示すトランジスタ５００Ａでは、絶縁体５１４、絶縁体５１６、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、および絶縁体５７４がパターニングされており、絶縁体４０４がこれらを覆う構成になっている。つまり、絶縁体４０４は、絶縁体５７４の上面、絶縁体５７４の側面、絶縁体５８０の側面、絶縁体５４４の側面、絶縁体５２４の側面、絶縁体５２２の側面、絶縁体５１６の側面、絶縁体５１４の側面、絶縁体５１３の上面とそれぞれ接する。これにより、酸化物５３０等は、絶縁体４０４と絶縁体５１３によって外部から隔離される。
　絶縁体５１３および絶縁体４０４は、水素（例えば、水素原子、水素分子などの少なくとも一）または水分子の拡散を抑制する機能が高いことが好ましい。例えば、絶縁体５１３および絶縁体４０４として、水素バリア性が高い材料である、窒化シリコンまたは窒化酸化シリコンを用いることが好ましい。これにより、酸化物５３０に水素等が拡散することを抑制することができるので、トランジスタ５００Ａの特性低下を抑制できる。よって、本発明の一態様の半導体装置の信頼性を高めることができる。
　絶縁体５５２は、絶縁体５８１、絶縁体４０４、絶縁体５７４、絶縁体５８０、および絶縁体５４４に接して設けられる。絶縁体５５２は、水素または水分子の拡散を抑制する機能を有することが好ましい。たとえば、絶縁体５５２として、水素バリア性が高い材料である、窒化シリコン、酸化アルミニウム、または窒化酸化シリコン等の絶縁体を用いることが好ましい。特に、窒化シリコンは水素バリア性が高い材料であるので、絶縁体５５２として用いると好適である。絶縁体５５２として水素バリア性が高い材料を用いることにより、水または水素等の不純物が、絶縁体５８０等から導電体５４０ａおよび導電体５４０ｂを通じて酸化物５３０に拡散することを抑制することができる。また、絶縁体５８０に含まれる酸素が導電体５４０ａおよび導電体５４０ｂに吸収されることを抑制することができる。以上により、本発明の一態様の半導体装置の信頼性を高めることができる。
＜トランジスタの変形例２＞
　図１９Ａ、図１９Ｂおよび図１９Ｃを用いて、トランジスタ５００Ｂの構成例を説明する。図１９Ａはトランジスタ５００Ｂの上面図である。図１９Ｂは、図１９Ａに一点鎖線で示すＬ１−Ｌ２部位の断面図である。図１９Ｃは、図１９Ａに一点鎖線で示すＷ１−Ｗ２部位の断面図である。なお、図１９Ａの上面図では、図の明瞭化のために一部の要素の記載を省略している。
　トランジスタ５００Ｂはトランジスタ５００の変形例であり、トランジスタ５００に置き換え可能なトランジスタである。よって、説明の繰り返しを防ぐため、主にトランジスタ５００と異なる点について説明する。
　第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
　また、導電体５６０の上面および側面と絶縁体５４５の側面を覆うように、絶縁体５４４を設けることが好ましい。なお、絶縁体５４４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
　絶縁体５４４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５４４を有することで、絶縁体５８０が有する水、および水素などの不純物がトランジスタ５００Ｂへ拡散することを抑制することができる。
　トランジスタ５００Ｂは、導電体５４２ａの一部と導電体５４２ｂの一部に導電体５６０が重なるため、トランジスタ５００よりも寄生容量が大きくなりやすい。よって、トランジスタ５００に比べて動作周波数が低くなる傾向がある。しかしながら、絶縁体５８０などに開口を設けて導電体５６０や絶縁体５４５などを埋めこむ工程が不要であるため、トランジスタ５００と比較して生産性が高い。
　本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
　本実施の形態では、金属酸化物の一種である酸化物半導体について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
＜結晶構造の分類＞
　まず、酸化物半導体における、結晶構造の分類について、図２１Ａを用いて説明を行う。図２１Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
　図２１Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、およびＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、およびｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、およびｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
　なお、図２１Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」や、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
　なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図２１Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図２１Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図２１Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図２１Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
　図２１Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図２１Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
　また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図２１Ｃに示す。図２１Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図２１Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
　図２１Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
　なお、酸化物半導体は、結晶構造に着目した場合、図２１Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ−ＯＳ、およびｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
　ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、およびａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
　ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
　なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
　また、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
　ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
　また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
　上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、およびＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
　次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
　ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
　さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
　ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
　具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
　なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
　例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
　ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
　また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
　本実施の形態では上述した半導体装置の応用例について説明する。
〔半導体ウエハ、チップ〕
　図２２Ａは、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメージセンサなどを設けることができる。
　複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図２２Ｂにチップ７１５の拡大図を示す。
　また、分離領域７１３に導電体や半導体層を設けてもよい。分離領域７１３に導電体や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行なわれる。分離領域７１３に導電体や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
　分離領域７１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
〔電子部品〕
　チップ７１５を電子部品に適用する例について、図２３を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
　電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
　図２３Ａに示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
　次に、素子基板を複数のチップ（チップ７１５）に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
　次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
　ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
　次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
　次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
　また、完成した電子部品の斜視模式図を図２３Ｂに示す。図２３Ｂでは、電子部品の一例として、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）の斜視模式図を示している。図２３Ｂに示す電子部品７５０は、リード７５５および半導体装置７５３を示している。半導体装置７５３としては、上記実施の形態に示した半導体装置などを用いることができる。
　図２３Ｂに示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
〔電子機器〕
　次に、本発明の一態様に係る半導体装置または上記電子部品を備えた電子機器の例について説明を行う。
　本発明の一態様に係る半導体装置または電子部品を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯可能な情報端末（「携帯情報端末」ともいう。）、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソーなどの工具、煙感知器、透析装置などの医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置などの産業機器が挙げられる。
　また、蓄電装置からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
　本発明の一態様に係る半導体装置または電子部品は、これらの電子機器に内蔵される通信装置などに用いることができる。
　電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）などを有していてもよい。
　電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
　図２４および図２５Ａ乃至図２５Ｆに、電子機器の一例を示す。図２４において、表示装置８０００は、本発明の一態様に係る半導体装置８００４を用いた電子機器の一例である。具体的に、表示装置８０００は、ＴＶ放送受信用の表示装置に相当し、筐体８００１、表示部８００２、スピーカ部８００３、半導体装置８００４、蓄電装置８００５などを有する。本発明の一態様に係る半導体装置８００４は、筐体８００１の内部に設けられている。半導体装置８００４により、制御情報や、制御プログラムなどを保持することができる。また、半導体装置８００４は通信機能を有し、表示装置８０００をＩｏＴ機器として機能させることができる。また、表示装置８０００は、商用電源から電力の供給を受けることもできるし、蓄電装置８００５に蓄積された電力を用いることもできる。
　表示部８００２には、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光表示装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ　Ｍｉｃｒｏｍｉｒｒｏｒ　Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ　Ｄｉｓｐｌａｙ　Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ　Ｅｍｉｓｓｉｏｎ　Ｄｉｓｐｌａｙ）などの表示装置を用いることができる。
　なお、表示装置には、ＴＶ放送受信用の他、パーソナルコンピュータ用、広告表示用など、全ての情報表示用表示装置が含まれる。
　図２４において、据え付け型の照明装置８１００は、本発明の一態様に係る半導体装置８１０３を用いた電子機器の一例である。具体的に、照明装置８１００は、筐体８１０１、光源８１０２、半導体装置８１０３、蓄電装置８１０５などを有する。図２４では、半導体装置８１０３が、筐体８１０１および光源８１０２が据え付けられた天井８１０４の内部に設けられている場合を例示しているが、半導体装置８１０３は、筐体８１０１の内部に設けられていても良い。半導体装置８１０３により、光源８１０２の発光輝度などの情報や、制御プログラムなどを保持することができる。また、半導体装置８１０３は通信機能を有し、照明装置８１００を、ＩｏＴ機器として機能させることができる。また、照明装置８１００は、商用電源から電力の供給を受けることもできるし、蓄電装置に蓄積された電力を用いることもできる。
　なお、図２４では天井８１０４に設けられた据え付け型の照明装置８１００を例示しているが、本発明の一態様に係る半導体装置は、天井８１０４以外、例えば側壁８４０５、床８４０６、窓８４０７などに設けられた据え付け型の照明装置に用いることもできるし、卓上型の照明装置などに用いることもできる。
　また、光源８１０２には、電力を利用して人工的に光を得る人工光源を用いることができる。具体的には、白熱電球、蛍光灯などの放電ランプ、ＬＥＤや有機ＥＬ素子などの発光素子が、上記人工光源の一例として挙げられる。
　図２４において、室内機８２００および室外機８２０４を有するエアコンディショナーは、本発明の一態様に係る半導体装置８２０３を用いた電子機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、半導体装置８２０３、蓄電装置８２０５などを有する。図２４では、半導体装置８２０３が、室内機８２００に設けられている場合を例示しているが、半導体装置８２０３は室外機８２０４に設けられていても良い。或いは、室内機８２００と室外機８２０４の両方に、半導体装置８２０３が設けられていても良い。半導体装置８２０３により、エアコンディショナーの制御情報や、制御プログラムなどを保持することができる。また、半導体装置８２０３は通信機能を有し、エアコンディショナーを、ＩｏＴ機器として機能させることができる。また、エアコンディショナーは、商用電源から電力の供給を受けることもできるし、蓄電装置８２０５に蓄積された電力を用いることもできる。
　なお、図２４では、室内機と室外機で構成されるセパレート型のエアコンディショナーを例示しているが、室内機の機能と室外機の機能とを１つの筐体に有する一体型のエアコンディショナーに、本発明の一態様に係る半導体装置を用いることもできる。
　図２４において、電気冷凍冷蔵庫８３００は、本発明の一態様に係る半導体装置８３０４を用いた電子機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、半導体装置８３０４、蓄電装置８３０５などを有する。図２４では、蓄電装置８３０５が、筐体８３０１の内部に設けられている。半導体装置８３０４により、電気冷凍冷蔵庫８３００の制御情報や、制御プログラムなどを保持することができる。また、半導体装置８３０４は通信機能を有し、電気冷凍冷蔵庫８３００を、ＩｏＴ機器として機能させることができる。また、電気冷凍冷蔵庫８３００は、商用電源から電力の供給を受けることもできるし、蓄電装置８３０５に蓄積された電力を用いることもできる。
　図２５Ａに、腕時計型の携帯情報端末の一例を示す。携帯情報端末６１００は、筐体６１０１、表示部６１０２、バンド６１０３、操作ボタン６１０５などを備える。また、携帯情報端末６１００は、その内部に二次電池と、本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を携帯情報端末６１００に用いることで、携帯情報端末６１００を、ＩｏＴ機器として機能させることができる。
　図２５Ｂは、携帯電話機の一例を示している。携帯情報端末６２００は、筐体６２０１に組み込まれた表示部６２０２の他、操作ボタン６２０３、スピーカ６２０４、マイクロフォン６２０５などを備えている。
　また、携帯情報端末６２００は、表示部６２０２と重なる領域に指紋センサ６２０９を備える。指紋センサ６２０９は有機光センサであってもよい。指紋は個人によって異なるため、指紋センサ６２０９で指紋パターンを取得して、個人認証を行うことができる。指紋センサ６２０９で指紋パターンを取得するための光源として、表示部６２０２から発せられた光を用いることができる。
　また、携帯情報端末６２００は、その内部に二次電池と、本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を携帯情報端末６２００に用いることで、携帯情報端末６２００を、ＩｏＴ機器として機能させることができる。
　図２５Ｃは、掃除ロボットの一例を示している。掃除ロボット６３００は、筐体６３０１上面に配置された表示部６３０２、側面に配置された複数のカメラ６３０３、ブラシ６３０４、操作ボタン６３０５、各種センサなどを有する。図示されていないが、掃除ロボット６３００には、タイヤ、吸い込み口等が備えられている。掃除ロボット６３００は自走し、ゴミ６３１０を検知し、下面に設けられた吸い込み口からゴミを吸引することができる。
　例えば、掃除ロボット６３００は、カメラ６３０３が撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシ６３０４に絡まりそうな物体を検知した場合は、ブラシ６３０４の回転を止めることができる。掃除ロボット６３００は、その内部に二次電池と、本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を掃除ロボット６３００に用いることで、掃除ロボット６３００を、ＩｏＴ機器として機能させることができる。
　図２５Ｄは、ロボットの一例を示している。図２５Ｄに示すロボット６４００は、演算装置６４０９、照度センサ６４０１、マイクロフォン６４０２、上部カメラ６４０３、スピーカ６４０４、表示部６４０５、下部カメラ６４０６および障害物センサ６４０７、移動機構６４０８を備える。
　マイクロフォン６４０２は、使用者の話し声および環境音等を検知する機能を有する。また、スピーカ６４０４は、音声を発する機能を有する。ロボット６４００は、マイクロフォン６４０２およびスピーカ６４０４を用いて、使用者とコミュニケーションをとることが可能である。
　表示部６４０５は、種々の情報の表示を行う機能を有する。ロボット６４００は、使用者の望みの情報を表示部６４０５に表示することが可能である。表示部６４０５は、タッチパネルを搭載していてもよい。また、表示部６４０５は取り外しのできる情報端末であっても良く、ロボット６４００の定位置に設置することで、充電およびデータの受け渡しを可能とする。
　上部カメラ６４０３および下部カメラ６４０６は、ロボット６４００の周囲を撮像する機能を有する。また、障害物センサ６４０７は、移動機構６４０８を用いてロボット６４００が前進する際の進行方向における障害物の有無を察知することができる。ロボット６４００は、上部カメラ６４０３、下部カメラ６４０６および障害物センサ６４０７を用いて、周囲の環境を認識し、安全に移動することが可能である。本発明の一態様の発光装置は表示部６４０５に用いることができる。
　ロボット６４００は、その内部に二次電池と、本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品をロボット６４００に用いることで、ロボット６４００を、ＩｏＴ機器として機能させることができる。
　図２５Ｅは、飛行体の一例を示している。図２５Ｅに示す飛行体６５００は、プロペラ６５０１、カメラ６５０２、およびバッテリ６５０３などを有し、自律して飛行する機能を有する。
　例えば、カメラ６５０２で撮影した画像データは、電子部品６５０４に記憶される。電子部品６５０４は、画像データを解析し、移動する際の障害物の有無などを察知することができる。また、電子部品６５０４によってバッテリ６５０３の蓄電容量の変化から、バッテリ残量を推定することができる。飛行体６５００は、その内部に本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を飛行体６５００に用いることで、飛行体６５００を、ＩｏＴ機器として機能させることができる。
　図２５Ｆは、自動車の一例を示している。自動車７１６０は、エンジン、タイヤ、ブレーキ、操舵装置、カメラなどを有する。自動車７１６０は、その内部に本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を自動車７１６０に用いることで、自動車７１６０を、ＩｏＴ機器として機能させることができる。
　本実施例に示す構成、構造、方法などは、他の実施の形態、および実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
　本明細書などに示したＯＳトランジスタを用いて、ノーマリーオフＣＰＵ（「Ｎｏｆｆ−ＣＰＵ」ともいう。）を実現することができる。なお、Ｎｏｆｆ−ＣＰＵとは、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタを含む集積回路である。
　Ｎｏｆｆ−ＣＰＵは、Ｎｏｆｆ−ＣＰＵ内の動作不要な回路への電力供給を停止し、当該回路を待機状態にすることができる。電力供給が停止され、待機状態になった回路では電力が消費されない。よって、Ｎｏｆｆ−ＣＰＵは、電力使用量を最小限にすることができる。また、Ｎｏｆｆ−ＣＰＵは、電力供給が停止されても設定条件などの動作に必要な情報を長期間保持することができる。待機状態からの復帰は当該回路への電力供給を再開するだけでよく、設定条件などの再書き込みが不要である。すなわち、待機状態からの高速復帰が可能である。このように、Ｎｏｆｆ−ＣＰＵは、動作速度を大きく落とすことなく消費電力を低減できる。
　Ｎｏｆｆ−ＣＰＵは、例えば、ＩｏＴ（Ｉｎｔｅｒｎｅｔ　ｏｆ　Ｔｈｉｎｇｓ）分野のＩｏＴ末端機器（「エンドポイントマイコン」ともいう。）８０３などの小規模システムに好適に用いることができる。
　図２６にＩｏＴネットワークの階層構造と要求仕様の傾向を示す。図２６では、要求仕様として消費電力８０４と処理性能８０５を示している。ＩｏＴネットワークの階層構造は、上層部であるクラウド分野８０１と下層部である組み込み分野８０２に大別される。クラウド分野８０１には例えばサーバーが含まれる。組み込み分野８０２には例えば機械、産業用ロボット、車載機器、家電などが含まれる。
　上層ほど、消費電力の少なさよりも高い処理性能が求められる。よって、クラウド分野８０１では高性能ＣＰＵ、高性能ＧＰＵ、大規模ＳｏＣなどが用いられる。また、下層ほど処理性能よりも消費電力の少なさが求められ、デバイス個数も爆発的に多くなる。本発明の一態様に係る半導体装置は、低消費電力が求められるＩｏＴ末端機器の通信装置に好適に用いることができる。
　なお、「エンドポイント」とは、組み込み分野８０２の末端領域を示す。エンドポイントに用いられるデバイスとしては、例えば、工場、家電、インフラ、農業などで使用されるマイコンが該当する。
　図２７にエンドポイントマイコンの応用例として、ファクトリーオートメーションのイメージ図を示す。工場８８４はインターネット回線（Ｉｎｔｅｒｎｅｔ）を介してクラウド８８３と接続される。また、クラウド８８３は、インターネット回線を介してホーム８８１およびオフィス８８２と接続される。インターネット回線は有線通信方式であってもよいし、無線通信方式であってもよい。例えば、無線通信方式の場合は、通信装置に本発明の一態様に係る半導体装置を用いて、第４世代移動通信システム（４Ｇ）や第５世代移動通信システム（５Ｇ）などの通信規格に沿った無線通信を行なえばよい。また、工場８８４は、インターネット回線を介して工場８８５および工場８８６と接続してもよい。
　工場８８４はマスタデバイス（制御機器）８３１を有する。マスタデバイス８３１は、クラウド８８３と接続し、情報の授受を行う機能を有する。また、マスタデバイス８３１は、ＩｏＴ末端機器８４１に含まれる複数の産業用ロボット８４２と、Ｍ２Ｍ（Ｍａｃｈｉｎｅ　ｔｏ　Ｍａｃｈｉｎｅ）インターフェイス８３２を介して接続される。Ｍ２Ｍインターフェイス８３２としては、例えば、有線通信方式の一種である産業イーサネット（「イーサネット」は登録商標）や、無線通信方式の一種であるローカル５Ｇなどを用いてもよい。
　工場の管理者は、ホーム８８１またはオフィス８８２から、クラウド８８３を介して工場８８４に接続し、稼働状況などを知ることができる。また、誤品・欠品チェック、置き場所指示、タクトタイムの計測などを行うことができる。
　近年「スマート工場」と銘打って、世界的にＩｏＴの工場への導入が進められている。スマート工場の事例では、エンドポイントマイコンによる単なる検査、監査だけでなく、故障検知や異常予測なども行う事例が報告されている。
　エンドポイントマイコンなどの小規模システムは、稼働時のシステム全体の消費電力が小さい場合が多いため、Ｎｏｆｆ−ＣＰＵによる待機動作時の電力削減効果が大きくなる。一方で、ＩｏＴの組み込み分野では即応性が求められる場合があるが、Ｎｏｆｆ−ＣＰＵを用いることで待機動作時からの高速復帰が実現できる。
　本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
　本実施例では、本発明の一態様の半導体装置に用いることができるＯＳ−ＦＥＴの遮断周波数を、シミュレーションにより求めた結果を説明する。
　ＯＳ−ＦＥＴの遮断周波数（ｆＴ）は、以下の数式１により求められる。
Figure JPOXMLDOC01-appb-M000001
　ここで、ＣｇはＯＳ−ＦＥＴのゲート容量、ｇｍはＯＳ−ＦＥＴの相互コンダクタンスである。特定のドレイン電圧における相互コンダクタンスｇｍは、以下の数式２より求めることができる。
Figure JPOXMLDOC01-appb-M000002
　上記数式２において、ＶｇはＯＳ−ＦＥＴのゲート電圧、Ｉｄはドレイン電流、Ｖｄはドレイン電圧である。
　遮断周波数の計算には、Ｓｉｌｖａｃｏ社デバイスシミュレータＡｔｌａｓ　３Ｄを用いた。図２８Ａ乃至図２８Ｃに、計算に用いたＯＳ−ＦＥＴの構造を示す。図２８Ａは、ＯＳ−ＦＥＴのチャネル中央部におけるＬ長方向断面模式図である。また、図２８Ｂは、ＯＳ−ＦＥＴのチャネル中央部におけるＷ幅方向断面模式図である。また、図２８Ｃは、ＯＳ−ＦＥＴのソース領域、またはドレイン領域におけるＷ幅方向断面模式図である。
　図２８Ａ乃至図２８Ｃにおいて、ＯＳ−ＦＥＴは、ＢＧＥ、ＢＧＩ１、ＢＧＩ２、ＯＳ１、ＯＳ２、ＳＤ、ＴＧＩ、およびＴＧＥを有する。ＢＧＥは、バックゲート電極として機能し、ＴＧＥは、ゲート電極（トップゲート電極とも呼ぶ）として機能する。ＯＳ１、およびＯＳ２は、積層構造の金属酸化物である。ＳＤは、それぞれソース電極またはドレイン電極の一方、もしくはソース電極またはドレイン電極の他方として機能する。ＢＧＩ１、およびＢＧＩ２は、ＢＧＥとＯＳ１との間に設けられる、積層構造のゲート絶縁膜として機能し、ＴＧＩは、ＯＳ２とＴＧＥとの間に設けられる、ゲート絶縁膜として機能する。
　ＯＳ１として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物を用いた。また、ＯＳ２として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の金属酸化物を用いた。
　また、図２８ＡにおけるＬ、すなわちＴＧＥの幅は、チャネル長を示し、図２８ＢにおけるＷ、すなわちＯＳ１、およびＯＳ２の幅は、チャネル幅を示す。
　次に、表１に計算条件を示す。
Figure JPOXMLDOC01-appb-T000003
　上記条件にて求めた、ＯＳ−ＦＥＴの遮断周波数の計算結果を図２９に示す。図２９において、横軸はＯＳ−ＦＥＴのドレイン電圧（単位：Ｖ）、縦軸は遮断周波数ｆＴ（単位：ＧＨｚ）である。また、上記計算において、ゲート電圧と、ドレイン電圧は、同じ値としている。また、ＯＳ−ＦＥＴのチャネル長は３０ｎｍ、チャネル幅は３０ｎｍとした。
　図２９の結果をみると、ドレイン電圧が１Ｖのとき、ＯＳ−ＦＥＴの遮断周波数は３８．６ＧＨｚ、ドレイン電圧が２Ｖのとき、遮断周波数は７１．５ＧＨｚ、ドレイン電圧が３Ｖのとき、遮断周波数は１０４．４ＧＨｚ、ドレイン電圧が４Ｖのとき、遮断周波数は１３２．８ＧＨｚ、ドレイン電圧が５Ｖのとき、遮断周波数は１６０．１ＧＨｚであった。ドレイン電圧を３Ｖ以上とすることで、１００ＧＨｚ以上の遮断周波数が得られることが計算により確認された。
　以上の計算結果から、本発明の一態様である半導体装置に、ＯＳ−ＦＥＴを好適に用いることができることが解った。
　本実施例に示す構成、構造、方法などは、他の実施の形態などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
Ｃ１：容量、Ｃ２：容量、Ｃ３：容量、ＣＣ１：結合容量、ＣＣ２：結合容量、ＣＣ３：結合容量、ＣＣ４：結合容量、ＣＰＷ２：コプレーナ導波路、ＣＰＷ３：コプレーナ導波路、ＣＰＷ３ａ：コプレーナ導波路、ＣＰＷ３ｂ：コプレーナ導波路、ＣＰＷ３ｃ：コプレーナ導波路、ＣＰＷ３ｄ：コプレーナ導波路、Ｉｎ１：インダクタ、Ｉｎ２：インダクタ、Ｉｎ３：インダクタ、Ｉｎ４：インダクタ、Ｔｒ１：トランジスタ、Ｔｒ２：トランジスタ、Ｖ１：配線、Ｖ２：配線、Ｖ３：配線、Ｚ１：インピーダンス整合回路、Ｚ２：インピーダンス整合回路、Ｚ２ａ：インピーダンス整合回路、Ｚ３：インピーダンス整合回路、１０：半導体装置、１０Ａ：半導体装置、１０Ｂ：半導体装置、１１：アンテナアレイ、１１Ａ：アンテナ、１２：送受信制御装置、１２Ａ：送受信制御装置、１２Ｂ：送受信制御装置、１２Ｃ：インダクタ、１３：信号処理装置、１４：プロセッサ、１５：ＧＰＵ、１６：電源制御装置、１６Ａ：電源制御装置、１６Ｂ：電源制御装置、１７：ＰＬＤ、１８：記憶装置、１８Ａ：記憶装置、１８Ｂ：記憶装置、１８Ｃ：記憶装置、１８Ｄ：記憶装置、１８Ｅ：記憶装置、１８Ｆ：記憶装置、１８Ｇ：記憶装置、１８Ｈ：記憶装置、１９：表示装置、１９Ａ：ゲートドライバ、１９Ｂ：表示領域、２０：センサモジュール、２４：容量、１１１：記憶素子、１１２：トランジスタ、１１３：容量、１１４：ノード、１１５：トランジスタ、１１６：トランジスタ、１２３：端子、１２４：端子、１２６：配線、２０１：内導体、２０２ａ：外導体、２０２ｂ：外導体、２０２ｃ：外導体、２０３ａ：端子、２０３ｂ：端子、２０３ｃ：端子、２０３ｄ：端子、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、４０４：絶縁体、５００：トランジスタ、５００Ａ：トランジスタ、５００Ｂ：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５１０：絶縁体、５１２：絶縁体、５１３：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４５：絶縁体、５４６：導電体、５４８：導電体、５５０：トランジスタ、５５２：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量、６１０：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６４０：絶縁体、６５０：トランジスタ、６５２：低温バッファ層、６５４：半導体層、６５６：半導体層、６５８：導電体、７１１：基板、７１２：回路領域、７１３：分離領域、７１４：分離線、７１５：チップ、７５０：電子部品、７５２：プリント基板、７５３：半導体装置、７５４：実装基板、７５５：リード、８０１：クラウド分野、８０２：分野、８０４：消費電力、８０５：処理性能、８３１：マスタデバイス、８３２：インターフェイス、８４１：ＩｏＴ末端機器、８４２：産業用ロボット、８８１：ホーム、８８２：オフィス、８８３：クラウド、８８４：工場、８８５：工場、８８６：工場、９００：無線送受信機、９００Ａ：無線送受信機、９０１：低ノイズアンプ、９０２：バンドパスフィルタ、９０３：混合器、９０４：バンドパスフィルタ、９０５：復調器、９０６：デコーダ回路、９１１：パワーアンプ、９１１Ａ：パワーアンプ、９１１Ｂ：パワーアンプ、９１２：バンドパスフィルタ、９１３：混合器、９１４：バンドパスフィルタ、９１５：変調器、９１６：デコーダ回路、９２１：共用器、９２２：局部発振器、９３１：アンテナ、９４１：信号、９４２：信号、９４３：信号、９４４：信号、２００１：配線、２００５：配線、２００６：配線、６１００：携帯情報端末、６１０１：筐体、６１０２：表示部、６１０３：バンド、６１０５：操作ボタン、６２００：携帯情報端末、６２０１：筐体、６２０２：表示部、６２０３：操作ボタン、６２０４：スピーカ、６２０５：マイクロフォン、６２０９：指紋センサ、６３００：掃除ロボット、６３０１：筐体、６３０２：表示部、６３０３：カメラ、６３０４：ブラシ、６３０５：操作ボタン、６３１０：ゴミ、６４００：ロボット、６４０１：照度センサ、６４０２：マイクロフォン、６４０３：上部カメラ、６４０４：スピーカ、６４０５：表示部、６４０６：下部カメラ、６４０７：障害物センサ、６４０８：移動機構、６４０９：演算装置、６５００：飛行体、６５０１：プロペラ、６５０２：カメラ、６５０３：バッテリ、６５０４：電子部品、７１６０：自動車、８０００：表示装置、８００１：筐体、８００２：表示部、８００３：スピーカ部、８００４：半導体装置、８００５：蓄電装置、８１００：照明装置、８１０１：筐体、８１０２：光源、８１０３：半導体装置、８１０４：天井、８１０５：蓄電装置、８２００：室内機、８２０１：筐体、８２０２：送風口、８２０３：半導体装置、８２０４：室外機、８２０５：蓄電装置、８３００：電気冷凍冷蔵庫、８３０１：筐体、８３０２：冷蔵室用扉、８３０３：冷凍室用扉、８３０４：半導体装置、８３０５：蓄電装置、８４０５：側壁、８４０６：床、８４０７：窓

Claims (6)

  1. 　第１の層上に金属酸化物を介して第２の層を有する半導体装置であって、
    　前記第１の層は、シリコンを含む第１の半導体層を有する第１のトランジスタを有し、
    　前記第２の層は、インピーダンス整合回路を有し、
    　前記インピーダンス整合回路は、ガリウムを含む第２の半導体層を有する第２のトランジスタを有し、
    　前記第１のトランジスタは、前記金属酸化物との間に第１の結合容量を形成し、
    　前記インピーダンス整合回路は、前記金属酸化物との間に第２の結合容量を形成し、
    　前記インピーダンス整合回路は、前記第２の結合容量を介して前記金属酸化物と電気的に接続される、半導体装置。
  2. 　請求項１において、
    　前記金属酸化物は、ハフニウム、アルミニウム、またはタンタルの少なくとも一つと、酸素を含む半導体装置。
  3. 　請求項１において、
    　前記インピーダンス整合回路は、伝送路を有し、
    　前記伝送路は、コプレーナ導波路を有する半導体装置。
  4. 　請求項１において、
    　前記第２のトランジスタの上方には、インダクタが形成され、
    　前記インダクタのさらに上方には、アンテナが形成される、
    　半導体装置。
  5. 　請求項１において、
    　前記第２のトランジスタは、前記第１のトランジスタと重ならない位置に配置される半導体装置。
  6. 　請求項１乃至請求項５のいずれか一において、
    　前記第１の層に対して前記金属酸化物と反対側にセンサモジュールが配置される半導体装置。
PCT/IB2020/059313 2019-10-17 2020-10-05 半導体装置 WO2021074737A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/765,046 US20220352865A1 (en) 2019-10-17 2020-10-05 Semiconductor device
JP2021551992A JPWO2021074737A1 (ja) 2019-10-17 2020-10-05
KR1020227014001A KR20220084063A (ko) 2019-10-17 2020-10-05 반도체 장치
CN202080070194.6A CN114568037A (zh) 2019-10-17 2020-10-05 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019190550 2019-10-17
JP2019-190550 2019-10-17

Publications (1)

Publication Number Publication Date
WO2021074737A1 true WO2021074737A1 (ja) 2021-04-22

Family

ID=75538451

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2020/059313 WO2021074737A1 (ja) 2019-10-17 2020-10-05 半導体装置

Country Status (5)

Country Link
US (1) US20220352865A1 (ja)
JP (1) JPWO2021074737A1 (ja)
KR (1) KR20220084063A (ja)
CN (1) CN114568037A (ja)
WO (1) WO2021074737A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015136401A1 (ja) * 2014-03-14 2015-09-17 株式会社半導体エネルギー研究所 アナログ演算回路、半導体装置、及び電子機器
JP2015181081A (ja) * 2014-03-07 2015-10-15 株式会社半導体エネルギー研究所 半導体装置および電子機器
JP2015188209A (ja) * 2014-03-05 2015-10-29 株式会社半導体エネルギー研究所 レベルシフタ回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050015B2 (en) 2014-03-27 2018-08-14 Intel Corporation Multi-device flexible electronics system on a chip (SOC) process integration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188209A (ja) * 2014-03-05 2015-10-29 株式会社半導体エネルギー研究所 レベルシフタ回路
JP2015181081A (ja) * 2014-03-07 2015-10-15 株式会社半導体エネルギー研究所 半導体装置および電子機器
WO2015136401A1 (ja) * 2014-03-14 2015-09-17 株式会社半導体エネルギー研究所 アナログ演算回路、半導体装置、及び電子機器

Also Published As

Publication number Publication date
CN114568037A (zh) 2022-05-31
KR20220084063A (ko) 2022-06-21
JPWO2021074737A1 (ja) 2021-04-22
US20220352865A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
WO2020240311A1 (ja) 半導体装置および電子機器
WO2020245695A1 (ja) 半導体装置
WO2020240341A1 (ja) 半導体装置、または発振器
WO2020245692A1 (ja) 半導体装置
WO2020245728A1 (ja) 通信装置および電子機器
WO2021009591A1 (ja) 半導体装置、無線通信装置
WO2021074737A1 (ja) 半導体装置
WO2020240340A1 (ja) 半導体装置
WO2020245693A1 (ja) 半導体装置
WO2021229385A1 (ja) 半導体装置
WO2021214583A1 (ja) 半導体装置
WO2020240331A1 (ja) 半導体装置、および当該半導体装置を備えた無線通信装置
WO2020261039A1 (ja) 高周波増幅回路を有する半導体装置、電子部品、および電子機器
WO2020240339A1 (ja) 通信装置
US20220246596A1 (en) Display Device
WO2020254914A1 (ja) 酸化物半導体を用いる記憶回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20876502

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021551992

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20227014001

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20876502

Country of ref document: EP

Kind code of ref document: A1