WO2020245692A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2020245692A1
WO2020245692A1 PCT/IB2020/054865 IB2020054865W WO2020245692A1 WO 2020245692 A1 WO2020245692 A1 WO 2020245692A1 IB 2020054865 W IB2020054865 W IB 2020054865W WO 2020245692 A1 WO2020245692 A1 WO 2020245692A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
conductor
insulator
oxide
wiring
Prior art date
Application number
PCT/IB2020/054865
Other languages
English (en)
French (fr)
Inventor
國武寛司
津田一樹
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2021524488A priority Critical patent/JPWO2020245692A1/ja
Priority to US17/615,780 priority patent/US20220238560A1/en
Publication of WO2020245692A1 publication Critical patent/WO2020245692A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Definitions

  • One aspect of the present invention relates to a semiconductor device.
  • One aspect of the present invention is not limited to the above technical fields.
  • the technical field of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method.
  • one aspect of the invention relates to a process, machine, manufacture, or composition (composition of matter).
  • the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics. Therefore, semiconductor elements such as transistors and diodes, and circuits including semiconductor elements are semiconductor devices. Further, the display device, the light emitting device, the lighting device, the electro-optical device, the image pickup device, the communication device, the electronic device, and the like may include a semiconductor element and a semiconductor circuit. Therefore, display devices, light emitting devices, lighting devices, electro-optic devices, image pickup devices, communication devices, electronic devices, and the like may also be referred to as semiconductor devices.
  • 5G 5th generation mobile communication system
  • 5G communication frequencies of 3.7 GHz band, 4.5 GHz band, and 28 GHz band are used.
  • a semiconductor device compatible with 5G is manufactured by using a semiconductor using one kind of element such as Si as a main component and a compound semiconductor using a plurality of kinds of elements such as Ga and As as main components. Furthermore, oxide semiconductors, which are a type of metal oxide, are attracting attention.
  • Non-Patent Document 1 c-axis aligned crystalline (CAAC) structures and nanocrystalline (nc) structures that are neither single crystal nor amorphous have been found (see Non-Patent Document 1 and Non-Patent Document 2).
  • Non-Patent Document 1 and Non-Patent Document 2 disclose a technique for manufacturing a transistor using an oxide semiconductor having a CAAC structure.
  • a high-frequency noise component may flow to the power supply line, which tends to cause the integrated circuit to malfunction or become unstable.
  • a high-frequency noise component may flow to the power supply line, which tends to cause the integrated circuit to malfunction or become unstable.
  • portable electronic devices such as mobile phones and tablet terminals, which have a high need for low power consumption, since the integrated circuit is operated with a low power supply voltage, malfunctions are likely to occur due to slight voltage fluctuations.
  • one of the objects of the present invention is to prevent the circuit from malfunctioning and to improve the reliability of the semiconductor device using the circuit. Further, one aspect of the present invention is aimed at realizing low power consumption of a circuit or low power consumption of a semiconductor device.
  • the circuit in order to prevent the noise component from flowing to the power supply line, even if the circuit is provided with means for bypassing the noise component, it is possible to prevent the layout area of the circuit from increasing.
  • one of the purposes is to realize miniaturization of a semiconductor device using the circuit.
  • one of the problems is to provide a novel semiconductor device.
  • One aspect of the present invention includes a transistor, a load, and a wiring having a function of supplying a power supply potential to the load.
  • the semiconductor layer of the transistor includes an oxide semiconductor, and the source and drain of the transistor. Is a semiconductor device electrically connected to the wiring, a reference potential is supplied to the first gate of the transistor, and the semiconductor layer of the transistor has a region overlapping the wiring.
  • One aspect of the present invention includes a transistor, a load, and a wiring having a function of supplying a power supply potential to the load.
  • the semiconductor layer of the transistor includes an oxide semiconductor, and the source and drain of the transistor. Is supplied with a reference potential, the first gate of the transistor is electrically connected to the wiring, and the semiconductor layer of the transistor is a semiconductor device having a region overlapping the wiring.
  • One aspect of the present invention includes a transistor, a load, and a wiring having a function of supplying a power supply potential to the load.
  • the semiconductor layer of the transistor includes an oxide semiconductor
  • the first aspect of the transistor includes an oxide semiconductor.
  • the gate has a region overlapping the second gate of the transistor via the semiconductor layer of the transistor, and the source and drain of the transistor are electrically connected to the wiring, and the first gate and the first gate of the transistor and the gate A reference potential is supplied to the second gate of the transistor, and the semiconductor layer of the transistor is a semiconductor device having a region overlapping the wiring.
  • One aspect of the present invention includes a transistor, a load, and a wiring having a function of supplying a power supply potential to the load.
  • the semiconductor layer of the transistor includes an oxide semiconductor
  • the first aspect of the transistor includes an oxide semiconductor.
  • the gate has a region that overlaps with the second gate of the transistor via the semiconductor layer of the transistor, and a reference potential is supplied to the source and drain of the transistor, and the first gate of the transistor and the transistor
  • the second gate is electrically connected to the wiring
  • the semiconductor layer of the transistor is a semiconductor device having a region overlapping the wiring.
  • One aspect of the present invention includes a first transistor, a second transistor, a load, and a wiring having a function of supplying a power supply potential to the load, and the semiconductor layer of the first transistor is
  • the semiconductor layer of the second transistor includes an oxide semiconductor, the source and drain of the first transistor are electrically connected to the wiring, and the first of the first transistor is included.
  • a reference potential is supplied to the gate of the second transistor, a reference potential is supplied to the source and drain of the second transistor, and the first gate of the second transistor is electrically connected to the wiring.
  • the semiconductor layer of the first transistor has a region overlapping the wiring, and the semiconductor layer of the second transistor is a semiconductor device having a region overlapping the wiring.
  • One aspect of the present invention includes a first transistor, a second transistor, a load, and a wiring having a function of supplying a power supply potential to the load, and the semiconductor layer of the first transistor is
  • the semiconductor layer of the second transistor includes an oxide semiconductor, and the first gate of the first transistor contains the oxide semiconductor, and the first gate of the first transistor passes through the semiconductor layer of the first transistor.
  • the first gate of the second transistor has a region overlapping with the second gate of the second transistor, and the first gate of the second transistor has a region overlapping with the second gate of the second transistor via the semiconductor layer of the second transistor.
  • the source and drain of the first transistor are electrically connected to the wiring, and a reference potential is supplied to the first gate of the first transistor and the second gate of the first transistor.
  • a reference potential is supplied to the source and drain of the second transistor, and the first gate of the second transistor and the second gate of the second transistor are electrically connected to the wiring.
  • the semiconductor layer of the first transistor has a region overlapping the wiring
  • the semiconductor layer of the second transistor is a semiconductor device having a region overlapping the wiring.
  • one aspect of the present invention it is possible to prevent a circuit from malfunctioning and improve the reliability of a semiconductor device using the circuit. Alternatively, according to one aspect of the present invention, it is possible to realize low power consumption of the circuit or low power consumption of the semiconductor device. Alternatively, according to one aspect of the present invention, it is possible to prevent the layout area of the circuit from increasing, or to realize miniaturization of the semiconductor device using the circuit. Alternatively, one aspect of the present invention can provide a novel semiconductor device.
  • FIG. 1A is a diagram showing a configuration example of a circuit according to one aspect of the present invention.
  • FIG. 1B is a diagram showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • 2A to 2C are diagrams showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • 3A and 3B are diagrams showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • FIG. 4 is a diagram showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • FIG. 5 is a diagram showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • FIG. 6 is a diagram showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • FIG. 7 is a diagram showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • FIG. 8 is a diagram showing a configuration example of a circuit according to one aspect of the present invention.
  • FIG. 9 is a diagram showing a configuration example of a semiconductor device according to one aspect of the present invention.
  • FIG. 10 is a diagram showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • FIG. 11 is a diagram showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • FIG. 11 is a diagram showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • FIG. 12 is a diagram showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • FIG. 13 is a diagram showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • FIG. 14 is a diagram showing a configuration example of a capacitance portion of the circuit according to one aspect of the present invention.
  • FIG. 15 is a diagram showing a configuration example of a semiconductor device according to one aspect of the present invention.
  • 16A to 16C are diagrams showing the structure of the OS transistor used in the simulation.
  • FIG. 17 is a diagram showing a simulation result.
  • FIG. 18A is a diagram illustrating classification of the crystal structure of IGZO.
  • FIG. 18A is a diagram illustrating classification of the crystal structure of IGZO.
  • FIG. 18B is a diagram illustrating an XRD spectrum of the CAAC-IGZO film.
  • FIG. 18C is a diagram illustrating a microelectron diffraction pattern of the CAAC-IGZO film.
  • FIG. 19A is a top view of the semiconductor wafer.
  • FIG. 19B is an enlarged view of the chip.
  • FIG. 20A is a flowchart illustrating an example of a manufacturing process of electronic components.
  • FIG. 20B is a schematic perspective view of an electronic component.
  • FIG. 21 is a diagram showing an example of an electronic device.
  • 22A to 22F are diagrams showing an example of an electronic device.
  • FIG. 23 is a diagram showing the hierarchical structure of the IoT network and the tendency of the required specifications.
  • FIG. 24 is an image diagram of factory automation.
  • the position, size, range, etc. of each configuration shown in the drawings and the like may not represent the actual position, size, range, etc. in order to facilitate understanding of the invention. Therefore, the disclosed invention is not necessarily limited to the position, size, range, etc. disclosed in the drawings and the like.
  • the resist mask or the like may be unintentionally reduced due to a process such as etching, but it may not be reflected in the drawing for easy understanding.
  • top view also referred to as “plan view”
  • perspective view the description of some components may be omitted in order to make the drawing easier to understand.
  • electrode and “wiring” do not functionally limit these components.
  • an “electrode” may be used as part of a “wiring” and vice versa.
  • the terms “electrode” and “wiring” include the case where a plurality of “electrodes” and “wiring” are integrally formed.
  • the "terminal" in the electric circuit means a part where current input or output, voltage input or output, or signal reception or transmission is performed. Therefore, a part of the wiring or the electrode may function as a terminal.
  • the terms “upper” and “lower” in the present specification and the like do not limit the positional relationship of the components to be directly above or directly below and to be in direct contact with each other.
  • the electrode B does not have to be formed in direct contact with the insulating layer A, and another configuration is formed between the insulating layer A and the electrode B. Do not exclude those that contain elements.
  • source and drain functions are interchanged depending on operating conditions, such as when transistors with different polarities are used or when the direction of current changes during circuit operation, so which one is the source or drain is limited. Is difficult. Therefore, in the present specification, the terms source and drain can be used interchangeably.
  • electrically connected includes a case of being directly connected and a case of being connected via "something having some kind of electrical action".
  • the "thing having some kind of electrical action” is not particularly limited as long as it enables transmission and reception of an electric signal between the connection targets. Therefore, even when it is expressed as “electrically connected", in an actual circuit, there is a case where there is no physical connection part and only the wiring is extended.
  • parallel means, for example, a state in which two straight lines are arranged at an angle of ⁇ 10 ° or more and 10 ° or less. Therefore, the case of ⁇ 5 ° or more and 5 ° or less is also included.
  • vertical and orthogonal mean, for example, a state in which two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 ° or more and 95 ° or less is also included.
  • the voltage often indicates the potential difference between a certain potential and a reference potential (for example, ground potential or source potential). Therefore, it is often possible to paraphrase voltage and potential. In the present specification and the like, voltage and potential can be paraphrased unless otherwise specified.
  • semiconductor Even when the term "semiconductor” is used, for example, when the conductivity is sufficiently low, it has the characteristics of an "insulator". Therefore, it is possible to replace “semiconductor” with “insulator". In this case, the boundary between “semiconductor” and “insulator” is ambiguous, and it is difficult to make a strict distinction between the two. Therefore, the terms “semiconductor” and “insulator” described herein may be interchangeable.
  • ordinal numbers such as “first" and “second” in the present specification and the like are added to avoid confusion of the components, and do not indicate any order or order such as process order or stacking order. ..
  • terms that do not have ordinal numbers in the present specification and the like may have ordinal numbers within the scope of claims in order to avoid confusion of components.
  • different ordinal numbers may be added within the scope of claims.
  • the ordinal numbers may be omitted in the scope of claims.
  • the "on state” of the transistor means a state in which the source and drain of the transistor can be regarded as being electrically short-circuited (also referred to as “conduction state”).
  • the “off state” of the transistor means a state in which the source and drain of the transistor can be regarded as being electrically cut off (also referred to as “non-conducting state”).
  • the “on current” may mean a current flowing between the source and the drain when the transistor is in the on state.
  • the “off current” may mean a current flowing between the source and the drain when the transistor is in the off state.
  • the high power supply potential VDD (hereinafter, also simply referred to as “VDD”, “H potential”, or “H”) refers to the low power supply potential VSS (hereinafter, simply “VSS”, “L potential”). , Or also referred to as “L”), indicating a power supply potential with a higher potential.
  • VSS indicates a power supply potential having a potential lower than VDD.
  • the ground potential (simply referred to as "GND” or “GND potential”) can also be used as VDD or VSS. For example, when VDD is the ground potential, VSS is a potential lower than the ground potential, and when VSS is the ground potential, VDD is a potential higher than the ground potential.
  • gate means a part or all of the gate electrode and the gate wiring.
  • the gate wiring refers to wiring for electrically connecting the gate electrode of at least one transistor with another electrode or another wiring.
  • the source means a part or all of a source region, a source electrode, and a source wiring.
  • the source region refers to a region of the semiconductor layer having a resistivity of a certain value or less.
  • the source electrode refers to a conductive layer in a portion connected to the source region.
  • the source wiring is a wiring for electrically connecting the source electrode of at least one transistor to another electrode or another wiring.
  • the drain means a part or all of the drain region, the drain electrode, and the drain wiring.
  • the drain region refers to a region of the semiconductor layer having a resistivity of a certain value or less.
  • the drain electrode refers to a conductive layer at a portion connected to the drain region.
  • Drain wiring refers to wiring for electrically connecting the drain electrode of at least one transistor to another electrode or another wiring.
  • H indicating the H potential
  • L indicating the L potential
  • “H” or “L” may be added with enclosing characters to the wiring and electrodes where the potential change has occurred.
  • an “x” symbol may be added over the transistor.
  • FIG. 1A shows an example of the circuit configuration of the circuit 10 according to one aspect of the present invention.
  • the circuit 10 shown in FIG. 1A includes a wiring 100, a capacitance element 101 electrically connected to the wiring 100, and a load 103.
  • the wiring 100 has a function of supplying a potential from a power source (hereinafter, referred to as a power source potential) to the load 103.
  • the load 103 includes various circuits that are driven by being supplied with a power supply potential.
  • the power supply potential may be given from a power supply circuit provided in the semiconductor device, or may be given to the wiring 100 from the outside of the semiconductor device via a terminal provided in the semiconductor device. Good.
  • the power supply potential given to the wiring 100 is a low power supply potential (hereinafter referred to as VSS) lower than a reference potential (hereinafter referred to as a reference potential) such as a ground potential or a ground potential, and a high power supply potential higher than the reference potential (hereinafter referred to as a reference potential). (Called VDD) and the like.
  • FIG. 1A illustrates a case where a plurality of capacitance elements 101 are connected in parallel, and a portion having a plurality of capacitance elements 101 connected in parallel is shown as a capacitance unit 104.
  • the capacitance element 101 releases the noise component to the wiring 102 so that the noise component is supplied to the load 103. Has a function to prevent.
  • FIG. 1B shows an example of the circuit configuration of the capacitance unit 104 when a transistor is applied to the capacitance element 101 of the capacitance unit 104 shown in FIG. 1A.
  • the capacitance unit 104 shown in FIG. 1B has one or more capacitance elements 101a corresponding to one form of the capacitance element 101.
  • the capacitive element 101a has a transistor 105, and the source and drain of the transistor 105 are electrically connected to each other.
  • the source and drain of the transistor 105 function as one electrode, and the gate of the transistor 105 functions as the other electrode.
  • FIG. 1B illustrates a case where the source and drain of the transistor 105 are electrically connected to the wiring 100 and the gate of the transistor 105 is electrically connected to the wiring 102.
  • a transistor (also referred to as a Si transistor) having a channel forming region on a semiconductor film such as silicon or germanium, which is amorphous, microcrystal, polycrystalline or single crystal, can be used.
  • the transistor 105 is formed using a thin film of silicon, the thin film is subjected to a process such as laser annealing of amorphous silicon or amorphous silicon produced by a vapor phase growth method such as a plasma CVD method or a sputtering method. Crystallized polycrystalline silicon, single crystal silicon in which hydrogen ions or the like are injected into a single crystal silicon wafer and the surface layer portion is peeled off can be used.
  • a transistor having a channel forming region (also referred to as “OS transistor” or “OS-FET”) is used in a semiconductor film containing an oxide semiconductor (OS) which is a kind of metal oxide.
  • OS oxide semiconductor
  • the capacitance value per area in the plan view of the capacitance element 101a can be made higher than when the Si transistor is used for the capacitance element 101a. Therefore, in the circuit of the present invention using the OS transistor for the capacitive element 101a, it is possible to prevent the layout area from increasing. Further, it is possible to realize miniaturization of the semiconductor device using the circuit.
  • FIG. 1B the capacitance portion 104 in which the source and drain of the transistor 105 are electrically connected to the wiring 100 and the gate of the transistor 105 is electrically connected to the wiring 102 is illustrated, but the transistor 105 and the wiring 100 are illustrated.
  • the connection relationship with the wiring 102 and the wiring 102 may be opposite to that in FIG. 1B.
  • FIG. 2A shows an example of the circuit configuration of the capacitance unit 104 in which the connection relationship between the transistor 105 and the wiring 100 and the wiring 102 is opposite to that in FIG. 1B.
  • the capacitance unit 104 shown in FIG. 2A has a transistor 105 in the capacitance element 101a, and the source and drain of the transistor 105 are electrically connected to each other.
  • FIG. 2A illustrates a case where the gate of the transistor 105 is electrically connected to the wiring 100 and the source and drain of the transistor 105 are electrically connected to the wiring 102.
  • the transistor 105 may have two gates (also referred to as a front gate and a back gate) having regions overlapping each other with a channel forming region in between in a cross-sectional view.
  • the two gates may be electrically connected to each other.
  • FIG. 2B shows an example of the circuit configuration of the capacitance unit 104 when the transistor 105 having two gates is used as the capacitance element 101a.
  • the capacitance element 101a has a transistor 105, and the transistor 105 has two gates.
  • the two gates are electrically connected to each other, and the source and drain are electrically connected to each other.
  • the source and drain of the transistor 105 function as one electrode, and the two gates of the transistor 105 function as the other electrode.
  • FIG. 2B illustrates a case where the source and drain of the transistor 105 are electrically connected to the wiring 100 and the gate of the transistor 105 is electrically connected to the wiring 102.
  • the capacitance value per area in the plan view of the capacitance element 101a is higher than that when the transistor 105 having one gate is used as the capacitance element 101a. Can be done. Therefore, when the transistor 105 having two gates is used as the capacitive element 101a, it is possible to prevent the layout area of the circuit from increasing. Further, it is possible to realize miniaturization of the semiconductor device using the circuit.
  • the gate of the transistor 105 is electrically connected to the body of the transistor 105 to form a thin film in which the two gates are electrically connected to each other. Similar to the transistor 105, the capacitance value per area of the capacitance element 101a in a plan view can be increased.
  • FIG. 2B the capacitance portion 104 in which the source and drain of the transistor 105 are electrically connected to the wiring 100 and the two gates of the transistor 105 are electrically connected to the wiring 102 is illustrated.
  • the connection relationship between the wiring 100 and the wiring 102 may be opposite to that in FIG. 2B.
  • FIG. 2C shows an example of the circuit configuration of the capacitance unit 104 in which the connection relationship between the transistor 105 and the wiring 100 and the wiring 102 is opposite to that in FIG. 2B.
  • the capacitance unit 104 shown in FIG. 2C has a transistor 105 in the capacitance element 101a, and the source and drain of the transistor 105 are electrically connected to each other.
  • FIG. 2C illustrates a case where the two gates of the transistor 105 are electrically connected to the wiring 100 and the source and drain of the transistor 105 are electrically connected to the wiring 102.
  • the source and drain of the transistor 105 are electrically connected in all the capacitance elements 101a as in the capacitance unit 104 shown in FIGS. 1A and 2B.
  • a transistor 105 in which the source and drain are electrically connected to the wiring 100 and a transistor 105 in which the gate is electrically connected to the wiring 100 are mixed in the capacitance portion 104. May be good.
  • the capacitance section is used.
  • An example of the circuit configuration of 104 is shown in FIG. 3A.
  • transistors 105a among the transistors 105, those in which the source and drain are electrically connected to the wiring 100 are shown as transistors 105a, and those in which the gate is electrically connected to the wiring 100 are shown as transistors 105b. ..
  • FIG. 3A illustrates the circuit configuration of the capacitance unit 104 when the transistor 105a and the transistor 105b have a front gate and no back gate.
  • the capacitance unit 104 , Transistor 105a and transistor 105b may have a front gate and a back gate electrically connected to each other.
  • the capacitance value of the capacitance formed between the gate of the transistor and the source and drain varies according to the value of the voltage applied between the gate and source of the transistor. Therefore, as shown in FIGS. 3A and 3B, when the transistors 105a and the transistors 105b are mixed in the capacitance section 104, the capacitance value of the combined capacitance of the entire capacitance section 104 does not change even if the power supply potential of the wiring 100 fluctuates. It can be suppressed from fluctuating.
  • the periodicity of the layout pattern of the mask used for manufacturing the capacitance portion 104 can be increased.
  • the periodicity of the mask layout pattern is high, in the photolithography process using the mask, due to the interference of light emitted from the exposure apparatus, the conductive film, insulating film, semiconductor film, etc. molded by photolithography, etc. Shape defects such as partial narrowing of the width are less likely to occur. Therefore, it is possible to prevent defects in the shapes of the conductive film, the insulating film, and the semiconductor film after the photolithography process, and it is possible to increase the yield in manufacturing the circuit and the semiconductor device using the circuit.
  • the transistor 105 is provided in a region overlapping the wiring 100 or the wiring 200 in a cross-sectional view.
  • FIG. 4 shows an example of the layout of the capacitance unit 104 shown in FIG. 2B in a plan view. Further, a cross-sectional view taken along the broken line A1-A2 in FIG. 4 and a cross-sectional view taken along the broken line B1-B2 are illustrated in FIG. 4 and 5 illustrate the case where the transistor 105 is an OS transistor.
  • the insulator 516 is laminated on the insulator 514.
  • Transistors 105 are provided on the insulator 514 and the insulator 516.
  • the transistor 105 is arranged on the insulator 503 arranged so as to be embedded in the insulator 514 and the insulator 516, the insulator 522 arranged on the insulator 516 and the conductor 503, and the insulator 522.
  • the insulator 544 is arranged so as to cover the conductors 542a and 542b and the conductor 560.
  • the conductor 560 preferably has a conductor 560a on the insulator 545 and a conductor 560b on the conductor 560a.
  • the insulator 580, the insulator 574, and the insulator 581 are laminated in this order on the insulator 544.
  • the conductor 542a and the conductor 542b have a function as a source or a drain.
  • the conductor 560 has a function as a front gate.
  • oxide 530a and oxide 530b may be collectively referred to as oxide 530.
  • the conductor 503a is formed in contact with the inner wall of the recess formed by the openings of the insulator 514 and the insulator 516, and the conductor 503b is further formed inside.
  • the conductor 503a and the conductor 503b are laminated, but the present invention is not limited to this.
  • the conductor 503 may have a single layer or a laminated structure of three or more layers.
  • the conductor 503 has a function as a back gate.
  • the conductor 540a, the conductor 540b, the conductor 541a, and the conductor 541b are placed in the openings formed in the insulator 522, the insulator 524, the insulator 544, the insulator 580, the insulator 574, and the insulator 581. Deploy.
  • the conductor 540a is electrically connected to the conductor 542a
  • the conductor 540b is electrically connected to the conductor 542b.
  • the conductor 560 has a region that does not overlap with the oxide 530.
  • One of the openings formed in the insulator 544, the insulator 580, the insulator 574, and the insulator 581 overlaps the region, and the conductor 541a is electrically connected to the conductor 560 through one of the openings.
  • the conductor 503 has a region that does not overlap with the oxide 530.
  • One of the openings formed in the insulator 522, the insulator 524, the insulator 544, the insulator 580, the insulator 574, and the insulator 581 overlaps the region, and the conductor 541b is conductive through one of the openings. It is electrically connected to the body 503.
  • the conductor 590 and the conductor 592 are arranged on the insulator 581.
  • the conductor 590 is electrically connected to the conductors 540a and 540b, and the conductor 592 is electrically connected to the conductors 541a and 541b.
  • the source and drain of the transistor 105 are electrically connected to each other, and the front gate and the back gate of the transistor 105 are electrically connected to each other.
  • the same potential may not be applied to the back gate and the front gate.
  • the threshold voltage of the transistor 105 can be controlled by changing the potential applied to the back gate independently of the potential applied to the front gate. In particular, by applying a negative potential to the conductor 503, the threshold voltage of the transistor 105 can be made larger than 0 V, and the off-current can be reduced.
  • the insulator 594 is arranged on the insulator 581, the conductor 590, and the conductor 592.
  • the conductor 595a and the conductor 595b are arranged in the opening formed in the insulator 594.
  • the conductor 595a is electrically connected to the conductor 590 and the conductor 595b is electrically connected to the conductor 592.
  • the conductor 597 and the conductor 598 are arranged on the insulator 594.
  • the conductor 597 is electrically connected to the conductor 595a, and the conductor 598 is electrically connected to the conductor 595b.
  • the conductor 597 has a function as the wiring 100, and the conductor 598 has a function as the wiring 102.
  • FIGS. 4 and 5 show a configuration example of the capacitance unit 104 shown in FIG. 2B
  • the capacitance unit 104 shown in FIG. 2C can also have the same configuration as that of FIGS. 4 and 5.
  • the conductor 597 has a function as the wiring 102
  • the conductor 598 has a function as the wiring 100.
  • FIGS. 4 and 5 exemplify a configuration in which the oxide 530 of the transistor 105 overlaps with the conductor 597
  • the oxide 530 of the transistor 105 may overlap with the conductor 598.
  • the conductor 540a, the conductor 540b, and the conductor 598 are formed by stretching the conductor 590 from the region overlapping with the conductor 579 to the region overlapping with the conductor 598. , Can be electrically connected via a conductor 590.
  • FIGS. 4 and 5 illustrate the configuration in which the transistor 105 is arranged in the lower layer of the conductor 597
  • the transistor 105 may be arranged in the upper layer of the conductor 597.
  • FIG. 6 shows an example of the layout of the capacitance portion 104 shown in FIG. 2B in a plan view when the transistor 105 is arranged on the upper layer of the conductor 597.
  • a cross-sectional view taken along the broken line A1-A2 in FIG. 6 and a cross-sectional view taken along the broken line B1-B2 are illustrated in FIG. 6 and 7 illustrate the case where the transistor 105 is an OS transistor.
  • the insulator 512 is arranged under the insulator 514, and the conductors 597 and 598 are arranged under the insulator 512. ..
  • the conductor 541c is inserted into the openings formed in the insulator 522, the insulator 524, the insulator 544, the insulator 580, the insulator 574, and the insulator 581. Deploy.
  • the conductor 541c is electrically connected to the conductor 590 on the insulator 581.
  • the conductor 504 is embedded in the insulator 512, the insulator 514, and the insulator 516.
  • the conductor 504 is electrically connected to the conductor 597 located below the conductor 504. Further, the conductor 504 is electrically connected to the conductor 541c arranged on the conductor 504.
  • the conductor 504 is in contact with the inner wall of the recess formed by the conductor 597, the opening of the insulator 512, the opening of the insulator 514, and the opening of the insulator 516, and the conductor 504a is formed further inside.
  • the conductor 504b is formed on the surface. Further, the conductor 504 may have a single layer or a laminated structure of three or more layers.
  • the conductor 503 has an opening of the insulator 512, an opening of the insulator 514, and an opening of the insulator 516 in a region where the conductor 503 does not overlap with the oxide 530. Is electrically connected to a conductor 598 located below the conductor 503.
  • the transistor 105 is arranged in a region overlapping the conductor 597 having a function as a wiring 100.
  • This embodiment can be implemented in combination with other embodiments as appropriate.
  • the circuit 10 shown in FIG. 8 has a common source amplifier 103a, a wiring 100, and a capacitance unit 104.
  • the common source amplifier 103a has a matching circuit 127, a matching circuit 128, and a transistor 129.
  • the matching circuit 127 includes an inductor 132 and a capacitive element 131.
  • the matching circuit 128 includes an inductor 133 and a capacitive element 134.
  • one terminal of the inductor 132 is electrically connected to the wiring 100, and the other terminal is electrically connected to the gate of the transistor 129. Further, in the capacitive element 131, one electrode is electrically connected to the input terminal IN, and the other electrode is electrically connected to the gate of the transistor 129.
  • one terminal of the inductor 133 is electrically connected to the wiring 100, and the other terminal is electrically connected to one of the source and drain of the transistor 129. Further, in the capacitive element 134, one electrode is electrically connected to one of the source and drain of the transistor 129, and the other electrode is electrically connected to the output terminal OUT.
  • the other of the source or drain of the transistor 129 is electrically connected to the wire 130.
  • the potential given to the wiring 130 may be the same as the potential given to the wiring 102.
  • An electric potential is applied to the wiring 100 from the terminal 125.
  • the circuit 10 can be downsized by superimposing the capacitance element 101 on the region where the wiring 100 is arranged.
  • the semiconductor device 20 shown in FIG. 9 includes a DCDC converter 120, a smoothing circuit 121, and a circuit 10.
  • the circuit 10 has a wiring 100, a capacitance unit 104, and a load 103.
  • the smoothing circuit 121 includes an inductor 122 and a capacitance element 123.
  • the inductor 122 is supplied with a potential output from the DCDC converter 120 to one terminal, and the other terminal is electrically connected to the wiring 100.
  • the potential output from the DCDC converter 120 is input to the capacitance section 104 via the wiring 100 after the waveform disturbance such as ripple is removed in the smoothing circuit 121.
  • the noise component corresponding to the fluctuation of the potential that could not be completely removed by the smoothing circuit 121 is released to the wiring 102 via the capacitive element 101, and the noise component is supplied to the load 103. It can be prevented from being done.
  • the semiconductor device 20 can be downsized by superimposing the capacitance element 101 on the region where the wiring 100 is arranged.
  • This embodiment can be implemented in combination with other embodiments as appropriate.
  • FIG. 10 shows an example of a top view of the wiring 100, the wiring 102, and the capacitance portion 104 shown in FIG. 2B.
  • various insulators are omitted in order to clarify the configurations of the wiring 100, the wiring 102, and the capacitance portion 104.
  • the conductor 100a having a function as the wiring 100 has a comb-like shape in a plan view.
  • the plurality of conductors 102a to 102j having a U-shaped shape in a plan view are electrically connected to each other by the conductors 150a to 150j arranged in the lower layer of the conductors 102a to 102j, and are conductive.
  • the bodies 102a to 102j and the conductors 150a to 150j have a function as a wiring 102.
  • FIG. 10 illustrates a case where the conductors 102a to 102j and the conductors 150a to 150j have a function as the wiring 102 as a whole, various conductors necessary for functioning as the wiring 102 are illustrated. The number can be set as appropriate.
  • the convex portion of the conductor 100a and the concave portion of the conductors 102a to 102j are arranged at opposite positions in a plan view, and are further arranged so as to mesh with each other at a predetermined interval. There is.
  • FIG. 10 An enlarged view of the area 160 surrounded by the broken line in FIG. 10 is shown in FIG. Further, cross-sectional views of the broken lines L1-L2, the broken lines W1-W2, and the broken lines W3-W4 of FIG. 11 are shown in FIGS. 12 to 14, respectively.
  • FIGS. 12 to 14 the layout and the laminated structure of the wiring 100, the wiring 102, and the capacitance element 101 of the circuit 10 will be described with reference to FIGS. 11 to 14.
  • a plurality of transistors 105t are connected in parallel. Specifically, the source and drain of the plurality of transistors 105t are electrically connected to each other, and the front gate and the back gate are electrically connected to each other.
  • a plurality of transistors 105t connected in parallel can function as one transistor 105.
  • FIG. 11 illustrates a case where a plurality of transistors 105t connected in parallel function as one transistor 105, one transistor 105t may function as a transistor 105 as it is.
  • FIGS. 11 to 14 illustrate the configuration of the circuit 10 when the transistor 105t is an OS transistor.
  • FIG. 12 corresponding to the broken line L1-L2 of FIG. 11 corresponds to the cross section of the transistor 105t in the channel length direction
  • FIG. 13 corresponding to the broken line W1-W2 of FIG. 11 corresponds to the cross section of the transistor 105t in the channel width direction.
  • the insulator 512, the insulator 514, and the insulator 516 are laminated in this order.
  • the transistor 105t is an OS transistor, it is preferable to use a substance having a barrier property against oxygen or hydrogen as any one of the insulator 512, the insulator 514, and the insulator 516.
  • the insulator 514 uses a film having a barrier property so that hydrogen and impurities do not diffuse.
  • a film having a barrier property for the insulator 514 it is possible to prevent hydrogen and impurities from diffusing from the lower layer of the insulator 514 to the region where the transistor 105t is provided.
  • Silicon nitride formed by the CVD method can be used as an example of a film having a barrier property against hydrogen.
  • hydrogen may diffuse into a semiconductor element having an oxide semiconductor such as a transistor 105t, so that the electrical characteristics of the semiconductor element may deteriorate. Therefore, it is preferable to use a film that suppresses the diffusion of hydrogen in the lower layer of the transistor 105t.
  • the membrane that suppresses the diffusion of hydrogen is a membrane that desorbs a small amount of hydrogen.
  • a film having a barrier property against hydrogen for example, it is preferable to use a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide for the insulator 514.
  • a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide for the insulator 514.
  • aluminum oxide has a high blocking effect that does not allow both oxygen and impurities such as hydrogen and water, which cause fluctuations in the electrical characteristics of the transistor, to permeate. Therefore, aluminum oxide can prevent impurities such as hydrogen and water from being mixed into the transistor 105t during and after the transistor is manufactured. In addition, the release of oxygen from the oxides constituting the transistor 105t can be suppressed. Therefore, aluminum oxide is suitable for use as a protective film for the transistor 105t.
  • the insulator 512 and the insulator 516 for example, silicon oxide, silicon oxide nitride, silicon nitride, silicon nitride, aluminum oxide, aluminum nitride, aluminum nitride, aluminum nitride or the like may be used. Further, by applying a material having a relatively low dielectric constant to these insulators, it is possible to reduce the parasitic capacitance generated between the wirings. For example, as the insulator 512 and the insulator 516, a silicon oxide film, a silicon nitride film, or the like can be used.
  • silicon oxide refers to a material whose composition has a higher oxygen content than nitrogen
  • silicon nitride refers to a material whose composition has a higher nitrogen content than oxygen. Is shown.
  • aluminum nitride refers to a material whose composition has a higher oxygen content than nitrogen
  • aluminum nitride refers to a material whose composition has a higher nitrogen content than oxygen. Is shown.
  • a conductor (for example, a conductor 503) constituting the transistor 105t is embedded in the insulator 514 and the insulator 516.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material can be used as a single layer or laminated. It is preferable to use a refractory material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is preferable to use tungsten.
  • it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low resistance conductive material.
  • the conductor 503 in the region in contact with the insulator 514 is preferably a conductor having a barrier property against oxygen, hydrogen, and water.
  • the transistor 105t and the region under the transistor 105t can be separated by a layer having a barrier property against oxygen, hydrogen, and water, and the diffusion of hydrogen from the lower layer of the transistor 105t to the transistor 105t can be performed. It can be suppressed.
  • a transistor 105t is provided above the insulator 516.
  • the transistor 105t is a conductor 503 arranged so as to be embedded in the insulator 514 and the insulator 516, an insulator 522 arranged on the insulator 516 and the insulator 503, and an insulator 522.
  • Insulator 524 placed above, oxide 530a placed on insulator 524, oxide 530b placed on oxide 530a, and conductivity placed apart from each other on oxide 530b.
  • An insulator 580 arranged on the body 542a and the conductor 542b, the conductor 542a and the conductor 542b, and having an opening formed by overlapping between the conductor 542a and the conductor 542b, and arranged on the bottom surface and the side surface of the opening. It has an insulator 545 and a conductor 560 arranged on the forming surface of the insulator 545.
  • the insulator 544 is arranged between the oxide 530a, the oxide 530b, the conductor 542a, and the conductor 542b and the insulator 580.
  • the conductor 560 preferably has a conductor 560a provided inside the insulator 545 and a conductor 560b provided so as to be embedded inside the conductor 560a.
  • the insulator 574 is arranged on the insulator 580, the conductor 560, and the insulator 545.
  • oxide 530a and oxide 530b are laminated in the region where the channel is formed and in the vicinity thereof, but the present invention is not limited to this.
  • the oxide 530b may have a single layer or a laminated structure of three or more layers.
  • the transistor 105t has a two-layer laminated structure of the conductor 560, but the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region sandwiched between the conductor 542a and the conductor 542b.
  • the arrangement of the conductor 560, the conductor 542a and the conductor 542b is self-aligned with respect to the opening of the insulator 580. That is, in the transistor 105t, the gate electrode can be arranged in a self-aligned manner between the source electrode and the drain electrode. Therefore, since the conductor 560 can be formed without providing the alignment margin, the occupied area of the transistor 105t can be reduced. As a result, the circuit 10 and the semiconductor device using the circuit 10 can be miniaturized and highly integrated.
  • the conductor 560 is formed in a region between the conductor 542a and the conductor 542b in a self-aligned manner, the conductor 560 does not have a region that overlaps with the conductor 542a or the conductor 542b. Thereby, the parasitic capacitance formed between the conductor 560 and the conductors 542a and 542b can be reduced.
  • the conductor 560 may function as a first gate (also referred to as a front gate) electrode. Further, the conductor 503 may function as a second gate (also referred to as a back gate) electrode. In one aspect of the present invention, the front gate and the back gate of the transistor 105t are electrically connected to each other, and the front gate and the back gate are also electrically connected to the conductor 102a and the conductor 102b that function as wiring 102. Connected to. Specifically, as shown in FIG. 11, the conductor 503 is electrically connected to the conductor 161 via the conductor 540c, and the conductor 161 is electrically connected to the conductor 102b via the conductor 540d. Be connected.
  • the conductor 102b is electrically connected to the conductor 150a via the conductor 540e, and the conductor 150a is electrically connected to the conductor 102a via the conductor 540f. Further, the conductor 102a is electrically connected to the conductor 162 via the conductor 540 g, and the conductor 162 is electrically connected to the conductor 560a via the conductor 540 h.
  • the conductor 542a and the conductor 542b each have a function as a source electrode or a drain electrode.
  • the source electrode and the drain electrode of the transistor 105t are electrically connected to each other, and the source electrode and the drain electrode are also electrically connected to the conductor 100a that functions as the wiring 100. ..
  • the conductor 542a is electrically connected to the conductor 163 via the conductor 540a
  • the conductor 542b is electrically connected to the conductor 163 via the conductor 540b.
  • the conductor 163 is electrically connected to the conductor 100a via the conductor 540i
  • the conductor 163 is electrically connected to the conductor 100a via the conductor 540j.
  • the conductor 503 is arranged so as to overlap the oxide 530 and the conductor 560. As a result, when a potential is applied to the conductor 560 and the conductor 503, the electric field generated from the conductor 560 and the electric field generated from the conductor 503 are connected, and the connected electric field forms a channel formed in the oxide 530. The area can be covered.
  • the configuration of the transistor that electrically surrounds the channel formation region by the electric field of the pair of gate electrodes is referred to as a surroundd channel (S-channel) configuration.
  • the curved channel (S-channel) configuration makes it possible to increase the capacitance value per area of the capacitive element 101 using the transistor 105t in a plan view.
  • the capacitance value per area in a plan view can be further increased.
  • the conductor 503a is formed in contact with the inner wall of the recess formed by the openings of the insulator 514 and the insulator 516, and the conductor is further inside. 503b is formed.
  • the conductor 503a and the conductor 503b are laminated, but the present invention is not limited to this.
  • the conductor 503 may have a single layer or a laminated structure of three or more layers.
  • the conductor 503a it is preferable to use a conductive material having a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the conductive material in which the above impurities are difficult to permeate).
  • a conductive material having a function of suppressing the diffusion of oxygen for example, at least one such as an oxygen atom and an oxygen molecule
  • the function of suppressing the diffusion of impurities or oxygen is a function of suppressing the diffusion of any one or all of the above impurities or the above oxygen.
  • the conductor 503a since the conductor 503a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 503b from being oxidized and the conductivity from being lowered.
  • the conductor 503 also functions as a wiring, it is preferable to use a highly conductive conductive material containing tungsten, copper, or aluminum as a main component for the conductor 503b.
  • the insulator 522 and the insulator 524 have a function as a second gate insulating film.
  • the insulator 524 in contact with the oxide 530 it is preferable to use an insulator containing more oxygen than oxygen satisfying the stoichiometric composition.
  • the oxygen is easily released from the membrane by heating.
  • oxygen released by heating may be referred to as "excess oxygen”. That is, it is preferable that the insulator 524 is formed with a region containing excess oxygen (also referred to as “excess oxygen region”).
  • the defective (hereinafter sometimes referred to as V O H) serves as a donor, sometimes electrons serving as carriers are generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing a large amount of hydrogen tends to have a normally-on characteristic. Further, since hydrogen in the oxide semiconductor easily moves due to stress such as heat and electric field, if the oxide semiconductor contains a large amount of hydrogen, the reliability of the transistor may deteriorate.
  • the V O H to obtain a sufficiently reduced oxide semiconductor, the moisture in the oxide semiconductor, to remove impurities such as hydrogen (also referred to as “dewatering” or “dehydrogenation process") It is important to supply oxygen to the oxide semiconductor to compensate for the oxygen deficiency (also referred to as “oxygenation treatment").
  • the V O H oxide semiconductor impurity is sufficiently reduced such by using a channel formation region of the transistor, it is possible to have stable electrical characteristics.
  • the insulator having an excess oxygen region it is preferable to use an oxide material in which a part of oxygen is desorbed by heating.
  • Oxides that desorb oxygen by heating are those in which the amount of oxygen desorbed in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1 in TDS (Thermal Desorption Spectroscopy) analysis.
  • the oxide film is 0.0 ⁇ 10 19 atoms / cm 3 or more, more preferably 2.0 ⁇ 10 19 atoms / cm 3 or more, and even more preferably 3.0 ⁇ 10 20 atoms / cm 3 or more.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 400 ° C. or lower.
  • the insulator having the excess oxygen region and the oxide 530 may be brought into contact with each other to perform one or more of heat treatment, microwave treatment, or RF treatment.
  • heat treatment microwave treatment, or RF treatment.
  • water or hydrogen in the oxide 530 can be removed.
  • reactions occur which bonds VoH is disconnected, when other words happening reaction of "V O H ⁇ Vo + H", it can be dehydrogenated.
  • the hydrogen generated as oxygen combines with H 2 O, it may be removed from the oxide 530 or oxide 530 near the insulator.
  • a part of hydrogen may be gettered on the conductor 542a and the conductor 542b.
  • the microwave processing for example, it is preferable to use an apparatus having a power source for generating high-density plasma or an apparatus having a power source for applying RF to the substrate side.
  • an apparatus having a power source for generating high-density plasma for example, by using a gas containing oxygen and using a high-density plasma, high-density oxygen radicals can be generated, and by applying RF to the substrate side, the oxygen radicals generated by the high-density plasma can be generated.
  • the pressure may be 133 Pa or more, preferably 200 Pa or more, and more preferably 400 Pa or more.
  • oxygen and argon are used as the gas to be introduced into the apparatus for performing microwave treatment, and the oxygen flow rate ratio (O 2 / (O 2 + Ar)) is 50% or less, preferably 10% or more and 30. It is advisable to perform microwave processing at% or less.
  • the heat treatment may be performed, for example, at 100 ° C. or higher and 450 ° C. or lower, more preferably 350 ° C. or higher and 400 ° C. or lower.
  • the heat treatment is carried out in an atmosphere of nitrogen gas or an inert gas, or an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas.
  • the heat treatment is preferably performed in an oxygen atmosphere.
  • oxygen can be supplied to the oxide 530 to reduce oxygen deficiency ( VO ).
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be carried out in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of oxidizing gas in order to supplement the desorbed oxygen after the heat treatment in an atmosphere of nitrogen gas or an inert gas.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of the oxidizing gas, and then the heat treatment may be continuously performed in an atmosphere of nitrogen gas or an inert gas.
  • the oxygen deficiency in the oxide 530 can be repaired by the supplied oxygen, in other words, the reaction "Vo + O ⁇ null" can be promoted. Further, since the oxygen supplied to the hydrogen remaining in the oxide 530 is reacted to remove the hydrogen as H 2 O (to dehydration) can. Thus, the hydrogen remained in the oxide 530 can be prevented from recombine V O H is formed by oxygen vacancies.
  • the insulator 524 has an excess oxygen region, it is preferable that the insulator 522 has a function of suppressing the diffusion of oxygen (for example, oxygen atom, oxygen molecule, etc.) (the oxygen is difficult to permeate).
  • oxygen for example, oxygen atom, oxygen molecule, etc.
  • the insulator 522 has a function of suppressing the diffusion of oxygen and impurities, the oxygen contained in the oxide 530 does not diffuse to the insulator 516 side, which is preferable. Further, it is possible to suppress the conductor 503 from reacting with the oxygen contained in the insulator 524 and the oxide 530.
  • the insulator 522 may be, for example, aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), tantalum oxide, zirconate oxide, lead zirconate titanate (PZT), strontium titanate (SrTIO 3 ), or It is preferable to use an insulator containing a so-called high-k material such as (Ba, Sr) TiO 3 (BST) in a single layer or in a laminated manner. As the miniaturization and high integration of transistors progress, problems such as leakage current may occur due to the thinning of the gate insulating film. By using a high-k material for the insulator that functions as a gate insulating film, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • a so-called high-k material such as (Ba, Sr) TiO 3 (BST)
  • an insulator containing an oxide of one or both of aluminum and hafnium which are insulating materials having a function of suppressing diffusion of impurities and oxygen (the above oxygen is difficult to permeate).
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate) and the like.
  • the insulator 522 is formed by using such a material, the insulator 522 suppresses the release of oxygen from the oxide 530 and the mixing of impurities such as hydrogen from the peripheral portion of the transistor 105t into the oxide 530. Acts as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, and zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxide or silicon nitride may be laminated on the above insulator.
  • the insulator 524 is preferably thermally stable.
  • silicon oxide and silicon oxide nitride are suitable because they are thermally stable.
  • by combining the insulator of the high-k material with silicon oxide or silicon oxide nitride it is possible to obtain an insulator 524 having a laminated structure that is thermally stable and has a high relative permittivity.
  • the transistor 105t has a second gate insulating film having a laminated structure of two layers shown by the insulator 522 and the insulator 524 is illustrated, but the second gate The insulating film may have a single layer, three layers, or a laminated structure of four or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • the transistor 105t uses a metal oxide that functions as an oxide semiconductor for the oxide 530 containing the channel forming region.
  • oxide 530 In-M-Zn oxide (element M is aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lantern, cerium, neodymium).
  • Hafnium, tantalum, tungsten, magnesium, etc. (one or more) and the like may be used.
  • the metal oxide functioning as an oxide semiconductor may be formed by a sputtering method or an ALD (Atomic Layer Deposition) method.
  • ALD Atomic Layer Deposition
  • a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more, which functions as a channel forming region in the oxide 530 it is preferable to use a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more, which functions as a channel forming region in the oxide 530. As described above, by using a metal oxide having a large bandgap, the off-current of the transistor can be reduced.
  • the oxide 530 can suppress the diffusion of impurities from the composition formed below the oxide 530a to the oxide 530b.
  • the oxide 530 has a laminated structure of a plurality of oxide layers having different atomic number ratios of each metal atom.
  • the atomic number ratio of the element M in the constituent elements is larger than the atomic number ratio of the element M in the constituent elements in the metal oxide used in the oxide 530b.
  • the atomic number ratio of the element M to In is preferably larger than the atomic number ratio of the element M to In in the metal oxide used for the oxide 530b.
  • the atomic number ratio of In to the element M is preferably larger than the atomic number ratio of In to the element M in the metal oxide used for the oxide 530a.
  • the energy at the lower end of the conduction band of the oxide 530a is higher than the energy at the lower end of the conduction band of the oxide 530b.
  • the electron affinity of the oxide 530a is smaller than the electron affinity of the oxide 530b.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band at the junction of the oxide 530a and the oxide 530b is continuously changed or continuously bonded. In order to do so, it is preferable to reduce the defect level density of the mixed layer formed at the interface between the oxide 530a and the oxide 530b.
  • the oxide 530a and the oxide 530b have a common element other than oxygen as a main component, a mixed layer having a low defect level density can be formed.
  • the oxide 530b is an In-Ga-Zn oxide
  • the main path of the carrier is the oxide 530b.
  • the defect level density at the interface between the oxide 530a and the oxide 530b can be lowered.
  • a conductor 542a and a conductor 542b that function as a source electrode and a drain electrode are provided on the oxide 530b.
  • Examples of the conductor 542a and the conductor 542b include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, and ruthenium. , Iridium, strontium, lanthanum, or an alloy containing the above-mentioned metal element as a component, an alloy in which the above-mentioned metal element is combined, or the like is preferably used.
  • tantalum nitride, titanium nitride, tungsten, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, oxides containing lanthanum and nickel, etc. are used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a metal nitride film such as tantalum nitride is preferable because it has a barrier property against hydrogen or oxygen.
  • the conductor 542a and the conductor 542b have a single-layer structure, but a laminated structure of two or more layers may be used.
  • a tantalum nitride film and a tungsten film may be laminated.
  • the titanium film and the aluminum film may be laminated.
  • a two-layer structure in which an aluminum film is laminated on a tungsten film a two-layer structure in which a copper film is laminated on a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is laminated on a titanium film, and a two-layer structure in which a copper film is laminated on a titanium film. It may have a two-layer structure in which copper films are laminated.
  • a molybdenum nitride film and an aluminum film or a copper film are laminated on the molybdenum film or the molybdenum nitride film, and a molybdenum film or a molybdenum nitride film is further formed on the aluminum film or the copper film.
  • a transparent conductive material containing indium oxide, tin oxide or zinc oxide may be used.
  • a region 543a and a region 543b may be formed as a low resistance region at the interface of the oxide 530 with the conductor 542a (or the conductor 542b) and its vicinity thereof.
  • the region 543a functions as one of the source region or the drain region
  • the region 543b functions as the other of the source region or the drain region.
  • a channel forming region is formed in a region sandwiched between the region 543a and the region 543b.
  • the oxygen concentration in the region 543a (or region 543b) may be reduced. Further, in the region 543a (or region 543b), a metal compound layer containing the metal contained in the conductor 542a (or the conductor 542b) and the component of the oxide 530 may be formed. In such a case, the carrier density of the region 543a (or region 543b) increases, and the region 543a (or region 543b) becomes a low resistance region.
  • the insulator 544 is provided so as to cover the conductor 542a and the conductor 542b, and suppresses the oxidation of the conductor 542a and the conductor 542b. At this time, the insulator 544 may be provided so as to cover the side surface of the oxide 530 and come into contact with the insulator 524.
  • insulator 544 a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, neodymium, lantern, magnesium, etc. Can be used. Further, as the insulator 544, silicon nitride oxide, silicon nitride or the like can also be used.
  • the insulator 544 it is preferable to use aluminum or an oxide containing one or both oxides of hafnium, such as aluminum oxide, hafnium oxide, aluminum, and an oxide containing hafnium (hafnium aluminate).
  • hafnium aluminate has higher heat resistance than the hafnium oxide film. Therefore, it is preferable because it is difficult to crystallize in the heat treatment in the subsequent step.
  • the conductors 542a and 542b are made of a material having oxidation resistance, or if the conductivity does not significantly decrease even if oxygen is absorbed, the insulator 544 is not an essential configuration. It may be appropriately designed according to the desired transistor characteristics.
  • the insulator 544 By having the insulator 544, it is possible to prevent impurities such as water and hydrogen contained in the insulator 580 from diffusing into the oxide 530b via the insulator 545. Further, it is possible to suppress the oxidation of the conductor 560 due to the excess oxygen contained in the insulator 580.
  • the insulator 545 functions as a first gate insulating film.
  • the insulator 545 is preferably formed by using an insulator that contains an excess of oxygen and releases oxygen by heating, similarly to the above-mentioned insulator 524.
  • silicon oxide with excess oxygen silicon oxide, silicon nitride, silicon nitride, silicon oxide with fluorine added, silicon oxide with carbon added, carbon, and silicon oxide with nitrogen added, vacancies Silicon oxide having can be used.
  • silicon oxide and silicon oxide nitride are preferable because they are stable against heat.
  • the film thickness of the insulator 545 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 545 and the conductor 560.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 545 to the conductor 560.
  • the diffusion of excess oxygen from the insulator 545 to the conductor 560 is suppressed. That is, it is possible to suppress a decrease in the amount of excess oxygen supplied to the oxide 530.
  • oxidation of the conductor 560 due to excess oxygen can be suppressed.
  • a material that can be used for the insulator 544 may be used.
  • the insulator 545 may have a laminated structure as in the case of the second gate insulating film.
  • an insulator that functions as a gate insulating film is made of a high-k material and heat.
  • the conductor 560 that functions as the first gate electrode has a two-layer structure in the present embodiment, but may have a single-layer structure or a laminated structure of three or more layers.
  • Conductor 560a is a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, nitric oxide molecule (N 2 O, NO, etc. NO 2), conductive having a function of suppressing the diffusion of impurities such as copper atoms It is preferable to use a material. Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.). Since the conductor 560a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 560b from being oxidized by the oxygen contained in the insulator 545 and the conductivity from being lowered.
  • the conductive material having a function of suppressing the diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • an oxide semiconductor applicable to the oxide 530 can be used as the conductor 560a. In that case, by forming the conductor 560a into a film by a sputtering method, the electric resistance value of the conductor 560a can be lowered to form a conductor. This can be called an OC (Oxide Conductor) electrode.
  • the conductor 560b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component. Further, since the conductor 560b also functions as wiring, it is preferable to use a conductor having high conductivity. For example, a conductive material containing tungsten, copper, or aluminum as a main component can be used. Further, the conductor 560b may have a laminated structure, for example, a laminated structure of titanium or titanium nitride and the conductive material.
  • the insulator 580 is provided on the conductor 542a and the conductor 542b via the insulator 544.
  • the insulator 580 preferably has an excess oxygen region.
  • silicon, resin, or the like silicon oxide and silicon oxide nitride are preferable because they are thermally stable.
  • silicon oxide and silicon oxide having pores are preferable because an excess oxygen region can be easily formed in a later step.
  • the insulator 580 preferably has an excess oxygen region. By providing the insulator 580 in which oxygen is released by heating, the oxygen in the insulator 580 can be efficiently supplied to the oxide 530. It is preferable that the concentration of impurities such as water and hydrogen in the insulator 580 is reduced.
  • the opening of the insulator 580 is formed so as to overlap the region between the conductor 542a and the conductor 542b.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region sandwiched between the conductor 542a and the conductor 542b.
  • the conductor 560 may have a shape having a high aspect ratio.
  • the conductor 560 is provided so as to be embedded in the opening of the insulator 580, even if the conductor 560 has a shape having a high aspect ratio, the conductor 560 is formed without collapsing during the process. Can be done.
  • the insulator 574 is preferably provided in contact with the upper surface of the insulator 580, the upper surface of the conductor 560, and the upper surface of the insulator 545.
  • an excess oxygen region can be provided in the insulator 545 and the insulator 580.
  • oxygen can be supplied into the oxide 530 from the excess oxygen region.
  • the insulator 574 use one or more metal oxides selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium and the like. Can be done.
  • aluminum oxide has a high barrier property and can suppress the diffusion of hydrogen and nitrogen even in a thin film of 0.5 nm or more and 3.0 nm or less. Therefore, the aluminum oxide film formed by the sputtering method can have a function as a barrier film for impurities such as hydrogen as well as an oxygen supply source.
  • the insulator 581 that functions as an interlayer film on the insulator 574.
  • the insulator 581 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductor 540a and the conductor 540b are arranged in the openings formed in the insulator 581, the insulator 574, the insulator 580, and the insulator 544.
  • the conductor 540a and the conductor 540b are provided so as to face each other with the conductor 560 interposed therebetween.
  • the conductor 540c is arranged in the openings formed in the insulator 581, the insulator 574, the insulator 580, the insulator 544, the insulator 524, and the insulator 522.
  • the conductor 540h is arranged in the insulator 581 and the opening formed in the insulator 574.
  • a conductor 161 and a conductor 162 and a conductor 163 are provided on the insulator 581.
  • Insulator 650 is provided on the insulator 581, the conductor 161 and the conductor 162, and on the conductor 163.
  • a conductor 150a is provided on the insulator 650, and an insulator 651 and an insulator 652 are provided on the insulator 650 and on the conductor 150a.
  • the insulator 651, and the insulator 652 for example, silicon oxide, silicon oxide nitride, silicon nitride, silicon nitride, aluminum oxide, aluminum nitride, aluminum nitride, aluminum nitride, or the like may be used.
  • the insulator 650 As the insulator 650, the insulator 651, and the insulator 652, a silicon oxide film, a silicon nitride film, or the like can be used. Further, the insulator 652 may function as a flattening film that covers the uneven shape below the insulator 652.
  • a conductor 100a, a conductor 102a, and a conductor 102b are provided on the insulator 652.
  • An insulator 653 is provided on the conductor 100a, the conductor 102a, and the conductor 102b.
  • an insulator used as an insulator 650, an insulator 651, or an insulator 652 may be used.
  • the conductor 150a and the conductor 163 have a region that overlaps with each other via the insulator 650 in a cross-sectional view, and the region has a function as a capacitive element 600.
  • the conductor 150a is electrically connected to the conductor 102a and the conductor 102b that function as the wiring 102, and the conductor 163 is electrically connected to the conductor 100a that functions as the wiring 100. Therefore, in the capacitive element 600, one electrode is electrically connected to the wiring 100, and the other electrode is electrically connected to the wiring 102.
  • the conductor 100a, the conductor 102a, and the conductor 102b have a region facing each other via the insulator 653 in a plan view, and the region is a capacitive element. It has a function as 601.
  • the conductor 100a functions as the wiring 100
  • the conductor 102a and the conductor 102b function as the wiring 102. Therefore, in the capacitance element 601, one electrode is electrically connected to the wiring 100 and the other electrode is electrically connected to the wiring 102.
  • the conductor 560 that functions as a front gate and the conductor 503 that functions as a back gate are electrically connected to the conductor 150a, and the conductor 542a and the conductor that function as a source electrode or a drain electrode are conductive.
  • the body 542b is electrically connected to the conductor 163. Therefore, in the capacitance element 101a corresponding to the capacitance formed between the source and drain of the transistor 105 and the front gate and the back gate, one electrode is electrically connected to the wiring 100 and the other electrode is electrically connected to the wiring 102. It can be regarded as being electrically connected.
  • the capacitance element 600, the capacitance element 601 and the capacitance element 101a are electrically connected between the wiring 100 and the wiring 102, the capacitance element 600, the capacitance element 601 and the capacitance element 101a are electrically connected to each other through these capacitance elements.
  • the noise component of the potential given to the wiring 100 can be removed.
  • the transistor 105 forming the capacitance element 101a, the capacitance element 600, and the capacitance element 601 are stacked in this order and have regions that overlap each other. Therefore, in one aspect of the present invention, it is possible to suppress the layout area of the circuit in a plan view while suppressing the malfunction of the circuit 10 or the semiconductor device using the circuit 10, or to reduce the size of the semiconductor device using the circuit. can do.
  • the conductor 161, the conductor 162, the conductor 163, the conductor 150a, the conductor 100a, the conductor 102a, and the conductor 102b are selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium.
  • a metal film containing the above-mentioned elements, a metal nitride film containing the above-mentioned elements as a component (tantal nitride film, titanium nitride film, molybdenum nitride film, tungsten nitride film) or the like can be used.
  • indium tin oxide indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon oxide are added. It is also possible to apply a conductive material such as indium tin oxide.
  • the conductor 161 and the conductor 162, the conductor 163, the conductor 150a, the conductor 100a, the conductor 102a, and the conductor 102b are shown in a single-layer configuration, but the configuration is not limited to this.
  • a laminated structure of two or more layers may be used.
  • a conductor having a barrier property and a conductor having a high adhesion to a conductor having a high conductivity may be formed between a conductor having a barrier property and a conductor having a high conductivity.
  • a tungsten film is used for the conductor 161 and the conductor 162, the conductor 163, and the conductor 150a.
  • a titanium film, a titanium nitride film, an aluminum film, a titanium film, and a titanium nitride film are laminated in this order on the conductor 100a, the conductor 102a, and the conductor 102b.
  • the conductor 540d, the conductor 540g, the conductor 540i, and the conductor 540j are arranged in the openings formed in the insulator 652, the insulator 651, and the insulator 650.
  • the conductor 540e and the conductor 540f are arranged in the insulator 652 and the opening formed in the insulator 651.
  • an opening may be formed so as to surround the transistor 105t, and an insulator having a high barrier property to hydrogen or water may be formed so as to cover the opening.
  • an opening is formed so as to surround the transistor 105t, for example, an opening reaching the insulator 522 or the insulator 514 is formed, and the above-mentioned insulator having a high barrier property is provided so as to be in contact with the insulator 522 or the insulator 514.
  • the insulator having a high barrier property to hydrogen or water for example, the same material as the insulator 522 or the insulator 514 may be used.
  • the substrates that can be used in the semiconductor device of one aspect of the present invention include glass substrates, quartz substrates, sapphire substrates, ceramic substrates, and metal substrates (for example, stainless steel substrates, substrates with stainless still foil, and tungsten substrates. , Substrates having tungsten foil, etc.), semiconductor substrates (for example, monocrystalline semiconductor substrates, polycrystalline semiconductor substrates, compound semiconductor substrates, etc.) SOI (Silicon on Insulator) substrates, and the like can be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of the present embodiment may be used. Examples of glass substrates include barium borosilicate glass, aluminosilicate glass, aluminosilicate glass, and soda lime glass. In addition, crystallized glass or the like can be used.
  • a flexible substrate a laminated film, paper containing a fibrous material, a base film, or the like
  • flexible substrates, laminated films, base films, etc. include the following.
  • plastics typified by polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), and polytetrafluoroethylene (PTFE).
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyether sulfone
  • PTFE polytetrafluoroethylene
  • acrylic examples include polypropylene, polyester, polyvinyl fluoride, or polyvinyl chloride.
  • examples include polyamide, polyimide, aramid resin, epoxy resin, inorganic vapor-deposited film, and papers.
  • a transistor using a semiconductor substrate, a single crystal substrate, an SOI substrate, or the like, it is possible to manufacture a transistor having a high current capacity and a small size with little variation in characteristics, size, or shape. ..
  • the circuit is composed of such transistors, the power consumption of the circuit can be reduced or the circuit can be highly integrated.
  • a flexible substrate may be used as the substrate, and a transistor, a resistance element, and / or a capacitive element or the like may be formed directly on the flexible substrate.
  • a release layer may be provided between the substrate and a transistor, a resistance element, and / or a capacitive element. The release layer can be used to separate a part or all of the semiconductor device on the substrate, separate it from the substrate, and transfer it to another substrate. At that time, the transistor, the resistance element, and / or the capacitive element can be reprinted on a substrate having poor heat resistance or a flexible substrate.
  • release layer for example, a laminated structure of an inorganic film of a tungsten film and a silicon oxide film, a structure in which an organic resin film such as polyimide is formed on a substrate, a silicon film containing hydrogen, or the like is used. Can be done.
  • the semiconductor device may be formed on a certain substrate, and then the semiconductor device may be transposed on another substrate.
  • substrates on which semiconductor devices are transferred include paper substrates, cellophane substrates, aramid film substrates, polyimide film substrates, stone substrates, wood substrates, and cloth substrates (natural) in addition to the substrates on which the above-mentioned transistors can be formed.
  • fibers including silk, cotton, linen
  • synthetic fibers nylon, polyurethane, polyester
  • recycled fibers including acetate, cupra, rayon, recycled polyester
  • leather substrates or rubber substrates.
  • This embodiment can be implemented in combination with other embodiments as appropriate.
  • FIG. 15 A part of the cross-sectional structure of the semiconductor device is shown in FIG.
  • the semiconductor device shown in FIG. 15 includes a transistor 550 and a transistor 105t.
  • FIG. 15 illustrates the transistor 105t shown in FIG. 12, the transistor 105 shown in FIGS. 4 and 5 can also be applied. Further, with respect to the components having the same reference numerals as those shown in FIGS. 10 to 14 in FIG. 15, the description in the third embodiment can be incorporated.
  • the transistor 105t is provided above the transistor 550.
  • the transistor 550 is provided on the substrate 311 and has a semiconductor region 313 composed of a conductor 316, an insulator 315, and a part of the substrate 311, a low resistance region 314a functioning as a source region or a drain region, and a low resistance region 314b. ..
  • FIG. 15 shows a cross-sectional view of the transistor 550 in the channel length direction.
  • the upper surface of the semiconductor region 313 and the side surface in the channel width direction of the transistor 550 are covered with the conductor 316 via the insulator 315. It has been.
  • the transistor 550 By making the transistor 550 a Fin type in this way, the on-characteristics of the transistor 550 can be improved by increasing the effective channel width. Further, since the contribution of the electric field of the gate electrode can be increased, the off characteristic of the transistor 550 can be improved.
  • the transistor 550 may be either a p-channel type or an n-channel type.
  • a semiconductor such as a silicon-based semiconductor in a region in which a channel of the semiconductor region 313 is formed, a region in the vicinity thereof, a low resistance region 314a serving as a source region or a drain region, a low resistance region 314b, and the like. It is more preferable to contain crystalline silicon. Alternatively, it may be formed of a material having Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), or the like. A configuration using silicon in which the effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing may be used. Alternatively, the transistor 550 may be a HEMT (High Electron Mobility Transistor) by using GaAs, GaAlAs, or the like.
  • HEMT High Electron Mobility Transistor
  • an element that imparts n-type conductivity such as arsenic and phosphorus, or a p-type conductivity such as boron is imparted.
  • the conductor 316 that functions as a gate electrode is a semiconductor material such as silicon, a metal material, or an alloy that contains an element that imparts n-type conductivity such as arsenic or phosphorus, or an element that imparts p-type conductivity such as boron.
  • a material or a conductive material such as a metal oxide material can be used.
  • the threshold voltage of the transistor can be adjusted by selecting the material of the conductor. Specifically, it is preferable to use a material such as titanium nitride or tantalum nitride for the conductor. Further, in order to achieve both conductivity and embedding property, it is preferable to use a metal material such as tungsten or aluminum as a laminate for the conductor, and it is particularly preferable to use tungsten in terms of heat resistance.
  • the transistor 550 may be formed by using an SOI (Silicon on Insulator) substrate or the like.
  • the SOI substrate is formed by injecting oxygen ions into a mirror-polished wafer and then heating it at a high temperature to form an oxide layer at a certain depth from the surface and to eliminate defects generated in the surface layer.
  • SIMOX Separatation by Implanted Oxygen
  • a transistor formed using a single crystal substrate has a single crystal semiconductor in a channel forming region.
  • the transistor 550 shown in FIG. 15 is an example, and the transistor is not limited to the configuration, and an appropriate transistor may be used according to the circuit configuration and the driving method.
  • the transistor used for the load 103 may be an OS transistor having the same configuration as the transistor 105t. In that case, it is not necessary to electrically connect the front gate and the back gate of the transistor to each other, and it is not necessary to electrically connect the source, drain and back gate of the transistor to each other.
  • the connection relationship between the electrodes of the transistors used in the load 103 may be appropriately determined according to the configuration of the circuit used in the load 103.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 are laminated in this order so as to cover the transistor 550.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 for example, silicon oxide, silicon oxide, silicon nitride, silicon nitride, aluminum oxide, aluminum oxide, aluminum nitride, aluminum nitride, etc. are used. Just do it.
  • the insulator 322 may have a function as a flattening film for flattening a step generated by a transistor 550 or the like provided below the insulator 322.
  • the upper surface of the insulator 322 may be flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve the flatness.
  • CMP chemical mechanical polishing
  • the insulator 324 it is preferable to use a film having a barrier property so that hydrogen and impurities do not diffuse in the region where the transistor 105t is provided from the substrate 311 or the transistor 550.
  • a film having a barrier property against hydrogen for example, silicon nitride formed by the CVD method can be used.
  • hydrogen may diffuse into a semiconductor element having an oxide semiconductor such as a transistor 105t, so that the characteristics of the semiconductor element may deteriorate. Therefore, it is preferable to use a film that suppresses the diffusion of hydrogen between the transistor 105t and the transistor 550.
  • the membrane that suppresses the diffusion of hydrogen is a membrane that desorbs a small amount of hydrogen.
  • the amount of hydrogen desorbed can be analyzed using, for example, a heated desorption gas analysis method (TDS).
  • TDS heated desorption gas analysis method
  • the amount of hydrogen desorbed from the insulator 324 is such that the amount desorbed in terms of hydrogen atoms per area of the insulator 324 is 10 ⁇ when the surface temperature of the film is in the range of 50 ° C. to 500 ° C. It may be 10 15 atoms / cm 2 or less, preferably 5 ⁇ 10 15 atoms / cm 2 or less.
  • the insulator 326 preferably has a lower dielectric constant than the insulator 324.
  • the relative permittivity of the insulator 326 is preferably less than 4, more preferably less than 3.
  • the relative permittivity of the insulator 326 is preferably 0.7 times or less, more preferably 0.6 times or less, the relative permittivity of the insulator 324.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 are embedded with the conductor 328 connected to the conductor 503, the conductor 330, and the like.
  • the conductor 328 and the conductor 330 have a function as a plug or wiring.
  • a conductor having a function as a plug or a wiring may collectively give a plurality of configurations and give the same reference numeral.
  • the wiring and the plug connected to the wiring may be integrated. That is, a part of the conductor may function as a wiring, and a part of the conductor may function as a plug.
  • each plug and wiring As the material of each plug and wiring (conductor 328, conductor 330, etc.), a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is used as a single layer or laminated. be able to. It is preferable to use a refractory material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is more preferable to use tungsten. Alternatively, it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low resistance conductive material.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is used as a single layer or laminated. be able to. It is preferable to use a refractory material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is more preferable to use tungsten.
  • a wiring layer may be provided on the insulator 326 and the conductor 330.
  • the insulator 350, the insulator 352, and the insulator 354 are laminated in this order.
  • a conductor 356 is formed on the insulator 350, the insulator 352, and the insulator 354.
  • the conductor 356 has a function as a plug or wiring for connecting to the transistor 550.
  • the conductor 356 can be provided by using the same material as the conductor 328 and the conductor 330.
  • the insulator 350 it is preferable to use an insulator having a barrier property against hydrogen, similarly to the insulator 324.
  • the conductor 356 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 350 having a barrier property against hydrogen.
  • the conductor having a barrier property against hydrogen for example, tantalum nitride or the like may be used. Further, by laminating tantalum nitride and tungsten having high conductivity, it is possible to suppress the diffusion of hydrogen from the transistor 550 while maintaining the conductivity as wiring. In this case, it is preferable that the tantalum nitride layer having a barrier property against hydrogen is in contact with the insulator 350 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 354 and the conductor 356.
  • the insulator 360, the insulator 362, and the insulator 364 are laminated in this order.
  • a conductor 366 is formed on the insulator 360, the insulator 362, and the insulator 364.
  • the conductor 366 has a function as a plug or wiring.
  • the conductor 366 can be provided by using the same material as the conductor 328 and the conductor 330.
  • the insulator 360 it is preferable to use an insulator having a barrier property against hydrogen, similarly to the insulator 324.
  • the conductor 366 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 360 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 364 and the conductor 366.
  • the insulator 370, the insulator 372, and the insulator 374 are laminated in this order.
  • a conductor 376 is formed on the insulator 370, the insulator 372, and the insulator 374.
  • the conductor 376 has a function as a plug or wiring.
  • the conductor 376 can be provided by using the same material as the conductor 328 and the conductor 330.
  • the insulator 370 it is preferable to use an insulator having a barrier property against hydrogen, similarly to the insulator 324.
  • the conductor 376 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 370 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 374 and the conductor 376.
  • the insulator 380, the insulator 382, and the insulator 384 are laminated in this order.
  • a conductor 386 is formed on the insulator 380, the insulator 382, and the insulator 384.
  • the conductor 386 has a function as a plug or wiring.
  • the conductor 386 can be provided by using the same material as the conductor 328 and the conductor 330.
  • the insulator 380 it is preferable to use an insulator having a barrier property against hydrogen, similarly to the insulator 324.
  • the conductor 386 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening of the insulator 380 having a barrier property against hydrogen.
  • the semiconductor device according to the present embodiment has been described. It is not limited to this.
  • the number of wiring layers similar to the wiring layer containing the conductor 356 may be three or less, or the number of wiring layers similar to the wiring layer including the conductor 356 may be five or more.
  • Insulator 510, insulator 512, insulator 514, and insulator 516 are laminated in this order on the insulator 384.
  • any of the insulator 510, the insulator 512, the insulator 514, and the insulator 516 it is preferable to use a substance having a barrier property against oxygen and hydrogen.
  • a film having a barrier property so that hydrogen and impurities do not diffuse from the area where the substrate 311 or the transistor 550 is provided to the area where the transistor 105t is provided is used. Is preferable. Therefore, the same material as the insulator 324 can be used.
  • Silicon nitride formed by the CVD method can be used as an example of a film having a barrier property against hydrogen.
  • hydrogen may diffuse into a semiconductor element having an oxide semiconductor such as a transistor 105t, so that the characteristics of the semiconductor element may deteriorate. Therefore, it is preferable to use a film that suppresses the diffusion of hydrogen between the transistor 105t and the transistor 550.
  • the membrane that suppresses the diffusion of hydrogen is a membrane that desorbs a small amount of hydrogen.
  • the film having a barrier property against hydrogen for example, it is preferable to use metal oxides such as aluminum oxide, hafnium oxide, and tantalum oxide for the insulator 510 and the insulator 514.
  • metal oxides such as aluminum oxide, hafnium oxide, and tantalum oxide for the insulator 510 and the insulator 514.
  • aluminum oxide has a high blocking effect that does not allow both oxygen and impurities such as hydrogen and water, which cause fluctuations in the electrical characteristics of the transistor, to permeate. Therefore, aluminum oxide can prevent impurities such as hydrogen and water from being mixed into the transistor 105t during and after the transistor is manufactured. In addition, the release of oxygen from the oxides constituting the transistor 105t can be suppressed. Therefore, aluminum oxide is suitable for use as a protective film for the transistor 105t.
  • the insulator 510, the insulator 512, the insulator 514, and the insulator 516 are embedded with a conductor 503 or the like that can function as a back gate of the transistor 105t.
  • FIG. 15 illustrates a case where the conductor 503 is electrically connected to the conductor 328 via the conductor 386, the conductor 376, the conductor 366, the conductor 356, and the conductor 330. ..
  • FIG. 15 illustrates a case where the insulator 582 is provided on the insulator 581.
  • the insulator 582 it is preferable to use a substance having a barrier property against oxygen and hydrogen. Therefore, the same material as the insulator 514 can be used for the insulator 582.
  • a metal oxide such as aluminum oxide, hafnium oxide, and tantalum oxide for the insulator 582.
  • aluminum oxide has a high blocking effect that does not allow both oxygen and impurities such as hydrogen and water, which cause fluctuations in the electrical characteristics of the transistor, to permeate. Therefore, aluminum oxide can prevent impurities such as hydrogen and water from being mixed into the transistor 105t during and after the transistor is manufactured. In addition, the release of oxygen from the oxides constituting the transistor 105t can be suppressed. Therefore, aluminum oxide is suitable for use as a protective film for the transistor 105t.
  • an insulator 586 is provided on the insulator 582.
  • the same material as the insulator 320 can be used.
  • a material having a relatively low dielectric constant it is possible to reduce the parasitic capacitance generated between the wirings.
  • the insulator 586 a silicon oxide film, a silicon nitride film, or the like can be used.
  • the insulator 522, the insulator 524, the insulator 544, the insulator 580, the insulator 574, the insulator 581, the insulator 582, and the insulator 586 are combined with the conductor 540a, the conductor 540b, and the conductor.
  • the body 540c and the like are embedded.
  • the conductor 540a and the conductor 540b have a function as a plug or wiring for connecting to the conductor 163.
  • the conductor 540c has a function as a plug or wiring for connecting to the conductor 161.
  • the conductor 540a, the conductor 540b, and the conductor 540c can be provided by using the same materials as the conductor 328 and the conductor 330.
  • an opening may be formed so as to surround the transistor 105t, and an insulator having a high barrier property to hydrogen or water may be formed so as to cover the opening.
  • an opening is formed so as to surround the transistor 105t, for example, an opening reaching the insulator 522 or the insulator 514 is formed, and the above-mentioned insulator having a high barrier property is provided so as to be in contact with the insulator 522 or the insulator 514.
  • the insulator having a high barrier property to hydrogen or water for example, the same material as the insulator 522 or the insulator 514 may be used.
  • a conductor 161 and a conductor 163 are provided above the transistor 105t.
  • An insulator 650 is provided on the conductors 161 and 163, and a conductor 150a is provided on the insulator 650.
  • This embodiment can be implemented in combination with other embodiments as appropriate.
  • FIG. 16 shows the configuration of the OS transistor 500A used for the measurement.
  • 16A corresponds to a top view of the OS transistor 500A
  • FIG. 16B is a cross-sectional view taken along the broken line L1-L2 of FIG. 16A, which corresponds to a cross-sectional view of the OS transistor 500A in the channel length direction
  • FIG. 16C is a cross-sectional view taken along the broken line W1-W2 of FIG. 16A, which corresponds to a cross-sectional view of the OS transistor 500A in the channel width direction.
  • the transistor 105 shown in FIG. 12 can be referred to.
  • FIG. 12 shows a configuration in which a plurality of transistors 105 are connected in parallel
  • the capacitance value of one OS transistor 500A shown in FIG. 16 was measured.
  • the description in the third embodiment can be incorporated.
  • the OS transistor 500A shown in FIG. 16 will be described as being different from the transistor 105 shown in FIG.
  • the OS transistor 500A shown in FIG. 16 has an oxide 546a between the oxide 530b and the conductor 542a, and has an oxide 546b between the oxide 530b and the conductor 542b. Further, in the OS transistor 500A shown in FIG. 16, oxides 530c1 and oxides 530c2 are laminated in this order between the bottom surface and the side surface of the opening of the insulator 580 and the insulator 545.
  • the source and the drain are connected to each other, and the front gate and the back gate are connected to each other.
  • SILVACO's SmartSpece was used for the calculation of Cgsd of the Si transistor.
  • the Si transistor has a single gate structure having one gate electrode, and has a channel length of 60 nm and a channel width of 80 nm. It was also assumed that the Si transistor had a structure in which the source and drain were connected to each other and the gate was connected to the body.
  • FIG. 17 shows the values of Cgsd of the OS transistor 500A and the Si transistor when the gate voltage Vgs is changed.
  • the value of Cgsd is standardized by the channel length and the channel width.
  • the Si transistor had a larger Cgsd value than the OS transistor 500A. Further, in the case of the OS transistor 500A, it was found that the difference between the Cgsd value when Vgs was lower than the threshold voltage and the Cgsd value when Vgs was higher than the threshold voltage was larger than that of the Si transistor. Therefore, when the OS transistor 500A is used as the capacitance element 101a, the power supply potential of the wiring 100 can be increased by adopting a configuration in which the transistors 105a and the transistors 105b as shown in FIGS. 3A and 3B are mixed in the capacitance section 104.
  • This embodiment can be implemented in combination with other embodiments as appropriate.
  • the metal oxide preferably contains at least indium or zinc. In particular, it preferably contains indium and zinc. Further, in addition to indium and zinc, it is preferable that aluminum, gallium, yttrium, tin and the like are contained. It may also contain one or more selected from boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt and the like. ..
  • FIG. 18A is a diagram illustrating classification of crystal structures of oxide semiconductors, typically IGZO (metal oxides containing In, Ga, and Zn).
  • IGZO metal oxides containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “Amorphous (amorphous)", “Crystalline”, and “Crystal”.
  • Amorphous includes “completable amorphous”.
  • the "Crystalline” includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned crystal) (extracting single crystal crystal).
  • single crystal, poly crystal, and single crystal amorphous are excluded from the classification of "Crystalline”.
  • “Crystal” includes single crystal and poly crystal.
  • the structure in the thick frame shown in FIG. 18A is an intermediate state between "Amorphous” and “Crystal", and is a structure belonging to a new boundary region (New crystal line phase). That is, the structure can be rephrased as a structure completely different from the energetically unstable "Amorphous” and "Crystal".
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD: X-Ray Evaluation) spectrum.
  • XRD X-ray diffraction
  • FIG. 18B the XRD spectrum obtained by GIXD (Glazing-Incidence XRD) measurement of a CAAC-IGZO film classified as "Crystalline" is shown in FIG. 18B.
  • the GIXD method is also referred to as a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 18B will be simply referred to as an XRD spectrum.
  • the thickness of the CAAC-IGZO film shown in FIG. 18B is 500 nm.
  • a peak showing clear crystallinity is detected in the XRD spectrum of the CAAC-IGZO film.
  • the crystal structure of the film or substrate can be evaluated by a diffraction pattern (also referred to as a microelectron diffraction pattern) observed by a micro electron diffraction method (NBED: Nano Beam Electron Diffraction).
  • the diffraction pattern of the CAAC-IGZO film is shown in FIG. 18C.
  • FIG. 18C is a diffraction pattern observed by the NBED in which the electron beam is incident parallel to the substrate.
  • electron beam diffraction is performed with the probe diameter set to 1 nm.
  • oxide semiconductors may be classified differently from FIG. 18A.
  • oxide semiconductors are divided into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single crystal oxide semiconductor include the above-mentioned CAAC-OS and nc-OS.
  • the non-single crystal oxide semiconductor includes a polycrystalline oxide semiconductor, a pseudo-amorphous oxide semiconductor (a-like OS: amorphous-like oxide semiconductor), an amorphous oxide semiconductor, and the like.
  • CAAC-OS CAAC-OS
  • nc-OS nc-OS
  • a-like OS the details of the above-mentioned CAAC-OS, nc-OS, and a-like OS will be described.
  • CAAC-OS is an oxide semiconductor having a plurality of crystal regions, the plurality of crystal regions having the c-axis oriented in a specific direction.
  • the specific direction is the thickness direction of the CAAC-OS film, the normal direction of the surface to be formed of the CAAC-OS film, or the normal direction of the surface of the CAAC-OS film.
  • the crystal region is a region having periodicity in the atomic arrangement. When the atomic arrangement is regarded as a lattice arrangement, the crystal region is also a region in which the lattice arrangement is aligned. Further, the CAAC-OS has a region in which a plurality of crystal regions are connected in the ab plane direction, and the region may have distortion.
  • the strain refers to a region in which a plurality of crystal regions are connected in which the orientation of the lattice arrangement changes between a region in which the lattice arrangement is aligned and a region in which another grid arrangement is aligned.
  • CAAC-OS is an oxide semiconductor that is c-axis oriented and not clearly oriented in the ab plane direction.
  • Each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystal region is less than 10 nm.
  • the size of the crystal region may be about several tens of nm.
  • CAAC-OS has indium (In) and oxygen. It tends to have a layered crystal structure (also referred to as a layered structure) in which a layer (hereinafter, In layer) and a layer having elements M, zinc (Zn), and oxygen (hereinafter, (M, Zn) layer) are laminated. There is. Indium and element M can be replaced with each other. Therefore, the (M, Zn) layer may contain indium. In addition, the In layer may contain the element M. In addition, Zn may be contained in the In layer.
  • the layered structure is observed as a lattice image in, for example, a high-resolution TEM image.
  • the position of the peak indicating the c-axis orientation may vary depending on the type and composition of the metal elements constituting CAAC-OS.
  • a plurality of bright spots are observed in the electron diffraction pattern of the CAAC-OS film.
  • a certain spot and another spot are observed at point-symmetrical positions with the spot of the incident electron beam passing through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is based on a hexagonal lattice, but the unit lattice is not limited to a regular hexagon and may be a non-regular hexagon. Further, in the above strain, it may have a lattice arrangement such as a pentagon or a heptagon.
  • a clear grain boundary cannot be confirmed even in the vicinity of strain. That is, it can be seen that the formation of grain boundaries is suppressed by the distortion of the lattice arrangement. This is because CAAC-OS can tolerate distortion because the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between atoms changes due to substitution of metal atoms. It is thought that this is the reason.
  • CAAC-OS for which no clear crystal grain boundary is confirmed, is one of the crystalline oxides having a crystal structure suitable for the semiconductor layer of the transistor. It is preferable to have Zn in order to form CAAC-OS.
  • In-Zn oxide and In-Ga-Zn oxide are more suitable than In oxide because they can suppress the generation of grain boundaries.
  • CAAC-OS is an oxide semiconductor having high crystallinity and no clear grain boundary is confirmed. Therefore, it can be said that CAAC-OS is unlikely to cause a decrease in electron mobility due to grain boundaries. Further, since the crystallinity of the oxide semiconductor may be lowered due to the mixing of impurities or the generation of defects, CAAC-OS can be said to be an oxide semiconductor having few impurities and defects (oxygen deficiency, etc.). Therefore, the oxide semiconductor having CAAC-OS has stable physical properties. Therefore, the oxide semiconductor having CAAC-OS is resistant to heat and has high reliability. CAAC-OS is also stable against high temperatures in the manufacturing process (so-called thermal budget). Therefore, if CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be expanded.
  • nc-OS has periodicity in the atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • nc-OS has tiny crystals. Since the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also referred to as a nanocrystal.
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • the nc-OS may be indistinguishable from the a-like OS and the amorphous oxide semiconductor depending on the analysis method.
  • a peak indicating crystallinity is not detected in the Out-of-plane XRD measurement using a ⁇ / 2 ⁇ scan.
  • electron beam diffraction also referred to as limited field electron diffraction
  • a diffraction pattern such as a halo pattern is generated.
  • electron diffraction also referred to as nanobeam electron diffraction
  • an electron beam having a probe diameter for example, 1 nm or more and 30 nm or less
  • An electron diffraction pattern in which a plurality of spots are observed in a ring-shaped region centered on a direct spot may be acquired.
  • the a-like OS is an oxide semiconductor having a structure between nc-OS and an amorphous oxide semiconductor.
  • the a-like OS has a void or low density region. That is, the a-like OS has lower crystallinity than the nc-OS and CAAC-OS.
  • a-like OS has a higher hydrogen concentration in the membrane than nc-OS and CAAC-OS.
  • CAC-OS is, for example, a composition of a material in which the elements constituting the metal oxide are unevenly distributed in a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size close thereto.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size close thereto.
  • the mixed state is also called a mosaic shape or a patch shape.
  • CAC-OS has a structure in which a material is separated into a first region and a second region to form a mosaic shape, and the first region is distributed in a film (also referred to as a cloud shape).
  • CAC-OS is a composite metal oxide in which the first region and the second region are mixed.
  • the atomic number ratios of In, Ga, and Zn to the metal elements constituting CAC-OS in the In-Ga-Zn oxide are expressed as [In], [Ga], and [Zn], respectively.
  • the first region is a region in which [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region in which [Ga] is larger than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region in which indium oxide, indium zinc oxide, or the like is the main component.
  • the second region is a region in which gallium oxide, gallium zinc oxide, or the like is the main component. That is, the first region can be rephrased as a region containing In as a main component. Further, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as a main component (No. 1) by EDX mapping acquired by using energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy). It can be confirmed that the region (1 region) and the region containing Ga as a main component (second region) are unevenly distributed and mixed.
  • CAC-OS When CAC-OS is used for a transistor, the conductivity caused by the first region and the insulating property caused by the second region act in a complementary manner to form a switching function (a function of switching On / Off). Can be added to CAC-OS. That is, the CAC-OS has a conductive function in a part of the material, an insulating function in the other part of the material, and a semiconductor function in the whole material. By separating the conductive function and the insulating function, both functions can be maximized. Therefore, by using CAC-OS as a transistor, high on-current ( Ion ), high field-effect mobility ( ⁇ ), and high-speed switching operation can be realized.
  • Ion on-current
  • ⁇ high field-effect mobility
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor according to one aspect of the present invention has two or more of amorphous oxide semiconductor, polycrystalline oxide semiconductor, a-like OS, CAC-OS, nc-OS, and CAAC-OS. You may.
  • the oxide semiconductor as a transistor, a transistor having high field effect mobility can be realized. Moreover, a highly reliable transistor can be realized.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm -3 or less, preferably 1 ⁇ 10 15 cm -3 or less, more preferably 1 ⁇ 10 13 cm -3 or less, and more preferably 1 ⁇ 10 11 cm ⁇ . It is 3 or less, more preferably less than 1 ⁇ 10 10 cm -3 , and more than 1 ⁇ 10 -9 cm -3 .
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density is referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • An oxide semiconductor having a low carrier concentration may be referred to as a high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • the charge captured at the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel forming region is formed in an oxide semiconductor having a high trap level density may have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon and carbon in the oxide semiconductor and the concentration of silicon and carbon near the interface with the oxide semiconductor are set to 2. ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • a defect level may be formed and carriers may be generated. Therefore, a transistor using an oxide semiconductor containing an alkali metal or an alkaline earth metal tends to have a normally-on characteristic. Therefore, the concentration of the alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms / cm 3 , preferably 5 ⁇ 10 18 atoms / cm 3 or less, and more preferably 1 ⁇ 10 18 atoms / cm 3 or less. , More preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • hydrogen contained in an oxide semiconductor reacts with oxygen bonded to a metal atom to become water, which may form an oxygen deficiency.
  • oxygen deficiency When hydrogen enters the oxygen deficiency, electrons that are carriers may be generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing hydrogen tends to have a normally-on characteristic. Therefore, it is preferable that hydrogen in the oxide semiconductor is reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , more preferably 5 ⁇ 10 18 atoms / cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • FIG. 19A shows a top view of the substrate 711 before the dicing process is performed.
  • a semiconductor substrate also referred to as a "semiconductor wafer"
  • a plurality of circuit regions 712 are provided on the substrate 711.
  • a semiconductor device a CPU, an RF tag, an image sensor, or the like can be provided in the circuit area 712.
  • Each of the plurality of circuit areas 712 is surrounded by a separation area 713.
  • a separation line (also referred to as a “dicing line”) 714 is set at a position overlapping the separation region 713. By cutting the substrate 711 along the separation line 714, the chip 715 including the circuit area 712 can be cut out from the substrate 711.
  • FIG. 19B shows an enlarged view of the chip 715.
  • a conductive layer or a semiconductor layer may be provided in the separation region 713.
  • ESD that may occur during the dicing step can be alleviated, and a decrease in the yield of the dicing step can be prevented.
  • the dicing step is performed while flowing pure water in which carbon dioxide gas or the like is dissolved to reduce the specific resistance for the purpose of cooling the substrate, removing shavings, preventing antistatic, and the like.
  • the amount of pure water used can be reduced. Therefore, the production cost of the semiconductor device can be reduced. Moreover, the productivity of the semiconductor device can be increased.
  • the semiconductor layer provided in the separation region 713 it is preferable to use a material having a band gap of 2.5 eV or more and 4.2 eV or less, preferably 2.7 eV or more and 3.5 eV or less.
  • a material having a band gap of 2.5 eV or more and 4.2 eV or less preferably 2.7 eV or more and 3.5 eV or less.
  • the electronic component is also referred to as a semiconductor package or an IC package.
  • the electronic component is completed by combining the semiconductor device shown in the above embodiment and a component other than the semiconductor device.
  • a "backside grinding step” for grinding the back surface (the surface on which the semiconductor device or the like is not formed) of the element substrate is performed (step S721). ).
  • a "backside grinding step” for grinding the back surface (the surface on which the semiconductor device or the like is not formed) of the element substrate is performed (step S721). ).
  • a "dicing step” for separating the element substrate into a plurality of chips (chips 715) is performed (step S722).
  • a "die bonding step” is performed in which the separated chips are individually picked up and bonded onto the lead frame (step S723).
  • a method suitable for the product is appropriately selected, such as bonding with resin or bonding with tape.
  • the chip may be bonded on the interposer substrate instead of the lead frame.
  • a "wire bonding step” is performed in which the leads of the lead frame and the electrodes on the chip are electrically connected by a thin metal wire (wire) (step S724).
  • a silver wire or a gold wire can be used as the thin metal wire.
  • ball bonding or wedge bonding can be used as the wire bonding.
  • the wire-bonded chips are subjected to a "sealing step (molding step)" in which they are sealed with an epoxy resin or the like (step S725).
  • a sealing step molding step
  • an epoxy resin or the like step S725.
  • a "lead plating step” for plating the leads of the lead frame is performed (step S726).
  • the plating process prevents reeds from rusting, and soldering can be performed more reliably when mounting on a printed circuit board later.
  • a "molding step” of cutting and molding the lead is performed (step S727).
  • step S728 a "marking step” of printing (marking) the surface of the package is performed.
  • step S729 the electronic component is completed (step S729) through an “inspection step” (step S729) for checking whether the appearance shape is good or bad and whether or not there is a malfunction.
  • FIG. 20B shows a schematic perspective view of the completed electronic component as an example of an electronic component.
  • the electronic component 750 shown in FIG. 20B has a lead 755 and a semiconductor device 753.
  • the semiconductor device 753, the semiconductor device shown in the above embodiment can be used.
  • the electronic component 750 shown in FIG. 20B is mounted on, for example, a printed circuit board 752.
  • a plurality of such electronic components 750 are combined and electrically connected to each other on the printed circuit board 752 to complete a substrate (mounting substrate 754) on which the electronic components are mounted.
  • the completed mounting board 754 is used for electronic devices and the like.
  • a display device such as a television or a monitor, a lighting device, a desktop or notebook type personal computer, a word processor, a DVD (Digital Any Disc), or the like.
  • Image playback device portable CD player, radio, tape recorder, headphone stereo, stereo, table clock, wall clock, cordless telephone handset, transceiver, mobile phone, car phone, portable type to play still images or videos stored in the medium
  • Large game machines such as game machines, tablet terminals, pachinko machines, calculators, portable information terminals (also called “portable information terminals"), electronic notebooks, electronic book terminals, electronic translators, voice input devices, video cameras, High-frequency heating devices such as digital still cameras, electric shavers and refrigerators, electric rice cookers, electric washing machines, electric vacuum cleaners, water heaters, fans, hair dryers, air conditioners, humidifiers, dehumidifiers and other air conditioning equipment, dishwashing Vessels, tableware dryers, clothes dryers, duvet dryers, electric refrigerators, electric freezers, electric refrigerators, freezers for DNA storage, flashlights, tools such as chainsaws, smoke detectors, medical equipment such as dialysis machines, etc. Be done. Further examples include industrial equipment such as guide lights, traffic
  • moving objects propelled by electric motors using electric power from power storage devices are also included in the category of electronic devices.
  • the moving body include an electric vehicle (EV), a hybrid electric vehicle (HEV) having an internal combustion engine and an electric motor, a plug-in hybrid electric vehicle (PHEV), a tracked vehicle in which these tire wheels are changed to an infinite track, and an electric assist.
  • EV electric vehicle
  • HEV hybrid electric vehicle
  • PHEV plug-in hybrid electric vehicle
  • a tracked vehicle in which these tire wheels are changed to an infinite track and an electric assist.
  • motorized bicycles including bicycles, motorcycles, electric wheelchairs, golf carts, small or large vessels, submarines, helicopters, aircraft, rockets, artificial satellites, space probes, planetary explorers, and spacecraft.
  • the semiconductor device or electronic component according to one aspect of the present invention can be used for a communication device or the like built in these electronic devices.
  • Electronic devices include sensors (force, displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemicals, voice, time, hardness, electric field, current, voltage, power, radiation, It may have a sensor that includes the ability to measure flow rate, humidity, slope, vibration, odor or infrared rays).
  • Electronic devices can have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function to display a calendar, date or time, a function to execute various software (programs), wireless communication. It can have a function, a function of reading a program or data recorded on a recording medium, and the like.
  • the display device 8000 is an example of an electronic device using the semiconductor device 8004 according to one aspect of the present invention.
  • the display device 8000 corresponds to a display device for receiving TV broadcasts, and includes a housing 8001, a display unit 8002, a speaker unit 8003, a semiconductor device 8004, a power storage device 8005, and the like.
  • the semiconductor device 8004 according to one aspect of the present invention is provided inside the housing 8001.
  • the semiconductor device 8004 can hold control information, control programs, and the like.
  • the semiconductor device 8004 has a communication function, and the display device 8000 can function as an IoT device.
  • the display device 8000 can be supplied with electric power from a commercial power source, or can use the electric power stored in the power storage device 8005.
  • the display unit 8002 includes a liquid crystal display device, a light emitting display device having a light emitting element such as an organic EL element in each pixel, an electrophoresis display device, a DMD (Digital Micromirror Device), a PDP (Plasma Display Panel), and a FED (Field Emission).
  • a display device such as a Display can be used.
  • the display device includes all information display devices such as those for receiving TV broadcasts, those for personal computers, and those for displaying advertisements.
  • the stationary lighting device 8100 is an example of an electronic device using the semiconductor device 8103 according to one aspect of the present invention.
  • the lighting device 8100 includes a housing 8101, a light source 8102, a semiconductor device 8103, a power storage device 8105, and the like.
  • FIG. 21 illustrates a case where the semiconductor device 8103 is provided inside the ceiling 8104 in which the housing 8101 and the light source 8102 are installed, but the semiconductor device 8103 is provided inside the housing 8101. You may.
  • the semiconductor device 8103 can hold information such as the emission brightness of the light source 8102, a control program, and the like.
  • the semiconductor device 8103 has a communication function, and the lighting device 8100 can function as an IoT device.
  • the lighting device 8100 can be supplied with electric power from a commercial power source, or can use the electric power stored in the power storage device.
  • FIG. 21 illustrates the stationary lighting device 8100 provided on the ceiling 8104
  • the semiconductor device according to one aspect of the present invention is provided on a side wall 8405, a floor 8406, a window 8407, etc. other than the ceiling 8104. It can be used for a stationary lighting device provided, or it can be used for a desktop lighting device or the like.
  • the light source 8102 an artificial light source that artificially obtains light by using electric power can be used.
  • incandescent lamps, discharge lamps such as fluorescent lamps, and light emitting elements such as LEDs and organic EL elements are examples of the artificial light sources.
  • the air conditioner having the indoor unit 8200 and the outdoor unit 8204 is an example of an electronic device using the semiconductor device 8203 according to one aspect of the present invention.
  • the indoor unit 8200 includes a housing 8201, an air outlet 8202, a semiconductor device 8203, a power storage device 8205, and the like.
  • FIG. 21 illustrates a case where the semiconductor device 8203 is provided in the indoor unit 8200, the semiconductor device 8203 may be provided in the outdoor unit 8204. Alternatively, the semiconductor device 8203 may be provided in both the indoor unit 8200 and the outdoor unit 8204.
  • the semiconductor device 8203 can hold control information of the air conditioner, a control program, and the like.
  • the semiconductor device 8203 has a communication function, and the air conditioner can function as an IoT device. Further, the air conditioner can be supplied with electric power from a commercial power source, or can use the electric power stored in the power storage device 8205.
  • FIG. 21 illustrates a separate type air conditioner composed of an indoor unit and an outdoor unit
  • the integrated air conditioner having the functions of the indoor unit and the outdoor unit in one housing may be used.
  • a semiconductor device according to one aspect of the present invention can also be used.
  • the electric refrigerator-freezer 8300 is an example of an electronic device using the semiconductor device 8304 according to one aspect of the present invention.
  • the electric refrigerator-freezer 8300 includes a housing 8301, a refrigerator door 8302, a freezer door 8303, a semiconductor device 8304, a power storage device 8305, and the like.
  • the power storage device 8305 is provided inside the housing 8301.
  • the semiconductor device 8304 can hold control information, a control program, and the like of the electric refrigerator / freezer 8300.
  • the semiconductor device 8304 has a communication function, and the electric refrigerator / freezer 8300 can function as an IoT device.
  • the electric refrigerator / freezer 8300 can be supplied with electric power from a commercial power source, or can use the electric power stored in the power storage device 8305.
  • FIG. 22A shows an example of a wristwatch-type portable information terminal.
  • the mobile information terminal 6100 includes a housing 6101, a display unit 6102, a band 6103, an operation button 6105, and the like. Further, the portable information terminal 6100 includes a secondary battery and a semiconductor device or electronic component according to one aspect of the present invention. By using the semiconductor device or electronic component according to one aspect of the present invention for the mobile information terminal 6100, the mobile information terminal 6100 can function as an IoT device.
  • FIG. 22B shows an example of a mobile phone.
  • the personal digital assistant 6200 includes an operation button 6203, a speaker 6204, a microphone 6205, and the like, in addition to the display unit 6202 incorporated in the housing 6201.
  • the mobile information terminal 6200 includes a fingerprint sensor 6209 in an area overlapping the display unit 6202.
  • the fingerprint sensor 6209 may be an organic light sensor. Since the fingerprint differs depending on the individual, the fingerprint sensor 6209 can acquire the fingerprint pattern and perform personal authentication.
  • the light emitted from the display unit 6202 can be used as a light source for acquiring the fingerprint pattern by the fingerprint sensor 6209.
  • the portable information terminal 6200 includes a secondary battery and a semiconductor device or an electronic component according to one aspect of the present invention.
  • the portable information terminal 6200 can function as an IoT device.
  • FIG. 22C shows an example of a cleaning robot.
  • the cleaning robot 6300 has a display unit 6302 arranged on the upper surface of the housing 6301, a plurality of cameras 6303 arranged on the side surface, a brush 6304, an operation button 6305, various sensors, and the like. Although not shown, the cleaning robot 6300 is provided with tires, suction ports, and the like. The cleaning robot 6300 is self-propelled, can detect dust 6310, and can suck dust from a suction port provided on the lower surface.
  • the cleaning robot 6300 can analyze the image taken by the camera 6303 and determine the presence or absence of obstacles such as walls, furniture, and steps. Further, when an object that is likely to be entangled with the brush 6304 such as wiring is detected by image analysis, the rotation of the brush 6304 can be stopped.
  • the cleaning robot 6300 includes a secondary battery and a semiconductor device or electronic component according to one aspect of the present invention. By using the semiconductor device or electronic component according to one aspect of the present invention for the cleaning robot 6300, the cleaning robot 6300 can function as an IoT device.
  • FIG. 22D shows an example of a robot.
  • the robot 6400 shown in FIG. 22D includes an arithmetic unit 6409, an illuminance sensor 6401, a microphone 6402, an upper camera 6403, a speaker 6404, a display unit 6405, a lower camera 6406 and an obstacle sensor 6407, and a moving mechanism 6408.
  • the microphone 6402 has a function of detecting the user's voice, environmental sound, and the like. Further, the speaker 6404 has a function of emitting sound. The robot 6400 can communicate with the user by using the microphone 6402 and the speaker 6404.
  • the display unit 6405 has a function of displaying various information.
  • the robot 6400 can display the information desired by the user on the display unit 6405.
  • the display unit 6405 may be equipped with a touch panel. Further, the display unit 6405 may be a removable information terminal, and by installing the display unit 6405 at a fixed position of the robot 6400, charging and data transmission / reception are possible.
  • the upper camera 6403 and the lower camera 6406 have a function of photographing the surroundings of the robot 6400. Further, the obstacle sensor 6407 can detect the presence or absence of an obstacle in the traveling direction when the robot 6400 moves forward by using the moving mechanism 6408. The robot 6400 can recognize the surrounding environment and move safely by using the upper camera 6403, the lower camera 6406, and the obstacle sensor 6407.
  • the light emitting device of one aspect of the present invention can be used for the display unit 6405.
  • the robot 6400 includes a secondary battery and a semiconductor device or electronic component according to an aspect of the present invention inside the robot 6400.
  • the robot 6400 can function as an IoT device.
  • FIG. 22E shows an example of an air vehicle.
  • the flying object 6500 shown in FIG. 22E has a propeller 6501, a camera 6502, a battery 6503, and the like, and has a function of autonomously flying.
  • the image data taken by the camera 6502 is stored in the electronic component 6504.
  • the electronic component 6504 can analyze the image data and detect the presence or absence of an obstacle when moving.
  • the remaining battery level can be estimated from the change in the storage capacity of the battery 6503 by the electronic component 6504.
  • the flying object 6500 includes a semiconductor device or an electronic component according to an aspect of the present invention inside the flying object 6500. By using the semiconductor device or electronic component according to one aspect of the present invention for the flying object 6500, the flying object 6500 can function as an IoT device.
  • FIG. 22F shows an example of an automobile.
  • the automobile 7160 has an engine, tires, brakes, a steering device, a camera, and the like.
  • the automobile 7160 includes a semiconductor device or an electronic component according to one aspect of the present invention inside the automobile. By using the semiconductor device or the electronic component according to one aspect of the present invention in the automobile 7160, the automobile 7160 can function as an IoT device.
  • the semiconductor device includes a normally-off CPU (also referred to as “Noff-CPU”) and the like.
  • the Nonf-CPU is an integrated circuit including a normally-off type transistor that is in a non-conducting state (also referred to as an off state) even when the gate voltage is 0V.
  • the Noff-CPU can stop the power supply to the unnecessary circuit in the Noff-CPU and put the circuit in the standby state. No power is consumed in the circuit where the power supply is stopped and the circuit is in the standby state. Therefore, the Nonf-CPU can minimize the amount of power used. Further, the Nonf-CPU can retain information necessary for operation such as setting conditions for a long period of time even if the power supply is stopped. To return from the standby state, it is only necessary to restart the power supply to the circuit, and it is not necessary to rewrite the setting conditions and the like. That is, it is possible to return from the standby state at high speed. In this way, the Nonf-CPU can reduce the power consumption without significantly reducing the operating speed.
  • the Noff-CPU can be suitably used for a small-scale system such as an IoT terminal device (also referred to as an "endpoint microcomputer") 803 in the IoT field.
  • IoT terminal device also referred to as an "endpoint microcomputer" 803 in the IoT field.
  • FIG. 23 shows the hierarchical structure of the IoT network and the tendency of the required specifications.
  • power consumption 804 and processing performance 805 are shown as required specifications.
  • the hierarchical structure of the IoT network is roughly divided into a cloud field 801 which is an upper layer and an embedded field 802 which is a lower layer.
  • the cloud field 801 includes, for example, a server.
  • the embedded field 802 includes, for example, machines, industrial robots, in-vehicle devices, home appliances, and the like.
  • the semiconductor device according to one aspect of the present invention can be suitably used for a communication device of an IoT terminal device that requires low power consumption.
  • the "endpoint” refers to the terminal region of the embedded field 802. Examples of devices used for endpoints include microcomputers used in factories, home appliances, infrastructure, agriculture, and the like.
  • FIG. 24 shows an image diagram of factory automation as an application example of an endpoint microcomputer.
  • the factory 884 is connected to the cloud 883 via an internet line (Internet).
  • the cloud 883 is also connected to the home 881 and the office 882 via an internet line.
  • the Internet line may be a wired communication system or a wireless communication system.
  • the semiconductor device according to one aspect of the present invention is used as the communication device in accordance with communication standards such as the 4th generation mobile communication system (4G) and the 5th generation mobile communication system (5G). Wireless communication should be performed.
  • the factory 884 may be connected to the factory 885 and the factory 886 via an internet line.
  • the Factory 884 has a master device (control device) 831.
  • the master device 831 has a function of connecting to the cloud 883 and transmitting / receiving information. Further, the master device 831 is connected to a plurality of industrial robots 842 included in the IoT terminal device 841 via an M2M (Machine to Machine) interface 832.
  • M2M interface 832 for example, industrial Ethernet (“Ethernet” is a registered trademark) which is a kind of wired communication method, local 5G which is a kind of wireless communication method, or the like may be used.
  • the factory manager can connect to the factory 884 from the home 881 or the office 882 via the cloud 883 and know the operating status and the like. In addition, it is possible to check for incorrect or missing items, indicate the location, and measure the tact time.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

回路が誤動作するのを防ぎ、当該回路を用いた半導体装置の信頼性を高める。 第１のトランジスタと、第２のトランジスタと、負荷と、負荷に電源電位を供給する機能を有する 配線と、を有し、第１トランジスタの半導体層は、酸化物半導体を含み、第２トランジスタの半導 体層は、酸化物半導体を含み、第１のトランジスタのソース及びドレインは、配線に電気的に接続 され、第１のトランジスタの第１のゲートには、基準電位が供給され、第２のトランジスタのソー ス及びドレインには、基準電位が供給され、第２のトランジスタの第１のゲートは、配線に電気的 に接続され、第１のトランジスタの半導体層は、配線と重なる領域を有し、第２のトランジスタの 半導体層は、配線と重なる領域を有する半導体装置。

Description

半導体装置
本発明の一態様は、半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や、半導体素子を含む回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、撮像装置、通信装置及び電子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明装置、電気光学装置、撮像装置、通信装置及び電子機器なども、半導体装置と呼ばれる場合がある。
スマートフォンやタブレット端末などに代表される携帯情報端末の普及が進んでいる。携帯情報端末の普及に伴い、様々な通信規格が制定されている。例えば、第４世代移動通信システム（４Ｇ）と呼ばれるＬＴＥ−Ａｄｖａｎｃｅｄ規格の運用が開始されている。
近年、ＩｏＴ（Ｉｎｔｅｒｎｅｔ　ｏｆ　Ｔｈｉｎｇｓ）などの情報技術の発展により、情報端末で扱われるデータ量は増大する傾向にある。また、情報端末などの電子機器に通信速度の向上が求められている。
ＩｏＴなどの様々な情報技術に対応するため、４Ｇよりも速い通信速度、多くの同時接続、短い遅延時間を実現する第５世代移動通信システム（５Ｇ）と呼ばれる新たな通信規格が検討されている。５Ｇでは、３．７ＧＨｚ帯、４．５ＧＨｚ帯、及び２８ＧＨｚ帯の通信周波数が使用される。
５Ｇに対応する半導体装置は、Ｓｉなど１種類の元素を主成分として用いる半導体や、ＧａとＡｓなど複数種類の元素を主成分として用いる化合物半導体を用いて作製される。さらに、金属酸化物の一種である酸化物半導体が注目されている。
酸化物半導体では、単結晶でも非晶質でもない、ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ（ＣＡＡＣ）構造及びｎａｎｏｃｒｙｓｔａｌｌｉｎｅ（ｎｃ）構造が見出されている（非特許文献１及び非特許文献２参照）。
非特許文献１及び非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術が開示されている。
Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"Ｒｅｓｅａｒｃｈ，Ｄｅｖｅｌｏｐｍｅｎｔ，ａｎｄ　Ａｐｐｌｉｃａｔｉｏｎ　ｏｆ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，"ＳＩＤ　Ｓｙｍｐｏｓｉｕｍ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ，２０１２，ｖｏｌｕｍｅ　４３，ｉｓｓｕｅ　１，ｐｐ．１８３−１８６ Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"Ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　ｃｒｙｓｔａｌｌｉｎｅ　Ｉｎ−Ｇａ−Ｚｎ−ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ａｎｄ　ｉｔｓ　ｔｒａｎｓｉｓｔｏｒ　ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，"Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ，２０１４，ｖｏｌｕｍｅ　５３，Ｎｕｍｂｅｒ　４Ｓ，ｐｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０
高周波回路などに代表されるデジタル信号を扱う集積回路では、周波数の高いノイズ成分が電源線に流れることがあり、それにより集積回路が誤動作するなど動作が不安定になりやすい。特に、携帯電話やタブレット型端末など、低消費電力化へのニーズが高い携帯型の電子機器では、低い電源電圧で集積回路を動作させるため、わずかな電圧変動により誤動作が起きやすい。
そこで、本発明の一態様では、回路が誤動作するのを防ぎ、当該回路を用いた半導体装置の信頼性を高めることを目的の一とする。また、本発明の一態様では、回路の低消費電力化を実現すること、または、半導体装置の低消費電力化を実現することを目的の一とする。
また、本発明の一態様では、ノイズ成分が電源線に流れるのを防ぐにあたり、ノイズ成分をバイパスするための手段を回路に設けたとしても、当該回路のレイアウト面積が増大するのを防ぐこと、または、当該回路を用いた半導体装置の小型化を実現することを目的の一とする。
また、本発明の一態様では、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、抽出することが可能である。
本発明の一態様は、トランジスタと、負荷と、上記負荷に電源電位を供給する機能を有する配線と、を有し、上記トランジスタの半導体層は、酸化物半導体を含み、上記トランジスタのソース及びドレインは、上記配線に電気的に接続され、上記トランジスタの第１のゲートには、基準電位が供給され、上記トランジスタの半導体層は、上記配線と重なる領域を有する半導体装置である。
本発明の一態様は、トランジスタと、負荷と、上記負荷に電源電位を供給する機能を有する配線と、を有し、上記トランジスタの半導体層は、酸化物半導体を含み、上記トランジスタのソース及びドレインには、基準電位が供給され、上記トランジスタの第１のゲートは、上記配線に電気的に接続され、上記トランジスタの半導体層は、上記配線と重なる領域を有する半導体装置である。
本発明の一態様は、トランジスタと、負荷と、上記負荷に電源電位を供給する機能を有する配線と、を有し、上記トランジスタの半導体層は、酸化物半導体を含み、上記トランジスタの第１のゲートは、上記トランジスタの半導体層を介して上記トランジスタの第２のゲートと重なる領域を有し、上記トランジスタのソース及びドレインは、上記配線に電気的に接続され、上記トランジスタの第１のゲート及び上記トランジスタの上記第２のゲートには、基準電位が供給され、上記トランジスタの半導体層は、上記配線と重なる領域を有する半導体装置である。
本発明の一態様は、トランジスタと、負荷と、上記負荷に電源電位を供給する機能を有する配線と、を有し、上記トランジスタの半導体層は、酸化物半導体を含み、上記トランジスタの第１のゲートは、上記トランジスタの半導体層を介して上記トランジスタの第２のゲートと重なる領域を有し、上記トランジスタのソース及びドレインには、基準電位が供給され、上記トランジスタの第１のゲート及び上記トランジスタの上記第２のゲートは、上記配線に電気的に接続され、上記トランジスタの半導体層は、上記配線と重なる領域を有する半導体装置である。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、負荷と、上記負荷に電源電位を供給する機能を有する配線と、を有し、上記第１のトランジスタの半導体層は、酸化物半導体を含み、上記第２のトランジスタの半導体層は、酸化物半導体を含み、上記第１のトランジスタのソース及びドレインは、上記配線に電気的に接続され、上記第１のトランジスタの第１のゲートには、基準電位が供給され、上記第２のトランジスタのソース及びドレインには、基準電位が供給され、上記第２のトランジスタの第１のゲートは、上記配線に電気的に接続され、上記第１のトランジスタの半導体層は、上記配線と重なる領域を有し、上記第２のトランジスタの半導体層は、上記配線と重なる領域を有する半導体装置である。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、負荷と、上記負荷に電源電位を供給する機能を有する配線と、を有し、上記第１のトランジスタの半導体層は、酸化物半導体を含み、上記第２のトランジスタの半導体層は、酸化物半導体を含み、上記第１のトランジスタの第１のゲートは、上記第１のトランジスタの半導体層を介して上記第１のトランジスタの第２のゲートと重なる領域を有し、上記第２のトランジスタの第１のゲートは、上記第２のトランジスタの半導体層を介して上記第２のトランジスタの第２のゲートと重なる領域を有し、上記第１のトランジスタのソース及びドレインは、上記配線に電気的に接続され、上記第１のトランジスタの第１のゲート及び上記第１のトランジスタの第２のゲートには、基準電位が供給され、上記第２のトランジスタのソース及びドレインには、基準電位が供給され、上記第２のトランジスタの第１のゲート及び上記第２のトランジスタの第２のゲートは、上記配線に電気的に接続され、上記第１のトランジスタの半導体層は、上記配線と重なる領域を有し、上記第２のトランジスタの半導体層は、上記配線と重なる領域を有する半導体装置である。
本発明の一態様により、回路が誤動作するのを防ぎ、当該回路を用いた半導体装置の信頼性を高めることができる。あるいは、本発明の一態様により、回路の低消費電力化を実現すること、または、半導体装置の低消費電力化を実現することができる。あるいは、本発明の一態様により、回路のレイアウト面積が増大するのを防ぐこと、または、当該回路を用いた半導体装置の小型化を実現することができる。あるいは、本発明の一態様により、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、抽出することが可能である。
図１Ａは本発明の一態様に係る回路の構成例を示す図である。図１Ｂは本発明の一態様に係る回路の、容量部の構成例を示す図である。
図２Ａ乃至図２Ｃは本発明の一態様に係る回路の、容量部の構成例を示す図である。
図３Ａ及び図３Ｂは本発明の一態様に係る回路の、容量部の構成例を示す図である。
図４は本発明の一態様に係る回路の、容量部の構成例を示す図である。
図５は本発明の一態様に係る回路の、容量部の構成例を示す図である。
図６は本発明の一態様に係る回路の、容量部の構成例を示す図である。
図７は本発明の一態様に係る回路の、容量部の構成例を示す図である。
図８は本発明の一態様に係る回路の構成例を示す図である。
図９は本発明の一態様に係る半導体装置の構成例を示す図である。
図１０は本発明の一態様に係る回路の、容量部の構成例を示す図である。
図１１は本発明の一態様に係る回路の、容量部の構成例を示す図である。
図１２は本発明の一態様に係る回路の、容量部の構成例を示す図である。
図１３は本発明の一態様に係る回路の、容量部の構成例を示す図である。
図１４は本発明の一態様に係る回路の、容量部の構成例を示す図である。
図１５は本発明の一態様に係る半導体装置の構成例を示す図である。
図１６Ａ乃至図１６Ｃはシミュレーションに用いたＯＳトランジスタの構造を示す図である。
図１７はシミュレーション結果を示す図である。
図１８ＡはＩＧＺＯの結晶構造の分類を説明する図である。図１８ＢはＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図１８ＣはＣＡＡＣ−ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図１９Ａは、半導体ウエハの上面図である。図１９Ｂはチップの拡大図である。
図２０Ａは、電子部品の作製工程例を説明するフローチャートである。図２０Ｂは、電子部品の斜視模式図である。
図２１は電子機器の一例を示す図である。
図２２Ａ乃至図２２Ｆは、電子機器の一例を示す図である。
図２３は、ＩｏＴネットワークの階層構造と要求仕様の傾向を示す図である。
図２４は、ファクトリーオートメーションのイメージ図である。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その説明の繰り返しは省略する。
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。
また、上面図（「平面図」ともいう）や斜視図などにおいて、図面をわかりやすくするために、一部の構成要素の記載を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電気回路における「端子」とは、電流の入力または出力、電圧の入力または出力、もしくは、信号の受信または送信が行なわれる部位を言う。よって、配線または電極の一部が端子として機能する場合がある。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソース及びドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソース及びドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、直接接続している場合と、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の送受信を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
また、本明細書などにおいて、「平行」とは、例えば、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」及び「直交」とは、例えば、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
なお、本明細書などにおいて、計数値及び計量値に関して「同一」、「同じ」、「等しい」または「均一」などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、電圧は、ある電位と、基準の電位（例えば接地電位またはソース電位）との電位差のことを示す場合が多い。よって、電圧と電位は互いに言い換えることが可能な場合が多い。本明細書などでは、特段の明示が無いかぎり、電圧と電位を言い換えることができるものとする。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する。よって、「半導体」を「絶縁体」に置き換えて用いることも可能である。この場合、「半導体」と「絶縁体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「絶縁体」は、互いに読み換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する。よって、「半導体」を「導電体」に置き換えて用いることも可能である。この場合、「半導体」と「導電体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「導電体」は、互いに読み換えることができる場合がある。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
なお、本明細書等において、トランジスタの「オン状態」とは、トランジスタのソースとドレインが電気的に短絡しているとみなせる状態（「導通状態」ともいう）をいう。また、トランジスタの「オフ状態」とは、トランジスタのソースとドレインが電気的に遮断しているとみなせる状態（「非導通状態」ともいう）をいう。
また、本明細書等において、「オン電流」とは、トランジスタがオン状態の時にソースとドレイン間に流れる電流をいう場合がある。また、「オフ電流」とは、トランジスタがオフ状態である時にソースとドレイン間に流れる電流をいう場合がある。
また、本明細書等において、高電源電位ＶＤＤ（以下、単に「ＶＤＤ」、「Ｈ電位」、または「Ｈ」ともいう）とは、低電源電位ＶＳＳ（以下、単に「ＶＳＳ」、「Ｌ電位」、または「Ｌ」ともいう）よりも高い電位の電源電位を示す。また、ＶＳＳとは、ＶＤＤよりも低い電位の電源電位を示す。また、接地電位（単に「ＧＮＤ」、または「ＧＮＤ電位」ともいう）をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
また、本明細書等において、ゲートとは、ゲート電極及びゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書等において、ソースとは、ソース領域、ソース電極、及びソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書等において、ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、図面などにおいて、配線及び電極などの電位をわかりやすくするため、配線及び電極などに隣接してＨ電位を示す“Ｈ”、またはＬ電位を示す“Ｌ”を付記する場合がある。また、電位変化が生じた配線及び電極などには、“Ｈ”または“Ｌ”を囲み文字で付記する場合がある。また、トランジスタがオフ状態である場合、当該トランジスタに重ねて“×”記号を付記する場合がある。
（実施の形態１）
本発明の一態様に係る回路１０の構成例について説明する。図１Ａに、本発明の一態様に係る回路１０の回路構成の一例を示す。図１Ａに示す回路１０は、配線１００と、配線１００に電気的に接続された容量素子１０１と、負荷１０３と、を有する。配線１００は、電源からの電位（以下、電源電位と呼ぶ）を負荷１０３に供給する機能を有する。負荷１０３には、電源電位が供給されることにより駆動する各種回路が含まれる。
電源電位は、半導体装置内に設けられた電源回路から与えられるものであってもよいし、半導体装置に設けられた端子を介して、半導体装置の外部から配線１００に与えられるものであってもよい。配線１００に与えられる電源電位は、接地電位、グラウンド電位などの基準となる電位（以下、基準電位と呼ぶ）よりも低い低電源電位（ＶＳＳと呼ぶ）、当該基準電位よりも高い高電源電位（ＶＤＤと呼ぶ）などが挙げられる。
容量素子１０１は、一方の電極が配線１００に電気的に接続されており、他方の電極は基準電位が与えられる配線１０２に電気的に接続されている。容量素子１０１は、単数であっても複数であってもよい。図１Ａでは、複数の容量素子１０１が並列に接続されている場合を例示しており、並列に接続された複数の容量素子１０１を有する部分を容量部１０４として示す。
容量素子１０１は、不要な高周波の信号であるノイズ成分が電源電位とともに配線１００に入力されたときに、当該ノイズ成分を配線１０２に逃がすことで、当該ノイズ成分が負荷１０３に供給されるのを防ぐ機能を有する。
本発明の一態様では、容量素子１０１としてトランジスタを用いる。図１Ａに示す容量部１０４の容量素子１０１にトランジスタを適用した場合の、容量部１０４の回路構成の一例を、図１Ｂに示す。図１Ｂに示す容量部１０４は、容量素子１０１の一形態に相当する容量素子１０１ａを、単数または複数有する。容量素子１０１ａは、トランジスタ１０５を有しており、トランジスタ１０５のソースとドレインとは互いに電気的に接続されている。容量素子１０１ａにおいて、トランジスタ１０５のソース及びドレインが一方の電極として機能し、トランジスタ１０５のゲートが他方の電極として機能する。図１Ｂでは、トランジスタ１０５のソース及びドレインが配線１００に電気的に接続され、トランジスタ１０５のゲートが配線１０２に電気的に接続される場合を例示している。
トランジスタ１０５として、非晶質、微結晶、多結晶または単結晶である、シリコン又はゲルマニウムなどの半導体膜に、チャネル形成領域を有するトランジスタ（Ｓｉトランジスタともいう）を用いることができる。シリコンの薄膜を用いてトランジスタ１０５を形成する場合、当該薄膜には、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。
また、トランジスタ１０５として、金属酸化物の一種である酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＯＳ）を含む半導体膜に、チャネル形成領域を有するトランジスタ（「ＯＳトランジスタ」または「ＯＳ−ＦＥＴ」ともいう）を用いることができる。ＯＳトランジスタを容量素子１０１ａに用いた場合、Ｓｉトランジスタを容量素子１０１ａに用いた場合よりも、容量素子１０１ａの平面視における面積あたりの容量値を高くすることができる。よって、ＯＳトランジスタを容量素子１０１ａに用いた本発明の回路では、レイアウト面積が増大するのを防ぐことができる。また、当該回路を用いた半導体装置の小型化を実現することができる。
なお、図１Ｂでは、トランジスタ１０５のソース及びドレインが配線１００に電気的に接続され、トランジスタ１０５のゲートが配線１０２に電気的に接続される容量部１０４を例示したが、トランジスタ１０５と、配線１００及び配線１０２との接続関係は、図１Ｂと逆であってもよい。トランジスタ１０５と、配線１００及び配線１０２との接続関係が図１Ｂと逆である容量部１０４の回路構成の一例を、図２Ａに示す。
図２Ａに示す容量部１０４は、図１Ｂに示す容量部１０４と同様に、容量素子１０１ａがトランジスタ１０５を有しており、トランジスタ１０５のソースとドレインとは互いに電気的に接続されている。図２Ａでは、トランジスタ１０５のゲートが配線１００に電気的に接続され、トランジスタ１０５のソース及びドレインが配線１０２に電気的に接続される場合を例示している。
また、本発明の一態様では、トランジスタ１０５が、断面視において、チャネル形成領域を間に介して互いに重なる領域を有する２つのゲート（フロントゲート、バックゲートとも呼ぶ）を有していてもよい。当該２つのゲートは、互いに電気的に接続されていてもよい。２つのゲートを有するトランジスタ１０５を、容量素子１０１ａとして用いた場合の、容量部１０４の回路構成の一例を図２Ｂに示す。
図２Ｂに示す容量部１０４では、容量素子１０１ａがトランジスタ１０５を有しており、トランジスタ１０５が２つのゲートを有している。トランジスタ１０５において、当該２つのゲートは互いに電気的に接続されており、ソースとドレインとは互いに電気的に接続されている。容量素子１０１ａにおいて、トランジスタ１０５のソース及びドレインが一方の電極として機能し、トランジスタ１０５の二つのゲートが他方の電極として機能する。図２Ｂでは、トランジスタ１０５のソース及びドレインが配線１００に電気的に接続され、トランジスタ１０５のゲートが配線１０２に電気的に接続される場合を例示している。
２つのゲートを有するトランジスタ１０５を、容量素子１０１ａとして用いた場合、ゲートが１つのトランジスタ１０５を容量素子１０１ａとして用いる場合に比べて、容量素子１０１ａの平面視における面積あたりの容量値を高くすることができる。よって、２つのゲートを有するトランジスタ１０５を、容量素子１０１ａとして用いた場合、回路のレイアウト面積が増大するのを防ぐことができる。また、当該回路を用いた半導体装置の小型化を実現することができる。
なお、半導体基板に形成されたバルクのトランジスタを、トランジスタ１０５として用いる場合、トランジスタ１０５のゲートをトランジスタ１０５のボディに電気的に接続することで、２つのゲートが互いに電気的に接続された薄膜のトランジスタ１０５と同様に、容量素子１０１ａの平面視における面積あたりの容量値を高くすることができる。
なお、図２Ｂでは、トランジスタ１０５のソース及びドレインが配線１００に電気的に接続され、トランジスタ１０５の２つのゲートが配線１０２に電気的に接続される容量部１０４を例示したが、トランジスタ１０５と、配線１００及び配線１０２との接続関係は、図２Ｂと逆であってもよい。トランジスタ１０５と、配線１００及び配線１０２との接続関係が図２Ｂと逆である容量部１０４の回路構成の一例を、図２Ｃに示す。
図２Ｃに示す容量部１０４は、図２Ｂに示す容量部１０４と同様に、容量素子１０１ａがトランジスタ１０５を有しており、トランジスタ１０５のソースとドレインとは互いに電気的に接続されている。図２Ｃでは、トランジスタ１０５の２つのゲートが配線１００に電気的に接続され、トランジスタ１０５のソース及びドレインが配線１０２に電気的に接続される場合を例示している。
また、容量部１０４が複数の容量素子１０１ａを有する場合に、図１Ａ及び図２Ｂに示す容量部１０４のように、全ての容量素子１０１ａにおいて、トランジスタ１０５のソース及びドレインが電気的に接続されていてもよいし、ソース及びドレインが配線１００に電気的に接続されているトランジスタ１０５と、ゲートが配線１００に電気的に接続されているトランジスタ１０５とが、容量部１０４の中で混在していてもよい。
ソース及びドレインが配線１００に電気的に接続されているトランジスタ１０５と、ゲートが配線１００に電気的に接続されているトランジスタ１０５とが、容量部１０４の中で混在している場合の、容量部１０４の回路構成の一例を図３Ａに示す。図３Ａでは、トランジスタ１０５のうち、ソース及びドレインが配線１００に電気的に接続されているものを、トランジスタ１０５ａとして示し、ゲートが配線１００に電気的に接続されているものを、トランジスタ１０５ｂとして示す。
図３Ａでは、トランジスタ１０５ａ及びトランジスタ１０５ｂが、フロントゲートを有し、バックゲートを有さない場合の、容量部１０４の回路構成を例示しているが、図３Ｂに示すように、容量部１０４において、トランジスタ１０５ａ及びトランジスタ１０５ｂが、互いに電気的に接続されたフロントゲート及びバックゲートを有していてもよい。
トランジスタのゲートとソース及びドレインとの間に形成される容量の容量値は、トランジスタのゲートとソース間に印加される電圧の値に従って変化する。よって、図３Ａ及び図３Ｂに示すように、トランジスタ１０５ａ及びトランジスタ１０５ｂが容量部１０４に混在している場合、配線１００の電源電位が変動しても、容量部１０４全体の合成容量の容量値が変動するのを抑えることができる。
一方、図１Ａ及び図２Ｂに示す容量部１０４のように、全ての容量素子１０１ａにおいてトランジスタ１０５のソース及びドレインが配線１００に接続されている場合、あるいは、全ての容量素子１０１ａにおいてトランジスタ１０５のゲートが配線１００に接続されている場合、容量部１０４の作製に用いられるマスクのレイアウトパターンの周期性を高めることができる。マスクのレイアウトパターンの周期性が高い場合、マスクを用いたフォトリソグラフィーの工程において、露光装置から発せられる光の干渉に起因して、フォトリソグラフィーにより成型された導電膜、絶縁膜、半導体膜などの幅が部分的に狭まるなどの、形状の不具合が生じにくくなる。そのため、フォトリソグラフィーの工程後に導電膜、絶縁膜、半導体膜の形状に不具合が生じるのを防ぐことができ、回路や、当該回路を用いた半導体装置の作製における歩留まりを高めることができる。
また、本発明の一態様では、断面視においてトランジスタ１０５を配線１００または配線２００と重なる領域に設ける。図２Ｂに示す容量部１０４の、平面視におけるレイアウトの一例を図４に示す。また、図４における破線Ａ１−Ａ２における断面図と、破線Ｂ１−Ｂ２における断面図とを、図５に例示する。図４及び図５では、トランジスタ１０５がＯＳトランジスタである場合を例示している。
図５では、絶縁体５１４上に絶縁体５１６を積層している。絶縁体５１４上及び絶縁体５１６上には、トランジスタ１０５が設けられている。
トランジスタ１０５は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置された、絶縁体５４５と、絶縁体５４５の形成面に配置された導電体５６０と、を有する。
また、図５に示すように、導電体５４２ａ及び導電体５４２ｂと、導電体５６０とを覆うように、絶縁体５４４が配置されることが好ましい。また、導電体５６０は、絶縁体５４５上の導電体５６０ａと、導電体５６０ａ上の導電体５６０ｂと、を有することが好ましい。また、絶縁体５４４上に、絶縁体５８０、絶縁体５７４、及び絶縁体５８１を、順に積層することが好ましい。導電体５４２ａ及び導電体５４２ｂは、ソースまたはドレインとしての機能を有する。導電体５６０はフロントゲートとしての機能を有する。
なお、本明細書などにおいて、酸化物５３０ａ、及び酸化物５３０ｂをまとめて酸化物５３０という場合がある。
導電体５０３は、絶縁体５１４、及び絶縁体５１６の開口で構成される凹部の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ１０５では、導電体５０３ａ及び導電体５０３ｂを積層しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、または３層以上の積層構成としてもよい。導電体５０３はバックゲートとしての機能を有する。
また、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、及び絶縁体５８１に形成された開口に、導電体５４０ａ、導電体５４０ｂ、導電体５４１ａ、及び導電体５４１ｂを配置する。導電体５４０ａは導電体５４２ａに電気的に接続され、導電体５４０ｂは導電体５４２ｂに電気的に接続される。なお、導電体５６０は、酸化物５３０と重ならない領域を有する。絶縁体５４４、絶縁体５８０、絶縁体５７４、及び絶縁体５８１に形成された開口の一は、当該領域と重なり、上記開口の一を介して導電体５４１ａは導電体５６０と電気的に接続される。
なお、導電体５０３は、酸化物５３０と重ならない領域を有する。絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、及び絶縁体５８１に形成された開口の一は、当該領域と重なり、上記開口の一を介して導電体５４１ｂは導電体５０３と電気的に接続される。
また、絶縁体５８１上に導電体５９０と導電体５９２とが配置される。導電体５９０は導電体５４０ａ及び導電体５４０ｂと電気的に接続され、導電体５９２は導電体５４１ａ及び導電体５４１ｂと電気的に接続される。上記構成により、トランジスタ１０５のソース及びドレインが互いに電気的に接続され、トランジスタ１０５のフロントゲート及びバックゲートが互いに電気的に接続される。
なお、本発明の一態様では、バックゲートとフロントゲートに同じ電位が与えられていなくともよい。バックゲートに印加する電位を、フロントゲートに印加する電位と、独立して変化させることで、トランジスタ１０５のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ１０５のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。
また、絶縁体５８１上、導電体５９０上、及び導電体５９２上に絶縁体５９４が配置される。絶縁体５９４に形成された開口に、導電体５９５ａ、及び導電体５９５ｂを配置する。導電体５９５ａは導電体５９０に電気的に接続され、導電体５９５ｂは導電体５９２に電気的に接続される。また、絶縁体５９４上に導電体５９７と導電体５９８とが配置される。導電体５９７は導電体５９５ａと電気的に接続され、導電体５９８は導電体５９５ｂと電気的に接続される。導電体５９７は、配線１００としての機能を有し、導電体５９８は、配線１０２としての機能を有する。
なお、図４及び図５では、図２Ｂに示す容量部１０４の構成例について示しているが、図２Ｃに示す容量部１０４も図４及び図５と同じ構成を有することができる。ただし、図２Ｃに示す容量部１０４の場合、導電体５９７は、配線１０２としての機能を有し、導電体５９８は、配線１００としての機能を有する。
なお、図４及び図５では、トランジスタ１０５の酸化物５３０が導電体５９７と重なる構成を例示しているが、トランジスタ１０５の酸化物５３０が導電体５９８と重なるようにしてもよい。トランジスタ１０５の酸化物５３０が導電体５９８と重なる場合、導電体５９０を導電体５９７と重なる領域から導電体５９８と重なる領域まで延伸させることで、導電体５４０ａ及び導電体５４０ｂと導電体５９８とを、導電体５９０を介して電気的に接続することができる。
また、図４及び図５では、トランジスタ１０５が導電体５９７の下層に配置される構成を例示しているが、トランジスタ１０５が導電体５９７の上層に配置されていてもよい。図２Ｂに示す容量部１０４の、トランジスタ１０５が導電体５９７の上層に配置されている場合の、平面視におけるレイアウトの一例を図６に示す。図６における破線Ａ１−Ａ２における断面図と、破線Ｂ１−Ｂ２における断面図とを、図７に例示する。図６及び図７では、トランジスタ１０５がＯＳトランジスタである場合を例示している。
図６及び図７では、絶縁体５１４の下に絶縁体５１２が配置されており、導電体５９７及び導電体５９８が絶縁体５１２の下に配置されているところが、図４及び図５と少なくとも異なる。また、図６及び図７では、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、及び絶縁体５８１に形成された開口に、導電体５４１ｂに加えて導電体５４１ｃを配置する。導電体５４１ｃは、絶縁体５８１上の導電体５９０と電気的に接続される。上記構成により、トランジスタ１０５のソース及びドレインが互いに電気的に接続される。
また、図６及び図７では、絶縁体５１２、絶縁体５１４、及び絶縁体５１６に、導電体５０４が埋め込まれている。導電体５０４は、導電体５０４の下に配置されている導電体５９７と、電気的に接続される。また、導電体５０４は、導電体５０４の上に配置されている導電体５４１ｃと、電気的に接続される。
具体的に、導電体５０４は、導電体５９７、絶縁体５１２の開口、絶縁体５１４の開口、及び絶縁体５１６の開口で構成される凹部の内壁に接して導電体５０４ａが形成され、さらに内側に導電体５０４ｂが形成されている。また、導電体５０４は、単層、または３層以上の積層構成としてもよい。
また、図３及び図４とは異なり、図６及び図７では、導電体５０３は、酸化物５３０と重ならない領域において、絶縁体５１２の開口、絶縁体５１４の開口、及び絶縁体５１６の開口において、導電体５０３の下に配置されている導電体５９８に電気的に接続される。
本発明の一態様では、図４及び図５、あるいは図６及び図７に示すように、配線１００としての機能を有する導電体５９７と重なる領域に、トランジスタ１０５を配置している。上記構成により、図１乃至図３に示すような容量部１０４を回路に設けたとしても、平面視における回路の面積の増大を防ぐことができる。そして、当該回路を用いた半導体装置の小型化を実現することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態２）
次いで、負荷１０３としてコモンソースアンプ１０３ａを用いた場合の、本発明の一態様に係る回路１０の構成例について説明する。図８に示す回路１０は、コモンソースアンプ１０３ａと、配線１００と、容量部１０４と、を有する。コモンソースアンプ１０３ａは、整合回路１２７と、整合回路１２８と、トランジスタ１２９と、を有する。整合回路１２７は、インダクタ１３２と、容量素子１３１と、を有する。整合回路１２８は、インダクタ１３３と、容量素子１３４と、を有する。
整合回路１２７において、インダクタ１３２は、一方の端子が配線１００に電気的に接続され、他方の端子はトランジスタ１２９のゲートに電気的に接続される。また、容量素子１３１は、一方の電極が入力端子ＩＮに電気的に接続され、他方の電極がトランジスタ１２９のゲートに電気的に接続される。
整合回路１２８において、インダクタ１３３は、一方の端子が配線１００に電気的に接続され、他方の端子はトランジスタ１２９のソースまたはドレインの一方に電気的に接続される。また、容量素子１３４は、一方の電極がトランジスタ１２９のソースまたはドレインの一方に電気的に接続され、他方の電極が出力端子ＯＵＴに電気的に接続される。
トランジスタ１２９のソースまたはドレインの他方は、配線１３０に電気的に接続される。配線１３０に与えられる電位は、配線１０２に与えられる電位と同じであってもよい。
配線１００には、端子１２５から電位が与えられる。本発明の一態様に係る回路１０では、端子１２５から配線１００に与えられる電位にノイズ成分が含まれていても、容量素子１０１を介して当該ノイズ成分を配線１０２に逃がし、当該ノイズ成分がコモンソースアンプ１０３ａに供給されるのを防ぐことができる。また、本発明の一態様では、容量素子１０１を配線１００が配置されている領域と重ねることにより、回路１０の小型化を実現することができる。
次いで、本発明の一態様に係る回路１０を用いた半導体装置２０の、構成例について説明する。図９に示す半導体装置２０は、ＤＣＤＣコンバータ１２０と、平滑回路１２１と、回路１０と、を有する。回路１０は、配線１００と、容量部１０４と、負荷１０３と、を有する。
平滑回路１２１は、インダクタ１２２と、容量素子１２３とを有する。インダクタ１２２は、一方の端子に、ＤＣＤＣコンバータ１２０から出力される電位が供給され、他方の端子は配線１００に電気的に接続される。
ＤＣＤＣコンバータ１２０から出力された電位は、リプルなどの波形の乱れが平滑回路１２１において除去され、配線１００を介して容量部１０４に入力される。本発明の一態様に係る半導体装置２０では、平滑回路１２１において除去しきれなかった電位の変動に相当するノイズ成分を、容量素子１０１を介して配線１０２に逃がし、当該ノイズ成分が負荷１０３に供給されるのを防ぐことができる。また、本発明の一態様では、容量素子１０１を配線１００が配置されている領域と重ねることにより、半導体装置２０の小型化を実現することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、回路１０が有する配線１００、配線１０２、容量部１０４の具体的なレイアウトの一例について説明する。図１０に、図２Ｂに示す配線１００、配線１０２、容量部１０４の上面図の一例を示す。なお、図１０では、配線１００、配線１０２、容量部１０４の構成を明確にするために、各種絶縁体を省略している。
図１０では、配線１００としての機能を有する導電体１００ａが、平面視において櫛歯状の形状を有している。また、平面視においてコの字状の形状を有する複数の導電体１０２ａ乃至１０２ｊは、導電体１０２ａ乃至１０２ｊの下層に配置されている導電体１５０ａ乃至１５０ｊにより互いに電気的に接続されており、導電体１０２ａ乃至１０２ｊと導電体１５０ａ乃至１５０ｊとが配線１０２としての機能を有している。
なお、図１０では、導電体１０２ａ乃至１０２ｊと導電体１５０ａ乃至１５０ｊとが、全体として配線１０２としての機能を有する場合を例示しているが、配線１０２として機能させるのに必要な各種導電体の数は、適宜設定できる。
図１０では、平面視において導電体１００ａが有する凸部と、導電体１０２ａ乃至１０２ｊの凹部とが、対向する位置に配置されており、さらに、所定の間隔を空けて互いに噛み合うように配置されている。
図１０において破線で囲んだ領域１６０の拡大図を、図１１に示す。また、図１１の破線Ｌ１−Ｌ２、破線Ｗ１−Ｗ２、破線Ｗ３−Ｗ４における断面図を、図１２乃至図１４にそれぞれ示す。以下、図１１乃至図１４を用いて、回路１０が有する、配線１００、配線１０２、容量素子１０１の、レイアウトと積層構造について説明する。
なお、図１１に示す領域には、複数のトランジスタ１０５ｔが並列に接続されている。具体的に述べると、複数のトランジスタ１０５ｔは、互いにソースとドレインが電気的に接続されており、フロントゲートとバックゲートとが、互いに電気的に接続されている。並列に接続された複数のトランジスタ１０５ｔは、一のトランジスタ１０５として機能することができる。なお、図１１では、並列に接続された複数のトランジスタ１０５ｔを、一のトランジスタ１０５として機能させる場合を例示しているが、一のトランジスタ１０５ｔをそのままトランジスタ１０５として機能させてもよい。本実施の形態では、図１１乃至図１４において、トランジスタ１０５ｔがＯＳトランジスタである場合の回路１０の構成を例示している。
図１１の破線Ｌ１−Ｌ２に対応した図１２は、トランジスタ１０５ｔのチャネル長方向の断面に相当し、図１１の破線Ｗ１−Ｗ２に対応した図１３は、トランジスタ１０５ｔのチャネル幅方向の断面に相当する。
まず、本発明の一態様の回路１０では、絶縁体５１２、絶縁体５１４、及び絶縁体５１６を、順に積層している。トランジスタ１０５ｔがＯＳトランジスタである場合、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
本実施の形態では、絶縁体５１４に、水素や不純物が拡散しないようなバリア性を有する膜を用いる。絶縁体５１４にバリア性を有する膜を用いることで、絶縁体５１４の下層からトランジスタ１０５ｔを設ける領域に、水素や不純物が拡散するのを防ぐことができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ１０５ｔ等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の電気特性が低下する場合がある。したがって、トランジスタ１０５ｔの下層に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ１０５ｔへの混入を防止することができる。また、トランジスタ１０５ｔを構成する酸化物からの酸素の放出を抑制することができる。そのため、酸化アルミニウムは、トランジスタ１０５ｔに対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、及び絶縁体５１６には、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、絶縁体５１４、及び絶縁体５１６には、トランジスタ１０５ｔを構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５０３の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
特に、絶縁体５１４と接する領域の導電体５０３は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ１０５ｔと、トランジスタ１０５ｔの下層の領域とを、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ１０５ｔの下層からトランジスタ１０５ｔへの水素の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ１０５ｔが設けられている。
具体的に、トランジスタ１０５ｔは、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された絶縁体５４５と、絶縁体５４５の形成面に配置された導電体５６０と、を有する。
また、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、導電体５６０は、絶縁体５４５の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、絶縁体５８０、導電体５６０、及び絶縁体５４５の上に絶縁体５７４が配置されることが好ましい。
なお、トランジスタ１０５ｔでは、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、及び酸化物５３０ｂの２層を積層しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、または３層以上の積層構成としてもよい。
また、トランジスタ１０５ｔでは、導電体５６０を２層の積層構成としているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構成であってもよいし、３層以上の積層構成であってもよい。
導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ１０５ｔにおいて、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ１０５ｔの占有面積の縮小を図ることができる。これにより、回路１０と、回路１０を用いた半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。
導電体５６０は、第１のゲート（フロントゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（バックゲートともいう）電極として機能する場合がある。本発明の一態様では、トランジスタ１０５ｔのフロントゲートとバックゲートとが互いに電気的に接続され、かつ、当該フロントゲート及びバックゲートが、配線１０２として機能する導電体１０２ａ及び導電体１０２ｂにも電気的に接続される。具体的には、図１１に示すように、導電体５０３は、導電体５４０ｃを介して導電体１６１に電気的に接続され、導電体１６１は導電体５４０ｄを介して導電体１０２ｂに電気的に接続される。また、導電体１０２ｂは導電体５４０ｅを介して導電体１５０ａに電気的に接続され、導電体１５０ａは導電体５４０ｆを介して導電体１０２ａに電気的に接続される。また、導電体１０２ａは導電体５４０ｇを介して導電体１６２に電気的に接続され、導電体１６２は導電体５４０ｈを介して導電体５６０ａに電気的に接続される。
また、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極またはドレイン電極としての機能を有する。本発明の一態様では、トランジスタ１０５ｔのソース電極とドレイン電極とが互いに電気的に接続され、かつ、当該ソース電極及びドレイン電極が、配線１００として機能する導電体１００ａにも電気的に接続される。具体的には、図１１及び図１２に示すように、導電体５４２ａは導電体５４０ａを介して導電体１６３に電気的に接続され、導電体５４２ｂは導電体５４０ｂを介して導電体１６３に電気的に接続される。また、導電体１６３は導電体５４０ｉを介して導電体１００ａに電気的に接続され、かつ、導電体１６３は導電体５４０ｊを介して導電体１００ａに電気的に接続される。
導電体５０３は、酸化物５３０、及び導電体５６０と、重なるように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界とがつながり、つながった電界により、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
本明細書等において、一対のゲート電極（第１のゲート電極、及び第２のゲート電極）の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構成を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構成とよぶ。本発明の一態様では、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構成により、トランジスタ１０５ｔを用いた容量素子１０１の、平面視における面積あたりの容量値を高くすることができる。特に、一対のゲート電極が互いに電気的に接続された構成を上記構成に追加することで、平面視における面積あたりの容量値をより高くすることができる。
また、導電体５０３は、図４及び図５の場合と同様に、絶縁体５１４、及び絶縁体５１６の開口で構成される凹部の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ１０５ｔでは、導電体５０３ａ及び導電体５０３ｂを積層しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、または３層以上の積層構成としてもよい。
導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料（上記不純物が透過しにくい導電性材料）を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料（上記酸素が透過しにくい導電性材料）を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。
絶縁体５２２、及び絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。当該酸素は、加熱により膜中から放出されやすい。本明細書などでは、加熱により放出される酸素を「過剰酸素」と呼ぶ場合がある。つまり、絶縁体５２４には、過剰酸素を含む領域（「過剰酸素領域」ともいう）が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損（ＶＯ：ｏｘｙｇｅｎ　ｖａｃａｎｃｙともいう）を低減し、トランジスタ１０５ｔの信頼性を向上させることができる。なお、酸化物５３０中の酸素欠損に水素が入った場合、当該欠陥（以下、ＶＯＨと呼ぶ場合がある）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること（「脱水」または「脱水素化処理」ともいう）と、酸化物半導体に酸素を供給して酸素欠損を補填すること（「加酸素化処理」ともいう）が重要である。ＶＯＨなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、またさらに好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物５３０中の水、または水素を除去することができる。例えば、酸化物５３０において、ＶｏＨの結合が切断される反応が起きる、別言すると「ＶＯＨ→Ｖｏ＋Ｈ」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、または酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２ａ、導電体５４２ｂにゲッタリングされる場合がある。
また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることにより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、または酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下でマイクロ波処理を行うとよい。
また、トランジスタ１０５ｔの作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「Ｖｏ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５１６側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、及び酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ１０５ｔの周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体５２４は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構成の絶縁体５２４を得ることができる。
なお、本実施の形態では、トランジスタ１０５ｔが、絶縁体５２２、及び絶縁体５２４で示す２層の積層構成からなる、第２のゲート絶縁膜を有する場合を例示しているが、第２のゲート絶縁膜は、単層、３層、または４層以上の積層構成を有していてもよい。その場合、同じ材料からなる積層構成に限定されず、異なる材料からなる積層構成でもよい。
トランジスタ１０５ｔは、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いる。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。
酸化物半導体として機能する金属酸化物の形成は、スパッタリング法で行なってもよいし、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法で行なってもよい。なお、酸化物半導体として機能する金属酸化物については、他の実施の形態で詳細に説明する。
また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構成物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の、積層構成を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
また、酸化物５３０ａの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ及び酸化物５３０ｂの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ及び酸化物５３０ｂの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂが、酸素以外に共通の元素を主成分として有することで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面における欠陥準位密度を低くすることができる。
酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があるため好ましい。
また、本実施の形態では、導電体５４２ａ、及び導電体５４２ｂを単層構成としたが、２層以上の積層構成としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構成、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構成、チタン膜上に銅膜を積層する二層構成、タングステン膜上に銅膜を積層する二層構成としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構成、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構成等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、本実施の形態では、酸化物５３０の、導電体５４２ａ（または導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２ａ（または導電体５４２ｂ）を設けることで、領域５４３ａ（または領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（または領域５４３ｂ）に導電体５４２ａ（または導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（または領域５４３ｂ）のキャリア密度が増加し、領域５４３ａ（または領域５４３ｂ）は、低抵抗領域となる。
絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタンまたは、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコンまたは窒化シリコンなども用いることができる。
特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい、特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素などの不純物が絶縁体５４５を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
絶縁体５４５は、第１のゲート絶縁膜として機能する。絶縁体５４５は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
過剰酸素を含む絶縁体を絶縁体５４５として設けることにより、絶縁体５４５から、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５４５中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５４５の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５４５が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５４５と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５４５から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５４５から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
なお、絶縁体５４５は、第２のゲート絶縁膜と同様に、積層構成としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構成とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構成とすることができる。
第１のゲート電極として機能する導電体５６０は、本実施の形態では２層構成としているが、単層構成でもよいし、３層以上の積層構成であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５４５に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ａをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構成としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構成としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を設けることで、絶縁体５８０中の酸素を酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５４５の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５４５、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。
また、導電体５４０ｃは、絶縁体５８１、絶縁体５７４、絶縁体５８０、絶縁体５４４、絶縁体５２４、及び絶縁体５２２に形成された開口に配置される。導電体５４０ｈは、絶縁体５８１、及び絶縁体５７４に形成された開口に配置される。
絶縁体５８１上には、導電体１６１、導電体１６２、導電体１６３が設けられている。絶縁体５８１上、導電体１６１上、導電体１６２上、及び導電体１６３上には絶縁体６５０が設けられている。絶縁体６５０上には導電体１５０ａが設けられており、絶縁体６５０上、及び導電体１５０ａ上には絶縁体６５１及び絶縁体６５２が設けられている。絶縁体６５０、絶縁体６５１、及び絶縁体６５２には、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体６５０、絶縁体６５１、及び絶縁体６５２として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。また、絶縁体６５２は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
また、図１１及び図１２に示すように、絶縁体６５２上には、導電体１００ａ、導電体１０２ａ、導電体１０２ｂが設けられている。導電体１００ａ上、導電体１０２ａ上、及び導電体１０２ｂ上には絶縁体６５３が設けられている。絶縁体６５３としては、絶縁体６５０、絶縁体６５１、または絶縁体６５２として用いられる絶縁体を用いればよい。
なお、導電体１５０ａと導電体１６３とは、断面視において、絶縁体６５０を介して互いに重なる領域を有しており、当該領域が容量素子６００としての機能を有する。導電体１５０ａは配線１０２として機能する導電体１０２ａ及び導電体１０２ｂに電気的に接続されており、導電体１６３は配線１００として機能する導電体１００ａに電気的に接続される。よって、容量素子６００は、一方の電極が配線１００に電気的に接続され、他方の電極が配線１０２に電気的に接続されている。
また、図１１及び図１２に示すように、導電体１００ａと導電体１０２ａ及び導電体１０２ｂとは、平面視において、絶縁体６５３を介して互いに向き合う領域を有しており、当該領域が容量素子６０１としての機能を有する。導電体１００ａは配線１００として機能し、導電体１０２ａ及び導電体１０２ｂは配線１０２として機能する。よって、容量素子６０１は、一方の電極が配線１００に電気的に接続され、他方の電極が配線１０２に電気的に接続されている。
また、トランジスタ１０５は、フロントゲートとして機能する導電体５６０と、バックゲートとして機能する導電体５０３とが、導電体１５０ａに電気的に接続され、ソース電極又はドレイン電極として機能する導電体５４２ａ及び導電体５４２ｂが導電体１６３に電気的に接続される。よって、トランジスタ１０５のソース及びドレインとフロントゲート及びバックゲートとの間に形成される容量に相当する容量素子１０１ａは、一方の電極が配線１００に電気的に接続され、他方の電極が配線１０２に電気的に接続されているとみなせる。したがって、本実施の形態における半導体装置では、容量素子６００、容量素子６０１、及び容量素子１０１ａが、配線１００と配線１０２との間に電気的に接続されているため、これらの容量素子を介して配線１００に与えられる電位のノイズ成分を除去できる。容量素子１０１ａを形成するトランジスタ１０５と、容量素子６００と、容量素子６０１とは、順に積層されており、互いに重なる領域を有する。よって、本発明の一態様では、回路１０または当該回路１０を用いた半導体装置の誤作動を抑えつつ、平面視における回路のレイアウト面積を抑える、もしくは当該回路を用いた半導体装置の小型化を実現することができる。
なお、導電体１６１、導電体１６２、導電体１６３、導電体１５０ａ、導電体１００ａ、導電体１０２ａ、導電体１０２ｂとして、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
本実施の形態では、導電体１６１、導電体１６２、導電体１６３、導電体１５０ａ、導電体１００ａ、導電体１０２ａ、及び導電体１０２ｂを単層構成で示したが、当該構成に限定されず、２層以上の積層構成でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
例えば、本実施の形態では、導電体１６１、導電体１６２、導電体１６３、及び導電体１５０ａにタングステン膜を用いる。また、例えば、本実施の形態では、導電体１００ａ、導電体１０２ａ、及び導電体１０２ｂにチタン膜、窒化チタン膜、アルミニウム膜、チタン膜、窒化チタン膜を、順に積層して用いる。
なお、導電体５４０ｄ、導電体５４０ｇ、導電体５４０ｉ、及び導電体５４０ｊは、絶縁体６５２、絶縁体６５１、及び絶縁体６５０に形成された開口に配置される。導電体５４０ｅ、及び導電体５４０ｆは、絶縁体６５２、及び絶縁体６５１に形成された開口に配置される。
また、トランジスタ１０５ｔの形成後、トランジスタ１０５ｔを囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ１０５ｔを包み込むことで、外部から水分、及び水素が侵入するのを防止することができる。または、複数のトランジスタ１０５ｔをまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ１０５ｔを囲むように開口を形成する場合、例えば、絶縁体５２２または絶縁体５１４に達する開口を形成し、絶縁体５２２または絶縁体５１４に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ１０５ｔの作製工程の一部を省略できるため、好適である。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２または絶縁体５１４と同様の材料を用いればよい。
本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
本発明の一態様の半導体装置に用いることができる基板としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板（例えば、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板など）、半導体基板（例えば、単結晶半導体基板、多結晶半導体基板、または化合物半導体基板など）ＳＯＩ（ＳＯＩ：Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板、などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノシリケートガラス、またはアルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。他にも、結晶化ガラスなどを用いることができる。
または、基板として、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどを用いることができる。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド樹脂、エポキシ樹脂、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタ、抵抗素子、及び／または容量素子などを形成してもよい。または、基板と、トランジスタ、抵抗素子、及び／または容量素子などの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタ、抵抗素子、及び／または容量素子などは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構成や、基板上にポリイミド等の有機樹脂膜が形成された構成、水素を含むシリコン膜等を用いることができる。
つまり、ある基板上に半導体装置を形成し、その後、別の基板に半導体装置を転置してもよい。半導体装置が転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、可撓性を有する半導体装置の製造、壊れにくい半導体装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
可撓性を有する基板上に半導体装置を設けることで、重量の増加を抑え、且つ破損しにくい半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、上記実施の形態で説明した半導体装置のトランジスタ１０５と、負荷１０３等に用いることができるトランジスタの構成について説明する。一例として、異なる電気特性を有するトランジスタを積層する構成について説明する。当該構成とすることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層することで、半導体装置の集積度を高めることができる。
半導体装置の断面構造の一部を図１５に示す。図１５に示す半導体装置は、トランジスタ５５０と、トランジスタ１０５ｔと、を有している。図１５では、図１２に示したトランジスタ１０５ｔを例示しているが、図４及び図５に示したトランジスタ１０５を適用することもできる。また、図１５において、図１０乃至図１４に示したものと同じ符号が付されている構成要素については、実施の形態３における説明を援用することができる。
図１５では、トランジスタ１０５ｔはトランジスタ５５０の上方に設けられている。
トランジスタ５５０は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。
図１５では、トランジスタ５５０のチャネル長方向の断面図を示しているが、チャネル幅方向においてトランジスタ５５０は、半導体領域３１３の上面及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ５５０をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ５５０のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ５５０のオフ特性を向上させることができる。
なお、トランジスタ５５０は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、及び低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことがより好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ５５０をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
トランジスタ５５０は、ＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などを用いて形成してもよい。
また、ＳＯＩ基板としては、鏡面研磨ウエハに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて形成されたＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ　ｂｙ　Ｉｍｐｌａｎｔｅｄ　Ｏｘｙｇｅｎ）基板や、水素イオン注入により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開するスマートカット法、ＥＬＴＲＡＮ法（登録商標：Ｅｐｉｔａｘｉａｌ　Ｌａｙｅｒ　Ｔｒａｎｓｆｅｒ）などを用いて形成されたＳＯＩ基板を用いてもよい。単結晶基板を用いて形成されたトランジスタは、チャネル形成領域に単結晶半導体を有する。
なお、図１５に示すトランジスタ５５０は一例であり、その構成に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、負荷１０３に用いるトランジスタを、トランジスタ１０５ｔと同様の構成を有するＯＳトランジスタとしてもよい。その場合、当該トランジスタのフロントゲートとバックゲートとを互いに電気的に接続する必要はなく、当該トランジスタのソースとドレインとバックゲートとを互いに電気的に接続する必要はない。負荷１０３に用いるトランジスタが有する電極同士の接続関係は、負荷１０３に用いる回路の構成に合わせて適宜定めればよい。
また、図１５では、トランジスタ５５０を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６を順に積層している。
絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ５５０などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ５５０などから、トランジスタ１０５ｔが設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ１０５ｔ等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ１０５ｔと、トランジスタ５５０との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、絶縁体３２４の面積あたりの水素原子に換算した脱離量が、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には導電体５０３と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構成をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることがより好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図１５では、絶縁体３５０、絶縁体３５２、及び絶縁体３５４を順に積層している。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ５５０と接続するプラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ５５０とトランジスタ１０５ｔとは、バリア層により分離することができ、トランジスタ５５０からトランジスタ１０５ｔへの水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ５５０からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構成であることが好ましい。
絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図１５では、絶縁体３６０、絶縁体３６２、及び絶縁体３６４を順に積層している。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグまたは配線としての機能を有する。なお導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ５５０とトランジスタ１０５ｔとは、バリア層により分離することができ、トランジスタ５５０からトランジスタ１０５ｔへの水素の拡散を抑制することができる。
絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図１５では、絶縁体３７０、絶縁体３７２、及び絶縁体３７４を順に積層している。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグまたは配線としての機能を有する。なお導電体３７６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ５５０とトランジスタ１０５ｔとは、バリア層により分離することができ、トランジスタ５５０からトランジスタ１０５ｔへの水素の拡散を抑制することができる。
絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図１５では、絶縁体３８０、絶縁体３８２、及び絶縁体３８４を順に積層している。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグまたは配線としての機能を有する。なお導電体３８６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ５５０とトランジスタ１０５ｔとは、バリア層により分離することができ、トランジスタ５５０からトランジスタ１０５ｔへの水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６を、順に積層している。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０、及び絶縁体５１４には、例えば、基板３１１、またはトランジスタ５５０を設ける領域などから、トランジスタ１０５ｔを設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ１０５ｔ等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ１０５ｔと、トランジスタ５５０との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ１０５ｔへの混入を防止することができる。また、トランジスタ１０５ｔを構成する酸化物からの酸素の放出を抑制することができる。そのため、酸化アルミニウムは、トランジスタ１０５ｔに対する保護膜として用いることに適している。
また、図１５では、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、トランジスタ１０５ｔのバックゲートとして機能できる導電体５０３等が埋め込まれている。図１５では、導電体５０３が、導電体３８６、導電体３７６、導電体３６６、導電体３５６、及び導電体３３０を介して、導電体３２８に電気的に接続されている場合を例示している。
また、図１５では、絶縁体５８１上に絶縁体５８２が設けられている場合を例示している。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ１０５ｔへの混入を防止することができる。また、トランジスタ１０５ｔを構成する酸化物からの酸素の放出を抑制することができる。そのため、酸化アルミニウムは、トランジスタ１０５ｔに対する保護膜として用いることに適している。
また、図１５では、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、図１５では、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６に、導電体５４０ａ、導電体５４０ｂ、及び導電体５４０ｃ等が埋め込まれている。
導電体５４０ａ、及び導電体５４０ｂは、導電体１６３と接続するプラグ、または配線としての機能を有する。導電体５４０ｃは、導電体１６１と接続するプラグ、または配線としての機能を有する。導電体５４０ａ、導電体５４０ｂ、及び導電体５４０ｃは、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
また、トランジスタ１０５ｔの形成後、トランジスタ１０５ｔを囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ１０５ｔを包み込むことで、外部から水分、及び水素が侵入するのを防止することができる。または、複数のトランジスタ１０５ｔをまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ１０５ｔを囲むように開口を形成する場合、例えば、絶縁体５２２または絶縁体５１４に達する開口を形成し、絶縁体５２２または絶縁体５１４に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ１０５ｔの作製工程の一部を省略できるため、好適である。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２または絶縁体５１４と同様の材料を用いればよい。
続いて、トランジスタ１０５ｔの上方には、導電体１６１、導電体１６３が設けられている。導電体１６１、導電体１６３上には絶縁体６５０が設けられ、絶縁体６５０上には導電体１５０ａが設けられる。
本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、ゲートとソース間の電圧（以下、ゲート電圧Ｖｇｓとする）に対するＯＳトランジスタのゲートとソース及びドレインとの間の容量値（以下、Ｃｇｓｄする）を測定した結果と、ゲート電圧Ｖｇｓに対するＳｉトランジスタの容量値のシミュレーション結果について述べる。
図１６に、測定に用いたＯＳトランジスタ５００Ａの構成を示す。図１６ＡはＯＳトランジスタ５００Ａの上面図に相当し、図１６Ｂは図１６Ａの破線Ｌ１−Ｌ２における断面図であり、ＯＳトランジスタ５００Ａのチャネル長方向における断面図に相当する。また、図１６Ｃは図１６Ａの破線Ｗ１−Ｗ２における断面図であり、ＯＳトランジスタ５００Ａのチャネル幅方向における断面図に相当する。
ＯＳトランジスタ５００Ａの各構成については、図１２に示すトランジスタ１０５を参照することができる。ただし、図１２では複数のトランジスタ１０５が並列に接続されている構成を示しているが、本実施の形態では、図１６に示す一のＯＳトランジスタ５００Ａについて、容量値の測定を行った。図１６において、図１０乃至図１４に示したものと同じ符号が付されている構成要素については、実施の形態３における説明を援用することができる。
以下、図１６に示すＯＳトランジスタ５００Ａについて、図１２に示すトランジスタ１０５と異なる点を説明する。図１６に示すＯＳトランジスタ５００Ａでは、酸化物５３０ｂと導電体５４２ａとの間に酸化物５４６ａを有し、酸化物５３０ｂと導電体５４２ｂとの間に酸化物５４６ｂを有する。また、図１６に示すＯＳトランジスタ５００Ａでは、絶縁体５８０が有する開口の底面及び側面と、絶縁体５４５との間に、酸化物５３０ｃ１、酸化物５３０ｃ２が順に積層されている。
ＯＳトランジスタ５００Ａを構成する各種導電体、絶縁体の構成を、以下の表１に示す。
Figure JPOXMLDOC01-appb-T000001
ＯＳトランジスタ５００Ａはソースとドレインとが互いに接続され、フロントゲートとバックゲートとが互いに接続されている。
また、ＳｉトランジスタのＣｇｓｄの計算には、ＳＩＬＶＡＣＯ社ＳｍａｒｔＳｐｉｃｅを用いた。Ｓｉトランジスタは一のゲート電極を有するシングルゲート構造であり、チャネル長は６０ｎｍ、チャネル幅は８０ｎｍとした。また、Ｓｉトランジスタは、ソースとドレインが互いに接続され、ゲートがボディに接続された構造を有すると仮定した。
図１７に、ＯＳトランジスタ５００ＡとＳｉトランジスタとについて、ゲート電圧Ｖｇｓを変化させた時のＣｇｓｄの値を示す。Ｃｇｓｄの値はチャネル長とチャネル幅で規格化されている。
図１７から、ＯＳトランジスタ５００ＡよりもＳｉトランジスタの方が、Ｃｇｓｄの値が大きいことが分かった。また、ＯＳトランジスタ５００Ａの場合、Ｓｉトランジスタよりも、Ｖｇｓが閾値電圧より低いときのＣｇｓｄの値と、Ｖｇｓが閾値電圧より高いときのＣｇｓｄの値との差が大きいことが分かった。よって、ＯＳトランジスタ５００Ａを容量素子１０１ａとして用いる場合に、図３Ａ及び図３Ｂに示すようなトランジスタ１０５ａ及びトランジスタ１０５ｂが容量部１０４に混在している構成を採用することで、配線１００の電源電位が変動しても、容量部１０４全体の合成容量の容量値が変動するのを抑えることができ、かつ、容量素子１０１ａの平面視における面積あたりの容量値を高くすることができる。容量部１０４全体の合成容量の容量値が変動するのを抑えることで、配線１００の電源電位が変動しても、ノイズ成分による回路１０や半導体装置の誤動作をより防ぐことができる。また、容量素子１０１ａの平面視における面積あたりの容量値を高くすることで、回路１０のレイアウト面積が増大するのを防ぐことができ、当該回路１０を用いた半導体装置の小型化を実現することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、金属酸化物の一種である酸化物半導体について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、インジウムおよび亜鉛に加えて、アルミニウム、ガリウム、イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図１８Ａを用いて説明を行う。図１８Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図１８Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ　ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ　ａｎｄ　ｐｏｌｙ　ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
なお、図１８Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ」と、「Ｃｒｙｓｔａｌ」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ」や、「Ｃｒｙｓｔａｌ」とは全く異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図１８Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図１８Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図１８Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図１８Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
図１８Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図１８Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度（Ｉｎｔｅｎｓｉｔｙ）が検出された角度を軸に左右非対称である。
また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図１８Ｃに示す。図１８Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図１８Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
図１８Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
なお、酸化物半導体は、結晶構造に着目した場合、図１８Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
また、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう）を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有することが好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近い、または、ナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳの材料構成に関して説明を行う。
［ＣＡＣ−ＯＳ］
ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（クラウド状ともいう）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している複合金属酸化物である。
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合していることが確認できる。
ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチング機能（Ｏｎ／Ｏｆｆを切り替える機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能を有し、材料の他の一部では絶縁性の機能を有し、材料全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および高速なスイッチング動作を実現することができる。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では上述した半導体装置の応用例について説明する。
〔半導体ウエハ、チップ〕
図１９Ａは、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメージセンサなどを設けることができる。
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図１９Ｂにチップ７１５の拡大図を示す。
また、分離領域７１３に導電層や半導体層を設けてもよい。分離領域７１３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行なわれる。分離領域７１３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
分離領域７１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
〔電子部品〕
チップ７１５を電子部品に適用する例について、図２０を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
図２０Ａに示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
次に、素子基板を複数のチップ（チップ７１５）に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する（ステップＳ７２９）。
また、完成した電子部品の斜視模式図を図２０Ｂに示す。図２０Ｂでは、電子部品の一例として、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）の斜視模式図を示している。図２０Ｂに示す電子部品７５０は、リード７５５および半導体装置７５３を有している。半導体装置７５３としては、上記実施の形態に示した半導体装置などを用いることができる。
図２０Ｂに示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
〔電子機器〕
次に、本発明の一態様に係る半導体装置または上記電子部品を備えた電子機器の例について図２１を用いて説明を行う。
本発明の一態様に係る半導体装置または電子部品を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯可能な情報端末（「携帯情報端末」ともいう）、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソーなどの工具、煙感知器、透析装置などの医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置などの産業機器が挙げられる。
また、蓄電装置からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
本発明の一態様に係る半導体装置または電子部品は、これらの電子機器に内蔵される通信装置などに用いることができる。
電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むセンサ）などを有していてもよい。
電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
図２１および図２２Ａ乃至図２２Ｆに、電子機器の一例を示す。図２１において、表示装置８０００は、本発明の一態様に係る半導体装置８００４を用いた電子機器の一例である。具体的に、表示装置８０００は、ＴＶ放送受信用の表示装置に相当し、筐体８００１、表示部８００２、スピーカ部８００３、半導体装置８００４、蓄電装置８００５などを有する。本発明の一態様に係る半導体装置８００４は、筐体８００１の内部に設けられている。半導体装置８００４により、制御情報や、制御プログラムなどを保持することができる。また、半導体装置８００４は通信機能を有し、表示装置８０００をＩｏＴ機器として機能させることができる。また、表示装置８０００は、商用電源から電力の供給を受けることもできるし、蓄電装置８００５に蓄積された電力を用いることもできる。
表示部８００２には、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光表示装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ　Ｍｉｃｒｏｍｉｒｒｏｒ　Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ　Ｄｉｓｐｌａｙ　Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ　Ｅｍｉｓｓｉｏｎ　Ｄｉｓｐｌａｙ）などの表示装置を用いることができる。
なお、表示装置には、ＴＶ放送受信用の他、パーソナルコンピュータ用、広告表示用など、全ての情報表示用表示装置が含まれる。
図２１において、据え付け型の照明装置８１００は、本発明の一態様に係る半導体装置８１０３を用いた電子機器の一例である。具体的に、照明装置８１００は、筐体８１０１、光源８１０２、半導体装置８１０３、蓄電装置８１０５などを有する。図２１では、半導体装置８１０３が、筐体８１０１及び光源８１０２が据え付けられた天井８１０４の内部に設けられている場合を例示しているが、半導体装置８１０３は、筐体８１０１の内部に設けられていても良い。半導体装置８１０３により、光源８１０２の発光輝度などの情報や、制御プログラムなどを保持することができる。また、半導体装置８１０３は通信機能を有し、照明装置８１００を、ＩｏＴ機器として機能させることができる。また、照明装置８１００は、商用電源から電力の供給を受けることもできるし、蓄電装置に蓄積された電力を用いることもできる。
なお、図２１では天井８１０４に設けられた据え付け型の照明装置８１００を例示しているが、本発明の一態様に係る半導体装置は、天井８１０４以外、例えば側壁８４０５、床８４０６、窓８４０７などに設けられた据え付け型の照明装置に用いることもできるし、卓上型の照明装置などに用いることもできる。
また、光源８１０２には、電力を利用して人工的に光を得る人工光源を用いることができる。具体的には、白熱電球、蛍光灯などの放電ランプ、ＬＥＤや有機ＥＬ素子などの発光素子が、上記人工光源の一例として挙げられる。
図２１において、室内機８２００及び室外機８２０４を有するエアコンディショナーは、本発明の一態様に係る半導体装置８２０３を用いた電子機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、半導体装置８２０３、蓄電装置８２０５などを有する。図２１では、半導体装置８２０３が、室内機８２００に設けられている場合を例示しているが、半導体装置８２０３は室外機８２０４に設けられていても良い。或いは、室内機８２００と室外機８２０４の両方に、半導体装置８２０３が設けられていても良い。半導体装置８２０３により、エアコンディショナーの制御情報や、制御プログラムなどを保持することができる。また、半導体装置８２０３は通信機能を有し、エアコンディショナーを、ＩｏＴ機器として機能させることができる。また、エアコンディショナーは、商用電源から電力の供給を受けることもできるし、蓄電装置８２０５に蓄積された電力を用いることもできる。
なお、図２１では、室内機と室外機で構成されるセパレート型のエアコンディショナーを例示しているが、室内機の機能と室外機の機能とを１つの筐体に有する一体型のエアコンディショナーに、本発明の一態様に係る半導体装置を用いることもできる。
図２１において、電気冷凍冷蔵庫８３００は、本発明の一態様に係る半導体装置８３０４を用いた電子機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、半導体装置８３０４、蓄電装置８３０５などを有する。図２１では、蓄電装置８３０５が、筐体８３０１の内部に設けられている。半導体装置８３０４により、電気冷凍冷蔵庫８３００の制御情報や、制御プログラムなどを保持することができる。また、半導体装置８３０４は通信機能を有し、電気冷凍冷蔵庫８３００を、ＩｏＴ機器として機能させることができる。また、電気冷凍冷蔵庫８３００は、商用電源から電力の供給を受けることもできるし、蓄電装置８３０５に蓄積された電力を用いることもできる。
図２２Ａに、腕時計型の携帯情報端末の一例を示す。携帯情報端末６１００は、筐体６１０１、表示部６１０２、バンド６１０３、操作ボタン６１０５などを備える。また、携帯情報端末６１００は、その内部に二次電池と、本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を携帯情報端末６１００に用いることで、携帯情報端末６１００を、ＩｏＴ機器として機能させることができる。
図２２Ｂは、携帯電話機の一例を示している。携帯情報端末６２００は、筐体６２０１に組み込まれた表示部６２０２の他、操作ボタン６２０３、スピーカ６２０４、マイクロフォン６２０５などを備えている。
また、携帯情報端末６２００は、表示部６２０２と重なる領域に指紋センサ６２０９を備える。指紋センサ６２０９は有機光センサであってもよい。指紋は個人によって異なるため、指紋センサ６２０９で指紋パターンを取得して、個人認証を行うことができる。指紋センサ６２０９で指紋パターンを取得するための光源として、表示部６２０２から発せられた光を用いることができる。
また、携帯情報端末６２００は、その内部に二次電池と、本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を携帯情報端末６２００に用いることで、携帯情報端末６２００を、ＩｏＴ機器として機能させることができる。
図２２Ｃは、掃除ロボットの一例を示している。掃除ロボット６３００は、筐体６３０１上面に配置された表示部６３０２、側面に配置された複数のカメラ６３０３、ブラシ６３０４、操作ボタン６３０５、各種センサなどを有する。図示されていないが、掃除ロボット６３００には、タイヤ、吸い込み口等が備えられている。掃除ロボット６３００は自走し、ゴミ６３１０を検知し、下面に設けられた吸い込み口からゴミを吸引することができる。
例えば、掃除ロボット６３００は、カメラ６３０３が撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシ６３０４に絡まりそうな物体を検知した場合は、ブラシ６３０４の回転を止めることができる。掃除ロボット６３００は、その内部に二次電池と、本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を掃除ロボット６３００に用いることで、掃除ロボット６３００を、ＩｏＴ機器として機能させることができる。
図２２Ｄは、ロボットの一例を示している。図２２Ｄに示すロボット６４００は、演算装置６４０９、照度センサ６４０１、マイクロフォン６４０２、上部カメラ６４０３、スピーカ６４０４、表示部６４０５、下部カメラ６４０６および障害物センサ６４０７、及び移動機構６４０８を備える。
マイクロフォン６４０２は、使用者の話し声及び環境音等を検知する機能を有する。また、スピーカ６４０４は、音声を発する機能を有する。ロボット６４００は、マイクロフォン６４０２およびスピーカ６４０４を用いて、使用者とコミュニケーションをとることが可能である。
表示部６４０５は、種々の情報の表示を行う機能を有する。ロボット６４００は、使用者の望みの情報を表示部６４０５に表示することが可能である。表示部６４０５は、タッチパネルを搭載していてもよい。また、表示部６４０５は取り外しのできる情報端末であっても良く、ロボット６４００の定位置に設置することで、充電およびデータの送受信を可能とする。
上部カメラ６４０３および下部カメラ６４０６は、ロボット６４００の周囲を撮像する機能を有する。また、障害物センサ６４０７は、移動機構６４０８を用いてロボット６４００が前進する際の進行方向における障害物の有無を察知することができる。ロボット６４００は、上部カメラ６４０３、下部カメラ６４０６および障害物センサ６４０７を用いて、周囲の環境を認識し、安全に移動することが可能である。本発明の一態様の発光装置は表示部６４０５に用いることができる。
ロボット６４００は、その内部に二次電池と、本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品をロボット６４００に用いることで、ロボット６４００を、ＩｏＴ機器として機能させることができる。
図２２Ｅは、飛行体の一例を示している。図２２Ｅに示す飛行体６５００は、プロペラ６５０１、カメラ６５０２、およびバッテリ６５０３などを有し、自律して飛行する機能を有する。
例えば、カメラ６５０２で撮影した画像データは、電子部品６５０４に記憶される。電子部品６５０４は、画像データを解析し、移動する際の障害物の有無などを察知することができる。また、電子部品６５０４によってバッテリ６５０３の蓄電容量の変化から、バッテリ残量を推定することができる。飛行体６５００は、その内部に本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を飛行体６５００に用いることで、飛行体６５００を、ＩｏＴ機器として機能させることができる。
図２２Ｆは、自動車の一例を示している。自動車７１６０は、エンジン、タイヤ、ブレーキ、操舵装置、カメラなどを有する。自動車７１６０は、その内部に本発明の一態様に係る半導体装置または電子部品を備える。本発明の一態様に係る半導体装置または電子部品を自動車７１６０に用いることで、自動車７１６０を、ＩｏＴ機器として機能させることができる。
本実施例に示す構成、構造、方法などは、他の実施の形態、および実施例に示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態８）
本発明の一態様に係る半導体装置には、ノーマリーオフＣＰＵ（「Ｎｏｆｆ−ＣＰＵ」ともいう）などが含まれる。なお、Ｎｏｆｆ−ＣＰＵとは、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタを含む集積回路である。
Ｎｏｆｆ−ＣＰＵは、Ｎｏｆｆ−ＣＰＵ内の動作不要な回路への電力供給を停止し、当該回路を待機状態にすることができる。電力供給が停止され、待機状態になった回路では電力が消費されない。よって、Ｎｏｆｆ−ＣＰＵは、電力使用量を最小限にすることができる。また、Ｎｏｆｆ−ＣＰＵは、電力供給が停止されても設定条件などの動作に必要な情報を長期間保持することができる。待機状態からの復帰は当該回路への電力供給を再開するだけでよく、設定条件などの再書き込みが不要である。すなわち、待機状態からの高速復帰が可能である。このように、Ｎｏｆｆ−ＣＰＵは、動作速度を大きく落とすことなく消費電力を低減できる。
Ｎｏｆｆ−ＣＰＵは、例えば、ＩｏＴ分野のＩｏＴ末端機器（「エンドポイントマイコン」ともいう）８０３などの小規模システムに好適に用いることができる。
図２３にＩｏＴネットワークの階層構造と要求仕様の傾向を示す。図２３では、要求仕様として消費電力８０４と処理性能８０５を示している。ＩｏＴネットワークの階層構造は、上層部であるクラウド分野８０１と下層部である組み込み分野８０２に大別される。クラウド分野８０１には例えばサーバーが含まれる。組み込み分野８０２には例えば機械、産業用ロボット、車載機器、家電などが含まれる。
上層ほど、低消費電力よりも高い処理性能が求められる。よって、クラウド分野８０１では高性能ＣＰＵ、高性能ＧＰＵ、大規模ＳｏＣ（Ｓｙｓｔｅｍ　ｏｎ　ａ　Ｃｈｉｐ）などが用いられる。また、下層ほど高い処理性能よりも低消費電力が求められ、デバイス個数も爆発的に多くなる。本発明の一態様に係る半導体装置は、低消費電力が求められるＩｏＴ末端機器の通信装置に好適に用いることができる。
なお、「エンドポイント」とは、組み込み分野８０２の末端領域を示す。エンドポイントに用いられるデバイスとしては、例えば、工場、家電、インフラ、農業などで使用されるマイコンが該当する。
図２４にエンドポイントマイコンの応用例として、ファクトリーオートメーションのイメージ図を示す。工場８８４はインターネット回線（Ｉｎｔｅｒｎｅｔ）を介してクラウド８８３と接続される。また、クラウド８８３は、インターネット回線を介してホーム８８１およびオフィス８８２と接続される。インターネット回線は有線通信方式であってもよいし、無線通信方式であってもよい。例えば、無線通信方式の場合は、通信装置に本発明の一態様に係る半導体装置を用いて、第４世代移動通信システム（４Ｇ）や第５世代移動通信システム（５Ｇ）などの通信規格に沿った無線通信を行なえばよい。また、工場８８４は、インターネット回線を介して工場８８５および工場８８６と接続してもよい。
工場８８４はマスタデバイス（制御機器）８３１を有する。マスタデバイス８３１は、クラウド８８３と接続し、情報の送受信を行う機能を有する。また、マスタデバイス８３１は、ＩｏＴ末端機器８４１に含まれる複数の産業用ロボット８４２と、Ｍ２Ｍ（Ｍａｃｈｉｎｅ　ｔｏ　Ｍａｃｈｉｎｅ）インターフェイス８３２を介して接続される。Ｍ２Ｍインターフェイス８３２としては、例えば、有線通信方式の一種である産業イーサネット（「イーサネット」は登録商標）や、無線通信方式の一種であるローカル５Ｇなどを用いてもよい。
工場の管理者は、ホーム８８１またはオフィス８８２から、クラウド８８３を介して工場８８４に接続し、稼働状況などを知ることができる。また、誤品・欠品チェック、置き場所指示、タクトタイムの計測などを行うことができる。
近年「スマート工場」と銘打って、世界的にＩｏＴの工場への導入が進められている。スマート工場の事例では、エンドポイントマイコンによる単なる検査、監査だけでなく、故障検知や異常予測なども行う事例が報告されている。
エンドポイントマイコンなどの小規模システムは、稼働時のシステム全体の消費電力が小さい場合が多いため、Ｎｏｆｆ−ＣＰＵによる待機動作時の電力削減効果が大きくなる。一方で、ＩｏＴの組み込み分野では即応性が求められる場合があるが、Ｎｏｆｆ−ＣＰＵを用いることで待機動作時からの高速復帰が実現できる。
本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
Ｓ７２１：ステップ、Ｓ７２２：ステップ、Ｓ７２３：ステップ、Ｓ７２４：ステップ、Ｓ７２５：ステップ、Ｓ７２６：ステップ、Ｓ７２７：ステップ、Ｓ７２８：ステップ、Ｓ７２９：ステップ、１０：回路、２０：半導体装置、１００：配線、１００ａ：導電体、１０１：容量素子、１０１ａ：容量素子、１０２：配線、１０２ａ：導電体、１０２ｂ：導電体、１０２ｃ：導電体、１０２ｄ：導電体、１０２ｅ：導電体、１０２ｆ：導電体、１０２ｇ：導電体、１０２ｈ：導電体、１０２ｉ：導電体、１０２ｊ：導電体、１０３：負荷、１０３ａ：コモンソースアンプ、１０４：容量部、１０５：トランジスタ、１０５ａ：トランジスタ、１０５ｂ：トランジスタ、１０５ｔ：トランジスタ、１２０：ＤＣＤＣコンバータ、１２１：平滑回路、１２２：インダクタ、１２３：容量素子、１２５：端子、１２７：整合回路、１２８：整合回路、１２９：トランジスタ、１３０：配線、１３１：容量素子、１３２：インダクタ、１３３：インダクタ、１３４：容量素子、１５０ａ：導電体、１５０ｂ：導電体、１５０ｃ：導電体、１５０ｄ：導電体、１５０ｅ：導電体、１５０ｆ：導電体、１５０ｇ：導電体、１５０ｈ：導電体、１５０ｉ：導電体、１５０ｊ：導電体、１６０：領域、１６１：導電体、１６２：導電体、１６３：導電体、２００：配線、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、５００Ａ：ＯＳトランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５０４：導電体、５０４ａ：導電体、５０４ｂ：導電体、５１０：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ１：酸化物、５３０ｃ２：酸化物、５４０ａ：導電体、５４０ｂ：導電体、５４０ｃ：導電体、５４０ｄ：導電体、５４０ｅ：導電体、５４０ｆ：導電体、５４０ｇ：導電体、５４０ｈ：導電体、５４０ｉ：導電体、５４０ｊ：導電体、５４１ａ：導電体、５４１ｂ：導電体、５４１ｃ：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４５：絶縁体、５４６ａ：酸化物、５４６ｂ：酸化物、５５０：トランジスタ、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、５９０：導電体、５９２：導電体、５９４：絶縁体、５９５ａ：導電体、５９５ｂ：導電体、５９７：導電体、５９８：導電体、６００：容量素子、６０１：容量素子、６５０：絶縁体、６５１：絶縁体、６５２：絶縁体、６５３：絶縁体、７１１：基板、７１２：回路領域、７１３：分離領域、７１４：分離線、７１５：チップ、７５０：電子部品、７５２：プリント基板、７５３：半導体装置、７５４：実装基板、７５５：リード、８０１：クラウド分野、８０２：分野、８０３：ＩｏＴ末端機器、８０４：消費電力、８０５：処理性能、８３１：マスタデバイス、８３２：インターフェイス、８４１：ＩｏＴ末端機器、８４２：産業用ロボット、８８１：ホーム、８８２：オフィス、８８３：クラウド、８８４：工場、８８５：工場、８８６：工場、６１００：携帯情報端末、６１０１：筐体、６１０２：表示部、６１０３：バンド、６１０５：操作ボタン、６２００：携帯情報端末、６２０１：筐体、６２０２：表示部、６２０３：操作ボタン、６２０４：スピーカ、６２０５：マイクロフォン、６２０９：指紋センサ、６３００：掃除ロボット、６３０１：筐体、６３０２：表示部、６３０３：カメラ、６３０４：ブラシ、６３０５：操作ボタン、６３１０：ゴミ、６４００：ロボット、６４０１：照度センサ、６４０２：マイクロフォン、６４０３：上部カメラ、６４０４：スピーカ、６４０５：表示部、６４０６：下部カメラ、６４０７：障害物センサ、６４０８：移動機構、６４０９：演算装置、６５００：飛行体、６５０１：プロペラ、６５０２：カメラ、６５０３：バッテリ、６５０４：電子部品、７１６０：自動車、８０００：表示装置、８００１：筐体、８００２：表示部、８００３：スピーカ部、８００４：半導体装置、８００５：蓄電装置、８１００：照明装置、８１０１：筐体、８１０２：光源、８１０３：半導体装置、８１０４：天井、８１０５：蓄電装置、８２００：室内機、８２０１：筐体、８２０２：送風口、８２０３：半導体装置、８２０４：室外機、８２０５：蓄電装置、８３００：電気冷凍冷蔵庫、８３０１：筐体、８３０２：冷蔵室用扉、８３０３：冷凍室用扉、８３０４：半導体装置、８３０５：蓄電装置、８４０５：側壁、８４０６：床、８４０７：窓

Claims (6)

  1. 　トランジスタと、負荷と、前記負荷に電源電位を供給する機能を有する配線と、を有し、
    　前記トランジスタの半導体層は、酸化物半導体を含み、
    　前記トランジスタのソース及びドレインは、前記配線に電気的に接続され、
    　前記トランジスタの第１のゲートには、基準電位が供給され、
    　前記トランジスタの半導体層は、前記配線と重なる領域を有する半導体装置。
  2. 　トランジスタと、負荷と、前記負荷に電源電位を供給する機能を有する配線と、を有し、
    　前記トランジスタの半導体層は、酸化物半導体を含み、
    　前記トランジスタのソース及びドレインには、基準電位が供給され、
    　前記トランジスタの第１のゲートは、前記配線に電気的に接続され、
    　前記トランジスタの半導体層は、前記配線と重なる領域を有する半導体装置。
  3. 　トランジスタと、負荷と、前記負荷に電源電位を供給する機能を有する配線と、を有し、
    　前記トランジスタの半導体層は、酸化物半導体を含み、
    　前記トランジスタの第１のゲートは、前記トランジスタの半導体層を介して前記トランジスタの第２のゲートと重なる領域を有し、
    　前記トランジスタのソース及びドレインは、前記配線に電気的に接続され、
    　前記トランジスタの第１のゲート及び前記トランジスタの前記第２のゲートには、基準電位が供給され、
    　前記トランジスタの半導体層は、前記配線と重なる領域を有する半導体装置。
  4. 　トランジスタと、負荷と、前記負荷に電源電位を供給する機能を有する配線と、を有し、
    　前記トランジスタの半導体層は、酸化物半導体を含み、
    　前記トランジスタの第１のゲートは、前記トランジスタの半導体層を介して前記トランジスタの第２のゲートと重なる領域を有し、
    　前記トランジスタのソース及びドレインには、基準電位が供給され、
    　前記トランジスタの第１のゲート及び前記トランジスタの前記第２のゲートは、前記配線に電気的に接続され、
    　前記トランジスタの半導体層は、前記配線と重なる領域を有する半導体装置。
  5. 　第１のトランジスタと、第２のトランジスタと、負荷と、前記負荷に電源電位を供給する機能を有する配線と、を有し、
    　前記第１のトランジスタの半導体層は、酸化物半導体を含み、
    　前記第２のトランジスタの半導体層は、酸化物半導体を含み、
    　前記第１のトランジスタのソース及びドレインは、前記配線に電気的に接続され、
    　前記第１のトランジスタの第１のゲートには、基準電位が供給され、
    　前記第２のトランジスタのソース及びドレインには、基準電位が供給され、
    　前記第２のトランジスタの第１のゲートは、前記配線に電気的に接続され、
    　前記第１のトランジスタの半導体層は、前記配線と重なる領域を有し、
    　前記第２のトランジスタの半導体層は、前記配線と重なる領域を有する半導体装置。
  6. 　第１のトランジスタと、第２のトランジスタと、負荷と、前記負荷に電源電位を供給する機能を有する配線と、を有し、
    　前記第１のトランジスタの半導体層は、酸化物半導体を含み、
    　前記第２のトランジスタの半導体層は、酸化物半導体を含み、
    　前記第１のトランジスタの第１のゲートは、前記第１のトランジスタの半導体層を介して前記第１のトランジスタの第２のゲートと重なる領域を有し、
    　前記第２のトランジスタの第１のゲートは、前記第２のトランジスタの半導体層を介して前記第２のトランジスタの第２のゲートと重なる領域を有し、
    　前記第１のトランジスタのソース及びドレインは、前記配線に電気的に接続され、
    　前記第１のトランジスタの第１のゲート及び前記第１のトランジスタの第２のゲートには、基準電位が供給され、
    　前記第２のトランジスタのソース及びドレインには、基準電位が供給され、
    　前記第２のトランジスタの第１のゲート及び前記第２のトランジスタの第２のゲートは、前記配線に電気的に接続され、
    　前記第１のトランジスタの半導体層は、前記配線と重なる領域を有し、
    　前記第２のトランジスタの半導体層は、前記配線と重なる領域を有する半導体装置。
PCT/IB2020/054865 2019-06-07 2020-05-22 半導体装置 WO2020245692A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021524488A JPWO2020245692A1 (ja) 2019-06-07 2020-05-22
US17/615,780 US20220238560A1 (en) 2019-06-07 2020-05-22 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-106637 2019-06-07
JP2019106637 2019-06-07

Publications (1)

Publication Number Publication Date
WO2020245692A1 true WO2020245692A1 (ja) 2020-12-10

Family

ID=73652404

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2020/054865 WO2020245692A1 (ja) 2019-06-07 2020-05-22 半導体装置

Country Status (3)

Country Link
US (1) US20220238560A1 (ja)
JP (1) JPWO2020245692A1 (ja)
WO (1) WO2020245692A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020240340A1 (ja) 2019-05-31 2020-12-03 株式会社半導体エネルギー研究所 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303377A (ja) * 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置
JP2008283633A (ja) * 2007-05-14 2008-11-20 Toshiba Microelectronics Corp キャパシタンス回路
JP2012083738A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2012252769A (ja) * 2011-05-06 2012-12-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015153382A (ja) * 2014-02-19 2015-08-24 株式会社メガチップス 電流補償回路
JP2015179838A (ja) * 2014-02-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置
JP2017055338A (ja) * 2015-09-11 2017-03-16 株式会社半導体エネルギー研究所 半導体装置、及び電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303377A (ja) * 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置
JP2008283633A (ja) * 2007-05-14 2008-11-20 Toshiba Microelectronics Corp キャパシタンス回路
JP2012083738A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2012252769A (ja) * 2011-05-06 2012-12-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015153382A (ja) * 2014-02-19 2015-08-24 株式会社メガチップス 電流補償回路
JP2015179838A (ja) * 2014-02-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置
JP2017055338A (ja) * 2015-09-11 2017-03-16 株式会社半導体エネルギー研究所 半導体装置、及び電子機器

Also Published As

Publication number Publication date
JPWO2020245692A1 (ja) 2020-12-10
US20220238560A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
WO2020240311A1 (ja) 半導体装置および電子機器
WO2020245692A1 (ja) 半導体装置
WO2020245695A1 (ja) 半導体装置
WO2020240341A1 (ja) 半導体装置、または発振器
WO2020240340A1 (ja) 半導体装置
WO2020245728A1 (ja) 通信装置および電子機器
WO2021009591A1 (ja) 半導体装置、無線通信装置
WO2020245693A1 (ja) 半導体装置
WO2020261039A1 (ja) 高周波増幅回路を有する半導体装置、電子部品、および電子機器
WO2021038393A1 (ja) 半導体装置および制御システム
WO2021074737A1 (ja) 半導体装置
WO2020240331A1 (ja) 半導体装置、および当該半導体装置を備えた無線通信装置
WO2021214583A1 (ja) 半導体装置
WO2021229385A1 (ja) 半導体装置
WO2020240339A1 (ja) 通信装置
US20220246596A1 (en) Display Device
WO2020254914A1 (ja) 酸化物半導体を用いる記憶回路
JP2021082775A (ja) 撮像装置およびその作製方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20819316

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021524488

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20819316

Country of ref document: EP

Kind code of ref document: A1