CN114568037A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114568037A
CN114568037A CN202080070194.6A CN202080070194A CN114568037A CN 114568037 A CN114568037 A CN 114568037A CN 202080070194 A CN202080070194 A CN 202080070194A CN 114568037 A CN114568037 A CN 114568037A
Authority
CN
China
Prior art keywords
transistor
insulator
oxide
conductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080070194.6A
Other languages
English (en)
Inventor
大嶋和晃
国武宽司
八窪裕人
池田隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN114568037A publication Critical patent/CN114568037A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在布线层中形成放大器。在半导体装置中，在第一层上隔着金属氧化物包括第二层。第一层包括具有包含硅的第一半导体层的第一晶体管。第二层包括阻抗匹配电路，阻抗匹配电路包括具有包含镓的第二半导体层的第二晶体管。在第一晶体管与金属氧化物之间形成第一耦合电容，在阻抗匹配电路与金属氧化物之间形成第二耦合电容。阻抗匹配电路通过第二耦合电容与金属氧化物电连接。金属氧化物抑制从阻抗匹配电路发射的第一辐射噪声影响到第一晶体管的工作。

Description

半导体装置
技术领域
本发明的一个方式涉及一种半导体装置。
本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。因此，晶体管或二极管等半导体元件和包括半导体元件的电路是半导体装置。此外，显示装置、发光装置、照明装置、电光装置、通信装置以及电子设备等有时包括半导体元件或半导体电路。因此，显示装置、发光装置、照明装置、电光装置、摄像装置、通信装置以及电子设备等也有时被称为半导体装置。
背景技术
以智能手机、平板终端或护目镜型显示器(头戴显示器)等为代表的便携式信息终端越来越普遍。随着信息终端的普遍，各种通信规格被制定。例如，开始采用被称为第四代移动通信系统(4G)的LTE-Advanced规格。
近年来，随着使信息终端以外的电子设备(例如，车载用电子设备、家庭用电子设备、房屋、建筑物或可穿戴设备等)连接到因特网的IoT(Internet of Things：物联网)等信息技术的发展，电子设备所处理的数据量越来越多。另外，信息终端等电子设备被要求通信速度的提高。
由于为了实现IoT会增加新连接到因特网的电子设备，所以需要增加一次能够连接的电子设备的数量。另外，由于多个电子设备同时连接到因特网，所以发生通信时滞(可以换称为延迟)。因此，为了对应于包括IoT的各种信息技术，检讨了被称为第五代移动通信系统(5G)的新通信标准，5G实现比4G快的通信速度、更多个电子设备的同时连接和更短延迟时间等。在5G中，使用3.7GHz频段、4.5GHz频段及28GHz频段的通信频率。
专利文献1公开了层叠包含不同半导体材料的晶体管形成的半导体装置。
使用以Si等一种元素为主要成分的半导体或以Ga和As等多种元素为主要成分的化合物半导体来制作对应于5G的半导体装置。再者，作为金属氧化物的一种，氧化物半导体受到关注。
在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis alignedcrystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1及非专利文献2)。
非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。
[先行技术文献]
[专利文献]
[专利文献1]国际公开第2015-147835号
[非专利文献]
[非专利文献1]S.Yamazaki et al.，“SID Symposium Digest of TechnicalPapers”，2012，volume 43，issue 1，p.183-186
[非专利文献2]S.Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10
发明内容
发明所要解决的技术问题
用来以高速传送信号的半导体装置需要设置用来调整输入输出的特性阻抗的阻抗匹配电路。注意，有阻抗匹配电路由传送通道及多个无源元件构成且传送通道及无源元件需要大面积的课题。此外，有该阻抗匹配电路发射辐射噪声的课题。本发明的一个方式的目的之一是提供一种具有新颖结构的半导体装置等。此外，本发明的一个方式的目的之一是提供一种小型半导体装置等。另外，本发明的一个方式的目的之一是提供一种生产性高的半导体装置等。
注意，这些目的的记载并不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。注意，可以从说明书、附图、权利要求书等的记载得知并抽出上述以外的目的。
解决技术问题的手段
本发明的一个方式是在第一层上隔着金属氧化物包括第二层的半导体装置。第一层包括具有包含硅的第一半导体层的第一晶体管。第二层包括阻抗匹配电路，阻抗匹配电路包括具有包含镓的第二半导体层的第二晶体管。在第一晶体管与金属氧化物之间形成第一耦合电容，在阻抗匹配电路与金属氧化物之间形成第二耦合电容。阻抗匹配电路通过第二耦合电容与金属氧化物电连接。金属氧化物抑制从阻抗匹配电路发射的第一辐射噪声影响到第一晶体管的工作。此外，第一耦合电容及第二耦合电容形成合成电容，合成电容可以衰减第一晶体管工作而发射的第二辐射噪声。
在上述结构中，金属氧化物优选包含铪、铝和钽中的至少一个及氧。
在上述结构中，优选的是，阻抗匹配电路包括传送通道，传送通道包括共面波导。
在上述结构中，优选的是，在第二层的上方形成电感器，还在电感器的上方形成天线。
在上述结构中，放大器所包括的第二晶体管优选配置于不与第一晶体管重叠的位置上。
本发明的一个方式是包括第一层、第二层以及第三层的半导体装置。第一层所包括的第一晶体管包括包含硅(Si)的第一半导体层。第二层所包括的第二晶体管包括包含镓(Ga)的第二半导体层。第三层所包括的第三晶体管包括包含铟(In)和锌(Zn)中的至少一个的第三半导体层。第一至第三晶体管形成于包含硅(Si)的衬底上。第一晶体管的第一半导体层形成于该衬底中。第二晶体管的第二半导体层形成于该衬底上进行结晶生长的结晶中。第三晶体管的第三半导体层形成于第一半导体层及第二半导体层的上方。
在上述结构中，第三晶体管优选配置于包括与第一晶体管重叠的区域的位置上。
在上述结构中，第三晶体管优选配置于包括与第二晶体管重叠的区域的位置上。
在上述结构中，半导体装置还包括第四层。第四层所包括的第四晶体管在第四半导体层中包含In和Zn中的至少一个。第四晶体管优选配置于包括与第三晶体管重叠的区域的位置上。
在上述结构中，优选在第一层的与金属氧化物相反的一侧配置传感器模块。
发明效果
根据本发明的一个方式，可以提供一种通过在硅晶体管的布线层中形成功率放大器所包括的阻抗匹配电路来抑制传送通道及多个无源元件所需要的面积的增大的半导体装置。此外，可以提供一种抑制该阻抗匹配电路发射的辐射噪声的影响的半导体装置。此外，可以提供一种具有新颖结构的半导体装置等。另外，可以提供一种小型半导体装置等。此外，可以提供一种生产性高的半导体装置等。
注意，这些效果的记载并不妨碍其他效果的存在。注意，本发明的一个方式并不需要具有所有上述效果。注意，可以从说明书、附图、权利要求书等的记载得知并抽出上述以外的效果。
附图简要说明
图1是说明半导体装置的图。
图2是说明半导体装置的图。
图3是说明半导体装置的图。
图4是说明半导体装置的图。
图5是说明半导体装置的图。
图6A是说明电子设备的图。图6B是说明半导体装置的图。
图7是说明无线收发机的结构例子的图。
图8A及图8B是说明无线收发机的结构例子的图。
图9是说明半导体装置的图。
图10是说明半导体装置的图。
图11A、图11B是说明功率放大器的电路图。图11C、图11D是说明共面波导的布局图。
图12是说明半导体装置的结构例子的图。
图13是说明晶体管的电特性的图表。
图14是说明半导体装置的电路图。
图15是示出半导体装置的结构例子的图。
图16是示出半导体装置的结构例子的图。
图17A至图17C是示出晶体管的结构例子的图。
图18A至图18C是示出晶体管的结构例子的图。
图19A至图19C是示出晶体管的结构例子的图。
图20是示出半导体装置的结构例子的图。
图21A是说明IGZO的结晶结构的分类的图。图21B是说明CAAC-IGZO膜的XRD光谱的图。图21C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。
图22A是半导体晶片的俯视图。图22B是芯片的放大图。
图23A是说明电子构件的制造工序例子的流程图。图23B是电子构件的立体示意图。
图24是示出电子设备的一个例子的图。
图25A至图25F是示出电子设备的一个例子的图。
图26是示出IoT网络的级别结构及需求规格的图。
图27是工厂自动化的示意图。
图28A至图28C是示出用于截止频率的计算的OS-FET的结构的图。
图29是示出OS-FET的截止频率的计算结果的图。
实施发明的方式
参照附图对实施方式进行详细说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是本发明的方式及详细内容在不脱离其宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在下面说明的发明结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。
此外，为了便于理解，有时在附图等中示出的各构成要素的位置、大小及范围等并不表示其实际的位置、大小及范围等。因此，所公开的发明不一定局限于附图等所公开的位置、大小及范围等。例如，在实际的制造工序中，有时由于蚀刻等处理而抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时省略图示。
此外，在俯视图(也称为“平面图”)或立体图等中，为了便于理解附图，有时省略构成要素的一部分。
此外，在本说明书等中，“电极”或“布线”不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。
此外，在本说明书等中，“电阻器”的电阻值有时取决于布线的长度。此外，电阻值有时通过连接到具有与用于布线的导电层不同的电阻率的导电层而决定。另外，电阻值有时通过对半导体层掺杂杂质而被决定。
此外，在本说明书等中，电路中的“端子”是指进行电流的输入或输出、电压的输入或输出或者信号的接收或发送的部分。因此，布线或电极的一部分有时被用作端子。
另外，在本说明书等中，“上”、“上方”或“下”、“下方”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层A上的电极B”的表述，则不一定必须绝缘层A上直接接触地形成有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。另外，如果是“导电层C上方的导电层D”的表述，则不一定必须导电层C上直接接触地形成有导电层D，也可以包括在导电层C与导电层D之间包括其他构成要素的情况。另外，“上方”或“下方”的词句也可以包括构成要素在倾斜方向上配置的情况。
另外，由于“源极”及“漏极”的功能例如在采用不同极性的晶体管时或在电路工作中电流的方向变化时等，根据工作条件等而相互调换，因此很难限定哪个是“源极”哪个是“漏极”。因此，在本说明书中，可以将“源极”和“漏极”互相调换地使用。
在本说明书等中，“电连接”包括直接连接的情况及通过“具有某种电作用的元件”连接的情况。这里，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。因此，即便记载为“电连接”，在实际电路中有时存在没有物理连接的部分而只是布线延伸的情况。此外，“直接连接”包括由不同导电层形成的布线通过触点连接而被用作一个布线的情况。因此，作为布线，不同导电层有时包含一个以上的同一元素或者有时包含不同元素。
另外，在本说明书等中，“平行”例如是指在-10°以上且10°以下的角度的范围中配置两条直线的状态。因此，也包括角度为-5°以上且5°以下的情况。此外，“垂直”或“正交”例如是指在80°以上且100°以下的角度的范围中配置两条直线的状态。因此，也包括该角度为85°以上且95°以下的状态。
另外，在本说明书等中，除非特别叙述，关于计数值或计量值提到“同一”、“相同”、“相等”或“均匀”等的情况下，包括±20％的变动作为误差。
另外，电压多指某个电位与基准电位(例如，接地电位或源电位等)之间的电位差。因此，有时也可以互换“电压”与“电位”的称谓。在本说明书等中，除非特别叙述，电压和电位是可以互换的。
注意，例如在导电性充分低时，有时即便在表示为“半导体”时也具有“绝缘体”的特性。因此，也可以使用“绝缘体”代替“半导体”。此时，“半导体”和“绝缘体”的境界模糊，因此难以精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“绝缘体”。
注意，例如在导电性充分高时，有时即便在表示为“半导体”时也具有“导电体”的特性。因此，也可以使用“导电体”代替“半导体”。此时，“半导体”和“导电体”的境界模糊，因此难以精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“导电体”。
注意，本说明书等中的“第一”、“第二”等序数词是为了避免构成要素的混淆而附加的，其并不表示工序顺序或者层叠顺序等某种顺序或次序。注意，关于本说明书等中不附加有序数词的术语，为了避免构成要素的混淆，在权利要求书中有时对该术语附加序数词。注意，关于本说明书等中附加有序数词的术语，在权利要求书中有时对该术语附加不同的序数词。注意，关于本说明书等中附加有序数词的术语，在权利要求书中有时省略其序数词。
注意，在本说明书等中，晶体管的“开启状态”是指晶体管的源极和漏极电短路的状态(还称为“导通状态”)。另外，晶体管的“关闭状态”是指晶体管的源极和漏极电断开的状态(还称为“非导通状态”)。
此外，在本说明书等中，“通态电流”有时是指当晶体管处于开启状态时流过源极和漏极之间的电流。此外，“关态电流(off-state current)”有时是指在晶体管处于关闭状态时流过源极和漏极之间的电流。
另外，在本说明书等中，高电源电压VDD(以下，简单地称为“VDD”、“H电压”或“H”)是指高于低电源电压VSS(以下，简单地称为“VSS”、“L电压”或“L”)的电压的电源电压。另外，VSS是指低于VDD的电压的电源电压。此外，也可以将接地电压(以下，简单地称为“GND”或“GND电压”)用作VDD或VSS。例如，在VDD是接地电压时，VSS是低于接地电压的电压，在VSS是接地电压时，VDD是高于接地电压的电压。
另外，在本说明书等中，栅极是指栅电极及栅极布线的一部分或全部。栅极布线是指用来电连接至少一个晶体管的栅电极与其他电极或其他布线的布线。
另外，在本说明书等中，源极是指源区域、源电极及源极布线的一部分或全部。源区域是指半导体层中的电阻率为一定值以下的区域。源电极是指导电层中的连接到源区域的部分。源极布线是指用来电连接至少一个晶体管的源电极与其他电极或其他布线的布线。
另外，在本说明书等中，漏极是指漏区域、漏电极及漏极布线的一部分或全部。漏区域是指半导体层中的电阻率为一定值以下的区域。漏电极是指导电层中的连接到漏区域的部分。漏极布线是指用来电连接至少一个晶体管的漏电极与其他电极或其他布线的布线。
在附图等中，为了容易理解布线及电极等的电压，有时在与布线及电极等相邻的位置附上表示H电压的“H”或者表示L电位的“L”。此外，有时对发生电压变化的布线及电极以带框的形式附上“H”或“L”。此外，在晶体管处于关闭状态下，有时在该晶体管上重叠地附上符号“×”。
(实施方式1)
将参照附图说明本发明的一个方式的半导体装置。图1是示出电子设备所包括的半导体装置10的结构的方框图。
此外，本说明书等所示的半导体装置结构只是一个例子，不需要具有所有的构成要素。半导体装置可以只具有本说明书等所示的构成要素中的需要的构成要素。此外，也可以具有本说明书等所示的构成要素之外的构成要素。
作为一个例子，半导体装置10包括天线阵列11、收发控制装置12、信号处理装置13、处理器14、GPU(Graphics Processing Unit：图形处理器)15、电源控制装置16、PLD(Programmable Logic Device：可编程逻辑器件)17、存储装置18以及显示装置19。注意，将在图7中详细说明收发控制装置12。
图2是说明半导体装置10的图。半导体装置10包括层L1、层L2、层L3及层L4。例如，层L1所包括的第一晶体管包括包含Si的第一半导体层。此外，层L2所包括的第二晶体管包括包含Ga的第二半导体层。另外，层L3所包括的第三晶体管包括包含In和Zn中的至少一个的第三半导体层。注意，第一至第三晶体管形成于包含Si的衬底上或衬底的上方。注意，层L4为不包括半导体层的层。注意，层L2所包括的第二晶体管还可以包含In和Zn中的至少一个。
第一晶体管的第一半导体层形成于该衬底中。此外，第二晶体管的第二半导体层形成于该衬底上结晶生长的结晶中。此外，第三晶体管的第三半导体层形成于第一半导体层及第二半导体层的上方。注意，第二晶体管的第二半导体层也可以使用与第三半导体层相同的半导体层形成。
收发控制装置12包括收发控制装置12A及收发控制装置12B。电源控制装置16包括电源控制装置16A及电源控制装置16B。例如，收发控制装置12可以具有在层L1中形成收发控制装置12A且在层L2中形成收发控制装置12B的结构。此外，电源控制装置16可以具有在层L1中形成电源控制装置16A且在层L2中形成电源控制装置16B的结构。
收发控制装置12及电源控制装置16有时需要具有高耐压、高输出、低关态电流或高电导的晶体管。当在层L2中使用具有与层L1所包括的第一晶体管不同的特性的晶体管时，层L2可以使用具有高耐压、高输出、低关态电流或高电导等电特性的晶体管。将在实施方式3中详细说明具有高耐压、高输出或低关态电流等的电特性的晶体管。
例如，在层L1中形成收发控制装置12A、信号处理装置13、处理器14、GPU15、电源控制装置16A及PLD17等。在层L2中形成收发控制装置12B及电源控制装置16B。在层L3中形成存储装置18及显示装置19。此外，图2示出在层L4中形成用于无线通信的天线阵列11的例子。
注意，形成于层L3中的存储装置18可以由包括第三半导体层的第三晶体管形成。显示装置19可以由与存储装置18不同的包括第三半导体层的第三晶体管形成。存储装置18及显示装置19也可以分别层叠多个第三晶体管形成。注意，对层叠第三晶体管的个数没有限制。例如，可以层叠两个以上的第三晶体管形成。
图3是详细说明半导体装置10的图。在层L1中形成收发控制装置12A、信号处理装置13、处理器14、GPU15、电源控制装置16A以及PLD17。在层L2中形成收发控制装置12B以及电源控制装置16B。在层L3A中形成存储装置18。存储装置18包括存储装置18A至18F。在层L3B中形成显示装置19。显示装置19包括栅极驱动器19A以及显示区域19B。在层L4中形成用于无线通信的天线阵列11。天线阵列11包括多个天线11A。
形成于层L1中的收发控制装置12A具有处理通过天线11A收发的信号的功能。此外，形成于层L2中的收发控制装置12B包括具有能够充分地供应收发控制装置12A瞬时使用的电力的能力的晶体管和二极管中的任一个。
信号处理装置13可以通过层L3A向栅极驱动器19A供应控制信号且还向显示区域19B供应图像数据。因此，信号处理装置13可以被用作图像处理装置。注意，信号处理装置13可以利用GPU15进行图像数据的扩展转换。
处理器14控制半导体装置10。此外，GPU15可以在进行由信号处理装置13等处理的人工智能(AI：Artificial Intelligence)的学习或推论时高速处理运算的一部分。作为一个例子，在很多情况下，在人工智能的推论中进行使用神经网络的行列运算。该行列运算通过使用GPU15可以高效且高速地进行处理。
形成于层L1中的电源控制装置16A可以对收发控制装置12、信号处理装置13、处理器14、GPU15、PLD17、存储装置18或显示装置19控制电源供应。形成于层L2中的电源控制装置16B包括具有能够充分地供应半导体装置10所使用的电力的能力的晶体管和二极管中的任一个。
PLD17可以通过更新逻辑结构提供不同功能。作为一个例子，PLD17可以被用作存储装置。信号处理装置可以暂时储存显示在后面说明的显示装置19上的显示数据且容易检测该显示数据与收发控制装置12接收的显示数据的差分。作为其他例子，PLD17可以扩展信号处理装置13或GPU15的运算功能的一部分。例如，可以扩展进行行列运算情况的并列数。
接着，说明层L2。层L2为在层L1上进行结晶成长来形成的层。因此，层L1所包括的第一晶体管不与层L2所包括的第二晶体管重叠。此外，第二晶体管的第二半导体层优选包含Ga。再者，第二晶体管的第二半导体层优选包含氮或氧。
层L2包括收发控制装置12B以及电源控制装置16B。收发控制装置12B可以供应收发控制装置12A瞬时使用的大电力。此外，电源控制装置16B向配置于层L1中的收发控制装置12A、信号处理装置13、处理器14、GPU15、电源控制装置16A以及PLD17供应电力。此外，电源控制装置16B可以向形成于层L3A中的存储装置18及形成于层L3B中的显示装置19供应电力。
接着，说明层L3。层L3在层L3A上层叠层L3B形成。首先，说明形成于层L1上的层L3A。
优选在收发控制装置12A上配置存储装置18A。此外，优选在信号处理装置13上配置存储装置18B。另外，优选在处理器14上配置存储装置18C。此外，优选在GPU15上配置存储装置18F。另外，优选在电源控制装置16A上配置存储装置18D。此外，优选在PLD17上配置存储装置18E。
注意，存储装置18A至18F中的任一个可以被用作用于数据备份的寄存器。作为其他例子，存储装置18A至18F中的任一个可以被用作用于数据管理的存储器。此外，作为其他例子，存储装置18A至18F中的任一个可以被用作吸收各装置间的不同处理速度的FIFO存储器(First in First out memory：先进先出存储器)。例如，可以在FIFO存储器暂时储存收发控制装置12接收的数据且信号处理装置13使用处理器14从FIFO存储器读出数据。此时，收发控制装置12可以以与信号处理装置13或处理器14不同的工作频率工作。此外，优选在存储装置18E中储存PLD17中构成的多个逻辑信息。
存储装置18包括第三晶体管。第三晶体管的第三半导体层优选包含氧且还包含In、Ga、Sn和Zn中的任一个或多个。因此，也可以说第三晶体管的第三半导体层包含氧化物半导体。注意，将在晶体管的形成沟道的半导体层中包含金属氧化物之一的氧化物半导体(Oxide Semiconductor：OS)的晶体管称为“OS晶体管”或“OS-FET”。注意，已知OS晶体管的根据温度变化的电特性的变动较小。由于OS晶体管的半导体层具有大能隙，所以可以呈现极低的关态电流特性，仅为几yA/μm(每沟道宽度1μm的电流值)。因此，OS晶体管优选应用于存储装置。注意，将在实施方式3中详细说明OS晶体管。
这里，说明使用OS晶体管的存储装置。当在存储装置中使用OS晶体管时，可以将该存储装置称为“OS存储器”。
OS存储器即使停止电力供应也可以抑制保持于OS存储器中的数据的劣化。再者，OS存储器由于可以使保持数据的容量缩小所以可以提供适合于高密度化的存储装置。此外，OS存储器通过利用OS晶体管的极低的关态电流特性可以保持1年以上，甚至为10年以上的期间被写入的信息。因此，可以将OS存储器看作非易失性存储器。
此外，OS存储器采用将电荷通过OS晶体管写入到节点的方式，由此不需要现有的快闪存储器所需的高电压，可以实现高速写入工作。此外，也不进行对浮动栅极或电荷俘获层的电荷注入以及从浮动栅极或电荷俘获层的电荷抽出，因此OS存储器在实质上可以无限地进行数据的写入及读出。与现有的快闪存储器相比，OS存储器的劣化更少且可以得到更高的可靠性。
此外，OS存储器不像磁电阻随机存储器或可变电阻式存储器那样发生原子级的结构变化。因此，OS存储器具有比磁电阻随机存储器及可变电阻式存储器高的改写耐性。
即使在高温环境下，OS晶体管的关态电流也几乎不增加。具体而言，即使在室温以上且200℃以下的环境温度下，关态电流也几乎不增加。此外，即使在高温环境下，OS晶体管的通态电流也不容易下降。此外，OS晶体管的源极与漏极间的绝缘耐压高。通过将OS晶体管用作构成半导体装置的晶体管，可以实现即使在高温环境下也稳定地工作并具有高可靠性的半导体装置。
另外，OS晶体管可以在形成半导体装置的布线的BEOL(Back end of line：后段制程)工序中通过溅射法形成。因此，可以使用具有不同晶体管特性的晶体管形成一个半导体装置10。换言之，通过使用OS晶体管，可以容易形成SoC(System on a chip：系统芯片)。
注意，OS晶体管可以包括背栅极。背栅极以使用栅极及背栅极夹持第三半导体层的沟道形成区域的方式配置。背栅极可以具有与栅极同样的作用。此外，通过改变背栅极的电压，可以改变晶体管的阈值电压。背栅极的电压既可以为与栅极相同的电压，也可以为GND或任意的电压。
由于栅极和背栅极由导电层形成，因此具有防止在晶体管的外部产生的电场影响到形成沟道的半导体层的功能(尤其是对静电的静电遮蔽功能)。即，可以防止由于静电等外部的电场的影响而使晶体管的电特性变动。
接着，说明层L3B。显示装置19使用层L3B所包括的第三晶体管形成。在本说明书中不进行详细说明，显示区域19B包括多个像素，每个像素包括发光元件。发光元件优选使用有机发光元件(OLED：Organic Light Emitting Device)或LED(Light Emitting Device)。
接着，说明层L4。天线阵列11优选包括多个天线11A且该天线11A由具有透光性的导电层形成。具有透光性的导电层可以使用氧化铟、ITO、铟锌氧化物、氧化锌或添加有镓的氧化锌等。
图4是说明具有与图2所示的半导体装置10不同的结构的半导体装置10A的图。注意，在下面所说明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。
半导体装置10A与半导体装置10的不同之处在于层L3B包括显示装置19、存储装置18G及存储装置18H。显示装置19、存储装置18G以及存储装置18H所包括的第三晶体管在同一工序中形成。
图5是详细说明半导体装置10A的图。半导体装置10A与图3所示的半导体装置10的不同之处在于层L3B包括与层L2重叠的部分。例如，收发控制装置12B上优选配置有存储装置18G。在存储装置18G中储存收发控制装置12B的设定信息。此外，电源控制装置16B上优选配置有存储装置18H。在存储装置18H中储存电源控制装置16B的设定信息。注意，存储装置18G及存储装置18H优选使用OS存储器。
图6A是示出与图1所示的半导体装置10不同的半导体装置10B的结构的方框图。图6A所示的半导体装置10B包括传感器模块20。图6B是说明具有与图2所示的半导体装置10不同的结构的半导体装置10B的图。半导体装置10B包括与形成层L1的第一晶体管一侧相反的一侧包括层L5，层L5中配置有传感器模块20。传感器模块20可以使用贯通电极(TSV：Through Silicon Via)与层L1电连接。注意，传感器模块20可以使用图像传感器、红外线传感器、超声波传感器或触摸传感器等。
作为一个例子，说明传感器模块20为图像传感器的情况。半导体装置10B可以由显示装置19显示传感器模块拍摄的信息作为图像。
半导体装置10B由于可以将进行无线通信、图像数据的扩展转变的信号处理、显示装置及传感器模块构成为SoC，所以可以减少构件数量。因此，半导体装置10B适合用于小型且轻量的半导体装置被要求的包括护目镜型显示器的便携式终端。
图7是作为收发控制装置12的一个例子说明无线收发机900的结构例子的图。无线收发机900包括低噪声放大器(LNA：Low Noise Amplifier)901、带通滤波器(BPF：BandPass Filter)902、合路器(MIX：Mixer)903、带通滤波器904、解调器(DEM：Demodulator)905、功率放大器(PA：Power Amplifier)911、带通滤波器912、合路器913、带通滤波器914、调制器(MOD：Modulator)915、双工器(DUP：Duplexer)921、本机振荡器(LO：LocalOscillator)922以及天线931。
<接收>
从其他半导体装置或基站等发送的信号941通过天线931及双工器921作为接收信号输入到低噪声放大器901。双工器921具有使用一个天线实现无线信号收发的功能。
低噪声放大器901具有将微弱的接收信号放大而加强到足以能够被无线收发机900处理的信号的功能。将被低噪声放大器901放大的信号941通过带通滤波器902供应到合路器903。
带通滤波器902具有从信号941所包含的频率成分中减弱所需要的频带以外的频率成分来使所需要的频带通过的功能。
合路器903具有使用超外差(superheterodyne)方式混合通过带通滤波器902的信号941和本机振荡器922所生成的信号943的功能。合路器903混合信号941和信号943来将包含两者间差频成分及和频成分的信号供应到带通滤波器904。
带通滤波器904具有使两个频率成分中的一个频率通过的功能。例如，使差频成分通过。此外，带通滤波器904还具有去除合路器903所产生的噪声成分的功能。通过带通滤波器904的信号被供应到解调器905。解调器905具有将被供应的信号转换为控制信号或数据信号等来输出的功能。从解调器905输出的信号被供应到各种处理装置(运算装置、存储装置等)。
<发送>
调制器915具有生成用来将控制信号或数据信号等从无线收发机900向其他半导体装置或基站等发送的基本信号的功能。基本信号通过带通滤波器914被供应到合路器913。
带通滤波器914具有去除在调制器915生成基本信号时产生的噪声成分的功能。
合路器913具有使用超外差方式混合通过带通滤波器914的基本信号和本机振荡器922所生成的信号944的功能。合路器913混合基本信号和信号944来将包含两者间差频成分及和频成分的信号供应到带通滤波器912。
带通滤波器912具有使两个频率成分中的一个频率通过的功能。例如，使和频成分通过。此外，带通滤波器912还具有去除合路器913所产生的噪声成分的功能。通过带通滤波器912的信号被供应到功率放大器911。
功率放大器911具有将被供应的信号放大来生成信号942的功能。信号942通过双工器921从天线931发射到外部。
参照图8A及图8B说明作为上述无线收发机900的变形例子的无线收发机900A。为了减少反复说明，主要说明无线收发机900A的与无线收发机900不同之处。
无线收发机900A包括多个天线931，以适用于5G通信规格。此外，还包括多个双工器921、多个低噪声放大器901以及多个功率放大器911。此外，无线收发机900A还包括译码电路906(DEC)及译码电路916。
图8A示出五个天线931、五个双工器921、五个低噪声放大器901以及五个功率放大器911。在图8A中，将第一个天线931表示为天线931[1]，并将第五个天线931表示为天线931[5]。双工器921、低噪声放大器901以及功率放大器911也与天线931同样地表示。注意，天线931、双工器921、低噪声放大器901以及功率放大器911的个数不局限于各五个。
天线931[1]与双工器921[1]电连接。双工器921[1]与低噪声放大器901[1]及功率放大器911[1]电连接。天线931[5]与双工器921[5]电连接。双工器921[5]与低噪声放大器901[5]及功率放大器911[5]电连接。同样地，第二至第四个天线931也与第二至第四个双工器921电连接。此外，同样地，第二至第四个双工器921也与第二至第四个低噪声放大器901及第二至第四个功率放大器911电连接。
译码电路906与多个低噪声放大器901电连接。在图8A中，五个低噪声放大器901与译码电路906连接。此外，译码电路916与多个功率放大器911电连接。在图8A中，五个功率放大器911与译码电路916连接。
译码电路906具有选择低噪声放大器901[1]至低噪声放大器901[5]中的任一个或多个的功能。此外，译码电路906具有依次选择低噪声放大器901[1]至低噪声放大器901[5]的功能。同样，译码电路916具有选择功率放大器911[1]至功率放大器911[5]中的任一个或多个的功能。此外，译码电路916具有依次选择功率放大器911[1]至功率放大器911[5]的功能。
作为一个例子，图8B示出译码电路906与低噪声放大器901[1]及低噪声放大器901[2]连接的例子。译码电路906与低噪声放大器901[1]所包含的存储元件111(记为存储元件111[1])通过电连接于存储元件111[1]的端子124电连接。此外，译码电路906与低噪声放大器901[2]所包含的存储元件111(记为存储元件111[2])通过电连接于存储元件111[2]的端子124电连接。
存储元件111包括晶体管112及电容器113。晶体管112的栅极与端子124电连接。晶体管112的源极和漏极中的一个与端子123电连接。晶体管112的源极和漏极中的另一个与电容器113的一个电极及晶体管115的栅极电连接。注意，节点114形成于与晶体管112的源极和漏极中的另一个、电容器113的一个电极及晶体管115的栅极电连接的布线上。此外，端子124与译码器电路906的晶体管116的源极和漏极中的一个电连接。注意，晶体管112优选为OS晶体管。此外，使用OS晶体管的存储元件111也可以换称为OS存储器。
电连接于存储元件111[1]的端子123及电连接于存储元件111[2]的端子123与布线126电连接。通过布线126供应写入到节点114的电压(电荷)。
译码电路906具有给与任意存储元件111电连接的端子124供应使晶体管112成为开启状态的信号或使晶体管112成为关闭状态的信号的功能。通过使用译码电路906依次选择低噪声放大器901所包含的存储元件111，可以将根据每个存储元件111而不同的电压分别写入到节点114。也就是说，可以将合适于每个低噪声放大器901的电压分别写入到节点114。
译码电路916也对多个功率放大器911发挥与译码电路906同样的作用。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式2)
在本实施方式中说明收发控制装置的结构。收发控制装置包括用来发送高频信号的功率放大器，发送的信号由信号处理装置生成或者用合路器混合从信号处理装置生成的信号与由振荡器生成的信号而生成。在高频带上工作的功率放大器需要减小传送通道的信号损失。此外，需要从功率放大器发射的辐射噪声不影响到其他电路(以后，电路包括构成电路的晶体管或布线等)等。此外，需要功率放大器从其他电路发射的辐射噪声不受到影响。在本实施方式中，说明降低功率放大器对其他电路造成的辐射噪声的影响以及功率放大器从其他电路受到的辐射噪声的影响的双方的结构。注意，功率放大器相当于图8的功率放大器911。
图9是说明半导体装置10B的图。注意，为了说明半导体装置10B援用半导体装置10A，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。
收发控制装置12B所包括的功率放大器使用层L3A所包括的OS晶体管构成，由层L3B形成电感器12C。注意，电感器12C可以在与在显示装置19中形成的布线层相同的工序中形成。作为其他例子，也可以由层L3A形成电感器12C。例如，电感器12C可以使用形成功率放大器的层L3A的布线层形成。
功率放大器包括用来与OS晶体管连接的传送通道。为了功率放大器具有稳定的频率特性，优选的是，功率放大器接收信号时的特性阻抗及发送信号时的特性阻抗在宽频带上也能够取得共享匹配。注意，在特性阻抗在宽频带上也能够取得共享匹配的状态中，接收信号一侧的特性阻抗与发送信号时的特性阻抗的误差优选为10％以内。更优选为5％以内。进一步优选为3％以内。
因此，功率放大器的传送通道包括用来调整特性阻抗的阻抗匹配电路。阻抗匹配电路由传送通道及多个无源元件构成。注意，阻抗匹配电路也可以包括晶体管。例如，传送通道包括电阻器、电感器及电容器等成分。因此，为了调整传送通道的特性阻抗，优选使用多个无源元件。注意，无源元件有对晶体管需要大面积的课题。
作为高频信号的传送损失少的传送通道可以举出共面波导、接地共面线、微带线、狭缝线或SIW(silicon in waveguide：波导中硅)等。在本实施方式中，说明共面波导，而微带线也可以是同样的。
共面波导是指具有在形成于介电衬底上的导电体的表面形成线状传送通道的结构且传播电磁波的传送通道。注意，电磁波的信号也可以换成为高频信号。以后作为高频信号进行说明。此外，共面波导在处理高频信号时被用作阻抗匹配电路的一部分。共面波导由于可以使用导体的厚度、品质、导体间的距离等调整特性阻抗所以适合于广范围的调整。注意，将参照图11C及图11D详细说明共面波导。
因此，阻抗匹配电路优选使用共面波导作为传送通道。注意，形成于平面上的共面波导向垂直方向发射辐射噪声。例如，当功率放大器在形成在形成于层L1中的电路的上方时，有时功率放大器发射的辐射噪声影响到该电路的工作而成为错误工作的原因。此外，有时该电路发射的辐射噪声影响到阻抗匹配电路，由此改变该阻抗匹配电路的特性阻抗而传送损失增大。
阻抗匹配电路可以使用电容器、电阻器及电感器等无源元件调整特性阻抗。因此，阻抗匹配电路的面积比使用晶体管的电路大。例如，在收发控制装置12B与信号处理装置13一体地形成为半导体装置时，需要考虑到辐射噪声的影响。此外，收发控制装置12B有时根据阻抗匹配电路所包括的无源元件的大小而器件的尺寸变大。
图10是详细说明半导体装置10B的图。图10与图5的主要不同之处在于收发控制装置12B设置于层L3A中。与收发控制装置12B所包括的功率放大器重叠的位置上优选不配置层L1所包括的电路。
接着，将参照图11至图14详细说明功率放大器。
图11A及图11B是说明功率放大器911的电路图。功率放大器911包括输入端子Sin、输出端子Pout、晶体管Tr1、阻抗匹配电路Z1以及阻抗匹配电路Z2。阻抗匹配电路Z1包括电容器C1、电感器In1以及共面波导CPW3a。阻抗匹配电路Z2包括电容器C2、电感器In2、共面波导CPW2以及共面波导CPW3b。注意，有时在说明两个端子的共面波导时，作为共面波导CPW2进行说明，而在说明三个端子的共面波导时作为共面波导CPW3进行说明。此外，共面波导CPW3包括端子1至端子3，共面波导CPW2包括端子1及端子2。
输入端子Sin与电容器C1的一个电极电连接。电容器C1的另一个电极与共面波导CPW3a的端子1电连接。共面波导CPW3a的端子2与晶体管Tr1的栅极电连接。共面波导CPW3a的端子3与电感器In1的一个电极电连接。电感器In1的另一个电极与布线V1电连接。
晶体管Tr1的源极和漏极中的一个与布线VG电连接。晶体管Tr1的源极和漏极中的另一个与共面波导CPW3b的端子1电连接。共面波导CPW3b的端子2与电感器In2的一个电极电连接。共面波导CPW3b的端子3与电容器C2的一个电极电连接。电感器In2的另一个电极与布线V2电连接。
电容器C2的另一个电极与共面波导CPW2的端子1电连接。共面波导CPW2的端子2与输出端子Pout电连接。
注意，晶体管Tr1优选为OS晶体管。注意，图11B示出晶体管Tr1包括背栅极的例子。通过晶体管Tr1的背栅极与晶体管Tr1的源极电连接，可以固定晶体管Tr1的背栅极侧的阈值。注意，也可以具有晶体管Tr1的背栅极与其他布线电连接且供应固定电位的结构。
阻抗匹配电路Z1优选以具有与阻抗匹配电路Z2相同的阻抗的方式调整。作为一个例子，阻抗匹配电路Z1及阻抗匹配电路Z2的阻抗特性优选使用电容器、电感器及共面波导等调整为50欧姆。
作为一个例子，图11C是说明共面波导CPW2的布局图。共面波导CPW2具有在形成于介电衬底上的导电体的表面形成线状传送通道的结构。
共面波导CPW2包括以夹在外导体202a及外导体202b的方式配置的内导体201a。注意，外导体202a与内导体201a间的距离优选相等于外导体202b与内导体201a间的距离。根据该距离在内导体201a与外导体202a或外导体202b之间形成电容成分。注意，内导体201a为在与外导体202a及外导体202b相同的工序中形成的导电体。
内导体201a相当于传送通道并包括端子1及端子2。注意，相当于传送通道的内导体201a相当于电阻成分及电感成分。注意，内导体201a存在有趋肤效应。趋肤效应是指在内导体201a中流过高频信号时内导体201a的电流密度比内导体201a的表面高且从内导体201a的表面远离时降低的现象。由于频率越高电流集中于表面，所以导体的交流电阻变高。因此，共面波导CPW2的特性阻抗对频率具有峰值。因此，优选根据共面波导CPW2被要求的特性阻抗选择包括于导电体中的元素种类、该导电体的厚度、内导体与外导体间的距离等。
注意，优选的是，共面波导CPW2所包括的外导体202a优选包括端子203a和端子203b中的任一方或双方，外导体202b包括端子203c和端子203d中的任一方或双方。此外，外导体202a及外导体202b优选通过端子203a至端子203d被供应固定电位。例如，外导体202a及外导体202b被供应0V(基准电位)。
作为一个例子，图11D是说明共面波导CPW3的布局图。共面波导CPW3为包括弯曲部(分支)的传送通道。
共面波导CPW3包括以夹在外导体202a、外导体202b及外导体202c的方式配置的内导体201b。注意，优选的是，外导体202a与内导体201b间的距离相等于外导体202b与内导体201b间的距离，并相等于外导体202c与内导体201b间的距离。根据该距离在内导体201a与外导体202a、外导体202b或外导体202c之间形成电容成分。此外，内导体201b为在与外导体202a、外导体202b及外导体202c相同的工序中形成的导电体。
内导体201b相当于传送通道，并包括端子1、端子2及端子3。注意，相当于传送通道的内导体201b相当于电阻成分及电感成分。注意，具有弯曲部的共面波导CPW3也可以设置有增大弯曲部的电容成分中的一个且减少其中另一个的偏置区域。电容成分变化而由经过传送通道的高频信号生成的电磁的大小也变化，由此可以吸收弯曲部那样的变化。
图12是半导体装置10B的截面示意图。半导体装置10B包括层L1、层L3A、层L3B及层L4。层L1包括Si-Layer及BEOL-Layer。Si-Layer包括衬底311。注意，形成于Si-Layer中的晶体管550的沟道形成区域优选包含硅。将在实施方式3中详细说明晶体管550。BEOL-Layer包括多个布线层。图12示出BEOL-Layer包括布线Mn的例子。注意，层L3A、层L3B及层L4也可以换称为层L1所包括的晶体管的布线层。
接着，说明层L3A。层L3A包括OS-Layer。层L3A包括晶体管Tr。晶体管Tr优选为OS晶体管。注意，将在实施方式3中详细说明OS晶体管。注意，层L3A隔着绝缘体514形成于层L1上。绝缘体514为包含铪、铝和钽中的至少一个及氧的金属氧化物。作为一个例子，氧化铪或氧化铝的相对介电常数比氧化硅或氧氮化硅大。注意，在绝缘体的相对介电常数较大时，电磁波的大部分被绝缘体吸收或被绝缘体反射。
作为一个例子，在内导体201a被供应高频信号时，外导体202a及外导体202b生成通过耦合电容CC1、耦合电容CC2结合的系统。因此，可以将在外导体202a及外导体202b与绝缘体514之间形成的空间看作波导管。绝缘体514可以降低辐射噪声对形成于层L1中的晶体管550造成的影响。此外，绝缘体514可以降低晶体管550发射的辐射噪声的影响。
此外，通过设置绝缘体514，在绝缘体514与布线Mn之间生成耦合电容CC3，在布线Mn与衬底311或晶体管550之间生成耦合电容CC4。因此，通过在内导体201与晶体管550之间串联连接多个耦合电容形成合成电容。该合成电容的电容值越小越优选。例如，通过合成电容的电容值变小，辐射噪声衰减，由此辐射噪声的影响变小。
再者，绝缘体514优选对层L1所包括的氧或氢具有阻挡性。将在实施方式3中详细说明该阻挡性。
层L3B包括CPW-Layer及INDUCTOR-Layer。CPW-Layer及INDUCTOR-Layer作为阻抗匹配电路的构成要素形成有被用作无源元件的电感器12C及共面波导CPW。注意，电感器12C也可以使用多个导电层形成。注意，电感器12C也可以在与共面波导CPW相同的工序中形成。作为一个例子，通过在与共面波导3相同的工序中形成电感器12C的一部分，电感器12C可以通过电感器12C1容易与共面波导CPW3连接。
层L4包括ANTENA-Layer。作为一个例子，ANTENA-Layer优选包括用来传送高频信号的天线阵列11。天线阵列11包括多个天线11A，并与共面波导CPW2电连接。
图13是说明晶体管的电特性的图表。处理高频信号的晶体管优选具有高电导。图13所示的图表的横轴表示晶体管的源极与漏极间的VDS电压，纵轴表示晶体管的源极与栅极间的VGS电压。注意，图表用等高线图表表示，数据单位为微西门子[μS]。
区域S1在于10μS以上且11μS以下的范围内。区域S2在于9μS以上且小于10μS的范围内。区域S3在于8μS以上且小于9μS的范围内。区域S4在于7μS以上且小于8μS的范围内。区域S5在于6μS以上且小于7μS的范围内。区域S6在于5μS以上且小于6μS的范围内。区域S7在于4μS以上且小于5μS的范围内。区域S8在于3μS以上且小于4μS的范围内。区域S9在于2μS以上且小于3μS的范围内。区域S10在于1μS以上且小于2μS的范围内。
晶体管包括对电压VDS具有高电导值的区域。因此，优选使用电压VGS高且电压VDS高的区域S1或区域S2的区域。作为一个例子，根据图13所示的晶体管的电特性，优选的是，图11A的功率放大器911的布线V1被供应2.3V且布线V2被供应2.5V。
图14是说明功率放大器的电路图。注意，为了说明功率放大器911A，援用功率放大器911，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。
功率放大器911A与功率放大器911的不同之处在于包括晶体管Tr2、阻抗匹配电路Z2a及阻抗匹配电路Z3。阻抗匹配电路Z2a包括电容器C2、电感器In2、电感器In3、共面波导CPW3b及共面波导CPW3c。阻抗匹配电路Z3包括电容器C3、电感器In4、共面波导CPW3d及共面波导CPW2。
输入端子Sin与电容器C1的一个电极电连接。电容器C1的另一个电极与共面波导CPW3a的端子1电连接。共面波导CPW3a的端子2与晶体管Tr1的栅极电连接。共面波导CPW3a的端子3与电感器In1的一个电极电连接。电感器In1的另一个电极与布线V1电连接。
晶体管Tr1的源极和漏极中的一个与布线VG电连接。晶体管Tr1的源极和漏极中的另一个与共面波导CPW3b的端子1电连接。共面波导CPW3b的端子2与电感器In2的一个电极电连接。共面波导CPW3b的端子3与电容器C2的一个电极电连接。电感器In2的另一个电极与布线V2电连接。
电容器C2的另一个电极与共面波导CPW3c的端子1电连接。共面波导CPW3c的端子2与晶体管Tr2的栅极电连接。共面波导CPW3c的端子3与电感器In3的一个电极电连接。电感器In3的另一个电极与布线V3电连接。
晶体管Tr2的源极和漏极中的一个与布线VG电连接。晶体管Tr2的源极和漏极中的另一个与共面波导CPW3d的端子1电连接。共面波导CPW3d的端子2与电感器In4的一个电极电连接。共面波导CPW3d的端子3与电容器C3的一个电极电连接。电感器In4的另一个电极与布线V4电连接。电容器C3的另一个电极与共面波导CPW2的端子1电连接。共面波导CPW2的端子2与输出端子Pout电连接。
注意，晶体管Tr1及晶体管Tr2优选为OS晶体管。晶体管Tr1及晶体管Tr2可以包括背栅极。通过晶体管Tr1的背栅极与晶体管Tr1的源极电连接，可以使晶体管Tr1的背栅极一侧的阈值固定。通过晶体管Tr2的背栅极与晶体管Tr2的源极电连接，可以使晶体管Tr2的背栅极一侧的阈值固定。注意，也可以采用晶体管Tr1及晶体管Tr2的背栅极与其他布线电连接且被供应固定电位的结构。
阻抗匹配电路Z1优选以具有与阻抗匹配电路Z2a及阻抗匹配电路Z3相同的阻抗的方式调整。作为一个例子，阻抗匹配电路Z1、阻抗匹配电路Z2a及阻抗匹配电路Z3的阻抗特性优选使用电容器、电感器及共面波导等调整为50欧姆。
本实施方式所示的构成、结构、方法等可以与其他实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式3)
在本实施方式中，说明可应用于上述实施方式所说明的半导体装置的晶体管结构。作为一个例子，说明层叠具有不同的电特性的晶体管的结构。通过采用该结构，可以提高半导体装置的设计自由度。此外，通过层叠具有不同的电特性的晶体管，可以提高半导体装置的集成度。
图15示出半导体装置的截面结构的一部分。图15所示的半导体装置包括晶体管550、晶体管500、晶体管650以及电容器600。图17A是晶体管500的沟道长度方向的截面图，图17B是晶体管500的沟道宽度方向的截面图，图17C是晶体管550的沟道宽度方向的截面图。例如，晶体管500相当于上述实施方式所示的晶体管112，晶体管550相当于晶体管116，晶体管650相当于晶体管115。此外，电容器600相当于电容器113。此外，布线2001至布线2006可以与其他晶体管等电连接。注意，布线2005与布线2006电连接。
注意，在本说明书中，有时记载为配置于包括与晶体管重叠的区域的位置上。晶体管的范围是指包括晶体管的沟道形成区域及被用作该晶体管的源极或漏极的区域的范围。
作为一个例子，在晶体管500配置于与晶体管550重叠的位置上时，如图15所示可以说是晶体管500的源极和漏极中的一个的区域的一部分配置于与晶体管550的源极和漏极中的一个的区域重叠的位置上。作为其他例子，可以说是晶体管500的源极和漏极中的一个的区域的一部分配置于与晶体管650的源极和漏极中的一个重叠的位置上。
注意，图15示出为了说明晶体管500配置于与晶体管550及晶体管650的每一个重叠的位置上的例子。注意，晶体管550为包括于层L1中的晶体管，晶体管650为包括于层L2中的晶体管，晶体管500为包括于层L3中的晶体管。
晶体管500为OS晶体管。晶体管500的关态电流极小。因此，可以长期间保持通过晶体管500被写入到存储节点的数据电压或电荷。换言之，由于减少存储节点的刷新工作的频率或者不需要刷新工作，所以可以减小半导体装置的功耗。
在图15中，晶体管500设置在晶体管550的上方，电容器600设置在晶体管550及晶体管500的上方。
晶体管550设置在衬底311上，并包括导电体316、绝缘体315、由衬底311的一部分构成的半导体区域313以及被用作源区域或漏区域的低电阻区域314a及低电阻区域314b。
如图17C所示，在晶体管550中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过使晶体管550具有Fin型结构，实效沟道宽度增加，从而可以提高晶体管550的通态特性。此外，由于可以增强栅电极的电场的作用，所以可以提高晶体管550的关态特性。
此外，晶体管550既可为p沟道晶体管又可为n沟道晶体管。
半导体区域313的沟道形成区域或其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用使晶格受到应力，以改变晶面间距来控制有效质量的硅。此外，晶体管550也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
此外，由于导电体的材料决定功函数，所以通过选择导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和嵌入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面优选使用钨。
此外，晶体管550也可以使用SOI(Silicon on Insulator：绝缘体上硅)衬底等形成。
此外，作为SOI衬底可以使用：通过在对镜面抛光薄片注入氧离子之后进行高温加热，在离表面有一定深度的区域中形成氧化层，并消除产生在表面层中的缺陷而形成的SIMOX(Separation by Implanted Oxygen：注入氧隔离)衬底；利用通过注入氢离子而形成的微小空隙经过加热处理成长而使半导体衬底劈开的智能剥离法或ELTRAN法(注册商标：Epitaxial Layer Transfer：外延层转移)等形成的SOI衬底。使用单晶衬底形成的晶体管在沟道形成区域中包括单晶半导体。
图16是说明作为层L3A所包括的第三晶体管的晶体管550A以及作为层L3B所包括的第三晶体管的晶体管500的图。注意，图16示出晶体管550A与晶体管500电连接的例子。注意，收发控制装置12、存储装置18或显示装置19所包括的晶体管500并不一定需要与晶体管550连接。
注意，图15所示的晶体管500、晶体管550、晶体管650、图16所示的晶体管500A或晶体管550只是一个例子而已，不局限于该结构，也可以根据电路结构或驱动方法使用适当的晶体管。例如，当半导体装置为只有OS晶体管的单极性电路(是指只有n沟道型晶体管的情况等相同极性的晶体管)时，如图16所示，使晶体管550A具有与晶体管500同样的结构即可。将在后面说明晶体管500的详细内容。
以下说明晶体管650。晶体管650在与晶体管550相同的衬底上形成。晶体管650使用形成于单晶硅衬底、蓝宝石衬底或SOI衬底上的半导体层形成。半导体层优选具有含镓的结晶结构。作为半导体层包含镓的例子，有氮化镓(以下，GaN)或氧化镓(GaOx)等。
将参照图15说明在半导体层654中使用GaN的半导体装置。例如可以在衬底311上设置低温缓冲层652且在低温缓冲层652上通过外延生长形成单晶GaN。通过外延生长形成的单晶GaN相当于半导体层654。注意，图15示出在衬底311中使用单晶硅衬底的例子。
在形成晶体管650时，优选在半导体层654上作为半导体层656使用通过外延生长形成的半导体层。半导体层654优选包含GaN，半导体层656优选包含AlGaN。例如，氮化铝(AlN)已知具有非常良好的材料特性，即具有GaN的约2倍的带隙(6.2eV)、GaN的约4倍的静电破坏电场(12MV/cm)、GaN的约1.5倍的热传导率(2.9W/cmK)。因此，AlN以及AlN和GaN的混晶的AlGaN优选用作高输出、高频率器件材料。在沟道形成区域包含AlGaN的HEMT(HighElectron Mobility Transistor：高电子迁移率晶体管)与在沟道形成区域包含GaN的HEMT相比可以进行更高的耐压工作。注意，在GaN与AlGaN的界面由于GaN与AlGaN的极化效果产生二维电子气(2DEG)。也就是说，在HEMT结构的晶体管中2DEG成为沟道形成区域。
半导体层656上设置有导电体330。导电体330相当于晶体管650的源极或漏极。
绝缘体324夹在导电体658与半导体层656之间地设置。注意，导电体658也可以换成为栅电极，绝缘体324也可以换称为晶体管650的栅极绝缘体。绝缘体324可以使用氧化硅、氧化铝或氧化铪等。例如，绝缘体324通过包含氧化硅、氧化铝和氧化铪等中的任一个，降低晶体管650的关态电流。再者，对该栅极绝缘体进行详细说明，栅极绝缘体优选为SiO2膜、Al2O3膜或HfO2膜。
此外，晶体管650优选具有凹陷栅极结构。图15示出晶体管650具有凹陷栅极结构的例子。通过晶体管650具有凹陷栅极结构，晶体管650降低关态电流。凹陷栅极结构通过蚀刻形成沟道形成区域的与栅电极重叠的位置上的半导体层656而使半导体层656的厚度减薄来形成。将通过蚀刻减薄的半导体层656的区域称为凹陷区域。凹陷区域通过2DEG的耗尽强化成为高阈值电压。此外，非凹陷区域由于2DEG的浓度增大所以可以流过大电流。
以覆盖晶体管550的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
注意，在本说明书中，氧氮化硅是指在其组成中氧含量多于氮含量的材料，而氮氧化硅是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，氧氮化铝是指氧含量多于氮含量的材料，“氮氧化铝”是指氮含量多于氧含量的材料。
绝缘体322也可以被用作用来使因设置在其下方的晶体管550等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
作为绝缘体324，优选使用能够防止氢或杂质从衬底311或晶体管550等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管550之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等测量。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324中的氢的脱离量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下，即可。
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中嵌入与电容器600或晶体管500连接的导电体328、导电体330等。此外，导电体330被用作晶体管650的源电极和漏电极。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一符号表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328、导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料，可以降低布线电阻。
此外，也可以在绝缘体326及导电体330上设置布线层。例如，在图15中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管550连接的插头、与晶体管650连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550或晶体管650与晶体管500分离，从而可以抑制氢从晶体管550或晶体管650扩散到晶体管500中。
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管550扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外，也可以在绝缘体354及导电体356上设置布线层。例如，在图15中，依次层叠有绝缘体360、绝缘体362及绝缘体364。此外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550或晶体管650与晶体管500分离，从而可以抑制氢从晶体管550或晶体管650扩散到晶体管500中。
此外，也可以在绝缘体364及导电体366上设置布线层。例如，在图15中，依次层叠有绝缘体370、绝缘体372及绝缘体374。此外，在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376具有插头或布线的功能。此外，导电体376可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体324同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550或晶体管650与晶体管500分离，从而可以抑制氢从晶体管550或晶体管650扩散到晶体管500中。
此外，也可以在绝缘体374及导电体376上设置布线层。例如，在图15中，依次层叠有绝缘体380、绝缘体382及绝缘体384。此外，在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外，导电体386可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体324同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体380所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550或晶体管650与晶体管500分离，从而可以抑制氢从晶体管550或晶体管650扩散到晶体管500中。
图20示出晶体管550通过导电体366与晶体管650连接的例子。注意，晶体管550与晶体管650连接的布线不局限于导电体366。
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是根据本实施方式的半导体装置不局限于此。与包括导电体356的布线层同样的布线层可以为三层以下，与包括导电体356的布线层同样的布线层可以为五层以上。
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的任意个，优选使用对氧或氢具有阻挡性的物质。
例如，绝缘体510及绝缘体514例如优选使用防止氢或杂质从设置有衬底311、晶体管550的区域或设置有晶体管650的区域等扩散到设置有晶体管500的区域的具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324相同的材料。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管550或晶体管650之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320同样的材料。此外，通过对上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中嵌入导电体518、构成晶体管500的导电体(例如，导电体503)等。此外，导电体518被用作与电容器600、晶体管550或晶体管650连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料。
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管550或晶体管650与晶体管500分离，从而可以抑制氢从晶体管550或晶体管650扩散到晶体管500中。
在绝缘体516的上方设置有晶体管500。
如图17A和图17B所示，晶体管500包括以嵌入绝缘体514及绝缘体516的方式配置的导电体503、配置在绝缘体516及导电体503上的绝缘体520、配置在绝缘体520上的绝缘体522、配置在绝缘体522上的绝缘体524、配置在绝缘体524上的氧化物530a、配置在氧化物530a上的氧化物530b、彼此分开地配置在氧化物530b上的导电体542a及导电体542b、配置在导电体542a及导电体542b上并以重叠于导电体542a和导电体542b之间的方式形成开口的绝缘体580、配置在开口的底面及侧面的绝缘体545以及配置在绝缘体545的形成面上的导电体560。
此外，如图17A和图17B所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图17A和图17B所示，导电体560优选包括设置在绝缘体545的内侧的导电体560a及以嵌入导电体560a的内侧的方式设置的导电体560b。此外，如图17A和图17B所示，优选在绝缘体580、导电体560及绝缘体545上配置有绝缘体574。
注意，在本说明书等中，有时将氧化物530a及氧化物530b统称为氧化物530。有时将导电体542a及导电体542b统称为导电体542。
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a及氧化物530b的两层，但是本发明的一个方式不局限于此。例如，可以具有氧化物530b的单层结构，也可以具有三层以上的叠层结构。
此外，在晶体管500中，导电体560具有两层结构，但是本发明的一个方式不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图15、图16、图17A及图20所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。导电体560、导电体542a及导电体542b的配置根据绝缘体580的开口而自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a或导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电压而不使其与供应到导电体560的电压联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电压，可以使晶体管500的阈值电压大于0V并且可以减小关态电流。因此，与不对导电体503施加负电压时相比，在对导电体503施加负电压的情况下，可以减小对导电体560施加的电压为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电压的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。
在本说明书等中，将由一对栅电极(第一栅电极和第二栅电极)的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。另外，在本说明书等中，S-channel结构具有如下特征，即与沟道形成区域相同，接触于被用作源电极及漏电极的导电体542a及导电体542b的氧化物530的侧面及周边为I型。另外，因为接触于导电体542a及导电体542b的氧化物530的侧面及周边与绝缘体544接触，所以与沟道形成区域相同，有可能成为I型。注意，在本说明书等中，I型可以说与后面说明的高纯度本征相同。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构，可以实现对短沟道效应的耐性得到提高的晶体管，换言之，可以实现不容易发生短沟道效应的晶体管。
此外，导电体503具有与导电体518相同的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。此外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明的一个方式不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，抑制杂质或氧的扩散的功能是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
此外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。此外，虽然在本实施方式中示出由导电体503a及导电体503b的叠层构成的导电体503，但是导电体503也可以具有单层结构。
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。该氧通过加热容易从膜中释放。在本说明书等中，有时将通过加热释放的氧称为“过剩氧”。就是说，在绝缘体524中优选形成有包含过剩氧的区域(也称为“过剩氧区域”)。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位(VO：oxygen vacancy)，从而可以提高晶体管500的可靠性。此外，在氢进入氧化物530的氧空位中的情况下，有时该缺陷(以下，有时称为VOH)被用作供体而产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含多量的氢的氧化物半导体的晶体管容易具有常开启特性。此外，因为氧化物半导体中的氢因受热、电场等作用而容易移动，所以当氧化物半导体包含多量的氢时可能会导致晶体管的可靠性降低。在本发明的一个方式中，优选尽量降低氧化物530中的VOH而成为高纯度本征或实质上高纯度本征。如此，为了得到这种VOH被充分减少的氧化物半导体，重要的是：去除氧化物半导体中的水分、氢等杂质(有时也称为脱水、脱氢化处理)；以及对氧化物半导体供应氧来填补氧空位(有时也称为加氧化处理)。通过将VOH等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，更优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
此外，也可以以使上述具有过剩氧区域的绝缘体和氧化物530彼此接触的方式进行加热处理、微波处理或RF处理中的任一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中发生VoH键合被切断的反应，换言之，发生“VOH→Vo+H”的反应而可以进行脱氢化。此时产生的氢的一部分有时与氧键合并从氧化物530或氧化物530附近的绝缘体被去除作为H2O。此外，氢的一部分有时被导电体542吸杂。
此外，作为上述微波处理，例如优选使用包括产生高密度等离子体的电源的装置或包括对衬底一侧施加RF的电源的装置。例如，通过使用包含氧的气体及高密度等离子体，可以生成高密度的氧自由基，并且通过对衬底一侧施加RF，可以将由高密度等离子体生成的氧自由基高效地导入氧化物530或氧化物530附近的绝缘体中。此外，在上述微波处理中，压力为133Pa以上，优选为200Pa以上，更优选为400Pa以上。此外，作为对进行微波处理的装置内导入的气体，例如使用氧及氩，并且氧流量比(O2/(O2+Ar))为50％以下，优选为10％以上且30％以下。
此外，在晶体管500的制造工序中，优选在氧化物530的表面露出的状态下进行加热处理。该加热处理例如以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行，即可。此外，加热处理在氮气体或惰性气体的气氛或包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，加热处理优选在氧气氛下进行。由此，可以对氧化物530供应氧来减少氧空位(VO)。此外，加热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体的气氛下进行加热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理，然后在氮气体或惰性气体的气氛下连续进行加热处理。
此外，通过对氧化物530进行加氧化处理，可以由被供应的氧填补氧化物530中的氧空位，换言之，可以促进“Vo+O→null”的反应。再者，通过使残留在氧化物530中的氢与被供应的氧起反应，可以去除该氢作为H2O(脱水化)。由此，可以抑制残留在氧化物530中的氢与氧空位重新键合而形成VOH。
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧或杂质的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。此外，可以抑制导电体503与绝缘体524或氧化物530所包含的氧起反应。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电压。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。此外，还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，通过组合high-k材料的绝缘体与氧化硅或氧氮化硅，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
此外，在图17A和图17B的晶体管500中，作为由三层的叠层结构而成的第二栅极绝缘膜示出绝缘体520、绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层结构、两层结构或四层以上的叠层结构。此时，不局限于采用由相同材料而成的叠层结构，也可以采用由不同材料而成的叠层结构。
在晶体管500中，将起到氧化物半导体作用的金属氧化物用作包含沟道形成区域的氧化物530。注意，氧化物半导体优选包含In和Zn中的至少一个。例如，作为氧化物530，优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、锡和镁等中的一种或多种)等金属氧化物。
被用作氧化物半导体的金属氧化物可以使用溅射法形成，也可以使用ALD(AtomicLayer Deposition：原子层沉积)法形成。在其他实施方式中详细地说明被用作氧化物半导体的金属氧化物。
此外，作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以抑制杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。
此外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。
优选的是，使氧化物530a的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a及氧化物530b的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a及氧化物530b的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a具有上述结构，可以降低氧化物530a与氧化物530b的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。氮化钽等的金属氮化物膜对氢或氧具有阻挡性，所以是更优选的。
此外，虽然在图17示出导电体542a及导电体542b的单层结构，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。此外，也可以层叠钛膜及铝膜。此外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
此外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。此外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，如图17A所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时，区域543a被用作源区域和漏区域中的一个，区域543b被用作源区域和漏区域中的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式设置上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。此外，在区域543a(区域543b)中有时形成含有包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子密度增加，区域543a(区域543b)成为低电阻区域。
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧或镁等中的一种或两种以上的金属氧化物。此外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。此外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的材料情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
通过包括绝缘体544，可以抑制绝缘体580所包含的水、氢等杂质扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体542氧化。
绝缘体545被用作第一栅极绝缘膜。绝缘体545优选与上述绝缘体524同样地使用包含过剩的氧并通过加热而释放氧的绝缘体形成。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体545设置包含过剩氧的绝缘体，可以从绝缘体545对氧化物530b的沟道形成区域有效地供应氧。此外，与绝缘体524同样，优选降低绝缘体545中的水或氢等杂质的浓度。绝缘体545的厚度优选为1nm以上且20nm以下。
此外，为了将绝缘体545所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体545与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体545到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体545到导电体560的过剩氧的扩散受到抑制。换言之，可以抑制供应到氧化物530的过剩氧量减少。此外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
此外，与第二栅极绝缘膜同样，绝缘体545也可以具有叠层结构。由于当进行晶体管的微型化及高集成化时，有时栅极绝缘膜的薄膜化导致泄漏电流等问题，因此通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电压。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
在图17A及图17B中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体545所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a可以使用可应用于氧化物530的氧化物半导体。在此情况下，通过采用溅射法形成导电体560b，可以降低导电体560a的电阻值来使其成为导电体。其可以称为OC(Oxide Conductor)电极。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
绝缘体580优选具有过剩氧区域。通过设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧高效地供应到氧化物530。此外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560以嵌入绝缘体580的开口的方式设置，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体545的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体545及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
此外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
此外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过作为这些绝缘体应用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜及氧氮化硅膜等。
此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中嵌入导电体546及导电体548等。
导电体546及导电体548被用作与电容器600、晶体管500或晶体管550连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料。
此外，也可以在形成晶体管500之后，以围绕晶体管500的方式形成开口，并以覆盖该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述高阻挡性的绝缘体包裹晶体管500，可以防止水分及氢从外部进入。或者，多个晶体管500都可以由对氢或水具有高阻挡性的绝缘体包裹。此外，在围绕晶体管500地形成开口的情况下，例如，当形成到达绝缘体522或绝缘体514的开口并接触于绝缘体522或绝缘体514地形成上述高阻挡性的绝缘体时可以兼作晶体管500的制造工序的一部分，所以是优选的。此外，作为对氢或水具有高阻挡性的绝缘体，例如使用与绝缘体522或绝缘体514同样的材料即可。
接着，在晶体管500的上方设置有电容器600。电容器600包括导电体610、导电体620及绝缘体630。
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容器600的电极。此外，可以在相同工序中形成导电体612及导电体610。
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在本实施方式中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成对具有阻挡性的导电体及导电性高的导电体具有高紧密性的导电体。
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当在与导电体等其他构成要素相同的工序形成导电体620时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
在导电体620及绝缘体630上设置有绝缘体640。绝缘体640可以使用与绝缘体320同样的材料。此外，绝缘体640可以被用作覆盖其下方的凹凸形状的平坦化膜。
通过采用本结构，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
作为可用于本发明的一个方式的半导体装置的衬底，可以使用玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底、金属衬底(例如，不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底等)、半导体衬底(例如，单晶半导体衬底、多晶半导体衬底或化合物半导体衬底)、SOI(Silicon on Insulator，绝缘体上硅)衬底等。此外，也可以使用可承受本实施方式的处理温度的耐热性的塑料衬底。作为玻璃衬底的一个例子，可以举出钡硼硅酸盐玻璃、铝硅酸盐玻璃、铝硼硅酸盐玻璃或钠钙玻璃等。此外，也可以使用晶化玻璃等。
此外，作为衬底可以使用柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。作为柔性衬底、贴合薄膜、基材薄膜等，可以举出如下例子。例如可以举出以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚四氟乙烯(PTFE)为代表的塑料。或者，作为一个例子，可以举出丙烯酸树脂等合成树脂等。或者，作为一个例子，可以举出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者，作为一个例子，可以举出聚酰胺、聚酰亚胺、芳族聚酰胺树脂、环氧树脂、无机蒸镀薄膜、纸类等。尤其是，通过使用半导体衬底、单晶衬底或SOI衬底等制造晶体管，能够制造特性、尺寸或形状等的偏差小、电流能力高且尺寸小的晶体管。当利用上述晶体管构成电路时，可以实现电路的低功耗化或电路的高集成化。
此外，也可以作为衬底使用柔性衬底，并在柔性衬底上直接形成晶体管、电阻器及/或电容器等。或者，也可以在衬底与晶体管、电阻器及/或电容器等之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上制造半导体装置的一部分或全部，然后将其从衬底分离并转置到其他衬底上的情况。此时，也可以将晶体管、电阻器及/或电容器等转置到耐热性低的衬底或柔性衬底上。此外，作为上述剥离层，例如可以使用钨膜与氧化硅膜的无机膜的叠层结构、衬底上形成有聚酰亚胺等有机树脂膜的结构或含有氢的硅膜等。
就是说，也可以在于一个衬底上形成半导体装置之后将该半导体装置转置到其他衬底上。作为半导体装置被转置的衬底，不仅可以使用上述可以形成晶体管的衬底，还可以使用纸衬底、玻璃纸衬底、芳族聚酰胺薄膜衬底、聚酰亚胺薄膜衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)或再生纤维(醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底、橡皮衬底等。通过使用这种衬底，可以实现具有柔性的半导体装置的制造、不易损坏的半导体装置的制造、耐热性的提高、轻量化或薄型化。
通过在具有柔性的衬底上设置半导体装置，可以提供抑制重量增加且不易损坏的半导体装置。
<晶体管的变形例子1>
图18A至图18C所示的晶体管500A是图17A及图17B所示的晶体管500的变形例子。图18A是晶体管500A的俯视图，图18B是晶体管500A的沟道长度方向上的截面图，图18C是晶体管500A的沟道宽度方向上的截面图。图18A至图18C所示的结构也可以用于如晶体管550等本发明的一个方式的半导体装置所包括的其他晶体管。
图18A至图18C所示的晶体管500A与图17A及图17B所示的晶体管500的不同之处在于包括绝缘体552、绝缘体513及绝缘体404。此外，与晶体管500的不同之处在于与导电体540a的侧面接触地设置绝缘体552，且与导电体540b的侧面接触地设置绝缘体552。再者，与晶体管500的不同之处在于不包括绝缘体520。
在图18A、图18B所示的晶体管500A中，绝缘体512上设置有绝缘体513。此外，绝缘体574上及绝缘体513上设置有绝缘体404。
在图18A、图18B所示的晶体管500A中，绝缘体514、绝缘体516、绝缘体522、绝缘体524、绝缘体544、绝缘体580及绝缘体574被图案化，绝缘体404覆盖它们。也就是说，绝缘体404分别与绝缘体574的顶面、绝缘体574的侧面、绝缘体580的侧面、绝缘体544的侧面、绝缘体524的侧面、绝缘体522的侧面、绝缘体516的侧面、绝缘体514的侧面、绝缘体513的顶面接触。由此，氧化物530等被绝缘体404及绝缘体513与外部隔开。
绝缘体513及绝缘体404优选高效地抑制氢(例如，氢原子、氢分子等中的至少一个)或水分子的扩散。例如，作为绝缘体513及绝缘体404，优选使用作为氢阻挡性高的材料的氮化硅或氮氧化硅。由此，由于可以抑制氢等扩散到氧化物530中，因此可以抑制晶体管500A的特性下降。因此，可以提高本发明的一个方式的半导体装置的可靠性。
绝缘体552以与绝缘体581、绝缘体404、绝缘体574、绝缘体580及绝缘体544接触的方式设置。绝缘体552优选具有抑制氢或水分子的扩散的功能。例如，作为绝缘体552优选使用作为氢阻挡性高的材料的氮化硅、氧化铝或氮氧化硅等的绝缘体。尤其是，氮化硅为氢阻挡性高的材料，因此优选用于绝缘体552。通过作为绝缘体552使用氢阻挡性高的材料，可以抑制水或氢等的杂质从绝缘体580等通过导电体540a及导电体540b扩散到氧化物530。此外，可以抑制包含在绝缘体580中的氧被导电体540a及导电体540b吸收。如此，可以提高本发明的一个方式的半导体装置的可靠性。
<晶体管的变形例子2>
参照图19A、图19B及图19C说明晶体管500B的结构例子。图19A是晶体管500B的俯视图。图19B是在图19A中以点划线L1-L2表示的部分的截面图。图19C是在图19A中以点划线W1-W2表示的部分的截面图。在图19A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管500B是晶体管500的变形例子，并可以代替晶体管500。由此，为了防止重复说明，主要对晶体管500B与晶体管500的不同之处进行说明。
被用作第一栅电极的导电体560包括导电体560a及导电体560a上的导电体560b。作为导电体560a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电体560a具有抑制氧的扩散的功能时，可以提高导电体560b的材料的选择性。也就是说，通过包括导电体560a，可以抑制导电体560b的氧化，而可以防止导电率的下降。
此外，优选以覆盖导电体560的顶面及侧面以及绝缘体545的侧面的方式设置绝缘体544。作为绝缘体544优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过设置绝缘体544，可以抑制导电体560的氧化。此外，通过包括绝缘体544，可以抑制绝缘体580所包含的水、氢等杂质扩散到晶体管500B。
因为在晶体管500B中，导电体542a的一部分及导电体542b的一部分与导电体560重叠，所以与晶体管500相比，晶体管500C的寄生电容容易变大。因此，与晶体管500相比具有工作频率低的倾向。但是，晶体管500C不需要在绝缘体580等中设置开口而嵌入导电体560或绝缘体545等的工序，所以与晶体管500相比具有高生产率。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式4)
在本实施方式中，说明金属氧化物之一的氧化物半导体。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
<结晶结构的分类>
首先，对氧化物半导体中的结晶结构的分类参照图21A进行说明。图21A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图21A所示，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外，completely amorphous包含在“Amorphous”中。此外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)。此外，在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。此外，在“Crystal”中包含singlecrystal及poly crystal。
此外，图21A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新颖的边界区域(New crystalline phase)的结构。换言之，该结构与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的结晶结构进行评价。在此，图21B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。此外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，将图21B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外，图21B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，图21B所示的CAAC-IGZO膜的厚度为500nm。
如图21B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。此外，如图21B所示那样，2θ＝31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
此外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图21C示出CAAC-IGZO膜的衍射图案。图21C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外，图21C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图21C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<<氧化物半导体的结构>>
此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图21A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS(nanocrystallineOxide Semiconductor)。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-likeOS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
此外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中，CAAC-OS有包括含有层叠有铟(In)及氧的层(以下，In层)、含有元素M、锌(Zn)及氧的层(以下，(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选为包含Zn的结构。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及可靠性良好。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰值。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
<<氧化物半导体的结构>>
接着，说明上述的CAC-OS的详细内容。此外，说明CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。此外，可以将上述第二区域称为以Ga为主要成分的区域。
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX分析图像(EDX-mapping)，可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-likeOS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<包括氧化物半导体的晶体管>
在此，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
此外，优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体中的载流子浓度可以为1×1017cm-3以下，优选为1×1015cm-3以下，更优选为1×1013cm-3以下，进一步优选为1×1011cm-3以下，更进一步优选低于1×1010cm-3，且1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体中的硅或碳的浓度、与氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS分析测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，还进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式5)
在本实施方式中，说明上述半导体装置的应用例子。
[半导体晶片、芯片]
图22A示出进行切割处理之前的衬底711的俯视图。作为衬底711，例如可以使用半导体衬底(也称为“半导体晶片”)。在衬底711上设置有多个电路区域712。在电路区域712中，也可以设置根据本发明的一个方式的半导体装置、CPU、RF标签或图像传感器等。
多个电路区域712的每一个都被分离区域713围绕。分离线(也称为“切割线”)714位于与分离区域713重叠的位置上。通过沿着分离线714切割衬底711，可以从衬底711切割出包括电路区域712的芯片715。图22B示出芯片715的放大图。
此外，也可以在分离区域713上设置导电体和半导体层。通过在分离区域713上设置导电体和半导体层，可以缓和可能在切割工序中产生的ESD，而防止在切割工序中成品率下降。此外，一般来说，为了冷却衬底、去除刨花、防止带电等，一边使溶解有碳酸气体等以降低了其电阻率的纯水流过切削部一边进行切割工序。通过在分离区域713上设置导电体和半导体层，可以减少该纯水的使用量。因此，可以降低半导体装置的生产成本。此外，可以提高半导体装置的生产率。
作为设置在分离区域713的半导体层，优选使用带隙为2.5eV以上且4.2eV以下，优选为2.7eV以上且3.5eV以下的材料。通过使用这种材料，可以使所积蓄的电荷缓慢释放，所以可以抑制ESD导致的电荷的急剧的移动，而可以使静电损坏不容易产生。
[电子构件]
将参照图23对将芯片715应用于电子构件的例子进行说明。注意，电子构件也被称为半导体封装或IC用封装。电子构件根据端子取出方向和端子的形状存在多个规格和名称。
在组装工序(后面的工序)中组合上述实施方式所示的半导体装置与该半导体装置之外的构件，来完成电子构件。
参照图23A所示的流程图对后工序进行说明。在前工序中，形成具有上述实施方式所示的半导体装置的元件衬底，然后进行研磨该元件衬底的背面(没有形成半导体装置等的面)的“背面研磨工序”(步骤S721)。通过进行研磨来使元件衬底变薄，可以减少元件衬底的翘曲等，而可以实现电子构件的小型化。
接着，进行将元件衬底分成多个芯片715的“切割(dicing)工序”(步骤S722)。并且，进行将被切割的各芯片715接合于引线框架上的“芯片接合(die bonding)工序”(步骤S723)。芯片接合工序中的芯片与引线框架的接合可以适当地根据产品选择合适的方法，例如利用树脂的接合或利用胶带的接合等。此外，也可以在插入物(interposer)衬底上安装芯片代替引线框架。
接着，进行将引线框架的引线与芯片上的电极通过金属细线(wire)电连接的“引线键合(wire bonding)工序”(步骤S724)。作为金属细线可以使用银线或金线。此外，引线键合可以使用球键合(ball bonding)或楔键合(wedge bonding)。
进行由环氧树脂等密封被引线键合的芯片的“密封工序(模塑(molding)工序)”(步骤S725)。通过进行密封工序，使电子构件的内部被树脂填充，可以保护安装于芯片内部的电路部及将芯片与引线连接的金属细线免受机械外力的影响，还可以降低因水分或灰尘而导致的特性劣化(可靠性的降低)。
接着，进行对引线框架的引线进行电镀处理的“引线电镀工序”(步骤S726)。通过该电镀处理可以防止引线生锈，而在后面将引线安装于印刷电路板时，可以更加确实地进行焊接。接着，进行引线的切断及成型加工的“成型工序”(步骤S727)。
接着，进行对封装表面进行印字处理(marking)的“印字工序”(步骤S728)。并且经过调查外观形状的优劣或工作故障的有无的“检验工序”(步骤S729)完成电子构件。
图23B示出完成的电子构件的透视示意图。在图23B中，作为电子构件的一个例子，示出QFP(Quad Flat Package：四侧引脚扁平封装)的透视示意图。图23B所示的电子构件750包括引线755及半导体装置753。作为半导体装置753，可以使用上述实施方式所示的半导体装置。
图23B所示的电子构件750例如安装于印刷电路板752。通过组合多个这样的电子构件750并使其在印刷电路板752上彼此电连接，来完成安装有电子构件的衬底(安装衬底754)。完成的安装衬底754用于电子设备等。
[电子设备]
以下说明具备本发明的一个方式的半导体装置或上述电子构件的电子设备的例子。
作为使用本发明的一个方式的半导体装置或电子构件的电子设备的具体例子，可以举出电视机、显示器等显示装置、照明装置、台式或笔记本型个人计算机、文字处理机、再现储存在DVD(Digital Versatile Disc：数字通用光盘)等记录介质中的静态图像或动态图像的图像再现装置、便携式CD播放器、收音机、磁带录音机、头戴式耳机音响、音响、台钟、挂钟、无绳电话子机、步话机、移动电话机、车载电话、便携式游戏机、平板终端、弹珠机等大型游戏机、计算器、能够携带的信息终端(也称为“便携式信息终端”)、电子笔记本、电子书阅读器终端、电子翻译器、声音输入器、摄像机、数字静态照相机、电动剃须刀、微波炉等高频加热装置、电饭煲、洗衣机、吸尘器、热水器、电扇、电吹风、空调设备诸如空调器、加湿器、除湿器等、洗碗机、烘碗机、干衣机、烘被机、电冰箱、电冷冻箱、电冷藏冷冻箱、DNA保存用冰冻器、手电筒、链锯等工具、烟探测器、透析装置等医疗设备等。再者，还可以举出工业设备诸如引导灯、信号机、传送带、电梯、自动扶梯、工业机器人、蓄电系统、用于使电力均匀化或智能电网的蓄电装置等。
此外，利用来自蓄电装置的电力通过电动机推进的移动体等也包括在电子设备的范畴内。作为上述移动体，例如可以举出电动汽车(EV)、兼具内燃机和电动机的混合动力汽车(HEV)、插电式混合动力汽车(PHEV)、使用履带代替这些的车轮的履带式车辆、包括电动辅助自行车的电动自行车、摩托车、电动轮椅、高尔夫球车、小型或大型船舶、潜水艇、直升机、飞机、火箭、人造卫星、太空探测器、行星探测器、宇宙飞船等。
本发明的一个方式的半导体装置或电子构件可以用于内置于这些电子设备中的通信装置等。
电子设备也可以包括传感器(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)等。
电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等等。
图24及图25A至图25F示出其他电子设备的例子。在图24中，显示装置8000是使用根据本发明的一个方式的蓄电装置8004的电子设备的一个例子。具体地说，显示装置8000相当于电视广播接收用显示装置，包括外壳8001、显示部8002、扬声器部8003、半导体装置8004及蓄电装置8005等。根据本发明的一个方式的半导体装置8004设置在外壳8001的内部。半导体装置8004可以保持控制数据和控制程序等。此外，半导体装置8004可以具有通信功能，以将显示装置8000用作IoT设备。此外，显示装置8000既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8005中的电力。
作为显示部8002，可以使用显示装置诸如液晶显示装置、在每个像素中具备有机EL元件等发光元件的发光显示装置、电泳显示装置、DMD(数字微镜装置：DigitalMicromirror Device)、PDP(等离子体显示面板：Plasma Display Panel)及FED(场致发射显示器：Field Emission Display)等。
此外，除了电视广播接收用的显示装置之外，显示装置还包括所有显示信息用显示装置，例如个人计算机用显示装置或广告显示用显示装置等。
在图24中，安镶型照明装置8100是使用根据本发明的一个方式的半导体装置8103的电子设备的一个例子。具体地说，照明装置8100包括外壳8101、光源8102、半导体装置8103及蓄电装置8105等。虽然在图24中例示出半导体装置8103设置在安镶有外壳8101及光源8102的天花板8104的内部的情况，但是半导体装置8103也可以设置在外壳8101的内部。半导体装置8103可以保持光源8102的发光亮度等的数据和控制程序等。此外，半导体装置8103可以具有通信功能，以将照明装置8100用作IoT设备。此外，照明装置8100既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置中的电力。
虽然在图24中例示出设置在天花板8104的安镶型照明装置8100，但是根据本发明的一个方式的半导体装置既可以用于设置在天花板8104以外的例如侧壁8405、地板8406或窗户8407等的安镶型照明装置，又可以用于台式照明装置等。
此外，作为光源8102，可以使用利用电力人工性地得到光的人工光源。具体地说，作为上述人工光源的例子，可以举出白炽灯泡、荧光灯等放电灯以及LED或有机EL元件等发光元件。
在图24中，具有室内机8200及室外机8204的空调器是使用根据本发明的一个方式的半导体装置8203的电子设备的一个例子。具体地说，室内机8200包括外壳8201、送风口8202、半导体装置8203及蓄电装置8205等。虽然在图24中例示出半导体装置8203设置在室内机8200中的情况，但是半导体装置8203也可以设置在室外机8204中。或者，也可以在室内机8200和室外机8204的双方中设置有半导体装置8203。半导体装置8203可以保持空调的控制数据和控制程序等。此外，半导体装置8203可以具有通信功能，以将空调器用作IoT设备。此外，空调器既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8205中的电力。
虽然在图24中例示由室内机和室外机构成的分体式空调器，但是也可以将根据本发明的一个方式的半导体装置用于在一个外壳中具有室内机的功能和室外机的功能的一体式空调器。
在图24中，电冷藏冷冻箱8300是使用根据本发明的一个方式的半导体装置8304的电子设备的一个例子。具体地说，电冷藏冷冻箱8300包括外壳8301、冷藏室门8302、冷冻室门8303、半导体装置8304及蓄电装置8305等。在图24中，蓄电装置8305设置于外壳8301内部。通过利用半导体装置8304可以保持电冷藏冷冻箱8300的控制数据和控制程序等。此外，半导体装置8304可以具有通信功能，以将电冷藏冷冻箱8300用作IoT设备。此外，电冷藏冷冻箱8300既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8305中的电力。
图25A示出手表型便携式信息终端的一个例子及送电装置的一个例子。便携式信息终端6100包括外壳6101、显示部6102、表带6103、操作按钮6105等。此外，便携式信息终端6100在其内部包括二次电池及本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于便携式信息终端6100，可以将便携式信息终端6100用作IoT设备。
图25B示出移动电话机的一个例子。便携式信息终端6200包括组装在外壳6201中的显示部6202、操作按钮6203、扬声器6204、麦克风6205等。
此外，便携式信息终端6200在与显示部6202重叠的区域中包括指纹传感器6209。指纹传感器6209也可以为有机光传感器。每个人的指纹都不同，所以可以使用指纹传感器6209取得指纹图案进行个人识别。作为用来使用指纹传感器6209取得指纹图案的光源，可以使用从显示部6202射出的光。
此外，便携式信息终端6200在其内部包括二次电池及本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于便携式信息终端6200，可以将便携式信息终端6200用作IoT设备。
图25C示出扫地机器人的一个例子。扫地机器人6300包括配置在外壳6301表面的显示部6302、配置在侧面的多个照相机6303、刷子6304、操作按钮6305、各种传感器等。虽然没有图示，扫地机器人6300还有轮子、吸口等。扫地机器人6300可以自走并可以探知垃圾6310并将垃圾吸入设置在下面的吸口中。
例如，扫地机器人6300可以通过分析照相机6303拍摄的图像来判断是否有墙壁、家具或台阶等障碍物。此外，当通过图像分析发现电线等可能会与刷子6304缠在一起的物体时，可以停止刷子6304的转动。扫地机器人6300的内部备有二次电池及本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于扫地机器人6300，可以将扫地机器人6300用作IoT设备。
图25D示出机器人的一个例子。图25D所示的机器人6400包括运算装置6409、照度传感器6401、麦克风6402、上部照相机6403、扬声器6404、显示部6405、下部照相机6406、障碍物传感器6407及移动机构6408。
麦克风6402具有感测使用者的声音及周围的声音等的功能。此外，扬声器6404具有发出音声的功能。机器人6400可以通过麦克风6402及扬声器6404与使用者交流。
显示部6405具有显示各种信息的功能。机器人6400可以将使用者所需的信息显示在显示部6405上。显示部6405也可以安装有触摸面板。此外，显示部6405可以是可拆卸的信息终端，通过将其设置在机器人6400的固定位置上，可以进行充电及数据的收发。
上部照相机6403及下部照相机6406具有对机器人6400的周围环境进行拍摄的功能。此外，障碍物传感器6407可以利用移动机构6408检测机器人6400前进时的前进方向是否存在障碍物。机器人6400可以利用上部照相机6403、下部照相机6406及障碍物传感器6407确认周围环境而安全地移动。本发明的一个方式的发光装置可以用于显示部6405。
机器人6400的内部备有二次电池及本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于机器人6400，可以将机器人6400用作IoT设备。
图25E示出飞行体的一个例子。图25E所示的飞行体6500包括螺旋桨6501、照相机6502及电池6503等，并具有自主飞行功能。
例如，照相机6502拍摄的图像数据被储存至电子构件6504。电子构件6504能够通过分析图像数据来判断移动时是否有障碍物等。此外，可以利用电子构件6504从电池6503的蓄电容量的变化推测电池的剩余电量。飞行体6500的内部备有本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于飞行体6500，可以将飞行体6500用作IoT设备。
图25F示出汽车的一个例子。汽车7160包括引擎、轮胎、制动器、转向装置、照相机等。汽车7160在其内部包括本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于汽车7160，可以将汽车7160用作IoT设备。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式6)
通过利用本说明书等中所示的OS晶体管，可以实现常关闭CPU(也称为“Noff-CPU”)。Noff-CPU是指包括即使栅极电压为0V也处于非导通状态(也称为关闭状态)的常关闭型晶体管的集成电路。
在Noff-CPU中，可以停止向Noff-CPU中的不需要工作的电路的供电，使该电路处于待机状态。在供电停止而处于待机状态的电路中，没有电力消耗。因此，Noff-CPU可以将用电量抑制到最小限度。此外，即使供电停止，Noff-CPU也可以长时间保持设定条件等工作所需要的信息。当从待机状态恢复时，只要再次开始向该电路的供电即可，而不需要设定条件等的再次写入。就是说，可以高速从待机状态恢复。如此，Noff-CPU可以降低功耗，而无需大幅度降低工作速度。
可以将Noff-CPU例如应用于IoT领域的IoT终端设备(“也称为端点微电脑”)803等小规模系统。
图26示出IoT网络的分层结构以及需求规格的倾向。在图26中，作为需求规格示出功耗804以及处理性能805。在IoT网络的分层结构中大致分为上层部的云领域801以及下层部的嵌入式领域802。例如，服务器包括在云领域801中。例如，机械、工业机器人、车载设备、家电产品等包括在嵌入式领域802中。
越是上层，对高处理性能的要求越比对低功耗的要求高。因此，在云领域801中，使用高性能CPU、高性能GPU以及大规模SoC等。此外，越是下层，对低功耗的要求越比对高处理性能的要求高，器件个数也急剧增加。本发明的一个方式的半导体装置可以应用于被要求低功耗的IoT终端设备的通信装置。
此外，“端点”是指嵌入式领域802的终端区域。例如，在工厂、家电产品、基础设施、农业等中使用的微电脑相当于在端点使用的设备。
在图27中，作为端点微电脑的应用例子，示出工厂自动化的示意图。工厂884通过因特网线(Internet)与云883连接。此外，云883通过因特网线与家庭881及公司882连接。因特网线既可以是有线通信方式，又可以是无线通信方式。例如，在是无线通信方式的情况下，可以将本发明的一个方式的半导体装置用于通信装置并根据第四代移动通信系统(4G)或第五代移动通信系统(5G)等通信规格进行无线通信。工厂884可以通过因特网线与工厂885及工厂886连接。
工厂884包括主设备(控制设备)831。主设备831具有与云883连接而进行信息的发送及接收的功能。此外，主设备831通过M2M(机器对机器)接口832与包括在IoT终端设备841的多个工业机器人842连接。作为M2M接口832，例如，可以使用有线通信方式之一的工业以太网(“Ethernet”是注册商标)或者无线通信方式之一的局部5G(Local5G)等。
工厂的管理者可以在家庭881或公司882通过云883连接到工厂884而确认工作状况等。此外，可以进行产品的错误及短缺的检查、放置地方的指示以及节拍时间(takttime)的测量等。
近年来，在“智能工厂”的推动下IoT在全球范围被导入工厂。作为智能工厂的实例，已知有如下实例：不仅利用端点微电脑进行检查以及监查，而且进行故障检测或异常预测等。
在端点微电脑等小规模系统中，在很多情况下，工作时的系统整体的功耗低，因此Noff-CPU所带来的待机状态中的功率降低效应变大。另一方面，IoT的嵌入式领域有时被要求快速反应能力，通过使用Noff-CPU可以高速从待机状态恢复。
本实施方式所示的构成、结构、方法等可以与其他本实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
实施例
在本实施例中，说明可以用于本发明的一个方式的半导体装置的OS-FET的截止频率的模拟结果。
OS-FET的截止频率(fT)可以通过以下算式1求得。
[算式1]
Figure BDA0003582900090000811
在此，Cg是OS-FET的栅极电容，gm是OS-FET的互导。规定漏极电压的互导gm可以通过以下算式2求得。
[算式2]
Figure BDA0003582900090000821
在上述算式2中，Vg是OS-FET的栅极电压，Id是漏极电流，Vd是漏极电压。
当计算截止频率时，使用由Silvaco制造的器件模拟器Atlas 3D。图28A至图28C示出用于计算的OS-FET的结构。图28A是OS-FET的沟道中央部的L长度方向上的截面示意图。此外，图28B是OS-FET的沟道中央部的W宽度方向上的截面示意图。此外，图28C是OS-FET的源区域或漏区域的W宽度方向上的截面示意图。
在图28A至图28C中，OS-FET包括BGE、BGI1、BGI2、OS1、OS2、SD、TGI以及TGE。BGE被用作背栅电极，TGE被用作栅电极(也称为顶栅电极)。OS1及OS2是具有叠层结构的金属氧化物。SD分别被用作源电极和漏电极中的一个或源极和漏极中的另一个。BGI1及BGI2被用作设置在BGE与OS1之间的具有叠层结构的栅极绝缘膜，并且TGI被用作设置在OS2与TGE之间的栅极绝缘膜。
作为OS1，使用In：Ga：Zn＝1：3：4[原子个数比]的金属氧化物。此外，作为OS2，使用In：Ga：Zn＝4：2：3[原子个数比]的金属氧化物。
此外，图28A中的L，即TGE的宽度表示沟道长度，图28B中的W，即OS1及OS2的宽度表示沟道宽度。
以下表1示出计算条件。
[表1]
Figure BDA0003582900090000841
图29示出在上述条件下求得的OS-FET的截止频率的计算结果。在图29中，横轴表示OS-FET的漏极电压(单位：V)，纵轴表示截止频率fT(单位：GHz)。此外，在上述计算中，栅极电压和漏极电压为相等的值。此外，OS-FET的沟道长度为30nm，沟道宽度为30nm。
根据图29的结果可知，当漏极电压为1V时，OS-FET的截止频率为38.6GHz，当漏极电压为2V时，截止频率为71.5GHz，当漏极电压为3V时，截止频率为104.4GHz，当漏极电压为4V时，截止频率为132.8GHz，当漏极电压为5V时，截止频率为160.1GHz。根据计算可确认到：通过将漏极电压设定为3V以上，可以得到100GHz以上的截止频率。
根据上述计算结果可知，作为本发明的一个方式的半导体装置，可以适用OS-FET。
本实施例所示的构成、结构、方法等可以与其他实施方式等所示的构成、结构、方法等适当地组合而使用。
[符号说明]
C1：电容器、C2：电容器、C3：电容器、CC1：耦合电容、CC2：耦合电容、CC3：耦合电容、CC4：耦合电容、CPW2：共面波导、CPW3：共面波导、CPW3a：共面波导、CPW3b：共面波导、CPW3c：共面波导、CPW3d：共面波导、In1：电感器、In2：电感器、In3：电感器、In4：电感器、Tr1：晶体管、Tr2：晶体管、V1：布线、V2：布线、V3：布线、Z1：阻抗匹配电路、Z2：阻抗匹配电路、Z2a：阻抗匹配电路、Z3：阻抗匹配电路、10：半导体装置、10A：半导体装置、10B：半导体装置、11：天线阵列、11A：天线、12：收发控制装置、12A：收发控制装置、12B：收发控制装置、12C：电感器、13：信号处理装置、14：处理器、15：GPU、16：电源控制装置、16A：电源控制装置、16B：电源控制装置、17：PLD、18：存储装置、18A：存储装置、18B：存储装置、18C：存储装置、18D：存储装置、18E：存储装置、18F：存储装置、18G：存储装置、18H：存储装置、19：显示装置、19A：栅极驱动器、19B：显示区域、20：传感器模块、24：电容器、111：存储元件、112：晶体管、113：电容器、114：节点、115：晶体管、116：晶体管、123：端子、124：端子、126：布线、201：内导体、202a：外导体、202b：外导体、202c：外导体、203a：端子、203b：端子、203c：端子、203d：端子、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、362：绝缘体、364：绝缘体、366：导电体、370：绝缘体、372：绝缘体、374：绝缘体、376：导电体、380：绝缘体、382：绝缘体、384：绝缘体、386：导电体、404：绝缘体、500：晶体管、500A：晶体管、500B：晶体管、503：导电体、503a：导电体、503b：导电体、510：绝缘体、512：绝缘体、513：绝缘体、514：绝缘体、516：绝缘体、518：导电体、520：绝缘体、522：绝缘体、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、540a：导电体、540b：导电体、542：导电体、542a：导电体、542b：导电体、543a：区域、543b：区域、544：绝缘体、545：绝缘体、546：导电体、548：导电体、550：晶体管、552：绝缘体、560：导电体、560a：导电体、560b：导电体、574：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、586：绝缘体、600：电容器、610：导电体、612：导电体、620：导电体、630：绝缘体、640：绝缘体、650：晶体管、652：低温缓冲层、654：半导体层、656：半导体层、658：导电体、711：衬底、712：电路区域、713：分离区域、714：分离线、715：芯片、750：电子构件、752：印刷电路板、753：半导体装置、754：安装衬底、755：引线、801：云领域、802：领域、804：功耗、805：处理性能、831：主设备、832：接口、841：IoT终端设备、842：工业机器人、881：家庭、882：公司、883：云、884：工厂、885：工厂、886：工厂、900：无线收发机、900A：无线收发机、901：低噪声放大器、902：带通滤波器、903：合路器、904：带通滤波器、905：解调器、906：译码器电路、911：功率放大器、911A：功率放大器、911B：功率放大器、912：带通滤波器、913：合路器、914：带通滤波器、915：调制器、916：译码器电路、921：双工器、922：本机振荡器、931：天线、941：信号、942：信号、943：信号、944：信号、2001：布线、2005：布线、2006：布线、6100：便携式信息终端、6101：外壳、6102：显示部、6103：表带、6105：操作按钮、6200：便携式信息终端、6201：外壳、6202：显示部、6203：操作按钮、6204：扬声器、6205：麦克风、6209：指纹传感器、6300：扫地机器人、6301：外壳、6302：显示部、6303：照相机、6304：刷子、6305：操作按钮、6310：垃圾、6400：机器人、6401：照度传感器、6402：麦克风、6403：上部照相机、6404：扬声器、6405：显示部、6406：下部照相机、6407：障碍物传感器、6408：移动机构、6409：运算装置、6500：飞行体、6501：螺旋桨、6502：照相机、6503：电池、6504：电子构件、7160：汽车、8000：显示装置、8001：外壳、8002：显示部、8003：扬声器部、8004：半导体装置、8005：蓄电装置、8100：照明装置、8101：外壳、8102：光源、8103：半导体装置、8104：天花板、8105：蓄电装置、8200：室内机、8201：外壳、8202：送风口、8203：半导体装置、8204：室外机、8205：蓄电装置、8300：电冷藏冷冻箱、8301：外壳、8302：冷藏室门、8303：冷冻室门、8304：半导体装置、8305：蓄电装置、8405：侧壁、8406：地板、8407：窗户。

Claims (6)

1.一种在第一层上隔着金属氧化物包括第二层的半导体装置，
其中，所述第一层包括具有包含硅的第一半导体层的第一晶体管，
所述第二层包括阻抗匹配电路，
所述阻抗匹配电路包括具有包含镓的第二半导体层的第二晶体管，
在所述第一晶体管与所述金属氧化物之间形成第一耦合电容，
在所述阻抗匹配电路与所述金属氧化物之间形成第二耦合电容，
并且，所述阻抗匹配电路通过所述第二耦合电容与所述金属氧化物电连接。
2.根据权利要求1所述的半导体装置，
其中所述金属氧化物包含铪、铝和钽中的至少一个及氧。
3.根据权利要求1所述的半导体装置，
其中所述阻抗匹配电路包括传送通道，
并且所述传送通道包括共面波导。
4.根据权利要求1所述的半导体装置，
其中在所述第二晶体管的上方形成电感器，
并且还在所述电感器的上方形成天线。
5.根据权利要求1所述的半导体装置，
其中所述第二晶体管配置于不与所述第一晶体管重叠的位置上。
6.根据权利要求1至5中任一项所述的半导体装置，
其中在所述第一层的与所述金属氧化物相反的一侧配置传感器模块。
CN202080070194.6A 2019-10-17 2020-10-05 半导体装置 Pending CN114568037A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019190550 2019-10-17
JP2019-190550 2019-10-17
PCT/IB2020/059313 WO2021074737A1 (ja) 2019-10-17 2020-10-05 半導体装置

Publications (1)

Publication Number Publication Date
CN114568037A true CN114568037A (zh) 2022-05-31

Family

ID=75538451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080070194.6A Pending CN114568037A (zh) 2019-10-17 2020-10-05 半导体装置

Country Status (5)

Country Link
US (1) US20220352865A1 (zh)
JP (1) JPWO2021074737A1 (zh)
KR (1) KR20220084063A (zh)
CN (1) CN114568037A (zh)
WO (1) WO2021074737A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150104518A (ko) * 2014-03-05 2015-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레벨 시프터 회로
KR102267237B1 (ko) * 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6357531B2 (ja) * 2014-03-14 2018-07-11 株式会社半導体エネルギー研究所 アナログ演算回路
KR102153466B1 (ko) 2014-03-27 2020-09-08 인텔 코포레이션 다중-디바이스 가요성 전자 시스템 온 칩(soc) 공정 통합

Also Published As

Publication number Publication date
JPWO2021074737A1 (zh) 2021-04-22
WO2021074737A1 (ja) 2021-04-22
US20220352865A1 (en) 2022-11-03
KR20220084063A (ko) 2022-06-21

Similar Documents

Publication Publication Date Title
CN113875149A (zh) 混频器及半导体装置
WO2020240311A1 (ja) 半導体装置および電子機器
WO2020245695A1 (ja) 半導体装置
WO2020240341A1 (ja) 半導体装置、または発振器
WO2020245728A1 (ja) 通信装置および電子機器
WO2020245692A1 (ja) 半導体装置
US11894040B2 (en) Semiconductor device and wireless communication device
US11901822B2 (en) Semiconductor device
WO2021074737A1 (ja) 半導体装置
WO2021229385A1 (ja) 半導体装置
WO2020245693A1 (ja) 半導体装置
US11948945B2 (en) Semiconductor device and wireless communication device with the semiconductor device
WO2021214583A1 (ja) 半導体装置
US20220246596A1 (en) Display Device
WO2020261039A1 (ja) 高周波増幅回路を有する半導体装置、電子部品、および電子機器
WO2020240339A1 (ja) 通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination