JP4626107B2 - データ送信装置、ミキサ回路、及び携帯電話端末装置 - Google Patents
データ送信装置、ミキサ回路、及び携帯電話端末装置 Download PDFInfo
- Publication number
- JP4626107B2 JP4626107B2 JP2001240710A JP2001240710A JP4626107B2 JP 4626107 B2 JP4626107 B2 JP 4626107B2 JP 2001240710 A JP2001240710 A JP 2001240710A JP 2001240710 A JP2001240710 A JP 2001240710A JP 4626107 B2 JP4626107 B2 JP 4626107B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential
- base
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Description
【発明の属する技術分野】
この発明は、特に、オフセットシンセサイザを用いて変調搬送波の周波数を送信搬送波の周波数に変換するようなGSM(Global System for Mobile Communication)方式の携帯電話システムの携帯電話端末装置、並びに、このような携帯電話端末装置に使用して好適なデータ送信装置、及びミキサ回路に関する。
【0002】
【従来の技術】
GSM方式の携帯電話は、欧州を中心に、全世界で使用されている。このGSM方式の携帯電話端末では、送信パワーの受信帯域への漏洩電力を少なくするために、変調搬送波の周波数を送信搬送波の周波数に変換するのに、オフセットシンセサイザが用いられている。
【0003】
図9は、従来のGSM方式の携帯電話端末の変調回路の構成を示すものである。図9において、符号101はGMSK(Gaussian Filtered Minimum Shift Keying)回路、符号102はQPSK(Quadrature Phase Shift Keying )変調回路、符号103はオフセットシンセサイザ回路である。
【0004】
GMSK変調回路101は、GMSK変調回路151と、コサインテーブル152Aと、サインテーブル152Bと、D/Aコンバータ153A、153Bとからなる。
【0005】
QPSK変調回路102は、ミキサ156A、156Bと、移送回路158A、158Bと、加算回路159と、ローパスフィルタ161とからなる。
【0006】
オフセットシンセサイザ回路103は、位相比較回路162と、ミキサ163と、VCO(Voltage Controlled Oscillator)164と、ローパスフィルタ165とからなる。
【0007】
入力端子150に、音声符号化回路(図示せず)から、圧縮符号化された音声データが供給される。この圧縮符号化された音声データは、GMSK変調回路151に供給される。GMSK変調回路151は、ガウシアンフィルタからなっている。GMSK変調回路151からは、I軸のデータとQ軸のデータとに分けて、データが出力される。
【0008】
I軸のデータはコサインテーブル152Aに供給され、コサインテーブル152A上にマッピングされる。Q軸のデータはサインテーブル152Bに供給され、サインテーブル152B上にマッピングされる。
【0009】
コサインテーブル152Aの出力がD/Aコンバータ153Aに供給される。D/Aコンバータ153Aからは、I軸のデータに応じたアナログ値の信号が差動で出力される。
【0010】
また、サインテーブル152Bの出力がD/Aコンバータ153Bに供給される。D/Aコンバータ153Bで、Q軸のデータに応じたアナログ値の信号が差動で出力される。
【0011】
D/Aコンバータ153Aの差動出力がミキサ156Aの差動入力に供給される。D/Aコンバータ153Bの差動出力がミキサ156Bの差動入力に供給される。
【0012】
また、入力端子157からは、IF(Intermediate Frequency)ローカル信号が変調搬送波信号として供給される。このIFローカル信号は、移送回路158Aに供給されると共に、移送回路158Bに供給される。移送回路158Aは、−45度の位相シフトを行うものである。移送回路158Bは、+45度の位相シフトを行うものである。
【0013】
移送回路158Aの出力は、差動出力とされて、ミキサ156Aに供給される。また、移送回路158Bの出力は、差動出力とされて、ミキサ156Bに供給される。
【0014】
ミキサ156Aで、D/Aコンバータ153Aの出力と、移送回路158Aを介して−45度位相シフトされたIFローカル信号とが乗算される。このミキサ156Aからの出力が加算回路159に供給される。
【0015】
また、ミキサ156Bで、D/Aコンバータ153Bの出力と、移送回路158Bを介して+45度位相シフトされたIFローカル信号とが乗算される。このミキサ156Bからの出力が加算回路159に供給される。
【0016】
加算回路159で、ミキサ156Aの出力と、ミキサ156Bの出力とが加算される。加算回路159の出力がローパスフィルタ161を介して、位相比較回路162に供給される。
【0017】
位相比較回路162には、ミキサ163の出力が供給される。ミキサ163には、VCO164の出力が供給されると共に、入力端子170から、送信周波数に応じたRF(Radio Frequency)ローカル信号が供給される。ミキサ163の出力が位相比較回路162に供給される。
【0018】
位相比較回路162で、ローパスフィルタ161を介された変調信号の搬送波周波数と、ミキサ163で周波数変換されたVCO164の出力信号の位相とが比較される。この位相比較回路162の位相比較出力がローパスフィルタ165を介して、VCO164に供給され、VCO164の発振周波数が位相比較回路162からの位相比較出力に応じて制御される。VCO164の出力が出力端子166から出力される。
【0019】
このような変調回路においては、入力端子150に、圧縮されたオーディオデータがバースト入力される。この圧縮オーディオデータは、GMSK変調回路151で、ガウシアンフィルタを介される。ガウシアンフィルタを介されることで、サイドローブを無くすことができる。
【0020】
そして、この圧縮オーディオデータは、I軸のデータとQ軸のデータとに分けられ、D/Aコンバータ153A及び153Bで、アナログ信号に変換される。そして、ミキサ156A、156B、加算回路159からなるQPSK変調回路により、この信号は、入力端子157からのIFローカル信号を搬送波として、QPSK変調される。
【0021】
QPSK変調された信号は、ローパスフィルタ161を介して、VCO164、位相比較回路162、ローパスフィルタ165、ミキサ163からなるオフセットシンセサイザ回路103に供給される。ミキサ163には、入力端子170から、RFローカル信号が供給される。このRFローカル信号により、送信信号の搬送波周波数が送信チャンネルに応じて変換される。この周波数変換された信号が出力端子166から出力される。
【0022】
【発明が解決しようとする課題】
このように、オフセットシンセサイザ回路103による周波数変換は、PLL(Phase Locked Loop )を用いて周波数変換を行うものである。このため、周波数変換出力が得られるためには、PLLがロックするのを待つ必要がある。GSM方式のようなTDMA(Time Division Multiple Access)方式の携帯電話端末では、データがバースト送信されるので、PLLのロック時間を短くし、送信待機時間を短くすることが望まれる。そこで、オフセットシンセサイザ回路でのPLLのロック時間を短くするために、データの送信を開始するより前に、オフセットシンセサイザ回路103に信号を送り、PLLをロックさせておくことが考えられる。
【0023】
ところが、GMS方式の携帯無線端末においては、QPSK変調回路102を構成するミキサ156A、156Bとしては、ギルバートセルの構成のものが用いられている。このギルバートセルを用いたミキサ156A、156Bの場合には、一方の入力がないときには、信号が出力されない。
【0024】
このため、送信を行っていないときには、ミキサ156A、156Bから信号が出力されず、加算回路159から、ローパスフィルタ161を介して位相比較回路162に信号が送られない。このため、送信を開始するときのPLLのロック時間が長くかかり、送信待機時間が長くなるという問題が生じてくる。
【0025】
そこで、データ送信を行う前に、ミキサ156A、156Bの一方の入力をアンバランスにしておき、ミキサ156A、156Bから信号が出力されるようにすることが提案されている。
【0026】
ところが、データ送信を行う前に、ミキサ156A、156Bの入力をアンバランスにする構成では、ミキサ156A、156Bのキャリブレーションを行うことが困難になる。
【0027】
つまり、QPSK変調回路102を構成するミキサ156A、156Bとして、ギルバートセルの構成のものが用いた場合には、D/Aコンバータ153A、153Bの差動出力の直流オフセットが問題になる。そこで、D/Aコンバータ153A、153Bの差動出力のキャリブレーションをとるために、データの送信を行う前に、D/Aコンバータ153A、153Bの差動出力を比較し、この比較出力に応じて、D/Aコンバータ153A、153Bの直流レベルを設定することが考えられる。ところが、このようにすると、データの送信を行っているときに、ミキサ156A、156Bの入力をアンバランスにしておくことができなくなる。
【0028】
したがって、この発明の目的は、オフセットシンセサイザ回路により送信搬送波の周波数を所望の送信搬送波の周波数に変換するような場合に、データ送信を行う前に、変調回路のキャリブレーションに影響を与えることなく、変調回路からオフセットシンセサイザに信号を出力できるようにし、送信待ち時間を短縮できるようにしたデータ送信装置、ミキサ回路、及びこのようなデータ送信装置やミキサ回路を使った携帯電話端末装置を提供することにある。
【0029】
【課題を解決するための手段】
この発明は、送信データの変調手段と、
変調された送信データの搬送波周波数を所望の送信搬送波周波数に変換するオフセットシンセサイザ手段とからなり、
変調手段を構成するミキサは、送信データが差動入力されるの第1の差動入力部と、搬送波信号が差動入力される第2の差動入力部と、第1の入力部に入力された送信データと第2の入力部に入力された搬送波信号との乗算出力が差動出力される差動出力部とを有すると共に、第1の入力部と並列に、互いに異なるレベルの差動入力が入力可能な第3の差動入力部を有し、
送信データをバースト送信する際に、送信データの送信を開始する前に、第3の差動入力部に互いに異なるレベルの差動入力を与える
ようにしたデータ送信装置である。
【0030】
この発明は、第1のトランジスタと第2のトランジスタとからなる第1の差動回路と、第3のトランジスタと第4のトランジスタとからなる第2の差動回路と、第5のトランジスタと第6のトランジスタとからなる第3の差動回路とを有し、
第1のトランジスタのベース及び第2のトランジスタのベースにより第1の差動入力端子を導出し、
第1の差動回路を構成する第1のトランジスタのコレクタに、第2の差動回路を構成する第3のトランジスタのエミッタ及び第4のトランジスタのエミッタを接続し、
第1の差動回路を構成する第2のトランジスタのコレクタに、第2の差動回路を構成する第5のトランジスタのエミッタ及び第6のトランジスタのエミッタを接続し、
第3のトランジスタのベースと第5のトランジスタのベースとを接続すると共に、第4のトランジスタのベースと第6のトランジスタのベースとを接続し、
第3のトランジスタのベースと第5のトランジスタのベースとの接続点及び第4のトランジスタのベースと第6のトランジスタのベースとの接続点から第2の差動入力端子を導出し、
第3のトランジスタのコレクタと第6のトランジスタのコレクタとを接続すると共に、第4のトランジスタのコレクタと第5のトランジスタのコレクタとを接続し、
第3のトランジスタのコレクタと第6のトランジスタのコレクタとの接続点及び第4のトランジスタのコレクタと第5のトランジスタのコレクタとの接続点から差動出力端子を導出すると共に、
第1の差動回路を構成する第1及び第2のトランジスタと並列に、第7のトランジスタ及び第8のトランジスタをそれぞれ設け、
第7のトランジスタのベース及び第8のトランジスタのベースに、互いに異なるレベルの信号を入力可能とする
ようにしたミキサ回路である。
【0031】
この発明は、時分割多重方式により基地局との間で送受信を行う携帯電話端末装置において、
送信データの変調手段と、変調された送信データの搬送波周波数を所望の送信搬送波周波数に変換するオフセットシンセサイザ手段とを有し、
変調手段を構成するミキサは、送信データが差動入力されるの第1の差動入力部と、搬送波信号が差動入力される第2の差動入力部と、第1の入力部に入力された送信データと第2の入力部に入力された搬送波信号との乗算出力が差動出力される差動出力部とを有すると共に、第1の入力部と並列に、互いに異なるレベルの差動入力が入力可能な第3の差動入力部を有し、
送信データをバースト送信する際に、送信データの送信を開始する前に、第3の差動入力部に互いに異なるレベルの差動入力を与える
ようにした携帯電話端末装置である。
【0032】
この発明では、QPSK変調に、ギルバートセルの構成のミキサを使っている。ギルバートセルの構成のミキサは、2つの差動入力の信号を乗算するものであり、第1の差動回路と、この第1の差動回路を構成する一方のトランジスタのコレクタに接続される第2の差動回路と、第1の差動回路を構成する他方のトランジスタのコレクタに接続される第3の差動回路とからなる。
【0033】
このようなギルバートセルの構成のミキサでは、一方の差動入力の信号がなくなると、その出力が得られなくなる。
【0034】
そこで、この発明が適用されたミキサ回路では、ギルバートセルの構成のミキサ回路の一方の差動入力の入力回路と並列に、アンバランスな信号が入力できる入力回路を設けるようにしている。これにより、入力信号がないときにも、信号が出力できる。
【0035】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。この発明は、例えば、GSM方式の携帯電話端末のデータ変調回路に用いられる。先ず、この発明が適用できるGSM方式の携帯電話端末について説明する。
【0036】
GSM方式は、欧州を中心としたディジタル携帯電話システムであり、GSM方式では、多元接続方式として、TDMA方式が採用されている。すなわち、TDMA方式では、1つの周波数が複数のタイムスロットに分割され、各タイムスロット毎にチャンネルが設定される。音声データは圧縮符号化され、所定のタイムスロットに載せてバースト的に送受信される。
【0037】
図1は、GSM方式のようなTDMA方式のディジタル携帯電話システムの概要を示すものである。図1において、携帯電話基地局1及び2は、ディジタル回線3を介して接続されているとともに、PSTN(Public Switched Telephone Network)局4に接続されている。PSTN局4は、公衆電話回線7を構成する局である。
【0038】
携帯電話システムのサービスエリアは、セルと呼ばれる小エリアに分割されており、各セル毎に、携帯電話基地局1及び2が設けられる。各セル内にある携帯電話端末5及び6は、各セルの各携帯電話基地局1及び2と無線で通信を行っており、各セル内にある携帯電話端末5及び6と、各セルの各携帯電話基地局1及び2とで、制御チャンネルを使って情報がやり取りされている。
【0039】
図1において、携帯電話端末5から、携帯電話端末6に発呼する場合、携帯電話端末5の使用者は、相手の電話番号を携帯電話端末5に入力し、発呼ボタンを押す。これにより、携帯電話端末5から携帯電話基地局1に、発呼情報が無線で送られる。この発呼情報は、ディジタル回線3を介して、相手側の携帯電話端末6のエリアにある携帯電話基地局2に送られる。そして、携帯電話基地局2からの無線信号により、携帯電話端末6が発呼される。
【0040】
携帯電話端末6からは、相手側からの発呼が受信されると、着信音が出力される。使用者には、この着信音により、発呼があることが知らされる。この呼び出しに応答して、携帯電話端末6の使用者が着信ボタンを押すと、その情報が携帯電話端末6からディジタル回線3を介して携帯電話基地局2に送られ、携帯電話端末5に知らされる。
【0041】
これにより、携帯電話端末5と携帯電話端末6との間に回線が確立し、携帯電話端末5と携帯電話端末6との間での通話が可能になる。このとき、携帯電話基地局1は、携帯電話端末5に、通話チャンネルの割り当てを行い、また、携帯電話基地局2は、携帯電話端末6に通話チャンネルの割り当てを行う。
【0042】
TDMA方式では、1つの周波数が複数のタイムスロットに分割され、このタイムスロットに同期して、圧縮された音声データが送受信される。このように複数のタイムスロットを使うことで、1つの周波数が複数のチャンネルに分割される。さらに、GSM方式では、周波数ホッピングを用いることで、選択性フェージングが起こらないようにしている。
【0043】
また、GSM方式の携帯電話システムでは、変調方式として、GMSKを用いている。GMSKは、通過特性がガウス型の分布のガウシアンフィルタを通すことで、サイドローブをなくすようにしている。そして、GSM方式では、送信パワーの受信帯域への漏洩を小さくするために、変調信号の搬送波周波数を送信信号の搬送波周波数に変換するのに、オフセットシンセサイザが用いられている。
【0044】
図2は、このようなGSM方式の携帯電話システムで使われる携帯電話端末の構成を示すものである。
【0045】
図2において、アンテナ11により、基地局からの無線信号が送受信される。
上述したように、GSM方式では、多元接続としてTDMAが採用されており、設定されたチャンネルられたのタイムスロットに同期して、送信、受信が切り換えられる。
【0046】
基地局から送られてきた無線信号を受信するときには、アンテナ11で基地局からの信号が受信される。この受信信号は、送信と受信とを切り換えるセレクタ12を介して、受信RF回路13に供給される。受信RF回路13で、所望のチャンネルの信号が受信されるように、受信周波数の帯域が制限された後、受信信号が適切なレベルとなるように、増幅される。この受信RF回路13の出力は、ミキサ回路14に供給される。
【0047】
ミキサ回路14には、局部発振回路15から、RFローカル信号が供給される。ミキサ回路14で、受信信号の周波数が所望の周波数の中間周波信号に変換される。
【0048】
ミキサ回路14の出力が受信IF回路16に供給される。また、受信IF回路16には、局部発振回路15から、IFローカル信号が供給される。受信IF回路16は、中間周波信号の増幅を行うと共に、所望の受信チャンネルの信号が選択されるように帯域制限を行い、また、受信信号が所定レベルとなるようにAGC(Automatic Gain Control)制御を行っている。
【0049】
受信IF回路16の出力が受信復調回路17に供給される。受信復調回路17は、受信信号をA/D変換し、一定のビットレートを持つIQディジタルデータを復調し、そして、復調されたディジタルデータに対して、フェージングなどの影響除去や、受信した信号の種類判別、デインタリーブ、エラー訂正処理などを行っている。
【0050】
また、TDMA方式では、送信、受信のタイミングを基地局と同期させる必要がある。そのため、受信復調回路17で、タイミング信号が抽出され、このタイミング信号がタイミングコントローラ22に供給される。
【0051】
受信復調回路17の出力は、音声復号化回路18に供給される。音声復号化回路18で、圧縮符号化された音声データが伸張される。この音声復号化回路18の出力がD/A変換回路19に供給される。D/A変換回路19で、ディジタル音声信号がアナログ音声信号に変換される。このD/A変換回路19の出力がスピーカアンプ20で増幅され、スピーカ21に供給される。
【0052】
送信時には、マイクロホン31からのアナログ音声信号がマイクアンプ32に供給され、増幅される。マイクアンプ32の出力がA/Dコンバータ33に供給される。A/Dコンバータ33で、アナログ音声信号がディジタル音声信号に変換される。このA/Dコンバータ33の出力が音声符号化回路34に供給される。
【0053】
音声符号化回路34で、ディジタル音声信号が圧縮符号化される。この圧縮符号化されたディジタル音声信号は、ブロックにまとめられ、GMSK回路35に供給されると共に、音声復号化回路18に供給される。
【0054】
GMSK回路35で、音声符号化回路34で圧縮符号化された音声データは、ガウシアンフィルタを介された後、一定データレートを持ったI軸とQ軸のディジタルデータに変換される。
【0055】
このGMSK回路35の出力は、QPSK変調回路36に供給される。QPSK変調回路36には、局部発振回路15から、IFローカル信号が供給される。QPSK変調回路36で、GMSK回路35の出力がQPSK変調される。
【0056】
QPSK変調回路36の出力がオフセットシンセサイザ回路37に供給される。オフセットシンセサイザ回路37には、局部発振回路15から、送信チャンネルの周波数に応じたRFローカル信号が供給される。オフセットシンセサイザ回路37で、搬送波周波数が所定の送信周波数となるように、周波数変換される。
【0057】
オフセットシンセサイザ回路37の出力が送信RF回路38に供給される。送信RF回路38で、送信信号が電力増幅される。その送信RF回路38の出力がセレクタ12を介して、アンテナ11から出力される。
【0058】
また、GMSK回路35、QPSK変調回路36、オフセットシンセサイザ回路37には、タイミングコントローラ22から、タイミング信号が供給される。このタイミングコントローラ22からのタイミング信号に基づいて、送信タイミングが設定される。
【0059】
全体の制御は、CPU(Central Processing Unit )41により行われている。CPU41に対して、ROM(Read Only Memory)42と、RAM(Random Access Memory)43と、EEPROM(Electrically Erasable and Programmable Read Only Memory )44とが設けられる。また、電話番号等を入力するためのキーボード45からの入力がCPU41に供給される。CPU41からの表示信号に基づいて、各種の表示がディスプレイ46に表示される。
【0060】
上述のように、GSM方式のディジタル携帯電話端末には、圧縮音声データに対してガウシアンフィルタを通過させ、サイドローブを無くすと共に、I軸とQ軸のデータとに分けるGMSK回路35と、このI軸とQ軸のデータをQPSK変調するQPSK変調回路36と、搬送波周波数を所望の送信周波数に変換するオフセットシンセサイザ回路37とを備えている。
【0061】
図3は、このような変調回路の一例を示すものである。図3において、GMSK回路35は、GMSK変調回路51と、コサインテーブル52Aと、サインテーブル52Bと、D/Aコンバータ53A、53Bと、レベル比較回路54A、54Bとからなる。
【0062】
QPSK変調回路36は、ミキサ56A、56Bと、加算回路59と、移送回路58A、58Bと、ローパスフィルタ61とからなる。
【0063】
オフセットシンセサイザ回路37は、位相比較回路62と、ミキサ63と、VCO64と、ローパスフィルタ65とからなる。
【0064】
入力端子50に、音声符号化回路34(図2)から、圧縮符号化された音声データが供給される。この圧縮符号化された音声データは、GMSK変調回路51に供給される。GMSK変調回路51は、ガウシアンフィルタからなっている。GMSK変調回路51からは、I軸のデータとQ軸のデータとに分けて、データが出力される。
【0065】
I軸のデータはコサインテーブル52Aに供給され、コサインテーブル52A上にマッピングされる。Q軸のデータはサインテーブル52Bに供給され、サインテーブル52B上にマッピングされる。
【0066】
コサインテーブル52Aの出力がD/Aコンバータ53Aに供給される。D/Aコンバータ53Aからは、I軸のデータに応じたアナログ値の信号が差動で出力される。
【0067】
また、サインテーブル52Bの出力がD/Aコンバータ53Bに供給される。D/Aコンバータ53Bで、Q軸のデータに応じたアナログ値の信号が差動で出力される。
【0068】
D/Aコンバータ53A、53Bからは、I軸のデータ及びQ軸のデータに応じたアナログ値の信号が差動で出力される。この差動の信号のオフセットを除去するために、D/Aコンバータ53A及びD/Aコンバータ53Bの出力には、正相及び逆相の信号レベルを比較するレベル比較回路54A及び54Bがそれぞれ設けられる。
【0069】
レベル比較回路54A、54Bには、入力端子55からタイミング信号が供給される。このタイミング信号により、レベル比較回路54A及び54Bがイネーブルにされる。
【0070】
レベル比較回路54A及び54Bがイネーブルとされている間に、レベル比較回路54A及び54Bにより、正相の信号レベルと逆相の信号レベルとが比較され、この比較出力により、オフセットが無くなるように、キャリブレーションがとられる。
【0071】
D/Aコンバータ53Aの差動出力がミキサ56Aの差動入力に供給される。D/Aコンバータ53Bの差動出力がミキサ56Bの差動入力に供給される。
【0072】
また、入力端子57からは、IFローカル信号が変調搬送波信号として供給される。このIFローカル信号は、移送回路58Aに供給されると共に、移送回路58Bに供給される。移送回路58Aは、−45度の位相シフトを行うものである。移送回路58Bは、+45度の位相シフトを行うものである。
【0073】
移送回路58Aの出力は、差動出力とされて、ミキサ56Aに供給される。また、移送回路58Bの出力は、差動出力とされて、ミキサ56Bに供給される。
【0074】
ミキサ56Aで、D/Aコンバータ53Aの出力と、移送回路58Aを介して−45度位相シフトされたIFローカル信号とが乗算される。このミキサ56Aからの出力が加算回路59に供給される。
【0075】
また、ミキサ56Bで、D/Aコンバータ53Bの出力と、移送回路58Bを介して+45度位相シフトされたIFローカル信号とが乗算される。このミキサ56Bからの出力が加算回路59に供給される。
【0076】
加算回路59で、ミキサ56Aの出力と、ミキサ56Bの出力とが加算される。加算回路59の出力がローパスフィルタ61を介して、位相比較回路62に供給される。
【0077】
位相比較回路62には、ミキサ63の出力が供給される。ミキサ63には、VCO64の出力が供給されると共に、入力端子70から、送信周波数に応じたRFローカル信号が供給される。ミキサ63の出力が位相比較回路62に供給される。
【0078】
位相比較回路62で、ローパスフィルタ61を介された変調信号の搬送波周波数と、ミキサ63で周波数変換されたVCO64の出力信号の位相とが比較される。この位相比較回路62の位相比較出力がローパスフィルタ65を介して、VCO64に供給され、VCO64の発振周波数が位相比較回路62からの位相比較出力に応じて制御される。
【0079】
このような変調回路においては、入力端子50に、圧縮されたオーディオデータがバースト入力される。この圧縮オーディオデータは、GMSK変調回路51で、ガウシアンフィルタを介される。ガウシアンフィルタを介されることで、サイドローブを無くすことができる。
【0080】
そして、この圧縮オーディオデータは、I軸のデータとQ軸のデータとに分けられ、D/Aコンバータ53A及び53Bで、アナログ信号に変換される。そして、ミキサ56A、56B、加算回路59からなるQPSK変調回路により、この信号は、入力端子57からのIFローカル信号を搬送波として、QPSK変調される。
【0081】
QPSK変調された信号は、ローパスフィルタ61を介して、VCO64、位相比較回路62、ローパスフィルタ65、ミキサ63からなるオフセットシンセサイザ回路37に供給される。オフセットシンセサイザ回路37のミキサ63には、入力端子70から、RFローカル信号が供給される。このRFローカル信号により、送信信号の搬送波周波数が送信チャンネルに応じて変換され、出力端子66から出力される。
【0082】
このように、オフセットシンセサイザ回路37による周波数変換は、PLLを用いて周波数変換を行うものである。このため、周波数変換出力が得られるためには、PLLがロックするのを待つ必要がある。
【0083】
GSM方式のように、TDMA方式の携帯電話端末の場合には、送信がバースト的に行われる。このため、瞬時に所望の送信周波数の信号が出力されることが望まれる。ところが、上述のように、オフセットシンセサイザ回路37では、所望の周波数変換出力が得られるためには、PLLをロックさせる必要がある。
【0084】
特に、QPSK変調回路36を構成するミキサ56A、56Bとしては、ギルバートセルの構成のものが用いられる。ところが、ギルバートセルを用いたミキサ56A、56Bの場合には、一方の入力がないときには、信号が出力されない。このため、送信を行っていないときには、ミキサ56A、56Bから信号が出力されず、加算回路59から、ローパスフィルタ61を介して位相比較回路62に信号が送られない。このため、送信を開始するときのPLLのロック時間が長くかかる。
【0085】
そこで、送信を行っていないときには、ミキサ56A、56B一方の入力をアンバランスにしておき、送信を行っていないときにも、ミキサ56A、56Bから信号が出力されるようにすることが考えられる。
【0086】
ところが、ミキサ56A、56Bの入力には、差動入力のキャリブレーションをとるために、レベル比較回路54A、54Bが設けられる。レベル比較回路54A及び54Bのレベル比較出力に応じて、D/Aコンバータ53A、53Bがそれぞれ制御されている。キャリブレーションを行っているときに、ミキサ56A、56Bの入力をアンバランスにしておくことはできない。
【0087】
そこで、この発明では、以下に説明するように、ミキサの一方の差動の入力に信号が入力されていないときにも差動の出力から信号が現れると共に、キャリブレーションに影響を与えないようなミキサ回路を、QPSK変調回路36におけるミキサ56A、56Bとして使うようにしている。
【0088】
図4は、そのようなミキサ回路の構成を示すものである。図4において、トランジスタQ1及びQ2のエミッタが互いに接続される。このトランジスタQ1及びQ2の互いのエミッタの接続点が電流源I1を介して接地される。このトランジスタQ1及びQ2により、第1の差動回路が構成される。このトランジスタQ1及びQ2のベースから、入力端子IN1−P及びIN1−N(Pは正相を示し、Nは逆相を示す)が導出される。
【0089】
また、トランジスタQ3及びQ4の互いのエミッタが互いに接続される。このトランジスタQ3及びQ4により、第2の差動回路が構成される。このトランジスタQ3及びQ4の互いのエミッタの接続点は、第1の差動回路を構成する一方のトランジスタQ1のコレクタに接続される。
【0090】
また、トランジスタQ5及びQ6の互いのエミッタが接続される。このトランジスタQ5及びQ6により、第3の差動回路が構成される。このトランジスタQ5及びQ6の互いのエミッタの接続点は、第1の差動回路を構成する他方のトランジスタQ2のコレクタに接続される。
【0091】
トランジスタQ3のベースとトランジスタQ5のベースとが接続され、この接続点から、入力端子IN2−Pが導出される。トランジスタQ4のベースとトランジスタQ6のベースとが接続され、この接続点から、入力端子IN2−Nが導出される。
【0092】
トランジスタQ3のコレクタとトランジスタQ6のコレクタとが接続される。このトランジスタQ3のコレクタとトランジスタQ6のコレクタとの接続点が抵抗R1を介して電源端子VCC1に接続されると共に、トランジスタQ3のコレクタとトランジスタQ6のコレクタとの接続点から、出力端子OUT1−Nが導出される。
【0093】
トランジスタQ4のコレクタとトランジスタQ5のコレクタとが接続される。このトランジスタQ4のコレクタとトランジスタQ5のコレクタとの接続点が抵抗R2を介して電源端子VCC1に接続されると共に、トランジスタQ4のコレクタとトランジスタQ5のコレクタとの接続点から、出力端子OUT1−Pが導出される。
【0094】
また、トランジスタQ1及びQ2とそれぞれ並列に、トランジスタQ7及びQ8が設けられる。
【0095】
すなわち、トランジスタQ1のコレクタがトランジスタQ7のコレクタに接続され、トランジスタQ1のエミッタがトランジスタQ7のエミッタに接続される。トランジスタQ2のコレクタがトランジスタQ8のコレクタに接続され、トランジスタQ2のエミッタがトランジスタQ8のエミッタに接続される。
【0096】
トランジスタQ7のベースは、スイッチ回路S1に接続される。スイッチ回路S1のa側の端子には第1の電圧V1が印加される。スイッチ回路S1のb側の端子は接地される。
【0097】
トランジスタQ8のベースは、スイッチ回路S2に接続される。スイッチ回路S2のa側の端子には第2の電圧V2が印加される。スイッチ回路S2のb側の端子は接地される。第1の電圧V1と第2の電圧とは異なる電圧である。
【0098】
スイッチ回路S1及びS2は、入力端子IN3からの制御信号に応じて切り換えられる。
【0099】
なお、ここでは、スイッチ回路S1及びS2のb側の端子を接地しているが、スイッチ回路S1及びS2のb側端子に、共に等しいバイアス電圧を与えるようにしても良い。
【0100】
スイッチ回路S1及びS2がb側に設定されているときには、トランジスタQ7及びQ8のベースは接地される。このため、トランジスタQ7及びQ8は機能しなくなり、この回路は、図5に示すように、典型的なギルバートセルのミキサとして働く。
【0101】
すなわち、このようなギルバートセルの構成のミキサでは、一方の差動の入力信号が入力端子IN1−P及びIN1−Nに供給され、他方の差動の入力信号が入力端子IN2−P及びIN2−Nに供給される。トランジスタQ1及びQ2からなる第1の差動回路と、トランジスタQ3及びQ4からなる第2の差動回路と、トランジスタQ5及びQ6とからなる第3の差動回路とにより、乗算回路が構成され、差動の出力端子OUT1−P及びOUT2−Nからは、差動の入力端子IN1−P及びIN1−Nからの入力信号と、差動の入力端子IN2−P及びIN2−Nからの入力信号との乗算出力が得られる。
【0102】
このようなギルバートセルの構成のミキサでは、差動の入力端子IN1−P及びIN1−Nに信号が入力されていないときには、差動の出力端子OUT1−P及びOUT2−Nからは信号が現れない。
【0103】
差動の入力端子IN1−P及びIN1−Nに信号が入力されていないときにも、差動の出力端子OUT1−P及びOUT2−Nから信号が現れるようにする場合には、図4におけるスイッチ回路S1及びS2が端子a側に設定される。
【0104】
スイッチ回路S1及びS2が端子a側に設定されると、図6に示すように、トランジスタQ7及びQ8からなる差動回路の一方のトランジスタQ7のベースに電圧V1が印加され、他方のトランジスタQ8のベースに電圧V2が印加される。電圧V1と電圧V2とは異なる電圧なので、トランジスタQ7及びQ8からなる差動回路のバランスが崩れる。このため、差動の出力端子OUT1−P及びOUT2−Nからは信号が現れるようになる。
【0105】
このように、図4に示すミキサ回路では、スイッチ回路S1及びS2をb側に設定すると、通常のギルバートセルのミキサとして動作する。そして、差動の入力端子IN1−P及びIN1−Nに信号が入力されていないときに、スイッチ回路S1及びS2が端子a側に設定すると、差動の出力端子OUT1−P及びOUT2−Nからは信号が現れるようになる。
【0106】
図4に示した構成により、差動の入力端子IN1−P及びIN1−Nに信号が入力されていないときに、差動の出力端子OUT1−P及びOUT2−Nから信号が現れるようなミキサ回路が実現できる。このようなミキサ回路を、GSM方式の携帯電話端末のQPSK変調回路36のミキサ56A及び56Bとして用いれば、オフセットシンセサイザ回路37により搬送波周波数を所望の送信周波数に変換する構成の場合にも、素早く所望の送信周波数にオフセットシンセサイザをロックさせることができるようになる。
【0107】
図3におけるミキサ56A、56Bとして、図4に示した構成のものを用いた場合には、図4における入力端子IN1−P及びIN1−Nには、D/Aコンバータ53A、53Bの差動の出力信号が供給される。入力端子IN2−P及びIN2−Nには、差動信号のIFローカル信号が供給される。出力端子OUT1−P及びOUT1−Nの差動の出力信号が加算回路59に供給される。
【0108】
そして、ミキサ56A、56Bには、入力端子67からタイミング信号が供給される。このタイミング信号は、入力端子IN3に供給され、スイッチ回路S1及びS2を切り換える制御信号として動作する。
【0109】
図4に示したようなミキサを、図3におけるミキサ56A、56Bとして使用した場合には、データの送信を開始する前に、入力端子67からの信号をミキサ56A、56Bに送り、ミキサ56A、56Bのスイッチ回路S1及びS2(図4)をa側に設定する。スイッチ回路S1及びS2がa側に設定されると、トランジスタQ7及びQ8にアンバランスな信号が与えられ、ミキサ56A、56Bから信号が出力されるようになる。
【0110】
しかも、A/Dコンバータ53A及び53Bの出力はトランジスタQ1及びQ2のベースに供給されており、このとき、A/Dコンバータ53A及び53Bの出力が供給されるトランジスタQ1及びQ2は動作していない。
【0111】
このため、トランジスタQ7及びQ8にアンバランスな信号を与えてミキサ56A、56Bから信号が出力される動作と、A/Dコンバータ53A及び53Bのキャリブレーションを同時に行うことができる。
【0112】
図7は、このときのタイミング図である。図7Aに示すように、時点t3からデータの送信を開始するとしたとき、その前の、時点t1から、図7Dに示すように、入力端子55からのキャリブレーション用のイネーブル信号TXDCCAL_ENAがハイレベルとなる。この入力端子55からのキャリブレーション用のイネーブル信号TXDCCAL_ENAにより、D/Aコンバータ53A及び53Bのキャリブレーションが行われる。これにより、図7B及び図7Cに示すように、ミキサ56A及び56Bの差動入力I_P及びI_N(図4における入力端子IN1−P及びIN1−N)のレベルが等しくなるように、キャリブレーションが行われる。
【0113】
時点t2で、図7Eに示すように、入力端子67からのアウトプットイネーブル信号OL_ENAがハイレベルになると共に、図7Fに示すように、送信イネーブル信号TX_ENAがハイレベルとなる。
【0114】
出力イネーブル信号OL_ENAがハイレベルになると、図4におけるスイッチ回路S1及びS2がa側に切り換えられ、ミキサ56A及び56Bにアンバランスな信号が与えられ、ミキサ56A及び56Bから信号が出力されるようになる。そして、送信イネーブル信号TX_ENAにより、オフセットシンセサイザ回路37がイネーブルにされる。このため、オフセットシンセサイザ回路37を構成するPLLの動作が開始され、PLLがロックしていく。図7Gに示すように、PLLがロックしていくに従って、VCO64の制御信号Vcotが安定してくる。
【0115】
時点t3で、データの送信が開始されるときには、図7B及び図7Cに示すように、ミキサ56A及び56Bの差動入力のキャリブレーションが完了している。そして、図7Gに示すように、オフセットシンセサイザ回路37を構成するPLLも、ロックしている。
【0116】
このように、ミキサ56A及び56Bの差動入力のキャリブレーションが完了し、オフセットシンセサイザ回路37を構成するPLLがロックしている状態から、データの送信が開始される。
【0117】
このように、図4に示したような構成のミキサをQPSK変調のミキサ56A、56Bとして使用すると、差動入力のキャリブレーション(図7Dに示す信号がハイレベルの間)と、ミキサ56A及び56Bにアンバランスな信号を与える状態(図7Eに示す信号がハイレベルの間)とを同時に行うことができる。
【0118】
このため、D/Aコンバータ53A及び53Bのキャリブレーションを行っている間の時点t1から時点t3における時点t2から、PLLをロックさせることができ、図7に示したように、送信立ち上がり時間をTaに短縮することができる。
【0119】
これに対して、従来の場合には、D/Aコンバータ53A及び53Bのキャリブレーションを行っている間は、差動入力信号をアンバランスにして、ミキサ56A及び56Bから信号を出力させることはできない。このため、図8に示すように、送信立ち上がり時間がこの実施の形態の場合に比べて長くなる。
【0120】
つまり、図8は、従来のミキサを使った場合のタイミング図である。図8Aで、時点t13で、データの送信が開始されるとすると、その前の、時点t11から、図8Dに示すように、キャリブレーション用のイネーブル信号TXDCCAL_ENAがハイレベルとなる。このキャリブレーション用のイネーブル信号TXDCCAL_ENAにより、D/Aコンバータ53A及び53Bのキャリブレーションが行われる。これにより、図8B及び図8Cに示すように、ミキサ56A及び56Bの差動入力レベルが等しくなるように、キャリブレーションが行われる。
【0121】
キャリブレーションが終わった時点t12で、図8Eに示すように、アウトプットイネーブル信号OL_ENAがハイレベルになると共に、図8Fに示すように、送信イネーブル信号TX_ENAがハイレベルとなる。これにより、ミキサ56A及び56Bの入力にアンバランスな信号が与えられ、ミキサ56A及び56Bから信号が出力されるようになる。
【0122】
時点t13で、データの送信が開始されるときには、図8B及び図8Cに示すように、ミキサ56A及び56Bの差動入力のキャリブレーションが完了している。そして、図8Gに示すように、オフセットシンセサイザ回路37を構成するPLLも、ロックしている。
【0123】
このように、ミキサ56A及び56Bの差動入力のキャリブレーションが完了し、オフセットシンセサイザ回路37を構成するPLLがロックに近い状態から、データの送信が開始される。
【0124】
この場合には、差動入力のキャリブレーション(図8Dに示す信号がハイレベルの間)と、ミキサ56A及び56Bの入力にアンバランスな信号を与える処理(図8Eに示す信号がハイレベルの間)とを同時に行うことはできない。このため、送信立ち上がり時間はTbとなり、この実施の形態の場合に比べて、送信立ち上がり時間が長くなる。
【0125】
このように、この発明の実施の形態では、D/Aコンバータの差動出力のキャリブレーションを行っている時間に、ミキサから信号を出力させて、オフセットシンセサイザ回路のPLLをロックさせることができ、送信待機時間を短くすることができる。
【0126】
なお、上述の例では、GSM方式の携帯電話端末としているが、この発明は、GSM方式の携帯電話端末に限定されるものではない。また、この発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【0127】
【発明の効果】
この発明によれば、QPSK変調に、ギルバートセルの構成のミキサを使っている。そして、この発明が適用されたミキサ回路では、ギルバートセルの構成のミキサ回路の一方の差動入力の入力回路と並列に、アンバランスな信号が入力される入力回路を設けるようにしている。これにより、入力信号がないときにも、信号が出力できる。
【0128】
このため、オフセットシンセサイザ回路により送信搬送波の周波数を所望の送信搬送波の周波数に変換するような場合に、データ送信を行う前に、変調回路のキャリブレーションに影響を与えることなく、変調回路からオフセットシンセサイザに信号を出力でき、送信待ち時間を短縮できる。
【0129】
また、I、Q信号のAC電圧がなくても、オフセットシンセサイザをロックさせることができる。オフセットシンセサイザのセトリングタイムをI、Q信号のAC電圧を気にせず、別々に設計できるという利点がある。
【0130】
また、送信タイミングに余裕ができるので、GSPSのどの高速で送受信を切り換える必要がある場合に大変有効であるという利点がある。また、DCキャリブレーションの時間を長くとれるので、EDGEなどの高い位相精度が必要な場合に位相精度を上げることができる。
【図面の簡単な説明】
【図1】GSM方式のディジタル携帯電話システムの説明に用いる略線図線である。
【図2】GSM方式のディジタル携帯電話システムの携帯電話端末の一例のブロック図である。
【図3】GSM方式のディジタル携帯電話システムの携帯電話端末における変調回路の構成を示すブロック図である。
【図4】この発明が適用されたミキサの一例を示す接続図である。
【図5】この発明が適用されたミキサの一例の説明に用いる接続図である。
【図6】この発明が適用されたミキサの一例の説明に用いる接続図である。
【図7】この発明が適用された変調回路の説明に用いるタイミング図である。
【図8】従来の変調回路の説明に用いるタイミング図である。
【図9】従来の変調回路の一例のブロック図である。
【符号の説明】
35・・・GMSK回路、36・・・QPSK変調回路、37・・・オフセットシンセサイザ回路、51・・・GMSK変調回路、53A、53B・・・D/Aコンバータ、54A,54B・・・レベル比較回路、56A,56B・・・ミキサ、59・・・加算回路、62・・・位相比較回路、64・・・VCO
Claims (6)
- 送信データの変調手段と、
上記変調された送信データの搬送波周波数を所望の送信搬送波周波数に変換するオフセットシンセサイザ手段とからなり、
上記変調手段を構成するミキサは、上記送信データが差動入力されるの第1の差動入力部と、搬送波信号が差動入力される第2の差動入力部と、上記第1の入力部に入力された送信データと上記第2の入力部に入力された搬送波信号との乗算出力が差動出力される差動出力部とを有すると共に、上記第1の入力部と並列に、互いに異なるレベルの差動入力が入力可能な第3の差動入力部を有し、
上記送信データをバースト送信する際に、上記送信データの送信を開始する前に、上記第3の差動入力部に互いに異なるレベルの差動入力を与える
ようにしたデータ送信装置。 - 上記変調手段を構成するミキサは、
第1のトランジスタと第2のトランジスタとからなる第1の差動回路と、第3のトランジスタと第4のトランジスタとからなる第2の差動回路と、第5のトランジスタと第6のトランジスタとからなる第3の差動回路とを有し、
上記第1のトランジスタのベース及び上記第2のトランジスタのベースにより第1の差動入力端子を導出し、
上記第1の差動回路を構成する上記第1のトランジスタのコレクタに、上記第2の差動回路を構成する上記第3のトランジスタのエミッタ及び第4のトランジスタのエミッタを接続し、
上記第1の差動回路を構成する上記第2のトランジスタのコレクタに、上記第2の差動回路を構成する上記第5のトランジスタのエミッタ及び第6のトランジスタのエミッタを接続し、
上記第3のトランジスタのベースと上記第5のトランジスタのベースとを接続すると共に、上記第4のトランジスタのベースと上記第6のトランジスタのベースとを接続し、
上記第3のトランジスタのベースと上記第5のトランジスタのベースとの接続点及び上記第4のトランジスタのベースと上記第6のトランジスタのベースとの接続点から第2の差動入力端子を導出し、
上記第3のトランジスタのコレクタと上記第6のトランジスタのコレクタとを接続すると共に、上記第4のトランジスタのコレクタと上記第5のトランジスタのコレクタとを接続し、
上記第3のトランジスタのコレクタと上記第6のトランジスタのコレクタとの接続点及び上記第4のトランジスタのコレクタと上記第5のトランジスタのコレクタとの接続点から差動出力端子を導出すると共に、
上記第1の差動回路を構成する第1及び第2のトランジスタと並列に、第7のトランジスタ及び第8のトランジスタをそれぞれ設け、
上記第7のトランジスタのベース及び上記第8のトランジスタのベースに、互いに異なるレベルの信号を入力可能とする
ようにした請求項1に記載のデータ送信装置。 - 上記第7のトランジスタのベース及び上記第8のトランジスタのベースに、互いに異なるレベルの信号と、共に等しいレベルの信号とを選択的に入力可能とするようにした請求項2に記載のデータ送信装置。
- 第1のトランジスタと第2のトランジスタとからなる第1の差動回路と、第3のトランジスタと第4のトランジスタとからなる第2の差動回路と、第5のトランジスタと第6のトランジスタとからなる第3の差動回路とを有し、
上記第1のトランジスタのベース及び上記第2のトランジスタのベースにより第1の差動入力端子を導出し、
上記第1の差動回路を構成する上記第1のトランジスタのコレクタに、上記第2の差動回路を構成する上記第3のトランジスタのエミッタ及び第4のトランジスタのエミッタを接続し、
上記第1の差動回路を構成する上記第2のトランジスタのコレクタに、上記第2の差動回路を構成する上記第5のトランジスタのエミッタ及び第6のトランジスタのエミッタを接続し、
上記第3のトランジスタのベースと上記第5のトランジスタのベースとを接続すると共に、上記第4のトランジスタのベースと上記第6のトランジスタのベースとを接続し、
上記第3のトランジスタのベースと上記第5のトランジスタのベースとの接続点及び上記第4のトランジスタのベースと上記第6のトランジスタのベースとの接続点から第2の差動入力端子を導出し、
上記第3のトランジスタのコレクタと上記第6のトランジスタのコレクタとを接続すると共に、上記第4のトランジスタのコレクタと上記第5のトランジスタのコレクタとを接続し、
上記第3のトランジスタのコレクタと上記第6のトランジスタのコレクタとの接続点及び上記第4のトランジスタのコレクタと上記第5のトランジスタのコレクタとの接続点から差動出力端子を導出すると共に、
上記第1の差動回路を構成する第1及び第2のトランジスタと並列に、第7のトランジスタ及び第8のトランジスタをそれぞれ設け、
上記第7のトランジスタのベース及び上記第8のトランジスタのベースに、互いに異なるレベルの信号を入力可能とする
ようにしたミキサ回路。 - 上記第7のトランジスタのベース及び上記第8のトランジスタのベースに、互いに異なるレベルの信号と、共に等しいレベルの信号とを選択的に入力可能とするようにした請求項4に記載のミキサ回路。
- 時分割多重方式により基地局との間で送受信を行う携帯電話端末装置において、
送信データの変調手段と、上記変調された送信データの搬送波周波数を所望の送信搬送波周波数に変換するオフセットシンセサイザ手段とを有し、
上記変調手段を構成するミキサは、上記送信データが差動入力されるの第1の差動入力部と、搬送波信号が差動入力される第2の差動入力部と、上記第1の入力部に入力された送信データと上記第2の入力部に入力された搬送波信号との乗算出力が差動出力される差動出力部とを有すると共に、上記第1の入力部と並列に、互いに異なるレベルの差動入力と所定のレベルの差動入力とが選択的に与えられる第3の差動入力部を有し、
上記送信データをバースト送信する際に、上記送信データの送信を開始する前に、上記第3の差動入力部に互いに異なるレベルの差動入力を与え、
上記送信データを送信するときに、上記第3の入力部に所定レベルの差動入力を与える
ようにした携帯電話端末装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001240710A JP4626107B2 (ja) | 2001-08-08 | 2001-08-08 | データ送信装置、ミキサ回路、及び携帯電話端末装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001240710A JP4626107B2 (ja) | 2001-08-08 | 2001-08-08 | データ送信装置、ミキサ回路、及び携帯電話端末装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003051860A JP2003051860A (ja) | 2003-02-21 |
JP4626107B2 true JP4626107B2 (ja) | 2011-02-02 |
Family
ID=19071276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001240710A Expired - Fee Related JP4626107B2 (ja) | 2001-08-08 | 2001-08-08 | データ送信装置、ミキサ回路、及び携帯電話端末装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4626107B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4451827B2 (ja) | 2005-08-29 | 2010-04-14 | アルプス電気株式会社 | 電子回路及びテレビジョンチューナ |
GB0717042D0 (en) * | 2007-09-03 | 2007-10-10 | Toumaz Technology Ltd | Multiplier, mixer, modulator, receiver and transmitter |
EP2146427A1 (en) * | 2008-07-07 | 2010-01-20 | Nxp B.V. | Digital modulator |
JP2017175520A (ja) * | 2016-03-25 | 2017-09-28 | ソニー株式会社 | 変調器、及び、変調方法 |
US11888446B2 (en) | 2019-05-08 | 2024-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09505695A (ja) * | 1993-12-07 | 1997-06-03 | ナショナル・セミコンダクター・コーポレイション | 位相/周波数変調器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3463828B2 (ja) * | 1994-11-21 | 2003-11-05 | ソニー株式会社 | 送信機 |
JPH10247824A (ja) * | 1997-03-04 | 1998-09-14 | Fujitsu Ltd | ミキサ回路 |
JPH11308054A (ja) * | 1998-04-22 | 1999-11-05 | Fujitsu Ltd | 二重平衡変調器及び直交変調器 |
-
2001
- 2001-08-08 JP JP2001240710A patent/JP4626107B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09505695A (ja) * | 1993-12-07 | 1997-06-03 | ナショナル・セミコンダクター・コーポレイション | 位相/周波数変調器 |
Also Published As
Publication number | Publication date |
---|---|
JP2003051860A (ja) | 2003-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3898830B2 (ja) | マルチバンド無線端末装置 | |
US7603099B2 (en) | Direct-conversion receiver system and method with quadrature balancing and DC offset removal | |
EP1351404A1 (en) | Multiband radio signal transmitter/receiver | |
JPH1032520A (ja) | 2つの周波数帯域の無線周波数信号を送受信する送受信装置 | |
JPH08223071A (ja) | 送信機及び送受信機 | |
JP2001502496A (ja) | ディジタルまたはアナログ変調用2モード無線電話装置 | |
JPH0795122A (ja) | Cdmaモード及びfmモードの共用受信機 | |
JP3073687B2 (ja) | フィルタに遮断周波数切替手段を備えた直接変換受信機 | |
US7103113B2 (en) | Analog FSK modulator for a radio transmitter | |
US5757921A (en) | Radio communication apparatus having common oscillator applied for PLL, conversion and scramble/descramble circuits | |
US5444736A (en) | Radio communication apparatus having an automatic frequency control circuit for controlling a transmission frequency on the basis of a reception frequency | |
JP4626107B2 (ja) | データ送信装置、ミキサ回路、及び携帯電話端末装置 | |
JP2998296B2 (ja) | ディジタル無線通信装置 | |
US20060154625A1 (en) | Direct conversion transmitter system and method with quadrature balancing and low lo feed through | |
US20020021762A1 (en) | Multi-band transmission & reception-signal-generating apparatus, multi-band transmission & reception-signal-generating method and multi-band-radio-signal-transmitting & receiving apparatus | |
US7031672B2 (en) | Direct conversion transmitter system and method with quadrature balancing and low LO feed through | |
US7058379B2 (en) | Orthogonal frequency division multiplexing transceiver and method of operating the same | |
US20060234649A1 (en) | Mobile communication device | |
EP0666669A1 (en) | Dual-mode baseband controller for cordless telephones | |
JP3567833B2 (ja) | 情報端末 | |
JPH05136709A (ja) | 送受信機 | |
JP3594042B2 (ja) | Pllの制御回路および送受信回路 | |
JPH10190755A (ja) | 無線通信装置および移動通信システム | |
JP3460343B2 (ja) | 送信回路 | |
KR20000046206A (ko) | 공중파 수신기를 내장한 코드 분할 다중-억세스 방식의 개인 휴대 단말기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |