JP4451827B2 - 電子回路及びテレビジョンチューナ - Google Patents

電子回路及びテレビジョンチューナ Download PDF

Info

Publication number
JP4451827B2
JP4451827B2 JP2005248236A JP2005248236A JP4451827B2 JP 4451827 B2 JP4451827 B2 JP 4451827B2 JP 2005248236 A JP2005248236 A JP 2005248236A JP 2005248236 A JP2005248236 A JP 2005248236A JP 4451827 B2 JP4451827 B2 JP 4451827B2
Authority
JP
Japan
Prior art keywords
circuit
frequency circuit
output
frequency
switch means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005248236A
Other languages
English (en)
Other versions
JP2007067566A (ja
Inventor
正喜 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2005248236A priority Critical patent/JP4451827B2/ja
Priority to US11/479,286 priority patent/US7650124B2/en
Priority to EP06017566A priority patent/EP1760878A1/en
Publication of JP2007067566A publication Critical patent/JP2007067566A/ja
Application granted granted Critical
Publication of JP4451827B2 publication Critical patent/JP4451827B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1433Balanced arrangements with transistors using bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1408Balanced arrangements with diodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001Circuit elements of demodulators
    • H03D2200/0023Balun circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

本発明は、平衡出力と不平衡出力とが混在する電子回路及びその電子回路を備えたテレビジョンチューナに関する。
差動回路で構成された混合回路への入力方式として、差動入力端子にそれぞれ平衡入力信号を直接入力する方式(例えば、特許文献1参照)と、差動入力の一方の端子をグラウンドに落として不平衡入力とする方式(例えば、特許文献2参照)とがある。平衡出力と不平衡出力とが混在する電子回路としてUHF及びVHF対応のテレビジョンチューナが知られている。
図7は、従来のテレビジョンチューナの構成を示すブロック図であり、アンテナから中間周波増幅回路までの構成が示されている。同図に示すテレビジョンチューナ100は、UHF側ブロック101とVHF側ブロック102とを備えている。UHF側ブロック101は、アンテナ同調回路111、高周波増幅回路112、段間同調回路113、混合回路114が順次縦続接続されて構成されている。VHF側ブロック102は、同様に、アンテナ同調回路121、高周波増幅回路122、段間同調回路123、混合回路124が順次縦続接続されて構成されている。
VHF側ブロック102では、アンテナ同調回路123においてVHF帯のハイバンド又はローバンドの高周波信号が取り出され、高周波増幅回路122において増幅される。段間同調回路123において選局データに対応した同調電圧にしたがって所望のテレビジョン信号が選択され、混合回路124に対して不平衡出力される。
ここで、VHF側ブロック102の段間同調回路113は出力方式が不平衡出力となる不平衡回路である。段間同調回路113が差動回路で構成される混合回路124の一方の入力端にのみ結合され、他方の入力端はグラウンドに固定される。混合回路124は、VHFハイバンド発振回路125又はVHFローバンド発振回路126から入力する局部発振信号と選択したテレビジョン信号とを混合して中間周波信号に周波数変換する。中間周波同調回路131において選択テレビジョン信号の中間周波信号が取り出され、中間周波増幅器132で増幅された後、図示されていない後段の回路へ入力される。
またUHF側ブロック101では、アンテナ同調回路111においてUHF帯のテレビジョン信号が取り出され、高周波増幅回路112において増幅される。段間同調回路113において選局データに対応した同調電圧にしたがって所望のテレビジョン信号が選択され、混合回路114へ平衡出力される。
ここで、UHF側ブロック101の段間同調回路113は出力形式が平衡出力となる平衡回路である。段間同調回路113が差動回路で構成される混合回路114の双方の入力端に結合されるように構成される。混合回路114は、UHF発振回路127から入力する局部発振信号と選択したテレビジョン信号とを混合して中間周波信号に周波数変換する。中間周波同調回路131において選択テレビジョン信号の中間周波信号が取り出され、中間周波増幅器132で増幅された後、図示されていない後段の回路へ入力される。
特開2003−51860号公報 特開2003−309777号公報
しかしながら、VHF側ブロック102の段間同調回路123の不平衡出力に対応させて構成された不平衡入力型の混合回路124と、UHF側ブロック101の段間同調回路113の平衡出力に対応させて構成された平衡入力型の混合回路114とを別々に設けたのではコストアップになると共に回路が大型化する問題があった。特に、図7に点線で囲んだ部分140(混合回路及び局部発振回路)をIC化しようとした場合、2つの混合回路114,124が並存しているために小型化するのが困難であった。
なお、上記した従来例は不平衡出力となるVHF側ブロック102の段間同調回路113と、平衡出力となるUHF側ブロック101の段間同調回路113とに夫々対応してそれぞれの入力型の混合回路114,124を設けている。前段の回路が不平衡出力と平衡出力の2種類あって、後段の回路、例えば高周波増幅回路で増幅するような構成の場合も、上記同様に不平衡入力型の差動増幅回路と平衡入力型の差動増幅器とが2つへ依存する構成になる。このような場合も上記同様にコストアップ及び大型化の問題が生じる。
本発明は、かかる点に鑑みてなされたものであり、平衡出力と不平衡出力とが混在する場合であっても、平衡入力型の高周波回路と不平衡入力型の高周波回路とを別々に設けることなく1つの高周波回路で対応することができ、コストダウンと小型化を図ることのできる電子回路及びテレビジョンチューナを提供することを目的とする。
本発明の電子回路は、互いに差動入力となる第1及び第2の入力端を有する第1の高周波回路と、不平衡出力となる第1の出力端を有した第2の高周波回路と、互いに平衡出力となる第2及び第3の出力端を有した第3の高周波回路と、前記第2の高周波回路を前記第1の高周波回路に接続する第1モードでは、前記第2の高周波回路の第1の出力端を前記第1の高周波回路の第1の入力端に結合すると共に前記第1の高周波回路の第2の入力端を接地し、前記第3の高周波回路を前記第1の高周波回路に接続する第2モードでは、前記第3の高周波回路の第2の出力端を前記第1の高周波回路の第1の入力端に結合すると共に前記第3の高周波回路の第3の出力端を前記第1の高周波回路の第2の入力端に結合するスイッチ回路と、を具備し、前記スイッチ回路は、前記第2の高周波回路の第1の出力端と前記第1の高周波回路の第1の入力端との間に設けられた第1のスイッチ手段と、前記第3の高周波回路の第2の出力端と前記第1の高周波回路の第1の入力端との間に設けられた第2のスイッチ手段と、前記第3の高周波回路の第3の出力端と前記第1の高周波回路の第2の入力端とを接続し、当該接続点とグラウンドとの間に設けられた第3のスイッチ手段とを備え、前記第1モードでは、前記第1のスイッチ手段及び前記第3のスイッチ手段を導通させると共に前記第2のスイッチ手段を開放させ、前記第2モードでは、前記第1のスイッチ手段及び前記第3のスイッチ手段を開放させると共に、前記第2のスイッチ手段を導通させることを特徴とする。
この構成によれば、第1モードでは第2の高周波回路を第1の高周波回路に結合して第1の高周波回路を不平衡入力型で動作せることができ、第2モードでは第3の高周波回路を第1の高周波回路に結合して平衡入力型で動作させることができる。したがって、スイッチ回路により1つの高周波回路を不平衡入力型と平衡入力型とに切り替えて動作させることができ、コストダウン及び小型化を図ることができる。また、第1モードでは第1のスイッチ手段及び第3のスイッチ手段を導通させると共に第2のスイッチ手段を開放させることで、第2の高周波回路を第1の高周波回路に結合して第1の高周波回路を不平衡入力型で動作させることができる。また第2モードでは第1のスイッチ手段及び第3のスイッチ手段を開放させると共に、第2のスイッチ手段を導通させることにより、第3の高周波回路を第1の高周波回路に結合して平衡入力型で動作させることができる。
なお、前記第1の高周波回路及び前記第1から第3のスイッチ手段を集積回路上に構成することが望ましく、平衡入力型と不平衡入力型とで別々に高周波回路を設ける必要が無く、集積回路の小型化が可能である。
本発明によれば、平衡出力と不平衡出力とが混在する場合であっても、平衡入力型の高周波回路と不平衡入力型の高周波回路とを別々に設けることなく1つの高周波回路で対応することができ、コストダウンと小型化を図ることのできる電子回路及びテレビジョンチューナを提供できる。
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図1は本発明の一実施の形態に係るテレビジョンチューナの構成図であり、図7と同様にアンテナから中間周波増幅回路までの構成が示されている。なお、図7に示すテレビジョンチューナと同一部分には同一符号を付している。
図1に示すテレビジョンチューナ1は、UHF側ブロック2とVHF側ブロック3とを備えている。第3の高周波回路となるUHF側ブロック2は、アンテナ同調回路111、高周波増幅回路112、段間同調回路113、VHF側ブロック3と共用する混合回路10が順次縦続接続されて構成されている。第2の高周波回路となるVHF側ブロック3は、同様に、アンテナ同調回路121、高周波増幅回路122、段間同調回路123、UHF側ブロック2と共用する混合回路10が順次縦続接続されて構成されている。UHF側ブロック2の段間同調回路113とVHF側ブロック3の段間同調回路123とは、スイッチ回路4を介して第1の高周波回路となる混合回路10に接続する構成となっている。混合回路10には、VHFハイバンド発振回路125又VHFローバンド発振回路126から局部発振信号が供給されると共にUHF発振回路127から局部発振信号が供給される。また、中間周波増幅回路132の出力は図示していない同調回路を介してテレビチューナ1の出力として取り出され、図示していないテレビ受信機内に構成されている中間周波増幅回路、SAWフィルタを介してビデオ検波回路でビデオ信号として取り出される。
図2は、段間同調回路113、123の各二次側から混合回路10に掛けての回路構成を示す図である。VHF側ブロック3における段間同調回路123の二次側は、インダクタンス素子141の一端がバラクタダイオード142を介して混合回路10が搭載されたIC基板20の第1端子部11に接続されると共に、他のバラクタダイオード143を介してグラウンドに接続されている。段間同調回路123の第1端子部11との接続端が不平衡出力となる第1の出力端となる。インダクタンス素子141の他端にはコンデンサ144を介して他のインダクタンス素子145が直列接続されている。バラクタダイオード142、143のカソードには同調電圧Vtuが印加され、段間同調回路123の不平衡出力信号が混合回路10の第1端子部11に入力される構成となっている。
なお、インダクタンス素子145の他端は、図示されていないが一次側のインダクタンス素子に接続されると共に他のインダクタンス素子を介してグラウンドに接続されている。
また、UHF側ブロック2における段間同調回路113の二次側は、インダクタンス素子151に対してバラクタダイオード152が並列接続されている。インダクタンス素子151の一端はLC並列回路153を介して混合回路10が搭載されるIC基板20の第2端子部12に接続され、インダクタンス素子151の他端はLC並列回路154を介して上記IC基板20の第3端子部13に接続されている。段間同調回路113の第2端子部12との接続端が一方の平衡出力となる第2の出力端となり、段間同調回路113の第3端子部13との接続端が他方の平衡出力となる第3の出力端となる。インダクタンス素子151の一端とLC並列回路153との間にはコンデンサ155が設けられ、インダクタンス素子151の他端とLC並列回路154との間にコンデンサ156が設けられている。インダクタンス素子151の他端は抵抗素子157を介してグラウンドに接続されている。バラクタダイオード152のカソードには同調電圧Vtuが印加され、段間同調回路113の平衡出力が第2端子部12及び第3端子部13に印加される。
上記第1〜第3端子部11〜13は、混合回路10及び図示していないハイバンド発振回路125、ローバンド発振回路126、UHF発振回路127が作り込まれるIC基板20に設けられる。
スイッチ回路4は、第1〜第4トランジスタ14〜17を主な構成要素として構成される。第1のスイッチ手段としての第1トランジスタ14は、ベースがコレクタと接続されているとともに第1端子部11に接続され、エミッタが混合回路10の第1の入力端となるトランジスタQ1のベースに接続されると共に抵抗素子18を介してグラウンドに接続されている。
第2のスイッチ手段としての第2トランジスタ15は、ベースがコレクタと接続されているとともに第2端子部12に接続され、エミッタが混合回路10の第1の入力端となるトランジスタQ1のベースに接続されると共に抵抗素子18を介してグラウンドに接続されている。
第3のスイッチ手段としての第3トランジスタ16は、コレクタが第3端子部13に接続されると共に抵抗素子19を介して第2端子部12に接続され、さらにコンデンサ25を介して混合回路10の第2の入力端となるトランジスタQ2のベースに接続されている。また、第3トランジスタ16のエミッタはグラウンドに接続されている。
すなわち、第3トランジスタ16をオンすることにより、UHF側ブロック2の平衡出力が印加される第2、第3端子部12,13を接地すると共に混合回路10の第2の入力端(トランジスタQ2のベース)を接地することができる。
第4トランジスタ17のコレクタはバイアス電圧Vccが印加されており、エミッタは抵抗素子21を介して第1トランジスタ14のコレクタ及びベースに接続されている。また、第1トランジスタ14のコレクタはベースと接続されていると共に抵抗素子24を介して接地されている。
また、テレビジョンチューナ1は、図示していないが、PLL回路を内蔵した選局用ICを備えており、この選局用ICはテレビ受信機から入力される選局データによってバンド切り替え電圧や同調電圧を出力する。バンド切り替え電圧としては、VHF帯のローバンドを選択するVlo、VHF帯のハイバンドを選択するVhi、UHFバンドを選択するVuがある。本実施の形態は、バンド切り替え電圧Vloが出力されている場合はオン信号BS1を出力し、バンド切り替え電圧Vhiが出力されている場合はオン信号BS2を出力する。また、バンド切り替え電圧Vuが出力されている場合はオフ信号BSEを出力するように回路構成している。オン信号BS1、BS2、オフ信号BSEは第3トランジスタ16及び第4トランジスタ17のベースへ印加する。また、選局用ICのPLL回路は、選局データ、ハイバンド発振回路125、ローバンド発振回路126、UHF発振回路127から出力された局部発振信号、基準発振回路から出力された基準信号などに基づいて同調電圧を生成する。同調電圧Vtuと選曲データ(ch)との関係を図5に示す。図5に示すチューニング曲線に基づいて、選択チャネルに応じた電圧値を有する同調電圧Vtuを出力する。
ここで、混合回路10の回路構成について説明する。トランジスタQ1及びQ2のエミッタが互いに接続される。このトランジスタQ1及びQ2の各エミッタは電流源22,23を介して接地される。このトランジスタQ1及びQ2により、第1の差動回路が構成される。
また、トランジスタQ3及びQ4の互いのエミッタが互いに接続される。このトランジスタQ3及びQ4により、第2の差動回路が構成される。このトランジスタQ3及びQ4の互いのエミッタの接続点は、第1の差動回路を構成する一方のトランジスタQ1のコレクタに接続される。
また、トランジスタQ5及びQ6の互いのエミッタが接続される。このトランジスタQ5及びQ6により、第3の差動回路が構成される。このトランジスタQ5及びQ6の互いのエミッタの接続点は、第1の差動回路を構成する他方のトランジスタQ2のコレクタに接続される。
トランジスタQ3のベースとトランジスタQ5のベースとが接続され、トランジスタQ4のベースとトランジスタQ6のベースとが接続され、これらの接続点に各発振回路125〜127から局部発振信号が印加される。そして、互いに接続されたトランジスタQ3、Q6のコレクタと、トランジスタQ4、Q5のコレクタとの間に中間周波信号が出力される。かかる中間周波信号はIC基板20の出力端子部(Mix Out)から取り出されて中間周波同調回路131へ入力される。
次に、以上のように構成された本実施の形態の動作について説明する。
VHF帯のハイバンドが選択された場合、第3トランジスタ16及び第4トランジスタ17を導通させるオン信号BS1が供給される。さらにIC内部の混合入力回路の基準電圧が、混合回路10での混合動作の最適化を図り得る適正なバイアス電圧BB1に制御される。IC内部の混合入力回路とはトランジスタQ1、Q2のベースに選択テレビジョン信号を導く入力回路のことである。
VHF帯のローバンドが選択された場合、ハイバンド選択時と同様に、第3トランジスタ16及び第4トランジスタ17を導通させるオン信号BS2が供給される。さらに、IC内部の混合入力回路の基準電圧が、混合回路10での混合動作の最適化を図り得る適正なバイアス電圧BB2に制御される。
図3はVHF帯のローバンド又はハイバンドが選択された場合の動作説明図である。第3トランジスタ16及び第4トランジスタ17を導通させるオン信号BS1/BS2が供給された場合、UHF側ブロック2の段間同調回路113の平衡出力に関しては、段間同調回路113から平衡出力が印加される第2端子部12及び第3端子部13が第3トランジスタ16のコレクタ−エミッタ間を介して接地される。一方、VHF側ブロック3の段間同調回路123の不平衡出力に関しては、段間同調回路123の不平衡出力が印加される第1端子部11にゲートが接続された第1トランジスタ14が導通することにより、VHF側ブロック3の段間同調回路123が混合回路10の第1の入力端となるトランジスタQ1のゲートに接続される。その一方で、混合回路10の第2の入力端となるトランジスタQ2のゲートが第3トランジスタ16のコレクタ−エミッタを介して接地される。
すなわち、VHF帯のローバンド又はハイバンドが選択された場合、UHF側ブロック2の段間同調回路113の平衡入力は遮断される一方、VHF側ブロック3の段間同調回路123の不平衡出力は混合回路10の一方の入力端に結合され、かつ混合回路10の他方の入力端は接地されて不平衡入力型の混合回路10が構成されたことになる。
UHF帯が選択された場合、第3トランジスタ16及び第4トランジスタ17を非導通とするオフ信号BSEが供給される。さらに、IC内部の混合入力回路の基準電圧が、混合回路10での混合動作の最適化を図り得る適正なバイアス電圧BBEに制御される。
図4はUHF帯が選択された場合の動作説明図である。UHF帯が選択された場合、第3トランジスタ16及び第4トランジスタ17を非導通とするオフ信号BSEが供給される。第4トランジスタ17が非導通とされることにより、第1トランジスタ14のコレクタにバイアス電圧Vccが印加されなくなり、第1トランジスタ14のベースが抵抗素子21、24を介して接地される。この結果、第1トランジスタ14は非導通となって、VHF側ブロック3の段間同調回路123と混合回路10の第1の入力端(トランジスタQ1のベース)との結合が遮断される。
一方、第3トランジスタ16のベースがオフ信号BSEにて非導通とされるので、UHF側ブロック2の段間同調回路113から一方の平衡出力が印加される第2端子部12は第2トランジスタ15を介して混合回路10の第1の入力端(トランジスタQ1のゲート)と結合する。また、UHF側ブロック2の段間同調回路113から他方の平衡出力が印加される第3端子部13は混合回路10の第2の入力端(トランジスタQ2のベース)と結合する。すなわち、UHF帯が選択された場合、UHF側ブロック2の段間同調回路113を混合回路10の第1の入力端(トランジスタQ1のベース)及び第2の入力端(トランジスタQ2のベース)に結合する平衡入力型の混合回路10が構成されたことになる。
図6は、図2に示す回路構成におけるゲイン特性図であり、UHF帯が選択された場合、VHF帯のハイバンドが選択された場合、VHF帯のローバンドが選択された場合のアンテナ同調回路111,121へのRF入力と中間増幅回路132からのIF出力とのゲインを示している。同図から、本実施の形態のように平衡入力型と不平衡入力型とを切り替える構成であっても、UHF帯及びVHF帯のハイバンドでは全てのチャネルに対してフラットなゲイン特性が得られている。またVHF帯のローバンドでも相当のチャネル数はフラットなゲイン特性が得られている。
このように本実施の形態によれば、UHF側ブロック2の段間同調回路113から平衡出力が与えられ、VHF側ブロック3の段間同調回路123から不平衡出力が与えられる混合回路10を、スイッチ回路4によって平衡入力型又は不平衡入力型に切り替え可能にしたので、1つの混合回路10で不平衡出力及び平衡出力のいずれにも対応することができ、混合回路の削減によるコストダウンを実現できると共に小型化を図ることができる。
なお、本発明は上記した一実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で変形実施可能である。
例えば、前段の高周波回路から出力される平衡出力及び不平衡出力を後段の高周波増幅回路で増幅する電子回路に適用できる。高周波増幅回路に不平衡出力を入力する場合は、スイッチ回路により高周波増幅回路の第2の入力端を接地させた状態で、第1の入力端を前段の不平衡出力の高周波回路に結合する一方、前段の平衡出力の高周波回路との結合を遮断する。また、高周波増幅回路に平衡出力を入力する場合は、スイッチ回路により高周波増幅回路の第1の入力端と第2の入力端とを、前段の平衡出力の高周波回路に結合する一方、前段の不平衡出力の高周波回路との結合を遮断する。
上記高周波増幅回路以外でも不平衡入力型と平衡入力型とがある高周波回路であれば、上記実施の形態と同様に適用することができる。
また、以上の説明ではテレビジョンチューナを例に説明したが、本発明に係る電子回路の適用範囲はテレビジョンチューナに限定されるものではない。
本発明は、平衡出力と不平衡出力とが混在する各種電子回路に適用可能である。
本発明の一実施の形態に係るテレビジョンチューナの機能ブロック図 図1に示すスイッチ回路及び混合回路を中心とした回路構成図 VHF帯を選択した場合における不平衡型入力の動作説明図 UHF帯を選択した場合における平衡型入力の動作説明図 同調電圧とチャネルとの関係を示す図 RF入力とIF出力のゲイン特性を示す図 従来のテレビジョンチューナの機能ブロック図
符号の説明
1 テレビジョンチューナ
2 UHF部
3 VHF部
4 スイッチ回路
10 混合回路
11 第1端子部
12 第2端子部
13 第3端子部
14 第1トランジスタ
15 第2トランジスタ
16 第3トランジスタ
17 第4トランジスタ
111、121 アンテナ同調回路
112、122 高周波増幅回路
113、123 段間同調回路
125 ハイバンド発振回路
126 ローバンド発振回路
127 UHF発振回路
131 中間周波同調回路
132 中間周波増幅回路

Claims (4)

  1. 互いに差動入力となる第1及び第2の入力端を有する第1の高周波回路と、
    不平衡出力となる第1の出力端を有する第2の高周波回路と、
    互いに平衡出力となる第2及び第3の出力端を有する第3の高周波回路と、
    前記第2の高周波回路を前記第1の高周波回路に接続する第1モードでは、前記第2の高周波回路の第1の出力端を前記第1の高周波回路の第1の入力端に結合すると共に前記第1の高周波回路の第2の入力端を接地し、前記第3の高周波回路を前記第1の高周波回路に接続する第2モードでは、前記第3の高周波回路の第2の出力端を前記第1の高周波回路の第1の入力端に結合すると共に前記第3の出力端を前記第2の入力端に結合するスイッチ回路と、を具備し、
    前記スイッチ回路は、前記第2の高周波回路の第1の出力端と前記第1の高周波回路の第1の入力端との間に設けられた第1のスイッチ手段と、前記第3の高周波回路の第2の出力端と前記第1の高周波回路の第1の入力端との間に設けられた第2のスイッチ手段と、前記第3の高周波回路の第3の出力端と前記第1の高周波回路の第2の入力端とを接続し、当該接続点とグラウンドとの間に設けられた第3のスイッチ手段とを備え、
    前記第1モードでは、前記第1のスイッチ手段及び前記第3のスイッチ手段を導通させると共に前記第2のスイッチ手段を開放させ、
    前記第2モードでは、前記第1のスイッチ手段及び前記第3のスイッチ手段を開放させると共に、前記第2のスイッチ手段を導通させることを特徴とする電子回路。
  2. 前記第1の高周波回路及び前記第1から第3のスイッチ手段を集積回路上に構成したことを特徴とする請求項1記載の電子回路。
  3. 前記第1の高周波回路は混合回路であり、前記第2の高周波回路はVHF回路であり、前記第3の高周波回路はUHF回路であることを特徴とする請求項1又は請求項2に記載の電子回路。
  4. 請求項1から請求項3のいずれかに記載の電子回路を搭載したテレビジョンチューナ。
JP2005248236A 2005-08-29 2005-08-29 電子回路及びテレビジョンチューナ Expired - Fee Related JP4451827B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005248236A JP4451827B2 (ja) 2005-08-29 2005-08-29 電子回路及びテレビジョンチューナ
US11/479,286 US7650124B2 (en) 2005-08-29 2006-06-30 Balanced and unbalanced electronic circuit and television tuner
EP06017566A EP1760878A1 (en) 2005-08-29 2006-08-23 Glbert-cell mixer with band selection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005248236A JP4451827B2 (ja) 2005-08-29 2005-08-29 電子回路及びテレビジョンチューナ

Publications (2)

Publication Number Publication Date
JP2007067566A JP2007067566A (ja) 2007-03-15
JP4451827B2 true JP4451827B2 (ja) 2010-04-14

Family

ID=36972995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005248236A Expired - Fee Related JP4451827B2 (ja) 2005-08-29 2005-08-29 電子回路及びテレビジョンチューナ

Country Status (3)

Country Link
US (1) US7650124B2 (ja)
EP (1) EP1760878A1 (ja)
JP (1) JP4451827B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6146345B2 (ja) * 2014-03-04 2017-06-14 ソニー株式会社 受信装置、チューナーおよび回路
TWI729588B (zh) * 2019-11-26 2021-06-01 立積電子股份有限公司 多模式處理電路及其多模式控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499602A (en) * 1983-06-28 1985-02-12 Rca Corporation Double conversion tuner for broadcast and cable television channels
JPS6115426A (ja) * 1984-06-29 1986-01-23 Matsushita Electric Ind Co Ltd ミキサ装置
JPH0642614B2 (ja) 1987-06-11 1994-06-01 株式会社日立製作所 ミクサ回路
JPH0716134A (ja) 1993-06-30 1995-01-20 Naigai:Kk 簡易組み立て式折り畳み棚
US5619283A (en) * 1994-08-08 1997-04-08 Thomson Consumer Electronics, Inc. Double tuned RF circuit with balanced secondary
JP4626107B2 (ja) 2001-08-08 2011-02-02 ソニー株式会社 データ送信装置、ミキサ回路、及び携帯電話端末装置
EP1328064A1 (en) * 2002-01-15 2003-07-16 Alps Electric Co., Ltd. Integrated television tuner circuit
JP2003309777A (ja) 2002-04-16 2003-10-31 Alps Electric Co Ltd テレビジョンチューナ

Also Published As

Publication number Publication date
EP1760878A1 (en) 2007-03-07
JP2007067566A (ja) 2007-03-15
US7650124B2 (en) 2010-01-19
US20070046834A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
EP0898365B1 (en) UHF/VHF tuner
JP2002027341A (ja) テレビジョンチューナ
JP4451827B2 (ja) 電子回路及びテレビジョンチューナ
US7019790B2 (en) Integrated tuner circuit and television tuner using an integrated tuner circuit
US6900850B2 (en) Television tuner having simplified wiring for interconnection and having miniaturized integrated circuit
US5003620A (en) Tuner circuit and receiving band change-over circuit with a push-pull amplifier
JPH1175129A (ja) チューナ用ic
JP3100017U (ja) テレビジョンチューナ
EP1439634B1 (en) Television tuner
US7672651B2 (en) Tuner circuit
JP3765974B2 (ja) テレビジョンチューナ
JP2002368639A (ja) テレビジョンチューナ
US7366487B2 (en) Receiving band switching circuit with reduced signal loss upon switching receiving band
US20030112377A1 (en) TV tuner unit that is reduced in size
US7414675B2 (en) Television tuner being capable of receiving FM broadcast signal
EP1455441B1 (en) Television tuner
US8089566B2 (en) Television tuner integrated circuit and television tuner for attenuating interference signal
JP3105564U (ja) テレビジョンチューナ
US20050122436A1 (en) Television tuner which does not deteriorate picture quality even at the time of weak electric field
EP2222078B1 (en) Intermediate frequency circuit
US7415258B2 (en) Television tuner capable of reducing gain deviation when low-band or high-band signal is received
JP2001320295A (ja) テレビジョンチューナ
JP2009164745A (ja) 発振回路及びテレビジョン信号受信用チューナ
JP2001352492A (ja) バンド切替電圧発生回路及び該バンド切替電圧発生回路を用いたテレビジョンチューナ
JPH01276930A (ja) 電子同調チューナ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees