JP2002368639A - テレビジョンチューナ - Google Patents
テレビジョンチューナInfo
- Publication number
- JP2002368639A JP2002368639A JP2001174674A JP2001174674A JP2002368639A JP 2002368639 A JP2002368639 A JP 2002368639A JP 2001174674 A JP2001174674 A JP 2001174674A JP 2001174674 A JP2001174674 A JP 2001174674A JP 2002368639 A JP2002368639 A JP 2002368639A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- gate
- source
- resistor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【課題】 各部品の集積度を向上すると共に相互接続の
ための配線を簡素化する。 【解決手段】 第一及び第二のＦＥＴ２１、２２と第三
のＦＥＴ２３とを同一のパッケージ内に集積回路化する
と共に集積回路部品２０を構成し、集積回路部品２０内
で第一及び第二のＦＥＴ２１、２２の各第二ゲート間、
第三のＦＥＴ２３のソースと第一のＦＥＴ２１のソース
との間、第三のＦＥＴ２３のゲートと第二のＦＥＴ２２
の第一ゲートとの間をそれぞれ直流的に接続すると共
に、第三のＦＥＴ２３のドレインと第一のＦＥＴ２１の
第一ゲートとの間を第一の抵抗２４で接続し、第一のＦ
ＥＴ２１の第二ゲートにＡＧＣ電圧を印加すると共に、
ソースを接地した。
ための配線を簡素化する。 【解決手段】 第一及び第二のＦＥＴ２１、２２と第三
のＦＥＴ２３とを同一のパッケージ内に集積回路化する
と共に集積回路部品２０を構成し、集積回路部品２０内
で第一及び第二のＦＥＴ２１、２２の各第二ゲート間、
第三のＦＥＴ２３のソースと第一のＦＥＴ２１のソース
との間、第三のＦＥＴ２３のゲートと第二のＦＥＴ２２
の第一ゲートとの間をそれぞれ直流的に接続すると共
に、第三のＦＥＴ２３のドレインと第一のＦＥＴ２１の
第一ゲートとの間を第一の抵抗２４で接続し、第一のＦ
ＥＴ２１の第二ゲートにＡＧＣ電圧を印加すると共に、
ソースを接地した。
Description
【０００１】
【発明の属する技術分野】本発明はＵＨＦ帯のテレビジ
ョン信号又はＶＨＦ帯のテレビジョン信号を受信するテ
レビジョンチューナに関する。
ョン信号又はＶＨＦ帯のテレビジョン信号を受信するテ
レビジョンチューナに関する。
【０００２】
【従来の技術】従来のテレビジョンチューナの構成を図
２に示す。ＶＨＦ帯乃至ＵＨＦ帯のテレビジョン信号が
入力される入力端３１には不要な信号を除去するフィル
タ３２を介してＶＨＦ入力同調回路３３が結合される。
ＶＨＦ入力同調回路３３の内部にはアノードに電圧が印
加されたスイッチダイオード３３ａが設けられ、このス
イッチダイオードのオン又はオフに対応してＶＨＦ入力
同調回路３３がＶＨＦ帯のハイバンド又はローバンドに
同調するように切り替えられる。なお、スイッチダイオ
ードのオン／オフを切り替えるための回路は省略する。
２に示す。ＶＨＦ帯乃至ＵＨＦ帯のテレビジョン信号が
入力される入力端３１には不要な信号を除去するフィル
タ３２を介してＶＨＦ入力同調回路３３が結合される。
ＶＨＦ入力同調回路３３の内部にはアノードに電圧が印
加されたスイッチダイオード３３ａが設けられ、このス
イッチダイオードのオン又はオフに対応してＶＨＦ入力
同調回路３３がＶＨＦ帯のハイバンド又はローバンドに
同調するように切り替えられる。なお、スイッチダイオ
ードのオン／オフを切り替えるための回路は省略する。
【０００３】ＶＨＦ入力同調回路３３の次段には高周波
増幅器を構成する第一のＦＥＴ（デュアルゲートＦＥ
Ｔ）３４が設けられる。そして、第一ゲート（Ｇ１）が
ＶＨＦ入力同調回路３３に結合され、第二ゲート（Ｇ
２）は直流カットコンデンサ３５によって高周波的に接
地されると共に、抵抗３６を介してＡＧＣ端子３７に接
続される。ＡＧＣ端子３７にはＡＧＣ電圧が印加され
る。また、ソース（Ｓ）はバイアス抵抗３８によって接
地されると共に直流カットコンデンサ３９によって高周
波的に接地され、ドレイン（Ｄ）には図示しないＶＨＦ
段間同調回路が接続され、ＶＨＦ段間同調回路を介して
ドレインに電源電圧が供給される。さらに、第一ゲート
にはスイッチトランジスタ４０のコレクタが抵抗４１を
介して接続され、コレクタは抵抗４２を介して電源端子
４３に接続される。電源端子４３には電源電圧が印加さ
れる。エミッタは接地される。
増幅器を構成する第一のＦＥＴ（デュアルゲートＦＥ
Ｔ）３４が設けられる。そして、第一ゲート（Ｇ１）が
ＶＨＦ入力同調回路３３に結合され、第二ゲート（Ｇ
２）は直流カットコンデンサ３５によって高周波的に接
地されると共に、抵抗３６を介してＡＧＣ端子３７に接
続される。ＡＧＣ端子３７にはＡＧＣ電圧が印加され
る。また、ソース（Ｓ）はバイアス抵抗３８によって接
地されると共に直流カットコンデンサ３９によって高周
波的に接地され、ドレイン（Ｄ）には図示しないＶＨＦ
段間同調回路が接続され、ＶＨＦ段間同調回路を介して
ドレインに電源電圧が供給される。さらに、第一ゲート
にはスイッチトランジスタ４０のコレクタが抵抗４１を
介して接続され、コレクタは抵抗４２を介して電源端子
４３に接続される。電源端子４３には電源電圧が印加さ
れる。エミッタは接地される。
【０００４】フィルタ３２にはスイッチダイオード４４
のアノードが結合される。スイッチダイオード４４のア
ノードにはＶＨＦ入力同調回路３３から電圧が供給され
ており、カソードにはＵＨＦ入力同調回路４５が結合さ
れる。そして、スイッチダイオード４４のカソードが抵
抗４６を介してスイッチトランジスタ４０のコレクタに
接続される。
のアノードが結合される。スイッチダイオード４４のア
ノードにはＶＨＦ入力同調回路３３から電圧が供給され
ており、カソードにはＵＨＦ入力同調回路４５が結合さ
れる。そして、スイッチダイオード４４のカソードが抵
抗４６を介してスイッチトランジスタ４０のコレクタに
接続される。
【０００５】ＵＨＦ入力同調回路４４の次段には高周波
増幅器を構成する第二のＦＥＴ（デュアルゲートＦＥ
Ｔ）４７が設けられる。そして、第二のＦＥＴ４７の第
一ゲートがＵＨＦ入力同調回路４５に結合される。第一
ゲートにはピーキングコイル４８の一端が接続され、そ
の他端は直流カットコンデンサ４９によって高周波的に
接地される。ピーキングコイル４８と直流カットコンデ
ンサ４９との接続点が切替端子５０に接続されると共に
抵抗５１を介してスイッチトランジスタ４０のベースに
接続される。また、第二ゲートは直流カットコンデンサ
５２によって高周波的に接地されると共に、抵抗５３を
介してＡＧＣ端子３７に接続される。また、ソースはバ
イアス抵抗５４によって接地されると共に直流カットコ
ンデンサ５５によって高周波的に接地され、ドレインに
は図示しないＵＨＦ段間同調回路が接続され、ＵＨＦ段
間同調回路を介してドレインに電源電圧が供給される。
増幅器を構成する第二のＦＥＴ（デュアルゲートＦＥ
Ｔ）４７が設けられる。そして、第二のＦＥＴ４７の第
一ゲートがＵＨＦ入力同調回路４５に結合される。第一
ゲートにはピーキングコイル４８の一端が接続され、そ
の他端は直流カットコンデンサ４９によって高周波的に
接地される。ピーキングコイル４８と直流カットコンデ
ンサ４９との接続点が切替端子５０に接続されると共に
抵抗５１を介してスイッチトランジスタ４０のベースに
接続される。また、第二ゲートは直流カットコンデンサ
５２によって高周波的に接地されると共に、抵抗５３を
介してＡＧＣ端子３７に接続される。また、ソースはバ
イアス抵抗５４によって接地されると共に直流カットコ
ンデンサ５５によって高周波的に接地され、ドレインに
は図示しないＵＨＦ段間同調回路が接続され、ＵＨＦ段
間同調回路を介してドレインに電源電圧が供給される。
【０００６】以上の構成において、ＵＨＦ帯のテレビジ
ョン信号を受信する場合は、切替端子５０にハイレベル
の切替電圧が印加される。すると、第二のＦＥＴ４７の
第一ゲートには動作に必要な所定のバイアス電圧が加わ
り、動作状態となる。同時に、スイッチトランジスタ４
０がオンとなり、これによってスイッチダイオード４４
がオンとなるのでテレビジョン信号はＵＨＦ入力同調回
路４５に入力可能となる。このとき、第一のＦＥＴ３４
の第一ゲートが０ボルトのバイアス電圧となり、動作不
可となる。
ョン信号を受信する場合は、切替端子５０にハイレベル
の切替電圧が印加される。すると、第二のＦＥＴ４７の
第一ゲートには動作に必要な所定のバイアス電圧が加わ
り、動作状態となる。同時に、スイッチトランジスタ４
０がオンとなり、これによってスイッチダイオード４４
がオンとなるのでテレビジョン信号はＵＨＦ入力同調回
路４５に入力可能となる。このとき、第一のＦＥＴ３４
の第一ゲートが０ボルトのバイアス電圧となり、動作不
可となる。
【０００７】また、ＶＨＦ帯のテレビジョン信号を受信
する場合には、切替端子５０がローレベルとなるので、
第二のＦＥＴ４７は第二ゲートが０ボルトのバイアス電
圧となって動作不可となり、スイッチトランジスタ４０
もオフとなる。このため、スイッチダイオード４４もオ
フとなってＵＨＦ入力同調回路４５にはテレビジョン信
号が入力されない。さらに、スイッチトランジスタ４０
がオフであるので、第一のＦＥＴ３４の第一ゲートには
動作に必要な所定のバイアス電圧が印加される。
する場合には、切替端子５０がローレベルとなるので、
第二のＦＥＴ４７は第二ゲートが０ボルトのバイアス電
圧となって動作不可となり、スイッチトランジスタ４０
もオフとなる。このため、スイッチダイオード４４もオ
フとなってＵＨＦ入力同調回路４５にはテレビジョン信
号が入力されない。さらに、スイッチトランジスタ４０
がオフであるので、第一のＦＥＴ３４の第一ゲートには
動作に必要な所定のバイアス電圧が印加される。
【０００８】
【発明が解決しようとする課題】以上のように、スイッ
チトランジスタ４０によって第一のＦＥＴ３４とスイッ
チダイオード４４との動作切替を行うようにしている
が、第一のＦＥＴ３４と第二のＦＥＴ４７とは個別の部
品を使用しているのでスイッチトランジスタ４０と各Ｆ
ＥＴ３４、４７との相互の接続のための配線が煩雑にな
ると共に、各部品を基板上に配置する場合のスペースフ
ァクタが低下するという問題があった。
チトランジスタ４０によって第一のＦＥＴ３４とスイッ
チダイオード４４との動作切替を行うようにしている
が、第一のＦＥＴ３４と第二のＦＥＴ４７とは個別の部
品を使用しているのでスイッチトランジスタ４０と各Ｆ
ＥＴ３４、４７との相互の接続のための配線が煩雑にな
ると共に、各部品を基板上に配置する場合のスペースフ
ァクタが低下するという問題があった。
【０００９】そこで、各部品の集積度を向上すると共に
相互接続のための配線を簡素化することを目的とする。
相互接続のための配線を簡素化することを目的とする。
【００１０】
【課題を解決するための手段】上記の課題を解決するた
めの手段として、第一ゲートにＶＨＦ帯のテレビジョン
信号が入力されるデュアルゲート型の第一のＦＥＴと、
第一ゲートにＵＨＦ帯のテレビジョン信号とハイレベル
又はローレベルの切替電圧が入力されるデュアルゲート
型の第二のＦＥＴと、ドレインにプルアップ抵抗を介し
て電圧が印加されるシングルゲート型の第三のＦＥＴと
を備え、前記第一、第二及び第三のＦＥＴを同一のパッ
ケージ内に集積回路化すると共に集積回路部品を構成
し、前記集積回路部品内で前記第一及び第二のＦＥＴの
各第二ゲート間、前記第三のＦＥＴのソースと前記第一
のＦＥＴのソースとの間、前記第三のＦＥＴのゲートと
前記第二のＦＥＴの第一ゲートとの間をそれぞれ直流的
に接続すると共に、前記第三のＦＥＴのドレインと前記
第一のＦＥＴの第一ゲートとの間を第一の抵抗で接続
し、前記第一のＦＥＴの第二ゲートにＡＧＣ電圧を印加
すると共に、ソースを接地した。
めの手段として、第一ゲートにＶＨＦ帯のテレビジョン
信号が入力されるデュアルゲート型の第一のＦＥＴと、
第一ゲートにＵＨＦ帯のテレビジョン信号とハイレベル
又はローレベルの切替電圧が入力されるデュアルゲート
型の第二のＦＥＴと、ドレインにプルアップ抵抗を介し
て電圧が印加されるシングルゲート型の第三のＦＥＴと
を備え、前記第一、第二及び第三のＦＥＴを同一のパッ
ケージ内に集積回路化すると共に集積回路部品を構成
し、前記集積回路部品内で前記第一及び第二のＦＥＴの
各第二ゲート間、前記第三のＦＥＴのソースと前記第一
のＦＥＴのソースとの間、前記第三のＦＥＴのゲートと
前記第二のＦＥＴの第一ゲートとの間をそれぞれ直流的
に接続すると共に、前記第三のＦＥＴのドレインと前記
第一のＦＥＴの第一ゲートとの間を第一の抵抗で接続
し、前記第一のＦＥＴの第二ゲートにＡＧＣ電圧を印加
すると共に、ソースを接地した。
【００１１】また、前記第一のＦＥＴの第二ゲートと前
記第二のＦＥＴの第二ゲートとを前記集積回路部品内で
第二の抵抗によって互いに接続した。
記第二のＦＥＴの第二ゲートとを前記集積回路部品内で
第二の抵抗によって互いに接続した。
【００１２】また、前記第一のＦＥＴのソースと前記第
二のＦＥＴのソースとを前記集積回路部品内で第三の抵
抗によって互いに接続し、前記第一のＦＥＴのソースを
直接接地し、前記第二のＦＥＴのソースを帰還コンデン
サを介して接地した。
二のＦＥＴのソースとを前記集積回路部品内で第三の抵
抗によって互いに接続し、前記第一のＦＥＴのソースを
直接接地し、前記第二のＦＥＴのソースを帰還コンデン
サを介して接地した。
【００１３】また、前記第三のＦＥＴのゲートと前記第
二のＦＥＴの第一ゲートとを前記集積回路部品内で第四
の抵抗によって互いに接続した。
二のＦＥＴの第一ゲートとを前記集積回路部品内で第四
の抵抗によって互いに接続した。
【００１４】
【発明の実施の形態】本発明のテレビジョンチューナの
構成を図１に示す。入力端１にはＶＨＦ帯乃至ＵＨＦ帯
のテレビジョン信号が入力される。入力端１には不要な
信号を除去するフィルタ２を介してＶＨＦ入力同調回路
３が結合される。ＶＨＦ入力同調回路３はバンド切替型
同調回路であり、その内部にはアノードに電圧が印加さ
れたスイッチダイオード３ａとバラクタダイオード３ｂ
とが設けられ、スイッチダイオード３ａのオン又はオフ
に対応してＶＨＦ入力同調回路３がＶＨＦ帯のハイバン
ド又はローバンドに同調するように切り替えられる。そ
して、バラクタダイオードによって同調周波数が変化す
る。なお、ＶＨＦ入力同調回路３及びスイッチダイオー
ド３ａのオン／オフを切り替えるための回路は省略す
る。
構成を図１に示す。入力端１にはＶＨＦ帯乃至ＵＨＦ帯
のテレビジョン信号が入力される。入力端１には不要な
信号を除去するフィルタ２を介してＶＨＦ入力同調回路
３が結合される。ＶＨＦ入力同調回路３はバンド切替型
同調回路であり、その内部にはアノードに電圧が印加さ
れたスイッチダイオード３ａとバラクタダイオード３ｂ
とが設けられ、スイッチダイオード３ａのオン又はオフ
に対応してＶＨＦ入力同調回路３がＶＨＦ帯のハイバン
ド又はローバンドに同調するように切り替えられる。そ
して、バラクタダイオードによって同調周波数が変化す
る。なお、ＶＨＦ入力同調回路３及びスイッチダイオー
ド３ａのオン／オフを切り替えるための回路は省略す
る。
【００１５】また、フィルタ２にはスイッチダイオード
４を介してＵＨＦ入力同調回路５が結合される。スイッ
チダイオード４のアノードにはＶＨＦ入力同調回路３か
ら電圧が印加されている。ＵＨＦ入力同調回路５にはバ
ラクタダイオード５ａが設けられ、バラクタダイオード
５ａによって同調周波数が変えられる。そして、ＶＨＦ
入力同調回路３の出力端とＵＨＦ入力同調回路５の出力
端がそれぞれ集積回路部品２０に結合される。集積回路
部品２０内にはデュアルゲート型の第一及び第二のＦＥ
Ｔ２１、２２、シングルゲート型の第三のＦＥＴ２３、
およびこれらを相互に接続する抵抗が同一のパッケージ
内に集積回路化されている。
４を介してＵＨＦ入力同調回路５が結合される。スイッ
チダイオード４のアノードにはＶＨＦ入力同調回路３か
ら電圧が印加されている。ＵＨＦ入力同調回路５にはバ
ラクタダイオード５ａが設けられ、バラクタダイオード
５ａによって同調周波数が変えられる。そして、ＶＨＦ
入力同調回路３の出力端とＵＨＦ入力同調回路５の出力
端がそれぞれ集積回路部品２０に結合される。集積回路
部品２０内にはデュアルゲート型の第一及び第二のＦＥ
Ｔ２１、２２、シングルゲート型の第三のＦＥＴ２３、
およびこれらを相互に接続する抵抗が同一のパッケージ
内に集積回路化されている。
【００１６】即ち、集積回路部品２０の中では、第一の
ＦＥＴ２１の第一ゲート（Ｇ１）と第三のＦＥＴ２３の
ドレイン（Ｄ）との間が数十ｋΩの抵抗値を有する第一
の抵抗２４によって接続され、第一のＦＥＴ２１の第二
ゲート（Ｇ２）と第二のＦＥＴ２２の第二ゲートとの間
が数十Ωの抵抗値を有する第二の抵抗２５によって接続
され、第一のＦＥＴ２１のソース（Ｓ）と第二のＦＥＴ
２２のソースとの間が十数Ωの抵抗値を有する第三の抵
抗２６によって接続され、第三のＦＥＴ２３のゲート
（Ｇ）と第二のＦＥＴ２２の第一ゲートとの間が数十ｋ
Ωの抵抗値を有する第四の抵抗２７によってに接続され
る。
ＦＥＴ２１の第一ゲート（Ｇ１）と第三のＦＥＴ２３の
ドレイン（Ｄ）との間が数十ｋΩの抵抗値を有する第一
の抵抗２４によって接続され、第一のＦＥＴ２１の第二
ゲート（Ｇ２）と第二のＦＥＴ２２の第二ゲートとの間
が数十Ωの抵抗値を有する第二の抵抗２５によって接続
され、第一のＦＥＴ２１のソース（Ｓ）と第二のＦＥＴ
２２のソースとの間が十数Ωの抵抗値を有する第三の抵
抗２６によって接続され、第三のＦＥＴ２３のゲート
（Ｇ）と第二のＦＥＴ２２の第一ゲートとの間が数十ｋ
Ωの抵抗値を有する第四の抵抗２７によってに接続され
る。
【００１７】集積回路部品２０には、第一のＦＥＴ２１
の第一ゲートに接続された第一の外部端子２０ａと、第
一のＦＥＴ２１の第二ゲートに接続された第二の外部端
子２０ｂと、第三のＦＥＴ２３のドレインに接続された
第三の外部端子２０ｃと、第二のＦＥＴ２２の第一ゲー
トに接続された第四の外部端子２０ｄと、第二のＦＥＴ
２２のソースに接続された第五の外部端子２０ｅと、第
二のＦＥＴ２２のドレインに接続された第六の外部端子
２０ｆと、第一のＦＥＴ２１のソースに接続された第七
の外部端子２０ｇと、第一のＦＥＴ２１のドレインに接
続された第八の外部端子２０ｈとが設けられる。
の第一ゲートに接続された第一の外部端子２０ａと、第
一のＦＥＴ２１の第二ゲートに接続された第二の外部端
子２０ｂと、第三のＦＥＴ２３のドレインに接続された
第三の外部端子２０ｃと、第二のＦＥＴ２２の第一ゲー
トに接続された第四の外部端子２０ｄと、第二のＦＥＴ
２２のソースに接続された第五の外部端子２０ｅと、第
二のＦＥＴ２２のドレインに接続された第六の外部端子
２０ｆと、第一のＦＥＴ２１のソースに接続された第七
の外部端子２０ｇと、第一のＦＥＴ２１のドレインに接
続された第八の外部端子２０ｈとが設けられる。
【００１８】そして、ＶＨＦ入力同調回路３の出力端が
第一の外部端子２０ａに接続され、ＵＨＦ入力同調回路
５の出力端が第四の外部端子２０ｄに接続される。これ
によってＶＨＦ帯のテレビジョン信号は第一のＦＥＴ２
１の第一ゲートに入力され、ＵＨＦ帯のテレビジョン信
号が第二のＦＥＴ２２の第一ゲートに入力される。ま
た、第二の外部端子２０ｂは直流カットコンデンサ６に
よって高周波的に接地されると共に、抵抗７を介してＡ
ＧＣ端子８に接続される。ＡＧＣ端子にはＡＧＣ電圧が
印加される。これによって、第一のＦＥＴ２１及び第二
のＦＥＴ２２の第二ゲートにＡＧＣ電圧が印加される。
第一の外部端子２０ａに接続され、ＵＨＦ入力同調回路
５の出力端が第四の外部端子２０ｄに接続される。これ
によってＶＨＦ帯のテレビジョン信号は第一のＦＥＴ２
１の第一ゲートに入力され、ＵＨＦ帯のテレビジョン信
号が第二のＦＥＴ２２の第一ゲートに入力される。ま
た、第二の外部端子２０ｂは直流カットコンデンサ６に
よって高周波的に接地されると共に、抵抗７を介してＡ
ＧＣ端子８に接続される。ＡＧＣ端子にはＡＧＣ電圧が
印加される。これによって、第一のＦＥＴ２１及び第二
のＦＥＴ２２の第二ゲートにＡＧＣ電圧が印加される。
【００１９】また、第四の外部端子２０ｄにはピーキン
グコイル９の一端が接続され、その他端が直流カットコ
ンデンサ１０によって高周波的に接地されると共に、切
替端子１１に接続される。切替端子１１に印加される切
替電圧はＵＨＦ帯のテレビジョン信号を受信するときに
ハイレベルとなり、ＶＨＦ帯のテレビジョン信号を受信
するときにはローレベルとなる。さらに、第三の外部端
子２０ｃは抵抗１２を介してスイッチダイオード４のカ
ソードに接続されると共に、プルアップ抵抗１３を介し
て電源端子１４に接続される。
グコイル９の一端が接続され、その他端が直流カットコ
ンデンサ１０によって高周波的に接地されると共に、切
替端子１１に接続される。切替端子１１に印加される切
替電圧はＵＨＦ帯のテレビジョン信号を受信するときに
ハイレベルとなり、ＶＨＦ帯のテレビジョン信号を受信
するときにはローレベルとなる。さらに、第三の外部端
子２０ｃは抵抗１２を介してスイッチダイオード４のカ
ソードに接続されると共に、プルアップ抵抗１３を介し
て電源端子１４に接続される。
【００２０】第八の外部端子２０ｈには図示しないＶＨ
Ｆ段間同調回路が接続される。ＶＨＦ段間同調回路には
電源電圧が印加されており、それが第八の外部端子２０
ｈを介して第一のＦＥＴ２１のドレインに供給される。
また、第七の外部端子２０ｇは直接接地される。第六の
外部端子２０ｆには図示しないＵＨＦ段間同調回路が接
続される。ＵＨＦ段間同調回路には電源電圧が印加され
ており、それが第六の外部端子２０ｆを介して第二のＦ
ＥＴ２２のドレインに供給される。また、第五の外部端
子２０ｅはコンデンサ１５によって接地される。コンデ
ンサ１５はＵＨＦ帯において或る程度のインピーダンス
を有する。
Ｆ段間同調回路が接続される。ＶＨＦ段間同調回路には
電源電圧が印加されており、それが第八の外部端子２０
ｈを介して第一のＦＥＴ２１のドレインに供給される。
また、第七の外部端子２０ｇは直接接地される。第六の
外部端子２０ｆには図示しないＵＨＦ段間同調回路が接
続される。ＵＨＦ段間同調回路には電源電圧が印加され
ており、それが第六の外部端子２０ｆを介して第二のＦ
ＥＴ２２のドレインに供給される。また、第五の外部端
子２０ｅはコンデンサ１５によって接地される。コンデ
ンサ１５はＵＨＦ帯において或る程度のインピーダンス
を有する。
【００２１】以上の構成において、ＵＨＦ帯のテレビジ
ョン信号を受信する場合は、切替端子１１にハイレベル
の切替電圧が印加される。すると、第二のＦＥＴ２２の
第一ゲートには動作に必要な所定のバイアス電圧が加わ
り、動作状態となる。同時に、第三のＦＥＴ２３がオン
となり、これによってスイッチダイオード４がオンとな
るのでテレビジョン信号はＵＨＦ入力同調回路５に入力
可能となる。そして、ＵＨＦ入力同調回路５によって選
択されたテレビジョン信号が第二のＦＥＴ２２の第一ゲ
ートに入力される。この状態で、第二のＦＥＴ２２の第
一ゲートと第三のＦＥＴ２３のゲートとの間には第四の
抵抗２７が接続されているので、入力されたＵＨＦ帯の
テレビジョン信号は減衰することはない。また、第二の
ＦＥＴ２２の増幅動作においてはソースに接続された帰
還コンデンサ１５と集積回路部品２０内の第三の抵抗２
６とによって負帰還が掛かり、ＵＨＦ帯の低い方の周波
数の利得が抑えられ、ＵＨＦ帯の全体としてほぼフラッ
トな利得となる。
ョン信号を受信する場合は、切替端子１１にハイレベル
の切替電圧が印加される。すると、第二のＦＥＴ２２の
第一ゲートには動作に必要な所定のバイアス電圧が加わ
り、動作状態となる。同時に、第三のＦＥＴ２３がオン
となり、これによってスイッチダイオード４がオンとな
るのでテレビジョン信号はＵＨＦ入力同調回路５に入力
可能となる。そして、ＵＨＦ入力同調回路５によって選
択されたテレビジョン信号が第二のＦＥＴ２２の第一ゲ
ートに入力される。この状態で、第二のＦＥＴ２２の第
一ゲートと第三のＦＥＴ２３のゲートとの間には第四の
抵抗２７が接続されているので、入力されたＵＨＦ帯の
テレビジョン信号は減衰することはない。また、第二の
ＦＥＴ２２の増幅動作においてはソースに接続された帰
還コンデンサ１５と集積回路部品２０内の第三の抵抗２
６とによって負帰還が掛かり、ＵＨＦ帯の低い方の周波
数の利得が抑えられ、ＵＨＦ帯の全体としてほぼフラッ
トな利得となる。
【００２２】また、第二のＦＥＴ２２の第二ゲートには
第二の抵抗２５を介してＡＧＣ電圧が印加されるので、
此によっても負帰還が掛かり、寄生発振を起こしにくく
なると共に、特にＡＧＣ電圧を低下して利得を３５ｄＢ
程度減衰した状態での歪みが改善される。なお、第三の
ＦＥＴ２３がオンとなることで、第一のＦＥＴ２１は第
一ゲートが０ボルトのバイアス電圧となり、動作不可と
なる。
第二の抵抗２５を介してＡＧＣ電圧が印加されるので、
此によっても負帰還が掛かり、寄生発振を起こしにくく
なると共に、特にＡＧＣ電圧を低下して利得を３５ｄＢ
程度減衰した状態での歪みが改善される。なお、第三の
ＦＥＴ２３がオンとなることで、第一のＦＥＴ２１は第
一ゲートが０ボルトのバイアス電圧となり、動作不可と
なる。
【００２３】一方、ＶＨＦ帯のテレビジョン信号を受信
する場合には、切替端子１１にローレベルの切替電圧が
印加される。すると、第二のＦＥＴ２２は第二ゲートが
０ボルトのバイアス電圧となって動作不可となる。ま
た、第三のＦＥＴ２３はオフとなるので、スイッチダイ
オード４もオフとなってＵＨＦ入力同調回路５にはテレ
ビジョン信号が入力されない。さらに、第三のＦＥＴ２
３がオフであるので、第一のＦＥＴ２１の第一ゲートに
は動作に必要な所定のバイアス電圧が印加され、第一の
ＦＥＴ２１は動作可能となる。そしてＶＨＦ入力同調回
路３によって選択されたＶＨＦ帯のテレビジョン信号が
第一のＦＥＴ２１の第一ゲートに入力され、増幅され
る。この場合、第三のＦＥＴ２３のドレインと第一のＦ
ＥＴ２１の第一ゲートとは第一の抵抗２４によって接続
されているので、第三のＦＥＴ２３が有する出力容量成
分が直接第一ゲートに結合しない。そのため、この出力
容量成分はＶＨＦ入力同調回路３に付加されないので、
ＶＨＦ入力同調回路３の同調周波数の変化範囲を狭くす
ることがない。
する場合には、切替端子１１にローレベルの切替電圧が
印加される。すると、第二のＦＥＴ２２は第二ゲートが
０ボルトのバイアス電圧となって動作不可となる。ま
た、第三のＦＥＴ２３はオフとなるので、スイッチダイ
オード４もオフとなってＵＨＦ入力同調回路５にはテレ
ビジョン信号が入力されない。さらに、第三のＦＥＴ２
３がオフであるので、第一のＦＥＴ２１の第一ゲートに
は動作に必要な所定のバイアス電圧が印加され、第一の
ＦＥＴ２１は動作可能となる。そしてＶＨＦ入力同調回
路３によって選択されたＶＨＦ帯のテレビジョン信号が
第一のＦＥＴ２１の第一ゲートに入力され、増幅され
る。この場合、第三のＦＥＴ２３のドレインと第一のＦ
ＥＴ２１の第一ゲートとは第一の抵抗２４によって接続
されているので、第三のＦＥＴ２３が有する出力容量成
分が直接第一ゲートに結合しない。そのため、この出力
容量成分はＶＨＦ入力同調回路３に付加されないので、
ＶＨＦ入力同調回路３の同調周波数の変化範囲を狭くす
ることがない。
【００２４】
【発明の効果】以上説明したように、第一、第二及び第
三のＦＥＴを同一のパッケージ内に集積回路化すると共
に集積回路部品を構成し、集積回路部品内で第一及び第
二のＦＥＴの各第二ゲート間、第三のＦＥＴのソースと
第一のＦＥＴのソースとの間、第三のＦＥＴのゲートと
第二のＦＥＴの第一ゲートとの間をそれぞれ直流的に接
続すると共に、第三のＦＥＴのドレインと第一のＦＥＴ
の第一ゲートとの間を第一の抵抗で接続し、第一のＦＥ
Ｔの第二ゲートにＡＧＣ電圧を印加すると共に、ソース
を接地したので、集積回路部品の外部における回路配線
が簡素化され、小型化にも寄与する。
三のＦＥＴを同一のパッケージ内に集積回路化すると共
に集積回路部品を構成し、集積回路部品内で第一及び第
二のＦＥＴの各第二ゲート間、第三のＦＥＴのソースと
第一のＦＥＴのソースとの間、第三のＦＥＴのゲートと
第二のＦＥＴの第一ゲートとの間をそれぞれ直流的に接
続すると共に、第三のＦＥＴのドレインと第一のＦＥＴ
の第一ゲートとの間を第一の抵抗で接続し、第一のＦＥ
Ｔの第二ゲートにＡＧＣ電圧を印加すると共に、ソース
を接地したので、集積回路部品の外部における回路配線
が簡素化され、小型化にも寄与する。
【００２５】また、第一のＦＥＴの第二ゲートと第二の
ＦＥＴの第二ゲートとを集積回路部品内で第二の抵抗に
よって互いに接続したことで、第二のＦＥＴの第二ゲー
トには第二の抵抗を介してＡＧＣ電圧が印加され、第二
のＦＥＴには負帰還が掛かり、寄生発振を起こしにくく
なると共に、特にＡＧＣ電圧を低下して利得を３５ｄＢ
程度減衰した状態での歪みが改善される。
ＦＥＴの第二ゲートとを集積回路部品内で第二の抵抗に
よって互いに接続したことで、第二のＦＥＴの第二ゲー
トには第二の抵抗を介してＡＧＣ電圧が印加され、第二
のＦＥＴには負帰還が掛かり、寄生発振を起こしにくく
なると共に、特にＡＧＣ電圧を低下して利得を３５ｄＢ
程度減衰した状態での歪みが改善される。
【００２６】また、第一のＦＥＴのソースと第二のＦＥ
Ｔのソースとを集積回路部品内で第三の抵抗によって互
いに接続し、第一のＦＥＴのソースを直接接地したの
で、第三のＦＥＴがオンし易くなる。また、第二のＦＥ
Ｔのソースを帰還コンデンサを介して接地したので、第
二のＦＥＴの増幅動作においてはソースに接続された帰
還コンデンサと集積回路部品内の第三の抵抗とによって
負帰還が掛かり、ＵＨＦ帯の低い方の周波数の利得が抑
えられ、ＵＨＦ帯の全体としてほぼフラットな利得とな
る。
Ｔのソースとを集積回路部品内で第三の抵抗によって互
いに接続し、第一のＦＥＴのソースを直接接地したの
で、第三のＦＥＴがオンし易くなる。また、第二のＦＥ
Ｔのソースを帰還コンデンサを介して接地したので、第
二のＦＥＴの増幅動作においてはソースに接続された帰
還コンデンサと集積回路部品内の第三の抵抗とによって
負帰還が掛かり、ＵＨＦ帯の低い方の周波数の利得が抑
えられ、ＵＨＦ帯の全体としてほぼフラットな利得とな
る。
【００２７】また、第三のＦＥＴのゲートと第二のＦＥ
Ｔの第一ゲートとを集積回路部品内で第四の抵抗によっ
て互いに接続したので、入力されたＵＨＦ帯のテレビジ
ョン信号が減衰することはない。
Ｔの第一ゲートとを集積回路部品内で第四の抵抗によっ
て互いに接続したので、入力されたＵＨＦ帯のテレビジ
ョン信号が減衰することはない。
【図１】本発明のテレビジョンチューナの構成を示す回
路図である。
路図である。
【図２】従来のテレビジョンチューナの構成を示す回路
図である。
図である。
１ 入力端 ２ フィルタ ３ ＶＨＦ入力同調回路 ３ａ スイッチダイオード ３ｂ バラクタダイオード ４ スイッチダイオード ５ ＵＨＦ入力同調回路 ５ａ バラクタダイオード ６ 直流カットコンデンサ ７ 抵抗 ８ ＡＧＣ端子 ９ ピーキングコイル １０ 直流カットコンデンサ １１ 切替端子 １２ 抵抗 １３ 抵抗 １４ 電源端子 １５ 帰還コンデンサ ２０ 集積回路部品 ２０ａ 第一の外部端子 ２０ｂ 第二の外部端子 ２０ｃ 第三の外部端子 ２０ｄ 第四の外部端子 ２０ｅ 第五の外部端子 ２０ｆ 第六の外部端子 ２０ｇ 第七の外部端子 ２０ｈ 第八の外部端子 ２１ 第一のＦＥＴ ２２ 第二のＦＥＴ ２３ 第三のＦＥＴ ２４ 第三の抵抗 ２５ 第二の抵抗 ２６ 第四の抵抗 ２７ 第一の抵抗
Claims (4)
- 【請求項１】 第一ゲートにＶＨＦ帯のテレビジョン信
号が入力されるデュアルゲート型の第一のＦＥＴと、第
一ゲートにＵＨＦ帯のテレビジョン信号とハイレベル又
はローレベルの切替電圧が入力されるデュアルゲート型
の第二のＦＥＴと、ドレインにプルアップ抵抗を介して
電圧が印加されるシングルゲート型の第三のＦＥＴとを
備え、前記第一、第二及び第三のＦＥＴを同一のパッケ
ージ内に集積回路化すると共に集積回路部品を構成し、
前記集積回路部品内で前記第一及び第二のＦＥＴの各第
二ゲート間、前記第三のＦＥＴのソースと前記第一のＦ
ＥＴのソースとの間、前記第三のＦＥＴのゲートと前記
第二のＦＥＴの第一ゲートとの間をそれぞれ直流的に接
続すると共に、前記第三のＦＥＴのドレインと前記第一
のＦＥＴの第一ゲートとの間を第一の抵抗で接続し、前
記第一のＦＥＴの第二ゲートにＡＧＣ電圧を印加すると
共に、ソースを接地したことを特徴とするテレビジョン
チューナ。 - 【請求項２】 前記第一のＦＥＴの第二ゲートと前記第
二のＦＥＴの第二ゲートとを前記集積回路部品内で第二
の抵抗によって互いに接続したことを特徴とする請求項
１に記載のテレビジョンチューナ。 - 【請求項３】 前記第一のＦＥＴのソースと前記第二の
ＦＥＴのソースとを前記集積回路部品内で第三の抵抗に
よって互いに接続し、前記第一のＦＥＴのソースを直接
接地し、前記第二のＦＥＴのソースを帰還コンデンサを
介して接地したことを特徴とする請求項１又は２に記載
のテレビジョンチューナ。 - 【請求項４】 前記第三のＦＥＴのゲートと前記第二の
ＦＥＴの第一ゲートとを前記集積回路部品内で第四の抵
抗によって互いに接続したことを特徴とする請求項１乃
至３のいずれかに記載のテレビジョンチューナ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001174674A JP3806617B2 (ja) | 2001-06-08 | 2001-06-08 | テレビジョンチューナ |
| DE60222607T DE60222607T3 (de) | 2001-06-08 | 2002-06-06 | Integrierter Fernsehtuner mit Schaltungsanordnung zur Bereichsumschaltung |
| EP02253918A EP1265360B2 (en) | 2001-06-08 | 2002-06-06 | Integrated television tuner with a band switching circuit |
| CNB021231095A CN1222157C (zh) | 2001-06-08 | 2002-06-07 | 电视调谐器 |
| US10/165,684 US6900850B2 (en) | 2001-06-08 | 2002-06-07 | Television tuner having simplified wiring for interconnection and having miniaturized integrated circuit |
| KR10-2002-0031863A KR100449647B1 (ko) | 2001-06-08 | 2002-06-07 | 텔레비전튜너 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001174674A JP3806617B2 (ja) | 2001-06-08 | 2001-06-08 | テレビジョンチューナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368639A true JP2002368639A (ja) | 2002-12-20 |
| JP3806617B2 JP3806617B2 (ja) | 2006-08-09 |
Family
ID=19015925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001174674A Expired - Fee Related JP3806617B2 (ja) | 2001-06-08 | 2001-06-08 | テレビジョンチューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3806617B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043539A (ja) * | 2005-08-04 | 2007-02-15 | Alps Electric Co Ltd | テレビジョンチューナ |
| JP2007142838A (ja) * | 2005-11-18 | 2007-06-07 | Sharp Corp | 電子チューナ |
| EP1850480A1 (en) * | 2006-04-28 | 2007-10-31 | Alps Electric Co., Ltd. | Television tuner integrated circuit and television tuner for attenuating interference signal |
| US7298426B2 (en) | 2004-01-26 | 2007-11-20 | Alps Electric Co., Ltd. | Television tuner having variable gain reduction |
| US7412219B2 (en) | 2004-11-04 | 2008-08-12 | Alps Electric Co., Ltd | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier |
-
2001
- 2001-06-08 JP JP2001174674A patent/JP3806617B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298426B2 (en) | 2004-01-26 | 2007-11-20 | Alps Electric Co., Ltd. | Television tuner having variable gain reduction |
| US7412219B2 (en) | 2004-11-04 | 2008-08-12 | Alps Electric Co., Ltd | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier |
| JP2007043539A (ja) * | 2005-08-04 | 2007-02-15 | Alps Electric Co Ltd | テレビジョンチューナ |
| JP2007142838A (ja) * | 2005-11-18 | 2007-06-07 | Sharp Corp | 電子チューナ |
| EP1850480A1 (en) * | 2006-04-28 | 2007-10-31 | Alps Electric Co., Ltd. | Television tuner integrated circuit and television tuner for attenuating interference signal |
| US8089566B2 (en) | 2006-04-28 | 2012-01-03 | Alps Electric Co., Ltd. | Television tuner integrated circuit and television tuner for attenuating interference signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3806617B2 (ja) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6950152B2 (en) | Television tuner which has leveled a gain deviation in the same band | |
| JP2002027341A (ja) | テレビジョンチューナ | |
| US7298426B2 (en) | Television tuner having variable gain reduction | |
| US6900850B2 (en) | Television tuner having simplified wiring for interconnection and having miniaturized integrated circuit | |
| US7412219B2 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
| US6903783B2 (en) | Tuner for receiving television signal in VHF band and UHF band | |
| JP2002368639A (ja) | テレビジョンチューナ | |
| US6566953B2 (en) | High-frequency amplifier circuit for UHF television tuner having less distortion | |
| US6904271B2 (en) | High-frequency-signal switching circuit suppressing high-frequency-signal distortion | |
| US7305221B2 (en) | Intermediate frequency circuit of television tuner | |
| JP3710362B2 (ja) | テレビジョンチューナ | |
| JP2001320295A (ja) | テレビジョンチューナ | |
| JP2003234971A (ja) | チューナ用集積回路 | |
| EP1628398B1 (en) | Frequency band switching circuit with reduced signal loss | |
| EP1594226A1 (en) | Tuning frequency correction circuit and terrestrial digital broadcasting receiving tuner having the same | |
| JPH06101653B2 (ja) | モノリシツクマイクロ波増幅器 | |
| EP1455441B1 (en) | Television tuner | |
| EP1569337B1 (en) | Intermediate frequency circuit of television tuner | |
| KR100360119B1 (ko) | 피.아이.피용 텔레비젼 튜너 | |
| JPH08316737A (ja) | ミキサ回路 | |
| KR100423406B1 (ko) | 텔레비전 튜너의 고주파 증폭 스위칭회로 | |
| JP2010114561A (ja) | 受信回路 | |
| JP2003133912A (ja) | テレビジョンチューナ | |
| JPH07303056A (ja) | チューナ | |
| JP2003124786A (ja) | テレビジョンチューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |