CN106712765A - 一种基于cmos工艺的pecl发送器接口电路 - Google Patents

一种基于cmos工艺的pecl发送器接口电路 Download PDF

Info

Publication number
CN106712765A
CN106712765A CN201611029545.0A CN201611029545A CN106712765A CN 106712765 A CN106712765 A CN 106712765A CN 201611029545 A CN201611029545 A CN 201611029545A CN 106712765 A CN106712765 A CN 106712765A
Authority
CN
China
Prior art keywords
pecl
electric current
oxide
semiconductor
normal open
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611029545.0A
Other languages
English (en)
Other versions
CN106712765B (zh
Inventor
韩旭鹏
王亮
岳素格
孙永姝
李东强
王丹
吕曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201611029545.0A priority Critical patent/CN106712765B/zh
Publication of CN106712765A publication Critical patent/CN106712765A/zh
Application granted granted Critical
Publication of CN106712765B publication Critical patent/CN106712765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种基于CMOS工艺的PECL发送器接口电路。该接口电路主要由两个互补的输出支路构成，每个支路含有一个开关管控制的电流漏和一个常通电流漏，两个支路共用一个偏置电路。所述常通电流漏用于产生输出低电平电流；所述开关电流漏与常通电流漏一起产生输出高电平电流；所述偏置电路用于与开关控制电流漏和常通电流漏形成电流镜结构，提供其所需电流。本发明能够能准确产生符合PECL电平标准的输出高低电平，具有结构简单、实现方便、与主流CMOS工艺兼容等优点。

Description

一种基于CMOS工艺的PECL发送器接口电路
技术领域
本发明涉及一种基于CMOS工艺的PECL发送器接口电路，属于接口设计领域。
背景技术
CMOS集成电路相较于BJT集成电路成本更加低廉。传统的基于BJT工艺的PECL接口电路无法与标准CMOS工艺集成，因此设计一种基于CMOS工艺的PECL发送器接口极为必要。
常见的基于CMOS工艺的PECL发送器接口电路如图1所示，它以CMOS信号驱动的开漏的PMOS管作为片内输出级，它的缺点是其输出信号无法同时满足共模值和摆幅的要求，特别是输出的低电平等于偏置电源电平VTT，即VDDPECL-2V，而传统的BJT工艺下，输出的低电平信号为VDDPECL-1.7V。如果通过设置PMOS管11和12的尺寸使得输出信号的共模值为VDDPECL-1.3V，则其信号摆幅将达到1.4V，这会增大高频信号的振铃，不利于信号完整性；如果将其摆幅限制在0.8V，则其共模值与PECL信号典型的共模值不符，这将限制其在直流耦合下的应用。
如何实现CMOS工艺的PECL发送器接口电路能够与传统的BJT工艺下的PECL发送器接口电路输出电平标准一致，是本领域亟待解决的技术问题。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基于CMOS工艺的PECL发送器接口电路，在不过多增加电路复杂度的情况下提供符合典型PECL标准的输出电平形式，克服现有CMOS工艺下的PECL发送器的输出高低电平与BJT工艺下的PECL电平标准不匹配的问题。
本发明目的通过如下技术方案予以实现：提供一种基于CMOS工艺的PECL发送器接口电路，其特征在于：包括偏置电路、负输出电平生成电路和正输出电平生成电路；
所述偏置电路为负输出电平生成电路和正输出电平生成电路提供偏置电流；
所述负输出电平生成电路包括第一MOS开关管、第一开关电流漏、第一常通电流漏，第一开关电流漏输出16mA的电流；第一MOS开关管基于PECL发送器的正输入信号(VIN+)控制第一开关电流漏输出的电流是否流过PECL发送器的负输出端负载电阻；第一常通电流漏输出6mA的电流至负输出端负载电阻；
所述正输出电平生成电路包括第二MOS开关管、第二开关电流漏、第二常通电流漏，第二开关电流漏输出16mA的电流；第二MOS开关管基于PECL发送器的负输入信号(VIN-)控制第二开关电流漏输出的电流是否流过PECL发送器的正输出端负载电阻；第二常通电流漏输出6mA的电流至正输出端负载电阻。
优选的，所述偏置电路包括一个PMOS管，PMOS管的源极连接PECL发送器的电源端；PMOS管的栅极与漏极相连，并连接偏置电流源。
优选的，所述第一开关电流漏包括第一受控MOS管，第一常通电流漏包括第一常通MOS管，第二开关电流漏包括第二受控MOS管，第二常通电流漏包括第二常通MOS管；
第一MOS开关管的栅极连接PECL发送器的正输入信号(VIN+)，漏极连接PECL发送器的负输出端负载电阻，源极连接第一受控MOS管的漏极；第一受控MOS管的栅极连接PMOS管的栅极、第一常通MOS管的栅极、第二受控MOS管的栅极以及第二常通MOS管的栅极；第一受控MOS管源极连接PECL发送器的电源；第一常通MOS管的源极连接PECL发送器的电源，漏极连接PECL发送器的负输出端负载电阻；
第二MOS开关管的栅极连接PECL发送器的正输入信号(VIN+)，漏极连接PECL发送器的负输出端负载电阻，源极连接第二受控MOS管的漏极；第二受控MOS管源极连接PECL发送器的电源；第二常通MOS管的源极连接PECL发送器的电源，漏极连接PECL发送器的负输出端负载电阻。
优选的，所述偏置电流源从偏置电路抽取2mA电流，PMOS管、第一受控MOS管、第一常通MOS管、第二受控MOS管、第二常通MOS管的宽长比之比为1：8：3：8：3。
本发明与现有技术相比具有如下优点：
(1)本发明利用开关控制的电流漏与常通电流漏结合的方式，使PECL发送器接口电路的输出信号符合典型PECL信号的电平标准，实现了CMOS工艺下的PECL电路与传统BJT工艺下的PECL电路电平标准的兼容。
(2)本发明在输出低电平时，仍有常通电流流向负载，而不是现有技术中流经负载电阻的低电平电流为0，克服了输出电流从无到有这一过程中存在的激变，在一定程度上提高了输出信号的信号完整性。
附图说明
图1为已有常见的基于CMOS工艺的PECL发送器接口电路。
图2为本发明所述的一种含有常通电流漏的PECL发送器电路结构。
具体实施方式
如图2所示一种含有常通电流漏的PECL发送器电路包括偏置电路200、负输出电平生成电路201和正输出电平生成电路202；
偏置电路200为负输出电平生成电路和201正输出电平生成电路201提供偏置电流；
负输出电平生成电路包括第一MOS开关管26、第一开关电流漏、第一常通电流漏，第一开关电流漏输出16mA的电流；第一MOS开关管26基于PECL发送器的正输入信号VIN+控制第一开关电流漏输出的电流是否流过PECL发送器的负输出端负载电阻；第一常通电流漏输出6mA的电流至负输出端负载电阻；
正输出电平生成电路包括第二MOS开关管27、第二开关电流漏、第二常通电流漏，第二开关电流漏输出16mA的电流；第二MOS开关管27基于PECL发送器的负输入信号VIN-控制第二开关电流漏输出的电流是否流过PECL发送器的正输出端负载电阻；第二常通电流漏输出6mA的电流至正输出端负载电阻。
偏置电路200包括PMOS管21，PMOS管21的源极连接PECL发送器的电源端；PMOS管21的栅极与漏极相连，并连接偏置电流源。
第一开关电流漏包括第一受控MOS管22，第一常通电流漏包括第一常通MOS管23，第二开关电流漏包括第二受控MOS管24，第二常通电流漏包括第二常通MOS管25；
第一MOS开关26的栅极连接PECL发送器的正输入信号VIN+，漏极连接PECL发送器的负输出端负载电阻，源极连接第一受控MOS管22的漏极；第一受控MOS管22的栅极连接PMOS管21的栅极、第一常通MOS管23的栅极、第二受控MOS管24的栅极以及第二常通MOS管25的栅极；第一受控MOS管22源极连接PECL发送器的电源；第一常通MOS管23的源极连接PECL发送器的电源，漏极连接PECL发送器的负输出端负载电阻；
第二MOS开关管27的栅极连接PECL发送器的正输入信号VIN+，漏极连接PECL发送器的负输出端负载电阻，源极连接第二受控MOS管24的漏极；第二受控MOS管24源极连接PECL发送器的电源；第二常通MOS管25的源极连接PECL发送器的电源，漏极连接PECL发送器的负输出端负载电阻。
偏置电流源连接至IBIAS节点并从偏置电路抽取2mA电流，PMOS管21、第一受控MOS管22、第一常通MOS管23、第二受控MOS管24、第二常通MOS管25的宽长比之比为1：8：3：8：3。
输出端VOUT+和VOUT-按照通用PECL端接形式，分别连接片外50欧姆电阻到偏置电源VTT上。
差分输入信号VIN+和VIN-均为CMOS信号，它们的相位相差180度。当输入信号VIN+为0V，VIN-等于电源电压时，第一MOS开关管26导通，流经电阻28的电流为第一受控MOS管22与第一常通MOS管23流出电流之和，即22mA，此时VOUT-为VTT+1.1V，即VDDPECL-0.9V；第二MOS开关管27关闭，流经电阻29的电流只含第二常通MOS管25流出的电流，即6mA，此时VOUT+为VTT+0.3V，即VDDPECL-1.7V；从而输出信号摆幅为0.8V。
以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (4)

1.一种基于CMOS工艺的PECL发送器接口电路，其特征在于：包括偏置电路(200)、负输出电平生成电路(201)和正输出电平生成电路(202)；
所述偏置电路(200)为负输出电平生成电路(201)和正输出电平生成电路(202)提供偏置电流；
负输出电平生成电路(201)包括第一MOS开关管(26)、第一开关电流漏、第一常通电流漏，第一开关电流漏输出16mA的电流；第一MOS开关管(26)基于PECL发送器的正输入信号(VIN+)控制第一开关电流漏输出的电流是否流过PECL发送器的负输出端负载电阻；第一常通电流漏输出6mA的电流至负输出端负载电阻；
正输出电平生成电路包括第二MOS开关管(27)、第二开关电流漏、第二常通电流漏，第二开关电流漏输出16mA的电流；第二MOS开关管(27)基于PECL发送器的负输入信号(VIN-)控制第二开关电流漏输出的电流是否流过PECL发送器的正输出端负载电阻；第二常通电流漏输出6mA的电流至正输出端负载电阻。
2.权利要求1所述的PECL发送器接口电路，其特征在于：所述偏置电路包括PMOS管(21)，PMOS管(21)的源极连接PECL发送器的电源端；PMOS管(21)的栅极与漏极相连，并连接偏置电流源。
3.权利要求1所述的PECL发送器接口电路，其特征在于：第一开关电流漏包括第一受控MOS管(22)，第一常通电流漏包括第一常通MOS管(23)，第二开关电流漏包括第二受控MOS管(24)，第二常通电流漏包括第二常通MOS管(25)；
第一MOS开关管(26)的栅极连接PECL发送器的正输入信号(VIN+)，漏极连接PECL发送器的负输出端负载电阻，源极连接第一受控MOS管(22)的漏极；第一受控MOS管(22)的栅极连接PMOS管(21)的栅极、第一常通MOS管(23)的栅极、第二受控MOS管(24)的栅极以及第二常通MOS管(25)的栅极；第一受控MOS管(22)源极连接PECL发送器的电源；第一常通MOS管(23)的源极连接PECL发送器的电源，漏极连接PECL发送器的负输出端负载电阻；
第二MOS开关管(27)的栅极连接PECL发送器的正输入信号(VIN+)，漏极连接PECL发送器的负输出端负载电阻，源极连接第二受控MOS管(24)的漏极；第二受控MOS管(24)源极连接PECL发送器的电源；第二常通MOS管(25)的源极连接PECL发送器的电源，漏极连接PECL发送器的负输出端负载电阻。
4.权利要求1所述的PECL发送器接口电路，其特征在于：所述偏置电流源从偏置电路抽取2mA电流，PMOS管(21)、第一受控MOS管(22)、第一常通MOS管(23)、第二受控MOS管(24)、第二常通MOS管(25)的宽长比之比为1：8：3：8：3。
CN201611029545.0A 2016-11-14 2016-11-14 一种基于cmos工艺的pecl发送器接口电路 Active CN106712765B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611029545.0A CN106712765B (zh) 2016-11-14 2016-11-14 一种基于cmos工艺的pecl发送器接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611029545.0A CN106712765B (zh) 2016-11-14 2016-11-14 一种基于cmos工艺的pecl发送器接口电路

Publications (2)

Publication Number Publication Date
CN106712765A true CN106712765A (zh) 2017-05-24
CN106712765B CN106712765B (zh) 2020-08-04

Family

ID=58941250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611029545.0A Active CN106712765B (zh) 2016-11-14 2016-11-14 一种基于cmos工艺的pecl发送器接口电路

Country Status (1)

Country Link
CN (1) CN106712765B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109189136A (zh) * 2018-08-27 2019-01-11 四川中微芯成科技有限公司 用于eeprom存储器的基准电流生成电路及生成方法
CN109215698A (zh) * 2017-06-29 2019-01-15 爱思开海力士有限公司 缓冲器电路和包括该缓冲器电路的装置
JP2020039103A (ja) * 2018-09-06 2020-03-12 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201910785U (zh) * 2010-12-24 2011-07-27 厦门优迅高速芯片有限公司 一种pecl电平接口电路
US20150381178A1 (en) * 2014-06-30 2015-12-31 Finisar Corporation Signal conversion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201910785U (zh) * 2010-12-24 2011-07-27 厦门优迅高速芯片有限公司 一种pecl电平接口电路
US20150381178A1 (en) * 2014-06-30 2015-12-31 Finisar Corporation Signal conversion
CN106575963A (zh) * 2014-06-30 2017-04-19 菲尼萨公司 信号转换

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109215698A (zh) * 2017-06-29 2019-01-15 爱思开海力士有限公司 缓冲器电路和包括该缓冲器电路的装置
CN109215698B (zh) * 2017-06-29 2022-07-12 爱思开海力士有限公司 缓冲器电路和包括该缓冲器电路的装置
CN109189136A (zh) * 2018-08-27 2019-01-11 四川中微芯成科技有限公司 用于eeprom存储器的基准电流生成电路及生成方法
JP2020039103A (ja) * 2018-09-06 2020-03-12 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP7206713B2 (ja) 2018-09-06 2023-01-18 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Also Published As

Publication number Publication date
CN106712765B (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
CN105680834B (zh) 一种高速低功耗的动态比较器
CN101083464B (zh) 包括输出电路的半导体集成电路
CN109088532A (zh) 一种带有源钳位的电流型分段栅极驱动电路
CN106712765A (zh) 一种基于cmos工艺的pecl发送器接口电路
CN106130536B (zh) 电平转换电路及电子设备
CN108958344A (zh) 基体偏压产生电路
CN107390758B (zh) 低电压带隙基准源电路
CN110289848A (zh) 电压电平转换电路
CN104716948A (zh) 高速串行数据发送端tmds信号驱动器电路
CN100530965C (zh) 低输入电压的高效能电压电位转换电路
CN103018588B (zh) 一种低功耗抗干扰的三态输入检测电路
CN108988845A (zh) 无极性rs485实现极性翻转的电路
CN207895341U (zh) 一种电流限基准产生电路及设定电路
CN104253609B (zh) 一种低电压差分信号驱动电路
CN204131494U (zh) 红外单光子探测器输入信号电平接口装置
US8456189B2 (en) Differential signal termination circuit
CN209072455U (zh) 一种lvds发送电路
CN107959476A (zh) 低功耗电流饥饿型振荡器电路
CN104639149B (zh) 三模高速的电平向上转换电路
CN208621990U (zh) 一种省电电路
CN107094006A (zh) 一种轨对轨比较器电路
CN108279733A (zh) 一种电流限基准产生电路及设定电路
CN109067388A (zh) 一种cml结构输出驱动级电路
CN105790753B (zh) 输出缓冲器
CN108919875A (zh) 使能产生电路及其使能控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant