CN101409549A - 电平转换器与相关的输入/输出缓冲器 - Google Patents

电平转换器与相关的输入/输出缓冲器 Download PDF

Info

Publication number
CN101409549A
CN101409549A CNA2008101703121A CN200810170312A CN101409549A CN 101409549 A CN101409549 A CN 101409549A CN A2008101703121 A CNA2008101703121 A CN A2008101703121A CN 200810170312 A CN200810170312 A CN 200810170312A CN 101409549 A CN101409549 A CN 101409549A
Authority
CN
China
Prior art keywords
output
driver
level
coupled
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101703121A
Other languages
English (en)
Other versions
CN101409549B (zh
Inventor
饶哲源
刘元卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101409549A publication Critical patent/CN101409549A/zh
Application granted granted Critical
Publication of CN101409549B publication Critical patent/CN101409549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明提供一种电平转换器与相关的输入/输出缓冲器，其中，所述电平转换器包括一第一逻辑单元，由一第一电源电压供电，第一逻辑单元具有一第二电源电压的输入信号并且包括第一、第二输出端；以及第一、第二驱动器，分别耦合于第一输出端与第一电源电压之间以及第二输出端与第二电源电压之间，其中在电源启动周期中第一或第二电源电压中之一尚未备妥时，第一驱动器通过交流耦合使得第一输出端上的电压电平追随第一电源电压变化，而第二驱动器拉低第二输出端的电压电平或维持第二输出端的电压电平。

Description

电平转换器与相关的输入/输出缓冲器
技术领域
本发明有关于一种半导体装置，特别有关于一种电平转换器。
背景技术
进阶的系统电路板可接收一核心电源电压(例如约1.0V)用以供电至集成电路的一核心电路，以及一输入/输出电源电压(例如约3.3V)用以供电至集成电路的多个驱动器(例如输入缓冲器、输出缓冲器或预驱动器)或其它。在这些系统中，电平转换器通常由核心电源电压与输入/输出电源电压供电，以便将信号由核心电源电压电平的信号调整至输入/输出电源电压电平的信号。
发明内容
在电源启动周期(power-up)中，当输入/输出电源电压在核心电源电压之前备妥(ready)时，输出信号OUT_IO与OUTB_IO的逻辑电平会处于未知状态。此状况将可能导致数据冲突(data contention)或误动作，而产生无法恢复的损害或烧毁。有鉴于此，本发明提供一种电平转换器及一种输入/输出缓冲器，能够在电源启动周期中，设定输出信号的逻辑电平为一既定已知状态。
本发明提供一种电平转换器，包括一第一逻辑单元，由一输入/输出电源电压供电，用以接收具有一核心电源电压的输入信号，并且第一逻辑单元包括第一、第二输出端；以及一第一驱动器，耦合至第一输出端，用以在电源启动周期中核心电源电压尚未备妥时，通过交流耦合使得第一输出端上的电压电平(voltage level)追随输入/输出电源电压变动。
本发明还提供一种电平转换器，包括一第一逻辑单元，由一输入/输出电源电压供电，用以接收具有一核心电源电压的输入信号，并且第一逻辑单元包括第一、第二输出端；以及一第一驱动器，耦合至第一输出端，用以在电源启动周期中核心电源电压尚未备妥时，拉低第一输出端的电压电平。
本发明还提供一种电平转换器，包括一第一逻辑单元，由一第一电源电压供电，第一逻辑单元具有一第二电源电压的输入信号并且包括第一、第二输出端；以及第一、第二驱动器，分别耦合于第一输出端与第一电源电压之间以及第二输出端与第二电源电压之间，其中在电源启动周期中第一或第二电源电压中之一尚未备妥时，第一驱动器通过交流耦合使得第一输出端上的电压电平追随第一电源电压变化，而第二驱动器拉低第二输出端的电压电平或维持第二输出端的电压电平。
本发明还提供一种输入/输出缓冲器，包括多个前述电平转换器；以及多个驱动单元，耦合于电平转换器与一接合垫之间，用以在电源启动周期中，根据电平转换器中第一或第二输出端上的电压，将接合垫上的一逻辑状态选择性地设定为多个既定逻辑状态中之一。
利用本发明能够在电源启动周期中，设定输出信号的逻辑电平为一既定已知状态，可避免数据冲突或误动作而产生无法恢复的损害或烧毁。
附图说明
图1为输出缓冲器的一实施方式。
图2为电平转换器的一实施方式。
图3表示应用于图2中输入/输出电源电压与核心电源电压间的关系。
图4为电平转换器的另一实施方式。
图5为电平转换器的另一实施方式。
图6为电平转换器的另一实施方式。
图7为电平转换器的另一实施方式。
图8为电平转换器的另一实施方式。
图9为电平转换器的另一实施方式。
图10A为电阻性组件的一实施方式。
图10B为电阻性组件的另一实施方式。
图10C为电阻性组件的另一实施方式。
图10D为电阻性组件的另一实施方式。
图11为电平转换器的另一实施方式。
图12为电平转换器的另一实施方式。
图13为电平转换器的另一实施方式。
图14为电平转换器的另一实施方式。
图15为电平转换器的另一实施方式。
图16为电平转换器的另一实施方式。
图17为输入/输出缓冲的一实施方式。
图18为拉升驱动器与拉低驱动器的一实施方式。
图19A为弱化拉升电阻的一实施方式。
图19B为弱化拉升电阻的另一实施方式。
图20A为弱化拉低电阻的一实施方式。
图20B图为弱化拉低电阻的另一实施方式。
图21用以表示电平转换器的输出信号的逻辑状态与驱动信号间的关系。
图22为电子系统的一实施方式。
附图标号：
10：核心单元；            12：锁存器；
14：差分对；              16：第二逻辑单元；
18：第一逻辑单元；
20、20″、21、21A～21L：电平转换器；
23：第一驱动器；          25：第二驱动器；
30、30″：拉升驱动器；    40、40″：拉低驱动器；
50：接合垫；              60：开关组件；
62、62A～62D：电阻性组件；
70：启动复位电路；
80、80A～80B：弱化拉升电阻；
90、90A～90B：弱化拉低电阻；
100：输出缓冲器；          200：输入/输出缓冲器；
300：电子系统；            310、320：半导体装置；
VDD_IO：输入/输出电源电压；
VDD_CORE：核心电源电压；
GND：接地电压；            INV0、INV1、INV2：反相器；
N1、N2：节点；             INB_CORE：反相信号；
IN_CORE：输入信号；        C1、C2：电容；
Cgd：寄生电容；            ORG：或门；
NG1：与门；                R2～R3：电阻；
BTA1～BTAN、BTB：双极型晶体管；
OUT_IO、OUTB_IO：输出信号；
PJ、OE、SN、SR、WPUJ、WPD：控制信号；
PJ_HV、OE_HV、SN_HV、WPUJ_HV、WPD_HV：驱动信号；
MP0～MP2、MPA0～MPAN、MP0”、MOP1～MOP2：PMOS晶体管；
MN0～MN5、MNB、MNA1～MNAN、MN0″、MN1″、MNZ1～MNZ2、MON1、MON2：NMOS晶体管。
具体实施方式
为了让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施方式，并配合附图，作详细说明如下：
图1显示一输出缓冲器的一实施方式。如图所示，输出缓冲器100包括一核心单元10由一核心电源电压VDD_CORE供电、多个电平转换器20由核心电源电压VDD_CORE与一输入/输出电源电压VDD_IO供电、一拉升(pull-up)驱动器30由输入/输出电源电压VDD_IO供电以及一拉低(pull-down)驱动器40耦合至一接地电压GND。举例而言，核心单元10用以根据一输出使能信号产生控制信号PJ、OE与SN，并将数据(图中未显示)输出至电平转换器20。电平转换器20用以调整控制信号PJ、OE与SN的电平，以产生信号PJ_HV、OE_HV与SN_HV。拉升驱动器30与拉低驱动器40用以决定一接合垫50上的逻辑状态。举例而言，根据来自电平转换器20的输出信号PJ_HV、OE_HV与SN_HV，接合垫50会被拉升驱动器30拉高至输入/输出电源电压VDD_IO或是被拉低驱动器40拉低至接地电压GND。
图2为一电平转换器的一实施方式。如图所示，电平转换器21用以根据一输入信号IN_CORE，产生输出信号OUT_IO与OUTB_IO。电平转换器21包括一第一逻辑单元16由输入/输出电源电压VDD_IO供电，以及一第二逻辑单元18由核心电源电压VDD_CORE。举例而言，第一逻辑单元16包括一锁存器12具有交叉耦合的PMOS晶体管MP0与MP1以及一差分对14具有二NMOS晶体管MN0与MN1，并且第二逻辑单元18包括一反相器INV0。于某些实施方式中，锁存器12也可包括两个交叉耦合的反相器。反相器INV0由核心电源电压VDD_CORE供电，用以将输入信号IN_CORE反相成一反相信号INB_CORE。当输入信号IN_CORE为高电平时，反相信号INB_CORE为低电平，NMOS晶体管MN0与MN1会分别被导通与截止。当NMOS晶体管MN0被导通时，PMOS晶体管MP1的栅极会被拉低至接地电压GND，于是PMOS晶体管MP1接着会被导通。因此，输出信号OUT_IO与OUTB_IO会分别为高电平与低电平。于此情况下，节点N1与N2可视为用以输出输出信号OUTB_IO与OUT_IO的输出端。
然而，如图3中所示，当输入/输出电源电压VDD_IO较早备妥(ready)于核心电源电压VDD_CORE时，在时间间隔T1中，根据核心电源电压VDD_CORE所产生的输入信号IN_CORE是无效的，使得NMOS晶体管MN0与MN1会维持截止，而输出信号OUT_IO与OUTB_IO则会处于未知状态。当来自电平转换器20的输出信号的逻辑电平在时间间隔T1中处于未知状态时，接合垫50上的电压电平亦会处于未知状态，其中该输出信号的逻辑电平用以控制拉升驱动器30与拉低驱动器40。此状况将可能导致数据冲突或误动作，而产生无法恢复的损害或烧毁。
为了避免此状况，本发明更提供电平转换器的其它实施方式，能够在电源启动周期中设定电平转换器的输出信号的逻辑电平为一既定已知状态。
图4为电平转换器的另一实施方式。如图所示，电平转换器21A由核心电源电压VDD_CORE与输入/输出电源电压VDD_IO供电，并且包括交叉耦合的PMOS晶体管MP0与MP1、NMOS晶体管MN0与MN1、反相器INV0以及第一、第二驱动器23与25。PMOS晶体管MP0包括一源极耦合至输入/输出电源电压VDD_IO、一漏极耦合至一节点N1以及一栅极耦合至一节点N2。PMOS晶体管MP1包括一源极耦合至输入/输出电源电压VDD_IO、一漏极耦合至节点N2以及一栅极耦合至节点N1。NMOS晶体管MN0包括一源极耦合至接地电压GND、一漏极耦合至节点N1以及一栅极耦合至输入信号IN_CORE，举例而言，输入信号IN_CORE来自核心单元10。NMOS晶体管MN1包括一源极耦合至接地电压GND、一漏极耦合至节点N2以及一栅极。
反相器INV0由核心电源电压VDD_CORE供电，用以将输入信号IN_CORE反相成反相信号INB_CORE，而反相器INV1由输入/输出电源电压VDD_IO供电，用以将输出信号OUTB_IO反相成输出信号OUT_IO。第一驱动器23耦合于输入/输出电源电压VDD_IO与节点N1之间，用以在核心电源电压VDD_CORE尚未备妥时，使得节点N1上的电压追随输入/输出电源电压VDD_IO变动，而第二驱动器25耦合于接地电压GND与节点N2之间，用以在核心电源电压VDD_CORE尚未备妥时，将节点N2上的电压拉低(或维持)。
于是，即使于电源启动周期中因为输入/输出电源电压VDD_IO比核心电源电压VDD_CORE早备妥，而使得NMOS晶体管MN0与MN1维持截止，但在节点N1上的电压电平会随着输入/输出电源电压VDD_IO变动，并且节点N2上的电压电平会被变为低电平(或维持在低电平)。换言之，在核心电源电压VDD_CORE尚未备妥时，输出信号OUTB_IO与OUT_IO会分别设定在既定的状态上。因此，将可避免数据冲突、误动作或无法恢复的损害或烧毁。当核心电源电压VDD_CORE备妥时，具有核心电源电压VDD_CORE的反相器INV0输出一反相信号，并恢复对此电平转换器21A的控制。换言之，此时NMOS晶体管MN0与MN1由输入信号IN_CORE与其反相信号INB_CORE所控制，而与第一、第二驱动器23与25无关。于某些实施方式中，第一、第二驱动器23与25中之一可以省略。
图5为电平转换器的另一实施方式。如图所示，电平转换器21B与图4中所示的电平转换器21A相似，其差异在于第一、第二驱动器23与25分别通过电容C1与C2来实现。举例而言，电容C1与C2可为变容器(varactors)、金属-氧化物-金属(metal-oxide-metal；MOM)电容或金属-绝缘物-金属(metal-insulation-metal；MIM)电容，但不限定于此。在此情况下，通过电容C1的交流耦合，节点N1上的电压电平会追随输入/输出电源电压VDD_IO变动，而节点N2上的电压电平会因为电容C2而维持在低电压电平。换言之，当电源启动周期中核心电源电压VDD_CORE尚未备妥时，输出信号OUTB_IO与OUT_IO会分别设定在高逻辑电平与低逻辑电平。
图6为电平转换器的另一实施方式。如图所示，电平转换器21C与图4中所示的电平转换器21A相似，其差异在于第一驱动器23由PMOS晶体管MP2以及NMOS晶体管MN2与MN3所实现，而第二驱动器25由NMOS晶体管MN4与MN5所实现。PMOS晶体管MP2包括耦合至输入/输出电源电压VDD_IO的漏极与源极，以及一栅极耦合至节点N1，即PMOS晶体管MP2连接成一电容。NMOS晶体管MN2包括一漏极耦合至节点N1、一栅极耦合至输入/输出电源电压VDD_IO以及一源极。NMOS晶体管MN3包括一漏极耦合NMOS晶体管MN2的源极，一栅极以及一源极皆耦合至接地电压GND。在此实施方式中，电平转换器21C也可以只包括第一驱动器23而不包括第二驱动器25。
NMOS晶体管MN4包括一栅极耦合至节点N2、一源极以及一漏极皆耦合至接地电压GND，即NMOS晶体管MN4连接成一电容。NMOS晶体管MN5包括一漏极耦合至节点N2、一栅极以及一源极皆耦合至接地电压GND。换言之，NMOS晶体管MN4与MN5可视为去耦合(decoupling)电容。
由于寄生电容Cgd与Cgb的存在，节点N1上的电压电平会追随输入/输出电源电压VDD_IO变动，同时节点N2上的电压电平会由于去耦合电容(即NMOS晶体管MN4与MN5)而维持在低逻辑电平。于是，当电源启动周期中核心电源电压VDD_CORE尚未备妥时，输出信号OUTB_IO与OUT_IO会分别被设定在高逻辑电平与低逻辑电平。在某些实施方式中，第一驱动器23也可只包括NMOS晶体管MN2与MN3而不包括PMOS晶体管MP2。在某些实施方式中，第一驱动器23也可只包括PMOS晶体管MP2而不包括NMOS晶体管MN2与MN3。在某些实施方式中，第二驱动器25也可以包括NMOS晶体管MN4而不包括NMOS晶体管MN5。在某些实施方式中，第二驱动器25也可以包括NMOS晶体管MN5而不包括NMOS晶体管MN4。
图7为电平转换器的另一实施方式。如图所示，电平转换器21D与图4所示的电平转换器21A相似，其差异在于省略第一驱动器23，并且第二驱动器25由一开关组件60来实现。开关组件60耦合于节点N2与接地电压GND之间，并且由一外部的启动复位电路70所控制。启动复位电路70用以产生一控制信号SR来控制开关组件60，使得当电源启动周期中核心电源电压VDD_CORE尚未备妥时，节点N2上的电压电平可以被拉低至低电压电平。当节点N2被开关组件60拉至低逻辑电平时，PMOS晶体管MP0则会导通，并且节点N1会被拉至输入/输出电源电压VDD_IO。换言之，当电源启动周期中核心电源电压VDD_CORE尚未备妥时，输出信号OUTB_IO与OUT_IO会分别被设定在高逻辑电平与低逻辑电平。
当核心电源电压VDD_CORE备妥时，启动复位电路70则会通过控制信号SR将开关组件60截止，使得具有核心电源电压VDD_CORE的反相器INV0会输出一反相信号，并恢复对此电平转换器21D的控制。在某些实施方式中，开关组件60可由有源元件(例如MOS晶体管、双极型晶体管、场效应晶体管或其组合物)来实现。
图8为电平转换器的另一实施方式。如图所示，电平转换器21E与图6中所示的电平转换器21C相似，其差异在于第二驱动器25由一开关组件60来实现。在电源启动周期中核心电源电压VDD_CORE尚未备妥时，节点N1上的电压电平会由通过MOS晶体管MP2、MN2或MN3的寄生电容Cgd或Cgb所导致的交流耦合，而追随输入/输出电源电压VDD_IO变动，而节点N2上的电压电平会被开关组件60拉至低逻辑电平。换言之，当电源启动周期中核心电源电压VDD_CORE尚未备妥时，输出信号OUTB_IO与OUT_IO会分别被设定在高逻辑电平与低逻辑电平。当核心电源电压VDD_CORE备妥时，启动复位电路70则会通过控制信号SR将开关组件60截止，使得具有核心电源电压VDD_CORE的反相器INV0会输出一反相信号，并恢复对此电平转换器21E的控制。
图9为电平转换器的另一实施方式。如图所示，电平转换器21F与图6中所示的电平转换器21C相似，其差异在于第二驱动器25由一电阻性组件62所实现，用以慢慢地将节点N2上的电压电平拉至低逻辑电平。在电源启动周期中核心电源电压VDD_CORE尚未备妥时，节点N1上的电压电平会由通过MOS晶体管MP2、MN2或MN3的寄生电容Cgd或Cgb所导致的交流耦合而追随输入/输出电源电压VDD_IO变动，同时节点N2上的电压电平则会被电阻性组件62慢慢地拉至低逻辑电平。换言之，在电源启动周期中核心电源电压VDD_CORE尚未备妥时，输出信号OUTB_IO与OUT_IO会分别设定在高逻辑电平与低逻辑电平。举例而言，当核心电源电压VDD_CORE尚未备妥时，若电阻性组件62具有足够的电阻值，电阻性组件62则可视为高阻抗(high impedance)。因此，当核心电源电压VDD_CORE备妥时，具有核心电源电压VDD_CORE的反相器INV0会输出一反相信号，并恢复对此电平转换器21F的控制。
图10A为电阻性组件的一实施方式。如图所示，电阻性组件62A耦合于节点N2与接地电压GND之间，并且包括串联连接的多个PMOS晶体管MPA1～MPAN以及一NMOS晶体管MNB耦合于PMOS晶体管MPA1～MPAN与接地电压GND之间。PMOS晶体管MPA1～MPAN中的每一个皆连接成一二极管，即栅极耦合至其源极。在电源启动周期中输入/输出电源电压VDD_IO备妥后，NMOS晶体管MNB则会导通，使得节点N2上的电压电平会慢慢地被拉至低逻辑电平。因此，当输入/输出电源电压VDD_IO较核心电源电压VDD_CORE早备妥时，输出信号OUTB_IO会被第一驱动器23拉高至高逻辑电平，而输出信号OUT_IO会被电阻性组件62A慢慢地拉低至低逻辑电平。
图10B为电阻性组件的另一实施方式。如图所示，电阻性组件62B与图10A中所示的电阻性组件62A相似，其差异在于PMOS晶体管MPA1～MPAN由双极型晶体管BTA1～BTAN所取代，以及NMOS晶体管MNB由双极型晶体管BTB所取代。电阻性组件62B的动作与图10A中所示的电阻性组件62A的动作相似，在此不再累述。
图10C为电阻性组件的另一实施方式。如图所示，电阻性组件62C与图10A中所示的电阻性组件62A相似，其差异在于PMOS晶体管MPA1～MPA由NMOS晶体管MNA1～MNAN取代。NMOS晶体管MNA1～MNAN中的每一个皆连接成一二极管，即栅极耦合至其漏极。电阻性组件62C的动作与图10A中所示的电阻性组件62A的动作相似，在此不再累述。
图10D为电阻性组件的另一实施方式。如图所示，电阻性组件62D与图10A中所示的电阻性组件62A相似，其差异在于NMOS晶体管MNB耦合于PMOS晶体管MPA1～MPAN与MPA0之间。电阻性组件62D的动作与图10A中所示的电阻性组件62A的动作相似，在此不再累述。
图11中所示为电平转换器的另一实施方式。如图所示，电平转换器21G与图6中所示的电平转换器21C相似，其差异在于加入NMOS晶体管MN0″与MN1″。NMOS晶体管MN0″包括一漏极耦合至节点N1、一源极耦合至接地电压GND以及一栅极耦合至节点N2。NMOS晶体管MN1″包括一漏极耦合至节点N2、一源极耦合至接地电压GND以及一栅极耦合至节点N1。PMOS晶体管MP0与MP1以及NMOS晶体管MN0″与MN1″形成一个由两个反相器交叉耦合而成的锁存器。电平转换器21G的动作与图6中所示的电平转换器21C的动作相似，在此不再累述。
图12与图13为电平转换器的进一步的实施方式。如图所示，电平转换器21H与21I分别与图7以及图8中所示的电平转换器21D与21E相似，其差别在于PMOS晶体管MP0与MP1以及NMOS晶体管MN0″与MN1″形成由两个反相器交叉耦合的锁存器。电平转换器21H与21I的动作与图7以及图8中所示的电平转换器21D与21E的动作相似，于此不再累述。
因此，图4至图9与图11至图13中所示的电平转换器在电源启动周期中核心电源电压VDD_CORE尚未备妥时，可设定其输出信号的逻辑电平，并且第一、第二驱动器在核心电源电压VDD_CORE与输入/输出电源电压VDD_IO皆备妥时不会影响电平转换器的正常动作。
图14为电平转换器的另一实施方式。如图所示，电平转换器21J与图4中所示的电平转换器21A相似，其差异在于第二驱动器25由第一驱动器23所控制。当核心电源电压VDD_CORE尚未备妥时，第一驱动器23使得节点N1上的电压追随输入/输出电源电压VDD_IO变动，并使能第二驱动器25将节点N2上的电压电平拉至低逻辑电平。换言之，在核心电源电压VDD_CORE尚未备妥时，输出信号OUTB_IO与OUT_IO分别被设定至高逻辑电平与低逻辑电平。当核心电源电压VDD_CORE备妥之后，具有核心电源电压VDD_CORE的反相器INV0会输出一反相信号，并恢复对此电平转换器21J的控制。换言之，NMOS晶体管MN0与MN1由输入信号IN_CORE与反相信号INB_CORE所控制，而与第一、第二驱动器23与25无关。
图15为电平转换器的另一实施方式。如图所示，电平转换器21K与图14中所示的电平转换器21J相似，其差异在于第二驱动器25由一开关组件251所实现。举例而言，开关组件251由有源元件(例如MOS晶体管、双极型晶体管、场效应晶体管或其组合物)所实现，但不限定于此。在此状况下，电源启动周期中核心电源电压VDD_CORE尚未备妥时，第一驱动器23会使得节点N1上的电压电平追随输入/输出电源电压VDD_IO变动，并输出一信号用以导通开关组件251，使得节点N2上的电压会被拉低至接地电压GND。换言之，在电源启动周期中核心电源电压VDD_CORE尚未备妥时，输出信号OUTB_IO与OUT_IO会分别被设定在高逻辑电平与低逻辑电平。
图16为电平转换器的另一实施方式。如图所示，电平转换器21L与图14中所示的电平转换器21J相似，其差异在于第一驱动器23由PMOS晶体管MP2所实现，而第二驱动器25由两个NMOS晶体管MNZ1与MNZ2所实现。在电源启动周期中核心电源电压VDD_CORE尚未备妥时，节点N1上的电压电平会由通过MOS晶体管MP2的寄生电容Cgd所导致的交流耦合而追随输入/输出电源电压VDD_IO，并使得NMOS晶体管MNZ2因而导通，将节点N2上的电压拉至低逻辑电平。换言之，在电源启动周期中核心电源电压VDD_CORE尚未备妥时，输出信号OUTB_IO与OUT_IO分别设定在高逻辑电平与低逻辑电平。当核心电源电压VDD_CORE备妥时，NMOS晶体管MNZ2会被节点N1上的电压电平所控制。举例而言，当节点N1上的电压电平为低逻辑电平(即输出信号OUTB_IO为低逻辑电平)时，NMOS晶体管MNZ2会被截止而停止将节点N2拉低至低逻辑电平。相反地，当节点N1上的电压电平为高逻辑电平(即输出信号OUTB_IO为高逻辑电平)时，NMOS晶体管MNZ2会导通用以将节点N2拉低至低逻辑电平。
图17为一输入/输出缓冲器的一实施方式。如图所示，输入/输出缓冲器200包括核心单元10、电平转换器20″、拉升驱动器30″、拉低驱动器40″、启动复位电路70、弱化拉升电阻(weak pull-up resistor)80以及弱化拉低电阻(weakpull-down resistor)90。举例而言，输入/输出缓冲器200的输出端OT可耦合至一接合垫或一总线(图中未显示)，但不限定于此，并且拉升驱动器30″、拉低驱动器40″、弱化拉升电阻80与弱化拉低电阻90的每一个皆可视为一驱动单元。
电平转换器20″由核心电源电压VDD_CORE与输入/输出电源电压VDD_IO供电，用以接收信号，例如控制信号PJ、SN、WPUJ与WPD以及一输出使能信号OE，并进行电平调整，以输出驱动信号PJ_HV、SN_HV、OE_HV、WPUJ_HV与WPD_HV以控制拉升驱动器30″、拉低驱动器40″、弱化拉升电阻80与弱化拉低电阻90。拉升驱动器30″耦合于输入/输出电源电压VDD_IO与输入/输出缓冲器200的输出端OT之间，用以根据驱动信号PJ_HV与OE_HV将输入/输出缓冲器200的输出端OT拉至“strong 1”的状态(第五逻辑状态)。
拉低驱动器40″耦合于输入/输出缓冲器200的输出端OT与接地电压GND之间，用以根据驱动信号SN_HV与OE_HV将输入/输出缓冲器200的输出端OT拉至一“strong 0”的状态(第四逻辑状态)。弱化拉升电阻80耦合于输入/输出电源电压VDD_IO与输入/输出缓冲器200的输出端OT之间，用以根据驱动信号WPDJ_HV与OE_HV将输入/输出缓冲器200的输出端OT拉至一“weak 1”的状态(第二逻辑状态)。
弱化拉低电阻90耦合于输入/输出缓冲器200的输出端OT与接地电压GND之间，用以根据驱动信号WPD HV将输入/输出缓冲器200的输出端OT拉至一“weak 0“的状态(第一逻辑状态)。或者是说，当拉升驱动器30″、拉低驱动器40″、弱化拉升电阻80与弱化拉低电阻90根据驱动信号PJ_HV、SN_HV、OE_HV、WPUJ_HV与WPD_HV皆被关闭时，输入/输出缓冲200的输出端OT可设定在高阻抗状态(第三逻辑状态)。
举例而言，电平转换器20″可由电平转换器21A、21B、21C、...或21I来实现，该多个电平转换器能够在电源启动周期中核心电源电压VDD_CORE尚未备妥时，将其输出信号设定于一既定逻辑电平。此外，由输入/输出电源电压VDD_IO供电的启动复位电路70选择性地设置，并且当电平转换器20″由前述的电平转换器21D、21E、21H、21I、21J、21K或21L来实现时，启动复位电路70用以产生一控制信号SR，以控制耦合于节点N2与接地电压GND间的开关组件60。
当电平转换器20″由电平转换器21A、21B、21C、...或21I来实现时，其驱动信号PJ_HV、SN_HV、OE_HV、WPUJ_HV与WPD_HV在电源启动周期中核心电源电压VDD_CORE尚未备妥时皆可被设定于一既定逻辑电平。
于是在电源启动周期中核心电源电压VDD_CORE尚未备妥时将其输出信号设定于一既定逻辑，输入/输出缓冲器200的输出端OT可根据来自电平转换器20″的驱动信号PJ_HV、SN_HV、OE_HV、WPUJ_HV与WPD_HV选择性地被设定于五个既定逻辑状态(例如“strong 0”、“strong 1”、“weak 0”、“weak 1”与高阻抗)中的一个，可根据需要把五个既定逻辑状态设定为多个既定逻辑状态。换言之，通过将电平转换器20″的驱动信号PJ_HV、SN_HV、OE_HV、WPUJ_HV与WPD_HV供应至耦合输出端OT的多个驱动单元，电平转换器可选择性地将输出端OT设定为多个既定逻辑状态中的一个。
因此，由于核心电源电压VDD_CORE较晚备妥于输入/输出电源电压VDD_IO时，数据冲突或误动作、无法恢复的损害或烧毁事件将可避免。
图18为拉升驱动器与拉低驱动器的一实施方式。如图所示，拉升驱动器30”和拉低驱动器40″的一组合包括一PMOS晶体管MOP1、一NMOS晶体管MON1、一反相器INV2、一或门ORG以及一与门NG1。
反相器INV2用以对驱动信号OE_HV进行反相，并输出一反相信号。或门ORG具有一第一输入端耦合至驱动信号PJ_HV、一第二输入端耦合至驱动信号OE_HV的反相信号以及一输出端耦合至PMOS晶体管MOP1的栅极。与门NG1由输入/输出电源电压VDD_IO供电，并具有一第一输入端耦合至驱动信号OE_HV、一第二输入端耦合至驱动信号SN_HV，以及一输出端耦合至NMOS晶体管MON1的栅极。PMOS晶体管MOP1与NMOS晶体管MON1的源极分别耦合至输入/输出电源电压VDD_IO与接地电压GND，并且其漏极用以作为耦合至外部组件(例如接合垫、总线、半导体装置或电子装置)的输出端OT。
图19A为弱化拉升电阻的一实施方式。如图所示，弱化拉升电阻80A包括串联耦合于输入/输出电源电压VDD_IO与输出端OT间的一PMOS晶体管MOP2以及一电阻R2。图20A为弱化拉低电阻的一实施方式。如图所示，弱化拉低电阻90A包括串联耦合于接地电压GND与输出端OT间的一NMOS晶体管MON2以及一电阻R3。
图21表示驱动信号与电平转换器的输出信号的逻辑状态间的关系。参考图18、图19A、图20A与图21，在不同的驱动信号之下，拉升驱动器30″、拉低驱动器40″、弱化拉升电阻80A以及弱化拉低电阻90A的动作说明如下。
第一逻辑状态
来自电平转换器20″的驱动信号OE_HV设定为低逻辑电平，无论驱动信号PJ_HV与SN_HV为何，或门ORG与与门NG1的输出会分别被拉至高逻辑电平与低逻辑电平，因此拉升驱动器30″与拉低驱动器40″皆会被禁能。来自电平转换器20″的驱动信号WPUJ_HV设定为高逻辑电平(追随输入/输出电源电压VDD_IO变动)，PMOS晶体管MOP2会截止，故弱化拉升电阻80A也会被禁能。来自电平转换器20″的驱动信号WPD_HV设定为高逻辑电平(追随输入/输出电源电压VDD_IO变动)，NMOS晶体管MOM2会导通。因此，弱化拉低电阻90A会被使能，用以将输出端OT上的电压电平拉低至高于接地电压GND的一既定逻辑电平。换言之，输入/输出缓冲器200的输出端OT被设定于“weak 0”的逻辑状态。
第二逻辑状态
来自电平转换器20″的驱动信号OE_HV设定为低逻辑电平，使得拉升驱动器30″与拉低驱动器40″皆会被禁能。来自电平转换器20″的驱动信号WPD_HV设定为低逻辑电平，NMOS晶体管MOM2会截止，故弱化拉低电阻90A亦会被禁能。来自电平转换器20″的驱动信号WPUJ_HV设定为低逻辑电平，PMOS晶体管MOP2会导通。因此，故弱化拉升电阻80A会被使能，用以将输出端OT上的电压电平拉高至低于输入/输出电源电压VDD_IO的一既定逻辑电平。换言之，输入/输出缓冲器200的输出端OT被设定于“weak 1”的逻辑状态。
第三逻辑状态
来自电平转换器20″的驱动信号OE_HV设定为低逻辑电平，使得拉升驱动器30″与拉低驱动器40″皆会被禁能。来自电平转换器20″的驱动信号WPD_HV设定为低逻辑电平，NMOS晶体管MON2会截止，故弱化拉低电阻90A亦会被禁能。来自电平转换器20″的驱动信号WPUJ_HV设定为高逻辑电平，PMOS晶体管MOP2会截止，故弱化拉升电阻80A亦会被禁能。当拉升驱动器30″、拉低驱动器40″、弱化拉升电阻80A与弱化拉低电阻90A皆被禁能时，输出端OT上的电压电平被维持在一高阻抗状态(亦称为floating)。换言之，输入/输出缓冲器200的输出端OT被设定于高阻抗的逻辑状态。
第四逻辑状态
来自电平转换器20″的驱动信号WPUJ_HV与WPD_HV分别设定为高逻辑电平与低逻辑电平，使得弱化拉升电阻80A与弱化拉低电阻90A皆被禁能。驱动信号PJ_HV设定为高逻辑电平，或门ORG的输出被拉高至高逻辑电平，故拉升驱动器30″会被禁能。来自电平转换器20″的驱动信号OE_HV与SN_HV皆被设定为高逻辑电平(追随输入/输出电源电压VDD_IO变动)，使得与门NG1的输出被拉高至高逻辑电平。因此，拉低驱动器40″会被使能，用以将输出端OT的电压电平拉低至接地电压GND。换言之，输入/输出缓冲器200的输出端OT被设定于“strong 0”的逻辑状态。
第五逻辑状态
来自电平转换器20″的驱动信号WPUJ_HV与WPD_HV分别设定为高逻辑电平与低逻辑电平，使得弱化拉升电阻80A与弱化拉低电阻90A皆被禁能。驱动信号SN_HV设定为低逻辑电平，与门NG1的输出被拉低至低逻辑电平，故拉低驱动器40″会被禁能。来自电平转换器20″的驱动信号OE_HV与PJ_HV分别被设定为高逻辑电平(追随输入/输出电源电压VDD_IO)与低逻辑电平，使得或门ORG的输出被拉低至低逻辑电平。因此，拉升驱动器30″会被使能，用以将输出端OT的电压电平拉高至输入/输出电源电压VDD_IO。换言之，输入/输出缓冲器200的输出端OT被设定于“strong 1”的逻辑状态。
由于输入/输出缓冲器200可在电源启动周期中核心电源电压尚未备妥时，将其输出端设定于多个既定逻辑状态中的一种，因此将可避免在此期间发生数据冲突或误动作、无法恢复的损害或烧毁事件。
图19B为弱化拉升电阻的另一实施方式。如图所示，弱化拉升电阻80B与图19A中所示的弱化拉升电阻80A相似，其差异在于省略了电阻R2，并修改了PMOS晶体管MOP2的尺寸。在此实施方式中，PMOS晶体管MOP2的尺寸修改成远小于拉升驱动器30″中PMOS晶体管MOP1的尺寸，使得输入/输出缓冲器200的输出端OT会被慢慢地拉高至高逻辑电平，并设定为“weak1”的逻辑状态，而非“strong 1”的逻辑状态。
图20B为弱化拉低电阻的另一实施方式。如图所示，弱化拉低电阻90B与图20A中所示的弱化拉低电阻90A相似，其差异在于省略了电阻R3，并修改了NMOS晶体管MON2的尺寸。在此实施方式中，NMOS晶体管MON2的尺寸修改成远小于拉低驱动器40″中NMOS晶体管MON1的尺寸，使得输入/输出缓冲器200的输出端OT会被慢慢地拉低至低逻辑电平，并设定为“weak 0”的逻辑状态，而非“strong 0”的逻辑状态。在某些实施方式中，电阻R2与R3可用一个或多个二极管或以二极管方式连接的晶体管来取代。
图22为一电子系统的一实施方式。如图所示，电子系统300包括通过一接合垫、一总线、一导线或其它组件耦合的第一、第二半导体装置310与320。举例而言，半导体装置310与320可为集成电路、芯片、马达驱动器、光学读写头，但不限定于此。
半导体装置310包括前述可于电源启动周期中核心电源电压尚未备妥时将其输出端设定为多个既定逻辑状态中的一种的输入/输出缓冲器200，因此，将可避免在电源启动周期中，发生数据冲突或误动作、无法恢复的损害或烧毁事件。
虽然本发明已以较佳实施方式揭露如上，然其并非用以限定本发明，任何本行业的相关技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (22)

1.一种电平转换器，其特征在于，所述电平转换器包括：
一第一逻辑单元，由一输入/输出电源电压供电，用以接收具有一核心电源电压的输入信号，并且所述第一逻辑单元包括第一、第二输出端；以及
一第一驱动器，耦合至所述第一输出端，用以在电源启动周期中所述核心电源电压尚未备妥时，通过交流耦合使得所述第一输出端上的电压电平追随所述输入/输出电源电压变动。
2.如权利要求1所述的电平转换器，其特征在于，在所述输入/输出电源电压与所述核心电源电压皆备妥之后，所述第一逻辑单元根据所述多个输入信号进行动作，而与所述第一驱动器无关。
3.如权利要求2所述的电平转换器，其特征在于，所述第一驱动器包括一电容，所述电容耦合于所述第一输出端与所述输入/输出电源电压之间。
4.如权利要求3所述的电平转换器，其特征在于，所述电容包括一变容器、一金属-氧化物-金属电容、一金属-绝缘物-金属电容、一电容方式连接的晶体管或其组合物。
5.如权利要求3所述的电平转换器，其特征在于，所述第一驱动器包括：
一晶体管，具有一第一端耦合至所述第一输出端、一控制端耦合至所述输入/输出电源电压，以及一第二端；以及
一二极管，耦合于所述晶体管的所述第二端与一接地电压之间。
6.如权利要求1所述的电平转换器，其特征在于，所述电平转换器还包括一第二驱动器耦合所述第二输出端，用以在电源启动周期中所述核心电源电压尚未备妥时，通过交流耦合使得所述第二输出端上的电压电平维持在一低逻辑状态。
7.如权利要求6所述的电平转换器，其特征在于，所述第二驱动器单元耦合于所述第二输出端与所述接地电压之间，并且所述第二驱动器单元包括一电容方式连接的晶体管、一二极管方式连接的晶体管或其组合物。
8.如权利要求1所述的电平转换器，其特征在于，所述第一逻辑单元包括：
一锁存器，耦合于所述输入/输出电源电压与所述第一、所述第二输出端
之间；以及
一差分对，耦合于所述接地电压与所述第一、所述第二输出端之间。
9.如权利要求8所述的电平转换器，其特征在于，所述锁存器包括二交叉耦合的MOS晶体管或二交叉耦合的反相器。
10.一种电平转换器，其特征在于，所述电平转换器包括：
一第一逻辑单元，由一输入/输出电源电压供电，用以接收具有一核心电源电压的输入信号，并且所述第一逻辑单元包括第一、第二输出端；以及
一第一驱动器，耦合至所述第一输出端，用以在电源启动周期中所述核心电源电压尚未备妥时，拉低所述第一输出端的电压电平。
11.如权利要求10所述的电平转换器，其特征在于，所述第一驱动器由来自一外部电路的一控制信号所控制，用以将所述第一输出端的电压电平拉至一接地电压。
12.如权利要求11所述的电平转换器，其特征在于，所述核心电源电压与所述输入/输出电源电压皆备妥时，所述第一驱动器被所述外部电路禁能。
13.如权利要求12所述的电平转换器，其特征在于，所述第一驱动器包括一开关组件耦合于所述第一输出端与所述接地电压之间，并且所述开关组件具有一控制端耦合来自所述外部电路的所述控制信号。
14.如权利要求10所述的电平转换器，其特征在于，所述第一驱动器包括一电阻性组件耦合于所述第一输出端与所述接地电压之间。
15.如权利要求14所述的电平转换器，其特征在于，所述电阻性组件包括：
至少一个二极管，耦合至所述第一输出端；以及
一晶体管，耦合至所述二极管与所述接地电压之间，并且所述晶体管包括一控制端耦合至所述输入/输出电源电压。
16.一种输入/输出缓冲器，其特征在于，所述输入/输出缓冲器包括：
多个如权利要求1所述的电平转换器；以及
多个驱动单元，耦合于所述多个电平转换器与一接合垫之间，用以在电源启动周期中，根据所述多个电平转换器中所述第一或所述第二输出端上的电压，将所述接合垫上的一逻辑状态选择性地设定为多个既定逻辑状态中的一个。
17.如权利要求16所述的输入/输出缓冲器，其中所述多个逻辑状态包括一“weak 0”状态、一“weak 1”状态、一“strong 0”状态、一“strong 1”状态以及一高阻抗状态。
18.如权利要求17所述的输入/输出缓冲器，其特征在于，所述多个驱动单元包括：
一拉升驱动器，耦合于所述输入/输出电源电压与所述接合垫之间，所述拉升驱动器于被启动时用以将所述接合垫上的逻辑状态设定为“strong 1”；
一拉低驱动器，耦合于所述接合垫与一接地电压之间，所述拉低驱动器于被启动时用以将所述接合垫上的逻辑状态设定为“strong 0”；
一弱化拉升电阻，耦合于所述接合垫与所述输入/输出电源电压之间，所述弱化拉升电阻于被启动时，用以将所述接合垫上的逻辑状态设定为“weak1”；以及
一弱化拉低电阻，耦合于所述接合垫与所述接地电压之间，所述弱化拉低电阻于被启动时用以将所述接合垫上的逻辑状态设定为“weak 0”，其中当所述拉升驱动器、所述拉低驱动器、所述弱化拉升电阻与所述弱化拉低电阻皆未启动时，所述接合垫上的逻辑电平被设定在所述高阻抗状态。
19.一种电平转换器，其特征在于，所述电平转换器包括：
一第一逻辑单元，由一第一电源电压供电，所述第一逻辑单元接收具有一核心电源电压的输入信号，并且所述第一逻辑单元包括第一、第二输出端；以及
第一、第二驱动器，分别耦合于所述第一输出端与所述第一电源电压之间以及所述第二输出端与一第二电源电压之间，其中于电源启动周期中所述第一和所述第二电源电压之一尚未备妥时，所述第一驱动器通过交流耦合使得所述第一输出端上的电压电平追随所述第一电源电压变化，而所述第二驱动器拉低所述第二输出端的电压电平或维持所述第二输出端的电压电平。
20.如权利要求19所述的电平转换器，其特征在于，所述第一、第二电源电压皆备妥之后，所述第一逻辑单元根据所述多个输入信号进行动作，而与所述第一、所述第二驱动器无关。
21.如权利要求20所述的电平转换器，其特征在于，在电源启动周期中所述第一或所述第二电源电压之一尚未备妥时，所述第二驱动器根据来自一外部电路的一控制信号，拉低所述第二输出端上的电压电平。
22.如权利要求20所述的电平转换器，其特征在于，在电源启动周期中所述第一或所述第二电源电压之一尚未备妥时，所述第二驱动器通过交流耦合维持所述第二输出端上的电压电平。
CN2008101703121A 2007-10-12 2008-10-10 电平转换器与相关的输入/输出缓冲器 Active CN101409549B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/871,234 US7804327B2 (en) 2007-10-12 2007-10-12 Level shifters
US11/871,234 2007-10-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110354457.9A Division CN102394628B (zh) 2007-10-12 2008-10-10 电平转换器与相关的输入/输出缓冲器

Publications (2)

Publication Number Publication Date
CN101409549A true CN101409549A (zh) 2009-04-15
CN101409549B CN101409549B (zh) 2012-01-04

Family

ID=40533575

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110354457.9A Active CN102394628B (zh) 2007-10-12 2008-10-10 电平转换器与相关的输入/输出缓冲器
CN2008101703121A Active CN101409549B (zh) 2007-10-12 2008-10-10 电平转换器与相关的输入/输出缓冲器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110354457.9A Active CN102394628B (zh) 2007-10-12 2008-10-10 电平转换器与相关的输入/输出缓冲器

Country Status (3)

Country Link
US (1) US7804327B2 (zh)
CN (2) CN102394628B (zh)
TW (1) TWI380584B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243481A (zh) * 2011-03-28 2011-11-16 上海华为技术有限公司 实现不同电源供电的模块之间互联的装置、方法及电路
CN102595090A (zh) * 2011-01-12 2012-07-18 联发科技股份有限公司 驱动电路级及其驱动方法
CN103065680A (zh) * 2011-10-20 2013-04-24 上海新储集成电路有限公司 一种基于相变存储单元的可编程电平转换器及其实现方法
CN103427824A (zh) * 2013-08-22 2013-12-04 深圳市汇顶科技股份有限公司 一种跨电压域的电平转移电路
CN103856198A (zh) * 2012-11-28 2014-06-11 上海华虹宏力半导体制造有限公司 电平转换器
CN104052457A (zh) * 2014-01-16 2014-09-17 威盛电子股份有限公司 差动信号传输器电路
CN104050938A (zh) * 2013-03-13 2014-09-17 瑞鼎科技股份有限公司 电压准位移位器
CN104052463A (zh) * 2013-03-13 2014-09-17 飞思卡尔半导体公司 电压电平转换器
CN104639149A (zh) * 2013-11-11 2015-05-20 京微雅格（北京）科技有限公司 三模高速的电平向上转换电路
CN105632438A (zh) * 2016-01-08 2016-06-01 京东方科技集团股份有限公司 电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路
CN106936422A (zh) * 2015-12-30 2017-07-07 格科微电子（上海）有限公司 电平转换电路
CN107771373A (zh) * 2015-05-18 2018-03-06 高通股份有限公司 具有副本偏置的高速的ac耦合的基于反相器的缓冲器
CN109412578A (zh) * 2018-12-27 2019-03-01 深圳讯达微电子科技有限公司 一种高速离线驱动器中的电平转换器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100138597A1 (en) * 2008-11-28 2010-06-03 Kabushiki Kaisha Toshiba Information Processing System, System Controller, and Memory Control Method
CN102394106B (zh) * 2011-10-27 2014-06-04 上海新储集成电路有限公司 基于相变存储单元的可编程双电平转换器及其实现方法
CN103490757B (zh) * 2013-08-28 2018-10-30 华为技术有限公司 一种基于i/o接口的信号输出方法和装置
JP6586102B2 (ja) * 2014-10-29 2019-10-02 株式会社半導体エネルギー研究所 表示装置、または電子機器
JP6676354B2 (ja) * 2014-12-16 2020-04-08 株式会社半導体エネルギー研究所 半導体装置
US9917588B2 (en) * 2015-07-08 2018-03-13 Nxp B.V. Level shifter and approach therefor
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
US9614529B1 (en) * 2016-02-01 2017-04-04 Qualcomm Incorporated Input/output (I/O) driver implementing dynamic gate biasing of buffer transistors
US9800230B1 (en) * 2016-06-29 2017-10-24 Qualcomm Incorporated Latch-based power-on checker
CN107452316A (zh) * 2017-08-22 2017-12-08 京东方科技集团股份有限公司 一种选择输出电路及显示装置
US10262706B1 (en) * 2018-05-25 2019-04-16 Vanguard International Semiconductor Corporation Anti-floating circuit
TWI691167B (zh) * 2018-10-03 2020-04-11 新唐科技股份有限公司 位準轉換器
US10855261B2 (en) * 2018-10-30 2020-12-01 Semiconductor Components Industries, Llc Level shifter with deterministic output during power-up sequence
US10659038B1 (en) 2019-03-12 2020-05-19 Nxp Usa, Inc. Power on reset latch circuit
US10979049B2 (en) * 2019-05-03 2021-04-13 Taiwan Semiconductor Manufacturing Company Ltd. Logic buffer circuit and method
TWI783242B (zh) * 2019-07-05 2022-11-11 円星科技股份有限公司 用於具有複數個電源域的積體電路的電源管理電路及方法
CN115664408B (zh) * 2022-11-10 2023-11-21 江苏谷泰微电子有限公司 一种未知电压域的电平转换器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5669684A (en) * 1995-12-07 1997-09-23 Agan; Tom A. Logic level shifter with power on control
US6154845A (en) * 1998-09-11 2000-11-28 Intel Corporation Power failure safe computer architecture
US6212050B1 (en) * 1999-04-05 2001-04-03 Intel Corporation Circuit and method for protecting input/output stage of a low voltage integrated circuit device from a failure of the internal power supply or in the power-up sequencing of power supplies
US6512401B2 (en) * 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
US6320406B1 (en) * 1999-10-04 2001-11-20 Texas Instruments Incorporated Methods and apparatus for a terminated fail-safe circuit
US6342802B1 (en) * 1999-10-28 2002-01-29 Seagate Technology Llc Multi-voltage power-up stable input/output buffer circuit in a disc drive
US6785107B1 (en) * 2001-06-22 2004-08-31 Lsi Logic Corporation Power sequence protection for a level shifter
JP3763775B2 (ja) * 2001-11-28 2006-04-05 富士通株式会社 電源立ち上がり時の動作を安定化したレベルコンバータ回路
US6906552B2 (en) * 2001-12-03 2005-06-14 Broadcom Corporation System and method utilizing a one-stage level shift circuit
US6586974B1 (en) * 2002-05-08 2003-07-01 Agilent Technologies, Inc. Method for reducing short circuit current during power up and power down for high voltage pad drivers with analog slew rate control
US6822479B1 (en) * 2002-05-09 2004-11-23 Marvell Semiconductor Israel Ltd. I/O buffer power up sequence
KR100521370B1 (ko) * 2003-01-13 2005-10-12 삼성전자주식회사 파워 검출부를 구비하여 누설 전류 경로를 차단하는 레벨쉬프터
US20050134355A1 (en) * 2003-12-18 2005-06-23 Masato Maede Level shift circuit
US7002371B2 (en) * 2003-12-29 2006-02-21 Freescale Semiconductor, Inc. Level shifter
US20050270065A1 (en) * 2004-06-03 2005-12-08 Dipankar Bhattacharya Coms buffer having higher and lower voltage operation
JP4502190B2 (ja) * 2004-06-08 2010-07-14 ルネサスエレクトロニクス株式会社 レベルシフタ、レベル変換回路及び半導体集積回路
US7205820B1 (en) * 2004-07-08 2007-04-17 Pmc-Sierra, Inc. Systems and methods for translation of signal levels across voltage domains
US7038492B2 (en) * 2004-08-06 2006-05-02 Faraday Technology Corp. Programmable level shifter for wide range operation purpose
US7471113B1 (en) * 2006-09-26 2008-12-30 Marvell International Ltd. Low crowbar current slew rate controlled driver
CN101047381B (zh) 2007-04-02 2010-04-14 威盛电子股份有限公司 电压电平转换电路、方法及初始电压提供的方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102595090B (zh) * 2011-01-12 2015-12-02 联发科技股份有限公司 驱动电路级及其驱动方法
CN102595090A (zh) * 2011-01-12 2012-07-18 联发科技股份有限公司 驱动电路级及其驱动方法
CN102243481A (zh) * 2011-03-28 2011-11-16 上海华为技术有限公司 实现不同电源供电的模块之间互联的装置、方法及电路
CN103065680A (zh) * 2011-10-20 2013-04-24 上海新储集成电路有限公司 一种基于相变存储单元的可编程电平转换器及其实现方法
CN103856198A (zh) * 2012-11-28 2014-06-11 上海华虹宏力半导体制造有限公司 电平转换器
CN104052463B (zh) * 2013-03-13 2018-10-19 恩智浦美国有限公司 电压电平转换器
CN104050938A (zh) * 2013-03-13 2014-09-17 瑞鼎科技股份有限公司 电压准位移位器
CN104052463A (zh) * 2013-03-13 2014-09-17 飞思卡尔半导体公司 电压电平转换器
CN103427824A (zh) * 2013-08-22 2013-12-04 深圳市汇顶科技股份有限公司 一种跨电压域的电平转移电路
WO2015024415A1 (zh) * 2013-08-22 2015-02-26 深圳市汇顶科技股份有限公司 一种跨电压域的电平转移电路
CN103427824B (zh) * 2013-08-22 2018-08-03 深圳市汇顶科技股份有限公司 一种跨电压域的电平转移电路
CN104639149A (zh) * 2013-11-11 2015-05-20 京微雅格（北京）科技有限公司 三模高速的电平向上转换电路
CN104639149B (zh) * 2013-11-11 2018-03-30 京微雅格（北京）科技有限公司 三模高速的电平向上转换电路
CN104052457A (zh) * 2014-01-16 2014-09-17 威盛电子股份有限公司 差动信号传输器电路
CN104052457B (zh) * 2014-01-16 2018-02-16 威盛电子股份有限公司 差动信号传输器电路
CN107771373A (zh) * 2015-05-18 2018-03-06 高通股份有限公司 具有副本偏置的高速的ac耦合的基于反相器的缓冲器
CN106936422A (zh) * 2015-12-30 2017-07-07 格科微电子（上海）有限公司 电平转换电路
CN105632438B (zh) * 2016-01-08 2017-12-08 京东方科技集团股份有限公司 电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路
CN105632438A (zh) * 2016-01-08 2016-06-01 京东方科技集团股份有限公司 电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路
CN109412578A (zh) * 2018-12-27 2019-03-01 深圳讯达微电子科技有限公司 一种高速离线驱动器中的电平转换器
CN109412578B (zh) * 2018-12-27 2023-10-03 深圳讯达微电子科技有限公司 一种高速离线驱动器中的电平转换器

Also Published As

Publication number Publication date
CN102394628A (zh) 2012-03-28
US7804327B2 (en) 2010-09-28
TW200917657A (en) 2009-04-16
TWI380584B (en) 2012-12-21
CN101409549B (zh) 2012-01-04
CN102394628B (zh) 2014-08-13
US20090096484A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
CN101409549B (zh) 电平转换器与相关的输入/输出缓冲器
KR100890671B1 (ko) 반도체 장치
US8368425B2 (en) Level shifter
EP1814224A2 (en) Level translator for converting a signal to a predetermined voltage range
KR101745753B1 (ko) 다중 전원용 레벨 시프터
US9525421B2 (en) High speed low voltage hybrid output driver for FPGA I/O circuits
KR20180040958A (ko) 저전압 소자로 구현되는 고전압 출력 드라이버
US7420393B2 (en) Single gate oxide level shifter
US6366124B1 (en) BiDirectional active voltage translator with bootstrap switches for mixed-supply VLSI
US20060220706A1 (en) Power-on solution to avoid crowbar current for multiple power supplies' inputs/outputs
US20090108871A1 (en) Methods, devices, and systems for a high voltage tolerant buffer
US7999573B2 (en) Low-voltage-to-high-voltage level converter for digital signals and related integrated circuit, system, and method
JP2000183724A (ja) 電圧レベルトランスファ―
CN101547004A (zh) 与门电路
US7218145B2 (en) Level conversion circuit
KR20060079755A (ko) 파워 다운 및 과전압 허용 한계를 가진 버스 홀드 회로
KR100311973B1 (ko) 로직 인터페이스 회로 및 이를 이용한 반도체 메모리 장치
US20100134146A1 (en) Voltage level translator and method
US8902554B1 (en) Over-voltage tolerant circuit and method
US7225283B1 (en) Asynchronous arbiter with bounded resolution time and predictable output state
US7768335B2 (en) Voltage level shifter circuit
US20240072804A1 (en) Two-stage high speed level shifter
US8803584B1 (en) Level shifter for noise and leakage suppression
JP5982460B2 (ja) 出力回路
KR100924341B1 (ko) 래치 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant