TWI691167B - 位準轉換器 - Google Patents

位準轉換器 Download PDF

Info

Publication number
TWI691167B
TWI691167B TW107134934A TW107134934A TWI691167B TW I691167 B TWI691167 B TW I691167B TW 107134934 A TW107134934 A TW 107134934A TW 107134934 A TW107134934 A TW 107134934A TW I691167 B TWI691167 B TW I691167B
Authority
TW
Taiwan
Prior art keywords
signal
coupled
output terminal
voltage source
level
Prior art date
Application number
TW107134934A
Other languages
English (en)
Other versions
TW202015341A (zh
Inventor
蔡文浩
張寶樹
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107134934A priority Critical patent/TWI691167B/zh
Priority to CN201910057128.4A priority patent/CN110995211A/zh
Application granted granted Critical
Publication of TWI691167B publication Critical patent/TWI691167B/zh
Publication of TW202015341A publication Critical patent/TW202015341A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Abstract

一種位準轉換器，包括位準轉換電路以及重置電路。位準轉換電路接收一輸入信號，且將輸入信號由一第一電源域轉換為一第二電源域，以於一信號輸出端產生一輸出信號。重置電路耦接於信號輸出端與一第一電壓源之間，且受控於第二電源域的一第一重置信號。

Description

位準轉換器
本申請案係關於一種位準轉換器，特別是有關於一種能在啟動期間提供正確輸出信號的位準轉換器。
在多電源積體電路（multi-power integrated circuit）中，需要設置位準轉換器，以將信號由一電源域轉換至另一電源域的位準轉換器是必要的。然而，傳統的位準轉換器通常在低操作電壓下工作，這可能會引發一些問題。舉例來說，在以升壓轉換器為基礎的電路中，用來控制升壓轉換器的控制信號是在一較低的電源域，且透過一位準轉換器轉換至一較高的電源域以用於控制升壓轉換器。此外，需要一降壓轉換器以提供一較低操作電壓以對內部元件/電路（例如，產生上述控制信號的電路、位準轉換器等等）供電。當此較低操作電壓尚未穩定時（例如，在啟動期間），上述控制信號的位準也不穩定，可能導致位準轉換器誤操作，進而導致升壓轉換器無法正常操作，嚴重時甚至是意外停止操作。
因此，本發明提供一種位準轉換器，包括位準轉換電路以及重置電路。位準轉換電路接收一輸入信號，且將輸入信號由一第一電源域轉換為一第二電源域，以於一信號輸出端產生一輸出信號。重置電路耦接於信號輸出端與一第一電壓源之間，且受控於第二電源域的一第一重置信號。
在一實施例中，位準轉換電路更根據輸入信號於一反相信號輸出端產生該第二電源域的一反相輸出信號。重置電路包括第一型電晶體、第二型電晶體、以及反相器。第一型電晶體具有耦接信號輸出端的一第一端、耦接第一電壓源的一第二端、以及接收第一重置信號的一控制端。第二型電晶體具有耦接反相信號輸出端的一第一端、耦接一第二電壓源的一第二端、以及一控制端。反相器耦接於第一型電晶體的控制端與第二型電晶體的控制端之間，且由第二電源域的一第一高操作電壓供電。在第一電源域的一第二高操作電壓尚未穩定時，第一型電晶體與第二型電晶體導通以將輸出信號重置為一初始位準。
本發明一實施例提供一種位準轉換器，包括位準轉換電路以及重置電路。位準轉換電路接收一輸入信號，且將輸入信號由一第一電源域轉換為一第二電源域，以於一信號輸出端產生一輸出信號。重置電路耦接信號輸出端以及一第一電壓源。在第一電源域的一第一高操作電壓穩定前的一第一期間，重置電路由第二電源域的第二高操作電壓供電，以操作來將輸出信號重置為一初始位準。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
第1A圖係表示根據本發明一實施例的位準轉換器1。參閱第1A圖，位準轉換器1包括位準轉換電路10以及重置電路11。位準轉換電路10耦接電壓源VS10與VS11，以分別接收高操作電壓VCCH與低操作電壓VSS作為供應電壓。位準轉換電路10透過信號輸入端T10接收輸入信號IN。當位準轉換電路10正常操作時，其對輸入信號IN執行位準轉換，也就是將輸入信號IN由一較低的電源域轉換為一較高的電源域(即高操作電壓VCCH的電源域(以下稱為VCCH電源域))，以於信號輸出端T11上產生輸出信號OUT，且於反相信號輸出端T11B上產生輸出信號OUTB，其中，輸出信號OUTB與輸出信號OUT互為反相，因此輸出信號OUTB也稱為反相輸出信號。重置電路11包括開關110與111以及反相器INV2。開關110之一端耦接電壓源VS10，其另一端耦接反相信號輸出端T11B於節點Noutb，且其控制端接收來自重置輸入端T12的重置信號RSTB。反相器INV2耦接電壓源VS10與VS11，以分別接收高操作電壓VCCH與低操作電壓VSS作為供 應電壓。反相器INV2的輸入端耦接重置輸入端T12以接收重置信號RSTB，並將重置信號RSTB進行反相以產生重置信號RST。開關111之一端耦接信號輸出端T11於節點Nout，其另一端耦接電壓源VS11，且其控制端接收來自反相器INV2的重置信號RST。因此可得知，開關110與111的導通/關斷狀態分別由重置信號RSTB與RST所控制。在此實施例中，重置信號RSTB處於VCCH電源域，也就是重置信號RSTB的高電壓位準高達至高操作電壓VCCH的位準。由於反相器INV2亦是在VCCH電源域下操作，因此重置信號RST也處於VCCH電源域。
第1B圖係表示第1A圖中位準轉換器1的詳細電路。在第1B圖的實施例中，位準轉換電路10包括N型金氧半(N-type Metal-Oxide-Semiconductor，NMOS)電晶體N1與N2、P型金氧半(P-type Metal-Oxide-Semiconductor，PMOS)電晶體P1與P2、以及反相器INV1。反相器INV1耦接電壓源VS12與VS11，以分別接收另一高操作電壓VCCL與低操作電壓VSS作為供應電壓。在此實施例中，高操作電壓VCCL的位準低於高操作電壓VCCH的位準，且低操作電壓VSS的位準低於高操作電壓VCCL的位準。反相器INV1的輸入端耦接輸入端T10以接收輸入信號IN，並將輸入信號IN進行反相以產生反相輸入信號INB。在此實施例中，輸入信號IN處於上述較低的電源域(即高操作電壓VCCL的電源域(以下稱為VCCL電源域))，也就是輸入信號IN的高電壓位準高達至高操作電壓VCCL的位準。由於反相器INV1亦是在VCCL電源域下操作，因此反向輸入信號INB也處於VCCL電源域。NMOS電晶體N1的汲極(輸入端)耦接反相信號輸出端T11B於節點Noutb，其源級(輸出端)耦接電壓源VS11，且其閘極(控制端)耦接信號輸入端T10以接收輸入信號IN。NMOS電晶體N2的汲極 (輸入端)耦接信號輸出端T11於節點Nout，其源級(輸出端)耦接電壓源VS11，且其閘極(控制端)耦接反相器INV1的輸出端以接收反相輸入信號INB。PMOS電晶體P1的源極(輸入端)耦接電壓源VS10，其汲級(輸出端)耦接反相信號輸出端T11B於節點Noutb，且其閘極(控制端)耦接信號輸出端T11於節點Nout。PMOS電晶體P2的源極(輸入端)耦接電壓源VS10，其汲級(輸出端)耦接信號輸出端T11於節點Nout，且其閘極(控制端)耦接反相信號輸出端T11B於節點Noutb。
參閱第1B圖，開關110包括PMOS電晶體P3，而開關111包括NMOS電晶體N3。PMOS電晶體P3的源極(輸入端)耦接電壓源VS10，其汲極(輸出端)耦接反相信號輸出端T11B於節點Noutb，且其閘極(控制端)耦接重置輸入端T12以接收重置信號RSTB。NMOS電晶體N3的汲極(輸入端)耦接信號輸出端T11於節點Nout，其源級(輸出端)耦接電壓源VS11，且其閘極(控制端)耦接反相器INV2的輸出端以接收反相重置信號RST。第2圖係表示根據本發明一實施例，位準轉換器1的主要信號與操作電壓在時間上的變化。以下將透過第1B圖與第2圖來說明位準轉換器1的操作。
參閱第1B圖與第2圖，於時間點T20，電源開始提供至位準轉換器1，此時，高操作電壓VCCH開始由低操作電壓VSS的位準L_VSS開始朝向位準L_VCCH上升。直到時間點點T22為止，高操作電壓VCCL維持在位準L_VSS而未上升。在時間點T20至時間點T22的期間可稱為啟動期間，且於此啟動期間，位準轉換電路10無法正常地對輸入信號IN執行位準轉換。在高操作電壓VCCH開始上升之後，由高操作電壓VCCH所供電的反相器INV2可正常操作。在時間點T20至 時間點T21的期間，重置信號RSTB處於位準L_VSS以導通PMOS電晶體P3，同時，透過反相器INV2的反相操作，NMOS電晶體N3根據反相重置信號RST而導通。此外，輸入信號IN處於位準L_VSS以關斷NMOS電晶體N1。此時，節點Nout上的電壓透過導通的NMOS電晶體N3而處於位準L_VSS，而節點Noutb上的電壓透過導通的PMOS電晶體P3而上拉至位準L_VCCH，使得PMOS電晶體P1導通且PMOS電晶體P2關斷。如此一來，節點Nout上的電壓能穩定地維持在位準L_VSS，也就是輸出信號OUT穩定維持在一對應的初始位準(L_VSS)；且節點Noutb上的電壓能穩定地維持在位準L_VCCH，也就是輸出信號OUTB穩定維持在一對應的初始位準(L_VCCH)。在時間點T21，重置信號RSTB開始朝向位準L_VCCH上升，以關斷PMOS電晶體P3與NMOS電晶體N3。在時間點T21至時間點T22的期間，輸出信號OUT穩定維持在初始位準L_VSS，且輸出信號OUTB穩定維持在初始位準L_VCCH。
在重置電壓RSTB上升至位準L_VCCH之後的時間點T22，高操作電壓VCCL開始朝向位準L_VCCH上升，使得反相器INV1能正常操作。在時間點T22之後，當輸入信號IN維持在位準L_VSS時，NMOS電晶體N1關斷。透過反相器INV1的反相操作，NMOS電晶體N2根據反相輸入信號INB而導通。此時，節點Nout上的電壓透過導通的NMOS電晶體N2而處於位準L_VSS以導通PMOS電晶體P1，且節點Noutb上的電壓透過導通的PMOS電晶體P1而維持在位準L_VCCH，藉以關斷PMOS電晶體P2。如此一來，隨著輸入信號IN維持在位準L_VSS，輸出信號OUT維持在位準L_VSS，且輸出信號OUTB維持在位準L_VCCH。
在時間點T23，當輸入信號IN由位準L_VSS朝向位準VCCL上升時，導通NMOS電晶體N1導通。透過反相器INV1的反相操作，NMOS電晶體N2根據反相輸入信號INB而關斷。此時，節點Noutb上的電壓透過導通的NMOS電晶體N1而朝向位準L_VSS下降以導通PMOS電晶體P2，且節點Nout上的電壓透過導通的PMOS電晶體P2而朝向位準L_VCCH上升以關斷PMOS電晶體P1。如此一來，隨著輸入信號IN的上升，輸出信號OUT變為位準L_VCCH，且輸出信號OUTB變為位準L_VSS。
根據上述實施例，在高操作電壓VCCL尚未上升的啟動期間，透過操作在VCCH電源域的重置電路11將輸出信號OUT箝制在初始位準，使得接收輸出信號OUT的後續電路/元件不會因為輸出信號OUT的不穩定而導致誤操作。在高操作電壓VCCL穩定維持在位準L_VCCL時，位準轉換電路10則可正常地根據輸入信號IN執行位準轉換操作，以進行VCCL電源域-VCCH電源域的轉換。
第3A圖係表示根據本發明另一實施例的位準轉換器3。參閱第3A圖，位準轉換器3包括位準轉換電路10以及重置電路31。位準轉換電路10的相關連接與操作與第1A圖相同，請參閱前文相關說明，在此省略敘述。重置電路31包括開關310與311以及反相器INV2。開關310之一端耦接電壓源VS10，其另一端耦接信號輸出端T11於節點Nout，且其控制端接收來自重置輸入端T12的重置信號RSTB。反相器INV2耦接電壓源VS10與VS11，以分別接收高操作電壓VCCH與低操作電壓VSS作為供應電壓。反相器INV2的輸入端耦接重置輸入端T12以接收重置信號RSTB，並將重置信號RSTB進行反相以產生重置信號RST。開關311之一端耦接反相信號輸出端T11B於節點Noutb，其 另一端耦接電壓源VS11，且其控制端接收來自反相器INV2的重置信號RST。因此可得知，開關310與311的導通/關斷狀態分別由重置信號RSTB與RST所控制。在此實施例中，重置信號RSTB處於VCCH電源域，也就是重置信號RSTB的高電壓位準高達至高操作電壓VCCH的位準。由於反相器INV2亦是在VCCH電源域下操作，因此重置信號RST也處於VCCH電源域。
第3B圖係表示第3A圖中位準轉換器3的詳細電路。參閱第3B圖，位準轉換電路10的電路架構與第1B圖相同，請參閱前文相關說明，在此省略敘述。如第3B圖所示，開關310包括PMOS電晶體P3’，而開關311包括NMOS電晶體N3’。PMOS電晶體P3’的源極(輸入端)耦接電壓源VS10，其汲極(輸出端)耦接信號輸出端T11於節點Nout，且其閘極(控制端)耦接重置輸入端T12以接收重置信號RSTB。NMOS電晶體N3’的汲極(輸入端)耦接反相信號輸出端T11B於節點Noutb，其源級(輸出端)耦接電壓源VS11，且其閘極(控制端)耦接反相器INV2的輸出端以接收反相重置信號RST。第4圖係表示根據本發明一實施例，位準轉換器3的主要信號與操作電壓在時間上的變化。以下將透過第3B圖與第4圖來說明位準轉換器1的操作。
參閱第3B圖與第4圖，於時間點T40，電源開始提供至位準轉換器3，此時，高操作電壓VCCH開始由低操作電壓VSS的位準L_VSS開始朝向位準L_VCCH上升。直到時間點點T42為止，高操作電壓VCCL維持在位準L_VSS而未上升。在時間點T40至時間點T42的期間可稱為啟動期間，且於此啟動期間，位準轉換電路10無法正常地對輸入信號IN執行位準轉換。在高操作電壓VCCH開始上升之後，由高操作電壓VCCH所供電的反相器INV2可正常操作。在時間點T40至 時間點T41的期間，重置信號RSTB處於位準L_VSS以導通PMOS電晶體P3’，同時，透過反相器INV2的反相操作，NMOS電晶體N3’根據反相重置信號RST而導通。此外，輸入信號IN處於位準L_VSS以關斷NMOS電晶體N1。此時，節點Nout上的電壓透過導通的PMOS電晶體P3’而上拉至位準L_VCCH，而節點Noutb上的電壓透過導通的NMOS電晶體N3’而處於位準L_VSS，使得PMOS電晶體P1關斷且PMOS電晶體P2導通。如此一來，節點Nout上的電壓能上升且穩定地維持在位準L_VCCH，也就是輸出信號OUT穩定維持在一對應的初始位準(L_VCCH)；且節點Noutb上的電壓能穩定地維持在位準L_VSS，也就是輸出信號OUTB穩定維持在一對應的初始位準(L_VSS)。在時間點T41，重置信號RSTB開始朝向位準L_VCCH上升，以關斷PMOS電晶體P3’與NMOS電晶體N3’。在時間點T41至時間點T42的期間，輸出信號OUT穩定維持在初始位準L_VCCH，且輸出信號OUTB穩定維持在初始位準L_VSS。
在重置電壓RSTB上升至位準L_VCCH之後的時間點T42，高操作電壓VCCL開始朝向位準L_VCCH上升，使得反相器INV1能正常操作。在時間點T42之後，當輸入信號IN處於位準L_VCCL時，NMOS電晶體N1導通。透過反相器INV1的反相操作，NMOS電晶體N2根據反相輸入信號INB而關斷。此時，節點Noutb上的電壓透過導通的NMOS電晶體N1而朝向位準L_VSS下降以導通PMOS電晶體P2，且節點Nout上的電壓透過導通的PMOS電晶體P2而朝向位準L_VCCH上升以關斷PMOS電晶體P1。如此一來，隨著輸入信號IN的上升，輸出信號OUT處於在位準L_VCCH，且輸出信號OUTB處於位準L_VSS。
在時間點T43，當輸入信號IN由位準L_VCCL朝向位準 L_VSS下降時，NMOS電晶體N1關斷。透過反相器INV1的反相操作，NMOS電晶體N2根據反相輸入信號INB而導通。此時，節點Nout上的電壓透過導通的NMOS電晶體N2而處於位準L_VSS以導通PMOS電晶體P1，且節點Noutb上的電壓透過導通的PMOS電晶體P1而維持在位準L_VCCH，藉以關斷PMOS電晶體P2。如此一來，隨著輸入信號IN的下降，輸出信號OUT變為位準L_VSS，且輸出信號OUTB變為位準L_VCCH。
根據上述實施例，在高操作電壓VCCL尚未上升的啟動期間，透過操作在VCCH電源域的重置電路31將輸出信號OUT箝制在初始位準，使得接收輸出信號OUT的後續電路/元件不會因為輸出信號OUT的不穩定而導致誤操作。在高操作電壓VCCL穩定維持在位準L_VCCL時，位準轉換電路10則可正常地根據輸入信號IN執行位準轉換操作，以進行VCCL電源域-VCCH電源域的轉換。
第5圖係表示根據本發明一實施例的升壓系統。參閱第5圖，升壓系統5包括升壓器50、降壓轉換器51、功能電路52、升壓控制器53、以及位準轉換器54。在此實施例中，位準轉換器54可以第1A圖、第1B圖、第3A圖、或第3B圖中的位準轉換器來實現，以將接收到的信號由一較低的電源域轉換為一較高的電源域。當升壓系統5接收到輸入電壓VCCIN時，表示升壓系統5上電(power-on)。在升壓系統5由輸入電壓VCCIN供電而正常操作時，升壓器50接收輸入電壓VCCIN，且產生具有較高位準的高操作電壓VCCH。由於用來執行各種操作或任務的功能電路52以及控制升壓器50的升壓控制器53操作在較低電壓，則降壓轉換器51接收高操作電壓VCCH並產生高操作電壓VCCL以實現降壓轉換。也就是，降壓轉換器51產生的高操作電壓 VCCL的位準低於高操作電壓VCCH的位準。高操作電壓VCCL提供至功能電路52以及升壓控制器53，作為其操作電壓，即功能電路52以及升壓控制器53係操作在VCCL電源域。透過位準轉換器54執行的電源域轉換，可將升壓控制器53所產生的控制信號(作為位準轉換器的輸入信號IN)由VCCL電源域轉換至VCCH電源域以產生VCCH電源域的輸出信號(即輸出信號OUT/OUTB)。
在升壓系統5上電的過程(例如第2圖的時間點T40至T41的期間)中，高操作電壓VCCH幾乎是隨著輸入電壓VCCIN而上升。然而，高操作電壓VCCL是在高操作電壓VCCHG上升至位準L_VCCH之後才會開始上升。因此，用來控制升壓器50的升壓控制器53在上電的過程中無法正常工作且無法產生正確的輸出信號給位準轉換器54。若位準轉換器54係以習知的架構來實現，其將會誤操作並產生不穩定或不正確的輸出信號給升壓器50，導致升壓轉換器無法正常操作，嚴重時甚至是意外停止操作。根據上述，位準轉換器54採用第1A圖、第1B圖、第3A圖、或第3B圖中的電路架構。如此一來，在高操作電壓VCCL尚未上升或尚未穩定時，位準轉換器54可將其輸出信號(例如輸出信號OUT箝制在初始位準，使得接收輸出信號OUT的升壓器50不會因為輸出信號OUT的不穩定而導致誤操作。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1、3:位準轉換器
5:升壓系統
10:準轉換電路
11、31:重置電路
50:升壓器
51:降壓轉換器
52:功能電路
53:升壓控制器
54:位準轉換器
110、111、310、311:開關
IN:輸入信號
INB:反相輸入信號
INV1、INV2:反相器
L_VCCL、L_VCCH、L_VSS:位準
N1…N3、N3’:NMOS電晶體
Nout、Noutb:節點
OUT:輸出信號
OUTB:反相輸出信號
P1…P3、P3’:PMOS電晶體
RST、RSTB:反相信號
T10:信號輸入端
T11:信號輸出端
T11B:反相信號輸出端
T12:重置輸入端
T20…T23、T40…T43:時間點
VCCH、VCCL:高操作電壓
VS10…VS12:電壓源
VSS:低操作電壓
第1A圖表示根據本發明一實施例的位準轉換器。
第1B圖表示根據本發明另一實施例的位準轉換器。
第2圖表示根據本發明一實施例，第1B圖所示位準轉換器的主要信號與操作電壓在時間上的變化。
第3A圖表示根據本發明一實施例的位準轉換器。
第3B圖表示根據本發明另一實施例的位準轉換器。
第4圖表示根據本發明一實施例，第3B圖所示位準轉換器的主要信號與操作電壓在時間上的變化。
第5圖表是根據本發明一實施例的升壓系統。
1:位準轉換器
10:位準轉換電路
11:重置電路
110、111:開關
IN:輸入信號
INB:反相輸入信號
INV1、INV2:反相器
N1…N3:NMOS電晶體
Nout、Noutb:節點
OUT:輸出信號
OUTB:反相輸出信號
P1…P3:PMOS電晶體
RST、RSTB:反相信號
T10:信號輸入端
T11:信號輸出端
T11B:反相信號輸出端
T12:重置輸入端
VCCH、VCCL:高操作電壓
VS10…VS12:電壓源
VSS:低操作電壓

Claims (7)

  1. 一種位準轉換器，包括：一位準轉換電路，接收一輸入信號，且將該輸入信號由一第一電源域轉換為一第二電源域，以於一信號輸出端產生一輸出信號且於一反相信號輸出端產生該第二電源域的一反相輸出信號；以及一箝位電路，耦接於該信號輸出端與一第一電壓源之間，且受控於該第二電源域的一第一重置信號；其中，該箝位電路包括：一第一開關，耦接於該信號輸出端與該第一電壓源之間，且接收該第一重置信號；以及一第二開關，耦接於該反相信號輸出端與該第二電源域的一第二電壓源之間，且接收一第二重置信號，其中，該第一重置信號與該第二重置信號互為反相；其中，該第一開關包括一第一第一型電晶體，具有耦接該信號輸出端的一第一端、耦接該第一電壓源的一第二端、以及接收該第一重置信號的一控制端；其中，該第二開關包括一第一第二型電晶體，具有耦接該反相信號輸出端的一第一端、耦接該第二電壓源的一第二端、以及一控制端；其中，該箝位電路更包括一反相器，耦接於該第一第一型電晶體的該控制端與該第一第二型電晶體的該控制端之間，且由該第二電源域的一第一高操作電壓供電；以及其中，在該第一電源域的一第二高操作電壓尚未穩定時，該第一型電晶體與該第二型電晶體導通以將該輸出信號箝制為一初始位 準。
  2. 如申請專利範圍第1項所述之位準轉換器，其中，該位準轉換電路包括：一第一反相器，耦接該第一電壓源與該第一電源域的一第三電壓源，接收該輸入信號，且將該輸入信號反相以產生一反相輸入信號；一第二第一型電晶體，具有耦接該反相信號輸出端的一輸入端、耦接該第一電壓源的一輸出端、以及接收該輸入信號的一控制端；一第三第一型電晶體，具有耦接該信號輸出端的一輸入端、耦接該第一電壓源的一輸出端、以及接收該反相輸入信號的一控制端；一第二第二型電晶體，具有耦接該第二電源域的該第二電壓源的一輸入端、耦接該反相信號輸出端的一輸出端、以及耦接該信號輸出端的一控制端；以及一第三第二型電晶體，具有耦接該第二電壓源的一輸入端、耦接該信號輸出端的一輸出端、以及耦接該反相信號輸出端的一控制端；其中，該第一電壓源接收一低操作電壓，該第二電壓源接收該第一高操作電壓，且該第三電壓源接收該第二高操作電壓，以及該第一高操作電壓高於該第二高操作電壓。
  3. 如申請專利範圍第1項所述之位準轉換器，其中，該位準轉換電路包括：一第一反相器，耦接該第一電源域的一第三電壓源與該第二電壓源，接收該輸入信號，且將該輸入信號反相以產生一反相輸入信號；一第二第一型電晶體，具有耦接該反相信號輸出端的一輸入端、耦接該第二電壓源的一輸出端、以及接收該輸入信號的一控制端；一第三第一型電晶體，具有耦接該信號輸出端的一輸入端、耦接該第 二電壓源的一輸出端、以及接收該反相輸入信號的一控制端；一第二第二型電晶體，具有耦接該第一電壓源的一輸入端、耦接該反相信號輸出端的一輸出端、以及耦接該信號輸出端的一控制端；以及一第三第二型電晶體，具有耦接該第一電壓源的一輸入端、耦接該信號輸出端的一輸出端、以及耦接該反相信號輸出端的一控制端；其中，該第一電壓源接收該第二電壓域的該第一高操作電壓，該第二電壓源接收一低操作電壓，且該第三電壓源接收該第二高操作電壓，以及該第一高操作電壓高於該第二高操作電壓。
  4. 一種位準轉換器，包括：一位準轉換電路，接收一輸入信號，且將該輸入信號由一第一電源域轉換為一第二電源域，以於一信號輸出端產生一輸出信號；以及一箝位電路，耦接該信號輸出端以及一第一電壓源；其中，在該第二電源域的一第一高操作電壓開始上升後且在該第一電源域的一第二高操作電壓上升至一特定位準之前的一第一期間，該箝位電路由該第一高操作電壓供電，以操作來將該輸出信號箝制為一初始位準。
  5. 如申請專利範圍第4項所述之位準轉換器，其中，該箝位電路包括：一第一開關，耦接於該信號輸出端與該第一電壓源之間，且於該第一期間內導通。
  6. 如申請專利範圍第5項所述之位準轉換器，其中，該第一電壓源提供一低操作電壓，該位準轉換電路更根據該輸入信號於一反相信號輸出端產生該第二電源域的一反相輸出信號，且該箝位電路更包括； 一第二開關，耦接於提供該第一高操作電壓的一第二電壓源與該反相信號輸出端之間，且於該第一期間內導通。
  7. 如申請專利範圍第5項所述之位準轉換器，其中，該第一電壓源提供該第一高操作電壓，該位準轉換電路更根據該輸入信號於一反相信號輸出端產生該第二電源域的一反相輸出信號，且該箝位電路更包括；一第二開關，耦接於該反相信號輸出端與提供一低操作電壓的一第二電壓源之間，且於該第一期間內導通。
TW107134934A 2018-10-03 2018-10-03 位準轉換器 TWI691167B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107134934A TWI691167B (zh) 2018-10-03 2018-10-03 位準轉換器
CN201910057128.4A CN110995211A (zh) 2018-10-03 2019-01-22 位准转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107134934A TWI691167B (zh) 2018-10-03 2018-10-03 位準轉換器

Publications (2)

Publication Number Publication Date
TWI691167B true TWI691167B (zh) 2020-04-11
TW202015341A TW202015341A (zh) 2020-04-16

Family

ID=70081558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134934A TWI691167B (zh) 2018-10-03 2018-10-03 位準轉換器

Country Status (2)

Country Link
CN (1) CN110995211A (zh)
TW (1) TWI691167B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115224936A (zh) * 2021-04-15 2022-10-21 瑞昱半导体股份有限公司 具有自适应机制的电压转换电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200509026A (en) * 2003-08-25 2005-03-01 Ind Tech Res Inst Scan driver, scan driving system with low input voltage and their level shift voltage circuit
US7795945B2 (en) * 2006-05-24 2010-09-14 Sharp Kabushiki Kaisha Signal process circuit, level-shifter, display panel driver circuit, display device, and signal processing method
US9030249B2 (en) * 2013-02-20 2015-05-12 Seiko Instruments Inc. Level shift circuit
US9183808B2 (en) * 2010-12-08 2015-11-10 Renesas Electronics Corporation Level shift circuit with automatic timing control of charging transistors, and driver circuit having the same
TW201626719A (zh) * 2014-11-25 2016-07-16 英特爾股份有限公司 電壓準位移位器電路
TWI563801B (en) * 2015-06-29 2016-12-21 Global Unichip Corp Receiver circuit
US9806717B2 (en) * 2014-11-06 2017-10-31 Qualcomm Incorporated High-speed level-shifting multiplexer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422447B1 (ko) * 2001-10-09 2004-03-11 삼성전자주식회사 고속 반도체 장치에 채용하기 적합한 레벨 컨버터를가지는 신호컨버팅 장치 및 신호컨버팅 방법
US7205820B1 (en) * 2004-07-08 2007-04-17 Pmc-Sierra, Inc. Systems and methods for translation of signal levels across voltage domains
US7804327B2 (en) * 2007-10-12 2010-09-28 Mediatek Inc. Level shifters
US7772912B2 (en) * 2007-11-13 2010-08-10 Himax Technologies Limited Level shift circuit and method thereof
US7884643B2 (en) * 2008-07-10 2011-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Low leakage voltage level shifting circuit
US8102199B2 (en) * 2008-11-18 2012-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low voltage level shifting circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200509026A (en) * 2003-08-25 2005-03-01 Ind Tech Res Inst Scan driver, scan driving system with low input voltage and their level shift voltage circuit
US7795945B2 (en) * 2006-05-24 2010-09-14 Sharp Kabushiki Kaisha Signal process circuit, level-shifter, display panel driver circuit, display device, and signal processing method
US9183808B2 (en) * 2010-12-08 2015-11-10 Renesas Electronics Corporation Level shift circuit with automatic timing control of charging transistors, and driver circuit having the same
US9030249B2 (en) * 2013-02-20 2015-05-12 Seiko Instruments Inc. Level shift circuit
US9806717B2 (en) * 2014-11-06 2017-10-31 Qualcomm Incorporated High-speed level-shifting multiplexer
TW201626719A (zh) * 2014-11-25 2016-07-16 英特爾股份有限公司 電壓準位移位器電路
TWI563801B (en) * 2015-06-29 2016-12-21 Global Unichip Corp Receiver circuit

Also Published As

Publication number Publication date
TW202015341A (zh) 2020-04-16
CN110995211A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
US5321324A (en) Low-to-high voltage translator with latch-up immunity
US7847590B2 (en) Level shifter including cascode sets
JP2006054886A (ja) ロー漏洩電流を持つレベルシフタ
KR100800482B1 (ko) 부스팅 회로를 구비하는 레벨 쉬프터
US9240787B2 (en) Wide supply range high speed low-to-high level shifter
EP1326342B1 (en) Level shift circuit for transmitting signal from leading edge to trailing edge of input signal
KR100891909B1 (ko) 반도체 장치
US20190207595A1 (en) Near zero quiescent current circuit for selecting a maximum supply voltage
TWI691167B (zh) 位準轉換器
US6784700B1 (en) Input buffer circuit
US9660651B2 (en) Level shift circuit
US10348305B2 (en) Level shift circuit
TW589795B (en) High-to-low level shift circuit
KR20180047208A (ko) 전원 제어장치 및 이를 포함하는 반도체 메모리 장치
WO2023073904A1 (ja) レベルシフト回路
WO2018152719A1 (zh) 方波产生方法及方波产生电路
US20130002332A1 (en) Bus switch circuit
TWI681628B (zh) 電壓位準移位電路
US7170329B2 (en) Current comparator with hysteresis
KR101043381B1 (ko) 플로우팅을 방지하는 입력 버퍼
CN108259025B (zh) 一种时钟产生电路
US9065444B2 (en) Power-up initial circuit
CN115208378A (zh) 电平转换器
CN110829829A (zh) 时钟波高值升压电路
CN110943737A (zh) 一种电荷泵系统及非易失存储器