TW201626719A - 電壓準位移位器電路 - Google Patents

電壓準位移位器電路 Download PDF

Info

Publication number
TW201626719A
TW201626719A TW104134544A TW104134544A TW201626719A TW 201626719 A TW201626719 A TW 201626719A TW 104134544 A TW104134544 A TW 104134544A TW 104134544 A TW104134544 A TW 104134544A TW 201626719 A TW201626719 A TW 201626719A
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
node
input
coupled
Prior art date
Application number
TW104134544A
Other languages
English (en)
Other versions
TWI575876B (zh
Inventor
阿密特 翠維帝
傑帝 庫卡尼
卡諾斯 德永
穆漢梅 凱拉
詹姆士 權斯
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201626719A publication Critical patent/TW201626719A/zh
Application granted granted Critical
Publication of TWI575876B publication Critical patent/TWI575876B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

實施例包含用於在低電壓域與高電壓域之間電壓準位移位資料訊號之設備、方法、及系統。在某些實施例中，電壓準位移位器電路包含適應性保持電路、強化的可停供應電路、及/或電容式升壓電路，以降低電壓準位移位器電路支援的低電壓域的最小電壓。說明及主張其它實施例。

Description

電壓準位移位器電路
本發明的實施例大致上關於電子電路的技術領域，特別關於電壓準位移位器電路。
此處提供背景說明以大致地呈現本揭示的脈絡。在此先前技術一節中說明至某種程度之本案發明人的工作、以及申請時不被視為先前技術之說明的態樣既未被明示、也未被暗指為本揭示的先前技術。除非於此特別表明，否則本節中所述的方式不是本揭示的申請專利範圍中的先前技術且不被視為是本節結論的先前技術。
在積體電路中，不同的電路區塊可以以不同的供應電壓操作。使用電壓準位移位器電路以將區塊之間的數位輸入/輸出(I/O)訊號轉換(例如將來自低供應電壓域的I/O訊號轉換成高供應電壓域，反之亦然)。
100‧‧‧電壓準位移位器電路
102‧‧‧輸入端
104‧‧‧輸出端
106‧‧‧輸入電路
108‧‧‧準位移位器電路
110a‧‧‧反相器
112‧‧‧低電壓供應軌
114‧‧‧資料節點
116‧‧‧資料條節點
118‧‧‧反相器
120‧‧‧高電壓供應軌
122‧‧‧接地電壓
124‧‧‧防火牆節點
200‧‧‧電壓準位移位器電路
230‧‧‧中間節點
232‧‧‧中間條節點
300‧‧‧電壓準位移位器電路
400‧‧‧電壓準位移位器電路
500‧‧‧電壓準位移位器電路
600‧‧‧電壓準位移位器電路
700‧‧‧電壓準位移位器電路
800‧‧‧電壓準位移位器電路
900‧‧‧電壓準位移位器電路
1000‧‧‧電壓準位移位器電路
1100‧‧‧計算裝置
MN1‧‧‧下拉電晶體
MN2‧‧‧下拉電晶體
MN3‧‧‧保持器電晶體
MN4‧‧‧保持器電晶體
MN5‧‧‧防火牆電晶體
MN6‧‧‧防火牆電晶體
MN7‧‧‧下拉電晶體
MN8‧‧‧下拉電晶體
MP1‧‧‧提升電晶體
MP2‧‧‧提升電晶體
MP3‧‧‧中斷電晶體
MP4‧‧‧中斷電晶體
從配合附圖的下述詳細說明，將容易瞭解實施例。為 了便於說明，類似的代號代表類似的結構元件。以舉例方式而非限定方式，於附圖的圖形中顯示實施例。
圖1顯示根據各式各樣的實施例之包含適應性保持電路的電壓準位移位器電路。
圖2顯示根據各式各樣的實施例之包含強化的可停(interruptible)供應電路之電壓準位移位器電路。
圖3顯示根據各式各樣的實施例之包含堆疊強化可停供應電路之電壓準位移位器電路。
圖4顯示根據各式各樣的實施例之包含電容式升壓電路之電壓準位移位器電路。
圖5顯示根據各式各樣的實施例之包含適應性保持電路及強化的可停供應電路之電壓準位移位器電路。
圖6顯示根據各式各樣的實施例之包含適應性保持電路及電容式升壓電路之電壓準位移位器電路。
圖7顯示根據各式各樣的實施例之包含強化的可停供應電路及電容式升壓電路之電壓準位移位器電路。
圖8顯示根據各式各樣的實施例之包含適應性保持電路、強化的可停供應電路及電容式升壓電路之電壓準位移位器電路。
圖9顯示根據各式各樣的實施例之包含適應性保持電路、選擇性賦能強化的可停供應電路、及選擇性賦能的電容式升壓電路之電壓準位移位器電路。
圖10顯示根據各式各樣的實施例之包含二準位移位器級之電壓準位移位器電路。
圖11顯示根據各式各樣的實施例之配置成使用此處所述的設備及方法之舉例說明的系統。
【發明內容及實施方式】
在下述詳細說明中，參考形成其一部份的附圖，在附圖中，類似代號代表類似構件，以及以圖示方式顯示可實施的實施例。須瞭解，可以使用其它實施例，以及，在不悖離本揭示的範圍之下，可以作出結構或邏輯的變化。因此，下述詳細說明不應被視為限定性的，且實施例的範圍是由後附的申請專利範圍及其均等範圍界定。
以最有助於瞭解主張的標的之方式，將各式各樣的操作依序說明成多個離散的動作或是操作。但是，說明的次序不應被解釋為意指這些操作一定是次序相依的。特別地，這些操作可以不用依呈現的次序執行。可以以不同於說明的實施例中的次序，執行所述的操作。可以執行各式各樣增加的操作及/或說明的操作可以在增加的實施例中省略。
基於本揭示的目的，「A及/或B」及「A或B」文句意指(A)、(B)、或(A及B)。基於本揭示的目的，「A、B及/或C」之文句意指(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B及C)。
說明可以使用「在實施例中(in an embodiment)」、或是「在眾多實施例中(in embodiments)」等詞句，它 們都是意指一或更多相同或不同的實施例。此外，與本揭示的實施例相關地使用之「包括(comprising)」、「包含(including)」、「具有(having)」等詞是同義的。
如同此處所使用般，「電路」一詞意指或包含特定應用積體電路(ASIC)、電子電路、處理器(共用的、專用的、或群組)、結合的邏輯電路、及/或其它提供所述功能之適當的硬體組件或是它們的部份。如同此處所用般，「電腦實施的方法」意指由一或更多處理器、具有一或更多處理器的電腦系統、例如智慧型手機(其包含一或更多處理器)等行動裝置、平板電腦、膝上型電腦、機上盒、遊戲機台、等等執行的任何方法。
說明及圖式將電晶體稱為MPx電晶體以表示電晶體是p型電晶體、或稱為MNx電晶體以表示電晶體是n型電晶體。電晶體的型式僅為舉例說明，其它實施例可以使用其它型式的電晶體以執行類似功能。
各式各樣的實施例包含電壓準位移位器電路以將資料訊號從第一電壓域轉換至第二電壓域。資料訊號可為在代表第一邏輯值(例如邏輯0)之低電壓位準與代表第二邏輯值(例如邏輯1)之高電壓位準之間切換的數位資料訊號。在某些實施例中，低電壓位準可為接地電壓，高電壓位準可為正電壓(例如，具有根據電壓域使用的供應電壓之值)。在資料訊號之低電壓位準與高電壓位準之間的電壓差，對於第二電壓域可以比對於第一電壓域還大。此外，第二電壓域使用的高供應電壓VDD高(VDDH)可 以大於第一電壓域使用的低供應電壓VDD低(VDDL)。
在各式各樣的實施例中，此處所述的電壓準位移位器電路包含一或更多組件以降低低供應電壓VDDL的最小電壓Vmin，電壓準位移位器電路在此最小電壓操作(例如跨越處理、電壓、及溫度條件)。舉例而言，電壓準位移位器電路包含適應性保持電路、強化的可停供應電路、及/或電容式升壓電路以降低低供應電壓的Vmin。降低的Vmin允許在第一電壓域中操作的電路區塊以更低的供應電壓操作，藉以降低耗電。
圖1顯示根據各式各樣的實施例之包含適應性保持電路的電壓準位移位器電路100(於下稱為「電路100」)。電路100在輸入端102接收輸入資料訊號DIN以及使輸出資料訊號DOUT在輸出端104通過。電路100包含耦合至準位移位器電路108之輸入電路106。如同所示，輸入電路106包含與輸入端102串聯耦合的三個反相器110a-c以產生輸入訊號IN(輸入資料訊號DIN的反相版)、輸入條訊號INB(輸入訊號IN的反相版)、及延遲輸入訊號INd(輸入訊號IN的延遲版)。如圖1所示，輸入訊號IN、輸入條訊號INB、及延遲輸入訊號INd可以在具有對應的標號之分別的節點處傳遞至準位移位器電路108。為了易於說明，輸入電路106及準位移位器電路108顯示成分開的電路。
在各式各樣的實施例中，在低電壓域中，輸入資料訊號DIN由輸入端102接收。反相器110a-c可以耦合至低 電壓供應軌112以接收低供應電壓VDDL，以及，反相器110a-c可以在低供應電壓VDDL上操作。
在各式各樣的實施例中，準位移位器電路108包含被驅動至輸入訊號IN的電流值之資料節點(Q)114以及被驅動至輸入訊號IN的電流值的相反值之資料條節點(QB)116。資料條節點116經由反相器118而耦合至輸出端104，以提供輸出資料訊號DOUT。在其它實施例中，輸出端104可耦合至資料節點114以接收輸出資料訊號DOUT。
在各式各樣的實施例中，準位移位器電路108包含高供應電壓軌120以接收高供應電壓VDDH。提升電晶體MP1及MP2耦合至高供應電壓軌120(例如，在它們的源極端)。中斷電晶體MP3耦合於提升電晶體MP1與資料節點114之間。中斷電晶體MP4耦合於提升電晶體MP2與資料條節點116之間。下拉電晶體MN1耦合於資料節點114與接地電壓122之間，下拉電晶體MN2耦合於資料條節點116與接地電壓122之間。中斷電晶體MP3與下拉電晶體MN1在它們分別的閘極端接收輸入訊號IN。中斷電晶體MP4與下拉電晶體MN2在它們分別的閘極端接收輸入條訊號INB。
在各式各樣的實施例中，電路100的適應性保持電路包含保持器電晶體MN3和MN4及/或防火牆電晶體MN5和MN6。在眾多實施例中，保持器電晶體MN3的汲極端耦合成接收輸入條訊號INB。保持器電晶體MN3的源極 端耦合至資料節點114，以及，保持器電晶體MN3的閘極端耦合至資料條節點116。在眾多實施例中，保持器電晶體MN4的汲極端耦合成接收延遲輸入訊號INd。保持器電晶體MN4的源極端耦合至資料條節點116，以及，保持器電晶體MN4的閘極端耦合至資料節點114。
防火牆電晶體MN5耦合於保持器電晶體MN3與接地電壓122之間，以及，防火牆電晶體MN6耦合於保持器電晶體MN4與接地電壓122之間。防火牆電晶體MN5和MN6的閘極端在防火牆節點124彼此耦合。防火牆節點124接收防火牆訊號，當低電壓域作動時(例如非電力閘控)防火牆訊號具有邏輯低的值(例如0伏特)，以及，當低電壓域被電力閘控時(例如電力關閉)，防火牆訊號具有邏輯高的值。當低電壓域被電力閘控時，低供應電壓VDDL可以降低及/或關閉(例如被帶至0伏特)。在各式各樣的實施例中，當防火牆訊號具有邏輯低的值時，防火牆電晶體MN5及MN6可以關閉(例如未導通)。
在各式各樣的實施例中，當輸入訊號IN從邏輯高位準(例如VDDL)切換至邏輯低位準(例如0伏特)時，下拉電晶體MN1關閉且保持器電晶體MN3開啟，藉以充電資料節點114。在此點，資料節點114具有高電阻，以及，在保持器電晶體MN3的閘極端(以及資料條節點116)之電壓具有VDDH的值。在各式各樣的實施例中，高供應電壓VDDH可以大於低供應電壓VDDL與保持器電晶體MN3的臨界電壓VTHmn3的總合。因此，經由保 持器電晶體MN3，資料節點114被充電至VDDL。或者，VDDH小於VDDL及VTHmn3的總合，在此情形中，資料節點114被充電至VDDH-VTHmn3的值。
因此，提升電晶體MP2的閘極至源極電壓降低，因而降低提升電晶體MP2的提升強度(例如，由MP2導通的電流量)。因此，在下拉電晶體MN2與提升電晶體MP2之間的競爭在低VDDL會緩和，而允許下拉電晶體MN2下拉資料條節點116至0伏特。當資料條節點116從VDDH至0伏特的轉換完成時，保持器電晶體MN3關閉，以及，經由提升電晶體MP1，資料節點114被充電至VDDH。
當輸入條訊號INB從邏輯高切換至邏輯低時，由保持器電晶體MN4提供類似的競爭降低。類似於保持器電晶體MN3為提升電晶體MP2及下拉電晶體MN2提供的競爭降低，藉由降低提升電晶體MP1與下拉電晶體MN1之間的競爭，保持器電晶體MN4可幫助切換處理。由於保持器電晶體MN4的汲極端接收延遲輸入訊號INd，所以，在保持器電晶體MN4開始充電資料條節點116之前，下拉電晶體MN2關閉(例如根據輸入條訊號INB)。
在各式各樣的實施例中，當資料條節點116被下拉及提升電晶體MP1開啟時，增加的競爭路徑會存在。當保持器電晶體MN3提供VDDL給資料節點114時，提升電晶體MP1將資料節點114充電至VDDH。當資料節點114 完全切換至0及保持器電晶體MN3關閉時，此競爭路徑停止存在。但是，此競爭路徑會將延遲加至電路100(例如，從輸入資料訊號DIN至輸出資料訊號DOUT的延遲)。
此外，在提升電晶體MP1與保持器電晶體MN3之間的競爭期間，短路電流從高電壓供應軌120流經提升電晶體MP1及保持器電晶體MN3而流至低電壓供應軌112。但是，在某些實施例中，此短路電流由在低電壓域操作的一或更多裝置(例如邏輯裝置)使用。因此，短路電流不會被浪費。
在各式各樣的實施例中，防火牆電晶體MN5和MN6及/或反相器110c的電晶體可以具有相當小的尺寸。當低電壓域受電力閘控時防火牆電晶體MN5及MN6可以僅是開啟，且不會影響電路100的延遲。
圖2顯示根據各式各樣的實施例之包含強化的可停供應電路之電壓準位移位器電路200(於下稱為「電路200」)。電路200包含類似於電路100的組件，以類似代號表示。電路200未包含電路100的適應性保持電路。因此，保持器電晶體MN3及MN4的汲極端耦合至接地電壓222，以及，電路200未包含防火牆電晶體。此外，輸入電路206包含二反相器210a-b以產生輸入訊號IN(輸入資料訊號DIN的相反)及輸入條訊號INB(輸入資料訊號DIN的相反)。
在各式各樣的實施例中，電路200的準位移位器電路 208包含強化的可停供應電路，強化的可停供應電路包含下拉電晶體MN7及MN8。下拉電晶體MN7的源極端耦合至提升電晶體MP1與中斷電晶體MP3之間的中間節點(N)230。下拉電晶體MN7的閘極端接收輸入訊號IN(例如，耦合至中斷電晶體MP3的閘極端及/或下拉電晶體MN1的閘極端)。
下拉電晶體MN8的源極端耦合至提升電晶體MP2與中斷電晶體MP4之間的中間條節點(NB)232。下拉電晶體MN8的閘極端接收輸入條訊號INB(例如，耦合至中斷電晶體MP4的閘極端及/或下拉電晶體MN2的閘極端)。下拉電晶體MN7和MN8的汲極端耦合至共同接地電壓222。
在各式各樣的實施例中，當輸入訊號IN從0轉換至VDDL時，中斷電晶體MP3的閘極至源極電壓降低，因而降低提升電晶體MP1及中斷電晶體MP3提供的提升路徑的強度。因此，經由下拉電晶體MN1，資料節點214可以被下拉至0伏特。但是，隨著VDDL的值降低，由中斷電晶體MP3提供的供應中斷會降低，以及，在提升電晶體MP1與下拉電晶體MN1之間存在有競爭路徑。
在各式各樣的實施例中，下拉電晶體MN7提供增加的供應中斷以進一步弱化下拉路徑以及允許降低的VDDL值(例如降低的Vmin)被使用。當輸入訊號IN從0轉換至VDDL時，在下拉電晶體MN7與提升電晶體MP1之間形成電阻路徑。電阻路徑使中間節點N的電壓減少一數量 △(例如從VDDH至VDDH-△)。中間節點N的電壓降低會降低中斷電晶體MP3的閘極至源極電壓，因而強化中斷電晶體MP3提供的供應中斷。
舉例而言，當VDDL相當低時(例如接近Vmin)，以及在準位轉變期間中斷電晶體MP3處於次臨界管轄時，在中間節點N處即使是電壓小縮減，仍會顯著地降低中斷電晶體MP3的強度。在一非限定實例中，約100mV的△會在提升電晶體MP1及中斷電晶體MP3提供的提升路徑之提升強度上10倍的縮減。
類似的供應中斷可由中斷電晶體MP4及下拉電晶體MN8提供，以降低當輸入條訊號INB從0轉換至VDDL時由提升電晶體MP2及中斷電晶體MP4為資料條節點216提供的提升路徑的強度。
圖3顯示根據各式各樣的實施例之包含堆疊強化可停供應電路之電壓準位移位器電路300(於下稱為「電路300」)。電路300包含類似於電路200的組件，以類似代號表示。
相較於電路200，電路300包含增加的中斷電晶體MP5及MP6、以及增加的下拉電晶體MP9及MP10。中斷電晶體MP5耦合於提升電晶體MP1與中斷電晶體MP3之間(舉例而言，中斷電晶體MP5的汲極端在第一中間節點(N1)334耦合至中斷電晶體MP3的源極端以及中斷電晶體MP5的源極端在第二中間節點(N2)336耦合至提升電晶體MP1的汲極端)。下拉電晶體MN9的閘極端 及中斷電晶體MP5的閘極端接收輸入訊號IN。下拉電晶體MN9的源極端耦合至第二中間節點336以及下拉電晶體MN9的汲極端耦合至接地電壓322。
如圖3所示，中斷電晶體MP6及下拉電晶體MN10以類似方式耦合於電路300內。舉例而言，中斷電晶體MP6耦合於第一中間條節點(NIB)338與第二中間條節點(N2B)340之間(舉例而言，在中斷電晶體MP4與提升電晶體MP2之間)。下拉電晶體MN10耦合於第二中間節點340與接地電壓322之間。
在各式各樣的實施例中，中斷電晶體MP5及下拉電晶體MN9提供另外的供應中斷以進一步弱化提升電晶體MP1與中斷電晶體MP3和MP5提供的下拉路徑的下拉強度。類似地，中斷電晶體MP6及下拉電晶體MN10提供另外的供應中斷以進一步弱化提升電晶體MP2與中斷電晶體MP4和MP6提供的下拉路徑的下拉強度。
圖4顯示根據各式各樣的實施例之包含電容式升壓電路之電壓準位移位器電路400(於下稱為「電路400」)。電路400包含類似於電路100及/或200的組件，以類似代號表示。電路400未包含電路100的適應性保持電路或是電路200或電路300的強化可停供應電路。
在各式各樣的實施例中，輸入電路406包含與輸入端402串聯耦合之眾多反相器410a-f。反相器410a-f產生輸入訊號IN、輸入條訊號INB、延遲輸入訊號IND、及延遲輸入條訊號INBD。在某些實施例中，如同參考圖1的電 路100之上述所述般，延遲輸入訊號IND及延遲輸入條訊號INBD會比延遲輸入訊號INd被延遲較長的時間。
在各式各樣的實施例中，電路400的電容式升壓電路包含p型電晶體MPX1、MPX2、及n型電晶體MNX1，p型電晶體MPX1、MPX2、及n型電晶體MNX1耦合於接收輸入訊號IN之輸入節點444與接收經過升壓的輸入訊號INX之升壓輸入節點446之間。電晶體MNX1及MPX1在它們的汲極端接收輸入訊號。電晶體MPX2可以是電容式配置(舉例而言，其汲極與源極端沿著輸入節點444與升壓輸入節點446之間的導電路徑而彼此耦合)。電晶體MNX1在其閘極端接收低供應電壓VDDL，以及，電晶體MPX1和MPX2的閘極端接收延遲輸入訊號IND。
在各式各樣的實施例中，升壓輸入訊號INX被遞送至準位移位器電路408之輸入(例如，遞送至中斷電晶體MP3及下拉電晶體MN1)。在各式各樣的實施例中，當輸入訊號IN具有VDDL的值時，電容式升壓電路產生電壓高於VDDL之升壓輸入訊號INX。
當輸入訊號IN從0轉變至VDDL時，延遲輸入訊號IND尚未轉變，且電晶體MPX1及MPX2因而開啟。只要延遲輸入訊號IND維持在0伏特，則經由電晶體MPX1，可將升壓輸入節點446充電至VDDL。接著，當延遲輸入訊號IND從0轉變至VDDL時，延遲輸入訊號IND的上升電壓會經過電容式耦合電晶體MPX2而被傳遞至升壓輸入節點446，因而將升壓輸入訊號INX充電至大於VDDL 的電壓。
在眾多實施例中，電晶體MNX1作為二極體(例如，當輸入訊號IN是VDDL時)。假使升壓輸入訊號INX的電壓降至VDDL-VTHmnx1時(其中，VTHmnx1是電晶體MNX1的臨界電壓)，則電晶體MNX1開啟以充電升壓輸入節點446。
在各式各樣的實施例中，與輸入訊號IN相比，升壓輸入訊號INX的更高電壓會增加下拉電晶體MN1的下拉強度，因而降低下拉電晶體MN1與提升電晶體MP1之間的競爭。
在各式各樣的實施例中，當輸入條訊號INB從0轉變至VDDL時，類似的電容式升壓可由電晶體MPX3、MPX4、及MNX2提供。電容式耦合電晶體MPX4會在升壓輸入節點448產生升壓輸入條訊號INBX。
在某些實施例中，電壓準位移位器電路包含適應性保持電路(例如電路100的適應性保持電路)、強化的可停供應電路(例如電路200或300的強化的可停供應電路)、及/或電容式升壓電路(例如電路400之電容式升壓電路)之任何組合。適應性保持電路、強化的可停供應電路、及電容式升壓電路均提供用於電壓準位移位器電路之降低的最小電壓Vmin(例如低供應電壓VDDL的最小電壓)。但是，適應性保持電路、強化的可停供應電路、及電容式升壓電路也均貢獻延遲給電壓準位移位器電路。因此，可以根據應用而選擇適應性保持電路、強化的可停 供應電路、及/或電容式升壓電路的組合及/或配置。
舉例而言，圖5顯示根據各式各樣的實施例之包含適應性保持電路及強化的可停供應電路之電壓準位移位器電路500(於下稱為「電路500」)。類似於電路100的適應性保持電路，適應性保持電路包含保持器電晶體MN3和MN4以及防火牆電晶體MN5和MN6。類似於電路200的強化的可停供應電路，強化的可停供應電路包含下拉電晶體MN7和MN8以及中斷電晶體MP3和MP4。
圖6顯示包含適應性保持電路及電容式升壓電路之電壓準位移位器電路600(於下稱為「電路600」)。類似於電路100的適應性保持電路，適應性保持電路包含保持器電晶體MN3及MN4以防火牆電晶體MN5和MN6。類似於電路400的電容式升壓電路，電容式升壓電路包含p型電晶體MPX1和MPX3、n型電晶體MNX1和MNX2、以及電容式耦合電晶體MPX2和MPX4。
在眾多實施例中，電路600又包含輸入電路606，輸入電路606包含眾多反相器610a-f。輸入電路606從輸入端602接收輸入資料訊號DIN，以及產生輸入訊號IN、輸入條訊號INB、第一延遲輸入訊號INd、第一延遲輸入條訊號INBd、第二延遲輸入訊號IND、及第二延遲輸入條訊號INBD。第二延遲輸入訊號IND及第二延遲輸入條訊號INBD會分別比第一延遲輸入訊號INd及第一延遲輸入條訊號INBd被延長更長的時間。
第一延遲輸入條訊號INBd會被傳送至保持器電晶體 MN3的汲極端，以及，第一延遲輸入訊號INd會被傳送至保持器電晶體MN4的汲極端。第二延遲輸入訊號IND會被傳送至p型電晶體MPX1及電容式耦合電晶體MPX2的閘極端。第二延遲輸入條訊號INBD會被傳送至p型電晶體MPX3及電容式耦合電晶體MPX4的閘極端。在某些實施例中，輸入電路606包含增加的反相器，耦合於反相器610a與反相器610f之間，以提供所需延遲給訊號INd、INBd、IND、及/或INBD。
圖7顯示包含強化的可停供應電路及電容式升壓電路之電壓準位移位器電路700(於下稱為「電路700」)。類似於電路200的強化的可停供應電路，強化的可停供應電路包含下拉電晶體MN7和MN8以及中斷電晶體MP3和MP4。類似於電路400的電容式升壓電路，電容式升壓電路包含p型電晶體MPX1和MPX3、n型電晶體MNX1和MNX2、以及電容式耦合電晶體MPX2和MPX4。
圖8顯示根據各式各樣的實施例之包含適應性保持電路、強化的可停供應電路及電容式升壓電路之電壓準位移位器電路800(於下稱為「電路800」)。類似於電路100的適應性保持電路，適應性保持電路包含保持器電晶體MN3和MN4以及防火牆電晶體MN5和MN6。類似於電路200的強化的可停供應電路，強化的可停供應電路包含下拉電晶體MN7和MN8以及中斷電晶體MP3和MP4。類似於電路400的電容式升壓電路，電容式升壓電路包含p型電晶體MPX1和MPX3、n型電晶體MNX1和 MNX2、以及電容式耦合電晶體MPX2和MPX4。
圖9顯示電壓準位移位器電路900(於下稱為「電路900」)，類似於電路800，電路900包含適應性保持電路、強化的可停供應電路及電容式升壓電路。電路900又包含賦能電晶體MNEN1和MNEN2以允許強化的可停供應電路被選擇性地賦能。賦能電晶體MNEN1耦合於下拉電晶體MN7與接地之間。賦能電晶體MNEN2耦合於下拉電晶體MN8與接地之間。賦能電晶體MNEN1和MNEN2在它們分別的閘極端接收第一賦能訊號EN1。第一賦能訊號開啟賦能電晶體MNEN1和MNEN2以使強化的可停供應電路賦能，以及，關閉賦能電晶體MNEN1和MNEN2以使強化的可停供應電路禁能。
增加地、或替代地，電路900包含賦能電晶體MPEN1和MPEN2以允許電容式升壓電路被選擇性地賦能。賦能電晶體MPEN1的源極端耦合至升壓輸入節點946。賦能電晶體MPEN1的汲極端耦合至輸入電路906的反相器910a以接收輸入訊號IN。賦能電晶體MPEN1的閘極端接收第二賦能訊號EN2。賦能電晶體MPEN2的源極端耦合至升壓輸入條節點948。賦能電晶體MPEN2的汲極端耦合至輸入電路906的反相器910b以接收輸入條訊號INB。賦能電晶體MPEN2的閘極端接收第二賦能訊號EN2。
第二賦能訊號EN2關閉賦能電晶體MPEN1和MPEN2以使電容式升壓電路賦能。第二賦能訊號EN2開 啟賦能電晶體MPEN1和MPEN2以使電容式升壓電路禁能。當電容式升壓電路被禁能時，賦能電晶體MPEN1使輸入訊號IN傳送至升壓輸入節點946，賦能電晶體MPEN2使輸入條訊號INB傳送至升壓輸入條節點948。
在各式各樣的實施例中，電路900的輸入電路906包含與輸入端902串聯耦合的眾多反相器910a-f。在某些實施例中，輸入電路906的反相器910d可為三態反相器，以及，可在三態輸入處接收第二賦能訊號EN2，以當電容式升壓電路被禁能時，將反相器910d選擇性地置於三態模式中。當反相器910d處於三態模式中時，反相器910d的輸出具有高阻抗以及有效地關閉反相器910e和910f的輸出。因此，電晶體MPX1、MPX2、MPX3、及MPX4被關閉。
圖10顯示根據各式各樣的實施例之電壓準位移位器電路1000(於下稱為「電路1000」)。電路1000包含第一準位移位器級1050(也稱為「第一級1050」)及第二準位移位器級1052(也稱為「第二級1052」)。第一級1000包含類似於電路100、200、300、400、500、600、700、800、及/或900的電路。舉例而言，第一級1000顯示於圖10中，包含類似於電路100(具有適應性保持電路)的電路。第一級1000包含耦合於高供應軌1020與節點1056之間的二極體式連接的電晶體1054，節點1056是在提升電晶體MP1與MP2之間。二極體式連接的電晶體1054會將節點1056處的電壓降低至中間電壓 VDDHI，中間電壓VDDHI是在高供應電壓VDDH之下(例如相差二極體式連接的電晶體1054的臨界電壓)。因此，第一級1050在資料節點1014產生資料訊號Q1、以及在資料條節點1016產生資料條訊號Q1B，它們是在低電壓域與高電壓域之間的中間電壓域中。資料訊號Q1及資料條訊號Q1B被傳送至第二級1052。
在各式各樣的實施例中，第二級1052會將資料訊號Q1及/或資料條訊號Q1B準位移位，以產生在高電壓域的輸出資料訊號(例如在0伏特與VDDH之間波動)。第二級1052可包含或不包含適應性保持電路、強化的可停供應電路、及/或電容式升壓電路。
將清楚，電路1000的實施例包含任何適當數目的二極體式連接的電晶體1054以產生中間電壓VDDHI。增加地或替代地，在某些實施例中，電路1000包含二個以上的準位移位器級。
圖11顯示使用此處說明的設備及/或方法(例如電路100、200、300、400、500、600、700、800、900、或1000)之舉例說明的計算裝置1100。如同所示，計算裝置1100包含多個組件，例如一或更多處理器1104(顯示一個)及至少一通訊晶片1106。在各式各樣的實施例中，一或更多處理器1104均包含一或更多處理器核心。在各式各樣的實施例中，至少一通訊晶片1106也實體地及電地耦合至一或更多處理器1104。在另外的實施中，通訊晶片1106是一或更多處理器1104的一部份。在各式 各樣的實施例中，計算裝置1100包含印刷電路板(PCB)1102。對於這些實施例，一或更多處理器1104及通訊晶片1106可以配置於其上。在替代實施例中，各種組件可以不使用PCB 1102而耦合。
取決於其應用，計算裝置1100包含可以或不可以實體地及電地耦合至PCB 1102的其它組件。這些其它組件包含但不限於記憶體控制器1105、依電性記憶體(例如，動態隨機存取記憶體(DRAM)1108)、非依電性記憶體(例如，唯讀記憶體(ROM)1110)、快閃記憶體1112、儲存裝置1111(例如硬碟機(HDD))、輸入/輸出(I/O)控制器1114、數位訊號處理器(未顯示)、密碼處理器(未顯示)、圖形處理器1116、一或更多天線1118、顯示器(未顯示)、觸控螢幕顯示器1120、觸控螢幕控制器1122、電池1124、音頻編解碼器(未顯示)、視頻編解碼器(未顯示)、全球定位系統(GPS)裝置1128、羅盤1130、加速計(未顯示)、陀螺儀(未顯示)、揚音器1132、相機1134、及大量儲存裝置(例如硬碟機、固態驅動器、光碟(CD)、數位多樣式光碟(DVD))(未顯示)等等。在各式各樣的實施例中，處理器1104可以與其它組件集成於相同晶粒中以形成系統晶片(SoC)。
在某些實施例中，一或更多處理器1104、快閃記憶體1112、及/或儲存裝置1111包含儲存程式指令之相關的韌體(未顯示)，這些程式指令配置成回應這些程式指令 由一或更多處理器1104執行，會使計算裝置1100能夠實施所有或選取的此處說明之方法的態樣。在各式各樣的實施例中，使用與一或更多處理器1104、快閃記憶體1112、或儲存裝置1111分別的硬體，增加地或替代地執行這些態樣。
在各式各樣的實施例中，計算裝置1100的一或更多組件包含此處所述的電路100、200、300、400、500、600、700、800、900、及/或1000。舉例而言，電路100、200、300、400、500、600、700、800、900、及/或1000可以包含於計算裝置1100的I/O控制器1114、處理器1104、記憶體控制器1105、及/或另一組件中。在某些實施例中，電路100、200、300、400、500、600、700、800、900、及/或1000可以包含於處理器1104中，以允許在相當低電壓域中操作的電路與在相當高電壓域中操作的電路接口。在某些實施例中，處理器1104包含眾多電路100、200、300、400、500、600、700、800、900、及/或1000。
通訊晶片1106能夠有線及/或無線通訊以用於與計算裝置1100往返傳輸資料。「無線」一詞及其衍生詞用以說明經由使用通過非固體介質之調變的電磁輻射來傳輸資料的電路、裝置、系統、方法、技術、通訊通道、等等。此詞並非意指相關連裝置未含有任何接線，但是，在某些實施例中，它們可能未含任何接線。通訊晶片1106可以實施多種無線標準或是通信協定，包含但不限於IEEE 702.20、長程演進(LTE)、進階LTE(LTE-A)、一般分封無線電服務(GPRS)、演進資料最佳化(Ev-DO)、演進的高速分封接取(HSPA+)、演進的高速下行鏈路分封接取(HSDPA+)、演進的高速上行鏈路分封接取(HSUPA+)、全球行動通訊系統(GSM)、GSM演進增強資料(EDGE)、分碼多接取(CDMA)、分時多接取(TDMA)、數位增強無線電信(DECT)、全球互通微波接取(WiMAX)、藍芽、其衍生、以及以3G、4G、5G、及更新世代標示的任何其它無線協定。計算裝置1100可包含眾多通訊晶片1106。舉例而言，第一通訊晶片1106可以專用於較短範圍的無線通訊，例如Wi-Fi及藍芽，而第二通訊晶片1106可以專用於較長範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、等等。
在各式各樣的實施中，計算裝置1100可以是膝上型電腦、上網本筆記型電腦、超薄筆記型電腦、智慧型手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元(例如遊戲機台或自動娛樂單元)、數位相機、設備、可攜式音樂播放器、或是數位攝影機。在另外的實施中，計算裝置1100可為處理資料的任何其它電子裝置。
下述說明某些非限定的實例。
實例1是電壓準位移位器電路，包括：輸入節點，用 以接收第一電壓域中的輸入訊號；資料節點，用以保持輸入訊號的邏輯狀態，以用於產生對應於輸入訊號及在第二電壓域中的輸出訊號；資料條節點，用以保持輸入條訊號的邏輯狀態，輸入條訊號是輸入訊號的相反；以及，保持器電晶體，具有耦合至資料節點的源極端、耦合至資料條節點的閘極端、及用以接收輸入條訊號之汲極端。
實例2是實例1的電路，其中，保持器電晶體是第一保持器電晶體，以及，其中，電路又包括第二保持器電晶體，第二保持器電晶體具有耦合至資料條節點的源極端、耦合至資料節點的閘極端、以及用以接收輸入訊號的延遲版本之汲極端。
實例3是實例2的電路，又包括：第一防火牆電晶體，耦合於第一保持器電晶體與接地端之間；以及，第二防火牆電晶體，耦合於第二保持器電晶體與接地端之間，其中，第二防火牆電晶體的閘極端耦合至第一防火牆電晶體的閘極端，以及，其中，第一及第二防火牆電晶體的閘極端會接收防火牆訊號，以當第一電壓域被電力閘控時，選擇性地驅動資料節點及資料條節點至0伏特。
實例4是實例1至3中任一實例的電路，又包括：下拉電晶體，耦合於資料節點與接地端之間；中斷電晶體，耦合至資料節點；以及，提升電晶體，耦合於中斷電晶體及供應軌之間，供應軌會接收供應電壓。
實例5是實例4的電路，其中，中斷電晶體及下拉電晶體的閘極端會接收輸入訊號，以及，其中提升電晶體的 閘極端耦合至資料條節點。
實例6是實例5的電路，其中，下拉電晶體是第一下拉電晶體，以及，其中，電路又包括耦合於接地端與中間節點之間的第二下拉電晶體，中間節點是在提升電晶體與中斷電晶體之間，其中，第二下拉電晶體的閘極端會接收輸入訊號。
實例7是實例6的電路，其中，中斷電晶體是第一中斷電晶體，以及，其中，電路又包括：第二中斷電晶體，耦合於第一中斷電晶體與提升電晶體之間；以及，第三下拉電晶體，耦合於接地端與第二中間節點之間，第二中間節點是在提升電晶體與第二中斷電晶體之間，其中，第三下拉電晶體的閘極端會接收輸入訊號。
實例8是實例4的電路，又包括電容式升壓電路，耦合至輸入節點以將經過升壓的輸入訊號遞送至中斷電晶體及下拉電晶體。
實例9是實例1的電路，其中，輸入節點、資料節點、資料條節點、及保持器電晶體包含於電壓準位移位器電路的第一級中，以及，其中，電壓準位移位器電路又包含第二級以接收第一級的輸出訊號以及產生在第三電壓域的第二級之輸出訊號。
實例10是電壓準位移位器電路，包括：輸入節點，用以接收與第一電壓域相關連的輸入資料訊號；資料節點，用以保持輸入資料訊號的邏輯狀態，以用於產生對應於輸入訊號及在第二電壓域中的輸出訊號，第二電壓域是 高於第一電壓域；第一下拉電晶體，耦合於資料節點與接地端之間，下拉電晶體的閘極端會接收輸入訊號；中斷電晶體，耦合至資料節點，中斷電晶體的閘極端會接收輸入訊號；提升電晶體，耦合於中斷電晶體與供應軌之間，供應軌會接收與第二電壓域相關連的供應電壓；以及，第二下拉電晶體，耦合於接地端與中間節點之間，中間節點是在提升電晶體與中斷電晶體之間，其中，第二下拉電晶體的閘極端會接收輸入訊號。
實例11是實例10的電路，其中，中斷電晶體是第一中斷電晶體，以及，其中，電路又包括：第二中斷電晶體，第二中斷電晶體耦合於第一中斷電晶體與提升電晶體之間；以及，第三下拉電晶體，耦合於接地端與第二中間節點之間，第二中間節點是在提升電晶體與第二中斷電晶體之間，其中，第三下拉電晶體的閘極端會接收輸入訊號。
實例12是實例10的電路，又包括資料條節點，用以保持輸入條訊號的邏輯狀態，輸入條訊號是輸入訊號的相反，其中，提升電晶體的閘極端耦合至資料條節點。
實例13是實例12的電路，又包括保持器電晶體，保持器電晶體具有耦合至資料節點的源極端、耦合至資料條節點的閘極端、以及用以接收輸入條訊號的汲極端。
實例14是實例13的電路，其中，保持器電晶體是第一保持器電晶體，以及，其中，電路又包括第二保持器電晶體，第二保持器電晶體具有耦合至資料條節點的源極 端、耦合至資料節點的閘極端、以及用以接收輸入訊號的延遲版本之汲極端。
實例15是實例10至14的電路之任一者，又包括電容式升壓電路，耦合至輸入節點以在資料節點將輸入資料訊號的電壓增加至第一電壓域的供應電壓之上。
實例16是實例15的電路，其中，輸入節點是第一輸入節點，以及，其中，電容式升壓電路包含：p型電晶體，耦合於第二輸入節點與第一輸入節點之間，其中，第二輸入節點會接收第一電壓域中的資料訊號，以及，其中，第一p型電晶體的閘極端會接收資料訊號的延遲版本；n型電晶體耦合於第一輸入節點與第二輸入節點之間，n型電晶體的閘極端會接收與第一電壓域相關連的供應電壓；以及，電容式耦合電晶體，耦合於p型電晶體與第一輸入節點之間，電容式耦合電晶體會充電第一輸入節點以在第一輸入節點產生經過升壓的資料訊號。
實例17是實例11的電路，又包括賦能電晶體，耦合於第二下拉電晶體與接地端之間，賦能電晶體的閘極端會接收賦能訊號以使電路之強化的供應中斷模式選擇性地賦能。
實例18是系統，包括：第一輸入節點，用以接收在低電壓域的輸入訊號；以及，電容式升壓電路，耦合於第一輸入節點與第二輸入節點之間，電容式升壓電路包括：p型電晶體，耦合於第一輸入節點與第二輸入節點之間，第一p型電晶體的閘極端會接收輸入訊號的延遲版本；n 型電晶體耦合於第一輸入節點與第二輸入節點之間，n型電晶體的閘極端會接收與低電壓域相關連的低供應電壓；以及，電容式耦合電晶體，耦合於p型電晶體與第二輸入節點之間，電容式耦合電晶體會充電第二輸入節點至大於低供應電壓的電壓位準以產生經過升壓的輸入訊號。實例18的系統又包括準位移位電路以在第二輸入節點接收經過升壓的輸入訊號以及產生對應於輸入訊號及在高電壓域中的輸出訊號，高電壓域比低電壓域具有更高的電壓準位。
實例19是實例18的系統，其中，p型電晶體及n型電晶體彼此並聯耦合。
實例20是實例18的系統，其中，電容式耦合電晶體的閘極端會接收輸入訊號的延遲版本。
實例21是實例18的系統，其中，準位移位電路包含：中斷電晶體，耦合至資料節點，資料節點會保持輸入訊號的邏輯狀態，其中，中斷電晶體的閘極端耦合至第二輸入節點；提升電晶體，耦合於中斷電晶體與供應軌之間，供應軌會接收與高電壓域相關連的高供應電壓；以及，下拉電晶體，耦合於接地端與中間節點之間，中間節點是在提升電晶體與中斷電晶體之間，其中，下拉電晶體的閘極端耦合至第二輸入節點。
實例22是實例21的系統，其中，準位移位電路又包括：資料節點，用以保持輸入訊號的邏輯狀態；資料條節點，用以保持輸入條訊號的邏輯狀態，輸入條訊號是輸入 訊號的相反；保持器電晶體，具有耦合至資料節點的源極端、耦合至資料條節點的閘極端、及用以接收輸入條訊號的汲極端。
實例23是實例18的系統，又包括賦能電晶體，耦合至第二輸入節點，當電容式升壓電路被禁能時，賦能電晶體會使輸入訊號選擇性地遞送至第二輸入節點。
實例24是實例18至23中任一實例的系統，又包括：處理器，耦合至準位移位電路，處理器包含用以在低電壓域操作的第一電路區以及用以在高電壓域操作的第二電路區。
雖然為了說明而於此顯示及說明某些實施例，但是，本申請案涵蓋此處討論的實施例的任何適應或變異。因此，顯然可知，此處所述的實施例僅由申請專利範圍限定。
在揭示中記載「一(a)」或「第一」元件或其均等時，則此揭示包含一或更多此元件，既未要求也未排除二或更多此元件。此外，用於辨識元件之次序標示詞(例如第一、第二、或第三)是用以在元件之間作區別，而不是表示或暗指要求的或限定的數目的此元件，除非另外指明，否則，它們也不是表示這些元件特定位置或是次序。
100‧‧‧電壓準位移位器電路
102‧‧‧輸入端
104‧‧‧輸出端
106‧‧‧輸入電路
108‧‧‧準位移位器電路
110a-c‧‧‧反相器
112‧‧‧低電壓供應軌
114‧‧‧資料節點
116‧‧‧資料條節點
118‧‧‧反相器
120‧‧‧高電壓供應軌
122‧‧‧接地電壓
124‧‧‧防火牆節點

Claims (24)

  1. 一種電壓準位移位器電路，包括：輸入節點，用以接收第一電壓域中的輸入訊號；資料節點，用以保持該輸入訊號的邏輯狀態，以用於產生對應於該輸入訊號及在第二電壓域中的輸出訊號；資料條節點，用以保持輸入條訊號的邏輯狀態，該輸入條訊號是該輸入訊號的相反；以及保持器電晶體，具有耦合至該資料節點的源極端、耦合至該資料條節點的閘極端、及用以接收該輸入條訊號之汲極端。
  2. 如申請專利範圍第1項的電路，其中，該保持器電晶體是第一保持器電晶體，以及，其中，該電路又包括第二保持器電晶體，該第二保持器電晶體具有耦合至該資料條節點的源極端、耦合至該資料節點的閘極端、以及用以接收該輸入訊號的延遲版本之汲極端。
  3. 如申請專利範圍第2項的電路，又包括：第一防火牆電晶體，耦合於該第一保持器電晶體與接地端之間；以及第二防火牆電晶體，耦合於該第二保持器電晶體與該接地端之間，其中，該第二防火牆電晶體的閘極端耦合至該第一防火牆電晶體的閘極端，以及，其中，該第一及第二防火牆電晶體的該些閘極端用以接收防火牆訊號，以當該第一電壓域被電力閘控時，選擇性地驅動該資料節點及該資料條節點至0伏特。
  4. 如申請專利範圍第1項的電路，又包括：下拉電晶體，耦合於該資料節點與接地端之間；中斷電晶體，耦合至該資料節點；以及提升電晶體，耦合於該中斷電晶體及供應軌之間，該供應軌用以接收供應電壓。
  5. 如申請專利範圍第4項的電路，其中，該中斷電晶體及該下拉電晶體的該些閘極端用以接收該輸入訊號，以及，其中該提升電晶體的閘極端耦合至該資料條節點。
  6. 如申請專利範圍第5項的電路，其中，該下拉電晶體是第一下拉電晶體，以及，其中，該電路又包括耦合於該接地端與中間節點之間的第二下拉電晶體，該中間節點是在該提升電晶體與該中斷電晶體之間，其中，該第二下拉電晶體的閘極端會接收該輸入訊號。
  7. 如申請專利範圍第6項的電路，其中，該中斷電晶體是第一中斷電晶體，以及，其中，該電路又包括：第二中斷電晶體，耦合於該第一中斷電晶體與該提升電晶體之間；以及第三下拉電晶體，耦合於該接地端與第二中間節點之間，該第二中間節點是在該提升電晶體與該第二中斷電晶體之間，其中，該第三下拉電晶體的閘極端會接收該輸入訊號。
  8. 如申請專利範圍第4項的電路，又包括電容式升壓電路，耦合至該輸入節點以將經過升壓的輸入訊號遞送至該中斷電晶體及該下拉電晶體。
  9. 如申請專利範圍第1項的電路，其中，該輸入節點、資料節點、資料條節點、及保持器電晶體包含於該電壓準位移位器電路的第一級中，以及，其中，該電壓準位移位器電路又包含第二級以接收該第一級的輸出訊號以及產生在第三電壓域的該第二級之輸出訊號。
  10. 一種電壓準位移位器電路，包括：輸入節點，用以接收與第一電壓域相關連的輸入訊號；資料節點，用以保持該輸入資料訊號的邏輯狀態，以用於產生對應於該輸入訊號及在第二電壓域中的輸出訊號，該第二電壓域是高於該第一電壓域；第一下拉電晶體，耦合於該資料節點與接地端之間，該下拉電晶體的閘極端會接收該輸入訊號；中斷電晶體，耦合至該資料節點，該中斷電晶體的閘極端會接收該輸入訊號；提升電晶體，耦合於該中斷電晶體與供應軌之間，該供應軌會接收與該第二電壓域相關連的供應電壓；以及，第二下拉電晶體，耦合於該接地端與中間節點之間，該中間節點是在該提升電晶體與該中斷電晶體之間，其中，該第二下拉電晶體的閘極端會接收該輸入訊號。
  11. 如申請專利範圍第10項的電路，其中，該中斷電晶體是第一中斷電晶體，以及，其中，該電路又包括：第二中斷電晶體，耦合於該第一中斷電晶體與該提升電晶體之間；以及 第三下拉電晶體，耦合於該接地端與第二中間節點之間，該第二中間節點是在該提升電晶體與該第二中斷電晶體之間，其中，該第三下拉電晶體的閘極端會接收該輸入訊號。
  12. 如申請專利範圍第10項的電路，又包括資料條節點，用以保持輸入條訊號的邏輯狀態，該輸入條訊號是該輸入訊號的相反，其中，該提升電晶體的閘極端耦合至該資料條節點。
  13. 如申請專利範圍第12項的電路，又包括保持器電晶體，該保持器電晶體具有耦合至該資料節點的源極端、耦合至該資料條節點的閘極端、以及用以接收該輸入條訊號的汲極端。
  14. 如申請專利範圍第13項的電路，其中，該保持器電晶體是第一保持器電晶體，以及，其中，該電路又包括第二保持器電晶體，該第二保持器電晶體具有耦合至該資料條節點的源極端、耦合至該資料節點的閘極端、以及用以接收該輸入訊號的延遲版本之汲極端。
  15. 如申請專利範圍第10項的電路，又包括電容式升壓電路，耦合至該輸入節點以在該資料節點將該輸入資料訊號的電壓增加至該第一電壓域的供應電壓之上。
  16. 如申請專利範圍第15項的電路，其中，該輸入節點是第一輸入節點，以及，其中，該電容式升壓電路包含：p型電晶體，耦合於該第二輸入節點與該第一輸入節 點之間，其中，該第二輸入節點會接收該第一電壓域中的該資料訊號，以及，其中，該第一p型電晶體的閘極端會接收該資料訊號的延遲版本；n型電晶體，耦合於該第一輸入節點與該第二輸入節點之間，該n型電晶體的閘極端會接收與該第一電壓域相關連的供應電壓；以及電容式耦合電晶體，耦合於該p型電晶體與該第一輸入節點之間，該電容式耦合電晶體會充電該第一輸入節點以在該第一輸入節點產生經過升壓的資料訊號。
  17. 如申請專利範圍第11項的電路，又包括賦能電晶體，耦合於該第二下拉電晶體與該接地端之間，該賦能電晶體的閘極端會接收賦能訊號以使該電路之強化的供應中斷模式選擇性地賦能。
  18. 一種電路，包括：第一輸入節點，用以接收在低電壓域的輸入訊號；電容式升壓電路，耦合於該第一輸入節點與第二輸入節點之間，該電容式升壓電路包括：p型電晶體，耦合於該第一輸入節點與該第二輸入節點之間，該第一p型電晶體的閘極端會接收該輸入訊號的延遲版本；n型電晶體，耦合於該第一輸入節點與該第二輸入節點之間，該n型電晶體的閘極端會接收與該低電壓域相關連的低供應電壓；以及電容式耦合電晶體，耦合於該p型電晶體與該第 二輸入節點之間，該電容式耦合電晶體會充電該第二輸入節點至大於該低供應電壓的電壓位準以產生經過升壓的輸入訊號；以及準位移位電路，用以在該第二輸入節點接收該經過升壓的輸入訊號以及產生對應於該輸入訊號及在高電壓域中的輸出訊號，該高電壓域比該低電壓域具有更高的電壓準位。
  19. 如申請專利範圍第18項的電路，其中，該p型電晶體及該n型電晶體彼此並聯耦合。
  20. 如申請專利範圍第18項的電路，其中，該電容式耦合電晶體的閘極端會接收該輸入訊號的延遲版本。
  21. 如申請專利範圍第18項的電路，其中，該準位移位電路包含：中斷電晶體，耦合至資料節點，該資料節點會保持該輸入訊號的邏輯狀態，其中，該中斷電晶體的閘極端耦合至該第二輸入節點；提升電晶體，耦合於該中斷電晶體與供應軌之間，該供應軌會接收與該高電壓域相關連的高供應電壓；以及下拉電晶體，耦合於該接地端與中間節點之間，該中間節點是在該提升電晶體與該中斷電晶體之間，其中，該下拉電晶體的閘極端耦合至該第二輸入節點。
  22. 如申請專利範圍第21項的電路，其中，該準位移位電路又包括：資料節點，用以保持該輸入訊號的邏輯狀態； 資料條節點，用以保持輸入條訊號的邏輯狀態，該輸入條訊號是該輸入訊號的相反；保持器電晶體，具有耦合至該資料節點的源極端、耦合至該資料條節點的閘極端、及用以接收該輸入條訊號的汲極端。
  23. 如申請專利範圍第18項的電路，又包括賦能電晶體，耦合至該第二輸入節點，當該電容式升壓電路被禁能時，該賦能電晶體會使該輸入訊號選擇性地遞送至該第二輸入節點。
  24. 如申請專利範圍第18項的電路，又包括：處理器，耦合至該準位移位電路，該處理器包含用以在該低電壓域操作的第一電路區以及用以在該高電壓域操作的第二電路區。
TW104134544A 2014-11-25 2015-10-21 電壓準位移位器電路 TWI575876B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/553,934 US9385722B2 (en) 2014-11-25 2014-11-25 Voltage level shifter circuit

Publications (2)

Publication Number Publication Date
TW201626719A true TW201626719A (zh) 2016-07-16
TWI575876B TWI575876B (zh) 2017-03-21

Family

ID=56011242

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134544A TWI575876B (zh) 2014-11-25 2015-10-21 電壓準位移位器電路

Country Status (6)

Country Link
US (2) US9385722B2 (zh)
EP (1) EP3224956B1 (zh)
KR (1) KR101714906B1 (zh)
CN (1) CN105634463B (zh)
TW (1) TWI575876B (zh)
WO (1) WO2016085588A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691167B (zh) * 2018-10-03 2020-04-11 新唐科技股份有限公司 位準轉換器
TWI713800B (zh) * 2017-02-09 2020-12-21 日商艾普凌科有限公司 移位器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385722B2 (en) * 2014-11-25 2016-07-05 Intel Corporation Voltage level shifter circuit
FI127771B (en) * 2016-06-23 2019-02-15 Turun Yliopisto Level converter and method for converting the voltage level
US10141938B2 (en) * 2016-09-21 2018-11-27 Xilinx, Inc. Stacked columnar integrated circuits
CN108736878B (zh) * 2017-04-13 2022-01-25 华邦电子股份有限公司 电压电平移位器
US10312912B2 (en) * 2017-06-28 2019-06-04 Texas Instruments Incorporated Gate control for a tristate output buffer
US10050524B1 (en) * 2017-11-01 2018-08-14 Stmicroelectronics International N.V. Circuit for level shifting a clock signal using a voltage multiplier
CN108616269B (zh) * 2018-07-27 2023-12-29 无锡安趋电子有限公司 一种低工作电压的下行电平移位电路
US10700683B1 (en) * 2018-08-28 2020-06-30 Qualcomm Incorporated Dynamic power supply shifting
US10855261B2 (en) 2018-10-30 2020-12-01 Semiconductor Components Industries, Llc Level shifter with deterministic output during power-up sequence
CN112019203B (zh) * 2019-05-28 2024-03-01 中芯国际集成电路制造(上海)有限公司 一种电平转换电路
CN112350710A (zh) * 2019-08-09 2021-02-09 硅存储技术股份有限公司 用于集成电路的改进的电平移位器
WO2021029905A1 (en) * 2019-08-09 2021-02-18 Silicon Storage Technology, Inc. Improved level shifter for integrated circuit
KR20210100478A (ko) 2020-02-06 2021-08-17 삼성전자주식회사 레벨 시프터를 포함하는 전자 장치
CN112859991B (zh) * 2021-04-23 2021-07-30 深圳市拓尔微电子有限责任公司 电压处理电路和控制电压处理电路的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209853A (ja) 1997-01-27 1998-08-07 Sony Corp レベルシフト回路
IT1304060B1 (it) * 1998-12-29 2001-03-07 St Microelectronics Srl Variatore di livello per circuiteria a tensione d'alimentazionemultipla
JP3988299B2 (ja) 1999-02-05 2007-10-10 ソニー株式会社 レベル変換回路
KR20010084439A (ko) * 2000-02-25 2001-09-06 윤종용 레벨 쉬프터
JP3761812B2 (ja) 2001-12-26 2006-03-29 株式会社リコー レベルシフト回路
JP2003298409A (ja) 2002-04-05 2003-10-17 Matsushita Electric Ind Co Ltd ダイナミック回路
JP3930498B2 (ja) * 2003-11-25 2007-06-13 株式会社東芝 レベルシフト回路
US7132856B2 (en) 2004-08-25 2006-11-07 Intel Corporation Hybrid CVSL pass-gate level-converting sequential circuit for multi-Vcc microprocessors
US7268588B2 (en) * 2005-06-29 2007-09-11 Freescale Semiconductor, Inc. Cascadable level shifter cell
US7449933B2 (en) * 2005-12-20 2008-11-11 Stmicroelectronics S.A. Voltage level translator
US7420393B2 (en) * 2006-07-07 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Single gate oxide level shifter
US7679419B2 (en) * 2007-10-26 2010-03-16 Advanced Micro Devices, Inc. Level shifter device with write assistance and method thereof
US7705631B2 (en) 2008-01-28 2010-04-27 Elite Semiconductor Memory Technology, Inc. Level shifter circuit
US7622954B2 (en) * 2008-02-26 2009-11-24 Standard Microsystems Corporation Level shifter with memory interfacing two supply domains
US7777523B1 (en) * 2009-01-26 2010-08-17 Oracle America, Inc. Level shifter flip-flop
US20100264975A1 (en) * 2009-04-17 2010-10-21 Scott Gregory S Level Shifter with Rise/Fall Delay Matching
KR20100133610A (ko) * 2009-06-12 2010-12-22 주식회사 하이닉스반도체 전압 레벨 시프터
JP5599993B2 (ja) * 2009-09-11 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8339177B2 (en) * 2011-01-26 2012-12-25 Freescale Semiconductor, Inc. Multiple function power domain level shifter
JP2012209899A (ja) * 2011-03-30 2012-10-25 Elpida Memory Inc 半導体装置
US8659341B2 (en) * 2011-05-02 2014-02-25 Analog Devices, Inc. System and method for level-shifting voltage signals using a dynamic level-shifting architecture
US8610462B1 (en) * 2011-12-21 2013-12-17 Altera Corporation Input-output circuit and method of improving input-output signals
US8680912B2 (en) * 2012-07-17 2014-03-25 Arm Limited Level shifting circuitry
US20150207508A1 (en) * 2014-01-22 2015-07-23 The Regents Of The University Of Michigan Level conversion circuit
US9196367B2 (en) * 2014-04-02 2015-11-24 Ememory Technology Inc. Non-volatile memory apparatus and erasing method thereof
US9385722B2 (en) * 2014-11-25 2016-07-05 Intel Corporation Voltage level shifter circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713800B (zh) * 2017-02-09 2020-12-21 日商艾普凌科有限公司 移位器
TWI691167B (zh) * 2018-10-03 2020-04-11 新唐科技股份有限公司 位準轉換器

Also Published As

Publication number Publication date
WO2016085588A1 (en) 2016-06-02
KR101714906B1 (ko) 2017-03-09
CN105634463A (zh) 2016-06-01
US20160294394A1 (en) 2016-10-06
US9385722B2 (en) 2016-07-05
EP3224956B1 (en) 2019-11-20
US20160149579A1 (en) 2016-05-26
EP3224956A1 (en) 2017-10-04
TWI575876B (zh) 2017-03-21
US9680472B2 (en) 2017-06-13
KR20160062682A (ko) 2016-06-02
EP3224956A4 (en) 2018-10-03
CN105634463B (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
TWI575876B (zh) 電壓準位移位器電路
US9124276B2 (en) Sense amplifier including a level shifter
US7839170B1 (en) Low power single rail input voltage level shifter
CN107210735B (zh) 公共n阱状态保持触发器
CN107004444B (zh) 用于使用隧道场效应晶体管的密集电路的装置、方法和系统
US20130257493A1 (en) Latch with a feedback circuit
US20170169874A1 (en) High voltage tolerant word-line driver
US9478308B1 (en) Programmable memory device sense amplifier
EP2974015B1 (en) Circuit and method to extend a signal comparison voltage range
US9294051B2 (en) Method and apparatus for implementing wide data range and wide common-mode receivers
US8810295B2 (en) Latch circuit and flip-flop circuit including the same
TWI608493B (zh) 具有低功率軌對軌輸入共同模式範圍的高速感測放大器閂鎖
US11677388B2 (en) Latch circuits and method of operating a latch circuit
US20180181175A1 (en) Flip-flop circuit with low-leakage transistors
JP5643158B2 (ja) レベルシフト回路
US9276575B2 (en) Low leakage state retention synchronizer
JP2008053976A (ja) 半導体装置
US20140300386A1 (en) Voltage level shifter circuit, system, and method for high speed applications
JP5695538B2 (ja) 半導体装置
WO2019173021A1 (en) Low power retention flip-flop with level-sensitive scan circuitry
JP2014107771A (ja) トライステート制御回路
JP2012085037A (ja) レベルシフト回路及び通信回路