TWI713800B - 移位器 - Google Patents

移位器 Download PDF

Info

Publication number
TWI713800B
TWI713800B TW106139558A TW106139558A TWI713800B TW I713800 B TWI713800 B TW I713800B TW 106139558 A TW106139558 A TW 106139558A TW 106139558 A TW106139558 A TW 106139558A TW I713800 B TWI713800 B TW I713800B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
metal oxide
semiconductor transistor
output node
inverting output
Prior art date
Application number
TW106139558A
Other languages
English (en)
Other versions
TW201830861A (zh
Inventor
坂口薫
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201830861A publication Critical patent/TW201830861A/zh
Application granted granted Critical
Publication of TWI713800B publication Critical patent/TWI713800B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors

Abstract

本發明提供一種移位器，即使在輸入側的電源停止時，亦可防止輸出信號的位準變得不穩定。在電源電位與基準電位之間將第一PMOS電晶體與第一NMOS電晶體及第二PMOS電晶體與第二NMOS電晶體分別經由反相輸出節點及非反相輸出節點加以串聯連接，將第三NMOS電晶體及第四NMOS電晶體分別與第一NMOS電晶體及第二NMOS電晶體並聯連接，將第一PMOS電晶體的閘極及第三NMOS電晶體的閘極與非反相輸出節點連接，將第二PMOS電晶體的閘極及第四NMOS電晶體的閘極與反相輸出節點連接，將輸入信號的非反相信號及反相信號分別接收至第一NMOS電晶體及第二NMOS電晶體的閘極。

Description

移位器
本發明是有關於一種將輸入電壓轉換成不同位準(level)電壓的移位器(level shifter)。
圖4表示現有的移位器400的電路圖(例如，參照專利文獻1)。
現有的移位器400包括N通道金屬氧化物半導體(N-channel metal oxide semiconductor，NMOS)電晶體401、NMOS電晶體402及P通道金屬氧化物半導體(P-channel metal oxide semiconductor，PMOS)電晶體411、PMOS電晶體412而構成，並將具有基準電壓VSS與電源電壓VDD1之間振幅的輸入信號IN的非反相信號及反相信號分別接收至NMOS電晶體401及NMOS電晶體402的閘極，轉換成具有基準電壓VSS與電源電壓VDD2之間振幅的信號而作為輸出信號OUT加以輸出。所述基準電壓VSS是供給至電源線41的電壓，所述電源電壓VDD1是供給至電源線42的電壓，所述電源電壓VDD2是供給至電源線43的電壓。
在這種現有的移位器400中，在輸入側的電源因某些因素而停止，或在電源啟動時輸入側的電源電壓(電源電壓VDD1)的上升延遲的情況下，NMOS電晶體401、NMOS電晶體402的各閘極電壓會變得不穩定，因此會產生輸出信號OUT變得不穩定、貫通電流流 入至藉由輸出信號OUT運行的後段電路等問題。
作為其對策，在專利文獻2中揭示一種移位器。所述移位器中額外設有在不供給輸入側的電源時，維持輸出信號的邏輯的反饋電路部(170)。
[現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2001-036398號公報
[專利文獻2]日本專利特開2013-187712號公報
然而，在專利文獻2所揭示的移位器中，為了構成用以維持輸出信號邏輯的反饋電路部，需要與現有的移位器400的元件數相比增加不容忽視的數量的元件(在專利文獻2的圖1中額外設有六個NMOS電晶體)。由此，電路規模增大，且成本增加。
因此，本發明的目的在於提供一種移位器，其一方面可抑制電路規模的增加，一方面即使在輸入側的電源停止，或在電源啟動時輸入側的電源電壓的上升延遲的情況下，亦可防止輸出信號的位準變得不穩定。
本發明的移位器將具有第一電源電壓與第二電源電壓之間振幅的輸入信號轉換成具有所述第一電源電壓與第三電源電壓之間振幅的信號並加以輸出，所述第一電源電壓是供給至第一電源線的電壓， 所述第二電源電壓是供給至第二電源線的電壓，所述第三電源電壓是供給至第三電源線的電壓。所述移位器的特徵在於包括：非反相輸出節點，生成經轉換的信號的非反相信號；反相輸出節點，生成經轉換的信號的反相信號；第一導電型的第一MOS電晶體，將所述輸入信號的非反相信號接收至閘極，將源極與所述第一電源線連接，並將汲極與所述反相輸出節點連接；第一導電型的第二MOS電晶體，將所述輸入信號的反相信號接收至閘極，將源極與所述第一電源線連接，並將汲極與所述非反相輸出節點連接；第二導電型的第三MOS電晶體，將閘極與所述非反相輸出節點連接，將源極與所述第三電源線連接，並將汲極與所述反相輸出節點連接；第二導電型的第四MOS電晶體，將閘極與所述反相輸出節點連接，將源極與所述第三電源線連接，並將汲極與所述非反相輸出節點連接；第一導電型的第五MOS電晶體，將閘極與所述非反相輸出節點連接，將源極與所述第一電源線連接，並將汲極與所述反相輸出節點連接；以及第一導電型的第六MOS電晶體，將閘極與所述反相輸出節點連接，將源極與所述第一電源線連接，並將汲極與所述非反相輸出節點連接。
根據本發明，在輸入側的電源停止，或在電源啟動時輸入側的電源電壓的上升延遲的情況下，由於利用第三MOS電晶體及第四MOS電晶體與第五MOS電晶體及第六MOS電晶體構成鎖存電路(latch circuit)，故而可保持輸出信號的位準，或使輸出信號的位準固定在一定的位準。此外，只要對現有的移位器額外設置兩個電晶體 (第五MOS電晶體及第六MOS電晶體)且由上述的方式構成，即可實現所述效果，故電路規模不會極端增大，從而可抑制成本的增加。
11、12、13、41、42、43:電源線
21、22:反相器
100、200、300、400:移位器
101、102、103、104、401、402:NMOS電晶體
111、112、411、412:PMOS電晶體
201、202:電阻
301:定電流源
IN:輸入信號
Nout:非反相輸出節點
/Nout:反相輸出節點
OUT:輸出信號
VDD1:電源電壓(第二電源電壓)
VDD2:電源電壓(第三電源電壓)
VSS:基準電壓(第一電源電壓)
圖1是用以說明本發明的第一實施形態的移位器的電路圖。
圖2是用以說明本發明的第二實施形態的移位器的電路圖。
圖3是用以說明本發明的第三實施形態的移位器的電路圖。
圖4是用以說明現有的移位器的電路圖。
以下，參照附圖對本發明的實施形態進行說明。
[第一實施形態]
圖1是用以說明本發明第一實施形態的移位器100的電路圖。
移位器100將具有基準電壓VSS(亦稱為「第一電源電壓」)與電源電壓VDD1(亦稱為「第二電源電壓」)之間振幅的輸入信號IN轉換成具有基準電壓VSS與電源電壓VDD2(亦稱為「第三電源電壓」)之間振幅的信號，而作為輸出信號OUT加以輸出。所述基準電壓VSS是供給至電源線11的電壓，所述電源電壓VDD1是供給至電源線12的電壓，所述電源電壓VDD2是供給至電源線13的電壓。
移位器100是由NMOS電晶體101、NMOS電晶體102、NMOS電晶體103、NMOS電晶體104及PMOS電晶體111、PMOS電晶體112而構成。
NMOS電晶體101經由反相器21、反相器22，將輸入信號 IN的非反相信號接收至閘極，將源極與電源線11連接，並將汲極與生成經轉換的信號的反相信號的反相輸出節點/Nout連接。NMOS電晶體102經由反相器21，將輸入信號IN的反相信號接收至閘極，將源極與電源線11連接，並將汲極與生成經轉換的信號的非反相信號的非反相輸出節點Nout連接。PMOS電晶體111將閘極與非反相輸出節點Nout連接，將源極與電源線13連接，並將汲極與反相輸出節點/Nout連接。PMOS電晶體112將閘極與反相輸出節點/Nout連接，將源極與電源線13連接，並將汲極與非反相輸出節點Nout連接。NMOS電晶體103將閘極與非反相輸出節點Nout連接，將源極與電源線11連接，並將汲極與反相輸出節點/Nout連接。NMOS電晶體104將閘極與反相輸出節點/Nout連接，將源極與電源線11連接，並將汲極與非反相輸出節點Nout連接。
以下，對如上所述而構成的移位器100的動作進行說明。
當輸入電源電壓VDD1位準(第一高位準)的輸入信號IN時，經由反相器21、反相器22，將輸入信號IN的非反相信號輸入至NMOS電晶體101的閘極。另一方面，經由反相器21，將輸入信號IN的反相信號輸入至NMOS電晶體102的閘極。由此，將NMOS電晶體101導通，並將NMOS電晶體102斷開。
於是，反相輸出節點/Nout的電壓不斷下降至基準電壓VSS位準(低位準)為止。由此，能將PMOS電晶體112導通，並將NMOS電晶體104斷開，且非反相輸出節點Nout的電壓將不斷上升至電源電壓VDD2位準(第二高位準)。因此，能將PMOS電晶體111斷開， 並將NMOS電晶體103導通。
藉由以上所述，將輸出信號OUT變為電源電壓VDD2的位準(第二高位準)。
當輸入基準電壓VSS位準(低位準)的輸入信號IN時，經由反相器21、反相器22，將輸入信號IN的非反相信號輸入至NMOS電晶體101的閘極。另一方面，經由反相器21，將輸入信號IN的反相信號輸入至NMOS電晶體102的閘極。由此，將NMOS電晶體101斷開，並將NMOS電晶體102導通。
於是，非反相輸出節點Nout的電壓不斷下降至基準電壓VSS位準(低位準)為止。由此，能將PMOS電晶體111導通，並將NMOS電晶體103斷開，從而使反相輸出節點/Nout的電壓不斷上升至電源電壓VDD2位準(第二高位準)。因此，能將PMOS電晶體112斷開，並將NMOS電晶體104導通。
藉由以上所述，將輸出信號OUT變為基準電壓VSS位準(低位準)。
如此一來，移位器100將具有基準電壓VSS與電源電壓VDD1之間振幅的輸入信號IN轉換成具有基準電壓VSS與電源電壓VDD2之間振幅的信號。
接著，對輸入側的電源因某些因素而停止時，移位器100的動作進行說明。
假設輸入了所述電源電壓VDD1位準(第一高位準)的輸入信號IN，且輸出信號OUT變為電源電壓VDD2位準(第二高位準) 的狀態下，當輸入側的電源因某種原因而停止時，已輸入至NMOS電晶體101閘極的電壓會自電源電壓VDD1位準不斷下降。當NMOS電晶體101的閘極-源極間電壓低於臨限值電壓時，NMOS電晶體101會斷開。
在所述狀態下，NMOS電晶體101及NMOS電晶體102均會斷開，故而透過PMOS電晶體111及NMOS電晶體103，構成輸入與非反相輸出節點Nout連接、輸出與反相輸出節點/Nout連接的反相器，且透過PMOS電晶體112及NMOS電晶體104，構成輸入與反相輸出節點/Nout連接、輸出與非反相輸出節點Nout連接的反相器，並藉由所述兩個反相器構成鎖存電路。由此，輸出信號OUT變成被鎖存在所述鎖存電路中的狀態，故而可使輸出信號OUT保持在電源電壓VDD2位準(第二高位準)。
又，假設輸入了基準電壓VSS位準(低位準)的輸入信號IN，且輸出信號OUT變為基準電壓VSS位準(低位準)的狀態下，當輸入側的電源停止時，輸入至NMOS電晶體102閘極的電壓會自電源電壓VDD1位準不斷下降。當NMOS電晶體102的閘極-源極間電壓低於臨限值電壓時，NMOS電晶體102會斷開。
在所述狀態下，NMOS電晶體101及NMOS電晶體102均會斷開，因而與前述情況相同，由PMOS電晶體111及PMOS電晶體112與NMOS電晶體103及NMOS電晶體104構成鎖存電路。因此，可使輸出信號OUT保持在基準電壓VSS位準(低位準)。
接著，對電源啟動時輸入側的電源電壓(電源電壓VDD1) 的上升延遲時，移位器100的動作進行說明。
在電源電壓VDD1不上升的狀態下，對NMOS電晶體101及NMOS電晶體102的閘極均輸入基準電壓VSS，故而會使NMOS電晶體101及NMOS電晶體102均斷開。因此，與前述情況相同，由PMOS電晶體111及PMOS電晶體112與NMOS電晶體103及NMOS電晶體104構成鎖存電路。
所述鎖存電路會根據電源啟動時電源電壓VDD2上升的狀態，對非反相輸出節點Nout上所生成的電壓進行鎖存，使輸出信號OUT固定在所述經鎖存的電壓。因此，可防止輸出信號OUT變得不穩定。
如上所述，根據本實施形態，當輸入側的電源停止時，可保持即將停止之前的輸出信號OUT的位準。又，在電源啟動時輸入側的電源電壓的上升延遲的情況下，可使輸出信號OUT固定在某位準。
再者，在本實施形態中，在各電源電壓的關係為VDD1>VDD2>VSS，但在各電源電壓的關係為VDD2>VDD1>VSS，且電源電壓VDD2相較於電源電壓VDD1不那麼高時，移位器100仍可順利地運行。
另一方面，考慮如下情況：當各電源電壓的關係為VDD2>VDD1>VSS，且電源電壓VDD2遠高於電源電壓VDD1時，輸入信號IN會自電源電壓VDD1位準(第一高位準)切換成基準電壓VSS位準(低位準)。在此情況下，若PMOS電晶體112為已導通的狀態，NMOS電晶體102亦會變為導通。此時，施加至NMOS電晶體102閘 極的電壓為低於電源電壓VDD2的電源電壓VDD1，故與PMOS電晶體112的電流供給能力相比，NMOS電晶體102的電流供給能力，也就是使非反相輸出節點Nout的電壓下降的能力更低。因此，非反相輸出節點Nout的電壓將不再朝基準電壓VSS位準下降，從而移位器100的移位動作停止。
當輸入信號IN自基準電壓VSS位準(低位準)切換成電源電壓VDD1位準(第一高位準)的情況下，亦會產生同樣的狀況。
為了避免此種狀況，最好使自電源線13向反相輸出節點/Nout的電流供給能力低於NMOS電晶體101的電流供給能力，且使自電源線13向非反相輸出節點Nout的電流供給能力低於NMOS電晶體102的電流供給能力。
作為所述迴避對策的具體例之一，在本實施形態中，可採以下方式構成：使PMOS電晶體111及PMOS電晶體112的電流供給能力分別小於NMOS電晶體101及NMOS電晶體102的電流供給能力。
根據所述構成，即使在輸入信號IN自電源電壓VDD1位準(第一高位準)切換成基準電壓VSS位準(低位準)，且PMOS電晶體112及NMOS電晶體102均變為導通的情況下，由於自電源線13向非反相輸出節點Nout的電流供給能力小於NMOS電晶體102的電流供給能力，故而亦可使非反相輸出節點Nout的電壓下降至基準電壓VSS位準(低位準)。由此，可防止移位動作停止。
以上，已對如下構成的一個具體例進行了說明，即，為了防止移位動作停止，使自電源線13向反相輸出節點/Nout的電流供給能 力低於NMOS電晶體101的電流供給能力，且使自電源線13向非反相輸出節點Nout的電流供給能力低於NMOS電晶體102的電流供給能力。而以下，作為第二實施形態及第三實施形態，將對與上述具體例不同的具體例進行說明。
[第二實施形態]
圖2是用以說明本發明第二實施形態的移位器200的電路圖。再者，將對與圖1所示的第一實施形態的移位器100相同的構成元件標註相同的符號，並適當省略重複的說明。
第二實施形態的移位器200相對於第一實施形態的移位器100，在PMOS電晶體111與反相輸出節點/Nout之間，以及PMOS電晶體112與非反相輸出節點Nout之間分別額外設有電阻201、電阻202。其他方面為與移位器100相同的構成。
根據所述構成，可獲得與第一實施形態的移位器100同樣的效果，也就是當輸入側的電源停止時，可保持即將停止之前的輸出信號OUT的位準，且在電源啟動時輸入側的電源電壓的上升延遲的情況下，可使輸出信號OUT固定在某位準，並且藉由在電源線13向電源線11的電流路徑上設置電阻201、電阻202，而實現以下目的，也就是使自電源線13向反相輸出節點/Nout的電流供給能力低於NMOS電晶體101的電流供給能力，且使自電源線13向非反相輸出節點Nout的電流供給能力低於NMOS電晶體102的電流供給能力。
根據本實施形態，不需要如第一實施形態中所說明的示例，使PMOS電晶體111及PMOS電晶體112與NMOS電晶體101及 NMOS電晶體102之間具有電流供給能力的差異，故而有使設計變得容易的優點。
[第三實施形態]
圖3是用以說明本發明第三實施形態的移位器300的電路圖。再者，將對與圖1所示的第一實施形態的移位器100相同的構成元件標註相同的符號，並適當省略重複的說明。
第三實施形態的移位器300相對於第一實施形態的移位器100，在電源線13與PMOS電晶體111的源極以及PMOS電晶體112的源極之間追加有定電流源(constant current source)301。其他方面為與移位器100相同的構成。
藉由所述構成，可獲得與第一實施形態的移位器100同樣的效果，並且藉由在電源線13與PMOS電晶體111的源極以及PMOS電晶體112的源極之間設置定電流源301，而實現如下目的，也就是使自電源線13向反相輸出節點/Nout的電流供給能力低於NMOS電晶體101的電流供給能力，且使自電源線13向非反相輸出節點Nout的電流供給能力低於NMOS電晶體102的電流供給能力。
藉由本實施形態，與第二實施形態同樣地，不需要使PMOS電晶體111及PMOS電晶體112與NMOS電晶體101及NMOS電晶體102之間具有電流供給能力的差易，故而使設計變得容易。
以上，已對本發明的實施形態進行了說明，但本發明當然並不限定於所述實施形態，在不脫離本發明的主旨的範圍內可進行各種變更。
例如，在所述實施形態中，亦可設為使PMOS電晶體與NMOS電晶體的極性反相的電路構成。
11、12、13‧‧‧電源線
21、22‧‧‧反相器
100‧‧‧移位器
101、102、103、104‧‧‧NMOS電晶體
111、112‧‧‧PMOS電晶體
IN‧‧‧輸入信號
Nout‧‧‧非反相輸出節點
/Nout‧‧‧反相輸出節點
OUT‧‧‧輸出信號
VDD1‧‧‧電源電壓(第二電源電壓)
VDD2‧‧‧電源電壓(第三電源電壓)
VSS‧‧‧基準電壓(第一電源電壓)

Claims (2)

  1. 一種移位器，將具有第一電源電壓與第二電源電壓之間振幅的輸入信號轉換成具有所述第一電源電壓與第三電源電壓之間振幅的信號並加以輸出，所述第一電源電壓是供給至第一電源線的電壓，所述第二電源電壓是供給至第二電源線的電壓，所述第三電源電壓是供給至第三電源線的電壓，所述移位器的特徵在於包括：非反相輸出節點，生成經轉換的所述信號的非反相信號；反相輸出節點，生成經轉換的所述信號的反相信號；第一導電型的第一金屬氧化物半導體電晶體，將所述輸入信號的非反相信號接收至所述第一金屬氧化物半導體電晶體的閘極，將所述第一金屬氧化物半導體電晶體的源極與所述第一電源線連接，並將所述第一金屬氧化物半導體電晶體的汲極與所述反相輸出節點連接；第一導電型的第二金屬氧化物半導體電晶體，將所述輸入信號的反相信號接收至所述第二金屬氧化物半導體電晶體的閘極，將所述第二金屬氧化物半導體電晶體的源極與所述第一電源線連接，並將所述第二金屬氧化物半導體電晶體的汲極與所述非反相輸出節點連接；第二導電型的第三金屬氧化物半導體電晶體，將所述第三金屬氧化物半導體電晶體的閘極與所述非反相輸出節點連接，將所述第三金屬氧化物半導體電晶體的源極與所述第三電源線連接，並將所述第三金屬氧化物半導體電晶體的汲極與所述反相輸出節點連接；第二導電型的第四金屬氧化物半導體電晶體，將所述第四金屬氧化物半導體電晶體的閘極與所述反相輸出節點連接，將所述第四金屬 氧化物半導體電晶體的源極與所述第三電源線連接，並將所述第四金屬氧化物半導體電晶體的汲極與所述非反相輸出節點連接；第一導電型的第五金屬氧化物半導體電晶體，將所述第五金屬氧化物半導體電晶體的閘極與所述非反相輸出節點連接，將所述第五金屬氧化物半導體電晶體的源極與所述第一電源線連接，並將所述第五金屬氧化物半導體電晶體的汲極與所述反相輸出節點連接；第一導電型的第六金屬氧化物半導體電晶體，將所述第六金屬氧化物半導體電晶體的閘極與所述反相輸出節點連接，將所述第六金屬氧化物半導體電晶體的源極與所述第一電源線連接，並將所述第六金屬氧化物半導體電晶體的汲極與所述非反相輸出節點連接；以及第一電阻及第二電阻，分別連接於所述第三金屬氧化物半導體電晶體與所述反相輸出節點之間以及所述第四金屬氧化物半導體電晶體與所述非反相輸出節點之間。
  2. 一種移位器，將具有第一電源電壓與第二電源電壓之間振幅的輸入信號轉換成具有所述第一電源電壓與第三電源電壓之間振幅的信號並加以輸出，所述第一電源電壓是供給至第一電源線的電壓，所述第二電源電壓是供給至第二電源線的電壓，所述第三電源電壓是供給至第三電源線的電壓，所述移位器的特徵在於包括：非反相輸出節點，生成經轉換的所述信號的非反相信號；反相輸出節點，生成經轉換的所述信號的反相信號；第一導電型的第一金屬氧化物半導體電晶體，將所述輸入信號的非反相信號接收至所述第一金屬氧化物半導體電晶體的閘極，將所述 第一金屬氧化物半導體電晶體的源極與所述第一電源線連接，並將所述第一金屬氧化物半導體電晶體的汲極與所述反相輸出節點連接；第一導電型的第二金屬氧化物半導體電晶體，將所述輸入信號的反相信號接收至所述第二金屬氧化物半導體電晶體的閘極，將所述第二金屬氧化物半導體電晶體的源極與所述第一電源線連接，並將所述第二金屬氧化物半導體電晶體的汲極與所述非反相輸出節點連接；第二導電型的第三金屬氧化物半導體電晶體，將所述第三金屬氧化物半導體電晶體的閘極與所述非反相輸出節點連接，將所述第三金屬氧化物半導體電晶體的源極與所述第三電源線連接，並將所述第三金屬氧化物半導體電晶體的汲極與所述反相輸出節點連接；第二導電型的第四金屬氧化物半導體電晶體，將所述第四金屬氧化物半導體電晶體的閘極與所述反相輸出節點連接，將所述第四金屬氧化物半導體電晶體的源極與所述第三電源線連接，並將所述第四金屬氧化物半導體電晶體的汲極與所述非反相輸出節點連接；第一導電型的第五金屬氧化物半導體電晶體，將所述第五金屬氧化物半導體電晶體的閘極與所述非反相輸出節點連接，將所述第五金屬氧化物半導體電晶體的源極與所述第一電源線連接，並將所述第五金屬氧化物半導體電晶體的汲極與所述反相輸出節點連接；第一導電型的第六金屬氧化物半導體電晶體，將所述第六金屬氧化物半導體電晶體的閘極與所述反相輸出節點連接，將所述第六金屬氧化物半導體電晶體的源極與所述第一電源線連接，並將所述第六金屬氧化物半導體電晶體的汲極與所述非反相輸出節點連接；以及 定電流源，連接於所述第三電源線與所述第三金屬氧化物半導體電晶體的源極以及所述第四金屬氧化物半導體電晶體的源極之間。
TW106139558A 2017-02-09 2017-11-15 移位器 TWI713800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-022483 2017-02-09
JP2017022483A JP2018129727A (ja) 2017-02-09 2017-02-09 レベルシフタ

Publications (2)

Publication Number Publication Date
TW201830861A TW201830861A (zh) 2018-08-16
TWI713800B true TWI713800B (zh) 2020-12-21

Family

ID=63037987

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139558A TWI713800B (zh) 2017-02-09 2017-11-15 移位器

Country Status (5)

Country Link
US (1) US10418997B2 (zh)
JP (1) JP2018129727A (zh)
KR (1) KR20180092804A (zh)
CN (1) CN108418576A (zh)
TW (1) TWI713800B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10986154B2 (en) * 2016-05-16 2021-04-20 Glide Talk Ltd. System and method for interleaved media communication and conversion
CN112073048B (zh) * 2020-09-02 2022-11-04 敦泰电子（深圳）有限公司 电平移位电路
CN113078896A (zh) * 2021-02-24 2021-07-06 广州安凯微电子股份有限公司 一种低输入电源幅度的电平转换电路
WO2023038314A1 (ko) * 2021-09-09 2023-03-16 광운대학교 산학협력단 에너지 효율 및 입력전압의 범위를 개선한 레벨 시프터
US11855630B2 (en) * 2022-05-31 2023-12-26 Texas Instruments Incorporated Floating high-voltage level translator with adaptive bypass circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM517481U (zh) * 2015-05-21 2016-02-11 修平學校財團法人修平科技大學 電壓位準轉換器
TW201626719A (zh) * 2014-11-25 2016-07-16 英特爾股份有限公司 電壓準位移位器電路

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214325A (ja) * 1983-05-19 1984-12-04 Seiko Epson Corp レベルシフト回路
JP3144166B2 (ja) * 1992-11-25 2001-03-12 ソニー株式会社 低振幅入力レベル変換回路
JPH10336007A (ja) * 1997-05-29 1998-12-18 Fujitsu Ltd レベルコンバータ、出力回路及び入出力回路
US6268755B1 (en) * 1997-11-04 2001-07-31 Texas Instruments Incorporated MOSFET predrive circuit with independent control of the output voltage rise and fall time, with improved latch immunity
US7196699B1 (en) * 1998-04-28 2007-03-27 Sharp Kabushiki Kaisha Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power
JP4063982B2 (ja) * 1998-12-04 2008-03-19 松下電器産業株式会社 レベルシフタ回路およびそれを用いた半導体装置
GB2349996A (en) * 1999-05-12 2000-11-15 Sharp Kk Voltage level converter for an active matrix LCD
JP2001036398A (ja) 1999-07-16 2001-02-09 Matsushita Electric Ind Co Ltd レベルシフタ回路
JP3665633B2 (ja) * 2002-09-20 2005-06-29 株式会社東芝 半導体集積回路
JP2005102086A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp 半導体装置およびレベル変換回路
JP4502190B2 (ja) * 2004-06-08 2010-07-14 ルネサスエレクトロニクス株式会社 レベルシフタ、レベル変換回路及び半導体集積回路
JP4502767B2 (ja) * 2004-09-29 2010-07-14 株式会社リコー レベルシフト回路
JP2006135560A (ja) * 2004-11-05 2006-05-25 Matsushita Electric Ind Co Ltd レベルシフト回路およびこれを含む半導体集積回路装置
JP2006287797A (ja) * 2005-04-04 2006-10-19 Nec Electronics Corp レベル変換回路
US7355446B2 (en) * 2005-05-20 2008-04-08 Samsung Electronics Co., Ltd. Voltage conversion circuit with stable transition delay characteristic
JP4758726B2 (ja) * 2005-10-19 2011-08-31 パナソニック株式会社 レベルシフト回路
US7834662B2 (en) * 2006-12-13 2010-11-16 Apple Inc. Level shifter with embedded logic and low minimum voltage
KR100856128B1 (ko) * 2007-02-12 2008-09-03 삼성전자주식회사 고속 동작이 가능한 레벨 쉬프터 및 그 방법
JP2009260804A (ja) * 2008-04-18 2009-11-05 Toshiba Corp パワーオン検知回路およびレベル変換回路
US7839171B1 (en) * 2009-05-19 2010-11-23 Advanced Micro Devices, Inc. Digital level shifter and methods thereof
US8115514B2 (en) * 2009-06-02 2012-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-charged high-speed level shifters
JP5361685B2 (ja) * 2009-12-01 2013-12-04 株式会社東芝 半導体集積回路
JP5491319B2 (ja) * 2010-08-16 2014-05-14 ルネサスエレクトロニクス株式会社 表示ドライバ回路
JP2013131964A (ja) * 2011-12-22 2013-07-04 Renesas Electronics Corp レベルシフト回路及び表示装置の駆動回路
JP5838141B2 (ja) * 2012-02-27 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2013187712A (ja) 2012-03-07 2013-09-19 Renesas Electronics Corp レベルシフタ回路及び半導体集積回路並びにレベルシフタ回路の制御方法
JP2014003541A (ja) * 2012-06-20 2014-01-09 Toshiba Corp 半導体集積回路、および、スイッチ装置
WO2014020724A1 (ja) * 2012-08-01 2014-02-06 ルネサスエレクトロニクス株式会社 レベルシフト回路、半導体装置
US9197200B2 (en) * 2013-05-16 2015-11-24 Dialog Semiconductor Gmbh Dynamic level shifter circuit
US9374090B2 (en) * 2013-06-11 2016-06-21 Agency For Science, Technology And Research Circuit arrangement and method of operating the same
JP2015012351A (ja) * 2013-06-27 2015-01-19 マイクロン テクノロジー， インク． 半導体装置
US9537478B2 (en) * 2014-03-06 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9577626B2 (en) * 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
US9509308B2 (en) * 2014-09-30 2016-11-29 Synaptics Incorporated Supply-modulation cross domain data interface
US9257973B1 (en) * 2014-11-04 2016-02-09 Texas Instruments Incorporated Supply-state-enabled level shifter interface circuit and method
US9490780B2 (en) * 2014-12-18 2016-11-08 Intel Corporation Apparatuses, methods, and systems for dense circuitry using tunnel field effect transistors
US9917588B2 (en) * 2015-07-08 2018-03-13 Nxp B.V. Level shifter and approach therefor
US9954527B2 (en) * 2015-09-29 2018-04-24 Nvidia Corporation Balanced charge-recycling repeater link
US9584303B1 (en) * 2015-10-28 2017-02-28 Futurewei Technologies, Inc. Reference-less frequency detector with high jitter tolerance
DE102016109114A1 (de) * 2016-05-18 2017-11-23 Infineon Technologies Ag Schaltkreisarchitektur für eine Messanordnung, einen Pegelwandler-Schaltkreis, eine Ladungspumpstufe und eine Ladungspumpe sowie Verfahren zum Betreiben dieser

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201626719A (zh) * 2014-11-25 2016-07-16 英特爾股份有限公司 電壓準位移位器電路
TWM517481U (zh) * 2015-05-21 2016-02-11 修平學校財團法人修平科技大學 電壓位準轉換器

Also Published As

Publication number Publication date
JP2018129727A (ja) 2018-08-16
US10418997B2 (en) 2019-09-17
TW201830861A (zh) 2018-08-16
US20180226971A1 (en) 2018-08-09
KR20180092804A (ko) 2018-08-20
CN108418576A (zh) 2018-08-17

Similar Documents

Publication Publication Date Title
TWI713800B (zh) 移位器
US7026855B2 (en) Semiconductor device to prevent a circuit from being inadvertently active
TWI737299B (zh) 緩衝電路與緩衝方法
US20110025380A1 (en) Output driver operable over wide range of voltages
US8482329B2 (en) High voltage input receiver with hysteresis using low voltage transistors
CN106899288B (zh) 电平转换电路
US9948283B2 (en) Semiconductor device
US8742821B2 (en) Level shifter
TWI818150B (zh) 電壓偵測器
JP2017212490A (ja) Ｃｍｏｓ出力回路
US9444451B2 (en) Switch circuit
KR100285979B1 (ko) 전압레벨 변환회로
US20080204078A1 (en) Level shifter for preventing static current and performing high-speed level shifting
US7746145B2 (en) Level shift circuit capable of preventing occurrence of malfunction when low power supply fluctuates, and semiconductor integrated circuit including the circuit
US20040207450A1 (en) Voltage level shifter and system mounting voltage level shifter therein
US7859305B2 (en) Input/output circuit
JP6971941B2 (ja) 半導体装置
US9191006B1 (en) Current-limited level shift circuit
JP2988430B2 (ja) レベル変換回路
JP2022079823A (ja) 遅延回路
KR102438005B1 (ko) 입출력 회로 및 이를 포함하는 전자 소자
US20220045681A1 (en) Semiconductor device
US10763849B2 (en) Semiconductor integrated circuit
JP7395390B2 (ja) 半導体装置
JP2005150989A (ja) レベルシフト回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees