CN108418576A - 电平移位器 - Google Patents

电平移位器 Download PDF

Info

Publication number
CN108418576A
CN108418576A CN201711211282.XA CN201711211282A CN108418576A CN 108418576 A CN108418576 A CN 108418576A CN 201711211282 A CN201711211282 A CN 201711211282A CN 108418576 A CN108418576 A CN 108418576A
Authority
CN
China
Prior art keywords
output node
phase output
mos transistor
connect
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711211282.XA
Other languages
English (en)
Inventor
坂口薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN108418576A publication Critical patent/CN108418576A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供电平移位器，即使在输入侧的电源停止工作的情况下，也能够防止输出信号的电平不稳定。在电源电位与基准电位之间，第一PMOS晶体管、第一NMOS晶体管和第二PMOS晶体管以及第二NMOS晶体管分别经由反相输出节点和同相输出节点而串联连接，第三NMOS晶体管和第四NMOS晶体管分别与第一NMOS晶体管和第二NMOS晶体管并联连接，第一PMOS晶体管的栅极和第三NMOS晶体管的栅极与同相输出节点连接，第二PMOS晶体管的栅极和第四NMOS晶体管的栅极与反相输出节点连接，第一NMOS晶体管和第二NMOS晶体管的栅极分别接收输入信号的同相信号和反相信号。

Description

电平移位器
技术领域
本发明涉及将输入电压转换成不同电平的电压的电平移位器(Level shifter)。
背景技术
图4示出以往的电平移位器400的电路图(例如，参照专利文献1)。
以往的电平移位器400构成为具有NMOS晶体管401、402、PMOS晶体管411、412，分别由NMOS晶体管401和402的栅极接收具有提供给电源线41的基准电压VSS与提供给电源线42的电源电压VDD1之间的振幅的输入信号IN的同相信号和反相信号，且转换成具有基准电压VSS与提供给电源线43的电源电压VDD2之间的振幅的信号而作为输出信号OUT输出。
在这样的以往的电平移位器400中，在输入侧的电源由于某些因素而停止工作的情况下或在电源启动时输入侧的电源电压(电源电压VDD1)的上升延迟的情况下，NMOS晶体管401、402的各栅极电压不稳定，因此输出信号OUT不稳定，产生在根据输出信号OUT而进行动作的后级的电路中流过贯通电流等问题。
作为其对策，在专利文献2中公开了如下的电平移位器：在没有提供输入侧的电源时，追加了维持输出信号的逻辑的反馈电路部(170)。
专利文献1：日本特开2001-036398号公报
专利文献2：日本特开2013-187712号公报
然而，在专利文献2所示的电平移位器中，为了构成用于维持输出信号的逻辑的反馈电路部，与以往的电平移位器400的元件数相比，需要追加不可忽视的数量的元件(在专利文献2的图1中追加6个NMOS晶体管)。因此，电路规模变大，导致成本增大。
发明内容
因此，本发明的目的在于，提供如下的电平移位器：能够抑制电路规模的增加，并且即使在输入侧的电源停止工作或者在电源启动时输入侧的电源电压的上升延迟的情况下，也能够防止输出信号的电平不稳定。
本发明的电平移位器其将具有提供给第一电源线的第一电源电压与提供给第二电源线的第二电源电压之间的振幅的输入信号转换成具有所述第一电源电压与提供给第三电源线的第三电源电压之间的振幅的信号而输出，其特征在于，该电平移位器具有：同相输出节点，其生成转换后的信号的同相信号；反相输出节点，其生成转换后的信号的反相信号；第一导电型的第一MOS晶体管，其栅极接收所述输入信号的同相信号，源极与所述第一电源线连接，漏极与所述反相输出节点连接；第一导电型的第二MOS晶体管，其栅极接收所述输入信号的反相信号，源极与所述第一电源线连接，漏极与所述同相输出节点连接；第二导电型的第三MOS晶体管，其栅极与所述同相输出节点连接，源极与所述第三电源线连接，漏极与所述反相输出节点连接；第二导电型的第四MOS晶体管，其栅极与所述反相输出节点连接，源极与所述第三电源线连接，漏极与所述同相输出节点连接；第一导电型的第五MOS晶体管，其栅极与所述同相输出节点连接，源极与所述第一电源线连接，漏极与所述反相输出节点连接；以及第一导电型的第六MOS晶体管，其栅极与所述反相输出节点连接，源极与所述第一电源线连接，漏极与所述同相输出节点连接。
发明效果
根据本发明，在输入侧的电源停止工作的情况下或者在电源启动时输入侧的电源电压的上升延迟的情况下，通过第三MOS晶体管和第四MOS晶体管与第五MOS晶体管和第六MOS晶体管来构成锁存电路，因此能够保持输出信号的电平，或者固定在一定的电平。并且，对于以往的电平移位器仅追加2个晶体管(第五MOS晶体管和第六MOS晶体管)，能够仅通过像上述那样构成来实现上述的效果，因此不会使电路规模极端变大，能够抑制成本的增大。
附图说明
图1是用于说明本发明的第一实施方式的电平移位器的电路图。
图2是用于说明本发明的第二实施方式的电平移位器的电路图。
图3是用于说明本发明的第三实施方式的电平移位器的电路图。
图4是用于说明以往的电平移位器的电路图。
标号说明
11、12、13、41、42、43：电源线；21、22：逆变器；101、102、103、104、401、402：NMOS晶体管；111、112、411、412：PMOS晶体管；201、202：电阻；301：恒流源；100、200、300、400：电平移位器。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
[第一实施方式]
图1是用于说明本发明的第一实施方式的电平移位器100的电路图。
电平移位器100将具有提供给电源线11的基准电压VSS(也称为“第一电源电压”)与提供给电源线12的电源电压VDD1(也称为“第二电源电压”)之间的振幅的输入信号IN转换成具有基准电压VSS与提供给电源线13的电源电压VDD2(也称为“第三电源电压”)之间的振幅的信号，并作为输出信号OUT输出。
电平移位器100构成为具有NMOS晶体管101、102、103、104和PMOS晶体管111、112。
NMOS晶体管101经由逆变器21、22由栅极接收输入信号IN的同相信号，源极与电源线11连接，漏极与生成转换后的信号的反相信号的反相输出节点/Nout连接。NMOS晶体管102经由逆变器21由栅极接收输入信号IN的反相信号，源极与电源线11连接，漏极与生成转换后的信号的同相信号的同相输出节点Nout连接。PMOS晶体管111的栅极与同相输出节点Nout连接，源极与电源线13连接，漏极与反相输出节点/Nout连接。PMOS晶体管112的栅极与反相输出节点/Nout连接，源极与电源线13连接，漏极与同相输出节点Nout连接。NMOS晶体管103的栅极与同相输出节点Nout连接，源极与电源线11连接，漏极与反相输出节点/Nout连接。NMOS晶体管104的栅极与反相输出节点/Nout连接，源极与电源线11连接，漏极与同相输出节点Nout连接。
以下，关于上述那样构成的电平移位器100的动作进行说明。
在输入了电源电压VDD1电平(第一高电平)的输入信号IN的情况下，经由逆变器21、22将输入信号IN的同相信号输入到NMOS晶体管101的栅极。另一方面，经由逆变器21将输入信号IN的反相信号输入到NMOS晶体管102的栅极。由此，NMOS晶体管101导通，NMOS晶体管102截止。
于是，反相输出节点/Nout的电压下降到基准电压VSS电平(低电平)。由此，PMOS晶体管112导通，NMOS晶体管104截止，同相输出节点Nout的电压上升到电源电压VDD2电平(第二高电平)。因此，PMOS晶体管111截止，NMOS晶体管103导通。
通过以上方式，输出信号OUT成为电源电压VDD2电平(第二高电平)。
在输入了基准电压VSS电平(低电平)的输入信号IN的情况下，经由逆变器21、22将输入信号IN的同相信号输入到NMOS晶体管101的栅极。另一方面，经由逆变器21将输入信号IN的反相信号输入到NMOS晶体管102的栅极。由此，NMOS晶体管101截止，NMOS晶体管102导通。
于是，同相输出节点Nout的电压下降到基准电压VSS电平(低电平)。由此，PMOS晶体管111导通，NMOS晶体管103截止，因此反相输出节点/Nout的电压上升到电源电压VDD2电平(第二高电平)。因此，PMOS晶体管112截止，NMOS晶体管104导通。
通过以上方式，输出信号OUT成为基准电压VSS电平(低电平)。
这样，电平移位器100将具有基准电压VSS与电源电压VDD1之间的振幅的输入信号IN转换成具有基准电压VSS与电源电压VDD2之间的振幅的信号。
接着，关于输入侧的电源出于某些因素而停止工作的情况下的电平移位器100的动作进行说明。
假设在输入了上述的电源电压VDD1电平(第一高电平)的输入信号IN且输出信号OUT为电源电压VDD2电平(第二高电平)的状态下，输入侧的电源出于某些原因而停止工作，则输入到NMOS晶体管101的栅极的电压从电源电压VDD1电平开始下降，当NMOS晶体管101的栅极-源极间电压低于阈值电压时，NMOS晶体管101截止。
在该状态下，NMOS晶体管101和102都截止，因此通过PMOS晶体管111和NMOS晶体管103来构成使输入与同相输出节点Nout连接且使输出与反相输出节点/Nout连接的逆变器，通过PMOS晶体管112和NMOS晶体管104来构成使输入与反相输出节点/Nout连接且使输出与同相输出节点Nout连接的逆变器，通过这两个逆变器来构成锁存电路。由此，处于在该锁存电路中锁存了输出信号OUT的状态，因此能够将输出信号OUT保持在电源电压VDD2电平(第二高电平)。
并且，假设在输入了基准电压VSS电平(低电平)的输入信号IN且输出信号OUT为基准电压VSS电平(低电平)的状态下输入侧的电源停止工作，则输入到NMOS晶体管102的栅极的电压从电源电压VDD1电平开始下降，当NMOS晶体管102的栅极-源极间电压低于阈值电压时，NMOS晶体管102截止。
在该状态下，NMOS晶体管101和102都截止，因此与上述的情况同样，通过PMOS晶体管111和112以及NMOS晶体管103和104来构成锁存电路。因此，能够将输出信号OUT保持在基准电压VSS电平(低电平)。
接着，关于在电源启动时输入侧的电源电压(电源电压VDD1)的上升延迟的情况下的电平移位器100的动作进行说明。
在电源电压VDD1没有上升的状态下，向NMOS晶体管101和102的栅极都输入基准电压VSS，因此NMOS晶体管101和102一同截止。因此，与上述的情况同样，通过PMOS晶体管111和112以及NMOS晶体管103和104来构成锁存电路。
该锁存电路根据电源启动时的电源电压VDD2的上升状态而对在同相输出节点Nout处生成的电压进行锁存，输出信号OUT被固定在该锁存的电压。因此，能够防止输出信号OUT不稳定。
这样，根据本实施方式，在输入侧的电源停止工作的情况下，能够保持即将停止工作之前的输出信号OUT的电平。并且，当在电源启动时输入侧的电源电压的上升延迟的情况下，能够将输出信号OUT固定在某电平。
另外，在本实施方式中，在各电源电压的关系处于VDD1＞VDD2＞VSS的情况下，以及在处于VDD2＞VDD1＞VSS且电源电压VDD2并没有比电源电压VDD1高那么多时，电平移位器100的动作没有问题。
另一方面，在各电源电压的关系处于VDD2＞VDD1＞VSS且电源电压VDD2大幅高于电源电压VDD1时，考虑到输入信号IN从电源电压VDD1电平(第一高电平)切换到基准电压VSS电平(低电平)的情况。在该情况下，在PMOS晶体管112导通的状态下NMOS晶体管102也导通，此时，施加给NMOS晶体管102的栅极的电压为比电源电压VDD2低的电源电压VDD1，因此与PMOS晶体管112的电流提供能力相比，NMOS晶体管102的电流提供能力、即降低同相输出节点Nout的电压的能力较低。因此，同相输出节点Nout的电压没有下降到基准电压VSS电平，导致电平移位器100的电平移位动作停止。
在输入信号IN从基准电压VSS电平(低电平)切换到电源电压VDD1电平(第一高电平)的情况下，也产生相同的状况。
为了避免这样的状况，优选使从电源线13向反相输出节点/Nout的电流提供能力比NMOS晶体管101的电流提供能力低，使从电源线13向同相输出节点Nout的电流提供能力比NMOS晶体管102的电流提供能力低。
作为该避免策略的具体的例子之一，在本实施方式中，列举出如下结构：构成为使PMOS晶体管111和112的电流提供能力分别比NMOS晶体管101和102的电流提供能力小。
根据该结构，在输入信号IN从电源电压VDD1电平(第一高电平)切换到基准电压VSS电平(低电平)且PMOS晶体管112和NMOS晶体管102都导通的情况下，由于从电源线13向同相输出节点Nout的电流提供能力比NMOS晶体管102的电流提供能力小，因此能够使同相输出节点Nout的电压下降到基准电压VSS电平(低电平)。由此，能够防止电平移位动作停止。
以上，为了防止电平移位动作停止，而对如下的结构的具体例之一进行了说明：使从电源线13向反相输出节点/Nout的电流提供能力比NMOS晶体管101的电流提供能力低，使从电源线13向同相输出节点Nout的电流提供能力比NMOS晶体管102的电流提供能力低，以下，作为第二和第三实施方式，关于与上述不同的具体例进行说明。
[第二实施方式]
图2是用于说明本发明的第二实施方式的电平移位器200的电路图。另外，对与图1所示的第一实施方式的电平移位器100相同的结构要素赋予相同的标号，适当省略重复的说明。
第二实施方式的电平移位器200对于第一实施方式的电平移位器100，在PMOS晶体管111与反相输出节点/Nout之间、以及PMOS晶体管112与同相输出节点Nout之间分别追加有电阻201、202。其他的方面与电平移位器100为相同的结构。
根据该结构，可得到在输入侧的电源停止工作的情况下，能够保持即将停止工作之前的输出信号OUT的电平，当在电源启动时输入侧的电源电压的上升延迟的情况下，能够将输出信号OUT固定在某电平这样的与第一实施方式的电平移位器100相同的效果，并且，通过在从电源线13到电源线11的电流路径上设置电阻201、202，而实现了使从电源线13向反相输出节点/Nout的电流提供能力比NMOS晶体管101的电流提供能力低，使从电源线13向同相输出节点Nout的电流提供能力比NMOS晶体管102的电流提供能力低。
根据本实施方式，像第一实施方式中说明的例子那样，不需要对PMOS晶体管111和112与NMOS晶体管101和102赋予电流提供能力之差，因此具有设计容易这样的优点。
[第三实施方式]
图3是用于说明本发明的第三实施方式的电平移位器300的电路图。另外，对与图1所示的第一实施方式的电平移位器100相同的结构要素赋予相同的标号，并适当省略重复的说明。
第三实施方式的电平移位器300对于第一实施方式的电平移位器100，在电源线13与PMOS晶体管111、112的源极之间追加有恒流源301。其他的方面与电平移位器100是同一结构。
根据该结构，也能够得到与第一实施方式的电平移位器100相同的的效果，并且，通过在电源线13与PMOS晶体管111和112的源极之间设置恒流源301，而实现使从电源线13向反相输出节点/Nout的电流提供能力比NMOS晶体管101的电流提供能力低，使从电源线13向同相输出节点Nout的电流提供能力比NMOS晶体管102的电流提供能力低。
根据本实施方式，也与第二实施方式同样，不需要对PMOS晶体管111和112与NMOS晶体管101和102赋予电流提供能力之差，因此设计容易。
以上，对本发明的实施方式进行了说明，但本发明不限于上述实施方式，显然能够在不脱离本发明的主旨的范围内进行各种变更。
例如，在上述实施方式中，也可以采用使PMOS晶体管与NMOS晶体管的极性反转的电路结构。

Claims (5)

1.一种电平移位器，其将具有提供给第一电源线的第一电源电压与提供给第二电源线的第二电源电压之间的振幅的输入信号转换成具有所述第一电源电压与提供给第三电源线的第三电源电压之间的振幅的信号而输出，其特征在于，该电平移位器具有：
同相输出节点，其生成转换后的信号的同相信号；
反相输出节点，其生成转换后的信号的反相信号；
第一导电型的第一MOS晶体管，其栅极接收所述输入信号的同相信号，源极与所述第一电源线连接，漏极与所述反相输出节点连接；
第一导电型的第二MOS晶体管，其栅极接收所述输入信号的反相信号，源极与所述第一电源线连接，漏极与所述同相输出节点连接；
第二导电型的第三MOS晶体管，其栅极与所述同相输出节点连接，源极与所述第三电源线连接，漏极与所述反相输出节点连接；
第二导电型的第四MOS晶体管，其栅极与所述反相输出节点连接，源极与所述第三电源线连接，漏极与所述同相输出节点连接；
第一导电型的第五MOS晶体管，其栅极与所述同相输出节点连接，源极与所述第一电源线连接，漏极与所述反相输出节点连接；以及
第一导电型的第六MOS晶体管，其栅极与所述反相输出节点连接，源极与所述第一电源线连接，漏极与所述同相输出节点连接。
2.根据权利要求1所述的电平移位器，其特征在于，
从所述第三电源线向所述反相输出节点的电流提供能力比所述第一MOS晶体管的电流提供能力低，
从所述第三电源线向所述同相输出节点的电流提供能力比所述第二MOS晶体管的电流提供能力低。
3.根据权利要求1或2所述的电平移位器，其特征在于，
所述第三MOS晶体管和所述第四MOS晶体管的电流提供能力分别比所述第一MOS晶体管和所述第二MOS晶体管的电流提供能力低。
4.根据权利要求1或2所述的电平移位器，其特征在于，
所述电平移位器还具有第一电阻和第二电阻，所述第一电阻和所述第二电阻分别连接在所述第三MOS晶体管与所述反相输出节点之间以及所述第四MOS晶体管与所述同相输出节点之间。
5.根据权利要求1或2所述的电平移位器，其特征在于，
所述电平移位器还具有恒流源，该恒流源连接在所述第三MOS晶体管及所述第四MOS晶体管的源极与所述第三电源线之间。
CN201711211282.XA 2017-02-09 2017-11-28 电平移位器 Withdrawn CN108418576A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-022483 2017-02-09
JP2017022483A JP2018129727A (ja) 2017-02-09 2017-02-09 レベルシフタ

Publications (1)

Publication Number Publication Date
CN108418576A true CN108418576A (zh) 2018-08-17

Family

ID=63037987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711211282.XA Withdrawn CN108418576A (zh) 2017-02-09 2017-11-28 电平移位器

Country Status (5)

Country Link
US (1) US10418997B2 (zh)
JP (1) JP2018129727A (zh)
KR (1) KR20180092804A (zh)
CN (1) CN108418576A (zh)
TW (1) TWI713800B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10986154B2 (en) * 2016-05-16 2021-04-20 Glide Talk Ltd. System and method for interleaved media communication and conversion
CN112073048B (zh) * 2020-09-02 2022-11-04 敦泰电子（深圳）有限公司 电平移位电路
CN113078896B (zh) * 2021-02-24 2024-08-23 广州安凯微电子股份有限公司 一种低输入电源幅度的电平转换电路
WO2023038314A1 (ko) * 2021-09-09 2023-03-16 광운대학교 산학협력단 에너지 효율 및 입력전압의 범위를 개선한 레벨 시프터
US11855630B2 (en) * 2022-05-31 2023-12-26 Texas Instruments Incorporated Floating high-voltage level translator with adaptive bypass circuit
CN117318697B (zh) * 2023-09-15 2024-06-14 辰芯半导体（深圳）有限公司 电平移位电路和电源设备

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214325A (ja) * 1983-05-19 1984-12-04 Seiko Epson Corp レベルシフト回路
JP3144166B2 (ja) * 1992-11-25 2001-03-12 ソニー株式会社 低振幅入力レベル変換回路
JPH10336007A (ja) * 1997-05-29 1998-12-18 Fujitsu Ltd レベルコンバータ、出力回路及び入出力回路
US6268755B1 (en) * 1997-11-04 2001-07-31 Texas Instruments Incorporated MOSFET predrive circuit with independent control of the output voltage rise and fall time, with improved latch immunity
US7196699B1 (en) * 1998-04-28 2007-03-27 Sharp Kabushiki Kaisha Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power
JP4063982B2 (ja) * 1998-12-04 2008-03-19 松下電器産業株式会社 レベルシフタ回路およびそれを用いた半導体装置
GB2349996A (en) * 1999-05-12 2000-11-15 Sharp Kk Voltage level converter for an active matrix LCD
JP2001036398A (ja) 1999-07-16 2001-02-09 Matsushita Electric Ind Co Ltd レベルシフタ回路
JP3665633B2 (ja) * 2002-09-20 2005-06-29 株式会社東芝 半導体集積回路
JP2005102086A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp 半導体装置およびレベル変換回路
JP4502190B2 (ja) * 2004-06-08 2010-07-14 ルネサスエレクトロニクス株式会社 レベルシフタ、レベル変換回路及び半導体集積回路
JP4502767B2 (ja) * 2004-09-29 2010-07-14 株式会社リコー レベルシフト回路
JP2006135560A (ja) * 2004-11-05 2006-05-25 Matsushita Electric Ind Co Ltd レベルシフト回路およびこれを含む半導体集積回路装置
JP2006287797A (ja) * 2005-04-04 2006-10-19 Nec Electronics Corp レベル変換回路
US7355446B2 (en) * 2005-05-20 2008-04-08 Samsung Electronics Co., Ltd. Voltage conversion circuit with stable transition delay characteristic
JP4758726B2 (ja) * 2005-10-19 2011-08-31 パナソニック株式会社 レベルシフト回路
US7834662B2 (en) * 2006-12-13 2010-11-16 Apple Inc. Level shifter with embedded logic and low minimum voltage
KR100856128B1 (ko) * 2007-02-12 2008-09-03 삼성전자주식회사 고속 동작이 가능한 레벨 쉬프터 및 그 방법
JP2009260804A (ja) * 2008-04-18 2009-11-05 Toshiba Corp パワーオン検知回路およびレベル変換回路
US7839171B1 (en) * 2009-05-19 2010-11-23 Advanced Micro Devices, Inc. Digital level shifter and methods thereof
US8115514B2 (en) * 2009-06-02 2012-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-charged high-speed level shifters
JP5361685B2 (ja) * 2009-12-01 2013-12-04 株式会社東芝 半導体集積回路
JP5491319B2 (ja) * 2010-08-16 2014-05-14 ルネサスエレクトロニクス株式会社 表示ドライバ回路
JP2013131964A (ja) * 2011-12-22 2013-07-04 Renesas Electronics Corp レベルシフト回路及び表示装置の駆動回路
JP5838141B2 (ja) * 2012-02-27 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2013187712A (ja) 2012-03-07 2013-09-19 Renesas Electronics Corp レベルシフタ回路及び半導体集積回路並びにレベルシフタ回路の制御方法
JP2014003541A (ja) * 2012-06-20 2014-01-09 Toshiba Corp 半導体集積回路、および、スイッチ装置
CN107707247B (zh) * 2012-08-01 2021-03-16 瑞萨电子株式会社 电平移位电路
US9197200B2 (en) * 2013-05-16 2015-11-24 Dialog Semiconductor Gmbh Dynamic level shifter circuit
SG11201509704WA (en) * 2013-06-11 2015-12-30 Agency Science Tech & Res Circuit arrangement and method of operating the same
JP2015012351A (ja) * 2013-06-27 2015-01-19 マイクロン テクノロジー， インク． 半導体装置
US9537478B2 (en) * 2014-03-06 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9577626B2 (en) * 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
US9509308B2 (en) * 2014-09-30 2016-11-29 Synaptics Incorporated Supply-modulation cross domain data interface
US9257973B1 (en) * 2014-11-04 2016-02-09 Texas Instruments Incorporated Supply-state-enabled level shifter interface circuit and method
US9385722B2 (en) * 2014-11-25 2016-07-05 Intel Corporation Voltage level shifter circuit
US9490780B2 (en) * 2014-12-18 2016-11-08 Intel Corporation Apparatuses, methods, and systems for dense circuitry using tunnel field effect transistors
TWM517481U (zh) * 2015-05-21 2016-02-11 修平學校財團法人修平科技大學 電壓位準轉換器
US9917588B2 (en) * 2015-07-08 2018-03-13 Nxp B.V. Level shifter and approach therefor
US9954527B2 (en) * 2015-09-29 2018-04-24 Nvidia Corporation Balanced charge-recycling repeater link
US9584303B1 (en) * 2015-10-28 2017-02-28 Futurewei Technologies, Inc. Reference-less frequency detector with high jitter tolerance
DE102016109114A1 (de) * 2016-05-18 2017-11-23 Infineon Technologies Ag Schaltkreisarchitektur für eine Messanordnung, einen Pegelwandler-Schaltkreis, eine Ladungspumpstufe und eine Ladungspumpe sowie Verfahren zum Betreiben dieser

Also Published As

Publication number Publication date
TWI713800B (zh) 2020-12-21
KR20180092804A (ko) 2018-08-20
TW201830861A (zh) 2018-08-16
US20180226971A1 (en) 2018-08-09
JP2018129727A (ja) 2018-08-16
US10418997B2 (en) 2019-09-17

Similar Documents

Publication Publication Date Title
CN108418576A (zh) 电平移位器
US20070176668A1 (en) Level shifter circuit
US9843325B2 (en) Level shifter and parallel-to-serial converter including the same
US11012073B2 (en) Level shifter circuit and method of operating the same
US11387818B2 (en) Level conversion device and method
CN105811962A (zh) 电压电平移位器
CN110830027B (zh) 转压器
US7358790B2 (en) High performance level shift circuit with low input voltage
US20090160494A1 (en) Output driving circuits
US10256818B2 (en) Level shifter
CN113098495B (zh) 包含门电路的数字电路
US10367495B2 (en) Half-bridge driver circuit
CN106160728B (zh) 输出电路
US12088294B2 (en) Voltage level shifter and operation method thereof
CN113541674B (zh) 电压准位转换电路
JP2012169810A (ja) レベルシフト回路
US9590599B1 (en) Clock distribution for flip-flop circuits
JP2013187712A (ja) レベルシフタ回路及び半導体集積回路並びにレベルシフタ回路の制御方法
JP6318908B2 (ja) インターフェース回路
Monga High speed stress tolerant 1.6 V–3.6 V low to high voltage CMOS level shift architecture in 40 nm
TW201929436A (zh) 位準轉換電路
KR20030002229A (ko) 면적 소모가 적은 레벨 쉬프터
JP2006173991A (ja) 半導体集積回路
ITVA990021A1 (it) Circuito di ingresso con isteresi compatibile con segnali provenientida circuiti alimentati da una prima tensione di alimentazione di valor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180817

WW01 Invention patent application withdrawn after publication