TW201929436A - 位準轉換電路 - Google Patents

位準轉換電路 Download PDF

Info

Publication number
TW201929436A
TW201929436A TW106144832A TW106144832A TW201929436A TW 201929436 A TW201929436 A TW 201929436A TW 106144832 A TW106144832 A TW 106144832A TW 106144832 A TW106144832 A TW 106144832A TW 201929436 A TW201929436 A TW 201929436A
Authority
TW
Taiwan
Prior art keywords
logic signal
transistor
terminal
current mirror
conversion circuit
Prior art date
Application number
TW106144832A
Other languages
English (en)
Other versions
TWI716657B (zh
Inventor
王敏嘉
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW106144832A priority Critical patent/TWI716657B/zh
Priority to US15/877,368 priority patent/US10177763B1/en
Publication of TW201929436A publication Critical patent/TW201929436A/zh
Application granted granted Critical
Publication of TWI716657B publication Critical patent/TWI716657B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

位準轉換電路接收第一輸入邏輯訊號及第二輸入邏輯訊號，並產生第一輸出邏輯訊號及第二輸出邏輯訊號。位準轉換電路包含第一電流鏡模組、第二電流鏡模組及閂鎖模組。第一電流鏡模組及第二電流鏡模組分別輸出隨著第一輸入邏輯訊號同向變化的第一控制邏輯訊號及隨著第二輸入邏輯訊號同向變化的第二控制邏輯訊號。閂鎖模組耦接於第一電流鏡模組及第二電流鏡模組。閂鎖模組接收第一控制邏輯訊號及第二控制邏輯訊號，並對應地更新並儲存第二輸出邏輯訊號及第一輸出邏輯訊號。

Description

位準轉換電路
本發明是有關於一種位準轉換電路，特別是有關於一種能夠減少電流損耗的位準轉換電路。
一般而言，為了讓電路能夠有效的操作，同時滿足電能損耗的需求，不同功能的電路常會根據其需求而被設計成具有不同的操作電壓。當這些電路耦接至其他的電路，甚至要控制其他電路時，就會需要位準轉換電路來將其中一電路的輸出操作訊號進行電位轉換，使得另一電路能夠順利接收其操作訊號，並正常運作。
在先前技術中，位準轉換電路常是透過N型電晶體來將輸出訊號下拉至低電壓，並透過P型電晶體來將輸出訊號上拉至高電壓。然而當輸入訊號的位準改變，輸出訊號的位準也隨之改變的過程中，位準轉換電路內部的N型電晶體及P型電晶體常會同時導通。此時為了確保輸出訊號的位準能夠正確更新，會選擇面積較大的N型電晶體來實作，因此在兩個電晶體都被導通時，N型電晶體仍然能夠導通較大的電流，並將輸出訊號的位準下拉。然而在此過程中，位準轉換電路將產生可觀的漏電流，造成電能損耗。此外，為能導通較大的電流，使用者也須選用面積較大的N型電晶體，舉例來說，N型電晶體的面積可能約為P型電晶體的二十倍，使得位準轉換電路的整體電路面積難以減縮。
本發明之一實施例提供一種位準轉換電路，位準轉換電路接收第一輸入邏輯訊號及第二輸入邏輯訊號，並產生第一輸出邏輯訊號及第二輸出邏輯訊號。位準轉換電路包含第一電流鏡模組、第二電流鏡模組及閂鎖模組。
第一電流鏡模組接收第一輸入邏輯訊號及第二輸出邏輯訊號，並輸出隨著第一輸入邏輯訊號同向變化的第一控制邏輯訊號。
第二電流鏡模組接收第二輸入邏輯訊號及第一輸出邏輯訊號，並輸出隨著第二輸入邏輯訊號同向變化的第二控制邏輯訊號。
閂鎖模組耦接於第一電流鏡模組及第二電流鏡模組，閂鎖模組接收第一控制邏輯訊號及第二控制邏輯訊號，並對應地更新及儲存第二輸出邏輯訊號及第一輸出邏輯訊號。
第1圖為本發明一實施例之位準轉換電路100的示意圖，位準轉換電路100包含第一電流鏡模組110、第二電流鏡模組120及閂鎖模組130。
位準轉換電路100可接收第一輸入邏輯訊號SIGIN 及第二輸入邏輯訊號SIGINB ，並產生第一輸出邏輯訊號SIGOUT 及第二輸出邏輯訊號SIGOUTB 。在本發明的部分實施例中，第一輸入邏輯訊號SIGIN 及第二輸入邏輯訊號SIGINB 是在第一高電位VH1及第一低電位VL1之間切換的兩個互補邏輯訊號，而第一輸出邏輯訊號SIGOUT 及第二輸出邏輯訊號SIGOUTB 則是在第二高電位VH2及第二低電位VL2之間切換的兩個互補邏輯訊號。此外，第一輸出邏輯訊號SIGOUT 會隨著第一輸入邏輯訊號SIGIN 同向變化，而第二輸出邏輯訊號SIGOUTB 則會隨著第二輸入邏輯訊號SIGINB 同向變化。
第一電流鏡模組110可接收第一輸入邏輯訊號SIGIN 及第二輸出邏輯訊號SIGOUTB ，並可輸出隨著第一輸入邏輯訊號SIGIN 同向變化的第一控制邏輯訊號SIGINH 。此外，第一電流鏡模組110可包含第一開關112。第一開關112可設置於第一電流鏡模組110的參考電流路徑上，並可根據第二輸出邏輯訊號SIGOUTB 啟動第一電流鏡模組110。
舉例來說，第一電流鏡模組110可包含第一電晶體M1、第二電晶體M2、第三電晶體M3及第四電晶體M4。
第一電晶體M1具有第一端、第二端及控制端，第一電晶體M1的第一端可接收第一系統電壓V1，第一電晶體M1的第二端耦接於第一開關112，而第一電晶體M1的控制端耦接於第一電晶體M1之第二端。第二電晶體M2具有第一端、第二端及控制端，第二電晶體M2的第一端耦接於第一開關112，第二電晶體M2的第二端可接收第二系統電壓V2，而第二電晶體M2的控制端可接收第一輸入邏輯訊號SIGIN 。
第三電晶體M3具有第一端、第二端及控制端，第三電晶體M3的第一端可接收第一系統電壓V1，第三電晶體M3的第二端可輸出第一控制邏輯訊號SIGINH ，而第三電晶體M3的控制端耦接於第一電晶體M1之控制端。第四電晶體M4具有第一端、第二端及控制端，第四電晶體M4的第一端耦接於第三電晶體M3之第二端，第四電晶體M4的第二端可接收第二系統電壓V2，而第四電晶體M4的控制端可接收第二輸入邏輯訊號SIGINB 。
在第1圖的實施例中，第一開關112可包含第五電晶體M5。第五電晶體M5具有第一端、第二端及控制端，第五電晶體M5的第一端耦接於第一電晶體M1之第二端，第五電晶體M5的第二端耦接於第二電晶體M2之第一端，而第五電晶體M5的控制端可接收第二輸出邏輯訊號SIGOUTB 。由於第一開關112是設置第一電晶體M1及第二電晶體M2之間，亦即第一電流鏡模組110的參考電流路徑上，因此透過第一開關112就能夠啟動或關閉第一電流鏡模組110，達到有效控制電流損耗的功效。
第二電流鏡模組120與第一電流鏡模組110具有相似的結構。第二電流鏡模組120可接收第二輸入邏輯訊號SIGINB 及第一輸出邏輯訊號SIGOUT ，並可輸出隨著第二輸入邏輯訊號SIGINB 同向變化的第二控制邏輯訊號SIGINBH 。此外，第二電流鏡模組120可包含第二開關122。第二開關122可設置於第二電流鏡模組120的參考電流路徑上，並可根據第一輸出邏輯訊號SIGOUT 啟動第二電流鏡模組120。
舉例來說，第二電流鏡模組120可包含第六電晶體M6、第七電晶體M7、第八電晶體M8及第九電晶體M9。
第六電晶體M6具有第一端、第二端及控制端，第六電晶體M6的第一端可接收第一系統電壓V1，第六電晶體M6的第二端耦接於第二開關122，而第六電晶體M6的控制端耦接於第六電晶體M6之第二端。第七電晶體M7具有第一端、第二端及控制端，第七電晶體M7的第一端耦接於第二開關122，第七電晶體M7的第二端可接收第二系統電壓V2，而第七電晶體M7的控制端可接收第二輸入邏輯訊號SIGINB 。
第八電晶體M8具有第一端、第二端及控制端，第八電晶體M8的第一端可接收第一系統電壓V1，第八電晶體M8的第二端可輸出第二控制邏輯訊號SIGINBH ，而第八電晶體M8的控制端耦接於第六電晶體M6之控制端。第九電晶體M9具有第一端、第二端及控制端，第九電晶體M9的第一端耦接於第八電晶體M8之第二端，第九電晶體M9的第二端可接收第二系統電壓V2，而第九電晶體M9的控制端可接收第一輸入邏輯訊號SIGIN 。
此外，第二開關122可包含第十電晶體M10，第十電晶體M10具有第一端、第二端及控制端，第十電晶體M10的第一端耦接於第六電晶體M6之第二端，第十電晶體M10的第二端耦接於第七電晶體M7之第一端，而第十電晶體M10的控制端可接收第一輸出邏輯訊號SIGOUT 。
在本發明的部分實施例中，第一系統電壓V1可大於第二系統電壓V2。第一系統電壓V1可例如為系統的操作電壓，可用來提供第二高電位VH2，而第二系統電壓V2可例如為系統的接地電壓，可用來提供第二低電位VL2。在此情況下，第一電晶體M1、第三電晶體M3、第六電晶體M6及第八電晶體M8可為P型電晶體，而第二電晶體M2、第四電晶體M4、第五電晶體M5、第七電晶體M7、第九電晶體M9及第十電晶體M10可為N型電晶體。
閂鎖模組130耦接於第一電流鏡模組110及第二電流鏡模組120，閂鎖模組130可接收第一控制邏輯訊號SIGINH 、第二控制邏輯訊號SIGINBH ，並對應地更新並儲存第二輸出邏輯訊號SIGOUTB 及第一輸出邏輯訊號SIGOUT ，以使第一輸出邏輯訊號SIGOUT 隨第一控制邏輯訊號SIGINH 同向變化，並使第二輸出邏輯訊號SIGOUTB 隨第二控制邏輯訊號SIGINBH 同向變化。
閂鎖電路130可包含第一反或閘(NOR gate)132及第二反或閘134。第一反或閘132及第二反或閘134可利用交叉耦合(cross-coupled)的方式相連接。舉例來說，第一反或閘132具有第一輸入端、第二輸入端及輸出端，第一反或閘132的第一輸入端可接收第一控制邏輯訊號SIGINH ，第一反或閘132的第二輸入端可接收第一輸出邏輯訊號SIGOUT ，而第一反或閘132的輸出端可輸出第二輸出邏輯訊號SIGOUTB 。第二反或閘134具有第一輸入端、第二輸入端及輸出端，第二反或閘134的第一輸入端可接收第二控制邏輯訊號SIGINBH ，第二反或閘134的第二輸入端可接收第二輸出邏輯訊號SIGOUTB ，而第二反或閘134的輸出端可輸出第一輸出邏輯訊號SIGOUT 。
第2圖為本發明一實施例之位準轉換電路100的訊號波型圖。在第2圖的實施例中，第一低電位VL1及第二低電位VL2可為相同的參考電位，例如為接地電位，然而本發明並不以此為限。此外，第二高電位VH2可大於第一高電位VH1，例如第一高電位VH1為0.7V，而第二高電位VH2為1.8V。
在第2圖的第一時點T1，位準轉換電路100處於一穩定狀態，此時第一輸入邏輯訊號SIGIN 為第一低電位VL1，第二輸入邏輯訊號SIGINB 為第一高電位VH1，第一輸出邏輯訊號SIGOUT 為第二低電位VL2，而第二輸出邏輯訊號SIGOUTB 為第二高電位VH2。
在此情況下，第一電流鏡模組110中的第二電晶體M2會被截止，因此雖然第一開關112中的第五電晶體M5會接收到處於第二高電位VH2的第二輸出邏輯訊號SIGOUTB ，然而第一電流鏡模組110仍然不會產生電流。相對的，第二電流鏡模組120中的第七電晶體M7雖然會接收到處於第一高電位VH1的第二輸入邏輯訊號SIGINB ，然而第二開關122中的第十電晶體M10會接收到處於第二低電位VL2的第一輸出邏輯訊號SIGOUT 而被截止，因此第二電流鏡模組120也不會產生電流。也就是說，位準轉換電路100在穩定狀態下並不會導通電流，因此能夠減少電能損耗。
在第二時點T2，第一輸入邏輯訊號SIGIN 由第一低電位VL1變為第一高電位VH1，而第二輸入邏輯訊號SIGINB 由第一高電位VH1變為第一低電位VL1。此時，第一輸出邏輯訊號SIGOUT 及第二輸出邏輯訊號SIGOUTB 尚未更新，因此第一輸出邏輯訊號SIGOUT 會先維持在第二低電位VL2，而第二輸出邏輯訊號SIGOUTB 會先維持在第二高電位VH2。也就是說，在第一電流鏡模組110之參考電流路徑上的第二電晶體M2和第五電晶體M5都會被導通，使得第一電流鏡模組110被啟動而產生參考電流。然而此時第四電晶體M4會被截止，因此由第三電晶體M3對應產生的複製電流將會迅速地提升第一控制邏輯訊號SIGINH 的電位。此外，由於第二電流鏡模組120並未被啟動，因此在第二電流鏡模組120中，被導通的第九電晶體M9將迅速地將第二控制邏輯訊號SIGINBH 被下拉至第二低電位VL2。
當第一控制邏輯訊號SIGINH 於第三時點T3被提升至第二高電位VH2時，閂鎖電路130會被觸發，此時第一反或閘132會改變輸出電位，使得第二輸出邏輯訊號SIGOUTB 被拉低至第二低電位VL2。當第二輸出邏輯訊號SIGOUTB 被拉低至第二低電位VL2時，第一開關112就會被截止，使得第一電流鏡模組110停止產生電流，進而避免不必要的電能損耗。此外，第二反或閘134也會跟著改變輸出電位，而將第一輸出邏輯訊號SIGOUT 提升至第二高電位VH2。如此一來，位準轉換電路100便能夠隨著第一輸入邏輯訊號SIGIN 及第二輸入邏輯訊號SIGINB 的變化，更新第一輸出邏輯訊號SIGOUT 及第二輸出邏輯訊號SIGOUTB ，並進入新的穩定狀態。
同理，在第一輸入邏輯訊號SIGIN 由第一高電位VH1變為第一低電位VL1，而第二輸入邏輯訊號SIGINB 由第一低電位VL1變為第一高電位VH1的情況下，第二電流鏡模組120則會被啟動以提升第二控制邏輯訊號SIGINBH 的電位，而第一電流鏡模組110則不會被啟動，使得第一控制邏輯訊號SIGINH 的電位能夠迅速下拉，如此一來，閂鎖電路130就會被觸發而對應地更新第一輸出邏輯訊號SIGOUT 及第二輸出邏輯訊號SIGOUTB 的電位。
換言之，在位準轉換電路100中，第一電流鏡模組110及第二電流鏡模組120會在相異時段被啟動，因此位準轉換電路100並不會出現先前技術中N型電晶體及P型電晶體同時導通並互相拉扯的情況，也因此能夠有效減少漏電流的產生。再者，在無須與P型電晶體競爭的情況下，N型電晶體也無須導通較大的電流，因此也無須選擇面積較大的N型電晶體，例如可選擇與P型電晶體具有相近面積的N型電晶體。如此一來，就能夠大為縮減位準轉換電路100的電路面積，在本發明的部分實施例中，位準轉換電路100的電路面積可較先前技術縮減約百分之六十。
此外，本發明並不限定以第1圖所示的電流鏡模組來實作第一電流鏡模組110及第二電流鏡模組120，在本發明的部分實施例中，第一電流鏡模組110及第二電流鏡模組120還可根據系統的需求改以其他的電流鏡架構來實作。
第3圖為本發明另一實施例之位準轉換電路200的示意圖。位準轉換電路200與位準轉換電路100具有相似的結構及操作原理。然而在位準轉換電路200中，第一電流鏡模組210可利用第一電阻R1來取代第一電流鏡模組110的第四電晶體M4，而第二電流鏡模組220亦可利用第二電阻R2來取代第二電流鏡模組120的第九電晶體M9。
第一電阻R1具有第一端及第二端，第一電阻R1的第一端耦接於第三電晶體M3之第二端，而第一電阻R1的第二端可接收第二系統電壓V2。第二電阻R2具有第一端及第二端，第二電阻R2的第一端耦接於第八電晶體M8的第二端，而第二電阻R2的第二端可接收第二系統電壓V2。
位準轉換電路200也可根據第2圖中的訊號波型來操作。在此情況下，當第一電流鏡模組210於第二時點T2被啟動時，經由第三電晶體M3複製產生的複製電流就會流經第一電阻R1，然而只要能夠適當選擇第一電阻R1的阻值，第一控制邏輯訊號SIGINH 的電位仍然可以持續提升至第二高電位VH2。相對的，由於第二電流鏡模組220並未被啟動，因此第二電阻R2亦可將第二控制邏輯訊號SIGINBH 的電位下拉至第二低電位VL2。
此外，由於位準轉換電路200在進入穩態時，第一開關112會被截止，使得第一電流鏡模組210也會停止產生電流，因而不至於增加過多電能損耗。
由於位準轉換電路200中的第一電流鏡模組210及第二電流鏡模組220會在相異時段啟動，因此不會出現先前技術中N型電晶體及P型電晶體同時導通並互相拉扯的情況，也就能夠有效減少漏電流的產生。再者，由於N型電晶體無須導通較大的電流，因此也無須選擇面積較大的N型電晶體，使得位準轉換電路200的電路面積能夠大為縮減。
綜上所述，本發明之實施例所提供的位準轉換電路能夠利用具有開關的電流鏡來轉換訊號的電位，因此能夠有效地控制電能損耗。此外，由於本發明之位準轉換電路內部的N型電晶體及P型電晶體不會同時導通並互相拉扯，因此能夠有效減少漏電流的產生，同時也無須選擇面積較大的N型電晶體，使得位準轉換電路的電路面積能夠大為縮減。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200‧‧‧位準轉換電路
110、210‧‧‧第一電流鏡模組
120、220‧‧‧第二電流鏡模組
130‧‧‧閂鎖電路
112‧‧‧第一開關
122‧‧‧第二開關
132‧‧‧第一反或閘
134‧‧‧第二反或閘
M1‧‧‧第一電晶體
M2‧‧‧第二電晶體
M3‧‧‧第三電晶體
M4‧‧‧第四電晶體
M5‧‧‧第五電晶體
M6‧‧‧第六電晶體
M7‧‧‧第七電晶體
M8‧‧‧第八電晶體
M9‧‧‧第九電晶體
M10‧‧‧第十電晶體
V1‧‧‧第一系統電壓
V2‧‧‧第二系統電壓
SIGIN‧‧‧第一輸入邏輯訊號
SIGINB‧‧‧第二輸入邏輯訊號
SIGOUT‧‧‧第一輸出邏輯訊號
SIGOUTB‧‧‧第二輸出邏輯訊號
SIGINH‧‧‧第一控制邏輯訊號
SIGINBH‧‧‧第二控制邏輯訊號
VL1‧‧‧第一低電位
VH1‧‧‧第一高電位
VL2‧‧‧第二低電位
VH2‧‧‧第二高電位
T1‧‧‧第一時點
T2‧‧‧第二時點
T3‧‧‧第三時點
第1圖為本發明一實施例之位準轉換電路的示意圖。 第2圖為第1圖之位準轉換電路的訊號波型圖。 第3圖為本發明另一實施例之位準轉換電路的示意圖。

Claims (21)

  1. 一種位準轉換電路， 可接收一第一輸入邏輯訊號及一第二輸入邏輯訊號，並產生一第一輸出邏輯訊號及一第二輸出邏輯訊號，其中位準轉換電路包含： 一第一電流鏡模組，用以接收該第一輸入邏輯訊號及該第二輸出邏輯訊號，並輸出隨著該第一輸入邏輯訊號同向變化的一第一控制邏輯訊號； 一第二電流鏡模組，用以接收該第二輸入邏輯訊號及該第一輸出邏輯訊號，並輸出隨著該第二輸入邏輯訊號同向變化的一第二控制邏輯訊號；及 一閂鎖模組，耦接於該第一電流鏡模組及該第二電流鏡模組，用以接收該第一控制邏輯訊號及該第二控制邏輯訊號，及對應地更新並儲存該第二輸出邏輯訊號及該第一輸出邏輯訊號。
  2. 如請求項1所述之位準轉換電路，其中： 該第一輸入邏輯訊號及該第二輸入邏輯訊號係在一第一高電位及一第一低電位之間切換的兩個互補邏輯訊號；及 該第一輸出邏輯訊號及該第二輸出邏輯訊號係在一第二高電位及一第二低電位之間切換的兩個互補邏輯訊號。
  3. 如請求項2所述之位準轉換電路，其中該第二高電位大於該第一高電位。
  4. 如請求項1所述之位準轉換電路，其中該第一電流鏡模組及該第二電流鏡模組係於相異時段被啟動。
  5. 如請求項1所述之位準轉換電路，其中： 當該第一輸入邏輯訊號由該第一低電位變為該第一高電位，且該第二輸入邏輯訊號由該第一高電位變為該第一低電位時，該第二輸出邏輯訊號是先維持在該第二高電位使得該第一電流鏡模組被啟動，以將該第一控制邏輯訊號提升至該第二高電位；及 當該第一控制邏輯訊號被提升至該第二高電位時，該閂鎖電路被觸發並將該第二輸出邏輯訊號拉低至該第二低電位。
  6. 如請求項5所述之位準轉換電路，其中： 當該第二輸出邏輯訊號被拉低至該第二低電位時，該閂鎖電路被觸發並將該第一輸出邏輯訊號提升至該第二高電位。
  7. 如請求項1所述之位準轉換電路，其中該閂鎖電路包含一第一反或閘(NOR gate)及一第二反或閘，該第一反或閘及該第二反或閘係以交叉耦合(cross-coupled)的方式相連接。
  8. 如請求項7所述之位準轉換電路，其中： 該第一反或閘具有一第一輸入端用以接收該第一控制邏輯訊號，一第二輸入端用以接收該第一輸出邏輯訊號，及一輸出端用以輸出該第二輸出邏輯訊號；及 該第二反或閘具有一第一輸入端用以接收該第二控制邏輯訊號，一第二輸入端用以接收該第二輸出邏輯訊號，及一輸出端用以輸出該第一輸出邏輯訊號。
  9. 如請求項1所述之位準轉換電路，其中： 該第一電流鏡模組包含一第一開關，設置於該第一電流鏡模組之一參考電流路徑上，用以根據該第二輸出邏輯訊號啟動該第一電流鏡模組；及 該第二電流鏡模組包含一第二開關，設置於該第二電流鏡模組之一參考電流路徑上，用以根據該第一輸出邏輯訊號啟動該第二電流鏡模組。
  10. 如請求項9所述之位準轉換電路，其中該第一電流鏡模組包含： 一第一電晶體，具有一第一端用以接收一第一系統電壓，一第二端耦接於該第一開關，及一控制端耦接於該第一電晶體之該第二端； 一第二電晶體，具有一第一端耦接於該第一開關，一第二端用以接收一第二系統電壓，及一控制端用以接收該第一輸入邏輯訊號；及 一第三電晶體，具有一第一端用以接收該第一系統電壓，一第二端用以輸出該第一控制邏輯訊號，及一控制端耦接於該第一電晶體之該控制端。
  11. 如請求項10所述之位準轉換電路，其中該第一電流鏡模組另包含： 一第四電晶體，具有一第一端耦接於該第三電晶體之該第二端，一第二端用以接收該第二系統電壓，及一控制端用以接收該第二輸入邏輯訊號。
  12. 如請求項11所述之位準轉換電路，其中： 該第一系統電壓大於該第二系統電壓； 該第一電晶體及該第三電晶體係為P型電晶體；及 該第二電晶體及該第四電晶體係為N型電晶體。
  13. 如請求項10所述之位準轉換電路，其中該第一電流鏡模組另包含： 一第一電阻，具有一第一端耦接於該第三電晶體之該第二端，及一第二端用以接收該第二系統電壓。
  14. 如請求項10至13任一項所述之位準轉換電路，其中該第一開關包含一第五電晶體，具有一第一端耦接於該第一電晶體之該第二端，一第二端耦接於該第二電晶體之該第一端，及一控制端用以接收該第二輸出邏輯訊號。
  15. 如請求項14所述之位準轉換電路，其中該第五電晶體係為N型電晶體。
  16. 如請求項9所述之位準轉換電路，其中該第二電流鏡模組包含： 一第六電晶體，具有一第一端用以接收一第一系統電壓，一第二端耦接於該第二開關，及一控制端耦接於該第六電晶體之該第二端； 一第七電晶體，具有一第一端耦接於該第二開關，一第二端用以接收一第二系統電壓，及一控制端用以接收該第二輸入邏輯訊號；及 一第八電晶體，具有一第一端用以接收該第一系統電壓，一第二端用以輸出該第二控制邏輯訊號，及一控制端耦接於該第六電晶體之該控制端。
  17. 如請求項16所述之位準轉換電路，其中該第二電流鏡模組另包含： 一第九電晶體，具有一第一端耦接於該第八電晶體之該第二端，一第二端用以接收該第二系統電壓，及一控制端用以接收該第一輸入邏輯訊號。
  18. 如請求項17所述之位準轉換電路，其中： 該第一系統電壓大於該第二系統電壓； 該第六電晶體及該第八電晶體係為P型電晶體；及 該第七電晶體及該第九電晶體係為N型電晶體。
  19. 如請求項16所述之位準轉換電路，其中該第一電流鏡模組另包含： 一第二電阻，具有一第一端耦接於該第八電晶體之該第二端，及一第二端用以接收該第二系統電壓。
  20. 如請求項16至19任一項所述之位準轉換電路，其中該第二開關包含一第十電晶體，具有一第一端耦接於該第六電晶體之該第二端，一第二端耦接於該第七電晶體之該第一端，及一控制端用以接收該第一輸出邏輯訊號。
  21. 如請求項20所述之位準轉換電路，其中該第十電晶體係為N型電晶體。
TW106144832A 2017-12-20 2017-12-20 位準轉換電路 TWI716657B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106144832A TWI716657B (zh) 2017-12-20 2017-12-20 位準轉換電路
US15/877,368 US10177763B1 (en) 2017-12-20 2018-01-22 Level shift circuit capable of reducing power consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106144832A TWI716657B (zh) 2017-12-20 2017-12-20 位準轉換電路

Publications (2)

Publication Number Publication Date
TW201929436A true TW201929436A (zh) 2019-07-16
TWI716657B TWI716657B (zh) 2021-01-21

Family

ID=64815599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106144832A TWI716657B (zh) 2017-12-20 2017-12-20 位準轉換電路

Country Status (2)

Country Link
US (1) US10177763B1 (zh)
TW (1) TWI716657B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9921367D0 (en) 1999-09-09 1999-11-10 Sgs Thomson Microelectronics Level shifter
JP2003309462A (ja) * 2002-04-15 2003-10-31 Mitsubishi Electric Corp レベルシフト回路
JP2006287797A (ja) * 2005-04-04 2006-10-19 Nec Electronics Corp レベル変換回路
JP4607976B2 (ja) * 2008-03-07 2011-01-05 株式会社東芝 半導体集積装置
US8581627B2 (en) 2011-08-31 2013-11-12 Intel Mobile Communications GmbH High-speed level shifter between low-side logic and high-side logic
US8653877B2 (en) 2012-01-13 2014-02-18 National Tsing Hua University Current mirror modified level shifter
TWI524674B (zh) * 2013-08-07 2016-03-01 立錡科技股份有限公司 電壓準位轉換電路
US9432002B2 (en) * 2014-12-11 2016-08-30 Freescale Semiconductor, Inc. High-speed voltage level shifter circuit

Also Published As

Publication number Publication date
US10177763B1 (en) 2019-01-08
TWI716657B (zh) 2021-01-21

Similar Documents

Publication Publication Date Title
US11012073B2 (en) Level shifter circuit and method of operating the same
US20070176668A1 (en) Level shifter circuit
US7952388B1 (en) Semiconductor device
JP2010524303A5 (zh)
JP2006054886A (ja) ロー漏洩電流を持つレベルシフタ
TW202025594A (zh) 電源切換電路
TWI704759B (zh) 電源開關電路
US11387818B2 (en) Level conversion device and method
JP5012208B2 (ja) レベルコンバータ
TW202008725A (zh) 鎖存器電路
TWI716657B (zh) 位準轉換電路
US10256818B2 (en) Level shifter
WO2006087845A1 (ja) レベルシフト回路及びこれを備えた半導体集積回路
US10418998B1 (en) Level shifter circuit and method thereof
JP2008258966A (ja) Ｖｔｈシフト回路及びＤ／Ａ変換器
JP6616953B2 (ja) 信号出力回路
CN114070297A (zh) 微功耗的电平翻转电路及降低电路中瞬态电流的方法
JP2020123870A (ja) 入力回路
JP2019068118A (ja) 半導体集積回路及びデジタル−アナログ変換回路、並びに半導体集積回路の駆動方法
JP2004128703A (ja) レベル変換回路
JP2012151896A (ja) レベルコンバータ
TWM508849U (zh) 電位轉換器