JP5012208B2 - レベルコンバータ - Google Patents
レベルコンバータ Download PDFInfo
- Publication number
- JP5012208B2 JP5012208B2 JP2007135675A JP2007135675A JP5012208B2 JP 5012208 B2 JP5012208 B2 JP 5012208B2 JP 2007135675 A JP2007135675 A JP 2007135675A JP 2007135675 A JP2007135675 A JP 2007135675A JP 5012208 B2 JP5012208 B2 JP 5012208B2
- Authority
- JP
- Japan
- Prior art keywords
- potential power
- power source
- power supply
- circuit
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
本発明は、複数の電源電圧で動作する半導体装置に使用されるレベルコンバータに関するものである。
近年の半導体装置は、低消費電力化を図るため、内部回路は半導体装置外部の信号レベルに比べてレベルが低い信号を扱うように構成されている。つまり、内部回路の動作電源電圧は、半導体装置外部の信号レベルに比べて低く設定されている。このため、半導体装置の入力回路及び出力回路には、内部回路の信号レベルを外部の信号レベルに変換するレベルコンバータが用いられている。
近年の半導体装置は、低消費電力化を図るため、内部回路は半導体装置外部の信号レベルに比べてレベルが低い信号を扱うように構成されている。つまり、内部回路の動作電源電圧は、半導体装置外部の信号レベルに比べて低く設定されている。このため、半導体装置の入力回路及び出力回路には、内部回路の信号レベルを外部の信号レベルに変換するレベルコンバータが用いられている。
従来、出力回路として用いられるレベルコンバータは、互いに異なる第１電源電圧及び第２電源電圧が供給され、第１電源電圧にて動作する内部回路の信号を第２電源電圧の信号レベルにレベル変換する。このレベルコンバータ回路において、第１電源電圧と第２電源電圧が供給されるタイミングの差によって誤動作する場合がある。また、半導体装置の更なる低消費電力化のために、内部回路の動作電源である第１電源電圧の供給を停止する場合があり、第１電源電圧の停止によって出力信号のレベルが不定となる。
この問題に対して、例えば、特許文献１には、第２電源電圧により動作する回路部分に出力信号のレベルを保持する保持回路を備えたレベルコンバータが開示されている。このレベルコンバータは、第１電源電圧が供給されていない場合においても、第２電源電圧にて動作する保持回路に保持したレベルに応じた出力信号を出力する。また、このレベルコンバータは、第２電源電圧とグランドにそれぞれ接続されたコンデンサを備え、これらコンデンサにより、第２電源電圧の供給時に保持回路に保持する信号レベルを設定するようにしている。
特開平１０−３３６００７号公報（第３図）
ところが、上記コンデンサは、それぞれが接続されたノードに対して負荷となるため、各ノードにおける信号レベルの変化、つまりＨレベルからＬレベルへの変化に要する立ち下がり時間と、ＬレベルからＨレベルへの変化に要する立ち上がり時間に大きな差が生じる。このため、上記のレベルコンバータは、波形の対称性が必要な信号の出力回路に用いることができなかったり、立ち上がり時間と立ち下がり時間との差によって動作が不安定になったりするという問題があった。
本発明は上記問題点を解決するためになされたものであって、その目的は、ラッチ回路の初期値が確定可能であり、出力信号の立ち上がり／立ち下がり特性の対称性に優れたレベルコンバータを提供することにある。
上記目的を達成するため、請求項１に記載の発明は、低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、前記第１及び第２インバータ回路の何れか一方の出力端子と前記第２の高電位電源との間に接続され、ゲートが前記第２の高電位電源に接続されたＰチャネルＭＯＳトランジスタと、前記第１及び第２インバータ回路の何れか他方の出力端子と前記低電位電源との間に接続され、ゲートが前記低電位電源に接続されたＮチャネルＭＯＳトランジスタと、を備えたものである。
この構成によれば、第２の高電位電源が所定レベルより高い一定電圧にて供給されているとき、ラッチ回路を構成する第１及び第２インバータ回路の出力端子に接続されたＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタはオフしており、ラッチ回路を構成する第１及び第２インバータ回路の出力端子に対するそれぞれ負荷はほぼ等しくなる。従って、入力信号のレベルが変化する場合においても、第１及び第２インバータ回路の出力端子の電位の変化は、初期値設定用のＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタの影響を受けない。つまり、入力信号がＨレベルからＬレベルへと変化するときと、ＬレベルからＨレベルへと変化するときにおいて、第１及び第２インバータ回路の出力端子の立ち上がり／立ち下がり時間がほぼ等しくなり、出力信号の立ち上がり／立ち下がり特性の対称性が従来例に比べてよい。
また、第２の高電位電源がラッチ回路を構成するトランジスタが動作し始める電圧より低い電圧では、オフ状態のＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタにそれぞれ漏れ電流（オフリーク電流）が流れる。これらＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタにおけるオフリーク電流によって、第１及び第２インバータ回路の出力端子の電位が決定され、ラッチ回路の初期値が確定される。
請求項２に記載の発明は、低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１及び第２インバータ回路の少なくとも一方の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、前記第１インバータ回路の出力端子と前記第２の高電位電源との間に接続された第１の素子、及び前記第２インバータ回路の出力端子と前記低電位電源との間に接続された第２の素子の少なくとも一方の素子と、を備え、前記素子は、前記第２の高電位電源が、所定レベル以下のときに電流を流し、所定レベルより高いときにオフするように制御されるＭＯＳトランジスタである。
この構成によれば、第２の高電位電源が所定レベルより高い一定電圧にて供給されているとき、ラッチ回路を構成する第１及び第２インバータ回路の少なくとも一方の出力端子に接続された素子により、ラッチ回路を構成する第１及び第２インバータ回路の出力端子に対するそれぞれ負荷はほぼ等しくなる。従って、入力信号のレベルが変化する場合においても、第１及び第２インバータ回路の出力端子の電位の変化は、初期値設定用の素子の影響が従来例に比べて少ない。つまり、入力信号がＨレベルからＬレベルへと変化するときと、ＬレベルからＨレベルへと変化するときにおいて、第１及び第２インバータ回路の出力端子の立ち上がり／立ち下がり時間がほぼ等しくなり、出力信号の立ち上がり／立ち下がり特性の対称性が従来例に比べてよい。また、第２の高電位電源がラッチ回路を構成するトランジスタが動作し始める電圧より低い電圧では、素子に流れる電流によって第１及び第２インバータ回路の出力端子の電位が決定され、ラッチ回路の初期値が確定される。
請求項３に記載の発明は、低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、前記第１及び第２インバータ回路の少なくとも一方において、前記ＰチャネルＭＯＳトランジスタと前記第２の高電位電源との間、及び前記ＮチャネルＭＯＳトランジスタと前記低電位電源との間のうちの少なくとも一方に接続され、前記第２の高電位電源が所定レベルより高いときにオンされる初期値設定用ＭＯＳトランジスタと、を備えたものである。
請求項４に記載の発明は、低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、前記第１及び第２インバータ回路の少なくとも一方の出力端子と前記低電位電源との間に挿入接続され、前記第２の高電位電源が所定レベルより高いときにオンされる初期値設定用ＭＯＳトランジスタと、を備えたものである。
請求項３及び請求項４の構成によれば、第２の高電位電源が所定レベルより高い一定電圧にて供給されているとき、初期値設定用ＭＯＳトランジスタをオンすることで、ラッチ回路を構成する第１及び第２インバータ回路の出力端子に対するそれぞれ負荷はほぼ等しくなる。従って、入力信号のレベルが変化する場合において、第１及び第２インバータ回路の出力端子の電位の変化は、初期値設定用ＭＯＳトランジスタの影響を受けない。つまり、入力信号がＨレベルからＬレベルへと変化するときと、ＬレベルからＨレベルへと変化するときにおいて、第１及び第２インバータ回路の出力端子の立ち上がり／立ち下がり時間がほぼ等しくなり、出力信号の立ち上がり／立ち下がり特性の対称性が従来例に比べてよい。また、第２の高電位電源が所定レベル以下の場合、初期値設定用ＭＯＳトランジスタを電圧に応じた抵抗値とし、ラッチ回路を構成する第１及び第２インバータ回路において、第２の高電位電源と低電位電源との間の抵抗値が異なるようにすることで、電圧に応じてラッチ回路の初期値が確定される。
請求項５に記載の発明は、請求項３又は請求項４に記載のレベルコンバータにおいて、１つの前記初期値設定用ＭＯＳトランジスタのゲートに接続され、前記第２の高電位電源のレベルに応じて前記ゲートの電位を制御する初期値設定回路を備えた。この構成によれば、初期値設定回路を備えることにより、第２の高電位電源のレベルに応じて初期値設定用ＭＯＳトランジスタを制御することができる。
本発明によれば、ラッチ回路の初期値が確定可能であり、出力信号の立ち上がり／立ち下がり特性の対称性に優れたレベルコンバータを提供することができる。
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１及び図２に従って説明する。
図１に示すように、レベルコンバータ１０は、入力回路１１とシフト回路１２とを備えている。
以下、本発明を具体化した第一実施形態を図１及び図２に従って説明する。
図１に示すように、レベルコンバータ１０は、入力回路１１とシフト回路１２とを備えている。
入力回路１１は２つのインバータ回路２１，２２から構成されている。インバータ回路２１，２２の電源端子は、それぞれ第１の高電位電源ＶＤＤと低電位電源（本実施形態ではグランド）に接続されている。インバータ回路２１は、入力信号Ｓｉｎが入力され、該信号Ｓｉｎを論理反転し第１の高電位電源ＶＤＤレベル（Ｈレベル）又はグランドレベル（Ｌレベル）の信号Ｓ１を出力する。インバータ回路２２は、第１インバータ回路２１の出力信号Ｓ１が入力され、該信号Ｓ１を論理反転し第１の高電位電源ＶＤＤレベル（Ｈレベル）又はグランドレベル（Ｌレベル）の信号Ｓ２を出力する。従って、入力回路１１は、入力信号Ｓｉｎに基づき、相補な信号Ｓ１，Ｓ２を出力する。
シフト回路１２には信号Ｓ１，Ｓ２が入力される。信号Ｓ１はＮチャネルＭＯＳトランジスタＴｎ１のゲートに供給され、信号Ｓ２はＮチャネルＭＯＳトランジスタＴｎ２のゲートに供給されている。両トランジスタＴｎ１，Ｔｎ２のソースはグランドに接続され、両トランジスタＴｎ１，Ｔｎ２のドレインはラッチ回路３１に接続されている。
ラッチ回路３１は、２つのインバータ回路３２，３３をリング状に接続して構成されている。第１インバータ回路３２は、第２の高電位電源ＶＤＥとグランドとの間に直列接続されたＰチャネルＭＯＳトランジスタＴｐ１とＮチャネルＭＯＳトランジスタＴｎ３とから構成され、第２インバータ回路３３は、第２の高電位電源ＶＤＥとグランドとの間に直列接続されたＰチャネルＭＯＳトランジスタＴｐ２とＮチャネルＭＯＳトランジスタＴｎ４とから構成されている。第１インバータ回路３２を構成するトランジスタＴｐ１，Ｔｎ３の間のノードＮ１は第２インバータ回路３３を構成するトランジスタＴｐ２，Ｔｎ４のゲートに接続されている。第２インバータ回路３３を構成するトランジスタＴｐ２，Ｔｎ４の間のノードＮ２は第１インバータ回路３２を構成するトランジスタＴｐ１，Ｔｎ３のゲートに接続されている。第２の高電位電源ＶＤＥは第１の高電位電源ＶＤＤよりも高い電圧に設定されている。
また、第１インバータ回路３２を構成するトランジスタＴｐ１，Ｔｎ３の間のノードＮ１は第２インバータ回路３３を構成するトランジスタＴｐ２，Ｔｎ４のゲートと、上記トランジスタＴｎ１のドレインに接続されている。第２インバータ回路３３を構成するトランジスタＴｐ２，Ｔｎ４の間のノードＮ２は第１インバータ回路３２を構成するトランジスタＴｐ１，Ｔｎ３のゲートと、上記トランジスタＴｎ２のドレインに接続されている。
第１インバータ回路３２において、トランジスタＴｐ１とノードＮ１との間に初期値設定用ＭＯＳトランジスタとしてのＰチャネルＭＯＳトランジスタＴｐ３が挿入接続されている。トランジスタＴｐ３のソースはトランジスタＴｐ１のドレインに接続され、トランジスタＴｐ３のドレインはノードＮ１に接続され、トランジスタＴｐ３のゲートはグランドに接続されている。そして、シフト回路１２からノードＮ１のレベルを持つ信号Ｓｏｕｔが出力される。
第２インバータ回路３３において、トランジスタＴｐ２とノードＮ２との間に初期値設定用ＭＯＳトランジスタとしてのＰチャネルＭＯＳトランジスタＴｐ４が挿入接続されている。トランジスタＴｐ４のソースはトランジスタＴｐ２のドレインに接続され、トランジスタＴｐ４のドレインはノードＮ２に接続され、トランジスタＴｐ４のゲートには初期値設定回路３４が接続されている。
初期値設定回路３４は、ＣＭＯＳ構造のインバータ回路からなり、第２の高電位電源ＶＤＥとグランドとの間に直列接続されたＰチャネルＭＯＳトランジスタＴｐ５及びＮチャネルＭＯＳトランジスタＴｎ５により構成されている。両トランジスタＴｐ５，Ｔｎ５のゲートは第２の高電位電源ＶＤＥに接続され、インバータ回路の出力端子である両トランジスタＴｐ５，Ｔｎ５の間のノードＮ３は初期値設定用のＰチャネルＭＯＳトランジスタＴｐ４のゲートに接続されている。
上記のように構成されたレベルコンバータ１０の作用を説明する。
先ず、第１の高電位電源ＶＤＤ及び第２の高電位電源ＶＤＥが供給されている時の動作を説明する。
先ず、第１の高電位電源ＶＤＤ及び第２の高電位電源ＶＤＥが供給されている時の動作を説明する。
初期値設定回路３４は、両トランジスタＴｐ５，Ｔｎ５のゲートが第２の高電位電源ＶＤＥに接続されているため、トランジスタＴｐ５がオフし、トランジスタＴｎ５がオンする。従って、ラッチ回路３１の第４トランジスタＴｐ４のゲートがオンしたトランジスタＴｎ５を介してグランドに接続される。
このため、ラッチ回路３１を構成するトランジスタＴｐ１，Ｔｐ２とノードＮ１，Ｎ２の間にそれぞれ接続されたＰチャネルＭＯＳトランジスタＴｐ３，Ｔｐ４は、それぞれのゲートがグランドに接続されるためオンする。つまり、ラッチ回路３１は、実質的に、第２の高電位電源ＶＤＥに接続されたＰチャネルＭＯＳトランジスタＴｐ１，Ｔｐ２と、グランドに接続されたＮチャネルＭＯＳトランジスタＴｎ３，Ｔｎ４により動作する。
一例として、入力信号Ｓｉｎが第１の高電位電源ＶＤＤレベルの場合、入力回路は、Ｌレベルの信号Ｓ１と第１の高電位電源ＶＤＤレベルの信号Ｓ２を出力する。シフト回路１２において、トランジスタＴｎ１はＬレベルの信号Ｓ１に応答してオフし、トランジスタＴｎ２は第１の高電位電源ＶＤＤレベルの信号Ｓ２に応答してオンする。従って、ラッチ回路３１は、ノードＮ２をＬレベルに保持し、ノードＮ１を第２の高電位電源ＶＤＥレベルに保持する。従って、レベルコンバータ１０は、第１の高電位電源ＶＤＤレベルの入力信号Ｓｉｎを、第２の高電位電源ＶＤＥレベルの信号Ｓｏｕｔに変換し出力する。
次に、入力信号ＳｉｎがＬレベルの場合、入力回路は、第１の高電位電源ＶＤＤレベルの信号Ｓ１とＬレベルの信号Ｓ２を出力する。シフト回路１２において、トランジスタＴｎ１は第１の高電位電源ＶＤＤレベルの信号Ｓ１に応答してオンし、トランジスタＴｎ２はＬレベルの信号Ｓ２に応答してオフする。従って、ラッチ回路３１は、ノードＮ２を第２の高電位電源ＶＤＥレベルに保持し、ノードＮ１をＬレベルに保持する。従って、レベルコンバータ１０は、Ｌレベルの信号Ｓｏｕｔを出力する。
上記の動作において、ラッチ回路３１に設けられたトランジスタＴｐ３，Ｔｐ４はオンしており、ラッチ回路３１のノードＮ１，Ｎ２に対するそれぞれ負荷はほぼ等しくなる。従って、入力信号Ｓｉｎのレベルが変化する場合においても、ノードＮ１，Ｎ２の電位の変化は、初期値設定用のトランジスタＴｐ３，Ｔｐ４の影響を受けない。つまり、入力信号ＳｉｎがＨレベルからＬレベルへと変化するときと、ＬレベルからＨレベルへと変化するときにおいて、ノードＮ１，Ｎ２の電位の立ち上がり／立ち下がり時間がほぼ等しくなり、出力信号Ｓｏｕｔの立ち上がり／立ち下がり特性の対称性が従来例に比べてよくなる。
次に、第２の高電位電源ＶＤＥが第１の高電位電源ＶＤＤよりも前に投入される場合について説明する。
第２の高電位電源ＶＤＥが初期値設定回路３４を構成するトランジスタＴｐ５，Ｔｎ５が動作し始める電圧（しきい値電圧：例えば０．５〜１．０Ｖ）より低い電圧では、初期値設定回路３４のインバータ回路の出力レベル（ノードＮ３のレベル）は、第２の高電位電源ＶＤＥとグランドとの中間レベルとなり、この中間レベルの制御信号がトランジスタＴｐ４のゲートに供給される。ノードＮ３が接続されたゲートを有するトランジスタＴｐ４は、ゲートに印加される電圧レベルに応じた抵抗値を持ち、このトランジスタＴｐ４の抵抗値（Ｒ４）は、グランドに接続されたゲートを有するトランジスタＴｐ３の抵抗値（Ｒ３）よりも大きい（Ｒ４＞Ｒ３）。
第２の高電位電源ＶＤＥが初期値設定回路３４を構成するトランジスタＴｐ５，Ｔｎ５が動作し始める電圧（しきい値電圧：例えば０．５〜１．０Ｖ）より低い電圧では、初期値設定回路３４のインバータ回路の出力レベル（ノードＮ３のレベル）は、第２の高電位電源ＶＤＥとグランドとの中間レベルとなり、この中間レベルの制御信号がトランジスタＴｐ４のゲートに供給される。ノードＮ３が接続されたゲートを有するトランジスタＴｐ４は、ゲートに印加される電圧レベルに応じた抵抗値を持ち、このトランジスタＴｐ４の抵抗値（Ｒ４）は、グランドに接続されたゲートを有するトランジスタＴｐ３の抵抗値（Ｒ３）よりも大きい（Ｒ４＞Ｒ３）。
従って、トランジスタＴｐ１，Ｔｐ３，Ｔｎ３からなる直列回路（インバータ回路３２）と、トランジスタＴｐ２，Ｔｐ４，Ｔｎ４からなる直列回路（インバータ回路３３）において、第２の高電位電源ＶＤＥとグランドとの間の抵抗値が異なり、ラッチ回路３１はヒステリシス特性を持つ。このため、図２に示すように、それぞれの抵抗値に応じて、ノードＮ１のレベルが第２の高電位電源ＶＤＥレベル、ノードＮ２のレベルがグランドレベルとなる（時刻ｔ１）。そして、ノードＮ１のレベルは、上昇する第２の高電位電源ＶＤＥに応じて上昇する。
次に、第１の高電位電源ＶＤＤが投入される（時刻ｔ２）と、入力回路１１が動作して入力信号Ｓｉｎのレベル（この説明ではＬレベル）に応じて図１のシフト回路１２を構成するトランジスタＴｎ１，Ｔｎ２がオン・オフし、図２に示すように、ノードＮ１のレベルがグランドレベル、ノードＮ２のレベルが第２の高電位電源ＶＤＥレベルとなる。そして、第２の高電位電源ＶＤＥは所定電圧まで上昇した後一定となり、ノードＮ１の電位も同様に一定となる。
次に、第１の高電位電源ＶＤＤの供給が停止される（時刻ｔ３）と、図１に示す入力回路１１の出力信号Ｓ１，Ｓ２のレベルはグランドレベルとなる。このとき、第２の高電位電源ＶＤＥが供給されたラッチ回路３１は、ノードＮ１，Ｎ２のレベルを維持する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）シフト回路１２のラッチ回路３１を構成する第１及び第２インバータ回路３２，３３の出力端子となるノードＮ１，Ｎ２とＰチャネルＭＯＳトランジスタＴｐ１，Ｔｐ２との間に初期値設定用のＰチャネルＭＯＳトランジスタＴｐ３，Ｔｐ４を挿入接続した。そして、第１インバータ回路３２のＰチャネルＭＯＳトランジスタＴｐ３のゲートをグランドに接続し、第２インバータ回路３３のＰチャネルＭＯＳトランジスタＴｐ４のゲートを初期値設定回路３４に接続した。初期値設定回路３４は、第２の高電位電源ＶＤＥが所定レベル以下の場合には該ＭＯＳトランジスタＴｐ４のゲート電位を第２の高電位電源ＶＤＥとグランドとの間の中間電位に制御し、第２の高電位電源ＶＤＥが所定レベルより高い場合には該ＭＯＳトランジスタＴｐ４をオンするようそのゲート電位をグランドレベルに制御する。
（１）シフト回路１２のラッチ回路３１を構成する第１及び第２インバータ回路３２，３３の出力端子となるノードＮ１，Ｎ２とＰチャネルＭＯＳトランジスタＴｐ１，Ｔｐ２との間に初期値設定用のＰチャネルＭＯＳトランジスタＴｐ３，Ｔｐ４を挿入接続した。そして、第１インバータ回路３２のＰチャネルＭＯＳトランジスタＴｐ３のゲートをグランドに接続し、第２インバータ回路３３のＰチャネルＭＯＳトランジスタＴｐ４のゲートを初期値設定回路３４に接続した。初期値設定回路３４は、第２の高電位電源ＶＤＥが所定レベル以下の場合には該ＭＯＳトランジスタＴｐ４のゲート電位を第２の高電位電源ＶＤＥとグランドとの間の中間電位に制御し、第２の高電位電源ＶＤＥが所定レベルより高い場合には該ＭＯＳトランジスタＴｐ４をオンするようそのゲート電位をグランドレベルに制御する。
従って、第２の高電位電源ＶＤＥが所定レベルより高い一定電圧にて供給されているとき、第１及び第２インバータ回路３２，３３に設けられたＭＯＳトランジスタＴｐ３，Ｔｐ４はオンしており、ラッチ回路３１を構成する第１及び第２インバータ回路３２，３３の出力端子に対するそれぞれ負荷はほぼ等しくなる。従って、入力信号Ｓｉｎのレベルが変化する場合においても、第１及び第２インバータ回路３２，３３の出力端子の電位の変化は、初期値設定用のＭＯＳトランジスタＴｐ３，Ｔｐ４の影響を受けない。つまり、入力信号ＳｉｎがＨレベルからＬレベルへと変化するときと、ＬレベルからＨレベルへと変化するときにおいて、第１及び第２インバータ回路３２，３３の出力端子の立ち上がり／立ち下がり時間がほぼ等しくなり、出力信号Ｓｏｕｔの立ち上がり／立ち下がり特性の対称性を従来例に比べて向上することができる。
（２）初期値設定回路３４は、第２の高電位電源ＶＤＥが所定レベル以下の場合には中間レベルの制御信号を出力するため、第２インバータ回路３３のＭＯＳトランジスタＴｐ４はその中間電位に応じた抵抗値Ｒ４を持つようになる。第１インバータ回路３２のＭＯＳトランジスタＴｐ３はそのゲートがグランドに接続されているため、第２インバータ回路３３のＭＯＳトランジスタＴｐ４よりも低い抵抗値Ｒ３を持つようになる。従って、ラッチ回路３１を構成する第１及び第２インバータ回路３２，３３において、第２の高電位電源ＶＤＥとグランドとの間の抵抗値が異なることになり、ヒステリシス特性を持ち、それぞれの抵抗値に応じてラッチ回路３１の初期値を確定することができる。
（第二実施形態）
以下、本発明を具体化した第二実施形態を図３に従って説明する。
尚、第一実施形態と同じ部分については同じ符号を付し、その説明を一部省略する。
以下、本発明を具体化した第二実施形態を図３に従って説明する。
尚、第一実施形態と同じ部分については同じ符号を付し、その説明を一部省略する。
図３に示すように、レベルコンバータ４０は、入力回路１１とシフト回路４２とを備えている。
入力回路１１は２つのインバータ回路２１，２２から構成され、入力信号Ｓｉｎに基づき、相補な信号Ｓ１，Ｓ２を出力する。
入力回路１１は２つのインバータ回路２１，２２から構成され、入力信号Ｓｉｎに基づき、相補な信号Ｓ１，Ｓ２を出力する。
シフト回路４２には信号Ｓ１，Ｓ２が入力される。信号Ｓ１はＮチャネルＭＯＳトランジスタＴｎ１のゲートに供給され、信号Ｓ２はＮチャネルＭＯＳトランジスタＴｎ２のゲートに供給されている。両トランジスタＴｎ１，Ｔｎ２のソースはグランドに接続され、両トランジスタＴｎ１，Ｔｎ２のドレインはラッチ回路３１に接続されている。
ラッチ回路３１は、２つのインバータ回路３２，３３をリング状に接続して構成されている。インバータ回路３２は、第２の高電位電源ＶＤＥとグランドとの間に直列接続されたＰチャネルＭＯＳトランジスタＴｐ１とＮチャネルＭＯＳトランジスタＴｎ３とから構成され、インバータ回路３３は、第２の高電位電源ＶＤＥとグランドとの間に直列接続されたＰチャネルＭＯＳトランジスタＴｐ２とＮチャネルＭＯＳトランジスタＴｎ４とから構成されている。第１インバータ回路３２を構成するトランジスタＴｐ１，Ｔｎ３の間のノードＮ１は第２インバータ回路３３を構成するトランジスタＴｐ２，Ｔｎ４のゲートに接続されている。第２インバータ回路３３を構成するトランジスタＴｐ２，Ｔｎ４の間のノードＮ２は第１インバータ回路３２を構成するトランジスタＴｐ１，Ｔｎ３のゲートに接続されている。第２の高電位電源ＶＤＥは第１の高電位電源ＶＤＤよりも高い電圧に設定されている。
また、第１インバータ回路３２を構成するトランジスタＴｐ１，Ｔｎ３の間のノードＮ１は第２インバータ回路３３を構成するトランジスタＴｐ２，Ｔｎ４のゲートと、上記トランジスタＴｎ１のドレインに接続されている。第２インバータ回路３３を構成するトランジスタＴｐ２，Ｔｎ４の間のノードＮ２は第１インバータ回路３２を構成するトランジスタＴｐ１，Ｔｎ３のゲートと、上記トランジスタＴｎ２のドレインに接続されている。そして、シフト回路４２からノードＮ１のレベルを持つ信号Ｓｏｕｔが出力される。
第１インバータ回路３２のノードＮ１には初期値設定用のＰチャネルＭＯＳトランジスタＴｐ１１が接続され、第２インバータ回路３３のノードＮ２には初期値設定用のＮチャネルＭＯＳトランジスタＴｎ１１が接続されている。トランジスタＴｐ１１のソース及びゲートは第２の高電位電源ＶＤＥに接続され、トランジスタＴｐ１１のドレインはノードＮ１に接続されている。トランジスタＴｎ１１のソース及びゲートはグランドに接続され、トランジスタＴｎ１１のドレインはノードＮ２に接続されている。
上記のように構成されたレベルコンバータ４０の作用を説明する。
先ず、第１の高電位電源ＶＤＤ及び第２の高電位電源ＶＤＥが供給されている時の動作を説明する。
先ず、第１の高電位電源ＶＤＤ及び第２の高電位電源ＶＤＥが供給されている時の動作を説明する。
初期値設定用のトランジスタＴｐ１１は、ゲート及びソースが第２の高電位電源ＶＤＥに接続されているため、オフする。同様に、初期値設定用のトランジスタＴｎ１１は、ゲート及びソースがグランドに接続されているため、オフする。
このため、本実施形態においても、第一実施形態と同様に、ラッチ回路３１は、実質的に、第２の高電位電源ＶＤＥに接続されたＰチャネルＭＯＳトランジスタＴｐ１，Ｔｐ２と、グランドに接続されたＮチャネルＭＯＳトランジスタＴｎ３，Ｔｎ４により動作する。従って、レベルコンバータ４０は、第１の高電位電源ＶＤＤレベルの入力信号Ｓｉｎを、第２の高電位電源ＶＤＥレベルの信号Ｓｏｕｔに変換し出力する。
上記の動作において、ラッチ回路３１に設けられたトランジスタＴｐ１１，Ｔｎ１１はオフしており、ラッチ回路３１のノードＮ１，Ｎ２に対するそれぞれ負荷はほぼ等しくなる。従って、入力信号Ｓｉｎのレベルが変化する場合においても、ノードＮ１，Ｎ２の電位の変化は、初期値設定用のトランジスタＴｐ１１，Ｔｎ１１の影響を受けない。つまり、入力信号ＳｉｎがＨレベルからＬレベルへと変化するときと、ＬレベルからＨレベルへと変化するときにおいて、ノードＮ１，Ｎ２の立ち上がり／立ち下がり時間がほぼ等しくなり、出力信号Ｓｏｕｔの立ち上がり／立ち下がり特性の対称性が従来例に比べてよくなる。
次に、第２の高電位電源ＶＤＥが第１の高電位電源ＶＤＤよりも前に投入される場合について説明する。
第２の高電位電源ＶＤＥがラッチ回路３１を構成するトランジスタＴｐ１，Ｔｐ２，Ｔｎ３，Ｔｎ４が動作し始める電圧（しきい値電圧：例えば０．５〜１．０Ｖ）より低い電圧では、オフ状態の両トランジスタＴｐ１１，Ｔｎ１１にそれぞれ漏れ電流（オフリーク電流）が流れる。これらトランジスタＴｐ１１，Ｔｎ１１におけるオフリーク電流によって、ノードＮ１，Ｎ２の電位が決定される。本実施形態では、ＰチャネルＭＯＳトランジスタＴｐ１１が接続されたノードＮ１の電位が第２の高電位電源ＶＤＥレベルとなり、ＮチャネルＭＯＳトランジスタＴｎ１１が接続されたノードＮ２の電位がグランドレベルとなる。以降の動作は第一実施形態と同様であるため、説明を省略する。
第２の高電位電源ＶＤＥがラッチ回路３１を構成するトランジスタＴｐ１，Ｔｐ２，Ｔｎ３，Ｔｎ４が動作し始める電圧（しきい値電圧：例えば０．５〜１．０Ｖ）より低い電圧では、オフ状態の両トランジスタＴｐ１１，Ｔｎ１１にそれぞれ漏れ電流（オフリーク電流）が流れる。これらトランジスタＴｐ１１，Ｔｎ１１におけるオフリーク電流によって、ノードＮ１，Ｎ２の電位が決定される。本実施形態では、ＰチャネルＭＯＳトランジスタＴｐ１１が接続されたノードＮ１の電位が第２の高電位電源ＶＤＥレベルとなり、ＮチャネルＭＯＳトランジスタＴｎ１１が接続されたノードＮ２の電位がグランドレベルとなる。以降の動作は第一実施形態と同様であるため、説明を省略する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）シフト回路４２は、第１及び第２インバータ回路３２，３３からなるラッチ回路３１を備え、第１インバータ回路３２の出力端子となるノードＮ１と第２の高電位電源ＶＤＥとの間にはＰチャネルＭＯＳトランジスタＴｐ１１が接続され、第２インバータ回路３３の出力端子となるノードＮ２とグランドとの間にはＮチャネルＭＯＳトランジスタＴｎ１１が接続されている。トランジスタＴｐ１１のゲートは第２の高電位電源ＶＤＥに接続され、トランジスタＴｎ１１のゲートはグランドに接続されている。
（１）シフト回路４２は、第１及び第２インバータ回路３２，３３からなるラッチ回路３１を備え、第１インバータ回路３２の出力端子となるノードＮ１と第２の高電位電源ＶＤＥとの間にはＰチャネルＭＯＳトランジスタＴｐ１１が接続され、第２インバータ回路３３の出力端子となるノードＮ２とグランドとの間にはＮチャネルＭＯＳトランジスタＴｎ１１が接続されている。トランジスタＴｐ１１のゲートは第２の高電位電源ＶＤＥに接続され、トランジスタＴｎ１１のゲートはグランドに接続されている。
従って、第２の高電位電源ＶＤＥが所定レベルより高い一定電圧にて供給されているとき、ラッチ回路３１に設けられたＰチャネルＭＯＳトランジスタＴｐ１１及びＮチャネルＭＯＳトランジスタＴｎ１１はオフしており、ラッチ回路３１を構成する第１及び第２インバータ回路３２，３３の出力端子に対するそれぞれ負荷はほぼ等しくなる。従って、入力信号Ｓｉｎのレベルが変化する場合においても、第１及び第２インバータ回路３２，３３の出力端子の電位の変化は、初期値設定用のＰチャネルＭＯＳトランジスタＴｐ１１及びＮチャネルＭＯＳトランジスタＴｎ１１の影響を受けない。つまり、入力信号ＳｉｎがＨレベルからＬレベルへと変化するときと、ＬレベルからＨレベルへと変化するときにおいて、第１及び第２インバータ回路３２，３３の出力端子の立ち上がり／立ち下がり時間がほぼ等しくなり、出力信号Ｓｏｕｔの立ち上がり／立ち下がり特性の対称性を従来例に比べてよくすることができる。
（２）第２の高電位電源ＶＤＥがラッチ回路３１を構成するトランジスタＴｐ１，Ｔｐ２，Ｔｎ３，Ｔｎ４が動作し始める電圧より低い電圧では、オフ状態のＰチャネルＭＯＳトランジスタＴｐ１１及びＮチャネルＭＯＳトランジスタＴｎ１１にそれぞれ漏れ電流（オフリーク電流）が流れる。これらＰチャネルＭＯＳトランジスタＴｐ１１及びＮチャネルＭＯＳトランジスタＴｎ１１におけるオフリーク電流によって、第１及び第２インバータ回路３２，３３の出力端子の電位が決定されるため、ラッチ回路３１の初期値を確定することができる。
尚、上記各実施の形態は、以下の態様で実施してもよい。
・第一実施形態において、初期値設定回路３４を１段のインバータ回路により構成したが、インバータ回路の段数を適宜変更しても良い。例えば、図４に示すように、レベルコンバータ５０は、入力回路１１とシフト回路５２とを備え、該シフト回路５２は直列接続された２つのインバータ回路３４ａ，３４ｂからなる初期値設定回路を備えている。インバータ回路３４ａの出力端子はトランジスタＴｐ４のゲートに接続され、インバータ回路３４ｂの入力端子となるＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタのゲートは、トランジスタＴｐ４のゲート電位をグランドレベルとするように、グランドに接続されている。このように構成されたレベルコンバータ５０においても、第一実施形態と同様に、ラッチ回路３１の初期値が確定可能であり、出力信号Ｓｏｕｔの立ち上がり／立ち下がり特性の対称性に優れたレベルコンバータを提供することができる。
・第一実施形態において、初期値設定回路３４を１段のインバータ回路により構成したが、インバータ回路の段数を適宜変更しても良い。例えば、図４に示すように、レベルコンバータ５０は、入力回路１１とシフト回路５２とを備え、該シフト回路５２は直列接続された２つのインバータ回路３４ａ，３４ｂからなる初期値設定回路を備えている。インバータ回路３４ａの出力端子はトランジスタＴｐ４のゲートに接続され、インバータ回路３４ｂの入力端子となるＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタのゲートは、トランジスタＴｐ４のゲート電位をグランドレベルとするように、グランドに接続されている。このように構成されたレベルコンバータ５０においても、第一実施形態と同様に、ラッチ回路３１の初期値が確定可能であり、出力信号Ｓｏｕｔの立ち上がり／立ち下がり特性の対称性に優れたレベルコンバータを提供することができる。
・上記各実施形態では、シフト回路１２，４２のノードＮ１を出力端子に接続する構成としたが、ノードＮ２を出力端子に接続する構成としてもよい。この場合、レベルコンバータは、Ｌレベルの入力信号Ｓｉｎに応答して第２の高電位電源ＶＤＥレベルの出力信号Ｓｏｕｔを出力し、第１の高電位電源ＶＤＤレベルの入力信号Ｓｉｎに応答してＬレベルの出力信号Ｓｏｕｔを出力する。即ち、入力信号Ｓｉｎに対して論理反転した出力信号Ｓｏｕｔを出力するレベルコンバータを構成することができる。もちろん、ノードＮ１とノードＮ２とをそれぞれ異なる出力端子に接続する構成としてもよいことは明らかである。
・第一実施形態では、第２インバータ回路３３に設けたトランジスタＴｐ４のゲートにインバータ回路からなる初期値設定回路３４の出力信号を供給するようにしたが、トランジスタＴｐ４のゲート電位を制御する構成としてもよい。例えば、図５に示すレベルコンバータ６０は、入力回路１１とシフト回路６２とを備え、該シフト回路６２は第一実施形態のラッチ回路３１及び入力回路１１に接続されたトランジスタＴｎ１，Ｔｎ２から構成されている。そして、第２インバータ回路３３に設けられた初期値設定用のトランジスタＴｐ４のゲートには制御信号ＳＸが入力されている。この構成によれば、第２の高電位電源ＶＤＥが所定レベルより高い一定電圧にて供給されているとき、第１インバータ回路３２に設けられたトランジスタＴｐ３はオンしており、第２インバータ回路３３に設けられたトランジスタＴｐ４を制御信号ＳＸによりオンすることで、ラッチ回路３１を構成する第１及び第２インバータ回路３２，３３の出力端子に対するそれぞれ負荷はほぼ等しくなる。従って、入力信号Ｓｉｎのレベルが変化する場合において、第１及び第２インバータ回路３２，３３の出力端子の電位の変化は、初期値設定用のＭＯＳトランジスタＴｐ３，Ｔｐ４の影響を受けない。つまり、第１及び第２インバータ回路の出力端子の立ち上がり／立ち下がり時間がほぼ等しくなり、出力信号の立ち上がり／立ち下がり特性の対称性が従来例に比べてよい。
また、第２の高電位電源ＶＤＥが所定レベル以下の場合、第２インバータ回路３３のトランジスタＴｐ４は制御信号ＳＸの電圧に応じた抵抗値を持ち、第１インバータ回路３２のトランジスタＴｐ３はそのゲートがグランドに接続されているため、そのゲート電位に応じた抵抗値を持つようになる。従って、制御信号ＳＸの電圧によって、ラッチ回路３１を構成する第１及び第２インバータ回路３２，３３において、第２の高電位電源ＶＤＥとグランドとの間の抵抗値が異なるようにすることで、制御信号ＳＸの電圧に応じてラッチ回路３１の初期値を確定することができる。
・上記各実施形態において、ノードＮ１，Ｎ２のレベルを初期設定することができればよいため、初期値設定用のＰチャネルＭＯＳトランジスタＴｐ３，Ｔｐ４の接続位置は、上記各実施形態に限定されない。例えば、図６に示すように、ＰチャネルＭＯＳトランジスタＴｐ３，Ｔｐ４を第２の高電位電源ＶＤＥとＰチャネルＭＯＳトランジスタＴｐ１，Ｔｐ２との間にそれぞれ挿入接続してもよい。また、ＰチャネルＭＯＳトランジスタＴｐ３，Ｔｐ４を、ノードＮ１，Ｎ２とＮチャネルＭＯＳトランジスタＴｎ３，Ｔｎ４との間に挿入接続してもよい。
・第一実施形態において、ヒステリシス特性を持たせてラッチ回路３１の初期値を確定する、即ちノードＮ１，Ｎ２のレベルを初期設定することができればよいため、挿入接続する素子は、ＰチャネルＭＯＳトランジスタに限定されない。例えば、ＮチャネルＭＯＳトランジスタをノードＮ１，Ｎ２とＰチャネルＭＯＳトランジスタＴｐ１，Ｔｐ２又はＮチャネルＭＯＳトランジスタＴｎ３，Ｔｎ４の間に挿入接続し、それら挿入接続したＮチャネルＭＯＳトランジスタのゲート電位を第２の高電位電源ＶＤＥレベルに制御するようにしてもよい。また、実施形態ではＭＯＳトランジスタＴｐ３，Ｔｐ４の抵抗値によりノードＮ１，Ｎ２のレベルを初期設定するため、抵抗として機能する素子（インピーダンスを有する素子）を挿入接続してもよい。
・第一実施形態において、第１インバータ回路３２のＰチャネルＭＯＳトランジスタＴｐ３のゲートを初期値設定回路３４に接続し、第２インバータ回路３３のＰチャネルＭＯＳトランジスタＴｐ４のゲートをグランドに接続するようにしてもよい。この構成により、第２の高電位電源ＶＤＥの立ち上がりにおいて、ノードＮ１をＬレベル、ノードＮ２を第２の高電位電源ＶＤＥレベルに初期設定することができる。
・第二実施形態において、初期値設定用のＰチャネルＭＯＳトランジスタＴｐ１１を第２インバータ回路３３の出力端子であるノードＮ２に接続し、ＮチャネルＭＯＳトランジスタＴｎ１１を第１インバータ回路３２の出力端子であるノードＮ１に接続してもよい。この構成により、第２の高電位電源ＶＤＥの立ち上がりにおいて、ノードＮ１をＬレベル、ノードＮ２を第２の高電位電源ＶＤＥレベルに初期設定することができる。
・第一実施形態において、第２の高電位電源ＶＤＥが所定レベルより高い一定電圧にて供給されているとき、第１及び第２インバータ回路３２，３３に設けられたＭＯＳトランジスタＴｐ３，Ｔｐ４はオンしている。従って、ＭＯＳトランジスタＴｐ３，Ｔｐ４のうちの何れか一方を省略しても、よい。
・第一実施形態では、初期値設定回路３４を構成するＰチャネルＭＯＳトランジスタＴｐ５及びＮチャネルＭＯＳトランジスタＴｎ５のゲートを第２の高電位電源ＶＤＥに接続した。これは、第２の高電位電源ＶＤＥが所定レベルより高い一定電圧のときに初期値設定回路３４からＭＯＳトランジスタＴｐ４をオンするような電圧（Ｌレベル）が出力されればよい。従って、第１の高電位電源ＶＤＤと第２の高電位電源ＶＤＥとの電位、更に詳しく言えば第１の高電位電源ＶＤＤが初期値設定回路３４を構成するインバータ回路のしきい値電圧より高い場合には、図７に示すように、初期値設定回路３４を構成するトランジスタＴｐ５，Ｔｎ５のゲートに第１の高電位電源ＶＤＤを供給するようにしてもよい。
また、ノードＮ２とグランドとの間にＮチャネルＭＯＳトランジスタＴｎ６を接続し、このトランジスタＴｎ６のゲートを初期値設定回路３４に接続してもよい。この場合、初期値設定回路３４を構成するインバータ回路の入力端子に、第２の高電位電源ＶＤＥを供給する（図１参照）としてもよい。このトランジスタＴｎ６は、第２の高電位電源ＶＤＥが所定レベル以下の場合に初期値設定回路３４から供給される中間レベルの制御信号に応答して抵抗として機能し、ノードＮ２の電位を決定する。そして、第２の高電位電源ＶＤＥが所定レベルより高い一定電圧にて供給されているとき、トランジスタＴｎ６のゲートにはＬレベル（グランドレベル）となりオフするため、ラッチ回路３１の動作に影響を与えない。
なお、図７では、ＰチャネルＭＯＳトランジスタＴｐ４及びＮチャネルＭＯＳトランジスタＴｎ６を備えたシフト回路１２と入力回路１１とからなるレベルコンバータ７０を示したが、ＰチャネルＭＯＳトランジスタＴｐ４及びＮチャネルＭＯＳトランジスタＴｎ６の何れか一方を備えたシフト回路に具体化してもよい。更に、ＮチャネルＭＯＳトランジスタＴｎ６と初期値設定回路３４を、図１，３〜６に示す他のレベルコンバータ回路に付加してもよい。
・上記各実施形態において、第１及び第２インバータ回路３２，３３の出力端子となるノードＮ１，Ｎ２の少なくとも１つにインバータ回路の入力端子を接続し、そのインバータ回路の出力端子から、入力信号Ｓｉｎをレベルシフトした出力信号を出力するようにしてもよい。例えば、図８に、図４に示すレベルコンバータ回路にインバータ回路を追加した構成のレベルコンバータ８０を示す。このレベルコンバータ８０は、入力回路１１とシフト回路８２とを備え、シフト回路８２のノードＮ２にはインバータ回路８３が接続されている。インバータ回路８３は、第２の高電位電源ＶＤＥとグランドとの間に直列接続されたＰチャネルＭＯＳトランジスタＴｐ１２とＮチャネルＭＯＳトランジスタＴｎ１２とからなり、両トランジスタＴｐ１２，Ｔｎ１２のゲートがノードＮ２に接続されている。そして、インバータ回路８３は、ノードＮ２のレベルを反転したレベルの信号Ｓｏ２を出力する。このインバータ回路８３が接続されたノードＮ２のレベルは、２つのインバータ回路３４ａ，３４ｂからなる初期値設定回路によりＬレベルに初期設定される。しかし、製造プロセスの製造条件によって、このレベルコンバータ８０を備えた半導体装置におけるノードＮ２のレベルが不定となる場合がある。これは、ＰチャネルＭＯＳトランジスタＴｐ１２のゲート−ソース間の容量によってノードＮ２が第２の高電位電源ＶＤＥと結合され、初期設定時に第２の高電位電源ＶＤＥに向かって引き上げられるためと考えられる。このため、ノードＮ１と第２の高電位電源ＶＤＥとの間には容量素子としてとして機能するＰチャネルＭＯＳトランジスタＴｐ１３が接続されている。トランジスタＴｐ１３のゲートはノードＮ１に接続され、トランジスタＴｐ１３のソース及びドレインは第２の高電位電源ＶＤＥに接続されている。トランジスタＴｐ１３は、トランジスタＴｐ１２よりも第２の高電位電源ＶＤＥの変化をより強くノードＮ１に与えるように、例えばトランジスタＴｐ１２よりも大きく形成されている。この構成により、ノードＮ１のレベルがノードＮ２のレベルよりも早く上昇することで、ノードＮ２のレベルを初期値設定回路に応じたレベル（Ｌレベル）に確実に初期化することができる。
以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１及び第２インバータ回路の何れか一方の出力端子と前記第２の高電位電源との間に接続され、ゲートが前記第２の高電位電源に接続されたＰチャネルＭＯＳトランジスタと、
前記第１及び第２インバータ回路の何れか他方の出力端子と前記低電位電源との間に接続され、ゲートが前記低電位電源に接続されたＮチャネルＭＯＳトランジスタと、
を備えたことを特徴とするレベルコンバータ。
（付記２）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１インバータ回路は、前記ＰチャネルＭＯＳトランジスタ又はＮチャネルＭＯＳトランジスタと出力端子との間に挿入接続され、ゲートが前記低電位電源に接続されたＰチャネルＭＯＳトランジスタと、ゲートが前記第２の高電位電源に接続されたＮチャネルＭＯＳトランジスタとのうちの少なくとも一方を有し、
前記第２インバータ回路は、前記ＰチャネルＭＯＳトランジスタ又はＮチャネルＭＯＳトランジスタと出力端子との間に挿入接続されたＭＯＳトランジスタを有し、
前記第２インバータ回路のＭＯＳトランジスタのゲートに接続され、前記第２の高電位電源が所定レベル以下の場合には該ＭＯＳトランジスタのゲート電位を前記第２の高電位電源と前記低電位電源との間の中間電位に制御し、前記第２の高電位電源が所定レベルより高い場合には該ＭＯＳトランジスタをオンするようそのゲート電位を制御する初期値設定回路を備えた
ことを特徴とするレベルコンバータ。
（付記３）
前記初期値設定回路は、前記第２の高電位電源と前記低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる第３のインバータ回路であり、該第３のインバータ回路の出力端子が前記第２インバータ回路のＭＯＳトランジスタのゲートに接続され、該第３のインバータ回路の入力端子は前記第２インバータ回路のＭＯＳトランジスタの導電型に応じて前記第２の高電位電源又は前記低電位電源に接続されたことを特徴とする付記２記載のレベルコンバータ。
（付記４）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
を備え、
前記第１インバータ回路は、前記ＰチャネルＭＯＳトランジスタ又はＮチャネルＭＯＳトランジスタと出力端子との間に挿入接続され、ゲートが前記低電位電源に接続されたＰチャネルＭＯＳトランジスタと、ゲートが前記第２の高電位電源に接続されたＮチャネルＭＯＳトランジスタとのうちの少なくとも一方を有し、
前記第２インバータ回路は、前記ＰチャネルＭＯＳトランジスタ又はＮチャネルＭＯＳトランジスタと出力端子との間に挿入接続されゲートに制御信号が印加されるＭＯＳトランジスタを有する、
ことを特徴とするレベルコンバータ。
（付記５）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１及び第２インバータ回路の少なくとも一方の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１インバータ回路の出力端子と前記第２の高電位電源との間に接続された第１の素子、及び前記第２インバータ回路の出力端子と前記低電位電源との間に接続された第２の素子の少なくとも一方の素子と、
を備え、
前記素子は、少なくとも前記第２の高電位電源が所定レベル以下のときに電流を流すように設定されてなる
ことを特徴とするレベルコンバータ。
（付記６）
前記素子は、前記第２の高電位電源が所定レベルより高いときに導電型に基づいてチャネルがオフするように制御されたＭＯＳトランジスタであることを特徴とする付記５記載のレベルコンバータ。
（付記７）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１及び第２インバータ回路の少なくとも一方の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１及び第２インバータ回路の少なくとも一方は、前記ＰチャネルＭＯＳトランジスタ又はＮチャネルＭＯＳトランジスタと出力端子との間に挿入接続され、ゲートに制御信号が供給される初期値設定用ＭＯＳトランジスタを有する、
ことを特徴とするレベルコンバータ。
（付記８）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１及び第２インバータ回路の少なくとも一方は、前記ＰチャネルＭＯＳトランジスタと前記第２の高電位電源との間、及び前記ＮチャネルＭＯＳトランジスタと前記低電位電源との間とのうちの少なくとも一方に接続され、ゲートに制御信号が供給される初期値設定用ＭＯＳトランジスタと、
を備えたことを特徴とするレベルコンバータ。
（付記９）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１及び第２インバータ回路の少なくとも一方の出力端子と前記低電位電源との間に挿入接続され、ゲートに制御信号が供給される初期値設定用ＭＯＳトランジスタと、
を備えたことを特徴とするレベルコンバータ。
（付記１０）
１つの前記初期値設定用ＭＯＳトランジスタのゲートに接続され、前記第２の高電位電源のレベルに応じて前記ゲートの電位を制御する初期値設定回路を備えたことを特徴とする付記７〜９のうちの何れか一つに記載のレベルコンバータ。
（付記１１）
前記初期値設定回路は、前記第２の高電位電源が所定レベル以下の場合には前記初期値設定用ＭＯＳトランジスタのゲート電位を前記第２の高電位電源と前記低電位電源との間の中間電位に制御し、前記第２の高電位電源が所定レベルより高い場合には前記初期値設定用ＭＯＳトランジスタのゲート電位を低電位電源レベルに制御する、ことを特徴とする付記１０記載のレベルコンバータ。
（付記１２）
前記初期値設定回路は、前記第２の高電位電源と前記低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる第３のインバータ回路であり、該第３のインバータ回路の出力端子が前記初期値設定用ＭＯＳトランジスタのゲートに接続され、該第３のインバータ回路の入力端子は前記初期値設定用ＭＯＳトランジスタの導電型に応じて前記第２の高電位電源又は前記低電位電源に接続されたことを特徴とする付記１１記載のレベルコンバータ。
（付記１３）
前記初期値設定回路は、前記第２の高電位電源と前記低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる第３のインバータ回路であり、該第３のインバータ回路の出力端子が前記初期値設定用ＭＯＳトランジスタのゲートに接続され、該第３のインバータ回路の入力端子は前記第１高電位電源に接続されたことを特徴とする付記１１記載のレベルコンバータ。
（付記１４）
前記第１及び第２のインバータ回路の出力端子の内の前記低電位電源のレベルに初期化される出力端子が接続され前記第２の高電位電源と低電位電源を動作電源とする出力用インバータ回路と、
前記第１及び第２のインバータ回路の出力端子の内の前記第２の高電位電源のレベルに初期化される出力端子と前記第２の高電位電源との間に接続された容量素子と、を有することを特徴とする付記１〜１３のうちの何れか１つに記載のレベルコンバータ。
（付記１）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１及び第２インバータ回路の何れか一方の出力端子と前記第２の高電位電源との間に接続され、ゲートが前記第２の高電位電源に接続されたＰチャネルＭＯＳトランジスタと、
前記第１及び第２インバータ回路の何れか他方の出力端子と前記低電位電源との間に接続され、ゲートが前記低電位電源に接続されたＮチャネルＭＯＳトランジスタと、
を備えたことを特徴とするレベルコンバータ。
（付記２）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１インバータ回路は、前記ＰチャネルＭＯＳトランジスタ又はＮチャネルＭＯＳトランジスタと出力端子との間に挿入接続され、ゲートが前記低電位電源に接続されたＰチャネルＭＯＳトランジスタと、ゲートが前記第２の高電位電源に接続されたＮチャネルＭＯＳトランジスタとのうちの少なくとも一方を有し、
前記第２インバータ回路は、前記ＰチャネルＭＯＳトランジスタ又はＮチャネルＭＯＳトランジスタと出力端子との間に挿入接続されたＭＯＳトランジスタを有し、
前記第２インバータ回路のＭＯＳトランジスタのゲートに接続され、前記第２の高電位電源が所定レベル以下の場合には該ＭＯＳトランジスタのゲート電位を前記第２の高電位電源と前記低電位電源との間の中間電位に制御し、前記第２の高電位電源が所定レベルより高い場合には該ＭＯＳトランジスタをオンするようそのゲート電位を制御する初期値設定回路を備えた
ことを特徴とするレベルコンバータ。
（付記３）
前記初期値設定回路は、前記第２の高電位電源と前記低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる第３のインバータ回路であり、該第３のインバータ回路の出力端子が前記第２インバータ回路のＭＯＳトランジスタのゲートに接続され、該第３のインバータ回路の入力端子は前記第２インバータ回路のＭＯＳトランジスタの導電型に応じて前記第２の高電位電源又は前記低電位電源に接続されたことを特徴とする付記２記載のレベルコンバータ。
（付記４）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
を備え、
前記第１インバータ回路は、前記ＰチャネルＭＯＳトランジスタ又はＮチャネルＭＯＳトランジスタと出力端子との間に挿入接続され、ゲートが前記低電位電源に接続されたＰチャネルＭＯＳトランジスタと、ゲートが前記第２の高電位電源に接続されたＮチャネルＭＯＳトランジスタとのうちの少なくとも一方を有し、
前記第２インバータ回路は、前記ＰチャネルＭＯＳトランジスタ又はＮチャネルＭＯＳトランジスタと出力端子との間に挿入接続されゲートに制御信号が印加されるＭＯＳトランジスタを有する、
ことを特徴とするレベルコンバータ。
（付記５）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１及び第２インバータ回路の少なくとも一方の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１インバータ回路の出力端子と前記第２の高電位電源との間に接続された第１の素子、及び前記第２インバータ回路の出力端子と前記低電位電源との間に接続された第２の素子の少なくとも一方の素子と、
を備え、
前記素子は、少なくとも前記第２の高電位電源が所定レベル以下のときに電流を流すように設定されてなる
ことを特徴とするレベルコンバータ。
（付記６）
前記素子は、前記第２の高電位電源が所定レベルより高いときに導電型に基づいてチャネルがオフするように制御されたＭＯＳトランジスタであることを特徴とする付記５記載のレベルコンバータ。
（付記７）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１及び第２インバータ回路の少なくとも一方の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１及び第２インバータ回路の少なくとも一方は、前記ＰチャネルＭＯＳトランジスタ又はＮチャネルＭＯＳトランジスタと出力端子との間に挿入接続され、ゲートに制御信号が供給される初期値設定用ＭＯＳトランジスタを有する、
ことを特徴とするレベルコンバータ。
（付記８）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１及び第２インバータ回路の少なくとも一方は、前記ＰチャネルＭＯＳトランジスタと前記第２の高電位電源との間、及び前記ＮチャネルＭＯＳトランジスタと前記低電位電源との間とのうちの少なくとも一方に接続され、ゲートに制御信号が供給される初期値設定用ＭＯＳトランジスタと、
を備えたことを特徴とするレベルコンバータ。
（付記９）
低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１及び第２インバータ回路の少なくとも一方の出力端子と前記低電位電源との間に挿入接続され、ゲートに制御信号が供給される初期値設定用ＭＯＳトランジスタと、
を備えたことを特徴とするレベルコンバータ。
（付記１０）
１つの前記初期値設定用ＭＯＳトランジスタのゲートに接続され、前記第２の高電位電源のレベルに応じて前記ゲートの電位を制御する初期値設定回路を備えたことを特徴とする付記７〜９のうちの何れか一つに記載のレベルコンバータ。
（付記１１）
前記初期値設定回路は、前記第２の高電位電源が所定レベル以下の場合には前記初期値設定用ＭＯＳトランジスタのゲート電位を前記第２の高電位電源と前記低電位電源との間の中間電位に制御し、前記第２の高電位電源が所定レベルより高い場合には前記初期値設定用ＭＯＳトランジスタのゲート電位を低電位電源レベルに制御する、ことを特徴とする付記１０記載のレベルコンバータ。
（付記１２）
前記初期値設定回路は、前記第２の高電位電源と前記低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる第３のインバータ回路であり、該第３のインバータ回路の出力端子が前記初期値設定用ＭＯＳトランジスタのゲートに接続され、該第３のインバータ回路の入力端子は前記初期値設定用ＭＯＳトランジスタの導電型に応じて前記第２の高電位電源又は前記低電位電源に接続されたことを特徴とする付記１１記載のレベルコンバータ。
（付記１３）
前記初期値設定回路は、前記第２の高電位電源と前記低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる第３のインバータ回路であり、該第３のインバータ回路の出力端子が前記初期値設定用ＭＯＳトランジスタのゲートに接続され、該第３のインバータ回路の入力端子は前記第１高電位電源に接続されたことを特徴とする付記１１記載のレベルコンバータ。
（付記１４）
前記第１及び第２のインバータ回路の出力端子の内の前記低電位電源のレベルに初期化される出力端子が接続され前記第２の高電位電源と低電位電源を動作電源とする出力用インバータ回路と、
前記第１及び第２のインバータ回路の出力端子の内の前記第２の高電位電源のレベルに初期化される出力端子と前記第２の高電位電源との間に接続された容量素子と、を有することを特徴とする付記１〜１３のうちの何れか１つに記載のレベルコンバータ。
１０，４０，５０，６０ レベルコンバータ
１１ 入力回路
１２，４２，５２，６２ シフト回路
３１ ラッチ回路
３２，３３ インバータ回路
３４ 初期値設定回路
Ｓｉｎ 入力信号
Ｓｏｕｔ 出力信号
ＳＸ 制御信号
Ｔｐ３，Ｔｐ４ ＰチャネルＭＯＳトランジスタ
Ｔｐ１１ ＰチャネルＭＯＳトランジスタ
Ｔｎ１１ ＮチャネルＭＯＳトランジスタ
１１ 入力回路
１２，４２，５２，６２ シフト回路
３１ ラッチ回路
３２，３３ インバータ回路
３４ 初期値設定回路
Ｓｉｎ 入力信号
Ｓｏｕｔ 出力信号
ＳＸ 制御信号
Ｔｐ３，Ｔｐ４ ＰチャネルＭＯＳトランジスタ
Ｔｐ１１ ＰチャネルＭＯＳトランジスタ
Ｔｎ１１ ＮチャネルＭＯＳトランジスタ
Claims (5)
- 低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１及び第２インバータ回路の何れか一方の出力端子と前記第２の高電位電源との間に接続され、ゲートが前記第２の高電位電源に接続されたＰチャネルＭＯＳトランジスタと、
前記第１及び第２インバータ回路の何れか他方の出力端子と前記低電位電源との間に接続され、ゲートが前記低電位電源に接続されたＮチャネルＭＯＳトランジスタと、
を備えたことを特徴とするレベルコンバータ。 - 低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１及び第２インバータ回路の少なくとも一方の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１インバータ回路の出力端子と前記第２の高電位電源との間に接続された第１の素子、及び前記第２インバータ回路の出力端子と前記低電位電源との間に接続された第２の素子の少なくとも一方の素子と、
を備え、
前記素子は、前記第２の高電位電源が、所定レベル以下のときに電流を流し、所定レベルより高いときにオフするように制御されるＭＯＳトランジスタである
ことを特徴とするレベルコンバータ。 - 低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１及び第２インバータ回路の少なくとも一方において、前記ＰチャネルＭＯＳトランジスタと前記第２の高電位電源との間、及び前記ＮチャネルＭＯＳトランジスタと前記低電位電源との間のうちの少なくとも一方に接続され、前記第２の高電位電源が所定レベルより高いときにオンされる初期値設定用ＭＯＳトランジスタと、
を備えたことを特徴とするレベルコンバータ。 - 低電位電源と第１の高電位電源とに接続され、入力信号に基づいて前記第１の高電位電源と前記低電位電源とを振幅範囲とする相補な第１信号及び第２信号を生成する入力回路と、
前記第１の高電位電源と異なる電圧に設定された第２の高電位電源と低電位電源との間に直列接続されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなる一対の第１及び第２インバータ回路の入力端子と出力端子を互いに接続して構成されたラッチ回路を備え、該ラッチ回路にて前記第１信号及び第２信号をラッチし、前記第１又は第２インバータ回路の出力端子から前記第２の高電位電源と前記低電位電源とを振幅範囲とする出力信号を出力するシフト回路と、
前記第１及び第２インバータ回路の少なくとも一方の出力端子と前記低電位電源との間に挿入接続され、前記第２の高電位電源が所定レベルより高いときにオンされる初期値設定用ＭＯＳトランジスタと、
を備えたことを特徴とするレベルコンバータ。 - １つの前記初期値設定用ＭＯＳトランジスタのゲートに接続され、前記第２の高電位電源のレベルに応じて前記ゲートの電位を制御する初期値設定回路を備えたことを特徴とする請求項３又は請求項４に記載のレベルコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007135675A JP5012208B2 (ja) | 2006-06-09 | 2007-05-22 | レベルコンバータ |
| US12/124,808 US7898292B2 (en) | 2007-05-22 | 2008-05-21 | Level converter |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006160838 | 2006-06-09 | ||
| JP2006160838 | 2006-06-09 | ||
| JP2007135675A JP5012208B2 (ja) | 2006-06-09 | 2007-05-22 | レベルコンバータ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012085270A Division JP5403097B2 (ja) | 2006-06-09 | 2012-04-04 | レベルコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008017456A JP2008017456A (ja) | 2008-01-24 |
| JP5012208B2 true JP5012208B2 (ja) | 2012-08-29 |
Family
ID=39074009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007135675A Expired - Fee Related JP5012208B2 (ja) | 2006-06-09 | 2007-05-22 | レベルコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5012208B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177755A (ja) * | 2007-01-17 | 2008-07-31 | Rohm Co Ltd | レベルシフト回路およびそれを用いた半導体装置 |
| JP5569462B2 (ja) | 2011-05-06 | 2014-08-13 | 富士通セミコンダクター株式会社 | 出力バッファ回路及び入出力バッファ回路 |
| JP6299437B2 (ja) * | 2014-05-30 | 2018-03-28 | 富士通株式会社 | コンパレータ、電子回路、及びダブルテイルコンパレータの制御方法 |
| JP2021097317A (ja) * | 2019-12-17 | 2021-06-24 | セイコーエプソン株式会社 | フリップフロップ回路および発振器 |
| JP2023048295A (ja) | 2021-09-28 | 2023-04-07 | キヤノン株式会社 | レベルシフト回路、光源、画像形成装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3052433B2 (ja) * | 1991-06-26 | 2000-06-12 | 日本電気株式会社 | レベルシフト回路 |
| JPH077138A (ja) * | 1993-03-31 | 1995-01-10 | Northern Telecom Ltd | 集積回路用高抵抗負荷構造 |
| JP3173247B2 (ja) * | 1993-09-29 | 2001-06-04 | ソニー株式会社 | レベルシフタ |
| JP3258229B2 (ja) * | 1996-03-18 | 2002-02-18 | 株式会社東芝 | レベル変換回路及び半導体集積回路 |
| JPH10336007A (ja) * | 1997-05-29 | 1998-12-18 | Fujitsu Ltd | レベルコンバータ、出力回路及び入出力回路 |
| JP4763924B2 (ja) * | 2001-06-28 | 2011-08-31 | 川崎マイクロエレクトロニクス株式会社 | レベルシフト回路 |
| JP3763775B2 (ja) * | 2001-11-28 | 2006-04-05 | 富士通株式会社 | 電源立ち上がり時の動作を安定化したレベルコンバータ回路 |
-
2007
- 2007-05-22 JP JP2007135675A patent/JP5012208B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008017456A (ja) | 2008-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7397297B2 (en) | Level shifter circuit | |
| CN106899288B (zh) | 电平转换电路 | |
| US11362660B2 (en) | Level shifter circuit and method of operating the same | |
| JP5012208B2 (ja) | レベルコンバータ | |
| JP2628942B2 (ja) | プルアップ抵抗コントロール入力回路及び出力回路 | |
| US7675322B2 (en) | Level shifting circuits for generating output signals having similar duty cycle ratios | |
| US7898292B2 (en) | Level converter | |
| JP5403097B2 (ja) | レベルコンバータ | |
| TWM586017U (zh) | 低功率電位轉換器 | |
| TWM576365U (zh) | 低功率電壓位準轉換器 | |
| TWI716657B (zh) | 位準轉換電路 | |
| TWM565921U (zh) | 電壓位準移位器 | |
| TWM517481U (zh) | 電壓位準轉換器 | |
| JPH11326398A (ja) | 電圧検知回路 | |
| TWM643260U (zh) | 高效能電位轉換器電路 | |
| JP2008258966A (ja) | Ｖｔｈシフト回路及びＤ／Ａ変換器 | |
| TWM657360U (zh) | 減少競爭現象之電位轉換電路 | |
| TWM659069U (zh) | 低功率損耗電位轉換器 | |
| TWM657481U (zh) | 具電流抑制之電位轉換器 | |
| TWM654863U (zh) | 具輸出緩衝之電位轉換器 | |
| TWM649184U (zh) | 具改進性能之電壓位準轉換器 | |
| TWM598007U (zh) | 高性能電壓位準轉換器 | |
| TWM587403U (zh) | 低功率電壓位準轉換器 | |
| TWM591738U (zh) | 低功率電壓位準轉換器 | |
| TWM576364U (zh) | 低功率電壓位準移位器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5012208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |