JP2020123870A - 入力回路 - Google Patents
入力回路 Download PDFInfo
- Publication number
- JP2020123870A JP2020123870A JP2019015006A JP2019015006A JP2020123870A JP 2020123870 A JP2020123870 A JP 2020123870A JP 2019015006 A JP2019015006 A JP 2019015006A JP 2019015006 A JP2019015006 A JP 2019015006A JP 2020123870 A JP2020123870 A JP 2020123870A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistor
- terminal
- current
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
Abstract
【課題】電源電圧依存性の無いヒステリシス特性を有する入力回路を提供する。【解決手段】入力端子に接続された第一入力トランジスタ及び第二入力トランジスタと、カレントミラーを介して第二入力トランジスタに電流を流す電流源と、カレントミラーと電流源の間に設けられ、制御端子が第一入力トランジスタのドレインに接続されたスイッチと、第一入力トランジスタに接続され、出力信号によってオンオフが制御されるトランジスタと、を備え、第二入力トランジスタは出力信号によって電流駆動力が切替えられ、第二入力トランジスタと電流源の電流駆動力に基づいて入力回路の閾値が決定されることを特徴とする。【選択図】図１
Description
本発明は、入力回路に関する。
図５は、従来の入力回路の回路図である。従来の入力回路は、入力端子５１０と、出力端子５１１と、ＮＭＯＳトランジスタ５０２と、ＰＭＯＳトランジスタ５０３、５０４と、インバータ５２１と、を備えている。
トランジスタ５０２は、ゲートが入力端子５１０と接続され、ドレインがトランジスタ５０３のドレインとインバータ５２１の入力に接続され、ソースが第二の電源端子に接続されている。ＰＭＯＳトランジスタ５０３は、ゲートが入力端子５１０に接続され、ソースが第一の電源端子に接続されている。トランジスタ５０４は、ゲートがインバータ５２１の出力と出力端子５１１に接続され、ソースが第一の電源端子に接続され、ドレインがインバータ５２１の入力に接続されている。
入力回路は、入力端子５１０にＬレベルの信号が入力されると、出力端子５１１からＬレベルの信号を出力する。トランジスタ５０４は、オンしてインバータ５２１の入力をＨレベルにする。入力される信号がＬレベルから上昇するとき、トランジスタ５０２の電流駆動力と、トランジスタ５０３とトランジスタ５０４の電流駆動力との大小関係に基づいて、インバータ５２１の出力信号がＬレベルからＨレベルに遷移する。
また、入力される信号がＨレベルから低下するとき、トランジスタ５０２の電流駆動力と、トランジスタ５０３の電流駆動力との大小関係に基づいて、インバータ５２１の出力信号がＨレベルからＬレベルに遷移する。
従って、入力回路は、出力信号がＬレベルからＨレベルに遷移する際の閾値は、出力信号がＨレベルからＬレベルに遷移する際の閾値よりも高い。即ち、入力回路は、ヒステリシス特性を有している。
しかしながら、従来の入力回路のヒステリシス特性は、トランジスタ５０４がオンしたとき、即ちゲート・ソース間に電源電圧（ＶＤＤ−ＶＳＳ）が掛かった時の電流駆動力によるため、電源電圧依存性を有する、という課題がある。
本発明は上記課題に鑑みて為され、電源電圧依存性の無いヒステリシス特性を有する入力回路を提供することを目的とする。
本発明の入力回路は、入力端子に入力された信号に応じた出力信号を出力端子から出力する入力回路であって、ゲートが前記入力端子に接続され、ソースが第二電源端子に接続された第一入力トランジスタと、ゲートが前記入力端子に接続され、ソースが前記第二電源端子に接続され、ドレイン電圧に基づく電圧が前記出力端子から出力される第二入力トランジスタと、ドレインが前記第一入力トランジスタのドレインに接続され、ソースが第一電源端子に接続され、前記出力信号に基づく信号よってオンオフが制御されるトランジスタと、一端が前記第二電源端子に接続された電流源と、一端が前記電流源の他端に接続され、制御端子が前記第一入力トランジスタのドレインに接続された第一スイッチと、入力端子が前記第一スイッチの他端に接続され、出力端子が前記第二入力トランジスタのドレインに接続され、制御端子が前記電流源の他端に接続されたカレントミラーと、を備え、前記第二入力トランジスタの電流駆動力は、前記出力信号によって切替えられ、前記入力回路の閾値は、前記第二入力トランジスタと前記電流源の電流駆動力に基づくことを特徴とする。
本発明の入力回路によれば、閾値が入力トランジスタと電流源の電流駆動力によって決まるため、電源電圧依存性の無いヒステリシス特性を有する入力回路を提供することが可能となる。
図１は、本発明の実施形態の入力回路を示す回路図である。
本実施形態の入力回路は、入力信号が入力される入力端子１１０と、出力信号を出力する出力端子１１１と、ＰＭＯＳトランジスタ１０１と、第一入力トランジスタであるＮＭＯＳトランジスタ１０２と、第二入力トランジスタであるＮＭＯＳトランジスタ１０３と、バッファ１０４と、電流源１０５と、カレントミラー１０６と、スイッチ１０７と、を備えている。
ＮＭＯＳトランジスタ１０２は、ゲートが入力端子１１０に接続され、ドレインがスイッチ１０７の制御端子とＰＭＯＳトランジスタ１０１のドレインに接続され、ソースが第二の電源端子に接続されている。電流源１０５は、例えばデプレショントランジスタで構成され、一方の端子がカレントミラー１０６のゲートとスイッチ１０７の一方の端子に接続され、他方の端子が第二の電源端子に接続されている。スイッチ１０７の他方の端子は、カレントミラー１０６の入力端子に接続されている。ＮＭＯＳトランジスタ１０３は、ゲートが入力端子１１０に接続され、ドレインがバッファ１０４の入力端子とカレントミラー１０６の出力端子に接続され、ソースが第二の電源端子に接続されている。バッファ１０４の出力端子は、出力端子１１１とＮＭＯＳトランジスタ１０３の制御端子とＰＭＯＳトランジスタ１０１のゲートに接続されている。ＰＭＯＳトランジスタ１０１のソースは、第一の電源端子に接続されている。
ＮＭＯＳトランジスタ１０３は、制御端子に入力されるバッファ１０４の出力信号により電流駆動力が制御される。バッファ１０４は、例えば、インバータ２２１のみで構成される。スイッチ１０７は、制御端子の電圧がＬレベルのときにオンし、Ｈレベルのときにオフする。
入力信号がＬレベルのとき、出力信号がＬレベルであり、ＮＭＯＳトランジスタ１０２のインピーダンスが高く、ＰＭＯＳトランジスタ１０１のインピーダンスが低いので、スイッチ１０７は制御端子の電圧がＨレベルなのでオフしている。従って、カレントミラー１０６はミラー動作を行わないように制御される。カレントミラー１０６は、ゲートが電流源１０５により第二の電源電圧ＶＳＳに短絡されるため、出力端子はＨレベルになる。また、ＮＭＯＳトランジスタ１０３のインピーダンスは高いので、バッファ１０４の入力はＨレベルであり、出力、即ち出力端子１１１の電圧はＬレベルとなっている。このとき、ＮＭＯＳトランジスタ１０３は、バッファ１０４の出力、即ち制御信号がＬレベルなので、電流駆動力は小さい値となるように制御されている。従って、入力回路は、出力信号がＨレベルに遷移する際の閾値が高くなっている。
本実施形態の入力回路は、入力信号がＬレベルのとき、スイッチ１０７はオフし、ＮＭＯＳトランジスタ１０２及びＮＭＯＳトランジスタ１０３のインピーダンスが高くなるため、夫々の電流経路は遮断されるので、消費電流化が低い、という効果もある。
入力信号の電圧がＬレベルからわずかに増加すると、ＮＭＯＳトランジスタ１０３はインピーダンスが低くなる。ＮＭＯＳトランジスタ１０３はバッファ１０４の出力信号によって電流駆動力が小さく制御されているので、バッファ１０４の入力はＨレベルのままである。また同様に、ＮＭＯＳトランジスタ１０２はインピーダンスが低くなる。ここで、ＰＭＯＳトランジスタ１０１もインピーダンスが低いが、ＮＭＯＳトランジスタ１０２より電流駆動力は小さく設定されているので、スイッチ１０７は、制御端子の電圧がＬレベルとなりオンする。従って、カレントミラー１０６はミラー動作を行なうように制御される。このとき、バッファ１０４の入力は、ＮＭＯＳトランジスタ１０３の電流駆動力とカレントミラー１０６が電流源１０５をミラーした電流値との大小関係に基づいて決定される。
入力信号がＨレベルになると、出力信号がＨレベルであり、ＮＭＯＳトランジスタ１０３の制御信号がＨレベルなので、ＮＭＯＳトランジスタ１０３の電流駆動力は大きい値となるように制御される。従って、入力回路は、ＮＭＯＳトランジスタ１０３の電流駆動力と電流源１０５の電流値の大小関係に基づいて出力信号が決まるため、出力信号がＬレベルに遷移する際の閾値が低くなる。
本実施形態の入力回路は、上述したように出力信号によってＮＭＯＳトランジスタ１０３の電流駆動力が制御されるため、ヒステリシス特性を有する。
更に、本実施形態の入力回路は、閾値が電流源１０５の電流値とＮＭＯＳトランジスタ１０３の電流駆動力によって決まるため、電源電圧の影響を受けることは無い。即ち、本実施形態の入力回路は、閾値の電源電圧依存性が無い、という特徴を有する。
更に、本実施形態の入力回路は、閾値が電流源１０５の電流値とＮＭＯＳトランジスタ１０３の電流駆動力によって決まるため、電源電圧の影響を受けることは無い。即ち、本実施形態の入力回路は、閾値の電源電圧依存性が無い、という特徴を有する。
図２は、本実施形態の入力回路の具体的な回路例を示す回路図である。
ＮＭＯＳトランジスタ１０３は、ＮＭＯＳトランジスタ３１１、３１２と、スイッチ３１３を備えている。
ＮＭＯＳトランジスタ３１１は、ゲートがＮＭＯＳトランジスタ３１２のゲートと接続され、ドレインがカレントミラー１０６の出力端子に接続され、ソースが第二の電源端子に接続されている。ＮＭＯＳトランジスタ３１２は、ドレインがスイッチ３１３を介してＮＭＯＳトランジスタ３１１のドレインに接続されている。
ＮＭＯＳトランジスタ３１１は、ゲートがＮＭＯＳトランジスタ３１２のゲートと接続され、ドレインがカレントミラー１０６の出力端子に接続され、ソースが第二の電源端子に接続されている。ＮＭＯＳトランジスタ３１２は、ドレインがスイッチ３１３を介してＮＭＯＳトランジスタ３１１のドレインに接続されている。
スイッチ３１３は、バッファ１０４の出力、即ち制御信号がＬレベルでオフし、制御信号がＨレベルでオンする。
ＮＭＯＳトランジスタ１０３は、このように構成することで、制御信号がＬレベルで電流駆動力が小さくなり、制御信号がＨレベルで電流駆動力が大きくなるように制御される。
ＮＭＯＳトランジスタ１０３は、このように構成することで、制御信号がＬレベルで電流駆動力が小さくなり、制御信号がＨレベルで電流駆動力が大きくなるように制御される。
スイッチ１０７は、ＰＭＯＳトランジスタ７３１、７３２を備えている。
ＰＭＯＳトランジスタ７３１とＰＭＯＳトランジスタ７３２は、カレントミラーを構成する。ＰＭＯＳトランジスタ７３１は、ドレインがＮＭＯＳトランジスタ１０２のドレインとＰＭＯＳトランジスタ１０１のドレインに接続されている。ＰＭＯＳトランジスタ７３２は、ソースがカレントミラー１０６の入力に接続され、ドレインがデプレショントランジスタ１０５のドレインに接続されている。
ＰＭＯＳトランジスタ７３１とＰＭＯＳトランジスタ７３２は、カレントミラーを構成する。ＰＭＯＳトランジスタ７３１は、ドレインがＮＭＯＳトランジスタ１０２のドレインとＰＭＯＳトランジスタ１０１のドレインに接続されている。ＰＭＯＳトランジスタ７３２は、ソースがカレントミラー１０６の入力に接続され、ドレインがデプレショントランジスタ１０５のドレインに接続されている。
スイッチ１０７は、ＰＭＯＳトランジスタ１０１がオンすることによって、ＰＭＯＳトランジスタ７３１のドレインが第一の電源端子の電圧ＶＤＤ（Ｈレベル）になるとカレントミラーとして動作しない、即ちオフする。また、スイッチ１０７は、ＰＭＯＳトランジスタ１０１がオフし、ＮＭＯＳトランジスタ１０２が電流を流す状態（Ｌレベル）になるとカレントミラーとして動作する、即ちオンする。
スイッチ１０７は、このように構成することで、制御端子の電圧がＬレベルのときにオンし、Ｈレベルのときにオフするように制御される。
スイッチ１０７は、このように構成することで、制御端子の電圧がＬレベルのときにオンし、Ｈレベルのときにオフするように制御される。
図３は、本実施形態の入力回路の他の具体的な回路例を示す回路図である。
ＮＭＯＳトランジスタ１０３は、ＮＭＯＳトランジスタ３２１、３２２と、スイッチ３２３を備えている。
ＮＭＯＳトランジスタ３２１とＮＭＯＳトランジスタ３２２は、互いのゲートが接続され、且つ直列に接続されている。スイッチ３２３は、トランジスタ３２２と並列に接続されている。
ＮＭＯＳトランジスタ３２１とＮＭＯＳトランジスタ３２２は、互いのゲートが接続され、且つ直列に接続されている。スイッチ３２３は、トランジスタ３２２と並列に接続されている。
スイッチ３２３は、バッファ１０４の出力、即ち制御信号がＬレベルでオフし、制御信号がＨレベルでオンする。
ＮＭＯＳトランジスタ１０３は、このように構成することで、制御信号がＬレベルで電流駆動力が小さくなり、制御信号がＨレベルで電流駆動力が大きくなるように制御される。
ＮＭＯＳトランジスタ１０３は、このように構成することで、制御信号がＬレベルで電流駆動力が小さくなり、制御信号がＨレベルで電流駆動力が大きくなるように制御される。
図４は、本実施形態の入力回路の他の具体的な回路例を示す回路図である。
基本的な動作は、上述の入力回路と同様であり、詳細な説明は省略する。
基本的な動作は、上述の入力回路と同様であり、詳細な説明は省略する。
図４の入力回路は、本実施形態の入力回路において、更に低消費電流にした回路構成になっている。具体的には、第一の電源端子とＮＭＯＳトランジスタ１０２、ＮＭＯＳトランジスタ１０３および電流源１０５の電流経路にスイッチであるＰＭＯＳトランジスタ４０３を備えている。
入力信号がＨレベルのとき、ＰＭＯＳトランジスタ４０３がオフするため、ＮＭＯＳトランジスタ１０２、ＮＭＯＳトランジスタ１０３および電流源１０５の電流経路に電流が流れない。従って、図４の入力回路は、上述の入力回路より消費電流が低くなる、と言う効果を有する。
図４では、ＶＤＤの許容下限値は、ＰＭＯＳトランジスタ４０３とＮＭＯＳトランジスタ１０２およびＮＭＯＳトランジスタ１０３のゲート・ソース間電圧をいかに獲得できるかが、そのオン状態またはオフ状態に影響するため、大きなポイントとなる。ところで図４では、ＰＭＯＳトランジスタ４０３とＮＭＯＳトランジスタ１０２およびＮＭＯＳトランジスタ１０３のゲート・ソース間電圧と、直列の関係となる電圧が発生しない。このため、ＰＭＯＳトランジスタ４０３とＮＭＯＳトランジスタ１０２およびＮＭＯＳトランジスタ１０３のゲート・ソース間電圧を効果的に与えられるから、たとえＶＤＤが低い電圧であっても図４の入力回路は動作することが出来る。
以上説明したように、本実施形態の入力回路は、閾値が電流源１０５の電流値とＮＭＯＳトランジスタ１０３の電流駆動力によって決まるため、電源電圧依存性の無いヒステリシス特性を有することが可能である。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
例えば、ＮＭＯＳトランジスタ１０３は、２つのＮＭＯＳトランジスタで構成したが、２つ以上のＮＭＯＳトランジスタで構成してもよい。また例えば、バッファ１０４は、ＮＭＯＳトランジスタ１０３のドレインの電圧波形を整形する論理回路であり、電圧波形の整形が不要であれば備えなくても良い。
１０４ バッファ
１０５ 電流源
１０６ カレントミラー
１１０ 入力端子
１１１ 出力端子
２２１ インバータ
１０５ 電流源
１０６ カレントミラー
１１０ 入力端子
１１１ 出力端子
２２１ インバータ
Claims (2)
- 入力端子に入力された信号に応じた出力信号を出力端子から出力する入力回路であって、
ゲートが前記入力端子に接続され、ソースが第二電源端子に接続された第一入力トランジスタと、
ゲートが前記入力端子に接続され、ソースが前記第二電源端子に接続され、ドレイン電圧に基づく電圧が前記出力端子から出力される第二入力トランジスタと、
ドレインが前記第一入力トランジスタのドレインに接続され、ソースが第一電源端子に接続され、前記出力信号に基づく信号よってオンオフが制御されるトランジスタと、
一端が前記第二電源端子に接続された電流源と、
一端が前記電流源の他端に接続され、制御端子が前記第一入力トランジスタのドレインに接続された第一スイッチと、
入力端子が前記第一スイッチの他端に接続され、出力端子が前記第二入力トランジスタのドレインに接続され、制御端子が前記電流源の他端に接続されたカレントミラーと、を備え、
前記第二入力トランジスタの電流駆動力は、前記出力信号によって切替えられ、
前記入力回路の閾値は、前記第二入力トランジスタと前記電流源の電流駆動力に基づくことを特徴とする入力回路。 - 前記第一電源端子と前記第一入力トランジスタ及び前記第二入力トランジスタとの間に第二スイッチを備え、
前記第二スイッチは、前記入力信号によって前記第一入力トランジスタ及び前記第二入力トランジスタがオンしているときにオフする
ことを特徴とする請求項１に記載の入力回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019015006A JP7361474B2 (ja) | 2019-01-31 | 2019-01-31 | 入力回路 |
| US16/750,802 US11073856B2 (en) | 2019-01-31 | 2020-01-23 | Input circuit having hysteresis without power supply voltage dependence |
| CN202010078759.7A CN111506150B (zh) | 2019-01-31 | 2020-02-03 | 输入电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019015006A JP7361474B2 (ja) | 2019-01-31 | 2019-01-31 | 入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020123870A true JP2020123870A (ja) | 2020-08-13 |
| JP7361474B2 JP7361474B2 (ja) | 2023-10-16 |
Family
ID=71837423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019015006A Active JP7361474B2 (ja) | 2019-01-31 | 2019-01-31 | 入力回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11073856B2 (ja) |
| JP (1) | JP7361474B2 (ja) |
| CN (1) | CN111506150B (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214960A (ja) * | 1998-01-27 | 1999-08-06 | Nippon Steel Corp | シュミット回路 |
| JP2008211707A (ja) * | 2007-02-28 | 2008-09-11 | Nec Electronics Corp | 入力回路 |
| JP2011103607A (ja) * | 2009-11-11 | 2011-05-26 | Seiko Instruments Inc | 入力回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5334883A (en) * | 1993-02-03 | 1994-08-02 | Elantec, Inc. | Circuit for introducing hysterisis |
| JP3393964B2 (ja) * | 1995-10-16 | 2003-04-07 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路及び半導体入力装置 |
| JPH09270678A (ja) | 1996-03-29 | 1997-10-14 | Citizen Watch Co Ltd | シュミットトリガー回路 |
| US6038194A (en) * | 1998-12-28 | 2000-03-14 | Philips Electronics North America Corporation | Memory decoder with zero static power |
| US7005913B2 (en) * | 2003-09-26 | 2006-02-28 | Arm Physical Ip, Inc. | I/O buffer with wide range voltage translator |
| JP2006121654A (ja) * | 2004-09-21 | 2006-05-11 | Renesas Technology Corp | レベル変換回路 |
| JP5603479B2 (ja) * | 2009-07-03 | 2014-10-08 | セイコーインスツル株式会社 | Ｃｍｏｓ入力バッファ回路 |
| JP6393164B2 (ja) * | 2014-03-11 | 2018-09-19 | エイブリック株式会社 | Ｄｃ／ｄｃコンバータ |
| JP2015211345A (ja) * | 2014-04-25 | 2015-11-24 | セイコーインスツル株式会社 | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 |
| JP2017063300A (ja) * | 2015-09-24 | 2017-03-30 | エスアイアイ・セミコンダクタ株式会社 | 入力回路 |
-
2019
- 2019-01-31 JP JP2019015006A patent/JP7361474B2/ja active Active
-
2020
- 2020-01-23 US US16/750,802 patent/US11073856B2/en active Active
- 2020-02-03 CN CN202010078759.7A patent/CN111506150B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214960A (ja) * | 1998-01-27 | 1999-08-06 | Nippon Steel Corp | シュミット回路 |
| JP2008211707A (ja) * | 2007-02-28 | 2008-09-11 | Nec Electronics Corp | 入力回路 |
| JP2011103607A (ja) * | 2009-11-11 | 2011-05-26 | Seiko Instruments Inc | 入力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111506150B (zh) | 2022-10-11 |
| US20200249710A1 (en) | 2020-08-06 |
| JP7361474B2 (ja) | 2023-10-16 |
| US11073856B2 (en) | 2021-07-27 |
| CN111506150A (zh) | 2020-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930518B2 (en) | Level shifter having low peak current | |
| US11362660B2 (en) | Level shifter circuit and method of operating the same | |
| US9000826B2 (en) | Level shifting circuit with adaptive feedback | |
| US9660651B2 (en) | Level shift circuit | |
| US9722607B2 (en) | Voltage level shifter | |
| US10263621B2 (en) | Level shifter with improved voltage difference | |
| JP7361474B2 (ja) | 入力回路 | |
| JP2007096452A (ja) | レベルシフト回路 | |
| TWM576366U (zh) | 具輔助電路之位準轉換電路 | |
| TWM565921U (zh) | 電壓位準移位器 | |
| JP2017063300A (ja) | 入力回路 | |
| TWM517481U (zh) | 電壓位準轉換器 | |
| TWM643260U (zh) | 高效能電位轉換器電路 | |
| TWM628475U (zh) | 低功耗高性能電位轉換電路 | |
| TWM639384U (zh) | 用於具有多個電源的積體電路之高速低功率電位轉換器電路 | |
| TWM643204U (zh) | 用於轉換小幅度輸入信號之電位轉換器 | |
| TWM587403U (zh) | 低功率電壓位準轉換器 | |
| TWM598007U (zh) | 高性能電壓位準轉換器 | |
| TWM628446U (zh) | 用於數據接收電路之無競爭電位轉換電路 | |
| JPH11326398A (ja) | 電圧検知回路 | |
| JP2015002507A (ja) | スイッチ回路 | |
| TWM508849U (zh) | 電位轉換器 | |
| JP2019068118A (ja) | 半導体集積回路及びデジタル−アナログ変換回路、並びに半導体集積回路の駆動方法 | |
| TWM460460U (zh) | 低功耗電位轉換器 | |
| TWM528035U (zh) | 電位轉換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231003 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7361474 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |