JP6393164B2

JP6393164B2 - Ｄｃ／ｄｃコンバータ

Info

Publication number: JP6393164B2
Application number: JP2014237010A
Authority: JP
Inventors: 美臣椎名; 宇野　正幸; 正幸宇野
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2014-03-11
Filing date: 2014-11-21
Publication date: 2018-09-19
Anticipated expiration: 2034-11-21
Also published as: JP2015188298A; US20150263622A1; US9374007B2; CN104917375A; TWI545881B; TW201541833A; KR102336095B1; CN104917375B; KR20150106348A

Description

本発明は、直流電圧を変換するＤＣ／ＤＣコンバータに関し、タイマー回路を備えたＤＣ／ＤＣコンバータに関する。

従来のＤＣ／ＤＣコンバータについて説明する。図７は、従来のＤＣ／ＤＣコンバータを示す回路図である。
従来のＤＣ／ＤＣコンバータは、コンパレータ５０４と、ＲＳ−ＦＦ回路１１３と、駆動回路１１０と、参照電圧生成回路５０３と、タイマー回路５０１と、ＮＭＯＳトランジスタ１０８、１０９と、コンデンサ１０７と、コイル１０６と、抵抗１０３、１０４、５０２と、グラウンド端子１００と、出力端子１０２と、電源端子１０１を備えている。

コンパレータ５０４の反転入力端子には出力端子１０２の出力電圧Ｖｏｕｔが分圧された分圧電圧が入力され、非反転入力端子には電源電圧と出力電圧Ｖｏｕｔに依存させたリップル電圧と所定の傾斜に変化するスロープ電圧を付加した参照電圧が入力され、比較結果に応じた信号を出力する。分圧電圧が参照電圧より高い時にはＬｏレベルの信号を、分圧電圧が参照電圧より低い時にはＨｉｇｈレベルの信号をＲＳ−ＦＦ回路１１３のセット端子に出力する。ＲＳ−ＦＦ回路１１３のリセット端子にはタイマー回路５０１から出力される信号が供給され、コンパレータ５０４の出力信号とタイマー回路５０１の出力信号に応じてＲＳ−ＦＦ回路１１３のＱ端子から出力信号が出力される。駆動回路１１０は、ＲＳ−ＦＦ回路１１３の信号を受けてＮＭＯＳトランジスタ１０８、１０９のオンオフを制御し、出力端子１０２から出力電圧Ｖｏｕｔを発生させる（例えば、特許文献１図１参照）。

特開２０１１−１８２５３３号公報

しかしながら、従来のＤＣ／ＤＣコンバータは、出力電圧Ｖｏｕｔから参照電圧を作成しているため、出力電圧Ｖｏｕｔからのノイズの影響を受けやすく制御が安定しにくい、という課題があった。

本発明は、上記課題に鑑みてなされ、出力電圧Ｖｏｕｔのノイズに影響されず誤動作しないで安定した制御ができ、比較的一定な周波数で動作をすることができるＤＣ／ＤＣコンバータを提供する。

従来の課題を解決するため、本発明のＤＣ／ＤＣコンバータは以下のような構成とした。
出力トランジスタのゲートに入力される信号と同期した制御信号が入力されオンタイム信号を出力するオンタイマー回路を有し、オンタイマー回路は、制御信号によってリップル成分を生成し出力するリップル生成回路と、リップル成分を平均化した信号を出力する平均化回路と、平均化回路の信号と制御信号によってオンタイム信号を生成し出力するタイマー回路と、を備えたＤＣ／ＤＣコンバータ。

本発明のＤＣ／ＤＣコンバータは、出力電圧Ｖｏｕｔを用いずにタイマー回路を動作できるため、出力電圧Ｖｏｕｔのノイズの影響などでオン時間がずれることを防止することができる。また、オンタイム信号はduty制御が可能なため、一定の動作周波数でＤＣ／ＤＣコンバータが動作することができる。

本実施形態のＤＣ／ＤＣコンバータの構成を示す回路図である。本実施形態のＤＣ／ＤＣコンバータのオンタイマー回路の構成を示す回路図である。本実施形態のＤＣ／ＤＣコンバータのコンパレータの構成を示す回路図である。本実施形態のＤＣ／ＤＣコンバータの動作を示すタイミングチャートである。オンタイマー回路の他の構成を示す回路図である。本実施形態のＤＣ／ＤＣコンバータの他の構成を示す回路図である。従来のＤＣ／ＤＣコンバータの構成を示す回路図である。

以下、本発明の実施形態について図面を参照して説明する。
図１は、本実施形態のＤＣ／ＤＣコンバータの回路図である。
本実施形態のＤＣ／ＤＣコンバータは、コンパレータ１１２と、ＲＳ−ＦＦ回路１１３と、擬似リップル回路１１４と、駆動回路１１０と、基準電圧回路１０５と、オンタイマー回路１１１と、ＮＭＯＳトランジスタ１０８、１０９と、コンデンサ１０７と、コイル１０６と、分圧回路を構成する抵抗１０３及び１０４と、グラウンド端子１００と、出力端子１０２と、電源端子１０１を備えている。

図２は、オンタイマー回路１１１の構成を示す回路図である。オンタイマー回路１１１は、抵抗２０２、２０１、２０３と、アンプ２０４と、ＮＭＯＳトランジスタ２０５と、ＰＭＯＳトランジスタ２０６と、リップル生成回路２３０と、平均化回路２４０と、タイマー回路２５０と、入力端子１２１と、出力端子１２４と、出力端子１２５と、を備えている。リップル生成回路２３０は、ＰＭＯＳトランジスタ２０７と、スイッチ回路２０８と、コンデンサ２０９と、抵抗２１０で構成する。平均化回路２４０は、抵抗２１１と、コンデンサ２１２で構成する。タイマー回路２５０は、インバータ２１３と、ＮＭＯＳトランジスタ２１４と、コンデンサ２１５と、コンパレータ２１６と、ＰＭＯＳトランジスタ２１７で構成する。

図３は、コンパレータ１１２の構成を示す回路図である。コンパレータ１１２は、ＰＭＯＳトランジスタ３０６、３０７、３０８、３０９、３１０、３１１と、定電流回路３１２、３１３、３１４、３１５と、インバータ３１６、３１７と、第一の非反転入力端子３０１と、第一の反転入力端子３０２と、第二の非反転入力端子３０３と、第二の反転入力端子３０４と、出力端子３０５を備えている。

次に、本実施形態のＤＣ／ＤＣコンバータの接続について説明する。
コンパレータ１１２は、第一の反転入力端子は擬似リップル回路１１４の出力端子１２２に接続され、第一の非反転入力端子は擬似リップル回路１１４の出力端子１２３に接続され、第二の反転入力端子は抵抗１０３と抵抗１０４の接続点に接続され、第二の非反転入力端子は基準電圧回路１０５の正極に接続され、出力端子はＲＳ−ＦＦ回路１１３のセット端子に接続される。抵抗１０３のもう一方の端子は出力端子１０２に接続され、抵抗１０４のもう一方の端子はグラウンド端子１００に接続され、基準電圧回路１０５の負極はグラウンド端子１００に接続される。ＲＳ−ＦＦ回路１１３は、リセット端子はオンタイマー回路１１１の出力端子１２４に接続され、出力端子は駆動回路１１０及びオンタイマー回路１１１の入力端子１２１に接続される。ＮＭＯＳトランジスタ１０８は、ゲートは駆動回路１１０の第一の出力端子に接続され、ドレインは電源端子１０１に接続され、ソースはコイル１０６の一方の端子及びＮＭＯＳトランジスタ１０９のドレインに接続される。ＮＭＯＳトランジスタ１０９は、ゲートは駆動回路１１０の第二の出力端子に接続され、ソースはグラウンド端子１００に接続される。コンデンサ１０７は、一方の端子は出力端子１０２とコイル１０６のもう一方の端子に接続され、もう一方の端子はグラウンド端子１０７に接続される。

オンタイマー回路１１１の接続について説明する。アンプ２０４は、非反転入力端子は抵抗２０２と抵抗２０１の接続点に接続され、反転入力端子はＮＭＯＳトランジスタ２０５のソースと抵抗２０３の接続点に接続され、出力端子はＮＭＯＳトランジスタ２０５のゲートに接続される。抵抗２０２のもう一方の端子は電源端子１０１に接続され、抵抗２０１のもう一方の端子はグラウンド端子１００に接続され、抵抗２０３のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ２０６は、ゲートとドレインはＮＭＯＳトランジスタ２０５のドレインに接続され、ソースは電源端子に接続される。ＰＭＯＳトランジスタ２０７は、ゲートはＰＭＯＳトランジスタ２０６のゲートに接続され、ドレインはスイッチ回路２０８に接続され、ソースは電源端子に接続される。コンデンサ２０９は、一方の端子はスイッチ回路２０８のもう一方の端子と抵抗２１０と抵抗２１１に接続され、もう一方の端子はグラウンド端子１００に接続される。抵抗２１０のもう一方の端子はグラウンド端子１００に接続され、抵抗２１１のもう一方の端子はコンデンサ２１２に接続される。コンデンサ２１２のもう一方の端子はグラウンド端子１００に接続される。インバータ２１３は、入力は入力端子１２１とスイッチ回路２０８のオンオフを制御する端子に接続され、出力はＮＭＯＳトランジスタ２１４のゲートに接続される。ＮＭＯＳトランジスタ２１４は、ドレインはコンデンサ２１５とＰＭＯＳトランジスタ２１７のドレインに接続され、ソースはグラウンド端子１００に接続される。コンデンサ２１５のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ２１７は、ゲートはＰＭＯＳトランジスタ２０７のゲートに接続され、ソースは電源端子に接続される。コンパレータ２１６は、非反転入力端子はＰＭＯＳトランジスタ２１７のドレインに接続され、反転入力端子はコンデンサ２１２に接続され、出力は出力端子１２４に接続される。

コンパレータ１１２の接続について説明する。定電流回路３１２は、一方の端子は電源端子に接続され、もう一方の端子はＰＭＯＳトランジスタ３０６のソースとＰＭＯＳトランジスタ３０７のソースに接続される。ＰＭＯＳトランジスタ３０６は、ゲートは第一の非反転入力端子３０１に接続され、ドレインは定電流回路３１４とＰＭＯＳトランジスタ３１０のゲート及びドレインの接続点に接続される。ＰＭＯＳトランジスタ３０７は、ゲートは第一の反転入力端子３０２に接続され、ドレインはインバータ３１６の入力に接続される。定電流回路３１３は、一方の端子は電源端子に接続され、もう一方の端子はＰＭＯＳトランジスタ３０８のソースとＰＭＯＳトランジスタ３０９のソースに接続される。ＰＭＯＳトランジスタ３０８は、ゲートは第二の非反転入力端子３０３に接続され、ドレインは定電流回路３１４とＰＭＯＳトランジスタ３１０のゲート及びドレインの接続点に接続される。ＰＭＯＳトランジスタ３０９は、ゲートは第二の反転入力端子３０４に接続され、ドレインはインバータ３１６の入力に接続される。ＰＭＯＳトランジスタ３１０のソースは電源端子に接続され、定電流回路３１４のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ３１１は、ゲートはＰＭＯＳトランジスタ３１０のゲートに接続され、ドレインはインバータ３１６の入力に接続され、ソースは電源端子に接続される。定電流回路３１５は、一方の端子はインバータ３１６の入力に接続され、もう一方の端子はグラウンド端子１００に接続される。インバータ３１７は、入力はインバータ３１６の出力に接続され、出力は出力端子３０５に接続される。

次に、本実施形態のＤＣ／ＤＣコンバータの動作について説明する。
電源端子１０１に電源電圧ＶＤＤが入力されると、ＤＣ／ＤＣコンバータは出力端子１０２から出力電圧Ｖｏｕｔを出力する。抵抗１０３と１０４は、出力電圧Ｖｏｕｔを分圧し、分圧電圧ＶＦＢを出力する。コンパレータ１１２は、図３に示すような４端子入力の構成をしており、第二の非反転入力端子に入力される基準電圧回路１０５の基準電圧Ｖｒｅｆと、第二の反転入力端子に入力される分圧電圧ＶＦＢと、第一の反転入力端子に入力される擬似リップル回路１１４の出力端子１２２から出力される電圧と、第一の非反転入力端子に入力される擬似リップル回路１１４の出力端子１２３から出力される電圧とを比較し、コンパレータ１１２の出力端子から信号ＶＳを出力する。オンタイマー回路１１１は、入力端子１２１に信号ＶＱが入力され、出力端子１２４からオンタイム信号ＶＲを出力する。ＲＳ−ＦＦ回路１１３は、Ｒ端子にオンタイム信号ＶＲが入力し、Ｓ端子に信号ＶＳが入力し、Ｑ端子から信号ＶＱを出力する。

図４は、本実施形態のＤＣ／ＤＣコンバータの動作を示すタイミングチャートである。分圧電圧ＶＦＢが基準電圧Ｖｒｅｆを下回ると信号ＶＳがＨｉｇｈレベルとなり、ＲＳ−ＦＦ回路１１３のＱ端子の信号ＶＱをＨｉｇｈレベルにさせる。そして、信号ＶＱが駆動回路１１０に入力され信号ＶＱに応じてＮＭＯＳトランジスタ１０８をオン、ＮＭＯＳトランジスタ１０９をオフさせ、分圧電圧ＶＦＢ（出力電圧Ｖｏｕｔ）を上昇させる。オンタイマー回路１１１の出力端子１２４から信号が出力されオンタイム信号ＶＲがＨｉｇｈレベルになると、ＲＳ−ＦＦ回路１１３によって信号ＶＱはＬｏレベルとなり、ＮＭＯＳトランジスタ１０８をオフ、ＮＭＯＳトランジスタ１０９をオンさせ、分圧電圧ＶＦＢ（出力電圧Ｖｏｕｔ）を低下させる。信号ＶＱがＨｉｇｈレベルの時間をＴｏｎ、信号ＶＱがＨｉｇｈレベルとなってから再びＨｉｇｈレベルになるまでの時間をＴＳとし、この時間を１周期としてこの周期に従って制御を行うことで出力トランジスタとして動作するＮＭＯＳトランジスタ１０８とＮＭＯＳトランジスタ１０９を制御し、出力端子１０２から出力電圧Ｖｏｕｔを発生させる。

コンパレータ１１２は、擬似リップル回路１１４の出力端子１２２から出力される電圧をコンパレータ１１２の第一の反転入力端子に入力することで、第二の反転入力端子に入力される分圧電圧ＶＦＢとコンパレータ１１２内で加算され、分圧電圧ＶＦＢがリップル成分を含む電圧となる。そして、擬似リップル回路１１４の出力端子１２３から出力される電圧をコンパレータ１１２の第一の非反転入力端子に入力することで、第二の非反転入力端子に入力される基準電圧Ｖｒｅｆとコンパレータ１１２内で加算され、この加算された二つの信号を比較することでコンパレータ１１２から信号ＶＳが出力される。

オンタイマー回路１１１のアンプ２０４は、電源電圧ＶＤＤを抵抗２０２と抵抗２０１で分圧した電圧Ｖ１が非反転入力端子に入力され、ＮＭＯＳトランジスタ２０５のソースと抵抗２０３の接続点が電圧Ｖ１になるようにＮＭＯＳトランジスタ２０５のゲートを制御する。電圧Ｖ１は電源電圧ＶＤＤに依存した電圧のため、抵抗２０３には電源電圧ＶＤＤに依存した電流が流れる。この電流は、ＰＭＯＳトランジスタ２０６と２０７が構成するカレントミラーと、ＰＭＯＳトランジスタ２０６と２１７が構成するカレントミラーを通じてリップル生成回路２３０とタイマー回路２５０に同じ大きさの電流Ｉ１として流れる。電流Ｉ１によってコンデンサ２０９が充電され、コンデンサ２０９の両端には電圧Ｖｃｒｅｆ０が発生する。電流Ｉ１は電源電圧ＶＤＤに比例する電流のため比例係数をＫとするとＩ１＝ＶＤＤ×Ｋと表される。抵抗２１０に流れる電流をＩ２、抵抗２１０の抵抗値をＲ２とするとＩ２＝Ｖｃｒｅｆ０／Ｒ２と表される。スイッチ回路２０８は信号ＶＱによってオンオフを制御され信号ＶＱがＨｉｇｈレベルの時は、スイッチ回路２０８はオンし、電流Ｉ１でコンデンサ２０９の充電と電流Ｉ２での放電がされる。また、信号ＶＱがＬｏレベルの時は、スイッチ回路２０８はオフしコンデンサ２０９の電荷が電流Ｉ２で放電される。充電の電荷量をＱ１、放電の電荷量をＱ２とするとＱ１＝Ｉ１×Ｔｏｎ、Ｑ２＝Ｉ２×ＴＳと表される。Ｑ１＝Ｑ２となるためＩ１×Ｔｏｎ＝Ｉ２×ＴＳとなり、Ｔｏｎ／ＴＳ＝Ｉ２／Ｉ１＝Ｖｏｕｔ／ＶＤＤとなる。よって、Ｖｏｕｔ＝ＶＤＤ×Ｉ２／Ｉ１となる。

Ｉ２＝Ｖｃｒｅｆ０／Ｒ２のため、Ｖｏｕｔ＝ＶＤＤ×Ｖｃｒｅｆ０／Ｒ２／Ｉ１となり、Ｖｃｒｅｆ０＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×Ｉ１となる。従って、電圧Ｖｃｒｅｆ０は、ＲＳ−ＦＦ回路１１３の出力電圧である信号ＶＱと同期し、リップル成分を含み、出力電圧Ｖｏｕｔに比例した電圧である。

平均化回路２４０の電圧Ｖｃｒｅｆは、抵抗２１１とコンデンサ２１２で電圧Ｖｃｒｅｆ０を平均化することによって、電圧Ｖｃｒｅｆ０からリップル成分を除去している。従って、電圧Ｖｃｒｅｆは、リップル成分を含まない電圧Ｖｃｒｅｆ０と等しい電圧、Ｖｃｒｅｆ＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×Ｉ１となる。

こうして、出力電圧Ｖｏｕｔを直接用いずに出力電圧Ｖｏｕｔに比例する平均化された電圧を生成できるため、出力電圧Ｖｏｕｔのノイズなどでオンタイマー回路が誤動作することを防止し、所望のオン時間で安定した制御をすることができる。

ＮＭＯＳトランジスタ２１４のゲートはインバータ２１３を介して信号ＶＱが入力されるため、信号ＶＱと逆のタイミングでオンオフ制御される。コンパレータ２１６の非反転入力端子の電圧を電圧Ｖｃａｐとすると、ＮＭＯＳトランジスタ２１４がオフのとき電流Ｉ１によってコンデンサ２１５が充電され電圧Ｖｃａｐの電圧値は上昇する。電圧Ｖｃａｐが電圧Ｖｃｒｅｆより低い時はコンパレータ２１６の出力端子１２４のオンタイム信号ＶＲはＬｏレベルが出力され、電圧Ｖｃａｐが電圧Ｖｃｒｅｆより高い時はコンパレータ２１６の出力端子１２４のオンタイム信号ＶＲはＨｉｇｈレベルが出力される。そして、ＲＳ−ＦＦ回路１１３により信号ＶＱがＬｏレベルとなりＮＭＯＳトランジスタ２１４をオンさせてコンデンサ２１５の電荷を放電させ、電圧Ｖｃａｐの電圧を低下させる。

コンデンサ２１５のコンデンサ値をＣ２とすると、オン時間ＴｏｎはＴｏｎ＝Ｃ２／Ｉ１×Ｖｃｒｅｆ＝Ｃ２×Ｒ２×Ｖｏｕｔ／ＶＤＤとなり、オン時間ＴｏｎはＶｏｕｔ／ＶＤＤで表されるｄｕｔｙ制御を行うことが可能である。こうして、オン時間Ｔｏｎの式で表されるように、ＰＭＯＳトランジスタ２０７とＰＭＯＳトランジスタ２１７に同様に電源電圧ＶＤＤに比例した電流を流すことでオン時間Ｔｏｎをｄｕｔｙ制御できるようになるため、両方に電源電圧ＶＤＤに比例した電流を流す必要がある。このようにして、オンタイマー回路１１１はｄｕｔｙ制御を行いながらオン時間を制御することが可能となって一定の周波数で動作することができ、出力電圧Ｖｏｕｔを直接用いないため出力電圧Ｖｏｕｔのノイズなどによってオン時間がずれ誤動作することを防止することができる。

なお、オンタイマー回路１１１の入力端子１２１に入力される信号ＶＱは、ＲＳ−ＦＦ回路１１３のＱ端子の信号を用いたが、ＮＭＯＳトランジスタ１０８のゲートに入力される信号に同期した信号であれば他のノードの信号を用いても良い。

また、コンパレータ１１２は、４端子入力のコンパレータを用いたが、擬似リップル回路１１４の出力端子１２２から出力される電圧と分圧電圧ＶＦＢを加算し、擬似リップル回路１１４の出力端子１２３から出力される電圧と基準電圧Ｖｒｅｆを加算する構成であればこの構成に限るものではない。例えば、擬似リップル回路１１４の出力端子１２２から出力される電圧と分圧電圧ＶＦＢを加算する加算器と、擬似リップル回路１１４の出力端子１２３から出力される電圧と基準電圧Ｖｒｅｆを加算する加算器を設け、それらの信号を比較する２端子入力のコンパレータとで構成しても良い。

また、電流Ｉ２を流す構成として抵抗を用いたがこの構成に限らず電流Ｉ２を流せる素子であれば他のインピーダンス素子や電流源回路を用いても良い。また、ＲＳ−ＦＦ回路を用いたがこの構成に限らず他のフリップフロップ回路を用いても良い。さらに、ＰＭＯＳトランジスタ２０７と２１７に同じ電流Ｉ１を流すとして説明したが、電源電圧ＶＤＤに比例した電流を流せばよく、全く同じ電流を流すことに限るものではない。

また、上述のオンタイマー回路１１１の実施の形態及び構成においては、ＰＭＯＳトランジスタ２０６、２０７、２１７のソース端子は、コンパレータ１１２などの電源端子と接続してもよく、電源端子１０１と接続してもよい。つまり、これらの実施の形態で接続される電源端子の接続で限定されるものではない。

以上説明したように、本実施形態のＤＣ／ＤＣコンバータは、出力電圧Ｖｏｕｔを直接用いずにタイマー回路を動作できるため、出力電圧Ｖｏｕｔのノイズの影響などでオン時間のずれや誤動作することを防止でき、安定した制御をすることができる。また、オンタイム信号はduty制御が可能なため、入出力条件が変わっても、一定の動作周波数でＤＣ／ＤＣコンバータが動作することができる。

図５は、本実施形態のＤＣ／ＤＣコンバータのオンタイマー回路１１１の他の例を示す回路図である。図２のオンタイマー回路との違いは、ＰＭＯＳトランジスタ２０７、２１７を定電流回路４０１、４０２に変更し、ＰＭＯＳトランジスタ２０６、ＮＭＯＳトランジスタ２０５、アンプ２０４、抵抗２０２、２０１、２０３を削除した点である。その他の回路は図２のオンタイマー回路と同様である。

図５のオンタイマー回路の動作について説明する。定電流回路４０１に流れる電流を電流Ｉ３、定電流回路４０２に流れる電流を電流Ｉ４、抵抗２１０に流れる電流をＩ２とする。

抵抗２１０の抵抗値をＲ２とするとＩ２＝Ｖｃｒｅｆ０／Ｒ２と表される。スイッチ回路２０８は信号ＶＱによってオンオフを制御され、信号ＶＱがＨｉｇｈレベルのときスイッチ回路２０８はオンし、電流Ｉ３でコンデンサ２０９の充電と電流Ｉ２での放電がされる。また、信号ＶＱがＬｏレベルのときスイッチ回路２０８はオフし、コンデンサ２０９の電荷が電流Ｉ２で放電される。充電の電荷量をＱ１、放電の電荷量をＱ２とするとＱ１＝Ｉ３×Ｔｏｎ、Ｑ２＝Ｉ２×ＴＳと表される。Ｑ１＝Ｑ２となるためＩ３×Ｔｏｎ＝Ｉ２×ＴＳとなり、Ｔｏｎ／ＴＳ＝Ｉ２／Ｉ３＝Ｖｏｕｔ／ＶＤＤとなる。よって、Ｖｏｕｔ＝ＶＤＤ×Ｉ２／Ｉ３となる。

Ｉ２＝Ｖｃｒｅｆ０／Ｒ２のためＶｏｕｔ＝ＶＤＤ×Ｖｃｒｅｆ０／Ｒ２／Ｉ３となりＶｃｒｅｆ０＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×Ｉ３となる。こうして、電圧Ｖｃｒｅｆ０は、ＲＳ−ＦＦ回路１１３の出力電圧である信号ＶＱと同期し、リップル成分を含み、出力電圧Ｖｏｕｔに比例した電圧である。

平均化回路２４０の電圧Ｖｃｒｅｆは、抵抗２１１とコンデンサ２１２で電圧Ｖｃｒｅｆ０を平均化することによって、電圧Ｖｃｒｅｆ０からリップル成分を除去している。従って、電圧Ｖｃｒｅｆは、リップル成分を含まない電圧Ｖｃｒｅｆ０と等しい電圧、Ｖｃｒｅｆ＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×Ｉ３となる。

ＮＭＯＳトランジスタ２１４のゲートはインバータ２１３を介して信号ＶＱが入力されるため、信号ＶＱと逆のタイミングでオンオフ制御される。コンパレータ２１６の非反転入力端子の電圧を電圧Ｖｃａｐとすると、ＮＭＯＳトランジスタ２１４がオフのとき電流Ｉ４によってコンデンサ２１５が充電され電圧Ｖｃａｐの電圧値は上昇する。電圧Ｖｃａｐが電圧Ｖｃｒｅｆより低い時はコンパレータ２１６の出力端子１２４のオンタイム信号ＶＲはＬｏレベルが出力され、電圧Ｖｃａｐが電圧Ｖｃｒｅｆより高い時はコンパレータ２１６の出力端子１２４のオンタイム信号ＶＲはＨｉｇｈレベルが出力される。そして、ＲＳ−ＦＦ回路１１３により信号ＶＱがＬｏレベルとなりＮＭＯＳトランジスタ２１４をオンさせてコンデンサ２１５の電荷を放電させ、電圧Ｖｃａｐの電圧を低下させる。

コンデンサ２１５のコンデンサ値をＣ２とすると、オン時間ＴｏｎはＴｏｎ＝Ｃ２／Ｉ４×Ｖｃｒｅｆ＝Ｃ２×Ｉ３／Ｉ４×Ｒ２×Ｖｏｕｔ／ＶＤＤとなり、Ｉ３＝Ｉ４の場合オン時間ＴｏｎはＴｏｎ＝Ｃ２×Ｒ２×Ｖｏｕｔ／ＶＤＤとなり、オン時間ＴｏｎはＶｏｕｔ／ＶＤＤで表されるｄｕｔｙ制御を行うことが可能である。こうして、オン時間Ｔｏｎの式で表されるように、ＰＭＯＳトランジスタ２０７とＰＭＯＳトランジスタ２１７に定電流を流すことでオン時間Ｔｏｎをｄｕｔｙ制御できるようになり、ｄｕｔｙ制御を行いながらオン時間を制御することが可能となって一定の周波数で動作することができ、出力電圧Ｖｏｕｔを直接用いないため出力電圧Ｖｏｕｔのノイズなどによってオン時間がずれ誤動作することを防止することができる。

また、電流Ｉ２を流す構成として抵抗を用いたがこの構成に限らず電流Ｉ２を流せる素子であれば他のインピーダンス素子や電流源回路を用いても良い。また、ＲＳ−ＦＦ回路を用いたがこの構成に限らず他のフリップフロップ回路を用いても良い。さらに、定電流回路４０１と４０２に同じ電流を流すとして説明したが、定電流回路４０１に比例する電流を定電流回路４０２に流したり異なる電流でも良く、この構成に限るものではない。

また、上述のオンタイマー回路１１１の実施の形態及び構成においては、定電流回路４０１、４０２の接続は、コンパレータ１１２などの電源端子と接続してもよく、電源端子１０１と接続してもよい。つまり、これらの実施の形態で接続される電源端子の接続で限定されるものではない。

以上説明したように、図５のオンタイマー回路を備えた本実施形態のＤＣ／ＤＣコンバータは、出力電圧Ｖｏｕｔを直接用いずにタイマー回路を動作できるため、出力電圧Ｖｏｕｔのノイズの影響などでオン時間がずれたり誤動作することを防止でき、安定した制御をすることができる。また、オンタイム信号はduty制御が可能なため、入出力条件が変わっても、一定の動作周波数でＤＣ／ＤＣコンバータが動作することができる。

図６は、本実施形態のオンタイマー回路を使用した他のＤＣ／ＤＣコンバータの例を示す回路図である。図１の実施形態のＤＣ／ＤＣコンバータとの違いは、オンタイマー回路１１１の出力端子１２５から電圧Ｖｃｒｅｆを出力し、コンパレータ１１２の第二の反転入力端子に入力し、出力電圧Ｖｏｕｔを分圧する抵抗１０３、１０４を削除した点である。

図６のＤＣ／ＤＣコンバータの動作について説明する。
電源端子１０１に電源電圧ＶＤＤが入力されると、ＤＣ／ＤＣコンバータは出力端子１０２から出力電圧Ｖｏｕｔを出力する。コンパレータ１１２は、図３に示すような４端子入力の構成をしており、第二の非反転入力端子に入力される基準電圧回路１０５の基準電圧Ｖｒｅｆと、第二の反転入力端子に入力されるオンタイマー回路１１１から出力される電圧Ｖｃｒｅｆと、第一の反転入力端子に入力される擬似リップル回路１１４の出力端子１２２から出力される電圧と、第一の非反転入力端子に入力される擬似リップル回路１１４の出力端子１２３から出力される電圧とを比較し、コンパレータ１１２の出力端子から信号ＶＳを出力する。オンタイマー回路１１１は、入力端子１２１に信号ＶＱが入力し、出力端子１２４からオンタイム信号ＶＲを出力し、出力端子１２５から電圧Ｖｃｒｅｆを出力する。ＲＳ−ＦＦ回路１１３は、Ｒ端子にオンタイム信号ＶＲが入力し、Ｓ端子に信号ＶＳが入力し、Ｑ端子から信号ＶＱを出力する。

本実施形態のオンタイマー回路１１１は、平均化回路２４０は出力電圧Ｖｏｕｔを直接用いずに出力電圧Ｖｏｕｔに比例する平均化された電圧Ｖｃｒｅｆを生成する。平均化回路２４０の出力電圧Ｖｃｒｅｆ＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×Ｉ１であり、Ｉ１＝ＶＤＤ×Ｋのため、Ｖｃｒｅｆ＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×ＶＤＤ×Ｋとなり、Ｖｃｒｅｆ＝Ｖｏｕｔ×Ｒ２×Ｋとなる。従って、Ｖｃｒｅｆと出力電圧Ｖｏｕｔは比例関係となり、Ｖｏｕｔ＝Ｖｃｒｅｆ×Ｒ２×Ｋとなるので、Ｖｃｒｅｆを制御することで所望の出力電圧Ｖｏｕｔが得られる。

平均化回路２４０の出力電圧Ｖｃｒｅｆが基準電圧Ｖｒｅｆを下回ると信号ＶＳがＨｉｇｈレベルとなり、ＲＳ−ＦＦ回路１１３のＱ端子の信号ＶＱをＨｉｇｈレベルにさせる。そして、信号ＶＱが駆動回路１１０に入力され信号ＶＱに応じてＮＭＯＳトランジスタ１０８をオン、ＮＭＯＳトランジスタ１０９をオフさせ、出力電圧Ｖｏｕｔを上昇させる。オンタイマー回路１１１の出力端子１２４から信号が出力されオンタイム信号ＶＲがＨｉｇｈレベルになると、ＲＳ−ＦＦ回路１１３によって信号ＶＱはＬｏレベルとなり、ＮＭＯＳトランジスタ１０８をオフ、ＮＭＯＳトランジスタ１０９をオンさせ、出力電圧Ｖｏｕｔを低下させる。信号ＶＱがＨｉｇｈレベルの時間をＴｏｎ、信号ＶＱがＨｉｇｈレベルとなってから再びＨｉｇｈレベルになるまでの時間をＴＳとし、この時間を１周期としてこの周期に従って制御を行うことで出力トランジスタとして動作するＮＭＯＳトランジスタ１０８とＮＭＯＳトランジスタ１０９を制御し、出力端子１０２から出力電圧Ｖｏｕｔを発生させる。

なお、本実施形態及び構成のオンタイマー回路は、本実施形態及び構成のＤＣ／ＤＣコンバータに使用されると限定されるものではない。本実施形態及び構成のＤＣ／ＤＣコンバータの制御は、出力電圧Ｖｏｕｔを一定にするため、電源電圧ＶＤＤとｄｕｔｙとの関係がＶｏｕｔ＝ＶＤＤ×ｄｕｔｙとなっており、このような制御がなされるＤＣ／ＤＣコンバータであれば、本実施形態及び構成のオンタイマー回路により出力電圧Ｖｏｕｔの制御ができる。たとえば、フォワード方式のＤＣ／ＤＣコンバータである。

フォワード方式のＤＣ／ＤＣコンバータの制御は、出力電圧Ｖｏｕｔ、電源電圧ＶＤＤ、負荷となるコイルの１次側巻き線をＮｐ、負荷となるコイルの２次側巻き線をＮｓとすると、Ｖｏｕｔ＝ＶＤＤ×ｄｕｔｙ×Ｎｓ／Ｎｐで制御がなされ、Ｎｓ／Ｎｐは固定定数であるので、本実施形態及び構成のＤＣ／ＤＣコンバータと同じｄｕｔｙによって出力電圧Ｖｏｕｔが制御される。特に、Ｎｓ＝Ｎｐの場合には本実施形態及び構成のＤＣ／ＤＣコンバータと同じになる。

一般的なフォワード方式のＤＣ／ＤＣコンバータの構成は、グラウンド端子にスイッチ素子が接続され、前記スイッチ素子がオンオフ動作をすることで、前記スイッチ素子により負荷となるコイルに流れる電流が制御されることにより、出力電圧Ｖｏｕｔが制御される。前記スイッチ素子をオンオフする制御端子には駆動回路が接続される。本実施形態及び構成のＲＳ−ＦＦ回路の出力信号ＶＱを、前記駆動回路に入力することで、出力電圧Ｖｏｕｔを発生させることができる。

以上説明したように、本実施形態及び構成のオンタイマー回路は、本実施形態及び構成のＤＣ／ＤＣコンバータに使用されると限定されるものではなく、他の構成のＤＣ／ＤＣコンバータに使用することができる。

また、本発明のＤＣ／ＤＣコンバータは、擬似リップル回路１１４を備える構成として説明したが、コンパレータ１１２の第一の反転入力端子にリップル生成回路２３０の電圧Ｖｃｒｅｆ０を入力し、第一の非反転入力端子に平均化回路２４０の電圧Ｖｃｒｅｆを入力する構成としても良い。ＤＣ／ＤＣコンバータをこのように構成すると、擬似リップル回路１１４を設けなくても、同様な効果を得ることが出来る。

１００グラウンド端子
１０１電源端子
１０２出力端子
１０５基準電圧回路
１０６コイル
１１０駆動回路
１１１オンタイマー回路
１１２、２１６コンパレータ
１１３ＲＳ−ＦＦ回路
１１４擬似リップル回路
２０４アンプ
２０８スイッチ回路
３１２、３１３、３１４、３１５４０１、４０２定電流回路
２３０リップル生成回路
２４０平均化回路
２５０タイマー回路

Claims

出力トランジスタの出力する出力電圧に応じた擬似リップル成分と、前記出力電圧に応じた電圧と基準電圧の差を出力する第一のコンパレータと、
前記出力トランジスタのゲートに入力される信号と同期した制御信号が入力され、オンタイム信号を出力するオンタイマー回路と、
前記オンタイマー回路のオンタイム信号と前記第一のコンパレータの出力信号が入力されるフリップフロップ回路と、
前記フリップフロップ回路の出力信号が入力され、前記出力トランジスタを制御する駆動回路と、
を備えたＤＣ／ＤＣコンバータであって、
前記オンタイマー回路は、
前記制御信号によってリップル成分を生成し出力するリップル生成回路と、
前記リップル成分を平均化した信号を出力する平均化回路と、
前記平均化回路の信号と前記制御信号によって前記オンタイム信号を生成し出力するタイマー回路と、を備え
前記リップル生成回路は、
第一の電流源と、
一端が前記第一の電流源に接続され、前記制御信号によって制御されるスイッチ回路と、
前記スイッチ回路の他端に接続される第一のコンデンサと、
前記スイッチ回路の他端に接続されるインピーダンス素子と、を備えた
ことを特徴とするＤＣ／ＤＣコンバータ。
前記タイマー回路は、
前記制御信号が入力されるインバータと、
ゲートに前記インバータの出力端子が接続されるトランジスタと、
前記トランジスタのドレインに接続される第二のコンデンサと、
前記トランジスタのドレインに接続される第二の電流源と、
非反転入力端子が前記トランジスタのドレインに接続され、反転入力端子が前記平均化回路の出力端子に接続される第二のコンパレータと、
を備えたことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
前記第一の電流源及び前記第二の電流源は、電源電圧に比例することを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
前記第二の電流源は、前記第一の電流源の電流値に比例することを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
前記第一のコンパレータに入力される前記出力電圧に応じた電圧は、前記平均化回路の出力電圧である
ことを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。