JP6964585B2 - スイッチングレギュレータ - Google Patents

Description

本発明は、入力直流電圧を出力直流電圧に変換するヒステリシス方式のスイッチングレギュレータに関する。

バッテリなどの入力直流電圧を、安定化制御された出力直流電圧に変換する電源装置として、スイッチングレギュレータが多用されている。近年、スイッチングレギュレータの制御方式として、過渡応答特性に優れたヒステリシス制御と呼ばれる技術が知られている（例えば、特許文献１参照）。ヒステリシス制御は、ヒステリシス比較回路によって設定されるヒステリシス幅の中に出力直流電圧を保持する自励制御方式であり、一般的な誤差増幅器を用いた帰還系を持たない。また、過渡応答時間はヒステリシス比較回路とスイッチ素子の駆動回路の遅延時間に律束されるだけである。

特許文献１では、このヒステリシス幅を出力直流電圧が比較される基準電圧側に設けることによって、出力直流電圧のヒステリシス幅即ち出力リップル電圧を低減している。

特開２００７−８９２７８号公報

このようなヒステリシス制御のスイッチングレギュレータは、負荷の急変に対して高速に応答して出力直流電圧を安定化できることから、主に携帯型端末機器、ＰＣ（パーソナルコンピュータ）やサーバーのＣＰＵ用電源に用いられていた。現在、さらに車載用マイコン電源への展開が期待されている。

車載用マイコンは、自動車の安全機能の発達に伴う高性能化のため、その消費電流は年々増加傾向にある。車載用マイコンが待機状態からフル稼働状態へ遷移するときに発生する急激な電流変動時においても、出力直流電圧の変動を抑制する高速な過渡応答性能が必要である。

一方、車載用マイコン電源は、例えば１２Ｖの車載バッテリを入力源としているが、そのバッテリ電圧は、エンジン始動時の大電流供給による電圧低下に対応するため、６Ｖ程度の低電圧から１６Ｖ程度といった広い入力電圧範囲が要求される。

さらに車載用マイコン電源には、ラジオ周波数との干渉を避ける為にスイッチング周波数の変動を抑制、もしくは制御できることが要求される。特許文献１では、入力直流電圧によるスイッチング周波数の変動を抑制するには、ヒステリシス幅を調整する必要があった。さらに出力直流電圧の変動も含めた周波数変動抑制は、制御が複雑で困難であるという課題があった。

本発明は、優れた高速応答性を有するヒステリシス制御であって、広い入出力電圧範囲に対してスイッチング周波数の変動が抑制できるスイッチングレギュレータを提供することを目的とする。

本発明の一態様に係るスイッチングレギュレータは、入力直流電圧が入力される入力端子と、出力直流電圧が出力される出力端子との間に接続され、駆動信号に応じてオン及びオフするスイッチ素子と、前記入力直流電圧と前記出力直流電圧とが入力され、前記入力直流電圧及び前記出力直流電圧に応じた出力電流を生成するヒステリシス生成回路と、前記出力電流に比例する傾きを有する基準電圧を生成する基準電圧生成回路と、前記基準電圧と前記出力直流電圧とを比較して前記駆動信号を生成する駆動信号生成回路とを備える。

この構成によれば、入力直流電圧及び出力直流電圧に変動に伴うスイッチング周期や基準電圧の振幅の変動を抑制できる。これにより、スイッチングレギュレータは、広い入出力電圧範囲変化に動的に対応できる。例えば、モーター駆動などにおいて、バッテリの負荷が増加することで一時的に発生する電圧低下、又は、エンジン動作中に何らかの原因でバッテリが外れた際に過渡的に発生する過電圧に対しても安定動作が可能となる。

例えば、前記駆動信号生成回路は、前記基準電圧と前記出力直流電圧とを比較する比較器と、前記比較器の出力信号が反転してから、前記出力直流電圧に比例し、かつ前記入力直流電圧に反比例する時間長を計時するタイマー回路と、前記比較器の出力信号が反転してから前記時間長が経過するまでの期間、前記スイッチ素子をオンする前記駆動信号を生成するスイッチ制御回路とを備えてもよい。

この構成によれば、入力直流電圧及び出力直流電圧の変動に対して、スイッチ素子のオン時間が適切に調整されるので、スイッチング周期の変動を抑制できる。

例えば、前記ヒステリシス生成回路は、前記スイッチ素子のオフ期間において、前記入力直流電圧Ｖｉと、前記入力直流電圧Ｖｉと前記出力直流電圧Ｖｏとの差（Ｖｉ−Ｖｏ）の、比の値（Ｖｉ／（Ｖｉ−Ｖｏ））に比例する前記出力電流を生成する電流乗算器を有してもよい。

例えば、前記ヒステリシス生成回路は、さらに、前記電流乗算器の出力電流で充電されるコンデンサと、前記駆動信号に応じて、前記コンデンサの電圧を放電するスイッチとを備えてもよい。

例えば、前記基準電圧生成回路は、基準電圧源と、前記基準電圧源に接続されている第１抵抗と、前記ヒステリシス生成回路の前記コンデンサの電圧を電流に変換し、当該電流を前記第１抵抗に供給する電圧電流変換器とを備えてもよい。

例えば、前記ヒステリシス生成回路の前記電流乗算器は、さらに、前記スイッチ素子のオン期間において、前記入力直流電圧Ｖｉと前記出力直流電圧Ｖｏとの比の値（Ｖｉ／Ｖｏ）に比例する前記出力電流を生成してもよい。

この構成によれば、スイッチ素子のオン期間及びオフ期間の両方において、基準電圧を変化させる場合においても、基準電圧の振幅の変動を抑制できる。

例えば、前記スイッチ制御回路は、前記比較器の出力信号が反転してから、（１）前記タイマー回路での時間長が経過する、または（２）前記比較器の出力信号が再度反転する、のうち遅い方までの期間、前記スイッチ素子をオンする前記駆動信号を生成し、前記ヒステリシス生成回路は、前記出力信号が反転してから前記時間長が経過するまでの第１オン期間における前記乗算器の出力電流は、前記時間長が経過してから前記比較器の出力信号が再反転するまでの第２オン期間における前記乗算器の出力電流より大きくてもよい。

この構成によれば、スイッチ素子のオン期間が長い場合における基準電圧の振幅の増加を抑制できる。

例えば、前記スイッチングレギュレータは、さらに、前記基準電圧源の電圧と前記出力直流電圧との差電圧を電流へ増幅変換する増幅器を備え、前記増幅器の出力電流は前記基準電圧生成回路の前記第１抵抗に供給されてもよい。

この構成によれば、スイッチのリセット前後で発生するオフセット電圧を相殺できるので出力電圧の変動を抑制できる。

例えば、前記スイッチングレギュレータは、前記基準電圧源の電圧と前記出力直流電圧との差電圧を電流へ増幅変換し、互いに極性が異なる電流を出力する第１電流出力端子及び第２電流出力端子を有する電圧電流変換器と、前記スイッチングレギュレータの前記出力端子と前記駆動信号生成回路の前記比較器の第２入力端子との間に接続された第２抵抗を備え、前記電圧電流変換器の前記第１電流出力端子から前記第１抵抗に電流を供給し、前記電圧電流変換器の前記第２電流出力端子から前記第２抵抗に電流を供給するように構成されてもよい。

この構成によれば、スイッチのリセット前後で発生するオフセット電圧を下げずに基準電圧の振幅を下げられるため、電源電圧低下の入力ダイナミックレンジ不足を解消できる。

前記基準電圧生成回路は、前記スイッチングレギュレータの前記出力端子と前記駆動信号生成回路の前記比較器の第２入力端子との間に接続された第２抵抗を備え、前記電圧電流変換器は互いに極性が異なる電流を出力する第１電流出力端子及び第２電流出力端子を有し、前記電圧電流変換器の前記第１電流出力端子から前記第１抵抗に電流を供給し、前記電圧電流変換器の前記第２電流出力端子から前記第２抵抗に電流を供給するように構成されてもよい。

この構成によれば、基準電圧の電圧振幅を下げることで、比較器の入力ダイナミックレンジが狭くなった場合でも安定動作を実現できる。特に低電圧動作させる場合に有用である。

例えば、前記スイッチングレギュレータの一部または全ては集積回路化されていてもよい。

例えば、前記スイッチングレギュレータは車載用であってもよい。

なお、これらの包括的または具体的な態様は、システム、方法、又は集積回路で実現されてもよく、システム、方法、及び集積回路の任意な組み合わせで実現されてもよい。

本発明によれば、広い入出力電圧の変動に高速に対応するスイッチングレギュレータを提供できる。

図１は、実施の形態１に係るスイッチングレギュレータの構成図である。 図２は、実施の形態１に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図３は、実施の形態１に係るタイマー回路の構成図である。 図４は、実施の形態１に係るタイマー回路の動作を示すタイミングチャートである。 図５は、実施の形態１に係るモーター制御システムの構成図である。 図６は、実施の形態２に係るスイッチングレギュレータの構成図である。 図７は、実施の形態２に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図８は、実施の形態２に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図９は、実施の形態２に係るスイッチングレギュレータの動作を説明するための図である。 図１０は、実施の形態２に係る電流乗算器の構成図である。 図１１は、実施の形態２に係る電流乗算器の制御信号を示すタイミングチャートである。 図１２は、実施の形態２に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図１３は、実施の形態２に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図１４は、実施の形態３に係るスイッチングレギュレータの構成図である。 図１５は、実施の形態３に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図１６は、実施の形態３に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図１７は、実施の形態３の変形例に係るスイッチングレギュレータの構成図である。 図１８は、実施の形態３の変形例に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図１９は、実施の形態４に係るスイッチングレギュレータの構成図である。 図２０は、実施の形態４に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図２１は、実施の形態１に係るスイッチングレギュレータの集積回路の一例を示す図である。

以下、実施の形態について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

（実施の形態１）
図１は、本実施の形態に係るスイッチングレギュレータ１００の構成図であり、直流電圧源１０１から入力端子に入力される入力直流電圧Ｖｉを降圧することで出力直流電圧Ｖｏに変換して、出力端子から負荷１０２に供給する。尚、入力端子及び出力端子に番号は付与せず、それぞれの電圧Ｖｉ、Ｖｏを付与した。

本実施の形態に係るスイッチングレギュレータ１００は、スイッチ素子１０３と、ダイオード１０４と、インダクタ１０５と、出力コンデンサ１０６と、制御回路１０７とを備える。

スイッチ素子１０３は一端が入力端子Ｖｉに接続され、他端にダイオード１０４のカソードとインダクタ１０５の一端が接続される。インダクタ１０５は、スイッチ素子１０３と負荷１０２との間に接続される。ダイオード１０４のアノードは接地され、インダクタ１０５の他端は出力端子Ｖｏに接続される。出力コンデンサ１０６は、負荷１０２と並列に、出力端子Ｖｏに接続される。

制御回路１０７からの駆動信号Ｄｒによってオンオフを繰り返すスイッチ素子１０３によって、入力直流電圧Ｖｉが、高周波数に断続され、インダクタ１０５及び出力コンデンサ１０６で平滑されることで、出力直流電圧Ｖｏが負荷１０２に供給される。ダイオード１０４は、スイッチ素子１０３がオフ状態の時、インダクタ１０５の還流電流を出力へ流す経路を構成するので還流ダイオードとも呼ばれる。

このような構成のスイッチングレギュレータ１００は降圧型であり、出力直流電圧Ｖｏは入力直流電圧Ｖｉより低くなる。スイッチ素子１０３のスイッチング周期をＴＳＷ、オン時間をＴｏｎ、デューティ比 Ｄ＝Ｔｏｎ／ＴＳＷ とすると、降圧スイッチングレギュレータの入力直流電圧Ｖｉと出力直流電圧Ｖｏとの関係は下記の（式１）で表わされる。

Ｖｏ＝Ｄ・Ｖｉ ・・・（式１）

（式１）は、制御回路１０７がスイッチ素子１０３のデューティ比Ｄを調整することにより、出力直流電圧Ｖｏを安定化制御できることを示す。

以下に制御回路１０７の構成を説明する。制御回路１０７は、駆動信号生成回路１１１と、ヒステリシス生成回路１１２と、基準電圧生成回路１１３とを備える。

駆動信号生成回路１１１は比較器１３１とタイマー回路１３２とスイッチ制御回路１３３とを備え、入力直流電圧Ｖｉと出力直流電圧Ｖｏと、基準電圧生成回路１１３からの基準電圧Ｖｒが入力され、駆動信号Ｄｒを生成する。比較器１３１は、基準電圧Ｖｒと出力直流電圧Ｖｏとを比較し、比較結果を示す出力信号Ｖｃｏを出力する。タイマー回路１３２は、出力信号Ｖｃｏが反転してから入力直流電圧Ｖｉ及び出力直流電圧Ｖｏに応じた時間長を計時して信号Ｖｔｉｍを出力する。スイッチ制御回路１３３は、出力信号Ｖｃｏが反転してから、信号Ｖｔｉｍが立ち上がるまでの期間、スイッチ素子１０３をオンする駆動信号Ｄｒを生成する。

ヒステリシス生成回路１１２は、電流乗算器１４１と、コンデンサ１４２と、スイッチ１４３とを備える。電流乗算器１４１は、入力直流電圧Ｖｉ及び出力直流電圧Ｖｏに応じた出力電流Ｉｏｕｔを生成する。コンデンサ１４２は、電流乗算器１４１の出力端子に並列に接続されており、電流乗算器１４１の出力電流Ｉｏｕｔで充電される。コンデンサ１４２の充電電圧を電圧Ｖｃｒとする。スイッチ１４３は、コンデンサ１４２と並列に接続され、駆動信号Ｄｒに応じてオン及びオフする。駆動信号Ｄｒがスイッチ素子１０３をオンする期間、スイッチ１４３がオンすることにより、コンデンサ１４２の電圧ＶｃｒがＧＮＤレベルにリセットされる。

基準電圧生成回路１１３は、基準電圧源１５１と、抵抗１５２と、電圧電流変換器１５３とを備え、電流乗算器１４１の出力電流Ｉｏｕｔに比例する傾きを有する基準電圧Ｖｒ（擬似リップル電圧）を生成する。基準電圧源１５１は、安定な直流電圧Ｖｒ０を出力する。抵抗１５２は、基準電圧源１５１と駆動信号生成回路１１１の比較器１３１の入力端子との間に接続されている。電圧電流変換器１５３は、ヒステリシス生成回路１１２からの電圧Ｖｃｒに比例した電流を出力し、抵抗１５２を介して基準電圧源１５１に供給する。即ち、電圧電流変換器１５３からの電流による抵抗１５２での電圧降下を基準電圧源１５１の電圧Ｖｒ０に重畳した電圧が、基準電圧Ｖｒとして駆動信号生成回路１１１の比較器１３１の入力端子に入力される。

以上のように構成されたスイッチングレギュレータ１００の制御動作を以下に説明する。図２は、スイッチングレギュレータ１００の動作を示すタイミングチャートであり、駆動信号Ｄｒ、信号Ｖｃｏ、信号Ｖｔｉｍ、基準電圧Ｖｒと出力直流電圧Ｖｏを示す。

まず、時刻ｔ０において、出力直流電圧Ｖｏが基準電圧Ｖｒ以下になると、比較器１３１の出力信号Ｖｃｏが立ち上がる。これにより、スイッチ制御回路１３３は、駆動信号Ｄｒを立ち上げ、スイッチ素子１０３をオン状態にする。

駆動信号Ｄｒが立ち上がることによってヒステリシス生成回路１１２のスイッチ１４３はオンし、コンデンサ１４２はＧＮＤレベルにリセットされる。このため基準電圧生成回路１１３では電圧電流変換器１５３からの電流が無くなり、抵抗１５２の電圧降下もゼロとなるので、基準電圧Ｖｒは速やかに電圧Ｖｒ０まで低下する。その結果、駆動信号生成回路１１１の比較器１３１の出力信号Ｖｃｏは再度反転し、図２に示すようなワンショットパルスとなる。

一方、出力信号Ｖｃｏの立ち上がりに伴い、タイマー回路１３２は、当該時刻ｔ０からオン時間Ｔｏｎを計時する。

前述のように、Ｔｏｎはスイッチ素子１０３のオン時間（駆動信号Ｄｒのハイ期間）であり、スイッチング周期ＴＳＷに占めるオン時間Ｔｏｎの割合であるデューティ比 Ｄ＝Ｔｏｎ／ＴＳＷ と入力直流電圧Ｖｉ及び出力直流電圧Ｖｏには（式１）の関係がある。従って、タイマー回路１３２が、下記の（式２）を満たすように、オン時間Ｔｏｎを制御することにより、入力直流電圧Ｖｉ及び出力直流電圧Ｖｏが変動してもスイッチング周期ＴＳＷを一定化できる。

Ｔｏｎ＝ＴＳＷ・Ｖｏ／Ｖｉ ・・・（式２）

つまり、タイマー回路１３２は、出力信号Ｖｃｏが反転してから、出力直流電圧Ｖｏに比例し、かつ入力直流電圧Ｖｉに反比例するオン時間Ｔｏｎを計時する。

図３は、タイマー回路１３２の構成例を示す図である。図３に示すタイマー回路１３２は、電圧電流変換器１６１と、スイッチ１６２と、コンデンサ１６３と、比較器１６４と、エッジ検出回路１６５とを備える。

電圧電流変換器１６１は、入力直流電圧Ｖｉに比例する電流を出力する。コンデンサ１６３は、電圧電流変換器１６１の出力端子に接続されており、電圧電流変換器１６１からの電流で充電されて電圧Ｖ１を生成する。スイッチ１６２は、コンデンサ１６３と並列に接続されており、信号Ｖｃｏに応じでオン及びオフが制御される。

比較器１６４は、電圧Ｖ１と出力直流電圧Ｖｏとを比較し、比較結果を示す信号Ｖ２を出力する。エッジ検出回路１６５は、信号Ｖ２の立ち上がりエッジを検出し、検出結果を示す信号Ｖｔｉｍを生成する。

図４は、タイマー回路１３２の動作を示すタイミングチャートであり、駆動信号Ｄｒ、信号Ｖｃｏ、電圧Ｖ１及び出力直流電圧Ｖｏ、信号Ｖ２、信号Ｖｔｉｍを示す。まず、信号Ｖｃｏが立ち上がって、スイッチ１６２がオンして電圧Ｖ１がＧＮＤレベルにリセットされる。信号Ｖｃｏはワンショットパルスなのでスイッチ１６２は電圧Ｖ１のリセット後に速やかにオフする。

スイッチ１６２のオフと同時に、コンデンサ１６３は電圧電流変換器１６１からの電流で充電され、その電圧Ｖ１が上昇する。電圧電流変換器１６１からの電流は入力直流電圧Ｖｉに比例するので、電圧Ｖ１の上昇速度も入力直流電圧Ｖｉに比例する。上昇する電圧Ｖ１が出力直流電圧Ｖｏより大きくなると、比較器１６４の出力信号Ｖ２が立ち上がり、信号Ｖ２の立ち上がりを検知したエッジ検出回路１６５はワンショットパルスの信号Ｖｔｉｍを立ち上げる。

信号Ｖｃｏの立ち上がりから信号Ｖｔｉｍの立ち上がりまでがオン時間Ｔｏｎに相当する。即ち、入力直流電圧Ｖｉに比例する上昇速度で出力直流電圧Ｖｏに充電されるまでがオン時間Ｔｏｎであるので、オン時間Ｔｏｎは入力直流電圧Ｖｉに反比例し、出力直流電圧Ｖｏに比例する（Ｔｏｎ∝Ｖｏ／Ｖｉ）。

再び図１及び図２を用いて、続く動作の説明を行う。

時刻ｔ０からオン時間Ｔｏｎが経過した時刻ｔ１において、信号Ｖｔｉｍが立ち上がると、スイッチ制御回路１３３は駆動信号Ｄｒを立ち下げ、スイッチ素子１０３をオフ状態にする。

一方、駆動信号Ｄｒのオン期間（ｔ０〜ｔ１）においてオン状態であったスイッチ１４３は、時刻ｔ１における駆動信号Ｄｒの立下りとともにオフ状態となる。このことによって、電流乗算器１４１の出力電流Ｉｏｕｔによってコンデンサ１４２が充電されて、ＧＮＤレベルにリセットされていた電圧Ｖｃｒは上昇を開始する。電圧電流変換器１５３は、上昇する電圧Ｖｃｒに比例する電流を出力し、抵抗１５２には電圧降下が発生し、基準電圧Ｖｒは、電圧Ｖｒ０から上昇を開始する。

時刻ｔ２において出力直流電圧Ｖｏが基準電圧Ｖｒを下回って信号Ｖｃｏが立ち上がり、時刻ｔ０と同様の動作が行われる。即ち、時刻ｔ１から時刻ｔ２までがスイッチ素子１０３のオフ時間Ｔｏｆｆとなる。以上のように、スイッチ素子１０３はオン時間Ｔｏｎとオフ時間Ｔｏｆｆの和であるスイッチング周期ＴＳＷで、スイッチング動作を繰り返す。

ここで、上記（式２）より、オフ時間Ｔｏｆｆは、下記の（式３）で表わされる。

Ｔｏｆｆ＝ＴＳＷ−Ｔｏｎ＝ＴＳＷ・（１−Ｖｏ／Ｖｉ） ・・・（式３）

入力直流電圧Ｖｉと出力直流電圧Ｖｏが入力される電流乗算器１４１が、Ｖｉ／（Ｖｉ−Ｖｏ）に比例する出力電流Ｉｏｕｔを出力すると、コンデンサ１４２の電圧ＶｃｒもＶｉ／（Ｖｉ−Ｖｏ）に比例する傾きで増加する。電圧Ｖｃｒを電圧電流変換器１５３で電流に変換して抵抗１５２に流すことにより、基準電圧ＶｒもＶｉ／（Ｖｉ−Ｖｏ）に比例する傾きで増加する。αを比例定数とすると、基準電圧Ｖｒの傾きΔＶ／ΔＴは、（式４）のように表される。

ΔＶ／ΔＴ＝（α／ＴＳＷ）・（Ｖｉ／（Ｖｉ−Ｖｏ）） ・・・（式４）

また、基準電圧Ｖｒの振幅ΔＶｒは、下記の（式５）に示すように定数αとなる。

ΔＶｒ＝ΔＶ／ΔＴ × Ｔｏｆｆ
＝（α／ＴＳＷ）・（Ｖｉ／（Ｖｉ−Ｖｏ）） × ＴＳＷ・（（Ｖｉ−Ｖｏ）／Ｖｉ）
＝α ・・・（式５）

特許文献１では、スイッチング周期の変動を抑制するために、基準電圧に重畳する擬似リップル電圧の振幅、即ちヒステリシス幅を調整しなくてはならなかった。しかしながら、本実施の形態における制御を行うことで、スイッチング周期ＴＳＷと基準電圧Ｖｒの振幅ΔＶｒの両方を、入力直流電圧Ｖｉ及び出力直流電圧Ｖｏによらず理論式上では一定とすることができる。スイッチング周期ＴＳＷの変動を抑制できると、特に車載用途においてはラジオ周波数への干渉が抑制できる。基準電圧Ｖｒの振幅ΔＶｒの変動を抑制できると、例えば比較器１３１の入力ダイナミックレンジに余裕ができる。即ち、スイッチングレギュレータ１００は、広範な入出力電圧に対応できる。

次に、近年の車載バッテリの高電圧化に伴う、本実施の形態のスイッチングレギュレータ１００を用いた車載電源システムの構成例を図５に示す。

この構成例の背景には、近年促進されている自動車の低燃費化技術として、駆動電流を低減するためにバッテリ電圧を従来の１２Ｖから４８Ｖにするシステム（いわゆる４８Ｖシステム）がある。バッテリ電圧の高電圧化によって、モーターの駆動電流を１／４に低減できるため必要な配線径を小さくできる。このためモーターの小型化及びワイヤーハーネス重量を軽減できるので、低燃費化を実現できる。一方、１２Ｖバッテリに比べて駆動電流は低減されるものの、モーターが負荷として接続されるため入力電圧は３６Ｖ〜５２Ｖで変動する。また、このシステムを構成する半導体及びキャパシタなどの各種電子デバイスは高耐圧化のためにサイズが大きくなる。このため１２Ｖバッテリ時の電子デバイスが使用できるように、４８Ｖから１２Ｖのへ降圧する電源装置が必要になる。

図５は、本実施の形態に係るモーター制御システム２００の構成例を示す図である。モーター制御システム２００は、４８Ｖ程度の高電圧Ｖ０から１２Ｖ程度の中電圧Ｖ１に降圧するスイッチングレギュレータ２０１、電圧Ｖ１を６Ｖ程度の電圧Ｖ２に降圧するスイッチングレギュレータ２０２、さらに電圧Ｖ２を１．２５Ｖ程度の低電圧Ｖ３に降圧するスイッチングレギュレータ２０３を有する。スイッチングレギュレータ２０１〜２０３は、図１のスイッチングレギュレータ１００と同じ構成である。バッテリ２０４は、４８Ｖ程度の電圧Ｖ０をスイッチングレギュレータ２０１の入力端子Ｖｉと、モーター２０５の電源端子Ｖｉに供給する。スイッチングレギュレータ２０１の出力電圧Ｖ１は、スイッチングレギュレータ２０２の入力端子Ｖｉとモーターのプリドライバ用電源端子Ｖｐへ供給される。スイッチングレギュレータ２０２の出力電圧Ｖ２は、スイッチングレギュレータ２０３の入力端子Ｖｉと、低耐圧デバイス用の電源を供給するレギュレータ２０６の入力端子Ｖｉに供給される。スイッチングレギュレータ２０３の出力電圧Ｖ３はモーター制御マイコン２０７のＣＰＵ電源端子ＶＣＣに供給される。

自動車の運転による振動などの原因でバッテリ２０４が外れた場合、モーター２０５から電流が逆流してバッテリ電圧が過渡的に上昇する。またエンジン始動時はバッテリ２０４からモーター２０５へ過大な駆動電流が流れるため、バッテリ電圧が過渡的に低下する。このためスイッチングレギュレータ２０１は、上記のような入力電圧の過度変動に対して、出力電圧Ｖ１を安定化制御する必要がある。

レギュレータ２０６はセンサーなどノイズに敏感なデバイスの電源であるため、ＬＤＯ（Ｌｏｗ Ｄｒｏｐ Ｏｕｔ）レギュレータが用いられる。ＬＤＯレギュレータは入力直流電圧Ｖｉと出力直流電圧Ｖｏの差電圧（Ｖｉ−Ｖｏ）に比例する電力損失が発生するので、入力直流電圧Ｖｉを出力直流電圧Ｖｏに近づける対策を行う。このためレギュレータ２０６の電源となるスイッチングレギュレータ２０２は、負荷変動に対して出力電圧変動の少ないものが要求される。特に急激な負荷変動に対して応答速度の速いヒステリシス制御方式は効果が大きい。

マイコン２０７は、高い安全機能及び低燃費化のために高度な演算を高速処理する必要があり高性能ＣＰＵが搭載される。このようなＣＰＵには、動作クロックの高速化のため、寄生容量の小さい微細ルールのプロセスが使用されている。例えば、電源電圧が１Ｖ付近で動作するＣＰＵであり、許容される電源電圧変動範囲は２．５％程度と非常に小さい。またＣＰＵの動作モードにおける消費電流が大きいため、待機モードから動作モードに切り替わる際に急峻に電流が変動する。よって、スイッチングレギュレータ２０３には急峻な負荷変動に高速応答し出力電圧変動の少ないものが要求される。

以上のように本実施の形態に係るスイッチングレギュレータ１００を用いることで、（１）広範囲の入力電圧に対応、（２）負荷過度変動に対応する高速応答（一例として、２．５％程度）の要求特性を満たすと共に、スイッチング周期の変動が抑制され、スイッチング周波数が変動することによりラジオ周波数と生じる干渉（スイッチングノイズ干渉）の発生を抑制することができる。

（実施の形態２）
実施の形態１では、駆動信号Ｄｒのオフ期間のみ基準電圧Ｖｒを変化させた。本実施の形態では、駆動信号Ｄｒのオフ期間に加え、オン期間においても基準電圧Ｖｒを変化させる構成について説明する。なお、以下では、先の実施の形態１との相違点を主に説明し、重複する説明は省略する。

図６は、本実施の形態に係るスイッチングレギュレータ１００Ａの構成を示す。図６に示すスイッチングレギュレータ１００Ａにおいて、制御回路１０７Ａの構成が図１の制御回路１０７と異なるのは、制御回路１０７Ａがリセットパルス生成回路１２４を備えている点である。

また、ヒステリシス生成回路１１２Ａの構成がヒステリシス生成回路１１２と異なるのは、ヒステリシス生成回路１１２Ａが電圧源１４４と信号生成回路１４５とを備えている点と、電流乗算器１４１Ａの機能である。電圧源１４４は、スイッチ１４３と直列に接続されており、電圧Ｅｒを出力する。信号生成回路１４５は、電流乗算器１４１Ａに入力される信号ＯＮ１及び信号ＯＮ２等を生成する。

以下、スイッチングレギュレータ１００Ａの動作を説明する。図７は、スイッチングレギュレータ１００Ａの動作を示すタイミングチャートである。

まず、時刻ｔ０において、出力直流電圧Ｖｏが基準電圧Ｖｒ以下になると、比較器１３１の出力信号Ｖｃｏが立ち上がる。これにより、スイッチ制御回路１３３は、駆動信号Ｄｒを立ち上げ、スイッチ素子１０３をオン状態にする。

また、リセットパルス生成回路１２４は、駆動信号Ｄｒの立ち上がり時にリセットパルスＶｒｓｔを生成する。これにより、スイッチ１４３が一旦オンし、コンデンサ１４２の電圧Ｖｃｒが電圧Ｅｒにリセットされる。その後、スイッチ１４３がオフされることで、電圧Ｖｃｒは、電流乗算器１４１Ａから出力される電流に応じて減少する。具体的には、ヒステリシス生成回路１１２Ａは、オン期間における電圧Ｖｃｒの傾き（即ち、基準電圧Ｖｒの傾き）ΔＶｏｎ／ΔＴを、比例定数をαとして、下記の（式６）のように制御する。なお、以下で示す傾きとは、傾きの絶対値である。

ΔＶｏｎ／ΔＴ＝（α／ＴＳＷ）・（Ｖｉ／Ｖｏ） ・・・（式６）

つまり、オン期間において、電流乗算器１４１Ａの出力電流Ｉｏｕｔは、Ｖｉ／Ｖｏに比例する吸い込み電流であり、電圧Ｖｃｒ（基準電圧Ｖｒ）は、Ｖｉ／Ｖｏに比例する傾きで低下する。

また、基準電圧Ｖｒの振幅ΔＶｒは、上記（式２）、（式６）に基づき、下記の（式７）に示すように比例定数αに等しく、一定となる。

ΔＶｒ＝ΔＶ／ΔＴ × Ｔｏｎ
＝（α／ＴＳＷ）・（Ｖｉ／Ｖｏ） × ＴＳＷ・Ｖｏ／Ｖｉ
＝α ・・・（式７）

以上のように、本実施の形態のスイッチングレギュレータは、振幅ΔＶｒを入力直流電圧Ｖｉ及び出力直流電圧Ｖｏによらず一定値となる。これにより、制御回路は実施の形態１と同様、広範な入力直流電圧Ｖｉ及び出力直流電圧Ｖｏの変動に対応できる。

一方、実施の形態１と同様に、タイマー回路１３２によりオン時間Ｔｏｎが計時され、時刻ｔ１において信号Ｖｔｉｍがハイレベルになり、駆動信号Ｄｒが立ち下がる。

オフ期間においては、実施の形態１と同様の動作が行われる。つまり、電流乗算器１４１Ａの出力電流Ｉｏｕｔは、Ｖｉ／（Ｖｉ−Ｖｏ）に比例し、電圧Ｖｃｒ（基準電圧Ｖｒ）は、γを比例定数として（式８）に示すように、Ｖｉ／（Ｖｉ−Ｖｏ）に比例する傾きΔＶ／ΔＴで上昇する。

ΔＶ／ΔＴ＝（γ／ＴＳＷ）・Ｖｉ／（Ｖｉ−Ｖｏ） ・・・（式８）

オフ期間における基準電圧Ｖｒの振幅ΔＶｒは、上記（式３）、（式８）より、下記の（式９）に示すように比例定数γに等しく、一定となる。

ΔＶｒ＝ΔＶ／ΔＴ × Ｔｏｆｆ
＝（γ／ＴＳＷ）・Ｖｉ／（Ｖｉ−Ｖｏ） × ＴＳＷ・（Ｖｉ−Ｖｏ）／Ｖｉ
＝γ ・・・（式９）

そして、時刻ｔ２において出力直流電圧Ｖｏが基準電圧Ｖｒ以下になると信号Ｖｃｏが立ち上がり、時刻ｔ０と同様の動作が行われる。即ち、時刻ｔ１から時刻ｔ２までがスイッチ素子１０３のオフ時間Ｔｏｆｆとなる。以上のように、スイッチ素子１０３はオン時間Ｔｏｎとオフ時間Ｔｏｆｆの和であるスイッチング周期ＴＳＷで、スイッチング動作を繰り返す。

時刻ｔ０において基準電圧Ｖｒは電圧Ｖｒ０と等しいが、１周期後の時刻ｔ２では（式７）、（式９）より（式１０）で表される電圧になる。

Ｖｒ＝Ｖｒ０−α＋γ・・・（式１０）

上記（式１０）の基準電圧Ｖｒは、信号Ｖｃｏの立ち上がりにおいてリセットパルスにより電圧Ｖｒ０に戻る。リセット前に基準電圧Ｖｒが電圧Ｖｒ０より大きくなると、リセット前後で比較器１３１の基準電圧Ｖｒにオフセット電圧がなくなるため、チャタリングを発生し不安定になる。このため定数α、γは α＞γ となるように設定する。

ここで、本実施の形態では、実施の形態１と異なり、オン期間においても基準電圧Ｖｒが変化するため、基準電圧Ｖｒが出力直流電圧Ｖｏ以上でハイとなる信号Ｖｃｏのパルス幅が変化する。図７のタイミングチャートでは、信号Ｖｃｏのハイ期間が短い場合であり、タイマー回路１３２がオン時間Ｔｏｎを計時する前に、出力直流電圧Ｖｏが基準電圧Ｖｒよりも高くなるため信号Ｖｃｏが立ち下がる。一方、図８のタイミングチャートは、信号Ｖｃｏのハイ期間が長い場合であり、オン時間Ｔｏｎが計時された後に信号Ｖｃｏが立ち下がる。

図８において、上記のＴｏｎに相当する時刻ｔ０〜ｔ１を第１オン期間と呼び、その時間をＴｏｎ１とする。また、オン時間Ｔｏｎ１が経過してから信号Ｖｃｏがたち下がる時刻ｔ１〜ｔ３を第２オン期間と呼び、その時間をＴｏｎ２とする。

スイッチ制御回路１３３は、基準電圧Ｖｒが出力直流電圧Ｖｏ以上となって出力信号Ｖｃｏが立ち上がってから、（１）オン時間Ｔｏｎ１が経過して信号Ｖｔｉｍが立ち上がるか、（２）出力直流電圧Ｖｏが基準電圧Ｖｒよりも高くなって信号Ｖｃｏが立ち下がるか、の遅い方までの期間、スイッチ素子１０３をオンする駆動信号Ｄｒを生成する。

また、図８に示すように、ヒステリシス生成回路１１２Ａは、第２オン期間における電圧Ｖｃｒの傾き（即ち、基準電圧Ｖｒの傾き）ΔＶｏｎ２／ΔＴを、比例定数βとして下記の（式１１）のように制御する。

ΔＶｏｎ２／ΔＴ＝（β／ＴＳＷ）・（Ｖｉ／Ｖｏ） ・・・（式１１）

ここで、定数βは定数αより小さく設定される。つまり、第１オン期間における電流乗算器１４１Ａの出力電流Ｉｏｕｔは、第２オン期間における電流乗算器１４１Ａの出力電流Ｉｏｕｔより大きく、第１オン期間における基準電圧Ｖｒの傾きは、第２オン期間における基準電圧Ｖｒの傾きより大きい。こうすることにより、オン期間が長くなっても基準電圧Ｖｒの振幅が大きくなることを抑制できる。

図９を用いてこの効果を説明する。図９において、実線は第２オン期間の傾きが第１オン期間の傾きより小さい場合の基準電圧Ｖｒを示し、点線は第２オン期間の傾きが第１オン期間の傾きと同じ場合の基準電圧Ｖｒを示す。図に示すように、第２オン期間の傾きが第１オン期間の傾きと同じ場合には、オン期間が長くなるほど基準電圧Ｖｒが低下し、その結果、基準電圧Ｖｒの振幅が大きくなってしまう。一方、本実施の形態のように第２オン期間の傾きを第１オン期間の傾きより小さくことにより、この振幅の増加を抑制できる。

以下、電流乗算器１４１Ａの具体的な回路構成を説明する。図１０は電流乗算器１４１Ａの回路構成図であり、図１１は電流乗算器１４１Ａに入力される制御信号のタイミングチャートである。図１１に示す信号ＯＮ、信号ＯＮ１、信号ＯＮ２及び信号ＯＦＦは、信号生成回路１４５により信号Ｖｃｏ及び信号Ｖｔｉｍから生成される。

信号ＯＮは、オン期間（第１オン期間及び第２オン期間を含む）においてハイレベルとなる信号である。信号ＯＮ１は、第１オン期間においてハイレベルとなる信号である。信号ＯＮ２は、第２オン期間においてハイレベルとなる信号である。信号ＯＦＦは、信号ＯＮの反転信号であり、オフ期間においてハイレベルとなる信号である。

図１０において、電流乗算器１４１Ａは、電流源回路１７１、１７２及び１７３と、マルチプライヤ１７４と、出力カレントミラー回路１７５とを含む。ＩＶｉは入力直流電圧Ｖｉに比例した電流であり、ＩＶｏは出力直流電圧Ｖｏに比例した電流である。また、２ＩＶｏは、ＩＶｏの２倍の電流であり、Ｉａは一定の直流電流である。

電流源回路１７１、１７２及び１７３から出力される電流Ｉ１、Ｉ２及びＩ３は、オン期間においては下記の（式１２）で表わされ、オフ期間においては下記の（式１３）で表わされる。

Ｉ１＝ＩＶｏ＋Ｉａ， Ｉ２＝ＩＶｉ−Ｉａ， Ｉ３＝−ＩＶｏ ・・・（式１２）

Ｉ１＝ＩＶｉ＋Ｉａ−ＩＶｏ， Ｉ２＝ＩＶｉ−Ｉａ， Ｉ３＝ＩＶｏ−ＩＶｉ ・・・（式１３）

また、マルチプライヤ１７４に含まれるＮＰＮトランジスタＱＮ（Ｎ＝１、２、３、４）のエミッタ電流をＩ（ＱＮ）とすると、以下の（式１４）及び（式１５）の関係が成り立つ。

Ｉ（Ｑ３）＋Ｉ（Ｑ１）＝Ｉ１， Ｉ（Ｑ２）＝Ｉ（Ｑ１）＋Ｉ２ ・・・（式１４）

∴ Ｉ（Ｑ２）＝−Ｉ（Ｑ３）＋Ｉ１＋Ｉ２ ・・・（式１５）

また、ＱＮのベースーエミッタ間電圧をＶＢＥ（ＱＮ）とすると以下の（式１６）の関係が成り立つ。

ＶＢＥ（Ｑ１）＋ＶＢＥ（Ｑ２）＝ＶＢＥ（Ｑ３）＋ＶＢＥ（Ｑ４） ・・・（式１６）

トランジスタＱＮのエミッタ電流は、 Ｉ（ＱＮ）＝Ｉｓ・ｅｘｐ｛ＶＢＥ（ＱＮ）／（ｋＴ）｝で表されるので、以下の（式１７）及び（式１８）の関係が成り立つ。

Ｉ（Ｑ１）×Ｉ（Ｑ２）＝Ｉｓ・ｅｘｐ｛ＶＢＥ（Ｑ１）／ｋＴ｝×Ｉｓ・ｅｘｐ（ＶＢＥ（Ｑ２）／ｋＴ） ・・・（式１７）

Ｉ（Ｑ３）×Ｉ（Ｑ４）＝Ｉｓ・ｅｘｐ｛ＶＢＥ（Ｑ３）／ｋＴ｝×Ｉｓ・ｅｘｐ（ＶＢＥ（Ｑ４）／ｋＴ） ・・・（式１８）

（式１６）〜（式１８）より、以下の（式１９）が得られる。

Ｉ（Ｑ４）＝Ｉ（Ｑ１）×Ｉ（Ｑ２）／Ｉ（Ｑ３） ・・・（式１９）

（式１９）に（式１４）及び（式１５）を代入して（式２０）が得られる。

Ｉ（Ｑ４）＝（−Ｉ（Ｑ３）＋Ｉ１）・（−Ｉ（Ｑ３）＋Ｉ１＋Ｉ２）／Ｉ（Ｑ３）
・・・（式２０）

ＮＰＮのｈＦＥ＞＞１を用いて、Ｉ（Ｑ４）、Ｉ（Ｑ３）は以下の（式２１）のように近似される。

Ｉ（Ｑ４）＝Ｉ４、Ｉ（Ｑ３）＝−Ｉ３ ・・・（式２１）

（式２１）を（式２０）に代入して（式２２）が得られる。

Ｉ４＝−（Ｉ３＋Ｉ１）・（Ｉ３＋Ｉ１＋Ｉ２）／Ｉ３ ・・・（式２２）

よって、オン期間の電流Ｉ４は（式２３）で表わされる。

Ｉ４＝−（−Ｉｖｏ＋Ｉｖｏ＋Ｉａ）・（−Ｉｖｏ＋Ｉｖｏ＋Ｉａ＋Ｉｖｉ−Ｉａ）／（−Ｉｖｏ）＝Ｉａ・（Ｉｖｉ／Ｉｖｏ） ・・・（式２３）

つまり、電流乗算器１４１Ａの出力電流Ｉｏｕｔに対して下記の（式２４）が成り立つ。

Ｉｏｕｔ ∝ Ｖｉ／Ｖｏ ∝ （１／Ｔｏｎ） ・・・（式２４）

つまり、オン期間の電流乗算器１４１Ａの出力電流ＩｏｕｔはＶｉ／Ｖｏに比例する。

また、オフ期間の電流Ｉ４は、下記の（式２５）で表わされる。

Ｉ４＝−（Ｉａ）・（Ｉｖｉ）／（Ｉｖｏ−Ｉｖｉ）＝Ｉａ／（１−Ｉｖｏ／Ｉｖｉ） ・・・（式２５）

つまり、電流乗算器１４１Ａの出力電流Ｉｏｕｔに対して下記の（式２６）が成り立つ。

Ｉｏｕｔ ∝ １／（１−Ｖｏ／Ｖｉ） ∝ （１／Ｔｏｆｆ）・・・（式２６）

つまり、オフ期間の電流乗算器１４１Ａの出力電流Ｉｏｕｔは（１−Ｖｏ／Ｖｉ）に比例する。

また、出力カレントミラー回路１７５のミラー比は（α＞β）に設定されている。これにより、第２オン期間の出力電流Ｉｏｕｔは、第１オン期間の出力電流Ｉｏｕｔより小さくなる。

また、図１０に示す構成において、信号ＯＮ１及び信号ＯＮ２を常にオフ（ローレベル）とすることにより、実施の形態１の電流乗算器１４１の機能を実現できる。

（実施の形態３）
図１２は、実施の形態２における図７のタイミングチャートに対して、オフセット電圧Ｖｏｆを追加した図である。タイマー回路１３２で計時されるオン時間Ｔｏｎ経過前に、出力直流電圧Ｖｏが基準電圧Ｖｒよりも高くなって電圧Ｖｃｏが立ち下がった場合、基準電圧Ｖｒはリセット電圧Ｖｒ０よりも必ず低くなるため、オフセット電圧Ｖｏｆ＝（Ｖｒ０−Ｖｒ）が生じる。このオフセット電圧Ｖｏｆが入力直流電圧Ｖｉと出力直流電圧Ｖｏの比Ｖｏ／Ｖｉに影響することを、例えばＶｏ／Ｖｉが大きい場合について説明する。

図１３は、実施の形態２における図８のタイミングチャートに対して、オフセット電圧Ｖｏｆを追加した図であり、信号Ｖｃｏがオン時間Ｔｏｎ経過後に立ち下がった場合を示す。オン時間Ｔｏｎ経過後の第２オン期間Ｔｏｎ２中も電圧Ｖｒの振幅が増大するため、Ｖｏ／Ｖｉが小さい場合と比較してオフセット電圧Ｖｏｆが大きくなり、出力直流電圧Ｖｏが低下してしまう。

そこで補正回路を設けることにより、入出力直流電圧比Ｖｏ／Ｖｉによる変動を抑制する構成について説明する。

図１４は、実施の形態３に係るスイッチングレギュレータ１００Ｂの構成を示す図である。図１４に示すスイッチングレギュレータ１００Ｂは、制御回路１０７Ｂの構成が図６に示す制御回路１０７Ａと異なり、出力直流電圧Ｖｏを補正する補正回路１１４を備える。

補正回路１１４は、差電圧入力電流増幅出力器である増幅器１８１から構成される。

増幅器１８１は、基準電圧源１５１の電圧Ｖｒ０と出力直流電圧Ｖｏとを比較し、その電圧差（Ｖｒ０−Ｖｏ）に応じた出力電流を増幅生成する。増幅器１８１の出力は抵抗１５２と比較器１３１の正の入力端子とに接続され、その出力電流は抵抗１５２に流れる。

図１５は、本実施の形態に係るスイッチングレギュレータ１００Ｂのタイミングチャートである。図１３と同様に、タイマー回路１３２で計時されるオン時間Ｔｏｎ経過前に、出力直流電圧Ｖｏが基準電圧Ｖｒよりも大きくなりＶｃｏが立ち下がった場合を示す。オフセット電圧Ｖｏｆ＝Ｖｒ０−Ｖｒが生じるが、補正回路１１４は、オフセット電圧Ｖｏｆに応じた出力電流を抵抗１５２に流すため電圧Ｖｒを上昇させ、最終的には基準電圧Ｖｒと電圧Ｖｒ０が等しくなるところで電圧が釣り合い、オフセット電圧Ｖｏｆは相殺される。

図１６は図１３と同様に、信号Ｖｃｏがオン時間Ｔｏｎ経過後に立ち下がった場合を示す図である。この場合も補正回路１１４は、出力直流電圧Ｖｏと、基準電圧源１５１の出力電圧である電圧Ｖｒ０とを比較し、出力電流を抵抗１５２に流す。これにより、両電圧がほぼ等しくなるように基準電圧Ｖｒの動作点が補正されるためオフセット電圧Ｖｏｆは相殺される。結果として入出力電圧比Ｖｏ／Ｖｉによるオフセット電圧の変動はなくなる。

図１７は、本実施の形態における変形例に係るスイッチングレギュレータ１００Ｃの構成図である。図１７に示すスイッチングレギュレータ１００Ｃは、図１４に示すスイッチングレギュレータ１００Ｂに対して、制御回路１０７Ｃに含まれる補正回路１１４Ｃの構成が、制御回路１０７Ｂに含まれる補正回路１１４の構成と異なる。

補正回路１１４Ｃは、増幅器１８１と抵抗１８２とを備える。抵抗１８２はスイッチングレギュレータ１００Ｃの出力端子Ｖｏと駆動信号生成回路の比較器１３１の負の入力端子との間に接続される。増幅器１８１の正の入力端子には出力直流電圧Ｖｏが印加され、負の入力端子は基準電圧源１５１に接続され、出力端子は抵抗１８２と比較器１３１の負の入力端子との接続点に接続される。

図１８は、図１７に示したスイッチングレギュレータ１００Ｃのタイミングチャートである。出力電圧補正がない場合には、時刻ｔ２で基準電圧Ｖｒと出力直流電圧Ｖｏとが同電圧となり比較器１３１の出力信号が反転する。この時、基準電圧（図中、抵抗１５２の電圧）Ｖｒは基準電圧源１５１の電圧Ｖｒ０にリセットされる。電圧Ｖｒは電圧Ｖｒ０よりも必ず小さくなるように設定されるため、出力直流電圧Ｖｏには電圧Ｖｒ０からのオフセット電圧Ｖｏｆが生じる。

ところが本変形例に係るスイッチングレギュレータ１００Ｃでは、オフセット電圧Ｖｏｆによって補正回路１１４Ｃの増幅器１８１の正の入力端子の電圧が下がり、補正回路１１４Ｃの増幅器１８１は、負方向の電流を出力する。この負電流によって比較器１３１の負の入力端子の電圧Ｖａは、出力直流電圧Ｖｏから抵抗１８２の電圧降下分だけ下がる。よって、出力直流電圧Ｖｏが上がる方向に制御される。

補正回路１１４Ｃは、出力直流電圧Ｖｏと電圧Ｖｒ０が等しくなるところで釣り合うため、オフセット電圧Ｖｏｆは相殺される。

このように、本実施の形態では、補正回路１１４又は１１４Ｃにより電圧Ｖｒの動作点を補正することで、入力電圧の変動よって発生する出力電圧の変動を低減することができる。

（実施の形態４）
本実施の形態では、電圧電流変換器１５３として差動出力型の変換器を用いた構成を説明する。図１９は、本実施の形態４に係るスイッチングレギュレータ１００Ｄの構成図である。図１９に示すスイッチングレギュレータ１００Ｄは、制御回路１０７Ｄに含まれる基準電圧生成回路１１３Ｄの構成が図６に示す制御回路１０７Ａに含まれる基準電圧生成回路１１３と異なり、差動電流出力型の電圧電流変換器１５３Ｄと抵抗１８２とを備える。

図１９に示す抵抗１８２は、出力直流電圧Ｖｏが出力される出力端子と比較器１３１の負の入力端子との間に接続されている。また、電圧電流変換器１５３Ｄの入力端子には電流乗算器１４１Ａの出力電圧Ｖｃｒが印加される。電圧電流変換器１５３Ｄは、プラス出力端子にγ・Ｖｃｒに比例する電流を出力し、マイナス出力に−γ・Ｖｃｒに比例する電流を出力する。γは０＜γ＜１を満たす比例定数であり、ここではγ＝１／２として説明する。電圧電流変換器１５３Ｄの正の出力電流Ｉｖｒ＋は比較器１３１の正の入力端子と抵抗１５２との接続点に供給され、負の出力電流Ｉｖｒ−は比較器１３１の負入力端子と抵抗１８２との接続点に供給される。

図２０は、本実施の形態に係るスイッチングレギュレータ１００Ｄのタイミングチャートである。時刻ｔ０において比較器１３１の正の入力電圧Ｖｒは電圧Ｖｒ０にリセットされ、負の入力電圧Ｖａは出力直流電圧Ｖｏにリセットされる。Ｔｏｎ時間後の時刻ｔ１において比較器１３１の正の入力電圧Ｖｒ及び負の入力電圧Ｖａはそれぞれ、Ｖｒ＝Ｖｒ０＋（１／２）・Ｖｃｒ・Ｔｏｎ、Ｖａ＝Ｖｏ−（１／２）・Ｖｃｒ・Ｔｏｎであるため、正の入力電圧Ｖｒと負の入力電圧Ｖａとの差電圧ΔＶｒ２は以下の（式２７）で表される。

ΔＶｒ２＝Ｖａ−Ｖｒ＝−（Ｖｒ０−Ｖｏ）＋Ｖｃｒ・Ｔｏｎ・・・（式２７）

一方で、実施の形態２の時刻ｔ１における比較器１３１の正の入力電圧Ｖｒの振幅ΔＶｒ１は、 ΔＶｒ１＝Ｖｃｒ・Ｔｏｎであるため、（式２７）で表される実施の形態４の入力電圧の振幅ΔＶｒ２の方が小さい。

実施の形態２で電圧電流変換器１５３の出力電流を例えば１／２とすることで比較器１３１の入力差電圧振幅を１／２に下げることはできるが、この場合、比較器１３１の検出時の基準電圧Ｖｒとリセット後の基準電圧Ｖｒとの差電圧ΔＶｈ１も１／２になる。

差電圧ΔＶｈ１が小さくなると、差電圧ΔＶｈ１を上回る外乱ノイズが入る可能性が高くなるため、比較器１３１はチャタリングを発生しスイッチング動作が不安定になる。

一方、実施の形態４では正の入力電圧Ｖｒの検出時とリセット後の差電圧が１／２になり、負の入力電圧Ｖａの検出時とリセット後の差電圧は１／２になるが、比較器１３１は正負の入力電圧差を検出するため、検出時とリセット後の電圧差ΔＶｈ２は実施の形態２と同じになる。

本実施の形態では、基準電圧Ｖｒの電圧振幅を下げることで、比較器１３１の入力ダイナミックレンジが狭くなった場合でも安定動作を実現できる。よって、本実施の形態の構成は、特に低電圧動作させる場合に有用である。

なお、上記実施の形態に係るスイッチングレギュレータ１００、１００Ａ、１００Ｂ、１００Ｃ又は１００Ｄの全て又は一部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。

例えば、図２１に示す半導体集積回路１８０のように、スイッチ素子１０３と、ダイオード１０４と、制御回路１０７とが１チップ化されてもよい。１チップ化によるメリットは、部品点数が削減されることによるシステムの小型化である。逆にスイッチ素子１０３とダイオード１０４は発熱源となるため、熱が集中するデメリットもある。よって、用途に応じて構成を最適化することが重要である。なお、図２１では、実施の形態１に係るスイッチングレギュレータ１００の例を示しているが、実施の形態２に係るスイッチングレギュレータ１００Ａ、実施の形態３に係るスイッチングレギュレータ１００Ｂ、１００Ｃ、又は、実施の形態４に係るスイッチングレギュレータ１００Ｄに対しても同様である。

また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。

以上、本実施の形態に係るスイッチングレギュレータについて説明したが、本発明は、この実施の形態に限定されるものではない。

例えば、上記回路図に示す回路構成は、一例であり、本発明は上記回路構成に限定されない。つまり、上記回路構成と同様に、本発明の特徴的な機能を実現できる回路も本発明に含まれる。例えば、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列又は並列に、スイッチング素子（トランジスタ）、抵抗素子、又は容量素子等の素子を接続したものも本発明に含まれる。言い換えると、上記実施の形態における「接続される」とは、２つの端子（ノード）が直接接続される場合に限定されるものではなく、同様の機能が実現できる範囲において、当該２つの端子（ノード）が、素子を介して接続される場合も含む。

また、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。さらに、上で示した論理回路の構成は本発明を具体的に説明するために例示するものであり、異なる構成の論理回路により同等の入出力関係を実現することも可能である。また、トランジスタ等のｎ型及びｐ型等は、本発明を具体的に説明するために例示するものであり、これに限定されない。

また、ブロック図等における機能ブロック（回路ブロック）の分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。

また、上記説明におけるトランジスタの種別（ＭＯＳトランジスタ又はバイポーラトランジスタ）は一例であり、他の種別のトランジスタが用いられもよい。

以上、一つまたは複数の態様に係るスイッチングレギュレータについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。

本発明は、スイッチングレギュレータに適用でき、特に車載用マイコン電源のスイッチングレギュレータに有用である。

１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、２０１、２０２、２０３ スイッチングレギュレータ
１０１ 直流電圧源
１０２ 負荷
１０３ スイッチ素子
１０４ ダイオード
１０５ インダクタ
１０６ 出力コンデンサ
１０７、１０７Ａ、１０７Ｂ、１０７Ｃ、１０７Ｄ 制御回路
１１１ 駆動信号生成回路
１１２、１１２Ａ ヒステリシス生成回路
１１３、１１３Ｄ 基準電圧生成回路
１１４、１１４Ｃ 補正回路
１２４ リセットパルス生成回路
１３１、１６４ 比較器
１３２ タイマー回路
１３３ スイッチ制御回路
１４１、１４１Ａ 電流乗算器
１４２、１６３ コンデンサ
１４３、１６２ スイッチ
１４４ 電圧源
１４５ 信号生成回路
１５１ 基準電圧源
１５２、１８２ 抵抗
１５３、１５３Ｄ、１６１ 電圧電流変換器
１６５ エッジ検出回路
１７１、１７２、１７３ 電流源回路
１７４ マルチプライヤ
１７５ 出力カレントミラー回路
１８０ 半導体集積回路
１８１ 増幅器
２０４ バッテリ
２０５ モーター
２０６ レギュレータ
２０７ マイコン

Claims (12)

1. 入力直流電圧が入力される入力端子と、出力直流電圧が出力される出力端子との間に接続され、駆動信号に応じてオン及びオフするスイッチ素子と、
   前記入力直流電圧と前記出力直流電圧とが入力されるヒステリシス生成回路と、
   出力電流または出力電圧に比例する傾きを有する基準電圧を生成する基準電圧生成回路と、
   前記基準電圧と前記出力直流電圧とを比較して前記駆動信号を生成する駆動信号生成回路と、を備え、
   前記ヒステリシス生成回路は、前記入力直流電圧を前記入力直流電圧と前記出力直流電圧との差電圧で除した値に比例する前記出力電流または前記出力電圧を生成する
   スイッチングレギュレータ。
2. 前記駆動信号生成回路は、
   第１入力端子と第２入力端子とを有し、前記第１入力端子に印加される前記基準電圧と前記第２入力端子に印加される前記出力直流電圧とを比較する比較器と、
   前記比較器の出力信号が反転してから、前記出力直流電圧に比例し、かつ前記入力直流電圧に反比例する時間長を計時するタイマー回路と、
   前記比較器の出力信号が反転してから前記時間長が経過するまでの期間、前記スイッチ素子をオンする前記駆動信号を生成するスイッチ制御回路と、
   を備える請求項１記載のスイッチングレギュレータ。
3. 前記ヒステリシス生成回路は、
   前記出力電流を生成する電流乗算器を有する
   請求項２記載のスイッチングレギュレータ。
4. 前記ヒステリシス生成回路は、さらに、
   前記出力電流で充電されるコンデンサと、
   前記駆動信号に応じて、前記コンデンサの電圧を放電するスイッチと、
   を備える請求項３記載のスイッチングレギュレータ。
5. 前記基準電圧生成回路は、
   基準電圧源と、
   前記基準電圧源に接続されている第１抵抗と、
   前記コンデンサの電圧を電流に変換し、当該電流を前記第１抵抗に供給する電圧電流変換器と、
   を備える請求項４記載のスイッチングレギュレータ。
6. 前記電流乗算器の生成する前記出力電流は、さらに、
   前記スイッチ素子のオン期間において、前記入力直流電圧に比例し、かつ前記出力直流電圧に反比例する
   請求項３記載のスイッチングレギュレータ。
7. 前記スイッチ制御回路は、
   前記比較器の出力信号が反転してから、（１）前記タイマー回路での時間長が経過する、または（２）前記比較器の出力信号が再度反転する、のうち遅い方までの期間、前記スイッチ素子をオンする前記駆動信号を生成し、
   前記ヒステリシス生成回路は、
   前記出力信号が反転してから前記時間長が経過するまでの第１オン期間における前記電流乗算器の出力電流は、前記時間長が経過してから前記比較器の出力信号が再反転するまでの第２オン期間における前記電流乗算器の出力電流より大きい、
   請求項６記載のスイッチングレギュレータ。
8. 前記スイッチングレギュレータは、
   前記基準電圧源の電圧と前記出力直流電圧との差電圧を電流へ増幅変換する増幅器を備え、前記増幅器の出力電流は前記基準電圧生成回路の前記第１抵抗に供給される
   請求項５記載のスイッチングレギュレータ。
9. 前記スイッチングレギュレータは、
   前記基準電圧源の電圧と前記出力直流電圧との差電圧を電流へ増幅変換する増幅器と、
   前記スイッチングレギュレータの前記出力端子と前記駆動信号生成回路の前記比較器の第２入力端子との間に接続された第２抵抗とを備え、
   前記電圧電流変換器の出力電流を前記第１抵抗に供給し、
   前記増幅器の出力電流を前記第２抵抗に供給するように構成される
   請求項５記載のスイッチングレギュレータ。
10. 前記基準電圧生成回路は、
    前記スイッチングレギュレータの前記出力端子と前記駆動信号生成回路の前記比較器の第２入力端子との間に接続された第２抵抗を備え、
    前記電圧電流変換器は互いに極性が異なる電流を出力する第１電流出力端子及び第２電流出力端子を有し、
    前記電圧電流変換器の前記第１電流出力端子から前記第１抵抗に電流を供給し、
    前記電圧電流変換器の前記第２電流出力端子から前記第２抵抗に電流を供給するように構成される
    請求項５記載のスイッチングレギュレータ。
11. 前記スイッチングレギュレータの一部または全ては集積回路化されている
    請求項１〜１０のいずれか１項に記載のスイッチングレギュレータ。
12. 前記スイッチングレギュレータは車載用である
    請求項１〜１１のいずれか１項に記載のスイッチングレギュレータ。

Images