JP6964585B2 - スイッチングレギュレータ - Google Patents

スイッチングレギュレータ Download PDF

Info

Publication number
JP6964585B2
JP6964585B2 JP2018529840A JP2018529840A JP6964585B2 JP 6964585 B2 JP6964585 B2 JP 6964585B2 JP 2018529840 A JP2018529840 A JP 2018529840A JP 2018529840 A JP2018529840 A JP 2018529840A JP 6964585 B2 JP6964585 B2 JP 6964585B2
Authority
JP
Japan
Prior art keywords
voltage
output
current
switching regulator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018529840A
Other languages
English (en)
Other versions
JPWO2018021172A1 (ja
Inventor
哲也 三橋
準二 石山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of JPWO2018021172A1 publication Critical patent/JPWO2018021172A1/ja
Application granted granted Critical
Publication of JP6964585B2 publication Critical patent/JP6964585B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/14Arrangements for reducing ripples from dc input or output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、入力直流電圧を出力直流電圧に変換するヒステリシス方式のスイッチングレギュレータに関する。
バッテリなどの入力直流電圧を、安定化制御された出力直流電圧に変換する電源装置として、スイッチングレギュレータが多用されている。近年、スイッチングレギュレータの制御方式として、過渡応答特性に優れたヒステリシス制御と呼ばれる技術が知られている(例えば、特許文献1参照)。ヒステリシス制御は、ヒステリシス比較回路によって設定されるヒステリシス幅の中に出力直流電圧を保持する自励制御方式であり、一般的な誤差増幅器を用いた帰還系を持たない。また、過渡応答時間はヒステリシス比較回路とスイッチ素子の駆動回路の遅延時間に律束されるだけである。
特許文献1では、このヒステリシス幅を出力直流電圧が比較される基準電圧側に設けることによって、出力直流電圧のヒステリシス幅即ち出力リップル電圧を低減している。
特開2007−89278号公報
このようなヒステリシス制御のスイッチングレギュレータは、負荷の急変に対して高速に応答して出力直流電圧を安定化できることから、主に携帯型端末機器、PC(パーソナルコンピュータ)やサーバーのCPU用電源に用いられていた。現在、さらに車載用マイコン電源への展開が期待されている。
車載用マイコンは、自動車の安全機能の発達に伴う高性能化のため、その消費電流は年々増加傾向にある。車載用マイコンが待機状態からフル稼働状態へ遷移するときに発生する急激な電流変動時においても、出力直流電圧の変動を抑制する高速な過渡応答性能が必要である。
一方、車載用マイコン電源は、例えば12Vの車載バッテリを入力源としているが、そのバッテリ電圧は、エンジン始動時の大電流供給による電圧低下に対応するため、6V程度の低電圧から16V程度といった広い入力電圧範囲が要求される。
さらに車載用マイコン電源には、ラジオ周波数との干渉を避ける為にスイッチング周波数の変動を抑制、もしくは制御できることが要求される。特許文献1では、入力直流電圧によるスイッチング周波数の変動を抑制するには、ヒステリシス幅を調整する必要があった。さらに出力直流電圧の変動も含めた周波数変動抑制は、制御が複雑で困難であるという課題があった。
本発明は、優れた高速応答性を有するヒステリシス制御であって、広い入出力電圧範囲に対してスイッチング周波数の変動が抑制できるスイッチングレギュレータを提供することを目的とする。
本発明の一態様に係るスイッチングレギュレータは、入力直流電圧が入力される入力端子と、出力直流電圧が出力される出力端子との間に接続され、駆動信号に応じてオン及びオフするスイッチ素子と、前記入力直流電圧と前記出力直流電圧とが入力され、前記入力直流電圧及び前記出力直流電圧に応じた出力電流を生成するヒステリシス生成回路と、前記出力電流に比例する傾きを有する基準電圧を生成する基準電圧生成回路と、前記基準電圧と前記出力直流電圧とを比較して前記駆動信号を生成する駆動信号生成回路とを備える。
この構成によれば、入力直流電圧及び出力直流電圧に変動に伴うスイッチング周期や基準電圧の振幅の変動を抑制できる。これにより、スイッチングレギュレータは、広い入出力電圧範囲変化に動的に対応できる。例えば、モーター駆動などにおいて、バッテリの負荷が増加することで一時的に発生する電圧低下、又は、エンジン動作中に何らかの原因でバッテリが外れた際に過渡的に発生する過電圧に対しても安定動作が可能となる。
例えば、前記駆動信号生成回路は、前記基準電圧と前記出力直流電圧とを比較する比較器と、前記比較器の出力信号が反転してから、前記出力直流電圧に比例し、かつ前記入力直流電圧に反比例する時間長を計時するタイマー回路と、前記比較器の出力信号が反転してから前記時間長が経過するまでの期間、前記スイッチ素子をオンする前記駆動信号を生成するスイッチ制御回路とを備えてもよい。
この構成によれば、入力直流電圧及び出力直流電圧の変動に対して、スイッチ素子のオン時間が適切に調整されるので、スイッチング周期の変動を抑制できる。
例えば、前記ヒステリシス生成回路は、前記スイッチ素子のオフ期間において、前記入力直流電圧Viと、前記入力直流電圧Viと前記出力直流電圧Voとの差(Vi−Vo)の、比の値(Vi/(Vi−Vo))に比例する前記出力電流を生成する電流乗算器を有してもよい。
例えば、前記ヒステリシス生成回路は、さらに、前記電流乗算器の出力電流で充電されるコンデンサと、前記駆動信号に応じて、前記コンデンサの電圧を放電するスイッチとを備えてもよい。
例えば、前記基準電圧生成回路は、基準電圧源と、前記基準電圧源に接続されている第1抵抗と、前記ヒステリシス生成回路の前記コンデンサの電圧を電流に変換し、当該電流を前記第1抵抗に供給する電圧電流変換器とを備えてもよい。
例えば、前記ヒステリシス生成回路の前記電流乗算器は、さらに、前記スイッチ素子のオン期間において、前記入力直流電圧Viと前記出力直流電圧Voとの比の値(Vi/Vo)に比例する前記出力電流を生成してもよい。
この構成によれば、スイッチ素子のオン期間及びオフ期間の両方において、基準電圧を変化させる場合においても、基準電圧の振幅の変動を抑制できる。
例えば、前記スイッチ制御回路は、前記比較器の出力信号が反転してから、(1)前記タイマー回路での時間長が経過する、または(2)前記比較器の出力信号が再度反転する、のうち遅い方までの期間、前記スイッチ素子をオンする前記駆動信号を生成し、前記ヒステリシス生成回路は、前記出力信号が反転してから前記時間長が経過するまでの第1オン期間における前記乗算器の出力電流は、前記時間長が経過してから前記比較器の出力信号が再反転するまでの第2オン期間における前記乗算器の出力電流より大きくてもよい。
この構成によれば、スイッチ素子のオン期間が長い場合における基準電圧の振幅の増加を抑制できる。
例えば、前記スイッチングレギュレータは、さらに、前記基準電圧源の電圧と前記出力直流電圧との差電圧を電流へ増幅変換する増幅器を備え、前記増幅器の出力電流は前記基準電圧生成回路の前記第1抵抗に供給されてもよい。
この構成によれば、スイッチのリセット前後で発生するオフセット電圧を相殺できるので出力電圧の変動を抑制できる。
例えば、前記スイッチングレギュレータは、前記基準電圧源の電圧と前記出力直流電圧との差電圧を電流へ増幅変換し、互いに極性が異なる電流を出力する第1電流出力端子及び第2電流出力端子を有する電圧電流変換器と、前記スイッチングレギュレータの前記出力端子と前記駆動信号生成回路の前記比較器の第2入力端子との間に接続された第2抵抗を備え、前記電圧電流変換器の前記第1電流出力端子から前記第1抵抗に電流を供給し、前記電圧電流変換器の前記第2電流出力端子から前記第2抵抗に電流を供給するように構成されてもよい。
この構成によれば、スイッチのリセット前後で発生するオフセット電圧を下げずに基準電圧の振幅を下げられるため、電源電圧低下の入力ダイナミックレンジ不足を解消できる。
前記基準電圧生成回路は、前記スイッチングレギュレータの前記出力端子と前記駆動信号生成回路の前記比較器の第2入力端子との間に接続された第2抵抗を備え、前記電圧電流変換器は互いに極性が異なる電流を出力する第1電流出力端子及び第2電流出力端子を有し、前記電圧電流変換器の前記第1電流出力端子から前記第1抵抗に電流を供給し、前記電圧電流変換器の前記第2電流出力端子から前記第2抵抗に電流を供給するように構成されてもよい。
この構成によれば、基準電圧の電圧振幅を下げることで、比較器の入力ダイナミックレンジが狭くなった場合でも安定動作を実現できる。特に低電圧動作させる場合に有用である。
例えば、前記スイッチングレギュレータの一部または全ては集積回路化されていてもよい。
例えば、前記スイッチングレギュレータは車載用であってもよい。
なお、これらの包括的または具体的な態様は、システム、方法、又は集積回路で実現されてもよく、システム、方法、及び集積回路の任意な組み合わせで実現されてもよい。
本発明によれば、広い入出力電圧の変動に高速に対応するスイッチングレギュレータを提供できる。
図1は、実施の形態1に係るスイッチングレギュレータの構成図である。 図2は、実施の形態1に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図3は、実施の形態1に係るタイマー回路の構成図である。 図4は、実施の形態1に係るタイマー回路の動作を示すタイミングチャートである。 図5は、実施の形態1に係るモーター制御システムの構成図である。 図6は、実施の形態2に係るスイッチングレギュレータの構成図である。 図7は、実施の形態2に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図8は、実施の形態2に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図9は、実施の形態2に係るスイッチングレギュレータの動作を説明するための図である。 図10は、実施の形態2に係る電流乗算器の構成図である。 図11は、実施の形態2に係る電流乗算器の制御信号を示すタイミングチャートである。 図12は、実施の形態2に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図13は、実施の形態2に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図14は、実施の形態3に係るスイッチングレギュレータの構成図である。 図15は、実施の形態3に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図16は、実施の形態3に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図17は、実施の形態3の変形例に係るスイッチングレギュレータの構成図である。 図18は、実施の形態3の変形例に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図19は、実施の形態4に係るスイッチングレギュレータの構成図である。 図20は、実施の形態4に係るスイッチングレギュレータの動作を示すタイミングチャートである。 図21は、実施の形態1に係るスイッチングレギュレータの集積回路の一例を示す図である。
以下、実施の形態について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
(実施の形態1)
図1は、本実施の形態に係るスイッチングレギュレータ100の構成図であり、直流電圧源101から入力端子に入力される入力直流電圧Viを降圧することで出力直流電圧Voに変換して、出力端子から負荷102に供給する。尚、入力端子及び出力端子に番号は付与せず、それぞれの電圧Vi、Voを付与した。
本実施の形態に係るスイッチングレギュレータ100は、スイッチ素子103と、ダイオード104と、インダクタ105と、出力コンデンサ106と、制御回路107とを備える。
スイッチ素子103は一端が入力端子Viに接続され、他端にダイオード104のカソードとインダクタ105の一端が接続される。インダクタ105は、スイッチ素子103と負荷102との間に接続される。ダイオード104のアノードは接地され、インダクタ105の他端は出力端子Voに接続される。出力コンデンサ106は、負荷102と並列に、出力端子Voに接続される。
制御回路107からの駆動信号Drによってオンオフを繰り返すスイッチ素子103によって、入力直流電圧Viが、高周波数に断続され、インダクタ105及び出力コンデンサ106で平滑されることで、出力直流電圧Voが負荷102に供給される。ダイオード104は、スイッチ素子103がオフ状態の時、インダクタ105の還流電流を出力へ流す経路を構成するので還流ダイオードとも呼ばれる。
このような構成のスイッチングレギュレータ100は降圧型であり、出力直流電圧Voは入力直流電圧Viより低くなる。スイッチ素子103のスイッチング周期をTSW、オン時間をTon、デューティ比 D=Ton/TSW とすると、降圧スイッチングレギュレータの入力直流電圧Viと出力直流電圧Voとの関係は下記の(式1)で表わされる。
Vo=D・Vi ・・・(式1)
(式1)は、制御回路107がスイッチ素子103のデューティ比Dを調整することにより、出力直流電圧Voを安定化制御できることを示す。
以下に制御回路107の構成を説明する。制御回路107は、駆動信号生成回路111と、ヒステリシス生成回路112と、基準電圧生成回路113とを備える。
駆動信号生成回路111は比較器131とタイマー回路132とスイッチ制御回路133とを備え、入力直流電圧Viと出力直流電圧Voと、基準電圧生成回路113からの基準電圧Vrが入力され、駆動信号Drを生成する。比較器131は、基準電圧Vrと出力直流電圧Voとを比較し、比較結果を示す出力信号Vcoを出力する。タイマー回路132は、出力信号Vcoが反転してから入力直流電圧Vi及び出力直流電圧Voに応じた時間長を計時して信号Vtimを出力する。スイッチ制御回路133は、出力信号Vcoが反転してから、信号Vtimが立ち上がるまでの期間、スイッチ素子103をオンする駆動信号Drを生成する。
ヒステリシス生成回路112は、電流乗算器141と、コンデンサ142と、スイッチ143とを備える。電流乗算器141は、入力直流電圧Vi及び出力直流電圧Voに応じた出力電流Ioutを生成する。コンデンサ142は、電流乗算器141の出力端子に並列に接続されており、電流乗算器141の出力電流Ioutで充電される。コンデンサ142の充電電圧を電圧Vcrとする。スイッチ143は、コンデンサ142と並列に接続され、駆動信号Drに応じてオン及びオフする。駆動信号Drがスイッチ素子103をオンする期間、スイッチ143がオンすることにより、コンデンサ142の電圧VcrがGNDレベルにリセットされる。
基準電圧生成回路113は、基準電圧源151と、抵抗152と、電圧電流変換器153とを備え、電流乗算器141の出力電流Ioutに比例する傾きを有する基準電圧Vr(擬似リップル電圧)を生成する。基準電圧源151は、安定な直流電圧Vr0を出力する。抵抗152は、基準電圧源151と駆動信号生成回路111の比較器131の入力端子との間に接続されている。電圧電流変換器153は、ヒステリシス生成回路112からの電圧Vcrに比例した電流を出力し、抵抗152を介して基準電圧源151に供給する。即ち、電圧電流変換器153からの電流による抵抗152での電圧降下を基準電圧源151の電圧Vr0に重畳した電圧が、基準電圧Vrとして駆動信号生成回路111の比較器131の入力端子に入力される。
以上のように構成されたスイッチングレギュレータ100の制御動作を以下に説明する。図2は、スイッチングレギュレータ100の動作を示すタイミングチャートであり、駆動信号Dr、信号Vco、信号Vtim、基準電圧Vrと出力直流電圧Voを示す。
まず、時刻t0において、出力直流電圧Voが基準電圧Vr以下になると、比較器131の出力信号Vcoが立ち上がる。これにより、スイッチ制御回路133は、駆動信号Drを立ち上げ、スイッチ素子103をオン状態にする。
駆動信号Drが立ち上がることによってヒステリシス生成回路112のスイッチ143はオンし、コンデンサ142はGNDレベルにリセットされる。このため基準電圧生成回路113では電圧電流変換器153からの電流が無くなり、抵抗152の電圧降下もゼロとなるので、基準電圧Vrは速やかに電圧Vr0まで低下する。その結果、駆動信号生成回路111の比較器131の出力信号Vcoは再度反転し、図2に示すようなワンショットパルスとなる。
一方、出力信号Vcoの立ち上がりに伴い、タイマー回路132は、当該時刻t0からオン時間Tonを計時する。
前述のように、Tonはスイッチ素子103のオン時間(駆動信号Drのハイ期間)であり、スイッチング周期TSWに占めるオン時間Tonの割合であるデューティ比 D=Ton/TSW と入力直流電圧Vi及び出力直流電圧Voには(式1)の関係がある。従って、タイマー回路132が、下記の(式2)を満たすように、オン時間Tonを制御することにより、入力直流電圧Vi及び出力直流電圧Voが変動してもスイッチング周期TSWを一定化できる。
Ton=TSW・Vo/Vi ・・・(式2)
つまり、タイマー回路132は、出力信号Vcoが反転してから、出力直流電圧Voに比例し、かつ入力直流電圧Viに反比例するオン時間Tonを計時する。
図3は、タイマー回路132の構成例を示す図である。図3に示すタイマー回路132は、電圧電流変換器161と、スイッチ162と、コンデンサ163と、比較器164と、エッジ検出回路165とを備える。
電圧電流変換器161は、入力直流電圧Viに比例する電流を出力する。コンデンサ163は、電圧電流変換器161の出力端子に接続されており、電圧電流変換器161からの電流で充電されて電圧V1を生成する。スイッチ162は、コンデンサ163と並列に接続されており、信号Vcoに応じでオン及びオフが制御される。
比較器164は、電圧V1と出力直流電圧Voとを比較し、比較結果を示す信号V2を出力する。エッジ検出回路165は、信号V2の立ち上がりエッジを検出し、検出結果を示す信号Vtimを生成する。
図4は、タイマー回路132の動作を示すタイミングチャートであり、駆動信号Dr、信号Vco、電圧V1及び出力直流電圧Vo、信号V2、信号Vtimを示す。まず、信号Vcoが立ち上がって、スイッチ162がオンして電圧V1がGNDレベルにリセットされる。信号Vcoはワンショットパルスなのでスイッチ162は電圧V1のリセット後に速やかにオフする。
スイッチ162のオフと同時に、コンデンサ163は電圧電流変換器161からの電流で充電され、その電圧V1が上昇する。電圧電流変換器161からの電流は入力直流電圧Viに比例するので、電圧V1の上昇速度も入力直流電圧Viに比例する。上昇する電圧V1が出力直流電圧Voより大きくなると、比較器164の出力信号V2が立ち上がり、信号V2の立ち上がりを検知したエッジ検出回路165はワンショットパルスの信号Vtimを立ち上げる。
信号Vcoの立ち上がりから信号Vtimの立ち上がりまでがオン時間Tonに相当する。即ち、入力直流電圧Viに比例する上昇速度で出力直流電圧Voに充電されるまでがオン時間Tonであるので、オン時間Tonは入力直流電圧Viに反比例し、出力直流電圧Voに比例する(Ton∝Vo/Vi)。
再び図1及び図2を用いて、続く動作の説明を行う。
時刻t0からオン時間Tonが経過した時刻t1において、信号Vtimが立ち上がると、スイッチ制御回路133は駆動信号Drを立ち下げ、スイッチ素子103をオフ状態にする。
一方、駆動信号Drのオン期間(t0〜t1)においてオン状態であったスイッチ143は、時刻t1における駆動信号Drの立下りとともにオフ状態となる。このことによって、電流乗算器141の出力電流Ioutによってコンデンサ142が充電されて、GNDレベルにリセットされていた電圧Vcrは上昇を開始する。電圧電流変換器153は、上昇する電圧Vcrに比例する電流を出力し、抵抗152には電圧降下が発生し、基準電圧Vrは、電圧Vr0から上昇を開始する。
時刻t2において出力直流電圧Voが基準電圧Vrを下回って信号Vcoが立ち上がり、時刻t0と同様の動作が行われる。即ち、時刻t1から時刻t2までがスイッチ素子103のオフ時間Toffとなる。以上のように、スイッチ素子103はオン時間Tonとオフ時間Toffの和であるスイッチング周期TSWで、スイッチング動作を繰り返す。
ここで、上記(式2)より、オフ時間Toffは、下記の(式3)で表わされる。
Toff=TSW−Ton=TSW・(1−Vo/Vi) ・・・(式3)
入力直流電圧Viと出力直流電圧Voが入力される電流乗算器141が、Vi/(Vi−Vo)に比例する出力電流Ioutを出力すると、コンデンサ142の電圧VcrもVi/(Vi−Vo)に比例する傾きで増加する。電圧Vcrを電圧電流変換器153で電流に変換して抵抗152に流すことにより、基準電圧VrもVi/(Vi−Vo)に比例する傾きで増加する。αを比例定数とすると、基準電圧Vrの傾きΔV/ΔTは、(式4)のように表される。
ΔV/ΔT=(α/TSW)・(Vi/(Vi−Vo)) ・・・(式4)
また、基準電圧Vrの振幅ΔVrは、下記の(式5)に示すように定数αとなる。
ΔVr=ΔV/ΔT × Toff
=(α/TSW)・(Vi/(Vi−Vo)) × TSW・((Vi−Vo)/Vi)
=α ・・・(式5)
特許文献1では、スイッチング周期の変動を抑制するために、基準電圧に重畳する擬似リップル電圧の振幅、即ちヒステリシス幅を調整しなくてはならなかった。しかしながら、本実施の形態における制御を行うことで、スイッチング周期TSWと基準電圧Vrの振幅ΔVrの両方を、入力直流電圧Vi及び出力直流電圧Voによらず理論式上では一定とすることができる。スイッチング周期TSWの変動を抑制できると、特に車載用途においてはラジオ周波数への干渉が抑制できる。基準電圧Vrの振幅ΔVrの変動を抑制できると、例えば比較器131の入力ダイナミックレンジに余裕ができる。即ち、スイッチングレギュレータ100は、広範な入出力電圧に対応できる。
次に、近年の車載バッテリの高電圧化に伴う、本実施の形態のスイッチングレギュレータ100を用いた車載電源システムの構成例を図5に示す。
この構成例の背景には、近年促進されている自動車の低燃費化技術として、駆動電流を低減するためにバッテリ電圧を従来の12Vから48Vにするシステム(いわゆる48Vシステム)がある。バッテリ電圧の高電圧化によって、モーターの駆動電流を1/4に低減できるため必要な配線径を小さくできる。このためモーターの小型化及びワイヤーハーネス重量を軽減できるので、低燃費化を実現できる。一方、12Vバッテリに比べて駆動電流は低減されるものの、モーターが負荷として接続されるため入力電圧は36V〜52Vで変動する。また、このシステムを構成する半導体及びキャパシタなどの各種電子デバイスは高耐圧化のためにサイズが大きくなる。このため12Vバッテリ時の電子デバイスが使用できるように、48Vから12Vのへ降圧する電源装置が必要になる。
図5は、本実施の形態に係るモーター制御システム200の構成例を示す図である。モーター制御システム200は、48V程度の高電圧V0から12V程度の中電圧V1に降圧するスイッチングレギュレータ201、電圧V1を6V程度の電圧V2に降圧するスイッチングレギュレータ202、さらに電圧V2を1.25V程度の低電圧V3に降圧するスイッチングレギュレータ203を有する。スイッチングレギュレータ201〜203は、図1のスイッチングレギュレータ100と同じ構成である。バッテリ204は、48V程度の電圧V0をスイッチングレギュレータ201の入力端子Viと、モーター205の電源端子Viに供給する。スイッチングレギュレータ201の出力電圧V1は、スイッチングレギュレータ202の入力端子Viとモーターのプリドライバ用電源端子Vpへ供給される。スイッチングレギュレータ202の出力電圧V2は、スイッチングレギュレータ203の入力端子Viと、低耐圧デバイス用の電源を供給するレギュレータ206の入力端子Viに供給される。スイッチングレギュレータ203の出力電圧V3はモーター制御マイコン207のCPU電源端子VCCに供給される。
自動車の運転による振動などの原因でバッテリ204が外れた場合、モーター205から電流が逆流してバッテリ電圧が過渡的に上昇する。またエンジン始動時はバッテリ204からモーター205へ過大な駆動電流が流れるため、バッテリ電圧が過渡的に低下する。このためスイッチングレギュレータ201は、上記のような入力電圧の過度変動に対して、出力電圧V1を安定化制御する必要がある。
レギュレータ206はセンサーなどノイズに敏感なデバイスの電源であるため、LDO(Low Drop Out)レギュレータが用いられる。LDOレギュレータは入力直流電圧Viと出力直流電圧Voの差電圧(Vi−Vo)に比例する電力損失が発生するので、入力直流電圧Viを出力直流電圧Voに近づける対策を行う。このためレギュレータ206の電源となるスイッチングレギュレータ202は、負荷変動に対して出力電圧変動の少ないものが要求される。特に急激な負荷変動に対して応答速度の速いヒステリシス制御方式は効果が大きい。
マイコン207は、高い安全機能及び低燃費化のために高度な演算を高速処理する必要があり高性能CPUが搭載される。このようなCPUには、動作クロックの高速化のため、寄生容量の小さい微細ルールのプロセスが使用されている。例えば、電源電圧が1V付近で動作するCPUであり、許容される電源電圧変動範囲は2.5%程度と非常に小さい。またCPUの動作モードにおける消費電流が大きいため、待機モードから動作モードに切り替わる際に急峻に電流が変動する。よって、スイッチングレギュレータ203には急峻な負荷変動に高速応答し出力電圧変動の少ないものが要求される。
以上のように本実施の形態に係るスイッチングレギュレータ100を用いることで、(1)広範囲の入力電圧に対応、(2)負荷過度変動に対応する高速応答(一例として、2.5%程度)の要求特性を満たすと共に、スイッチング周期の変動が抑制され、スイッチング周波数が変動することによりラジオ周波数と生じる干渉(スイッチングノイズ干渉)の発生を抑制することができる。
(実施の形態2)
実施の形態1では、駆動信号Drのオフ期間のみ基準電圧Vrを変化させた。本実施の形態では、駆動信号Drのオフ期間に加え、オン期間においても基準電圧Vrを変化させる構成について説明する。なお、以下では、先の実施の形態1との相違点を主に説明し、重複する説明は省略する。
図6は、本実施の形態に係るスイッチングレギュレータ100Aの構成を示す。図6に示すスイッチングレギュレータ100Aにおいて、制御回路107Aの構成が図1の制御回路107と異なるのは、制御回路107Aがリセットパルス生成回路124を備えている点である。
また、ヒステリシス生成回路112Aの構成がヒステリシス生成回路112と異なるのは、ヒステリシス生成回路112Aが電圧源144と信号生成回路145とを備えている点と、電流乗算器141Aの機能である。電圧源144は、スイッチ143と直列に接続されており、電圧Erを出力する。信号生成回路145は、電流乗算器141Aに入力される信号ON1及び信号ON2等を生成する。
以下、スイッチングレギュレータ100Aの動作を説明する。図7は、スイッチングレギュレータ100Aの動作を示すタイミングチャートである。
まず、時刻t0において、出力直流電圧Voが基準電圧Vr以下になると、比較器131の出力信号Vcoが立ち上がる。これにより、スイッチ制御回路133は、駆動信号Drを立ち上げ、スイッチ素子103をオン状態にする。
また、リセットパルス生成回路124は、駆動信号Drの立ち上がり時にリセットパルスVrstを生成する。これにより、スイッチ143が一旦オンし、コンデンサ142の電圧Vcrが電圧Erにリセットされる。その後、スイッチ143がオフされることで、電圧Vcrは、電流乗算器141Aから出力される電流に応じて減少する。具体的には、ヒステリシス生成回路112Aは、オン期間における電圧Vcrの傾き(即ち、基準電圧Vrの傾き)ΔVon/ΔTを、比例定数をαとして、下記の(式6)のように制御する。なお、以下で示す傾きとは、傾きの絶対値である。
ΔVon/ΔT=(α/TSW)・(Vi/Vo) ・・・(式6)
つまり、オン期間において、電流乗算器141Aの出力電流Ioutは、Vi/Voに比例する吸い込み電流であり、電圧Vcr(基準電圧Vr)は、Vi/Voに比例する傾きで低下する。
また、基準電圧Vrの振幅ΔVrは、上記(式2)、(式6)に基づき、下記の(式7)に示すように比例定数αに等しく、一定となる。
ΔVr=ΔV/ΔT × Ton
=(α/TSW)・(Vi/Vo) × TSW・Vo/Vi
=α ・・・(式7)
以上のように、本実施の形態のスイッチングレギュレータは、振幅ΔVrを入力直流電圧Vi及び出力直流電圧Voによらず一定値となる。これにより、制御回路は実施の形態1と同様、広範な入力直流電圧Vi及び出力直流電圧Voの変動に対応できる。
一方、実施の形態1と同様に、タイマー回路132によりオン時間Tonが計時され、時刻t1において信号Vtimがハイレベルになり、駆動信号Drが立ち下がる。
オフ期間においては、実施の形態1と同様の動作が行われる。つまり、電流乗算器141Aの出力電流Ioutは、Vi/(Vi−Vo)に比例し、電圧Vcr(基準電圧Vr)は、γを比例定数として(式8)に示すように、Vi/(Vi−Vo)に比例する傾きΔV/ΔTで上昇する。
ΔV/ΔT=(γ/TSW)・Vi/(Vi−Vo) ・・・(式8)
オフ期間における基準電圧Vrの振幅ΔVrは、上記(式3)、(式8)より、下記の(式9)に示すように比例定数γに等しく、一定となる。
ΔVr=ΔV/ΔT × Toff
=(γ/TSW)・Vi/(Vi−Vo) × TSW・(Vi−Vo)/Vi
=γ ・・・(式9)
そして、時刻t2において出力直流電圧Voが基準電圧Vr以下になると信号Vcoが立ち上がり、時刻t0と同様の動作が行われる。即ち、時刻t1から時刻t2までがスイッチ素子103のオフ時間Toffとなる。以上のように、スイッチ素子103はオン時間Tonとオフ時間Toffの和であるスイッチング周期TSWで、スイッチング動作を繰り返す。
時刻t0において基準電圧Vrは電圧Vr0と等しいが、1周期後の時刻t2では(式7)、(式9)より(式10)で表される電圧になる。
Vr=Vr0−α+γ・・・(式10)
上記(式10)の基準電圧Vrは、信号Vcoの立ち上がりにおいてリセットパルスにより電圧Vr0に戻る。リセット前に基準電圧Vrが電圧Vr0より大きくなると、リセット前後で比較器131の基準電圧Vrにオフセット電圧がなくなるため、チャタリングを発生し不安定になる。このため定数α、γは α>γ となるように設定する。
ここで、本実施の形態では、実施の形態1と異なり、オン期間においても基準電圧Vrが変化するため、基準電圧Vrが出力直流電圧Vo以上でハイとなる信号Vcoのパルス幅が変化する。図7のタイミングチャートでは、信号Vcoのハイ期間が短い場合であり、タイマー回路132がオン時間Tonを計時する前に、出力直流電圧Voが基準電圧Vrよりも高くなるため信号Vcoが立ち下がる。一方、図8のタイミングチャートは、信号Vcoのハイ期間が長い場合であり、オン時間Tonが計時された後に信号Vcoが立ち下がる。
図8において、上記のTonに相当する時刻t0〜t1を第1オン期間と呼び、その時間をTon1とする。また、オン時間Ton1が経過してから信号Vcoがたち下がる時刻t1〜t3を第2オン期間と呼び、その時間をTon2とする。
スイッチ制御回路133は、基準電圧Vrが出力直流電圧Vo以上となって出力信号Vcoが立ち上がってから、(1)オン時間Ton1が経過して信号Vtimが立ち上がるか、(2)出力直流電圧Voが基準電圧Vrよりも高くなって信号Vcoが立ち下がるか、の遅い方までの期間、スイッチ素子103をオンする駆動信号Drを生成する。
また、図8に示すように、ヒステリシス生成回路112Aは、第2オン期間における電圧Vcrの傾き(即ち、基準電圧Vrの傾き)ΔVon2/ΔTを、比例定数βとして下記の(式11)のように制御する。
ΔVon2/ΔT=(β/TSW)・(Vi/Vo) ・・・(式11)
ここで、定数βは定数αより小さく設定される。つまり、第1オン期間における電流乗算器141Aの出力電流Ioutは、第2オン期間における電流乗算器141Aの出力電流Ioutより大きく、第1オン期間における基準電圧Vrの傾きは、第2オン期間における基準電圧Vrの傾きより大きい。こうすることにより、オン期間が長くなっても基準電圧Vrの振幅が大きくなることを抑制できる。
図9を用いてこの効果を説明する。図9において、実線は第2オン期間の傾きが第1オン期間の傾きより小さい場合の基準電圧Vrを示し、点線は第2オン期間の傾きが第1オン期間の傾きと同じ場合の基準電圧Vrを示す。図に示すように、第2オン期間の傾きが第1オン期間の傾きと同じ場合には、オン期間が長くなるほど基準電圧Vrが低下し、その結果、基準電圧Vrの振幅が大きくなってしまう。一方、本実施の形態のように第2オン期間の傾きを第1オン期間の傾きより小さくことにより、この振幅の増加を抑制できる。
以下、電流乗算器141Aの具体的な回路構成を説明する。図10は電流乗算器141Aの回路構成図であり、図11は電流乗算器141Aに入力される制御信号のタイミングチャートである。図11に示す信号ON、信号ON1、信号ON2及び信号OFFは、信号生成回路145により信号Vco及び信号Vtimから生成される。
信号ONは、オン期間(第1オン期間及び第2オン期間を含む)においてハイレベルとなる信号である。信号ON1は、第1オン期間においてハイレベルとなる信号である。信号ON2は、第2オン期間においてハイレベルとなる信号である。信号OFFは、信号ONの反転信号であり、オフ期間においてハイレベルとなる信号である。
図10において、電流乗算器141Aは、電流源回路171、172及び173と、マルチプライヤ174と、出力カレントミラー回路175とを含む。IViは入力直流電圧Viに比例した電流であり、IVoは出力直流電圧Voに比例した電流である。また、2IVoは、IVoの2倍の電流であり、Iaは一定の直流電流である。
電流源回路171、172及び173から出力される電流I1、I2及びI3は、オン期間においては下記の(式12)で表わされ、オフ期間においては下記の(式13)で表わされる。
I1=IVo+Ia, I2=IVi−Ia, I3=−IVo ・・・(式12)
I1=IVi+Ia−IVo, I2=IVi−Ia, I3=IVo−IVi ・・・(式13)
また、マルチプライヤ174に含まれるNPNトランジスタQN(N=1、2、3、4)のエミッタ電流をI(QN)とすると、以下の(式14)及び(式15)の関係が成り立つ。
I(Q3)+I(Q1)=I1, I(Q2)=I(Q1)+I2 ・・・(式14)
∴ I(Q2)=−I(Q3)+I1+I2 ・・・(式15)
また、QNのベースーエミッタ間電圧をVBE(QN)とすると以下の(式16)の関係が成り立つ。
VBE(Q1)+VBE(Q2)=VBE(Q3)+VBE(Q4) ・・・(式16)
トランジスタQNのエミッタ電流は、 I(QN)=Is・exp{VBE(QN)/(kT)}で表されるので、以下の(式17)及び(式18)の関係が成り立つ。
I(Q1)×I(Q2)=Is・exp{VBE(Q1)/kT}×Is・exp(VBE(Q2)/kT) ・・・(式17)
I(Q3)×I(Q4)=Is・exp{VBE(Q3)/kT}×Is・exp(VBE(Q4)/kT) ・・・(式18)
(式16)〜(式18)より、以下の(式19)が得られる。
I(Q4)=I(Q1)×I(Q2)/I(Q3) ・・・(式19)
(式19)に(式14)及び(式15)を代入して(式20)が得られる。
I(Q4)=(−I(Q3)+I1)・(−I(Q3)+I1+I2)/I(Q3)
・・・(式20)
NPNのhFE>>1を用いて、I(Q4)、I(Q3)は以下の(式21)のように近似される。
I(Q4)=I4、I(Q3)=−I3 ・・・(式21)
(式21)を(式20)に代入して(式22)が得られる。
I4=−(I3+I1)・(I3+I1+I2)/I3 ・・・(式22)
よって、オン期間の電流I4は(式23)で表わされる。
I4=−(−Ivo+Ivo+Ia)・(−Ivo+Ivo+Ia+Ivi−Ia)/(−Ivo)=Ia・(Ivi/Ivo) ・・・(式23)
つまり、電流乗算器141Aの出力電流Ioutに対して下記の(式24)が成り立つ。
Iout ∝ Vi/Vo ∝ (1/Ton) ・・・(式24)
つまり、オン期間の電流乗算器141Aの出力電流IoutはVi/Voに比例する。
また、オフ期間の電流I4は、下記の(式25)で表わされる。
I4=−(Ia)・(Ivi)/(Ivo−Ivi)=Ia/(1−Ivo/Ivi) ・・・(式25)
つまり、電流乗算器141Aの出力電流Ioutに対して下記の(式26)が成り立つ。
Iout ∝ 1/(1−Vo/Vi) ∝ (1/Toff)・・・(式26)
つまり、オフ期間の電流乗算器141Aの出力電流Ioutは(1−Vo/Vi)に比例する。
また、出力カレントミラー回路175のミラー比は(α>β)に設定されている。これにより、第2オン期間の出力電流Ioutは、第1オン期間の出力電流Ioutより小さくなる。
また、図10に示す構成において、信号ON1及び信号ON2を常にオフ(ローレベル)とすることにより、実施の形態1の電流乗算器141の機能を実現できる。
(実施の形態3)
図12は、実施の形態2における図7のタイミングチャートに対して、オフセット電圧Vofを追加した図である。タイマー回路132で計時されるオン時間Ton経過前に、出力直流電圧Voが基準電圧Vrよりも高くなって電圧Vcoが立ち下がった場合、基準電圧Vrはリセット電圧Vr0よりも必ず低くなるため、オフセット電圧Vof=(Vr0−Vr)が生じる。このオフセット電圧Vofが入力直流電圧Viと出力直流電圧Voの比Vo/Viに影響することを、例えばVo/Viが大きい場合について説明する。
図13は、実施の形態2における図8のタイミングチャートに対して、オフセット電圧Vofを追加した図であり、信号Vcoがオン時間Ton経過後に立ち下がった場合を示す。オン時間Ton経過後の第2オン期間Ton2中も電圧Vrの振幅が増大するため、Vo/Viが小さい場合と比較してオフセット電圧Vofが大きくなり、出力直流電圧Voが低下してしまう。
そこで補正回路を設けることにより、入出力直流電圧比Vo/Viによる変動を抑制する構成について説明する。
図14は、実施の形態3に係るスイッチングレギュレータ100Bの構成を示す図である。図14に示すスイッチングレギュレータ100Bは、制御回路107Bの構成が図6に示す制御回路107Aと異なり、出力直流電圧Voを補正する補正回路114を備える。
補正回路114は、差電圧入力電流増幅出力器である増幅器181から構成される。
増幅器181は、基準電圧源151の電圧Vr0と出力直流電圧Voとを比較し、その電圧差(Vr0−Vo)に応じた出力電流を増幅生成する。増幅器181の出力は抵抗152と比較器131の正の入力端子とに接続され、その出力電流は抵抗152に流れる。
図15は、本実施の形態に係るスイッチングレギュレータ100Bのタイミングチャートである。図13と同様に、タイマー回路132で計時されるオン時間Ton経過前に、出力直流電圧Voが基準電圧Vrよりも大きくなりVcoが立ち下がった場合を示す。オフセット電圧Vof=Vr0−Vrが生じるが、補正回路114は、オフセット電圧Vofに応じた出力電流を抵抗152に流すため電圧Vrを上昇させ、最終的には基準電圧Vrと電圧Vr0が等しくなるところで電圧が釣り合い、オフセット電圧Vofは相殺される。
図16は図13と同様に、信号Vcoがオン時間Ton経過後に立ち下がった場合を示す図である。この場合も補正回路114は、出力直流電圧Voと、基準電圧源151の出力電圧である電圧Vr0とを比較し、出力電流を抵抗152に流す。これにより、両電圧がほぼ等しくなるように基準電圧Vrの動作点が補正されるためオフセット電圧Vofは相殺される。結果として入出力電圧比Vo/Viによるオフセット電圧の変動はなくなる。
図17は、本実施の形態における変形例に係るスイッチングレギュレータ100Cの構成図である。図17に示すスイッチングレギュレータ100Cは、図14に示すスイッチングレギュレータ100Bに対して、制御回路107Cに含まれる補正回路114Cの構成が、制御回路107Bに含まれる補正回路114の構成と異なる。
補正回路114Cは、増幅器181と抵抗182とを備える。抵抗182はスイッチングレギュレータ100Cの出力端子Voと駆動信号生成回路の比較器131の負の入力端子との間に接続される。増幅器181の正の入力端子には出力直流電圧Voが印加され、負の入力端子は基準電圧源151に接続され、出力端子は抵抗182と比較器131の負の入力端子との接続点に接続される。
図18は、図17に示したスイッチングレギュレータ100Cのタイミングチャートである。出力電圧補正がない場合には、時刻t2で基準電圧Vrと出力直流電圧Voとが同電圧となり比較器131の出力信号が反転する。この時、基準電圧(図中、抵抗152の電圧)Vrは基準電圧源151の電圧Vr0にリセットされる。電圧Vrは電圧Vr0よりも必ず小さくなるように設定されるため、出力直流電圧Voには電圧Vr0からのオフセット電圧Vofが生じる。
ところが本変形例に係るスイッチングレギュレータ100Cでは、オフセット電圧Vofによって補正回路114Cの増幅器181の正の入力端子の電圧が下がり、補正回路114Cの増幅器181は、負方向の電流を出力する。この負電流によって比較器131の負の入力端子の電圧Vaは、出力直流電圧Voから抵抗182の電圧降下分だけ下がる。よって、出力直流電圧Voが上がる方向に制御される。
補正回路114Cは、出力直流電圧Voと電圧Vr0が等しくなるところで釣り合うため、オフセット電圧Vofは相殺される。
このように、本実施の形態では、補正回路114又は114Cにより電圧Vrの動作点を補正することで、入力電圧の変動よって発生する出力電圧の変動を低減することができる。
(実施の形態4)
本実施の形態では、電圧電流変換器153として差動出力型の変換器を用いた構成を説明する。図19は、本実施の形態4に係るスイッチングレギュレータ100Dの構成図である。図19に示すスイッチングレギュレータ100Dは、制御回路107Dに含まれる基準電圧生成回路113Dの構成が図6に示す制御回路107Aに含まれる基準電圧生成回路113と異なり、差動電流出力型の電圧電流変換器153Dと抵抗182とを備える。
図19に示す抵抗182は、出力直流電圧Voが出力される出力端子と比較器131の負の入力端子との間に接続されている。また、電圧電流変換器153Dの入力端子には電流乗算器141Aの出力電圧Vcrが印加される。電圧電流変換器153Dは、プラス出力端子にγ・Vcrに比例する電流を出力し、マイナス出力に−γ・Vcrに比例する電流を出力する。γは0<γ<1を満たす比例定数であり、ここではγ=1/2として説明する。電圧電流変換器153Dの正の出力電流Ivr+は比較器131の正の入力端子と抵抗152との接続点に供給され、負の出力電流Ivr−は比較器131の負入力端子と抵抗182との接続点に供給される。
図20は、本実施の形態に係るスイッチングレギュレータ100Dのタイミングチャートである。時刻t0において比較器131の正の入力電圧Vrは電圧Vr0にリセットされ、負の入力電圧Vaは出力直流電圧Voにリセットされる。Ton時間後の時刻t1において比較器131の正の入力電圧Vr及び負の入力電圧Vaはそれぞれ、Vr=Vr0+(1/2)・Vcr・Ton、Va=Vo−(1/2)・Vcr・Tonであるため、正の入力電圧Vrと負の入力電圧Vaとの差電圧ΔVr2は以下の(式27)で表される。
ΔVr2=Va−Vr=−(Vr0−Vo)+Vcr・Ton・・・(式27)
一方で、実施の形態2の時刻t1における比較器131の正の入力電圧Vrの振幅ΔVr1は、 ΔVr1=Vcr・Tonであるため、(式27)で表される実施の形態4の入力電圧の振幅ΔVr2の方が小さい。
実施の形態2で電圧電流変換器153の出力電流を例えば1/2とすることで比較器131の入力差電圧振幅を1/2に下げることはできるが、この場合、比較器131の検出時の基準電圧Vrとリセット後の基準電圧Vrとの差電圧ΔVh1も1/2になる。
差電圧ΔVh1が小さくなると、差電圧ΔVh1を上回る外乱ノイズが入る可能性が高くなるため、比較器131はチャタリングを発生しスイッチング動作が不安定になる。
一方、実施の形態4では正の入力電圧Vrの検出時とリセット後の差電圧が1/2になり、負の入力電圧Vaの検出時とリセット後の差電圧は1/2になるが、比較器131は正負の入力電圧差を検出するため、検出時とリセット後の電圧差ΔVh2は実施の形態2と同じになる。
本実施の形態では、基準電圧Vrの電圧振幅を下げることで、比較器131の入力ダイナミックレンジが狭くなった場合でも安定動作を実現できる。よって、本実施の形態の構成は、特に低電圧動作させる場合に有用である。
なお、上記実施の形態に係るスイッチングレギュレータ100、100A、100B、100C又は100Dの全て又は一部は典型的には集積回路であるLSIとして実現される。これらは個別に1チップ化されてもよいし、一部又は全てを含むように1チップ化されてもよい。
例えば、図21に示す半導体集積回路180のように、スイッチ素子103と、ダイオード104と、制御回路107とが1チップ化されてもよい。1チップ化によるメリットは、部品点数が削減されることによるシステムの小型化である。逆にスイッチ素子103とダイオード104は発熱源となるため、熱が集中するデメリットもある。よって、用途に応じて構成を最適化することが重要である。なお、図21では、実施の形態1に係るスイッチングレギュレータ100の例を示しているが、実施の形態2に係るスイッチングレギュレータ100A、実施の形態3に係るスイッチングレギュレータ100B、100C、又は、実施の形態4に係るスイッチングレギュレータ100Dに対しても同様である。
また、集積回路化はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。LSI製造後にプログラムすることが可能なFPGA(Field Programmable Gate Array)、又はLSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
以上、本実施の形態に係るスイッチングレギュレータについて説明したが、本発明は、この実施の形態に限定されるものではない。
例えば、上記回路図に示す回路構成は、一例であり、本発明は上記回路構成に限定されない。つまり、上記回路構成と同様に、本発明の特徴的な機能を実現できる回路も本発明に含まれる。例えば、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列又は並列に、スイッチング素子(トランジスタ)、抵抗素子、又は容量素子等の素子を接続したものも本発明に含まれる。言い換えると、上記実施の形態における「接続される」とは、2つの端子(ノード)が直接接続される場合に限定されるものではなく、同様の機能が実現できる範囲において、当該2つの端子(ノード)が、素子を介して接続される場合も含む。
また、ハイ/ローにより表される論理レベル又はオン/オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。さらに、上で示した論理回路の構成は本発明を具体的に説明するために例示するものであり、異なる構成の論理回路により同等の入出力関係を実現することも可能である。また、トランジスタ等のn型及びp型等は、本発明を具体的に説明するために例示するものであり、これに限定されない。
また、ブロック図等における機能ブロック(回路ブロック)の分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。
また、上記説明におけるトランジスタの種別(MOSトランジスタ又はバイポーラトランジスタ)は一例であり、他の種別のトランジスタが用いられもよい。
以上、一つまたは複数の態様に係るスイッチングレギュレータについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
本発明は、スイッチングレギュレータに適用でき、特に車載用マイコン電源のスイッチングレギュレータに有用である。
100、100A、100B、100C、100D、201、202、203 スイッチングレギュレータ
101 直流電圧源
102 負荷
103 スイッチ素子
104 ダイオード
105 インダクタ
106 出力コンデンサ
107、107A、107B、107C、107D 制御回路
111 駆動信号生成回路
112、112A ヒステリシス生成回路
113、113D 基準電圧生成回路
114、114C 補正回路
124 リセットパルス生成回路
131、164 比較器
132 タイマー回路
133 スイッチ制御回路
141、141A 電流乗算器
142、163 コンデンサ
143、162 スイッチ
144 電圧源
145 信号生成回路
151 基準電圧源
152、182 抵抗
153、153D、161 電圧電流変換器
165 エッジ検出回路
171、172、173 電流源回路
174 マルチプライヤ
175 出力カレントミラー回路
180 半導体集積回路
181 増幅器
204 バッテリ
205 モーター
206 レギュレータ
207 マイコン

Claims (12)

  1. 入力直流電圧が入力される入力端子と、出力直流電圧が出力される出力端子との間に接続され、駆動信号に応じてオン及びオフするスイッチ素子と、
    前記入力直流電圧と前記出力直流電圧とが入力されるヒステリシス生成回路と、
    出力電流または出力電圧に比例する傾きを有する基準電圧を生成する基準電圧生成回路と、
    前記基準電圧と前記出力直流電圧とを比較して前記駆動信号を生成する駆動信号生成回路と、を備え、
    前記ヒステリシス生成回路は、前記入力直流電圧を前記入力直流電圧と前記出力直流電圧との差電圧で除した値に比例する前記出力電流または前記出力電圧を生成する
    スイッチングレギュレータ。
  2. 前記駆動信号生成回路は、
    第1入力端子と第2入力端子とを有し、前記第1入力端子に印加される前記基準電圧と前記第2入力端子に印加される前記出力直流電圧とを比較する比較器と、
    前記比較器の出力信号が反転してから、前記出力直流電圧に比例し、かつ前記入力直流電圧に反比例する時間長を計時するタイマー回路と、
    前記比較器の出力信号が反転してから前記時間長が経過するまでの期間、前記スイッチ素子をオンする前記駆動信号を生成するスイッチ制御回路と、
    を備える請求項1記載のスイッチングレギュレータ。
  3. 前記ヒステリシス生成回路は、
    前記出力電流を生成する電流乗算器を有する
    請求項記載のスイッチングレギュレータ。
  4. 前記ヒステリシス生成回路は、さらに、
    前記出力電流で充電されるコンデンサと、
    前記駆動信号に応じて、前記コンデンサの電圧を放電するスイッチと、
    を備える請求項記載のスイッチングレギュレータ。
  5. 前記基準電圧生成回路は、
    基準電圧源と、
    前記基準電圧源に接続されている第1抵抗と、
    前記コンデンサの電圧を電流に変換し、当該電流を前記第1抵抗に供給する電圧電流変換器と、
    を備える請求項4記載のスイッチングレギュレータ。
  6. 前記電流乗算器の生成する前記出力電流は、さらに、
    前記スイッチ素子のオン期間において、前記入力直流電圧に比例し、かつ前記出力直流電圧に反比例する
    請求項記載のスイッチングレギュレータ。
  7. 前記スイッチ制御回路は、
    前記比較器の出力信号が反転してから、(1)前記タイマー回路での時間長が経過する、または(2)前記比較器の出力信号が再度反転する、のうち遅い方までの期間、前記スイッチ素子をオンする前記駆動信号を生成し、
    前記ヒステリシス生成回路は、
    前記出力信号が反転してから前記時間長が経過するまでの第1オン期間における前記電流乗算器の出力電流は、前記時間長が経過してから前記比較器の出力信号が再反転するまでの第2オン期間における前記電流乗算器の出力電流より大きい、
    請求項6記載のスイッチングレギュレータ。
  8. 前記スイッチングレギュレータは、
    前記基準電圧源の電圧と前記出力直流電圧との差電圧を電流へ増幅変換する増幅器を備え、前記増幅器の出力電流は前記基準電圧生成回路の前記第1抵抗に供給される
    請求項5記載のスイッチングレギュレータ。
  9. 前記スイッチングレギュレータは、
    前記基準電圧源の電圧と前記出力直流電圧との差電圧を電流へ増幅変換する増幅器と、
    前記スイッチングレギュレータの前記出力端子と前記駆動信号生成回路の前記比較器の第2入力端子との間に接続された第2抵抗とを備え、
    前記電圧電流変換器の出力電流を前記第1抵抗に供給し、
    前記増幅器の出力電流を前記第2抵抗に供給するように構成される
    請求項記載のスイッチングレギュレータ。
  10. 前記基準電圧生成回路は、
    前記スイッチングレギュレータの前記出力端子と前記駆動信号生成回路の前記比較器の第2入力端子との間に接続された第2抵抗を備え、
    前記電圧電流変換器は互いに極性が異なる電流を出力する第1電流出力端子及び第2電流出力端子を有し、
    前記電圧電流変換器の前記第1電流出力端子から前記第1抵抗に電流を供給し、
    前記電圧電流変換器の前記第2電流出力端子から前記第2抵抗に電流を供給するように構成される
    請求項記載のスイッチングレギュレータ。
  11. 前記スイッチングレギュレータの一部または全ては集積回路化されている
    請求項1〜10のいずれか1項に記載のスイッチングレギュレータ。
  12. 前記スイッチングレギュレータは車載用である
    請求項1〜11のいずれか1項に記載のスイッチングレギュレータ。
JP2018529840A 2016-07-29 2017-07-21 スイッチングレギュレータ Active JP6964585B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016150342 2016-07-29
JP2016150342 2016-07-29
PCT/JP2017/026421 WO2018021172A1 (ja) 2016-07-29 2017-07-21 スイッチングレギュレータ

Publications (2)

Publication Number Publication Date
JPWO2018021172A1 JPWO2018021172A1 (ja) 2019-05-09
JP6964585B2 true JP6964585B2 (ja) 2021-11-10

Family

ID=61017065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018529840A Active JP6964585B2 (ja) 2016-07-29 2017-07-21 スイッチングレギュレータ

Country Status (4)

Country Link
US (1) US10951115B2 (ja)
JP (1) JP6964585B2 (ja)
CN (1) CN109478847B (ja)
WO (1) WO2018021172A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750357B (zh) * 2018-03-23 2021-12-21 力智電子股份有限公司 電流鏡校正電路及電流鏡校正方法
WO2021196081A1 (en) * 2020-04-01 2021-10-07 Texas Instruments Incorporated Constant ripple injection circuit for switching converter

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279875B2 (en) * 2005-06-16 2007-10-09 Ge Gan High switching frequency DC-DC converter with fast response time
JP4630165B2 (ja) * 2005-09-21 2011-02-09 パナソニック株式会社 Dc−dcコンバータ
US8138739B1 (en) * 2008-10-03 2012-03-20 Fairchild Semiconductor Corporation Circuits and methods for improving transient response of hysteretic DC-DC converters
US8164391B2 (en) * 2010-07-28 2012-04-24 Active-Semi, Inc. Synchronization of multiple high frequency switching power converters in an integrated circuit
CN102097934A (zh) * 2011-02-25 2011-06-15 浙江大学 迟滞模式降压型dc/dc开关变换器
US8704587B2 (en) * 2012-07-23 2014-04-22 Freescale Semiconductor, Inc. Configurable multistage charge pump using a supply detect scheme
CN103036432B (zh) * 2012-12-07 2015-02-25 上海电力学院 基于纹波的pwm滞环控制方法
US20160204702A1 (en) * 2015-01-08 2016-07-14 Broadcom Corporation Low Output Ripple Adaptive Switching Voltage Regulator

Also Published As

Publication number Publication date
JPWO2018021172A1 (ja) 2019-05-09
WO2018021172A1 (ja) 2018-02-01
US20190157973A1 (en) 2019-05-23
CN109478847B (zh) 2021-02-26
CN109478847A (zh) 2019-03-15
US10951115B2 (en) 2021-03-16

Similar Documents

Publication Publication Date Title
US9785176B2 (en) Small-circuit-scale reference voltage generating circuit
US9548654B2 (en) DC-DC converter with temperature, process and voltage compensated dead time delay
US9195247B2 (en) DC-DC converter
TWI698733B (zh) 參考電壓產生電路以及具備該電路的dcdc轉換器
JP4666345B2 (ja) チャージポンプ回路
JP2006053898A (ja) 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器
KR100666977B1 (ko) 다전원 공급 회로 및 다전원 공급 방법
JP4721274B2 (ja) Dc/dcコンバータ
TW201428443A (zh) 二級低壓降線性電源供應系統與方法
US9893618B2 (en) Voltage regulator with fast feedback
KR20150106356A (ko) Dc/dc 컨버터
CN111555615B (zh) 一种适用于升降压变换器的频率调节电路
US9374007B2 (en) DC/DC converter
JP6964585B2 (ja) スイッチングレギュレータ
JP5798328B2 (ja) スイッチングレギュレータ制御回路及びスイッチングレギュレータ
US20060290336A1 (en) Voltage regulator load compensator
JP2010115072A (ja) レギュレータ回路
JP3833440B2 (ja) 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器
CN112882528B (zh) 负载开关的控制电路
JP2019022295A (ja) スイッチングレギュレータ
JP5856513B2 (ja) ボルテージレギュレータ
JP4456091B2 (ja) 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器
US11626802B2 (en) Detection circuit and DC-DC converter
JP3688241B2 (ja) スイッチング電源装置
CN116388544A (zh) 用于dc-dc变换器的峰值电流控制电路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200210

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211019

R150 Certificate of patent or registration of utility model

Ref document number: 6964585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150