JP6098057B2 - 電源の制御回路、電源装置及び電源の制御方法 - Google Patents

Description

本発明は、電源の制御回路、電源装置及び電源の制御方法に関するものである。

電子機器等において、負荷への電力供給にスイッチング電源が用いられており、例えば直流電圧を別の直流電圧に変換するＤＣ−ＤＣコンバータが用いられている。従来、ＤＣ−ＤＣコンバータに関しては、様々な制御方式が提案されている（例えば、特許文献１参照）。

図１６は、従来のボトム検出コンパレータ方式のＤＣ−ＤＣコンバータの一例を示す。このＤＣ−ＤＣコンバータ４は、コンバータ部５と制御回路６とを備えている。コンバータ部５は、メイン側のＰチャネルＭＯＳトランジスタＴ１１と、同期側のＮチャネルＭＯＳトランジスタＴ１２と、コイルＬ１１と、コンデンサＣ１１とを有している。

制御回路６内の比較器８０は、出力電圧Ｖｏと基準電圧ＶＲ０とを比較し、その比較結果に応じた信号レベルの出力信号Ｓ１１をＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）８１のセット端子Ｓに出力する。例えば、出力電圧Ｖｏが基準電圧ＶＲ０よりも低くなると、比較器８０からＨレベルの出力信号Ｓ１１が出力される。このＨレベルの出力信号Ｓ１１に応答して、ＲＳ−ＦＦ回路８１は、セット状態になってＨレベルの出力信号ＳＧ１１を出力する。すると、駆動回路８３は、Ｌレベルの制御信号ＤＨ，ＤＬを出力し、トランジスタＴ１１をオンさせるとともにトランジスタＴ１２をオフさせる。このようにトランジスタＴ１１がオンするオン時間Ｔｏｎにおいては、入力電圧Ｖｉの供給される入力端子ＰｉからトランジスタＴ１１及びコイルＬ１１を通じて出力端子Ｐｏに電流が流れる。これにより、コイルＬ１１に流れるコイル電流ＩＬ１が増加し、コンデンサＣ１１の等価直列抵抗ＥＳＲにより出力電圧Ｖｏが上昇する。

また、上記Ｈレベルの出力信号ＳＧ１１に応答して、タイマ回路８２は、出力信号ＳＧ１１の立ち上がりタイミングから、入力電圧Ｖｉと出力電圧Ｖｏに依存した時間経過後にＨレベルとなる出力信号Ｓ１２を生成する。このＨレベルの出力信号Ｓ１２に応答して、ＲＳ−ＦＦ回路８１は、リセット状態になってＬレベルの出力信号ＳＧ１１を出力する。すると、駆動回路８３は、Ｈレベルの制御信号ＤＨ，ＤＬを出力し、トランジスタＴ１１をオフさせるとともにトランジスタＴ１２をオンさせる。このように、入力電圧Ｖｉと出力電圧Ｖｏに依存した時間だけトランジスタＴ１１がオンされた後に、そのトランジスタＴ１１がオフされる。トランジスタＴ１２がオフするオフ時間Ｔｏｆｆにおいては、グランドからトランジスタＴ１１及びコイルＬ１１を通じて出力端子Ｐｏに電流が流れ、コイルＬ１１に蓄積されたエネルギーが出力端子Ｐｏに向けて放出される。これにより、コイル電流ＩＬ１が減少し、コンデンサＣ１１の等価直列抵抗ＥＳＲにより出力電圧Ｖｏが低下する。

そして、再度、出力電圧Ｖｏが基準電圧ＶＲ０よりも低くなると、出力電圧Ｖｏと入力電圧Ｖｉに依存した時間だけトランジスタＴ１１がオンされる。このようなオン時間Ｔｏｎとオフ時間Ｔｏｆｆを繰り返すことにより、出力電圧Ｖｏの平均値が基準電圧ＶＲ０（目標電圧）に維持される。

このように、ボトム検出コンパレータ方式のＤＣ−ＤＣコンバータ４は、比較器８０で出力電圧Ｖｏと基準電圧ＶＲ０を比較し、その比較結果に応じたタイミングから所定時間だけトランジスタＴ１１をオンする。したがって、ＤＣ−ＤＣコンバータ４は、トランジスタＴ１１のオフ時間Ｔｏｆｆを調整することにより、出力電圧Ｖｏを安定させるようにしている。

次に、タイマ回路８２の内部構成例を説明する。
図１７に示すように、タイマ回路８２は、オペアンプ８４と、抵抗Ｒ８０，Ｒ８１，Ｒ８２と、ＮチャネルＭＯＳトランジスタＴ８０と、ＰチャネルＭＯＳトランジスタＴ８１，Ｔ８２と、コンデンサＣ８０と、スイッチＳＷ８０と、比較器８５とを有している。

オペアンプ８４の非反転入力端子には、入力電圧Ｖｉを抵抗Ｒ８０と抵抗Ｒ８１とで分圧した電圧が供給される。オペアンプ８４の出力端子は、トランジスタＴ８０のゲートに接続されている。トランジスタＴ８０のソースは、オペアンプ８４の反転入力端子に接続されるとともに、抵抗Ｒ８２を介してグランドに接続されている。オペアンプ８４は、抵抗Ｒ８２とトランジスタＴ８０との間のノードの電位を、入力電圧Ｖｉの分圧電圧と等しくするように、トランジスタＴ８０のゲート電圧を生成する。このため、抵抗Ｒ８２の両端子間には、この抵抗Ｒ８２の抵抗値と、抵抗Ｒ８２の両端子間の電位差（入力電圧Ｖｉの分圧電圧）とに応じた電流Ｉ８０、つまり入力電圧Ｖｉに比例した電流Ｉ８０が流れる。

上記トランジスタＴ８０のドレインはトランジスタＴ８１のドレインに接続されている。そして、カレントミラー接続されたトランジスタＴ８１，Ｔ８２により、トランジスタＴ８０に流れる電流Ｉ８０に比例した電流Ｉ８１がトランジスタＴ８２に流れることになる。すなわち、トランジスタＴ８２には、入力電圧Ｖｉに比例した電流Ｉ８１（＝Ａ×Ｖｉ）が流れる。

上記ＲＳ−ＦＦ回路８１（図１６参照）から出力される出力信号ＳＧ１１がＬレベルのとき（メイン側のトランジスタＴ１１がオフのとき）には、スイッチＳＷ８０がオンされ、トランジスタＴ８２とコンデンサＣ８０との間のノードＮ８０の電圧ＶＮ８０はグランドレベルになる。このとき、電圧ＶＮ８０が出力電圧Ｖｏよりも低くなるため、比較器８５からはＬレベルの出力信号Ｓ１２が出力される。一方、出力信号ＳＧ１１がＨレベルのとき（トランジスタＴ１１がオンのとき）には、スイッチＳＷ８０がオフされ、入力電圧Ｖｉに比例した電流Ｉ８１によりコンデンサＣ８０が充電される。この結果、ノードＮ８０の電圧ＶＮ８０は、グランドレベルから入力電圧Ｖｉに比例した傾斜で上昇する。この電圧ＶＮ８０が出力電圧Ｖｏよりも高くなると、比較器８５からＨレベルの出力信号Ｓ１２が出力される。そして、このＨレベルの出力信号Ｓ１２が図１６に示したＲＳ−ＦＦ回路８１のリセット端子Ｒに入力されることにより、メイン側のトランジスタＴ１１のオン時間Ｔｏｎが決定される。以上のことから、トランジスタＴ１１のオン時間Ｔｏｎ、具体的にはトランジスタＴ１１がオンしてからＨレベルの出力信号Ｓ１２が出力されるまでの期間は、入力電圧Ｖｉと出力電圧Ｖｏに依存する。具体的には、トランジスタＴ１１のオン時間Ｔｏｎは、

と表わすことができる。また、ＤＣ−ＤＣコンバータ４の無負荷時におけるスイッチング周波数ｆｏｓｃは、トランジスタＴ１１のオンデューティをＤ＝Ｖｏ／Ｖｉとすると、

と表わすことができる。この式２より、入力電圧Ｖｉ及び出力電圧Ｖｏの項がキャンセルされ、スイッチング周波数ｆｏｓｃは、任意のコンデンサＣ８０の容量値及び比例係数Ａのみによって決定されることが分かる。このように、上記タイマ回路８２を持つＤＣ−ＤＣコンバータ４は、入力電圧Ｖｉと出力電圧Ｖｏに応じて所望のスイッチング周波数ｆｏｓｃに擬似的に合わせることから、適時オン時間制御（Adaptive on time）のＤＣ−ＤＣコンバータと呼ばれている。

しかし、上記式２は、トランジスタＴ１１のオンデューティＤをＤ＝Ｖｏ／Ｖｉとして導出したが、実際のトランジスタＴ１１のオンデューティは、出力電流ＩｏによるトランジスタＴ１１，Ｔ１２のオン抵抗及びコイルＬ１１の等化直流抵抗ＤＣＲの損失で変わる。すなわち、トランジスタＴ１１の実際のオンデューティＤｔｕｒｅは、トランジスタＴ１１，Ｔ１２のオン抵抗をそれぞれＲｔ１１，Ｒｔ１２とすると、

となる。このため、ＤＣ−ＤＣコンバータ４のスイッチング周波数ｆｏｓｃは、

となる。この式４から明らかなように、入力電圧Ｖｉ及び出力電圧Ｖｏの項がキャンセルされず、出力電流Ｉｏによる損失によってＤＣ−ＤＣコンバータ４のスイッチング周波数ｆｏｓｃが変動してしまう。また、入力電圧Ｖｉ又は出力電圧Ｖｏが変動した場合にも、スイッチング周波数ｆｏｓｃが変動してしまう。このようなスイッチング周波数ｆｏｓｃの変動は、スイッチングにより発生するノイズに対する対策を難しくする。周波数が一定であれば、その周波数に応じて対策することができるからである。また、複数のＤＣ−ＤＣコンバータを動作させると、ＤＣ−ＤＣコンバータ間のスイッチング周波数の差に起因して、複数のスイッチング周波数が干渉し合ってＥＭＩノイズを発生するという問題がある。

そこで、ＤＣ−ＤＣコンバータのスイッチング周波数が所定の範囲内から外れたときに、メイン側のスイッチ回路をオン・オフする制御信号のパルス幅を可変することにより、スイッチング周波数の変動を抑える第１の従来技術が提案されている（例えば、特許文献２参照）。

また、メイン側のスイッチ回路のオフ時間（又はオン時間）に応じた電流を生成し、その電流に応じてメイン側のスイッチ回路のオフ時間（又はオン時間）を制御することにより、スイッチング周波数の変動を抑える第２の従来技術が提案されている（例えば、特許文献３参照）。この場合には、例えば図１７に示したタイマ回路８２の代わりに、図１８に示したオン時間設定回路９０が設けられる。

オン時間設定回路９０は、オン時間制御回路９１と、電流源９２と、コンデンサＣ９０と、ダイオードＤ９０と、比較器９３とを有している。オン時間制御回路９１は、ＲＳ−ＦＦ回路８１の出力信号ＳＧ１１に応答して、その出力信号ＳＧ１１のＨレベルのパルス幅（トランジスタＴ１１のオン時間Ｔｏｎ）に応じた電流Ｉ９０を生成させるように電流源９２を制御する。具体的には、電流源９２は、トランジスタＴ１１のオン時間Ｔｏｎに反比例した電流Ｉ９０を生成する。そして、電流Ｉ９０によりコンデンサＣ９０から放電した電圧が一定電圧Ｖ１１を横切ったときに、比較器９３からＨレベルの出力信号Ｓ１２ａが出力される。すると、Ｈレベルの出力信号Ｓ１２ａに応答して、ＲＳ−ＦＦ回路８１からＬレベルの出力信号ＳＧ１１が出力され、そのＬレベルの出力信号ＳＧ１１に応答してメイン側のトランジスタＴ１１がオフされる。このように、オン時間設定回路９０は、トランジスタＴ１１のオン時間Ｔｏｎに反比例した電流Ｉ９０を生成し、その電流Ｉ９０によりコンデンサＣ９０から放電した電圧と一定電圧Ｖ１１とによってオン時間Ｔｏｎを設定している。

特開２０１１−１８２５３３号公報 特開２００９−６５７５３号公報 米国特許第６４５６０５０号明細書

ところが、上記第１の従来技術では、所定の周波数範囲内においては、メイン側のスイッチ回路をオン・オフする制御信号のパルス幅が固定となる。このため、上記所定の周波数範囲では、ＤＣ−ＤＣコンバータのスイッチング周波数の変動を抑制することができないという問題がある。また、上記第２の従来技術では、ＤＣ−ＤＣコンバータのスイッチング周波数を決定するためには、電流源９２の電流精度が必要になる。このため、第２の従来技術では、ＤＣ−ＤＣコンバータのスイッチング周波数の設定を容易に行うことができないという問題がある。

本発明の一観点によれば、入力電圧の供給されるスイッチ回路をスイッチングすることにより前記入力電圧から出力電圧を生成する電源の制御回路であって、前記出力電圧に応じた帰還電圧と参照電圧との比較結果に応じて前記スイッチ回路がオンするタイミングを制御することにより、前記スイッチ回路のオン時間及びオフ時間を制御する第３制御信号を生成する制御部と、前記入力電圧と前記第３制御信号とに基づいて、前記出力電圧とは異なり、且つ前記スイッチ回路のオンデューティと前記入力電圧の電圧値に比例した信号レベルの第１制御信号を生成する第１信号生成回路と、信号レベルが前記スイッチ回路のオンからオフへの変化時にリセットされ、前記スイッチ回路のオン時間において前記入力電圧の電圧値に比例した割合で上昇する第２制御信号を生成する第２信号生成回路と、前記第１制御信号と前記第２制御信号との比較結果に応じて前記スイッチ回路がオフするタイミングを制御することにより、前記オン時間又は前記オフ時間を調整する調整回路を有する。

本発明の一観点によれば、スイッチング周波数の変動を抑制しつつも、スイッチング周波数の設定を容易に行うことができるという効果を奏する。

第１実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。 第１実施形態のオン時間制御回路の内部構成例を示す回路図。 第１実施形態のタイマ回路の内部構成例を示す回路図。 第１実施形態のＤＣ−ＤＣコンバータの動作を示す波形図。 （ａ）、（ｂ）は、第１実施形態のＤＣ−ＤＣコンバータの動作を示す波形図。 負荷変動時のスイッチング周波数の変化を示すシミュレーション結果。 第２実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。 第２実施形態のＤＣ−ＤＣコンバータの動作を示す波形図。 第２実施形態の参照電圧生成回路及びオン時間制御回路の内部構成例を示す回路図。 第２実施形態のｇｍアンプ及びオン時間制御回路の内部構成例を示す回路図。 第２実施形態の電流源の内部構成例を示す回路図。 第２実施形態のＤＣ−ＤＣコンバータの負荷急変時の動作を示す波形図。 変形例のオン時間制御回路の内部構成例を示す回路図。 変形例のオン時間制御回路の内部構成例を示す回路図。 電子機器を示す概略構成図。 従来のＤＣ−ＤＣコンバータを示すブロック回路図。 従来のタイマ回路の内部構成を示す回路図。 第２の従来技術のオン時間設定回路を示す回路図。

（第１実施形態）
以下、第１実施形態を図１〜図６に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉに基づいてその入力電圧Ｖｉよりも低い出力電圧Ｖｏを生成するコンバータ部２と、そのコンバータ部２を制御する制御回路３とを有している。

まず、コンバータ部２の内部構成例を説明する。
入力電圧Ｖｉの供給される入力端子Ｐｉと、入力電圧Ｖｉよりも低い電位の電源線（ここでは、グランド）との間には、メイン側のトランジスタＴ１と同期側のトランジスタＴ２とが直列に接続されている。なお、メイン側のトランジスタＴ１はＰチャネルＭＯＳトランジスタであり、同期側のトランジスタＴ２はＮチャネルＭＯＳトランジスタである。

トランジスタＴ１は、その第１端子（ソース）が入力端子Ｐｉに接続されるとともに、第２端子（ドレイン）がトランジスタＴ２の第１端子（ドレイン）に接続されている。このトランジスタＴ２の第２端子（ソース）は、グランドに接続されている。

また、トランジスタＴ１の制御端子（ゲート）には制御回路３から制御信号ＤＨが供給されるのに対し、トランジスタＴ２の制御端子（ゲート）には制御回路３から制御信号ＤＬが供給される。これらトランジスタＴ１，Ｔ２は、制御信号ＤＨ，ＤＬに応答して相補的にオン・オフする。

両トランジスタＴ１，Ｔ２間のノードＬＸは、コイルＬの第１端子に接続されている。このコイルＬの第２端子は出力端子Ｐｏに接続されている。このように、入力端子Ｐｉと出力端子Ｐｏとの間には、メイン側のトランジスタＴ１とコイルＬとが直列に接続されている。また、上記コイルＬの第２端子は平滑用のコンデンサＣ１の第１端子に接続されるとともに、そのコンデンサＣ１の第２端子はグランドに接続されている。このコンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。なお、コイルＬに直列に接続される抵抗は、コイルＬに含まれる等化直流抵抗ＤＣＲであり、コンデンサＣ１に直列に接続される抵抗は、コンデンサＣ１に含まれる等価直列抵抗ＥＳＲである。

このようなコンバータ部２では、メイン側のトランジスタＴ１がオンし同期側のトランジスタＴ２がオフした場合に、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に応じたコイル電流ＩＬがコイルＬに流れる。これにより、コイルＬにはエネルギーが蓄積される。また、メイン側のトランジスタＴ１がオフし同期側のトランジスタＴ２がオンすると、コイルＬに蓄えられたエネルギーが出力端子Ｐｏに向けて放出されるため、コイルＬに誘導電流が流れる。このような動作が繰り返されることにより、入力電圧Ｖｉよりも降圧された出力電圧Ｖｏが出力端子Ｐｏに生成される。そして、その出力電圧Ｖｏが出力端子Ｐｏに接続される負荷（図示略）に供給される。なお、負荷には出力電流Ｉｏも供給される。

制御回路３は、コンバータ部２から帰還される出力電圧Ｖｏに基づいて、制御信号ＤＨ，ＤＬのパルス幅を調整する。この制御回路３は、抵抗Ｒ１，Ｒ２と、比較器（エラーコンパレータ）１０と、ＲＳ−フリップフロップ（ＲＳ−ＦＦ回路）３０と、タイマ回路４０と、オン時間制御回路５０と、駆動回路６０とを有している。

比較器１０の反転入力端子には、出力電圧Ｖｏに基づく帰還電圧ＶＦＢが供給される。本実施形態では、比較器１０の反転入力端子に、抵抗Ｒ１，Ｒ２により生成された帰還電圧ＶＦＢが供給される。具体的には、抵抗Ｒ１の第１端子には、出力端子Ｐｏが接続されることにより、出力電圧Ｖｏが帰還される。また、抵抗Ｒ１の第２端子が抵抗Ｒ２の第１端子に接続され、その抵抗Ｒ２の第２端子がグランドに接続されている。そして、これら抵抗Ｒ１，Ｒ２間の接続点が比較器１０の反転入力端子に接続されている。ここで、抵抗Ｒ１，Ｒ２は、それぞれの抵抗値に応じて、出力電圧Ｖｏを分圧した帰還電圧ＶＦＢを生成する。この帰還電圧ＶＦＢの値は、抵抗Ｒ１，Ｒ２の抵抗値の比と、出力電圧Ｖｏとグランドの電位差とに対応する。このため、抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏに比例した帰還電圧ＶＦＢを生成することになる。

比較器１０の非反転入力端子には、基準電源Ｅ１にて生成される基準電圧ＶＲ０が供給される。なお、基準電圧ＶＲ０の電圧値は、出力電圧Ｖｏの目標値（目標電圧）に応じて設定されている。

比較器１０は、帰還電圧ＶＦＢと基準電圧ＶＲ０との比較結果に応じた出力信号Ｓ１を生成する。具体的には、比較器１０は、帰還電圧ＶＦＢが基準電圧ＶＲ０よりも高いときにＬレベルの出力信号Ｓ１を生成し、帰還電圧ＶＦＢが基準電圧ＶＲ０よりも低いときにＨレベルの出力信号Ｓ１を生成する。この出力信号Ｓ１は、ＲＳ−ＦＦ回路３０のセット端子Ｓに供給される。

ＲＳ−ＦＦ回路３０のリセット端子Ｒには、タイマ回路４０から出力される出力信号Ｓ２が供給される。このＲＳ−ＦＦ回路３０は、Ｈレベルの出力信号Ｓ１に応答して、出力端子ＱからＨレベルの出力信号ＳＧ１を出力するとともに、反転出力端子ＸＱからＬレベルの出力信号ＳＧ２を出力する。また、ＲＳ−ＦＦ回路３０は、Ｈレベルの出力信号Ｓ２に応答して、Ｌレベルの出力信号ＳＧ１を出力するとともに、Ｈレベルの出力信号ＳＧ２を出力する。すなわち、ＲＳ−ＦＦ回路３０に対して、Ｈレベルの出力信号Ｓ１はセット信号であるとともに、Ｈレベルの出力信号Ｓ２はリセット信号である。そして、ＲＳ−ＦＦ回路３０から出力される出力信号ＳＧ１は、タイマ回路４０とオン時間制御回路５０と駆動回路６０とに供給される。

駆動回路６０は、ＲＳ−ＦＦ回路３０からの出力信号ＳＧ１，ＳＧ２に基づいて、コンバータ部２のトランジスタＴ１，Ｔ２を相補的にオン・オフさせる制御信号ＤＨ，ＤＬを生成する。具体的には、駆動回路６０は、Ｈレベルの出力信号ＳＧ１及びＬレベルの出力信号ＳＧ２に応答してＬレベルの制御信号ＤＨ，ＤＬを生成する。これらＬレベルの制御信号ＤＨ，ＤＬに応答して、メイン側のトランジスタＴ１がオンするとともに同期側のトランジスタＴ２がオフする。また、駆動回路６０は、Ｌレベルの出力信号ＳＧ１及びＨレベルの出力信号ＳＧ２に応答してＨレベルの制御信号ＤＨ，ＤＬを生成する。これらＨレベルの制御信号ＤＨ，ＤＬに応答して、メイン側のトランジスタＴ１がオフするとともに同期側のトランジスタＴ２がオンする。このように、出力信号ＳＧ１がＨレベルの期間（制御信号ＤＨがＬレベルの期間）ではトランジスタＴ１がオンされ、出力信号ＳＧ１がＬレベルの期間（制御信号ＤＨがＨレベルの期間）ではトランジスタＴ１がオフされる。すなわち、出力信号ＳＧ１及び制御信号ＤＨは、トランジスタＴ１がオンする時間（以下、「オン時間Ｔｏｎ」という。）とトランジスタＴ１がオフする時間（以下、「オフ時間Ｔｏｆｆ」という。）とに対応した信号と言える。なお、上記駆動回路６０において、両トランジスタＴ１，Ｔ２が同時にオンしないように、制御信号ＤＨ，ＤＬにデッドタイムを設定するようにしてもよい。

上記タイマ回路４０には、オン時間制御回路５０から制御信号Ｓ３が供給される。タイマ回路４０は、Ｈレベルの出力信号ＳＧ１に応答して、その出力信号ＳＧ１の立ち上がりタイミングから所定時間経過後にＨレベルとなる出力信号Ｓ２を生成する。ここで、上記所定時間は、上記制御信号Ｓ３に応じた時間である。具体的には、上記所定時間は、メイン側のトランジスタＴ１の実際のオンデューティ（デューティ）Ｄｔｕｒｅに依存する時間である。すなわち、タイマ回路４０は、出力信号ＳＧ１の立ち上がりタイミングから、トランジスタＴ１のオンデューティＤｔｕｒｅに依存する時間経過後にＨレベルとなる出力信号Ｓ２を生成する。この出力信号Ｓ２は、ＲＳ−ＦＦ回路３０のリセット端子Ｒに供給される。ここで、出力信号ＳＧ１の立ち上がりタイミングからＨレベルの出力信号Ｓ２が出力されるまでの期間は、ＲＳ−ＦＦ回路３０からＨレベルの出力信号ＳＧ１が出力され、その出力信号ＳＧ１に応答してトランジスタＴ１がオンされる。このため、タイマ回路４０及びオン時間制御回路５０は、トランジスタＴ１のオン時間Ｔｏｎを調整する調整回路として機能している。

オン時間制御回路５０には、入力電圧Ｖｉが供給される。このオン時間制御回路５０は、上記Ｈレベルの出力信号Ｓ２（リセット信号）の出力タイミングを制御する制御信号Ｓ３を生成する。例えば、オン時間制御回路５０は、入力電圧ＶｉとトランジスタＴ１のオン時間及びオフ時間とに基づいて制御信号Ｓ３を生成する。具体的には、オン時間制御回路５０は、上記出力信号ＳＧ１及び入力電圧Ｖｉに応じて、トランジスタＴ１のオンデューティＤｔｕｒｅと入力電圧Ｖｉに比例した制御信号Ｓ３を生成する。

なお、本実施形態において、ＤＣ−ＤＣコンバータ１は電源装置の一例、トランジスタＴ１はスイッチ回路の一例、比較器１０及びＲＳ−ＦＦ回路３０及び駆動回路６０は制御部の一例、オン時間制御回路５０は第１信号生成回路の一例、基準電圧ＶＲ０は参照電圧の一例である。

次に、オン時間制御回路５０の内部構成例を説明する。
図２に示すように、オン時間制御回路５０は、レベルシフト回路５１と、ローパスフィルタ（Low Pass Filter：ＬＰＦ）５２とを有している。

レベルシフト回路５１の入力端子には上記出力信号ＳＧ１が供給される。レベルシフト回路５１の出力端子はＬＰＦ５２内の抵抗Ｒ５０の第１端子に接続されている。レベルシフト回路５１の高電位側電源端子には入力電圧Ｖｉが供給され、レベルシフト回路５１の低電位側電源端子にはグランドが接続されている。このレベルシフト回路５１は、Ｈレベル（入力電圧Ｖｉとは異なる電圧レベル）の出力信号ＳＧ１を、入力電圧Ｖｉレベルの信号Ｖ１にレベル変換する。また、レベルシフト回路５１は、Ｌレベル（グランドレベル）の出力信号ＳＧ１に応答して、グランドレベルの信号Ｖ１をＬＰＦ５２に出力する。すなわち、レベルシフト回路５１は、トランジスタＴ１のオン時間Ｔｏｎに入力電圧Ｖｉレベルの信号Ｖ１を出力し、トランジスタＴ１のオフ時間Ｔｏｆｆにグランドレベルの信号Ｖ１を出力する。

ＬＰＦ５２は、抵抗Ｒ５０と、コンデンサＣ５０とを有している。抵抗Ｒ５０の第１端子はレベルシフト回路５１の出力端子に接続されている。また、抵抗Ｒ５０の第２端子はコンデンサＣ５０の第１端子に接続され、そのコンデンサＣ５０の第２端子はグランドに接続されている。これら抵抗Ｒ５０とコンデンサＣ５０との間のノードＮ５０がタイマ回路４０（図１参照）に接続され、そのノードＮ５０から上記制御信号Ｓ３が出力される。このようなＬＰＦ５２は、信号Ｖ１を累積平均化して制御信号Ｓ３を生成する。例えば信号Ｖ１がＬＰＦ５２で十分に平均化されるとすると、制御信号Ｓ３の信号レベル（電圧値）は、

と表わすことができる。ここで、上記式５のＤｔｕｒｅは、ＤＣ−ＤＣコンバータ１（トランジスタＴ１）の実際のオンデューティ、すなわちトランジスタＴ１，Ｔ２のオン抵抗及びコイルＬの等化直流抵抗ＤＣＲの出力電流Ｉｏによる損失を考慮したオンデューティである。このオンデューティＤｔｕｒｅは、トランジスタＴ１，Ｔ２のオン抵抗をそれぞれＲｔ１，Ｒｔ２とすると、

と表わすことができる。

このように、オン時間制御回路５０では、トランジスタＴ１のオン時間Ｔｏｎ及びオフ時間Ｔｏｆｆに対応した出力信号ＳＧ１（つまり、トランジスタＴ１の実際のオンデューティＤｔｕｒｅに対応した出力信号ＳＧ１）及び入力電圧Ｖｉに応じた信号Ｖ１がＬＰＦ５２で積分される。具体的には、出力信号ＳＧ１のＨレベル期間（トランジスタＴ１のオン時間Ｔｏｎ）だけ入力電圧Ｖｉレベルとなる信号Ｖ１がＬＰＦ５２で平均化される。これにより、ＬＰＦ５２では、入力電圧Ｖｉの電圧値とトランジスタＴ１のオン時間及びオフ時間の長さとに基づいて、制御信号Ｓ３が生成される。換言すると、ＬＰＦ５２では、トランジスタＴ１のオンデューティＤｔｕｒｅ及び入力電圧Ｖｉに比例した信号レベル（電圧値）の制御信号Ｓ３が生成される。このため、オンデューティＤｔｕｒｅが大きくなるほど制御信号Ｓ３の信号レベルは高くなる。

なお、制御信号Ｓ３は第１信号の一例、ＬＰＦ５２は第１信号生成部の一例、抵抗Ｒ５０は抵抗の一例、コンデンサＣ５０は第２コンデンサの一例、信号Ｖ１は信号の一例である。

次に、タイマ回路４０の内部構成例を説明する。
図３に示すように、タイマ回路４０は、オペアンプ４１と、抵抗Ｒ４０，Ｒ４１，Ｒ４２と、ＮチャネルＭＯＳトランジスタＴ４０と、ＰチャネルＭＯＳトランジスタＴ４１，Ｔ４２と、コンデンサＣ４０と、スイッチＳＷ４０と、比較器４２とを有している。

オペアンプ４１の非反転入力端子には、入力電圧Ｖｉに応じた電圧ＶＮ４０が供給される。本例では、オペアンプ４１の非反転入力端子には、抵抗Ｒ４０，Ｒ４１により生成された電圧ＶＮ４０が供給される。具体的には、抵抗Ｒ４０の第１端子には、入力端子Ｐｉが接続されることにより、入力電圧Ｖｉが入力される。また、抵抗Ｒ４０の第２端子が抵抗Ｒ４１の第１端子に接続されるとともに、その抵抗Ｒ４１の第２端子がグランドに接続されている。これら抵抗Ｒ４０，Ｒ４１間のノードＮ４０がオペアンプ４１の非反転入力端子に接続されている。ここで、抵抗Ｒ４０，Ｒ４１は、それぞれの抵抗値に応じて、入力電圧Ｖｉを分圧した電圧ＶＮ４０を生成する。この電圧ＶＮ４０の値は、抵抗Ｒ４０，Ｒ４１の抵抗値の比と、入力電圧Ｖｉとグランドの電位差とに対応する。このため、オペアンプ４１の非反転入力端子には、入力電圧Ｖｉに比例した電圧ＶＮ４０が供給されることになる。

オペアンプ４１の出力端子はトランジスタＴ４０のゲートに接続されている。このトランジスタＴ４０のソースが抵抗Ｒ４２の第１端子及びオペアンプ４１の反転入力端子に接続されるとともに、その抵抗Ｒ４２の第２端子がグランドに接続されている。また、トランジスタＴ４０のドレインはトランジスタＴ４１のドレインに接続されている。

抵抗Ｒ４２の両端子間には、この抵抗Ｒ４２に流れる電流と抵抗Ｒ４２の抵抗値に応じた電位差が生じる。オペアンプ４１は、抵抗Ｒ４２とトランジスタＴ４０との間のノードの電位を、ノードＮ４０の電圧ＶＮ４０と等しくするように、トランジスタＴ４０のゲート電圧を生成する。すなわち、抵抗Ｒ４２の第１端子の電圧がノードＮ４０の電圧ＶＮ４０になるように制御される。したがって、抵抗Ｒ４２の両端子間には、この抵抗Ｒ４２の抵抗値と、両端子間の電位差（電圧ＶＮ４０）とに応じた電流Ｉ４０が流れる。このため、電流Ｉ４０は、

と表わすことができる。すなわち、抵抗Ｒ４２の両端子間には、入力電圧Ｖｉに比例した電流Ｉ４０が流れる。

上記トランジスタＴ４１のソースにはバイアス電圧ＶＢが供給される。また、トランジスタＴ４１のゲートは、同トランジスタＴ４１のドレインとＰチャネルＭＯＳトランジスタＴ４２のゲートとに接続されている。なお、バイアス電圧ＶＢは、入力電圧Ｖｉ、または図示しない電源回路により生成された電圧である。上記トランジスタＴ４２のソースには、バイアス電圧ＶＢが供給される。したがって、これらトランジスタＴ４１とトランジスタＴ４２とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ４１，Ｔ４２の電気的特性に応じて、トランジスタＴ４１に流れる電流Ｉ４０に比例した電流Ｉ４１をトランジスタＴ４２に流す。この電流Ｉ４１は、トランジスタＴ４１，Ｔ４２を含むカレントミラー回路のミラー比をＭ１とすると、

と表わすことができる。すなわち、電流Ｉ４１は、入力電圧Ｖｉに比例した電流である。

トランジスタＴ４２のドレインは、コンデンサＣ４０の第１端子とスイッチＳＷ４０の第１端子とに接続されている。コンデンサＣ４０の第２端子及びスイッチＳＷ４０の第２端子はグランドに接続されている。このように、スイッチＳＷ４０は、コンデンサＣ４０に並列に接続されている。このスイッチＳＷ４０は、例えばＰチャネルＭＯＳトランジスタである。なお、コンデンサＣ４０には、トランジスタＴ４２から入力電圧Ｖｉに比例した電流Ｉ４１が流れる。

スイッチＳＷ４０の制御端子には、トランジスタＴ１のオン時間Ｔｏｎとオフ時間Ｔｏｆｆに対応した出力信号ＳＧ１が供給される。このスイッチＳＷ４０は、出力信号ＳＧ１がＬレベルであるとき（トランジスタＴ１がオフするとき）にオンする。このようにスイッチＳＷ４０がオンすると、コンデンサＣ４０の両端子が互いに接続されるため、コンデンサＣ４０の第１端子（ノードＮ４１）の電圧ＶＮ４１はグランドレベルになる。一方、スイッチＳＷ４０は、出力信号ＳＧ１がＨレベルであるとき（トランジスタＴ１がオンするとき）にオフする。このようにスイッチＳＷ４０がオフすると、コンデンサＣ４０は、トランジスタＴ４２から供給される電流Ｉ４１（入力電圧Ｖｉに依存した電流）により充電される。この結果、ノードＮ４１の電圧ＶＮ４１は、グランドレベルから入力電圧Ｖｉに比例した割合で電圧値が上昇する。すなわち、タイマ回路４０は、メイン側のトランジスタＴ１がオフしているときにコンデンサＣ４０の両端子間を短絡することにより、ノードＮ４１の電圧ＶＮ４１をグランドレベルにリセットする。そして、タイマ回路４０は、トランジスタＴ１がオンすると、コンデンサＣ４０の充電を開始する。その結果、ノードＮ４１の電圧ＶＮ４１が入力電圧Ｖｉに比例した割合で上昇する。このため、ノードＮ４１の電圧ＶＮ４１は、入力電圧Ｖｉの電圧値に基づいて変化する電圧となる。

ノードＮ４１は比較器４２の非反転入力端子に接続されている。この比較器４２の反転入力端子には、上記オン時間制御回路５０（図２参照）から制御信号Ｓ３が供給される。この比較器４２は、ノードＮ４１の電圧ＶＮ４１と制御信号Ｓ３との比較結果に応じた出力信号Ｓ２を上記ＲＳ−ＦＦ回路３０（図１参照）のリセット端子Ｒに出力する。具体的には、比較器４２は、電圧ＶＮ４１が制御信号Ｓ３よりも低いときにＬレベルの出力信号Ｓ２を出力する一方、電圧ＶＮ４１が制御信号Ｓ３よりも高くなるとＨレベルの出力信号Ｓ２を出力する。このため、トランジスタＴ１がオンしてからＨレベルの出力信号Ｓ２が出力されるまでの期間（つまり、トランジスタＴ１のオン時間Ｔｏｎ）は、電圧ＶＮ４１と制御信号Ｓ３とに依存する。具体的には、トランジスタＴ１のオン時間Ｔｏｎは、コンデンサＣ４０の容量値をＣ４０とすると、

と表わすことができる。さらに、トランジスタＴ１のオン時間Ｔｏｎは、上記式５及び式８より、

と表わすことができる。すなわち、トランジスタＴ１のオン時間Ｔｏｎは、トランジスタＴ１のオンデューティＤｔｕｒｅに依存した時間となる。これは、オンデューティＤｔｕｒｅ及び入力電圧Ｖｉに比例した制御信号Ｓ３と、入力電圧Ｖｉに比例した割合で上昇する電圧ＶＮ４１との比較結果に応じて、トランジスタＴ１のオン時間Ｔｏｎが決定されるためである。

なお、電圧ＶＮ４１は第２信号の一例、電流Ｉ４１は第１電流の一例、オペアンプ４１、抵抗Ｒ４０〜Ｒ４２及びトランジスタＴ４０〜Ｔ４２、スイッチＳＷ４０、コンデンサＣ４０は第２信号生成回路の一例である。また、オペアンプ４１、抵抗Ｒ４０〜Ｒ４２及びトランジスタＴ４０〜Ｔ４２は第１電流生成回路の一例、出力信号ＳＧ１は第３信号の一例、スイッチＳＷ４０はスイッチの一例、コンデンサＣ４０は第１コンデンサの一例、比較器４２は調整回路及び比較器の一例である。

次に、タイマ回路４０及びオン時間制御
回路５０の作用を説明する。
上述したトランジスタＴ１のオンデューティＤｔｕｒｅは、トランジスタＴ１のスイッチング周期Ｔと、トランジスタＴ１のオン時間Ｔｏｎとの比で表わすこともできる。すなわち、オンデューティＤｔｕｒｅは、

と表わすこともできる。上記式１１より、トランジスタＴ１のスイッチング周期Ｔとそのスイッチング周期の逆数であるスイッチング周波数ｆｏｓｃは、

と表わすことができる。このとき、トランジスタＴ１のオン時間Ｔｏｎがタイマ回路４０及びオン時間制御回路５０によって調整（設定）される（上記式９，１０参照）。具体的には、トランジスタＴ１のオンデューティＤｔｕｒｅ及び入力電圧Ｖｉに比例した制御信号Ｓ３と、入力電圧Ｖｉに比例した傾きで上昇する電圧ＶＮ４１との比較結果に応じてオン時間Ｔｏｎが決定される。このため、スイッチング周波数ｆｏｓｃは、入力電圧Ｖｉ及びオンデューティＤｔｕｒｅに依存しない値になる。すなわち、スイッチング周波数ｆｏｓｃは、式１０及び式１２より、

と表わすことができる。上記式１３より、入力電圧Ｖｉ及びオンデューティＤｔｕｒｅの項がキャンセルされ、スイッチング周波数ｆｏｓｃは、タイマ回路４０内の抵抗Ｒ４０〜Ｒ４２の抵抗値、コンデンサＣ４０の容量値及びミラー比Ｍ１のみによって決定されることが分かる。このため、スイッチング周波数ｆｏｓｃは、入力電圧Ｖｉ及びオンデューティＤｔｕｒｅに依存しない一定値となる。したがって、出力電流Ｉｏの変動に伴ってオンデューティＤｔｕｒｅが変動した場合であっても、スイッチング周波数ｆｏｓｃ（スイッチング周期Ｔ）を略一定に維持することができる。さらに、ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉの変動に伴ってオンデューティＤｔｕｒｅが変動した場合であっても、スイッチング周波数ｆｏｓｃ（スイッチング周期Ｔ）を略一定に維持することができる。

次に、上記ＤＣ−ＤＣコンバータ１の動作を図４及び図５に従って説明する。図４及び図５において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。

図４に示す時刻ｔ１において、帰還電圧ＶＦＢが基準電圧ＶＲ０よりも低くなると、比較器１０からＨレベルの出力信号Ｓ１が出力される。この出力信号Ｓ１の立ち上がりエッジに応答して、ＲＳ−ＦＦ回路３０は、Ｈレベルの出力信号ＳＧ１及びＬレベルの出力信号ＳＧ２をタイマ回路４０、オン時間制御回路５０及び駆動回路６０に出力する。そして、駆動回路６０は、Ｈレベルの出力信号ＳＧ１及びＬレベルの出力信号ＳＧ２に応答して、Ｌレベルの制御信号ＤＨ，ＤＬを出力する。これらＬレベルの制御信号ＤＨ，ＤＬに応答して、メイン側のトランジスタＴ１がオンされ同期側のトランジスタＴ２がオフされる。このようにメイン側のトランジスタＴ１がオンするオン時間Ｔｏｎでは、入力端子ＰｉからコイルＬを通じて出力端子Ｐｏに至る電流経路が形成され、コイルＬに入力電圧Ｖｉと出力電圧Ｖｏとの電位差に応じた電流が流れてコイルＬにエネルギーが蓄積される。これにより、出力電圧Ｖｏ（帰還電圧ＶＦＢ）が徐々に上昇する（時刻ｔ１〜ｔ２）。このように、制御回路３は、帰還電圧ＶＦＢが基準電圧ＶＲ０を横切ると、メイン側のトランジスタＴ１をオンさせるためのＨレベルの制御信号ＤＨを生成する。換言すると、帰還電圧ＶＦＢと基準電圧ＶＲ０との比較結果に応じてトランジスタＴ１のオンタイミングが設定される。

続いて、上記Ｈレベルの出力信号ＳＧ１に応答して、タイマ回路４０は、出力信号ＳＧ１の立ち上がりタイミングから、トランジスタＴ１のオンデューティＤｔｕｒｅに応じた時間経過後にＨレベルの出力信号Ｓ２を出力する（時刻ｔ２）。詳述すると、タイマ回路４０では、Ｈレベルの出力信号ＳＧ１に応答してスイッチＳＷ４０がオフされ、ノードＮ４１の電圧ＶＮ４１が徐々に上昇する。そして、その電圧ＶＮ４１が制御信号Ｓ３を横切ると、タイマ回路４０からＨレベルの出力信号Ｓ２が出力される。すると、ＲＳ−ＦＦ回路３０は、そのＨレベルの出力信号Ｓ２に応答してＬレベルの出力信号ＳＧ１及びＨレベルの出力信号ＳＧ２を出力する。そして、駆動回路６０は、それらＬレベルの出力信号ＳＧ１及びＨレベルの出力信号ＳＧ２に応答して、Ｈレベルの制御信号ＤＨ，ＤＬを生成する。これらＨレベルの制御信号ＤＨ，ＤＬに応答して、メイン側のトランジスタＴ１がオフされ同期側のトランジスタＴ２がオンされる。このようにトランジスタＴ１がオフするオフ時間Ｔｏｆｆでは、グランドからコイルＬを通じて出力端子Ｐｏに至る電流経路が形成され、コイルＬに蓄えられたエネルギーが出力端子Ｐｏに向けて放出され、コイルＬに誘導電流が流れる。これにより、出力電圧Ｖｏ（帰還電圧ＶＦＢ）が徐々に低下する（時刻ｔ２〜ｔ３）。このように、制御回路３は、メイン側のトランジスタＴ１をオンしてから所定時間経過後に、メイン側のトランジスタＴ１をオフするとともに、同期側のトランジスタＴ２をオンする。換言すると、制御回路３は、帰還電圧ＶＦＢが基準電圧ＶＲ０よりも低くなると、トランジスタＴ１のオンデューティＤｔｕｒｅに依存した所定時間だけメイン側のトランジスタＴ１をオンする。

そして、再び帰還電圧ＶＦＢが基準電圧ＶＲ０を横切ると（時刻ｔ３）、比較器１０からＨレベルの出力信号ＳＧ１が出力されるため、制御回路３からＬレベルの制御信号ＤＨ，ＤＬが出力される。これにより、メイン側のトランジスタＴ１がオンされ同期側のトランジスタＴ２がオフされる。すなわち、所定のスイッチング周期Ｔが終了すると、次のスイッチング周期Ｔが開始され、そのスイッチング周期Ｔにおいて、オン時間Ｔｏｎ及びオフ時間Ｔｏｆｆが順に実行される。このような動作が繰り返されることにより、出力電圧Ｖｏの平均値が基準電圧ＶＲ０に基づく目標電圧に維持される。

続いて、従来例と対比しつつ、出力電流Ｉｏが変動した場合のＤＣ−ＤＣコンバータ１（特に、タイマ回路４０及びオン時間制御回路５０）の動作を説明する。
図４の例のように出力電流Ｉｏが小さい軽負荷の場合には、オンデューティＤｔｕｒｅ（＝Ｔｏｎ／Ｔ）が小さい（実線参照）。これに対し、出力電流Ｉｏが大きくなると（重負荷になると）、軽負荷の場合に比べてオンデューティＤｔｕｒｅが大きくなる（破線参照）。このとき、従来のＤＣ−ＤＣコンバータ４では、入力電圧Ｖｉ及び出力電圧Ｖｏが安定している定常状態である場合には、出力電流Ｉｏ（負荷）の変動に関わらず、トランジスタＴ１１のオン時間Ｔｏｎが一定となる。このため、従来のＤＣ−ＤＣコンバータ４では、負荷が軽負荷から重負荷に変動した場合には、トランジスタＴ１１のオンデューティＤｔｕｒｅを大きくするために、スイッチング周期Ｔを短くする（スイッチング周波数ｆｏｓｃを高くする）。したがって、従来のＤＣ−ＤＣコンバータ４では、出力電流Ｉｏの変動に伴ってスイッチング周波数ｆｏｓｃが変動する。

これに対し、本実施形態のＤＣ−ＤＣコンバータ１では、図５に示すように、出力電流Ｉｏ（負荷）の変動に伴うオンデューティＤｔｕｒｅの変動に応じて、トランジスタＴ１のオン時間Ｔｏｎを調整することにより、スイッチング周波数ｆｏｓｃを略一定に維持している。詳述すると、図５（ａ）に示すように、軽負荷から重負荷への変動に伴ってオンデューティＤｔｕｒｅが大きくなると、オン時間制御回路５０で生成される制御信号Ｓ３の電圧値が軽負荷の場合よりも高くなる（図中の矢印参照）。すると、タイマ回路４０の比較器４２で電圧ＶＮ４１と比較される基準電圧（制御信号Ｓ３）が上昇することになる。ここで、入力電圧Ｖｉが一定である場合には、トランジスタＴ１のオン時間Ｔｏｎにおける電圧ＶＮ４１の上昇傾き（単位時間当たりの変化量）は一定である。このため、オンデューティＤｔｕｒｅの変動に伴って制御信号Ｓ３の電圧値が上昇すると、出力信号ＳＧ１の立ち上がりエッジから、電圧ＶＮ４１が制御信号Ｓ３を横切るまでの時間が長くなる（破線参照）。すなわち、重負荷の場合には、トランジスタＴ１のオン時間Ｔｏｎが軽負荷の場合よりも長くなる。これにより、出力電流Ｉｏ（負荷）が変動しても、その変動に伴うスイッチング周波数ｆｏｓｃの変動を抑制することができる。

さらに、負荷が変動したときのＤＣ−ＤＣコンバータ１の過渡的な動作について説明する。
例えば図５（ｂ）に示すように、時刻ｔ５において負荷の変動に伴って出力電流Ｉｏが急増すると、その急増直後の時刻ｔ５〜ｔ６では、一時的にスイッチング周期Ｔが短くなる（スイッチング周波数ｆｏｓｃが高くなる）。すなわち、従来のＤＣ−ＤＣコンバータ４と同様に、スイッチング周期Ｔが短く調整されることにより、オンデューティＤｔｕｒｅが時刻ｔ５前（軽負荷のとき）よりも大きくなる。このようにオンデューティＤｔｕｒｅが大きくなると、制御信号Ｓ３の電圧値が上昇するため、トランジスタＴ１のオン時間Ｔｏｎが長くなる（時刻ｔ６〜ｔ７）。すると、オン時間Ｔｏｎが長くなったことに伴って、スイッチング周波数ｆｏｓｃが低くなる。このような動作により、重負荷時におけるトランジスタＴ１のスイッチング周波数ｆｏｓｃが軽負荷時と略同じスイッチング周波数に収束していく。すなわち、出力電流Ｉｏ（負荷）が変動しても、定常状態では、トランジスタＴ１のスイッチング周波数ｆｏｓｃがタイマ回路４０の抵抗Ｒ４０〜Ｒ４２等で設定された周波数に維持される。

図６は、本実施形態のＤＣ−ＤＣコンバータ１と従来のＤＣ−ＤＣコンバータ４において、出力電流Ｉｏを変動させたときの定常状態におけるスイッチング周波数ｆｏｓｃの変動についてシミュレーションした結果を示している。なお、図６のシミュレーション条件は、入力電圧Ｖｉが１２［Ｖ］、出力電圧Ｖｏが１．２［Ｖ］、コイルＬ，Ｌ１１のインダクタンス値が１．５［μＨ］、コンデンサＣ１，Ｃ１１の容量値が４４［μＦ］である。また、上記シミュレーション条件は、トランジスタＴ１，Ｔ１１のオン抵抗Ｒｔ１，Ｒｔ１１の抵抗値が１００［ｍΩ］、トランジスタＴ２，Ｔ１２のオン抵抗Ｒｔ２，Ｒｔ１２の抵抗値が１００［ｍΩ］、コイルＬ，Ｌ１１の等化直流抵抗ＤＣＲの抵抗値が１００［ｍΩ］である。さらに、上記シミュレーション条件は、無負荷時のスイッチング周波数ｆｏｓｃが７００［ｋＨｚ］に設定されている。そして、図６は、出力電流Ｉｏを０［Ａ］、０．５［Ａ］、１［Ａ］、１．５［Ａ］、２［Ａ］、２．５［Ａ］、３［Ａ］に設定したときのＤＣ−ＤＣコンバータ１，４の定常状態におけるスイッチング周波数ｆｏｓｃをそれぞれ測定した結果を示している。

図６に示すように、従来のＤＣ−ＤＣコンバータ４（破線参照）では、出力電流Ｉｏの増加に伴ってスイッチング周波数ｆｏｓｃが高くなる。例えば従来のＤＣ−ＤＣコンバータ４では、出力電流Ｉｏが３［Ａ］のときのスイッチング周波数ｆｏｓｃが、出力電流Ｉｏが０［Ａ］のとき（無負荷のとき）のスイッチング周波数ｆｏｓｃより約５０％変動している。なお、スイッチング周波数ｆｏｓｃが高くなる理由は前述した通りである。

これに対し、本実施形態のＤＣ−ＤＣコンバータ１（実線参照）では、出力電流Ｉｏが増加しても、スイッチング周波数ｆｏｓｃが略一定に維持されている。例えば本実施形態のＤＣ−ＤＣコンバータ１では、出力電流Ｉｏが３［Ａ］のときのスイッチング周波数ｆｏｓｃが、無負荷のときのスイッチング周波数ｆｏｓｃから約１％程度しか変動していない。このようなシミュレーション結果からも明らかなように、本実施形態のＤＣ−ＤＣコンバータ１では、出力電流Ｉｏの変動に伴うスイッチング周波数ｆｏｓｃの変動が好適に抑制されている。

以上説明したように、本実施形態によれば、以下の効果を奏することができる。
（１）トランジスタＴ１のオンデューティＤｔｕｒｅ及び入力電圧Ｖｉに比例した制御信号Ｓ３と、入力電圧Ｖｉに比例した割合で上昇する電圧ＶＮ４１との比較結果に応じて、トランジスタＴ１のオン時間Ｔｏｎを決定するようにした。これにより、トランジスタＴ１（ＤＣ−ＤＣコンバータ１）のスイッチング周波数ｆｏｓｃがオンデューティＤｔｕｒｅ及び入力電圧Ｖｉに依存しない一定値となる。このため、出力電流Ｉｏの変動に伴ってオンデューティＤｔｕｒｅが変動した場合であっても、スイッチング周波数ｆｏｓｃを略一定に維持することができる。また、入力電圧Ｖｉの変動に伴ってオンデューティＤｔｕｒｅが変動した場合であっても、スイッチング周波数ｆｏｓｃを略一定に維持することができる。

さらに、トランジスタＴ１のオンデューティＤｔｕｒｅに比例した信号レベル（電圧値）の制御信号Ｓ３に基づいてオン時間Ｔｏｎが決定されるため、そのオンデューティＤｔｕｒｅに依存しないスイッチング周波数ｆｏｓｃを容易に設定することができる。また、入力電圧Ｖｉに比例した制御信号Ｓ３と入力電圧Ｖｉに比例した割合で上昇する電圧ＶＮ４１との比較結果に基づいてオン時間Ｔｏｎが決定されるため、入力電圧Ｖｉに依存しないスイッチング周波数ｆｏｓｃを容易に設定することができる。さらに、電圧ＶＮ４１を生成する電流Ｉ４１は、入力電圧Ｖｉが一定であれば、トランジスタＴ１のオンデューティＤｔｕｒｅの変動に伴ってその電流値が変動しない。このため、上記第２の従来技術のようにトランジスタＴ１１のオン時間Ｔｏｎに応じて電流値が異なる電流Ｉ９０によりスイッチング周波数ｆｏｓｃを決定する場合に比べて、スイッチング周波数ｆｏｓｃの設定を容易に行うことができる。

（２）トランジスタＴ１のオン時間Ｔｏｎ及びオフ時間Ｔｏｆｆに対応した制御信号Ｓ３と入力電圧Ｖｉとに応じた信号Ｖ１をＬＰＦ５２で平均化して制御信号Ｓ３を生成するようにした。これにより、抵抗Ｒ５０とコンデンサＣ５０とを有するＬＰＦ５２という単純な回路によって、トランジスタＴ１のオンデューティＤｔｕｒｅ及び入力電圧Ｖｉに比例した制御信号Ｓ３を生成することができる。このような単純なＬＰＦ５２によって、信号Ｖ１がＤＣ変換され制御信号Ｓ３が生成されるため、回路的な相対誤差が少ない状態で制御信号Ｓ３を生成することができる。すなわち、ＤＣ−ＤＣコンバータ１は、上記第２の従来技術のように電流Ｉ９０を生成するのに複雑な回路が必要な場合に比べて、高精度に制御信号Ｓ３を生成することができる。したがって、ＤＣ−ＤＣコンバータ１では、スイッチング周波数ｆｏｓｃの設定を容易に行うことができる。

（３）式１３より、トランジスタＴ１（ＤＣ−ＤＣコンバータ１）のスイッチング周波数ｆｏｓｃを、抵抗Ｒ４０〜Ｒ４２の抵抗値、コンデンサＣ４０の容量値、及びミラー比Ｍ１のみによって設定することができる。したがって、ＤＣ−ＤＣコンバータ１では、スイッチング周波数ｆｏｓｃの設定を容易に行うことができる。さらに、ミラー比Ｍ１を「１」に設定すれば、抵抗Ｒ４０〜Ｒ４２の抵抗値とコンデンサＣ４０の容量値のみでスイッチング周波数ｆｏｓｃを設定することができる。

（第２実施形態）
以下、第２実施形態について、図７〜図１２に従って説明する。この実施形態のＤＣ−ＤＣコンバータ１ａでは、制御回路３ａの内部構成が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、本実施形態のコンデンサＣ１としては、例えば等価直列抵抗ＥＳＲの小さいセラミックコンデンサが用いられる。

制御回路３ａは、抵抗Ｒ１，Ｒ２と、比較器（エラーコンパレータ）１１と、参照電圧生成回路２０と、ＲＳ−ＦＦ回路３０と、タイマ回路４０ａと、オン時間制御回路５０ａと、駆動回路６０とを有している。

比較器１１の反転入力端子には、出力電圧Ｖｏに基づく帰還電圧ＶＦＢが供給され、比較器１１の非反転入力端子には、参照電圧生成回路２０から参照電圧ＶＲ１が供給される。ここで、参照電圧生成回路２０には、入力電圧Ｖｉと、基準電源Ｅ１にて生成される基準電圧ＶＲ０と、ＲＳ−ＦＦ回路３０の出力端子Ｑから出力される出力信号ＳＧ１とが入力される。この参照電圧生成回路２０は、基準電圧ＶＲ０に応じて生成される第１電流と、入力電圧Ｖｉに比例した第２電流との差分電流に応じて、コイルＬに流れるコイル電流ＩＬの変化の割合に応じた割合で電圧値が変化する参照電圧ＶＲ１を生成する。例えば参照電圧生成回路２０は、第１電流と第２電流との差分電流に応じて、上記コイル電流ＩＬと逆相の関係で電圧値が変動する参照電圧ＶＲ１を生成する。また、参照電圧生成回路２０は、参照電圧ＶＲ１の平均値が基準電圧ＶＲ０と一致するように参照電圧ＶＲ１を生成する。

比較器１１は、帰還電圧ＶＦＢと参照電圧ＶＲ１との比較結果に応じた出力信号Ｓ１ａを生成する。具体的には、比較器１１は、帰還電圧ＶＦＢが参照電圧ＶＲ１よりも高いときにＬレベルの出力信号Ｓ１ａを生成し、帰還電圧ＶＦＢが参照電圧ＶＲ１よりも低いときにＨレベルの出力信号Ｓ１ａを生成する。この出力信号Ｓ１ａは、ＲＳ−ＦＦ回路３０のセット端子Ｓに供給される。

上記タイマ回路４０ａには、オン時間制御回路５０ａから制御信号Ｓ４が供給される。タイマ回路４０ａは、Ｈレベルの出力信号ＳＧ１に応答して、その出力信号ＳＧ１の立ち上がりタイミングから所定時間経過後にＨレベルとなる出力信号Ｓ２を生成する。ここで、上記所定時間は、上記制御信号Ｓ４に応じた時間である。具体的には、上記所定時間は、メイン側のトランジスタＴ１の実際のオンデューティＤｔｕｒｅに依存する時間である。すなわち、タイマ回路４０ａは、出力信号ＳＧ１の立ち上がりタイミングから、トランジスタＴ１のオンデューティＤｔｕｒｅに依存する時間経過後にＨレベルとなる出力信号Ｓ２を生成する。この出力信号Ｓ２は、ＲＳ−ＦＦ回路３０のリセット端子Ｒに供給される。ここで、出力信号ＳＧ１の立ち上がりタイミングからＨレベルの出力信号Ｓ２が出力されるまでの期間は、ＲＳ−ＦＦ回路３０からＨレベルの出力信号ＳＧ１が出力され、その出力信号ＳＧ１に応答してトランジスタＴ１がオンされる。このため、タイマ回路４０ａ及びオン時間制御回路５０ａは、トランジスタＴ１のオン時間Ｔｏｎを調整する調整回路として機能している。なお、上記タイマ回路４０ａは、図３に示した比較器４２の反転入力端子に制御信号Ｓ３の代わりに制御信号Ｓ４が入力される点のみが、上記第１実施形態のタイマ回路４０と異なる。このため、タイマ回路４０ａ内の各要素についての詳細な説明は省略する。

オン時間制御回路５０ａは、参照電圧生成回路２０で生成される電流Ｉ２０を検出する。具体的には、オン時間制御回路５０ａは、トランジスタＴ１のオンデューティＤｔｕｒｅと入力電圧Ｖｉに比例した電流Ｉ２０を検出する。このオン時間制御回路５０ａは、上記検出した電流Ｉ２０に基づいて、上記Ｈレベルの出力信号Ｓ２（リセット信号）の出力タイミングを制御する制御信号Ｓ４を生成する。例えば、オン時間制御回路５０ａは、上記電流Ｉ２０に応じて、入力電圧ＶｉとトランジスタＴ１のオン時間及びオフ時間とに基づく制御信号Ｓ４を生成する。具体的には、オン時間制御回路５０ａは、上記電流Ｉ２０に応じて、トランジスタＴ１のオンデューティＤｔｕｒｅと入力電圧Ｖｉに比例した制御信号Ｓ４を生成する。

なお、本実施形態において、ＤＣ−ＤＣコンバータ１ａは電源装置の一例、比較器１１及びＲＳ−ＦＦ回路３０及び駆動回路６０は制御部の一例、オン時間制御回路５０ａは第１信号生成回路の一例、比較器１１はエラーコンパレータの一例、参照電圧生成回路２０は参照電圧生成回路の一例、出力端子Ｐｏは出力端の一例である。

次に、上記ＤＣ−ＤＣコンバータ１ａの動作を図８に従って簡単に説明する。なお、図８において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
図８に示す時刻ｔ１１において参照電圧ＶＲ１が帰還電圧ＶＦＢよりも高くなると、比較器１１からＨレベルの出力信号Ｓ１ａが出力される。このＨレベルの出力信号Ｓ１ａに応答して、ＲＳ−ＦＦ回路３０は、Ｈレベルの出力信号ＳＧ１及びＬレベルの出力信号ＳＧ２を出力する。そして、駆動回路６０は、それらＨレベルの出力信号ＳＧ１及びＬレベルの出力信号ＳＧ２に応答して、Ｌレベルの制御信号ＤＨ，ＤＬを生成する。すると、Ｌレベルの制御信号ＤＨに応答して、メイン側のトランジスタＴ１がオンされ同期側のトランジスタＴ２がオフされる。このように、制御回路３ａは、参照電圧ＶＲ１が帰還電圧ＶＦＢを横切ると、メイン側のトランジスタＴ１をオンさせるためのＨレベルの制御信号ＤＨを生成する。換言すると、帰還電圧ＶＦＢと参照電圧ＶＲ１との比較結果に応じてトランジスタＴ１のオンタイミングが設定される。

トランジスタＴ１のオン時間Ｔｏｎでは、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に応じたコイル電流ＩＬがコイルＬに流れ、コイルＬにエネルギーが蓄積される。このオン時間Ｔｏｎでは、コイル電流ＩＬが時間の経過とともに所定の傾きｍ１で増加する。具体的には、オン時間Ｔｏｎにおけるコイル電流ＩＬの傾きｍ１は、入力電圧Ｖｉ及び出力電圧Ｖｏの電圧値をそれぞれＶｉ，Ｖｏとし、コイルＬのインダクタンス値をＬとすると、

となる。すなわち、オン時間Ｔｏｎにおけるコイル電流ＩＬは、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に比例して増加する。

続いて、上記Ｈレベルの出力信号ＳＧ１に応答して、タイマ回路４０ａは、出力信号ＳＧ１の立ち上がりタイミングから、トランジスタＴ１のオンデューティＤｔｕｒｅに応じた所定時間経過後にＨレベルの出力信号Ｓ２を出力する（時刻ｔ１２）。詳述すると、タイマ回路４０ａでは、Ｈレベルの出力信号ＳＧ１に応答してスイッチＳＷ４０がオフされ、ノードＮ４１の電圧ＶＮ４１が徐々に上昇する。そして、その電圧ＶＮ４１が制御信号Ｓ４を横切ると、タイマ回路４０ａからＨレベルの出力信号Ｓ２が出力される。すると、ＲＳ−ＦＦ回路３０は、そのＨレベルの出力信号Ｓ２に応答して、Ｌレベルの出力信号ＳＧ１及びＨレベルの出力信号ＳＧ２を出力する。そして、駆動回路６０は、それらＬレベルの出力信号ＳＧ１及びＨレベルの出力信号ＳＧ２に応答して、Ｈレベルの制御信号ＤＨ，ＤＬを生成する。これらＨレベルの制御信号ＤＨ，ＤＬに応答して、メイン側のトランジスタＴ１がオフされ同期側のトランジスタＴ２がオンされる。このように、制御回路３ａは、メイン側のトランジスタＴ１をオンしてから所定時間経過後に、メイン側のトランジスタＴ１をオフするとともに、同期側のトランジスタＴ２をオンする。換言すると、制御回路３ａは、帰還電圧ＶＦＢが参照電圧ＶＲ１よりも低くなると、トランジスタＴ１のオンデューティＤｔｕｒｅに応じた所定時間だけメイン側のトランジスタＴ１をオンする（時刻ｔ１１〜ｔ１２）。

トランジスタＴ１のオフ時間Ｔｏｆｆでは、上記オン時間ＴｏｎでコイルＬに蓄えられたエネルギーが出力端子Ｐｏに向けて放出され、コイルＬに誘導電流が流れる。このオフ時間Ｔｏｆｆでは、コイル電流ＩＬが時間の経過とともに所定の傾きｍ２で減少する。具体的には、オフ時間Ｔｏｆｆにおけるコイル電流ＩＬの傾きｍ２は、

となる。すなわち、オフ時間Ｔｏｆｆにおけるコイル電流ＩＬは、出力電圧Ｖｏに比例して減少する。

そして、再び参照電圧ＶＲ１が帰還電圧ＶＦＢを横切ると（時刻ｔ１３）、制御回路３ａは、メイン側のトランジスタＴ１をオンするとともに、同期側のトランジスタＴ２をオフする。すなわち、所定のスイッチング周期Ｔが終了すると、次のスイッチング周期Ｔが開始され、そのスイッチング周期Ｔにおいて、オン時間Ｔｏｎ及びオフ時間Ｔｏｆｆが順に実行される。このような動作が繰り返されることにより、出力電圧Ｖｏが基準電圧ＶＲ０に基づく目標電圧に維持される。

次に、参照電圧生成回路２０の内部構成の一例を説明する。
図９に示すように、参照電圧生成回路２０は、誤差増幅回路２１と、トランスコンダクタンスアンプ（ｇｍアンプ）２２と、抵抗Ｒ２０，Ｒ２１と、コンデンサＣ２０，Ｃ２１と、スイッチ素子ＳＷ２０と、電流源２３とを有している。

誤差増幅回路２１の非反転入力端子には基準電圧ＶＲ０が供給される。この誤差増幅回路２１の出力端子は、抵抗Ｒ２０の第１端子とｇｍアンプ２２の入力端子に接続されている。抵抗Ｒ２０の第２端子がコンデンサＣ２０の第１端子に接続され、そのコンデンサＣ２０の第２端子が誤差増幅回路２１の反転入力端子に接続されている。

ｇｍアンプ２２の出力端子が抵抗Ｒ２１の第１端子に接続され、その抵抗Ｒ２１の第２端子が誤差増幅回路２１の反転入力端子とコンデンサＣ２０の第２端子に接続されている。なお、抵抗Ｒ２０，Ｒ２１及びコンデンサＣ２０はローパスフィルタとして機能する。

上記ｇｍアンプ２２の出力端子はスイッチ素子ＳＷ２０の第１端子に接続されている。このｇｍアンプ２２は、誤差増幅回路２１の出力電圧ＶＮ２０（ノードＮ２０の電圧）を電流に変換し、出力電圧ＶＮ２０に応じたアンプ電流Ｉ２０を生成する。例えばｇｍアンプ２２は、そのｇｍアンプ２２とスイッチ素子ＳＷ２０との間のノードＮ２１に上記アンプ電流Ｉ２０を吐き出す。

上記スイッチ素子ＳＷ２０の第２端子は電流源２３の第１端子に接続され、その電流源２３の第２端子はグランドに接続されている。スイッチ素子ＳＷ２０は、例えばＮチャネルＭＯＳトランジスタである。また、電流源２３は、入力電圧Ｖｉに比例した電流Ｉ２１（＝β×Ｖｉ）を流す。例えば電流源２３は、上記ノードＮ２１から電流Ｉ２１を吸い込む。

ｇｍアンプ２２とスイッチ素子ＳＷ２０との間のノードＮ２１はコンデンサＣ２１の第１端子に接続され、そのコンデンサＣ２１の第２端子はグランドに接続されている。このコンデンサＣ２１には、アンプ電流Ｉ２０と電流Ｉ２１とに応じた電流Ｉ２２が流れる。そして、コンデンサＣ２１の第１端子（ノードＮ２１）の電圧（コンデンサＣ２１の充電電圧）が上記参照電圧ＶＲ１として出力される。

上記スイッチ素子ＳＷ２０の制御端子には、トランジスタＴ１のオン時間Ｔｏｎ及びオフ時間Ｔｏｆｆに対応した出力信号ＳＧ１が供給される。このスイッチ素子ＳＷ２０は、出力信号ＳＧ１がＬレベルであるとき（トランジスタＴ１がオフするとき）にオフする。このようにスイッチ素子ＳＷ２０がオフすると、電流源２３がノードＮ２１から切り離される。このため、コンデンサＣ２１にはアンプ電流Ｉ２０（電流Ｉ２２）が流れる。これにより、コンデンサＣ２１は、電流Ｉ２２（アンプ電流Ｉ２０）により充電される。この結果、図８に示すように、出力信号ＳＧ１がＬレベルの期間（トランジスタＴ１のオフ時間Ｔｏｆｆ）では、参照電圧ＶＲ１が時間の経過とともに所定の傾きｍ３で上昇する。具体的には、オフ時間Ｔｏｆｆにおける参照電圧ＶＲ１の傾きｍ３は、コンデンサＣ２１の容量値をＣ２１とすると、

となる。

一方、図９に示したスイッチ素子ＳＷ２０は、出力信号ＳＧ１がＨレベルであるとき（トランジスタＴ１がオンするとき）にオンする。このようにスイッチ素子ＳＷ２０がオンすると、電流源２３がスイッチ素子ＳＷ２０を介してノードＮ２１に接続される。このため、コンデンサＣ２１には、アンプ電流Ｉ２０と電流Ｉ２１とに応じた電流Ｉ２２が流れる。具体的には、コンデンサＣ２１には、アンプ電流Ｉ２０と電流Ｉ２１との差分電流となる電流Ｉ２２（＝Ｉ２１−Ｉ２０）が流れる。これにより、コンデンサＣ２１は、電流Ｉ２２（アンプ電流Ｉ２０と電流Ｉ２１との差分電流）により放電される。この結果、図８に示すように、出力信号ＳＧ１がＨレベルの期間（トランジスタＴ１のオン時間Ｔｏｎ）では、参照電圧ＶＲ１が時間の経過とともに所定の傾きｍ４で低下する。具体的には、オン時間Ｔｏｎにおける参照電圧ＶＲ１の傾きｍ４は、

となる。

このような図９に示した参照電圧生成回路２０では、Ｈレベルの出力信号ＳＧ１に応答してスイッチ素子ＳＷ２０がオンされると、コンデンサＣ２１は、入力電圧Ｖｉに比例した電流Ｉ２１（＝β×Ｖｉ）とｇｍアンプ２２のアンプ電流Ｉ２０との差分電流によって放電される。ここで、トランジスタＴ１のオン・オフを決定する出力信号ＳＧ１によってスイッチ素子ＳＷ２０がオン・オフ制御され、且つコンデンサＣ２１に蓄積された電荷は電流Ｉ２１によって引き抜かれるため、コンデンサＣ２１から放電される電流の平均値Ｉａは、

となる。

また、抵抗Ｒ２０，Ｒ２１及びコンデンサＣ２０を含むローパスフィルタは、コンデンサＣ２１の充電電圧である参照電圧ＶＲ１を累積平均化する。すなわち、誤差増幅回路２１の反転入力端子には、参照電圧ＶＲ１の平均値が供給される。この誤差増幅回路２１は、参照電圧ＶＲ１の平均値が基準電圧ＶＲ０と等しくなるように出力電圧ＶＮ２０を変更する。そして、その出力電圧ＶＮ２０に応じたアンプ電流Ｉ２０がｇｍアンプ２２で生成され、そのアンプ電流Ｉ２０がコンデンサＣ２１を充電するために流れる。すなわち、誤差増幅回路２１及びｇｍアンプ２２等によるフィードバック制御によって、コンデンサＣ２１から放電される電流の平均値Ｉａと等しくなるように上記アンプ電流Ｉ２０が生成される。このため、アンプ電流Ｉ２０は、

と表わすことができる。

このように、入力電圧Ｖｉに比例した電流Ｉ２１を流す電流源２３とコンデンサＣ２１とを接離するスイッチ素子ＳＷ２０を、実際のオンデューティＤｔｕｒｅに対応する出力信号ＳＧ１によりオン・オフし、コンデンサＣ２１の充電電圧の平均値が基準電圧ＶＲ０と等しくなるようにアンプ電流Ｉ２０の電流値を制御するようにした。これにより、スイッチング周期Ｔのうち出力信号ＳＧ１のＨレベル期間（トランジスタＴ１のオン時間Ｔｏｎ）だけコンデンサＣ２１に流れる電流Ｉ２１がコンデンサＣ２１で積分され、その積分値と等しくなるようにアンプ電流Ｉ２０の電流値が制御される。したがって、アンプ電流Ｉ２０は、上記式１９に示したように、トランジスタＴ１のオンデューティＤｔｕｒｅ及び入力電圧Ｖｉに比例した電流値となる。

ところで、入力電圧Ｖｉと出力電圧Ｖｏが安定している場合、入力電圧Ｖｉは、出力電圧Ｖｏと、トランジスタＴ１のオンデューティＤｔｕｒｅとに応じた電圧になる。したがって、入力電圧Ｖｉは、

となる。このため、電流Ｉ２０は、

と表わすことができる。

上記式１６、式１７及び式２１から、トランジスタＴ１のオフ時間Ｔｏｆｆにおける参照電圧ＶＲ１の傾きｍ３及びオン時間Ｔｏｎにおける参照電圧ＶＲ１の傾きｍ４は、

と表わすことができる。すなわち、オフ時間Ｔｏｆｆにおける参照電圧ＶＲ１は、出力電圧Ｖｏに比例して上昇し、オン時間Ｔｏｎにおける参照電圧ＶＲ１は、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に比例して低下する。

以上のことから、参照電圧ＶＲ１は、コイル電流ＩＬと逆相の電圧信号と言える。具体的には、参照電圧ＶＲ１は、コイル電流ＩＬと逆相の三角波を持つ電圧信号と言える。より具体的には、参照電圧ＶＲ１は、コイル電流ＩＬのリップル成分（変動成分）とは逆方向に、該リップル成分の変化の割合に応じた割合で変動する電圧信号と言える。詳述すると、図８に示すように、オン時間Ｔｏｎ（時刻ｔ１１〜ｔ１２参照）では、コイル電流ＩＬが入力電圧Ｖｉと出力電圧Ｖｏとの電位差に比例した傾きｍ１で増加する一方で、参照電圧ＶＲ１が入力電圧Ｖｉと出力電圧Ｖｏとの電位差に比例した傾きｍ４で低下する。また、オフ時間Ｔｏｆｆ（時刻ｔ１２〜ｔ１３参照）では、コイル電流ＩＬが出力電圧Ｖｏに比例した傾きｍ２で減少する一方で、参照電圧ＶＲ１が出力電圧Ｖｏに比例した傾きｍ３で上昇する。このように、参照電圧ＶＲ１とコイル電流ＩＬとは、周期（周波数）が同一の信号であって、互いの位相が約１８０度ずれた信号である。このため、例えば参照電圧ＶＲ１の振幅の極小点とコイル電流ＩＬの振幅の極大点とが時間的に一致し（時刻ｔ１２参照）、参照電圧ＶＲ１の振幅の極大点とコイル電流ＩＬの振幅の極小点とが時間的に一致する（時刻ｔ１３参照）。

そして、上述した誤差増幅回路２１及びｇｍアンプ２２等によるフィードバック制御によって、参照電圧ＶＲ１は、その平均値が基準電圧ＶＲ０と等しくなるように制御されている。

ところで、ＤＣ−ＤＣコンバータ１ａの負帰還ループの利得は、入力電圧Ｖｉに比例するとともに、参照電圧ＶＲ１のスロープ量Ｖｓｌｐに反比例する。したがって、周波数が０［Ｈｚ］の時の利得Ｇａｉｎは、

と表わすことができる。ここで、オフ時間Ｔｏｆｆにおける参照電圧ＶＲ１のスロープ量Ｖｓｌｐは、上記式２２より、

となる。このため、上記式２５から明らかなように、アンプ電流Ｉ２０（電流Ｉ２１）の比例係数β及びコンデンサＣ２１の容量値を調整することにより、参照電圧ＶＲ１のスロープ量Ｖｓｌｐを調整することができる。さらに、上記式２４及び式２５から明らかなように、電流Ｉ２１の比例係数β及びコンデンサＣ２１の容量値を調整することにより、負帰還ループの利得Ｇａｉｎを調整することができる。

なお、本実施形態において、誤差増幅回路２１、ｇｍアンプ２２、抵抗Ｒ２０，Ｒ２１及びコンデンサＣ２０は第４電流生成回路の一例、アンプ電流Ｉ２０は第４電流の一例、電流源２３は第２電流源の一例、電流Ｉ２１は第５電流の一例、電流Ｉ２２は差分電流の一例である。また、スイッチ素子ＳＷ２０は第２スイッチ素子の一例、コンデンサＣ２１は第４コンデンサの一例である。

次に、オン時間制御回路５０ａの内部構成の一例を説明する。
図９に示すように、オン時間制御回路５０ａは、ｇｍアンプ２２から出力されるアンプ電流Ｉ２０を検出し、その検出した電流量に応じた制御信号Ｓ４を生成する。オン時間制御回路５０ａは、アンプ電流Ｉ２０と等しい電流値の電流Ｉ２０ｂを抵抗Ｒ５１に流す。この抵抗Ｒ５１の第１端子は、上記アンプ電流Ｉ２０を検出するための検出端子とタイマ回路４０ａ内の比較器４２（図３参照）の反転入力端子とに接続されている。また、抵抗Ｒ５１の第２端子は、グランドに接続されている。そして、抵抗Ｒ５１の第１端子の電圧が制御信号Ｓ４として出力される。このため、制御信号Ｓ４の信号レベル（電圧値）は、抵抗Ｒ５１の抵抗値をＲ５１とすると、上記式１９より、

となる。

このように、オン時間制御回路５０ａは、トランジスタＴ１のオンデューティＤｔｕｒｅ及び入力電圧Ｖｉに比例したアンプ電流Ｉ２０を検出し、そのアンプ電流Ｉ２０と等しい電流値の電流Ｉ２０ｂを抵抗Ｒ５１で電圧に変換して制御信号Ｓ４を生成する。このため、オン時間制御回路５０ａでは、オンデューティＤｔｕｒｅ、入力電圧Ｖｉ及び抵抗Ｒ５１の抵抗値に比例した制御信号Ｓ４が生成される。このため、オンデューティＤｔｕｒｅが大きくなるほど制御信号Ｓ４の信号レベルは高くなる。

なお、本実施形態において、制御信号Ｓ４は第１信号の一例、オン時間制御回路５０ａ（抵抗Ｒ５１）は第２電流電圧変換回路の一例である。
次に、タイマ回路４０ａ及びオン時間制御回路５０ａの作用を説明する。

上記式２６で示される制御信号Ｓ４がタイマ回路４０ａ内の比較器４２（図３参照）の反転入力端子に供給される。この比較器４２は、ノードＮ４１の電圧ＶＮ４１が制御信号Ｓ４よりも低いときにＬレベルの出力信号Ｓ２を出力する一方、電圧ＶＮ４１が制御信号Ｓ４よりも高くなるとＨレベルの出力信号Ｓ２を出力する。このため、トランジスタＴ１がオンしてからＨレベルの出力信号Ｓ２が出力されるまでの期間（つまり、トランジスタＴ１のオン時間Ｔｏｎ）は、電圧ＶＮ４１と制御信号Ｓ４とに依存する。具体的には、トランジスタＴ１のオン時間Ｔｏｎは、

と表わすことができる。さらに、トランジスタＴ１のオン時間Ｔｏｎは、上記式８及び式２６より、

と表わすことができる。すなわち、トランジスタＴ１のオン時間Ｔｏｎは、トランジスタＴ１のオンデューティＤｔｕｒｅに依存した時間となる。これは、トランジスタＴ１のオンデューティＤｔｕｒｅ及び入力電圧Ｖｉに比例した制御信号Ｓ４と、入力電圧Ｖｉに比例した傾きで上昇する電圧ＶＮ４１との比較結果に応じて、トランジスタＴ１のオン時間Ｔｏｎが決定されるためである。

上記式１２及び上記式２８より、ＤＣ−ＤＣコンバータ１ａのスイッチング周波数ｆｏｓｃは、

となる。上記式２９より、入力電圧Ｖｉ及びオンデューティＤｔｕｒｅの項がキャンセルされ、スイッチング周波数ｆｏｓｃは、タイマ回路４０ａ内の抵抗Ｒ４０〜Ｒ４２の抵抗値、コンデンサＣ４０の容量値、ミラー比Ｍ１、抵抗Ｒ５１の抵抗値及び電流Ｉ２１の比例係数βのみによって決定されることが分かる。このため、スイッチング周波数ｆｏｓｃは、入力電圧Ｖｉ及びオンデューティＤｔｕｒｅに依存しない一定値となる。したがって、出力電流Ｉｏの変動に伴ってオンデューティＤｔｕｒｅが変動した場合であっても、スイッチング周波数ｆｏｓｃ（スイッチング周期Ｔ）を略一定に維持することができる。さらに、ＤＣ−ＤＣコンバータ１ａは、入力電圧Ｖｉの変動に伴ってオンデューティＤｔｕｒｅが変動した場合であっても、スイッチング周波数ｆｏｓｃ（スイッチング周期Ｔ）を略一定に維持することができる。

次に、上記ｇｍアンプ２２の内部構成の一例を説明する。
図１０に示すように、ｇｍアンプ２２は、ＮチャネルＭＯＳトランジスタＴ２０と、抵抗Ｒ２２と、ＰチャネルＭＯＳトランジスタＴ２１，Ｔ２２とを有している。

トランジスタＴ２０のゲートには、ノードＮ２０が接続されており、誤差増幅回路２１の出力電圧ＶＮ２０が供給される。トランジスタＴ２０のソースは抵抗Ｒ２２の第１端子に接続され、その抵抗Ｒ２２の第２端子はグランドに接続されている。また、トランジスタＴ２０のドレインはトランジスタＴ２１のドレインに接続されている。このトランジスタＴ２０は、出力電圧ＶＮ２０によってオン・オフ制御されるとともに、出力電圧ＶＮ２０によってオン抵抗が制御される。このトランジスタＴ２０には、出力電圧ＶＮ２０に比例した電流Ｉ２３が流れる。

トランジスタＴ２１のソースにはバイアス電圧ＶＢが供給される。また、トランジスタＴ２１のゲートは、同トランジスタＴ２１のドレインとトランジスタＴ２２のゲートとに接続されている。このトランジスタＴ２２は、そのソースにバイアス電圧ＶＢが供給され、ドレインに上記ノードＮ２１が接続されている。したがって、これらトランジスタＴ２１とトランジスタＴ２２とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ２１，Ｔ２２の電気的特性に応じて、トランジスタＴ２１に流れる電流Ｉ２３に比例した上記アンプ電流Ｉ２０をトランジスタＴ２２に流す。すなわち、トランジスタＴ２２は、ノードＮ２１にアンプ電流Ｉ２０を吐き出す。

ここで、上記オン時間制御回路５０ａにおいてアンプ電流Ｉ２０を検出する回路としては、例えばトランジスタＴ２１，Ｔ２２とカレントミラー接続されたＰチャネルＭＯＳトランジスタＴ５０を用いることができる。このトランジスタＴ５０のゲートには、トランジスタＴ２１，Ｔ２２のゲート及びトランジスタＴ２１のドレインが接続されている。また、トランジスタＴ５０は、そのソースにバイアス電圧ＶＢが供給され、ドレインが上記抵抗Ｒ５１の第１端子に接続されている。したがって、トランジスタＴ２１とトランジスタＴ５０とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ２１，Ｔ５０の電気的特性に応じて、トランジスタＴ２１に流れる電流Ｉ２３に比例した電流Ｉ２０ｂを流す。ここで、トランジスタＴ５０は、トランジスタＴ２２と同一の電気的特性を持つ。このため、トランジスタＴ５０は、トランジスタＴ２２が流すアンプ電流Ｉ２０と等しい電流値の電流Ｉ２０ｂを抵抗Ｒ５１に流す。これにより、オン時間制御回路５０ａでは、トランジスタＴ１のオンデューティＤｔｕｒｅ、入力電圧Ｖｉ及び抵抗Ｒ５１の抵抗値に比例した制御信号Ｓ４を生成することができる。なお、上記トランジスタＴ５０は第２電流電圧変換回路の一例である。

次に、上記電流源２３の内部構成の一例を説明する。
図１１に示すように、電流源２３は、抵抗Ｒ２３，Ｒ２４，Ｒ２５と、オペアンプ２４と、ＮチャネルＭＯＳトランジスタＴ２３と、ＰチャネルＭＯＳトランジスタＴ２４，Ｔ２５と、ＮチャネルＭＯＳトランジスタＴ２６，Ｔ２７とを有している。

オペアンプ２４の非反転入力端子には、入力電圧Ｖｉに応じた電圧ＶＮ２２が供給される。本例では、オペアンプ２４の非反転入力端子には、抵抗Ｒ２３，Ｒ２４により生成された電圧ＶＮ２２が供給される。具体的には、抵抗Ｒ２３の第１端子には、入力端子Ｐｉが接続されることにより、入力電圧Ｖｉが入力される。また、抵抗Ｒ２３の第２端子が抵抗Ｒ２４の第１端子に接続されるとともに、その抵抗Ｒ２４の第２端子がグランドに接続されている。これら抵抗Ｒ２３，Ｒ２４間のノードＮ２２がオペアンプ２４の非反転入力端子に接続されている。ここで、抵抗Ｒ２３，Ｒ２４は、それぞれの抵抗値に応じて、入力電圧Ｖｉを分圧した電圧ＶＮ２２を生成する。この電圧ＶＮ２２の値は、抵抗Ｒ２３，Ｒ２４の抵抗値の比と、入力電圧Ｖｉとグランドの電位差とに対応する。このため、オペアンプ２４の非反転入力端子には、入力電圧Ｖｉに比例した電圧ＶＮ２２が供給されることになる。

オペアンプ２４の出力端子は、トランジスタＴ２３のゲートに接続されている。このトランジスタＴ２３のソースが抵抗Ｒ２５の第１端子及びオペアンプ２４の反転入力端子に接続されるとともに、その抵抗Ｒ２５の第２端子がグランドに接続されている。また、トランジスタＴ２３のドレインはトランジスタＴ２４のドレインに接続されている。

抵抗Ｒ２５の両端子間には、この抵抗Ｒ２５に流れる電流と抵抗Ｒ２５の抵抗値に応じた電位差が生じる。オペアンプ２４は、抵抗Ｒ２５とトランジスタＴ２３との間のノードの電位を、ノードＮ２２の電圧ＶＮ２２と等しくするように、トランジスタＴ２３のゲート電圧を生成する。すなわち、抵抗Ｒ２５の第１端子の電圧がノードＮ２２の電圧ＶＮ２２になるように制御される。したがって、抵抗Ｒ２５の両端子間には、この抵抗Ｒ２５の抵抗値と、両端子間の電位差（電圧ＶＮ２２）とに応じた電流Ｉ２５が流れる。このため、電流Ｉ２５は、

と表わすことができる。すなわち、抵抗Ｒ２５の両端子間には、入力電圧Ｖｉに比例した電流Ｉ２５が流れる。

上記トランジスタＴ２４のソースにはバイアス電圧ＶＢが供給される。また、トランジスタＴ２４のゲートは、同トランジスタＴ２４のドレインとトランジスタＴ２５のゲートとに接続されている。上記トランジスタＴ２５は、そのソースにバイアス電圧ＶＢが供給され、ドレインがトランジスタＴ２６のドレインに接続されている。したがって、これらトランジスタＴ２４とトランジスタＴ２５とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ２４，Ｔ２５の電気的特性に応じて、トランジスタＴ２４に流れる電流Ｉ２５に比例した電流Ｉ２６をトランジスタＴ２５に流す。この電流Ｉ２６は、トランジスタＴ２４，Ｔ２５を含むカレントミラー回路のミラー比をＭ２とすると、

と表わすことができる。

上記トランジスタＴ２６のソースはグランドに接続されている。また、トランジスタＴ２６のゲートは、同トランジスタＴ２６のドレインとトランジスタＴ２７のゲートとに接続されている。上記トランジスタＴ２７は、そのソースがグランドに接続され、ドレインが上記ノードＮ２１に接続されている。したがって、これらトランジスタＴ２６とトランジスタＴ２７とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ２６，Ｔ２７の電気的特性に応じて、トランジスタＴ２６に流れる電流Ｉ２６に比例した上記電流Ｉ２１をトランジスタＴ２７に流す。すなわち、トランジスタＴ２７は、ノードＮ２１から電流Ｉ２１を吸い込む。この電流Ｉ２１は、トランジスタＴ２６，Ｔ２７を含むカレントミラー回路のミラー比をＭ３とすると、

と表わすこともできる。したがって、電流Ｉ２１の比例係数βは、

となる。この式３３、上記式２４及び上記式２５より、抵抗Ｒ２３〜Ｒ２５の抵抗値、ミラー比Ｍ２，Ｍ３を適宜調整することにより、参照電圧ＶＲ１のスロープ量Ｖｓｌｐ及び負帰還ループの利得Ｇａｉｎを調整できることが分かる。また、上記式２９及び上記式３３より、抵抗Ｒ２３〜Ｒ２５の抵抗値及びミラー比Ｍ２，Ｍ３を適宜調整することにより、ＤＣ−ＤＣコンバータ１ａのスイッチング周波数ｆｏｓｃを調整できることが分かる。

次に、出力端子Ｐｏに接続される負荷が急変した場合におけるＤＣ−ＤＣコンバータ１ａの動作を図１２に従って説明する。なお、図１２において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。

図１２に示す時刻ｔ２１において、負荷が急増して出力電流Ｉｏが急増すると、出力電圧Ｖｏが急激に低下する。すると、トランジスタＴ１のオフ時間Ｔｏｆｆを短くし、オン時間ＴｏｎでコイルＬにエネルギーを蓄積して出力電圧Ｖｏを上昇させるように動作しようとする。このとき、比較器１１に入力される参照電圧ＶＲ１は、コイル電流ＩＬの変化の割合に応じた割合で電圧値が変化する。ここで、コイル電流ＩＬは、出力電圧Ｖｏに対して位相が９０度進んでいる。このため、そのコイル電流ＩＬの変化の割合に応じた割合で変動する参照電圧ＶＲ１には位相進み成分が導入されていると言える。そして、その位相進み成分の導入された参照電圧ＶＲ１と帰還電圧ＶＦＢとの比較結果に応じてトランジスタＴ１がスイッチング制御される。したがって、ＤＣ−ＤＣコンバータ１ａは、負荷急増に伴って出力電圧Ｖｏが急激に低下した場合に、オフ時間Ｔｏｆｆが短くなるのを抑制するように動作する（時刻ｔ２１〜ｔ２２参照）。このような動作は、出力電圧とコイル電流の２つの信号をフィードバックしてメイン側のトランジスタのオンデューティを制御する電流モード制御のＤＣ−ＤＣコンバータにおける負荷急変時の動作と略同じである。すなわち、ＤＣ−ＤＣコンバータ１ａは、コイル電流ＩＬの変動成分（交流成分）に対応して変動する参照電圧ＶＲ１を生成することで、負荷急変時に擬似的に電流モード制御で動作することができる。これにより、最大で９０度の位相余裕を確保することができ、従来のＤＣ−ＤＣコンバータ４よりも位相余裕を確保することができる。したがって、ＤＣ−ＤＣコンバータ１ａでは、負荷急変時のリンギングの発生を抑制することができる。すなわち、ＤＣ−ＤＣコンバータ１ａは、十分な位相余裕を確保できたことにより、従来のＤＣ−ＤＣコンバータ４よりも発振に対する安定性が向上している。

ここで、上記リンギングの発生について別の見方をすると、ＤＣ−ＤＣコンバータ１ａでは、出力電圧Ｖｏに応じた帰還電圧ＶＦＢと比較される参照電圧ＶＲ１をコイル電流ＩＬのリップル成分に対応して変動させるようにした。これにより、ＤＣ−ＤＣコンバータ１ａでは、図１２の時刻ｔ２１〜ｔ２２に示すように、負荷急増に伴って出力電圧Ｖｏが急激に低下するときに、その出力電圧Ｖｏの低下時であってもトランジスタＴ１のオフ時間Ｔｏｆｆが確保される（トランジスタＴ１がオフされる）。このため、出力電流Ｉｏの供給量が過大となることが抑制され、出力電圧Ｖｏのオーバーシュートの発生が抑制される。これにより、ＤＣ−ＤＣコンバータ１ａでは、負荷急変時に出力電圧Ｖｏにリンギングが発生することが抑制される。なお、ＤＣ−ＤＣコンバータ１ａでは、出力電圧Ｖｏの急激な低下が終了した後（時刻ｔ２２参照）、出力電圧Ｖｏが目標電圧に近づくようにその出力電圧Ｖｏの電圧値が徐々に上昇する。

ところで、上述したように、ＤＣ−ＤＣコンバータ１ａは、コイル電流ＩＬのリップル成分に応じて変動する参照電圧ＶＲ１を生成することで、負荷急変時に擬似的に電流モード制御で動作する。但し、ＤＣ−ＤＣコンバータ１ａの参照電圧生成回路２０では、参照電圧ＶＲ１の平均値（中心値）が基準電圧ＶＲ０と一致するように誤差増幅回路２１でフィードバック制御しており、この点が上記電流モード制御と異なる。詳述すると、電流モード制御の場合には、出力電流の増加に伴って、誤差増幅回路の出力は出力電流の直流成分の分だけその動作点が移行する。これに対し、ＤＣ−ＤＣコンバータ１ａの参照電圧生成回路２０では、常に参照電圧ＶＲ１の平均値が基準電圧ＶＲ０に近づくように動作するため、コイル電流ＩＬの交流成分（変動成分）のみを擬似的に再現して参照電圧ＶＲ１を生成していると言える。このようなＤＣ−ＤＣコンバータ１ａでは、入力電圧Ｖｉの電圧値や出力電流Ｉｏの電流値に関わらず、参照電圧ＶＲ１の平均値が基準電圧ＶＲ０（一定電圧）に維持され、出力電圧Ｖｏが基準電圧ＶＲ０に基づく目標電圧（一定電圧）に維持される。

以上説明した実施形態によれば、第１実施形態の（１）の効果に加えて、以下の効果を奏する。
（４）トランジスタＴ１のオンデューティＤｔｕｒｅ及び入力電圧Ｖｉに比例したアンプ電流Ｉ２０を抵抗Ｒ５１で電圧に変換して制御信号Ｓ４を生成するようにした。この制御信号Ｓ４と、入力電圧Ｖｉに比例した電流Ｉ４１から生成される電圧ＶＮ４１との比較結果に応じてトランジスタＴ１のオン時間Ｔｏｎを決定するようにした。このため、トランジスタＴ１（ＤＣ−ＤＣコンバータ１ａ）のスイッチング周波数ｆｏｓｃは、アンプ電流Ｉ２０の比例係数βと、電流Ｉ４１の比例係数αと、抵抗Ｒ５１の抵抗値と、コンデンサＣ４０の容量値とによって設定される（式２９参照）。したがって、スイッチング周波数ｆｏｓｃを決定する電流源の電流精度は比例係数αと比例係数βの相対比で良くなるため、上記第２の従来技術に比べてスイッチング周波数ｆｏｓｃを容易に設定することができる。

（５）式２９及び式３３より、トランジスタＴ１（ＤＣ−ＤＣコンバータ１ａ）のスイッチング周波数ｆｏｓｃを、抵抗Ｒ２３〜Ｒ２５，Ｒ４０〜Ｒ４２の抵抗値、コンデンサＣ４０の容量値、及びミラー比Ｍ１〜Ｍ３のみによって設定することができる。したがって、ＤＣ−ＤＣコンバータ１ａでは、スイッチング周波数ｆｏｓｃの設定を容易に行うことができる。さらに、ミラー比Ｍ１〜Ｍ３を全て「１」に設定すれば、抵抗Ｒ２３〜Ｒ２５，Ｒ４０〜Ｒ４２の抵抗値とコンデンサＣ４０の容量値のみでスイッチング周波数ｆｏｓｃを設定することができる。

（６）オン時間制御回路５０ａでは、参照電圧生成回路２０で生成されたアンプ電流Ｉ２０を検出し、その検出した電流Ｉ２０ｂを抵抗Ｒ５１で電圧に変換して制御信号Ｓ４を生成するようにした。これにより、オン時間制御回路５０ａを単純な回路で構成することができる。

（７）コイル電流ＩＬの変化の割合に応じた割合で変化する参照電圧ＶＲ１を生成し、その参照電圧ＶＲ１と帰還電圧ＶＦＢとの比較結果に応じたタイミングでトランジスタＴ１をスイッチングするようにした。これにより、負荷急変時に擬似的に電流モード制御で動作させることができ、最大で９０度の位相余裕を確保することができる。したがって、負荷急変時に出力電圧Ｖｏにリンギングが発生することを好適に抑制することができる。

（８）参照電圧ＶＲ１の平均値が基準電圧ＶＲ０に等しくなるように参照電圧ＶＲ１を生成するようにした。これにより、入力電圧Ｖｉの電圧値や出力電流Ｉｏの電流値に関わらず、出力電圧Ｖｏを基準電圧ＶＲ０に基づく目標電圧（一定電圧）に維持することができる。すなわち、入力電圧Ｖｉや出力電流Ｉｏが変動しても、参照電圧ＶＲ１を横切る時の出力電圧Ｖｏの電圧値が変動することを抑制できる。この結果、出力電圧Ｖｏの安定化を図ることができる。

（９）コイル電流ＩＬの変化の割合に応じた割合で変化する参照電圧ＶＲ１を生成することによって、等価直列抵抗ＥＳＲが小さい場合であっても十分な位相余裕を確保することができる。このため、コンデンサＣ１として、等価直列抵抗ＥＳＲの小さいセラミックコンデンサを用いることができる。これにより、ＤＣ−ＤＣコンバータ１の小型化及び低コスト化を図ることができる。

（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第２実施形態では、コイル電流ＩＬの変化の割合に応じた割合で電圧値が変化する参照電圧ＶＲ１を生成する参照電圧生成回路２０を設け、その参照電圧生成回路２０で生成されるアンプ電流Ｉ２０をオン時間制御回路５０ａで検出し、検出した電流Ｉ２０ｂから制御信号Ｓ４を生成するようにした。すなわち、第２実施形態のオン時間制御回路５０ａでは、参照電圧生成回路２０内の構成を利用して制御信号Ｓ４を生成するようにした。これに限らず、例えば図１３に示されるように、オン時間制御回路５０ｂが、参照電圧生成回路２０とは別に、その参照電圧生成回路２０に相当する構成（誤差増幅回路２１、ｇｍアンプ２２、抵抗Ｒ２０，Ｒ２１、コンデンサＣ２０，Ｃ２１、スイッチ素子ＳＷ２０）を有するようにしてもよい。このため、オン時間制御回路５０ｂのノードＮ２１からは参照電圧ＶＲ１が出力されない。このオン時間制御回路５０ｂにおける誤差増幅回路２１の非反転入力端子には、電圧値が一定の第１電圧Ｖｃが供給される。この第１電圧Ｖｃは、基準電圧ＶＲ０であってもよいし、基準電圧ＶＲ０と異なる電圧であってもよい。第１電圧Ｖｃの電圧値は、誤差増幅回路２１の入力段が飽和しない電圧値であって、且つｇｍアンプ２２や電流源２３が飽和しない電圧値であればよい。このような構成であっても、上記第２実施形態の（４）及び（５）と同様の効果を奏する。

なお、本変形例において、誤差増幅回路２１、ｇｍアンプ２２、電流源２３、抵抗Ｒ２０，Ｒ２１、コンデンサＣ２０，Ｃ２１及びスイッチ素子ＳＷ２０は第２電流生成回路の一例、誤差増幅回路２１、ｇｍアンプ２２、抵抗Ｒ２０，Ｒ２１及びコンデンサＣ２０は第３電流生成回路の一例である。また、アンプ電流Ｉ２０は第２電流の一例、電流源２３は第１電流源の一例、電流Ｉ２１は第３電流の一例、スイッチ素子ＳＷ２０は第１スイッチ素子の一例、コンデンサＣ２１は第３コンデンサの一例、抵抗Ｒ５１は第１電流電圧変換回路の一例である。

・また、上記変形例において参照電圧生成回路２０を省略するようにしてもよい。
・上記各実施形態及び上記変形例におけるオン時間制御回路５０，５０ａ，５０ｂの内部構成を適宜変更してもよい。例えば図１３に示した変形例におけるオン時間制御回路５０ｂを、図１４に示したオン時間制御回路５０ｃに変更してもよい。オン時間制御回路５０ｃは、誤差増幅回路２１ａと、ｇｍアンプ２２ａと、抵抗Ｒ２０ａ，Ｒ２１ａと、コンデンサＣ２０ａ，Ｃ２１ａと、スイッチ素子ＳＷ２０ａと、電流源２３ａと、抵抗Ｒ５２とを有している。

誤差増幅回路２１ａの非反転入力端子には第１電圧Ｖｃが供給される。この誤差増幅回路２１ａの出力端子は、抵抗Ｒ２０ａの第１端子とｇｍアンプ２２ａの入力端子に接続されている。抵抗Ｒ２０ａの第２端子がコンデンサＣ２０ａの第１端子に接続され、そのコンデンサＣ２０ａの第２端子が誤差増幅回路２１ａの反転入力端子に接続されている。

ｇｍアンプ２２ａの出力端子が抵抗Ｒ２１ａの第１端子に接続され、その抵抗Ｒ２１ａの第２端子が誤差増幅回路２１ａの反転入力端子とコンデンサＣ２０ａの第２端子に接続されている。なお、抵抗Ｒ２０ａ，Ｒ２１ａ及びコンデンサＣ２０ａはローパスフィルタとして機能する。

上記ｇｍアンプ２２ａの出力端子はスイッチ素子ＳＷ２０ａの第１端子に接続されている。このｇｍアンプ２２ａは、誤差増幅回路２１ａの出力電圧ＶＮ２０ａ（ノードＮ２０ａの電圧）を電流に変換し、出力電圧ＶＮ２０ａに応じたアンプ電流Ｉ２０ａを生成する。例えばｇｍアンプ２２ａは、そのｇｍアンプ２２ａとスイッチ素子ＳＷ２０ａとの間のノードＮ２１ａから上記アンプ電流Ｉ２０ａを吸い込む。

上記スイッチ素子ＳＷ２０ａの第２端子は電流源２３ａの第１端子に接続され、その電流源２３ａの第２端子にはバイアス電圧ＶＢが供給される。スイッチ素子ＳＷ２０ａは、例えばＮチャネルＭＯＳトランジスタである。また、電流源２３ａは、入力電圧Ｖｉに比例した電流Ｉ２１ａ（＝β×Ｖｉ）を流す。例えば電流源２３ａは、上記ノードＮ２１ａに電流Ｉ２１ａを吐き出す。

ｇｍアンプ２２ａとスイッチ素子ＳＷ２０ａとの間のノードＮ２１ａはコンデンサＣ２１ａの第１端子に接続され、そのコンデンサＣ２１ａの第２端子はグランドに接続されている。このコンデンサＣ２１ａには、アンプ電流Ｉ２０ａと電流Ｉ２１ａとに応じた電流Ｉ２２ａが流れる。

上記スイッチ素子ＳＷ２０ａの制御端子には、トランジスタＴ１のオン時間Ｔｏｎ及びオフ時間Ｔｏｆｆに対応した出力信号ＳＧ１が供給される。このスイッチ素子ＳＷ２０ａは、出力信号ＳＧ１がＬレベルであるとき（メイン側のトランジスタＴ１がオフするとき）にオフする。このようにスイッチ素子ＳＷ２０ａがオフすると、電流源２３ａがノードＮ２１ａから切り離される。このため、コンデンサＣ２１ａは、アンプ電流Ｉ２０ａ（電流Ｉ２２ａ）により放電される。一方、スイッチ素子ＳＷ２０ａは、出力信号ＳＧ１がＨレベルであるとき（トランジスタＴ１がオンするとき）にオンする。このようにスイッチ素子ＳＷ２０ａがオンすると、電流源２３ａがスイッチ素子ＳＷ２０ａを介してノードＮ２１ａに接続される。このため、コンデンサＣ２１ａには、アンプ電流Ｉ２０ａと電流Ｉ２１ａとに応じた電流Ｉ２２ａが流れる。具体的には、コンデンサＣ２１ａには、アンプ電流Ｉ２０ａと電流Ｉ２１ａとの差分電流となる電流Ｉ２２ａ（＝Ｉ２１ａ−Ｉ２０ａ）が流れる。これにより、コンデンサＣ２１ａは、電流Ｉ２２ａ（アンプ電流Ｉ２０ａと電流Ｉ２１ａとの差分電流）により充電される。

このようなオン時間制御回路５０ｃでは、Ｈレベルの出力信号ＳＧ１に応答してスイッチ素子ＳＷ２０ａがオンされると、コンデンサＣ２１ａは、入力電圧Ｖｉに比例した電流Ｉ２１ａ（＝β×Ｖｉ）とｇｍアンプ２２ａのアンプ電流Ｉ２０ａとの差分電流によって充電される。ここで、トランジスタＴ１のオン・オフを決定する出力信号ＳＧ１によってスイッチ素子ＳＷ２０ａがオン・オフ制御され、且つ電流Ｉ２１ａによってコンデンサＣ２１ａに電荷が蓄積されるため、コンデンサＣ２１ａに充電される電流の平均値Ｉｂは、

となる。

また、抵抗Ｒ２０ａ，Ｒ２１ａ及びコンデンサＣ２０ａを含むローパスフィルタは、コンデンサＣ２１ａの第１端子電圧（ノードＮ２１ａの電圧）を累積平均化する。すなわち、誤差増幅回路２１ａの反転入力端子には、ノードＮ２１ａの電圧の平均値が供給される。この誤差増幅回路２１ａは、ノードＮ２１ａの電圧の平均値が第１電圧Ｖｃと等しくなるように出力電圧ＶＮ２０ａを変更する。そして、その出力電圧ＶＮ２０ａに応じたアンプ電流Ｉ２０ａがｇｍアンプ２２ａで生成され、そのアンプ電流Ｉ２０ａがコンデンサＣ２１ａを放電するために流れる。すなわち、誤差増幅回路２１ａ及びｇｍアンプ２２ａ等によるフィードバック制御によって、コンデンサＣ２１ａに充電される電流の平均値Ｉｂと等しくなるように上記アンプ電流Ｉ２０ａが生成される。このため、アンプ電流Ｉ２０ａは、

と表わすことができる。

抵抗Ｒ５２には、上記アンプ電流Ｉ２０ａと等しい電流値の電流Ｉ２０ｃが流れる。この抵抗Ｒ５２の第１端子は、アンプ電流Ｉ２０ａを検出するための検出端子とタイマ回路４０ａ内の比較器４２（図３参照）の反転入力端子とに接続されている。また、抵抗Ｒ５２の第２端子は、グランドに接続されている。そして、抵抗Ｒ５２の第１端子の電圧が制御信号Ｓ４として出力される。このため、制御信号Ｓ４の信号レベル（電圧値）は、抵抗Ｒ５２の抵抗値をＲ５２とすると、上記式３５より、

となる。このように、オン時間制御回路５０ｃでは、上記オン時間制御回路５０ａと同様に、トランジスタＴ１のオンデューティＤｔｕｒｅ及び入力電圧Ｖｉに比例したアンプ電流Ｉ２０ａと等しい電流値の電流Ｉ２０ｃと、抵抗Ｒ５１の抵抗値とに応じた制御信号Ｓ４が生成される。

・上記第１実施形態におけるＲＳ−ＦＦ回路３０の高電位側電源電圧が入力電圧Ｖｉである場合には、オン時間制御回路５０のレベルシフト回路５１を省略してもよい。すなわち、この場合には、入力電圧Ｖｉ及びグランド電位を信号レベルとする出力信号ＳＧ１がＬＰＦ５２に直接供給され、その出力信号ＳＧ１がＬＰＦ５２で平均化されて制御信号Ｓ３が生成される。

・上記第１実施形態では、オン時間制御回路５０に出力信号ＳＧ１を供給するようにしたが、メイン側のトランジスタＴ１のオン時間Ｔｏｎ及びオフ時間Ｔｏｆｆに対応した信号であれば特に制限されない。例えば出力信号ＳＧ２や制御信号ＤＨ，ＤＬをオン時間制御回路５０に供給するようにしてもよいし、トランジスタＴ１，Ｔ２間のノードＬＸの電圧をオン時間制御回路５０に供給するようにしてもよい。

・上記第２実施形態及びその変形例では、スイッチ素子ＳＷ２０，ＳＷ２０ａの制御端子に出力信号ＳＧ１を供給するようにしたが、メイン側のトランジスタＴ１のオン時間Ｔｏｎ及びオフ時間Ｔｏｆｆに対応する信号であれば特に制限されない。例えば出力信号ＳＧ２や制御信号ＤＨ，ＤＬをスイッチ素子ＳＷ２０，ＳＷ２０ａの制御端子に供給するようにしてもよいし、トランジスタＴ１，Ｔ２間のノードＬＸの電圧をスイッチ素子ＳＷ２０，ＳＷ２０ａの制御端子に供給するようにしてもよい。

・上記各実施形態では、タイマ回路４０，４０ａ内のスイッチＳＷ４０の制御端子に出力信号ＳＧ１を供給するようにしたが、メイン側のトランジスタＴ１のオン時間Ｔｏｎ及びオフ時間Ｔｏｆｆに対応する信号であれば特に制限されない。例えば出力信号ＳＧ２や制御信号ＤＨ，ＤＬをスイッチＳＷ４０の制御端子に供給するようにしてもよいし、トランジスタＴ１，Ｔ２間のノードＬＸの電圧をスイッチＳＷ４０の制御端子に供給するようにしてもよい。

・上記各実施形態におけるタイマ回路４０，４０ａでは、入力電圧Ｖｉに比例した電流Ｉ４１により充電されるコンデンサＣ４０の端子電圧である電圧ＶＮ４１を比較器４２に供給するようにした。これに限らず、例えば入力電圧Ｖｉに比例した電流により放電されるコンデンサの端子電圧を比較器４２に供給するようにしてもよい。

・上記各実施形態では、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分圧した分圧電圧を帰還電圧ＶＦＢとした。これに限らず、例えば出力電圧Ｖｏそのものを帰還電圧ＶＦＢとしてもよい。

・上記各実施形態では、スイッチ回路の一例としてＰチャネルＭＯＳトランジスタＴ１を開示したが、ＮチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。

・上記各実施形態における基準電圧ＶＲ０を制御回路３，３ａの外部で生成するようにしてもよい。すなわち、基準電源Ｅ１を制御回路３，３ａの外部に設けるようにしてもよい。

・上記各実施形態における帰還電圧ＶＦＢを制御回路３，３ａの外部で生成するようにしてもよい。すなわち、抵抗Ｒ１，Ｒ２を制御回路３，３ａの外部に設けるようにしてもよい。

・上記各実施形態におけるトランジスタＴ１，Ｔ２を制御回路３，３ａに含めるようにしてもよい。また、コンバータ部２を制御回路３，３ａに含めるようにしてもよい。
・上記各実施形態では、同期整流方式のＤＣ−ＤＣコンバータに具体化したが、非同期整流方式のＤＣ−ＤＣコンバータに具体化してもよい。

・上記各実施形態では、帰還電圧ＶＦＢと基準電圧ＶＲ０（参照電圧ＶＲ１）とを比較し、その比較結果に応じてメイン側のトランジスタＴ１のオンタイミングを設定するＤＣ−ＤＣコンバータに具体化した。これに限らず、例えば帰還電圧ＶＦＢと基準電圧ＶＲ０（参照電圧ＶＲ１）とを比較し、その比較結果に応じてメイン側のトランジスタＴ１のオフタイミングを設定するＤＣ−ＤＣコンバータに具体化してもよい。

・上記第１実施形態及び図１３，１４に示した変形例では、ヒステリシス制御方式の一つであるコンパレータ方式、つまり帰還電圧ＶＦＢと基準電圧ＶＲ０（参照電圧ＶＲ１）を比較器１０（比較器１１）で常に比較しながら、その比較結果に応じて即時にトランジスタＴ１，Ｔ２をオン・オフ制御するＤＣ−ＤＣコンバータに具体化した。これに限らず、例えばその他のヒステリシス制御方式のＤＣ−ＤＣコンバータに具体化してもよい。また、エラーアンプを用いた電圧モード制御や電流モード制御のＤＣ−ＤＣコンバータに具体化してもよい。この場合のタイマ回路４０，４０ａ及びオン時間制御回路５０，５０ａは、トランジスタＴ１のオン時間Ｔｏｎを調整するようにしてもよいし、トランジスタＴ１のオフ時間Ｔｏｆｆを調整するようにしてもよい。なお、この場合のエラーアンプは制御部に含まれる。

・上記各実施形態では、降圧型のＤＣ−ＤＣコンバータに具体化したが、昇圧型のＤＣ−ＤＣコンバータに具体化してもよい。この場合には、メイン側のトランジスタのオフデューティ及び入力電圧Ｖｉに比例した第１信号（制御信号Ｓ３，Ｓ４）を生成するようにしてもよい。あるいは、昇降圧型のＤＣ−ＤＣコンバータに具体化してもよい。

・図１５に、上記ＤＣ−ＤＣコンバータ１（又はＤＣ−ＤＣコンバータ１ａ）を備える電子機器１００の一例を示す。電子機器１００は、本体部１１０と、本体部１１０に電力を供給する電源部１３０とを有している。

まず、本体部１１０の内部構成例を説明する。
プログラムを実行する中央処理装置（ＣＰＵ）１１１には、そのＣＰＵ１１１で実行されるプログラム又はＣＰＵ１１１が処理するデータを記憶するメモリ１１２が接続されている。また、ＣＰＵ１１１には、インタフェース（Ｉ／Ｆ）１１３を介してキーボード１１４Ａ及びポインティングデバイス１１４Ｂが接続されている。ポインティングデバイス１１４Ｂは、例えばマウス、トラックボール、タッチパネルや静電センサを有するフラットデバイス等である。

また、ＣＰＵ１１１には、インタフェース１１５を介してディスプレイ１１６が接続され、インタフェース１１７を介して通信部１１８が接続されている。ディスプレイ１１６は、例えば液晶ディスプレイやエレクトロルミネッセンスパネル等である。通信部１１８は、例えばローカルエリアネットワークボード等である。

また、ＣＰＵ１１１には、インタフェース１１９を介して外部記憶装置１２０が接続され、インタフェース１２１を介して着脱可能記録媒体アクセス装置１２２が接続されている。外部記憶装置１２０は、例えばハードディスクである。アクセス装置１２２がアクセスする着脱可能な記録媒体としては、例えばＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disk）、フラッシュメモリカード等が挙げられる。

次に、電源部１３０の内部構成例を説明する。
ＤＣ−ＤＣコンバータ１と交流アダプタ１３１は、スイッチＳＷを介して上記本体部１１０に接続されている。これらＤＣ−ＤＣコンバータ１及び交流アダプタ１３１のいずれか一方から電力が本体部１１０に供給される。ＤＣ−ＤＣコンバータ１は、図１５の例では、例えば電池１３２からの入力電圧Ｖｉを出力電圧Ｖｏに変換し、その出力電圧Ｖｏを本体部１１０に供給する。

このような電子機器としては、ノート型のパーソナルコンピュータ、携帯電話等の通信機器、携帯情報端末（ＰＤＡ）等の情報処理装置、デジタルカメラやビデオカメラ等の映像機器、テレビジョン装置等の受信機などが挙げられる。

１，１ａ ＤＣ−ＤＣコンバータ
２ コンバータ部
３，３ａ 制御回路
１０，１１ 比較器
２０ 参照電圧生成回路
２１，２１ａ 誤差増幅回路
２２，２２ａ ｇｍアンプ
２３，２３ａ 電流源
ＳＷ２０，ＳＷ２０ａ スイッチ素子
Ｒ２０，Ｒ２０ａ，Ｒ２１，Ｒ２１ａ 抵抗
Ｃ２０，Ｃ２０ａ，Ｃ２１，Ｃ２１ａ コンデンサ
３０ ＲＳ−ＦＦ回路
４０，４０ａ タイマ回路
４１ オペアンプ
４２ 比較器
Ｒ４０〜Ｒ４２ 抵抗
Ｔ４０〜Ｔ４２ トランジスタ
Ｃ４０ コンデンサ
ＳＷ４０ スイッチ
５０，５０ａ，５０ｂ，５０ｃ オン時間制御回路
５１ レベルシフト回路
５２ ローパスフィルタ
Ｒ５０ 抵抗
Ｒ５１，Ｒ５２ 抵抗
Ｃ５０ コンデンサ
Ｔ５０ トランジスタＴ５０
６０ 駆動回路
１００ 電子機器
１１０ 本体部（内部回路）
Ｔ１ トランジスタ
Ｌ コイル

Claims (10)

1. 入力電圧の供給されるスイッチ回路をスイッチングすることにより前記入力電圧から出力電圧を生成する電源の制御回路であって、
   前記出力電圧に応じた帰還電圧と参照電圧との比較結果に応じて前記スイッチ回路がオンするタイミングを制御することにより、前記スイッチ回路のオン時間及びオフ時間を制御する第３制御信号を生成する制御部と、
   前記入力電圧と前記第３制御信号とに基づいて、前記出力電圧とは異なり、且つ前記スイッチ回路のオンデューティと前記入力電圧の電圧値に比例した信号レベルの第１制御信号を生成する第１信号生成回路と、
   信号レベルが前記スイッチ回路のオンからオフへの変化時にリセットされ、前記スイッチ回路のオン時間において前記入力電圧の電圧値に比例した割合で上昇する第２制御信号を生成する第２信号生成回路と、
   前記第１制御信号と前記第２制御信号との比較結果に応じて前記スイッチ回路がオフするタイミングを制御することにより、前記オン時間又は前記オフ時間を調整する調整回路を有することを特徴とする電源の制御回路。
2. 前記第１信号生成回路は、
   前記入力電圧の電圧値と前記スイッチ回路の前記オン時間及び前記オフ時間の長さとに基づいて、前記第１制御信号を生成する第１信号生成部を有し、
   前記第２信号生成回路は、
   前記第３制御信号に応答してオン・オフされて、前記第２制御信号を生成するスイッチを有し、
   前記調整回路は、
   前記第１制御信号と前記第２制御信号とを比較する比較器を有することを特徴とする請求項１に記載の電源の制御回路。
3. 前記第２信号生成回路は、
   前記入力電圧に比例した第１電流を生成する第１電流生成回路と、
   前記スイッチと並列に接続され、前記スイッチがオフしたときに前記第１電流により充電又は放電される第１コンデンサと、を有することを特徴とする請求項２に記載の電源の制御回路。
4. 前記第１信号生成部は、
   前記第３制御信号に応答して、前記入力電圧が出力される信号が第１端子に入力される抵抗と、
   前記抵抗の第２端子に接続される第２コンデンサと、を有し、
   前記抵抗と前記第２コンデンサとの間のノードから前記第１制御信号を出力することを特徴とする請求項２又は３に記載の電源の制御回路。
5. 前記第２信号生成回路は、
   前記入力電圧に比例した第１電流を生成する第１電流生成回路と、
   前記第１電流生成回路に接続され、前記第１電流により充電又は放電される第１コンデンサと、
   前記第１コンデンサと並列に接続され、前記スイッチ回路をオン及びオフさせる第３制御信号に応答してオン・オフされて、前記第２制御信号を生成するスイッチと、を有し、
   前記第１信号生成回路は、
   前記入力電圧の電圧値と前記スイッチ回路のオン時間及びオフ時間とに基づいて変化する第２電流を生成する第２電流生成回路と、
   前記第２電流に比例した電流を電圧に変換して前記第１制御信号を生成する第１電流電圧変換回路と、を有し、
   前記調整回路は、
   前記第１制御信号と前記第２制御信号とを比較する比較器を有することを特徴とする請求項１に記載の電源の制御回路。
6. 前記第２電流生成回路は、
   第１電圧に応じた前記第２電流を生成する第３電流生成回路と、
   前記入力電圧に比例した第３電流を生成する第１電流源と、
   前記第３電流生成回路が第１端子に接続され、前記第１電流源が第２端子に接続され、前記スイッチ回路のオン時間及びオフ時間に応じてオン・オフする第１スイッチ素子と、
   前記第１スイッチ素子の第１端子に第１端子が接続された第３コンデンサと、を有し、
   前記第３電流生成回路は、前記第２電流と前記第３電流とに応じて充放電される前記第３コンデンサの第１端子の電圧の平均値が前記第１電圧に等しくなるように前記第２電流を制御することを特徴とする請求項５に記載の電源の制御回路。
7. 前記制御回路は、
   基準電圧に応じて生成される第４電流と、前記入力電圧に比例した第５電流との差分電流に応じて、前記スイッチ回路と前記出力電圧を出力する出力端との間に接続されるコイルに流れるコイル電流の変化の割合に基づき変化する前記参照電圧を生成する参照電圧生成回路を更に有し、
   前記制御部は、
   前記帰還電圧と前記参照電圧とを比較するエラーコンパレータを有し、
   前記第１信号生成回路は、
   前記第４電流を検出し、該検出した第４電流を電圧に変換して前記第１制御信号を生成する第２電流電圧変換回路を有し、
   前記第２信号生成回路は、
   前記入力電圧に比例した第１電流を生成する第１電流生成回路と、
   前記第１電流生成回路に接続され、前記第１電流により充電又は放電される第１コンデンサと、
   前記第１コンデンサと並列に接続され、前記スイッチ回路をオン及びオフさせる前記第３制御信号に応答してオン・オフされて、前記第２制御信号を生成するスイッチと、を有し、
   前記調整回路は、
   前記第１制御信号と前記第２制御信号とを比較する比較器と、
   を有することを特徴とする請求項１に記載の電源の制御回路。
8. 前記参照電圧生成回路は、
   前記基準電圧に応じた前記第４電流を生成する第４電流生成回路と、
   前記入力電圧に比例した第５電流を生成する第２電流源と、
   前記第４電流生成回路が第１端子に接続され、前記第２電流源が第２端子に接続され、前記スイッチ回路のオン時間及びオフ時間に応じてオン・オフする第２スイッチ素子と、
   前記第２スイッチ素子の第２端子に第１端子が接続された第４コンデンサと、
   を有し、
   前記第４電流生成回路は、前記第４電流と前記第５電流とに応じて充放電される前記第４コンデンサの第１端子の電圧である前記参照電圧の平均値が前記基準電圧に等しくなるように前記第４電流を制御することを特徴とする請求項７に記載の電源の制御回路。
9. 入力電圧が供給されるスイッチ回路と、前記スイッチ回路をスイッチングする制御回路と、を有し、前記スイッチ回路をスイッチングすることにより前記入力電圧から出力電圧を生成する電源装置であって、
   前記制御回路は、
   前記出力電圧に応じた帰還電圧と参照電圧との比較結果に応じて前記スイッチ回路がオンするタイミングを制御することにより、前記スイッチ回路のオン時間及びオフ時間を制御する第３制御信号を生成する制御部と、
   前記入力電圧と前記第３制御信号とに基づいて、前記出力電圧とは異なり、且つ前記スイッチ回路のオンデューティと前記入力電圧の電圧値に比例した信号レベルの第１制御信号を生成する第１信号生成回路と、
   信号レベルが前記スイッチ回路のオンからオフへの変化時にリセットされ、前記スイッチ回路のオン時間において前記入力電圧の電圧値に比例した割合で上昇する第２制御信号を生成する第２信号生成回路と、
   前記第１制御信号と前記第２制御信号との比較結果に応じて前記スイッチ回路がオフするタイミングを制御することにより、前記オン時間又は前記オフ時間を調整する調整回路を有することを特徴とする電源装置。
10. 入力電圧の供給されるスイッチ回路をスイッチングすることにより、前記入力電圧から出力電圧を生成する電源の制御方法であって、
    前記出力電圧に応じた帰還電圧と参照電圧との比較結果に応じて、前記スイッチ回路がオンするタイミングを制御することにより、前記スイッチ回路のオン時間及びオフ時間を制御する第３制御信号を生成し、
    前記入力電圧と前記第３制御信号とに基づいて、前記出力電圧とは異なり、且つ前記スイッチ回路のオンデューティと前記入力電圧の電圧値に比例した信号レベルの第１制御信号を生成し、
    信号レベルが前記スイッチ回路のオンからオフへの変化時にリセットされ、前記スイッチ回路のオン時間において前記入力電圧の電圧値に比例した割合で上昇する第２制御信号を生成し、
    前記第１制御信号と前記第２制御信号との比較結果に応じて前記スイッチ回路がオフするタイミングを制御することにより、前記オン時間又は前記オフ時間を調整することを特徴とする電源の制御方法。