KR101354428B1 - 스위칭 레귤레이터 및 이 스위칭 레귤레이터를 구비한 전자 기기 - Google Patents

스위칭 레귤레이터 및 이 스위칭 레귤레이터를 구비한 전자 기기 Download PDF

Info

Publication number
KR101354428B1
KR101354428B1 KR1020120109961A KR20120109961A KR101354428B1 KR 101354428 B1 KR101354428 B1 KR 101354428B1 KR 1020120109961 A KR1020120109961 A KR 1020120109961A KR 20120109961 A KR20120109961 A KR 20120109961A KR 101354428 B1 KR101354428 B1 KR 101354428B1
Authority
KR
South Korea
Prior art keywords
switch element
voltage
reset
output
circuit
Prior art date
Application number
KR1020120109961A
Other languages
English (en)
Other versions
KR20130037644A (ko
Inventor
잇페이 노다
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20130037644A publication Critical patent/KR20130037644A/ko
Application granted granted Critical
Publication of KR101354428B1 publication Critical patent/KR101354428B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits

Abstract

본 발명은 칩 사이즈와 소비 전류를 증가시키지 않고, 입력 전압 및 출력 전류가 변화하여도 스위칭 주파수와 출력 전압을 일정하게 유지하는 스위칭 레귤레이터 및 이 이 스위칭 레귤레이터를 구비한 전자 기기를 제공한다.
스위칭 시간 제어 회로(3)는 스위치 소자(SW1)의 온 시간과 스위치 소자(SW2)의 온 시간의 합에 대한 스위치 소자(SW1)의 온 시간의 비를 검출한다. 또한 스위칭 시간 제어 회로(3)는 정해진 제1 리세트 타이밍으로부터, 검출된 비에 대응하는 시간 기간(Ton1)이 경과하면, 스위치 소자(SW1)의 온 기간의 종료 타이밍을 나타내는 스위칭 시간 제어 신호(TON)를 생성하고, 제1 리세트 타이밍으로부터 시간 기간(Ton1)보다 긴 정해진 시간 기간(Ton2)이 경과하기 전에 스위치 소자(SW2)가 오프된 것을 검출하면, 제1 리세트 타이밍으로부터 시간 기간(Ton2)이 경과하였을 때에 제1 리세트 타이밍의 다음의 제2 리세트 타이밍을 나타내는 리세트 신호를 생성한다.
[색인어]
스위칭 레귤레이터, 스위칭 소자 제어 회로, 스위칭 시간 제어 회로, 온 듀티 검출 회로, 온 기간 제어 회로

Description

스위칭 레귤레이터 및 이 스위칭 레귤레이터를 구비한 전자 기기{SWITCHING REGULATOR AND ELECTRONIC DEVICE INCORPORATING SAME}
본 발명은 CPU(Central Processing Circuit) 등의 부하 회로에 고정밀도의 전압을 공급하기 위한 스위칭 레귤레이터 및 이를 포함한 전자 기기에 관한 것이다.
근래, 휴대 기기에는 다양한 애플리케이션 소프트웨어가 탑재되어 있어, 외부 부착 부품의 소형화에 따른 대전류 출력 및 저전압 출력에 대응 가능한 전원 회로가 요구되고 있다. 또한, 휴대 기기의 1차측 전원으로서 사용되는 리튬 이온 전지의 방전 특성이 개선됨으로써, 전원 회로에 입력되는 전압의 범위가 넓어지고 있다. 또한, 전원 회로의 출력 단자에 접속되는 CPU 등 부하 회로의 동작 상태에 따라 전원 회로의 설정 전압을 변화시킴으로써, CPU의 동작 속도 및 소비 전력을 최적화하는 기술이 일반화되어 있다. 이 때문에, 입력 전압 및 출력 전류가 변화하여도 출력 전압을 일정하게 유지할 수 있는 전원 회로가 요구되고 있다.
예컨대, 특허문헌 1에는 출력 부하 전류가 변동하여도 출력 전압 특성이 저하되는 것을 방지하는 것을 목적으로 하는 종래 기술에 따른 전원 장치가 기재되어 있다(상기 특허문헌 1의 도 7 및 도 8 참조). 또, 특허문헌 2에는 스위칭 주파수를 안정화시키는 것을 목적으로 하는 종래 기술에 따른 DC－DC 컨버터가 기재되어 있다. 또한, 특허문헌 3에는 기기의 소형화를 도모하는 것을 목적으로 하는 스위칭 레귤레이터가 기재되어 있다.
일본 특허 공개 공보 2010-200450호 일본 특허 공개 공보 2010-226930호 일본 특허 공개 공보 2007-159316호
도 6은 제1 종래예에 따른 스위칭 레귤레이터(1P)의 구성을 나타내는 회로도이다. 스위칭 레귤레이터(1P)는 온 시간이 고정된, 리플 검출 방식의 스위칭 레귤레이터의 일례이다. 또한, 도 7은 도 6의 스위칭 시간 제어 회로(3P)의 구성을 나타내는 회로도이며, 도 8은 도 6의 스위칭 레귤레이터(1P)의 동작을 나타내는 타이밍 차트이다.
도 6에 있어서, 스위칭 레귤레이터(1P)는 스위치 소자 제어 회로(2)와, 비교기(6)와, 스위칭 시간 제어 회로(3P)와, 입력 전압(VIN)이 인가되는 입력 단자(TI)와, 출력 단자(LX)와, 입력 단자(TI)와 출력 단자(LX)의 사이에 접속된 스위치 소자(SW1)와, 출력 단자(LX)와 그라운드 사이에 접속된 스위치 소자(SW2)와, 저항값(Rf1)을 갖는 분압 저항(8)과 저항값(Rf2)을 갖는 분압 저항(9)을 구비한 분압 회로(7)와, 피드백 단자(TF)를 구비하여 이루어진다. 또, 스위치 제어 회로(2)는 RS 플립플롭(22)과, 제어 신호 발생 회로(23)를 구비하여 이루어진다. 또한, 도 7에 있어서, 스위칭 시간 제어 회로(3P)는 입력 단자(TI)에 접속된 일단을 구비하는, 정해진 기준 전류(Ic)를 출력하는 기준 전류원(51)과, 기준 전류원(51)와 그라운드의 사이에 접속되는, 용량(Cc)을 갖는 커패시터(52)와, 커패시터(52)에 병렬로 접속된 스위치 소자(SW5)와, 정해진 기준 전압(VR)을 출력하는 전압원(54)과, 비교기(53)를 구비하여 이루어진다.　
도 6에 있어서, 출력 단자(LX)로부터 출력되는 출력 전압은 인덕턴스(L)를 갖는 인덕터(12)와, 용량(Cout)을 갖는 출력 커패시터(14)를 구비하여 이루어지는 고주파 제거 및 평활용 로우 패스 필터(Low Pass Filter)를 통하여 예컨대 CPU인 부하 회로(10)에 출력된다. 또한, 저항(13)은 출력 커패시터(14)의 직렬 등가 기생 저항이며, 저항값(Resr)을 갖는다. 전술한 로우 패스 필터로부터 출력되는 출력 전압(VOUT)은 피드백 단자(TF)를 통하여 스위칭 레귤레이터(1P)에 입력되어 분압 회로(7)에 의해 분압된다. 그리고, 분압된 후의 피드백 전압(VF)은 비교기(6)의 반전 입력 단자에 출력된다. 비교기(6)는 피드백 전압(VF)과, 비반전 입력 단자에 전압원(11)으로부터 입력되는 정해진 기준 전압(VREF)을 비교하며, 피드백 전압(VF)이 기준 전압(VREF)보다 클 때에는 로우 레벨의 스위칭 시간 제어 신호(CMPO-P)를 RS 플립플롭(22)의 세트 단자(S)에 출력하는 한편, 피드백 전압(VF)이 기준 전압(VREF)보다 작을 때에는 하이 레벨의 스위칭 시간 제어 신호(CMPO-P)를 RS 플립플롭(22)의 세트 단자(S)에 출력한다. 여기서, 스위칭 시간 제어 신호(CMPO-P)는 스위치 소자(SW2)의 온 기간의 종료 타이밍을 나타낸다.
또, 도 7을 참조하여 상세하게 후술하는 바와 같이, 스위칭 시간 제어 회로(3P)는 스위치 소자(SW1)의 온 기간의 종료 타이밍을 나타내는 스위칭 시간 제어 신호(TON-P)를 생성하여 RS 플립플롭(22)의 리세트 단자(R)에 출력한다. 또한 RS 플립플롭(22)으로부터 출력되는 출력 신호(PSET)는 제어 신호 발생 회로(23)에 출력된다. 제어 신호 발생 회로(23)는 출력 신호(PSET)의 하강 타이밍에서 스위치 소자(SW1)의 온 기간을 종료하고, 출력 신호(PSET)의 상승 타이밍에서 스위치 소자(SW2)의 온 기간을 종료하며, 또한 스위치 소자(SW1)와 스위치 소자(SW2)가 상보적으로 온되도록, 스위치 소자(SW1)를 온 오프 제어하기 위한 스위치 소자 제어 신호(PDRV)와, 스위치 소자(SW2)를 온 오프 제어하기 위한 스위치 소자 제어 신호(NDRV)를 생성하여, 스위치 소자(SW1) 및 스위치 소자(SW2)의 각 게이트에 각각 출력한다. 또한 제어 신호 발생 회로(23)는 스위치 소자 제어 신호(PDRV)와 동기한 출력 신호(TCHGB1)를 생성하여 스위칭 시간 제어 회로(3P)에 출력한다. 또한, 본 종래 기술에 있어서, 스위치 소자(SW1)는 로우 레벨의 스위치 소자 제어 신호(PDRV)에 응답하여 온되는 한편, 하이 레벨의 스위치 소자 제어 신호(PDRV)에 응답하여 오프된다. 또, 스위치 소자(SW2)는 하이 레벨의 스위치 소자 제어 신호(NDRV)에 응답하여 온되는 한편, 로우 레벨의 스위치 소자 제어 신호(NDRV)에 응답하여 오프된다. 또한 스위치 소자(SW1)가 오프되는 타이밍에서 스위치 소자(SW2)가 온되고, 스위치 소자(SW2)가 오프되는 타이밍에서 스위치 소자(SW1)가 온되도록 제어된다.　
도 7에 있어서, 전압원(54)은 정해진 기준 전압(VR)을 생성하여 비교기(53)의 반전 입력 단자에 출력한다. 또, 기준 전류원(51)과 커패시터(52)의 사이의 접속점의 전압(VC)은 비교기(53)의 비반전 입력 단자에 출력된다. 또, 출력 신호(TCHGB1)는 스위치 소자(SW5)의 게이트에 출력된다. 이 때문에, 스위치 소자(SW5)는 출력 신호(TCHGB1)에 응답하여 스위치 소자(SW1)의 온 기간에 오프되는 한편, 스위치 소자(SW1)의 오프 기간에 온된다. 또, 비교기(53)는 전압(VC)을 기준 전압(VR)과 비교하여 전압(VC)이 기준 전압(VR)보다 클 때에는 하이 레벨의 스위칭 시간 제어 신호(TON-P)를 생성하는 한편, 전압(VC)이 기준 전압(VR)보다 작을 때에는 로우 레벨의 스위칭 시간 제어 신호(TON-P)를 생성한다.
도 6에 있어서, 피드백 전압(VF)이 기준 전압(VREF)보다 작아지면, 비교기(6)로부터 출력되는 스위칭 시간 제어 신호(CMPO-P)의 전압 레벨이 하이 레벨로 된다. 이에 응답하여 RS 플립플롭(22)가 세트되어 RS 플립플롭(22)의 출력 신호(PSET)의 전압 레벨이 하이 레벨로 된다. 그리고, 제어 신호 발생 회로(23)는 스위치 소자(SW1)를 온하도록, 또한 스위치 소자(SW2)를 오프하도록, 스위치 소자 제어 신호(PDRV 및 NDRV)를 생성한다. 이에 응답하여, 스위치 소자(SW1)가 온되는 한편, 스위치 소자(SW2)가 오프되어, 입력 전압(VIN)과 출력 전압(VOUT)의 전압차에 의해 인덕터(12)에 에너지가 축적된다. 이에 따라, 인덕터(12)의 인덕터 전류가 증가하고, 출력 커패시터(14)와 그 직렬 등가 기생 저항(13)에 의해 출력 전압(VOUT)이 상승한다.　
다음에, 스위치 소자(SW1)의 온 기간이 후술하는 정해진 시간만큼 계속되면, 스위칭 시간 제어 신호(TON-P)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환된다. 이에 응답하여, RS 플립플롭(22)이 리세트되어 RS 플립플롭(22)로부터 출력되는 출력 신호(PSET)의 전압 레벨이 로우 레벨로 된다. 그리고, 제어 신호 발생 회로(23)는 스위치 소자(SW1)를 오프하도록, 또한 스위치 소자(SW2)를 온하도록, 스위치 소자 제어 신호(PDRV 및 NDRV)를 생성한다. 이에 응답하여, 스위치 소자(SW1)가 오프되는 한편, 스위치 소자(SW2)가 온되어, 그라운드 전압과 출력 전압(VOUT)의 전압차에 의해 인덕터(12)의 에너지가 방출된다. 이에 따라, 인덕터(12)의 인덕터 전류가 감소되고, 출력 커패시터(14)와 그 직렬 등가 기생 저항(13)에 의해 출력 전압(VOUT)이 저하된다.
여기서, 스위치 소자(SW1)의 온 시간(온 기간)은 다음과 같이 결정할 수 있다. 도 7에 있어서, 로우 레벨의 스위치 소자 제어 신호(PDRV)에 응답하여 스위치 소자(SW1)가 온되어 있는 동안, 스위치 소자 제어 신호(PDRV)에 동기한 출력 신호(TCHGB1)에 응답하여 스위치 소자(SW5)가 오프되어, 커패시터(52)가 기준 전류(Ic)로 충전된다. 충전된 커패시터(52)의 양단 전압(VC)은 비교기(53)에 의해 기준 전압(VR)과 비교되고, 비교기(53)는 전압(VC)이 기준 전압(VR)보다 클 때에는 하이 레벨의 스위칭 시간 제어 신호(TON-P)를 출력하고, 전압(VC)이 기준 전압(VR)보다 작을 때에는 로우 레벨의 스위칭 시간 제어 신호(TON-P)를 출력한다. 또, 스위치 소자(SW1)가 오프되고, 또한 스위치 소자(SW2)가 온되어 있는 기간에, 제어 신호 발생 회로(23)로부터 출력되는 하이 레벨의 출력 신호(TCHGB1)에 응답하여 스위치 소자(SW5)가 온되어, 커패시터(52)에 충전된 전하가 모두 방전된다. 이 때, 스위치 소자(SW1)의 온 시간(ton1)은 아래 식 (1)로 나타낼 수 있다.　
Figure 112012080377147-pat00001
이상 설명한 바와 같이, 도 6의 스위칭 레귤레이터(1P)에 있어서, 스위칭 시간 제어 신호(TON-P)에 응답하여 스위치 소자(SW1)의 온 시간(ton1)이 결정되고, 피드백 전압(VF)과 기준 전압(VREF)의 비교 결과를 나타내는 비교기(6)로부터의 스위칭 시간 제어 신호(CMPO-P)에 응답하여 스위치 소자(SW1)의 오프 시간(toff1)[스위치 소자(SW1)의 오프 기간에 상당하며, 스위치 소자(SW2)의 온 기간과 동등한 기간임]이 정해진다. 이상 설명한 바와 같이 스위치 소자(SW1)와 스위치 소자(SW2)가 온 오프를 반복함으로써, 출력 전압(VOUT)의 시간 평균값(VOUTa)이 일정하게 되도록 제어된다.　
그러나, 도 6의 회로 구성의 경우, 온 시간(ton1)이 식 (1)로 나타내어지는 고정 값이 되기 때문에, 스위치 소자(SW1)가 온일 때의 인덕터(12)의 자속 증가분(Δφon)과, 스위치 소자(SW2)가 온일 때의 인덕터(12)의 자속 감소분(Δφoff)은 스위치 소자(SW1)와 스위치 소자(SW2)의 각 온 저항(Ron)과 인덕터(12)의 인덕터 전류(IL)를 이용하여 각각 아래 식 (2)와 (3)으로 나타낼 수 있다.　
Figure 112012080377147-pat00002
Figure 112012080377147-pat00003
또한, Δφon=Δφoff이므로, 스위칭 주기(tsw)(=ton1＋toff1)는 아래 식 (4)로 나타낼 수 있다.
Figure 112012080377147-pat00004
따라서, 스위칭 주파수(fsw)는 아래 식 (5)로 나타낼 수 있다.　
Figure 112012080377147-pat00005
식 (5)로부터 알 수 있듯이, 입력 전압(VIN), 출력 전압(VOUT), 인덕터 전류(IL)[즉, 부하 회로(10)에 출력되는 출력 전류(Iout)]가 변화하면, 스위칭 주파수(fsw)의 변동이 커지고, 또한 출력 전압(VOUT)의 시간 평균값(VOUTa)이 변화하여 일정해지지 않음으로써, 출력 전압 정밀도가 열화된다.
예컨대, 도 8에 나타낸 바와 같이, 출력 전류(IOUT)가 I1일 때의 스위칭 주기(tsw)는 주기(tsw1)로 되지만, 출력 전류(IOUT)가 I2로 증가하였을 때의 스위칭 주기(tsw2)는 I1＜I2 및 식 (4)로부터 tsw1＞tsw2로 된다. 즉, 출력 전류(IOUT)가 I1일 때, 및 I2일 때의 각 스위칭 주파수(fsw1 및 fsw2)의 대소 관계는 fsw1＜fsw2로 된다. 나아가, 도 8로부터 알 수 있듯이, 출력 전류(IOUT)가 I1에서 I2로 증가하면, 출력 전압(VOUT)[피드백 전압(VF)에 대응함]의 시간 평균값(VOUTa)이 저하된다. 마찬가지로, 식 (4) 및 식 (5)로부터, 입력 전압(VIN) 또는 출력 전류(IOUT)[인덕터 전류(IL)에 대응함]가 변화하여도 스위칭 주파수(fsw)와 출력 전압(VOUT)이 변화하게 된다는 것을 알 수 있다.　
상기 특허문헌 1에는 입력 전압, 출력 전압, 및 출력 전류의 영향을 저감시켜 출력 전압과 스위칭 주파수의 정밀도를 향상시키는 것을 목적으로 하는 제2 종래예에 따른 전원 장치가 개시되어 있다(특허문헌 1의 도 7 및 도 8 참조). 제2 종래예에 따른 전원 장치는 입력 전압, 출력 전압, 및 출력 전류에 따라 각 스위치 소자를 제어함으로써 출력 전압 특성을 향상시킨다.　
도 9는 상기 특허문헌 1의 도 7에 기재된 제2 종래예에 따른 전원 회로(1000)의 구성을 나타내는 회로도이며, 도 10은 도 9의 ton 발생기(102)의 구성을 나타내는 회로도이다. 제2 종래예에 따른 전원 회로(1000)의 구성에 관해서는, 상기 특허문헌 1에 상세히 기재되어 있다. 도 9에 나타낸 바와 같이, 전원 회로(1000)는 출력 전류(Io)를 피드백하기 위한 전류 검출 회로(108)를 구비한다. 또한, 도 10에 나타낸 바와 같이, ton 발생기(102)는 입력 전압(VIN)을 피드백하기 위한 저항 네트워크와, 유효 증폭기(121 및 127)와, 출력 전압(Vo)을 피드백하기 위한 저항 네트워크와, 출력 전압(Vo)에 대응하는 전압과 출력 전류(Io)에 대응하는 전압(Vs)을 가산하기 위한 가산기(128)를 구비하여 이루어지기 때문에, 칩 사이즈와 소비 전류의 증가를 초래하게 된다. 이 때문에, 전원 회로(1000)는 특히 소형, 저소비 전류가 요구되는 휴대 기기용 전원 회로에는 적절하지 않다.
또, 전원 장치(1000)의 스위칭 주파수(fsw)는 예컨대 아래와 같이 도출된다. 도 9에 있어서, 드라이브 논리 회로(104)로부터 출력되는 제어 신호(DRVL)의 전압 레벨이 하이 레벨에서 로우 레벨로 바뀐 타이밍으로부터 경과 시간(T)이 경과하였을 때, 도 10의 비교기(127)의 비반전 입력 단자에 입력되는 전압(VCT)과, 반전 입력 단자에 입력되는 전압 (Vtref)는 pMOS 트랜지스터(123)에 흐르는 전류(I21)와 커패시터(125)의 용량(C25)과 저항값(R51 및 R52)을 이용하여 각각 아래 식 (6), (7)로 나타낼 수 있다.　
Figure 112012080377147-pat00006
Figure 112012080377147-pat00007
또한, 전압(VCT)과 전압(Vtref)이 동일하게 될 때의 경과 시간(T)이 트랜지스터(151)의 온 기간(Ton)으로 되므로, 아래 식 (8)이 성립된다.　
Figure 112012080377147-pat00008
pMOS 트랜지스터(122 및 123)는 동일한 전기 전도형의 트랜지스터이며, 그 사이즈 비를 k1로 가정하면, 전류(I21)는 저항값(Rt, R31 및 R32)을 이용하여 아래 식 (9)로 나타낼 수 있다.　
Figure 112012080377147-pat00009
여기서, 정수(定數) k2를 아래와 같이 정의한다.　
Figure 112012080377147-pat00010
따라서, 식 (10)은 정수(k2)를 이용하여 아래 식 (11)과 같이 변형된다.　
Figure 112012080377147-pat00011
다음에, 도 9에 있어서, 전류 검출 회로(108)로부터 출력되는 전압(Vs)은 일반적으로 트랜지스터(151)의 온 저항(Ronn1)과 트랜지스터(151)에 흐르는 전류(ILX)에 의해 생성되는 트랜지스터(151)의 양단 전압(ILX×Ronn1)에 정해진 회로 정수(k3)를 곱셈한 전압에 대응하므로, 아래 식 (12)로 나타낼 수 있다.　
Figure 112012080377147-pat00012
따라서, Ｒ５２／（Ｒ５１＋Ｒ５２）＝ｋ４로 정의하면, 식 (11)은 아래 식 (13)과 같이 변형된다.　
Figure 112012080377147-pat00013
따라서, 트랜지스터(151)의 온 기간(Ton)은 아래 식 (14)로 나타낼 수 있다.
Figure 112012080377147-pat00014
또한, 듀티 비(Duty)는 도 9의 트랜지스터(152)의 온 저항(Ronn2)을 이용하여 아래 식 (15)로 나타낼 수 있다.　
Figure 112012080377147-pat00015
따라서, 스위칭 주파수(fsw)는 아래 식 (16)으로 나타낼 수 있다.　
Figure 112012080377147-pat00016
여기서, Ronn1=Ronn2×k4/k3=k와 k2=k4로 되도록 회로 정수를 설정하면, 상기 식 (16)의 우변에서 출력 전압(Vo)의 항을 소거할 수 있으므로, 스위칭 주파수(fsw)는 아래의 식 (17)과 같이 나타낼 수 있다.　
Figure 112012080377147-pat00017
식 (17)의 정수 k는 도 9의 전류 검출 회로(108) 및 ton 발생기(102)를 구성하는 각 소자의 소자 값에 의해 결정된다. 즉, 스위칭 주파수(fsw)에는 입력 전압(VIN)과 인덕터 전류(ILX)의 항이 남아 스위칭 주파수의 입력 전압(VIN)과 출력 전류에 대한 의존성을 완전히 배제할 수 없게 된다. 특히, 부하가 CPU인 경우에는, 연속적으로 부하 전류(즉, 출력 전류)가 급격하게 변동하기 때문에, 그때마다 스위칭 주파수가 변화하면 넓은 대역의 스위칭 노이즈가 발생하게 되어, 주변 기기에 대한 영향이 매우 중대한 문제로 된다.　
상술한 바와 같이, 종래 기술에 의하면, 칩 사이즈 및 소비 전류를 증가시키지 않고 입력 전압 및 출력 전류가 변화하여도 스위칭 주파수와 출력 전압을 일정하게 유지하는 것은 불가능하였다.　
본 발명은 이상의 문제점을 해결하기 위하여 이루어진 것으로서, 종래 기술과 비교하여 칩 사이즈 및 소비 전류를 증가시키는 않고도, 입력 전압 및 출력 전류가 변화하여도 스위칭 주파수와 출력 전압을 일정하게 유지하여 CPU 등 부하 회로에 고정밀의 전압을 공급할 수 있는 스위칭 레귤레이터를 제공하는 것을 목적으로 한다.
본 발명에 따른 스위칭 레귤레이터는 입력 단자를 통해 입력된 입력 전압을 정해진 출력 전압으로 변환하여, 출력 단자를 통해 출력하는 스위칭 레귤레이터에 있어서,
상기 입력 단자와 상기 출력 단자의 사이에 접속된 제1 스위치 소자와,
상기 출력 단자와 그라운드 사이에 접속된 제2 스위치 소자와,
상기 제1 스위치 소자의 온 시간과 상기 제2 스위치 소자의 온 시간의 합에 대한 상기 제1 스위치 소자의 온 시간의 비에 대응하는 제1 시간 기간이 경과하였을 때에, 상기 제1 스위치 소자의 온 기간의 종료 타이밍을 나타내는 제1 스위칭 시간 제어 신호를 생성하여 출력하는 스위칭 시간 제어 회로와,
상기 출력 전압에 대응하는 피드백 전압을 정해진 제1 기준 전압과 비교하여, 상기 피드백 전압이 상기 제1 기준 전압보다 작을 때에는, 상기 제2 스위치 소자의 온 기간의 종료 타이밍을 나타내는 제2 스위칭 시간 제어 신호를 생성하여 출력하는 제1 비교기와,
상기 제1 스위칭 시간 제어 신호에 응답해서 상기 제1 스위치 소자를 오프하여 상기 제2 스위치 소자를 온하고, 상기 제2 스위칭 시간 제어 신호에 응답해서 상기 제2 스위치 소자를 오프하여 상기 제1 스위치 소자를 온하는 스위치 소자 제어 회로를 구비하고,
상기 제1 시간 기간, 및 상기 제1 시간 기간보다 긴 정해진 제2 시간 기간은 리세트 해제 타이밍을 기점으로 하며,
상기 스위칭 시간 제어 회로는 상기 리세트 해제 타이밍으로부터 상기 제2 시간 기간이 경과하였을 때에 리세트 신호를 생성하는 것을 특징으로 한다.
본 발명에 따른 스위칭 레귤레이터에 의하면, 정해진 리세트 타이밍을 나타내는 리세트 신호를 반복하여 생성하고, 각 리세트 타이밍으로부터, 제1 스위치 소자의 온 시간과 제2 스위치 소자의 온 시간의 합에 대한 제1 스위치 소자의 온 시간의 비에 대응하는 제1 시간 기간이 경과하였을 때에, 제1 스위치 소자의 온 기간의 종료 타이밍을 나타내는 제1 스위칭 시간 제어 신호를 생성하여 출력하는 스위칭 시간 제어 회로를 구비하여 이루어진다. 여기서, 스위칭 시간 제어 회로는 제1 리세트 타이밍으로부터 제1 시간 기간이 경과하면, 제1 스위칭 시간 제어 신호를 생성하고, 제1 리세트 타이밍으로부터 제1 시간 기간보다 긴 정해진 제2 시간 기간이 경과하기 전에 제2 스위치 소자가 오프된 것을 검출하면, 제1 리세트 타이밍으로부터 제2 시간 기간이 경과하였을 때에 제1 리세트 타이밍의 다음의 제2 리세트 타이밍을 나타내는 리세트 신호를 생성한다. 따라서, 칩 사이즈와 소비 전류의 증가를 초래시키지 않고 입력 전압 및 출력 전류가 변화하여도 스위칭 주파수와 출력 전압을 일정하게 유지할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 스위칭 레귤레이터(1)의 구성을 나타내는 회로도.
도 2는 도 1의 스위칭 시간 제어 회로(3)의 구성을 나타내는 회로도.
도 3은 도 1의 스위칭 레귤레이터(1)의 동작을 나타내는 타이밍 차트.
도 4는 본 발명의 제3 실시 형태에 따른 스위칭 시간 제어 회로(3A)의 구성을 나타내는 회로도.
도 5는 본 발명의 제4 실시 형태에 따른 스위칭 시간 제어 회로(3B)의 구성을 나타내는 회로도.　　
도 6은 제1 종래예에 따른 스위칭 레귤레이터(1P)의 구성을 나타내는 회로도.
도 7은 도 6의 스위칭 시간 제어 회로(3P)의 구성을 나타내는 회로도.
도 8은 도 6의 스위칭 레귤레이터(1P)의 동작을 나타내는 타이밍 차트.
도 9는 특허문헌 1의 도 7에 기재된 제2 종래예에 따른 전원 회로(1000)의 구성을 나타내는 회로도.
도 10은 도 9의 ton 발생기(102)의 구성을 나타내는 회로도.
아래에 본 발명에 따른 실시 형태에 관하여 도면을 참조하여 설명한다. 또한 아래의 각 실시 형태에서는 동일한 구성 요소에는 동일한 부호를 부여한다.　
제1 실시 형태
도 1은 본 발명의 제1 실시 형태에 따른 스위칭 레귤레이터(1)의 구성을 나타내는 회로도이며, 도 2는 도 1의 스위칭 시간 제어 회로(3)의 구성을 나타내는 회로도이다. 또한, 도 3은 도 1의 스위칭 레귤레이터(1)의 동작을 나타내는 타이밍 차트이다.　
본 실시 형태에 따른 스위칭 레귤레이터(1)는 예컨대 개인용 컴퓨터 등 전자 기기(100)에 탑재되며, 이 전자 기기(100)의 CPU 등 부하 회로(10)에 직류 전압을 공급하기 위하여 이용된다. 도 1에 있어서, 스위칭 레귤레이터(1)는 스위치 소자 제어 회로(2), 스위칭 시간 제어 회로(3), 비교기(6), 스위치 소자(SW1 및 SW2), 저항값(Rf1)을 갖는 분압 저항(8)과 저항값(Rf2)을 갖는 분압 저항(9)을 구비하는 분압 회로(7), 입력 전압(VIN)이 입력되는 입력 단자(TI), 출력 단자(LX), 및 피드백 단자(TF)를 구비하여 이루어진다. 또, 스위치 제어 회로(2)는 RS 플립플롭(22)과 제어 신호 발생 회로(23)를 구비하여 이루어진다. 또한 스위칭 시간 제어 회로(3)는 온 듀티 검출 회로(4)와 온 기간 제어 회로(5)를 구비하여 이루어진다.　
또한, 도 2에 있어서, 온 듀티 검출 회로(4)는 스위치 소자(SW3 및 SW4), 정해진 기준 전압(VRT1)을 출력하는 기준 전압원(44), 저항값(Ri)을 갖는 적분 저항(42), 및 용량(Ci)을 갖는 커패시터(43)를 구비하여 이루어진다. 또, 도 2에 있어서, 온 기간 제어 회로(5)는 스위칭 시간 제어 신호 발생 회로(501)와 리세트 회로(502)를 구비하여 이루어진다. 여기서, 스위칭 시간 제어 신호 발생 회로(501)는 정해진 기준 전류(Ic)를 출력하는 기준 전류원(51), 용량(Cc)를 갖는 커패시터(52), 스위치 소자(SW5), 비교기(53), 인버터(58), 및 AND 게이트(59)를 구비하여 이루어진다. 또한 비교기(53)와 인버터(58)와 AND 게이트(59)는 비교기 회로(530)를 구성한다. 또한 리세트 회로(502)는 정해진 기준 전압(VRT2)을 출력하는 기준 전압원(55), 비교기(56), 및 래치 회로(57)를 구비하여 이루어진다. 또한 래치 회로(57)는 NOR 게이트(571 및 572)와 인버터(573)를 구비하여 이루어진다.　
본 실시 형태에 따른 스위칭 레귤레이터(1)는 입력 단자(TI)를 통하여 입력된 입력 전압(VIN)을 정해진 출력 전압으로 변환하여, 출력 단자(LX)를 통하여 출력하는 스위칭 레귤레이터(1)에 있어서,
(a) 입력 단자(TI)와 출력 단자(LX)의 사이에 접속된 스위치 소자(SW1),
(b) 출력 단자(LX)와 그라운드의 사이에 접속된 스위치 소자(SW2),
(c) 스위치 소자(SW1)의 온 시간(ton1)과 스위치 소자(SW2)의 온 시간(ton2)의 합에 대한 스위치 소자(SW1)의 온 시간(ton1)의 비에 대응하는 시간 기간(Ton1)이 경과하였을 때에, 스위치 소자(SW1)의 온 기간의 종료 타이밍을 나타내는 스위칭 시간 제어 신호(TON)를 생성하여 출력하고, 상기 제1 시간 기간(ton1), 및 상기 제1 시간 기간보다 긴 정해진 제2 시간 기간(ton2)은 리세트 해제 타이밍을 기점으로 하며, 상기 제2 시간 기간이 경과하였을 때에 리세트 신호를 생성하는 스위칭 시간 제어 회로(3),
(d) 출력 전압에 대응하는 피드백 전압(VF)을 정해진 기준 전압(VREF)과 비교하여, 피드백 전압(VF)이 기준 전압(VREF)보다 작을 때에는, 스위치 소자(SW2)의 온 기간의 종료 타이밍을 나타내는 스위칭 시간 제어 신호(CMPO)를 생성하여 출력하는 비교기(6), 및
(e) 스위칭 시간 제어 신호(TON)에 응답해서 스위치 소자(SW1)를 오프하여 스위치 소자(SW2)를 온하고, 스위칭 시간 제어 신호(CMPO)에 응답해서 스위치 소자(SW2)를 오프하여 스위치 소자(SW1)를 온하는 스위치 소자 제어 회로(2)를 구비하여 이루어진다.　
여기서, 스위칭 시간 제어 회로(3)는 리세트 해제 타이밍(예컨대, 도 3의 제1 리세트 해제 타이밍 t11)으로부터 시간 기간(Ton1)이 경과하였을 때에 스위칭 시간 제어 신호(TON)를 생성하고(t12), 또한 상기 스위칭 시간 제어 회로(3)는 리세트 해제 타이밍을 기점으로 상기 제1 시간 기간보다 긴 정해진 제2 시간 기간(ton2)이 경과하였을 때에 하이 레벨의 리세트 신호(RST)(즉, 리세트 신호에 상당함)를 생성한다.
또, 스위칭 시간 제어 회로(3)는 리세트 해제 타이밍(예컨대, 도 3의 리세트 타이밍 t11, t30 참조)으로부터 시간 기간(Ton2)이 경과하고(도 3의 리세트 타이밍 t13, t31 참조), 또한 스위치 소자(SW2)가 오프된 것을 검출하였을 때, 이 검출한 타이밍에서 제2 리세트 해제 타이밍(예컨대, 도 3의 리세트 해제 타이밍 t14, t32 참조)을 나타내는 로우 레벨의 리세트 신호(RST)(즉, 리세트 해제 신호에 상당함)를 생성하는 것을 특징으로 하고 있다.　
또, 리세트 해제 타이밍(t21)으로부터 시간 기간(Ton1)보다 긴 정해진 시간 기간(Ton2)이 경과하기 전에 스위치 소자(SW2)가 오프된(예컨대, 도 3의 타이밍 t22 참조) 것을 검출하였을 때, 리세트 신호[하이 레벨의 리세트 신호(RST)]를 생성하지 않고 제1 스위치 소자를 온하는(t22 참조) 것을 특징으로 하고 있다.
그 후, 리세트 해제 타이밍(t21)으로부터 시간 기간(Ton2)이 경과하였을 때에, 스위칭 시간 제어 회로(3)는 리세트 해제 타이밍(t21)의 다음의 리세트 타이밍(예컨대, 도 3의 리세트 타이밍 t23 참조)을 나타내는 하이 레벨 리세트 신호(RST)를, 스위치 소자(SW1 및 SW2)를 전환시키지 않고 생성하는 것을 특징으로 하고 있다.　
또한 스위칭 시간 제어 회로(3)는 전술한 비를 나타내는 검출 전압(Von1)을 출력하는 온 듀티 검출 회로(4)와,　검출 전압(Von1) 및 리세트 신호(RST)에 따라 스위칭 시간 제어 신호(TON)를 생성하는 스위칭 시간 제어 신호 발생 회로(501)와,　리세트 신호(RST)를 생성하는 리세트 회로(502)를 구비하고,　온 듀티 검출 회로(4)는 정해진 기준 전압(VRT1)을 생성하는 기준 전압원(44)과 기준 전압원(44)에 접속된 일단을 구비하며, 스위치 소자(SW1)와 연동하여 온 오프되도록 제어되는 스위치 소자(SW3)와, 스위치 소자(SW3)의 타단과 그라운드의 사이에 접속되어 스위치 소자(SW2)와 연동하여 온 오프되도록 제어되는 제4 스위치 소자(SW4)와, 스위치 소자(SW3)와 제4 스위치 소자(SW4) 사이의 접속점(C1)에 접속된 일단을 구비하는 적분 저항 소자(42)와, 적분 저항 소자(42)의 타단과 그라운드의 사이에 접속된 커패시터(43)를 구비하고,　온 듀티 검출 회로(4)는 커패시터(43)의 양단 전압을 검출 전압(Von1)으로서 출력하고, 스위칭 시간 제어 신호 발생 회로(501)는 정해진 기준 전류(Ic)를 출력하는 기준 전류원(51)과, 기준 전류원(51)과 그라운드의 사이에 접속된 커패시터(52)와, 커패시터(52)에 병렬로 접속되며, 리세트 신호(RST)가 하이 레벨에서 로우 레벨로 되는 각 리세트 해제 타이밍에서 온으로부터 오프로 전환되고, 또한 리세트 신호(RST)가 로우 레벨에서 하이 레벨로 되는 각 리세트 타이밍에서 오프로부터 온으로 전환되는 스위치 소자(SW5)와, 검출 전압(Von1)을 커패시터(52)의 양단 전압(VC)과 비교하여, 커패시터(52)의 양단 전압(VC)이 검출 전압(Von1)을 초과하였을 때, 스위칭 시간 제어 신호(TON)를 생성하는 비교기 회로(530)를 구비하는 것을 특징으로 하고 있다.
또한, 리세트 회로(502)는 기준 전압(VRT1) 이상의 정해진 기준 전압(VRT2)을 생성하는 기준 전압원(55)과, 스위칭 시간 제어 신호 발생 회로(501)의 제2 용량 소자(52)의 양단 전압(VC)을 기준 전압(VRT2) (제３ 기준 전압)과 비교하여, 이 비교 결과를 나타내는 출력 신호(TF)를 생성하는 비교기(56)와, 비교기(56)로부터의 출력 신호(TF)에 따라 리세트 해제 타이밍으로부터 시간 기간(Ton2)이 경과한 것을 검출하였을 때에 리세트 타이밍을 나타내는 하이 레벨의 리세트 신호(RST)를 생성하고, 또한 스위치 소자 제어 회로(2)의 스위치 소자(SW2)가 오프된 타이밍을 나타내는 정해진 신호(PSET)에 따라 스위치 소자(SW2)가 오프된 것을 검출하여[즉, 신호(PSET)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환된 것을 검출하면], 리세트 해제 타이밍을 나타내는 로우 레벨의 리세트 신호(RST)(즉, 리세트 해제 신호에 상당함)를 생성하는 래치 회로(57)를 구비하는 것을 특징으로 하고 있다. 보다 상세하게는, 비교기(56)는 스위칭 시간 제어 신호 발생 회로(501)의 커패시터(52)의 양단 전압(VC)이 기준 전압(VRT2)보다 클 때에는, 하이 레벨의 출력 신호(TF)를 생성하는 한편, 양단 전압(VC)이 기준 전압(VRT2)보다 작을 때에는, 로우 레벨의 출력 신호(TF)를 생성한다.
또, 래치 회로(57)는 스위치 소자 제어 회로(2)의 정해진 신호(PSET)의 상태에 관계없이, 비교기(56)로부터 출력되는 출력 신호(TF)가 로우 레벨에서 하이 레벨로 되어, 각 리세트 해제 타이밍으로부터 시간 기간(Ton2)이 경과한 것을 검출하였을 때, 리세트 신호를 로우 레벨에서 하이 레벨로 전환시키는 리세트 타이밍을 나타내는 하이 레벨의 리세트 신호(RST)를 스위치 소자(SW5)에 출력하여 스위치 소자(SW5)를 오프에서 온으로 전환시킨다. 또한, 래치 회로(57)는 스위치 소자(SW2)가 오프되어 정해진 신호(PSET)가 하이 레벨로 되고 또한 비교기(56)로부터 출력되는 출력 신호(TF)가 하이 레벨에서 로우 레벨로 될 때, 리세트 신호를 하이 레벨에서 로우 레벨로 전환시키는 리세트 해제 타이밍을 나타내는 로우 레벨의 리세트 신호(RST)(리세트 해제 신호에 상당함)를 스위치 소자(SW5)에 출력하여 스위치 소자(SW5)를 온에서 오프로 전환시킨다.
도 1에 있어서, 스위치 소자(SW1)는 입력 단자(TI)와 출력 단자(LX)의 사이에 접속되고, 스위치 소자(SW2)는 출력 단자(LX)와 그라운드의 사이에 접속된다. 출력 단자(LX)로부터 출력되는 출력 전압은 인덕턴스(L)를 갖는 인덕터(12)와, 용량(Cout)을 갖는 출력 커패시터(14)를 구비하여 이루어지는 고주파 제거 및 평활용 로우 패스 필터를 통하여 예컨대 CPU인 부하 회로(10)에 출력된다. 또한, 저항(13)은 출력 커패시터(14)의 직렬 등가 기생 저항으로서, 저항값(Resr)을 갖는다. 전술한 로우 패스 필터로부터 출력되는 출력 전압(VOUT)은 피드백 단자(TF)를 통하여 스위칭 레귤레이터(1)에 입력되어 분압 회로(7)에 의해 분압된다. 그리고, 출력 전압(VOUT)에 비례하는 분압 후의 피드백 전압(VF)은 비교기(6)의 반전 입력 단자에 출력된다. 비교기(6)는 피드백 전압(VF)을 전압원(11)으로부터 비반전 입력 단자에 입력되는 정해진 기준 전압(VREF)과 비교하여, 피드백 전압(VF)이 기준 전압(VREF)보다 클 때에는 로우 레벨의 스위칭 시간 제어 신호(CMPO)를 RS 플립플롭(22)의 세트 단자(S)에 출력하는 한편, 피드백 전압(VF)이 기준 전압(VREF)보다 작을 때에는 하이 레벨의 스위칭 시간 제어 신호(CMPO)를 RS 플립플롭(22)의 세트 단자(S)에 출력한다. 여기서, 비교기(6)로부터 출력되는 스위칭 시간 제어 신호(CMPO)는 스위치 소자(SW2)의 온 기간의 종료 타이밍을 나타낸다.　
또한, 도 2를 참조하여 후술하는 바와 같이, 스위칭 시간 제어 회로(3)는 스위치 소자(SW1)의 온 기간의 종료 타이밍을 나타내는 스위칭 시간 제어 신호(TON)를 생성하여, RS 플립플롭(22)의 리세트 단자(R)에 출력한다. 또한 RS 플립플롭(22)으로부터 출력되는 출력 신호(PSET)는 제어 신호 발생 회로(23)에 출력된다. 제어 신호 발생 회로(23)는 출력 신호(PSET)의 하강 타이밍에서 스위치 소자(SW1)의 온 기간을 종료하고, 출력 신호(PSET)의 상승 타이밍에서 스위치 소자(SW2)의 온 기간을 종료하며, 또한 스위치 소자(SW1)와 스위치 소자(SW2)가 상보적으로 온되도록, 스위치 소자(SW1)를 온 오프 제어하기 위한 스위치 소자 제어 신호(PDRV)와, 스위치 소자(SW2)를 온 오프 제어하기 위한 스위치 소자 제어 신호(NDRV)를 생성하여, 스위치 소자(SW1 및 SW2)의 각 게이트에 각각 출력한다. 또한 제어 신호 발생 회로(23)는 스위치 소자 제어 신호(PDRV 및 NDRV)를 온 듀티 검출 회로(4)의 스위치 소자(SW3 및 SW4)(도 2 참조)의 각 게이트에 출력한다.　
또한, 본 실시 형태 및 아래의 각 실시 형태에 있어서, 스위치 소자(SW1)는 로우 레벨의 스위치 소자 제어 신호(PDRV)에 응답하여 온되는 한편, 하이 레벨의 스위치 소자 제어 신호(PDRV)에 응답하여 오프된다. 또, 스위치 소자(SW2)는 하이 레벨의 스위치 소자 제어 신호(NDRV)에 응답하여 온되는 한편, 로우 레벨의 스위치 소자 제어 신호(NDRV)에 응답하여 오프된다. 또한 스위치 소자 제어 신호(PDRV 및 NDRV)는 스위치 소자(SW1)가 오프되는 타이밍에서 스위치 소자(SW2)가 온되고, 또한 스위치 소자(SW2)가 오프되는 타이밍에서 스위치 소자(SW1)가 온되도록 생성된다(도 3 참조).
도 1에 있어서, 피드백 전압(VF)이 기준 전압(VREF)보다 작아지면, 비교기(6)로부터 출력되는 스위칭 시간 제어 신호(CMPO)의 전압 레벨이 하이 레벨로 된다. 이에 응답하여, RS 플립플롭(22)는 세트되어 RS 플립플롭(22)의 출력 신호(PSET)의 전압 레벨이 하이 레벨로 된다. 그리고, 제어 신호 발생 회로(23)는 스위치 소자(SW1)를 온하고 또한 스위치 소자(SW2)를 오프하도록, 스위치 소자 제어 신호(PDRV 및 NDRV)를 생성한다. 이에 응답하여, 스위치 소자(SW1)가 온되는 한편, 스위치 소자(SW2)가 오프되어, 입력 전압(VIN)과 출력 전압(VOUT)의 전압차에 의해 인덕터(12)에 에너지가 축적된다. 이에 따라, 인덕터(12)의 인덕터 전류가 증가하여 출력 커패시터(14)와 그 직렬 등가 기생 저항(13)에 의해 출력 전압(VOUT)이 상승한다.
다음에, 후술하는 바와 같이, 스위칭 시간 제어 신호(TON)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되면, 이에 응답하여 RS 플립플롭(22)이 리세트되어 RS 플립플롭(22)의 출력 신호(PSET)의 전압 레벨이 로우 레벨로 된다. 그리고, 제어 신호 발생 회로(23)는 스위치 소자(SW1)를 오프하고 또한 스위치 소자(SW2)를 온하도록, 스위치 소자 제어 신호(PDRV 및 NDRV)를 생성한다. 이에 응답하여, 스위치 소자(SW1)가 오프되는 한편, 스위치 소자(SW2)가 온되어, 그라운드 전압과 출력 전압(VOUT)의 전압차에 의해 인덕터(12)의 에너지가 방출된다. 이에 따라, 인덕터(12)의 인덕터 전류가 감소되어 출력 커패시터(14)와 그 직렬 등가 기생 저항(13)에 의해 출력 전압(VOUT)이 저하된다.　
도 2의 온 듀티 검출 회로(4)에 있어서, 스위치 소자(SW3)는 기준 전압원(44)과 접속점(C1)의 사이에 접속되고, 스위치 소자(SW4)는 접속점(C1)과 그라운드의 사이에 접속된다. 또, 적분 저항(42)은 접속점(C1)에 접속된 일단을 구비하고, 커패시터(43)는 적분 저항(42)의 타단과 그라운드의 사이에 접속된다. 또한 접속점(C1)의 전압[커패시터(43)의 양단 전압]은 검출 전압(Von1)으로서 비교기(53)의 반전 입력 단자에 출력된다. 여기서, 적분 저항(42)과 커패시터(43)는 적분 회로를 구성한다. 도 2에 있어서, 스위치 소자 제어 신호(PDRV 및 NDRV)는 각각 스위치 소자(SW3 및 SW4)의 각 게이트에 출력된다. 이에 응답하여, 스위치 소자(SW3)는 스위치 소자(SW1)와 연동하여 스위치 소자(SW1)의 온 기간 동안에 온된다. 또, 스위치 소자(SW4)는 스위치 소자(SW2)와 연동하여 스위치 소자(SW2)의 온 기간 동안에 온된다.　
도 2에 있어서, 스위치 소자(SW1)가 온되고 또한 스위치 소자(SW2)가 오프되어 있을 때, 스위치 소자(SW3)가 온되고 또한 스위치 소자(SW4)가 오프된다. 이 때문에, 기준 전압원(44)이 스위치 소자(SW3)를 통해 적분 저항(42)에 접속되어 커패시터(43)가 기준 전압(VRT1)에 의해 스위치 소자(SW3) 및 적분 저항(42)을 통해 충전된다. 한편, 스위치 소자(SW1)가 오프되고 또한 스위치 소자(SW2)가 온되어 있을 때, 스위치 소자(SW3)가 오프되고 또한 스위치 소자(SW4)가 온된다. 이 때문에, 적분 저항(42)의 일단이 스위치 소자(SW4)를 통해 접지되어, 커패시터(43)가 적분 저항(42) 및 스위치 소자(SW4)를 통해 그라운드 전위로 방전된다.
도 2에 있어서, 스위치 소자(SW3)가 온되고 또한 스위치 소자(SW4)가 오프되어 있는 기간[즉, 스위치 소자(SW1)가 온되어 있는 기간], 커패시터(43)에 충전되는 전하(Qchg)는 스위치 소자(SW1)가 온되어 있는 기간[이하, 스위치 소자(SW1)의 온 시간이라 함](ton1)과, 적분 저항(42)과 커패시터(43) 사이의 접속점의 전압 V(t)(t는 시간)을 이용하여 아래 식 (18)로 나타낼 수 있다.　
Figure 112012080377147-pat00018
또, 스위치 소자(SW3)가 오프되고 또한 스위치 소자(SW4)가 온되어 있는 기간[즉, 스위치 소자(SW2)가 온되어 있는 기간]의 커패시터(43)에 충전되는 전하(Qdchg)는 스위치 소자(SW2)가 온되어 있는 기간[이하, 스위치 소자(SW2)의 온 시간이라 함](ton2)을 이용하여 아래 식 (19)로 나타낼 수 있다.　
Figure 112012080377147-pat00019
이 때, 스위치 소자(SW3 및 SW4)가 온 및 오프를 반복하여, 시간(Te)(Te≫Ri×Ci)이 경과하면, 전압 V(t)이 일정한 전압(Von1)으로 수렴된다. 이 때문에, V(t)≒Von1로 근사시킬 수 있어 식 (18) 및 식 (19)를 아래의 식 (20) 및 식 (21)과 같이 변형시킬 수 있다.　
Figure 112012080377147-pat00020
Figure 112012080377147-pat00021
또한, 시간(Te)[Te≫Ri×Ci)이 경과하면, Qchg=Qdchg로 되기 때문에, 식 (20) 및 식 (21)에 의해 온 듀티 검출 회로(4)의 출력 전압(Von1)은 아래 식 (22)로 나타낼 수 있다.
Figure 112012080377147-pat00022
즉, 온 듀티 검출 회로(4)는 스위치 소자(SW1)의 온 듀티[ton1/(ton1＋ton2)]에 비례하는 검출 전압(Von1)을 생성하여, 비교기(53)의 반전 입력 단자에 출력한다.
또, 도 2의 스위칭 시간 제어 신호 발생 회로(501)에 있어서, 기준 전류원(51)은 입력 단자(TI)에 접속된 일단을 구비하고, 커패시터(52)는 기준 전류원(51)과 그라운드의 사이에 접속된다. 또, 스위치 소자(SW5)는 커패시터(52)에 병렬로 접속된다. 또한, 기준 전류원(51)과 커패시터(52) 사이의 접속점 전압(VC)[즉, 커패시터(52)의 양단 전압]은 비교기(53)의 비반전 입력 단자 및 비교기(56)의 비반전 입력 단자에 출력된다. 비교기(53)의 출력 신호는 AND 게이트(59)의 제1 입력 단자에 출력되고, 또한 인버터(58)에 의해 반전 및 지연되어 AND 게이트(59)의 제2 입력 단자에 출력된다. 그리고, AND 게이트(59)는 스위칭 시간 제어 신호(TON)를 생성하여 RS 플립플롭(22)의 리세트 단자(R)에 출력한다.　
도 2에 있어서, 스위치 소자(SW5)는 래치 회로(57)로부터 출력되는 로우 레벨의 리세트 신호(RST)(리세트 해제 타이밍을 나타내는 리세트 해제 신호에 상당하며, 상세한 내용은 후술함)에 응답하여 오프된다. 스위치 소자(SW5)가 오프되면, 커패시터(52)는 기준 전류(Ic)로 충전된다. 또, 스위치 소자(SW5)는 하이 레벨의 리세트 신호(RST)(즉, 리세트 신호에 상당함)에 응답하여 온된다. 스위치 소자(SW5)가 온되면, 커패시터(52)에 충전된 전하는 모두 그라운드 전위로 방전된다. 또한 비교기(53)는 커패시터(52)의 양단 전압(VC)을 검출 전압(Von1)과 비교하여, 양단 전압(VC)이 검출 전압(Von1)보다 클 때에는 하이 레벨의 출력 신호를 생성하는 한편, 양단 전압(VC)이 검출 전압(Von1)보다 작을 때에는 로우 레벨의 출력 신호를 생성한다. 따라서, 비교기 회로(530)는 양단 전압(VC)이 검출 전압(Von1)보다 작을 때에는 로우 레벨의 스위칭 시간 제어 신호(TON)를 생성한다. 또, 비교기 회로(530)는 양단 전압(VC)이 검출 전압(Von1)을 초과한 타이밍에서 인버터(58)의 지연 시간과 동등한 펄스 폭을 갖는 하이 레벨의 펄스 신호인 스위칭 시간 제어 신호(TON)를 생성한다. 여기서, 펄스 신호인 스위칭 시간 제어 신호(TON)는 스위치 소자(SW1)의 온 기간의 종료 타이밍을 나타낸다.　
또, 도 2의 리세트 회로(502)에 있어서, 비교기(56)는 양단 전압(VC)을 기준 전압(VRT2)과 비교하여, 양단 전압(VC)이 기준 전압(VRT2)보다 클 때에는 하이 레벨의 출력 신호(TF)를 생성하는 한편, 양단 전압(VC)이 기준 전압(VRT2)보다 작을 때에는 로우 레벨의 출력 신호(TF)를 생성한다. 또한 출력 신호(TF)는 NOR 게이트(571)의 제1 입력 단자에 출력된다. 또한, RS 플립플롭(22)의 출력 신호(PSET)는 NOR 게이트(572)의 제1 입력 단자에 출력된다. NOR 게이트(571)의 출력 신호는 NOR 게이트(572)의 제2 입력 단자에 출력되고, 또한 인버터(573)를 통하여 리세트 신호(RST)로서 스위치 소자(SW5)의 게이트에 출력된다. 또, NOR 게이트(572)의 출력 신호는 NOR 게이트(571)의 제2 입력 단자에 출력된다.　
따라서, 래치 회로(57)는 비교기(56)의 출력 신호(TF) 및 RS 플립플롭(22)의 출력 신호(PSET)에 따라 아래와 같이 리세트 신호(RST)를 생성한다.　
도 2에 있어서, 커패시터(52)가 기준 전류(Ic)로 충전되어 그 양단 전압(VC)이 기준 전압(VRT2)보다 커지면, 비교기(56)로부터의 출력 신호(TF)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되고, 이에 응답하여 래치 회로(57)가 리세트 신호(RST)의 전압 레벨을 하이 레벨로 하는, 리세트 타이밍을 나타내는 리세트 신호(RST)를 생성한다(도 3의 리세트 타이밍 t13, t23, t25, t27, t29, t31 참조). 이에 응답하여 스위치 소자(SW5)가 온되고, 커패시터(52)가 그라운드 전위로 방전된다. 이에 따라, 전압(VC)이 기준 전압(VRT2)보다 작아져, 출력 신호(TF)의 전압 레벨이 하이 레벨에서 로우 레벨로 전환된다. 출력 신호(TF)의 전압 레벨이 하이 레벨에서 로우 레벨로 전환되었을 때에, RS 플립플롭(22)의 출력 신호(PSET)가 하이 레벨이면[즉, 스위치 소자(SW2)가 오프되어 있으면], 출력 신호(TF)의 전압 레벨이 하이 레벨에서 로우 레벨로 전환된 것에 응답하여, 리세트 신호(RST)가 로우 레벨로 된다[즉, 리세트 해제 타이밍을 나타내는 리세트 해제 신호인 로우 레벨의 리세트 신호(RST)가 생성된다]. 이에 응답하여, 스위치 소자(SW5)가 오프되어, 재차 커패시터(52)의 충전이 개시된다(도 3의 리세트 해제 타이밍 t24, t26, t28 참조). 한편, 출력 신호(TF)의 전압 레벨이 하이 레벨에서 로우 레벨로 전환되었을 때에, RS 플립플롭(22)의 출력 신호(PSET)가 로우 레벨이면, 출력 신호(PSET)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되었을 때[즉, 스위치 소자(SW2)가 오프되었을 때], 스위치 소자(SW2)의 오프에 응답하여, 리세트 신호(RST)의 전압 레벨이 로우 레벨로 되고, 이에 응답하여 스위치 소자(SW5)가 오프되어, 재차 커패시터(52)의 충전이 개시된다(도 3의 리세트 해제 타이밍 t11, t14, t28, t30 참조).
　다음에, 본 실시 형태에 따른 스위칭 레귤레이터(1)의 스위칭 주파수(fsw)를 설명한다. 도 2에 있어서, 펄스 신호인 스위칭 시간 제어 신호(TON)가 생성되고, 이에 응답하여 스위치 소자(SW1)가 온으로부터 오프로 전환되는 타이밍에서 커패시터(52)의 양단 전압(VC)을 스위치 소자(SW1)의 온 시간(ton1)을 이용하여 아래 식 (23)으로 나타낼 수 있다.　
Figure 112012080377147-pat00023
따라서, 스위치 소자(SW1)가 온에서 오프로 전환되는 타이밍에 있어, 식 (22) 및 식 (23)으로부터 아래 식 (24)가 성립된다.　
Figure 112012080377147-pat00024
따라서, 아래 식 (25)를 얻을 수 있다.　
Figure 112012080377147-pat00025
따라서, 스위칭 주파수(fsw)는 아래 식 (26)으로 나타낼 수 있다.
Figure 112012080377147-pat00026
식 (26)에 있어서, 스위칭 주파수(fsw)는 온 듀티 검출 회로(4) 및 스위칭 시간 제어 신호 발생 회로(501)를 구성하는 각 소자의 소자 값에 의해 정해지는 정수이다. 따라서, 본 실시 형태에 의하면, 스위칭 주파수(fsw)는 입력 전압(VIN), 출력 전압(VOUT), 및 출력 전류(IOUT)에 의존하지 않는 정수로 된다.　
다음에, 기준 전압(VRT1 및 VRT2)의 설정 방법을 설명한다. 기준 전압(VRT1 및 VRT2)은 VRT1≤VRT2로 되도록 설정된다. 한편, 식 (22)로부터, Von1＜VRT1이므로, Von1＜VRT2로 된다. 따라서, 비교기(53)의 출력 신호가 로우 레벨인 동안은, 비교기(56)의 출력 신호(TF)도 반드시 로우 레벨로 된다. 즉, 스위치 소자(SW5)가 온에서 오프로 완전히 전환되어 커패시터(52)의 충전이 개시된 시점으로부터 비교기(53)의 출력 신호가 로우 레벨에서 하이 레벨로 전환되는 시점까지의 시간 기간(Ton1)은 스위치 소자(SW5)가 온에서 오프로 완전히 전환되어 커패시터(52)의 충전이 개시된 시점으로부터 비교기(56)의 출력 신호(TF)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환되는 시점까지의 시간 기간(Ton2) 미만이 된다(즉, Ton1＜Ton2. 도 3 참조).
여기서, 시간 기간(Ton2)은 아래 식 (27)로 나타낼 수 있다.　
Figure 112012080377147-pat00027
따라서, 식 (25) 및 식 (27)로부터 아래 식 (28)을 얻을 수 있다.　
Figure 112012080377147-pat00028
또한, VRT1=VRT2로 되도록 기준 전압(VRT1 및 VRT2)을 설정하면, 상기 식 (28)은 아래와 같이 변형된다.
Figure 112012080377147-pat00029
따라서, 기준 전압(VRT1 및 VRT2)을 서로 동일한 값으로 설정하면, 이론상, 시간 기간(Ton2)은 스위칭 주기(1/fsw)와 일치하게 된다. 단, 후술하는 바와 같이, 리세트 기간[리세트 신호(RST)가 하이 레벨로 되는 기간]에는 정해진 폭이 존재하므로, 실제로는 시간 기간(Ton2)에 리세트 기간을 더한 기간이 스위칭 주기(1/fsw)와 일치하게 된다.
도 3은 타이밍(t21)에 있어 출력 전류(IOUT)가 I1로부터 I2(I1＜I2)로 급격하게 증가하였을 때의 스위칭 레귤레이터(1)의 동작을 나타내는 타이밍 차트이다. 도 3에 있어서, 기준 전압(VRT1 및 VRT2)은 동일한 기준 전압(VRT)으로 설정되어 있다. 도 3에 나타낸 바와 같이, 커패시터(52)의 충전 개시 타이밍인 리세트 해제 타이밍(t11 및 t21)으로부터, 검출 전압(Von1)에 대응하는 시간 기간(Ton1)이 경과하였을 때(예컨대, 타이밍 t12), 펄스 신호인 스위칭 시간 제어 신호(TON)가 생성된다. 또, 래치 회로(57)는 비교기(56)의 출력 신호(TF)에 따라 리세트 해제 타이밍(t11)으로부터 시간 기간(Ton1)보다 긴 시간 기간(Ton2)이 경과한 것을 검출하면, 스위치 소자(SW5)를 오프에서 온으로 전환시키는 타이밍을 나타내는 하이 레벨의 리세트 신호(RST)를 생성한다(타이밍 t13, t23). 또한, 래치 회로(57)는 리세트 해제 타이밍(t11)으로부터 시간 기간(Ton1)보다 긴 시간 기간(Ton2)이 경과하고(t13, t23), 또한 RS 플립플롭(22)의 출력 신호(PSET)의 상승 타이밍에 따라 스위치 소자(SW2)가 오프된 것을 검출하면, 이 검출한 타이밍(t14)에서 리세트 해제 타이밍(제1 리세트 해제 타이밍)(t11)의 다음의 리세트 해제 타이밍(제2 리세트 해제 타이밍)(t14)을 나타내는 로우 레벨의 리세트 신호(RST)(즉, 리세트 해제 신호)를 생성한다.　
도 3에 있어서, 타이밍(t21)에서 출력 전류(IOUT)가 I1에서 I2로 증가하면, 스위치 소자(SW1)의 온 시간(ton1)과 스위치 소자(SW2)의 온 시간(ton2)의 비율이 변화하지만, 식 (22)에 따라 검출 전압(Von1)이 증가하여 온 시간(ton1)이 증가하기 때문에, 출력 전류(IOUT)가 I1일 때의 스위칭 주기(tsw1)와 출력 전류(IOUT)가 I2일 때의 스위칭 주기(tsw2)는 동일하게 되므로, 스위칭 주파수(fsw)는 변화하지 않는다. 또한 도 3으로부터 알 수 있듯이, 출력 전류(IOUT)가 I1에서 I2로 증가하여도, 출력 전압(VOUT)의 시간 평균값(VOUTa)은 변화하지 않는다. 또, 식 (26)에 의해 확인된 바와 같이, 입력 전압(VIN) 및 출력 전류(IOUT)가 변화하여도 스위칭 주파수(fsw)와 출력 전압(VOUT)의 시간 평균값(VOUTa)은 변화하지 않는 것을 알 수 있다.　
도 3에 있어서, 리세트 해제 타이밍(t21)에서 출력 전류(IOUT)가 급격하게 증가하고, 이에 따라 출력 전압(VOUT)이 저하한다. 그 후, 검출 전압(Von1)에 대응하는 시간 기간(Ton1)이 경과하였을 때에, 펄스 신호인 스위칭 시간 제어 신호(TON)가 생성된다. 그리고, 이에 응답하여 스위치 소자(SW1)가 오프되어 스위치 소자(SW1)의 온 시간(ton1)이 정해진다. 또한, 스위치 소자(SW1)가 오프된 후, 스위치 소자(SW2)가 온된다. 여기서, 리세트 해제 타이밍(t21)에서의 출력 전류(IOUT)의 급격한 증가에 따라 출력 전압(VOUT)이 저하하므로, 양단 전압(VC)이 기준 전압(VRT)에 도달하기 전의 타이밍(t22)에 있어 피드백 전압(VF)이 기준 전압(VREF)을 하회하여 비교기(6)의 스위칭 시간 제어 신호(CMPO)가 하이 레벨로 되고, 이에 응답하여 스위치 소자(SW2)가 오프되고 스위치 소자(SW1)가 재차 온된다(t22 참조).　
또한, 리세트 해제 타이밍(t21)으로부터 시간 기간(Ton2)이 경과한 타이밍(t23)에 있어 양단 전압(VC)이 기준 전압(VRT2)에 도달하여 비교기(56)의 출력 전압(TF)의 전압 레벨이 로우 레벨에서 하이 레벨로 전환된다. 이에 응답하여 하이 레벨의 리세트 신호(RST)가 생성된다(t23 참조). 하이 레벨의 리세트 신호(RST)에 응답하여 스위치 소자(SW5)가 온되어 커패시터(52)가 그라운드 전위까지 방전된다. 그 후, 비교기(56)의 출력 신호(TF)가 하이 레벨에서 로우 레벨로 전환된다(t24 참조). 이 때, RS 플립플롭(22)의 출력 신호(PSET)는 하이 레벨이므로, 스위치 소자(SW1)는 계속 온되는 한편, 타이밍(t24)에 있어 로우 레벨의 리세트 신호(RST)(즉, 리세트 해제 신호)가 생성되고, 이에 응답하여 재차 스위치 소자(SW5)가 오프되어 커패시터(52)의 충전이 재개된다. 또한 타이밍(t24)으로부터 검출 전압(Von1)에 대응하는 시간 기간(tona)이 경과하여 양단 전압(VC)이 검출 전압(Von1)을 초과하면, 이에 응답하여 하이 레벨의 펄스형의 스위칭 시간 제어 신호(TON)가 생성되어 스위치 소자(SW1)가 오프되고, 스위치 소자(SW2)가 온된다. 여기서, 스위치 소자(SW2)가 오프된 타이밍(t22)으로부터 타이밍(t24)까지의 시간 기간을 시간 기간(text)으로 정의한다.　
이상 설명한 바와 같이, 래치 회로(57)는 리세트 해제 타이밍(t21)으로부터 검출 전압(Von1)에 대응하는 시간 기간(Ton1)이 경과하였을 때에 스위칭 시간 제어 신호(TON)를 생성하고, 리세트 해제 타이밍(t21)으로부터 시간 기간(Ton)이 경과하기 전의 타이밍(t22)[RS 플립플롭(22)의 출력 신호(PSET)의 상승 타이밍]에 있어 스위치 소자(SW2)가 오프된 것을 검출하였을 때, 리세트 신호[하이 레벨의 리세트 신호(RST)]를 생성하지 않고, 스위치 소자(SW1)를 온한다(t22 참조). 그 후, 리세트 해제 타이밍(t21)으로부터 시간 기간(Ton2)이 경과하였을 때에, 리세트 해제 타이밍(t21)의 다음의 리세트 타이밍(t23)을 나타내는 하이 레벨의 리세트 신호(RST)를 생성한다.　
따라서, 도 3에 나타낸 바와 같이, 리세트 해제 타이밍(t21)에 있어 출력 전류(IOUT)가 급격하게 변화하면, 스위치 소자(SW1)의 온 시간(ton1)이 정상 상태의 온 시간(ton1)에서 온 시간(text＋tona)으로 증가하므로, 출력 전압(VOUT)의 시간 평균값(VOUTa)의 저하를 억제할 수 있다. 이상 설명한 바와 같이, 본 실시 형태에 의하면, 종래 기술과 비교하여, 칩 사이즈 및 소비 전류를 증가시키지 않고, 입력 전압(VIN) 및 출력 전류(IOUT)가 변화하여도 스위칭 주파수(fsw)와 출력 전압(VOUT)의 시간 평균값(VOUTa)을 일정하게 유지하여 CPU 등 부하 회로(10)에 고정밀도의 전압을 공급할 수 있다. 특히, 출력 전류(IOUT)가 급격하게 변화한 경우에도, 스위칭 주파수(fsw)와 출력 전압(VOUT)의 시간 평균값(VOUTa)을 일정하게 유지할 수 있다.　
제2 실시 형태
도 4는 본 발명의 제2 실시 형태에 따른 스위칭 시간 제어 회로(3A)의 구성을 나타내는 회로도이다. 본 실시 형태에 따른 스위칭 시간 제어 회로(3A)는 제1 실시 형태에 따른 스위칭 시간 제어 회로(3)와 비교하여, 온 듀티 검출 회로(4) 대신에 온 듀티 검출 회로(4A)를 구비하는 것을 특징으로 한다.　
온 듀티 검출 회로(4A)는 기준 전압(VRT1)을 생성하는 기준 전압원(44)과, 기준 전압원(44)에 접속된 일단을 구비하고 스위치 소자(SW1)와 연동하여 온 오프되도록 제어되는 스위치 소자(SW3)와, 스위치 소자(SW3)의 타단에 접속되어 충전 전류(Icp)를 출력하는 충전용의 기준 전류원(47)과, 접지된 일단을 구비하고 스위치 소자(SW2)와 연동하여 온 오프되도록 제어되는 스위치 소자(SW4)와, 스위치 소자(SW4)의 타단에 접속되어 정해진 방전 전류(Icn)를 출력하는 방전용의 기준 전류원(48)과, 기준 전류원(47)과 기준 전류원(48) 사이의 접속점(C2)과 그라운드 사이에 접속된 커패시터(43)를 구비하고, 온 듀티 검출 회로(4A)는 커패시터(43)의 양단 전압을 검출 전압(Von1)으로서 출력하는 것을 특징으로 하고 있다.　
도 4에 있어서, 온 듀티 검출 회로(4A)는 스위치 소자(SW3 및 SW4)와 정해진 기준 전압(VRT1)을 출력하는 기준 전압원(44)과, 용량(Ci)을 갖는 커패시터(43)와, 정해진 충전 전류(Icp)를 출력하는 기준 전류원(47)과, 정해진 방전 전류(Icn)를 출력하는 기준 전류원(48)을 구비하여 이루어진다. 스위치 소자(SW3)와 기준 전류원(47)과 기준 전류원(48)과 스위치 소자(SW4)는 기준 전압원(44)과 그라운드 전압 사이에 직렬로 접속되고, 기준 전류원(47)과 기준 전류원(48) 사이의 접속점(C2)은 커패시터(43)를 통하여 접지된다. 또, 커패시터(43)의 양단 전압은 검출 전압(Von1)으로서 비교기(53)의 반전 입력 단자에 출력된다. 도 4에 있어서, 제1 실시 형태와 마찬가지로, 제어 신호 발생 회로(23)로부터 출력되는 스위치 소자 제어 신호(PDRV 및 NDRV)는 각각 스위치 소자(SW3 및 SW4)의 각 게이트에 출력된다. 이에 응답하여 스위치 소자(SW3)는 스위치 소자(SW1)와 연동하여 스위치 소자(SW1)의 온 기간에 온된다. 또, 스위치 소자(SW4)는 스위치 소자(SW2)와 연동하여 스위치 소자(SW2)의 온 기간에 온된다.　
도 4에 있어서, 스위치 소자(SW1)가 온되고 또한 스위치 소자(SW2)가 오프되어 있을 때, RS 플립플롭(22)의 출력 신호(PSET)가 하이 레벨이므로, 스위치 소자(SW3)는 온되고, 또한 스위치 소자(SW4)는 오프된다. 이 때문에, 기준 전압원(44)은 스위치 소자(SW3)를 통하여 기준 전류원(47)에 접속되어 커패시터(43)가 충전 전류(Icp)로 충전된다. 한편, 스위치 소자(SW1)가 오프되고 또한 스위치 소자(SW2)가 온되어 있을 때, RS 플립플롭(22)의 출력 신호(PSET)가 로우 레벨이므로, 스위치 소자(SW3)는 오프되고, 또한 스위치 소자(SW4)는 온된다. 이 때문에, 커패시터(43)의 일단이 기준 전류원(48) 및 스위치 소자(SW4)를 통하여 접지되어 커패시터(43)가 방전 전류(Icn)에 의해 그라운드로 방전된다.　
스위치 소자(SW3 및 SW4)가 온 및 오프를 반복하여 시간 (Te)(Te≫Ri×Ci)이 경과하면, 제1 실시 형태와 마찬가지로, 스위치 소자(SW1)의 온 듀티[ton1/(ton1＋ton2)]에 비례하는 검출 전압(Von1)(식 (22) 참조)가 생성된다.
일반적으로, 스위칭 레귤레이터는 회로를 구동하기 위한 기준 전류원을 구비하고 있으므로, 이 기준 전류원을 기준 전류원(47 및 48)으로서 이용할 수 있다. 이 때문에, 본 실시 형태에 따른 온 듀티 검출 회로(4A)는 제1 실시 형태에 따른 온 듀티 검출 회로(4)와 비교하여, 보다 작은 면적으로 실현될 수 있다. 또한, 스위치 소자(SW3)가 온되었을 때의 충전 전류(Icp)와, 스위치 소자(SW4)가 온되었을 때의 방전 전류(Icn)를 각각 별개로 설정함으로써, 검출 전압(Von1)의 레벨을 임의로 설정할 수 있다. 이 때문에, 검출 전압(Von1)의 레벨을 작게 설정할수록, 비교기(53)에 입력되는 입력 전압을 작게 할 수 있으므로, 제1 실시 형태와 비교하여, 소면적 및 저소비 전류의 비교기(53)를 이용할 수 있다.　
제3 실시 형태
도 5는 본 발명의 제3 실시 형태에 따른 스위칭 시간 제어 회로(3B)의 구성을 나타내는 회로도이다. 본 실시 형태에 따른 스위칭 시간 제어 회로(3B)는 제1 실시 형태에 따른 스위칭 시간 제어 회로(3)와 비교하여, 온 듀티 검출 회로(4) 대신에 온 듀티 검출 회로(4B)를 구비하는 것을 특징으로 하고 있다. 또한, 온 듀티 검출 회로(4B)는 온 듀티 검출 회로(4)와 비교하여, 기준 전압(VRT1)을 분압하여 스위치 소자(SW3)에 출력하기 위한 분압 회로(49)를 추가로 구비하는 것을 특징으로 하고 있다. 여기서, 분압 회로(49)는 기준 전압원(44)과 그라운드의 사이에 직렬로 접속된 저항(491 및 492)을 구비하여 이루어진다. 따라서, 도 5에 있어서, 커패시터(43)는 분압 후의 기준 전압(VRT1)에 의해 충전되므로, 온 듀티 검출 회로(4B)로부터 출력되는 검출 전압(Von1)은 저항(491)의 저항값(Rｖ1)과 저항(492)의 저항값(Rｖ2)을 이용하여 아래 식 (30)으로 나타낼 수 있다.
Figure 112012080377147-pat00030
예컨대, 기준 전압(VRT1)으로서 밴드 갭 기준 회로의 출력 전압을 이용한 경우, 기준 전압(VRT1)은 1.26V이다. 본 실시 형태에 의하면, 저항(491 및 492)을 이용하여 기준 전압(VRT1)을 분압하므로, 제1 실시 형태와 비교하여 검출 전압(Von1)의 최대값은 작아진다. 이 때문에, 비교기(53)의 입력 전압 범위가 작아지므로, 제1 실시 형태와 비교하여 소비 전류 및 회로 면적을 작게 할 수 있다. 또, 제1 실시 형태와 비교하여 보다 낮은 입력 전압(VIN)으로도 동작할 수 있다.　
또한, 도 5의 분압 회로(49)는 도 4의 온 듀티 검출 회로(4A)에 설치하여도 된다.　
또한, 상기 각 실시 형태에 있어서, 제어 신호 발생 회로(23)는 스위치 소자 제어 신호(PDRV 및 NDRV)를, 스위치 소자(SW1)가 오프되는 타이밍에서 스위치 소자(SW2)를 온하고, 한편 스위치 소자(SW2)가 오프되는 타이밍에서 스위치 소자(SW1)를 온하도록 생성하지만, 본 발명은 이것에 한정되지 않는다. 제어 신호 발생 회로(23)는 스위치 소자 제어 신호(PDRV 및 NDRV)를 스위치 소자(SW1)의 온 기간 종료후, 정해진 여유 기간만큼 스위치 소자(SW1 및 SW2)를 오프한 후, 스위치 소자(SW2)를 온하고, 스위치 소자(SW2)의 온 기간 종료후, 정해진 여유 기간만큼 스위치 소자(SW1 및 SW2)를 오프한 후, 스위치 소자(SW1)를 온하도록 생성하여도 된다.
1: 스위칭 레귤레이터 2: 스위치 소자 제어 회로
3, 3A, 3B: 스위칭 시간 제어 회로 4, 4A, 4B: 온 듀티 검출 회로
5: 온 기간 제어 회로 6: 비교기
7: 분압 회로 8, 9: 저항
10: 부하 회로 11: 전압원
12: 인덕터 13: 저항
14: 커패시터 22: RS 플립플롭
23: 제어 신호 발생 회로 42: 적분 저항
43: 커패시터 44: 기준 전압원
47, 48: 기준 전류원 49: 분압 회로
51: 기준 전류원 52: 커패시터
55: 기준 전압원 53, 56: 비교기
57: 래치 회로 58: 인버터
59: AND 게이트 491, 492: 저항
501: 스위칭 시간 제어 신호 발생 회로 502: 리세트 회로
530: 비교기 회로
SW1, SW2, SW3, SW4, SW5: 스위치 소자

Claims (15)

  1. 입력 단자를 통해 입력된 입력 전압을 정해진 출력 전압으로 변환하여, 출력 단자를 통하여 출력하는 스위칭 레귤레이터에 있어서,
    상기 입력 단자와 상기 출력 단자의 사이에 접속된 제1 스위치 소자,
    상기 출력 단자와 그라운드의 사이에 접속된 제2 스위치 소자,
    상기 제1 스위치 소자의 온 시간과 상기 제2 스위치 소자의 온 시간의 합에 대한 상기 제1 스위치 소자의 온 시간의 비에 대응하는 제1 시간 기간이 경과하였을 때에, 상기 제1 스위치 소자의 온 기간의 종료 타이밍을 나타내는 제1 스위칭 시간 제어 신호를 생성하여 출력하는 스위칭 시간 제어 회로,
    상기 출력 전압에 대응하는 피드백 전압을 정해진 제1 기준 전압과 비교하여, 상기 피드백 전압이 상기 제1 기준 전압보다 작을 때에는, 상기 제2 스위치 소자의 온 기간의 종료 타이밍을 나타내는 제2 스위칭 시간 제어 신호를 생성하여 출력하는 제1 비교기,　및
    상기 제1 스위칭 시간 제어 신호에 응답해서 상기 제1 스위치 소자를 오프하여 상기 제2 스위치 소자를 온하고, 상기 제2 스위칭 시간 제어 신호에 응답해서 상기 제2 스위치 소자를 오프하여 상기 제1 스위치 소자를 온하는 스위치 소자 제어 회로
    를 구비하고,
    상기 제1 시간 기간 및 상기 제1 시간 기간보다 긴 정해진 제2 시간 기간은 리세트 해제 타이밍을 기점으로 하며,
    상기 스위칭 시간 제어 회로는 상기 리세트 해제 타이밍으로부터 상기 제2 시간 기간이 경과하였을 때에 리세트 신호를 생성하는 것을 특징으로 하는 스위칭 레귤레이터.
  2. 제1항에 있어서, 상기 스위칭 시간 제어 회로는, 상기 리세트 신호의 생성 시에 상기 제2 스위치 소자가 오프된 것을 검출하면, 리세트 해제 타이밍을 나타내는 리세트 해제 신호를 생성하고, 이에 따라 제1 스위치를 온하는 것을 특징으로 하는 스위칭 레귤레이터.
  3. 제1항에 있어서, 상기 스위칭 시간 제어 회로는, 상기 리세트 해제 타이밍으로부터 정해진 제2 시간 기간이 경과하기 전에 상기 제2 스위치 소자가 오프된 것을 검출하면, 상기 리세트 신호를 생성하지 않고 제1 스위치 소자를 온하는 것을 특징으로 하는 스위칭 레귤레이터.
  4. 제2항에 있어서, 상기 스위칭 시간 제어 회로는,
    상기 비를 나타내는 검출 전압을 출력하는 온 듀티 검출 회로,
    상기 검출 전압 및 상기 리세트 신호에 따라 상기 제1 스위칭 시간 제어 신호를 생성하는 스위칭 시간 제어 신호 발생 회로, 및
    상기 리세트 신호 및 리세트 해제 신호를 생성하는 리세트 회로를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  5. 제4항에 있어서, 상기 온 듀티 검출 회로는,
    정해진 제2 기준 전압을 생성하는 제1 기준 전압원,
    상기 제1 기준 전압원에 접속된 일단을 구비하고, 상기 제1 스위치 소자와 연동하여 온 오프되도록 제어되는 제3 스위치 소자,
    상기 제3 스위치 소자의 타단과 그라운드의 사이에 접속되고, 상기 제2 스위치 소자와 연동하여 온 오프되도록 제어되는 제4 스위치 소자,
    상기 제3 스위치 소자와 상기 제4 스위치 소자의 사이의 접속점에 접속된 일단을 구비하는 적분 저항 소자, 및
    상기 적분 저항 소자의 타단과 그라운드의 사이에 접속된 제1 용량 소자를 구비하고,
    상기 온 듀티 검출 회로는 상기 제1 용량 소자의 양단 전압을 상기 검출 전압으로서 출력하고,
    상기 스위칭 시간 제어 신호 발생 회로는,
    정해진 기준 전류를 출력하는 기준 전류원,
    상기 기준 전류원과 그라운드의 사이에 접속된 제2 용량 소자,
    상기 제2 용량 소자에 병렬로 접속되고, 상기 리세트 신호가 하이 레벨에서 로우 레벨로 되는 각 리세트 해제 타이밍에 있어 온에서 오프로 전환되는 한편, 상기 리세트 신호가 로우 레벨에서 하이 레벨로 되는 각 리세트 타이밍에 있어 오프에서 온으로 전환되는 제5 스위치 소자, 및
    상기 검출 전압을 상기 제2 용량 소자의 양단 전압과 비교하여, 상기 제2 용량 소자의 양단 전압이 상기 검출 전압을 초과하였을 때, 상기 제1 스위칭 시간 제어 신호를 생성하는 비교기 회로를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  6. 제4항에 있어서, 상기 온 듀티 검출 회로는,
    정해진 제2 기준 전압을 생성하는 제1 기준 전압원,
    상기 제1 기준 전압원에 접속된 일단을 구비하고, 상기 제1 스위치 소자와 연동하여 온 오프되도록 제어되는 제3 스위치 소자,
    상기 제3 스위치 소자의 타단에 접속되고, 정해진 충전 전류를 출력하는 충전용 기준 전류원,
    접지된 일단을 구비하고, 상기 제2 스위치 소자와 연동하여 온 오프되도록 제어되는 제4 스위치 소자,
    상기 제4 스위치 소자의 타단에 접속되고, 정해진 방전 전류를 출력하는 방전용 기준 전류원, 및
    상기 충전용 기준 전류원과 상기 방전용 기준 전류원의 사이의 접속점과 그라운드의 사이에 접속된 제1 용량 소자를 구비하고,
    상기 온 듀티 검출 회로는 상기 제1 용량 소자의 양단 전압을 상기 검출 전압으로서 출력하고,
    상기 스위칭 시간 제어 신호 발생 회로는,
    정해진 기준 전류를 출력하는 기준 전류원,
    상기 기준 전류원과 그라운드의 사이에 접속된 제2 용량 소자,
    상기 제2 용량 소자에 병렬로 접속되고, 상기 리세트 신호가 하이 레벨에서 로우 레벨로 되는 각 리세트 해제 타이밍에 있어 온에서 오프로 전환되는 한편, 상기 리세트 신호가 로우 레벨에서 하이 레벨로 되는 각 리세트 타이밍에 있어 오프에서 온으로 전환되는 제5 스위치 소자, 및
    상기 검출 전압을 상기 제2 용량 소자의 양단 전압과 비교하여, 상기 제2 용량 소자의 양단 전압이 상기 검출 전압을 초과하였을 때, 상기 제1 스위칭 시간 제어 신호를 생성하는 비교기 회로를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  7. 제5항 또는 제6항에 있어서, 상기 온 듀티 검출 회로는,
    상기 제1 기준 전압원과 상기 제3 스위치 소자의 일단 사이에 접속되고, 상기 제2 기준 전압을 분압하는 제1 분압 회로를 더 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  8. 제5항에 있어서, 상기 리세트 회로는,
    상기 제2 기준 전압 이상의 정해진 제3 기준 전압을 생성하는 제2 기준 전압원,
    상기 스위칭 시간 제어 신호 발생 회로의 제2 용량 소자의 양단 전압을 상기 제3 기준 전압과 비교하고, 이 비교 결과를 나타내는 출력 신호를 생성하는 제2 비교기, 및
    상기 제2 비교기의 출력 신호에 따라 상기 리세트 해제 타이밍으로부터 상기 제2 시간 기간이 경과한 것을 검출하면, 상기 스위치 소자 제어 회로로부터 출력되는 상기 제2 스위치 소자가 오프된 타이밍을 나타내는 정해진 신호에 따라 상기 제2 스위치 소자가 오프된 것을 검출하여, 상기 리세트 해제 타이밍을 나타내는 리세트 해제 신호를 생성하는 래치 회로를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  9. 제8항에 있어서, 상기 제2 비교기는,
    상기 스위칭 시간 제어 신호 발생 회로의 제2 용량 소자의 양단 전압이 상기 제3 기준 전압보다 클 때에는, 하이 레벨의 출력 신호를 생성하는 한편, 상기 양단 전압이 상기 제3 기준 전압보다 작을 때에는, 로우 레벨의 출력 신호를 생성하고,
    상기 래치 회로는 상기 스위치 소자 제어 회로로부터 출력되는 정해진 신호의 상태에 관계없이, 상기 제2 비교기의 출력 신호가 로우 레벨에서 하이 레벨로 되어, 각 리세트 해제 타이밍으로부터 상기 제2 시간 기간이 경과한 것을 검출하면, 상기 리세트 신호를 로우 레벨에서 하이 레벨로 하여 상기 리세트 타이밍을 나타내는 리세트 신호를 상기 제5 스위치 소자에 출력하여, 상기 제5 스위치 소자를 오프에서 온으로 전환하는 것을 특징으로 하는 스위칭 레귤레이터.
  10. 제8항에 있어서, 상기 래치 회로는,　
    상기 제2 비교기의 출력 신호가 로우 레벨이고 또한 상기 제2 스위치 소자가 오프되어 상기 정해진 신호가 로우 레벨에서 하이 레벨로 되면, 상기 리세트 신호를 하이 레벨로부터 로우 레벨로 하는, 상기 리세트 해제 타이밍을 나타내는 리세트 해제 신호를 상기 제5 스위치 소자에 출력하여, 상기 제5 스위치 소자를 온에서 오프로 하는 것을 특징으로 하는 스위칭 레귤레이터.
  11. 제8항에 있어서, 상기 래치 회로는,
    상기 제2 스위치 소자가 오프되어 상기 정해진 신호가 하이 레벨로 되고 또한 상기 제2 비교기의 출력 신호가 하이 레벨에서 로우 레벨로 되면, 상기 리세트 신호를 하이 레벨에서 로우 레벨로 하는, 상기 리세트 해제 타이밍을 나타내는 리세트 해제 신호를 상기 제5 스위치 소자에 출력하여, 상기 제5 스위치 소자를 온에서 오프로 하는 것을 특징으로 하는 스위칭 레귤레이터.　
  12. 제1항에 있어서, 상기 출력 전압을 분압함으로써 상기 피드백 전압을 생성하는 제2 분압 회로를 더 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  13. 제1항에 있어서, 상기 스위치 소자 제어 회로는 상기 출력 전압의 시간 평균값이 일정하게 되도록, 상기 제1 및 제2 스위치 소자를 온 오프 제어하는 것을 특징으로 하는 스위칭 레귤레이터.
  14. 제1항에 기재된 스위칭 레귤레이터를 구비하는 전자 기기.
  15. 제14항에 있어서, 로우 패스 필터를 더 구비하고,
    상기 스위칭 레귤레이터의 출력 단자로부터 출력되는 전압은 상기 로우 패스 필터를 통하여 상기 출력 전압으로서 출력되는 것을 특징으로 하는 전자 기기.
KR1020120109961A 2011-10-06 2012-10-04 스위칭 레귤레이터 및 이 스위칭 레귤레이터를 구비한 전자 기기 KR101354428B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011221556 2011-10-06
JPJP-P-2011-221556 2011-10-06
JP2012201869A JP6013846B2 (ja) 2011-10-06 2012-09-13 スイッチングレギュレータ及び電子機器
JPJP-P-2012-201869 2012-09-13

Publications (2)

Publication Number Publication Date
KR20130037644A KR20130037644A (ko) 2013-04-16
KR101354428B1 true KR101354428B1 (ko) 2014-01-22

Family

ID=48041671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120109961A KR101354428B1 (ko) 2011-10-06 2012-10-04 스위칭 레귤레이터 및 이 스위칭 레귤레이터를 구비한 전자 기기

Country Status (3)

Country Link
US (1) US8901902B2 (ko)
JP (1) JP6013846B2 (ko)
KR (1) KR101354428B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1575951B1 (en) 2002-12-06 2014-06-25 Debiopharm International SA Heterocyclic compounds, methods of making them and their use in therapy
PT1828167E (pt) 2004-06-04 2014-10-08 Debiopharm Int Sa Derivados de acrilamida como agentes antibióticos
JP5468899B2 (ja) 2006-07-20 2014-04-09 アフィニウム ファーマシューティカルズ， インク． Ｆａｂｉインヒビターとしてのアクリルアミド誘導体
JP5721403B2 (ja) * 2010-11-18 2015-05-20 ルネサスエレクトロニクス株式会社 昇降圧回路及び昇降圧回路制御方法
JP5944113B2 (ja) * 2011-05-27 2016-07-05 リコー電子デバイス株式会社 スイッチングレギュレータの制御回路及び方法、並びにスイッチングレギュレータ
US8842225B2 (en) * 2012-05-14 2014-09-23 Rohm Co., Ltd. Switching power supply device
US9543834B2 (en) * 2013-04-26 2017-01-10 Fujitsu Ten Limited Switching regulator, electronic device, and electronic circuit
CN103532383A (zh) * 2013-10-29 2014-01-22 成都芯源系统有限公司 一种开关变换装置及其控制电路和方法
JP6537828B2 (ja) * 2015-01-05 2019-07-03 ダイヤモンド電機株式会社 電力変換装置
TWI562513B (en) * 2015-12-07 2016-12-11 M3 Technology Inc Synchronous buck dc-dc?converter and method thereof
US9893757B2 (en) * 2016-02-11 2018-02-13 Texas Instruments Incorporated Pulse-shaping LDO provides first and second slew-rate increases in amplitude
JP6632436B2 (ja) * 2016-03-15 2020-01-22 エイブリック株式会社 スイッチングレギュレータ
CN107153138A (zh) * 2017-06-23 2017-09-12 杭州士兰微电子股份有限公司 占空比检测电路和占空比检测方法
US10476387B1 (en) * 2018-05-16 2019-11-12 M3 Technology Inc. Switching frequency control apparatus and control method thereof
KR102545301B1 (ko) * 2018-09-10 2023-06-16 삼성전자주식회사 반도체 회로
US11087911B2 (en) 2018-10-31 2021-08-10 Hamilton Sundstrand Corporation Autonomous mode change circuit for solenoid drivers
US10770968B1 (en) * 2019-08-21 2020-09-08 Dialog Semiconductor Inc. Switching power converter with adaptive pulse frequency modulation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212079B1 (en) * 2000-06-30 2001-04-03 Power Integrations, Inc. Method and apparatus for improving efficiency in a switching regulator at light loads
KR20070073576A (ko) * 2006-01-05 2007-07-10 리니어 테크놀러지 코포레이션 스위칭 레귤레이터의 출력 과전압 감소를 위한 방법 및회로
JP2010200450A (ja) 2009-02-24 2010-09-09 Fujitsu Semiconductor Ltd 半導体集積回路および電源装置
JP2010226930A (ja) 2009-03-25 2010-10-07 Fujitsu Semiconductor Ltd Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータの制御方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3480718B2 (ja) * 2000-09-27 2003-12-22 シャープ株式会社 位相制御回路及びスイッチングレギュレータ
JP2003008404A (ja) * 2001-06-26 2003-01-10 Fujitsu Ltd 発振回路
JP4039014B2 (ja) * 2001-07-16 2008-01-30 松下電工株式会社 放電灯点灯装置
JP4271534B2 (ja) * 2003-09-01 2009-06-03 株式会社リコー 直流電源供給装置及びその駆動方法並びに直流電源供給回路を備える半導体集積回路装置
JP4868750B2 (ja) * 2004-03-16 2012-02-01 ローム株式会社 スイッチングレギュレータ
JP4890014B2 (ja) 2005-12-07 2012-03-07 株式会社リコー スイッチングレギュレータ及びスイッチングレギュレータの制御回路
JP2007221872A (ja) 2006-02-15 2007-08-30 Ricoh Co Ltd 二次電池の充電回路、二次電池の充電回路における電源切換方法及び電源装置
JP2009065753A (ja) * 2007-09-05 2009-03-26 Rohm Co Ltd スイッチングレギュレータ
JP5151332B2 (ja) 2007-09-11 2013-02-27 株式会社リコー 同期整流型スイッチングレギュレータ
JP5303910B2 (ja) 2007-11-20 2013-10-02 株式会社リコー スイッチングレギュレータ
JP5169333B2 (ja) 2008-03-07 2013-03-27 株式会社リコー 電流モード制御型スイッチングレギュレータ
JP5287030B2 (ja) 2008-08-20 2013-09-11 株式会社リコー Ｄｃ−ｄｃコンバータおよび制御方法
JP5152761B2 (ja) * 2008-09-08 2013-02-27 トレックス・セミコンダクター株式会社 昇圧形スイッチング電源回路
JP5151830B2 (ja) 2008-09-08 2013-02-27 株式会社リコー 電流モード制御型ｄｃ−ｄｃコンバータ
JP5315988B2 (ja) 2008-12-26 2013-10-16 株式会社リコー Ｄｃ−ｄｃコンバータ及びそのｄｃ−ｄｃコンバータを備えた電源回路
JP2010283999A (ja) * 2009-06-04 2010-12-16 Fujitsu Semiconductor Ltd 電源装置、制御回路、電源装置の制御方法
JP5458739B2 (ja) 2009-08-19 2014-04-02 株式会社リコー 静電保護回路、静電保護回路の動作制御方法、静電保護回路を使用したスイッチングレギュレータ及びスイッチングレギュレータの静電保護方法
JP4971398B2 (ja) * 2009-09-17 2012-07-11 ナストーア株式会社 抵抗溶接の監視装置及び監視方法
JP2012160048A (ja) 2011-02-01 2012-08-23 Ricoh Co Ltd 電源回路とその制御方法及び電子機器
JP5772191B2 (ja) * 2011-04-28 2015-09-02 ミツミ電機株式会社 スイッチング電源装置
JP5944113B2 (ja) * 2011-05-27 2016-07-05 リコー電子デバイス株式会社 スイッチングレギュレータの制御回路及び方法、並びにスイッチングレギュレータ
ITMI20120697A1 (it) * 2012-04-27 2013-10-28 Dora Spa Circuito di controllo con isteresi di un regolatore di tensione a commutazione

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212079B1 (en) * 2000-06-30 2001-04-03 Power Integrations, Inc. Method and apparatus for improving efficiency in a switching regulator at light loads
KR20070073576A (ko) * 2006-01-05 2007-07-10 리니어 테크놀러지 코포레이션 스위칭 레귤레이터의 출력 과전압 감소를 위한 방법 및회로
JP2010200450A (ja) 2009-02-24 2010-09-09 Fujitsu Semiconductor Ltd 半導体集積回路および電源装置
JP2010226930A (ja) 2009-03-25 2010-10-07 Fujitsu Semiconductor Ltd Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータの制御方法

Also Published As

Publication number Publication date
US20130088208A1 (en) 2013-04-11
KR20130037644A (ko) 2013-04-16
JP2013094046A (ja) 2013-05-16
JP6013846B2 (ja) 2016-10-25
US8901902B2 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
KR101354428B1 (ko) 스위칭 레귤레이터 및 이 스위칭 레귤레이터를 구비한 전자 기기
CN111183576B (zh) 开关调节器中的无缝模式转变的方法及控制器
JP5944113B2 (ja) スイッチングレギュレータの制御回路及び方法、並びにスイッチングレギュレータ
US11418119B2 (en) Wide switching frequency range switched mode power supply control topology
US8624566B2 (en) Current-mode control switching regulator and operations control method thereof
JP5195182B2 (ja) 電流モード制御型スイッチングレギュレータ
US8207721B2 (en) Switching regulator capable of stable operation and improved frequency characteristics in a broad input and output voltage range and method for controlling operation thereof
US7804285B2 (en) Control of operation of switching regulator to select PWM control or PFM control based on phase comparison
JP4640984B2 (ja) Ｄｃ−ｄｃコンバータの制御回路および制御方法
JP5091027B2 (ja) スイッチングレギュレータ
US7522432B2 (en) Switching regulator and control circuit and method used therein
US8022680B2 (en) Switching DC-DC converter with adaptive-minimum-on-time control and method of adaptively controlling minimum-on-time of a switching DC-DC converter
JP5609210B2 (ja) 電源装置、制御回路及び電源装置の制御方法
US9819895B2 (en) Switching power supply device
JP2010051152A (ja) 電流モード制御型スイッチングレギュレータ
JP5642349B2 (ja) パルス幅変調回路、パルス幅変調方法及びレギュレータ
WO2021154852A1 (en) Current limiting for a boost converter
JP6815495B2 (ja) リップル注入回路及びこれを備えた電子機器
JP2011205743A (ja) リップルコンバータ
JP2013150550A (ja) 電源電圧制御回路及び電源電圧制御方法
JP6184179B2 (ja) 電源の制御回路、電源装置及び電源の制御方法
JP2016025747A (ja) Ｄｃ／ｄｃコンバータ及び電子機器
CN115378246A (zh) 具有过冲保护的开关电源

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee