JP2011205743A

JP2011205743A - リップルコンバータ

Info

Publication number: JP2011205743A
Application number: JP2010068583A
Authority: JP
Inventors: Masa Ishikawa; 雅石川; Toshio Shibata; 敏夫柴田
Original assignee: FDK Corp
Current assignee: FDK Corp
Priority date: 2010-03-24
Filing date: 2010-03-24
Publication date: 2011-10-13
Anticipated expiration: 2030-03-24
Also published as: JP5593104B2

Abstract

【課題】動作条件が変化した場合であっても、目的レベルの出力電圧を生成することが可能なリップルコンバータを提供する。
【解決手段】入力電圧から目的レベルの出力電圧を生成するリップルコンバータであって、入力電極に入力電圧が印加され、出力電極にインダクタが接続されるトランジスタと、
出力電極の電圧が所定レベルのしきい値電圧より低い場合、出力電極の電圧を出力し、出力電極の電圧がしきい値電圧より高い場合、しきい値電圧を出力する出力回路と、出力回路から出力される電圧を積分する積分回路と、積分回路で積分される電圧と出力電圧とに基づいて、帰還電圧を生成する帰還電圧生成回路と、目的レベルの出力電圧が生成されるよう、帰還電圧に基づいてトランジスタをスイッチングするスイッチング回路と、を備える。
【選択図】図１

Description

本発明は、リップルコンバータに関する。

入力電圧から目的レベルの出力電圧を生成するスイッチング電源回路としては、リップルコンバータが知られている。一般的なリップルコンバータは出力電圧に含まれるリップル電圧に基づいて動作するため、出力電圧に含まれるリップル電圧が小さくなると動作が不安定になる。そこで、リップルコンバータを安定に動作させるために、例えばインダクタ電流に基づいて生成されたリップル電圧が用いられることがある（例えば、特許文献１参照）。

特許第４１０７２０９号公報

図５は、インダクタ電流に基づいて生成されたリップル電圧を用いるリップルコンバータ１００の一例を示す図である。図６は、リップルコンバータ１００の動作を説明するための図である。制御回路１５０は、帰還電圧Ｖｆｂが低下して電圧Ｖ１となるとＰＭＯＳトランジスタ１６０をオンし、帰還電圧Ｖｆｂが上昇して電圧Ｖ２（＞Ｖ１）となるとＰＭＯＳトランジスタ１６０をオフする。電流検出回路１５１は、インダクタ１６１に流れる電流ＩＬを検出し、電流ＩＬと同様に変化するリップル電圧Ｖｒを生成する。加算回路１５２は、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｄとリップル電圧Ｖｒの交流成分とを加算し、帰還電圧Ｖｆｂとして制御回路１５０に出力する。

ここで、帰還電圧Ｖｆｂが低下して電圧Ｖ１となるとＰＭＯＳトランジスタ１６０はオンされるため、電流ＩＬは増加し、出力電圧Ｖｏｕｔは上昇する。この結果、リップル電圧Ｖｒ、分圧電圧Ｖｄは上昇し、帰還電圧Ｖｆｂも上昇する。帰還電圧Ｖｆｂが上昇して電圧Ｖ２となるとＰＭＯＳトランジスタ１６０はオフされるため、電流ＩＬは減少し、出力電圧Ｖｏｕｔは低下する。この結果、前述とは逆に帰還電圧Ｖｆｂは低下する。このように、リップルコンバータ１００では、帰還電圧Ｖｆｂが電圧Ｖ１〜Ｖ２の範囲内に入るよう制御されるため、結果的に目的レベルの出力電圧Ｖｏｕｔが生成される。

ところで、例えば入力電圧Ｖｉｎのレベルが変化した場合や、負荷（不図示）に流れる電流が変化した場合には電流ＩＬは変化する。具体的には、例えば入力電圧Ｖｉｎのレベルが上昇すると電流ＩＬは増加し、入力電圧Ｖｉｎのレベルが低下すると電流ＩＬは減少する。前述のようにリップル電圧Ｖｒは電流ＩＬと同様に変化するため、入力電圧Ｖｉｎのレベルが上昇すると、帰還電圧Ｖｆｂの立ち上がりは急峻になる。一方、入力電圧Ｖｉｎのレベルが低下すると、帰還電圧Ｖｆｂの立ち上がりは緩やかになる。したがって、リップルコンバータ１００では、入力電圧Ｖｉｎのレベルが変化すると、例えばスイッチング周波数が変化し、結果的に出力電圧Ｖｏｕｔが目的レベルからずれることがある。

本発明は上記課題を鑑みてなされたものであり、動作条件が変化した場合であっても、目的レベルの出力電圧を生成することが可能なリップルコンバータを提供することを目的とする。

上記目的を達成するため、本発明の一つの側面に係る入力電圧から目的レベルの出力電圧を生成するリップルコンバータは、入力電極に前記入力電圧が印加され、出力電極にインダクタが接続されるトランジスタと、前記出力電極の電圧が所定レベルのしきい値電圧より低い場合、前記出力電極の電圧を出力し、前記出力電極の電圧が前記しきい値電圧より高い場合、前記しきい値電圧を出力する出力回路と、前記出力回路から出力される電圧を積分する積分回路と、前記積分回路で積分される電圧と前記出力電圧とに基づいて、帰還電圧を生成する帰還電圧生成回路と、前記目的レベルの前記出力電圧が生成されるよう、前記帰還電圧に基づいて前記トランジスタをスイッチングするスイッチング回路と、を備えることとする。

動作条件が変化した場合であっても、目的レベルの出力電圧を生成することが可能なリップルコンバータを提供することができる。

本発明の第１の実施形態であるリップルコンバータ１０の構成を示す図である。入力電圧Ｖｉｎがツェナー電圧Ｖｚより低い場合のリップルコンバータ１０の動作を説明するための図である。入力電圧Ｖｉｎがツェナー電圧Ｖｚより高い場合のリップルコンバータ１０の動作を説明するための図である。本発明の第２の実施形態であるリップルコンバータ１５の構成を示す図である。一般的なリップルコンバータ１００の構成を示す図である。リップルコンバータ１００の動作を説明するための図である。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝リップルコンバータの第１の実施形態＝＝
図１は、本発明の第１の実施形態であるリップルコンバータ１０の構成を示す図である。リップルコンバータ１０は、例えば、入力電圧Ｖｉｎから目的レベルの出力電圧Ｖｏｕｔを生成する回路であり、制御ＩＣ（Integrated Circuit）２０、ＰＭＯＳトランジスタ２１、ＮＭＯＳトランジスタ２２、インダクタ２３、コンデンサ２４、電圧出力回路３０、積分回路３１、及び帰還電圧生成回路３２を含んで構成されている。

制御ＩＣ２０（スイッチング回路）は、帰還電圧生成回路２７からの帰還電圧Ｖｆｂに基づいて、ＰＭＯＳトランジスタ２１、ＮＭＯＳトランジスタ２２をスイッチングする回路であり、ヒステリシスコンパレータ４０、及び駆動回路４１を含んで構成される。

ヒステリシスコンパレータ４０は、所定の基準電圧Ｖｒｅｆに基づいて定まるヒステリシス電圧（Ｖ１，Ｖ２）と帰還電圧Ｖｆｂとを比較する。ヒステリシスコンパレータ４０は、帰還電圧Ｖｆｂが電圧Ｖ１より低くなると、例えば、ハイレベル（以下、Ｈレベル）の比較電圧Ｖｃｏｍｐを出力し、帰還電圧が電圧Ｖ２（電圧Ｖ２＞電圧Ｖ１）より高くなると、例えばローレベル（以下、Ｌレベル）の比較電圧Ｖｃｏｍｐを出力する。

駆動回路４１は、比較電圧Ｖｃｏｍｐのレベルに基づいて、ＰＭＯＳトランジスタ２１、ＮＭＯＳトランジスタ２２を相補的にスイッチングする。具体的には、比較電圧ＶｃｏｍｐがＨレベルとなると、ＰＭＯＳトランジスタ２１をオンし、ＮＭＯＳトランジスタ２２をオフする。一方、比較電圧ＶｃｏｍｐがＬレベルとなると、ＰＭＯＳトランジスタ２１をオフし、ＮＭＯＳトランジスタ２２をオンする。

ＰＭＯＳトランジスタ２１のソース電極（入力電極）には、入力電圧Ｖｉｎが印加され、ドレイン電極（出力電極）は、ＮＭＯＳトランジスタ２２のドレイン電極に接続される。前述のように、ＰＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２は、相補的にオンオフされるため、いわゆる同期整流回路として動作する。なお、本実施形態では、ＰＭＯＳトランジスタ２１のドレイン電極の電圧を電圧Ｖｍとする。また、ＰＭＯＳトランジスタ２１、ＮＭＯＳトランジスタ２２のオン抵抗は十分小さくなるように設計されている。このため、ＰＭＯＳトランジスタ２１がオンされ、ＮＭＯＳトランジスタ２２がオフされると電圧Ｖｍのレベルは入力電圧Ｖｉｎのレベルまで上昇する。一方、ＰＭＯＳトランジスタ２１がオフされ、ＮＭＯＳトランジスタ２２がオンされると電圧ＶｍのレベルはグランドＧＮＤの電位である０Ｖまで低下する。

インダクタ２３及びコンデンサ２４は、入力電圧Ｖｉｎと０Ｖとの間で変化する電圧Ｖｍを平滑化するＬＣフィルタである。本実施形態では、インダクタ２３に流れる電流を電流ＩＬとし、コンデンサ２４に充電される電圧を出力電圧Ｖｏｕｔとする。なお、ここでは、出力電圧Ｖｏｕｔに含まれるリップル成分は、十分小さくなるようにコンデンサ２４の容量値は設計されていることとする。

電圧出力回路３０（出力回路）は、電圧Ｖｍに応じた電圧を積分回路３１に出力する回路であり、抵抗６０、ツェナーダイオード６１、及びダイオード６２を含んで構成される。抵抗６０（第１抵抗）の一端は、ＰＭＯＳトランジスタ２１のドレインに接続され、抵抗６０の他端は、ツェナーダイオード６１のカソードに接続される。ダイオード６２は、カソードが抵抗６０の一端に接続され、アノードが抵抗６０の他端に接続される。ここで、ツェナーダイオード６１のカソードの電圧を電圧Ｖｃとし、ツェナーダイオード６１のツェナー電圧をＶｚとすると、電圧Ｖｍがツェナー電圧Ｖｚ（しきい値電圧）より低い場合は、ツェナーダイオード６１はオフしているため電圧Ｖｃは電圧Ｖｍと等しくなる。一方、電圧Ｖｍがツェナー電圧Ｖｚより高くなると、ツェナーダイオード６１はオンするため、電圧Ｖｃはツェナー電圧Ｖｚにクランプされる。前述のように、ＰＭＯＳトランジスタ２１がオンされると電圧Ｖｍのレベルは入力電圧Ｖｉｎのレベルまで上昇し、ＮＭＯＳトランジスタ２２がオンされると電圧Ｖｍのレベルは０Ｖまで低下する。このため、電圧Ｖｃは０Ｖからツェナー電圧Ｖｚまでの範囲で電圧Ｖｍと同様に変化する。なお、ダイオード６２は、電圧Ｖｍが例えば０Ｖまで低下した際に、後述するコンデンサ５２に充電された電荷を放電するために設けられている。

積分回路３１は、電圧Ｖｃを積分する回路であり、抵抗７０，７１、コンデンサ７２を含んで構成されている。抵抗７０（第２抵抗）とコンデンサ７２とは直列に接続されているため、抵抗７０及びコンデンサ７２が接続されるノードには、電圧Ｖｃが積分された電圧が発生する。ところで、電圧ＶｃはＰＭＯＳトランジスタ２１がオンされると上昇し、ＮＭＯＳトランジスタ２２がオンされると低下する。このため、電圧Ｖｃが積分された電圧は、電流ＩＬと同様に変化することになる。このため、ここでは、電圧Ｖｃが積分され、抵抗７０及びコンデンサ７２が接続されるノードに発生する電圧をリップル電圧Ｖｒと称する。なお、抵抗７１（第３抵抗）は、コンデンサ７２に並列に接続されることにより、抵抗７０及びコンデンサ７２が接続されるノードの直流レベルを安定化させる。

帰還電圧生成回路３２は、リップル電圧Ｖｒと出力電圧Ｖｏｕｔとに基づいて、リップルコンバータ１０を安定に動作させるための帰還電圧Ｖｆｂを生成する回路であり、抵抗８０，８１、及びコンデンサ８２を含んで構成される。抵抗８０の一端には出力電圧Ｖｏｕｔが印加され、コンデンサ８２の一端にはリップル電圧Ｖｒが印加される。また、抵抗８０の他端とコンデンサ８２の他端とは、抵抗８１の一端に接続される。このため抵抗８１の一端には、出力電圧Ｖｏｕｔが抵抗８０，８１で分圧された電圧とリップル電圧Ｖｒの交流成分との和の電圧が生成されることになる。本実施形態では、抵抗８１の一端に生成される電圧を帰還電圧Ｖｆｂとする。

＝＝入力電圧Ｖｉｎが低い場合（Ｖｉｎ＜Ｖｚ）のリップルコンバータ１０の動作＝＝
ここで、入力電圧Ｖｉｎがツェナー電圧Ｖｚより低い場合のリップルコンバータ１０の動作を、図２を参照しつつ説明する。

まず、時刻ｔ０において、帰還電圧Ｖｆｂが電圧Ｖ１となると、ＰＭＯＳトランジスタ２１はオンされ、ＮＭＯＳトランジスタ２２はオフされる。このため、電圧Ｖｍの電圧レベルは０Ｖから入力電圧Ｖｉｎのレベルへと変化する。前述のように、入力電圧Ｖｉｎはツェナー電圧Ｖｚよりも低いためツェナーダイオード６１はオンすることはない。したがって、電圧Ｖｃのレベルは電圧Ｖｍと同様に、０Ｖから入力電圧Ｖｉｎのレベルへと変化する。電圧Ｖｃのレベルが上昇すると、電圧Ｖｃが積分されたリップル電圧Ｖｒも徐々に上昇する。この結果、帰還電圧Ｖｆｂもリップル電圧Ｖｒと同様に上昇する。そして、時刻ｔ１に帰還電圧Ｖｆｂが電圧Ｖ２となると、ＰＭＯＳトランジスタ２１はオフされ、ＮＭＯＳトランジスタ２２はオンされる。この結果、電圧Ｖｍ，Ｖｃの電圧レベルは、入力電圧Ｖｉｎのレベルから０Ｖへと変化する。また、電圧Ｖｃの低下にともない、電圧Ｖｃが積分されたリップル電圧Ｖｒ、帰還電圧Ｖｆｂも低下する。そして、時刻ｔ２に帰還電圧Ｖｆｂが電圧Ｖ１まで低下すると、ＰＭＯＳトランジスタ２１はオンされ、ＮＭＯＳトランジスタ２２はオフされる。このため、時刻ｔ２以降も時刻ｔ０〜ｔ２までの動作が繰り返されることになる。

＝＝入力電圧Ｖｉｎが高い場合（Ｖｉｎ＞Ｖｚ）のリップルコンバータ１０の動作＝＝
入力電圧Ｖｉｎがツェナー電圧Ｖｚより高い場合のリップルコンバータ１０の動作を、図３を参照しつつ説明する。

まず、時刻ｔ１０において、帰還電圧Ｖｆｂが電圧Ｖ１となると、ＰＭＯＳトランジスタ２１はオンされ、ＮＭＯＳトランジスタ２２はオフされる。このため、電圧Ｖｍの電圧レベルは、０Ｖから入力電圧Ｖｉｎのレベルへと変化する。前述のように、入力電圧Ｖｉｎはツェナー電圧Ｖｚよりも高いためツェナーダイオード６１はオンする。したがって、電圧Ｖｃのレベルは０Ｖから上昇してツェナー電圧Ｖｚのレベルでクランプされる。また、電圧Ｖｃのレベルが上昇すると、電圧Ｖｃが積分されたリップル電圧Ｖｒも徐々に上昇する。ただし、本実施形態では、電圧Ｖｃはツェナー電圧Ｖｚのレベルより高くなることは無い。このため、リップル電圧Ｖｒの立ち上がりの傾斜は、電圧Ｖｃがツェナー電圧Ｖｚとなる際の傾斜より急峻になることは無い。したがって、入力電圧Ｖｉｎが大きく上昇した場合であっても、リップル電圧Ｖｒの立ち上がり時間は時刻ｔ１０〜ｔ１１までの時間よりも短くなることは無く、スイッチング周波数の変化は抑制される。

そして、時刻ｔ１１に帰還電圧Ｖｆｂが上昇して電圧Ｖ２となると、ＰＭＯＳトランジスタ２１はオフされ、ＮＭＯＳトランジスタ２２はオンされる。この結果、電圧Ｖｍ，Ｖｃの電圧レベルは０Ｖへと低下する。また、電圧Ｖｃの低下にともない、電圧Ｖｃが積分されたリップル電圧Ｖｒ、帰還電圧Ｖｆｂも低下する。そして、時刻ｔ１２に帰還電圧Ｖｆｂが電圧Ｖ１まで低下すると、ＰＭＯＳトランジスタ２１はオンされ、ＮＭＯＳトランジスタ２２はオフされる。このため、時刻ｔ１２以降も時刻ｔ１０〜ｔ１２までの動作が繰り返されることになる。

＝＝リップルコンバータの第２の実施形態＝＝
図４は、本発明の第２の実施形態であるリップルコンバータ１５の構成を示す図である。なお、図４のリップルコンバータ１５において、図１のリップルコンバータ１０と同じ符号の付されているブロックは同じである。リップルコンバータ１５では、リップルコンバータ１０における積分回路３１の代わりに、積分回路３５が設けられている。

積分回路３５は、電圧Ｖｃを積分する回路であり、抵抗１００、コンデンサ１０１を含んで構成されている。抵抗１００（第２抵抗）とコンデンサ８２とは直列に接続され、コンデンサ１０１の一端はグランドＧＮＤに接続されている。このため、抵抗１００及びコンデンサ１０１が接続されるノードには、電圧Ｖｃが積分されたリップル電圧が発生する。なお、積分回路３５で生成されるリップル電圧は、コンデンサ８２を介して制御ＩＣ２０へと帰還される。このため、リップルコンバータ１５もリップルコンバータ１０と同様に動作する。

以上、本実施形態のリップルコンバータについて説明した。リップルコンバータ１０の入力電圧Ｖｉｎとして例えばバッテリーの電圧等が用いられた場合、入力電圧Ｖｉｎは大きく変化することがある。このような場合に電圧Ｖｍを積分してリップル電圧を生成すると、入力電圧Ｖｉｎの変化に応じてリップル電圧の振幅も同様に変化する。本実施形態では、振幅レベルが０Ｖからツェナー電圧Ｖｚの範囲で制限された電圧Ｖｃが積分回路３１へと出力される。したがって、入力電圧Ｖｉｎが大きく変化した場合であっても、積分回路３１で生成されるリップル電圧Ｖｒの振幅の変化は抑制されることになる。このため、入力電圧Ｖｉｎが大きく変化した場合であっても、リップルコンバータ１０のスイッチング周波数の変化は抑制される。つまり、リップルコンバータ１０では、入力電圧Ｖｉｎが変化した場合であっても、目的レベルの出力電圧Ｖｏｕｔを生成することが可能である。

また、抵抗６０の他端の電圧Ｖｃは、ツェナー電圧Ｖｚより高くならないようにツェナーダイオード６１でクランプされる。ツェナーダイオード６１は、入力電圧Ｖｉｎがツェナー電圧Ｖｚより低い場合はオフされている。このため、リップルコンバータ１０に不要な電流を消費させることを防ぐことができる。

また、例えば、ＰＭＯＳトランジスタ２１がオフし、ＮＭＯＳトランジスタ２２がオンした際に、コンデンサ７２に充電された電荷が十分放電されないと、リップル電圧Ｖｒの直流レベルが上昇し、リップル電圧Ｖｒの交流成分が所望の三角波状の波形とならないことがある。本実施形態では、ＰＭＯＳトランジスタ２１がオフし、ＮＭＯＳトランジスタ２２がオンした際には、コンデンサ７２，８２に充電された電荷はダイオード６２を介して放電される。このため、リップルコンバータ１０では、リップル電圧Ｖｒの交流成分を所望の三角波状の波形とすることができる。

また、積分回路３１は、インダクタ２３とコンデンサ２４とが接続された端子と、抵抗６０の他端との間に接続されている。電圧Ｖｃはインダクタ２３の電流ＩＬを生成させる電圧Ｖｍと同様に変化する。このため、積分回路３１で生成されるリップル電圧Ｖｒは、電流ＩＬと同様に変化することになる。

また、積分回路３１のコンデンサ７２には並列に抵抗７１が接続されているため、リップル電圧Ｖｒの直流レベルを安定化させることができる。

また、リップルコンバータ１５における積分回路３５は抵抗６０の他端とグランドＧＮＤとの間に設けられ、電圧Ｖｃを積分する。このため、積分回路３０の代わりに積分回路３５を用いる場合であっても、積分回路３０で生成されるリップル電圧Ｖｒと同様のリップル電圧を生成することができる。

なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

リップルコンバータ１０では、ＰＭＯＳトランジスタ２１及びＮＭＯＳトランジスタ２２を含む同期整流回路が用いられたが、これに限られるものでは無い。例えば、ＮＭＯＳトランジスタ２２の代わりにダイオードを用いてもよい。

また、リップルコンバータ１０では、いわゆるハイサイド側のトランジスタにＰＭＯＳトランジスタ２１が用いられているが、ハイサイド側もローサイド側と同様にＮＭＯＳトランジスタであっても良い。さらに、負荷を駆動するトランジスタ（例えば、ＰＭＯＳトランジスタ２１）は、バイポーラトランジスタ等であっても良い。

また、電圧Ｖｃを生成する際にはツェナーダイオード６１が用いられたが、これに限られない。例えば、アノードが抵抗６０の他端に接続され、カソードに定電圧が印加された一般的なダイオードを用いて電圧Ｖｃを生成しても良い。この場合、電圧Ｖｍのレベルが定電圧から一般的なダイオードの順方向電圧だけ高くなると、ダイオードはオンする。このため、抵抗６０の他端の電圧Ｖｃは、定電圧とダイオードの順方向電圧との和の電圧でクランプされることになる。

１０，１５リップルコンバータ
２０制御ＩＣ
２１ＰＭＯＳトランジスタ
２２ＮＭＯＳトランジスタ
２３インダクタ
２４，７２，８２，１０１コンデンサ
３０電圧出力回路
３１積分回路
３２帰還電圧生成回路
４０ヒステリシスコンパレータ
４１駆動回路
６０，７０，７１，８０，８１，１００抵抗
６１ツェナーダイオード
６２ダイオード

Claims

入力電圧から目的レベルの出力電圧を生成するリップルコンバータであって、
入力電極に前記入力電圧が印加され、出力電極にインダクタが接続されるトランジスタと、
前記出力電極の電圧が所定レベルのしきい値電圧より低い場合、前記出力電極の電圧を出力し、前記出力電極の電圧が前記しきい値電圧より高い場合、前記しきい値電圧を出力する出力回路と、
前記出力回路から出力される電圧を積分する積分回路と、
前記積分回路で積分される電圧と前記出力電圧とに基づいて、帰還電圧を生成する帰還電圧生成回路と、
前記目的レベルの前記出力電圧が生成されるよう、前記帰還電圧に基づいて前記トランジスタをスイッチングするスイッチング回路と、
を備えることを特徴とするリップルコンバータ。
請求項１に記載のリップルコンバータであって、
前記出力回路は、
一端が前記出力電極と接続される第１抵抗と、
前記第１抵抗の他端の電圧が前記しきい値電圧より高くならないよう、前記第１抵抗の他端の電圧をクランプするツェナーダイオードと、
を含むことを特徴とするリップルコンバータ。
請求項２に記載のリップルコンバータであって、
前記出力回路は、
カソードが前記第１抵抗の一端と接続され、アノードが前記第１抵抗の他端と接続されるダイオードを更に含むこと、
を特徴とするリップルコンバータ。
請求項２または請求項３に記載のリップルコンバータであって、
前記積分回路は、
一端が前記第１抵抗の他端と接続される第２抵抗と、
前記インダクタの端子のうち前記出力電極と前記インダクタとが接続されていない側の端子と、前記第２抵抗の他端との間に接続されるコンデンサと、
を含むことを特徴とするリップルコンバータ。
請求項４に記載のリップルコンバータであって、
前記積分回路は、
前記コンデンサに並列接続される第３抵抗を更に含むこと、
を特徴とするリップルコンバータ。
請求項２または請求項３に記載のリップルコンバータであって、
前記積分回路は、
一端が前記第１抵抗の他端と接続される第２抵抗と、
一端が前記第２抵抗の他端と接続され、他端が接地側に接続されるコンデンサと、
を含むことを特徴とするリップルコンバータ。