JP4341698B2

JP4341698B2 - スイッチング電源とその制御回路及び制御方法

Info

Publication number: JP4341698B2
Application number: JP2007140957A
Authority: JP
Inventors: 聡菅原
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-05-28
Filing date: 2007-05-28
Publication date: 2009-10-07
Anticipated expiration: 2027-05-28
Also published as: US7764519B2; JP2008295276A; US20080298092A1

Description

本発明は、スイッチング素子をオン/オフする時比率をPWM(パルス幅変調)方式で調整することにより出力電圧を調整するスイッチング電源制御回路及び制御方法に関する。

図１２は、従来のスイッチング電源の一般的な構成を示すブロック図である。スイッチング電源には、インバータやコンバータなど様々なものがあるが、ここでは、その代表例として、DC-DCコンバータについて説明する。図１２に示す従来のスイッチング電源では、DC-DCコンバータ100の出力電圧VOUTがコンバータ制御部200にフィードバックされ、コンバータ制御部200では出力電圧VOUTと目標値を比較してその結果よりＰＷＭ信号(VCONT)を生成し出力する。そして出力されたＰＷＭ信号(VCONT)に基づいてMOSFETやバイポーラトランジスタに代表される半導体スイッチまたはリレー回路に代表される機械スイッチをオン/オフすることにより、出力電圧VOUTを目標値に近づけるよう制御している。

図１２中のDC-DCコンバータの具体例としては、一般に図１３〜図２０のコンバータが知られている。すなわち、図１３は降圧型コンバータの第１の具体例、図１４は降圧型コンバータの第２の具体例、図１５は昇圧型コンバータの第１の具体例、図１６は昇圧型コンバータの第２の具体例、図１７は昇降圧型コンバータの第１の具体例、図１８は昇降圧型コンバータの第２の具体例、図１９はフライバック型コンバータの第１の具体例、図２０はフライバック型コンバータの第２の具体例、を示すものである。

ここで従来の各種DC-DCコンバータについて簡単に説明する。図１３に示した従来の降圧型コンバータは、主スイッチS1(104)のオン(導通)時間をＴon、オフ(遮断)時間をＴoff、入力電圧Ｖi（図ではVIN）としたとき、出力電圧Ｖo（図ではVOUT）は、Ｖo＝Ｔon／（Ｔon＋Ｔoff）×Ｖiで表され、入力電圧Ｖiが変動したときは、主スイッチS1(104)のＴon、Ｔoffの割合を調整し、入力電圧Ｖｉの変化分を吸収して出力電圧Ｖoを一定に維持することができるDC-DCコンバータである。上式のＴon／（Ｔon＋Ｔoff）がオン時比率Ｄである。Ｄを用いると上式はＶo＝Ｄ×Ｖiとなる。なお上記式は、損失を無視し、コイル120の電流が連続モードにおけるDC-DCコンバータの動作の場合についてのものである（以下に示すコンバータにても同様）。図１４は、図１３に示した従来の降圧型コンバータの第２の具体例で、図１３に示した転流用ダイオードD2(107)に代えて従スイッチS2(106)を設けたものであり、基本的な動作は図１３に示した従来の降圧型コンバータと同じであるのでその説明を省略する。なお図１４に示した従スイッチS2(106)のオン・オフは主スイッチS1(104)のオン・オフと逆になっている。また図１５に示した昇圧型コンバータは、Ｖo＝（（Ｔon+Ｔoff）／Ｔoff）×Ｖi＝（１／（１−Ｄ））×Ｖiで表され、主スイッチS1(104)の導通中（Ｔon中）に、コイル120に蓄えられたエネルギーを、主スイッチS1(104)の遮断中（Ｔoff中）に、入力電圧Ｖiに重畳するDC-DCコンバータである。図１６は、図１５に示した従来の昇圧型コンバータの第２の具体例で、図１５に示した転流用ダイオードD2(107)に代えて従スイッチS2(106)を設けたものであり、基本的な動作は図１５に示した従来の昇圧型コンバータと同じであるのでその説明を省略する。なお図１６に示した従スイッチS2(106)のオン・オフは主スイッチS1(104)のオン・オフと逆になっている。また図１７に示した昇降圧型コンバータは、Ｖo＝−Ｔon／Ｔoff×Ｖi＝−（Ｄ／（１−Ｄ））×Ｖiで表され、主スイッチS1(104)の導通中（Ｔon中）に、コイル120に蓄えられたエネルギーを、主スイッチS1(104)を遮断（Ｔoff）してもさらに同じ向きにコイル120に電流を流そうとするコイルのエネルギーを利用したものであり、出力電圧Ｖoの大きさを入力電圧Ｖiより大きくすることも小さくすることもできるDC-DCコンバータである。図１８は、図１７に示した従来の昇降圧型コンバータの第２の具体例で、図１７に示した転流用ダイオードD2(107)に代えて従スイッチS2(106)を設けたものであり、基本的な動作は図１７に示した従来の昇降圧型コンバータと同じであるのでその説明を省略する。なお図１８に示した従スイッチS2(106)のオン・オフは主スイッチS1(104)のオン・オフと逆になっている。さらに図１９に示したフライバック型コンバータは、Ｖo＝（Ｎ2／Ｎ1）×（Ｔon／Ｔoff）×Ｖi＝（Ｎ2／Ｎ1）×（Ｄ／（１−Ｄ））×Ｖiで表され、主スイッチS1(104)の導通中（Ｔon中）に、トランス125の１次巻線Ｎ1にエネルギーが蓄えられ、主スイッチS1(104)が遮断すると（Ｔoff）、トランス125の２次巻線Ｎ2を通じてトランス125に蓄えられたエネルギーを出力コンデンサ130に出力するDC-DCコンバータである。なお、Ｎ2／Ｎ1はトランス125の巻数比である。図２０は、図１９に示した従来のフライバック型コンバータの第２の具体例で、図１９に示した転流用ダイオードD2(107)に代えて従スイッチS2(106)を設けたものであり、基本的な動作は図１９に示した従来のフライバック型コンバータと同じであるのでその説明を省略する。なお図２０に示した従スイッチS2(106)のオン・オフは主スイッチS1(104)のオン・オフと逆になっている。

そして図１３〜図２０中のスイッチS1,S2がＰＷＭ信号(VCONT)により駆動回路102を経てオン/オフされる。主スイッチS1(104)がオン(導通)のときは、従スイッチS2(106)はオフ(遮断)するようにされ、主スイッチS1(104)がオフ(遮断)のときは、従スイッチS2(106)はオン(導通)するようにされる。なお、図１３〜図２０に代表されるスイッチング電源では、軽負荷のときに、スイッチS1とダイオードD2の両方がオフとなる、あるいはスイッチS1とS2の両方がオフとなる期間を有する電流不連続モードがあるが、この電流不連続モードにおいてもDを調節することで出力電圧を制御することができる（詳細な説明は省略する）。

次に、図１２中のコンバータ制御部200の動作について、図２１に示す従来のコンバータ制御部200の動作波形の概略と図２２に示す従来のコンバータ制御部の構成例に基づいてさらに詳細に説明する。図１２中の従来のコンバータ制御部200は、検出回路210、基準電圧源VREF(220)、および、制御回路230で構成されており、さらに制御回路230は、誤差増幅回路232、比較回路234、および、発振回路236で構成され、比較回路234からＰＷＭ信号(VCONT)を出力する。ここで、発振回路236の出力波形VOSCは三角波、鋸波、正弦波など様々あるが、ここでは一般に広く用いられている三角波を用いて説明するため、発振回路236は三角波発生器と同義である。なお図２１中の上段に示す波形は、誤差電圧VEと三角波VOSCとの典型的な電圧比較の様子を示し、図２１中の下段に示す波形は、図２１中の上段に示す波形の比較結果により生成されるVCONT(ＰＷＭ信号)出力の様子を示している。そして図２１中のTSは発振回路236の出力波形VOSCの周期であり、スイッチング電源の主スイッチS1(104)をオン/オフする周期(スイッチング周期)と等しい。t1は主スイッチS1(104)がオンの期間(上述したＴon)、t2が主スイッチS1(104)のオフの期間(上述したＴoff)であり、主スイッチS1(104)のオン時比率ＤはＤ= t1 / TS で表される。またTSは、TS = t1 + t2 = Ｔon + Ｔoffで表される。

図２２に示すコンバータ制御部は、検出回路210に検出抵抗R1，R2を用い、誤差増幅回路232にオペアンプ(図中のエラーアンプ)、発振回路236に三角波発生器、比較回路234にコンパレータ(図中のPWMコンパレータ)が使用されている。検出回路210を使用せず、VOUT＝VOとする場合もある。また基準電圧源VREF(220)の代わりに外部から目標値を印加し、さらにその目標値を時間的に変化させる場合もあるが、基本動作は変わらない。よって従来のコンバータ制御部200の動作を図２２に示した回路構成で説明することにする。

図２３ＡないしＤは、図２２中の従来のコンバータ制御部の比較回路(コンパレータ)234の信号処理過程を示す図およびその動作波形の概略を示す図である。図２３Ａに示すように一般にコンパレータ234は、入力段2341、増幅段2342、および、出力段2343の信号処理過程に分けてそれぞれの処理内容を示すことができる。そしてコンパレータ234は、入
力段2341,増幅段2342で鈍った波形入力をもとにVCONT(ＰＷＭ信号)を出力段2343で形成して出力する。

図２３ＢないしＤは、入力段2341への入力波形、増幅段2342への入力波形、および出力段2343からの出力波形を上から順に示す動作波形図である。通常、出力段2343の波形遅延td1は増幅段2342への入力電圧V1の波形の鈍りによって発生するものが主であり、図２３Ｂの状態では、増幅段2342に対する入力電圧V1の変化が増幅段2342の閾値に対して十分大きいため、出力段2343の出力VCONTがパルス(PULSE)として発生する。これを詳しく説明すると、図２３Ｂの状態では、エラーアンプ232により出力される誤差信号VEと三角波発生器236から出力される三角波VOSCがPWMコンパレータ234により比較される。いま誤差信号VE＝VE1とし、VE1＞VOSCのときを考えると、PWMコンパレータ234の出力信号VCONTはHIGHになっている。次に三角波VOSCが増加し、VE1＜VOSCとなるとPWMコンパレータ234のターンLOW時の応答遅延時間td1経った後に出力信号VCONTがLOWに遷移する。次に三角波VOSCが減少し、VE1＞VOSCとなると、PWMコンパレータ234のターンHIGH時の応答遅延時間td2経った後に出力信号VCONTがHIGHに遷移する。以上のように、ターン（出力信号の遷移）に必要な応答遅延時間td1,td2を経て出力信号VCONTはLOW/HIGHを繰り返す。

次に、図２３Ｃの状態になると、増幅段2342における入力電圧V1の変化が増幅段2342の閾値に対して不十分なうちに、入力段2341におけるVEとVOSCの大小関係が反転してしまうため、出力段2343の出力VCONTのLOWの期間が短くなる。これを詳しく説明すると、図２３Ｃの状態では、誤差信号VEが図２３Ｂに示すVE1よりも高くなり、後述する図２３Ｄに示すVE2よりも僅かに低い状態になると、PWMコンパレータ234のターンLOW時の応答遅延時間td1経った後に出力信号VCONTがLOWに遷移するものの、すぐに入力段2341におけるVEとVOSCの大小関係が反転してしまうため、僅かなターンHIGH時の応答遅延時間td2経った後に出力信号VCONTがHIGHに遷移し、出力信号VCONTのLOWの期間が短くなる。

さらに、図２３Ｄの状態になると、増幅段2342における入力電圧V1の変化が増幅段2342の閾値に及ぶ前に入力段2341におけるVEとVOSCの大小関係が反転してしまうため、増幅段2342の閾値に到達する前に入力電圧V1が増加してしまい、出力段2343の出力VCONTのLOWの期間が現れずにHIGH状態を維持する。これを詳しく説明すると、図２３Ｄの状態では、誤差信号VEが図２３Ｃの状態よりさらに高くなり、誤差信号VE=VE2と等しくなる、つまり図中の時間taが、PWMコンパレータ234のターンLOW時の応答遅延時間td1とほぼ等しくなると、PWMコンパレータ234は反応できず、出力信号VCONTは常にHIGHとなる。上記においてPWMコンパレータ234が反応できない状態では、ターンHIGH時の応答遅延時間td2が急激に減少してやがてゼロになることを意味する。

以上の説明では、誤差信号VEが次第に高くなっていく場合を例にして説明したが、逆に、誤差信号VEが次第に低くなって、時間TS-taがPWMコンパレータ234のターンHIGH時の応答遅延時間td2とほぼ等しくなると、PWMコンパレータ234は反応できず、出力信号VCONTは常にLOWとなる。上記においてPWMコンパレータ234が反応できない状態では、ターンLOW時の応答遅延時間td1が急激に減少してやがてゼロになることを意味する。

図２４は、図２２に示した従来のコンバータ制御部のオン時比率Ｄと誤差信号VEとの関係を示す図である。図２４に示すように、従来のコンバータ制御部では、Ｄ＜td2/TS，Ｄ＞(TS-td1)/TSのオン時比率のパルスを出力することがない（ここでのtd1，td2は、図２３Ｂのtd1，td2である。）。つまり、この範囲において、上述したようにオン時比率Ｄのパルスが急激になくなる部分が発生し、そのためオン時比率Ｄが線形に変化できる幅が短くなってしまうことを示している。

従来のコンバータ制御部で用いられているPWMコンパレータの応答遅延は、一般に数10n
s〜数100ns以上あるのに対し、最近のスイッチング電源では小型化のためにスイッチング周波数を高周波化する傾向があり、とりわけDC-DCコンバータではスイッチング周波数が数MHzに達しているものがある。PWMコンパレータの応答遅延を100nsとすると、従来のコンバータ制御部で制御できるオン時比率Ｄは、スイッチング周波数が１MHzの場合に10〜90％となる。またスイッチング周波数が10MHzとなるとPWMコンパレータの応答時間とスイッチング周期が等しくなるため、もはやスイッチング動作が不可能であり、従来のコンバータ制御部はスイッチング電源のスイッチング周波数の高周波化の妨げとなっている。

スイッチング電源のスイッチング周波数の高周波化に貢献するため、たとえば下記特許文献１，２では、高周波においてオーバーシュートやアンダーシュートのない三角波もしくは鋸波を生成するための回路を開示している。これにより高周波においても安定な三角波もしくは鋸波を生成することができ、当該三角波もしくは鋸波を用いることにより時比率を高精度に制御する技術を提供している。また下記特許文献３では、最大時比率を決定する信号を生成するのに、狭幅パルスが伝播することによる不具合を解消して、高周波においても高精度で最大時比率を制御できるDC-DCコンバータを開示している。
特開２００２−２６１５８８号公報特開２００４−２８２３５２号公報特開２００５−１４３１９７号公報

上記特許文献１〜３には、本発明が問題視している、PWMコンパレータの応答遅れにより時比率が非常に大きいもしくは非常に小さいときに時比率を正確に制御できなくなる、という課題およびその対策についての開示が一切なされていない。

本発明は、スイッチング電源のスイッチング素子をオン/オフする時比率をＰＷＭ(パルス幅変調)方式で調整することにより出力電圧を調整する際、出力できるＰＷＭ信号の時比率の範囲を広範囲に改善するスイッチング電源制御回路及び制御方法を提供することを目的とする。

上記課題を解決するために、本発明は、スイッチング電源のスイッチング素子をＰＷＭ信号によりオン/オフしてその時比率を調整することにより出力電圧をPWM(パルス幅変調)方式で調整するスイッチング電源の制御回路において、この制御回路は、出力電圧と基準電圧とを比較して誤差信号を出力する誤差増幅回路と、定周期のパルスを発生するパルス発生回路と、上記誤差信号の出力電圧で制御される電圧制御電流源、この電圧制御電流源からの電流により充電され、この充電により上記ＰＷＭ信号によるスイッチング電源のスイッチング素子がオンとなる期間であるオン時間を決定するコンデンサ、このコンデンサの充電/放電を切り換えるスイッチ、および、このスイッチのオン/オフを制御するロジック回路から成るオン時間調整回路と、で構成され、このオン時間調整回路は、パルス発生回路から出力されるパルスに基づきそれぞれの周期における上記ＰＷＭ信号の生成を開始し、上記ＰＷＭ信号がスイッチング素子をオンさせる信号となっている期間である上記オン時間を、上記誤差信号に応じた電圧制御電流源からの電流によるコンデンサの充放電電圧により調整するものである。

本発明のスイッチング電源制御回路によれば、スイッチング電源のスイッチング素子をオン/オフする時比率をPWM(パルス幅変調)方式で調整することにより出力電圧を調整する際、出力できるＰＷＭ信号の時比率の範囲を広範囲に改善することができるという効果を有する。

以下、本発明を実施するための最良の形態について、図面を参照して詳細に説明する。［実施形態１］
図１は、本発明の第１の実施形態に係る制御回路を含んで構成されたスイッチング電源の構成ブロック図である。スイッチング電源には、インバータやコンバータ等など様々なものがあるが、ここでは、その代表例として、DC-DCコンバータについて説明する。本発明の第１の実施形態に係る制御回路430は、誤差増幅回路432、オン時間調整回路434、パルス発振器436で構成されている。誤差増幅回路432は、DC-DCコンバータ100の出力電圧VOUTを検出回路410により検出した電圧VOと基準電圧REFとの比較により誤差信号VEを出力する。パルス発振器436は、例えば定周期の矩形波状のパルスを発生する。オン時間調整回路434は、VCONT(ＰＷＭ信号)を出力してDC-DCコンバータ100の主スイッチングのオン/オフを制御するにあたり、パルス発振器436から出力されるパルスに基づきそれぞれの周期における前記ＰＷＭ信号の生成を開始し、前記ＰＷＭ信号が前記スイッチング素子をオンさせる信号となっている期間であるオン時間を調整する。なお、制御回路430は、検出回路410および基準電圧源420と協同してコンバータ制御部400を構成する。図１に示す本発明に係るスイッチング電源では、DC-DCコンバータ100の出力電圧VOUTがコンバータ制御部400にフィードバックされ、コンバータ制御部400では出力電圧VOUTと目標値を比較してその結果よりＰＷＭ信号(VCONT)を生成し出力する。そして出力されたＰＷＭ信号(VCONT)に基づいてMOSFETやバイポーラトランジスタに代表される半導体スイッチまたはリレー回路に代表される機械スイッチをオン/オフすることにより、出力電圧VOUTを目標値に近づけるよう制御している。

図２Ａは、図１中のオン時間調整回路434の第１の具体例を示す図である。この回路は、第１ロジック回路510、第２ロジック回路520、スイッチS3(530)、スイッチS4(540)、誤差信号VEで制御される電圧制御電流源Ｉ1(550)、コンデンサＣ1(560)で構成されている。第１ロジック回路510は、パルス発振器436(図１参照)の出力VPULSEと第２ロジック回路520の出力をその入力とし、各種の出力を第２ロジック回路520、スイッチS3(530)、スイッチS4(540)に与えるとともにコンバータ制御部400(図１参照)の出力であるVCONT(ＰＷＭ信号)を出力する。スイッチS3(530)は、第１ロジック回路510の出力がHIGHでオン(導通)し、誤差信号VEで制御される電圧制御電流源Ｉ1(550)の電流Ｉ1でコンデンサＣ1(560)を充電する。またスイッチS4(540)は、第１ロジック回路510からスイッチS3(530)への出力信号の反転信号が与えられ、スイッチS3(530)への出力信号がLOWであるときに（すなわち、自身に与えられる信号がHIGHであるときに）オン(導通)し、VC端を0Ｖにする。第２ロジック回路520は、VC端の電位と設定閾値との関係においてその出力を制御するとともに第１ロジック回路510から出力される所定時間の遅延に基づく信号を受信する。なお電圧制御電流源Ｉ1(505)のトランスコンダクタンスの微係数は負であり、電圧制御電流源Ｉ1(550)から出力される電流は、誤差信号VEが大きいほど小さくなる。すなわち、出力電圧VOUTが小さく目標値から離れているほど、コンデンサＣ1の充電時間（積分時間）が長くなるようになっている。

図２Ｂは、図２Ａを実現するための具体回路例である。図２Ａに示す第１ロジック回路510は、図２Ｂにおいては、tdr遅延回路511、第１のアンド回路512、第２のアンド回路513、および、インバータ514で構成され、また第２ロジック回路520は、RS(リセットセット)フリップフロップ回路(RSFF)521およびバッファ522で構成される。そして第１のアンド回路512は、上述したようにパルス発振器436の出力VPULSEを一方の入力として受け、またtdr遅延回路511で遅延されたVPULSEを反転して他方の入力として受け、その出力を、第２ロジック回路520のRSFF521のS(セット)端子に与える。こうして第１ロジック回路510からtdr(所定時間)遅延に基づく信号を第２ロジック回路520に伝達する。また第１のアンド回路512の出力を第２のアンド回路513の一方の入力端子に与える。第２のアンド回路513は、第１のアンド回路512の出力の反転と、第２ロジック回路520のRSFF521のQ出力とをその入力とし、その出力は、一方は、上述したようにVCONT(ＰＷＭ信号)とし、他方は、スイッチS3(530)、スイッチS4(540)のオン／オフ制御用とする。第２ロジック回路520のRSFF521は、S(セット)端子およびR(リセット)端子の入力論理条件により出力端QからHIGH/LOW
を出力する。またRSFF521のR(リセット)端子前段のバッファ522は、VC端における閾値調整のために設けられており、不図示のインバータ２段で構成することができる。なおR(リセット)端子の閾値を直接調節する場合にはバッファ522を設ける必要はない。

図３は、図２Ａ，図２Ｂに示したオン時間調整回路の動作波形を示す図である。はじめに図３（ａ）を用いて図２Ａ，図２Ｂに示したオン時間調整回路の動作を説明する。図３（ａ）は、オン時比率が中間の場合の例である。パルス発振器436(図１参照)の出力VPULSEがLOWになってから暫くたつと、第１ロジック回路510によりスイッチS3(530)をオフ、スイッチS4(540)をオンにし、VC端を0Ｖにしている。フリップフロップ回路(RSFF)521のQ出力はLOWである。そして第１ロジック回路510の第２のアンド回路513の出力であるＰＷＭ信号(VCONT)をLOWにしている。次にVPULSEがHIGHになると、第１のアンド回路512から時間tdrだけHIGHの期間が続く信号が出力されてRSFF521をセットし、RSFF521のQ出力がHIGHになる。第２のアンド回路513は、第１のアンド回路512の出力がLOWになるまで入力のアンド条件が成立せず出力がLOWのままなので、第１ロジック回路510はVPULSEがHIGHになってからtdr遅延回路511による遅延時間tdrだけ遅れてスイッチS3(530)をオン、スイッチS4(540)をオフにし、誤差信号VEで決まる電流Ｉ1でコンデンサＣ1(560)を充電し、VC端の電位は上昇し始める。また第２のアンド回路513の出力であるＰＷＭ信号(VCONT)をHIGHにする。VC端の電位が第２ロジック回路520の入力の閾値電圧VTH（バッファ522の閾値もしくはRSFF521のR(リセット)端子の閾値）に達すると第２ロジック回路520のRSFF521のR(リセット)入力が働きRSFF521のQ出力をLOWとする。これにより第２のアンド回路513の出力であるＰＷＭ信号(VCONT)がLOWになると共に、第１ロジック回路510はスイッチS3(530)をオフ、スイッチS4(540)をオンにし、再びVC端を0Ｖにする。以上の動作を繰り返すことにより第１ロジック回路510(つまりは第２のアンド回路513)の出力からＰＷＭ信号(VCONT)を生成する。

次に、図３（ｂ）は、オン時比率が最小の場合の例であり、これについて動作を説明する。図３（ｂ）に示すように、誤差信号VEが低下し、電圧制御電流源Ｉ1(550)が設定している最大値を出力している場合、スイッチS3(530)がオン、スイッチS4(540)がオフすると瞬時にVC端の電位が上昇し、第２ロジック回路520の入力の閾値電圧VTHに達し、第２ロジック回路520の出力はHIGHからLOWに切り換わるため第１ロジック回路510(つまり第２のアンド回路513)の出力であるＰＷＭ信号(VCONT)をHIGHからLOWに切り換わる。ＰＷＭ信号(VCONT)のHIGH期間t1はロジック回路やスイッチの応答遅延を無視すると、VC端が0Ｖから第２ロジック回路520の入力の閾値電圧VTHに達するまでの時間であり、第２ロジック回路520の入力の閾値電圧VTHとすると、
t1＝Ｃ1＊VTH/Ｉ1
で与えられる。いま、一般的なCMOS IC(Complementary Metal Oxide Semiconductor Integrated Circuit)で容易に実現できる第２ロジック回路520の入力の閾値電圧VTH=数Ｖ，コンデンサＣ1(560)の容量Ｃ1=数pF，電圧制御電流源Ｉ1(550)の最大値=数mAを考えると、ＰＷＭ信号(VCONT)のHIGH期間t1=数nsとなり、スイッチング周波数が１MHzの場合、オン時比率Ｄは１％以下となる。

次に、図３（ｃ）は、オン時比率が最大の場合の例であり、これについて動作を説明する。図３（ｃ）に示すように、誤差信号VEが上昇し、電圧制御電流源Ｉ1(550)が設定している最小値を出力している場合、スイッチS3(530)がオン、スイッチS4(540)がオフに遷移後、パルス発振器436(図１参照)の出力VPULSEが再びLOWからHIGHに達するまで、第２ロジック回路(520)の出力、すなわちRSFF521のQ出力はHIGHの状態を維持するため第１ロジック回路510(つまり第２のアンド回路513)の出力であるＰＷＭ信号(VCONT)はHIGH状態のままとなる。その後、時間tdrの期間、第１ロジック回路510(つまり第２のアンド回路513)の出力をLOW、すなわちＰＷＭ信号(VCONT)をLOWにする。時間tdrは、スイッチS3(530)がオン、スイッチS4(540)がオフに遷移後、パルス発振器436(図１参照)の出力VPULSEが再び
LOWからHIGHに達するまでにVC端の電位が第２ロジック回路520の入力の閾値電圧VTHに達しなかった場合、次の周期の初期にVC端を0Ｖにリセットするために設けている。ＰＷＭ信号(VCONT)のLOW期間t2はロジック回路やスイッチの応答遅延を無視すると、時間tdrと等しくなる。時間tdrはコンデンサＣ1(560)に蓄えられた電荷をスイッチS4(540)を介して放電するのに要する時間から設定する。いま、一般的なCMOS ICで容易に実現できるコンデンサＣ1(560)の容量Ｃ1=数pF，スイッチS4(540)のオン抵抗=数100Ωとすると、時定数は数nsとなる。よって、時間tdr=t2も数nsとすることができる。スイッチング周波数が１MHzの場合、オン時比率Ｄは99％以上となる。

図４Ａは、図２Ａに示したオン時間調整回路の第１の具体例の変形を示す図である。この回路は、図２Ａと同様に、第１ロジック回路510、第２ロジック回路520、スイッチS3(530)、スイッチS4(540)、誤差信号VEで制御される電圧制御電流源Ｉ1(550)、コンデンサＣ1(560)で構成されている。しかし、図２Ａでは、時間tdrの期間にVCONT=LOWを出力するように構成しているが、図４Ａの場合には、時間tdrの期間にVCONT=HIGHとなるように構成し、且つＰＷＭ信号(VCONT)を第２ロジック回路520の出力から得ている点が異なる。第１ロジック回路510は、パルス発振器436(図１参照)の出力VPULSEと第２ロジック回路520の出力をその入力とし、各種の出力を第２ロジック回路520、スイッチS3(530)、スイッチS4(540)に与える。スイッチS3(530)は、第１ロジック回路510の出力がHIGHでオン(導通)し、誤差信号VEで制御される電圧制御電流源Ｉ1(550)の電流Ｉ1でコンデンサＣ1(560)を充電する。またスイッチS4(540)は、第１ロジック回路510からスイッチS3(530)への出力信号の反転信号が与えられ、スイッチS3(530)への出力信号がLOWであるときに（すなわち、自身に与えられる信号がHIGHであるときに）オン(導通)し、VC端を0Ｖにする。第２ロジック回路520は、VC端の電位と設定閾値との関係においてその出力を制御するとともに第１ロジック回路510から出力される所定時間の遅延に基づく信号を受信する。なお電圧制御電流源Ｉ1(505)のトランスコンダクタンスの微係数は負であり、電圧制御電流源Ｉ1(550)から出力される電流は、誤差信号VEが大きいほど小さくなる。すなわち、出力電圧VOUTが小さく目標値から離れているほど、コンデンサＣ1の充電時間（積分時間）が長くなるようになっている。

図４Ｂは、図４Ａを実現するための具体回路例である。図４Ａに示す第１ロジック回路510は、図４Ｂにおいては、tdr遅延回路511、第１のアンド回路512、第２のアンド回路513、および、インバータ514で構成され、また第２ロジック回路520は、RSフリップフロップ回路(RSFF)521およびバッファ522で構成される。そして第１のアンド回路512は、上述したようにパルス発振器436の出力VPULSEを一方の入力として受け、またtdr遅延回路511で遅延されたVPULSEを反転して他方の入力として受け、その出力を、第２ロジック回路520のRSFF521のS(セット)端子に与える。こうして第１ロジック回路510からtdr(所定時間)遅延に基づく信号を第２ロジック回路520に伝達する。また第１のアンド回路512の出力を第２のアンド回路513の一方の入力端子に与える。第２のアンド回路513は、第１のアンド回路512の出力の反転と、第２ロジック回路520のRSFF521のQ出力とをその入力とし、その出力は、スイッチS3(530)、スイッチS4(540)のオン／オフ制御用とする。第２ロジック回路520のRSFF521は、S(セット)端子およびR(リセット)端子の入力論理条件により出力端QからHIGH/LOWを出力する。またRSFF521のR(リセット)端子前段のバッファ522は、VC端における閾値調整のために設けられており、不図示のインバータ２段で構成することができる。なおR(リセット)端子の閾値を直接調節する場合にはバッファ522を設ける必要はない。

図５は、図４Ａ，図４Ｂに示したオン時間調整回路の動作波形を示す図である。はじめに図５（ａ）を用いて図４Ａ，図４Ｂに示したオン時間調整回路の動作を説明する。図５（ａ）は、オン時比率が中間の場合の例である。パルス発振器436(図１参照)の出力VPULSEがLOWになってから暫くたつと、第１ロジック回路510によりスイッチS3(530)をオフ、ス
イッチS4(540)をオンにし、VC端を0Ｖにしている。フリップフロップ回路(RSFF)521のQ出力はLOWである。そして第２ロジック回路520の出力であるＰＷＭ信号(VCONT)をLOWにしている。次にVPULSEがHIGHになると、第１のアンド回路512から時間幅tdrのHIGHが出力されてRSFF521をセットし、RSFF521のQ出力がHIGHになる。第２のアンド回路513は第１のアンド回路512の出力がLOWになるまで入力のアンド条件が成立せず出力がLOWのままなので、第１ロジック回路510はVPULSEがHIGHになってから時間tdrだけ遅れてスイッチS3(530)をオン、スイッチS4(540)をオフにし、誤差信号VEで決まる電流Ｉ1でコンデンサＣ1(560)を充電し、VC端の電位は上昇し始める。また、上述したように、VPULSEがHIGHになると、第１ロジック回路510の第１のアンド回路512は直ちにHIGHになり、この信号がRSFF521のQ出力をHIGHにするため、第２ロジック回路520の出力であるＰＷＭ信号(VCONT)はHIGHとなる。VC端の電位が第２ロジック回路520の入力の閾値電圧VTH（バッファ522の閾値もしくはRSFF521のR(リセット)端子の閾値）に達すると第２ロジック回路520のRSFF521のR(リセット)入力が能動化しRSFF521のQ出力をLOWとする。これにより、第２ロジック回路520の出力であるＰＷＭ信号(VCONT)がLOWになると共に、第１ロジック回路510はスイッチS3(530)をオフ、スイッチS4(540)をオンにし、再びVC端を0Ｖにする。以上の動作を繰り返すことにより第２ロジック回路520の出力からＰＷＭ信号(VCONT)を生成する。

次に、図５（ｂ）は、オン時比率が最小の場合の例であり、これについて動作を説明する。図５（ｂ）に示すように、誤差信号VEが低下し、電圧制御電流源Ｉ1(550)が設定している最大値を出力している場合、スイッチS3(530)がオン、スイッチS4(540)がオフすると瞬時にVC端の電位が上昇し、第２ロジック回路520の入力の閾値電圧VTHに達し、第２ロジック回路520の出力はHIGHからLOWに切り換わるため第２ロジック回路520の出力であるＰＷＭ信号(VCONT)をHIGHからLOWに切り換わる。ＰＷＭ信号(VCONT)のHIGH期間t1はロジック回路やスイッチの応答遅延を無視すると、最小のＰＷＭ信号(VCONT)のHIGH期間t1は、
t1＝tdr＋Ｃ1＊VTH/Ｉ1
となる。時間tdrは数ns程度に設定できるため、この場合も、上述した図３の場合と同様に、例えばスイッチング周波数が１MHzの場合、最小オン時比率Ｄは１％以下とすることができる。

次に、図５（ｃ）は、オン時比率が最大の場合の例であり、これについて動作を説明する。図５（ｃ）に示すように、誤差信号VEが上昇し、電圧制御電流源Ｉ1(550)が設定している最小値を出力している場合、スイッチS3(530)がオン、スイッチS4(540)がオフに遷移後、パルス発振器436(図１参照)の出力VPULSEが再びLOWからHIGHに達するまで、第２ロジック回路(520)の出力、すなわちRSFF521のQ出力はHIGHの状態を維持するため、第２ロジック回路520の出力であるＰＷＭ信号(VCONT)はHIGH状態のままとなる。その後、時間tdrの期間、第１ロジック回路510の第１のアンド回路512の出力がHIGHになるため、第２のアンド回路513の出力をLOWにする。時間tdrは、スイッチS3(530)がオン、スイッチS4(540)がオフに遷移後、パルス発振器436(図１参照)の出力VPULSEが再びLOWからHIGHに達するまでにVC端の電位が第２ロジック回路520の入力の閾値電圧VTHに達しなかった場合、次の周期の初期にVC端を0Ｖにリセットするために設けている。図５（ｃ）の場合、時間tdrの期間であっても、第２ロジック回路520の出力はHIGH状態のままなので、最小のＰＷＭ信号(VCONT)のLOW期間t2は0sとなり、最大オン時比率Ｄを100％とすることができる。

図６Ａは、図１中のオン時間調整回路の第２の具体例を示す図である。この回路は、第３ロジック回路610、第４ロジック回路620、スイッチS5(630)、スイッチS6(640)、誤差信号VEで制御される電圧制御電流源Ｉ2(650)、コンデンサＣ2(660)で構成されている。そしてこの回路は図２Ａの回路における構成要素を上下反転させて構成したものである。図６Ａの回路の動作原理および信号と回路要素との関係は図２Ａの場合と同様であるため、説明を省略する。また具体的な回路構成についても、図２Ｂに示した具体回路例から同様に構成できるため、その説明を省略する。

図６Ｂは、図６Ａに示したオン時間調整回路の第２の具体例の変形を示す図である。この回路は、図６Ａと同様に、第３ロジック回路610、第４ロジック回路620、スイッチS5(630)、スイッチS6(640)、誤差信号VEで制御される電圧制御電流源Ｉ2(650)、コンデンサＣ2(660)で構成されている。そしてこの回路は図４Ａの回路における構成要素を上下反転させて構成したものである。図６Ｂの回路の動作原理および信号と回路要素との関係は図４Ａの場合と同様であるため、説明を省略する。また具体的な回路構成についても、図４Ｂに示した具体回路例から同様に構成できるため、その説明を省略する。なお、図２Ｂ，図４Ｂではtdr遅延回路により遅延時間tdrを生成しているが、VPULSEのHIGH期間をtdrに設定し、VPULSEのHIGH期間を上述のtdr期間として使用するようにしても良い。この場合、VPULSEがHIGHからLOWに遷移するタイミングで図２Ａ，図４ＡのスイッチＳ３または図６Ａ，６ＢのスイッチＳ５をオフからオンに切り換えるとともに、図２Ａ，図４ＡのスイッチＳ４または図６Ａ，６ＢのスイッチＳ６をオンからオフに切り換える。

なお図２Ａ〜図６Ｂに示したそれぞれの回路およびその動作に関し、信号の極性はその論理の整合を取ることにより、適宜反転させたものを使用することができる。
さらに以上の図２Ａ〜図６Ｂに示したオン時間調整回路の第２の具体例までの説明でオン時比率の範囲を広範囲に改善できることを示したが、最小オン時比率=0％、最大オン時比率=100％を同一回路で実現する例について示していないため、以下では最小オン時比率=0％、最大オン時比率=100％を同一回路で実現する例について説明する。

図７Ａは、図１中のオン時間調整回路の第３の具体例を示す図である。この回路は、第５ロジック回路710、第６ロジック回路720、スイッチS7(730)、スイッチS8(740)、誤差信号VEで制御される電圧制御電流源Ｉ3(750)、誤差信号VEで制御される電圧制御電流源Ｉ4(760)、コンデンサＣ3(770)で構成されている。また図７Ｂは、図７Ａを実現するための具体回路例である。図７Ａに示す第５ロジック回路710は、図７Ｂにおいては、パルス発振器436(図１参照)の出力VPULSEを直接的にスイッチS7(730)のオン／オフ制御用に、また出力VPULSEをインバータ711で反転してスイッチS8(740)のオン／オフ制御用にするように構成されている。また第６ロジック回路720は、VC端の電位をインバータ721で反転してVCONT(ＰＷＭ信号)として出力するように構成される。

図８は、誤差信号VEと図７Ａ，図７Ｂのオン時間調整回路中の電圧制御電流源Ｉ3，Ｉ4の電流との関係を示す図である。オン時間調整回路の第３の具体例では、図８に示すように、電圧制御電流源Ｉ3のトランスコンダクタンスの微係数を負にし、電圧制御電流源Ｉ4のトランスコンダクタンスの微係数を正にする。

図９は、図７Ａ，図７Ｂに示したオン時間調整回路の動作波形を示す図である。はじめに図９（ａ）を用いて図７Ａ，図７Ｂに示したオン時間調整回路の動作を説明する。図９（ａ）は、オン時比率が中間の場合の例である。パルス発振器436(図１参照)の出力VPULSEがLOWの期間、第５ロジック回路710によりスイッチS7(730)をオフ、スイッチS8(740)をオンにする。またパルス発振器436の出力VPULSEがHIGHの期間、第５ロジック回路710によりスイッチS7(730)をオン、スイッチS8(740)をオフにする。そして第６ロジック回路720の入力の閾値電圧をVTHとする。今、パルス発振器436の出力VPULSE=LOWの状態で、且つVC端の電位VC＜VTH、第６ロジック回路720はVCONTをHIGHにしている状態を考える。パルス発振器436の出力VPULSEがLOWからHIGHに遷移すると、スイッチS7(730)がオン、スイッチS8(740)がオフになり、誤差信号VEで制御される電圧制御電流源Ｉ3(750)の電流Ｉ3でコンデンサＣ3(770)が充電され、VC端の電位VCは上昇し始める。VCが閾値電圧VTHに達すると第６ロジック回路720はVCONT(ＰＷＭ信号)をLOWにする。次にパルス発振器436の出力VPULSEがHIGHからLOWに遷移すると、スイッチS7(730)がオフ、スイッチS8(740)がオンになり、誤差信号VEで制御される電圧制御電流源Ｉ4(760)の電流Ｉ4でコンデンサＣ3(770)が放
電され、VC端の電位VCは下降し始める。VCが閾値電圧VTHに達すると、第６ロジック回路720はVCONT(ＰＷＭ信号)をHIGHにする。以上の動作を繰り返すことにより第６ロジック回路720の出力からＰＷＭ信号(VCONT)を生成する。

次に、図９（ｂ）は、オン時比率が最小の場合の例であり、これについて動作を説明する。図８および図９（ｂ）に示すように、誤差信号VEが低下し、電流Ｉ3が増加する一方で電流Ｉ4が減少し、１周期に渡りVC端の電位VC＞VTHの状態に達すると、第６ロジック回路720はVCONT=LOWを出力し続ける。この状態ではＰＷＭ信号(VCONT)のHIGH期間t1=0sとなり、最小オン時比率Ｄが0％となる。

次に、図９（ｃ）は、オン時比率が最大の場合の例であり、これについて動作を説明する。図８および図９（ｃ）に示すように、誤差信号VEが上昇し、電流Ｉ3が減少する一方で電流Ｉ4が上昇し、１周期に渡りVC端の電位VC＜VTHの状態に達すると、第６ロジック回路720はVCONT=HIGHを出力し続ける。この状態ではＰＷＭ信号(VCONT)のLOW期間t2=0sとなり、最大オン時比率Ｄが100％となる。以上説明したように、オン時間調整回路の第３の具体例では、オン時比率の範囲を最小オン時比率=0％から最大オン時比率=100％までを同一回路で実現し広範囲に改善することができる。

上記において、コンデンサＣ3(770)の充電/放電を切り換えるスイッチS7(730)およびスイッチS8(740)の切り換えの時比率を固定した場合には、誤差信号VEに応じて電圧制御電流源Ｉ3(750)の電流Ｉ3が変化しつつ固定された時比率のスイッチS7(730)のオン時間でコンデンサＣ3(770)が充電され、誤差信号VEに応じて電圧制御電流源Ｉ4(760)の電流Ｉ4が変化しつつ固定された時比率のスイッチS8(740)のオン時間でコンデンサＣ3(770)が放電されるため、コンデンサＣ3(770)の平均電圧が１周期毎に増減することでVCONT(ＰＷＭ信号)のHIGH/LOWの割合が変化、つまりVCONT(ＰＷＭ信号)の時比率が制御される。

図１０は、図１中のオン時間調整回路の第４の具体例を示す図である。この回路は、第７ロジック回路810、第８ロジック回路820、スイッチS9(830)、スイッチS10(840)、誤差信号VEで制御される電圧制御電流源Ｉ5(850)、誤差信号VEで制御される電圧制御電流源Ｉ6(860)、コンデンサＣ4(870)で構成されている。そしてこの回路は図７Ａの回路における構成要素を上下反転させて構成したものである。図１０の回路の動作原理および信号と回路要素との関係は図７Ａの場合と同様であるため、説明を省略する。また具体的な回路構成についても、図７Ｂに示した具体回路例から同様に構成できるため、その説明を省略する。

なお図７Ａ〜図１０に示したそれぞれの回路およびその動作に関し、信号の極性はその論理の整合を取ることにより、適宜反転させたものを使用することができる。
［実施形態２］
図１から図１０までに説明した第１の実施形態では、スイッチング電源の主スイッチのオン時間を制御することを主眼に説明したが、スイッチング電源の主スイッチのオフ期間を制御しても良い。図１１は、本発明の第２の実施形態に係る制御回路を含んで構成されたスイッチング電源の構成ブロック図である。スイッチング電源には、インバータやコンバータなどの様々なものがあるが、ここでは、その代表例として、DC−DCコンバータについて説明する。図１１に示すように本発明の第２の実施形態に係る制御回路430は、誤差増幅回路432、パルス発振器436、オフ時間調整回路438で構成されている。誤差増幅回路432は、DC-DCコンバータ100の出力電圧VOUTを検出した電圧VOと基準電圧REFとの比較により誤差信号VEを出力する。パルス発振器436は、例えば定周期の矩形波状のパルスを発生する。オフ時間調整回路438は、VCONT(ＰＷＭ信号)を出力してDC-DCコンバータ100の主スイッチングのオン/オフを制御するにあたり、パルス発振器436から出力されるパルスに基づきそれぞれの周期における前記ＰＷＭ信号の生成を開始し、前記ＰＷＭ信号が前記スイ
ッチング素子をオフさせる信号となっている期間であるオフ時間を調整する。図１１において、オフ時間調整回路438は主スイッチのオフ期間を誤差増幅回路432の出力である誤差信号VEに基づき調節するように構成される。すなわち第１の実施形態を示す図１中のオン期間調整回路434を図１１ではオフ期間調整回路438に置き換えて構成している。その他の構成については、図１中の構成と同じなのでその説明を省略する。このオフ期間調整回路438は、図２Ａ〜図１０に示した具体例並びに回路およびその動作に関し、信号の極性について、論理の整合を取ることにより、同様に構成できる。

本発明は、高周波における正確な時比率制御の妨げとなっている従来のPWMコンパレータを用いることなくスイッチング素子のオン時間またはオフ時間を決定してスイッチング電源のPWM制御を行うことにより、ＰＷＭ信号の時比率の範囲を広範囲に改善するため、DC-DCコンバータに限らず、PWM制御を用いる他のインバータやコンバータに適用することができる。

本発明の第１の実施形態に係る制御回路を含んで構成されたスイッチング電源の構成ブロック図である。図１に示したオン時間調整回路の第１の具体例を示す図である。図２Ａを実現するための具体回路例である。図２Ａ，図２Ｂに示したオン時間調整回路の動作波形を示す波形図であり、（ａ）はオン時比率が中間の場合の波形図を示し、（ｂ）はオン時比率が最小の場合の波形図を示し、（ｃ）はオン時比率が最大の場合の波形図を示すものである。図２Ａに示したオン時間調整回路の第１の具体例の変形を示す図である。図４Ａを実現するための具体回路例である。図４Ａ，図４Ｂに示したオン時間調整回路の動作波形を示す波形図であり、（ａ）はオン時比率が中間の場合の波形図を示し、（ｂ）はオン時比率が最小の場合の波形図を示し、（ｃ）はオン時比率が最大の場合の波形図を示すものである。図１に示したオン時間調整回路の第２の具体例を示す図である。図６Ａに示したオン時間調整回路の第２の具体例の変形を示す図である。図１に示したオン時間調整回路の第３の具体例を示す図である。図７Ａを実現するための具体回路例である。誤差信号VEと、図７Ａ，図７Ｂのオン時間調整回路中の電圧制御電流源Ｉ3，Ｉ4の電流との関係を示す図である。図７Ａ，図７Ｂに示したオン時間調整回路の動作波形を示す図であり、（ａ）はオン時比率が中間の場合の波形図を示し、（ｂ）はオン時比率が最小の場合の波形図を示し、（ｃ）はオン時比率が最大の場合の波形図を示すものである。図１中のオン時間調整回路の第４の具体例を示す図である。本発明の第２の実施形態に係る制御回路を含んで構成されたスイッチング電源の構成ブロック図である。従来の一般的なスイッチング電源の構成を示すブロック図である。従来の降圧型DC-DCコンバータの第１の具体例を示す図である。従来の降圧型DC-DCコンバータの第２の具体例を示す図である。従来の昇圧型DC-DCコンバータの第１の具体例を示す図である。従来の昇圧型DC-DCコンバータの第２の具体例を示す図である。従来の昇降圧型DC-DCコンバータの第１の具体例を示す図である。従来の昇降圧型DC-DCコンバータの第２の具体例を示す図である。従来のフライバック型DC-DCコンバータの第１の具体例を示す図である。従来のフライバック型DC-DCコンバータの第２の具体例を示す図である。従来のコンバータ制御部の動作波形の概略を示すブロック図である。従来のコンバータ制御部の構成例を示す図である。従来のコンバータ制御部のコンパレータの信号処理過程を示す図である。従来のコンバータ制御部のコンパレータの動作波形の第１の態様を示す図である。従来のコンバータ制御部のコンパレータの動作波形の第２の態様を示す図である。従来のコンバータ制御部のコンパレータの動作波形の第３の態様を示す図である。従来のコンバータ制御部のオン時比率と誤差信号との関係を示す図である。

符号の説明

100 DC-DCコンバータ
400 コンバータ制御部
410 検出回路
420 基準電圧源
430 制御回路
432 誤差増幅回路
434 オン時間調整回路
436 パルス発振器
438 オフ時間調整回路
510、610、710、810 第１のロジック回路
511 tdr遅延回路
512 第１のアンド回路
513 第２のアンド回路
514 インバータ
520、620、720、820 第２のロジック回路
521 RSフリップフロップ回路
522 バッファ
530、630、730、830 第１のスイッチ
540、640、740、840 第２のスイッチ
550、650、750、760、850、860 電圧制御電流源
560、660、770、870 コンデンサ

Claims

スイッチング電源のスイッチング素子をＰＷＭ信号によりオン/オフしてその時比率を調整することにより出力電圧をＰＷＭ(パルス幅変調)方式で調整するスイッチング電源の制御回路において、
該制御回路は、
前記出力電圧と基準電圧との比較により誤差信号を出力する誤差増幅回路と、
定周期のパルスを発生するパルス発生回路と、
前記誤差信号の出力電圧で制御される電圧制御電流源、該電圧制御電流源からの電流により充電され、該充電により前記ＰＷＭ信号によるスイッチング電源のスイッチング素子がオンとなる期間であるオン時間を決定するコンデンサ、該コンデンサの充電/放電を切り換えるスイッチ、および、該スイッチのオン/オフを制御するロジック回路から成るオン時間調整回路と、で構成され、
前記オン時間調整回路は、前記パルス発生回路から出力される前記パルスに基づきそれぞれの周期における前記ＰＷＭ信号の生成を開始し、前記ＰＷＭ信号が前記スイッチング素子をオンさせる信号となっている期間である前記オン時間を、前記誤差信号に応じた前記電圧制御電流源からの電流による前記コンデンサの充放電電圧により調整するスイッチング電源の制御回路。
前記オン時間調整回路は、前記パルス発生回路からパルスが出力された後、所定の遅延時間を設定し、該所定の遅延時間後に前記コンデンサの充電を開始し、前記遅延時間の間は前記ＰＷＭ信号によるスイッチング電源のスイッチング素子がオフの状態になるよう設定することを特徴とする請求項１記載のスイッチング電源の制御回路。
前記オン時間調整回路は、前記パルス発生回路からパルスが出力された後、所定の遅延時間を設定し、該所定の遅延時間後に前記コンデンサの充電を開始し、前記遅延時間の間は前記ＰＷＭ信号によるスイッチング電源のスイッチング素子がオンの状態になるよう設定することを特徴とする請求項１記載のスイッチング電源の制御回路。
前記オン時間調整回路が、前記誤差信号の出力電圧で制御される第１の電圧制御電流源と、前記誤差信号の出力電圧で制御される第２の電圧制御電流源と、前記第１の電圧制御電流源により充電され、前記第２の電圧制御電流源により放電され、該充電/放電により前記オン時間を決定するコンデンサと、該コンデンサの充電/放電を切り換えるスイッチと、該スイッチのオン/オフを制御するロジック回路と、を有することを特徴とする請求項１記載のスイッチング電源の制御回路。
前記オン時間調整回路は、前記コンデンサの充電/放電を切り換えるスイッチの切り換えの時比率を固定し、前記誤差信号の出力電圧に応じて前記第１の電圧制御電流源による充電電流と前記第２の電圧制御電流源による放電電流の差が変化することに伴い前記コンデンサの平均電圧を増減させて前記ＰＷＭ信号の時比率を制御することを特徴とする請求項４記載のスイッチング電源の制御回路。
スイッチング電源のスイッチング素子をＰＷＭ信号によりオン/オフしてその時比率を調整することにより出力電圧をＰＷＭ(パルス幅変調)方式で調整するスイッチング電源の制御方法において、
前記出力電圧と基準電圧との比較により誤差信号を出力するステップと、
該誤差信号に応じた電流を生成するステップと、
所定周期でＰＷＭ信号の生成を開始するステップと、
所定の遅延時間後にコンデンサの充電を開始し、前記遅延時間の間は前記ＰＷＭ信号によるスイッチング電源のスイッチング素子がオフの状態になるよう設定するステップと、
前記ＰＷＭ信号が前記スイッチング素子をオンさせる信号となっている期間であるオン時間を、前記誤差信号に応じた電流による前記コンデンサの充放電電圧により調整するステップと、
を含むスイッチング電源の制御方法。
スイッチング電源のスイッチング素子をＰＷＭ信号によりオン/オフしてその時比率を調整することにより出力電圧をＰＷＭ(パルス幅変調)方式で調整するスイッチング電源の制御方法において、
前記出力電圧と基準電圧との比較により誤差信号を出力するステップと、
該誤差信号に応じた電流を生成するステップと、
所定周期でＰＷＭ信号の生成を開始するステップと、
所定の遅延時間後にコンデンサの充電を開始し、前記遅延時間の間は前記ＰＷＭ信号によるスイッチング電源のスイッチング素子がオンの状態になるよう設定するステップと、
前記ＰＷＭ信号が前記スイッチング素子をオンさせる信号となっている期間であるオン時間を、前記誤差信号に応じた電流による前記コンデンサの充放電電圧により調整するステップと、
を含むスイッチング電源の制御方法。
スイッチング電源のスイッチング素子をＰＷＭ信号によりオン/オフしてその時比率を調整することにより出力電圧をＰＷＭ(パルス幅変調)方式で調整するスイッチング電源の制御回路において、
該制御回路は、
前記出力電圧と基準電圧との比較により誤差信号を出力する誤差増幅回路と、
定周期のパルスを発生するパルス発生回路と、
前記誤差信号の出力電圧で制御される電圧制御電流源、該電圧制御電流源からの電流により充電され、該充電により前記ＰＷＭ信号によるスイッチング電源のスイッチング素子がオフとなる期間であるオフ時間を決定するコンデンサ、該コンデンサの充電/放電を切り換えるスイッチ、および、該スイッチのオン/オフを制御するロジック回路から成るオフ時間調整回路と、で構成され、
前記オフ時間調整回路は、前記パルス発生回路から出力される前記パルスに基づきそれぞれの周期における前記ＰＷＭ信号の生成を開始し、前記ＰＷＭ信号が前記スイッチング素子をオフさせる信号となっている期間である前記オフ時間を、前記誤差信号に応じた前記電圧制御電流源からの電流による前記コンデンサの充放電電圧により調整するスイッチング電源の制御回路。
前記オフ時間調整回路は、前記パルス生成回路からパルスが出力された後、所定の遅延時間を設定し、該所定の遅延時間後に前記コンデンサの充電を開始し、前記遅延時間の間は前記ＰＷＭ信号によるスイッチング電源のスイッチング素子がオフの状態になるよう設定する請求項８記載のスイッチング電源の制御回路。
前記オフ時間調整回路は、前記パルス生成回路からパルスが出力された後、所定の遅延時間を設定し、該所定の遅延時間後に前記コンデンサの充電を開始し、前記遅延時間の間は前記ＰＷＭ信号によるスイッチング電源のスイッチング素子がオンの状態になるよう設定する請求項８記載のスイッチング電源の制御回路。
前記オフ時間調整回路が、前記誤差信号の出力電圧で制御される第１の電圧制御電流源と、前記誤差信号の出力電圧で制御される第２の電圧制御電流源と、前記第１の電圧制御電流源により充電され、前記第２の電圧制御電流源により放電され、該充電/放電により前記オフ時間を決定するコンデンサと、該コンデンサの充電/放電を切り換えるスイッチと、該スイッチのオン/オフを制御するロジック回路と、を有することを特徴とする請求項８記載のスイッチング電源の制御回路。
前記オフ時間調整回路は、前記コンデンサの充電/放電を切り換えるスイッチの切り換えの時比率を固定し、前記誤差信号の出力電圧に応じて前記第１の電圧制御電流源による充電電流と前記第２の電圧制御電流源による放電電流の差が変化することに伴い前記コンデンサの平均電圧を増減させて前記ＰＷＭ信号の時比率を制御する請求項１１記載のスイッチング電源の制御回路。
スイッチング電源のスイッチング素子をＰＷＭ信号によりオン/オフしてその時比率を調整することにより出力電圧をＰＷＭ(パルス幅変調)方式で調整するスイッチング電源の制御方法において、
前記出力電圧と基準電圧との比較により誤差信号を出力するステップと、
該誤差信号に応じた電流を生成するステップと、
所定周期でＰＷＭ信号の生成を開始するステップと、
所定の遅延時間後にコンデンサの充電を開始し、前記遅延時間の間は前記ＰＷＭ信号によるスイッチング電源のスイッチング素子がオフの状態になるよう設定するステップと、
前記ＰＷＭ信号が前記スイッチング素子をオフさせる信号となっている期間であるオフ時間を、前記誤差信号に応じた電流による前記コンデンサの充放電電圧により調整するステップと、
を含むスイッチング電源の制御方法。
スイッチング電源のスイッチング素子をＰＷＭ信号によりオン/オフしてその時比率を調整することにより出力電圧をＰＷＭ(パルス幅変調)方式で調整するスイッチング電源の制御方法において、
前記出力電圧と基準電圧との比較により誤差信号を出力するステップと、
該誤差信号に応じた電流を生成するステップと、
所定周期でＰＷＭ信号の生成を開始するステップと、
所定の遅延時間後にコンデンサの充電を開始し、前記遅延時間の間は前記ＰＷＭ信号によるスイッチング電源のスイッチング素子がオンの状態になるよう設定するステップと、
前記ＰＷＭ信号が前記スイッチング素子をオフさせる信号となっている期間であるオフ時間を、前記誤差信号に応じた電流による前記コンデンサの充放電電圧により調整するステップと、
を含むスイッチング電源の制御方法。
請求項１ないし１４のいずれか１項に記載の制御を備えたスイッチング電源。