JP2006204058A - チョッパ型pwm方式のdc−dcコンバータ回路 - Google Patents

チョッパ型pwm方式のdc−dcコンバータ回路 Download PDF

Info

Publication number
JP2006204058A
JP2006204058A JP2005015342A JP2005015342A JP2006204058A JP 2006204058 A JP2006204058 A JP 2006204058A JP 2005015342 A JP2005015342 A JP 2005015342A JP 2005015342 A JP2005015342 A JP 2005015342A JP 2006204058 A JP2006204058 A JP 2006204058A
Authority
JP
Japan
Prior art keywords
circuit
voltage
soft start
charging time
input voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005015342A
Other languages
English (en)
Inventor
Seiji Takamatsu
清司 高松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005015342A priority Critical patent/JP2006204058A/ja
Publication of JP2006204058A publication Critical patent/JP2006204058A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】 ソフトスタート回路を備えたチョッパ型PWM方式のDC−DCコンバータ回路において、起動から定電圧出力が得られるまでの時間を短縮する。
【解決手段】 積分回路30を構成するコンデンサC13とGNDとの間には、入力電圧Vinが印加された時点からPWM制御回路IC1のCS端子電圧(ソフトスタート回路の制御電圧)がソフトスタート回路の動作開始電圧近傍まで上昇する間、積分回路30のコンデンサC13の充電時間を短縮する充電時間短縮回路40が設けられている。充電時間短縮回路40は、入力電圧Vinが印加されると順方向電流が流れる如くアノードがコンデンサC13のマイナス側、カソードがGNDにそれぞれ接続されている充電時間短縮用ダイオードD2を有している。
【選択図】図1

Description

本発明は、チョッパ型PWM方式のDC−DCコンバータ回路に関する。
電池等の直流電圧を定電圧の直流電圧に変換して出力するDC−DCコンバータ回路の一例としてチョッパ型PWM方式のスイッチング電源回路が公知である。MOS型FET等のスイッチング素子をON/OFFさせる高周波パルスのデューティ比を制御することによって定電圧の出力電圧を得ることができる(例えば、特許文献1又は2を参照)。
また、チョッパ型PWM方式のスイッチング電源回路は、いわゆるソフトスタート回路を備えているのが一般的である。起動直後の出力電圧が緩やかに上昇するようにチョッピング動作を制御することによって、起動直後の出力電圧の急激な上昇による突入電流の発生等を防止することができる(例えば、特許文献3を参照)。
特開2003−230270号公報 特開平9−93909号公報 特開平5−184144号公報
このようなチョッパ型PWM方式のスイッチング電源回路の一例としては、ソフトスタート回路のソフトスタート制御端子の電圧を積分回路でゆっくり上昇させることで、起動直後の出力電圧が緩やかに上昇するようにスイッチング素子が制御されるものがある。起動直後の出力電圧の上昇速度は、ソフトスタート制御端子に接続されている積分回路の時定数により設定することができる。時定数を大きくすれば、起動直後の出力電圧の上昇が緩やかであるため、突入電流を防止できる一方で、出力電圧が定電圧に達するまでの時間が長くなってしまう。逆に、時定数を小さくすれば、起動直後の出力電圧の上昇が急になるため、出力電圧が定電圧に達するまでの時間を短縮できる一方で、突入電流が流れる虞が生じてしまう。したがって、起動から安定した定電圧出力が得られるまでの時間短縮は、突入電流が生じない範囲で一定の限界が生じてしまうため、起動から負荷装置側へ定電圧電力が供給可能になるまでの間に生じる一定の待ち時間を許容せざるを得なかった。
本発明は、このような状況に鑑み成されたものであり、その課題は、ソフトスタート回路を備えたチョッパ型PWM方式のDC−DCコンバータ回路において、起動から定電圧出力が得られるまでの時間を短縮することにある。
上記課題を達成するため、本発明の第1の態様は、ソフトスタート回路を有するPWM制御回路を備えたチョッパ型PWM方式のDC−DCコンバータ回路であって、入力電圧が印加された時点から前記ソフトスタート回路の制御電圧を所定の時定数で上昇させる積分回路と、入力電圧が印加された時点から前記ソフトスタート回路の制御電圧が前記ソフトスタート回路の動作開始電圧近傍まで上昇する間、前記積分回路のコンデンサの充電時間を短縮する充電時間短縮回路とを備えている、ことを特徴としたチョッパ型PWM方式のDC−DCコンバータ回路である。
ソフトスタート回路は、誤動作防止等のため入力電圧が印加されて制御電圧が0Vから所定のしきい値電圧まで上昇する間は動作しないように構成されているのが通常である。したがって、入力電圧が印加されてソフトスタート回路の制御電圧がしきい値電圧を超えてからチョッピング動作が開始されて出力電圧が緩やかに上昇し始めることとなる。つまり、ソフトスタート回路の制御電圧は、入力電圧が印加されてから積分回路の時定数で上昇するため、入力電圧が印加されてソフトスタート回路の制御電圧がしきい値電圧を超えるまでのチョッピング動作がされない間も積分回路の時定数によってゆっくり上昇することとなる。この制御電圧が0Vから所定のしきい値電圧まで上昇する間は、チョッピング動作が行われていないので、ソフトスタート回路の制御電圧をゆっくり上昇させる必要はなく、この間に積分回路の時定数によって生じる遅延時間は、ソフトスタート制御とは無関係の意味のない遅延時間であると言える。
そこで、ソフトスタート回路の制御電圧が入力電圧印加時点からソフトスタート回路のしきい値電圧(動作開始電圧)近傍まで上昇する間、積分回路のコンデンサの充電時間を短縮する充電時間短縮回路を設ける。積分回路のコンデンサの充電時間を短縮することによって、この間は積分回路本来の時定数より短い時間でソフトスタート回路の制御電圧が上昇する。したがって、ソフトスタート回路の制御電圧が入力電圧印加時点からしきい値電圧近傍まで上昇する時間を短縮することができるので、入力電圧が印可されてから定電圧出力が得られるまでの時間を短縮することができるという作用効果が得られる。
本発明の第2の態様は、前述した第1の態様において、前記充電時間短縮回路は、入力電圧が印加されると順方向電流が流れる如く配設された充電時間短縮用ダイオードを有し、前記充電時間短縮用ダイオードの順方向電圧を利用して前記積分回路のコンデンサの充電時間を短縮する構成を有している、ことを特徴としたチョッパ型PWM方式のDC−DCコンバータ回路である。
一般的なダイオードは、一定以上の順方向電流が流れるとアノードとカソードとの間に一定の電位差(順方向電圧:例えば、0.7V前後)が生じる順方向電圧特性を有している。そこで、充電時間短縮回路として入力電圧が印加されると順方向電流が流れる如く充電時間短縮用ダイオードを設ける。そして、この充電時間短縮用ダイオードの順方向電圧の電位差を利用して、積分回路のコンデンサの充電時間が短縮されるように構成する。それによって、ソフトスタート回路の制御電圧が入力電圧印加時点からしきい値電圧の近傍まで上昇する時間を短縮することができる。
本発明の第3の態様は、前述した第2の態様において、前記充電時間短縮回路は、入力電圧が印加されると前記積分回路のコンデンサを介して前記充電時間短縮用ダイオードの順方向電流が流れる構成を有している、ことを特徴としたチョッパ型PWM方式のDC−DCコンバータ回路である。
このように、入力電圧が印加されると積分回路のコンデンサを介して充電時間短縮用ダイオードの順方向電流が流れるようにすることによって、ソフトスタート回路の制御電圧が入力電圧印加時点から充電時間短縮用ダイオードの順方向電圧になるまでの時間を短縮することができる。尚、この充電時間短縮用ダイオードは、順方向電圧がソフトスタート回路のしきい値電圧近傍の電圧となるような特性を有するダイオードを選択するのが好ましい。
本発明の第4の態様は、前述した第3の態様において、前記充電時間短縮回路は、入力電圧が遮断された後に前記ソフトスタート回路の電荷が放電される放電経路を構成する放電用ダイオードを有している、ことを特徴としたチョッパ型PWM方式のDC−DCコンバータ回路である。
入力電圧が遮断されてPWM制御回路によるチョッピング動作が停止した後は、ソフトスタート回路に蓄えられている電荷が放電されずに残留している(ソフトスタート回路がリセットされていない状態)と、再度入力電圧を印加した際にソフトスタート回路が正常に動作しない。そこで、入力電圧が遮断された後にソフトスタート回路の電荷が放電される放電経路を構成する放電用ダイオードを設けることによって、入力電圧遮断時にソフトスタート回路のリセットを確実に行うことができる。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明に係るチョッパ型PWM方式のDC−DCコンバータ回路の要部を示した回路図である。
チョッパ型PWM方式のDC−DCコンバータ回路10は、抵抗R1、R2、ダイオードD1及びトランジスタQ1で構成される公知のエミッタフォロア増幅回路20を介して入力電圧Vinが印加される。このエミッタフォロア増幅回路20は、入力電圧Vin側とDC−DCコンバータ回路10側との相互の影響をなくす緩衝増幅回路(バッファ)としての役割を果たしている。エミッタフォロア増幅回路20を介して印可される入力電圧Vinは、ツェナーダイオードZD1のツェナー電圧で一定に保たれる。
入力電圧Vinは、「ソフトスタート回路を有するPWM制御回路」としてのPWM制御回路IC1のVCC端子へ入力される。VCC端子とGNDとの間には、バイパスコンデンサC14が接続されている。また、入力電圧Vinは、積分回路30を介してPWM制御回路IC1のCS端子(ソフトスタート制御端子)へ入力される。抵抗R5とコンデンサC13とで構成される積分回路30は、入力電圧Vinが印加された時点からPWM制御回路IC1のCS端子電圧(ソフトスタート回路の制御電圧)を所定の時定数で上昇させる。コンデンサC13のマイナス側は、抵抗R6を介してGNDに接続されている。
入力電圧Vinは、エミッタフォロア増幅回路20を介さずチョークコイルL1の一端側に接続されており、チョークコイルL1の他端側は、「スイッチング素子」としてのNMOS型FETQ2のドレインに接続されているとともに、整流用ダイオードD4のアノード側に接続されている。NMOS型FETQ2は、ソースがGNDに接続され、ゲートがフェライトビーズB1を介してPWM制御回路IC1のOUT端子に接続されている。
NMOS型FETQ2は、PWM制御回路IC1のOUT端子から出力される高周波パルスの周期及びデューティ比に応じたスイッチング動作をする。NMOS型FETQ2のスイッチング動作によってチョークコイル1の充放電が繰り返され、整流用ダイオードD4のカソードとGND間には、電圧変換された出力電圧Voutが整流用ダイオードD4と平滑コンデンサC1とによって平滑されて定電圧出力される。フェライトビーズB1は、NMOS型FETQ2のゲート端子近傍でノイズを除去してNMOS型FETQ2の発振を防止するために設けられている。
PWM制御回路IC1のIN−端子には、出力電圧Voutが抵抗R7と抵抗R8とで分圧されて入力される。PWM制御回路IC1のFB端子には、出力電圧Voutが抵抗R7と抵抗R8とで分圧された電圧がフィードバック位相調整回路(抵抗R4とコンデンサC11)を介して入力される。また、直列に接続された抵抗R9とコンデンサC15が抵抗R7と並列に接続されている。PWM制御回路IC1は、出力電圧Voutの分圧電圧(抵抗R7と抵抗R8とで分圧された電圧)に基づいて、出力電圧Voutが一定の直流電圧に維持されるようにNMOS型FETQ2のスイッチング制御を行う(チョッパ制御)。PWM制御回路IC1のRT端子は、抵抗R3を介してGNDへ接続され、PWM制御回路IC1のREF端子は、リファレンス電圧安定用のコンデンサC12を介してGNDへ接続されている。
積分回路30を構成するコンデンサC13とGNDとの間には、入力電圧Vinが印加された時点からPWM制御回路IC1のCS端子電圧(ソフトスタート回路の制御電圧)がソフトスタート回路の動作開始電圧近傍まで上昇する間、積分回路30のコンデンサC13の充電時間を短縮する充電時間短縮回路40が設けられている。充電時間短縮回路40は、入力電圧Vinが印加されると順方向電流が流れる如くアノードがコンデンサC13のマイナス側、カソードがGNDにそれぞれ接続されている充電時間短縮用ダイオードD2を有している。入力電圧Vinが印加されると積分回路30のコンデンサC13を介して充電時間短縮用ダイオードD2の順方向電流が流れる。このように、充電時間短縮用ダイオードD2の順方向電圧を利用することによって、PWM制御回路IC1のCS端子電圧(ソフトスタート回路の制御電圧)が入力電圧印加Vin時点からしきい値電圧(後述)の近傍まで(充電時間短縮用ダイオードの順方向電圧まで)上昇する時間を短縮することができる。
充電時間短縮回路40は、入力電圧Vinが遮断された後にPWM制御回路IC1のCS端子の電荷が放電される放電経路を構成するための放電用ダイオードD3を有している。放電用ダイオードD3は、アノードがGND、カソードがコンデンサC13のマイナス側にそれぞれ接続されている。このように、PWM制御回路IC1のCS端子の電荷が放電される放電経路を構成することによって、入力電圧Vinが遮断された際にPWM制御回路IC1内のソフトスタート回路のリセットを確実に行うことができる。
図2は、本発明に係るチョッパ型PWM方式のDC−DCコンバータ回路10における入力電圧印加時のタイミングチャートである。
PWM制御回路IC1内のソフトスタート回路は、誤動作防止等のため、DC−DCコンバータ回路10に入力電圧Vinが印加されて、PWM制御回路IC1のCS端子の電圧が0Vから所定のしきい値電圧まで上昇する間は動作しないように構成されている。したがって、CS端子の電圧がしきい値電圧(約0.8V)を超えてからチョッピング動作が開始されて、出力電圧Voutが緩やかに上昇し始める。
以下、従来技術と本発明に係るDC−DCコンバータ回路10とを対比しつつ説明する。
DC−DCコンバータ回路10に入力電圧Vinが印加されると、PWM制御回路IC1のVCC端子電圧が0Vから約DC12Vへ上昇する(タイミングT1)。このとき、従来のチョッパ型PWM方式のDC−DCコンバータ回路においては、PWM制御回路IC1のCS端子(ソフトスタート制御端子)の電圧が0Vから積分回路30の時定数でゆっくり上昇していく(一点鎖線で示したソフトスタート制御端子電圧)。つまり、PWM制御回路IC1のCS端子の電圧は、0Vから所定のしきい値電圧(約0.8V)まで(タイミングT4)上昇する間も積分回路30の時定数によって電圧がゆっくり上昇する。
このPWM制御回路IC1のCS端子の電圧が0Vから所定のしきい値電圧(約0.8V)まで上昇する間は、チョッピング動作が行われていないので、この間に積分回路30の時定数によって生じる遅延時間(符号C2で示した時間)は、ソフトスタート制御とは無関係の意味のない遅延時間であると言える。そして、PWM制御回路IC1のCS端子(ソフトスタート制御端子)の電圧が所定のしきい値電圧(約0.8V)を超えた後は、ゆっくり上昇するCS端子(ソフトスタート制御端子)の電圧上昇速度に応じてチョッピング動作が開始され(タイミングT4)、出力電圧Voutが定電圧出力DC42Vに到達(タイミングT5)するまで緩やかに上昇する(一点鎖線で示した出力電圧Vout)。
このように、従来のチョッパ型PWM方式のDC−DCコンバータ回路は、所定のしきい値電圧(約0.8V)に達するまでの遅延時間によって、入力電圧Vinが印加(タイミングT1)されてから出力電圧Voutが定電圧出力DC42Vに達するまで(タイミングT5)の時間(符号D2)が長くなっていた。
一方、本発明に係るチョッパ型PWM方式のDC−DCコンバータ回路10においては、前述したように、積分回路30を構成するコンデンサC13とGNDとの間には、入力電圧Vinが印加された時点からPWM制御回路IC1のCS端子電圧(ソフトスタート回路の制御電圧)がソフトスタート回路の動作開始電圧(所定のしきい値電圧約0.8V)近傍まで上昇する間、積分回路30のコンデンサC13の充電時間を短縮する充電時間短縮回路40が設けられている(図1)。充電時間短縮回路40によって、積分回路30のコンデンサC13の充電時間が短縮されるので、積分回路本来の時定数より短い時間でソフトスタート回路の制御電圧が上昇する。それによって、PWM制御回路IC1のCS端子電圧(ソフトスタート回路の制御電圧)が入力電圧印加Vin時点(タイミングT1)からしきい値電圧(約0.8V)の近傍まで上昇(タイミングT2)する時間(符号C1)が短縮される(実線で示したソフトスタート制御端子電圧)。
そして、所定のしきい値電圧(約0.8V)を超えた後は、PWM制御回路IC1のCS端子(ソフトスタート制御端子)の電圧は、積分回路30の時定数でゆっくり上昇する。ゆっくり上昇するCS端子(ソフトスタート制御端子)の電圧上昇速度に応じてチョッピング動作が開始され(タイミングT2)、出力電圧Voutが定電圧出力DC42Vに到達(タイミングT3)するまで緩やかに上昇する(実線で示した出力電圧Vout)。したがって、PWM制御回路IC1のソフトスタート回路の本来的機能を損なうことなく、入力電圧Vinが印加(タイミングT1)されてから出力電圧Voutが定電圧出力DC42Vに達するまで(タイミングT3)の時間(符号D1)を短縮することができる。
このようにして、ソフトスタート回路を備えたチョッパ型PWM方式のDC−DCコンバータ回路10において、起動から定電圧出力Voutが得られるまでの時間を短縮することができる。
尚、本発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることは言うまでもない。
本発明に係るチョッパ型PWM方式のDC−DCコンバータ回路。 入力電圧印加時のタイミングチャート。
符号の説明
10 DC−DCコンバータ回路、20 エミッタフォロア増幅回路、30 積分回路、40 充電時間短縮回路、D2 充電時間短縮用ダイオード、D3 放電用ダイオード、IC1 PWM制御回路、Q2 NMOS型FET

Claims (4)

  1. ソフトスタート回路を有するPWM制御回路を備えたチョッパ型PWM方式のDC−DCコンバータ回路であって、
    入力電圧が印加された時点から前記ソフトスタート回路の制御電圧を所定の時定数で上昇させる積分回路と、
    入力電圧が印加された時点から前記ソフトスタート回路の制御電圧が前記ソフトスタート回路の動作開始電圧近傍まで上昇する間、前記積分回路のコンデンサの充電時間を短縮する充電時間短縮回路とを備えている、ことを特徴としたチョッパ型PWM方式のDC−DCコンバータ回路。
  2. 請求項1において、前記充電時間短縮回路は、入力電圧が印加されると順方向電流が流れる如く配設された充電時間短縮用ダイオードを有し、前記充電時間短縮用ダイオードの順方向電圧を利用して前記積分回路のコンデンサの充電時間を短縮する構成を有している、ことを特徴としたチョッパ型PWM方式のDC−DCコンバータ回路。
  3. 請求項2において、前記充電時間短縮回路は、入力電圧が印加されると前記積分回路のコンデンサを介して前記充電時間短縮用ダイオードの順方向電流が流れる構成を有している、ことを特徴としたチョッパ型PWM方式のDC−DCコンバータ回路。
  4. 請求項3において、前記充電時間短縮回路は、入力電圧が遮断された後に前記ソフトスタート回路の電荷が放電される放電経路を構成する放電用ダイオードを有している、ことを特徴としたチョッパ型PWM方式のDC−DCコンバータ回路。
JP2005015342A 2005-01-24 2005-01-24 チョッパ型pwm方式のdc−dcコンバータ回路 Pending JP2006204058A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005015342A JP2006204058A (ja) 2005-01-24 2005-01-24 チョッパ型pwm方式のdc−dcコンバータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005015342A JP2006204058A (ja) 2005-01-24 2005-01-24 チョッパ型pwm方式のdc−dcコンバータ回路

Publications (1)

Publication Number Publication Date
JP2006204058A true JP2006204058A (ja) 2006-08-03

Family

ID=36961557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005015342A Pending JP2006204058A (ja) 2005-01-24 2005-01-24 チョッパ型pwm方式のdc−dcコンバータ回路

Country Status (1)

Country Link
JP (1) JP2006204058A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205743A (ja) * 2010-03-24 2011-10-13 Fdk Corp リップルコンバータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205743A (ja) * 2010-03-24 2011-10-13 Fdk Corp リップルコンバータ

Similar Documents

Publication Publication Date Title
US7369384B2 (en) Regulator and electronic apparatus therewith
JP5739832B2 (ja) 昇降圧型dc−dcコンバータの制御回路、昇降圧型dc−dcコンバータの制御方法、および昇降圧型dc−dcコンバータ
JP4317825B2 (ja) インバータ装置
JP2005117814A (ja) スイッチング電源装置
KR20050118088A (ko) Dc-dc 컨버터의 제어 회로, dc-dc 컨버터의 제어방법, 반도체 장치, dc-dc 컨버터 및 전자 기기
JP2010288334A (ja) スイッチング電源装置及び半導体装置
JP2017127109A (ja) スイッチング電源装置
JP6569414B2 (ja) スイッチング電源装置
JP5890814B2 (ja) Dc−dcコンバータ、および、半導体集積回路
JP6860118B2 (ja) 力率改善回路及び半導体装置
JP4721274B2 (ja) Dc/dcコンバータ
JP2014023272A (ja) スイッチング電源回路
JP2004173480A (ja) Dc−dcコンバータ
JP5076993B2 (ja) スイッチング電源装置
JP2000350449A (ja) スイッチング電源回路
JP5023819B2 (ja) 昇降圧型dc−dcコンバータの制御方法、昇降圧型dc−dcコンバータの制御回路、および昇降圧型dc−dcコンバータ
JP2009022092A (ja) 多出力電源回路
JP5460138B2 (ja) スイッチング素子の駆動回路、コンバータ
JP2007028732A (ja) スイッチング回路およびスイッチング電源装置
JP5423060B2 (ja) 昇圧型スイッチングレギュレータ
JP3905822B2 (ja) 同期整流式スイッチング電源装置
JP2006204058A (ja) チョッパ型pwm方式のdc−dcコンバータ回路
JP3289680B2 (ja) 電源装置の突入電流防止回路
CN112117902A (zh) 半导体设备、系统和控制方法
JP6679463B2 (ja) スイッチング素子の駆動回路