JP2009022092A - 多出力電源回路 - Google Patents
多出力電源回路 Download PDFInfo
- Publication number
- JP2009022092A JP2009022092A JP2007182226A JP2007182226A JP2009022092A JP 2009022092 A JP2009022092 A JP 2009022092A JP 2007182226 A JP2007182226 A JP 2007182226A JP 2007182226 A JP2007182226 A JP 2007182226A JP 2009022092 A JP2009022092 A JP 2009022092A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】動作を開始するまでは出力端子から電圧が発生しないようにすることができる、突入電流を抑制するためのソフトスタート機能を備えた多出力電源回路を得る。
【解決手段】出力電圧Vo1を生成して出力する昇圧型のスイッチングレギュレータをなす第1電源回路2の出力電圧Vo1を入力電圧として出力電圧Vo2を生成して出力する昇圧型のチャージポンプ回路をなす第2電源回路3において、入力電圧である第1電源回路2の出力電圧Vo1を出力端子OUT2より出力する経路である、ダイオードD11及びD12の直列回路に直列にPMOSトランジスタM11を設け、第2電源回路3が昇圧動作を開始する直前に、PMOSトランジスタM11をオンさせるようにした。
【選択図】図1
【解決手段】出力電圧Vo1を生成して出力する昇圧型のスイッチングレギュレータをなす第1電源回路2の出力電圧Vo1を入力電圧として出力電圧Vo2を生成して出力する昇圧型のチャージポンプ回路をなす第2電源回路3において、入力電圧である第1電源回路2の出力電圧Vo1を出力端子OUT2より出力する経路である、ダイオードD11及びD12の直列回路に直列にPMOSトランジスタM11を設け、第2電源回路3が昇圧動作を開始する直前に、PMOSトランジスタM11をオンさせるようにした。
【選択図】図1
Description
本発明は、複数の電圧を生成して出力する多出力電源回路に関し、特に各出力電圧を所定の時間間隔で順次出力するようにした多出力電源回路に関する。
図6は、複数の電源電圧を所望の順序で出力する従来の電源回路の構成例を示したブロック図である(例えば、特許文献1参照。)。
図6において、入力に入力電圧が入力され、該入力電圧が所定の電圧以上になると入力電圧監視回路105の出力信号により、リセット回路106から出力されているリセット信号が解除され、リセットされていた突入電流抑制回路101とブースト回路102が動作を開始する。ブースト回路102の出力電圧でコンデンサC101が充電され、ブースト回路102の出力端の電圧が上昇する。該電圧は、充電電圧監視回路107で監視されている。
図6において、入力に入力電圧が入力され、該入力電圧が所定の電圧以上になると入力電圧監視回路105の出力信号により、リセット回路106から出力されているリセット信号が解除され、リセットされていた突入電流抑制回路101とブースト回路102が動作を開始する。ブースト回路102の出力電圧でコンデンサC101が充電され、ブースト回路102の出力端の電圧が上昇する。該電圧は、充電電圧監視回路107で監視されている。
タイミング回路108は、入力電圧監視回路105からの前記入力電圧の立ち上り又は立ち下りを検出したことを示す信号と、充電電圧監視回路107によるコンデンサC101の充電電圧の検出信号とに基づいて、各DC−DC変換回路103及び104に対する起動停止回路109及び110を、予め設定した動作順序にしたがって制御する。
しかし、DC−DC変換回路103及び104に昇圧型のDC−DC変換回路を使用すると、DC−DC変換回路103及び104が起動する前に出力端子111及び112に電圧が発生するという問題があった。
しかし、DC−DC変換回路103及び104に昇圧型のDC−DC変換回路を使用すると、DC−DC変換回路103及び104が起動する前に出力端子111及び112に電圧が発生するという問題があった。
図7は、図6のブースト回路102及びDC−DC変換回路103,104の回路例を示した図である。
図7では、図6のブースト回路102としてインダクタLaを使用した昇圧回路120を、DC−DC変換回路103又は104として、昇圧型チャージポンプ回路130を使用している。
図8は、図7の昇圧回路120の出力電圧Vo1と、図7の昇圧型チャージポンプ回路130の出力電圧Vo2の立ち上り特性の例を示した図である。なお、図8では、実線が出力電圧Vo1を、破線が出力電圧Vo2をそれぞれ示している。
図7では、図6のブースト回路102としてインダクタLaを使用した昇圧回路120を、DC−DC変換回路103又は104として、昇圧型チャージポンプ回路130を使用している。
図8は、図7の昇圧回路120の出力電圧Vo1と、図7の昇圧型チャージポンプ回路130の出力電圧Vo2の立ち上り特性の例を示した図である。なお、図8では、実線が出力電圧Vo1を、破線が出力電圧Vo2をそれぞれ示している。
図8において、時刻T1で入力電圧Vinが入力端子INに入力されると、昇圧回路120の出力電圧Vo1は、制御回路121に内蔵されているソフトスタート回路(図示せず)によって所定の傾斜で上昇する。このとき、昇圧型チャージポンプ回路130の出力端子OUT2からは、昇圧回路120の出力電圧Vo1がダイオードDbとDcを介して出力されてしまう。また、時刻T2で昇圧型チャージポンプ回路130が動作を開始すると、出力電圧Vo2は昇圧型チャージポンプ回路130の設定電圧V2まで上昇する。
特開2004−96869号公報
しかし、時刻T2で昇圧型チャージポンプ回路130が動作を開始する前に、出力端子OUT2から出力電圧Vo1よりもやや小さい電圧が出力されるため、該電圧が出力端子OUT2に接続された負荷(図示せず)に悪影響を与える場合があった。
本発明は、このような問題を解決するためになされたものであり、動作を開始するまでは出力端子から電圧が発生しないようにすることができる、突入電流を抑制するためのソフトスタート機能を備えた多出力電源回路を得ることを目的とする。
この発明に係る多出力電源回路は、入力端子に入力された第1入力電圧から所定の定電圧を生成し、対応する第1出力端子から出力する第1電源回路と、
該第1電源回路の出力電圧を第2入力電圧とし、該第2入力電圧から予め設定された定電圧を生成して対応する第2出力端子から出力する1つ以上の第2電源回路と、
を備え、前記第1入力電圧を異なる所定の各定電圧に変換して、対応する各出力端子から出力電圧としてそれぞれ出力する多出力電源回路において、
前記第2電源回路は、
前記第2入力電圧の電圧変換を行って前記第2出力端子に出力する電圧変換回路部と、
前記第2出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の電圧変換動作を制御する制御回路部と、
前記電圧変換回路部における前記第2入力電圧が入力される入力経路に設けられたスイッチと、
を備え、
前記制御回路部は、前記スイッチの動作制御を行い、前記電圧変換回路部に対して電圧変換動作を開始させる直前に前記スイッチをオンさせて導通状態にし、前記電圧変換回路部へ第2入力電圧が入力されるようにするものである。
該第1電源回路の出力電圧を第2入力電圧とし、該第2入力電圧から予め設定された定電圧を生成して対応する第2出力端子から出力する1つ以上の第2電源回路と、
を備え、前記第1入力電圧を異なる所定の各定電圧に変換して、対応する各出力端子から出力電圧としてそれぞれ出力する多出力電源回路において、
前記第2電源回路は、
前記第2入力電圧の電圧変換を行って前記第2出力端子に出力する電圧変換回路部と、
前記第2出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の電圧変換動作を制御する制御回路部と、
前記電圧変換回路部における前記第2入力電圧が入力される入力経路に設けられたスイッチと、
を備え、
前記制御回路部は、前記スイッチの動作制御を行い、前記電圧変換回路部に対して電圧変換動作を開始させる直前に前記スイッチをオンさせて導通状態にし、前記電圧変換回路部へ第2入力電圧が入力されるようにするものである。
また、前記制御回路部は、前記スイッチをオンさせて導通状態にする際、前記スイッチのオン抵抗を所定の速度で低下させるようにしてもよい。
また、前記電圧変換回路部は、前記第2入力電圧の昇圧を行って前記第2出力端子に出力し、前記制御回路部は、前記第2出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の昇圧動作を制御するようにした。
具体的には、前記第2電源回路は、昇圧型チャージポンプ回路をなすようにした。
また、前記第2電源回路は、インダクタを用いたチョッパ型昇圧回路をなすようにしてもよい。
具体的には、前記第2電源回路は、昇圧型のスイッチングレギュレータをなすようにした。
本発明の多出力電源回路によれば、電圧変換回路部における前記第2入力電圧が入力される入力経路にスイッチを設け、電圧変換回路部に対して電圧変換動作を開始させる直前に該スイッチをオンさせて導通状態にするようにした。このことから、第2電源回路の動作開始前に第2電源回路の出力端子から不用意に電圧が出力されることを防止できる。
また、前記スイッチをオンさせて導通状態にする際、前記スイッチのオン抵抗を所定の速度で低下させるようにしたことから、スイッチをオンさせた際の突入電流の発生を抑制することができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態における多出力電源回路の回路例を示した図である。
図1において、多出力電源回路1は、入力端子INに入力された入力電圧Vinを異なる所定の各定電圧に昇圧して、対応する出力端子OUT1及びOUT2から出力電圧Vo1及びVo2としてそれぞれ出力する。
多出力電源回路1は、出力電圧Vo1を生成して出力する昇圧型のスイッチングレギュレータをなす第1電源回路2と、第1電源回路2の出力電圧Vo1を入力電圧として出力電圧Vo2を生成して出力する昇圧型のチャージポンプ回路をなす第2電源回路3とを備えている。
第1の実施の形態.
図1は、本発明の第1の実施の形態における多出力電源回路の回路例を示した図である。
図1において、多出力電源回路1は、入力端子INに入力された入力電圧Vinを異なる所定の各定電圧に昇圧して、対応する出力端子OUT1及びOUT2から出力電圧Vo1及びVo2としてそれぞれ出力する。
多出力電源回路1は、出力電圧Vo1を生成して出力する昇圧型のスイッチングレギュレータをなす第1電源回路2と、第1電源回路2の出力電圧Vo1を入力電圧として出力電圧Vo2を生成して出力する昇圧型のチャージポンプ回路をなす第2電源回路3とを備えている。
第1電源回路2は、インダクタL1と、入力された制御信号に応じて入力電圧Vinを昇圧する昇圧動作を行うためのスイッチングを行い、オンして導通状態になるとインダクタL1に対して入力電圧Vinで充電を行うNMOSトランジスタからなるスイッチングトランジスタM1と、整流用のダイオードD1とを備えている。更に、第1電源回路2は、出力電圧Vo1が所定の定電圧になるようにスイッチングトランジスタM1に対するスイッチング制御を行う制御回路5と、平滑用のコンデンサC1とを備えている。
第2電源回路3は、制御回路11と、PMOSトランジスタM11と、バッファ12と、ダイオードD11,D12と、フライングコンデンサC11と、出力コンデンサC12とを備えている。なお、PMOSトランジスタM11はスイッチを、制御回路11は制御回路部をそれぞれなし、バッファ12、ダイオードD11,D12、フライングコンデンサC11及び出力コンデンサC12は電圧変換回路部をなす。
第1電源回路2において、入力端子INとスイッチングトランジスタM1のドレインとの間にインダクタL1が接続され、スイッチングトランジスタM1のソースは接地電圧に接続されている。また、インダクタL1とスイッチングトランジスタM1のドレインとの接続部にはダイオードD1のアノードが接続され、ダイオードD1のカソードは出力端子OUT1に接続されている。出力端子OUT1と接地電圧との間には、コンデンサC1が接続されている。制御回路5は、入力電圧Vinを電源にして作動し、出力電圧Vo1の電圧に応じてスイッチングトランジスタM1のスイッチング制御を行う。
第2電源回路3において、PMOSトランジスタM11のソースは出力端子OUT1に接続され、PMOSトランジスタM11のドレインはダイオードD11のアノードに接続されている。ダイオードD11のカソードはダイオードD12のアノードに接続され、ダイオードD12のカソードは出力端子OUT2に接続されている。バッファ12の入力端とPMOSトランジスタM11のゲートは制御回路11に接続され、バッファ12の出力端とダイオードD11のカソードとの間にはフライングコンデンサC11が接続されている。出力端子OUT2と接地電圧との間には出力コンデンサC12が接続され、制御回路11及びバッファ12は、出力電圧Vo1を電源にして作動している。制御回路11は、出力電圧Vo2の電圧に応じたクロック信号CLKを生成して出力する。
このような構成において、第1電源回路2では、制御回路5は、出力電圧Vo1が所定の定電圧になるようにスイッチングトランジスタM1に対するスイッチング制御を行う。例えば、制御回路5は、出力電圧Vo1を分圧して分圧電圧Vfbを生成し、該分圧電圧Vfbと所定の基準電圧Vrefとの電圧差を増幅して信号EAoを生成する。更に、制御回路5は、所定の三角波信号TWを使用して信号EAoをPWM変調してパルス信号Spwmを生成し、該パルス信号Spwmを使用してスイッチングトランジスタM1のスイッチング制御を行い、出力電圧Vo1が設定電圧V1になるようにする。また、制御回路5は、起動してから所定時間は、パルス信号Spwのオンデューティサイクルが所定の速度で徐々に大きくなるようにするために、例えば、基準電圧Vrefの電圧を所定の速度で徐々に上昇させて、入力端子INからの過大な突入電流と出力電圧Vo1のオーバーシュートを防止するソフトスタート動作を行う。
第2電源回路3では、制御回路11がPMOSトランジスタM11をオンさせてバッファ12にクロック信号CLKを出力すると、該クロック信号CLKに応じて出力電圧Vo1が昇圧され出力端子OUT2から出力電圧Vo2として出力される。このとき、制御回路11は、出力電圧Vo2が設定電圧V2になるようにクロック信号CLKを生成して出力する。
ここで、図2は、起動時における第1電源回路2の出力電圧Vo1と、第2電源回路3の出力電圧Vo2の電圧変化例を示した図であり、図2を使用して図1の多出力電源回路1の動作についてもう少し詳細に説明する。なお、図2では、実線が出力電圧Vo1を、破線が出力電圧Vo2をそれぞれ示している。
ここで、図2は、起動時における第1電源回路2の出力電圧Vo1と、第2電源回路3の出力電圧Vo2の電圧変化例を示した図であり、図2を使用して図1の多出力電源回路1の動作についてもう少し詳細に説明する。なお、図2では、実線が出力電圧Vo1を、破線が出力電圧Vo2をそれぞれ示している。
図2において、時刻T1で入力端子INに所定の入力電圧Vinが入力されると、第1電源回路2は動作を開始する。制御回路5はソフトスタート回路を内蔵していることから、出力電圧Vo1は所定の速度で上昇する。この時点では、PMOSトランジスタM11は制御回路11からの制御信号によってオフして遮断状態になっているため、出力電圧Vo1が第2電源回路3の出力端子OUT2から出力されることはない。
出力電圧Vo1が設定電圧V1まで立ち上がった後、時刻T2になると、制御回路11はPMOSトランジスタM11のゲート電圧をローレベルに下げて、PMOSトランジスタM11をオンさせて導通状態にする。すると、出力電圧Vo1がPMOSトランジスタM11、ダイオードD11及びD12を介して出力端子OUT2に出力されるため、出力電圧Vo2は、破線で示すように、設定電圧V1まで急速に立ち上がる。
出力電圧Vo1が設定電圧V1まで立ち上がった後、時刻T2になると、制御回路11はPMOSトランジスタM11のゲート電圧をローレベルに下げて、PMOSトランジスタM11をオンさせて導通状態にする。すると、出力電圧Vo1がPMOSトランジスタM11、ダイオードD11及びD12を介して出力端子OUT2に出力されるため、出力電圧Vo2は、破線で示すように、設定電圧V1まで急速に立ち上がる。
更に、時刻T3で制御回路11がバッファ12にクロック信号CLKを出力して昇圧動作を開始し、出力電圧Vo2は設定電圧V2まで上昇する。このとき、制御回路11に内蔵されているソフトスタート回路の働きで、出力電圧Vo2は所定の速度で立ち上がるようになる。
このように、本第1の実施の形態における多出力電源回路は、第2電源回路3において、入力電圧である第1電源回路2の出力電圧Vo1が出力端子OUT2から出力される経路である、ダイオードD11及びD12の直列回路に直列にPMOSトランジスタM11を設け、第2電源回路3が昇圧動作を開始する直前に、PMOSトランジスタM11をオンさせるようにした。このことから、それ以前に第1電源回路2の出力電圧Vo1が立ち上がっても、第2電源回路3の出力端子OUT2から出力されることがなくなり、第2電源回路3の出力端子OUT2に接続された負荷に悪影響を与える電圧の発生を防止することができる。
このように、本第1の実施の形態における多出力電源回路は、第2電源回路3において、入力電圧である第1電源回路2の出力電圧Vo1が出力端子OUT2から出力される経路である、ダイオードD11及びD12の直列回路に直列にPMOSトランジスタM11を設け、第2電源回路3が昇圧動作を開始する直前に、PMOSトランジスタM11をオンさせるようにした。このことから、それ以前に第1電源回路2の出力電圧Vo1が立ち上がっても、第2電源回路3の出力端子OUT2から出力されることがなくなり、第2電源回路3の出力端子OUT2に接続された負荷に悪影響を与える電圧の発生を防止することができる。
第2の実施の形態.
前記第1の実施の形態では、図2から分かるように、時刻T2でPMOSトランジスタM11がオンすると、インピーダンスの小さい、PMOSトランジスタM11、ダイオードD11及びD12を介して、第1電源回路2の出力電圧Vo1で出力コンデンサC12を充電するために大電流が流れ、いわゆる突入電流が発生する。該突入電流によって、第2電源回路3の出力電圧Vo2は急速に立ち上がるが、該突入電流の影響で、第1電源回路2の出力電圧Vo1が一瞬低下したり、第1電源回路2や第2電源回路3の構成部品に大電流に耐えるものを使用する必要が生じてコストの上昇につながるという問題が考えられる。このような突入電流を抑制するようにしたものを本発明の第2の実施の形態とする。
前記第1の実施の形態では、図2から分かるように、時刻T2でPMOSトランジスタM11がオンすると、インピーダンスの小さい、PMOSトランジスタM11、ダイオードD11及びD12を介して、第1電源回路2の出力電圧Vo1で出力コンデンサC12を充電するために大電流が流れ、いわゆる突入電流が発生する。該突入電流によって、第2電源回路3の出力電圧Vo2は急速に立ち上がるが、該突入電流の影響で、第1電源回路2の出力電圧Vo1が一瞬低下したり、第1電源回路2や第2電源回路3の構成部品に大電流に耐えるものを使用する必要が生じてコストの上昇につながるという問題が考えられる。このような突入電流を抑制するようにしたものを本発明の第2の実施の形態とする。
図3は、本発明の第2の実施の形態における多出力電源回路の回路例を示した図である。なお、図3では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図3における図1との相違点は、図1の第2電源回路3にスタート制御回路21を追加したことにあり、これに伴って、図1の第2電源回路3を第2電源回路3aにし、図1の多出力電源回路1を多出力電源回路1aにした。
図3において、多出力電源回路1aは、入力端子INに入力された入力電圧Vinを異なる所定の各定電圧に昇圧して、対応する出力端子OUT1及びOUT2から出力電圧Vo1及びVo2としてそれぞれ出力する。
図3における図1との相違点は、図1の第2電源回路3にスタート制御回路21を追加したことにあり、これに伴って、図1の第2電源回路3を第2電源回路3aにし、図1の多出力電源回路1を多出力電源回路1aにした。
図3において、多出力電源回路1aは、入力端子INに入力された入力電圧Vinを異なる所定の各定電圧に昇圧して、対応する出力端子OUT1及びOUT2から出力電圧Vo1及びVo2としてそれぞれ出力する。
多出力電源回路1aは、第1電源回路2と、第1電源回路2の出力電圧Vo1を入力電圧として出力電圧Vo2を生成して出力する昇圧型のチャージポンプ回路をなす第2電源回路3aとを備えている。
第2電源回路3aにおいて、バッファ12の入力端は制御回路11に接続され、PMOSトランジスタM11のゲートはスタート制御回路21に接続されている。スタート制御回路21は、制御回路11から入力された制御信号に応じてPMOSトランジスタM11の動作制御を行う。なお、図3では、制御回路11及びスタート制御回路21が制御回路部をなす。
スタート制御回路21は、制御回路11からPMOSトランジスタM11をオンさせる信号が入力されると、PMOSトランジスタM11のゲート電圧を徐々に低下させて、PMOSトランジスタM11のインピーダンスが徐々に小さくなるようにPMOSトランジスタM11を制御する。
第2電源回路3aにおいて、バッファ12の入力端は制御回路11に接続され、PMOSトランジスタM11のゲートはスタート制御回路21に接続されている。スタート制御回路21は、制御回路11から入力された制御信号に応じてPMOSトランジスタM11の動作制御を行う。なお、図3では、制御回路11及びスタート制御回路21が制御回路部をなす。
スタート制御回路21は、制御回路11からPMOSトランジスタM11をオンさせる信号が入力されると、PMOSトランジスタM11のゲート電圧を徐々に低下させて、PMOSトランジスタM11のインピーダンスが徐々に小さくなるようにPMOSトランジスタM11を制御する。
この結果、図4に示すように、時刻T2で制御回路11がPMOSトランジスタM11をオンさせる信号を出力しても、初期はPMOSトランジスタM11のインピーダンスが大きいため、出力コンデンサC12の充電電流は小さく抑えられ、大電流の突入電流が発生することを回避できる。しかし、スタート制御回路21は、時刻T3でバッファ回路12に制御回路11からクロック信号CLKが出力されるまでには、PMOSトランジスタM11は完全にオンさせてインピーダンスの小さい状態にする。なお、スタート制御回路21は、抵抗とコンデンサを用いた積分回路等のような公知の回路で構成することできる。
このように、本第2の実施の形態における多出力電源回路は、前記第1の実施の形態の第2電源回路3にスタート制御回路21を追加して、PMOSトランジスタM11オンさせる際は、PMOSトランジスタM11のインピーダンスが徐々に小さくなるようにPMOSトランジスタM11を制御するようにした。このことから、前記第1の実施の形態と同様の効果を得ることができると共に、第2電源回路3aの作動開始時に突入電流が発生しないようにすることができ、信頼性を向上させることができると共にコストの低減を図ることができる。
第3の実施の形態.
前記第1及び第2の実施の形態では、第2電源回路に昇圧型のチャージポンプ回路を使用した場合を例にして示したが、第2電源回路にインダクタを使用したチョッパ型昇圧回路、例えば昇圧型スイッチングレギュレータを使用してもよく、このようにしたものを本発明の第3の実施の形態とする。
図5は、本発明の第3の実施の形態における多出力電源回路の回路例を示した図である。なお、図5では、図3と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図3との相違点のみ説明する。
図5における図3との相違点は、図3の第2電源回路3aを昇圧型スイッチングレギュレータにしたことにあり、これに伴って、図3の第2電源回路3aを第2電源回路3bにし、図3の多出力電源回路1aを多出力電源回路1bにした。
前記第1及び第2の実施の形態では、第2電源回路に昇圧型のチャージポンプ回路を使用した場合を例にして示したが、第2電源回路にインダクタを使用したチョッパ型昇圧回路、例えば昇圧型スイッチングレギュレータを使用してもよく、このようにしたものを本発明の第3の実施の形態とする。
図5は、本発明の第3の実施の形態における多出力電源回路の回路例を示した図である。なお、図5では、図3と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図3との相違点のみ説明する。
図5における図3との相違点は、図3の第2電源回路3aを昇圧型スイッチングレギュレータにしたことにあり、これに伴って、図3の第2電源回路3aを第2電源回路3bにし、図3の多出力電源回路1aを多出力電源回路1bにした。
図5において、多出力電源回路1bは、入力端子INに入力された入力電圧Vinを異なる所定の各定電圧に昇圧して、対応する出力端子OUT1及びOUT2から出力電圧Vo1及びVo2としてそれぞれ出力する。
多出力電源回路1bは、第1電源回路2と、第1電源回路2の出力電圧Vo1を入力電圧として出力電圧Vo2を生成して出力する昇圧型のスイッチングレギュレータをなす第2電源回路3bとを備えている。
多出力電源回路1bは、第1電源回路2と、第1電源回路2の出力電圧Vo1を入力電圧として出力電圧Vo2を生成して出力する昇圧型のスイッチングレギュレータをなす第2電源回路3bとを備えている。
第2電源回路3bは、インダクタL2と、入力された制御信号に応じて入力された電圧Vo1を昇圧する昇圧動作を行うためのスイッチングを行い、オンして導通状態になるとインダクタL2に対して電圧Vo1で充電を行うNMOSトランジスタからなるスイッチングトランジスタM2と、整流用のダイオードD2とを備えている。更に、第2電源回路3bは、出力電圧Vo2が所定の定電圧になるようにスイッチングトランジスタM2に対するスイッチング制御を行う制御回路11bと、平滑用のコンデンサC2と、PMOSトランジスタM11と、スタート制御回路21とを備えている。なお、制御回路11b及びスタート制御回路21は制御回路部をなし、インダクタL2、スイッチングトランジスタM2、ダイオードD2及びコンデンサC2は電圧変換回路部をなす。
第2電源回路3bにおいて、PMOSトランジスタM11のソースは出力電圧Vo1に接続され、PMOSトランジスタM11のドレインとスイッチングトランジスタM2のドレインとの間にインダクタL2が接続され、スイッチングトランジスタM2のソースは接地電圧に接続されている。また、インダクタL2とスイッチングトランジスタM2のドレインとの接続部にはダイオードD2のアノードが接続され、ダイオードD2のカソードは出力端子OUT2に接続されている。出力端子OUT2と接地電圧との間には、コンデンサC2が接続されている。制御回路11bは、電圧Vo1を電源にして作動し、出力電圧Vo2の電圧に応じてスイッチングトランジスタM2のスイッチング制御を行う。PMOSトランジスタM11のゲートはスタート制御回路21に接続されている。スタート制御回路21は、制御回路11bから入力された制御信号に応じてPMOSトランジスタM11の動作制御を行う。
このような構成において、第2電源回路3bにおけるスイッチングレギュレータとしての動作は、第1電源回路2と同様であるのでその説明を省略する。
第2電源回路3bにおいて、PMOSトランジスタM11がなく、インダクタL2に電圧Vo1が直接入力されている場合は、第1電源回路2の出力電圧Vo1が第2電源回路3bの出力端子OUT2から出力されてしまう。これを防ぐために、電圧Vo1とインダクタL2の間にPMOSトランジスタM11を挿入している。
第2電源回路3bにおいて、PMOSトランジスタM11がなく、インダクタL2に電圧Vo1が直接入力されている場合は、第1電源回路2の出力電圧Vo1が第2電源回路3bの出力端子OUT2から出力されてしまう。これを防ぐために、電圧Vo1とインダクタL2の間にPMOSトランジスタM11を挿入している。
なお、制御回路11bの動作と図3の制御回路11の動作の相違点は、クロック信号CLKの代わりにパルス信号SpwmをスイッチングトランジスタM2のゲートに出力するようにしたことにあり、スタート制御回路21への制御信号の出力動作は図3の制御回路11と同様である。また、スタート制御回路21によるPMOSトランジスタM11の動作制御についても図3と同様であるのでその説明を省略する。
また、図5では、図3の第2電源回路3aを昇圧型スイッチングレギュレータにした場合を例にして示しているが、図1の第2電源回路3を昇圧型スイッチングレギュレータにした場合は、図5のスタート制御回路21をなくし、制御回路11bがPMOSトランジスタM11のスイッチング制御を行うようにすればよい。
このように、第1及び第2の実施の形態における第2電源回路を昇圧型のスイッチングレギュレータにした本第3の実施の形態における多出力電源回路は、前記第1及び第2の実施の形態と同様の効果を得ることができる。
このように、第1及び第2の実施の形態における第2電源回路を昇圧型のスイッチングレギュレータにした本第3の実施の形態における多出力電源回路は、前記第1及び第2の実施の形態と同様の効果を得ることができる。
なお、前記第1から第3の各実施の形態では、第2電源回路が1つである場合を例にして説明したが、本発明は、第2電源回路を2つ以上備えている場合においても適用することができ、この場合、各第2電源回路にそれぞれPMOSトランジスタM11を設けることで、各第2電源回路が動作を開始する前に第1電源回路2の出力電圧Vo1が各第2電源回路から出力されることを防止できる。
また、前記第1から第3の各実施の形態では、第1電源回路2は昇圧型スイッチングレギュレータをなしている場合を例にして説明したが、本発明はこれに限定するものではなく、第1電源回路2は入力電圧Vinを所定の電圧に変換して出力するものであればよい。
また、前記第1から第3の各実施の形態では、第1電源回路2は昇圧型スイッチングレギュレータをなしている場合を例にして説明したが、本発明はこれに限定するものではなく、第1電源回路2は入力電圧Vinを所定の電圧に変換して出力するものであればよい。
1,1a,1b 多出力電源回路
2 第1電源回路
3,3a,3b 第2電源回路
5,11,11b 制御回路
12 バッファ
21 スタート制御回路
L1,L2 インダクタ
M1,M2 スイッチングトランジスタ
D1,D2,D11,D12 ダイオード
M11 PMOSトランジスタ
C1,C2,C11,C12 コンデンサ
2 第1電源回路
3,3a,3b 第2電源回路
5,11,11b 制御回路
12 バッファ
21 スタート制御回路
L1,L2 インダクタ
M1,M2 スイッチングトランジスタ
D1,D2,D11,D12 ダイオード
M11 PMOSトランジスタ
C1,C2,C11,C12 コンデンサ
Claims (6)
- 入力端子に入力された第1入力電圧から所定の定電圧を生成し、対応する第1出力端子から出力する第1電源回路と、
該第1電源回路の出力電圧を第2入力電圧とし、該第2入力電圧から予め設定された定電圧を生成して対応する第2出力端子から出力する1つ以上の第2電源回路と、
を備え、前記第1入力電圧を異なる所定の各定電圧に変換して、対応する各出力端子から出力電圧としてそれぞれ出力する多出力電源回路において、
前記第2電源回路は、
前記第2入力電圧の電圧変換を行って前記第2出力端子に出力する電圧変換回路部と、
前記第2出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の電圧変換動作を制御する制御回路部と、
前記電圧変換回路部における前記第2入力電圧が入力される入力経路に設けられたスイッチと、
を備え、
前記制御回路部は、前記スイッチの動作制御を行い、前記電圧変換回路部に対して電圧変換動作を開始させる直前に前記スイッチをオンさせて導通状態にし、前記電圧変換回路部へ第2入力電圧が入力されるようにすることを特徴とする多出力電源回路。 - 前記制御回路部は、前記スイッチをオンさせて導通状態にする際、前記スイッチのオン抵抗を所定の速度で低下させることを特徴とする請求項1記載の多出力電源回路。
- 前記電圧変換回路部は、前記第2入力電圧の昇圧を行って前記第2出力端子に出力し、前記制御回路部は、前記第2出力端子から出力される電圧が所定の定電圧になるように該電圧変換回路部の昇圧動作を制御することを特徴とする請求項1又は2記載の多出力電源回路。
- 前記第2電源回路は、昇圧型チャージポンプ回路をなすことを特徴とする請求項3記載の多出力電源回路。
- 前記第2電源回路は、インダクタを用いたチョッパ型昇圧回路をなすことを特徴とする請求項3記載の多出力電源回路。
- 前記第2電源回路は、昇圧型のスイッチングレギュレータをなすことを特徴とする請求項5記載の多出力電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007182226A JP2009022092A (ja) | 2007-07-11 | 2007-07-11 | 多出力電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007182226A JP2009022092A (ja) | 2007-07-11 | 2007-07-11 | 多出力電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009022092A true JP2009022092A (ja) | 2009-01-29 |
Family
ID=40361231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007182226A Withdrawn JP2009022092A (ja) | 2007-07-11 | 2007-07-11 | 多出力電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009022092A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012161162A (ja) * | 2011-01-31 | 2012-08-23 | Brother Ind Ltd | 複数電圧出力型電源装置 |
US8519689B2 (en) | 2010-08-31 | 2013-08-27 | Ricoh Company, Ltd. | Switching regulator |
JP2013208766A (ja) * | 2012-03-30 | 2013-10-10 | Brother Industries Ltd | 画像形成装置 |
JP2014054050A (ja) * | 2012-09-06 | 2014-03-20 | Isuzu Motors Ltd | 電圧調整制御回路 |
US8754580B2 (en) | 2009-03-17 | 2014-06-17 | Ricoh Company, Ltd. | Semiconductor apparatus and method of controlling operation thereof |
CN104917366A (zh) * | 2015-06-23 | 2015-09-16 | 杭州中恒派威电源有限公司 | 准谐振Boost软启动电路 |
CN110456696A (zh) * | 2019-07-31 | 2019-11-15 | 浪潮金融信息技术有限公司 | 一种智能自助终端控制系统 |
WO2023157611A1 (ja) * | 2022-02-18 | 2023-08-24 | ローム株式会社 | 駆動制御装置、車載電源システム、および車両 |
-
2007
- 2007-07-11 JP JP2007182226A patent/JP2009022092A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8754580B2 (en) | 2009-03-17 | 2014-06-17 | Ricoh Company, Ltd. | Semiconductor apparatus and method of controlling operation thereof |
US8519689B2 (en) | 2010-08-31 | 2013-08-27 | Ricoh Company, Ltd. | Switching regulator |
JP2012161162A (ja) * | 2011-01-31 | 2012-08-23 | Brother Ind Ltd | 複数電圧出力型電源装置 |
JP2013208766A (ja) * | 2012-03-30 | 2013-10-10 | Brother Industries Ltd | 画像形成装置 |
US9417592B2 (en) | 2012-03-30 | 2016-08-16 | Brother Kogyo Kabushiki Kaisha | Image forming apparatus |
JP2014054050A (ja) * | 2012-09-06 | 2014-03-20 | Isuzu Motors Ltd | 電圧調整制御回路 |
CN104917366A (zh) * | 2015-06-23 | 2015-09-16 | 杭州中恒派威电源有限公司 | 准谐振Boost软启动电路 |
CN110456696A (zh) * | 2019-07-31 | 2019-11-15 | 浪潮金融信息技术有限公司 | 一种智能自助终端控制系统 |
WO2023157611A1 (ja) * | 2022-02-18 | 2023-08-24 | ローム株式会社 | 駆動制御装置、車載電源システム、および車両 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100994452B1 (ko) | 동기 정류형 스위칭 레귤레이터 | |
JP2009022092A (ja) | 多出力電源回路 | |
JP2010063276A (ja) | 電流モード制御型スイッチングレギュレータ | |
JP2006311732A (ja) | 昇圧型dc−dc、および、昇圧型dc−dcを有する半導体装置 | |
JP2009022093A (ja) | 多出力電源装置 | |
JP2008061452A (ja) | 電源装置及びその動作制御方法 | |
JP2008113499A (ja) | 電源回路、電源制御回路および電源制御方法 | |
JP5865028B2 (ja) | Dcーdcコンバータ | |
JP5866920B2 (ja) | スイッチング装置及びその制御方法 | |
JP4997122B2 (ja) | 電源供給回路及びその動作制御方法 | |
JP2010220395A (ja) | 半導体装置及びその動作制御方法 | |
JP5157603B2 (ja) | 昇圧型dc−dcコンバータおよび電源駆動用半導体集積回路 | |
JP4416689B2 (ja) | スイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法 | |
JP5636826B2 (ja) | スイッチングレギュレータ | |
JP2005354860A (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP2011097732A (ja) | 昇降圧回路 | |
JP5721403B2 (ja) | 昇降圧回路及び昇降圧回路制御方法 | |
JP5423060B2 (ja) | 昇圧型スイッチングレギュレータ | |
JP2010029009A (ja) | 電源回路及びその電源回路を使用したシステム電源装置 | |
JP2011030391A (ja) | 電源供給装置 | |
JP2019179662A (ja) | 光源駆動装置および光源駆動方法 | |
JP2008086133A (ja) | 多出力電源装置 | |
JP2014112996A (ja) | 軽負荷検出回路、スイッチングレギュレータとその制御方法 | |
US10333400B2 (en) | Boost DC-DC converter including a switching element | |
JP5418817B2 (ja) | Dc−dc変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100222 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111005 |