(第1実施形態)
以下、第1実施形態を図1〜図6に従って説明する。
図1に示すように、DC−DCコンバータ1は、入力電圧Viに基づいてその入力電圧Viよりも低い出力電圧Voを生成するコンバータ部2と、そのコンバータ部2を制御する制御回路3とを有している。
まず、コンバータ部2の内部構成例を説明する。
入力電圧Viの供給される入力端子Piと、入力電圧Viよりも低い電位の電源線(ここでは、グランド)との間には、メイン側のトランジスタT1と同期側のトランジスタT2とが直列に接続されている。なお、メイン側のトランジスタT1はPチャネルMOSトランジスタであり、同期側のトランジスタT2はNチャネルMOSトランジスタである。
トランジスタT1は、その第1端子(ソース)が入力端子Piに接続されるとともに、第2端子(ドレイン)がトランジスタT2の第1端子(ドレイン)に接続されている。このトランジスタT2の第2端子(ソース)は、グランドに接続されている。
また、トランジスタT1の制御端子(ゲート)には制御回路3から制御信号DHが供給されるのに対し、トランジスタT2の制御端子(ゲート)には制御回路3から制御信号DLが供給される。これらトランジスタT1,T2は、制御信号DH,DLに応答して相補的にオン・オフする。
両トランジスタT1,T2間のノードLXは、コイルLの第1端子に接続されている。このコイルLの第2端子は出力端子Poに接続されている。このように、入力端子Piと出力端子Poとの間には、メイン側のトランジスタT1とコイルLとが直列に接続されている。また、上記コイルLの第2端子は平滑用のコンデンサC1の第1端子に接続されるとともに、そのコンデンサC1の第2端子はグランドに接続されている。このコンデンサC1は、出力電圧Voを平滑化する平滑回路に含まれる。なお、コイルLに直列に接続される抵抗は、コイルLに含まれる等化直流抵抗DCRであり、コンデンサC1に直列に接続される抵抗は、コンデンサC1に含まれる等価直列抵抗ESRである。
このようなコンバータ部2では、メイン側のトランジスタT1がオンし同期側のトランジスタT2がオフした場合に、入力電圧Viと出力電圧Voとの電位差に応じたコイル電流ILがコイルLに流れる。これにより、コイルLにはエネルギーが蓄積される。また、メイン側のトランジスタT1がオフし同期側のトランジスタT2がオンすると、コイルLに蓄えられたエネルギーが出力端子Poに向けて放出されるため、コイルLに誘導電流が流れる。このような動作が繰り返されることにより、入力電圧Viよりも降圧された出力電圧Voが出力端子Poに生成される。そして、その出力電圧Voが出力端子Poに接続される負荷(図示略)に供給される。なお、負荷には出力電流Ioも供給される。
制御回路3は、コンバータ部2から帰還される出力電圧Voに基づいて、制御信号DH,DLのパルス幅を調整する。この制御回路3は、抵抗R1,R2と、比較器(エラーコンパレータ)10と、RS−フリップフロップ(RS−FF回路)30と、タイマ回路40と、オン時間制御回路50と、駆動回路60とを有している。
比較器10の反転入力端子には、出力電圧Voに基づく帰還電圧VFBが供給される。本実施形態では、比較器10の反転入力端子に、抵抗R1,R2により生成された帰還電圧VFBが供給される。具体的には、抵抗R1の第1端子には、出力端子Poが接続されることにより、出力電圧Voが帰還される。また、抵抗R1の第2端子が抵抗R2の第1端子に接続され、その抵抗R2の第2端子がグランドに接続されている。そして、これら抵抗R1,R2間の接続点が比較器10の反転入力端子に接続されている。ここで、抵抗R1,R2は、それぞれの抵抗値に応じて、出力電圧Voを分圧した帰還電圧VFBを生成する。この帰還電圧VFBの値は、抵抗R1,R2の抵抗値の比と、出力電圧Voとグランドの電位差とに対応する。このため、抵抗R1,R2は、出力電圧Voに比例した帰還電圧VFBを生成することになる。
比較器10の非反転入力端子には、基準電源E1にて生成される基準電圧VR0が供給される。なお、基準電圧VR0の電圧値は、出力電圧Voの目標値(目標電圧)に応じて設定されている。
比較器10は、帰還電圧VFBと基準電圧VR0との比較結果に応じた出力信号S1を生成する。具体的には、比較器10は、帰還電圧VFBが基準電圧VR0よりも高いときにLレベルの出力信号S1を生成し、帰還電圧VFBが基準電圧VR0よりも低いときにHレベルの出力信号S1を生成する。この出力信号S1は、RS−FF回路30のセット端子Sに供給される。
RS−FF回路30のリセット端子Rには、タイマ回路40から出力される出力信号S2が供給される。このRS−FF回路30は、Hレベルの出力信号S1に応答して、出力端子QからHレベルの出力信号SG1を出力するとともに、反転出力端子XQからLレベルの出力信号SG2を出力する。また、RS−FF回路30は、Hレベルの出力信号S2に応答して、Lレベルの出力信号SG1を出力するとともに、Hレベルの出力信号SG2を出力する。すなわち、RS−FF回路30に対して、Hレベルの出力信号S1はセット信号であるとともに、Hレベルの出力信号S2はリセット信号である。そして、RS−FF回路30から出力される出力信号SG1は、タイマ回路40とオン時間制御回路50と駆動回路60とに供給される。
駆動回路60は、RS−FF回路30からの出力信号SG1,SG2に基づいて、コンバータ部2のトランジスタT1,T2を相補的にオン・オフさせる制御信号DH,DLを生成する。具体的には、駆動回路60は、Hレベルの出力信号SG1及びLレベルの出力信号SG2に応答してLレベルの制御信号DH,DLを生成する。これらLレベルの制御信号DH,DLに応答して、メイン側のトランジスタT1がオンするとともに同期側のトランジスタT2がオフする。また、駆動回路60は、Lレベルの出力信号SG1及びHレベルの出力信号SG2に応答してHレベルの制御信号DH,DLを生成する。これらHレベルの制御信号DH,DLに応答して、メイン側のトランジスタT1がオフするとともに同期側のトランジスタT2がオンする。このように、出力信号SG1がHレベルの期間(制御信号DHがLレベルの期間)ではトランジスタT1がオンされ、出力信号SG1がLレベルの期間(制御信号DHがHレベルの期間)ではトランジスタT1がオフされる。すなわち、出力信号SG1及び制御信号DHは、トランジスタT1がオンする時間(以下、「オン時間Ton」という。)とトランジスタT1がオフする時間(以下、「オフ時間Toff」という。)とに対応した信号と言える。なお、上記駆動回路60において、両トランジスタT1,T2が同時にオンしないように、制御信号DH,DLにデッドタイムを設定するようにしてもよい。
上記タイマ回路40には、オン時間制御回路50から制御信号S3が供給される。タイマ回路40は、Hレベルの出力信号SG1に応答して、その出力信号SG1の立ち上がりタイミングから所定時間経過後にHレベルとなる出力信号S2を生成する。ここで、上記所定時間は、上記制御信号S3に応じた時間である。具体的には、上記所定時間は、メイン側のトランジスタT1の実際のオンデューティ(デューティ)Dtureに依存する時間である。すなわち、タイマ回路40は、出力信号SG1の立ち上がりタイミングから、トランジスタT1のオンデューティDtureに依存する時間経過後にHレベルとなる出力信号S2を生成する。この出力信号S2は、RS−FF回路30のリセット端子Rに供給される。ここで、出力信号SG1の立ち上がりタイミングからHレベルの出力信号S2が出力されるまでの期間は、RS−FF回路30からHレベルの出力信号SG1が出力され、その出力信号SG1に応答してトランジスタT1がオンされる。このため、タイマ回路40及びオン時間制御回路50は、トランジスタT1のオン時間Tonを調整する調整回路として機能している。
オン時間制御回路50には、入力電圧Viが供給される。このオン時間制御回路50は、上記Hレベルの出力信号S2(リセット信号)の出力タイミングを制御する制御信号S3を生成する。例えば、オン時間制御回路50は、入力電圧ViとトランジスタT1のオン時間及びオフ時間とに基づいて制御信号S3を生成する。具体的には、オン時間制御回路50は、上記出力信号SG1及び入力電圧Viに応じて、トランジスタT1のオンデューティDtureと入力電圧Viに比例した制御信号S3を生成する。
なお、本実施形態において、DC−DCコンバータ1は電源装置の一例、トランジスタT1はスイッチ回路の一例、比較器10及びRS−FF回路30及び駆動回路60は制御部の一例、オン時間制御回路50は第1信号生成回路の一例、基準電圧VR0は参照電圧の一例である。
次に、オン時間制御回路50の内部構成例を説明する。
図2に示すように、オン時間制御回路50は、レベルシフト回路51と、ローパスフィルタ(Low Pass Filter:LPF)52とを有している。
レベルシフト回路51の入力端子には上記出力信号SG1が供給される。レベルシフト回路51の出力端子はLPF52内の抵抗R50の第1端子に接続されている。レベルシフト回路51の高電位側電源端子には入力電圧Viが供給され、レベルシフト回路51の低電位側電源端子にはグランドが接続されている。このレベルシフト回路51は、Hレベル(入力電圧Viとは異なる電圧レベル)の出力信号SG1を、入力電圧Viレベルの信号V1にレベル変換する。また、レベルシフト回路51は、Lレベル(グランドレベル)の出力信号SG1に応答して、グランドレベルの信号V1をLPF52に出力する。すなわち、レベルシフト回路51は、トランジスタT1のオン時間Tonに入力電圧Viレベルの信号V1を出力し、トランジスタT1のオフ時間Toffにグランドレベルの信号V1を出力する。
LPF52は、抵抗R50と、コンデンサC50とを有している。抵抗R50の第1端子はレベルシフト回路51の出力端子に接続されている。また、抵抗R50の第2端子はコンデンサC50の第1端子に接続され、そのコンデンサC50の第2端子はグランドに接続されている。これら抵抗R50とコンデンサC50との間のノードN50がタイマ回路40(図1参照)に接続され、そのノードN50から上記制御信号S3が出力される。このようなLPF52は、信号V1を累積平均化して制御信号S3を生成する。例えば信号V1がLPF52で十分に平均化されるとすると、制御信号S3の信号レベル(電圧値)は、
と表わすことができる。ここで、上記式5のDtureは、DC−DCコンバータ1(トランジスタT1)の実際のオンデューティ、すなわちトランジスタT1,T2のオン抵抗及びコイルLの等化直流抵抗DCRの出力電流Ioによる損失を考慮したオンデューティである。このオンデューティDtureは、トランジスタT1,T2のオン抵抗をそれぞれRt1,Rt2とすると、
と表わすことができる。
このように、オン時間制御回路50では、トランジスタT1のオン時間Ton及びオフ時間Toffに対応した出力信号SG1(つまり、トランジスタT1の実際のオンデューティDtureに対応した出力信号SG1)及び入力電圧Viに応じた信号V1がLPF52で積分される。具体的には、出力信号SG1のHレベル期間(トランジスタT1のオン時間Ton)だけ入力電圧Viレベルとなる信号V1がLPF52で平均化される。これにより、LPF52では、入力電圧Viの電圧値とトランジスタT1のオン時間及びオフ時間の長さとに基づいて、制御信号S3が生成される。換言すると、LPF52では、トランジスタT1のオンデューティDture及び入力電圧Viに比例した信号レベル(電圧値)の制御信号S3が生成される。このため、オンデューティDtureが大きくなるほど制御信号S3の信号レベルは高くなる。
なお、制御信号S3は第1信号の一例、LPF52は第1信号生成部の一例、抵抗R50は抵抗の一例、コンデンサC50は第2コンデンサの一例、信号V1は信号の一例である。
次に、タイマ回路40の内部構成例を説明する。
図3に示すように、タイマ回路40は、オペアンプ41と、抵抗R40,R41,R42と、NチャネルMOSトランジスタT40と、PチャネルMOSトランジスタT41,T42と、コンデンサC40と、スイッチSW40と、比較器42とを有している。
オペアンプ41の非反転入力端子には、入力電圧Viに応じた電圧VN40が供給される。本例では、オペアンプ41の非反転入力端子には、抵抗R40,R41により生成された電圧VN40が供給される。具体的には、抵抗R40の第1端子には、入力端子Piが接続されることにより、入力電圧Viが入力される。また、抵抗R40の第2端子が抵抗R41の第1端子に接続されるとともに、その抵抗R41の第2端子がグランドに接続されている。これら抵抗R40,R41間のノードN40がオペアンプ41の非反転入力端子に接続されている。ここで、抵抗R40,R41は、それぞれの抵抗値に応じて、入力電圧Viを分圧した電圧VN40を生成する。この電圧VN40の値は、抵抗R40,R41の抵抗値の比と、入力電圧Viとグランドの電位差とに対応する。このため、オペアンプ41の非反転入力端子には、入力電圧Viに比例した電圧VN40が供給されることになる。
オペアンプ41の出力端子はトランジスタT40のゲートに接続されている。このトランジスタT40のソースが抵抗R42の第1端子及びオペアンプ41の反転入力端子に接続されるとともに、その抵抗R42の第2端子がグランドに接続されている。また、トランジスタT40のドレインはトランジスタT41のドレインに接続されている。
抵抗R42の両端子間には、この抵抗R42に流れる電流と抵抗R42の抵抗値に応じた電位差が生じる。オペアンプ41は、抵抗R42とトランジスタT40との間のノードの電位を、ノードN40の電圧VN40と等しくするように、トランジスタT40のゲート電圧を生成する。すなわち、抵抗R42の第1端子の電圧がノードN40の電圧VN40になるように制御される。したがって、抵抗R42の両端子間には、この抵抗R42の抵抗値と、両端子間の電位差(電圧VN40)とに応じた電流I40が流れる。このため、電流I40は、
と表わすことができる。すなわち、抵抗R42の両端子間には、入力電圧Viに比例した電流I40が流れる。
上記トランジスタT41のソースにはバイアス電圧VBが供給される。また、トランジスタT41のゲートは、同トランジスタT41のドレインとPチャネルMOSトランジスタT42のゲートとに接続されている。なお、バイアス電圧VBは、入力電圧Vi、または図示しない電源回路により生成された電圧である。上記トランジスタT42のソースには、バイアス電圧VBが供給される。したがって、これらトランジスタT41とトランジスタT42とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタT41,T42の電気的特性に応じて、トランジスタT41に流れる電流I40に比例した電流I41をトランジスタT42に流す。この電流I41は、トランジスタT41,T42を含むカレントミラー回路のミラー比をM1とすると、
と表わすことができる。すなわち、電流I41は、入力電圧Viに比例した電流である。
トランジスタT42のドレインは、コンデンサC40の第1端子とスイッチSW40の第1端子とに接続されている。コンデンサC40の第2端子及びスイッチSW40の第2端子はグランドに接続されている。このように、スイッチSW40は、コンデンサC40に並列に接続されている。このスイッチSW40は、例えばPチャネルMOSトランジスタである。なお、コンデンサC40には、トランジスタT42から入力電圧Viに比例した電流I41が流れる。
スイッチSW40の制御端子には、トランジスタT1のオン時間Tonとオフ時間Toffに対応した出力信号SG1が供給される。このスイッチSW40は、出力信号SG1がLレベルであるとき(トランジスタT1がオフするとき)にオンする。このようにスイッチSW40がオンすると、コンデンサC40の両端子が互いに接続されるため、コンデンサC40の第1端子(ノードN41)の電圧VN41はグランドレベルになる。一方、スイッチSW40は、出力信号SG1がHレベルであるとき(トランジスタT1がオンするとき)にオフする。このようにスイッチSW40がオフすると、コンデンサC40は、トランジスタT42から供給される電流I41(入力電圧Viに依存した電流)により充電される。この結果、ノードN41の電圧VN41は、グランドレベルから入力電圧Viに比例した割合で電圧値が上昇する。すなわち、タイマ回路40は、メイン側のトランジスタT1がオフしているときにコンデンサC40の両端子間を短絡することにより、ノードN41の電圧VN41をグランドレベルにリセットする。そして、タイマ回路40は、トランジスタT1がオンすると、コンデンサC40の充電を開始する。その結果、ノードN41の電圧VN41が入力電圧Viに比例した割合で上昇する。このため、ノードN41の電圧VN41は、入力電圧Viの電圧値に基づいて変化する電圧となる。
ノードN41は比較器42の非反転入力端子に接続されている。この比較器42の反転入力端子には、上記オン時間制御回路50(図2参照)から制御信号S3が供給される。この比較器42は、ノードN41の電圧VN41と制御信号S3との比較結果に応じた出力信号S2を上記RS−FF回路30(図1参照)のリセット端子Rに出力する。具体的には、比較器42は、電圧VN41が制御信号S3よりも低いときにLレベルの出力信号S2を出力する一方、電圧VN41が制御信号S3よりも高くなるとHレベルの出力信号S2を出力する。このため、トランジスタT1がオンしてからHレベルの出力信号S2が出力されるまでの期間(つまり、トランジスタT1のオン時間Ton)は、電圧VN41と制御信号S3とに依存する。具体的には、トランジスタT1のオン時間Tonは、コンデンサC40の容量値をC40とすると、
と表わすことができる。さらに、トランジスタT1のオン時間Tonは、上記式5及び式8より、
と表わすことができる。すなわち、トランジスタT1のオン時間Tonは、トランジスタT1のオンデューティDtureに依存した時間となる。これは、オンデューティDture及び入力電圧Viに比例した制御信号S3と、入力電圧Viに比例した割合で上昇する電圧VN41との比較結果に応じて、トランジスタT1のオン時間Tonが決定されるためである。
なお、電圧VN41は第2信号の一例、電流I41は第1電流の一例、オペアンプ41、抵抗R40〜R42及びトランジスタT40〜T42、スイッチSW40、コンデンサC40は第2信号生成回路の一例である。また、オペアンプ41、抵抗R40〜R42及びトランジスタT40〜T42は第1電流生成回路の一例、出力信号SG1は第3信号の一例、スイッチSW40はスイッチの一例、コンデンサC40は第1コンデンサの一例、比較器42は調整回路及び比較器の一例である。
次に、タイマ回路40及びオン時間制御
回路50の作用を説明する。
上述したトランジスタT1のオンデューティDtureは、トランジスタT1のスイッチング周期Tと、トランジスタT1のオン時間Tonとの比で表わすこともできる。すなわち、オンデューティDtureは、
と表わすこともできる。上記式11より、トランジスタT1のスイッチング周期Tとそのスイッチング周期の逆数であるスイッチング周波数foscは、
と表わすことができる。このとき、トランジスタT1のオン時間Tonがタイマ回路40及びオン時間制御回路50によって調整(設定)される(上記式9,10参照)。具体的には、トランジスタT1のオンデューティDture及び入力電圧Viに比例した制御信号S3と、入力電圧Viに比例した傾きで上昇する電圧VN41との比較結果に応じてオン時間Tonが決定される。このため、スイッチング周波数foscは、入力電圧Vi及びオンデューティDtureに依存しない値になる。すなわち、スイッチング周波数foscは、式10及び式12より、
と表わすことができる。上記式13より、入力電圧Vi及びオンデューティDtureの項がキャンセルされ、スイッチング周波数foscは、タイマ回路40内の抵抗R40〜R42の抵抗値、コンデンサC40の容量値及びミラー比M1のみによって決定されることが分かる。このため、スイッチング周波数foscは、入力電圧Vi及びオンデューティDtureに依存しない一定値となる。したがって、出力電流Ioの変動に伴ってオンデューティDtureが変動した場合であっても、スイッチング周波数fosc(スイッチング周期T)を略一定に維持することができる。さらに、DC−DCコンバータ1は、入力電圧Viの変動に伴ってオンデューティDtureが変動した場合であっても、スイッチング周波数fosc(スイッチング周期T)を略一定に維持することができる。
次に、上記DC−DCコンバータ1の動作を図4及び図5に従って説明する。図4及び図5において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
図4に示す時刻t1において、帰還電圧VFBが基準電圧VR0よりも低くなると、比較器10からHレベルの出力信号S1が出力される。この出力信号S1の立ち上がりエッジに応答して、RS−FF回路30は、Hレベルの出力信号SG1及びLレベルの出力信号SG2をタイマ回路40、オン時間制御回路50及び駆動回路60に出力する。そして、駆動回路60は、Hレベルの出力信号SG1及びLレベルの出力信号SG2に応答して、Lレベルの制御信号DH,DLを出力する。これらLレベルの制御信号DH,DLに応答して、メイン側のトランジスタT1がオンされ同期側のトランジスタT2がオフされる。このようにメイン側のトランジスタT1がオンするオン時間Tonでは、入力端子PiからコイルLを通じて出力端子Poに至る電流経路が形成され、コイルLに入力電圧Viと出力電圧Voとの電位差に応じた電流が流れてコイルLにエネルギーが蓄積される。これにより、出力電圧Vo(帰還電圧VFB)が徐々に上昇する(時刻t1〜t2)。このように、制御回路3は、帰還電圧VFBが基準電圧VR0を横切ると、メイン側のトランジスタT1をオンさせるためのHレベルの制御信号DHを生成する。換言すると、帰還電圧VFBと基準電圧VR0との比較結果に応じてトランジスタT1のオンタイミングが設定される。
続いて、上記Hレベルの出力信号SG1に応答して、タイマ回路40は、出力信号SG1の立ち上がりタイミングから、トランジスタT1のオンデューティDtureに応じた時間経過後にHレベルの出力信号S2を出力する(時刻t2)。詳述すると、タイマ回路40では、Hレベルの出力信号SG1に応答してスイッチSW40がオフされ、ノードN41の電圧VN41が徐々に上昇する。そして、その電圧VN41が制御信号S3を横切ると、タイマ回路40からHレベルの出力信号S2が出力される。すると、RS−FF回路30は、そのHレベルの出力信号S2に応答してLレベルの出力信号SG1及びHレベルの出力信号SG2を出力する。そして、駆動回路60は、それらLレベルの出力信号SG1及びHレベルの出力信号SG2に応答して、Hレベルの制御信号DH,DLを生成する。これらHレベルの制御信号DH,DLに応答して、メイン側のトランジスタT1がオフされ同期側のトランジスタT2がオンされる。このようにトランジスタT1がオフするオフ時間Toffでは、グランドからコイルLを通じて出力端子Poに至る電流経路が形成され、コイルLに蓄えられたエネルギーが出力端子Poに向けて放出され、コイルLに誘導電流が流れる。これにより、出力電圧Vo(帰還電圧VFB)が徐々に低下する(時刻t2〜t3)。このように、制御回路3は、メイン側のトランジスタT1をオンしてから所定時間経過後に、メイン側のトランジスタT1をオフするとともに、同期側のトランジスタT2をオンする。換言すると、制御回路3は、帰還電圧VFBが基準電圧VR0よりも低くなると、トランジスタT1のオンデューティDtureに依存した所定時間だけメイン側のトランジスタT1をオンする。
そして、再び帰還電圧VFBが基準電圧VR0を横切ると(時刻t3)、比較器10からHレベルの出力信号SG1が出力されるため、制御回路3からLレベルの制御信号DH,DLが出力される。これにより、メイン側のトランジスタT1がオンされ同期側のトランジスタT2がオフされる。すなわち、所定のスイッチング周期Tが終了すると、次のスイッチング周期Tが開始され、そのスイッチング周期Tにおいて、オン時間Ton及びオフ時間Toffが順に実行される。このような動作が繰り返されることにより、出力電圧Voの平均値が基準電圧VR0に基づく目標電圧に維持される。
続いて、従来例と対比しつつ、出力電流Ioが変動した場合のDC−DCコンバータ1(特に、タイマ回路40及びオン時間制御回路50)の動作を説明する。
図4の例のように出力電流Ioが小さい軽負荷の場合には、オンデューティDture(=Ton/T)が小さい(実線参照)。これに対し、出力電流Ioが大きくなると(重負荷になると)、軽負荷の場合に比べてオンデューティDtureが大きくなる(破線参照)。このとき、従来のDC−DCコンバータ4では、入力電圧Vi及び出力電圧Voが安定している定常状態である場合には、出力電流Io(負荷)の変動に関わらず、トランジスタT11のオン時間Tonが一定となる。このため、従来のDC−DCコンバータ4では、負荷が軽負荷から重負荷に変動した場合には、トランジスタT11のオンデューティDtureを大きくするために、スイッチング周期Tを短くする(スイッチング周波数foscを高くする)。したがって、従来のDC−DCコンバータ4では、出力電流Ioの変動に伴ってスイッチング周波数foscが変動する。
これに対し、本実施形態のDC−DCコンバータ1では、図5に示すように、出力電流Io(負荷)の変動に伴うオンデューティDtureの変動に応じて、トランジスタT1のオン時間Tonを調整することにより、スイッチング周波数foscを略一定に維持している。詳述すると、図5(a)に示すように、軽負荷から重負荷への変動に伴ってオンデューティDtureが大きくなると、オン時間制御回路50で生成される制御信号S3の電圧値が軽負荷の場合よりも高くなる(図中の矢印参照)。すると、タイマ回路40の比較器42で電圧VN41と比較される基準電圧(制御信号S3)が上昇することになる。ここで、入力電圧Viが一定である場合には、トランジスタT1のオン時間Tonにおける電圧VN41の上昇傾き(単位時間当たりの変化量)は一定である。このため、オンデューティDtureの変動に伴って制御信号S3の電圧値が上昇すると、出力信号SG1の立ち上がりエッジから、電圧VN41が制御信号S3を横切るまでの時間が長くなる(破線参照)。すなわち、重負荷の場合には、トランジスタT1のオン時間Tonが軽負荷の場合よりも長くなる。これにより、出力電流Io(負荷)が変動しても、その変動に伴うスイッチング周波数foscの変動を抑制することができる。
さらに、負荷が変動したときのDC−DCコンバータ1の過渡的な動作について説明する。
例えば図5(b)に示すように、時刻t5において負荷の変動に伴って出力電流Ioが急増すると、その急増直後の時刻t5〜t6では、一時的にスイッチング周期Tが短くなる(スイッチング周波数foscが高くなる)。すなわち、従来のDC−DCコンバータ4と同様に、スイッチング周期Tが短く調整されることにより、オンデューティDtureが時刻t5前(軽負荷のとき)よりも大きくなる。このようにオンデューティDtureが大きくなると、制御信号S3の電圧値が上昇するため、トランジスタT1のオン時間Tonが長くなる(時刻t6〜t7)。すると、オン時間Tonが長くなったことに伴って、スイッチング周波数foscが低くなる。このような動作により、重負荷時におけるトランジスタT1のスイッチング周波数foscが軽負荷時と略同じスイッチング周波数に収束していく。すなわち、出力電流Io(負荷)が変動しても、定常状態では、トランジスタT1のスイッチング周波数foscがタイマ回路40の抵抗R40〜R42等で設定された周波数に維持される。
図6は、本実施形態のDC−DCコンバータ1と従来のDC−DCコンバータ4において、出力電流Ioを変動させたときの定常状態におけるスイッチング周波数foscの変動についてシミュレーションした結果を示している。なお、図6のシミュレーション条件は、入力電圧Viが12[V]、出力電圧Voが1.2[V]、コイルL,L11のインダクタンス値が1.5[μH]、コンデンサC1,C11の容量値が44[μF]である。また、上記シミュレーション条件は、トランジスタT1,T11のオン抵抗Rt1,Rt11の抵抗値が100[mΩ]、トランジスタT2,T12のオン抵抗Rt2,Rt12の抵抗値が100[mΩ]、コイルL,L11の等化直流抵抗DCRの抵抗値が100[mΩ]である。さらに、上記シミュレーション条件は、無負荷時のスイッチング周波数foscが700[kHz]に設定されている。そして、図6は、出力電流Ioを0[A]、0.5[A]、1[A]、1.5[A]、2[A]、2.5[A]、3[A]に設定したときのDC−DCコンバータ1,4の定常状態におけるスイッチング周波数foscをそれぞれ測定した結果を示している。
図6に示すように、従来のDC−DCコンバータ4(破線参照)では、出力電流Ioの増加に伴ってスイッチング周波数foscが高くなる。例えば従来のDC−DCコンバータ4では、出力電流Ioが3[A]のときのスイッチング周波数foscが、出力電流Ioが0[A]のとき(無負荷のとき)のスイッチング周波数foscより約50%変動している。なお、スイッチング周波数foscが高くなる理由は前述した通りである。
これに対し、本実施形態のDC−DCコンバータ1(実線参照)では、出力電流Ioが増加しても、スイッチング周波数foscが略一定に維持されている。例えば本実施形態のDC−DCコンバータ1では、出力電流Ioが3[A]のときのスイッチング周波数foscが、無負荷のときのスイッチング周波数foscから約1%程度しか変動していない。このようなシミュレーション結果からも明らかなように、本実施形態のDC−DCコンバータ1では、出力電流Ioの変動に伴うスイッチング周波数foscの変動が好適に抑制されている。
以上説明したように、本実施形態によれば、以下の効果を奏することができる。
(1)トランジスタT1のオンデューティDture及び入力電圧Viに比例した制御信号S3と、入力電圧Viに比例した割合で上昇する電圧VN41との比較結果に応じて、トランジスタT1のオン時間Tonを決定するようにした。これにより、トランジスタT1(DC−DCコンバータ1)のスイッチング周波数foscがオンデューティDture及び入力電圧Viに依存しない一定値となる。このため、出力電流Ioの変動に伴ってオンデューティDtureが変動した場合であっても、スイッチング周波数foscを略一定に維持することができる。また、入力電圧Viの変動に伴ってオンデューティDtureが変動した場合であっても、スイッチング周波数foscを略一定に維持することができる。
さらに、トランジスタT1のオンデューティDtureに比例した信号レベル(電圧値)の制御信号S3に基づいてオン時間Tonが決定されるため、そのオンデューティDtureに依存しないスイッチング周波数foscを容易に設定することができる。また、入力電圧Viに比例した制御信号S3と入力電圧Viに比例した割合で上昇する電圧VN41との比較結果に基づいてオン時間Tonが決定されるため、入力電圧Viに依存しないスイッチング周波数foscを容易に設定することができる。さらに、電圧VN41を生成する電流I41は、入力電圧Viが一定であれば、トランジスタT1のオンデューティDtureの変動に伴ってその電流値が変動しない。このため、上記第2の従来技術のようにトランジスタT11のオン時間Tonに応じて電流値が異なる電流I90によりスイッチング周波数foscを決定する場合に比べて、スイッチング周波数foscの設定を容易に行うことができる。
(2)トランジスタT1のオン時間Ton及びオフ時間Toffに対応した制御信号S3と入力電圧Viとに応じた信号V1をLPF52で平均化して制御信号S3を生成するようにした。これにより、抵抗R50とコンデンサC50とを有するLPF52という単純な回路によって、トランジスタT1のオンデューティDture及び入力電圧Viに比例した制御信号S3を生成することができる。このような単純なLPF52によって、信号V1がDC変換され制御信号S3が生成されるため、回路的な相対誤差が少ない状態で制御信号S3を生成することができる。すなわち、DC−DCコンバータ1は、上記第2の従来技術のように電流I90を生成するのに複雑な回路が必要な場合に比べて、高精度に制御信号S3を生成することができる。したがって、DC−DCコンバータ1では、スイッチング周波数foscの設定を容易に行うことができる。
(3)式13より、トランジスタT1(DC−DCコンバータ1)のスイッチング周波数foscを、抵抗R40〜R42の抵抗値、コンデンサC40の容量値、及びミラー比M1のみによって設定することができる。したがって、DC−DCコンバータ1では、スイッチング周波数foscの設定を容易に行うことができる。さらに、ミラー比M1を「1」に設定すれば、抵抗R40〜R42の抵抗値とコンデンサC40の容量値のみでスイッチング周波数foscを設定することができる。
(第2実施形態)
以下、第2実施形態について、図7〜図12に従って説明する。この実施形態のDC−DCコンバータ1aでは、制御回路3aの内部構成が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、本実施形態のコンデンサC1としては、例えば等価直列抵抗ESRの小さいセラミックコンデンサが用いられる。
制御回路3aは、抵抗R1,R2と、比較器(エラーコンパレータ)11と、参照電圧生成回路20と、RS−FF回路30と、タイマ回路40aと、オン時間制御回路50aと、駆動回路60とを有している。
比較器11の反転入力端子には、出力電圧Voに基づく帰還電圧VFBが供給され、比較器11の非反転入力端子には、参照電圧生成回路20から参照電圧VR1が供給される。ここで、参照電圧生成回路20には、入力電圧Viと、基準電源E1にて生成される基準電圧VR0と、RS−FF回路30の出力端子Qから出力される出力信号SG1とが入力される。この参照電圧生成回路20は、基準電圧VR0に応じて生成される第1電流と、入力電圧Viに比例した第2電流との差分電流に応じて、コイルLに流れるコイル電流ILの変化の割合に応じた割合で電圧値が変化する参照電圧VR1を生成する。例えば参照電圧生成回路20は、第1電流と第2電流との差分電流に応じて、上記コイル電流ILと逆相の関係で電圧値が変動する参照電圧VR1を生成する。また、参照電圧生成回路20は、参照電圧VR1の平均値が基準電圧VR0と一致するように参照電圧VR1を生成する。
比較器11は、帰還電圧VFBと参照電圧VR1との比較結果に応じた出力信号S1aを生成する。具体的には、比較器11は、帰還電圧VFBが参照電圧VR1よりも高いときにLレベルの出力信号S1aを生成し、帰還電圧VFBが参照電圧VR1よりも低いときにHレベルの出力信号S1aを生成する。この出力信号S1aは、RS−FF回路30のセット端子Sに供給される。
上記タイマ回路40aには、オン時間制御回路50aから制御信号S4が供給される。タイマ回路40aは、Hレベルの出力信号SG1に応答して、その出力信号SG1の立ち上がりタイミングから所定時間経過後にHレベルとなる出力信号S2を生成する。ここで、上記所定時間は、上記制御信号S4に応じた時間である。具体的には、上記所定時間は、メイン側のトランジスタT1の実際のオンデューティDtureに依存する時間である。すなわち、タイマ回路40aは、出力信号SG1の立ち上がりタイミングから、トランジスタT1のオンデューティDtureに依存する時間経過後にHレベルとなる出力信号S2を生成する。この出力信号S2は、RS−FF回路30のリセット端子Rに供給される。ここで、出力信号SG1の立ち上がりタイミングからHレベルの出力信号S2が出力されるまでの期間は、RS−FF回路30からHレベルの出力信号SG1が出力され、その出力信号SG1に応答してトランジスタT1がオンされる。このため、タイマ回路40a及びオン時間制御回路50aは、トランジスタT1のオン時間Tonを調整する調整回路として機能している。なお、上記タイマ回路40aは、図3に示した比較器42の反転入力端子に制御信号S3の代わりに制御信号S4が入力される点のみが、上記第1実施形態のタイマ回路40と異なる。このため、タイマ回路40a内の各要素についての詳細な説明は省略する。
オン時間制御回路50aは、参照電圧生成回路20で生成される電流I20を検出する。具体的には、オン時間制御回路50aは、トランジスタT1のオンデューティDtureと入力電圧Viに比例した電流I20を検出する。このオン時間制御回路50aは、上記検出した電流I20に基づいて、上記Hレベルの出力信号S2(リセット信号)の出力タイミングを制御する制御信号S4を生成する。例えば、オン時間制御回路50aは、上記電流I20に応じて、入力電圧ViとトランジスタT1のオン時間及びオフ時間とに基づく制御信号S4を生成する。具体的には、オン時間制御回路50aは、上記電流I20に応じて、トランジスタT1のオンデューティDtureと入力電圧Viに比例した制御信号S4を生成する。
なお、本実施形態において、DC−DCコンバータ1aは電源装置の一例、比較器11及びRS−FF回路30及び駆動回路60は制御部の一例、オン時間制御回路50aは第1信号生成回路の一例、比較器11はエラーコンパレータの一例、参照電圧生成回路20は参照電圧生成回路の一例、出力端子Poは出力端の一例である。
次に、上記DC−DCコンバータ1aの動作を図8に従って簡単に説明する。なお、図8において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
図8に示す時刻t11において参照電圧VR1が帰還電圧VFBよりも高くなると、比較器11からHレベルの出力信号S1aが出力される。このHレベルの出力信号S1aに応答して、RS−FF回路30は、Hレベルの出力信号SG1及びLレベルの出力信号SG2を出力する。そして、駆動回路60は、それらHレベルの出力信号SG1及びLレベルの出力信号SG2に応答して、Lレベルの制御信号DH,DLを生成する。すると、Lレベルの制御信号DHに応答して、メイン側のトランジスタT1がオンされ同期側のトランジスタT2がオフされる。このように、制御回路3aは、参照電圧VR1が帰還電圧VFBを横切ると、メイン側のトランジスタT1をオンさせるためのHレベルの制御信号DHを生成する。換言すると、帰還電圧VFBと参照電圧VR1との比較結果に応じてトランジスタT1のオンタイミングが設定される。
トランジスタT1のオン時間Tonでは、入力電圧Viと出力電圧Voとの電位差に応じたコイル電流ILがコイルLに流れ、コイルLにエネルギーが蓄積される。このオン時間Tonでは、コイル電流ILが時間の経過とともに所定の傾きm1で増加する。具体的には、オン時間Tonにおけるコイル電流ILの傾きm1は、入力電圧Vi及び出力電圧Voの電圧値をそれぞれVi,Voとし、コイルLのインダクタンス値をLとすると、
となる。すなわち、オン時間Tonにおけるコイル電流ILは、入力電圧Viと出力電圧Voとの電位差に比例して増加する。
続いて、上記Hレベルの出力信号SG1に応答して、タイマ回路40aは、出力信号SG1の立ち上がりタイミングから、トランジスタT1のオンデューティDtureに応じた所定時間経過後にHレベルの出力信号S2を出力する(時刻t12)。詳述すると、タイマ回路40aでは、Hレベルの出力信号SG1に応答してスイッチSW40がオフされ、ノードN41の電圧VN41が徐々に上昇する。そして、その電圧VN41が制御信号S4を横切ると、タイマ回路40aからHレベルの出力信号S2が出力される。すると、RS−FF回路30は、そのHレベルの出力信号S2に応答して、Lレベルの出力信号SG1及びHレベルの出力信号SG2を出力する。そして、駆動回路60は、それらLレベルの出力信号SG1及びHレベルの出力信号SG2に応答して、Hレベルの制御信号DH,DLを生成する。これらHレベルの制御信号DH,DLに応答して、メイン側のトランジスタT1がオフされ同期側のトランジスタT2がオンされる。このように、制御回路3aは、メイン側のトランジスタT1をオンしてから所定時間経過後に、メイン側のトランジスタT1をオフするとともに、同期側のトランジスタT2をオンする。換言すると、制御回路3aは、帰還電圧VFBが参照電圧VR1よりも低くなると、トランジスタT1のオンデューティDtureに応じた所定時間だけメイン側のトランジスタT1をオンする(時刻t11〜t12)。
トランジスタT1のオフ時間Toffでは、上記オン時間TonでコイルLに蓄えられたエネルギーが出力端子Poに向けて放出され、コイルLに誘導電流が流れる。このオフ時間Toffでは、コイル電流ILが時間の経過とともに所定の傾きm2で減少する。具体的には、オフ時間Toffにおけるコイル電流ILの傾きm2は、
となる。すなわち、オフ時間Toffにおけるコイル電流ILは、出力電圧Voに比例して減少する。
そして、再び参照電圧VR1が帰還電圧VFBを横切ると(時刻t13)、制御回路3aは、メイン側のトランジスタT1をオンするとともに、同期側のトランジスタT2をオフする。すなわち、所定のスイッチング周期Tが終了すると、次のスイッチング周期Tが開始され、そのスイッチング周期Tにおいて、オン時間Ton及びオフ時間Toffが順に実行される。このような動作が繰り返されることにより、出力電圧Voが基準電圧VR0に基づく目標電圧に維持される。
次に、参照電圧生成回路20の内部構成の一例を説明する。
図9に示すように、参照電圧生成回路20は、誤差増幅回路21と、トランスコンダクタンスアンプ(gmアンプ)22と、抵抗R20,R21と、コンデンサC20,C21と、スイッチ素子SW20と、電流源23とを有している。
誤差増幅回路21の非反転入力端子には基準電圧VR0が供給される。この誤差増幅回路21の出力端子は、抵抗R20の第1端子とgmアンプ22の入力端子に接続されている。抵抗R20の第2端子がコンデンサC20の第1端子に接続され、そのコンデンサC20の第2端子が誤差増幅回路21の反転入力端子に接続されている。
gmアンプ22の出力端子が抵抗R21の第1端子に接続され、その抵抗R21の第2端子が誤差増幅回路21の反転入力端子とコンデンサC20の第2端子に接続されている。なお、抵抗R20,R21及びコンデンサC20はローパスフィルタとして機能する。
上記gmアンプ22の出力端子はスイッチ素子SW20の第1端子に接続されている。このgmアンプ22は、誤差増幅回路21の出力電圧VN20(ノードN20の電圧)を電流に変換し、出力電圧VN20に応じたアンプ電流I20を生成する。例えばgmアンプ22は、そのgmアンプ22とスイッチ素子SW20との間のノードN21に上記アンプ電流I20を吐き出す。
上記スイッチ素子SW20の第2端子は電流源23の第1端子に接続され、その電流源23の第2端子はグランドに接続されている。スイッチ素子SW20は、例えばNチャネルMOSトランジスタである。また、電流源23は、入力電圧Viに比例した電流I21(=β×Vi)を流す。例えば電流源23は、上記ノードN21から電流I21を吸い込む。
gmアンプ22とスイッチ素子SW20との間のノードN21はコンデンサC21の第1端子に接続され、そのコンデンサC21の第2端子はグランドに接続されている。このコンデンサC21には、アンプ電流I20と電流I21とに応じた電流I22が流れる。そして、コンデンサC21の第1端子(ノードN21)の電圧(コンデンサC21の充電電圧)が上記参照電圧VR1として出力される。
上記スイッチ素子SW20の制御端子には、トランジスタT1のオン時間Ton及びオフ時間Toffに対応した出力信号SG1が供給される。このスイッチ素子SW20は、出力信号SG1がLレベルであるとき(トランジスタT1がオフするとき)にオフする。このようにスイッチ素子SW20がオフすると、電流源23がノードN21から切り離される。このため、コンデンサC21にはアンプ電流I20(電流I22)が流れる。これにより、コンデンサC21は、電流I22(アンプ電流I20)により充電される。この結果、図8に示すように、出力信号SG1がLレベルの期間(トランジスタT1のオフ時間Toff)では、参照電圧VR1が時間の経過とともに所定の傾きm3で上昇する。具体的には、オフ時間Toffにおける参照電圧VR1の傾きm3は、コンデンサC21の容量値をC21とすると、
となる。
一方、図9に示したスイッチ素子SW20は、出力信号SG1がHレベルであるとき(トランジスタT1がオンするとき)にオンする。このようにスイッチ素子SW20がオンすると、電流源23がスイッチ素子SW20を介してノードN21に接続される。このため、コンデンサC21には、アンプ電流I20と電流I21とに応じた電流I22が流れる。具体的には、コンデンサC21には、アンプ電流I20と電流I21との差分電流となる電流I22(=I21−I20)が流れる。これにより、コンデンサC21は、電流I22(アンプ電流I20と電流I21との差分電流)により放電される。この結果、図8に示すように、出力信号SG1がHレベルの期間(トランジスタT1のオン時間Ton)では、参照電圧VR1が時間の経過とともに所定の傾きm4で低下する。具体的には、オン時間Tonにおける参照電圧VR1の傾きm4は、
となる。
このような図9に示した参照電圧生成回路20では、Hレベルの出力信号SG1に応答してスイッチ素子SW20がオンされると、コンデンサC21は、入力電圧Viに比例した電流I21(=β×Vi)とgmアンプ22のアンプ電流I20との差分電流によって放電される。ここで、トランジスタT1のオン・オフを決定する出力信号SG1によってスイッチ素子SW20がオン・オフ制御され、且つコンデンサC21に蓄積された電荷は電流I21によって引き抜かれるため、コンデンサC21から放電される電流の平均値Iaは、
となる。
また、抵抗R20,R21及びコンデンサC20を含むローパスフィルタは、コンデンサC21の充電電圧である参照電圧VR1を累積平均化する。すなわち、誤差増幅回路21の反転入力端子には、参照電圧VR1の平均値が供給される。この誤差増幅回路21は、参照電圧VR1の平均値が基準電圧VR0と等しくなるように出力電圧VN20を変更する。そして、その出力電圧VN20に応じたアンプ電流I20がgmアンプ22で生成され、そのアンプ電流I20がコンデンサC21を充電するために流れる。すなわち、誤差増幅回路21及びgmアンプ22等によるフィードバック制御によって、コンデンサC21から放電される電流の平均値Iaと等しくなるように上記アンプ電流I20が生成される。このため、アンプ電流I20は、
と表わすことができる。
このように、入力電圧Viに比例した電流I21を流す電流源23とコンデンサC21とを接離するスイッチ素子SW20を、実際のオンデューティDtureに対応する出力信号SG1によりオン・オフし、コンデンサC21の充電電圧の平均値が基準電圧VR0と等しくなるようにアンプ電流I20の電流値を制御するようにした。これにより、スイッチング周期Tのうち出力信号SG1のHレベル期間(トランジスタT1のオン時間Ton)だけコンデンサC21に流れる電流I21がコンデンサC21で積分され、その積分値と等しくなるようにアンプ電流I20の電流値が制御される。したがって、アンプ電流I20は、上記式19に示したように、トランジスタT1のオンデューティDture及び入力電圧Viに比例した電流値となる。
ところで、入力電圧Viと出力電圧Voが安定している場合、入力電圧Viは、出力電圧Voと、トランジスタT1のオンデューティDtureとに応じた電圧になる。したがって、入力電圧Viは、
となる。このため、電流I20は、
と表わすことができる。
上記式16、式17及び式21から、トランジスタT1のオフ時間Toffにおける参照電圧VR1の傾きm3及びオン時間Tonにおける参照電圧VR1の傾きm4は、
と表わすことができる。すなわち、オフ時間Toffにおける参照電圧VR1は、出力電圧Voに比例して上昇し、オン時間Tonにおける参照電圧VR1は、入力電圧Viと出力電圧Voとの電位差に比例して低下する。
以上のことから、参照電圧VR1は、コイル電流ILと逆相の電圧信号と言える。具体的には、参照電圧VR1は、コイル電流ILと逆相の三角波を持つ電圧信号と言える。より具体的には、参照電圧VR1は、コイル電流ILのリップル成分(変動成分)とは逆方向に、該リップル成分の変化の割合に応じた割合で変動する電圧信号と言える。詳述すると、図8に示すように、オン時間Ton(時刻t11〜t12参照)では、コイル電流ILが入力電圧Viと出力電圧Voとの電位差に比例した傾きm1で増加する一方で、参照電圧VR1が入力電圧Viと出力電圧Voとの電位差に比例した傾きm4で低下する。また、オフ時間Toff(時刻t12〜t13参照)では、コイル電流ILが出力電圧Voに比例した傾きm2で減少する一方で、参照電圧VR1が出力電圧Voに比例した傾きm3で上昇する。このように、参照電圧VR1とコイル電流ILとは、周期(周波数)が同一の信号であって、互いの位相が約180度ずれた信号である。このため、例えば参照電圧VR1の振幅の極小点とコイル電流ILの振幅の極大点とが時間的に一致し(時刻t12参照)、参照電圧VR1の振幅の極大点とコイル電流ILの振幅の極小点とが時間的に一致する(時刻t13参照)。
そして、上述した誤差増幅回路21及びgmアンプ22等によるフィードバック制御によって、参照電圧VR1は、その平均値が基準電圧VR0と等しくなるように制御されている。
ところで、DC−DCコンバータ1aの負帰還ループの利得は、入力電圧Viに比例するとともに、参照電圧VR1のスロープ量Vslpに反比例する。したがって、周波数が0[Hz]の時の利得Gainは、
と表わすことができる。ここで、オフ時間Toffにおける参照電圧VR1のスロープ量Vslpは、上記式22より、
となる。このため、上記式25から明らかなように、アンプ電流I20(電流I21)の比例係数β及びコンデンサC21の容量値を調整することにより、参照電圧VR1のスロープ量Vslpを調整することができる。さらに、上記式24及び式25から明らかなように、電流I21の比例係数β及びコンデンサC21の容量値を調整することにより、負帰還ループの利得Gainを調整することができる。
なお、本実施形態において、誤差増幅回路21、gmアンプ22、抵抗R20,R21及びコンデンサC20は第4電流生成回路の一例、アンプ電流I20は第4電流の一例、電流源23は第2電流源の一例、電流I21は第5電流の一例、電流I22は差分電流の一例である。また、スイッチ素子SW20は第2スイッチ素子の一例、コンデンサC21は第4コンデンサの一例である。
次に、オン時間制御回路50aの内部構成の一例を説明する。
図9に示すように、オン時間制御回路50aは、gmアンプ22から出力されるアンプ電流I20を検出し、その検出した電流量に応じた制御信号S4を生成する。オン時間制御回路50aは、アンプ電流I20と等しい電流値の電流I20bを抵抗R51に流す。この抵抗R51の第1端子は、上記アンプ電流I20を検出するための検出端子とタイマ回路40a内の比較器42(図3参照)の反転入力端子とに接続されている。また、抵抗R51の第2端子は、グランドに接続されている。そして、抵抗R51の第1端子の電圧が制御信号S4として出力される。このため、制御信号S4の信号レベル(電圧値)は、抵抗R51の抵抗値をR51とすると、上記式19より、
となる。
このように、オン時間制御回路50aは、トランジスタT1のオンデューティDture及び入力電圧Viに比例したアンプ電流I20を検出し、そのアンプ電流I20と等しい電流値の電流I20bを抵抗R51で電圧に変換して制御信号S4を生成する。このため、オン時間制御回路50aでは、オンデューティDture、入力電圧Vi及び抵抗R51の抵抗値に比例した制御信号S4が生成される。このため、オンデューティDtureが大きくなるほど制御信号S4の信号レベルは高くなる。
なお、本実施形態において、制御信号S4は第1信号の一例、オン時間制御回路50a(抵抗R51)は第2電流電圧変換回路の一例である。
次に、タイマ回路40a及びオン時間制御回路50aの作用を説明する。
上記式26で示される制御信号S4がタイマ回路40a内の比較器42(図3参照)の反転入力端子に供給される。この比較器42は、ノードN41の電圧VN41が制御信号S4よりも低いときにLレベルの出力信号S2を出力する一方、電圧VN41が制御信号S4よりも高くなるとHレベルの出力信号S2を出力する。このため、トランジスタT1がオンしてからHレベルの出力信号S2が出力されるまでの期間(つまり、トランジスタT1のオン時間Ton)は、電圧VN41と制御信号S4とに依存する。具体的には、トランジスタT1のオン時間Tonは、
と表わすことができる。さらに、トランジスタT1のオン時間Tonは、上記式8及び式26より、
と表わすことができる。すなわち、トランジスタT1のオン時間Tonは、トランジスタT1のオンデューティDtureに依存した時間となる。これは、トランジスタT1のオンデューティDture及び入力電圧Viに比例した制御信号S4と、入力電圧Viに比例した傾きで上昇する電圧VN41との比較結果に応じて、トランジスタT1のオン時間Tonが決定されるためである。
上記式12及び上記式28より、DC−DCコンバータ1aのスイッチング周波数foscは、
となる。上記式29より、入力電圧Vi及びオンデューティDtureの項がキャンセルされ、スイッチング周波数foscは、タイマ回路40a内の抵抗R40〜R42の抵抗値、コンデンサC40の容量値、ミラー比M1、抵抗R51の抵抗値及び電流I21の比例係数βのみによって決定されることが分かる。このため、スイッチング周波数foscは、入力電圧Vi及びオンデューティDtureに依存しない一定値となる。したがって、出力電流Ioの変動に伴ってオンデューティDtureが変動した場合であっても、スイッチング周波数fosc(スイッチング周期T)を略一定に維持することができる。さらに、DC−DCコンバータ1aは、入力電圧Viの変動に伴ってオンデューティDtureが変動した場合であっても、スイッチング周波数fosc(スイッチング周期T)を略一定に維持することができる。
次に、上記gmアンプ22の内部構成の一例を説明する。
図10に示すように、gmアンプ22は、NチャネルMOSトランジスタT20と、抵抗R22と、PチャネルMOSトランジスタT21,T22とを有している。
トランジスタT20のゲートには、ノードN20が接続されており、誤差増幅回路21の出力電圧VN20が供給される。トランジスタT20のソースは抵抗R22の第1端子に接続され、その抵抗R22の第2端子はグランドに接続されている。また、トランジスタT20のドレインはトランジスタT21のドレインに接続されている。このトランジスタT20は、出力電圧VN20によってオン・オフ制御されるとともに、出力電圧VN20によってオン抵抗が制御される。このトランジスタT20には、出力電圧VN20に比例した電流I23が流れる。
トランジスタT21のソースにはバイアス電圧VBが供給される。また、トランジスタT21のゲートは、同トランジスタT21のドレインとトランジスタT22のゲートとに接続されている。このトランジスタT22は、そのソースにバイアス電圧VBが供給され、ドレインに上記ノードN21が接続されている。したがって、これらトランジスタT21とトランジスタT22とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタT21,T22の電気的特性に応じて、トランジスタT21に流れる電流I23に比例した上記アンプ電流I20をトランジスタT22に流す。すなわち、トランジスタT22は、ノードN21にアンプ電流I20を吐き出す。
ここで、上記オン時間制御回路50aにおいてアンプ電流I20を検出する回路としては、例えばトランジスタT21,T22とカレントミラー接続されたPチャネルMOSトランジスタT50を用いることができる。このトランジスタT50のゲートには、トランジスタT21,T22のゲート及びトランジスタT21のドレインが接続されている。また、トランジスタT50は、そのソースにバイアス電圧VBが供給され、ドレインが上記抵抗R51の第1端子に接続されている。したがって、トランジスタT21とトランジスタT50とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタT21,T50の電気的特性に応じて、トランジスタT21に流れる電流I23に比例した電流I20bを流す。ここで、トランジスタT50は、トランジスタT22と同一の電気的特性を持つ。このため、トランジスタT50は、トランジスタT22が流すアンプ電流I20と等しい電流値の電流I20bを抵抗R51に流す。これにより、オン時間制御回路50aでは、トランジスタT1のオンデューティDture、入力電圧Vi及び抵抗R51の抵抗値に比例した制御信号S4を生成することができる。なお、上記トランジスタT50は第2電流電圧変換回路の一例である。
次に、上記電流源23の内部構成の一例を説明する。
図11に示すように、電流源23は、抵抗R23,R24,R25と、オペアンプ24と、NチャネルMOSトランジスタT23と、PチャネルMOSトランジスタT24,T25と、NチャネルMOSトランジスタT26,T27とを有している。
オペアンプ24の非反転入力端子には、入力電圧Viに応じた電圧VN22が供給される。本例では、オペアンプ24の非反転入力端子には、抵抗R23,R24により生成された電圧VN22が供給される。具体的には、抵抗R23の第1端子には、入力端子Piが接続されることにより、入力電圧Viが入力される。また、抵抗R23の第2端子が抵抗R24の第1端子に接続されるとともに、その抵抗R24の第2端子がグランドに接続されている。これら抵抗R23,R24間のノードN22がオペアンプ24の非反転入力端子に接続されている。ここで、抵抗R23,R24は、それぞれの抵抗値に応じて、入力電圧Viを分圧した電圧VN22を生成する。この電圧VN22の値は、抵抗R23,R24の抵抗値の比と、入力電圧Viとグランドの電位差とに対応する。このため、オペアンプ24の非反転入力端子には、入力電圧Viに比例した電圧VN22が供給されることになる。
オペアンプ24の出力端子は、トランジスタT23のゲートに接続されている。このトランジスタT23のソースが抵抗R25の第1端子及びオペアンプ24の反転入力端子に接続されるとともに、その抵抗R25の第2端子がグランドに接続されている。また、トランジスタT23のドレインはトランジスタT24のドレインに接続されている。
抵抗R25の両端子間には、この抵抗R25に流れる電流と抵抗R25の抵抗値に応じた電位差が生じる。オペアンプ24は、抵抗R25とトランジスタT23との間のノードの電位を、ノードN22の電圧VN22と等しくするように、トランジスタT23のゲート電圧を生成する。すなわち、抵抗R25の第1端子の電圧がノードN22の電圧VN22になるように制御される。したがって、抵抗R25の両端子間には、この抵抗R25の抵抗値と、両端子間の電位差(電圧VN22)とに応じた電流I25が流れる。このため、電流I25は、
と表わすことができる。すなわち、抵抗R25の両端子間には、入力電圧Viに比例した電流I25が流れる。
上記トランジスタT24のソースにはバイアス電圧VBが供給される。また、トランジスタT24のゲートは、同トランジスタT24のドレインとトランジスタT25のゲートとに接続されている。上記トランジスタT25は、そのソースにバイアス電圧VBが供給され、ドレインがトランジスタT26のドレインに接続されている。したがって、これらトランジスタT24とトランジスタT25とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタT24,T25の電気的特性に応じて、トランジスタT24に流れる電流I25に比例した電流I26をトランジスタT25に流す。この電流I26は、トランジスタT24,T25を含むカレントミラー回路のミラー比をM2とすると、
と表わすことができる。
上記トランジスタT26のソースはグランドに接続されている。また、トランジスタT26のゲートは、同トランジスタT26のドレインとトランジスタT27のゲートとに接続されている。上記トランジスタT27は、そのソースがグランドに接続され、ドレインが上記ノードN21に接続されている。したがって、これらトランジスタT26とトランジスタT27とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタT26,T27の電気的特性に応じて、トランジスタT26に流れる電流I26に比例した上記電流I21をトランジスタT27に流す。すなわち、トランジスタT27は、ノードN21から電流I21を吸い込む。この電流I21は、トランジスタT26,T27を含むカレントミラー回路のミラー比をM3とすると、
と表わすこともできる。したがって、電流I21の比例係数βは、
となる。この式33、上記式24及び上記式25より、抵抗R23〜R25の抵抗値、ミラー比M2,M3を適宜調整することにより、参照電圧VR1のスロープ量Vslp及び負帰還ループの利得Gainを調整できることが分かる。また、上記式29及び上記式33より、抵抗R23〜R25の抵抗値及びミラー比M2,M3を適宜調整することにより、DC−DCコンバータ1aのスイッチング周波数foscを調整できることが分かる。
次に、出力端子Poに接続される負荷が急変した場合におけるDC−DCコンバータ1aの動作を図12に従って説明する。なお、図12において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
図12に示す時刻t21において、負荷が急増して出力電流Ioが急増すると、出力電圧Voが急激に低下する。すると、トランジスタT1のオフ時間Toffを短くし、オン時間TonでコイルLにエネルギーを蓄積して出力電圧Voを上昇させるように動作しようとする。このとき、比較器11に入力される参照電圧VR1は、コイル電流ILの変化の割合に応じた割合で電圧値が変化する。ここで、コイル電流ILは、出力電圧Voに対して位相が90度進んでいる。このため、そのコイル電流ILの変化の割合に応じた割合で変動する参照電圧VR1には位相進み成分が導入されていると言える。そして、その位相進み成分の導入された参照電圧VR1と帰還電圧VFBとの比較結果に応じてトランジスタT1がスイッチング制御される。したがって、DC−DCコンバータ1aは、負荷急増に伴って出力電圧Voが急激に低下した場合に、オフ時間Toffが短くなるのを抑制するように動作する(時刻t21〜t22参照)。このような動作は、出力電圧とコイル電流の2つの信号をフィードバックしてメイン側のトランジスタのオンデューティを制御する電流モード制御のDC−DCコンバータにおける負荷急変時の動作と略同じである。すなわち、DC−DCコンバータ1aは、コイル電流ILの変動成分(交流成分)に対応して変動する参照電圧VR1を生成することで、負荷急変時に擬似的に電流モード制御で動作することができる。これにより、最大で90度の位相余裕を確保することができ、従来のDC−DCコンバータ4よりも位相余裕を確保することができる。したがって、DC−DCコンバータ1aでは、負荷急変時のリンギングの発生を抑制することができる。すなわち、DC−DCコンバータ1aは、十分な位相余裕を確保できたことにより、従来のDC−DCコンバータ4よりも発振に対する安定性が向上している。
ここで、上記リンギングの発生について別の見方をすると、DC−DCコンバータ1aでは、出力電圧Voに応じた帰還電圧VFBと比較される参照電圧VR1をコイル電流ILのリップル成分に対応して変動させるようにした。これにより、DC−DCコンバータ1aでは、図12の時刻t21〜t22に示すように、負荷急増に伴って出力電圧Voが急激に低下するときに、その出力電圧Voの低下時であってもトランジスタT1のオフ時間Toffが確保される(トランジスタT1がオフされる)。このため、出力電流Ioの供給量が過大となることが抑制され、出力電圧Voのオーバーシュートの発生が抑制される。これにより、DC−DCコンバータ1aでは、負荷急変時に出力電圧Voにリンギングが発生することが抑制される。なお、DC−DCコンバータ1aでは、出力電圧Voの急激な低下が終了した後(時刻t22参照)、出力電圧Voが目標電圧に近づくようにその出力電圧Voの電圧値が徐々に上昇する。
ところで、上述したように、DC−DCコンバータ1aは、コイル電流ILのリップル成分に応じて変動する参照電圧VR1を生成することで、負荷急変時に擬似的に電流モード制御で動作する。但し、DC−DCコンバータ1aの参照電圧生成回路20では、参照電圧VR1の平均値(中心値)が基準電圧VR0と一致するように誤差増幅回路21でフィードバック制御しており、この点が上記電流モード制御と異なる。詳述すると、電流モード制御の場合には、出力電流の増加に伴って、誤差増幅回路の出力は出力電流の直流成分の分だけその動作点が移行する。これに対し、DC−DCコンバータ1aの参照電圧生成回路20では、常に参照電圧VR1の平均値が基準電圧VR0に近づくように動作するため、コイル電流ILの交流成分(変動成分)のみを擬似的に再現して参照電圧VR1を生成していると言える。このようなDC−DCコンバータ1aでは、入力電圧Viの電圧値や出力電流Ioの電流値に関わらず、参照電圧VR1の平均値が基準電圧VR0(一定電圧)に維持され、出力電圧Voが基準電圧VR0に基づく目標電圧(一定電圧)に維持される。
以上説明した実施形態によれば、第1実施形態の(1)の効果に加えて、以下の効果を奏する。
(4)トランジスタT1のオンデューティDture及び入力電圧Viに比例したアンプ電流I20を抵抗R51で電圧に変換して制御信号S4を生成するようにした。この制御信号S4と、入力電圧Viに比例した電流I41から生成される電圧VN41との比較結果に応じてトランジスタT1のオン時間Tonを決定するようにした。このため、トランジスタT1(DC−DCコンバータ1a)のスイッチング周波数foscは、アンプ電流I20の比例係数βと、電流I41の比例係数αと、抵抗R51の抵抗値と、コンデンサC40の容量値とによって設定される(式29参照)。したがって、スイッチング周波数foscを決定する電流源の電流精度は比例係数αと比例係数βの相対比で良くなるため、上記第2の従来技術に比べてスイッチング周波数foscを容易に設定することができる。
(5)式29及び式33より、トランジスタT1(DC−DCコンバータ1a)のスイッチング周波数foscを、抵抗R23〜R25,R40〜R42の抵抗値、コンデンサC40の容量値、及びミラー比M1〜M3のみによって設定することができる。したがって、DC−DCコンバータ1aでは、スイッチング周波数foscの設定を容易に行うことができる。さらに、ミラー比M1〜M3を全て「1」に設定すれば、抵抗R23〜R25,R40〜R42の抵抗値とコンデンサC40の容量値のみでスイッチング周波数foscを設定することができる。
(6)オン時間制御回路50aでは、参照電圧生成回路20で生成されたアンプ電流I20を検出し、その検出した電流I20bを抵抗R51で電圧に変換して制御信号S4を生成するようにした。これにより、オン時間制御回路50aを単純な回路で構成することができる。
(7)コイル電流ILの変化の割合に応じた割合で変化する参照電圧VR1を生成し、その参照電圧VR1と帰還電圧VFBとの比較結果に応じたタイミングでトランジスタT1をスイッチングするようにした。これにより、負荷急変時に擬似的に電流モード制御で動作させることができ、最大で90度の位相余裕を確保することができる。したがって、負荷急変時に出力電圧Voにリンギングが発生することを好適に抑制することができる。
(8)参照電圧VR1の平均値が基準電圧VR0に等しくなるように参照電圧VR1を生成するようにした。これにより、入力電圧Viの電圧値や出力電流Ioの電流値に関わらず、出力電圧Voを基準電圧VR0に基づく目標電圧(一定電圧)に維持することができる。すなわち、入力電圧Viや出力電流Ioが変動しても、参照電圧VR1を横切る時の出力電圧Voの電圧値が変動することを抑制できる。この結果、出力電圧Voの安定化を図ることができる。
(9)コイル電流ILの変化の割合に応じた割合で変化する参照電圧VR1を生成することによって、等価直列抵抗ESRが小さい場合であっても十分な位相余裕を確保することができる。このため、コンデンサC1として、等価直列抵抗ESRの小さいセラミックコンデンサを用いることができる。これにより、DC−DCコンバータ1の小型化及び低コスト化を図ることができる。
(他の実施形態)
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第2実施形態では、コイル電流ILの変化の割合に応じた割合で電圧値が変化する参照電圧VR1を生成する参照電圧生成回路20を設け、その参照電圧生成回路20で生成されるアンプ電流I20をオン時間制御回路50aで検出し、検出した電流I20bから制御信号S4を生成するようにした。すなわち、第2実施形態のオン時間制御回路50aでは、参照電圧生成回路20内の構成を利用して制御信号S4を生成するようにした。これに限らず、例えば図13に示されるように、オン時間制御回路50bが、参照電圧生成回路20とは別に、その参照電圧生成回路20に相当する構成(誤差増幅回路21、gmアンプ22、抵抗R20,R21、コンデンサC20,C21、スイッチ素子SW20)を有するようにしてもよい。このため、オン時間制御回路50bのノードN21からは参照電圧VR1が出力されない。このオン時間制御回路50bにおける誤差増幅回路21の非反転入力端子には、電圧値が一定の第1電圧Vcが供給される。この第1電圧Vcは、基準電圧VR0であってもよいし、基準電圧VR0と異なる電圧であってもよい。第1電圧Vcの電圧値は、誤差増幅回路21の入力段が飽和しない電圧値であって、且つgmアンプ22や電流源23が飽和しない電圧値であればよい。このような構成であっても、上記第2実施形態の(4)及び(5)と同様の効果を奏する。
なお、本変形例において、誤差増幅回路21、gmアンプ22、電流源23、抵抗R20,R21、コンデンサC20,C21及びスイッチ素子SW20は第2電流生成回路の一例、誤差増幅回路21、gmアンプ22、抵抗R20,R21及びコンデンサC20は第3電流生成回路の一例である。また、アンプ電流I20は第2電流の一例、電流源23は第1電流源の一例、電流I21は第3電流の一例、スイッチ素子SW20は第1スイッチ素子の一例、コンデンサC21は第3コンデンサの一例、抵抗R51は第1電流電圧変換回路の一例である。
・また、上記変形例において参照電圧生成回路20を省略するようにしてもよい。
・上記各実施形態及び上記変形例におけるオン時間制御回路50,50a,50bの内部構成を適宜変更してもよい。例えば図13に示した変形例におけるオン時間制御回路50bを、図14に示したオン時間制御回路50cに変更してもよい。オン時間制御回路50cは、誤差増幅回路21aと、gmアンプ22aと、抵抗R20a,R21aと、コンデンサC20a,C21aと、スイッチ素子SW20aと、電流源23aと、抵抗R52とを有している。
誤差増幅回路21aの非反転入力端子には第1電圧Vcが供給される。この誤差増幅回路21aの出力端子は、抵抗R20aの第1端子とgmアンプ22aの入力端子に接続されている。抵抗R20aの第2端子がコンデンサC20aの第1端子に接続され、そのコンデンサC20aの第2端子が誤差増幅回路21aの反転入力端子に接続されている。
gmアンプ22aの出力端子が抵抗R21aの第1端子に接続され、その抵抗R21aの第2端子が誤差増幅回路21aの反転入力端子とコンデンサC20aの第2端子に接続されている。なお、抵抗R20a,R21a及びコンデンサC20aはローパスフィルタとして機能する。
上記gmアンプ22aの出力端子はスイッチ素子SW20aの第1端子に接続されている。このgmアンプ22aは、誤差増幅回路21aの出力電圧VN20a(ノードN20aの電圧)を電流に変換し、出力電圧VN20aに応じたアンプ電流I20aを生成する。例えばgmアンプ22aは、そのgmアンプ22aとスイッチ素子SW20aとの間のノードN21aから上記アンプ電流I20aを吸い込む。
上記スイッチ素子SW20aの第2端子は電流源23aの第1端子に接続され、その電流源23aの第2端子にはバイアス電圧VBが供給される。スイッチ素子SW20aは、例えばNチャネルMOSトランジスタである。また、電流源23aは、入力電圧Viに比例した電流I21a(=β×Vi)を流す。例えば電流源23aは、上記ノードN21aに電流I21aを吐き出す。
gmアンプ22aとスイッチ素子SW20aとの間のノードN21aはコンデンサC21aの第1端子に接続され、そのコンデンサC21aの第2端子はグランドに接続されている。このコンデンサC21aには、アンプ電流I20aと電流I21aとに応じた電流I22aが流れる。
上記スイッチ素子SW20aの制御端子には、トランジスタT1のオン時間Ton及びオフ時間Toffに対応した出力信号SG1が供給される。このスイッチ素子SW20aは、出力信号SG1がLレベルであるとき(メイン側のトランジスタT1がオフするとき)にオフする。このようにスイッチ素子SW20aがオフすると、電流源23aがノードN21aから切り離される。このため、コンデンサC21aは、アンプ電流I20a(電流I22a)により放電される。一方、スイッチ素子SW20aは、出力信号SG1がHレベルであるとき(トランジスタT1がオンするとき)にオンする。このようにスイッチ素子SW20aがオンすると、電流源23aがスイッチ素子SW20aを介してノードN21aに接続される。このため、コンデンサC21aには、アンプ電流I20aと電流I21aとに応じた電流I22aが流れる。具体的には、コンデンサC21aには、アンプ電流I20aと電流I21aとの差分電流となる電流I22a(=I21a−I20a)が流れる。これにより、コンデンサC21aは、電流I22a(アンプ電流I20aと電流I21aとの差分電流)により充電される。
このようなオン時間制御回路50cでは、Hレベルの出力信号SG1に応答してスイッチ素子SW20aがオンされると、コンデンサC21aは、入力電圧Viに比例した電流I21a(=β×Vi)とgmアンプ22aのアンプ電流I20aとの差分電流によって充電される。ここで、トランジスタT1のオン・オフを決定する出力信号SG1によってスイッチ素子SW20aがオン・オフ制御され、且つ電流I21aによってコンデンサC21aに電荷が蓄積されるため、コンデンサC21aに充電される電流の平均値Ibは、
となる。
また、抵抗R20a,R21a及びコンデンサC20aを含むローパスフィルタは、コンデンサC21aの第1端子電圧(ノードN21aの電圧)を累積平均化する。すなわち、誤差増幅回路21aの反転入力端子には、ノードN21aの電圧の平均値が供給される。この誤差増幅回路21aは、ノードN21aの電圧の平均値が第1電圧Vcと等しくなるように出力電圧VN20aを変更する。そして、その出力電圧VN20aに応じたアンプ電流I20aがgmアンプ22aで生成され、そのアンプ電流I20aがコンデンサC21aを放電するために流れる。すなわち、誤差増幅回路21a及びgmアンプ22a等によるフィードバック制御によって、コンデンサC21aに充電される電流の平均値Ibと等しくなるように上記アンプ電流I20aが生成される。このため、アンプ電流I20aは、
と表わすことができる。
抵抗R52には、上記アンプ電流I20aと等しい電流値の電流I20cが流れる。この抵抗R52の第1端子は、アンプ電流I20aを検出するための検出端子とタイマ回路40a内の比較器42(図3参照)の反転入力端子とに接続されている。また、抵抗R52の第2端子は、グランドに接続されている。そして、抵抗R52の第1端子の電圧が制御信号S4として出力される。このため、制御信号S4の信号レベル(電圧値)は、抵抗R52の抵抗値をR52とすると、上記式35より、
となる。このように、オン時間制御回路50cでは、上記オン時間制御回路50aと同様に、トランジスタT1のオンデューティDture及び入力電圧Viに比例したアンプ電流I20aと等しい電流値の電流I20cと、抵抗R51の抵抗値とに応じた制御信号S4が生成される。
・上記第1実施形態におけるRS−FF回路30の高電位側電源電圧が入力電圧Viである場合には、オン時間制御回路50のレベルシフト回路51を省略してもよい。すなわち、この場合には、入力電圧Vi及びグランド電位を信号レベルとする出力信号SG1がLPF52に直接供給され、その出力信号SG1がLPF52で平均化されて制御信号S3が生成される。
・上記第1実施形態では、オン時間制御回路50に出力信号SG1を供給するようにしたが、メイン側のトランジスタT1のオン時間Ton及びオフ時間Toffに対応した信号であれば特に制限されない。例えば出力信号SG2や制御信号DH,DLをオン時間制御回路50に供給するようにしてもよいし、トランジスタT1,T2間のノードLXの電圧をオン時間制御回路50に供給するようにしてもよい。
・上記第2実施形態及びその変形例では、スイッチ素子SW20,SW20aの制御端子に出力信号SG1を供給するようにしたが、メイン側のトランジスタT1のオン時間Ton及びオフ時間Toffに対応する信号であれば特に制限されない。例えば出力信号SG2や制御信号DH,DLをスイッチ素子SW20,SW20aの制御端子に供給するようにしてもよいし、トランジスタT1,T2間のノードLXの電圧をスイッチ素子SW20,SW20aの制御端子に供給するようにしてもよい。
・上記各実施形態では、タイマ回路40,40a内のスイッチSW40の制御端子に出力信号SG1を供給するようにしたが、メイン側のトランジスタT1のオン時間Ton及びオフ時間Toffに対応する信号であれば特に制限されない。例えば出力信号SG2や制御信号DH,DLをスイッチSW40の制御端子に供給するようにしてもよいし、トランジスタT1,T2間のノードLXの電圧をスイッチSW40の制御端子に供給するようにしてもよい。
・上記各実施形態におけるタイマ回路40,40aでは、入力電圧Viに比例した電流I41により充電されるコンデンサC40の端子電圧である電圧VN41を比較器42に供給するようにした。これに限らず、例えば入力電圧Viに比例した電流により放電されるコンデンサの端子電圧を比較器42に供給するようにしてもよい。
・上記各実施形態では、出力電圧Voを抵抗R1,R2で分圧した分圧電圧を帰還電圧VFBとした。これに限らず、例えば出力電圧Voそのものを帰還電圧VFBとしてもよい。
・上記各実施形態では、スイッチ回路の一例としてPチャネルMOSトランジスタT1を開示したが、NチャネルMOSトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。
・上記各実施形態における基準電圧VR0を制御回路3,3aの外部で生成するようにしてもよい。すなわち、基準電源E1を制御回路3,3aの外部に設けるようにしてもよい。
・上記各実施形態における帰還電圧VFBを制御回路3,3aの外部で生成するようにしてもよい。すなわち、抵抗R1,R2を制御回路3,3aの外部に設けるようにしてもよい。
・上記各実施形態におけるトランジスタT1,T2を制御回路3,3aに含めるようにしてもよい。また、コンバータ部2を制御回路3,3aに含めるようにしてもよい。
・上記各実施形態では、同期整流方式のDC−DCコンバータに具体化したが、非同期整流方式のDC−DCコンバータに具体化してもよい。
・上記各実施形態では、帰還電圧VFBと基準電圧VR0(参照電圧VR1)とを比較し、その比較結果に応じてメイン側のトランジスタT1のオンタイミングを設定するDC−DCコンバータに具体化した。これに限らず、例えば帰還電圧VFBと基準電圧VR0(参照電圧VR1)とを比較し、その比較結果に応じてメイン側のトランジスタT1のオフタイミングを設定するDC−DCコンバータに具体化してもよい。
・上記第1実施形態及び図13,14に示した変形例では、ヒステリシス制御方式の一つであるコンパレータ方式、つまり帰還電圧VFBと基準電圧VR0(参照電圧VR1)を比較器10(比較器11)で常に比較しながら、その比較結果に応じて即時にトランジスタT1,T2をオン・オフ制御するDC−DCコンバータに具体化した。これに限らず、例えばその他のヒステリシス制御方式のDC−DCコンバータに具体化してもよい。また、エラーアンプを用いた電圧モード制御や電流モード制御のDC−DCコンバータに具体化してもよい。この場合のタイマ回路40,40a及びオン時間制御回路50,50aは、トランジスタT1のオン時間Tonを調整するようにしてもよいし、トランジスタT1のオフ時間Toffを調整するようにしてもよい。なお、この場合のエラーアンプは制御部に含まれる。
・上記各実施形態では、降圧型のDC−DCコンバータに具体化したが、昇圧型のDC−DCコンバータに具体化してもよい。この場合には、メイン側のトランジスタのオフデューティ及び入力電圧Viに比例した第1信号(制御信号S3,S4)を生成するようにしてもよい。あるいは、昇降圧型のDC−DCコンバータに具体化してもよい。
・図15に、上記DC−DCコンバータ1(又はDC−DCコンバータ1a)を備える電子機器100の一例を示す。電子機器100は、本体部110と、本体部110に電力を供給する電源部130とを有している。
まず、本体部110の内部構成例を説明する。
プログラムを実行する中央処理装置(CPU)111には、そのCPU111で実行されるプログラム又はCPU111が処理するデータを記憶するメモリ112が接続されている。また、CPU111には、インタフェース(I/F)113を介してキーボード114A及びポインティングデバイス114Bが接続されている。ポインティングデバイス114Bは、例えばマウス、トラックボール、タッチパネルや静電センサを有するフラットデバイス等である。
また、CPU111には、インタフェース115を介してディスプレイ116が接続され、インタフェース117を介して通信部118が接続されている。ディスプレイ116は、例えば液晶ディスプレイやエレクトロルミネッセンスパネル等である。通信部118は、例えばローカルエリアネットワークボード等である。
また、CPU111には、インタフェース119を介して外部記憶装置120が接続され、インタフェース121を介して着脱可能記録媒体アクセス装置122が接続されている。外部記憶装置120は、例えばハードディスクである。アクセス装置122がアクセスする着脱可能な記録媒体としては、例えばCD(Compact Disc)、DVD(Digital Versatile Disk)、フラッシュメモリカード等が挙げられる。
次に、電源部130の内部構成例を説明する。
DC−DCコンバータ1と交流アダプタ131は、スイッチSWを介して上記本体部110に接続されている。これらDC−DCコンバータ1及び交流アダプタ131のいずれか一方から電力が本体部110に供給される。DC−DCコンバータ1は、図15の例では、例えば電池132からの入力電圧Viを出力電圧Voに変換し、その出力電圧Voを本体部110に供給する。
このような電子機器としては、ノート型のパーソナルコンピュータ、携帯電話等の通信機器、携帯情報端末(PDA)等の情報処理装置、デジタルカメラやビデオカメラ等の映像機器、テレビジョン装置等の受信機などが挙げられる。