JP2017163668A - 電源回路 - Google Patents

Abstract

【課題】突入電流の発生を抑制しつつ、起動を安定させることができる電源回路を提供する。【解決手段】実施形態によれば、電源回路は、第１電圧が入力される電源端子にドレインが接続され、出力端子にソースが接続された第１スイッチ素子と、第１電圧よりも高い第２電圧を生成して第１スイッチ素子のゲートに印加する昇圧回路と、電源端子とゲートとの間に設けられた第１電流源回路と、第１電流源回路とゲートとの間に設けられた第２スイッチ素子と、ゲートのゲート電圧に基づいて、昇圧回路および第２スイッチ素子を制御する制御回路と、を備える。【選択図】図１

Description

本発明の実施形態は、電源回路に関する。

ＮチャネルのＭＯＳ（Metal Oxide Semiconductor）型のゲート構造を有するＮ型ＭＯＳトランジスタを出力端に設けた電源回路として、ロードスイッチ回路がある。ロードスイッチ回路では、チャージポンプ回路が電源電圧よりも高い電圧を生成し、この電圧がＮ型ＭＯＳトランジスタのゲートに印加される。このとき、Ｎ型ＭＯＳトランジスタの出力電圧が急激に上昇すると、突入電流が発生するおそれがある。

上記突入電流を抑制する方法として、チャージポンプ回路からゲートに印加する電圧を、低電圧から高電圧に切り替えるゲート充電方式がある。このゲート充電方式では、Ｎ型ＭＯＳトランジスタの出力電圧がしきい値を超えたときに、ゲート電圧が低電圧から高電圧に切り替わる。

しかし、チャージポンプ回路からＮ型ＭＯＳトランジスタのゲートまでの電流経路には、電子部品や内部回路が接続されており、これらの消費電力によって、出力電圧がしきい値まで上昇しない場合がある。この場合、ゲート電圧が切り替わらないので、起動不良が発生する。この起動不良を回避するために上記しきい値を下げると、突入電流が発生しやすくなる。

特開２００７−３３６７５３号公報

本発明の実施形態は、突入電流の発生を抑制しつつ、起動を安定させることができる電源回路を提供することである。

本実施形態によれば、電源回路は、第１電圧が入力される電源端子にドレインが接続され、出力端子にソースが接続された第１スイッチ素子と、第１電圧よりも高い第２電圧を生成して第１スイッチ素子のゲートに印加する昇圧回路と、電源端子とゲートとの間に設けられた第１電流源回路と、第１電流源回路とゲートとの間に設けられた第２スイッチ素子と、ゲートのゲート電圧に基づいて、昇圧回路および第２スイッチ素子を制御する制御回路と、を備える。

第１実施形態に係る電源回路の概略的な構成を示すブロック図である。 図１に示すブロック図に対応する等価回路図の一例である。 比較例に係る電源回路の概略的な構成を示すブロック図である。 比較例に係る電源回路で起動不良が発生した状態を示す波形図である。 比較例に係る電源回路で突入電流が発生した状態を示す波形図である。 第１実施形態に係る電源回路の波形図である。 第２実施形態に係る電源回路の概略的な構成を示すブロック図である。 図７に示すブロック図に対応する等価回路図の一例である。 第３実施形態に係る電源回路の概略的な構成を示すブロック図である。 図９に示すブロック図に対応する等価回路図の一例である。 変形例に係る電源回路の概略的な構成を示すブロック図である。

以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。

（第１実施形態）
図１は、第１実施形態に係る電源回路の概略的な構成を示すブロック図である。また、図２は、図１に示すブロック図に対応する等価回路図の一例である。以下、図１および図２を参照して、本実施形態に係る電源回路の構成について説明する。

図１に示すように、本実施形態に係る電源回路１は、ＭＯＳトランジスタＭＮ１（第１スイッチ素子）と、チャージポンプ回路１０と、電流源回路２０(第１電流源回路)と、検出回路３０と、制御回路４０と、スイッチＳ１（第２スイッチ素子）と、スイッチＳ２と、を備える。

ＭＯＳトランジスタＭＮ１は、例えば、ＮチャネルのＭＯＳ型のゲート構造を有するＮ型ＭＯＳトランジスタを用いて構成される。ＭＯＳトランジスタＭＮ１において、ゲートは、チャージポンプ回路１０と、電流源回路２０と、検出回路３０とに接続され、ドレインは電源端子Ｖ１に接続され、ソースは出力端子ＶＯＵＴに接続されている。電源端子Ｖ１には、電源電圧に相当する第１電圧が入力される。また、出力端子ＶＯＵＴには、外部負荷５０が接続されている。外部負荷５０は、容量負荷ＣＬと、この容量負荷ＣＬに並列に接続されている抵抗負荷ＲＬと、を有する。

チャージポンプ回路１０は、スイッチＳ３と、スイッチＳ４と、を有する昇圧回路である。スイッチＳ３がオンしてスイッチＳ４がオフすると、チャージポンプ回路１０が、上記第１電圧よりも高い第２電圧を生成し、この第２電圧が、昇圧端子ＶＣＰから型ＭＯＳトランジスタＭＮ１のゲートに印加される。以下、この動作を昇圧動作と呼ぶ。反対に、スイッチＳ３がオフしてスイッチＳ４がオンすると、チャージポンプ回路１０は、昇圧動作を停止する。

電流源回路２０は、図２に示すように、ＭＯＳトランジスタＭＰ１(第３スイッチ素子)とＭＯＳトランジスタＭＰ２(第４スイッチ素子)とで構成された第１カレントミラー回路を有する。ＭＯＳトランジスタＭＰ１およびＭＯＳトランジスタＭＰ２は、例えば、ＰチャネルのＭＯＳ型のゲート構造を有するＰ型ＭＯＳトランジスタを用いて構成される。

ＭＯＳトランジスタＭＰ１において、ゲートおよびドレインはスイッチＳ１に接続され、ソースは電源端子Ｖ１に接続されている。一方、ＭＯＳトランジスタＭＰ２において、ゲートは、ＭＯＳトランジスタＭＰ１のゲートに接続され、ドレインはＭＯＳトランジスタＭＮ１のゲートに接続され、ソースは電源端子Ｖ１に接続されている。

本実施形態では、ＭＯＳトランジスタＭＰ１から出力される電流Ｉ１(第１電流)は、定電流であり、ＭＯＳトランジスタＭＰ２から出力される電流Ｉ２(第２電流)も、定電流である。これらの電流比は、各ＭＯＳトランジスタのサイズ比に対応する。このサイズ比は、ゲート幅Ｗ／ゲート長Ｌによって求められる。本実施形態では、ＭＯＳトランジスタＭＮ１のゲート充電に直接寄与しない無効電流を低減するために、電流Ｉ１が、電流Ｉ２よりも小さい。換言すると、ＭＯＳトランジスタＭＰ１のサイズ比が、ＭＯＳトランジスタＭＰ２のサイズ比よりも小さい。

検出回路３０は、ＭＯＳトランジスタＭＮ１のゲート電圧の変化を検出する。具体的には、図２に示すように、検出回路３０は、ＭＯＳトランジスタＭＰ３と、ＭＯＳトランジスタＭＰ４と、ＭＯＳトランジスタＭＮ４と、を有する。ＭＯＳトランジスタＭＰ３およびＭＯＳトランジスタＭＰ４は、ＭＯＳトランジスタＭＰ１、ＭＰ２と同様に、例えば、Ｐ型ＭＯＳトランジスタを用いて構成される。一方、ＭＯＳトランジスタＭＮ４は、ＭＯＳトランジスタＭＮ１と同様に、例えば、Ｎ型ＭＯＳトランジスタを用いて構成される。

ＭＯＳトランジスタＭＰ３において、ゲートは、ＭＯＳトランジスタＭＮ１のゲートに接続され、ドレインはグランド（ＧＮＤ）に接続され、ソースは電源端子Ｖ１に接続されている。

ＭＯＳトランジスタＭＰ４とＭＯＳトランジスタＭＮ４とは、いわゆるＣＭＯＳ（Complementary ＭＯＳ）回路を構成して、インバータ回路接続にしている。両ＭＯＳトランジスタのゲートは、ＭＯＳトランジスタＭＰ３のドレインに共通に接続され、両ＭＯＳトランジスタのドレインは、制御回路４０に共通に接続されている。ＭＯＳトランジスタＭＰ４のソースは電源端子Ｖ１に接続され、ＭＯＳトランジスタＭＮ４のソースはグランドに接続されている。ＭＯＳトランジスタＭＰ３がオンすると、ＭＯＳトランジスタＭＰ４はオフしてＭＯＳトランジスタＭＮ４はオンする。反対に、ＭＯＳトランジスタＭＰ３がオフすると、ＭＯＳトランジスタＭＰ４はオンしてＭＯＳトランジスタＭＮ４はオフする。

検出回路３０は、ＭＯＳトランジスタＭＮ１のゲート電圧と、第１しきい値とを比較し、その比較結果に応じて出力が変化するコンパレータ回路で構成されていてもよい。この第１しきい値は、第１電圧(電源電圧)と定数β（ただし、０＜β＜１）とを乗算した値である。

制御回路４０は、検出回路３０で検出されたＭＯＳトランジスタＭＮ１のゲート電圧の変化に基づいて、チャージポンプ回路１０およびスイッチＳ１を制御する。具体的には、図２に示すように、制御回路４０は、ＮＡＮＤ回路Ｎ１と、のインバータ回路ＩＶ１と、インバータ回路ＩＶ２と、を有する。

ＮＡＮＤ回路Ｎ１において、入力は、制御端子ＶＣＯＵＮＴとインバータ回路ＩＶ１とに接続され、出力は、インバータ回路ＩＶ２に接続されている。インバータ回路ＩＶ１において、入力は、検出回路３０とチャージポンプ回路１０とに接続され、出力は、ＮＡＮＤ回路Ｎ１に接続されている。インバータ回路ＩＶ２において、入力は、ＮＡＮＤ回路Ｎ１が接続され、出力は、スイッチＳ１、より詳細にはＭＯＳトランジスタＭＮ２のゲートに接続されている。

スイッチＳ１は、図２に示すように、ＭＯＳトランジスタＭＮ２に相当する。ＭＯＳトランジスタＭＮ２は、ＭＯＳトランジスタＭＮ１と同様に、例えば、Ｎ型ＭＯＳトランジスタを用いて構成される。ＭＯＳトランジスタＭＮ２において、ゲートは、制御回路４０に接続され、ドレインは、ＭＯＳトランジスタＭＰ１のドレインに接続され、ソースはグランドに接続されている。ＭＯＳトランジスタＭＮ２がオンすると、電流源回路２０とＭＯＳトランジスタＭＮ１のゲートが導通状態になる。反対に、ＭＯＳトランジスタＭＮ２がオフすると、電流源回路２０とＭＯＳトランジスタＭＮ１のゲートが、非導通状態になる。このようにして、ＭＯＳトランジスタＭＮ２は、電流源回路２０とＭＯＳトランジスタＭＮ１のゲートとを導通するか否か切り替える。

スイッチＳ２は、ＭＯＳトランジスタＭＮ１のゲートとグランドとの間に設けられている。スイッチＳ２は、図２に示すように、ＭＯＳトランジスタＭＮ３に相当する。ＭＯＳトランジスタＭＮ３も、ＭＯＳトランジスタＭＮ１と同様に、例えば、Ｎ型ＭＯＳトランジスタを用いて構成される。ＭＯＳトランジスタＭＮ３において、ゲートは、インバータ回路ＩＶ３に接続され、ドレインは、ＭＯＳトランジスタＭＮ１のゲートに接続され、ソースはグランドに接続されている。ＭＯＳトランジスタＭＮ３がオンすると、ＭＯＳトランジスタＭＮ１はオフする。

以下、本実施形態に係る電源回路１の動作について説明する。ここでは、図１を参照して電源回路１の動作の概略を説明し、図２を参照して電源回路１の動作の詳細を説明する。

まず、電源回路１の動作の概略について説明する。制御端子ＶＣＯＮＴの電圧がＬＯＷレベルの場合、制御回路４０は、検出回路３０の出力に基づいて、スイッチＳ１、Ｓ３をオフさせてスイッチＳ２、Ｓ４をオンさせる。これにより、チャージポンプ回路１０は昇圧動作を停止し、かつ電流Ｉ２はＭＯＳトランジスタＭＮ１のゲートへ供給されない。その結果、ＭＯＳトランジスタＭＮ１はオフするので、出力端子ＶＯＵＴの電圧は、ＬＯＷレベル、すなわちグランドになる。

制御端子ＶＣＯＮＴの電圧がＨＩＧＨレベルの場合、ＭＯＳトランジスタＭＮ１のゲート電圧が、上述した第１しきい値（第１電圧×β）よりも小さい時には、制御回路４０は、検出回路３０の出力に基づいて、スイッチＳ１、Ｓ４をオンさせてスイッチＳ２、Ｓ３をオフさせる。これにより、チャージポンプ回路１０は昇圧動作を停止する一方で、電流Ｉ２が電流源回路２０からＭＯＳトランジスタＭＮ１のゲートに供給される。その結果、ＭＯＳトランジスタＭＮ１のゲート電圧および出力端子ＶＯＵＴの電圧は、上昇し始める。

その後、ＭＯＳトランジスタＭＮ１のゲート電圧が、上記第１しきい値を超えた時、制御回路４０は、検出回路３０の出力に基づいて、スイッチＳ１、Ｓ２、Ｓ４をオフさせてスイッチＳ３をオンさせる。これにより、チャージポンプ回路１０は昇圧動作を開始する一方で、電流Ｉ２は、電流源回路２０から供給されない。その結果、電流Ｉ２よりも大きい電流が、チャージポンプ回路１０からＭＯＳトランジスタＭＮ１のゲートに供給される。最終的に、ＭＯＳトランジスタＭＮ１のゲート−ソース間電圧は、チャージポンプ回路１０で生成された第２電圧とほぼ等しくなり、出力端子ＶＯＵＴの電圧は、第１電圧とほぼ等しくなる。

次に、図２を参照して、本実施形態に係る電源回路１の動作の詳細について説明する。

制御端子ＶＣＯＮＴの電圧がＬＯＷレベルの場合、インバータ回路ＩＶ３によって、ＭＯＳトランジスタＭＮ３（スイッチＳ２）のゲート電圧はＨＩＧＨレベルになるので、ＭＯＳトランジスタＭＮ３はオンする。これにより、ＭＯＳトランジスタＭＮ１のゲート電圧は、ＬＯＷレベルになる。

また、ＬＯＷレベルの信号が、制御端子ＶＣＯＮＴからＮＡＮＤ回路Ｎ１に入力されるので、ＮＡＮＤ回路Ｎ１の出力はＨＩＧＨレベルになる。そのため、ＭＯＳトランジスタＭＮ２(スイッチＳ１)のゲート電圧はＬＯＷレベルになり、ＭＯＳトランジスタＭＮ２はオフする。

上記のようにＭＯＳトランジスタＭＮ１のゲート電圧はＬＯＷレベルであるので、ＭＯＳトランジスタＭＰ３のゲート電圧もＬＯＷレベルになる。そのため、ＭＯＳトランジスタＭＰ３はオンし、電流Ｉ３（ドレイン電流）が、ＭＯＳトランジスタＭＰ３から出力される。これによって、ＭＯＳトランジスタＭＰ４およびＭＯＳトランジスタＭＮ４の各ゲート電圧も、ＨＩＧＨレベルになる。

その結果、ＭＯＳトランジスタＭＰ４がオフし、ＭＯＳトランジスタＭＮ４がオンする。これにより、ＭＯＳトランジスタＭＰ４およびＭＯＳトランジスタＭＮ４の各ドレイン電圧は、ＬＯＷレベルになる。このドレイン電圧が、検出回路３０の出力に相当し、制御回路４０に入力される。検出回路３０の出力がＬＯＷレベルである場合、スイッチＳ３がオフしてスイッチＳ４がオンになるように設定し、チャージポン回路１０は昇圧動作を停止する。

制御端子ＶＣＯＮＴの電圧がＨＩＧＨレベルの場合、ＭＯＳトランジスタＭＮ３のゲート電圧はＬＯＷレベルになるので、ＭＯＳトランジスタＭＮ３はオフする。この場合、ＭＯＳトランジスタＭＮ１のゲート電圧が、第１電圧(電源電圧)からＶｔｈｐを減算した第２しきい値よりも小さい時には、検出回路３０のＭＯＳトランジスタＭＰ３がオンする。

上記Ｖｔｈｐは、ＭＯＳトランジスタＭＰ３がオンするためのしきい値電圧である。上記第２しきい値は、上述した第１しきい値（第１電圧×β）に相当する。例えば、第１電圧が５Ｖであり、ＶｔｈＰが０．４Ｖである場合、第２しきい値が０．４Ｖ（５Ｖ−４．６Ｖ）となるので、第１しきい値のβは０．９２になる。

ＭＯＳトランジスタＭＰ３がオンすることによって、ＭＯＳトランジスタＭＰ４およびＭＯＳトランジスタＭＮ４の各ドレイン電圧がＬＯＷレベルになる。換言すると、検出回路３０の出力がＬＯＷレベルになる。そのため、インバータ回路ＩＶ１の出力はＨＩＧＨレベルになる。

その結果、ＮＡＮＤ回路Ｎ１の入力には、ＨＩＧＨレベルの２つの信号が入力されるので、ＮＡＮＤ回路Ｎ１の出力はＬＯＷレベルになる。そのため、インバータ回路ＩＶ２の出力はＨＩＧＨレベルになる。これにより、ＭＯＳトランジスタＭＮ２のゲート電圧はＨＩＧＨレベルになって、ＭＯＳトランジスタＭＮ２はオンする。

ＭＯＳトランジスタＭＮ２がオンすることによって、電流Ｉ１がＭＯＳトランジスタＭＰ１から出力される。これに伴って、電流Ｉ２が、ＭＯＳトランジスタＭＰ２からＭＯＳトランジスタＭＮ１のゲートに供給される。これにより、ＭＯＳトランジスタＭＮ１のゲート電圧および出力端子ＶＯＵＴの電圧は上昇し始める。

出力端子ＶＯＵＴにおける電圧上昇の傾きは、ΔＶＯＵＴ／ΔＴ＝Ｉ２／ＣＧＳの式で求められる。ここで、ＣＧＳは、ＭＯＳトランジスタＭＮ１のゲート−ソース間の容量である。この式によれば、電流Ｉ２を調整することで、電圧上昇の傾きを容易に設定できる。

ＭＯＳトランジスタＭＮ１のゲート電圧が、上述した第２しきい値（第１電圧−Ｖｔｈｐ）を超えたとき、ＭＯＳトランジスタＭＰ３がオフするので、ＭＯＳトランジスタＭＰ４がオンしてＭＯＳトランジスタＭＮ４がオフする。そのため、各ＭＯＳトランジスタのドレイン電圧がＨＩＧＨレベルになる。換言すると、検出回路３０の出力がＨＩＧＨレベルになる。

これに伴って、チャージポンプ回路１０では、スイッチＳ３がオンしてスイッチＳ４がオフになるように設定し、チャージポンプ回路１０は昇圧動作を行う。また、インバータ回路ＩＶ１の出力は、ＬＯＷレベルになるので、ＮＡＮＤ回路Ｎ１の出力はＨＩＧＨレベル、インバータ回路ＩＮ２の出力はＬＯＷレベルにそれぞれ切り替わる。これにより、ＭＯＳトランジスタＭＮ２のゲート電圧はＬＯＷレベルになって、ＭＯＳトランジスタＭＮ２はオフする。

ＭＯＳトランジスタＭＮ２がオフすることによって、ＭＯＳトランジスタＭＮ１のゲートに供給される電流は、電流源回路２０からチャージポンプ回路１０に切り替わる。最終的に、ＭＯＳトランジスタＭＮ１のゲート電圧は、チャージポンプ回路１０で生成された第２電圧とほぼ等しくなり、出力端子ＶＯＵＴの電圧は、第１電圧とほぼ等しくなる。

上述したように、本実施形態に係る電源回路１によれば、ＭＯＳトランジスタＭＮ１のゲート電圧が低い時には、電流が、電源端子Ｖ１に接続された電流源回路２０から安定的にＭＯＳトランジスタＭＮ１のゲートに供給される。

(比較例)
ここで、図３〜図５を参照して比較例に係る電源回路について説明する。図３は、比較例に係る電源回路の概略的な構成を示すブロック図である。図４は、比較例に係る電源回路で起動不良が発生した状態を示す波形図である。図５は、比較例に係る電源回路で突入電流が発生した状態を示す波形図である。

図３に示す電源回路１０１では、制御端子ＶＣＯＮＴの電圧が、ＬＯＷレベルからＨＩＧＨレベルに切り替わると、出力端子ＶＯＵＴの電圧が、上述した第１しきい値（第１電圧×β）よりも小さい時には、制御回路４００は、検出回路３００の検出結果に基づいて、スイッチＳ５をオンさせてスイッチＳ２、Ｓ３、Ｓ４をオフさせる。これにより、チャージポンプ回路１００は、第１昇圧電圧ＶＣＰ１を生成して、ＭＯＳトランジスタＭＮ１のゲートに印加する。その結果、出力端子ＶＯＵＴの電圧は、上昇し始める。

その後、出力端子ＶＯＵＴの電圧が、上記第１しきい値を超えると、制御回路４００がスイッチＳ３をオンさせてスイッチＳ５がオフさせることによって、チャージポンプ回路１００が、第１昇圧電圧ＶＣＰ１よりも高い第２昇圧電圧ＶＣＰ２を生成してＭＯＳトランジスタＭＮ１のゲートに印加する。

しかし、電源回路１０１では、チャージポンプ回路１００からＭＯＳトランジスタＭＮ１のゲートまでの電流経路には、電子部品（不図示）や内部回路(不図示)が数多く接続されている。そのため、これらの消費電力によって、第１昇圧電圧ＶＣＰ１の印加中に、出力端子ＶＯＵＴの電圧が上記第１しきい値に達しない場合がある。この場合、ゲート電圧が、第１昇圧電圧ＶＣＰ１から第２昇圧電圧ＶＣＰ２に切り替わらないので、出力端子ＶＯＵＴの電圧が上昇しないという起動不良が発生する。この起動不良を回避するために、上述した第１しきい値を下げると、図５に示すように、出力端子ＶＯＵＴの電圧が急激に上昇するので、突入電流が発生しやすくなる。

図６は、第１実施形態に係る電源回路の波形図である。図６は、制御端子ＶＣＯＮＴで計測された電圧波形と、昇圧端子ＶＣＰで計測されたで電圧波形と、出力端子ＶＯＵＴで計測された電圧波形と、出力端子ＶＯＵＴで計測された電流波形と、を示す。

図６に示すように、本実施形態に係る電源回路１では、出力端子ＶＯＵＴの電圧上昇が安定している。これは、ＭＯＳトランジスタＭＮ１のゲート電圧が、第１しきい値に達するまで、チャージポンプ回路１０の昇圧動作が停止され、安定した電源電流が、電流源回路２０からＭＯＳトランジスタＭＮ１のゲートへ供給されるからである。

以上説明した本実施形態によれば、ＭＯＳトランジスタＭＮ１のゲート電圧が安定的に上昇するので、起動が安定する。また、第１しきい値を低く設定することが不要になるので、突入電流の発生も抑制することができる。さらに、ＭＯＳトランジスタＭＮ１のゲート電圧が第１しきい値に達する区間内では、チャージポンプ回路１０が動作停止状態であるので、この区間内の回路の消費電力を低減することもできる。

（第２実施形態）
図７は、第２実施形態に係る電源回路の概略的な構成を示すブロック図である。また、図８は、図７に示すブロック図に対応する等価回路の一例である。図７および図８では、上述した第１実施形態と同様の構成要素については、同じ符号を付し、詳細な説明は省略する。

図７に示すように、本実施形態に係る電源回路２は、第１実施形態に係る電源回路１の構成要素に加えて、電流源回路２１(第２電流源回路)と、スイッチＳ６(第５スイッチ素子)と、をさらに備える。

電流源回路２１は、ＭＯＳトランジスタＭＮ１のゲートとチャージポンプ回路１０との間に設けられている。電流源回路２１は、図８に示すように、ＭＯＳトランジスタＭＰ５（第６スイッチ素子）とＭＯＳトランジスタＭＰ６（第７スイッチ素子）とで構成された第２カレントミラー回路を有する。ＭＯＳトランジスタＭＰ５およびＭＯＳトランジスタＭＰ６は、ＭＯＳトランジスタＭＰ１、ＭＰ２と同様に、例えば、Ｐ型ＭＯＳトランジスタを用いて構成される。

ＭＯＳトランジスタＭＰ５において、ゲートおよびドレインはスイッチＳ６に接続され、ソースはチャージポンプ回路１０に接続されている。一方、Ｐ型ＭＯＳトランジスタＭＰ６において、ゲートはＭＯＳトランジスタＭＰ５のゲートに接続され、ドレインはＭＯＳトランジスタＭＮ１のゲートに接続され、ソースはチャージポンプ回路１０に接続されている。

本実施形態では、ＭＯＳトランジスタＭＰ５から出力される電流Ｉ３(第３電流)は定電流であり、ＭＯＳトランジスタＭＰ６から出力される電流Ｉ４(第４電流)も定電流である。これらの電流比も、各ＭＯＳトランジスタのサイズ比に対応している。本実施形態では、ＭＯＳトランジスタＭＮ１のゲート充電に直接寄与しない無効電流を低減するために、電流Ｉ３が、電流Ｉ４よりも小さい。換言すると、ＭＯＳトランジスタＭＰ５のサイズ比が、ＭＯＳトランジスタＭＰ６のサイズ比よりも小さい。

スイッチＳ６は、図８に示すように、ＭＯＳトランジスタＭＮ５に相当する。ＭＯＳトランジスタＭＮ５は、ＭＯＳトランジスタＭＮ１と同様に、例えば、Ｎ型ＭＯＳトランジスタを用いて構成される。ＭＯＳトランジスタＭＮ５において、ゲートは制御回路４０に接続され、ドレインは、ＭＯＳトランジスタＭＰ５のドレインに接続され、ソースはグランドに接続されている。ＭＯＳトランジスタＭＮ５がオンすると、電流源回路２１とＭＯＳトランジスタＭＮ１のゲートが導通状態になる。反対に、ＭＯＳトランジスタＭＮ５がオフすると、電流源回路２１とＭＯＳトランジスタＭＮ１のゲートが非導通状態になる。このようにして、ＭＯＳトランジスタＭＮ５は、電流源回路２１とＭＯＳトランジスタＭＮ１のゲートとを導通するか否か切り替える。

以下、図８を参照して、本実施形態に係る電源回路２の動作について説明する。ただし、制御端子ＶＣＯＮＴの電圧がＬＯＷレベルの場合の動作と、制御端子ＶＣＯＮＴの電圧がＨＩＧＨレベルの場合であってＭＯＳトランジスタＭＮ１のゲート電圧が上述した第２しきい値（第１電圧−Ｖｔｈｐ）より小さい時の動作とについては、第１実施形態と同様なので、これらの動作の説明は省略する。

制御端子ＶＣＯＮＴの電圧がＨＩＧＨレベルの場合、ＭＯＳトランジスタＭＮ１のゲート電圧が、第２しきい値を超えたとき、ＨＩＧＨレベルの信号が制御回路４０からＭＯＳトランジスタＭＮ５のゲートへ入力されるので、ＭＯＳトランジスタＭＮ５はオンする。

ＭＯＳトランジスタＭＮ５がオンすることによって、電流Ｉ３がＭＯＳトランジスタＭＰ５から出力される。これに伴って、電流Ｉ４が、ＭＯＳトランジスタＭＰ６からＭＯＳトランジスタＭＮ１のゲートに供給される。その後、第１実施形態と同様に、ＭＯＳトランジスタＭＮ１のゲート電圧は、チャージポンプ回路１０で生成された第２電圧とほぼ等しくなり、出力端子ＶＯＵＴの電圧は、第１電圧とほぼ等しくなる。

以上説明した本実施形態によれば、電流Ｉ３と電流Ｉ４との電流比を調整することによって、ＭＯＳトランジスタＭＮ１のゲート電圧が低い時にこのゲートに供給する電流を制御することもできる。

(第３実施形態)
図９は、第３実施形態に係る電源回路の概略的な構成を示すブロック図である。また、図１０は、図９に示すブロック図に対応する等価回路の一例である。図９および図１０では、上述した第１実施形態と同様の構成要素については、同じ符号を付し、詳細な説明は省略する。

図９に示すように、本実施形態に係る電源回路３は、電流源回路２１の代わりに電流源回路２２を備え、スイッチＳ２の代わりに抵抗素子Ｒ１を備え、さらに、新たに抵抗素子Ｒ２を備えている。

電流源回路２２は、可変電流源である。具体的には、図１０に示すように、電流源回路２２は、ＭＯＳトランジスタＭＰ１と、ＭＯＳトランジスタＭＰ２と、ＭＯＳトランジスタＭＮ６（第８スイッチ素子）と、キャパシタＣ１と、を有する。ＭＯＳトランジスタＭＰ１およびＭＯＳトランジスタＭＰ２は、第１実施形態と同様なので、説明を省略する。

ＭＯＳトランジスタＭＮ６は、ＭＯＳトランジスタＭＮ１と同様に、例えば、Ｎ型ＭＯＳトランジスタを用いて構成される。ＭＯＳトランジスタＭＮ６において、ゲートは制御回路４０に接続され、ドレインはＭＯＳトランジスタＭＮ２のゲートに接続され、ソースはグランドに接続されている。

キャパシタＣ１は、ＭＯＳトランジスタＭＮ２のゲートとグランドとの間に設けられている。キャパシタＣ１の充電状態に対応して、ＭＯＳトランジスタＭＮ２のゲート電圧を制御することができる。

抵抗素子Ｒ１は、ＭＯＳトランジスタＭＮ１のゲートとグランドとの間に設けられている。抵抗素子Ｒ１の両端の電圧を測定することによって、ＭＯＳトランジスタＭＮ１のゲート電圧を容易にモニタすることができる。

抵抗素子Ｒ２は、ＭＯＳトランジスタＭＮ２のソースとグランドとの間に設けられている。抵抗素子Ｒ２によって、ＭＯＳトランジスタＭＮ２を流れる電流の急激な増加を抑制することができる。

以下、図１０を参照して、本実施形態に係る電源回路３の動作について説明する。ここでも、第２実施形態と同様に、第１実施形態と異なる動作を中心に説明する。
制御端子ＶＣＯＮＴの電圧がＬＯＷレベルの場合、ＭＯＳトランジスタＭＮ６のゲートには、制御回路４０からＨＩＧＨレベルの信号が入力されるので、ＭＯＳトランジスタＭＮ６はオンする。そのため、ＭＯＳトランジスタＭＮ６には、定電流Ｉ５が電源端子Ｖ１から流れ、キャパシタＣ１は充電されない。また、ＭＯＳトランジスタＭＮ１のゲートには、電流が、チャージポンプ回路１０からも電流源回路２２からも供給されないので、ＭＯＳトランジスタＭＮ１はオフする。

制御端子ＶＣＯＮＴの電圧がＨＩＧＨレベルの場合、ＭＯＳトランジスタＭＮ１のゲート電圧が、上述した第２しきい値（第１電圧−Ｖｔｈｐ）よりも小さい時には、ＭＯＳトランジスタＭＮ６はオフする。これにより、キャパシタＣ１は、上記定電流Ｉ５によって充電される。

キャパシタＣ１の充電に伴って、ＭＯＳトランジスタＭＮ２のゲート電圧が、上昇し始める。その後、このゲート電圧が、ＭＯＳトランジスタＭＮ２のしきい値電圧を超えると、電流Ｉ６が、ＭＯＳトランジスタＭＰ１からＭＯＳトランジスタＭＮ２へ流れ始める。この電流Ｉ６は、ＭＯＳトランジスタＭＮ２のゲート電圧の上昇に対応して増加する可変電流である。そのため、ＭＯＳトランジスタＭＰ１と第１カレントミラー回路を構成しているＭＯＳトランジスタＭＰ２からも、可変電流Ｉ７が出力される。この可変電流Ｉ７は、ＭＯＳトランジスタＭＮ１のゲートに供給される。これにより、ＭＯＳトランジスタＭＮ１のゲート電圧は上昇し、出力端子ＶＯＵＴの電圧も上昇していく。

その後、ＭＯＳトランジスタＭＮ１のゲート電圧が、上述した第２しきい値を超えると、第１実施形態と同様に、ＭＯＳトランジスタＭＮ１のゲートに供給される電流は、電流源回路２２からチャージポンプ回路１０に切り替わる。

以上説明した本実施形態によれば、抵抗素子Ｒ１によって、ＭＯＳトランジスタＭＮ１のゲート電圧を容易にモニタすることができる。その一方で、電流源回路２２から出力された電流の一部が、抵抗素子Ｒ１を通じてグランドへ流れてしまう。仮に、電流源回路２２が定電流を出力すると、ＭＯＳトランジスタＭＮ１のゲート電圧上昇に伴って、抵抗素子Ｒ１へ流れる電流も増加し、これにより、ＭＯＳトランジスタＭＮ１のゲートに供給される電流が減少する場合が起こり得る。この場合、ＭＯＳトランジスタＭＮ１のゲートに供給される電流が、電流源回路２２からチャージポンプ回路１０に切り替わらず、起動不良が起こりやすくなる。

そこで、本実施形態では、電流源回路２２が、ＭＯＳトランジスタＭＮ２のゲート電圧の上昇に対応して増加する可変電流（電流Ｉ７）をＭＯＳトランジスタＭＮ１のゲートへ供給することによって、ＭＯＳトランジスタＭＮ１のゲートに供給される電流の減少を回避している。よって、起動の安定を確保することができる。

なお、本実施形態の電源回路３は、第２実施形態で説明した電流源回路２１を備えていてもよい。この場合、第２実施形態と同様に、ＭＯＳトランジスタＭＮ１のゲート電圧が低い時に、このゲートに供給する電流を制御することができる。

(変形例)
図１１は、第１実施形態の変形例に係る電源回路の概略的な構成を示すブロック図である。図１１では、上述した第１実施形態の電源回路１と同様の構成要素には同じ符号を付し、詳細な説明は省略する。

図１１に示すように、本変形に係る電源回路１ａでは、検出回路３０が、ＭＯＳトランジスタＭＮ１のゲート電圧変化の代わりに出力端子ＶＯＵＴの電圧変化を検出している。そして、出力端子ＶＯＵＴの電圧が、上述した第１しきい値を超えた時に、制御回路４０は、スイッチＳ１、Ｓ２、Ｓ４をオフさせ、スイッチＳ３をオンさせる。これにより、ＭＯＳトランジスタＭＮ１のゲートに供給される電流が、電流源回路２０からチャージポンプ回路１０に切り替わる。

以上説明した本変形例においても、第１実施形態と同様に、ＭＯＳトランジスタＭＮ１のゲート電圧が低い時には、電流が、電源端子Ｖ１に接続された電流源回路２０から安定的にＭＯＳトランジスタＭＮ１のゲートに供給される。よって、起動が安定する。また、第１しきい値を低く設定することが不要になるので、突入電流の発生も抑制することができる。

なお、本変形例を、上述した第２実施形態の電源回路２と、第３実施形態の電源回路３に適用してもよい。この場合も、同様に、起動を安定させ、突入電流の派生を抑制することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１，１ａ，２，３ 電源回路、１０ 昇圧回路、２０〜２２ 電流源回路、３０ 検出回路、４０ 制御回路、ＭＮ１ 第１スイッチ素子、ＭＮ２（Ｓ１） 第２スイッチ素子、ＭＰ１ 第３スイッチ素子、ＭＰ２ 第４スイッチ素子、ＭＮ５（Ｓ６） 第５スイッチ素子、ＭＰ５ 第６スイッチ素子、ＭＰ６ 第７スイッチ素子、ＭＮ６ 第８スイッチ素子、Ｃ１ キャパシタ

Claims (10)

1. 第１電圧が入力される電源端子にドレインが接続され、出力端子にソースが接続された第１スイッチ素子と、
   前記第１電圧よりも高い第２電圧を生成して前記第１スイッチ素子のゲートに印加する昇圧回路と、
   前記電源端子と前記ゲートとの間に設けられた第１電流源回路と、
   前記第１電流源回路と前記ゲートとの間に設けられた第２スイッチ素子と、
   前記ゲートのゲート電圧に基づいて、前記昇圧回路および前記第２スイッチ素子を制御する制御回路と、
   を備える、電源回路。
2. 前記ゲート電圧が、前記第１電圧と定数β（ただし、０＜β＜１）とを乗算したしきい値よりも小さいときに、前記制御回路は、前記昇圧回路からの前記第２電圧の出力を停止させるとともに前記第２スイッチ素子をオンさせ、
   前記ゲート電圧が、前記しきい値を超えたときに、前記制御回路は、前記昇圧回路から前記第２電圧を出力させるとともに前記第２スイッチ素子をオフさせる、請求項１に記載の電源回路。
3. 前記第１電流源回路は、第３スイッチ素子と、第４スイッチ素子と、を有し、
   前記第３スイッチ素子において、ゲートおよびドレインは前記第２スイッチ素子に接続され、ソースは前記電源端子に接続され、
   前記第４スイッチ素子において、ゲートは前記第３スイッチ素子の前記ゲートに接続され、ドレインは前記第１スイッチ素子の前記ゲートに接続され、ソースは前記電源端子に接続された、請求項１または２に記載の電源回路。
4. 前記第２スイッチ素子がオンしている時に、前記第３スイッチ素子から出力される第１電流が、前記第４スイッチ素子から出力される第２電流よりも小さい、請求項３に記載の電源回路。
5. 前記昇圧回路と前記第１スイッチ素子との間に設けられた第２電流源回路と、
   前記第２電流源回路と前記第１スイッチ素子との間に設けられた第５スイッチ素子と、をさらに備え、
   前記第２電流源回路は、第６スイッチ素子と、第７スイッチ素子と、を有し、前記第６スイッチ素子において、ゲートおよびドレインは前記第５スイッチ素子に接続され、ソースは前記昇圧回路に接続され、前記第７スイッチ素子において、ゲートは前記第６スイッチ素子の前記ゲートに接続され、ドレインは前記第１スイッチ素子の前記ゲートに接続され、ソースは前記昇圧回路に接続され、
   前記制御回路は、前記昇圧回路から前記第２電圧を出力させるときに前記第５スイッチ素子をオンさせる、請求項３または４に記載の電源回路。
6. 前記第５スイッチ素子がオンしている時に、前記第６スイッチ素子から出力される第３電流は、前記第７スイッチ素子から出力される第４電流よりも小さい、請求項５に記載の電源回路。
7. 前記第２スイッチ素子において、ゲートおよびドレインは前記第１電流源回路に接続され、ソースはグランドに接続されており、
   前記第１電流源回路は、前記第３スイッチ素子と、前記第４スイッチ素子とに加えて、第８スイッチ素子と、キャパシタと、をさらに有し、
   前記第８スイッチ素子において、ゲートは前記制御回路に接続され、ドレインは前記第２スイッチ素子の前記ゲートに接続され、ソースは前記グランドに接続されており、
   前記キャパシタが、前記第２スイッチ素子の前記ゲートと前記グランドとの間に設けられており、
   前記制御回路は、前記第２スイッチ素子をオンさせるときに前記第８スイッチ素子をオフさせる、請求項３から６のいずれかに記載の電源回路。
8. 前記第１スイッチ素子と前記制御回路との間に設けられ、前記ゲート電圧の変化を検出する検出回路をさらに備える、請求項１から７のいずれか１項に記載の電源回路。
9. 前記出力端子と前記制御回路との間に設けられ、前記出力端子の電圧の変化を検出する検出回路をさらに備える、請求項１に記載の電流源回路。
10. 前記出力端子電圧が、前記第１電圧に定数β（ただし、０＜β＜１）を乗じたしきい値よりも小さいときに、前記制御回路は、前記昇圧回路からの前記第２電圧の出力を停止させるとともに前記第２スイッチ素子をオンさせ、
    前記出力端子電圧が、前記しきい値を超えた時に、前記制御回路は、前記昇圧回路から前記第２電圧を出力させるとともに前記第２スイッチ素子をオフさせる、請求項９に記載の電源回路。

Images