CN111506150B - 输入电路 - Google Patents

输入电路 Download PDF

Info

Publication number
CN111506150B
CN111506150B CN202010078759.7A CN202010078759A CN111506150B CN 111506150 B CN111506150 B CN 111506150B CN 202010078759 A CN202010078759 A CN 202010078759A CN 111506150 B CN111506150 B CN 111506150B
Authority
CN
China
Prior art keywords
input
transistor
terminal
current
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010078759.7A
Other languages
English (en)
Other versions
CN111506150A (zh
Inventor
椎名美臣
东文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN111506150A publication Critical patent/CN111506150A/zh
Application granted granted Critical
Publication of CN111506150B publication Critical patent/CN111506150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration

Abstract

本发明涉及输入电路。输入电路的特征在于，具备：连接于输入端子的第一输入晶体管和第二输入晶体管、经由电流镜向第二输入晶体管流动电流的电流源、设置在电流镜与电流源之间并且开关控制端子连接于第一输入晶体管的漏极的开关、以及连接于第一输入晶体管并且根据输出信号来控制导通截止的晶体管，关于第二输入晶体管，根据输出信号来切换电流驱动力，基于第二输入晶体管和电流源的电流驱动力来决定输入电路的阈值。

Description

输入电路
技术领域
本发明涉及输入电路。
背景技术
图5是以往的输入电路的电路图。以往的输入电路具备输入端子510、输出端子511、NMOS晶体管502、PMOS晶体管503、504、以及反相器521。
在晶体管502中，栅极与输入端子510连接，漏极连接于晶体管503的漏极和反相器521的输入，源极连接于第二电源端子。在PMOS晶体管503中，栅极连接于输入端子510，源极连接于第一电源端子。在晶体管504中，栅极连接于反相器521的输出和输出端子511，源极连接于第一电源端子，漏极连接于反相器521的输入。
在输入电路中，当向输入端子510输入L电平的信号时，从输出端子511输出L电平的信号。晶体管504导通，使反相器521的输入为H电平。在输入的信号从L电平上升时，基于晶体管502的电流驱动力与晶体管503和晶体管504的电流驱动力的大小关系，反相器521的输出信号从L电平向H电平转变。
此外，在输入的信号从H电平降低时，基于晶体管502的电流驱动力与晶体管503的电流驱动力的大小关系，反相器521的输出信号从H电平向L电平转变。
因此，在输入电路中，输出信号从L电平向H电平转变时的阈值比输出信号从H电平向L电平转变时的阈值高。即，输入电路具有滞后特性。
现有技术文献
专利文献
专利文献1：日本特开平9-270678号公报。
发明要解决的课题
然而，以往的输入电路的滞后特性依赖于晶体管504导通时即在栅极·源极间施加电源电压（VDD-VSS）时的电流驱动力，因此，具有电源电压依赖性。
发明内容
本发明的目的在于提供具有没有电源电压依赖性的滞后特性的输入电路。
用于解决课题的方案
本发明的实施方式的输入电路是，一种输入电路，从输出端子输出与输入到输入端子的信号对应的输出信号，其特征在于，具备：第一输入晶体管，在其中，栅极连接于所述输入端子，源极连接于第二电源端子；第二输入晶体管，在其中，栅极连接于所述输入端子，源极连接于所述第二电源端子，从所述输出端子输出基于漏极的电压的输出信号；晶体管，在其中，漏极连接于所述第一输入晶体管的漏极，源极连接于第一电源端子，根据基于所述输出信号的信号来控制导通截止；电流源，在其中，一端连接于所述第二电源端子；第一开关，在其中，一端连接于所述电流源的另一端，开关控制端子连接于所述第一输入晶体管的漏极；以及电流镜，在其中，输入端子连接于所述第一开关的另一端，输出端子连接于所述第二输入晶体管的漏极，电流镜控制栅连接于所述电流源的另一端，根据所述输出信号来切换所述第二输入晶体管的电流驱动力，针对所述输入信号的阈值基于所述第二输入晶体管和所述电流源的电流驱动力。。
发明效果
根据本发明的输入电路，阈值由输入晶体管和电流源的电流驱动力决定，因此，能够提供具有没有电源电压依赖性的滞后特性的输入电路。
附图说明
图1是示出本发明的实施方式的输入电路的电路图。
图2是示出本实施方式的输入电路的具体的电路例的电路图。
图3是示出本实施方式的输入电路的另一具体的电路例的电路图。
图4是示出本实施方式的输入电路的另一具体的电路例的电路图。
图5是示出以往的输入电路的电路图。
具体实施方式
图1是示出本发明的实施方式的输入电路的电路图。
本实施方式的输入电路具备：被输入输入信号的输入端子110、将输出信号输出的输出端子111、PMOS晶体管101、作为第一输入晶体管的NMOS晶体管102、作为第二输入晶体管的NMOS晶体管103、缓冲器104、电流源105、电流镜106、以及开关107。
在NMOS晶体管102中，栅极连接于输入端子110，漏极连接于开关107的开关控制端子和PMOS晶体管101的漏极，源极连接于第二电源端子。电流源105例如由耗尽型晶体管（depletion transistor）构成，一个端子连接于电流镜106的电流镜控制栅（controlgate）和开关107的一个端子，另一个端子连接于第二电源端子。开关107的另一个端子连接于电流镜106的输入端子。
在NMOS晶体管103中，栅极连接于输入端子110，漏极连接于缓冲器104的输入端子和电流镜106的输出端子，源极连接于第二电源端子。缓冲器104的输出端子连接于输出端子111、NMOS晶体管103的控制端子和PMOS晶体管101的栅极。PMOS晶体管101的源极连接于第一电源端子。
关于NMOS晶体管103，根据输入到控制端子的缓冲器104的输出信号来控制电流驱动力。缓冲器104例如仅由反相器221构成。开关107在开关控制端子的电压为L电平时接通，在开关控制端子的电压为H电平时关断。
在输入信号为L电平时，输出信号为L电平，NMOS晶体管102的阻抗较高，PMOS晶体管101的阻抗较低，因此，开关107的开关控制端子的电压为H电平，开关107关断。因此，电流镜106被控制为不进行镜像（mirror）工作。在电流镜106中，电流镜控制栅通过电流源105被短路到第二电源电压VSS，因此，输出端子为H电平。此外，由于NMOS晶体管103的阻抗较高，所以，缓冲器104的输入为H电平，输出即输出端子111的电压为L电平。此时，由于缓冲器104的输出即控制信号为L电平，所以，NMOS晶体管103的电流驱动力被控制为较小的值。因此，在输入电路中，输出信号向H电平转变时的阈值变高。
在本实施方式的输入电路中，在输入信号为L电平时，开关107关断，NMOS晶体管102和NMOS晶体管103的阻抗变高，各个电流路径被切断，因此，本实施方式的输入电路还具有消耗电流化较低这样的效果。
当输入信号的电压从L电平稍微增加时，NMOS晶体管103的阻抗变低。关于NMOS晶体管103，根据缓冲器104的输出信号将电流驱动力控制得较小，因此，缓冲器104的输入保持H电平的状态。此外，同样地，NMOS晶体管102的阻抗变低。在此，关于PMOS晶体管101，阻抗也较低，但是，电流驱动力被设定得比NMOS晶体管102小，因此，开关107的开关控制端子的电压为L电平，开关107接通。因此，电流镜106被控制为进行镜像工作。此时，基于NMOS晶体管103的电流驱动力与电流镜106将来自电流源105的电流镜像后的电流值的大小关系来决定缓冲器104的输入。
当输入信号为H电平时，输出信号为H电平，NMOS晶体管103的控制信号为H电平，因此，NMOS晶体管103的电流驱动力被控制为较大的值。因此，输入电路基于NMOS晶体管103的电流驱动力与电流源105的电流值的大小关系来决定输出信号，因此，输出信号向L电平转变时的阈值变低。
本实施方式的输入电路如上述那样根据输出信号来控制NMOS晶体管103的电流驱动力，因此，具有滞后特性。
进而，在本实施方式的输入电路中，阈值由电流源105的电流值和NMOS晶体管103的电流驱动力决定，因此，不会受到电源电压的影响。即，本实施方式的输入电路具有没有阈值的电源电压依赖性这样的特征。
图2是示出本实施方式的输入电路的具体的电路例的电路图。
NMOS晶体管103具备NMOS晶体管311、312、以及开关313。
在NMOS晶体管311中，栅极与NMOS晶体管312的栅极连接，漏极连接于电流镜106的输出端子，源极连接于第二电源端子。NMOS晶体管312的漏极经由开关313连接于NMOS晶体管311的漏极。
开关313在缓冲器104的输出即控制信号为L电平的情况下关断，在控制信号为H电平的情况下接通。
NMOS晶体管103通过像这样构成而被控制为在控制信号为L电平的情况下电流驱动力变小而在控制信号为H电平的情况下电流驱动力变大。
开关107具备PMOS晶体管731、732。
PMOS晶体管731和PMOS晶体管732构成电流镜。PMOS晶体管731的漏极连接于NMOS晶体管102的漏极和PMOS晶体管101的漏极。在PMOS晶体管732中，源极连接于电流镜106的输入，漏极连接于耗尽型晶体管105的漏极。
当由于PMOS晶体管101导通而PMOS晶体管731的漏极为第一电源端子的电压VDD（H电平）时，开关107不作为电流镜进行工作即关断。此外，当PMOS晶体管101截止而NMOS晶体管102为流动电流的状态（L电平）时，开关107作为电流镜进行工作即接通。
开关107通过像这样构成而被控制为在开关控制端子的电压为L电平时接通而在开关控制端子的电压为H电平时关断。
图3是示出本实施方式的输入电路的另一具体的电路例的电路图。
NMOS晶体管103具备NMOS晶体管321、322、以及开关323。
NMOS晶体管321和NMOS晶体管322的彼此的栅极被连接且NMOS晶体管321和NMOS晶体管322被串联连接。开关323与晶体管322并联连接。
开关323在缓冲器104的输出即控制信号为L电平的情况下关断而在控制信号为H电平的情况下接通。
NMOS晶体管103通过像这样构成而被控制为在控制信号为L电平的情况下电流驱动力变小而在控制信号为H电平的情况下电流驱动力变大。
图4是示出本实施方式的输入电路的另一具体的电路例的电路图。
基本的工作与上述的输入电路相同，省略详细的说明。
图4的输入电路在本实施方式的输入电路中为进一步做成低消耗电流的电路结构。具体而言，在第一电源端子与NMOS晶体管102、NMOS晶体管103和电流源105的电流路径中具备作为开关的PMOS晶体管403。
在输入信号为H电平时，PMOS晶体管403截止，因此，在NMOS晶体管102、NMOS晶体管103和电流源105的电流路径中不流动电流。因此，图4的输入电路具有与上述的输入电路相比消耗电流变低这样的效果。
在图4中，能够获得多少PMOS晶体管403以及NMOS晶体管102和NMOS晶体管103的栅极·源极间电压对其导通状态或截止状态造成影响，因此，VDD的容许下限值成为重大的点。然而，在图4中，没有产生与PMOS晶体管403以及NMOS晶体管102和NMOS晶体管103的栅极·源极间电压成为串联的关系的电压。因此，由于能有效地提供PMOS晶体管403以及NMOS晶体管102和NMOS晶体管103的栅极·源极间电压，所以即使VDD为低的电压，图4的输入电路也能够进行工作。
如以上说明的那样，在本实施方式的输入电路中，阈值由电流源105的电流值和NMOS晶体管103的电流驱动力决定，因此，本实施方式的输入电路能够具有没有电源电压依赖性的滞后特性。
以上，对本发明的实施方式进行了说明，但是，本发明不限定于上述实施方式，能够在不偏离本发明的主旨的范围内进行各种变更。
例如，NMOS晶体管103由2个NMOS晶体管构成，但是，也可以由2个以上的NMOS晶体管构成。此外，例如，缓冲器104是对NMOS晶体管103的漏极的电压波形进行整形的逻辑电路，如果不需要电压波形的整形也可以不具备。
附图标记的说明
104 缓冲器
105 电流源
106 电流镜
110 输入端子
111 输出端子
221 反相器。

Claims (2)

1.一种输入电路，从输出端子输出与输入到输入端子的信号对应的输出信号，其特征在于，具备：
第一输入晶体管，在其中，栅极连接于所述输入端子，源极连接于第二电源端子；
第二输入晶体管，在其中，栅极连接于所述输入端子，源极连接于所述第二电源端子，从所述输出端子输出基于该第二输入晶体管的漏极的电压的输出信号；
晶体管，在其中，漏极连接于所述第一输入晶体管的漏极，源极连接于第一电源端子，根据基于所述输出信号的信号来控制导通截止；
电流源，在其中，一端连接于所述第二电源端子；
第一开关，在其中，一端连接于所述电流源的另一端，开关控制端子连接于所述第一输入晶体管的漏极；以及
电流镜，在其中，输入端子连接于所述第一开关的另一端，输出端子连接于所述第二输入晶体管的漏极，电流镜控制栅连接于所述电流源的另一端，
根据所述输出信号来切换所述第二输入晶体管的电流驱动力，
针对所述输入信号的阈值由所述第二输入晶体管的电流驱动力和所述电流源的电流值决定。
2.根据权利要求1所述的输入电路，其特征在于，
在所述第一电源端子与所述第一输入晶体管和所述第二输入晶体管之间具备第二开关，
所述第二开关在所述第一输入晶体管和所述第二输入晶体管根据所述输入信号导通时关断。
CN202010078759.7A 2019-01-31 2020-02-03 输入电路 Active CN111506150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019015006A JP7361474B2 (ja) 2019-01-31 2019-01-31 入力回路
JP2019-015006 2019-01-31

Publications (2)

Publication Number Publication Date
CN111506150A CN111506150A (zh) 2020-08-07
CN111506150B true CN111506150B (zh) 2022-10-11

Family

ID=71837423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010078759.7A Active CN111506150B (zh) 2019-01-31 2020-02-03 输入电路

Country Status (3)

Country Link
US (1) US11073856B2 (zh)
JP (1) JP7361474B2 (zh)
CN (1) CN111506150B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014079007A (ja) * 2009-07-03 2014-05-01 Seiko Instruments Inc Ｃｍｏｓ入力バッファ回路
CN104917375A (zh) * 2014-03-11 2015-09-16 精工电子有限公司 Dc/dc转换器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334883A (en) * 1993-02-03 1994-08-02 Elantec, Inc. Circuit for introducing hysterisis
JP3393964B2 (ja) * 1995-10-16 2003-04-07 東芝マイクロエレクトロニクス株式会社 半導体集積回路及び半導体入力装置
JPH09270678A (ja) 1996-03-29 1997-10-14 Citizen Watch Co Ltd シュミットトリガー回路
JP3517578B2 (ja) * 1998-01-27 2004-04-12 吉川アールエフシステム株式会社 シュミット回路
US6038194A (en) * 1998-12-28 2000-03-14 Philips Electronics North America Corporation Memory decoder with zero static power
US7005913B2 (en) * 2003-09-26 2006-02-28 Arm Physical Ip, Inc. I/O buffer with wide range voltage translator
JP2006121654A (ja) * 2004-09-21 2006-05-11 Renesas Technology Corp レベル変換回路
JP2008211707A (ja) 2007-02-28 2008-09-11 Nec Electronics Corp 入力回路
JP5421075B2 (ja) * 2009-11-11 2014-02-19 セイコーインスツル株式会社 入力回路
JP2015211345A (ja) * 2014-04-25 2015-11-24 セイコーインスツル株式会社 電源電圧監視回路、および該電源電圧監視回路を備える電子回路
JP2017063300A (ja) * 2015-09-24 2017-03-30 エスアイアイ・セミコンダクタ株式会社 入力回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014079007A (ja) * 2009-07-03 2014-05-01 Seiko Instruments Inc Ｃｍｏｓ入力バッファ回路
CN104917375A (zh) * 2014-03-11 2015-09-16 精工电子有限公司 Dc/dc转换器

Also Published As

Publication number Publication date
US20200249710A1 (en) 2020-08-06
US11073856B2 (en) 2021-07-27
JP2020123870A (ja) 2020-08-13
CN111506150A (zh) 2020-08-07
JP7361474B2 (ja) 2023-10-16

Similar Documents

Publication Publication Date Title
US6930518B2 (en) Level shifter having low peak current
US7804350B1 (en) Level shifting using cross-coupled cascode transistors
US7986162B2 (en) Interface circuit
US20070057703A1 (en) Input buffer for CMOS integrated circuits
CN109309493B (zh) 高压电平位移电路及半导体器件
US20130222037A1 (en) Voltage level shifter
US11722132B2 (en) Semiconductor integrated circuit device and semiconductor system including the same
KR20070066919A (ko) 전압 선택 회로
US9660651B2 (en) Level shift circuit
US8779829B2 (en) Level shift circuit
CN108336991B (zh) 电平移位电路
US20050275463A1 (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
US20100117690A1 (en) Semiconductor device
US9722607B2 (en) Voltage level shifter
US7598791B2 (en) Semiconductor integrated apparatus using two or more types of power supplies
CN108631767B (zh) 电平位移器
CN111506150B (zh) 输入电路
US8344763B2 (en) Low-speed driver circuit
US8330501B1 (en) Dual mode rail-to-rail buffer for low voltage memory
JP7396774B2 (ja) 論理回路
US11695395B2 (en) Level shifter
US7733154B2 (en) Semiconductor device
US10101760B1 (en) Power-on control circuit and input/output control circuit
WO2008028012A1 (en) Junction field effect transistor input buffer level shifting circuit
CN108400784B (zh) 位准移位电路及整合电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.

CP02 Change in the address of a patent holder