JP2003298409A

JP2003298409A - ダイナミック回路

Info

Publication number: JP2003298409A
Application number: JP2002104418A
Authority: JP
Inventors: Osamu Taketoshi; 修竹歳
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-04-05
Filing date: 2002-04-05
Publication date: 2003-10-17

Abstract

(57)【要約】【課題】電荷再分配の影響を受けることなく高速動作
を実現し、またノイズ耐性を向上させたダイナミック回
路を提供する。【解決手段】プリチャージ用トランジスタ１００およ
びキーパー用トランジスタ１０４には、出力用インバー
タ１０５に供給される第１の電源電圧ＶＤＤよりも高い
第２の電源電圧ＶＤＤＨが供給される。また、ディスチ
ャージ用トランジスタ１０３および複数の評価用トラン
ジスタ１０１、１０２の閾値電圧を、プリチャージ用ト
ランジスタ１００およびキーパー用トランジスタ１０４
の閾値電圧の絶対値よりも高く設定することで、リーク
電流を低減し、ノイズ耐性を更に向上させることができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サ、メモリ等のデコーダやコンパレータとして使用され
るＡＮＤゲート、ＯＲゲート等のダイナミック回路に関
し、特に低電圧で動作するダイナミック回路に関する。

【０００２】

【従来の技術】図８は、従来の代表的なダイナミック回
路の構成例を示す回路図である。図８において、１００
はプリチャージ用のｐチャネルトランジスタであり、ノ
ードＸをプリチャージ期間中に電源電位ＶＤＤによりプ
リチャージする。１０１、１０２は評価回路であり、ｎ
チャネルトランジスタで構成されている。１０３はディ
スチャージ用のｎチャネルトランジスタであり、評価期
間中のみオンする。１０４はノードＸの電位を保持する
キーパー用のｐチャネルトランジスタである。１０５は
出力用のインバータであり、ダイナミック回路の評価結
果を出力するとともに、出力信号ＯＵＴをトランジスタ
１０４のゲートへフィードバックすることで、ノードＸ
の倫理「H」状態を保持する役目をする。

【０００３】このように構成された従来のダイナミック
回路の動作について、図８に加えて、図９Ａおよび図９
Ｂも参照して説明する。

【０００４】図９Ａは、評価期間中にトランジスタ１０
１、１０２がともにオンする場合における図８のダイナ
ミック回路の動作タイミングを示す図で、図９Ｂは、評
価期間中にトランジスタ１０１、１０２のうちいずれか
一方しかオンしない場合における図８のダイナミック回
路の動作タイミングを示す図である。なお、図９Ａおよ
び図９Ｂにおいて、Ｐｒｅはプリチャージ期間を、Ｅｖ
ａは評価期間を表す。

【０００５】ダイナミック回路の動作は大きく分けて、
プリチャージ期間とディスチャージ期間に分けられる。
プリチャージ期間中には、論理「Ｌ」レベルのクロック
信号ＣＫにより、ｐチャネルトランジスタ１００をオン
するとともに、ディスチャージを行わないように、ｎチ
ャネルトランジスタ１０３をオフにして、接地電位ＶＳ
Ｓへの電流パスを切っておく。

【０００６】次に、評価期間では、論理「Ｈ」レベルの
クロック信号ＣＫにより、ｐチャネルトランジスタ１０
０をオフに、またｎチャネルトランジスタ１０３をオン
にすることで、接地電位ＶＳＳへのディスチャージの電
流パスを用意する。図９Ａのように、評価回路への信号
Ａ、Ｂがともに論理「Ｈ」レベルであった場合、図８の
回路では、ノードＸから接地電位ＶＳＳまでの電流パス
が形成されるため、ノードＸは論理「Ｌ」レベルとな
る。したがって、出力信号ＯＵＴはその反転である論理
「Ｈ」レベルとなる。

【０００７】この評価期間では、はじめにｎチャネルト
ランジスタ１０１から１０３、キーパー用のｐチャネル
トランジスタ１０４が一時的に全てオンする状態ができ
てしまうが、キーパー用のｐチャネルトランジスタ１０
４の駆動能力を小さく作っているため、ノードＸは接地
電位ＶＳＳまで引き下げられ、かつインバータ１０５の
出力信号ＯＵＴをゲートで受けているため、キーパー用
のｐチャネルトランジスタ１０４はオフする。

【０００８】次に、図９Ｂのように、評価回路への信号
Ａ、Ｂのどちらかが論理「Ｌ」レベル、もしくはともに
論理「Ｌ」レベルである場合、評価期間に入ってもノー
ドＸの電位は論理「Ｈ」レベルのままで、出力信号ＯＵ
Ｔは論理「Ｌ」レベルとなる。評価期間中、トランジス
タ１０４は、ノードＸがハイインピーダンスにならない
ように、ノードＸの電位を論理「H」に固定するように
働く。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、ＬＳＩプロセスの微細化、それに伴う電
源電圧の低電圧化によるノイズマージンの低下、ノイズ
の影響が問題となっている。図１０は、ノイズの影響を
考慮した図８のダイナミック回路の動作タイミングを示
す図である。

【００１０】入力信号Ａが論理「Ｈ」レベルで、入力信
号Ｂが論理「Ｌ」レベルである場合、本来ならば、図９
Ｂに示すように、評価期間中でもノードＸは論理「Ｈ」
レベルのままであり、出力信号ＯＵＴも論理「Ｌ」レベ
ルのままである。しかしながら実際には、論理「Ｈ」レ
ベルの入力信号Ａがゲートに印加されるｎチャネルトラ
ンジスタ１０１がオンすれば、ノードＹにおけるトラン
ジスタ１０１、１０２のソース−基板接合容量、ドレイ
ン−基板接合容量が影響するため、ノードＸの電位は、
ノードＸにおける寄生容量１０６ならびにノードＹにお
けるトランジスタの接合容量１０７での電荷再分配によ
り決定される。すなわち、電源電圧をＶＤＤ、ノードＸ
の寄生容量をＣｘ、ノードＹの接合容量をＣｙとする
と、電荷再分配が生じた結果、ノードＸの電位Ｖｘは、
Ｖｘ＝ＶＤＤ×Ｃｘ／（Ｃｘ＋Ｃｙ）となり電位の低下
を起こす。

【００１１】この電荷再配分によるノードＸの電位低下
がインバータ１０５の論理閾値を下回らない場合、キー
パー用のトランジスタ１０４により、ノードＸの電位
は、図１０の点線のように元の電位に回復する。しか
し、ノードＸの電位低下がインバータ１０５の論理閾値
を下回った場合、図１０の実線のように論理は反転し、
ノードＸの電位は完全に論理「Ｌ」レベルとなり、誤っ
た値をこのダイナミック回路は出力する。

【００１２】これを回避する方法として、キーパー用の
トランジスタ１０４の電荷供給能力を上げて電荷再分
配、ノイズによるノードＸの電位の影響を抑える方法が
あるが、今度は、ノードＸの電位変化が遅くなってしま
い、ダイナミック回路自身の速度が低下してしまう。

【００１３】本発明は、上記従来の問題を解決するもの
で、その目的は、電荷再分配の影響を受けることなく高
速動作を実現し、またノイズ耐性を向上させたダイナミ
ック回路を提供することにある。

【００１４】

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係るダイナミック回路は、クロック信号に
より駆動制御されるプリチャージ用トランジスタと、ク
ロック信号により、プリチャージ用トランジスタとは反
転論理で駆動制御されるディスチャージ用トランジスタ
と、プリチャージ用トランジスタとディスチャージ用ト
ランジスタとの間に直列に接続され、複数の入力信号に
よりそれぞれ駆動制御される複数の評価用トランジスタ
と、プリチャージ用トランジスタからの出力信号を受
け、その論理を反転した信号を出力する出力用インバー
タと、プリチャージ用トランジスタと並列に接続され、
インバータからの出力信号により駆動制御され、プリチ
ャージ用トランジスタの出力ノードにおける電位を保持
するキーパー用トランジスタとを備え、プリチャージ用
トランジスタおよびキーパー用トランジスタには、出力
用インバータに供給される第１の電源電圧（ＶＤＤ）よ
りも高い第２の電源電圧（ＶＤＤＨ）が供給されること
を特徴とする。

【００１５】この構成によれば、高速動作を保証し、か
つノイズマージンの拡大によりノイズ耐性を向上させる
ことができる。

【００１６】本発明に係るダイナミック回路において、
ディスチャージ用トランジスタおよび複数の評価用トラ
ンジスタの閾値電圧は、プリチャージ用トランジスタの
閾値電圧の絶対値よりも高くなるように製造工程で設定
されることが好ましい。

【００１７】この構成によれば、リーク電流の低減とノ
イズ耐性をさらに向上させることができる。

【００１８】または、本発明に係るダイナミック回路
は、ディスチャージ用トランジスタおよび複数の評価用
トランジスタの基板電位を可変設定する手段（セレク
タ）を備えることが好ましい。この場合、セレクタは、
基板電位として接地電位と正のバイアス電位のいずれか
を選択する。

【００１９】この構成によれば、回路の高速化とリーク
電流によるノイズに対するノイズ耐性の更なる向上をシ
ステム仕様に合わせて選択することができる。また、バ
イアス電位ＶＢの値を変えることで、回路動作に最適な
閾値電圧を設定することができ、プロセスばらつきによ
る閾値電圧の変動も補償することができる。

【００２０】本発明に係るダイナミック回路は、クロッ
ク信号および複数の入力信号の論理「Ｈ」レベルを第１
の電源電圧のレベルから第２の電源電圧のレベルに変換
するレベルシフタを備えることが好ましい。

【００２１】

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照して説明する。

【００２２】（第１の実施形態）図１は、本発明の第１
の実施形態に係るダイナミック回路の一構成例を示す回
路図である。なお、図１において、従来のダイナミック
回路の構成を示す図８と同じ部分については、同一の符
号を付して説明を省略する。

【００２３】本実施形態は、従来のダイナミック回路に
対して、クロック信号ＣＫ、入力信号Ａ、Ｂの論理
「Ｈ」レベルを、システムの電源電圧ＶＤＤよりも高い
電源電圧ＶＤＤＨにまで引き上げるレベルシフタ２１０
を追加し、インバータ１０５以外のダイナミック回路、
およびレベルシフタ２１０に電源電圧ＶＤＤＨを供給す
る構成をとる。なお、インバータ１０５には、従来と同
様、システムの電源電圧ＶＤＤが供給される。

【００２４】本実施形態では、電源電圧ＶＤＤＨを例え
ば２．０Ｖとし、ダイナミック回路が搭載されているシ
ステムの電源電圧ＶＤＤを例えば１．５Ｖとする。そし
て、常に電圧レベルはＶＤＤＨ＞ＶＤＤの関係を満た
す。

【００２５】レベルシフタ２１０により、クロック信号
ＣＫ、入力信号Ａ、Ｂの論理“Ｈ”レベルをダイナミッ
ク回路の電源電圧ＶＤＤＨにまで引き上げることで、ダ
イナミック回路中のｐチャネルトランジスタ１００を評
価時に完全にオフに、ｎチャネルトランジスタ１０１、
１０２を評価時に完全にオンに、そしてｎチャネルトラ
ンジスタ１０３をプリチャージ時に完全にオフにさせ
る。

【００２６】次に、本実施形態によるダイナミック回路
の動作について、図１に加えて、図２を参照して説明す
る。

【００２７】図２は、図１のダイナミック回路の動作タ
イミングを示す図である。なお、図２の論理状態は、ダ
イナミック回路のノードＹにおける寄生容量１０７への
電荷の再配分が起きる場合、つまり入力信号Ａが論理
「Ｈ」レベルで、入力信号Ｂが論理「Ｌ」である場合を
示している。

【００２８】前述のように、ダイナミック回路が搭載さ
れているシステムの電源電圧ＶＤＤが、例えば１．５Ｖ
である場合、電源電圧ＶＤＤＨはシステムの電源電圧Ｖ
ＤＤよりも高い、例えば２．０Ｖに設定される。したが
って、ダイナミック回路には２．０Ｖが供給される。

【００２９】まず、プリチャージ期間（Ｐｒｅ）におい
て、クロック信号ＣＫ、入力信号Ａ、Ｂは、レベルシフ
タ２１０により、その論理「H」レベルがＶＤＤからＶ
ＤＤＨまで引き上げられる。プリチャージ期間におい
て、クロック信号ＣＫは論理「Ｌ」レベルとなり、プリ
チャージ用のｐチャネルトランジスタ１００がオンし、
ディスチャージ用のｎチャネルトランジスタ１０３はオ
フする。したがって、プリチャージ期間中、ノードＸは
ＶＤＤＨまでチャージされる。

【００３０】次に、評価期間（Ｅｖａ）において、クロ
ック信号ＣＫは論理「Ｈ」レベルとなり、プリチャージ
用のｐチャネルトランジスタ１００がオフし、ディスチ
ャージ用のｎチャネルトランジスタ１０３がオンする。
入力信号Ａが論理「Ｈ」レベルであり、ｎチャネルトラ
ンジスタ１０１はオンするが、入力信号Ｂは論理「Ｌ」
レベルであるため、ｎチャネルトランジスタ１０２オフ
となる。これにより、ノードＸに対する電荷のディスチ
ャージパスが存在しないため、ノードＸの電位はＶＤＤ
Ｈのままのはずである。

【００３１】従来例では、ｎチャネルトランジスタ１０
１がオンし、ｎチャネルトランジスタ１０２がオフした
場合、ノードＸの寄生容量１０６とノードＹの接合容量
１０７により電荷の再配分が起きるため、ノードＸの電
位が低下してしまい、出力信号ＯＵＴが論理「Ｈ」レベ
ルになってしまう問題があった。しかしながら、本実施
形態では、ダイナミック回路の電源電圧をシステムの電
源電圧ＶＤＤ（１．５Ｖ）からＶＤＤＨ（２．０Ｖ）に
引き上げることにより、ノイズマージンを拡大し、ノー
ドＸの電位を確実にインバータ１０５の論理閾値以上の
電位にすることができる。

【００３２】以上のように、本実施形態によれば、ダイ
ナミック回路に供給する電源電圧を引き上げることによ
り、高速動作を確保しつつ、ノイズマージンを拡大し、
更にノイズ耐性を向上させることができる。

【００３３】なお、本実施形態では、ダイナミック回路
の評価回路として、ｎチャネルトランジスタ１０１、１
０２だけを例示したが、より多くのトランジスタの組み
合わせても、本実施形態の利点が得られることはいうま
でもない。

【００３４】また、本実施形態では、電源電圧ＶＤＤＨ
を２．０Ｖとしたが、この値はシステム仕様に合わせて
最適な値に設定すればよい。

【００３５】（第２の実施形態）図３は、本発明の第２
の実施形態に係るダイナミック回路の一構成例を示す回
路図である。

【００３６】本実施形態は、第１の実施形態のダイナミ
ック回路におけるｎチャネルトランジスタ１０１、１０
２、１０３をｎチャネルの高閾値トランジスタ２０１、
２０２、２０３に変更した構成をとる。高閾値トランジ
スタ２０１、２０２、２０３は、プロセス工程でその閾
値電圧が高い側にシフトするよう作り込まれたトランジ
スタである。なお、図３において、第１の実施形態を示
す図１と同じ部分については、同一の符号を付して説明
を省略する。

【００３７】図４は、図３のダイナミック回路の動作タ
イミングを示す図である。本実施形態によるダイナミッ
ク回路の動作は、基本的には、第１の実施形態の動作と
同じである。しかし、本実施形態の利点としては、ｎチ
ャネルトランジスタ２０１、２０２、２０３の閾値電圧
が高く（例えば、第１の実施形態におけるｎチャネルト
ランジスタ１０１、１０２、１０３の閾値電圧を０．５
Ｖとすると、ｎチャネルトランジスタ２０１、２０２、
２０３の閾値電圧は１．０Ｖ）なるように構成すること
で、リーク電流を抑え、そのゲートにノイズが乗った場
合における影響を低減し（図３のΔＶ１に比べて、図４
のΔＶ２の方が小さい）、ノードＸの電位をさらに確実
にインバータ１０５の論理閾値以上の電位にすることが
できる点にある。

【００３８】以上のように、本実施形態によれば、ダイ
ナミック回路のディスチャージパスのトランジスタを高
閾値トランジスタで構成することで、リーク電流を低減
し、ノイズ耐性を更に向上させることができる。

【００３９】なお、本実施形態では、ダイナミック回路
の評価回路として、ｎチャネルトランジスタ２０１、２
０２だけを例示したが、より多くのトランジスタの組み
合わせても、本実施形態の利点が得られることはいうま
でもない。

【００４０】また、本実施形態では、電源電圧ＶＤＤＨ
を２．０Ｖとしたが、この値はシステム仕様に合わせて
最適な値に設定すればよい。

【００４１】さらに、本実施形態では、高閾値トランジ
スタ２０１、２０２、２０３の閾値電圧を１．０Ｖとし
たが、この値は回路の動作速度に合わせて最適な値に設
定すればよい。

【００４２】（第３の実施形態）図５は、本発明の第３
の実施形態に係るダイナミック回路の一構成例を示す回
路図である。

【００４３】本実施形態は、第１の実施形態のダイナミ
ック回路に対して、ｎチャネルトランジスタ３０１、３
０２、３０３の閾値電圧を制御する機構を追加した構成
をとる。なお、図５において、第１の実施形態を示す図
１と同じ部分については、同一の符号を付して説明を省
略する。

【００４４】３１０は、ｎチャネルトランジスタ３０
１、３０２、３０３の基板電位を選択するセレクタであ
り、制御信号ＣＮＴにより、ｎチャネルトランジスタ３
０１、３０２、３０３に印加する基板電位を、接地電位
ＶＳＳか正のバイアス電位ＶＢに切り替える。セレクタ
３１０により、基板電位が接地電位ＶＳＳに選択された
場合、ｎチャネルトランジスタ３０１、３０２、３０３
の閾値電圧は通常の閾値電圧（例えば、０．５Ｖ）に設
定され、一方、基板電位が正のバイアス電位ＶＢに選択
された場合は、ｎチャネルトランジスタの特性上、ｎチ
ャネルトランジスタ３０１、３０２、３０３の閾値電圧
は高閾値電圧（例えば、１．０Ｖ）に設定される。

【００４５】図６は、セレクタ３１０により基板電位と
して接地電位ＶＳＳが選択された場合における、図５の
ダイナミック回路の動作タイミングを示す図で、図７
は、セレクタ３１０により基板電位としてバイアス電位
ＶＢが選択された場合における、図５のダイナミック回
路の動作タイミングを示す図である。

【００４６】本実施形態によるダイナミック回路の動作
および利点は、セレクタ３１０により基板電位として接
地電位ＶＳＳが選択された場合は、第１の実施形態と同
じで、セレクタ３１０により基板電位として正のバイア
ス電位ＶＢが選択された場合は、第２の実施形態と同じ
になる。

【００４７】しかし、本実施形態による利点として、第
２の実施形態では、ｎチャネルトランジスタの閾値電圧
はプロセス条件により固定されてしまうが、本実施形態
では、バイアス電位ＶＢの値を変えることで、回路動作
に最適な閾値電圧を設定することができ、プロセスばら
つきによる閾値電圧の変動も補償することができる。

【００４８】以上のように、本実施形態によれば、第１
の実施形態の構成に加え、ダイナミック回路のディスチ
ャージパスのトランジスタにおける基板電位を切り替え
る構成を付加し、基板電位を切り替えることでトランジ
スタの閾値電圧を制御し、トランジスタの閾値電圧を下
げた高速動作モードと閾値電圧を上げた高ノイズ耐圧モ
ードとを設定することで、第１の実施形態の利点である
高速動作と、第２の実施形態の利点である高ノイズ耐圧
動作の両者を実現できる。

【００４９】なお、本実施形態では、ダイナミック回路
の評価回路として、ｎチャネルトランジスタ３０１、３
０２だけを例示したが、より多くのトランジスタの組み
合わせても、本実施形態の利点が得られることはいうま
でもない。

【００５０】また、本実施形態では、電源電圧ＶＤＤＨ
を２．０Ｖとしたが、この値はシステム仕様に合わせて
最適な値に設定すればよい。

【００５１】また、本実施形態では、ｎチャネルトラン
ジスタ３０１、３０２、３０３の閾値電圧を、セレクタ
３１０により基板電位として接地電位ＶＳＳが選択され
た場合、０．５Ｖとし、セレクタ３１０により基板電位
として正のバイアス電位ＶＢが選択された場合、１．０
Ｖとしたが、これらの値は回路の動作速度に合わせて最
適な値に設定すればよい。

【００５２】さらに、本実施形態では、ｎチャネルトラ
ンジスタの基板電位としてセレクタ３１０により２つの
電位レベルのいずれかを選択したが、３つ以上の電位レ
ベルのいずれかを選択するように構成しても構わない。

【００５３】

【発明の効果】以上説明したように、本発明によれば、
ダイナミック回路の電源電圧を引き上げることにより、
高速動作を保証し、かつノイズマージンの拡大によりノ
イズ耐性を向上させることが可能になる。

【００５４】また、ダイナミック回路の電源電圧を引き
上げ、かつディスチャージ側のトランジスタとして高閾
値トランジスタを用いることにより、リーク電流の低減
とノイズ耐性をさらに向上させることが可能になる。

【００５５】さらに、ダイナミック回路の電源電圧を引
き上げ、かつディスチャージ側のトランジスタの基板電
位を切り替えることにより、回路の高速化とリーク電流
によるノイズに対するノイズ耐性の更なる向上をシステ
ム仕様に合わせて選択することが可能になる。また、バ
イアス電位ＶＢの値を変えることで、回路動作に最適な
閾値電圧を設定することができ、プロセスばらつきによ
る閾値電圧の変動も補償することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るダイナミック
回路の一構成例を示す回路図

【図２】図１のダイナミック回路の動作タイミングを
示す図。

【図３】本発明の第２の実施形態に係るダイナミック
回路の一構成例を示す回路図

【図４】図３のダイナミック回路の動作タイミングを
示す図。

【図５】本発明の第３の実施形態に係るダイナミック
回路の一構成例を示す回路図

【図６】セレクタ３１０により基板電位として接地電
位が選択された場合における、図５のダイナミック回路
の動作タイミングを示す図

【図７】セレクタ３１０により基板電位としてバイア
ス電位ＶＢが選択された場合における、図５のダイナミ
ック回路の動作タイミングを示す図

【図８】従来のダイナミック回路の一構成例を示す回
路図

【図９Ａ】評価期間中にトランジスタ１０１、１０２
がともにオンする場合における、図８のダイナミック回
路の動作タイミングを示す図

【図９Ｂ】評価期間中にトランジスタ１０１、１０２
のうちいずれか一方しかオンしない場合における図８の
ダイナミック回路の動作タイミングを示す図

【図１０】図１０は、ノイズの影響を考慮した図８の
ダイナミック回路の動作タイミングを示す図

【符号の説明】

１００プリチャージ用のｐチャネルトランジスタ１０１、１０２、２０１、２０２、３０１、３０３論
理評価用のｎチャネルトランジスタ１０３、２０３、３０３ディスチャージ用のｎチャネ
ルトランジスタ１０４キーパー用のｐチャネルトランジスタ１０５出力用のインバータ１０６ノードＸの寄生容量１０７ノードＹの接合容量２１０レベルシフタ３１０セレクタ

Claims

【特許請求の範囲】

【請求項１】クロック信号により駆動制御されるプリ
チャージ用トランジスタと、前記クロック信号により、前記プリチャージ用トランジ
スタとは反転論理で駆動制御されるディスチャージ用ト
ランジスタと、前記プリチャージ用トランジスタと前記ディスチャージ
用トランジスタとの間に直列に接続され、複数の入力信
号によりそれぞれ駆動制御される複数の評価用トランジ
スタと、前記プリチャージ用トランジスタからの出力信号を受
け、その論理を反転した信号を出力する出力用インバー
タと、前記プリチャージ用トランジスタと並列に接続され、前
記インバータからの出力信号により駆動制御され、前記
プリチャージ用トランジスタの出力ノードにおける電位
を保持するキーパー用トランジスタとを備え、前記プリチャージ用トランジスタおよび前記キーパー用
トランジスタには、前記出力用インバータに供給される
第１の電源電圧よりも高い第２の電源電圧が供給される
ことを特徴とするダイナミック回路。
【請求項２】前記ディスチャージ用トランジスタおよ
び前記複数の評価用トランジスタの閾値電圧は、前記プ
リチャージ用トランジスタの閾値電圧の絶対値よりも高
くなるように製造工程で設定されることを特徴とする請
求項１記載のダイナミック回路。
【請求項３】前記ダイナミック回路は、前記ディスチ
ャージ用トランジスタおよび前記複数の評価用トランジ
スタの基板電位を可変設定する手段を備えたことを特徴
とする請求項１記載のダイナミック回路。
【請求項４】前記可変設定手段は、前記基板電位とし
て接地電位と正のバイアス電位のいずれかを選択するこ
とを特徴とする請求項３記載のダイナミック回路。
【請求項５】前記ダイナミック回路は、前記クロック
信号の論理「Ｈ」レベルを前記第１の電源電圧のレベル
から前記第２の電源電圧のレベルに変換するレベルシフ
タを備えたことを特徴とする請求項１から４のいずれか
一項記載のダイナミック回路。
【請求項６】前記ダイナミック回路は、前記複数の入
力信号の論理「Ｈ」レベルを前記第１の電源電圧のレベ
ルから前記第２の電源電圧のレベルに変換するレベルシ
フタを備えたことを特徴とする請求項１から５のいずれ
か一項記載のダイナミック回路。