JP2011244138A - スイッチングアンプ及びｄｃ電圧切換装置 - Google Patents

Abstract

【課題】高速な大電力スイッチングアンプ及びＤＣ電圧切換装置において、ガードタイムにより生じるパルス変調信号の入出力間の歪を低減することができるスイッチングアンプ及びＤＣ電圧切換装置を提供すること。
【解決手段】スイッチングアンプ１００は、ＤＣ供給電源の極間に挿入され、排他的にオン／オフ動作するハイサイドスイッチ１３１とローサイドスイッチ１３２とからなるメインスイッチ部１３０と、ハイサイドスイッチ１３１を駆動する第１ドライブ部１１０と、第１ドライブ部１１０と排他的に動作してローサイドスイッチ１３２を駆動する第２ドライブ部１２０と、入力パルス信号を補正し、補正後のパルス信号を第１及び第２ドライブ部１１０，１２０に出力するパルス信号補正部１４０と、を備える。パルス信号補正部１４０は、入力されたパルス信号を補正して、ガードタイムによるパルス信号の入出力間歪を補正する。
【選択図】図４

Description

本発明は、スイッチングアンプ及びＤＣ電圧切換装置に係り、詳細には、ＥＴ（Envelope Tracking）方式もしくはＥＥ＆Ｒ（Envelope Elimination and Restoration）方式を用いた送信電力増幅装置、電力増幅器に電源電圧を供給する変調電源に使用する高速な大電力スイッチングアンプに関する。

従来、この種の大電力スイッチングアンプのドライブ部として、例えば、特許文献１に記載されているような構成がある。

図１は、特許文献１に記載のドライブ部の構成を示す回路図である。

図１に示すように、ドライブ部１０は、入力端子１１に入力された入力パルス信号に応じて、Ｐ型ＭＯＳトランジスタ１２とＮ型ＭＯＳトランジスタ１３が排他的にオン／オフ動作する。ドライブ部１０は、Ｐ型ＭＯＳトランジスタ１２がオンしている期間は、正電圧入力端子１４に入力された電圧を出力端子１６に出力し、Ｎ型ＭＯＳトランジスタ１３がオンしている期間は、負電圧入力端子１５に入力された電圧を出力端子１６に出力する。

出力端子１６に出力される信号は、正電圧入力端子１４と負電圧入力端子１５との間に接続されたＤＣ電圧源１７により振幅が設定されるパルス信号となる。

スイッチングアンプは、貫通電流が流れないようにするため、Ｐ型ＭＯＳトランジスタ１２及びＮ型ＭＯＳトランジスタ１３が同時にオフ状態となるガードタイムが必要である。

ガードタイムは、増幅部１８及び増幅部１９により適切な時間幅に設定されている。具体的には、ガードタイムは、増幅部１８及び増幅部１９により、Ｎ型ＭＯＳトランジスタ１３がオフしてＰ型ＭＯＳトランジスタ１２がオンするまでの間、及びＰ型ＭＯＳトランジスタ１２がオフしてＮ型ＭＯＳトランジスタ１３がオンするまでの間に適当な時間幅で設定される。上記ガードタイムは、過渡状態においてＰ型ＭＯＳトランジスタ１２とＮ型ＭＯＳトランジスタ１３が同時にオンしてＤＣ電圧源１７が短絡状態となり、Ｐ型ＭＯＳトランジスタ１２及びＮ型ＭＯＳトランジスタ１３に過大な貫通電流が流れることを防いでいる。

図２は、上記ドライブ部１０を採用した一般的な大電力スイッチングアンプの構成を示す図である。図１と同一構成部分には同一番号を付している。

図２に示すように、大電力スイッチングアンプ２０は、入力端子２１、ドライブ部２２、ＮＯＴ回路２３、ドライブ部２４、ＤＣ電圧源２５、Ｎ型ＭＯＳトランジスタ２６、ＤＣ電圧源２７、Ｎ型ＭＯＳトランジスタ２８、ＤＣ電圧源２９、ＬＰＦ部３０、及び出力端子３１を備える。

大電力スイッチングアンプが増幅しようとするアナログ信号は、例えばＰＷＭ信号といったパルス信号に変調された後、入力端子２１に入力され、ハイサイドスイッチをオン／オフ制御するドライブ部２２に入力されるとともに、ＮＯＴ回路２３により反転されて、ハイサイドスイッチと排他的にオン／オフ動作するローサイドスイッチをオン／オフ制御するドライブ部２４に入力される。

ドライブ部２２は、入力されたパルス信号を、適当なガードタイムを持たせた上で、ＤＣ電圧源２５によって振幅を設定されたパルス信号に変換し、このパルス信号によりＮ型ＭＯＳトランジスタ２６をオン／オフ制御する。

ドライブ部２４は、入力されたパルス信号を、適当なガードタイムを持たせた上で、ＤＣ電圧源２７によって振幅を設定されたパルス信号に変換し、このパルス信号によりＮ型ＭＯＳトランジスタ２８をオン／オフ制御する。

Ｎ型ＭＯＳトランジスタ２６とＮ型ＭＯＳトランジスタ２８を排他的に動作させることで、振幅をＤＣ電圧源２９により設定されたパルス変調信号を出力し、ＬＰＦ部３０によりパルス変調信号の高周波成分を除去して、増幅されたアナログ信号を出力端子３１から出力する。

このような大電力スイッチングアンプの構成では、Ｎ型ＭＯＳトランジスタ２６とＮ型ＭＯＳトランジスタ２８が同時にオン状態となりＤＣ電圧源２９が短絡して過大な貫通電流が流れないようにガードタイムを設定する。

図３は、大電力スイッチングアンプ２０の制御を示すタイミング図である。

図３に示すように、Ｐ型ＭＯＳトランジスタ１２とＮ型ＭＯＳトランジスタ１３との間に貫通電流が流れないようにガードタイム１を設定し、Ｎ型ＭＯＳトランジスタ２６とＮ型ＭＯＳトランジスタ２８との間に貫通電流が流れないように、ガードタイム２が設定される。その結果、ドライブ部２２及びドライブ部２４は、入力パルス信号に対して、ハイ電圧からロー電圧に変化する立ち下がりにおける遅延時間（Ｔ_Ｄ）よりも、ロー電圧からハイ電圧に変化する立ち上がりにおける遅延時間（Ｔ_Ｕ）のほうが、大きくなるように設計される。

特開２００３−３４８８２４号公報

しかしながら、図１のドライブ部１０を、図２の大電力スイッチングアンプ２０の構成において採用し、この大電力スイッチングアンプが高速にスイッチングするような場合には、以下の課題がある。

図３に示すように、Ｐ型ＭＯＳトランジスタ１２とＮ型ＭＯＳトランジスタ１３との間に貫通電流が流れないようにガードタイム１を設定し、Ｎ型ＭＯＳトランジスタ２６とＮ型ＭＯＳトランジスタ２８との間に貫通電流が流れないように、ガードタイム２が設定される。

このとき、入力パルス変調信号がハイ電圧を示す時間（Ｔ_ＷＩＮ１、Ｔ_ＷＩＮ２）に対して、ＬＰＦ部３０に入力されるパルス変調出力信号がハイ電圧を示す時間（Ｔ_ＷＯＵＴ１、Ｔ_ＷＯＵＴ２）が、短くなってしまう。

大電力スイッチングアンプ２０が低速にスイッチングする場合は、入力パルス信号のパルス幅が十分に長いため、この誤差の影響は非常に小さい。また、大電力スイッチングアンプ２０の入出力間にネガティブフィードバックループを追加することで補正が可能でもある。

ところが、大電力スイッチングアンプ２０が高速にスイッチングする場合は、入力パルス信号のパルス幅が短くなるため相対的にこの誤差の影響が大きくなる。また、フィードバックループはループが遅延時間を有しているため使用可能な速度に制限があり、高速なスイッチングアンプには適さない。

このように、従来の大電力スイッチングアンプは、スイッチ部の制御やドライブ部の制御においてドライブ部に貫通電流が流れないようにするため、ガードタイムが設けられている。しかし、ガードタイムの影響により、スイッチングアンプの出力に歪が生じる。包絡線の変化が高速化していくとスイッチングアンプのスイッチング周波数も高速化し、ガードタイムにより生じる歪が無視できなくなる。また、フィードバックループはスイッチングアンプの低速化を招くため実装困難である。

本発明の目的は、高速な大電力スイッチングアンプ及びＤＣ電圧切換装置において、ガードタイムにより生じるパルス変調信号の入出力間の歪を低減することができるスイッチングアンプ及びＤＣ電圧切換装置を提供することである。

本発明のスイッチングアンプは、ＤＣ供給電源の極間に挿入され、排他的にオン／オフ動作するハイサイドスイッチとローサイドスイッチとからなるメインスイッチング部と、前記ハイサイドスイッチを駆動する第１ドライブ部と、前記第１ドライブ部と排他的に動作して前記ローサイドスイッチを駆動する第２ドライブ部と、入力パルス信号を補正し、補正後のパルス信号を前記第１及び第２ドライブ部に出力するパルス信号補正部と、を備え、前記第１及び第２ドライブ部は、前記パルス信号補正部により補正された補正パルス信号に基づいて、前記ハイサイドスイッチと前記ローサイドスイッチを排他的オン／オフ動作する構成を採る。

本発明のＤＣ電圧切換装置は、複数のＤＣ電圧源を切り換え出力するスイッチング素子を駆動するドライブ部を備えるＤＣ電圧切換装置であって、入力パルス信号を補正し、補正後のパルス信号を前記ドライブ部に出力するパルス信号補正部と、排他的に動作する第１スイッチと第２スイッチとを有し、前記第１スイッチがオン状態のときはハイ電圧を出力して前記スイッチング素子がオン状態となり、前記第２スイッチがオン状態のときはロー電圧を出力して前記スイッチング素子がオフ状態となるように、前記スイッチング素子を駆動するドライブ部と、を備える構成を採る。

本発明によれば、入力されたパルス変調信号に対してガードタイムにより生じ得る歪を、予め補正しておくことにより、ガードタイムを設定して、メインスイッチング部を駆動するドライブ部において、貫通電流が流れることを防ぎ、かつ、ガードタイムを設けたことにより生じるスイッチングアンプにおけるパルス変調信号の入出力間の歪を、フィードバックループを構成することなく低減することができ、高速で、大電力を出力可能で、かつ歪が小さいスイッチングアンプを実現することができる。

従来のドライブ部の構成を示す回路図 従来の大電力スイッチングアンプの構成を示す図 従来の大電力スイッチングアンプの制御を示すタイミング図 本発明の実施の形態１に係るスイッチングアンプの構成を示す図 上記実施の形態１に係るスイッチングアンプのパルス信号補正部の構成例を示す回路図 上記実施の形態１に係るスイッチングアンプの制御を示すタイミング図 本発明の実施の形態２に係るパルス信号補正部を用いたＤＣ電圧切換装置の構成を示す図 本発明の実施の形態３に係るスイッチングアンプの構成を示す図 上記実施の形態３に係るスイッチングアンプの制御を示すタイミング図

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

（実施の形態１）
図４は、本発明の実施の形態１に係るスイッチングアンプの構成を示す図である。本実施の形態は、高速大電力スイッチングアンプに適用可能である。

図４に示すように、スイッチングアンプ１００は、パルス変調信号入力端子１０１、ハイサイドスイッチ１３１を駆動する第１ドライブ部１１０、ローサイドスイッチ１３２を駆動する第２ドライブ部１２０、メインスイッチング部１３０、パルス信号補正部１４０、パルス信号補正部１４０出力を反転するＮＯＴ回路１５０、ＤＣ電圧源１５１〜１５３、ＬＰＦ部１６０、及びスイッチングアンプ出力端子１０２を備える。

スイッチングアンプ１００は、パルス信号補正部１４０で補正された補正パルス信号に基づいて、メインスイッチング部１３０のハイサイドスイッチ１３１とローサイドスイッチ１３２が排他的オン／オフ動作するように第１ドライブ部１１０と第２ドライブ部１２０とを制御する。

第１ドライブ部１１０は、ドライブ部入力端子１１１、ドライブ部出力端子１１２、ＮＯＴ回路１１３、ガードタイム生成部１１４，１１５、第１スイッチ１１６、第２スイッチ１１７、ドライブ部正電圧入力端子１１８、及びドライブ部負電圧入力端子１１９を備える。

第１ドライブ部１１０は、貫通電流が流れないようにガードタイムを有しつつ排他的に動作する第１スイッチ１１６と第２スイッチ１１７とを備え、第１スイッチ１１６がオン状態のときはハイ電圧を出力してハイサイドスイッチ１３１がオン状態となるように、第２スイッチ１１７がオン状態のときはロー電圧を出力してハイサイドスイッチ１３１がオフ状態となるように、ハイサイドスイッチ１３１を駆動する。

第２ドライブ部１２０は、ドライブ部入力端子１２１、ドライブ部出力端子１２２、ＮＯＴ回路１２３、ガードタイム生成部１２４，１２５、第３スイッチ１２６、第４スイッチ１２７、ドライブ部正電圧入力端子１２８、及びドライブ部負電圧入力端子１２９を備える。

第２ドライブ部１２０は、貫通電流が流れないようにガードタイムを有しつつ排他的に動作する第３スイッチ１２６と第４スイッチ１２７とを備え、第３スイッチ１２６がオン状態のときはハイ電圧を出力してローサイドスイッチ１３２がオン状態となり、第４スイッチ１２７がオン状態のときはロー電圧を出力してローサイドスイッチ１３２がオフ状態となるように、ローサイドスイッチ１３２を駆動する。

第１スイッチ１１６、第２スイッチ１１７、第３スイッチ１２６及び第４スイッチ１２７としては、バイポーラトランジスタやＭＯＳトランジスタ等の半導体スイッチが広く採用されている。

ＮＯＴ回路１１３，１２３は、第１スイッチ１１６と第２スイッチ１１７及び第３スイッチ１２６と第４スイッチ１２７とに同じスイッチ素子を使用した場合に、入力されたパルス信号に対し、第１スイッチ１１６と第２スイッチ１１７及び第３スイッチ１２６と第４スイッチ１２７とを排他的にオン／オフ動作させるために、反転回路として配置している。例えば、第１スイッチ１１６及び第３スイッチ１２６にＰＮＰバイポーラトランジスタを使用し、第２スイッチ１１７及び第４スイッチ１２７にＮＰＮバイポーラトランジスタを使用するような場合は、ＮＯＴ回路１１３，１２３を省略することができる。

メインスイッチング部１３０は、貫通電流が流れないようにガードタイムを有しつつ排他的にオン／オフ動作するハイサイドスイッチ１３１とローサイドスイッチ１３２とを備える。メインスイッチング部１３０は、ハイサイドスイッチ１３１とローサイドスイッチ１３２とを排他的に動作させることで、振幅をＤＣ電圧源１５３により設定されたパルス変調信号を出力する。

ハイサイドスイッチ１３１及びローサイドスイッチ１３２としては、ＭＯＳトランジスタ等の半導体スイッチが広く採用されている。

スイッチングアンプ１００は、ハイサイドスイッチ１３１とローサイドスイッチ１３２とに同じスイッチ素子を使用し、ハイサイドスイッチ１３１とローサイドスイッチ１３２を排他的にオン／オフ動作させるためにＮＯＴ回路１５０を配置している。例えば、ハイサイドスイッチ１３１にＰ型ＭＯＳトランジスタを使用し、ローサイドスイッチ１３２にＮ型ＭＯＳトランジスタを使用したような場合は、ＮＯＴ回路１５０を省略することができる。

パルス信号補正部１４０には、入力アナログ信号をパルス信号に変調したパルス信号が入力される。パルス信号補正部１４０は、入力されたパルス信号を補正して、ガードタイムによるパルス信号の入出力間歪を補正する。具体的には、パルス信号補正部１４０は、第２スイッチ１１７をオフ状態とした後第１スイッチ１１６をオン状態とする間に設けたガードタイム、及び第４スイッチ１２７をオフ状態とした後第３スイッチ１２６をオン状態とする間に設けたガードタイムと、第１スイッチ１１６をオフ状態とした後第２スイッチ１１７をオン状態とする間に設けたガードタイム、及び第３スイッチ１２６をオフ状態とした後第４スイッチ１２７をオン状態とする間に設けたガードタイムとの時間差に相当する時間分、入力されたパルス信号がハイ電圧からロー電圧に移行する際にハイ電圧期間が長くなるようにパルス信号を補正する。パルス信号補正部１４０の具体的構成については、図５により後述する。

ＤＣ電圧源１５１は、第１ドライブ部１１０のドライブ部正電圧入力端子１１８及びドライブ部負電圧入力端子１１９に、ＤＣ電圧Ｖｇ１を供給する。ＤＣ電圧源１５２は、第２ドライブ部１２０のドライブ部正電圧入力端子１２８及びドライブ部負電圧入力端子１２９に、ＤＣ電圧Ｖｇ２を供給する。ＤＣ電圧源１５３は、ハイサイドスイッチ１３１にＤＣ電圧Ｖｃｃを供給する。

ＬＰＦ部１６０は、メインスイッチング部１３０が出力するパルス変調信号の高周波成分を除去して、増幅されたアナログ信号をスイッチングアンプ出力端子１０２から出力する。

図５は、上記パルス信号補正部１４０の構成例を示す回路図である。

図５に示すように、パルス信号補正部１４０は、パルス信号補正部入力端子１４１、抵抗１４２、コンデンサ１４３、シュミットトリガ回路１４４、及びパルス信号補正部出力端子１４５を備える。

パルス信号補正部入力端子１４１に入力されたパルス信号は、抵抗１４２とコンデンサ１４３で時定数が設定されたローパスフィルタを通過することで、信号の立ち上がり時間と立ち下がり時間が増加した後、シュミットトリガ回路１４４に入力される。

シュミットトリガ回路１４４のヒステリス特性により、入力されたパルス信号に対して、ローパスフィルタの時定数とシュミットトリガ回路１４４の閾値により設定された時間だけ遅延したパルス信号が、またハイ電圧からロー電圧に変化する際には前記ローパスフィルタの時定数とシュミットトリガ回路１４４のヒステリス幅により設定された時間だけハイ電圧を延長したパルス信号が、パルス信号補正部出力端子１４５に出力される。

以下、上述のように構成されたスイッチングアンプ１００の動作について説明する。

スイッチングアンプが増幅しようとするアナログ信号は、パルス信号に変調された後、パルス変調信号入力端子１０１に入力される。

パルス信号補正部１４０は、パルス変調信号入力端子１０１に入力されたパルス変調信号と、ＬＰＦ部１６０に入力されるパルス変調信号との間の歪が低減するように補正を行う。パルス信号補正部１４０における歪低減の補正の詳細については、図６により後述する。

パルス信号補正部１４０により補正された補正パルス信号は、第１ドライブ部１１０に入力され、かつＮＯＴ回路１５０を介して第２ドライブ部１２０に入力される。第１ドライブ部１１０は、メインスイッチング部１３０を構成するハイサイドスイッチ１３１をオン／オフ制御する。また、第２ドライブ部１２０は、ハイサイドスイッチ１３１と排他的にオン／オフ動作する、メインスイッチング部１３０を構成するローサイドスイッチ１３２をオン／オフ制御する。

第１ドライブ部１１０は、入力されたパルス信号に対し、第１スイッチ１１６と第２スイッチ１１７とを排他的にオン／オフ動作させることで、入力されたパルス信号をＤＣ電圧源１５１によって振幅を設定されたパルス信号に変換し、ハイサイドスイッチ１３１をオン／オフ制御する。第２ドライブ部１２０は、入力されたパルス信号に対し、第３スイッチ１２６と第４スイッチ１２７とを排他的にオン／オフ動作させることで、入力されたパルス信号をＤＣ電圧源１５２によって振幅を設定されたパルス信号に変換し、ローサイドスイッチ１３２をオン／オフ制御する。

第１ドライブ部１１０のガードタイム生成部１１４，１１５、及び第２ドライブ部１２０のガードタイム生成部１２４，１２５は、第１スイッチ１１６と第２スイッチ１１７、第３スイッチ１２６と第４スイッチ１２７、及びハイサイドスイッチ１３１とローサイドスイッチ１３２、いずれかのスイッチ対が同時にオン状態となり、それぞれのスイッチ対と接続されたＤＣ電圧源１５１〜１５３が短絡状態となり過大な貫通電流が流れることを防ぐために、入力されたパルス信号に適切なガードタイムを付与する。

具体的には、ガードタイム生成部１１４，１１５、及び第２ドライブ部１２０のガードタイム生成部１２４，１２５は、第１ドライブ部１１０及び第２ドライブ部１２０に入力されたパルス信号に対して、入力されたパルス信号がロー電圧からハイ電圧に変化する際は、第２スイッチ１１７及び第４スイッチ１２７をオフした後にガードタイムを設けた上で第１スイッチ１１６及び第３スイッチ１２６をオンする。そして、ガードタイム生成部１１４，１１５、及び第２ドライブ部１２０のガードタイム生成部１２４，１２５は、入力されたパルス信号がハイ電圧からロー電圧に変化する際は、第１スイッチ１１６及び第３スイッチ１２６をオフした後にガードタイムを設けた上で第１スイッチ１１６及び第３スイッチ１２６をオンするとともに、入力されたパルス信号がハイ電圧からロー電圧に変化する際に第１スイッチ１１６及び第３スイッチ１２６を制御開始するまでに設けた遅延時間よりも、入力されたパルス信号がロー電圧からハイ電圧に変化する際に第２スイッチ１１７及び第４スイッチ１２７を制御開始するまでに設けた遅延時間が大きくなるように設定する。

図６は、スイッチングアンプ１００の制御を示すタイミング図である。

図６（ａ），（ｂ）に示すように、パルス信号補正部１４０に入力されたパルス変調信号は、ハイ電圧からロー電圧に変化する際に一定時間（Ｔ_ａｄｄ）ハイ電圧が継続するように補正が加えられる。

図６（ｄ），（ｅ）に示すように、第１ドライブ部１１０は、この補正パルス信号を基に、ハイサイドスイッチ１３１を駆動し、第２ドライブ部１２０は、ローサイドスイッチ１３２を駆動する。第１スイッチ１１６と第２スイッチ１１７、第３スイッチ１２６と第４スイッチ１２７が同時にオンしないようにガードタイム１が設定されており、ハイサイドスイッチ１３１とローサイドスイッチ１３２が同時にオンしないようにガードタイム２が設定されている。

具体的には、図６（ｃ），（ｇ）に示すように、第１ドライブ部１１０及び第２ドライブ部１２０に入力されたパルス信号に対して、入力されたパルス信号がハイ電圧からロー電圧に変化する際に第１スイッチ１１６及び第３スイッチ１２６を制御開始するまでに設けた遅延時間（Ｄ_Ｄ）よりも、入力されたパルス信号がロー電圧からハイ電圧に変化する際に第２スイッチ１１７及び第４スイッチ１２７を制御開始するまでに設けた遅延時間（Ｄ_Ｕ）が大きくなるように設定する。ガードタイム２はこの遅延時間差（Ｄ_Ｕ−Ｄ_Ｄ）により決定される。

一方、図６（ｂ），（ｃ）に示すように、パルス信号補正部１４０において行うハイ電圧の補正時間（Ｔ_ａｄｄ）は、この遅延時間差（Ｄ_Ｕ−Ｄ_Ｄ）に等しい時間に設定する。

パルス信号補正部１４０が行う補正により、図６（ｋ）に示すように、入力パルス変調信号がハイ電圧を示す時間（Ｔ_ＷＩＮ１、Ｔ_ＷＩＮ２）と、ＬＰＦ部１６０に入力されるパルス変調出力信号がハイ電圧を示す時間（Ｔ_ＷＯＵＴ１、Ｔ_ＷＯＵＴ２）を等しくすることができる。

以上のように、本実施の形態によれば、スイッチングアンプ１００は、ＤＣ電圧源１５１の極間に挿入され、排他的にオン／オフ動作するハイサイドスイッチ１３１とローサイドスイッチ１３２とからなるメインスイッチング部１３０と、ハイサイドスイッチ１３１を駆動する第１ドライブ部１１０と、第１ドライブ部１１０と排他的に動作してローサイドスイッチ１３２を駆動する第２ドライブ部１２０と、入力パルス信号を補正し、補正後のパルス信号を第１及び第２ドライブ部１１０，１２０に出力するパルス信号補正部１４０と、を備える。

スイッチングアンプ１００は、第１及び第２ドライブ部１１０，１２０の前段にパルス信号補正部１４０を設置し、パルス信号補正部１４０は、入力されたパルス信号を補正して、ガードタイムによるパルス信号の入出力間歪を補正する。すなわち、スイッチングアンプ１００は、ガードタイムによりＬＰＦ部１６０の入力パルス信号に生じる歪を低減するため、入力パルス変調信号に対し、パルス信号補正部１４０においてあらかじめパルス信号を補正する。

このように、スイッチングアンプ１００は、パルス信号補正部１４０が、入力されたパルス信号の立ち下がりにおいて、メインスイッチング部１３０を駆動する第１ドライブ部１１０及び第２ドライブ部１２０に入力されたパルス信号に対して、入力されたパルス信号がロー電圧からハイ電圧に変化する際に第２スイッチ１１７及び第４スイッチ１２７を制御開始するまでに設けた遅延時間と、入力されたパルス信号がハイ電圧からロー電圧に変化する際に第１スイッチ１１６及び第３スイッチ１２６を制御開始するまでに設けた遅延時間との差に相当するハイレベル信号を、入力されたパルス信号の立下がりに追加する補正を行い、第１及び第２ドライブ部１１０，１２０は、パルス信号補正部１４０により補正された補正パルス信号に基づいて、ハイサイドスイッチ１３１とローサイドスイッチ１３２を排他的にオン／オフ動作する。

本スイッチングアンプ１００は、メインスイッチング部１３０とこれを駆動する第１及び第２ドライブ部１１０，１２０において、メインスイッチング部１３０と第１及び第２ドライブ部１１０，１２０を構成するいずれかのスイッチ対が同時にオンして貫通電流が流れないようにガードタイムが設定され、入力されたパルス変調信号に対してガードタイムにより生じ得る歪を、パルス信号補正部１４０において予め補正しておくことで、高速なスイッチング動作を低歪で実現することができる。

上記補正パルス信号を用いてスイッチングアンプ１００のメインスイッチング部１３０を制御することで、メインスイッチング部１３０と第１及び第２ドライブ部１１０，１２０を構成する各スイッチ対に貫通電流を抑圧するために設定したガードタイムにより生じる、大電力スイッチングアンプ１００におけるパルス変調信号の入出力間の歪を低減することができる。すなわち、メインスイッチング部１３０と第１及び第２ドライブ部１１０，１２０を構成するいずれかのスイッチ対が同時にオンして貫通電流が流れないようにガードタイムを設定した場合でも、スイッチングアンプ１００におけるパルス変調信号の歪を低減することができる。

上記ガードタイムを設けたことにより生じる出力歪を低減する効果に加えて、オープンループ制御が可能であり、変調電源の低速化の要因とならない効果がある。

また、上記メインスイッチング部１３０と第１及び第２ドライブ部１１０，１２０で貫通電流が生じない。

ここで、ガードタイムの時間差に相当する時間分、入力されたパルス信号がハイ電圧からロー電圧に移行する際にハイ電圧期間が長くなるようにパルス信号を補正することは、換言すれば、入力されたパルス信号の立ち下がりに対して、該立ち下がりにハイ電圧期間の遅延を追加することである。

なお、本実施の形態では、図６（ａ）に示すような入力パルス変調信号が入力される動作例であるため、パルス信号補正部１４０は入力されたパルス信号の立ち下がりに遅延を追加する補正を行っているが、ガードタイムの時間差に相当する時間分、入力されたパルス信号を補正するものであれば、どのような補正でもよい。

また、本実施の形態では、パルス信号補正部１４０は、ＣＲ時定数をシュミットトリガ回路１４４に入力してハイ電圧を延長したパルス信号を生成しているが、かかる回路には限定されない。

（実施の形態２）
実施の形態１は、本ドライブ部を同期型スイッチングアンプに使用した例である。同期型スイッチングアンプに使用するドライブ部を、ＤＣ電圧切換装置又は非同期型スイッチングアンプに適用することも可能である。実施の形態２は、ドライブ部を、ＤＣ電圧切換装置に適用した例である。

図７は、本発明の実施の形態２に係るパルス信号補正部を用いたＤＣ電圧切換装置の構成を示す図である。本実施の形態の説明に当たり、図４と同一構成部分には同一番号を付して重複箇所の説明を省略する。

図７に示すように、ＤＣ電圧切換装置２００は、ＤＣ電圧切換部入力端子２０１、ＤＣ電圧切換部出力端子２０２、パルス信号補正部１４０、第１ドライブ部１１０、メインスイッチ２１１、ダイオード２１２及びＤＣ電圧源２１３，２１４を備える。

第１ドライブ部１１０は、ドライブ部入力端子１１１、ドライブ部出力端子１１２、ＮＯＴ回路１１３、ガードタイム生成部１１４，１１５、第１スイッチ１１６、第２スイッチ１１７、ドライブ部正電圧入力端子１１８、及びドライブ部負電圧入力端子１１９を備え、メインスイッチ２１１を駆動する。

ＤＣ電圧切換部２００は、ＤＣ電圧源２１３から供給されるＤＣ電圧と、ＤＣ電圧源２１４から供給される電圧とを、ＤＣ電圧切換部入力端子２０１から入力される制御パルス信号に応じて、ＤＣ電圧切換部出力端子２０２から切換出力する。

以下、上述のように構成されたＤＣ電圧切換装置２００の動作について説明する。

図７では、ＤＣ電圧切換部２００は、ＤＣ電圧源２１３の出力電圧はＤＣ電圧源２１４の出力電圧よりも低いものとする。ＤＣ電圧切換部出力端子２０２から出力する電圧の切換は、メインスイッチ２１１をオン／オフ制御することで実現することができる。

メインスイッチ２１１がオフのときは、ＤＣ電圧切換部出力端子２０２からＤＣ電圧源２１３の出力電圧がダイオード２１２を介して出力される。メインスイッチ２１１がオンのときは、ＤＣ電圧切換部出力端子２０２からＤＣ電圧源２１４の出力電圧が出力される。

メインスイッチ２１１を駆動するために第１ドライブ部１１０を用いている。

パルス信号補正部１４０は、第１ドライブ部１１０に入力される制御パルス信号を、前述した実施の形態１と同様に補正し、補正パルス信号を用いて第１ドライブ部１１０を制御する。これにより、ＤＣ電圧切換部入力端子２０１に入力される制御パルス信号がハイ電圧を示す時間幅と、ＤＣ電圧切換部出力端子２０２からＤＣ電圧源２１４の出力電圧が出力される時間幅とを等しくすることができる。

このように、本実施の形態によれば、パルス信号補正部１４０を用いたＤＣ電圧切換装置２００にあっても実施の形態１と同様の効果、すなわち、メインスイッチ２１１を駆動する第１ドライブ部１１０において、貫通電流が流れることを防ぎつつ、ガードタイムを設けたことにより生じるＤＣ電圧切換におけるパルス変調信号の入出力間の歪を、フィードバックループを構成することなく低減することができ、高速で、大電力を出力可能で、かつ歪が小さいＤＣ電圧切換装置を実現することができる。

（実施の形態３）
実施の形態３は、デジタル信号処理によりドライブ部を制御した、スイッチングアンプの例である。

図８は、本発明の実施の形態３に係るスイッチングアンプの構成を示す図である。本実施の形態の説明に当たり、図４と同一構成部分には同一番号を付して重複箇所の説明を省略する。

図８に示すように、スイッチングアンプ３００は、デジタル信号処理部３０１、第１ドライブ部３１０、第２ドライブ部３２０、メインスイッチング部１３０、ＤＣ電圧源１５１〜１５３、ＬＰＦ部１６０、及びスイッチングアンプ出力端子３０４を備える。

デジタル信号処理部３０１は、パルス変調部３０２、パルス信号補正部１４０、及びドライブ部スイッチ制御信号生成部３０３を備える。

パルス変調部３０２は、入力アナログ信号をパルス信号に変調する。

パルス信号補正部１４０は、ガードタイムによるパルス信号の入出力間歪を補正するため、入力されたパルス信号を補正する。

ドライブ部スイッチ制御信号生成部３０３は、パルス信号補正部１４０により補正された補正パルス信号に基づいて、ハイサイドスイッチ１３１とローサイドスイッチ１３２が排他的オン／オフ動作するように第１ドライブ部３１０と第２ドライブ部３２０とを制御する制御信号を生成する。

第１ドライブ部３１０は、ドライブ部出力端子１１２、第１スイッチ１１６、第２スイッチ１１７、ドライブ部正電圧入力端子１１８、及びドライブ部負電圧入力端子１１９を備え、ハイサイドスイッチ１３１を駆動する。

第２ドライブ部３２０は、ドライブ部出力端子１２２、第３スイッチ１２６、第４スイッチ１２７、及びドライブ部負電圧入力端子１２９を備え、ローサイドスイッチ１３２を駆動する。

以下、上述のように構成されたスイッチングアンプ３００の動作について説明する。

図９は、スイッチングアンプ３００の制御を示すタイミング図である。

図９（ａ）に示すように、デジタル信号処理部３０１のパルス変調部３０２は、パルス変調信号を生成し、生成したパルス変調信号をパルス信号補正部１４０に出力する。

パルス信号補正部１４０は、パルス変調部３０２で生成したパルス変調信号とＬＰＦ部１６０に入力されるパルス変調信号との間の歪が低減するように、入力されたパルス変調信号を補正して、補正パルス信号を生成する。

具体的には、図９（ｂ）に示すように、パルス信号補正部１４０は、パルス変調部３０２で生成したパルス変調信号に対して、ハイ電圧からロー電圧に変化する際に一定時間（Ｔ_ａｄｄ）ハイ電圧が継続するような補正を加える。補正する時間は、補正パルス信号がロー電圧からハイ電圧に変化する際に第２スイッチ１１７を制御開始するまでに設けた遅延時間と、補正パルス信号がハイ電圧からロー電圧に変化する際に第１スイッチ１１６を制御開始するまでに設けた遅延時間との、遅延時間差により決定される。

ドライブ部スイッチ制御信号生成部３０３は、補正パルス信号に応じてハイサイドスイッチ１３１とローサイドスイッチ１３２が排他的にオン／オフ動作するように、第１スイッチ１１６と第２スイッチ１１７とを排他的にオン／オフ制御する制御信号（図９（ｃ），（ｄ）参照）と、第３スイッチ１２６と第４スイッチ１２７とを排他的にオン／オフ制御する制御信号（図９（ｅ），（ｆ）参照）とを生成する。

特に、ドライブ部スイッチ制御信号生成部３０３は、上記各制御信号の生成の際、ハイサイドスイッチ１３１とローサイドスイッチ１３２、第１スイッチ１１６と第２スイッチ１１７、及び第３スイッチ１２６と第４スイッチ１２７が同時にオンしないようガードタイムを設定する。

上記、パルス変調信号の補正とガードタイムの設定をデジタル信号処理で行うことで、周囲温度の変化や、経年変化に対して安定したパルス信号補正を行うことができる。

ここで、スイッチングアンプ３００は、第１ドライブ部３１０及び第２ドライブ部３２０を構成するスイッチを制御する制御信号の生成までをデジタル信号処理で行う構成としているが、パルス信号補正部１４０までをデジタル信号処理で行う構成としてもよい。

このように、本実施の形態によれば、スイッチングアンプ３００は、パルス信号補正部１４０により補正された補正パルス信号に基づいて、第１ドライブ部３１０と第２ドライブ部３２０とを制御する制御信号を生成するドライブ部スイッチ制御信号生成部３０３を備えているので、ドライブ部スイッチ制御信号生成部３０３がドライブ部を制御する制御信号を生成することができ、実施の形態１と同様の効果を有する同期型スイッチングアンプを実現することができる。

また、デジタル信号処理は、一般にフィードバックループを構成しない。上記各実施の形態は、いずれも、フィードバックループを構成することなく、ガードタイムにより生じるスイッチングアンプにおけるパルス変調信号の低減することができ、高速で、大電力を出力可能で、かつ歪が小さいスイッチングアンプ及びＤＣ電圧切換装置を実現することができる。

以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。例えば、上記各実施の形態では、ＦＥＴ又はトランジスタは、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを使用した例について説明したが、どのようなＭＯＳトランジスタでもよい。例えば、ＭＩＳ（Metal Insulated Semiconductor）トランジスタであってもよい。またこのＭＩＳトランジスタは、ＳＯＩ（Silicon on Insulator）構造のシリコン基板上に形成されたＭＩＳトランジスタでもよい。さらに、バイポーラトランジスタ、Ｂｉ−ＣＭＯＳ、又はこれらの組み合わせであってもよい。但し、ＭＯＳトランジスタが消費電力の点で有利であることは言うまでもない。

また、上記各実施の形態では、パルス信号補正部はＲＣ時定数とシュミットトリガ回路を用いた例を示したが、この回路構成に限定されない。例えば、パルス信号補正部は、ダイオードを使用して、立ち上がり時間よりも立ち下がり時間が長いＬＰＦにパルス信号を入力して、得られた信号をコンパレータに通して立ち下がりに一定時間ハイを追加した信号を得る回路構成でもよい。

また、上記各実施の形態では、スイッチングアンプ及びＤＣ電圧切換装置という名称を用いたが、これは説明の便宜上であり、ドライブ回路、スイッチング電源等であってもよいことは勿論である。

さらに、上記スイッチングアンプ及びＤＣ電圧切換装置を構成する各回路部、例えばスイッチの種類、ガードタイム生成部の種類・段数などは前述した実施の形態に限られない。当然のことながら、本スイッチングアンプ及びＤＣ電圧切換装置に、各種補償用のトランジスタを付加してもよい。

本発明に係るスイッチングアンプ及びＤＣ電圧切換装置は、スイッチングアンプを構成するドライブ部やメインスイッチング部のそれぞれのスイッチ対の貫通電流を抑圧しつつ、ガードタイムにより生じるスイッチングアンプにおけるパルス変調信号の歪を低減できるため、大電力でかつ高速なスイッチングを要求されるスイッチングアンプにおいて有用である。

１００，３００ スイッチングアンプ
１０１ パルス変調信号入力端子
１０２ スイッチングアンプ出力端子
１１０，３１０ 第１ドライブ部
１１１，１２１ ドライブ部入力端子
１１２，１２２ ドライブ部出力端子
１１３，１２３，１５０ ＮＯＴ回路
１１４，１１５，１２４，１２５ ガードタイム生成部
１１６ 第１スイッチ
１１７ 第２スイッチ
１１８，１２８ ドライブ部正電圧入力端子
１１９，１２９ ドライブ部負電圧入力端子
１２０，３２０ 第２ドライブ部
１２６ 第３スイッチ
１２７ 第４スイッチ
１３０ メインスイッチング部
１３１ ハイサイドスイッチ
１３２ ローサイドスイッチ
１４０ パルス信号補正部
１４１ パルス信号補正部入力端子
１４２ 抵抗
１４３ コンデンサ
１４４ シュミットトリガ回路
１４５ パルス信号補正部出力端子
１５１〜１５３，２１３，２１４ ＤＣ電圧源
１６０ ＬＰＦ部
２００ ＤＣ電圧切換装置
２０１ ＤＣ電圧切換部入力端子
２０２ ＤＣ電圧切換部出力端子
２１１ メインスイッチ
３０１ デジタル信号処理部
３０２ パルス変調部
３０３ ドライブ部スイッチ制御信号生成部
３０４ スイッチングアンプ出力端子

Claims (10)

1. ＤＣ供給電源の極間に挿入され、排他的にオン／オフ動作するハイサイドスイッチとローサイドスイッチとからなるメインスイッチング部と、
   前記ハイサイドスイッチを駆動する第１ドライブ部と、
   前記第１ドライブ部と排他的に動作して前記ローサイドスイッチを駆動する第２ドライブ部と、
   入力パルス信号を補正し、補正後のパルス信号を前記第１及び第２ドライブ部に出力するパルス信号補正部と、を備え、
   前記第１及び第２ドライブ部は、前記パルス信号補正部により補正された補正パルス信号に基づいて、前記ハイサイドスイッチと前記ローサイドスイッチを排他的オン／オフ動作するスイッチングアンプ。
2. 前記第１及び第２ドライブ部は、前記ローサイドスイッチをオフして前記ハイサイドスイッチをオンするまでのガードタイムと、前記ハイサイドスイッチをオフして前記ローサイドスイッチをオンするまでのガードタイムとに差がある請求項１記載のスイッチングアンプ。
3. 前記第１ドライブ部は、排他的に動作する第１スイッチと第２スイッチとを有し、前記第１スイッチがオン状態のときはハイ電圧を出力して前記ハイサイドスイッチがオン状態となり、前記第２スイッチがオン状態のときはロー電圧を出力して前記ハイサイドスイッチがオフ状態となるように、前記ハイサイドスイッチを駆動し、
   前記第２ドライブ部は、排他的に動作する第３スイッチと第４スイッチとを有し、前記第３スイッチがオン状態のときはハイ電圧を出力して前記ローサイドスイッチがオン状態となり、前記第４スイッチがオン状態のときはロー電圧を出力して前記ローサイドスイッチがオフ状態となるように、前記ローサイドスイッチを駆動する請求項１記載のスイッチングアンプ。
4. 前記パルス信号補正部は、入力されたパルス信号の立ち下がりに対して前記ローサイドスイッチをオフして前記ハイサイドスイッチをオンするまでのガードタイムと、前記ハイサイドスイッチをオフして前記ローサイドスイッチをオンするまでのガードタイムとの差に応じた時間幅のハイレベル信号を付加したパルス信号を出力する請求項１記載のスイッチングアンプ。
5. 前記パルス信号補正部は、前記第２スイッチをオフ状態とした後前記第１スイッチをオン状態とする間に設けたガードタイム、及び前記第４スイッチをオフ状態とした後前記第３スイッチをオン状態とする間に設けたガードタイムと、
   前記第１スイッチをオフ状態とした後前記第２スイッチをオン状態とする間に設けたガードタイム、及び前記第３スイッチをオフ状態とした後前記第４スイッチをオン状態とする間に設けたガードタイムとの時間差に相当する時間分、入力されたパルス信号がハイ電圧からロー電圧に移行する際にハイ電圧期間が長くなるようにパルス信号を補正する請求項３記載のスイッチングアンプ。
6. 入力アナログ信号をパルス信号に変調するパルス変調部を備える請求項１記載のスイッチングアンプ。
7. 前記パルス変調部は、ＲＦ信号のエンベロープに応じて変化させる電源電圧をＰＷＭ（Pulse Width Modulation）信号又はＰＤＭ（Pulse Density Modulation）信号を含むパルス信号に変換する請求項６記載のスイッチングアンプ。
8. 前記パルス信号補正部により補正された補正パルス信号に基づいて、前記ハイサイドスイッチと前記ローサイドスイッチが排他的オン／オフ動作するように前記第１ドライブ部と前記第２ドライブ部とを制御する制御信号を生成するスイッチ制御信号生成部を備える請求項１記載のスイッチングアンプ。
9. 前記パルス信号補正部のパルス信号の補正、及び／又は前記第１及び第２ドライブ部のスイッチの制御の全て、又はその一部をデジタル信号処理により行う請求項１記載のスイッチングアンプ。
10. 複数のＤＣ電圧源を切り換え出力するスイッチング素子を駆動するドライブ部を備えるＤＣ電圧切換装置であって、
    入力パルス信号を補正し、補正後のパルス信号を前記ドライブ部に出力するパルス信号補正部と、
    排他的に動作する第１スイッチと第２スイッチとを有し、前記第１スイッチがオン状態のときはハイ電圧を出力して前記スイッチング素子がオン状態となり、前記第２スイッチがオン状態のときはロー電圧を出力して前記スイッチング素子がオフ状態となるように、前記スイッチング素子を駆動するドライブ部と、
    を備えるＤＣ電圧切換装置。

Images